JP2011082487A - 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 - Google Patents
薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 Download PDFInfo
- Publication number
- JP2011082487A JP2011082487A JP2010093032A JP2010093032A JP2011082487A JP 2011082487 A JP2011082487 A JP 2011082487A JP 2010093032 A JP2010093032 A JP 2010093032A JP 2010093032 A JP2010093032 A JP 2010093032A JP 2011082487 A JP2011082487 A JP 2011082487A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- film transistor
- thin film
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000005684 electric field Effects 0.000 title abstract 2
- 239000010410 layer Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000011241 protective layer Substances 0.000 claims abstract description 39
- 239000010408 film Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 5
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910005265 GaInZnO Inorganic materials 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
【課題】電気的特性が向上した薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置を提供する。
【解決手段】本基板上に形成された第１ゲート電極と、第１ゲート電極を含む上部に形成されたゲート絶縁膜と、第１ゲート電極を含むゲート絶縁膜上に酸化物半導体により形成された活性層と、活性層上に形成された保護層と、保護層上に活性層と接続するように形成されたソース電極及びドレイン電極と、ソース電極とドレイン電極との間の保護層上に形成された第２ゲート電極とを備える薄膜トランジスタを提供する。
【選択図】図１
【解決手段】本基板上に形成された第１ゲート電極と、第１ゲート電極を含む上部に形成されたゲート絶縁膜と、第１ゲート電極を含むゲート絶縁膜上に酸化物半導体により形成された活性層と、活性層上に形成された保護層と、保護層上に活性層と接続するように形成されたソース電極及びドレイン電極と、ソース電極とドレイン電極との間の保護層上に形成された第２ゲート電極とを備える薄膜トランジスタを提供する。
【選択図】図１
Description
本発明は、酸化物半導体を活性層とする薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置に関し、より詳細には、二重ゲート構造の薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置に関する。
一般的に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、チャネル領域、ソース領域及びドレイン領域を提供する活性層と、チャネル領域と重なり、かつゲート絶縁膜により活性層と絶縁されるゲート電極とからなる。
このように構成された薄膜トランジスタの活性層は、一般に、非晶質シリコンやポリシリコンなどの半導体物質で形成される。ところが、活性層が非晶質シリコンで形成されると、移動度（ｍｏｂｉｌｉｔｙ）が低く、高速で動作する駆動回路の実現が難しく、ポリシリコンで形成された場合は、移動度は高いものの、閾値電圧が不均一なため、別の補償回路を付加しなければならないという問題がある。
また、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：ＬＴＰＳ）を用いた従来の薄膜トランジスタの製造方法では、レーザ熱処理などのような高価な工程が含まれる上、特性の制御が難しいため、大面積の基板に適用しにくいという問題がある。
これらの問題を解決すべく、最近では酸化物半導体を活性層として用いるための研究が進められている。
特許文献１には、酸化亜鉛（Ｚｉｎｃ Ｏｘｉｄｅ：ＺｎＯ）または酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体を活性層とする薄膜トランジスタが開示されている。
酸化亜鉛（ＺｎＯ）を主成分とする酸化物半導体は、非晶質形態で、かつ安定した材料として評価されており、この酸化物半導体を活性層として用いると、別の工程装置を追加購入しなくても、従来の工程装置を用いて低温で薄膜トランジスタを製造することができ、イオン注入工程が省略されるなど、様々な利点がある。
しかし、酸化物半導体を活性層とする薄膜トランジスタは、構造及び工程条件により電気的特性が変化しやすくなるため、信頼性が低いという問題がある。特に、定電圧または低電流駆動時に電流特性が低下して閾値電圧が変化し、これにより、電気的特性が低下してしまうという問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、電気的特性が向上した薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置を提供することにある。
また、本発明が他の目的とするところは、製造工程に用いられるマスクの数を減少させることのできる薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板と、上記基板上に形成された第１ゲート電極と、上記第１ゲート電極を含む上記基板の上部に形成されたゲート絶縁膜と、上記第１ゲート電極を含む上記ゲート絶縁膜上に酸化物半導体により形成された活性層と、上記活性層上に形成された保護層と、上記保護層上に上記活性層と接続するように形成されたソース電極及びドレイン電極と、上記ソース電極と上記ドレイン電極との間の上記保護層上に形成された第２ゲート電極とを備える薄膜トランジスタが提供される。
また、上記課題を解決するために、本発明の別の観点によれば、基板上に第１ゲート電極を形成するステップと、上記第１ゲート電極を含む上記基板の上部にゲート絶縁膜を形成するステップと、上記第１ゲート電極を含む上記ゲート絶縁膜上に酸化物半導体により活性層を形成するステップと、上記活性層上に保護層を形成するステップと、上記保護層上に上記活性層と接続するソース電極及びドレイン電極と、上記ソース電極と上記ドレイン電極との間に配置される第２ゲート電極とを形成するステップとを含む薄膜トランジスタの製造方法が提供される。
また、上記課題を解決するために、本発明のさらに別の観点によれば、第１電極、有機発光層、及び第２電極からなる有機電界発光素子と、上記有機電界発光素子の動作を制御するための薄膜トランジスタとが形成された第１基板と、上記第１基板に対向するように配置された第２基板とを備え、上記薄膜トランジスタは、上記第１基板上に形成された第１ゲート電極と、上記第１ゲート電極を含む上記基板の上部に形成されたゲート絶縁膜と、上記第１ゲート電極を含む上記ゲート絶縁膜上に酸化物半導体により形成された活性層と、上記活性層上に形成された保護層と、上記保護層上に上記活性層と接続するように形成されたソース電極及びドレイン電極と、上記ソース電極と上記ドレイン電極との間の上記保護層上に形成された第２ゲート電極とを備える有機電界発光表示装置が提供される。
本発明の実施形態に係る薄膜トランジスタは、二重ゲート構造を有する。活性層の両側に配置された２つのゲート電極に印加されるバイアス電圧により活性層の両面にチャネルが形成されるため、従来の薄膜トランジスタに比べて電流（ｏｎ ｃｕｒｒｅｎｔ）特性が向上し、バイアス電圧の大きさを調整すると、閾値電圧ＶＴＨを所望のレベルに容易に調整することができる。このため、向上した電気的特性を有する。また、本発明の実施形態に係る薄膜トランジスタは、１つのゲート電極がソース電極及びドレイン電極と同一平面に同一物質で形成されるため、別のマスクを追加しなくても、二重ゲート構造を容易に実現することができる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１は、本発明の一実施形態による薄膜トランジスタを説明するための断面図である。
図１に示すように、基板１０上にバッファ層１１が形成され、バッファ層１１上に第１ゲート電極１２が形成される。第１ゲート電極１２を含む基板１０の上部にはゲート絶縁膜１３が形成され、第１ゲート電極１２を含むゲート絶縁膜１３上には酸化物半導体により活性層１４が形成される。活性層１４は、チャネル領域、ソース領域及びドレイン領域を含み、チャネル領域が第１ゲート電極１２と重なるように配置される。酸化物半導体としては、酸化亜鉛（ＺｎＯ）が使用可能であり、酸化亜鉛（ＺｎＯ）には、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされ得る。
また、活性層１４を含む基板１０の上部には保護層１５が形成され、保護層１５上には、ソース領域及びドレイン領域の活性層１４と接続するソース電極１６ａ及びドレイン電極１６ｂと、ソース電極１６ａとドレイン電極１６ｂとの間に配置される第２ゲート電極１６ｃとが形成される。ソース電極１６ａ及びドレイン電極１６ｂは、保護層１５に形成されたコンタクトホールを介してソース領域及びドレイン領域の活性層１４に接続され、第２ゲート電１６ｃから所定距離離隔する。第２ゲート電極１６ｃは、第１ゲート電極１２と一部または全部重なり得る。
このように構成された薄膜トランジスタの第１ゲート電極１２及び第２ゲート電極１６ｃには互いに同一または互いに異なるバイアス電圧ＶＧが印加され得る。１つのゲート電極のみを備える従来の薄膜トランジスタは、ゲート電極にバイアス電圧が印加されると、ゲート電極に隣接する活性層の一面にのみチャネルが形成されるが、本発明の薄膜トランジスタは、第１ゲート電極１２及び第２ゲート電極１６ｃに隣接する活性層１４の両面にチャネルが形成されるため、電流（ｏｎ ｃｕｒｒｅｎｔ）特性が従来の薄膜トランジスタに比べて向上する。
図２は、ゲート電圧ＶＧに応じたドレイン電流ＩＤの変化（ｔｒａｎｓｆｅｒ ｃｕｒｖｅ）を示すグラフである。従来の薄膜トランジスタ（点線Ａ）に比べて本発明の薄膜トランジスタ（実線Ｂ）が向上した閾値電圧ＶＴＨ特性を有するものと測定された。
また、第１ゲート電極１２及び第２ゲート電極１６ｃに印加されるバイアス電圧ＶＧの大きさをそれぞれ調整すると、閾値電圧ＶＴＨを所望のレベルに容易に調整することができる。
次に、薄膜トランジスタの製造過程に基づいて本発明の実施形態をより詳細に説明する。
図３ａ〜図３ｄは、本発明の一実施形態による薄膜トランジスタの製造方法を説明するための断面図である。
図３ａに示すように、基板１０上にバッファ層１１を形成した後、バッファ層１１上に第１ゲート電極１２を形成する。基板１０としては、シリコン（Ｓｉ）などの半導体基板、ガラスやプラスチックなどの絶縁基板、または金属基板を使用する。第１ゲート電極１２は、Ａｌ、Ｃｒ、ＭｏＷなどの金属で形成することができる。
図３ｂに示すように、第１ゲート電極１２を含む基板１０の上部にゲート絶縁膜１３を形成する。そして、第１ゲート電極１２を含むゲート絶縁膜１３上に酸化物半導体層を形成した後、パターニングして、チャネル領域、ソース領域及びドレイン領域を含む活性層１４を形成する。このとき、チャネル領域が第１ゲート電極１２と重なるように活性層１４をパターニングする。
ゲート絶縁膜１３は、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）などの絶縁物で形成する。酸化物半導体層は、酸化亜鉛（ＺｎＯ）で形成するか、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされた酸化亜鉛（ＺｎＯ）、例えば、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＺｎＳｎＯ、ＧａＩｎＺｎＯなどで形成する。
図３ｃに示すように、活性層１４を含む基板１０の上部に保護層１５を形成し、パターニングして、活性層１４のソース領域及びドレイン領域が露出するようにコンタクトホール１５ａを形成する。
図３ｄに示すように、コンタクトホール１５ａが埋められるように、保護層１５上に、Ｍｏ、ＭｏＷ、Ａｌ、ＡｌＮｄ、ＡｌＬｉＬａなどで導電層を形成し、パターニングして、コンタクトホール１５ａを介してソース領域及びドレイン領域の活性層１４と接続するソース電極１６ａ及びドレイン電極１６ｂと、ソース電極１６ａとドレイン電極１６ｂとの間に配置される第２ゲート電極１６ｃとを形成する。このとき、ソース電極１６ａ及びドレイン電極１６ｂは、第２ゲート電極１６ｃから所定距離離隔して電気的に分離されるようにし、第２ゲート電極１６ｃは、第１ゲート電極１２と一部または全部重なるようにする。
上記導電層をパターニングする過程において保護層１５をエッチング停止層（ｅｔｃｈ ｓｔｏｐ ｌａｙｅｒ）として用いれば、エッチング工程が容易になり、活性層１４の損傷や汚染を効果よく防止することができる。
このように構成された本発明の実施形態に係る薄膜トランジスタは、有機電界発光表示装置に適用可能である。
図４ａ及び図４ｂは、本発明による薄膜トランジスタを備える有機電界発光表示装置の一実施例を説明するための平面図及び断面図である。図４ａ及び図４ｂを参照して、画像を表示する表示パネル２００を中心に概略的に説明する。
図４ａに示すように、基板２１０は、画素領域２２０と、画素領域２２０の周辺の非画素領域２３０とに分けられる。基板２１０の画素領域２２０には、走査ライン２２４とデータライン２２６との間にマトリクス方式で接続された複数の有機電界発光素子３００が形成され、基板２１０の非画素領域２３０には、画素領域２２０の走査ライン２２４及びデータライン２２６から伸びた走査ライン２２４及びデータライン２２６と、有機電界発光素子３００の動作のための電源供給ライン（図示せず）と、パッド２２８を介して外部から供給された信号を処理し、走査ライン２２４及びデータライン２２６に供給する走査駆動部２３４及びデータ駆動部２３６とが形成される。
図５に示すように、有機電界発光素子３００は、アノード電極３１７と、カソード電極３２０と、アノード電極３１７とカソード電極３２０との間に形成された有機発光層３１９とを備える。有機発光層３１９は、正孔注入層、正孔輸送層、電子輸送層、及び電子注入層をさらに含むことができる。有機電界発光素子３００はまた、有機電界発光素子３００の動作を制御するための薄膜トランジスタと、信号を保持させるためのキャパシタとをさらに備えることができる。
薄膜トランジスタは、図１のような構造を有し、図３ａ〜図３ｄを参照して説明した本発明の製造方法によって製造可能である。
このように構成された薄膜トランジスタを備える有機電界発光素子３００を、図４ａ及び図５に基づいてより詳細に説明すると、次のとおりである。
基板２１０上にバッファ層１１が形成され、画素領域２２０のバッファ層１１上に第１ゲート電極１２が形成される。このとき、画素領域２２０には、第１ゲート電極１２と接続する走査ライン２２４が形成され、非画素領域２３０には、画素領域２２０の走査ライン２２４から伸びる走査ライン２２４と、外部から信号を受信するためのパッド２２８とが形成され得る。
第１ゲート電極１２を含む基板１０の上部には、ゲート絶縁膜１３により第１ゲート電極１２と絶縁され、チャネル領域、ソース領域及びドレイン領域を含む活性層１４が形成される。
活性層１４を含む基板１０の上部には保護層１５が形成され、保護層１５には、活性層１４のソース領域及びドレイン領域が露出するようにコンタクトホールが形成される。保護層１５上には、コンタクトホールを介してソース領域及びドレイン領域の活性層１４と接触するソース電極１６ａ及びドレイン電極１６ｂと、ソース電極１６ａとドレイン電極１６ｂとの間に配置される第２ゲート電極１６ｃとが形成される。このとき、画素領域２２０には、ソース電極１６ａ及びドレイン電極１６ｂと接続するデータライン２２６が形成され、非画素領域２３０には、画素領域２２０のデータライン２２６から伸びるデータライン２２６と、外部から信号を受信するためのパッド２２８とが形成される。
ソース電極１６ａ及びドレイン電極１６ｂと第２ゲート電極１６ｃとを含む基板１０の上部には平坦化層１７が形成され、平坦化層１７には、ソース電極１６ａまたはドレイン電極１６ｂが露出するようにビアホールが形成される。そして、ビアホールを介してソース電極１６ａまたはドレイン電極１６ｂと接続するアノード電極３１７が形成される。
アノード電極３１７を含む平坦化層１７上には、アノード電極３１７の一部の領域（発光領域）が露出するように画素定義膜３１８が形成され、露出したアノード電極３１７上には有機発光層３１９が形成される。そして、有機発光層３１９を含む画素定義膜３１８上にはカソード電極３２０が形成される。
図４ｂに示すように、上記ように有機電界発光素子３００が形成された基板２１０の上部には、画素領域２２０を封止させるための封止基板４００が基板２１０に対向するように配置され、封止材４１０により封止基板４００が基板２１０に貼り合わされ、表示パネル２００が完成する。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１０、２１０ 基板
１１ バッファ層
１２ 第１ゲート電極
１３ ゲート絶縁膜
１４ 活性層
１５ 保護層
１７ 平坦化層
２００ 表示パネル
３００ 有機電界発光素子
３１７ アノード電極
３１８ 画素定義膜
３１９ 有機発光層
３２０ カソード電極
４００ 封止基板
４１０ 封止材
１６ａ ソース電極
１６ｂ ドレイン電極
１６ｃ 第２ゲート電極
１１ バッファ層
１２ 第１ゲート電極
１３ ゲート絶縁膜
１４ 活性層
１５ 保護層
１７ 平坦化層
２００ 表示パネル
３００ 有機電界発光素子
３１７ アノード電極
３１８ 画素定義膜
３１９ 有機発光層
３２０ カソード電極
４００ 封止基板
４１０ 封止材
１６ａ ソース電極
１６ｂ ドレイン電極
１６ｃ 第２ゲート電極
Claims (24)
- 基板と、
前記基板上に形成された第１ゲート電極と、
前記第１ゲート電極を含む前記基板の上部に形成されたゲート絶縁膜と、
前記第１ゲート電極を含む前記ゲート絶縁膜上に酸化物半導体により形成された活性層と、
前記活性層上に形成された保護層と、
前記保護層上に前記活性層と接続するように形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記保護層上に形成された第２ゲート電極とを備えることを特徴とする薄膜トランジスタ。 - 前記保護層が前記活性層を含む前記基板の上部に形成され、前記ソース電極及びドレイン電極が、前記保護層に形成されたコンタクトホールを介して前記活性層に接続されていることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記第２ゲート電極が、前記第１ゲート電極と重なるように形成されていることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記第２ゲート電極が、前記ソース電極及びドレイン電極から離隔していることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記ソース電極及びドレイン電極と第２ゲート電極とが、同一物質で形成されていることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記酸化物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記酸化物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項６に記載の薄膜トランジスタ。
- 前記基板と前記第１ゲート電極との間に形成されたバッファ層をさらに備えることを特徴とする請求項１に記載の薄膜トランジスタ。
- 基板上に第１ゲート電極を形成するステップと、
前記第１ゲート電極を含む前記基板の上部にゲート絶縁膜を形成するステップと、
前記第１ゲート電極を含む前記ゲート絶縁膜上に酸化物半導体により活性層を形成するステップと、
前記活性層上に保護層を形成するステップと、
前記保護層上に前記活性層と接続するソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間に配置される第２ゲート電極とを形成するステップとを含むことを特徴とする薄膜トランジスタの製造方法。 - 前記保護層を形成するステップは、
前記活性層を含む上部に前記保護層を形成するステップと、
前記保護層にコンタクトホールを形成するステップとを含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。 - 前記ソース電極及びドレイン電極と第２ゲート電極とを形成するステップは、
前記コンタクトホールが埋められるように前記保護層上に導電層を形成するステップと、
前記導電層をパターニングして、前記コンタクトホールを介して前記活性層と接続する前記ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間に配置される第２ゲート電極とを形成するステップとを含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。 - 前記導電層をパターニングするとき、前記保護層をエッチング停止層として用いることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
- 前記第２ゲート電極を、前記第１ゲート電極と重なるように形成することを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
- 前記第２ゲート電極を、前記ソース電極及びドレイン電極から離隔するように形成することを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
- 前記酸化物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
- 前記酸化物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
- 前記基板上にバッファ層を形成するステップをさらに含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
- 第１電極、有機発光層、及び第２電極からなる有機電界発光素子と、前記有機電界発光素子の動作を制御するための薄膜トランジスタとが形成された第１基板と、
前記第１基板に対向するように配置された第２基板とを備え、
前記薄膜トランジスタは、
前記第１基板上に形成された第１ゲート電極と、
前記第１ゲート電極を含む前記基板の上部に形成されたゲート絶縁膜と、
前記第１ゲート電極を含む前記ゲート絶縁膜上に酸化物半導体により形成された活性層と、
前記活性層上に形成された保護層と、
前記保護層上に前記活性層と接続するように形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記保護層上に形成された第２ゲート電極とを備えることを特徴とする有機電界発光表示装置。 - 前記保護層が前記活性層を含む前記基板の上部に形成され、前記ソース電極及びドレイン電極が、前記保護層に形成されたコンタクトホールを介して前記活性層に接続されていることを特徴とする請求項１８に記載の有機電界発光表示装置。
- 前記第２ゲート電極が、前記第１ゲート電極と重なるように形成されていることを特徴とする請求項１８に記載の有機電界発光表示装置。
- 前記第２ゲート電極が、前記ソース電極及びドレイン電極から離隔していることを特徴とする請求項１８に記載の有機電界発光表示装置。
- 前記ソース電極及びドレイン電極と第２ゲート電極とが、同一物質で形成されていることを特徴とする請求項１８に記載の有機電界発光表示装置。
- 前記酸化物半導体が、酸化亜鉛（ＺｎＯ）を含むことを特徴とする請求項１８に記載の有機電界発光表示装置。
- 前記酸化物半導体に、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、及びバナジウム（Ｖ）からなる群より選択された少なくとも１つのイオンがドープされていることを特徴とする請求項２３に記載の有機電界発光表示装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090094561A KR20110037220A (ko) | 2009-10-06 | 2009-10-06 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011082487A true JP2011082487A (ja) | 2011-04-21 |
Family
ID=43822506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010093032A Pending JP2011082487A (ja) | 2009-10-06 | 2010-04-14 | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20110079784A1 (ja) |
| JP (1) | JP2011082487A (ja) |
| KR (1) | KR20110037220A (ja) |
| TW (1) | TW201117386A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012026503A1 (en) * | 2010-08-27 | 2012-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| JP2013012610A (ja) * | 2011-06-29 | 2013-01-17 | Dainippon Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
| WO2013157619A1 (en) * | 2012-04-20 | 2013-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2014084051A1 (ja) * | 2012-11-28 | 2014-06-05 | 富士フイルム株式会社 | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ |
| JP2018518839A (ja) * | 2015-06-04 | 2018-07-12 | 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． | 薄膜トランジスタ及びその製造方法 |
| JP2019057712A (ja) * | 2013-06-28 | 2019-04-11 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム |
| JP2019075594A (ja) * | 2013-07-25 | 2019-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019216276A (ja) * | 2010-09-03 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020046672A (ja) * | 2014-11-28 | 2020-03-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020161828A (ja) * | 2013-12-27 | 2020-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021106274A (ja) * | 2013-12-27 | 2021-07-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2022119832A (ja) * | 2011-05-05 | 2022-08-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130130879A (ko) * | 2009-10-21 | 2013-12-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
| CN102870220B (zh) * | 2010-04-30 | 2014-05-07 | 夏普株式会社 | 电路基板和显示装置 |
| KR101563409B1 (ko) * | 2010-11-04 | 2015-10-26 | 샤프 가부시키가이샤 | 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법 |
| US9024317B2 (en) | 2010-12-24 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device |
| US8836626B2 (en) | 2011-07-15 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
| US9660092B2 (en) | 2011-08-31 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor including oxygen release layer |
| KR20130043063A (ko) | 2011-10-19 | 2013-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| TWI470810B (zh) | 2012-09-21 | 2015-01-21 | E Ink Holdings Inc | 薄膜電晶體、陣列基板及顯示裝置 |
| KR20140061030A (ko) * | 2012-11-13 | 2014-05-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2014187181A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN103219463B (zh) | 2013-04-08 | 2015-09-02 | 上海和辉光电有限公司 | 有机电子发光器件及其制造方法 |
| WO2014200190A1 (ko) | 2013-06-11 | 2014-12-18 | 경희대학교 산학협력단 | 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법 |
| KR20150043073A (ko) | 2013-10-14 | 2015-04-22 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| KR102124063B1 (ko) * | 2013-10-29 | 2020-06-18 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR102227474B1 (ko) | 2013-11-05 | 2021-03-15 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| KR102319478B1 (ko) * | 2014-03-18 | 2021-10-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| CN105304719B (zh) * | 2014-07-18 | 2020-04-14 | 上海和辉光电有限公司 | 柔性薄膜晶体管及其制造方法 |
| JP6375165B2 (ja) | 2014-07-23 | 2018-08-15 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR20160013430A (ko) * | 2014-07-25 | 2016-02-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 장치 |
| TW201611298A (zh) * | 2014-09-12 | 2016-03-16 | 中華映管股份有限公司 | 雙薄膜電晶體及其製造方法 |
| KR102276118B1 (ko) * | 2014-11-28 | 2021-07-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| CN104465787B (zh) * | 2014-12-31 | 2017-10-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及电路结构 |
| KR20160086016A (ko) * | 2015-01-08 | 2016-07-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| TWI567950B (zh) * | 2015-01-08 | 2017-01-21 | 群創光電股份有限公司 | 顯示面板 |
| JP6506973B2 (ja) * | 2015-01-21 | 2019-04-24 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102291741B1 (ko) * | 2015-01-28 | 2021-08-20 | 엘지디스플레이 주식회사 | 유기전계발광 소자 및 이를 구비하는 유기전계발광 표시장치 |
| JPWO2016139828A1 (ja) * | 2015-03-03 | 2017-04-27 | 株式会社東芝 | 半導体装置 |
| KR102312924B1 (ko) * | 2015-04-08 | 2021-10-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| CN106298952B (zh) * | 2015-06-04 | 2023-05-02 | 昆山工研院新型平板显示技术中心有限公司 | 一种oled器件 |
| KR102514895B1 (ko) * | 2015-08-27 | 2023-03-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| SG10201701689UA (en) | 2016-03-18 | 2017-10-30 | Semiconductor Energy Lab | Semiconductor device, semiconductor wafer, and electronic device |
| KR102514412B1 (ko) * | 2016-05-02 | 2023-03-28 | 삼성디스플레이 주식회사 | 반도체소자 및 이를 채용하는 표시장치 |
| US10217678B2 (en) * | 2016-06-14 | 2019-02-26 | Innolux Corporation | Display device and method of manufacturing the display device |
| KR20180025354A (ko) * | 2016-08-29 | 2018-03-09 | 삼성디스플레이 주식회사 | 유기발광 표시장치 및 이의 제조방법 |
| CN106252362B (zh) * | 2016-08-31 | 2019-07-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| KR102389264B1 (ko) * | 2016-09-02 | 2022-04-22 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| KR20180041793A (ko) | 2016-10-14 | 2018-04-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102431929B1 (ko) * | 2017-10-31 | 2022-08-12 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340775A (ja) * | 2004-05-28 | 2005-12-08 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法 |
| JP2007194628A (ja) * | 2006-01-21 | 2007-08-02 | Samsung Electronics Co Ltd | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
| JP2009176865A (ja) * | 2008-01-23 | 2009-08-06 | Canon Inc | 薄膜トランジスタ及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124769A (en) * | 1990-03-02 | 1992-06-23 | Nippon Telegraph And Telephone Corporation | Thin film transistor |
| JP3535307B2 (ja) * | 1996-03-15 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7247529B2 (en) * | 2004-08-30 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| JP4850457B2 (ja) * | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP2008042043A (ja) * | 2006-08-09 | 2008-02-21 | Hitachi Ltd | 表示装置 |
| JP5245287B2 (ja) * | 2007-05-18 | 2013-07-24 | ソニー株式会社 | 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法 |
| US8187919B2 (en) * | 2008-10-08 | 2012-05-29 | Lg Display Co. Ltd. | Oxide thin film transistor and method of fabricating the same |
-
2009
- 2009-10-06 KR KR1020090094561A patent/KR20110037220A/ko not_active Application Discontinuation
-
2010
- 2010-04-14 JP JP2010093032A patent/JP2011082487A/ja active Pending
- 2010-09-28 US US12/892,855 patent/US20110079784A1/en not_active Abandoned
- 2010-10-05 TW TW099133822A patent/TW201117386A/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340775A (ja) * | 2004-05-28 | 2005-12-08 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法 |
| JP2007194628A (ja) * | 2006-01-21 | 2007-08-02 | Samsung Electronics Co Ltd | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| JP2008166716A (ja) * | 2006-12-05 | 2008-07-17 | Canon Inc | ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置 |
| JP2009176865A (ja) * | 2008-01-23 | 2009-08-06 | Canon Inc | 薄膜トランジスタ及びその製造方法 |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10297322B2 (en) | 2010-08-27 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Memory device with a driving circuit comprising transistors each having two gate electrodes and an oxide semiconductor layer |
| US8737109B2 (en) | 2010-08-27 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| WO2012026503A1 (en) * | 2010-08-27 | 2012-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| US9449706B2 (en) | 2010-08-27 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Driving method for a semiconductor device with an oxide semiconductor layer between two gate electrodes |
| JP2019216276A (ja) * | 2010-09-03 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11942483B2 (en) | 2011-05-05 | 2024-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP7228729B2 (ja) | 2011-05-05 | 2023-02-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2022119832A (ja) * | 2011-05-05 | 2022-08-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2013012610A (ja) * | 2011-06-29 | 2013-01-17 | Dainippon Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
| WO2013157619A1 (en) * | 2012-04-20 | 2013-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9029863B2 (en) | 2012-04-20 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9570593B2 (en) | 2012-04-20 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR20150074135A (ko) * | 2012-11-28 | 2015-07-01 | 후지필름 가부시키가이샤 | 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치 및 이미지 센서 |
| WO2014084051A1 (ja) * | 2012-11-28 | 2014-06-05 | 富士フイルム株式会社 | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ |
| JP2014107453A (ja) * | 2012-11-28 | 2014-06-09 | Fujifilm Corp | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ |
| KR101713461B1 (ko) | 2012-11-28 | 2017-03-22 | 후지필름 가부시키가이샤 | 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 표시 장치 및 이미지 센서 |
| JP2019057712A (ja) * | 2013-06-28 | 2019-04-11 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム |
| US10872907B2 (en) | 2013-07-25 | 2020-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2019075594A (ja) * | 2013-07-25 | 2019-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP7118111B2 (ja) | 2013-12-27 | 2022-08-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020161828A (ja) * | 2013-12-27 | 2020-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021106274A (ja) * | 2013-12-27 | 2021-07-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7057458B2 (ja) | 2013-12-27 | 2022-04-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11380795B2 (en) | 2013-12-27 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor film |
| US11757041B2 (en) | 2013-12-27 | 2023-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP7083798B2 (ja) | 2014-11-28 | 2022-06-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN111091782A (zh) * | 2014-11-28 | 2020-05-01 | 株式会社半导体能源研究所 | 半导体装置、显示装置及电子设备 |
| CN111091782B (zh) * | 2014-11-28 | 2022-12-02 | 株式会社半导体能源研究所 | 半导体装置、显示装置及电子设备 |
| JP2020046672A (ja) * | 2014-11-28 | 2020-03-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10665725B2 (en) | 2015-06-04 | 2020-05-26 | Kunshan New Flat Panel Display Technology Center Co., Ltd. | Thin film transistor |
| JP2018518839A (ja) * | 2015-06-04 | 2018-07-12 | 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． | 薄膜トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201117386A (en) | 2011-05-16 |
| KR20110037220A (ko) | 2011-04-13 |
| US20110079784A1 (en) | 2011-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011082487A (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 | |
| KR101073301B1 (ko) | 유기 전계발광 표시장치 및 그 제조방법 | |
| JP5474372B2 (ja) | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 | |
| JP5474374B2 (ja) | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 | |
| KR100941850B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| JP5274327B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| JP5399274B2 (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える平板表示装置 | |
| JP5542352B2 (ja) | 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置 | |
| US8466465B2 (en) | Thin film transistor having an oxide semiconductor bilayer, method of manufacturing the same and flat panel display device having the same | |
| KR100963003B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR20090124527A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100936871B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| JP2011082486A (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 | |
| KR20090105561A (ko) | 반도체 장치 및 그를 구비하는 평판 표시 장치 | |
| JP2011103433A (ja) | 薄膜トランジスタ及びこれを備えた有機電界発光表示装置 | |
| KR101064470B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2016111105A (ja) | 薄膜トランジスタ及びその製造方法、並びに、表示装置 | |
| KR101022141B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 | |
| KR100941855B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR100982314B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 | |
| KR101894329B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20150075733A (ko) | 박막 트랜지스터 및 그를 구비하는 평판표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |