JP2018518839A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2018518839A
JP2018518839A JP2017563061A JP2017563061A JP2018518839A JP 2018518839 A JP2018518839 A JP 2018518839A JP 2017563061 A JP2017563061 A JP 2017563061A JP 2017563061 A JP2017563061 A JP 2017563061A JP 2018518839 A JP2018518839 A JP 2018518839A
Authority
JP
Japan
Prior art keywords
drain
source
semiconductor layer
gate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017563061A
Other languages
English (en)
Other versions
JP6541803B2 (ja
Inventor
奇 単
奇 単
秀▲チィ▼ 黄
秀▲チィ▼ 黄
世星 蔡
世星 蔡
小宝 張
小宝 張
瑞 郭
瑞 郭
立 林
立 林
孝裕 高
孝裕 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd, Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Publication of JP2018518839A publication Critical patent/JP2018518839A/ja
Application granted granted Critical
Publication of JP6541803B2 publication Critical patent/JP6541803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明の実施例は、薄膜トランジスタ及びその製造方法を提供する。該薄膜トランジスタは、上部ゲート（１）、下部ゲート（４）、上部絶縁層（６）、下部絶縁層（７）、半導体層（５）、ソース（２）及びドレイン（３）を含み、前記下部ゲート（４）の上に前記下部絶縁層（７）が設けられ、前記下部絶縁層（７）の上に前記半導体層（５）が設けられ、前記半導体層（５）はそれぞれ前記ソース（２）とドレイン（３）とに重ね接続され、前記半導体層（５）が前記上部絶縁層（６）に被覆され、前記上部絶縁層（６）の上に上部ゲート（１）が設けられ、前記半導体層（５）における導電チャネルと平行の平面において、前記上部ゲート（１）の正射投影と前記ソース（２）の正射投影との間に第１隙間（８）があり、前記上部ゲート（１）の正射投影と前記ドレイン（３）の正射投影との間に第２隙間（９）がある。

Description

本発明は、出願者が２０１５年６月４日に出願した中国出願ＣＮ２０１５１０３０５７０３．Ｘ号（発明の名称「薄膜トランジスタ及びその製造方法」）の優先権を主張する。該出願は、全体として参考することにより本願明細書に援用されている。
本発明は、光電表示の技術分野、特に薄膜トランジスタ及びその製造方法に関する。
従来技術において、薄膜トランジスタの移動度を向上させるために、上下ダブルゲート構造を採用して半導体層内にダブルチャンネルを形成するように誘導することにより導電チャネルを拡大することができる。
図１は、従来技術で提供するダブルゲート構造を有する薄膜トランジスタの構造模式図である。図１に示すように、該薄膜トランジスタの上部ゲート１はソース２とドレイン３に重ねて被覆されている。上部ゲート１と下部ゲート４がともにターンオン電圧（ターンオン電圧は、閾値電圧であり、ゲート電圧が該ターンオン電圧より高いと、半導体層内に導電チャネルを形成するように誘導する。）に達すると、半導体層５内に互いに平行の上下２つの導電チャネルを形成するように誘導することができる。上部ゲート１はソース２とドレイン３に重ねて被覆されている（半導体層５における導電チャネルと平行の平面で、上部ゲート１の正射投影は、それぞれソース２の正射投影とドレイン３の正射投影に一部重なっている）ので、ドレイン３が独立して上の導電チャネルによりソース２との導通を実現することができる。なお、ドレイン３は独立して下の導電チャネルによりソース２との導通を実現することもできる。しかし、このようなダブルゲート構造の薄膜トランジスタは、上下の導電チャネルによる同時導通により移動度の向上を保証することが困難である。それは、プロセス技術によって、上部ゲート１の下の上部絶縁層６と下部ゲートの上の下部絶縁層７の静電容量等のパラメータが整合しにくいことで、上部ゲート１と下部ゲート４とにそれぞれ形成された上下２つの導電チャネルのターンオン電圧が異なるから、従来技術における薄膜トランジスタの構造では、上下の導電チャネルの同時導通が形成しにくいためである。
本発明の実施例は、上記の事情を鑑み、薄膜トランジスタ及びその製造方法を提供することにより、従来技術において薄膜トランジスタの上部ゲートと下部ゲートが上下の導電チャネルの同時導通を実現しにくいという問題を解決する。
本発明の実施例が提供する薄膜トランジスタは、上部ゲート、下部ゲート、上部絶縁層、下部絶縁層、半導体層、ソース及びドレインを含み、前記下部ゲートの上に前記下部絶縁層が設けられ、前記下部絶縁層の上に前記半導体層が設けられ、前記半導体層は、それぞれ前記ソースとドレインに重ね接続され、前記半導体層に前記上部絶縁層が被覆され、前記上部絶縁層の上に上部ゲートが設けられ、前記半導体層における導電チャネルと平行の平面において、前記上部ゲートの正射投影と前記ソースの正射投影との間に第１隙間があり、前記上部ゲートの正射投影と前記ドレインの正射投影との間に第２隙間がある。
本発明の実施例は、
基板に金属層を堆積し、前記金属層をパターン化して下部ゲートを形成するステップと、
前記下部ゲートの表面に下部絶縁層を堆積し、前記下部絶縁層の表面に半導体層を堆積し、さらに前記半導体層の表面に上部絶縁層を堆積するステップと、
前記上部絶縁層の表面におけるソースとドレインに対応する位置をそれぞれエッチングして、ソース孔とドレイン孔を形成し、前記ソース孔とドレイン孔の底部は前記半導体層に導通するステップと、
前記上部絶縁層表面、ソース孔及びドレイン孔に金属層を堆積し、前記金属層をパターン化して、ソース、ドレイン及び上部ゲートを形成し、前記半導体層における導電チャネルと平行の平面において、前記上部ゲートの正射投影と前記ソースの正射投影との間に第１隙間があり、前記上部ゲートの正射投影と前記ドレインの正射投影との間に第２隙間があるステップと、
を含む薄膜トランジスタの製造方法をさらに提供する。
本発明の実施例が提供する薄膜トランジスタは、半導体層における導電チャネルと平行の平面において、上部ゲートの正射投影とソースの正射投影との間に第１隙間があり、上部ゲートの正射投影と前記ドレインの正射投影との間に第２隙間があるため、上部ゲートは上導電チャネルの導通を独立して形成することができない。下部ゲートがターンオン電圧になった場合に限り、下部ゲートの誘導による下導電チャネルにより上導電チャネルの導通を間接に形成することができ、上下の導電チャネルの同時導通を実現する。
従来技術のダブルゲート構造を有する薄膜トランジスタの構造模式図である。 本発明の一実施例が提供する薄膜トランジスタの構造模式図である。 本発明別の実施例が提供する薄膜トランジスタの構造模式図である。 本発明の一実施例が提供する薄膜トランジスタの導電原理の模式図である。 本発明の一実施例が提供する薄膜トランジスタの導電原理の模式図である。 本発明の一実施例が提供する薄膜トランジスタの導電実験結果の図である。 本発明の一実施例が提供する薄膜トランジスタの製造方法のフロー模式図である。
以下、本発明の目的、技術手段、及び利点をより明らかにするために、図面を参照しながら、本発明をさらに詳しく説明する。
図２は本発明の一実施例が提供する薄膜トランジスタの構造模式図である。図２に示すように、該薄膜トランジスタは、上部ゲート１、下部ゲート４、上部絶縁層６、下部絶縁層７、半導体層５、ソース２（ｓｏｕｒｃｅ）及びドレイン３（ｄｒａｉｎ）を含み、下部ゲート４の上に下部絶縁層７が設けられ、下部絶縁層７の上に半導体層５が設けられ、半導体層５はそれぞれソース２とドレイン３に重ね接続され、半導体層５に上部絶縁層６が被覆され、上部絶縁層６の上に上部ゲート１が設けられ、半導体層５における導電チャネルと平行の平面において、上部ゲート１の正射投影とソース２の正射投影との間に第１隙間８があり、上部ゲート１の正射投影とドレイン３の正射投影との間に第２隙間９がある。
当業者が理解できるように、半導体層５とソース２及びドレイン３との重ね接続の方式は、実際の設計需要に応じて調整されることができるが、半導体層５における導電チャネルとソース２及びドレイン３との導通を実現できればよく、本発明において、半導体層５とソース２及びドレイン３との重ね接続の方式は制限されない。
本発明の一実施例においては、図２に示すように、上部絶縁層６の表面にソース孔１４とドレイン孔１５とを含み、半導体層５とソース２及びドレイン３との重ね接続の方式は、ソース２が上部絶縁層６の表面のソース孔１４により半導体層５の表面に重ね接続され、ドレイン３が上部絶縁層６の表面のドレイン孔１５により半導体層５の表面に重ね接続されるように実現される。以上より分かるように、従来技術における上下ダブルゲート構造を有する薄膜トランジスタと異なり、前記重ね接続方式を採用した場合に、上部ゲート１はソース２とドレイン３の上に重ねて被覆されておらず、ソース２及びドレイン３と同一層にある。さらに、半導体層５における導電チャネルと平行の平面において、上部ゲート１の正射投影とソース２の正射投影及びドレイン３の正射投影との間にそれぞれ第１隙間８と第２隙間９があるため、半導体層５の、第１隙間８と第２隙間９に対応する領域は常に高抵抗状態にある。そのため、上部ゲート１がターンオン電圧に達し、且つ上部ゲート１に対応する半導体層５において低抵抗状態により上導電チャネルが誘導により形成されたとしても、上導電チャネルとソース２及びドレイン３との導通を実現できず、下部ゲート４がターンオン電圧になった場合に限り、下部ゲート４の誘導による下導電チャネルにより上導電チャネルの導通を間接に形成でき、上下の導電チャネルの同時導通を実現できる。
また、図１に示すように、従来技術において、上部ゲート１はソース２とドレイン３とに重ねて被覆されているので、上部ゲート１の製造のため、パッシベーション層１６を別途に設計することによりマスクエッチングを行う必要がある。それにより、コストが増大する。一方、図２に示す薄膜トランジスタ構造を用いる場合に、上部ゲート１とソース２及びドレイン３とは同一層にあるので、上部ゲート１の製造のため、マスクエッチング工程を別途設計する必要がなく、上部ゲート１、ソース２及びドレイン３は、一回のエッチングにより同時に形成されることができるため、製造コストが低減される。
図３は本発明の別の実施例が提供する薄膜トランジスタの構造模式図である。図２に示す構造と異なり、図３に示す薄膜トランジスタ構造において、半導体層５とソース２及びドレイン３とに別の重ね接続方式により接続されることで、同様に、上下の導電チャネルの同時導通を実現できる。具体的には、ソース２とドレイン３は下部絶縁層７の上に設けられ、半導体層５は、ソース２の表面、ドレイン３の表面及び下部絶縁層７の表面に同時に重ね接続されている。このようにして、上部ゲート１と下部ゲート４はともにターンオン電圧になると、同様に、半導体層５において、誘導により互いに平行の上下２つの導電チャネルを形成するとともに、上下の導電チャネルとソース２及びドレイン３との同時導通を形成することができる。
本発明の一実施例において、半導体層５の厚さは通常薄くされる。それは、ソース２／ドレイン３の電流が半導体層５を破壊して導電チャネルに到達する時の寄生抵抗が大きくなり過ぎることを避けるためである。しかし、導電チャネルの導通状態での深さは約３ｎｍ〜１５ｎｍであるので、半導体層５における上下の導電チャネルが同時にオンし且つ互いに影響を与えないように、半導体層５の厚さが１０ｎｍ乃至２００ｎｍの範囲に設定されることができる。一実施例において、半導体層５の厚さは、具体的に３０ｎｍに設定されてもよい。この厚さは、半導体層５の上下の表面に十分に広い導電チャネルを形成することを保証できるだけでなく、ソース２／ドレイン３と導電チャネルとの重ね接続間の寄生抵抗をできるだけ低減することができる。
前述したように、半導体層５における導電チャネルと平行の平面において、上部ゲート１の正射投影とソース２の正射投影との間に第１隙間８があり、上部ゲート１の正射投影とドレイン３の正射投影との間に第２隙間９がある。ここで、第１隙間８の幅は第１半導体材料の高抵抗領域に対応し、第２隙間９の幅は第２半導体材料の高抵抗領域に対応する。上導電チャネル１０とソース２及びドレイン３との間に半導体材料の高抵抗領域があるとともに、薄膜トランジスタの体積をできるだけ減少するために、第１隙間８と第２隙間９の幅は、半導体層５の半導体材料の固有抵抗及び許容可能な最小リーク電流に基づいて調整されることができる。下部ゲート４がターンオン電圧に達していないが、上部ゲートがターンオン電圧に達した場合に、半導体層５を流れるリーク電流は、Ｉｌｅａｋ＝Ｕｄ／（２Ｒ＊Ｗ／Ｄ）として表されることができる。ただし、Ｕｄはドレイン電圧、Ｒは半導体層５の固有抵抗、Ｗは半導体層５の幅、Ｄμｍは第１隙間８／第２隙間９の幅である。
本発明の一実施例において、半導体層５に用いられる半導体材料（例えば、金属酸化物）は、固有シート抵抗Ｒ＝１ｅ＋１２Ω、ドレイン電圧Ｕｄ＝１０Ｖ、半導体層５の幅Ｗ＝５μｍ、第１隙間８／第２隙間９の幅Ｄ＝１μｍ（ここで、１μｍは、上部ゲート１とソース２／ドレイン３との間に第１隙間８／第２隙間９を加工するプロセス限界値である）となることができる場合に、得られたリーク電流Ｉｌｅａｋ＝０．５ｐＡであり、ＯＬＥＤデバイス製品の需要を満たすことができる。従って、上部ゲート１とソース２／ドレイン３との間にある第１隙間８／第２隙間９の幅は最小１μｍに達することができる。本発明の一実施例において、第１隙間８と第２隙間９の幅は具体的に３μｍに設定されてもよい。それにより、フォトリソグラフィ装置の安定するプロセス条件での作動を保証でき、比較的に高い加工精度を実現するとともに、上部ゲート１のリーク電流を１ｐＡオーダーに制御でき、同様にＯＬＥＤデバイス製品の需要を満たすことができる。本発明において、第１隙間８と第２隙間９の幅は特に制限されない。
本発明の一実施例において、半導体層５は、金属酸化物（例えば、IGZO系酸化物）、又は非晶質シリコン、多結晶シリコン、又は微結晶シリコン材料等の半導体材料により製造されることができる。本発明において、半導体層５の製造材料は特に制限されない。
本発明の一実施例において、上部ゲート１、下部ゲート４、ソース２及びドレイン３は、Ｍｏ金属材料又は他の導電性材料により製造されてもよい。本発明において、上部ゲート１、下部ゲート４、ソース２及びドレイン３の製造材料は、同様に制限されない。
図４は本発明の一実施例が提供する薄膜トランジスタの導電原理の模式図である。図４に示すように、半導体層５とソース２及びドレイン３とは、図２に示す重ね接続の方式を採用しており、下部ゲート４は下部ゲート４のターンオン電圧に達していないため、半導体層５において下導電チャネルの導通を形成することができない。従って、上部ゲート１は上部ゲート１のターンオン電圧に達したとしても、上部ゲート１がソース２とドレイン３の上に重ねて被覆されず、ソース２及びドレイン３と同一層にあり、一部の上部絶縁層６に被覆され、且つ上部ゲート１とソース２及びドレイン３との間に第１隙間８と第２隙間９があるため、上部ゲート１は、半導体層５における上部ゲート１に対応する比較的に短い上導電チャネル１０のみに位置することができる。それにより、該上導電チャネル１０とソース２及びドレイン３との間に第１隙間８に対応する半導体材料の高抵抗領域１２、第２隙間９に対応する半導体材料の高抵抗領域１３があるため、該上導電チャネル１０とソース２及びドレイン３とが導通されることができない。以上より分かるように、下部ゲート４が下部ゲート４のターンオン電圧に達していない場合には、上部ゲート１は上部ゲート１のターンオン電圧に達したかどうかに関わらず、上導電チャネル１０とソース２及びドレイン３との導通を実現することができない。
図５は本発明の一実施例が提供する薄膜トランジスタの導電原理の模式図である。図５に示すように、半導体層５とソース２及びドレイン３とは、図２に示す重ね接続の方式を採用しており、下部ゲート４は下部ゲート４のターンオン電圧に達しており、半導体層５における電流の方向は図の矢印に示したものである。具体的には、下部ゲート４は下部ゲート４のターンオン電圧に達したため、半導体層５において導電チャネル１１が形成されており、半導体層５の厚さが薄いので、電流はドレイン３から半導体層５を破壊して下導電チャネル１１に到達し、下導電チャネル１１を経てさらに半導体層５を破壊してソース２を流れる。この場合に、上部ゲート１は上部ゲート１のターンオン電圧に達すると、電流は下導電チャネル１１から半導体層５を破壊して上導電チャネル１０に到達し、上導電チャネル１０を経てさらに半導体層５を破壊し下導電チャネル１１に戻り、最後にソース２を流れる。それにより、上導電チャネル１０及び下導電チャネル１１の同時導通が実現され、移動度の向上効果を奏する。
当業者が理解できるように、上導電チャネル１０及び下導電チャネル１１の同時導通を実現するために、複数の方式により上部ゲート１及び下部ゲート４の回路構造を設置することができる。例えば、回路構造において、上部ゲート１と下部ゲート４を並列設置ではなく、それぞれ独立して設置させ、上部ゲート１の電圧を上部ゲート１のターンオン電圧より高い状態に保持する。しかし、第１隙間８と第２隙間９の存在により、上導電チャネル１０はソース２及びドレイン３と導通することはなく、下部ゲート４が下部ゲートのターンオン電圧に達した場合に限り、上部ゲート１は、下部ゲート４の誘導による下導電チャネル１１により間接に上導電チャネル１０の導通を形成できる。本発明において、上部ゲート１と下部ゲート４各自の回路構造の設置は特に制限されない。
図６は本発明の一実施例が提供する薄膜トランジスタの導電実験結果図である。図６に示すように、Ｖｇは下部ゲート４の電圧、Ｖｔｈは下部ゲート４のターンオン電圧、｜Ｉｄ｜は半導体層５に導通する電流の大きさであり、比率とは、本発明の薄膜トランジスタと従来のシングルゲート構造との移動度の比をいう。実験条件は、ドレイン電圧Ｖｄ＝０．１Ｖ、Ｖｇ＝−１０〜２０Ｖである。図６から分かるように、本発明の実施例が提供する薄膜トランジスタ構造を採用することにより、同様に、従来のシングルゲート薄膜トランジスタに対して２倍以上の移動度を得ることができる。
図７は本発明の一実施例が提供する薄膜トランジスタの製造方法フロー模式図である。形成された薄膜トランジスタにおける半導体層５とソース２及びドレイン３とは図２に示す重ね接続の方式を採用している。図７に示すように、該薄膜トランジスタの製造方法は、以下のステップを含む。
ステップ７０１：基板に金属層を堆積し、金属層をパターン化して下部ゲート４を形成する。ここで、基板としてガラス板を用いることができる。
ステップ７０２：下部ゲート４の表面に下部絶縁層７を堆積し、下部絶縁層７の表面に半導体層５を堆積し、さらに半導体層５の表面に上部絶縁層６を堆積する。
本発明の一実施例において、下部絶縁層７が下部ゲート４に貼り付けられており、且つ下部ゲート４がゲート（ｇａｔｅ）とも呼ばれるため、該下部絶縁層７は、ゲート絶縁層（ｇａｔｅ ｉｎｓｕｌａｔｅ）と呼ばれてもよい。
本発明の一実施例においては、後に、エッチングによりソース孔１４とドレイン孔１５を形成する必要があるため、上部絶縁層６は、エッチストップ層（ＥＳＬ）とも呼ばれてもよい。
ステップ７０３：上部絶縁層６の表面におけるソース２とドレイン３に対応する位置をそれぞれエッチングして、ソース孔１４とドレイン孔１５を形成し、ソース孔１４とドレイン孔１５の底部は半導体層５と導通する。それにより、ソース孔１４とドレイン孔１５に引き続き形成されるソース２とドレイン３は、半導体層５に重ね接続されることができる。
ステップ７０４：上部絶縁層６の表面、ソース孔１４、及びドレイン孔１５に金属層を堆積し、金属層をパターン化してソース２、ドレイン３、及び上部ゲート１を形成し、半導体層５における導電チャネルと平行の平面において、上部ゲート１の正射投影とソース２の正射投影との間に第１隙間８があり、上部ゲート１の正射投影とドレイン３の正射投影との間に第２隙間９がある。以上より分かるように、上部ゲート１、ソース２及びドレイン３は同一層にあるので、上部ゲート１の製造のため、マスクエッチング工程を設計する必要がなく、上部ゲート１、ソース２及びドレイン３は一回のパターン化で同時に形成されることができ、製造コストが節約される。最終製造された薄膜トランジスタに、パッシベーション層、陽極を堆積し、又はＯＬＥＤ製造等の他の工程を引き続き行うことができる。
本発明の実施例が提供する薄膜トランジスタは、半導体層５における導電チャネルと平行の平面において、上部ゲート１の正射投影とソース２の正射投影との間に第１隙間８があり、上部ゲート１の正射投影とドレイン３の正射投影との間に第２隙間９があるため、上部ゲート１は独立して導電チャネル１０の導通を形成できず、下部ゲート４がターンオン電圧になった場合に限り、下部ゲート４の誘導による下導電チャネル１１により間接に上導電チャネル１０の導通を形成でき、上下の導電チャネルの同時導通を実現できる。
以上は、本発明の好適な実施例に過ぎず、本発明を制限するものではなく、本発明の趣旨と原則を超えない限り、すべての修正、修改や同等の置換等は、本発明の保護範囲に含まれるべきである。
本発明の薄膜トランジスタは、従来の生産設備による工業生産に適され、高集積化、高解像度の液晶パネル等の関連技術分野の製品に応用されることができる。その構造により半導体層上下の導電チャネルの同時導通性能が改善される。
本発明の薄膜トランジスタ製造方法は、従来の生産設備を十分に利用して生産プロセスを形成することができ、大規模な工業生産に適され、形成された薄膜トランジスタが高移動度を有する。
１ 上部ゲート
４ 下部ゲート
６ 上部絶縁層
７ 下部絶縁層
５ 半導体層
２ ソース
３ ドレイン
８ 第１隙間
９ 第２隙間
１０ 上導電チャネル
１１ 下導電チャネル
１２ 第１半導体材料の高抵抗領域
１３ 第２半導体材料の高抵抗領域
１４ ソース孔
１５ ドレイン孔
１６ パッシベーション層

Claims (10)

  1. 上部ゲート（１）、下部ゲート（４）、上部絶縁層（６）、下部絶縁層（７）、半導体層（５）、ソース（２）及びドレイン（３）を含む薄膜トランジスタであって、
    前記下部ゲート（４）の上に前記下部絶縁層（７）が設けられ、前記下部絶縁層（７）の上に前記半導体層（５）が設けられ、前記半導体層（５）は、それぞれ前記ソース（２）とドレイン（３）に重ね接続され、前記半導体層（５）に前記上部絶縁層（６）が被覆され、前記上部絶縁層（６）の上に上部ゲート（１）が設けられ、
    前記半導体層（５）における導電チャネルと平行の平面において、前記上部ゲート（１）の正射投影と前記ソース（２）の正射投影との間に第１隙間（８）があり、前記上部ゲート（１）の正射投影と前記ドレイン（３）の正射投影との間に第２隙間（９）があることを特徴とする薄膜トランジスタ。
  2. 前記上部絶縁層（６）の表面にソース孔（１４）とドレイン孔（１５）があり、
    前記半導体層（５）は、それぞれ前記ソース（２）とドレイン（３）に重ね接続され、
    前記ソース（２）は前記ソース孔（１４）により前記半導体層（５）の表面に重ね接続され、前記ドレイン（３）は前記ドレイン孔（１５）により前記半導体層（５）の表面に重ね接続されることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記半導体層（５）は、それぞれ前記ソース（２）とドレイン（３）に重ね接続され、
    前記ソース（２）とドレイン（３）とが前記下部絶縁層（７）の上に設けられ、前記半導体層（５）は同時に前記ソース（２）の表面、ドレイン（３）の表面及び下部絶縁層（７）の表面に重ね接続されることを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 作動時に、前記上部ゲート（１）の電圧が上部ゲート（１）のターンオン電圧より高く保持されることを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 前記第１隙間（８）又は第２隙間（９）の幅は、半導体層（５）の半導体材料の固有抵抗及び許容可能な最小リーク電流に基づいて調整されることを特徴とする請求項１に記載の薄膜トランジスタ。
  6. 前記第１隙間（８）及び／又は第２隙間（９）の幅は１μｍを超えることを特徴とする請求項５に記載の薄膜トランジスタ。
  7. 前記第１隙間（８）及び／又は第２隙間（９）の幅は３μｍであることを特徴とする請求項５に記載の薄膜トランジスタ。
  8. 前記半導体層（５）の厚さは３０ｎｍであることを特徴とする請求項１に記載の薄膜トランジスタ。
  9. 請求項２に記載の薄膜トランジスタの製造方法であって、
    基板に金属層を堆積し、前記金属層をパターン化して下部ゲート（４）を形成するステップと、
    前記下部ゲート（４）の表面に下部絶縁層（７）を堆積し、前記下部絶縁層（７）の表面に半導体層（５）を堆積し、さらに、前記半導体層（５）の表面に上部絶縁層（６）を堆積するステップと、
    前記上部絶縁層（６）の表面の、ソース（２）とドレイン（３）に対応する位置をそれぞれエッチングして、ソース孔（１４）とドレイン孔（１５）を形成し、前記ソース孔（１４）とドレイン孔（１５）の底部は、前記半導体層（５）に導通するステップと、
    前記上部絶縁層（６）の表面、ソース孔、及びドレイン孔に金属層を堆積し、前記金属層をパターン化してソース（２）、ドレイン（３）及び上部ゲート（１）を形成し、前記半導体層（５）における導電チャネルと平行の平面において、前記上部ゲート（１）の正射投影と前記ソース（２）の正射投影との間に第１隙間（８）があり、前記上部ゲート（１）の正射投影と前記ドレイン（３）の正射投影との間に第２隙間（９）があるステップと、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  10. 前記上部ゲート、ソース及びドレインは、一回のパターン化により同時に形成されることを特徴とする請求項９に記載の方法。
JP2017563061A 2015-06-04 2016-06-01 薄膜トランジスタ及びその製造方法 Active JP6541803B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510305703.XA CN106298883B (zh) 2015-06-04 2015-06-04 一种薄膜晶体管及其制备方法
CN201510305703.X 2015-06-04
PCT/CN2016/084245 WO2016192624A1 (zh) 2015-06-04 2016-06-01 一种薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
JP2018518839A true JP2018518839A (ja) 2018-07-12
JP6541803B2 JP6541803B2 (ja) 2019-07-10

Family

ID=57440152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017563061A Active JP6541803B2 (ja) 2015-06-04 2016-06-01 薄膜トランジスタ及びその製造方法

Country Status (7)

Country Link
US (1) US10665725B2 (ja)
EP (1) EP3306669A4 (ja)
JP (1) JP6541803B2 (ja)
KR (1) KR102017228B1 (ja)
CN (1) CN106298883B (ja)
TW (1) TWI578521B (ja)
WO (1) WO2016192624A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298883B (zh) 2015-06-04 2020-09-15 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
JP6822114B2 (ja) * 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
CN109585298A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249778A (ja) * 1994-03-08 1995-09-26 Sony Corp 表示素子駆動装置およびその製造方法
JP2010123938A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010141308A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011082487A (ja) * 2009-10-06 2011-04-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置
WO2011074338A1 (ja) * 2009-12-17 2011-06-23 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
WO2014200190A1 (ko) * 2013-06-11 2014-12-18 경희대학교 산학협력단 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028784A1 (fr) * 1997-11-28 1999-06-10 Matsushita Electric Industrial Co., Ltd. Afficheur du type a reflexion et dispositif d'image utilisant cet afficheur
JP2006237624A (ja) * 1998-06-12 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置及びインバータ回路
JP3408762B2 (ja) * 1998-12-03 2003-05-19 シャープ株式会社 Ｓｏｉ構造の半導体装置及びその製造方法
CN1268004C (zh) * 2003-09-22 2006-08-02 东南大学 双栅高压n型金属氧化物半导体晶体管
TWI295855B (en) * 2006-03-03 2008-04-11 Ind Tech Res Inst Double gate thin-film transistor and method for forming the same
CN100533803C (zh) * 2006-05-10 2009-08-26 财团法人工业技术研究院 具双闸极有机薄膜晶体管的电路结构及其应用
KR100878066B1 (ko) * 2007-05-25 2009-01-13 재단법인서울대학교산학협력재단 평판 표시 장치
KR100839893B1 (ko) 2008-03-07 2008-06-19 조인셋 주식회사 솔더링 가능한 탄성 전기접촉단자
KR101152575B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
JP2012033835A (ja) * 2010-08-03 2012-02-16 Canon Inc 光電子素子の駆動方法及び該駆動方法で駆動される光電子装置
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
KR20140144566A (ko) * 2013-06-11 2014-12-19 경희대학교 산학협력단 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법
KR20150061302A (ko) * 2013-11-27 2015-06-04 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法
CN106298883B (zh) 2015-06-04 2020-09-15 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249778A (ja) * 1994-03-08 1995-09-26 Sony Corp 表示素子駆動装置およびその製造方法
JP2010123938A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010141308A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011082487A (ja) * 2009-10-06 2011-04-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置
WO2011074338A1 (ja) * 2009-12-17 2011-06-23 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
WO2014200190A1 (ko) * 2013-06-11 2014-12-18 경희대학교 산학협력단 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법

Also Published As

Publication number Publication date
CN106298883B (zh) 2020-09-15
KR102017228B1 (ko) 2019-09-02
JP6541803B2 (ja) 2019-07-10
US20180097119A1 (en) 2018-04-05
EP3306669A1 (en) 2018-04-11
TWI578521B (zh) 2017-04-11
WO2016192624A1 (zh) 2016-12-08
CN106298883A (zh) 2017-01-04
EP3306669A4 (en) 2018-06-27
TW201711193A (zh) 2017-03-16
US10665725B2 (en) 2020-05-26
KR20180015659A (ko) 2018-02-13

Similar Documents

Publication Publication Date Title
EP2960942B1 (en) Manufacturing methodof a thin-film transistor
KR102040011B1 (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
CN105097841B (zh) Tft基板的制作方法及tft基板
CN105161503B (zh) 非晶硅半导体tft背板结构
JP6541803B2 (ja) 薄膜トランジスタ及びその製造方法
KR20110035891A (ko) 반도체 디바이스 및 표시 장치
WO2011141954A1 (ja) 表示装置用薄膜半導体装置及びその製造方法
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
US20160027819A1 (en) Array substrate and method for fabricating the same
CN106129086B (zh) Tft基板及其制作方法
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN106252395A (zh) 一种薄膜晶体管及其制备方法
CN108417580A (zh) 阵列基板及其制作方法和显示面板
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US10424672B2 (en) Oxide semiconductor transistor
US9478665B2 (en) Thin film transistor, method of manufacturing the same, display substrate and display apparatus
WO2017124818A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104934444B (zh) 共平面型氧化物半导体tft基板结构及其制作方法
CN108122991A (zh) 薄膜晶体管及其制作方法
WO2017004840A1 (zh) 薄膜晶体管及其制造方法、阵列基板
KR101829805B1 (ko) 산화물 반도체 트랜지스터 및 이의 제조 방법
CN106847892A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2017080004A1 (zh) 液晶显示面板及液晶显示装置
TWI617030B (zh) 薄膜電晶體及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190611

R150 Certificate of patent or registration of utility model

Ref document number: 6541803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250