JP2012033835A - 光電子素子の駆動方法及び該駆動方法で駆動される光電子装置 - Google Patents
光電子素子の駆動方法及び該駆動方法で駆動される光電子装置 Download PDFInfo
- Publication number
- JP2012033835A JP2012033835A JP2010174209A JP2010174209A JP2012033835A JP 2012033835 A JP2012033835 A JP 2012033835A JP 2010174209 A JP2010174209 A JP 2010174209A JP 2010174209 A JP2010174209 A JP 2010174209A JP 2012033835 A JP2012033835 A JP 2012033835A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- optoelectronic device
- gate electrode
- channel layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】情報保持期間が長く、任意の基板上に容易に作製できるＴＦＴを、光メモリ素子として動作させるための駆動方法と、該駆動方法で駆動される光電子装置を提供する。
【解決手段】チャネル層と、ゲート電極と、ゲート絶縁層と、ソース電極・ドレイン電極と、を有する光電子素子の駆動方法であって、チャネル層に外部から所定の波長を有する光を照射する第１の工程と、ゲート電極とソース電極との間に所定の符号の電圧を印加する第２の工程と、を含み、第１の工程と、第２の工程とにより光電子素子の電流−電圧特性が変化し、その変化の符号が互いに逆になるように駆動することを特徴とする光電子素子の駆動方法。
【選択図】図１
【解決手段】チャネル層と、ゲート電極と、ゲート絶縁層と、ソース電極・ドレイン電極と、を有する光電子素子の駆動方法であって、チャネル層に外部から所定の波長を有する光を照射する第１の工程と、ゲート電極とソース電極との間に所定の符号の電圧を印加する第２の工程と、を含み、第１の工程と、第２の工程とにより光電子素子の電流−電圧特性が変化し、その変化の符号が互いに逆になるように駆動することを特徴とする光電子素子の駆動方法。
【選択図】図１
Description
本発明は、半導体を用いた光電子素子の駆動方法及び該駆動方法で駆動される光電子装置に関する。
プラスチックシート等のフレキシブル基板上に、有機ＥＬ素子や液晶素子等の電気光学素子と、薄膜トランジスタ（ＴＦＴ）と、をアレイ状に配置した大面積・フレキシブルな表示装置が盛んに研究開発されている。ＴＦＴのチャネル層の材料としては、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）や低温ポリシリコン（ＬＴＰＳ）だけでなく、酸化物半導体や有機半導体等が検討されている。
このような表示装置に組み合わせる入力装置として、基板上に作製できる光センサアレイの必要性が高まっている。光センサアレイの画素回路は通常、ＴＦＴ・受光素子・蓄積容量等を有する。このため、光センサアレイの画素回路の最小レイアウト面積や最大画素開口率は、ＴＦＴ・受光素子・蓄積容量等のレイアウト面積によって決まる。
また、光センサアレイの画素回路が光照射量情報を保持する期間は通常、光センサアレイが光照射を受ける期間（露光期間）と同程度である。光照射量情報をそれよりも長期間保持するためには、ＤＲＡＭ等の外部記憶装置が必要であるが、その代わりに受光素子自体が光照射量情報を保持し、その情報を電気的に読み出すことができる光メモリ素子が提案されている。特許文献１にはワイドギャップ半導体ショットキー型メモリ素子が開示されており、非特許文献１には高分子半導体ショットキー型メモリ素子が開示されている。
Ｕｊｉｍｏｍｏ ｅｔ ａｌ．，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，４９９，３１３（２００６）．
特許文献１ではメモリ素子の情報保持期間は１４０時間以上であるが、素子の材質はＧａＮ等の結晶性半導体に限られ、大面積なフレキシブル基板の上に素子を多数作製又は実装することは困難である。また、非特許文献１ではメモリ素子を低温プロセスで作製できるが、高分子半導体の浅いトラップ準位を利用するため、情報保持期間は数百秒と短い。このように、光照射量情報が保持できる期間の長さと、任意の基板上への作製の容易さとの間には背反関係がある。
そこで、本発明は、画素集積度や開口率を向上させると共に、情報保持期間が長く、かつ任意の基板上に容易に作製できるＴＦＴを、受光素子及びメモリとして機能する光メモリ素子として動作させるための駆動方法を提供することを目的とする。また、該駆動方法で駆動される光電子装置を提供することを目的とする。
上記課題を解決するために、本発明は、ｎ型酸化物半導体を含むチャネル層と、ゲート電極と、該チャネル層と該ゲート電極を隔てるゲート絶縁層と、該チャネル層に接するソース電極・ドレイン電極と、を有する光電子素子の駆動方法であって、
該チャネル層に外部から所定の波長を有する光を照射する第１の工程と、
該ゲート電極と該ソース電極との間に所定の符号の電圧を印加する第２の工程と、を含み、
該第１の工程と、該第２の工程とにより前記光電子素子の電流−電圧特性が変化し、その変化の符号が互いに逆になるように駆動することを特徴とする光電子素子の駆動方法を提供するものである。
該チャネル層に外部から所定の波長を有する光を照射する第１の工程と、
該ゲート電極と該ソース電極との間に所定の符号の電圧を印加する第２の工程と、を含み、
該第１の工程と、該第２の工程とにより前記光電子素子の電流−電圧特性が変化し、その変化の符号が互いに逆になるように駆動することを特徴とする光電子素子の駆動方法を提供するものである。
また、本発明は、ｎ型酸化物半導体を含むチャネル層と、第１のゲート電極と、該チャネル層と該第１のゲート電極を隔てる第１のゲート絶縁層と、第２のゲート電極と、該チャネル層と該第２のゲート電極を隔てる第２のゲート絶縁層と、該チャネル層に接するソース電極・ドレイン電極を有する光電子素子の駆動方法であって、
該チャネル層に外部から所定の波長を有する光を照射する第１の工程と、
該第１のゲート電極と該ソース電極との間、又は該第２のゲート電極と該ソース電極との間、若しくはそれらの両方に、所定の符号の電圧を印加する第２の工程と、を含み、
該第１の工程と、該第２の工程とにより前記光電子素子の電流−電圧特性が変化し、その変化の符号が互いに逆になるように駆動することを特徴とする光電子素子の駆動方法を提供するものである。
該チャネル層に外部から所定の波長を有する光を照射する第１の工程と、
該第１のゲート電極と該ソース電極との間、又は該第２のゲート電極と該ソース電極との間、若しくはそれらの両方に、所定の符号の電圧を印加する第２の工程と、を含み、
該第１の工程と、該第２の工程とにより前記光電子素子の電流−電圧特性が変化し、その変化の符号が互いに逆になるように駆動することを特徴とする光電子素子の駆動方法を提供するものである。
本発明によれば、任意の基板上に容易に作製できるＴＦＴを光メモリ素子として動作させることができる。これにより、光センサアレイにおいてＴＦＴとは別に受光素子を設ける必要がなくなり、画素集積度や開口率を向上させることが可能となる。更に、外部記憶装置を用いることなくＴＦＴに光照射量情報を長期間保持できる。
以下、本発明の光電子素子として適用されるＴＦＴ、及びＴＦＴの駆動方法について説明する。但し、本発明は下記２つの実施形態に限定されるわけではない。
＜第１の実施形態＞
図１は、本実施形態における３端子を有するＴＦＴ３００の一例の断面構造である。基板４００上にチャネル層３３０とゲート電極３１２がゲート絶縁層３１１を挟んで対向しており、ソース電極３２１とドレイン電極３２２がチャネル層３３０と接している。チャネル層３３０を構成する半導体はｎ型半導体であるアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）をスパッタ成膜した薄膜である。ソース電極３２１とドレイン電極３２２はチャネル層３３０に対して基板４００に近い側にあってもその反対側にあっても良い。また、ＴＦＴ３００はトップゲート型・ボトムゲート型のいずれであっても良い。
図１は、本実施形態における３端子を有するＴＦＴ３００の一例の断面構造である。基板４００上にチャネル層３３０とゲート電極３１２がゲート絶縁層３１１を挟んで対向しており、ソース電極３２１とドレイン電極３２２がチャネル層３３０と接している。チャネル層３３０を構成する半導体はｎ型半導体であるアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）をスパッタ成膜した薄膜である。ソース電極３２１とドレイン電極３２２はチャネル層３３０に対して基板４００に近い側にあってもその反対側にあっても良い。また、ＴＦＴ３００はトップゲート型・ボトムゲート型のいずれであっても良い。
以下、説明を簡単にするために、チャネル層３３０は禁制帯内に深いドナー型トラップ準位を有するとし、トラップ準位は初期状態では中性であるとする。また、トラップ準位のエネルギーは価電子帯上端のエネルギーから離れており、価電子帯からトラップ準位への電子の熱励起は無視できることとする。
ＴＦＴ３００の電流−電圧特性は任意に定義できる。例えば、一定のドレイン電極−ソース電極間電圧（Ｖｄｓ）を印加した状態でゲート電極−ソース電極間電圧（Ｖｇｓ）を掃引しながらドレイン電極−ソース電極間電流（Ｉｄｓ）を測定すると、図２の（１）の伝達特性（Ｉｄｓ−Ｖｇｓ特性）が得られる。大きな負のＶｇｓを印加している間はチャネル層３３０が全層厚にわたって完全空乏化するため、ドレイン電極−ソース電極間は高抵抗であるが、この状態からＶｇｓを増加していくと、あるＶｇｓで完全空乏化が解け、Ｉｄｓが増加し始める。このときのＶｇｓ（図２の（１）〜（５）においてＩｄｓが減少から増加に転じるときの電圧Ｖｏｎ）を立ち上がり電圧と定義する。立ち上がり電圧はＴＦＴの伝達特性の指標となる量の１つであり、チャネル層３３０の見かけのドナー密度によって変化する。見かけのドナー密度とは、真のドナー密度に、イオン化したトラップ準位による正の空間電荷密度を加えたものである。
ＴＦＴ３００の外部からチャネル層３３０に所定の波長の光２１０を照射し、トラップ準位の少なくとも一部をイオン化すると、チャネル層３３０の見かけのドナー密度が変化するため、ＴＦＴ３００の電流−電圧特性が変化する。変化した電流−電圧特性は後述のように一定期間保持される。よって、このＴＦＴ３００を、電流−電圧特性（例えば伝達特性における立ち上がり電圧の値）によって光照射量情報を保持するアナログメモリとみることができる。
本実施形態では下記４つの工程のうち、第１の工程及び第２の工程を含む２つ乃至４つの工程を目的に応じて任意の順番で繰り返す。
（第１の工程＝書込工程）
本工程では、チャネル層３３０に外部から所定の波長を有する光２１０を照射することによりＴＦＴ３００の電流−電圧特性を変化させる。光照射量（フォトン密度、照射期間）を増加していくと、トラップ準位の少なくとも一部がイオン化されイオン化率が徐々に高くなる。このため、イオン化が可能な全てのトラップ準位をイオン化するまでＴＦＴ３００の電流−電圧特性を連続的に変化させることができる。光照射を止めるとＴＦＴ３００はそのときの電流−電圧特性を一定期間保持する。例えば、ＴＦＴ３００の伝達特性は光照射により図２の（１）から（２）→（３）→（４）のように連続的に変化する。伝達特性が図２の（２）、（３）、（４）となった各時点において光照射を止めると、ＴＦＴ３００はそのときの伝達特性を一定期間保持する。伝達特性が光照射前の図２の（１）の状態に戻るまでには室温で数時間から数十時間程度を要する。これはチャネル層３３０での伝導帯の電子とトラップ準位において何らかの原因により熱平衡状態が成立しておらず、イオン化したトラップ準位が再び電子を捕獲するまでに上記時間が掛かるためと考えられる。即ち、ＴＦＴ３００への光照射を止めても電流−電圧特性が変化した状態は上記期間の間保持されるため、ＴＦＴ３００は光照射量情報を保持するメモリとして機能する。
本工程では、チャネル層３３０に外部から所定の波長を有する光２１０を照射することによりＴＦＴ３００の電流−電圧特性を変化させる。光照射量（フォトン密度、照射期間）を増加していくと、トラップ準位の少なくとも一部がイオン化されイオン化率が徐々に高くなる。このため、イオン化が可能な全てのトラップ準位をイオン化するまでＴＦＴ３００の電流−電圧特性を連続的に変化させることができる。光照射を止めるとＴＦＴ３００はそのときの電流−電圧特性を一定期間保持する。例えば、ＴＦＴ３００の伝達特性は光照射により図２の（１）から（２）→（３）→（４）のように連続的に変化する。伝達特性が図２の（２）、（３）、（４）となった各時点において光照射を止めると、ＴＦＴ３００はそのときの伝達特性を一定期間保持する。伝達特性が光照射前の図２の（１）の状態に戻るまでには室温で数時間から数十時間程度を要する。これはチャネル層３３０での伝導帯の電子とトラップ準位において何らかの原因により熱平衡状態が成立しておらず、イオン化したトラップ準位が再び電子を捕獲するまでに上記時間が掛かるためと考えられる。即ち、ＴＦＴ３００への光照射を止めても電流−電圧特性が変化した状態は上記期間の間保持されるため、ＴＦＴ３００は光照射量情報を保持するメモリとして機能する。
（第２の工程＝消去工程）
本工程では、ゲート電極３１２とソース電極３２１との間に、所定の符号（正又は負）の電圧を印加することによりＴＦＴ３００の電流−電圧特性を変化させる。例えば、イオン化したトラップ準位が全て中性化する前に、十分に大きな正のＶｇｓを印加する。このとき、ゲート絶縁層３１１近傍のチャネル層３３０において伝導帯の電子密度が増加し、その電子の一部はトラップ準位に捕獲されてトラップ準位を中性化するため、ＴＦＴ３００の電流−電圧特性は初期状態に近づく。上記第１の工程ではＴＦＴ３００の電流−電圧特性が、Ｖｇｓが小さくなる方向に変化する例を示した。この場合の変化の符号を負とすると、本工程におけるＴＦＴ３００の電流−電圧特性はＶｇｓが大きくなる方向に変化し、変化の符号は正となる。即ち、上記第１の工程と本工程とでＴＦＴ３００の電流−電圧特性の変化の符号が互いに逆である。ゲート電極３１２とソース電極３２１との間に、例えば十分に大きな正のＶｇｓを印加すると、伝達特性は図２の（４）から（５）のようになり、正のＶｇｓの印加期間を十分にとれば伝達特性は図２の（１）と一致すると考えられる。Ｖｇｓをより大きくすれば伝達特性はより速やかに図２の（１）に近づく。
本工程では、ゲート電極３１２とソース電極３２１との間に、所定の符号（正又は負）の電圧を印加することによりＴＦＴ３００の電流−電圧特性を変化させる。例えば、イオン化したトラップ準位が全て中性化する前に、十分に大きな正のＶｇｓを印加する。このとき、ゲート絶縁層３１１近傍のチャネル層３３０において伝導帯の電子密度が増加し、その電子の一部はトラップ準位に捕獲されてトラップ準位を中性化するため、ＴＦＴ３００の電流−電圧特性は初期状態に近づく。上記第１の工程ではＴＦＴ３００の電流−電圧特性が、Ｖｇｓが小さくなる方向に変化する例を示した。この場合の変化の符号を負とすると、本工程におけるＴＦＴ３００の電流−電圧特性はＶｇｓが大きくなる方向に変化し、変化の符号は正となる。即ち、上記第１の工程と本工程とでＴＦＴ３００の電流−電圧特性の変化の符号が互いに逆である。ゲート電極３１２とソース電極３２１との間に、例えば十分に大きな正のＶｇｓを印加すると、伝達特性は図２の（４）から（５）のようになり、正のＶｇｓの印加期間を十分にとれば伝達特性は図２の（１）と一致すると考えられる。Ｖｇｓをより大きくすれば伝達特性はより速やかに図２の（１）に近づく。
（第３の工程＝保持工程）
本工程では、ゲート電極３１２とソース電極３２１との間に、上記第２の工程で印加する電圧とは逆符号の電圧かつチャネル層３３０の電子を空乏化させる電圧を印加することにより該逆符号の電圧印加前のＴＦＴ３００の電流−電圧特性を変化させずに保持する。例えば、ＴＦＴ３００に負のＶｇｓを印加することで、ＴＦＴ３００の電流−電圧特性が変化した状態の保持期間を延ばすことができる。これは以下の原理による。チャネル層３３０のイオン化したトラップ準位の中性化は伝導帯の自由電子との再結合によってのみ起こり、トラップ準位近傍における伝導帯の電子密度により律速される。よって、負のＶｇｓを印加してチャネル層３３０の電子を空乏化させると、電流−電圧特性が変化しないため、電流−電圧特性が変化した状態の保持期間を更に延ばすことができる。ゲート電極３１２とソース電極３２１との間に、負のＶｇｓを印加すると、伝達特性は図２の（１）〜（５）の各時点で保持される。但し、チャネル層３３０のトラップ準位がほとんどイオン化していない状態でゲート電極３１２とソース電極３２１との間に上記電圧を同様に印加しても電流−電圧特性は変化しない。よって、任意の電流−電圧特性を示すＴＦＴに負のＶｇｓを印加しておくことができる。
本工程では、ゲート電極３１２とソース電極３２１との間に、上記第２の工程で印加する電圧とは逆符号の電圧かつチャネル層３３０の電子を空乏化させる電圧を印加することにより該逆符号の電圧印加前のＴＦＴ３００の電流−電圧特性を変化させずに保持する。例えば、ＴＦＴ３００に負のＶｇｓを印加することで、ＴＦＴ３００の電流−電圧特性が変化した状態の保持期間を延ばすことができる。これは以下の原理による。チャネル層３３０のイオン化したトラップ準位の中性化は伝導帯の自由電子との再結合によってのみ起こり、トラップ準位近傍における伝導帯の電子密度により律速される。よって、負のＶｇｓを印加してチャネル層３３０の電子を空乏化させると、電流−電圧特性が変化しないため、電流−電圧特性が変化した状態の保持期間を更に延ばすことができる。ゲート電極３１２とソース電極３２１との間に、負のＶｇｓを印加すると、伝達特性は図２の（１）〜（５）の各時点で保持される。但し、チャネル層３３０のトラップ準位がほとんどイオン化していない状態でゲート電極３１２とソース電極３２１との間に上記電圧を同様に印加しても電流−電圧特性は変化しない。よって、任意の電流−電圧特性を示すＴＦＴに負のＶｇｓを印加しておくことができる。
（第４の工程＝読出工程）
本工程では、ゲート電極３１２とソース電極３２１との間に、所定の電圧を印加することによりＴＦＴ３００の電流−電圧特性を測定（評価）する。上記各工程の実施後における電流−電圧特性は種々の電気的測定によって測定（評価）できる。任意のＶｄｓ・ＶｇｓにおけるＩｄｓの大きさを測定しても良いし、伝達特性や出力特性（Ｉｄｓ−Ｖｄｓ特性）を測定しても良い。
本工程では、ゲート電極３１２とソース電極３２１との間に、所定の電圧を印加することによりＴＦＴ３００の電流−電圧特性を測定（評価）する。上記各工程の実施後における電流−電圧特性は種々の電気的測定によって測定（評価）できる。任意のＶｄｓ・ＶｇｓにおけるＩｄｓの大きさを測定しても良いし、伝達特性や出力特性（Ｉｄｓ−Ｖｄｓ特性）を測定しても良い。
上記４つの工程のうち、第１の工程及び第２の工程を含む２つ乃至４つの工程を、目的に応じて任意の順番で繰り返すことにより、本実施形態ではＴＦＴ３００における光照射量情報を所望の期間だけ保持したり、光照射量情報を消去したりすることができる。但し、本実施形態では光照射による書き込み１回に対して、読み出しが可能な回数に限りがある。チャネル層３３０のトラップ準位の少なくとも一部がイオン化した状態で、読み出しのためにＶｇｓに正の電圧を印加すると、ゲート絶縁層３１１界面近傍に蓄積した電子がチャネル層３３０内部へと拡散しトラップ準位を中性化してしまう。即ち、読み出しによりＴＦＴ３００の電流−電圧特性が初期状態に徐々に戻ってしまう。例えば、読み出しを多数回行うと伝達特性は図２の（２）〜（４）の状態から（１）の状態に近づいてしまう。第２の実施形態はこの点を改善しうる形態である。
＜第２の実施形態＞
図３は、本実施形態における４端子を有するＴＦＴ３００の一例の断面構造である。基板４００上に第１のゲート電極３１５と第２のゲート電極３１６がチャネル層３３０を挟んで対向しており、第１のゲート絶縁層３１３と第２のゲート絶縁層３１４はそれぞれに対応するゲート電極とチャネル層３３０とを隔てている。更に、ソース電極３２１とドレイン電極３２２がチャネル層３３０と接している。チャネル層３３０を構成する半導体は第１の実施形態と同じアモルファスＩＧＺＯ薄膜である。ソース電極３２１とドレイン電極３２２はチャネル層３３０に対して基板４００に近い側にあってもその反対側にあっても良い。また、図３と逆に、基板４００から遠い側を第１のゲート電極、第１のゲート絶縁層としても良い。以下、第１のゲート電極−ソース電極間電圧をＶｇ１ｓ、第２のゲート電極−ソース電極間電圧をＶｇ２ｓとする。
図３は、本実施形態における４端子を有するＴＦＴ３００の一例の断面構造である。基板４００上に第１のゲート電極３１５と第２のゲート電極３１６がチャネル層３３０を挟んで対向しており、第１のゲート絶縁層３１３と第２のゲート絶縁層３１４はそれぞれに対応するゲート電極とチャネル層３３０とを隔てている。更に、ソース電極３２１とドレイン電極３２２がチャネル層３３０と接している。チャネル層３３０を構成する半導体は第１の実施形態と同じアモルファスＩＧＺＯ薄膜である。ソース電極３２１とドレイン電極３２２はチャネル層３３０に対して基板４００に近い側にあってもその反対側にあっても良い。また、図３と逆に、基板４００から遠い側を第１のゲート電極、第１のゲート絶縁層としても良い。以下、第１のゲート電極−ソース電極間電圧をＶｇ１ｓ、第２のゲート電極−ソース電極間電圧をＶｇ２ｓとする。
ＴＦＴ３００の電流−電圧特性は第１の実施形態と同様に任意に定義できる。例えば、伝達特性は以下の３つが考えられ、それぞれに対応して立ち上がり電圧を定義できる。１つ目はＶｇ２ｓを任意の一定値に保ちながらＶｇ１ｓを掃引したときの伝達特性（Ｉｄｓ−Ｖｇ１ｓ特性）、２つ目はＶｇ１ｓを任意の一定値に保ちながらＶｇ２ｓを掃引したときの伝達特性（Ｉｄｓ−Ｖｇ２ｓ特性）である。３つ目は両ゲート電極の電圧を常に等しくしながら（Ｖｇ１ｓ＝Ｖｇ２ｓ）掃引したときの伝達特性である。
本実施形態では下記４つの工程のうち、第１の工程及び第２の工程を含む２つ乃至４つの工程を目的に応じて任意の順番で繰り返す。
（第１の工程＝書込工程）
本工程では、チャネル層３３０に外部から所定の波長を有する光２１０を照射することによりＴＦＴ３００の電流−電圧特性を変化させる。光照射によりＴＦＴ３００の電流−電圧特性が連続的に変化し、伝達特性における立ち上がり電圧は減少する。光照射を止めるとＴＦＴ３００はそのときの電流−電圧特性を一定期間保持する。電流−電圧特性が変化する原理、及び電流−電圧特性が変化した状態を保持する原理については第１の実施形態で説明したとおりであるため説明を省略する。
本工程では、チャネル層３３０に外部から所定の波長を有する光２１０を照射することによりＴＦＴ３００の電流−電圧特性を変化させる。光照射によりＴＦＴ３００の電流−電圧特性が連続的に変化し、伝達特性における立ち上がり電圧は減少する。光照射を止めるとＴＦＴ３００はそのときの電流−電圧特性を一定期間保持する。電流−電圧特性が変化する原理、及び電流−電圧特性が変化した状態を保持する原理については第１の実施形態で説明したとおりであるため説明を省略する。
（第２の工程＝消去工程）
本工程では、第１のゲート電極−ソース電極間、又は第２のゲート電極−ソース電極間、若しくはそれらの両方に、所定の符号（正又は負）の電圧を印加することによりＴＦＴ３００の電流−電圧特性を変化させる。例えば、Ｖｇ１ｓ、Ｖｇ２ｓのうちの一方又は両方に十分に大きな正の電圧を印加すると、第１のゲート絶縁層３１３近傍のチャネル層３３０側から一部のトラップ準位の中性化が起こり、ＴＦＴ３００の電流−電圧特性は初期状態に近づく。その結果、伝達特性における立ち上がり電圧は増加する。第１の実施形態と同様に、上記第１の工程と本工程とでＴＦＴ３００の電流−電圧特性の変化の符号が互いに逆である。正の電圧を印加する対象がＶｇ１ｓ、Ｖｇ２ｓのうちの一方である場合、他方に印加する電圧は任意の一定値（０Ｖ等）で良い。正の電圧を印加する対象がＶｇ１ｓ、Ｖｇ２ｓの両方である場合、チャネル層３３０全体のポテンシャルをより効果的に押し上げ、電流−電圧特性の回復を加速することができる。電流−電圧特性が変化する原理については第１の実施形態で説明したとおりであるため説明を省略する。
本工程では、第１のゲート電極−ソース電極間、又は第２のゲート電極−ソース電極間、若しくはそれらの両方に、所定の符号（正又は負）の電圧を印加することによりＴＦＴ３００の電流−電圧特性を変化させる。例えば、Ｖｇ１ｓ、Ｖｇ２ｓのうちの一方又は両方に十分に大きな正の電圧を印加すると、第１のゲート絶縁層３１３近傍のチャネル層３３０側から一部のトラップ準位の中性化が起こり、ＴＦＴ３００の電流−電圧特性は初期状態に近づく。その結果、伝達特性における立ち上がり電圧は増加する。第１の実施形態と同様に、上記第１の工程と本工程とでＴＦＴ３００の電流−電圧特性の変化の符号が互いに逆である。正の電圧を印加する対象がＶｇ１ｓ、Ｖｇ２ｓのうちの一方である場合、他方に印加する電圧は任意の一定値（０Ｖ等）で良い。正の電圧を印加する対象がＶｇ１ｓ、Ｖｇ２ｓの両方である場合、チャネル層３３０全体のポテンシャルをより効果的に押し上げ、電流−電圧特性の回復を加速することができる。電流−電圧特性が変化する原理については第１の実施形態で説明したとおりであるため説明を省略する。
（第３の工程＝保持工程）
本工程では、第１のゲート電極−ソース電極間、又は第２のゲート電極−ソース電極間、若しくはそれらの両方に、上記第２の工程で印加する電圧とは逆符号の電圧かつチャネル層３３０の電子を空乏化させる電圧を印加する。こうすることにより、該逆符号の電圧印加前のＴＦＴ３００の電流−電圧特性を変化させずに保持する。例えば、Ｖｇ１ｓ、Ｖｇ２ｓのうちの一方又は両方に負の電圧を印加すると、ＴＦＴ３００の電流−電圧特性が変化した状態の保持期間を延ばすことができる。電流−電圧特性が変化した状態の保持期間を延ばす原理については第１の実施形態で説明したとおりであるため説明を省略する。
本工程では、第１のゲート電極−ソース電極間、又は第２のゲート電極−ソース電極間、若しくはそれらの両方に、上記第２の工程で印加する電圧とは逆符号の電圧かつチャネル層３３０の電子を空乏化させる電圧を印加する。こうすることにより、該逆符号の電圧印加前のＴＦＴ３００の電流−電圧特性を変化させずに保持する。例えば、Ｖｇ１ｓ、Ｖｇ２ｓのうちの一方又は両方に負の電圧を印加すると、ＴＦＴ３００の電流−電圧特性が変化した状態の保持期間を延ばすことができる。電流−電圧特性が変化した状態の保持期間を延ばす原理については第１の実施形態で説明したとおりであるため説明を省略する。
（第４の工程＝読出工程）
本工程では、第１のゲート電極−ソース電極間、又は第２のゲート電極−ソース電極間、若しくはそれらの両方に、所定の電圧を印加することによりＴＦＴ３００の電流−電圧特性を測定（評価）する。上記各工程の実施後における電流−電圧特性は種々の電気的測定によって測定（評価）できる。任意のＶｇ１ｓ、Ｖｇ２ｓ、ＶｄｓにおけるＩｄｓを測定しても良いし、前記のいずれかの伝達特性を測定しても良い。
本工程では、第１のゲート電極−ソース電極間、又は第２のゲート電極−ソース電極間、若しくはそれらの両方に、所定の電圧を印加することによりＴＦＴ３００の電流−電圧特性を測定（評価）する。上記各工程の実施後における電流−電圧特性は種々の電気的測定によって測定（評価）できる。任意のＶｇ１ｓ、Ｖｇ２ｓ、ＶｄｓにおけるＩｄｓを測定しても良いし、前記のいずれかの伝達特性を測定しても良い。
上記４つの工程のうち、第１の工程及び第２の工程を含む２つ乃至４つの工程を、目的に応じて任意の順番で繰り返すことにより、本実施形態ではＴＦＴ３００における光照射量情報を所望の期間だけ保持したり、光照射量情報を消去したりすることができる。
本実施形態が第１の実施形態と異なる点は、例えばＶｇ１ｓ、Ｖｇ２ｓのうちの一方に正の電圧を印加してＩｄｓを測定する間、他方に負の電圧を印加できることである。即ち、上記第４の工程では、第１のゲート電極−ソース電極間に所定の電圧を印加することによりＴＦＴ３００の電流−電圧特性を測定する間、第２のゲート電極−ソース電極間に上記第２の工程で印加する電圧とは逆符号の電圧を印加することができる。これにより、読み出しによってチャネル層３３０のトラップ準位の中性化が起こりうる領域を、正の電圧を印加した方のゲート絶縁層−チャネル層３３０界面近傍に限定することができる。即ち、上記第４の工程によるＴＦＴ３００の電流−電圧特性の変化を抑制できる。
上記２つの実施形態のアンプＴＦＴにおいては、第１の工程と第２の工程とでＴＦＴの電流−電圧特性が変化する速度が異なるのが一般的である。このため、１つのアンプＴＦＴにおいて第１の工程と第２の工程を同じ回数繰り返しても電流−電圧特性が初期値に戻らないことがある。これを避けるためには、第１の工程における電流−電圧特性の変化を第２の工程によって打ち消すように、第２の工程の強度（印加電圧の大きさ及び印加期間の長さ）を適宜調節するのが好ましい。上記調節は第２の工程のたびに行っても良いし、第１の工程と第２の工程を何度か繰り返した後の第２の工程において必要に応じて行っても良い。いずれの場合においても、アンプＴＦＴの電流−電圧特性を測定しながら第２の工程を行うと、第２の工程における強度の調節の精度が向上し効果的である。また、第２の工程における電流−電圧特性の変化を第１の工程によって打ち消すように、第１の工程の強度（光照射量）を適宜調節しても良い。つまり、第１の工程と第２の工程をいずれかを先に順に実施する場合においては、後に実施する工程の実施後の電流−電圧特性が、先に実施する工程の実施前の電流−電圧特性と同じになるように駆動すれば、電流−電圧特性の変化が打ち消される点で好ましい。
次に、本発明に適用するＴＦＴのチャネル層について説明する。
本発明のチャネル層に適用できる半導体は、光照射により半導体中の固定電荷密度が増加し、かつ光照射を止めてから熱平衡状態に戻るまでに長期間を要する半導体である。このような半導体の特徴は、暗伝導度が光照射の後で増加し、それが初期値に回復するまでに数秒以上を要することである。更に、この回復までの期間はＴＦＴをメモリとして利用しうる程度に長いことが必要である。その上、任意の基板上への成膜が可能であることが好ましい。本発明に適用できるアモルファスＩＧＺＯ薄膜は、暗伝導度が初期状態に回復するまでに室温で数時間から数十時間を要し、任意の基板上に成膜が可能である。チャネル層の少なくとも一部がアモルファスであれば良い。他のチャネル層材料としては、酸化物半導体であるＩｎ2Ｏ3、Ｇａ2Ｏ3、ＺｎＯ、ＳｎＯ、ＳｎＯ2、Ａｌ2Ｏ3、ＮｉＯ等や、これらの多結晶及びアモルファス固溶体等が利用できる。
また、本発明はＴＦＴのチャネル層がｐ型半導体である場合にも適用できる。具体的には、ＮｉＯ・Ｃｕ2Ｏ・ＳｎＯ等に対して本発明を適用できる。この場合、上記において電子とホール・伝導帯と価電子帯・正のＶｇｓと負のＶｇｓ、を読み替えれば良い。
更に、上記２つの実施形態では、空間電荷はドナー型トラップ準位によるものであるとしたが、トラップ準位がアクセプタ型であっても同様の効果が得られる。この場合、上記においてアクセプタ型とドナー型・イオン化と中性化を読み替えれば良い。
また、以下のように価電子帯におけるホールの寿命が長ければ、トラップ準位を利用しなくとも同様の効果が得られる。ｎ型酸化物半導体においてバンドギャップエネルギ以上の光照射（後述）等により価電子帯にホールを励起する場合を考える。一般に、ｎ型酸化物半導体で用いられる電極（モリブデン、アルミニウム、銅等の金属、ＩＴＯ、ＩＺＯ、ＩＧＺＯ等の酸化物等）では、ホールに対するオーミック接触の形成が困難である。このため、励起されたホールはこれらの材料からなるソース電極・ドレイン電極に注入されることなく価電子帯に留まる。ホールはバンド間再結合又は再結合中心を介した再結合によってやがて消滅するが、いずれの再結合速度も小さい場合、半導体中におけるホールの寿命が長い。この再結合描像に基づくと、ＴｉＯ2やＺｎＯ等の酸化物半導体に光を照射した場合の暗伝導度の回復時定数に対応するホール寿命は数１００秒から１０００秒程度となる。これは通常の元素半導体や化合物半導体における少数キャリア寿命（数μ秒から数秒程度）に対して非常に長い。
続いて、本発明における光照射について説明する。
励起光エネルギーｈν［ｅＶ］は、伝導帯に対するトラップ深さＥｃ−Ｅｔ［ｅＶ］より大きければ良い。ここで、ｈはプランク定数［Ｊ・ｓ］、νは振動数（ｓ−１）、νは光速ｃ、波長λに対してν＝ｃ／λである。また、ｈνはバンドギャップＥｃ−Ｅｖ（＞Ｅｃ−Ｅｔ）より大きくても良い。この場合、価電子帯にホールが励起される。ｎ型酸化物半導体では一般にホールの移動度が小さく、また価電子帯へのオーミック接触が確保できない。従って、価電子帯のホールはソース電極・ドレイン電極に注入されることなく価電子帯に留まり、伝導帯の自由電子との再結合によってのみ消滅すると考えられる。よって価電子帯に励起されたホールは、上記２つの実施形態におけるドナー型トラップ準位と同様に空間電荷となり、ＴＦＴの電流−電圧特性を変化させる。この場合、必ずしもチャネル層中にトラップ準位が存在する必要はない。
光照射には任意の手段を用いることができる。個別のＴＦＴに対して光を照射できる集光・走査光学系を設けても良い。その代わりに、多数のＴＦＴに同時に光を照射した後で個別のＴＦＴに異なる強度の消去工程を実施し、実質的に個別のＴＦＴの電流−電圧特性を変化させても良い。
また、ＴＦＴの外部から光照射が行えるためには、外部からチャネル層に至るまでの各部材が十分な光透過率を有することが必須である。ゲート電極・ソース電極・ドレイン電極の少なくともいずれかが透明であることが望ましい。具体的には、これらの電極をＩＴＯやＩＺＯ等の透明導電材料で形成することが好ましい。同様に、基板としてガラスや各種プラスチックフィルム（ポリイミドやポリエチレンナフタレート等）を利用することができる。ゲート電極とチャネル層とを隔てるゲート絶縁層や、ゲート電極とその他の電極とを隔てる層間絶縁層としては、ＣＶＤ法やスパッタ法等で形成されたＳｉＯx、ＳｉＮx、ＳｉＯxＮy薄膜等を利用することができる。
上述した光電子素子の駆動方法は、例えば光電子素子と、光照射手段と、電圧源と、光電子素子の電流−電圧特性を測定する手段と、を有する光電子装置の駆動に用いることができる。
以下、本発明の実施例について説明する。
［実施例１］
本実施例の光電子装置は光センサアレイ・電圧源・読出回路・光照射手段からなる。
本実施例の光電子装置は光センサアレイ・電圧源・読出回路・光照射手段からなる。
図４は、光センサアレイの回路図の一部である。光センサアレイは基板４００上に画素回路９９９が２次元アレイ配置されている。画素回路９９９は３端子を有するＴＦＴ２つ（アンプＴＦＴ３５０・選択ＴＦＴ３４０）と、電源線ＶＤＤ・信号線ＳＩＧ・選択線ＳＥＬ・制御線ＣＴＲＬと、を有する。各列のアンプＴＦＴのドレイン電極３５３は同一の電源線に接続され、各列の選択ＴＦＴのソース電極３４２は同一の信号線に接続されている。アンプＴＦＴのソース電極３５２は選択ＴＦＴのドレイン電極３４３に接続されている。各行のアンプＴＦＴのゲート電極３５１は同一の制御線に接続され、各行の選択ＴＦＴのゲート電極３４１は同一の選択線に接続されている。図５は、画素回路９９９に対応する回路図である。
図６は、画素回路９９９における２つのＴＦＴの断面図である。各チャネル層３４４、３５４はともにアモルファスＩＧＺＯである。アンプＴＦＴのゲート電極３５１はＩＴＯで、選択ＴＦＴのゲート電極３４１は金属でそれぞれ形成されている。ゲート電極３５１をＩＴＯで形成する代わりに金属で形成し、ドレイン電極３５３の一部をＩＴＯとしても良い。図６では外部光の一部がアンプＴＦＴのゲート電極３５１を透過してチャネル層３５４に到達する構造となっており、アンプＴＦＴ３５０は通常の光センサアレイにおけるフォトダイオードの機能を兼ねる。ゲート絶縁層３１１はスパッタ法により形成されたＳｉＯx薄膜である。
電源線・選択線・制御線にはそれぞれ不図示の電圧源が接続されている。電源線・選択線・制御線の初期状態の電位はＶＤＤ＝＋１０Ｖ、ＳＥＬ＝−２０Ｖ、ＣＴＲＬ＝０Ｖとした。上記ＳＥＬの値は本実施例の動作電圧範囲において選択ＴＦＴ３４０が十分に高抵抗となるように選ばれており、上記ＶＤＤの値は読出工程におけるアンプＴＦＴ３５０のＩｄｓが十分大きく、読み出しに十分となるように選ばれている。
各信号線には不図示の読出回路が接続され、アンプＴＦＴ３５０の電流−電圧特性の測定（評価）手段となる。選択線を高電位とすると、選択線を共有する行の各画素回路のアンプＴＦＴのソース電極３５２は対応する読出回路に接続される。
光照射手段（不図示）は画素回路９９９の２次元アレイ配置領域に向けて光を照射したり遮断したりする光学系である。
本実施例では消去工程、書込（露光）工程、読出工程をこの順に実施して光電子装置を駆動した。これらの工程はこの順に任意の回数繰り返しても良い。詳細を以下に示す。
（消去工程）
全画素においてＳＥＬ＝＋２０Ｖ、ＣＴＲＬ＝＋１０Ｖとした。これにより全てのアンプＴＦＴ３５０においてＶｇｓ＝＋１０Ｖとなり、アンプＴＦＴ３５０の立ち上がり電圧は初期値となった。
（書込工程）
上記消去工程終了後、全画素においてＳＥＬ＝−２０Ｖ、ＣＴＲＬ＝０Ｖとした。アンプＴＦＴ３５０のＶｇｓが０Ｖとなり、アンプＴＦＴ３５０はほぼフラットバンド状態に近くなった。この状態でセンサアレイを光学系からの光に曝露した（露光）。これにより光はアンプＴＦＴ３５０のチャネル層３５４に到達し、光照射量に応じてアンプＴＦＴ３５０の伝達特性の立ち上がり電圧が減少した。露光終了後（光照射を止めた後）、積極的な保持動作は行わないが、立ち上がり電圧は数時間の間保たれた。
（読出工程）
上記書込工程終了後、画素の第１行においてＳＥＬ＝＋２０Ｖとし、その行の選択ＴＦＴ３４０を全て導通させた。その後、各信号線に接続された不図示の読出回路により各アンプＴＦＴ３５０のＩｄｓを測定した。具体的には第１行のＣＴＲＬ＝＋５Ｖとし、各信号線ＳＩＧからの出力電流を測定した。各出力電流は、各アンプＴＦＴ３５０の立ち上がり電圧変化を反映している。Ｉｄｓの測定後、画素の第１行においてＳＥＬ＝−２０Ｖに戻し、第１行の読み出しを終了した。これを行数分繰り返した。
（消去工程）
全画素においてＳＥＬ＝＋２０Ｖ、ＣＴＲＬ＝＋１０Ｖとした。これにより全てのアンプＴＦＴ３５０においてＶｇｓ＝＋１０Ｖとなり、アンプＴＦＴ３５０の立ち上がり電圧は初期値となった。
（書込工程）
上記消去工程終了後、全画素においてＳＥＬ＝−２０Ｖ、ＣＴＲＬ＝０Ｖとした。アンプＴＦＴ３５０のＶｇｓが０Ｖとなり、アンプＴＦＴ３５０はほぼフラットバンド状態に近くなった。この状態でセンサアレイを光学系からの光に曝露した（露光）。これにより光はアンプＴＦＴ３５０のチャネル層３５４に到達し、光照射量に応じてアンプＴＦＴ３５０の伝達特性の立ち上がり電圧が減少した。露光終了後（光照射を止めた後）、積極的な保持動作は行わないが、立ち上がり電圧は数時間の間保たれた。
（読出工程）
上記書込工程終了後、画素の第１行においてＳＥＬ＝＋２０Ｖとし、その行の選択ＴＦＴ３４０を全て導通させた。その後、各信号線に接続された不図示の読出回路により各アンプＴＦＴ３５０のＩｄｓを測定した。具体的には第１行のＣＴＲＬ＝＋５Ｖとし、各信号線ＳＩＧからの出力電流を測定した。各出力電流は、各アンプＴＦＴ３５０の立ち上がり電圧変化を反映している。Ｉｄｓの測定後、画素の第１行においてＳＥＬ＝−２０Ｖに戻し、第１行の読み出しを終了した。これを行数分繰り返した。
以上より、アンプＴＦＴ３５０における光照射量情報を所望の期間だけ保持したり、光照射量情報を消去したりすることができた。
［実施例２］
本実施例の光電子装置の構成は実施例１と同じである。光電子装置の駆動方法については読出工程が異なること、及び書込工程と読出工程の間に保持工程を実施することを除き、実施例１と同じである。保持工程、読出工程の詳細を以下に示す。
（保持工程）
書込工程における露光終了後、全画素においてＣＴＲＬ＝−１０Ｖとした。これによりアンプＴＦＴ３５０においてＶｇｓ＝−１０Ｖとなり、露光終了後の各アンプＴＦＴ３５０が立ち上がり電圧を保持する期間は実施例１よりも長くなった。
（読出工程）
上記保持工程終了後、実施例１と同様にアンプＴＦＴ３５０のＩｄｓを測定した。測定前に全ての画素でＣＴＲＬ＝０Ｖに戻しても良いし、第ｎ行の読み出しが完了するまで第（ｎ＋１）行以降ではＣＴＲＬ＝−１０Ｖのままとしても良い。後者の場合、各アンプＴＦＴ３５０が立ち上がり電圧を保持する期間を更に延長することができる。
本実施例の光電子装置の構成は実施例１と同じである。光電子装置の駆動方法については読出工程が異なること、及び書込工程と読出工程の間に保持工程を実施することを除き、実施例１と同じである。保持工程、読出工程の詳細を以下に示す。
（保持工程）
書込工程における露光終了後、全画素においてＣＴＲＬ＝−１０Ｖとした。これによりアンプＴＦＴ３５０においてＶｇｓ＝−１０Ｖとなり、露光終了後の各アンプＴＦＴ３５０が立ち上がり電圧を保持する期間は実施例１よりも長くなった。
（読出工程）
上記保持工程終了後、実施例１と同様にアンプＴＦＴ３５０のＩｄｓを測定した。測定前に全ての画素でＣＴＲＬ＝０Ｖに戻しても良いし、第ｎ行の読み出しが完了するまで第（ｎ＋１）行以降ではＣＴＲＬ＝−１０Ｖのままとしても良い。後者の場合、各アンプＴＦＴ３５０が立ち上がり電圧を保持する期間を更に延長することができる。
以上より、本実施例においても、アンプＴＦＴ３５０における光照射量情報を所望の期間だけ保持したり、光照射量情報を消去したりすることができた。
［実施例３］
本実施例の光電子装置は光センサアレイ・電圧源・読み出し回路・光照射手段からなる。
本実施例の光電子装置は光センサアレイ・電圧源・読み出し回路・光照射手段からなる。
本実施例における光センサアレイの回路図は、図４のアンプＴＦＴ３５０及び選択ＴＦＴ３４０をそれぞれ４端子ＴＦＴに置き換え、第２制御線ＶＧＧを追加した構成である。図７は、画素回路９９９に対応する回路図であり、４端子ＴＦＴの第１のゲート電極及び第２のゲート電極はそれぞれ４端子ＭＯＳＦＥＴ回路記号におけるゲート端子及びバルク端子で表している。光センサアレイは実施例１と同様に基板４００上に画素回路９９９が２次元アレイ配置されている。画素回路９９９はアンプＴＦＴ３５０・選択ＴＦＴ３４０・電源線ＶＤＤ・信号線ＳＩＧ・選択線ＳＥＬ・制御線ＣＴＲＬ・第２制御線ＶＧＧを有する。実施例１との違いは、アンプＴＦＴ３５０が第１のゲート電極３５５と第２のゲート電極３５６を有することである。選択ＴＦＴ３４０も第１のゲート電極３４５と第２のゲート電極３４６を有するとしたが、選択ＴＦＴ３４０は実施例１と同様の３端子ＴＦＴで置き換えることも可能である。アンプＴＦＴの第１のゲート電極３５５は制御線に接続されており、アンプＴＦＴの第２のゲート電極３５６は第２制御線に接続されている。選択ＴＦＴの第１のゲート電極３４５は選択線に接続されており、選択ＴＦＴの第２のゲート電極３４６は接地してある。各ＴＦＴのソース及びドレイン電極の接続は実施例１と同様である。選択線を高電位とすると、選択線を共有する行の画素回路にあるアンプＴＦＴのソース電極３５２は、各列の信号線に接続された不図示の読出回路に接続される。
図８は、画素回路９９９における２つのＴＦＴの断面図である。各チャネル層３４４、３５４はともにアモルファスＩＧＺＯである。アンプＴＦＴの第２のゲート電極３５６はＩＴＯで、選択ＴＦＴの第２のゲート電極３４６は金属でそれぞれ形成されている。第２のゲート電極３５６をＩＴＯで形成する代わりに金属で形成し、ドレイン電極３５３の一部又は第１のゲート電極３５５の一部をＩＴＯとしても良い。図８では外部光の一部がアンプＴＦＴの第２のゲート電極３５６を透過してチャネル層３５４に到達する構造となっており、アンプＴＦＴ３５０は通常の光センサアレイにおけるフォトダイオードの機能を兼ねる。第２のゲート絶縁層３１４はスパッタ法により形成されたＳｉＯｘ薄膜である。
電源線・選択線・制御線にはそれぞれ不図示の電圧源が接続されている。電源線・選択線・制御線の初期状態の電位はＶＤＤ＝＋１０Ｖ、ＳＥＬ＝−２０Ｖ、ＣＴＲＬ＝０Ｖ、ＶＧＧ＝０Ｖとした。上記ＳＥＬの値は本実施例の動作電圧範囲において選択ＴＦＴ３４０が十分に高抵抗となるように選ばれており、上記ＶＤＤの値は読出工程におけるアンプＴＦＴ３５０のＩｄｓが十分大きく、読み出しに十分となるように選ばれている。
各信号線には不図示の読出回路が接続され、アンプＴＦＴ３５０の電流−電圧特性の測定（評価）手段となる。選択線を高電位とすると、選択線を共有する行の各画素回路のアンプＴＦＴのソース電極３５２は対応する読出回路に接続される。
光照射手段（不図示）は画素回路９９９の２次元アレイ配置領域に向けて光を照射したり遮断したりする光学系である。
本実施例では消去工程、書込（露光）工程、読出工程をこの順に実施して光電子装置を駆動した。これらの工程はこの順に任意の回数繰り返しても良い。詳細を以下に示す。
（消去工程）
全画素においてＳＥＬ＝＋２０Ｖ、ＣＴＲＬ＝＋１０Ｖ、ＶＧＧ＝０Ｖとした。これにより全てのアンプＴＦＴ３５０においてＶｇ１ｓ＝＋１０Ｖとなり、アンプＴＦＴ３５０の伝達特性の立ち上がり電圧は初期値となった。本工程においては、ＣＴＲＬ＝＋１０Ｖ、ＶＧＧ＝０Ｖとする代わりに、ＣＴＲＬ＝０Ｖ、ＶＧＧ＝＋１０Ｖとしても同様の効果が得られる。或いはＣＴＲＬ＝ＶＧＧ＝＋１０Ｖとすることも可能であり、この場合、ＣＴＲＬ又はＶＧＧのいずれか一方のみに正電圧を印加する場合よりも消去速度が大きい。
（書込工程）
上記消去工程終了後、全画素においてＳＥＬ＝−２０Ｖ、ＣＴＲＬ＝ＶＧＧ＝０Ｖとした。アンプＴＦＴ３５０のＶｇ２ｓ＝０Ｖとなり、アンプＴＦＴ３５０はほぼフラットバンド状態に近くなった。この状態でセンサアレイを光照射手段からの光に曝露した（露光）。これにより光はアンプＴＦＴ３５０のチャネル層３５４に到達し、光照射量に応じてアンプＴＦＴ３５０の伝達特性の立ち上がり電圧が減少した。露光終了後、積極的な保持動作は行わないが、立ち上がり電圧は数時間の間保たれた。
（読出工程）
上記書込工程終了後、画素の第１行のＳＥＬ＝＋２０Ｖとし、その行の選択ＴＦＴを全て導通させた。その後、信号線に接続された不図示の読出回路により、各アンプＴＦＴ３５０のＩｄｓを測定した。具体的には第１行のＶＧＧを０Ｖとし、第１行のＣＴＲＬを−１０Ｖから＋１０Ｖまで掃引し、各信号線ＳＩＧからの出力電流を測定した。各出力電流から各アンプＴＦＴ３５０の伝達特性を評価でき、各アンプＴＦＴ３５０の立ち上がり電圧を測定することができる。本工程の間、ＶＧＧ＝０Ｖのままでも良いが、ＶＧＧに正の電位を印加することでアンプＴＦＴ３５０のＩｄｓを増加させて信号雑音比や読み出し速度を向上させることができる。Ｉｄｓの測定後、画素の第１行においてＳＥＬ＝−２０Ｖに戻し、第１行の読み出しを終了した。これを行数分繰り返した。
（消去工程）
全画素においてＳＥＬ＝＋２０Ｖ、ＣＴＲＬ＝＋１０Ｖ、ＶＧＧ＝０Ｖとした。これにより全てのアンプＴＦＴ３５０においてＶｇ１ｓ＝＋１０Ｖとなり、アンプＴＦＴ３５０の伝達特性の立ち上がり電圧は初期値となった。本工程においては、ＣＴＲＬ＝＋１０Ｖ、ＶＧＧ＝０Ｖとする代わりに、ＣＴＲＬ＝０Ｖ、ＶＧＧ＝＋１０Ｖとしても同様の効果が得られる。或いはＣＴＲＬ＝ＶＧＧ＝＋１０Ｖとすることも可能であり、この場合、ＣＴＲＬ又はＶＧＧのいずれか一方のみに正電圧を印加する場合よりも消去速度が大きい。
（書込工程）
上記消去工程終了後、全画素においてＳＥＬ＝−２０Ｖ、ＣＴＲＬ＝ＶＧＧ＝０Ｖとした。アンプＴＦＴ３５０のＶｇ２ｓ＝０Ｖとなり、アンプＴＦＴ３５０はほぼフラットバンド状態に近くなった。この状態でセンサアレイを光照射手段からの光に曝露した（露光）。これにより光はアンプＴＦＴ３５０のチャネル層３５４に到達し、光照射量に応じてアンプＴＦＴ３５０の伝達特性の立ち上がり電圧が減少した。露光終了後、積極的な保持動作は行わないが、立ち上がり電圧は数時間の間保たれた。
（読出工程）
上記書込工程終了後、画素の第１行のＳＥＬ＝＋２０Ｖとし、その行の選択ＴＦＴを全て導通させた。その後、信号線に接続された不図示の読出回路により、各アンプＴＦＴ３５０のＩｄｓを測定した。具体的には第１行のＶＧＧを０Ｖとし、第１行のＣＴＲＬを−１０Ｖから＋１０Ｖまで掃引し、各信号線ＳＩＧからの出力電流を測定した。各出力電流から各アンプＴＦＴ３５０の伝達特性を評価でき、各アンプＴＦＴ３５０の立ち上がり電圧を測定することができる。本工程の間、ＶＧＧ＝０Ｖのままでも良いが、ＶＧＧに正の電位を印加することでアンプＴＦＴ３５０のＩｄｓを増加させて信号雑音比や読み出し速度を向上させることができる。Ｉｄｓの測定後、画素の第１行においてＳＥＬ＝−２０Ｖに戻し、第１行の読み出しを終了した。これを行数分繰り返した。
以上より、本実施例においても、アンプＴＦＴ３５０における光照射量情報を所望の期間だけ保持したり、光照射量情報を消去したりすることができた。
［実施例４］
本実施例の光電子装置の構成は実施例３と同じである。光電子装置の駆動方法については読出工程が異なること、及び書込工程と読出工程の間に保持工程を実施することを除き、実施例３と同じである。保持工程、読出工程の詳細を以下に示す。
（保持工程）
書込工程における露光終了後、全画素においてＣＴＲＬ＝０Ｖ、ＶＧＧ＝−１０Ｖとした。これによりアンプＴＦＴ３５０においてＶｇ２ｓ＝−１０Ｖとなり、露光終了後の各アンプＴＦＴ３５０が伝達特性の立ち上がり電圧を保持する期間は実施例３よりも長くなった。本工程においては、ＣＴＲＬ＝０Ｖ、ＶＧＧ＝−１０Ｖとする代わりにＣＴＲＬ＝−１０Ｖ、ＶＧＧ＝０Ｖとしても同様の効果が得られる。或いはＣＴＲＬ＝ＶＧＧ＝−１０Ｖとすることも可能であり、この場合、ＣＴＲＬ又はＶＧＧのいずれか一方のみに負電圧を印加する場合よりも保持効果が高い。
（読出工程）
上記保持工程終了後、全ての画素でＣＴＲＬ＝ＶＧＧ＝０Ｖに戻し、アンプＴＦＴ３５０においてＶｇ１ｓ＝Ｖｇ２ｓ＝０Ｖに戻した。その後、各信号線に接続された不図示の読出回路により実施例３と同様に各アンプＴＦＴ３５０のＩｄｓを測定した。各行における出力電流測定においては、ＶＧＧを０ＶとしＣＴＲＬを−１０Ｖから＋１０Ｖまで掃引する代わりに、ＣＴＲＬを０ＶとしＶＧＧを−１０Ｖから＋１０Ｖまで掃引しても同様の効果が得られる。或いはＣＴＲＬとＶＧＧとを常に等しくしながら掃引することも可能であり、この場合、アンプＴＦＴ３５０の駆動力が見かけ上増加するため、ＣＴＲＬ又はＶＧＧのいずれか一方のみを掃引した場合と比較して信号雑音比の増加が期待できる。実施例２と同様に、各アンプＴＦＴ３５０が立ち上がり電圧を保持できる期間を更に延長するために、ＣＴＲＬやＶＧＧの電位を保持工程での値と等しく保つ期間を延長しても良い。
本実施例の光電子装置の構成は実施例３と同じである。光電子装置の駆動方法については読出工程が異なること、及び書込工程と読出工程の間に保持工程を実施することを除き、実施例３と同じである。保持工程、読出工程の詳細を以下に示す。
（保持工程）
書込工程における露光終了後、全画素においてＣＴＲＬ＝０Ｖ、ＶＧＧ＝−１０Ｖとした。これによりアンプＴＦＴ３５０においてＶｇ２ｓ＝−１０Ｖとなり、露光終了後の各アンプＴＦＴ３５０が伝達特性の立ち上がり電圧を保持する期間は実施例３よりも長くなった。本工程においては、ＣＴＲＬ＝０Ｖ、ＶＧＧ＝−１０Ｖとする代わりにＣＴＲＬ＝−１０Ｖ、ＶＧＧ＝０Ｖとしても同様の効果が得られる。或いはＣＴＲＬ＝ＶＧＧ＝−１０Ｖとすることも可能であり、この場合、ＣＴＲＬ又はＶＧＧのいずれか一方のみに負電圧を印加する場合よりも保持効果が高い。
（読出工程）
上記保持工程終了後、全ての画素でＣＴＲＬ＝ＶＧＧ＝０Ｖに戻し、アンプＴＦＴ３５０においてＶｇ１ｓ＝Ｖｇ２ｓ＝０Ｖに戻した。その後、各信号線に接続された不図示の読出回路により実施例３と同様に各アンプＴＦＴ３５０のＩｄｓを測定した。各行における出力電流測定においては、ＶＧＧを０ＶとしＣＴＲＬを−１０Ｖから＋１０Ｖまで掃引する代わりに、ＣＴＲＬを０ＶとしＶＧＧを−１０Ｖから＋１０Ｖまで掃引しても同様の効果が得られる。或いはＣＴＲＬとＶＧＧとを常に等しくしながら掃引することも可能であり、この場合、アンプＴＦＴ３５０の駆動力が見かけ上増加するため、ＣＴＲＬ又はＶＧＧのいずれか一方のみを掃引した場合と比較して信号雑音比の増加が期待できる。実施例２と同様に、各アンプＴＦＴ３５０が立ち上がり電圧を保持できる期間を更に延長するために、ＣＴＲＬやＶＧＧの電位を保持工程での値と等しく保つ期間を延長しても良い。
以上より、本実施例においても、アンプＴＦＴ３５０における光照射量情報を所望の期間だけ保持したり、光照射量情報を消去したりすることができた。
［実施例５］
本実施例の光電子装置の構成は実施例４と同じである。光電子装置の駆動方法については読出工程が異なることを除き、実施例４と同じである。読出工程の詳細を以下に示す。
（読出工程）
保持工程終了後、全画素においてＶＧＧ＝−１０Ｖとしたまま、各行のＣＴＲＬを−１０Ｖから＋１０Ｖまで掃引し、各信号線に接続された不図示の読出回路により実施例４と同様に各アンプＴＦＴのＩｄｓを測定した。本工程の間、各アンプＴＦＴにおいてＶｇ２ｓ＝−１０Ｖのままであり、ＣＴＲＬに正の電位を印加する場合でも各アンプＴＦＴの読み出しによる伝達特性の立ち上がり電圧の変化を抑制することができた。よって、書込工程１回に対して読出工程を行える回数は実施例４よりも多かった。
本実施例の光電子装置の構成は実施例４と同じである。光電子装置の駆動方法については読出工程が異なることを除き、実施例４と同じである。読出工程の詳細を以下に示す。
（読出工程）
保持工程終了後、全画素においてＶＧＧ＝−１０Ｖとしたまま、各行のＣＴＲＬを−１０Ｖから＋１０Ｖまで掃引し、各信号線に接続された不図示の読出回路により実施例４と同様に各アンプＴＦＴのＩｄｓを測定した。本工程の間、各アンプＴＦＴにおいてＶｇ２ｓ＝−１０Ｖのままであり、ＣＴＲＬに正の電位を印加する場合でも各アンプＴＦＴの読み出しによる伝達特性の立ち上がり電圧の変化を抑制することができた。よって、書込工程１回に対して読出工程を行える回数は実施例４よりも多かった。
以上より、本実施例においても、アンプＴＦＴ３５０における光照射量情報を所望の期間だけ保持したり、光照射量情報を消去したりすることができた。
［実施例６］
本実施例の光電子装置の構成は実施例３と類似しているが、図９に示すように第２制御線が廃され、第１のゲート電極と第２のゲート電極が相互に接続されている点が実施例３の光電子装置の構成と異なる。本実施例の光電子装置を実施例１又は２の駆動方法で実施したところ、本実施例においても、アンプＴＦＴ３５０における光照射量情報を所望の期間だけ保持したり、光照射量情報を消去したりすることができた。本実施例では、消去工程や保持工程において第１のゲート電極と第２のゲート電極との両方の電位を同時に制御できるため、消去効果・保持効果が高い。読出工程においても、アンプＴＦＴの駆動力が見かけ上増加するため実施例５よりも信号雑音比の増加が期待できる。しかし、実施例５の光電子装置の駆動方法と比較すると、読出工程による立ち上がり電圧の変化を抑制する効果は小さい。
本実施例の光電子装置の構成は実施例３と類似しているが、図９に示すように第２制御線が廃され、第１のゲート電極と第２のゲート電極が相互に接続されている点が実施例３の光電子装置の構成と異なる。本実施例の光電子装置を実施例１又は２の駆動方法で実施したところ、本実施例においても、アンプＴＦＴ３５０における光照射量情報を所望の期間だけ保持したり、光照射量情報を消去したりすることができた。本実施例では、消去工程や保持工程において第１のゲート電極と第２のゲート電極との両方の電位を同時に制御できるため、消去効果・保持効果が高い。読出工程においても、アンプＴＦＴの駆動力が見かけ上増加するため実施例５よりも信号雑音比の増加が期待できる。しかし、実施例５の光電子装置の駆動方法と比較すると、読出工程による立ち上がり電圧の変化を抑制する効果は小さい。
本発明における駆動方法は、酸化物半導体を含む活性層を有するさまざまな電子素子の駆動に適用できる。例えば、酸化物半導体を含むチャネル層を有するＴＦＴや、酸化物半導体を活性層に有する種々の電界効果トランジスタ・バイポーラトランジスタ等に用いることができる。また、本発明における光電子装置は種々の接触型・結像型撮像素子や放射線検出器、またタッチセンサ等のコンピュータ入力機器に適用できる。
３００：ＴＦＴ、３１１：ゲート絶縁層、３１２：ゲート電極、３１３：第１のゲート絶縁層、３１４：第２のゲート絶縁層、３１５：第１のゲート電極、３１６：第２のゲート電極、３２１：ソース電極、３２２：ドレイン電極、３３０：チャネル層、９９９：画素回路
Claims (12)
- ｎ型酸化物半導体を含むチャネル層と、ゲート電極と、該チャネル層と該ゲート電極を隔てるゲート絶縁層と、該チャネル層に接するソース電極・ドレイン電極と、を有する光電子素子の駆動方法であって、
該チャネル層に外部から所定の波長を有する光を照射する第１の工程と、
該ゲート電極と該ソース電極との間に所定の符号の電圧を印加する第２の工程と、を含み、
該第１の工程と、該第２の工程とにより前記光電子素子の電流−電圧特性が変化し、その変化の符号が互いに逆になるように駆動することを特徴とする光電子素子の駆動方法。 - 前記駆動方法はさらに、前記ゲート電極と前記ソース電極との間に前記第２の工程で印加する電圧とは逆符号の電圧かつチャネル層の電子を空乏化させる電圧を印加することにより、該逆符号の電圧印加前の前記光電子素子の電流−電圧特性を保持する第３の工程を含むことを特徴とする請求項１に記載の光電子素子の駆動方法。
- 前記駆動方法はさらに、前記ゲート電極と前記ソース電極との間に所定の電圧を印加することにより前記光電子素子の電流−電圧特性を測定する第４の工程を含むことを特徴とする請求項１又は２に記載の光電子素子の駆動方法。
- 前記ゲート電極、前記ソース電極、前記ドレイン電極のうち少なくとも１つが透明導電材料であることを特徴とする請求項１乃至３のいずれか１項に記載の光電子素子の駆動方法。
- ｎ型酸化物半導体を含むチャネル層と、第１のゲート電極と、該チャネル層と該第１のゲート電極を隔てる第１のゲート絶縁層と、第２のゲート電極と、該チャネル層と該第２のゲート電極を隔てる第２のゲート絶縁層と、該チャネル層に接するソース電極・ドレイン電極を有する光電子素子の駆動方法であって、
該チャネル層に外部から所定の波長を有する光を照射する第１の工程と、
該第１のゲート電極と該ソース電極との間、又は該第２のゲート電極と該ソース電極との間、若しくはそれらの両方に、所定の符号の電圧を印加する第２の工程と、を含み、
該第１の工程と、該第２の工程とにより前記光電子素子の電流−電圧特性が変化し、その変化の符号が互いに逆になるように駆動することを特徴とする光電子素子の駆動方法。 - 前記駆動方法はさらに、前記第１のゲート電極と前記ソース電極との間、又は前記第２のゲート電極と前記ソース電極との間、若しくはそれらの両方に、前記第２の工程で印加する電圧とは逆符号の電圧かつチャネル層の電子を空乏化させる電圧を印加することにより、該逆符号の電圧印加前の前記光電子素子の電流−電圧特性を保持する第３の工程を含むことを特徴とする請求項５に記載の光電子素子の駆動方法。
- 前記駆動方法はさらに、前記第１のゲート電極と前記ソース電極との間、又は前記第２のゲート電極と前記ソース電極との間、若しくはそれらの両方に、所定の電圧を印加することにより前記光電子素子の電流−電圧特性を測定する第４の工程を含むことを特徴とする請求項５又は６に記載の光電子素子の駆動方法。
- 前記第４の工程は、前記第１のゲート電極と前記ソース電極との間に所定の電圧を印加することにより前記光電子素子の電流−電圧特性を測定する間、前記第２のゲート電極と前記ソース電極との間に前記第２の工程で印加する電圧とは逆符号の電圧を印加することを特徴とする請求項７に記載の光電子素子の駆動方法。
- 前記第１のゲート電極、前記第２のゲート電極、前記ソース電極、前記ドレイン電極のうち少なくとも１つが透明導電材料であることを特徴とする請求項５乃至８のいずれか１項に記載の光電子素子の駆動方法。
- 前記第１の工程と前記第２の工程を、いずれかを先に順に実施することにより、後に実施する工程の実施後の前記光電子素子の電流−電圧特性が、先に実施する工程の実施前の前記光電子素子の電流−電圧特性と同じになるように駆動することを特徴とする請求項１乃至９のいずれか１項に記載の光電子素子の駆動方法。
- 前記チャネル層の少なくとも一部がアモルファスであることを特徴とする請求項１乃至１０のいずれか１項に記載の光電子素子の駆動方法。
- 前記光電子素子と、光照射手段と、電圧源と、前記光電子素子の電流−電圧特性を測定する手段と、を有し、請求項１乃至１１のいずれか１項に記載の光電子素子の駆動方法により駆動されることを特徴とする光電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010174209A JP2012033835A (ja) | 2010-08-03 | 2010-08-03 | 光電子素子の駆動方法及び該駆動方法で駆動される光電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010174209A JP2012033835A (ja) | 2010-08-03 | 2010-08-03 | 光電子素子の駆動方法及び該駆動方法で駆動される光電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012033835A true JP2012033835A (ja) | 2012-02-16 |
Family
ID=45846856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010174209A Withdrawn JP2012033835A (ja) | 2010-08-03 | 2010-08-03 | 光電子素子の駆動方法及び該駆動方法で駆動される光電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012033835A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016006863A (ja) * | 2014-05-27 | 2016-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017038038A (ja) * | 2015-08-10 | 2017-02-16 | Ｎｌｔテクノロジー株式会社 | 光センサ素子及び光電変換装置 |
| TWI578521B (zh) * | 2015-06-04 | 2017-04-11 | A thin film transistor and its preparation method | |
| JP2019009448A (ja) * | 2013-03-01 | 2019-01-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021036614A (ja) * | 2015-04-03 | 2021-03-04 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP2022088426A (ja) * | 2018-03-20 | 2022-06-14 | 株式会社ジャパンディスプレイ | 光センサー装置 |
-
2010
- 2010-08-03 JP JP2010174209A patent/JP2012033835A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019009448A (ja) * | 2013-03-01 | 2019-01-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016006863A (ja) * | 2014-05-27 | 2016-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021036614A (ja) * | 2015-04-03 | 2021-03-04 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| JP7019784B2 (ja) | 2015-04-03 | 2022-02-15 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| TWI578521B (zh) * | 2015-06-04 | 2017-04-11 | A thin film transistor and its preparation method | |
| US10665725B2 (en) | 2015-06-04 | 2020-05-26 | Kunshan New Flat Panel Display Technology Center Co., Ltd. | Thin film transistor |
| JP2017038038A (ja) * | 2015-08-10 | 2017-02-16 | Ｎｌｔテクノロジー株式会社 | 光センサ素子及び光電変換装置 |
| JP2022088426A (ja) * | 2018-03-20 | 2022-06-14 | 株式会社ジャパンディスプレイ | 光センサー装置 |
| JP7326518B2 (ja) | 2018-03-20 | 2023-08-15 | 株式会社ジャパンディスプレイ | 光センサー装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101794809B (zh) | 有机发光显示装置及其制造方法 | |
| TWI266043B (en) | Luminescence amount detecting circuit | |
| CN102196194B (zh) | 放射线摄像装置和驱动放射线摄像装置的方法 | |
| EP2560207A1 (en) | Semiconductor device | |
| US20080179762A1 (en) | Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same | |
| US9360564B2 (en) | Imaging device | |
| JP2012033835A (ja) | 光電子素子の駆動方法及び該駆動方法で駆動される光電子装置 | |
| US20090072158A1 (en) | Method of detecting x-rays and x-ray detecting apparatus | |
| JP2012146805A (ja) | 放射線撮像装置、放射線撮像表示システムおよびトランジスタ | |
| TW201227935A (en) | Semiconductor device and driving method thereof | |
| US11515346B2 (en) | Touch screen panel for sensing touch using TFT photodetectors integrated thereon | |
| JP7167022B2 (ja) | 表示システム、および表示システムの動作方法 | |
| JP6371629B2 (ja) | 撮像装置、およびその動作方法 | |
| JP2008153427A (ja) | 高感度光センサ素子及びそれを用いた光センサ装置 | |
| EP3861715B1 (en) | Sensor and display device | |
| CN104167998A (zh) | 放大器电路和使用放大器电路的图像传感器 | |
| JP2014192320A (ja) | 撮像装置および撮像表示システム | |
| JPWO2019003037A1 (ja) | 半導体装置および電子部品 | |
| KR101844601B1 (ko) | 산화물 박막 트랜지스터 어레이 기판 및 유기 ｅｌ 표시 장치의 제조 방법 | |
| KR20120001991A (ko) | 방사선 촬영 시스템 및 그 제조 방법 | |
| JP2014143281A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP2014229852A (ja) | 薄膜トランジスタと、それを用いた薄膜トランジスタアレイ、および、ｘ線センサ。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20131105 |