JP2018195632A - 半導体装置および表示装置 - Google Patents

半導体装置および表示装置 Download PDF

Info

Publication number
JP2018195632A
JP2018195632A JP2017096378A JP2017096378A JP2018195632A JP 2018195632 A JP2018195632 A JP 2018195632A JP 2017096378 A JP2017096378 A JP 2017096378A JP 2017096378 A JP2017096378 A JP 2017096378A JP 2018195632 A JP2018195632 A JP 2018195632A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
insulating layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017096378A
Other languages
English (en)
Inventor
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
真里奈 塩川
Marina Shiokawa
真里奈 塩川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017096378A priority Critical patent/JP2018195632A/ja
Priority to US15/953,614 priority patent/US10461100B2/en
Publication of JP2018195632A publication Critical patent/JP2018195632A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

【課題】材質の異なる酸化物半導体がチャネルに用いられた半導体装置および表示装置を提供すること。【解決手段】半導体装置は、基板と、前記基板上の第１絶縁層と、前記第１絶縁層上において前記第１絶縁層と接し、第１酸化物半導体層をチャネルとする第１トランジスタと、前記第１絶縁層上において前記第１絶縁層と接し、前記第１酸化物半導体層とは組成が異なる第２酸化物半導体層をチャネルとする第２トランジスタと、を有する。【選択図】図１

Description

本発明は半導体装置および表示装置に関する。特に、本発明は半導体層として酸化物半導体層が用いられた半導体装置および表示装置に関する。
最近、アモルファスシリコン、低温ポリシリコン、および単結晶シリコンに替わり、酸化物半導体をチャネルに用いた半導体装置の開発が進められている（例えば、特許文献１）。酸化物半導体をチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置と同様に単純な構造かつ低温プロセスで半導体装置を形成することができ、アモルファスシリコンをチャネルに用いた半導体装置よりも高い移動度を有することが知られている。酸化物半導体をチャネルに用いた半導体装置は、オフ電流が非常に低いことが知られている。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）に代表される酸化物半導体はバンドギャップが３．０ｅＶ以上であり、可視光領域において透明である。したがって、酸化物半導体をチャネルに用いて半導体装置を表示装置に用いた場合、当該表示装置は、バックライトなどの光の影響を受けにくく、動作不良を起こしにくいという利点がある。
特開２０１３−０１２６０３号公報
一般的な表示装置において、画像を表示する画素回路のトランジスタ構造は光の影響を受けやすい構造であるが、画素回路を駆動する駆動回路のトランジスタ構造は光の影響を受けにくい構造である。したがって、表示装置に酸化物半導体を用いたトランジスタを適用する場合、画素回路のトランジスタには、バンドギャップが大きく、光の影響を受けにくい酸化物半導体を用いることが好ましい。一方、駆動回路のトランジスタには、移動度が高い酸化物半導体を用いることが好ましい。上記の条件を満足するためには、画素回路のトランジスタおよび駆動回路のトランジスタの各々に異なる材質の酸化物半導体を用いることができる。しかし、酸化物半導体はシリコンに比べて酸に対する薬液耐性が低いため、材質が異なる酸化物半導体がチャネルに用いられたトランジスタを作り分けることは困難である。
本発明に係る一実施形態は、上記実情に鑑み、材質の異なる酸化物半導体がチャネルに用いられた半導体装置および表示装置を提供することを目的とする。
本発明の一実施形態による半導体装置は、基板と、前記基板上の第１絶縁層と、前記第１絶縁層上において前記第１絶縁層と接し、第１酸化物半導体層をチャネルとする第１トランジスタと、前記第１絶縁層上において前記第１絶縁層と接し、前記第１酸化物半導体層とは組成が異なる第２酸化物半導体層をチャネルとする第２トランジスタと、を有する。
本発明の一実施形態による表示装置は、複数の画素回路がマトリクス状に設けられた表示回路と、前記表示回路の周囲に設けられ、前記複数の画素回路の各々を駆動する駆動回路と、を備える表示装置であって、前記駆動回路には、第１酸化物半導体層をチャネルとする第１トランジスタが含まれ、前記画素回路には、第２酸化物半導体層をチャネルとする第２トランジスタが含まれ、前記第１酸化物半導体層の組成は、前記第２酸化物半導体層の組成とは異なる。
本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る表示装置の概要を示すブロック図である。 本発明の一実施形態に係る半導体装置の製造方法において、第１酸化物絶縁層および第３酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、第２酸化物半導体層および第４酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層およびゲート電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、第１酸化物絶縁層、第３酸化物半導体層、および第５酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、第２酸化物半導体層および第４酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層およびゲート電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、第１酸化物絶縁層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、第２酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、ソース電極およびドレイン電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る第１酸化物絶縁層および第２酸化物絶縁層のエッチングレートを示す図である。 本発明の一実施形態に係る第１トランジスタおよび第２トランジスタの電気特性を示す図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。
〈実施形態１〉
図１〜図６を用いて、本発明の実施形態１に係る半導体装置１０の概要について説明する。半導体装置１０は、材質が異なる酸化物半導体がチャネルに用いられたトランジスタを含む。半導体装置１０は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）、表示部に有機ＥＬ素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）または量子ドット等の自発光素子を利用した自発光表示装置、もしくは電子ペーパー等の反射型表示装置において、各々の表示装置の各画素や駆動回路に用いられる。
ただし、半導体装置１０は、表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）に用いられてもよい。
［半導体装置１０の構造］
図１は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図１に示すように、半導体装置１０は、基板１００、遮光層１１０、下地絶縁層１２０、第１トランジスタ２０、第２トランジスタ３０、および容量素子４０を有する。遮光層１１０および下地絶縁層１２０は基板１００上に設けられている。遮光層１１０は第２トランジスタ３０に対して設けられている。具体的には、遮光層１１０は、平面視において第２トランジスタ３０の第２酸化物半導体層１３２のうちチャネルと重畳する位置に設けられている。遮光層１１０は、基板１００と下地絶縁層１２０との間に設けられている。第１トランジスタ２０、第２トランジスタ３０、および容量素子４０はそれぞれ下地絶縁層１２０上において下地絶縁層１２０に接している。
第１トランジスタ２０は、第１酸化物半導体層１３０、第１ゲート絶縁層１４０、および第１ゲート電極１５０を有する。第１トランジスタ２０はトップゲート型のトランジスタである。第１酸化物半導体層１３０は下地絶縁層１２０上において下地絶縁層１２０と接している。第１ゲート電極１５０は第１酸化物半導体層１３０に対向している。第１ゲート絶縁層１４０は第１酸化物半導体層１３０と第１ゲート電極１５０との間に設けられている。第１ゲート絶縁層１４０は、第１酸化物半導体層１３０上において第１酸化物半導体層１３０と接している。第１トランジスタ２０は、第１酸化物半導体層１３０をチャネルとするトランジスタである。
第２トランジスタ３０は、第２酸化物半導体層１３２、第２ゲート絶縁層１４２、および第２ゲート電極１５２を有する。第２トランジスタ３０はトップゲート型のトランジスタである。第２酸化物半導体層１３２は下地絶縁層１２０上において下地絶縁層１２０と接している。第２ゲート電極１５２は第２酸化物半導体層１３２に対向している。第２ゲート絶縁層１４２は第２酸化物半導体層１３２と第２ゲート電極１５２との間に設けられている。第２ゲート絶縁層１４２は、第２酸化物半導体層１３２上において第２酸化物半導体層１３２と接している。第２トランジスタ３０は、第２酸化物半導体層１３２をチャネルとするトランジスタである。なお、第２酸化物半導体層１３２の組成は第１酸化物半導体層１３０の組成とは異なる。
容量素子４０は、第３酸化物半導体層１３４、第４酸化物半導体層１３６、誘電体１４４、および容量電極１５４を有する。第３酸化物半導体層１３４は第１酸化物半導体層１３０と同じ組成かつ同じ層の酸化物半導体層である。第４酸化物半導体層１３６は第２酸化物半導体層１３２と同じ組成かつ同じ層の酸化物半導体層である。第３酸化物半導体層１３４は下地絶縁層１２０上において下地絶縁層１２０と接している。第４酸化物半導体層１３６は第３酸化物半導体層１３４上において第３酸化物半導体層１３４と接している。平面視において、第４酸化物半導体層１３６のパターンは第３酸化物半導体層１３４のパターンと異なる。容量電極１５４は第４酸化物半導体層１３６に対向している。誘電体１４４は第４酸化物半導体層１３６と容量電極１５４との間に設けられている。誘電体１４４は、第４酸化物半導体層１３６上において第４酸化物半導体層１３６と接している。容量素子４０は容量素子であり、容量素子の一方の電極が第３酸化物半導体層１３４および第４酸化物半導体層１３６である。換言すると、容量素子４０の一方の容量電極は、第３酸化物半導体層１３４および第４酸化物半導体層１３６を含む積層酸化物半導体層である。
上記のように、第１酸化物半導体層１３０、第２酸化物半導体層１３２、および第３酸化物半導体層１３４は、それぞれの下方の下地絶縁層１２０と接している。第１酸化物半導体層１３０、第２酸化物半導体層１３２、および第４酸化物半導体層１３６は、それぞれの上方の第１ゲート絶縁層１４０、第２ゲート絶縁層１４２、および誘電体１４４と接している。第１ゲート絶縁層１４０、第２ゲート絶縁層１４２、および誘電体１４４は同一層なので、第１酸化物半導体層１３０、第２酸化物半導体層１３２、および第４酸化物半導体層１３６は同じ絶縁層と接している、ということができる。
半導体装置１０は、さらに層間絶縁層１６０、第１ソース電極１８０、第１ドレイン電極１８１、第２ソース電極１８２、第２ドレイン電極１８３、および配線１８４を有する。層間絶縁層１６０は、第１トランジスタ２０上、第２トランジスタ３０上、および容量素子４０上に設けられ、第１トランジスタ２０、第２トランジスタ３０、および容量素子４０と接する。層間絶縁層１６０には第１開口１７０および１７１、第２開口１７２および１７３、ならびに第３開口１７４が設けられている。第１ソース電極１８０および第１ドレイン電極１８１は、それぞれ第１開口１７０および１７１を介してソース領域およびドレイン領域の第１酸化物半導体層１３０に接続されている。第２ソース電極１８２および第２ドレイン電極１８３は、それぞれ第２開口１７２および１７３を介してソース領域およびドレイン領域の第２酸化物半導体層１３２に接続されている。配線１８４は、第３開口１７４を介して、第４酸化物半導体層１３６から露出された第３酸化物半導体層１３４に接続されている。
図１では、半導体装置１０が容量素子４０を有する構成を例示したが、半導体装置１０は少なくとも第１トランジスタ２０および第２トランジスタ３０を有していればよく、容量素子４０を有していなくてもよい。同様に、第２トランジスタ３０に対して遮光層１１０が設けられた構成を例示したが、遮光層１１０が設けられていなくてもよい。逆に、第１トランジスタ２０および容量素子４０に対して、遮光層１１０に類似した遮光層が設けられていてもよい。
［各部材の材質］
基板１００として、ポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板などの樹脂を含む絶縁基板を用いることができる。基板１００の耐熱性を向上させるために、上記の基板に不純物を導入してもよい。特に、半導体装置１０がトップエミッション型の表示装置である場合、基板１００が透明である必要はないため、基板１００の透明度を悪化させる不純物を用いることができる。一方、基板１００が可撓性を有する必要がない場合は、基板１００としてガラス基板、石英基板、およびサファイア基板などの透光性を有する絶縁基板を用いることができる。半導体装置１０が表示装置ではなく集積回路に用いられる場合は、基板１００としてシリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板など、透光性を有さない基板を用いることができる。
遮光層１１０として、可視光領域の光を吸収する材質を用いることができる。例えば、遮光層１１０として、黒色樹脂またはクロム（Ｃｒ）を用いることができる。
下地絶縁層１２０として、酸化シリコン（ＳｉＯx）、酸化窒化シリコン（ＳｉＯxＮy）、窒化酸化シリコン（ＳｉＮxＯy）、窒化シリコン（ＳｉＮx）、酸化アルミニウム（ＡｌＯx）、酸化窒化アルミニウム（ＡｌＯxＮy）、窒化酸化アルミニウム（ＡｌＮxＯy）、窒化アルミニウム（ＡｌＮx）などを使用することができる（ｘ、ｙは任意の正の数値）。これらの膜を積層した構造を使用してもよい。下地絶縁層１２０として、上記の無機絶縁材料の他にＴＥＯＳ層や有機絶縁材料を用いることができる。
ＳｉＯxＮy及びＡｌＯxＮyとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮxＯy及びＡｌＮxＯyとは、窒素よりも少ない量の酸素を含有するシリコン化合物及びアルミニウム化合物である。ＴＥＯＳ層とはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料としたＣＶＤ層を指す。
有機絶縁材料として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。下地絶縁層１２０は、上記の材料を単層で用いてもよく、積層させてもよい。例えば、無機絶縁材料及び有機絶縁材料を積層させてもよい。
第１酸化物半導体層１３０として、スズ（Ｓｎ）を含む酸化金属が用いられる。例えば、組成としてＳｎを含むＩｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏを用いることができる。換言すると、Ｓｎを１％以上含むＩｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏを用いることができる。好ましくは、Ｓｎを５％以上含むＩｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏを用いることができる。さらに好ましくは、Ｓｎを１０％以上含むＩｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏを用いることができる。第１酸化物半導体層１３０において、Ｓｎの含有率がＩｎ、Ｇａ、Ｚｎのいずれかの含有率よりも高くてもよい。なお、第３酸化物半導体層１３４の材質は、第１酸化物半導体層１３０の材質と同じである。第１酸化物半導体層１３０はＳｎを含むため、後述するＳｎを含まないまたはＳｎの含有率が第１酸化物半導体層１３０よりも少ない第２酸化物半導体層１３２に比べて、少なくともリン酸に対するエッチング耐性が高い。
第１酸化物半導体層１３０として、Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏ以外に、Ｉｎ−Ａｌ−Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ａｌ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｓｎ−Ｏ、Ｚｎ−Ｇａ−Ｓｎ−Ｏを用いることができる。
第１酸化物半導体層１３０のバンドギャップは、３．０ｅＶよりも小さく、可視光領域に吸収帯を有していてもよい。第１酸化物半導体層１３０は、Ｓｎを含むことで、例えばリン酸、フッ酸等の酸に対するエッチング耐性を有する。例えば、第１酸化物半導体層１３０のリン酸に対するエッチングレートは、後述する第２酸化物半導体層１３２の上記リン酸に対するエッチングレートに比べて５倍以上小さい。好ましくは、上記エッチングレートの比は１０倍以上であってもよい。より好ましくは、上記のエッチングレートの比は２０倍以上であってもよい。上記のエッチングレートの比は成膜直後（ａｓｄｅｐｏ）の酸化物半導体層に対するエッチングレートの比であってもよく、熱処理後（例えば、３５０℃の熱処理後）のエッチングレートの比であってもよい。なお、上記のエッチングレートの比は「硝酸＝８〜１０％、リン酸＝６０〜７０％、酢酸＝２〜５％、無機添加剤（ＮＨ4Ｆ等）＜１％、および水を含む薬液」に対するエッチングレートの比であってもよい。なお、本実施形態で用いられる第１酸化物半導体層１３０はシュウ酸に対して可溶であり、シュウ酸を用いてエッチングすることができる。
第２酸化物半導体層１３２として、第１酸化物半導体層１３０に比べてＳｎの含有率が低い材質が用いられる。第２酸化物半導体層１３２はＳｎを含まない酸化物半導体層であってもよい。第２酸化物半導体層１３２として、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有するＩｎ−Ｇａ−Ｚｎ−Ｏを用いることができる。ただし、本発明に使用されるＩｎ−Ｇａ−Ｚｎ−Ｏは上記の組成に限定されず、上記とは異なる組成のＩｎ−Ｇａ−Ｚｎ−Ｏを用いることもできる。例えば、移動度を向上させるためにＩｎの比率を上記の比率よりも大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を上記の比率よりも大きくしてもよい。なお、第４酸化物半導体層１３６の材質は、第２酸化物半導体層１３２の材質と同じである。
第２酸化物半導体層１３２として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ以外に、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ａｌ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｇａ−Ｏを用いることができる。第２酸化物半導体層１３２のバンドギャップは、３．０ｅＶ以上であり、可視光領域に吸収帯を有していなくてもよい。第２酸化物半導体層１３２は酸（シュウ酸、リン酸、フッ酸等）に可溶である。
第１酸化物半導体層１３０および第２酸化物半導体層１３２はアモルファスであってもよく、結晶性であってもよく、アモルファスと結晶の混相であってもよい。なお、第１酸化物半導体層１３０の電界効果移動度は、第２酸化物半導体層１３２の電界効果移動度よりも高い。
第１ゲート絶縁層１４０として、ＳｉＯx、ＳｉＯxＮy、ＳｉＮx、ＳｉＮxＯy、ＡｌＯx、ＡｌＯxＮy、ＡｌＮx、ＡｌＮxＯyなどの無機絶縁材料を用いることができる。第１ゲート絶縁層１４０として、上記の絶縁層を積層した構造を用いることができる。第２ゲート絶縁層１４２および誘電体１４４の材質は、第１ゲート絶縁層１４０の材質と同じである。
第１ゲート電極１５０として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などを用いることができる。第１ゲート電極１５０として、これらの材料の合金を用いてもよく、これらの材料の窒化物を用いてもよい。第１ゲート電極１５０として、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物半導体を用いてもよい。第２ゲート電極１５２および容量電極１５４の材質は、第１ゲート電極１５０の材質と同じである。
第１ゲート電極１５０として用いる材料は、第１ゲート電極１５０に０Ｖが印加されたときにトランジスタがオフするエンハンスメント型となる仕事関数を有する材料を用いることが好ましい。第２ゲート電極１５２についても第１ゲート電極１５０と同様である。
層間絶縁層１６０として、ＳｉＯx、ＳｉＯxＮy、ＡｌＯx、ＡｌＯxＮy、ＴＥＯＳ層などの無機絶縁材料を用いることができる。層間絶縁層１６０として、上記の無機絶縁材料の他に、有機絶縁材料を用いることができる。有機絶縁材料として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。層間絶縁層１６０として上記の絶縁層を積層した構造を用いることができる。
第１ソース電極１８０として、第１ゲート電極１５０と同様に、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｚｎ、Ｍｏ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉなどを用いることができる。第１ドレイン電極１８１、第２ソース電極１８２、第２ドレイン電極１８３、および配線１８４の材質は、第１ソース電極１８０の材質と同じである。
図２は、本発明の一実施形態に係る表示装置の概要を示すブロック図である。図２に示す表示装置５０は、図１に示した半導体装置１０を用いた表示装置である。表示装置５０は、表示回路３００、ゲート線駆動回路３１０、およびソース線駆動回路３２０を有する。表示回路３００は複数の画素回路３０２を有する。複数の画素回路３０２はマトリクス状に配列されている。ゲート線駆動回路３１０およびソース線駆動回路３２０は、表示回路３００の周囲に設けられている。これらの駆動回路は複数の画素回路３０２の各々を駆動する。画素回路３０２には第２トランジスタ３０および容量素子４０が用いられる。ゲート線駆動回路３１０およびソース線駆動回路３２０には第１トランジスタ２０が用いられる。
第１酸化物半導体層１３０の電界効果移動度が第２酸化物半導体層１３２の電界効果移動度よりも高いため、第１トランジスタ２０および第２トランジスタ３０を同一条件で駆動した場合、第１トランジスタ２０のオン電流は第２トランジスタ３０のオン電流よりも大きい。したがって、例えば表示装置の駆動回路に第１トランジスタ２０を用い、画素回路に第２トランジスタ３０を用いることができる。このような構成によって、光の影響を受けにくい画素回路と、駆動能力が高い駆動回路とを両立することができる。
［半導体装置１０の製造方法］
本発明の実施形態１に係る半導体装置１０の製造方法について、図３〜図６の断面図を参照しながら説明する。図３は、本発明の一実施形態に係る半導体装置の製造方法において、第１酸化物絶縁層および第３酸化物半導体層を形成する工程を示す断面図である。図３に示すように、基板１００上に遮光層１１０および下地絶縁層１２０を形成し、下地絶縁層１２０上に第１酸化物半導体層１３０および第３酸化物半導体層１３４を形成する。
第１酸化物半導体層１３０および第３酸化物半導体層１３４は、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）、で形成することができる。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、および分子線エピタキシー法などが用いられる。本実施形態では、第１酸化物半導体層１３０および第３酸化物半導体層１３４として、スパッタリング法を用いてＩｎ−Ｇａ−Ｚｎ−Ｓｎ−Ｏを成膜する。これらの酸化物半導体層のエッチングはウェットエッチングで行われる。当該ウェットエッチングに用いられるエッチャントとして、シュウ酸を含むエッチャントが用いられる。シュウ酸を含むエッチャントとして、例えば「シュウ酸＝５％および水に界面活性剤が添加された薬液」が用いられる。下地絶縁層１２０は、上記のエッチャントに対するエッチング耐性を有しているため、上記の酸化物半導体層のエッチングストッパとして機能する。
図４は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。図４に示すように、第１酸化物半導体層１３０上、第３酸化物半導体層１３４上、およびこれらの酸化物半導体層から露出された下地絶縁層１２０上に、Ｓｎを含まない酸化物半導体層１３９を成膜する。本実施形態では、酸化物半導体層１３９として、スパッタリング法を用いてＳｎを含まないＩｎ−Ｇａ−Ｚｎ−Ｏを成膜する。
図５は、本発明の一実施形態に係る半導体装置の製造方法において、第２酸化物半導体層および第４酸化物半導体層を形成する工程を示す断面図である。酸化物半導体層１３９のエッチングはウェットエッチングで行われる。当該ウェットエッチングに用いられるエッチャントとして、リン酸を含むエッチャントが用いられる。リン酸を含むエッチャントとして、例えば「硝酸＝８〜１０％、リン酸＝６０〜７０％、酢酸＝２〜５％、無機添加剤（ＮＨ4Ｆ等）＜１％、および水を用いた薬液」が用いられる。第１酸化物半導体層１３０、第３酸化物半導体層１３４、および下地絶縁層１２０は、リン酸を含むエッチャントに対するエッチング耐性を有しているため、上記の酸化物半導体層のエッチングストッパとして機能する。つまり、酸化物半導体層１３９が選択的にエッチングされる。
上記のように、リン酸を含むエッチャントに対するエッチング耐性が異なる酸化物半導体層を用いることで、同じ層に、互いに材質が異なる第１酸化物半導体層１３０および第２酸化物半導体層１３２を形成することができる。換言すると、互いに材質が異なる第１酸化物半導体層１３０および第２酸化物半導体層１３２が同じ絶縁層に接する構造を形成することができる。さらに、第３酸化物半導体層１３４上に第３酸化物半導体層１３４とは異なるパターンの第４酸化物半導体層１３６を形成することができる。
第１酸化物半導体層１３０、第２酸化物半導体層１３２、第３酸化物半導体層１３４、および第４酸化物半導体層１３６を形成した後に２５０℃以上４５０℃以下の熱処理を行ってもよい。
図６は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層およびゲート電極を形成する工程を示す断面図である。図６に示すように、図４に示した構造体の全面に第１ゲート絶縁層１４０、第２ゲート絶縁層１４２、および誘電体１４４を含む絶縁層、ならびに第１ゲート電極１５０、第２ゲート電極１５２、および容量電極１５４を含む導電層を成膜し、フォトリソグラフィおよびエッチングによって第１ゲート電極１５０、第２ゲート電極１５２、および容量電極１５４のパターンを形成する。
図６に示した構造の上方に層間絶縁層１６０を形成する。層間絶縁層１６０に、第１酸化物半導体層１３０、第２酸化物半導体層１３２、および第３酸化物半導体層１３４をそれぞれ露出する開口１７０〜１７４を形成する。そして、開口１７０〜１７４を介して第１酸化物半導体層１３０、第２酸化物半導体層１３２、および第３酸化物半導体層１３４にそれぞれ接する第１ソース電極１８０、第１ドレイン電極１８１、第２ソース電極１８２、第２ドレイン電極１８３、および配線１８４を形成することで、図１に示す半導体装置１０を得ることができる。
なお、図６に示した状態で、上方から第１酸化物半導体層１３０、第２酸化物半導体層１３２、および第３酸化物半導体層１３４に不純物を打ち込んでもよい。例えば、イオンインプランテーション法を用いてボロン（Ｂ）またはリン（Ｐ）を打ち込んでもよい。イオンインプランテーション法以外に、イオンドーピング法を用いて不純物を打ち込んでもよい。不純物として、Ｂ、Ｐ以外にアルゴン（Ａｒ）などの不純物を打ち込んでもよい。
以上のように、実施形態１に係る半導体装置１０によると、第１トランジスタ２０および第２トランジスタ３０の酸化物半導体層に、エッチング耐性が異なる酸化物半導体層を用いることで、同じ層に異なる材質の酸化物半導体層を形成することができる。第１酸化物半導体層１３０のＳｎ含有率が第２酸化物半導体層のＳｎ含有率よりも高いことで、第１酸化物半導体層１３０のリン酸に対するエッチング耐性は第２酸化物半導体層のリン酸に対するエッチング耐性より高い。したがって、第１酸化物半導体層１３０および第２酸化物半導体層１３２を同じ工程でエッチングした場合に、第２酸化物半導体層１３２を選択的にエッチングすることができる。
〈実施形態２〉
図７を用いて、本発明の実施形態２に係る半導体装置１０Ａの概要について説明する。実施形態２の半導体装置１０Ａは、実施形態１の半導体装置１０と同様にＬＣＤ、自発光表示装置、反射型表示装置、または集積回路などに適用することができる。
［半導体装置１０Ａの構造］
図７は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図７に示す半導体装置１０Ａは、図１に示した半導体装置１０と類似しているが、平面視において第１ゲート電極１５０Ａ、第２ゲート電極１５２Ａ、および容量電極１５４Ａと重畳する領域だけに第１ゲート絶縁層１４０Ａ、第２ゲート絶縁層１４２Ａ、および誘電体１４４Ａが設けられている点において、半導体装置１０と相違する。つまり、層間絶縁層１６０Ａが第１酸化物半導体層１３０Ａ、第２酸化物半導体層１３２Ａ、第３酸化物半導体層１３４Ａ、および第４酸化物半導体層１３６Ａに接している。
［半導体装置１０Ａの製造方法］
半導体装置１０Ａの製造方法は、図３〜図６までは半導体装置１０と同じである。半導体装置１０の製造方法では、第１ゲート電極１５０、第２ゲート電極１５２、および容量電極１５４を、これらの下層の絶縁層をエッチングストッパとしてエッチングしたが、半導体装置１０Ａの製造方法では、第１ゲート電極１５０Ａ、第２ゲート電極１５２Ａ、および容量電極１５４Ａのエッチング工程でこれらの下層の絶縁層もエッチングし、第１酸化物半導体層１３０Ａ、第２酸化物半導体層１３２Ａ、第３酸化物半導体層１３４Ａ、および第４酸化物半導体層１３６Ａを露出させる。つまり、ゲート電極の層とゲート絶縁層の層とを一括してエッチングする。そして、半導体装置１０と同様に開口１７０Ａ〜１７４Ａが設けられた層間絶縁層１６０Ａを形成し、第１ソース電極１８０Ａ、第１ドレイン電極１８１Ａ、第２ソース電極１８２Ａ、第２ドレイン電極１８３Ａ、および配線１８４Ａを形成することで、図７に示す半導体装置１０Ａを得ることができる。
〈実施形態３〉
図８〜図１１を用いて、本発明の実施形態３に係る半導体装置１０Ｂの概要について説明する。実施形態３の半導体装置１０Ｂは、実施形態１の半導体装置１０と同様にＬＣＤ、自発光表示装置、反射型表示装置、または集積回路などに適用することができる。
［半導体装置１０Ｂの構造］
図８は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図８に示す半導体装置１０Ｂは、図１に示した半導体装置１０と類似しているが、第２トランジスタ３０Ｂのソース領域およびドレイン領域において、下地絶縁層１２０Ｂと第２酸化物半導体層１３２Ｂとの間に第５酸化物半導体層１９０Ｂおよび１９２Ｂが設けられている点において、半導体装置１０と相違する。なお、第５酸化物半導体層１９０Ｂおよび１９２Ｂの組成は第１酸化物半導体層１３０Ｂの組成と同じである。半導体装置１０Ｂの第１トランジスタ２０Ｂおよび容量素子４０Ｂの構造は、半導体装置１０の第１トランジスタ２０および容量素子４０の構造と同じである。
図８に示すように、第２トランジスタ３０Ｂのソース領域およびドレイン領域において、第５酸化物半導体層１９０Ｂの一部および１９２Ｂの一部はそれぞれ第２酸化物半導体層１３２Ｂから露出されている。第２ソース電極１８２Ｂおよび第２ドレイン電極１８３Ｂは、それぞれ第２酸化物半導体層１３２Ｂから露出された第５酸化物半導体層１９０Ｂおよび１９２Ｂに接している。
上記の構成によって、第２トランジスタ３０Ｂのソース領域およびドレイン領域の抵抗が低くなるため、第２トランジスタ３０Ｂのオン電流が向上する。
［半導体装置１０Ｂの製造方法］
半導体装置１０Ｂの製造方法について、図９〜図１１を用いて説明する。図９は、本発明の一実施形態に係る半導体装置の製造方法において、第１酸化物絶縁層、第３酸化物半導体層、および第５酸化物半導体層を形成する工程を示す断面図である。図９は、図３と類似しているが、第２トランジスタ３０Ｂのソース領域およびドレイン領域に相当する位置に第５酸化物半導体層１９０Ｂおよび１９２Ｂが形成されている点が相違する。
図１０は、本発明の一実施形態に係る半導体装置の製造方法において、第２酸化物半導体層および第４酸化物半導体層を形成する工程を示す断面図である。図４および図５と同様の方法で、第２酸化物半導体層１３２Ｂおよび第４酸化物半導体層１３６Ｂを形成する。第２酸化物半導体層１３２Ｂは、その一部が平面視において第５酸化物半導体層１９０Ｂおよび１９２Ｂと重畳するように形成される。つまり、第５酸化物半導体層１９０Ｂおよび１９２Ｂは、それらの一部が第２酸化物半導体層１３２Ｂから露出される。この露出される領域は、後の工程で開口１７２Ｂおよび１７３Ｂが形成される領域である。
図１１は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層およびゲート電極を形成する工程を示す断面図である。図６と同様の方法で、第１ゲート絶縁層１４０Ｂ、第２ゲート絶縁層１４２Ｂ、および誘電体１４４Ｂを形成し、第１ゲート電極１５０Ｂ、第２ゲート電極１５２Ｂ、および容量電極１５４Ｂを形成する。そして、半導体装置１０と同様に開口１７０Ｂ〜１７４Ｂが設けられた層間絶縁層１６０Ｂを形成し、第１ソース電極１８０Ｂ、第１ドレイン電極１８１Ｂ、第２ソース電極１８２Ｂ、第２ドレイン電極１８３Ｂ、および配線１８４Ｂを形成することで、図８に示す半導体装置１０Ｂを得ることができる。
〈実施形態４〉
図１２〜図１５を用いて、本発明の実施形態４に係る半導体装置１０Ｃの概要について説明する。実施形態４の半導体装置１０Ｃは、実施形態１の半導体装置１０と同様にＬＣＤ、自発光表示装置、反射型表示装置、または集積回路などに適用することができる。
［半導体装置１０Ｃの構造］
図１２は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図１２に示す第１トランジスタ２０Ｃおよび第２トランジスタ３０Ｃはボトムゲート型のトランジスタである。図１２では、第１トランジスタ２０Ｃおよび第２トランジスタ３０Ｃのみを示したが、図１と同様に容量素子が備えられていてもよい。
第１トランジスタ２０Ｃは、第１ゲート電極１５０Ｃ、第１ゲート絶縁層１４０Ｃ、第１酸化物半導体層１３０Ｃ、第１ソース電極２００Ｃ、および第１ドレイン電極２０１Ｃを有する。第１ゲート電極１５０Ｃは基板１００Ｃ上に設けられている。ただし、基板１００Ｃと第１ゲート電極１５０Ｃとの間に絶縁層が設けられていてもよい。第１ゲート絶縁層１４０Ｃは第１ゲート電極１５０Ｃ上に設けられている。第１酸化物半導体層１３０Ｃは第１ゲート絶縁層１４０Ｃ上において第１ゲート絶縁層１４０Ｃと接している。上記の構造を換言すると、第１ゲート電極１５０Ｃは第１酸化物半導体層１３０Ｃに対向している。第１ゲート絶縁層１４０Ｃは第１酸化物半導体層１３０Ｃと第１ゲート電極１５０Ｃとの間に設けられている。
第２トランジスタ３０Ｃは、第２ゲート電極１５２Ｃ、第２ゲート絶縁層１４２Ｃ、第２酸化物半導体層１３２Ｃ、第２ソース電極２０２Ｃ、および第２ドレイン電極２０３Ｃを有する。第２ゲート電極１５２Ｃは基板１００Ｃ上に設けられている。ただし、基板１００Ｃと第２ゲート電極１５２Ｃとの間に絶縁層が設けられていてもよい。第２ゲート絶縁層１４２Ｃは第２ゲート電極１５２Ｃ上に設けられている。第２酸化物半導体層１３２Ｃは第２ゲート絶縁層１４２Ｃ上において第２ゲート絶縁層１４２Ｃと接している。上記の構造を換言すると、第２ゲート電極１５２Ｃは第２酸化物半導体層１３２Ｃに対向している。第２ゲート絶縁層１４２Ｃは第２酸化物半導体層１３２Ｃと第２ゲート電極１５２Ｃとの間に設けられている。
第１ソース電極１８０Ｃは開口１７０Ｃを介して第１ソース電極２００Ｃに接続されている。第１ドレイン電極１８１Ｃは開口１７１Ｃを介して第１ドレイン電極２０１Ｃに接続されている。第２ソース電極１８２Ｃは開口１７２Ｃを介して第２ソース電極２０２Ｃに接続されている。第２ドレイン電極１８３Ｃは開口１７３Ｃを介して第２ドレイン電極２０３Ｃに接続されている。
［半導体装置１０Ｃの製造方法］
本発明の実施形態４に係る半導体装置１０Ｃの製造方法について、図１３〜図１５の断面図を参照しながら説明する。図１３は、本発明の一実施形態に係る半導体装置の製造方法において、第１酸化物絶縁層を形成する工程を示す断面図である。図３と同様の方法で第１酸化物半導体層１３０Ｃを形成する。第１酸化物半導体層１３０Ｃは、平面視において第１ゲート電極１５０Ｃと重畳する領域に形成される。
図１４は、本発明の一実施形態に係る半導体装置の製造方法において、第２酸化物半導体層を形成する工程を示す断面図である。図４および図５と同様の方法で、第２酸化物半導体層１３２Ｃを形成する。第２酸化物半導体層１３２Ｃは、平面視において第２ゲート電極１５２Ｃと重畳する領域に形成される。
図１５は、本発明の一実施形態に係る半導体装置の製造方法において、ソース電極およびドレイン電極を形成する工程を示す断面図である。図１４に示す構造に対して導電層を形成し、フォトリソグラフィおよびエッチングによって図１５に示す第１ソース電極２００Ｃ、第１ドレイン電極２０１Ｃ、第２ソース電極２０２Ｃ、および第２ドレイン電極２０３Ｃを形成する。第１ソース電極２００Ｃおよび第１ドレイン電極２０１Ｃから露出された第１酸化物半導体層１３０Ｃは第１トランジスタ２０Ｃのチャネルとなる。第２ソース電極２０２Ｃおよび第２ドレイン電極２０３Ｃから露出された第２酸化物半導体層１３２Ｃは第２トランジスタ３０Ｃのチャネルとなる。
そして、開口１７０Ｃ〜１７３Ｃが設けられた層間絶縁層１６０Ｃを形成し、第１ソース電極１８０Ｃ、第１ドレイン電極１８１Ｃ、第２ソース電極１８２Ｃ、および第２ドレイン電極１８３Ｃを形成することで、図１２に示す半導体装置１０Ｃを得ることができる。
〈実施形態５〉
図１６を用いて、本発明の実施形態５に係る半導体装置１０Ｄの概要について説明する。実施形態５の半導体装置１０Ｄは、実施形態１の半導体装置１０と同様にＬＣＤ、自発光表示装置、反射型表示装置、または集積回路などに適用することができる。
［半導体装置１０Ｄの構造］
図１６は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図１６に示す半導体装置１０Ｄは、図１２に示した半導体装置１０Ｃと類似しているが、第２トランジスタ３０Ｄのソース領域およびドレイン領域において、第２ゲート絶縁層１４２Ｄと第２酸化物半導体層１３２Ｄとの間に第５酸化物半導体層１９０Ｄおよび１９２Ｄが設けられている点において、半導体装置１０Ｃと相違する。なお、第５酸化物半導体層１９０Ｄおよび１９２Ｄの組成は第１酸化物半導体層１３０Ｄの組成と同じである。
図１６に示すように、第２トランジスタ３０Ｄのソース領域およびドレイン領域において、第５酸化物半導体層１９０Ｄの一部および１９２Ｄの一部はそれぞれ第２酸化物半導体層１３２Ｄから露出されている。第２ソース電極２０２Ｄおよび第２ドレイン電極２０３Ｄは、それぞれ第２酸化物半導体層１３２Ｄから露出された第５酸化物半導体層１９０Ｄおよび１９２Ｄに接している。
上記の構成によって、第２トランジスタ３０Ｄのソース領域およびドレイン領域の抵抗が低くなるため、第２トランジスタ３０Ｄのオン電流が向上する。
以下、本発明の実施形態１〜実施形態５に用いられる第１酸化物半導体層１３０および第２酸化物半導体層１３２の各種エッチャントに対するエッチングレート評価結果、ならびに第１トランジスタ２０および第２トランジスタ３０のトランジスタ特性評価結果について説明する。
［各種エッチャントに対するエッチングレート評価］
図１７は、本発明の一実施形態に係る第１酸化物絶縁層および第２酸化物絶縁層のエッチングレートを示す図である。図１７に示すエッチングレートの評価は、以下の条件で行われた。
サンプル構造：Ｓｉウェハ＼酸化物半導体層（１００ｎｍ）
エッチング温度：剥離液は４０℃、その他のエッチャントは２３℃でエッチングした。
上記のサンプル構造の酸化物半導体層として、第１酸化物半導体層１３０および第２酸化物半導体層１３２を用いて、それぞれの成膜直後（ａｓｄｅｐｏ）および３５０℃の熱処理後（３５０ｄｅｇＣ ＡＮＬ）のサンプルを準備し、それぞれのサンプルについてエッチングレートの評価を行った。
図１７に示すように、第１酸化物半導体層１３０は第２酸化物半導体層１３２に比べてリン酸に対するエッチングレートが１桁以上小さい。特に、３５０℃の熱処理後の第１酸化物半導体層１３０は、リン酸ではほとんどエッチングされない。一方で、シュウ酸に対しては、第１酸化物半導体層１３０のエッチングレートは第２酸化物半導体層のエッチングレートとほとんど差がない。このように、第１酸化物半導体層１３０および第２酸化物半導体層１３２を比較すると、リン酸に対するエッチングレートに大きな差があるため、図４および図５の工程において、第２酸化物半導体層１３２を選択的にエッチングすることができる。
［トランジスタ特性評価］
図１８は、本発明の一実施形態に係る第１トランジスタおよび第２トランジスタの電気特性を示す図である。図１８に示すトランジスタは、図１２に示したボトムゲート型の第１トランジスタ２０Ｃおよび第２トランジスタ３０Ｃのトランジスタ特性である。図１８に示すトランジスタ特性の測定条件は以下の通りである。
トランジスタサイズ：Ｗ／Ｌ＝８．０μｍ／３．０μｍ
ソース・ドレイン間電圧：１．０Ｖ
ゲート電圧：−１５Ｖ〜＋２０Ｖ
測定環境：室温、暗室
測定トランジスタ数：９
図１８に示す第１トランジスタ２０Ｃのしきい値電圧（Ｖｔｈ）は約０．４Ｖ、移動度は約１７．６ｃｍ2／Ｖｓ、Ｓ値は約０．１１Ｖ／ｄｅｃである。第２トランジスタ３０Ｃのしきい値電圧（Ｖｔｈ）は約１．０Ｖ、移動度は約９．７ｃｍ2／Ｖｓ、Ｓ値は約０．１８Ｖ／ｄｅｃである。このように、チャネルに第１酸化物半導体層１３０Ｃが用いられた第１トランジスタ２０Ｃの移動度およびオン電流は、チャネルに第２酸化物半導体層１３２Ｃが用いられた第２トランジスタ３０Ｃの移動度およびオン電流よりも高い。したがって、第１トランジスタ２０Ｃを駆動回路に用いることで、駆動能力が高い駆動回路を実現することができる。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１０：半導体装置、 ２０：第１トランジスタ、 ３０：第２トランジスタ、 ４０：容量素子、 ５０：表示装置、 １００：基板、 １１０：遮光層、 １２０：下地絶縁層、 １３０：第１酸化物半導体層、 １３２：第２酸化物半導体層、 １３４：第３酸化物半導体層、 １３６：第４酸化物半導体層、 １３９：酸化物半導体層、 １４０：第１ゲート絶縁層、 １４２：第２ゲート絶縁層、 １４４：誘電体、 １５０：第１ゲート電極、 １５２：第２ゲート電極、 １５４：容量電極、 １６０：層間絶縁層、 １７０：第１開口、 １７１：第１開口、 １７２：第２開口、 １７３：第２開口、 １７４：第３開口、 １８０：第１ソース電極、 １８１：第１ドレイン電極、 １８２：第２ソース電極、 １８３：第２ドレイン電極、 １８４：配線、 １９０Ｂ：第５酸化物半導体層、 ２００Ｃ：第１ソース電極、 ２０１Ｃ：第１ドレイン電極、 ２０２Ｃ：第２ソース電極、 ２０２Ｄ：第２ソース電極、 ２０３Ｃ：第２ドレイン電極、 ２０３Ｄ：第２ドレイン電極、 ３００：表示回路、 ３０２：画素回路、 ３１０：ゲート線駆動回路、 ３２０：ソース線駆動回路

Claims (19)

  1. 基板と、
    前記基板上の第１絶縁層と、
    前記第１絶縁層上において前記第１絶縁層と接し、第１酸化物半導体層をチャネルとする第１トランジスタと、
    前記第１絶縁層上において前記第１絶縁層と接し、前記第１酸化物半導体層とは組成が異なる第２酸化物半導体層をチャネルとする第２トランジスタと、を有する半導体装置。
  2. 前記第１酸化物半導体層は、前記第２酸化物半導体層に比べてＳｎを多く含む、請求項１に記載の半導体装置。
  3. 前記第１酸化物半導体層はＳｎを含み、
    前記第２酸化物半導体層はＳｎを含まない、請求項２に記載の半導体装置。
  4. 前記第１酸化物半導体層の薬液に対するエッチングレートは、前記第２酸化物半導体層の前記薬液に対するエッチングレートに比べて１０倍以上小さい、請求項２または３に記載の半導体装置。
  5. 前記薬液は、硝酸、リン酸、および酢酸を含む、請求項４に記載の半導体装置。
  6. 前記第１酸化物半導体層および前記第２酸化物半導体層の各々は、前記第１絶縁層と接する、請求項１に記載の半導体装置。
  7. 前記第１酸化物半導体層上において前記第１酸化物半導体層と接し、前記第２酸化物半導体層上において前記第２酸化物半導体層と接する第２絶縁層をさらに有する、請求項６に記載の半導体装置。
  8. 前記第１絶縁層上に設けられ、前記第１酸化物半導体層と同じ組成かつ同じ層の第３酸化物半導体層と、前記第２酸化物半導体層と同じ組成かつ同じ層の第４酸化物半導体層と、が積層された積層酸化物半導体層をさらに有し、
    前記積層酸化物半導体層は、容量素子の一方の電極として用いられる、請求項１に記載の半導体装置。
  9. 前記第３酸化物半導体層は、前記第１絶縁層上において前記第１絶縁層と接し
    前記第４酸化物半導体層は、前記第３酸化物半導体層上において前記第３酸化物半導体層と接する、請求項８に記載の半導体装置。
  10. 前記第２トランジスタのソース領域およびドレイン領域において、前記第１絶縁層と前記第２酸化物半導体層との間に前記第１酸化物半導体層と同じ組成かつ同じ層の第５酸化物半導体層が設けられている、請求項１に記載の半導体装置。
  11. 前記第２トランジスタの前記ソース領域に電気的に接続されたソース電極と、
    前記第２トランジスタの前記ドレイン領域に電気的に接続されたドレイン電極と、
    をさらに有し、
    前記ソース電極は、前記ソース領域の前記第５酸化物半導体層と接し、
    前記ドレイン電極は、前記ドレイン領域の前記第５酸化物半導体層と接する、請求項１０に記載の半導体装置。
  12. 前記第２トランジスタにおいて、前記第２酸化物半導体層のチャネルと重畳する位置、かつ、前記基板と前記第１絶縁層との間に設けられた遮光層をさらに有する、請求項１に記載の半導体装置。
  13. 複数の画素回路がマトリクス状に設けられた表示回路と、
    前記表示回路の周囲に設けられ、前記複数の画素回路の各々を駆動する駆動回路と、を備える表示装置であって、
    前記駆動回路には、第１酸化物半導体層をチャネルとする第１トランジスタが含まれ、
    前記画素回路には、第２酸化物半導体層をチャネルとする第２トランジスタが含まれ、
    前記第１酸化物半導体層の組成は、前記第２酸化物半導体層の組成とは異なる、表示装置。
  14. 前記第１トランジスタおよび前記第２トランジスタの下方に設けられた第１絶縁層をさらに有し、
    前記第１酸化物半導体層は、前記第１絶縁層上において前記第１絶縁層と接し、
    前記第２酸化物半導体層は、前記第１絶縁層上において前記第１絶縁層と接する、請求項１３に記載の表示装置。
  15. 前記第１酸化物半導体層上において前記第１酸化物半導体層と接し、前記第２酸化物半導体層上において前記第２酸化物半導体層と接する第２絶縁層をさらに有する、請求項１４に記載の表示装置。
  16. 前記画素回路には、容量素子がさらに含まれ、
    前記容量素子の一方の電極は、前記第１絶縁層上に設けられ、前記第１酸化物半導体層と同じ組成かつ同じ層の第３酸化物半導体層と、前記第２酸化物半導体層と同じ組成かつ同じ層の第４酸化物半導体層と、が積層された積層酸化物半導体層を含む、請求項１５に記載の表示装置。
  17. 前記第３酸化物半導体層は、前記第１絶縁層上において前記第１絶縁層と接し
    前記第４酸化物半導体層は、前記第３酸化物半導体層上において前記第３酸化物半導体層と接する、請求項１６に記載の表示装置。
  18. 前記第１酸化物半導体層は、前記第２酸化物半導体層に比べてＳｎを多く含む、請求項１７に記載の表示装置。
  19. 前記第１酸化物半導体層はＳｎを含み、
    前記第２酸化物半導体層はＳｎを含まない、請求項１７に記載の表示装置。
JP2017096378A 2017-05-15 2017-05-15 半導体装置および表示装置 Pending JP2018195632A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017096378A JP2018195632A (ja) 2017-05-15 2017-05-15 半導体装置および表示装置
US15/953,614 US10461100B2 (en) 2017-05-15 2018-04-16 Display device having a different type of oxide semiconductor transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017096378A JP2018195632A (ja) 2017-05-15 2017-05-15 半導体装置および表示装置

Publications (1)

Publication Number Publication Date
JP2018195632A true JP2018195632A (ja) 2018-12-06

Family

ID=64096194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017096378A Pending JP2018195632A (ja) 2017-05-15 2017-05-15 半導体装置および表示装置

Country Status (2)

Country Link
US (1) US10461100B2 (ja)
JP (1) JP2018195632A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
JPWO2019220259A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 記憶装置、半導体装置、および電子機器
CN110047850A (zh) * 2019-04-09 2019-07-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板、其制备方法及其显示面板
CN111430414A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 Oled显示面板及制备方法、显示装置
US11587950B2 (en) * 2020-07-01 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN105070749B (zh) * 2009-07-18 2019-08-09 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
JP5827045B2 (ja) 2011-06-29 2015-12-02 株式会社ジャパンディスプレイ 半導体装置の製造方法
KR102386362B1 (ko) * 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Also Published As

Publication number Publication date
US20180331127A1 (en) 2018-11-15
US10461100B2 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
US11824124B2 (en) Liquid crystal display device including transistor comprising oxide semiconductor
JP2018195632A (ja) 半導体装置および表示装置
US10128381B2 (en) Semiconductor device with oxygen rich gate insulating layer
KR101073272B1 (ko) 유기전계발광 표시 장치의 제조 방법
US9201280B2 (en) Semiconductor device
US8772784B2 (en) Semiconductor device including pair of electrodes and oxide semiconductor film with films of low conductivity therebetween
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
JP2010170108A (ja) 半導体装置、およびその作製方法
JP2017228560A (ja) 半導体装置
US9117846B2 (en) Method of manufacturing oxide thin film transistor
JP2018041752A (ja) 半導体装置
KR102106366B1 (ko) 박막 트랜지스터, 산화물 반도체막 및 스퍼터링 타겟
CN106469757B (zh) 半导体装置及半导体装置的制造方法
KR102145978B1 (ko) 어레이기판 및 이의 제조방법