CN107706199B - 一种薄膜晶体管阵列基板的制作方法 - Google Patents
一种薄膜晶体管阵列基板的制作方法 Download PDFInfo
- Publication number
- CN107706199B CN107706199B CN201710916437.3A CN201710916437A CN107706199B CN 107706199 B CN107706199 B CN 107706199B CN 201710916437 A CN201710916437 A CN 201710916437A CN 107706199 B CN107706199 B CN 107706199B
- Authority
- CN
- China
- Prior art keywords
- layer
- active
- metal
- region
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 108
- 239000002184 metal Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 73
- 238000000151 deposition Methods 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 297
- 229920002120 photoresistant polymer Polymers 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 33
- 238000000137 annealing Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 239000010408 film Substances 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052791 calcium Inorganic materials 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical class [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种薄膜晶体管阵列基板的制作方法,所述方法在沉积所述活性金属层之前,在衬底基板上沉积第一光阻层,对所述第一光阻层曝光、显影后,通过剥离工艺将栅极层表面的所述第一光阻层与所述活性金属剥离,使得所述栅极层表面未被所述活性金属所覆盖,并利用预定工序使活性金属与部分有源层发生化学反应。有益效果:本发明的制作方法避免了所述活性金属与第一有源层区域中的有源层氧化不完全而导致所述TFT阵列基板的漏电问题;另外,栅绝缘层与所述第一金属层在同一道光罩制程中进行蚀刻工艺,节省了成本,提高了制程效率。
Description
技术领域
本发明涉及显示面板制造领域,尤其涉及一种薄膜晶体管阵列基板的制作方法。
背景技术
LCD(Liquid crystal displays,液晶显示器)是一种被广泛应用的平板显示器,主要是通过液晶开关调制背光源光场强度来实现画面显示。LCD显示装置中包括TFT(ThinFilm Transistor,薄膜晶体管)器件,而TFT-LCD即薄膜场效应晶体管液晶显示器,此类显示器上的每一液晶象素点都是由集成在其后的薄膜晶体管来驱动,因而具有高反应速度、高亮度、高对比度、体积小、功耗低、无辐射等特点,在当前的显示器市场中占据主导地位。
如图1所示为现有技术中一种薄膜晶体管阵列基板的膜层结构图,所示阵列基板包括衬底基板101、缓冲层102、有源层103、栅绝缘层104、栅极层105、活性金属层106、层间绝缘层107、源漏极层108以及钝化层109;
在现有技术中,通过在所述栅极层105上沉积一层活性金属层106,并利用高温退火工序使得所述活性金属106与部分所述有源层反应,所述活性金属106与所述有源层103中的氧元素反应生成对应的金属氧化物,所述有源层因失去氧元素而产生氧元素空穴,降低了所述有源层103的电阻,使得发生反应的部分所述有源层从半导体转化为导体;所述阵列基板中通过在所述层间绝缘层中形成层间绝缘层过孔,使得所述源漏极108通过所述层间绝缘层过孔与部分所述有源层电性连接;而有时会因为退火工艺偏差或活性金属薄膜厚度偏厚,导致残留的活性金属没有完全反应生成金属氧化物,而使得栅极105、栅绝缘层104以及有源层因活性金属薄膜而形成电性连接,使得栅极105和有源层106之间形成漏电路经的技术问题。
发明内容
本发明提供了一种薄膜晶体管阵列基板的制作方法,以解决现有技术中因退火工艺偏差或活性金属薄膜厚度偏厚,导致残留的活性金属没有完全反应生成金属氧化物,而使得栅极、栅绝缘层以及有源层因活性金属薄膜而形成电性连接,使得栅极和有源层之间形成漏电路径的技术问题。
为解决上述问题,本发明提供的技术方案如下:
本发明提出了一种薄膜晶体管阵列基板的制作方法,所述制作方法包括:
步骤S30、在栅绝缘层上沉积第一金属层,使用第一光罩对所述第一金属层实施第一光罩制程,以在所述栅绝缘层的表面形成薄膜晶体管的栅极与栅线;
步骤S40、在衬底基板上沉积第一光阻层,采用掩模板对所述第一光阻层进行曝光,使所述第一光阻层图案化,形成第一光阻区域;
步骤S50、在所述衬底基板上沉积第二金属层;
步骤S60、剥离所述第一光阻区域上的光阻,并利用预定工序使所述第二金属层与部分有源层反应,使所述有源层形成第一有源层区域和第二有源层区域;
步骤S70、在所述衬底基板上沉积一层层间绝缘层,通过蚀刻工艺在所述层间绝缘层上形成层间绝缘层过孔,以露出所述第一有源层区域;
步骤S80、在所述层间绝缘层上沉积第三金属层,使用第二光罩对所述第三金属层实施第二光罩制程,以在所述层间绝缘层的表面形成所述薄膜晶体管的源漏极,并沉积一层钝化层。
根据本发明一优选实施例,在所述步骤S30之前,所述制作方法还包括:
步骤S10,提供一所述衬底基板,在所述衬底基板上依次沉积缓冲层、所述有源层,并使用第三道光罩制程对所述有源层进行图案化处理;
步骤S20、在所述有源层上沉积一层栅绝缘层,其中,所述栅绝缘层覆盖所述有源层和所述缓冲层。
根据本发明一优选实施例,所述步骤S30包括:
步骤S31、在所述栅绝缘层上沉积第一金属层;
步骤S32、在所述第一金属层上涂布第二光阻层;
步骤S33、在所述第二光阻层经曝光、显影后,对所述第一金属层进行第一蚀刻工艺,以在所述栅绝缘层表面形成薄膜晶体管的栅极与栅线;
步骤S34、对所述栅绝缘层进行第二蚀刻工艺,使所述有源层的两端裸露,以使所述第二金属层与所述有源层的两端接触;
步骤S35、剥离所述第二光阻层。
根据本发明一优选实施例,所述有源层区域的面积大于所述栅绝缘层区域的面积,所述栅绝缘层区域的面积大于所述第一金属层区域的面积。
根据本发明一优选实施例,所述步骤S60包括:
步骤S61、将所述第一光阻区域上的光阻与沉积在所述第一光阻区域上的所述第二金属层剥离;
步骤S62、利用预定工序使未被剥离的所述第二金属层与部分所述有源层反应,使所述有源层形成第一有源层区域和第二有源层区域。
根据本发明一优选实施例,所述第二金属层为活性金属,所述活性金属为镁、铝、钙中的一种或者一种以上的混合物,
其中,所述第二金属层的薄膜厚度为5nm至50nm。
根据本发明一优选实施例,所述预定工序为高温退火工序,所述高温退火工序在有氧或者无氧的环境下进行;
其中,所述高温退火工序所对应的温度范围为200℃至400℃。
根据本发明一优选实施例,利用高温退火工序使未被剥离的所述活性金属与部分所述有源层反应;
其中,所述活性金属与所述有源层中氧元素反应生成对应的金属氧化物,所述有源层因失去氧元素而转化为导体,以形成所述第一有源层区域,所述第二有源层区域为未发生反应的区域。
根据本发明一优选实施例,所述步骤S80包括:
步骤S81、在所述层间绝缘层上沉积第三金属层;
步骤S82、在所述第三金属层上涂布第三光阻层;
步骤S83、在所述第三光阻层经曝光、显影后,对所述第三金属层进行蚀刻工艺,以在所述层间绝缘层的表面形成所述薄膜晶体管的源漏极;
步骤84、剥离所述第三光阻层;
步骤85、沉积一层所述钝化层。
根据本发明一优选实施例,所述源漏极通过所述层间绝缘层过孔与所述第一有源层区域电性连接。
本发明的有益效果为:相比于现有技术,本发明通过在沉积所述活性金属层之前,在衬底基板上沉积第一光阻层,对所述第一光阻层曝光、显影后,通过剥离工艺将所述第一金属层表面的所述第一光阻层与所述活性金属剥离,避免了因所述活性金属氧化不完全而导致所述TFT阵列基板的漏电问题;另外,栅绝缘层与所述第一金属层在同一道光罩制程中进行蚀刻工艺,节省了成本,提高了制程效率。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术一种薄膜晶体管阵列基板的膜层结构图;
图2为本发明优选实施例中一种薄膜晶体管阵列基板制作方法步骤流程图;
图3~图13本发明优选实施例中一种薄膜晶体管阵列基板制作方法工艺流程图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在图中,结构相似的单元是用以相同标号表示。
本发明针对现有的薄膜晶体管阵列基板,当在栅极层沉积一层活性金属薄膜时,所述活性金属薄膜使得栅极层、栅绝缘层以及有源层相连;而在退火工艺偏差或活性金属薄膜厚度偏厚的情况下,可能会导致残留的活性金属没有完全反应,生成金属氧化物,而使得栅极、栅绝缘层以及有源层因活性金属薄膜而形成电性连接,使得栅极和有源层之间形成漏电路经的技术问题,本实施例能够解决该缺陷。
图2所示为本发明优选实施例一种薄膜晶体管阵列基板的制作方法步骤流程图,其中,所述制作方法包括:
步骤S10,提供一所述衬底基板201,在所述衬底基板201上依次沉积缓冲层202、所述有源层203,并使用第三道光罩制程对所述有源层203进行图案化处理;
首先,提供一衬底基板201,在所述衬底基板201上依次沉积缓冲层202、有源层203,如图3所所示;优选的,在本实施例中,所述有源层203为金属氧化物薄膜,例如铟镓锌氧化物,所述氧化物为半导体;
然后,在所述有源层203薄膜上涂布光阻层,采用掩模板通过曝光、显影、蚀刻、剥离的构图工艺处理,在所述缓冲层202上形成预定的图形,如图4所示。
步骤S20、在所述有源层203上沉积一层栅绝缘层204,其中,所述栅绝缘层204覆盖所述有源层203和所述缓冲层202;
在上述经过光罩制程处理过后的所述衬底基板201上沉积一层栅绝缘层204,优选的,所述栅绝缘层204的材料为氮化硅,也可以使用氧化硅和氮氧化硅等材料;
其中,所述栅绝缘层204将所述有源层203和所述缓冲层202完全覆盖,如图5所示。
步骤S30、在栅绝缘层204上沉积第一金属层205,使用第一光罩对所述第一金属层205实施第一光罩制程,以在所述栅绝缘层204的表面形成薄膜晶体管的栅极与栅线;
首先,可以利用磁控溅射工艺在所述栅绝缘层204上沉积第一金属层205,金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属,也可以使用上述几种材料薄膜的组合结构;
其次,在第一金属层205薄膜上涂布光刻胶,采用掩模板通过曝光、显影、蚀刻、剥离的构图工艺处理,在所述衬底基板201上形成所述薄膜晶体管的栅极与栅线,优选的,对所述第一金属层205采用的蚀刻工艺为湿刻;
然后,对所述栅绝缘层204进行蚀刻工艺,使所述有源层203的两端裸露,以使所述第二金属层与所述有源层203的两端接触,所述第二金属层与所述有源层203的接触面积尽可能大,使得后续反应更加的充分,其中,对所述栅绝缘层204采用的蚀刻工艺为干刻;
其中,所述有源层203区域大于所述栅绝缘层204区域,所述栅绝缘层204区域大于所述第一金属层205区域,如图6所示。
步骤S40、在衬底基板201上沉积第一光阻层206,采用掩模板对所述第一光阻层206进行曝光,使所述第一光阻层206图案化,形成第一光阻区域;
首先,在衬底基板201上沉积第一光阻层206,采用掩模板对所述第一光阻层206曝光、显影,使得沉积在所述衬底基板201上的第一光阻层206形成所述第一光阻区域,如图7所示;
其中,所述第一光阻区域位于所述第一金属层205表面,将所述第一金属层205完全覆盖,所述第一光阻层206可以采用正性光阻或者负性光阻。
步骤S50、在所述衬底基板201上沉积第二金属层207;
在所述衬底基板201上沉积所述一层所述第二金属层207,如图8所示,所述第二金属层207为活性金属薄膜,所述活性金属为镁、铝、钙中的一种或者一种以上的混合物,
其中,所述第二金属层207的薄膜厚度为5nm至50nm。
步骤S60、剥离所述第一光阻区域上的光阻,并利用预定工序使所述第二金属层207与部分有源层203反应,使所述有源层203形成第一有源层区域208和第二有源层区域209;
首先,采用剥离工艺将所述第一光阻区域上光阻剥离,同时,沉积在所述第一光阻区域上的所述第二金属层207也随着此剥离工艺被剥离,使得所述第一金属层205表面未覆盖所述第二金属层207,如图9所示;
随后,利用预定工序使未被剥离的所述第二金属层207与未被所述栅绝缘层204遮挡的所述有源层203反应,使所述有源层203形成第一有源层区域208和第二有源层区域209,如图9所示;
优选的,所述预定工序为高温退火工序,其中,所述高温退火工序可以在有氧或者无氧的环境下进行,所述高温退火工序所对应的温度范围为200℃至400℃;
另外,在利用高温退火工序使未被剥离的所述活性金属与未被所述栅绝缘层204遮挡的所述有源层203反应中,所述活性金属与所述有源层203中的氧元素反应生成对应的金属氧化物,所述有源层203因失去氧元素而产生氧元素空穴,降低了所述有源层203的电阻,使得发生反应的部分所述有源层203从半导体转化为导体,以形成所述第一有源层区域208,其中,所述第二有源层区域209为未发生反应的区域。
步骤S70、在所述衬底基板201上沉积一层层间绝缘层210,通过蚀刻工艺在所述层间绝缘层210上形成层间绝缘层过孔211,以露出所述第一有源层区域208;
如图10所示,在所述衬底基板201上沉积一层层间绝缘层210,所述层间绝缘层210为一层保护层,以隔绝所述栅极和源漏极213;然后采用蚀刻工艺对在所述层间绝缘层210上形成层间绝缘层过孔211,以露出所述第一有源层区域208,使后续源漏极213能通过所述层间绝缘层过孔211与所述第一有源层区域208电性连接。
步骤S80、在所述层间绝缘层210上沉积第三金属层212,使用第二光罩对所述第三金属层212实施第二光罩制程,以在所述层间绝缘层210的表面形成所述薄膜晶体管的源漏极213,并沉积一层钝化层214;
首先,在所述层间绝缘层210上沉积所述第三金属层212,所述第三金属层212的金属材料可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属,也可以使用上述几种材料薄膜的组合结构,其中,所述层间绝缘层过孔211中也填充所述第三金属材料,如图11所示;
然后,在所述第三金属层212表面沉积第三光阻层,在所述第三光阻层经曝光、显影后,对所述第三金属层205进行蚀刻工艺,以在所述层间绝缘层210的表面形成所述薄膜晶体管的源漏极213,如图12所示,并在所述第三金属层212上沉积一层钝化层,如图13所示,优选的,所述钝化层214材料通常为氮氧化硅化合物。
本发明提供了一种薄膜晶体管阵列基板的制作方法,所述方法在沉积所述活性金属层之前,在衬底基板上沉积第一光阻层,对所述第一光阻层曝光、显影后,通过剥离工艺将栅极层表面的所述第一光阻层与所述活性金属剥离,使得所述栅极层表面未被所述活性金属所覆盖,避免了后续所述活性金属与第一有源层区域中的有源层氧化不完全而导致所述TFT阵列基板的漏电问题;另外,栅绝缘层与所述第一金属层在同一道光罩制程中进行蚀刻工艺,节省了成本,提高了制程效率。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管阵列基板的制作方法,其特征在于,包括:
步骤S30、在栅绝缘层上沉积第一金属层,使用第一光罩对所述第一金属层实施第一光罩制程,以在所述栅绝缘层的表面形成薄膜晶体管的栅极与栅线;
步骤S40、在衬底基板上沉积第一光阻层,采用掩模板对所述第一光阻层进行曝光,使所述第一光阻层图案化,形成第一光阻区域,
所述第一光阻区域位于第一金属层表面,将所述第一金属层完全覆盖;
步骤S50、在所述衬底基板上沉积第二金属层;
步骤S60、剥离所述第一光阻区域上的光阻,并利用预定工序使所述第二金属层与部分有源层反应,使所述有源层形成第一有源层区域和第二有源层区域;
步骤S70、在所述衬底基板上沉积一层层间绝缘层,通过蚀刻工艺在所述层间绝缘层上形成层间绝缘层过孔,以露出所述第一有源层区域;
步骤S80、在所述层间绝缘层上沉积第三金属层,使用第二光罩对所述第三金属层实施第二光罩制程,以在所述层间绝缘层的表面形成所述薄膜晶体管的源漏极,并沉积一层钝化层。
2.根据权利要求1所述的薄膜晶体管阵列基板的制作方法,其特征在于,在所述步骤S30之前,所述制作方法还包括:
步骤S10、提供一所述衬底基板,在所述衬底基板上依次沉积缓冲层、所述有源层,并使用第三道光罩制程对所述有源层进行图案化处理;
步骤S20、在所述有源层上沉积一层栅绝缘层,其中,所述栅绝缘层覆盖所述有源层和所述缓冲层。
3.根据权利要求1所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述步骤S30包括:
步骤S31、在所述栅绝缘层上沉积第一金属层;
步骤S32、在所述第一金属层上涂布第二光阻层;
步骤S33、在所述第二光阻层经曝光、显影后,对所述第一金属层进行第一蚀刻工艺,以在所述栅绝缘层表面形成薄膜晶体管的栅极与栅线;
步骤S34、对所述栅绝缘层进行第二蚀刻工艺,使所述有源层的两端裸露,以使所述第二金属层与所述有源层的两端接触;
步骤S35、剥离所述第二光阻层。
4.根据权利要求3所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述有源层区域的面积大于所述栅绝缘层区域的面积,所述栅绝缘层区域的面积大于所述第一金属层区域的面积。
5.根据权利要求1所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述步骤S60包括:
步骤S61、将所述第一光阻区域上的光阻与沉积在所述第一光阻区域上的所述第二金属层剥离;
步骤S62、利用所述预定的工序使未被剥离的所述第二金属层与部分所述有源层反应,使所述有源层形成第一有源层区域和第二有源层区域。
6.根据权利要求5所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述第二金属层为活性金属,所述活性金属为镁、铝、钙中的一种或者一种以上的混合物,
其中,所述第二金属层的薄膜厚度为5nm至50nm。
7.根据权利要求5所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述预定工序为高温退火工序,所述高温退火工序在有氧或者无氧的环境下进行;
其中,所述高温退火工序所对应的温度范围为200℃至400℃。
8.根据权利要求6所述的薄膜晶体管阵列基板的制作方法,其特征在于,利用高温退火工序使未被剥离的所述活性金属与部分所述有源层反应,
其中,所述活性金属与所述有源层中氧元素反应生成对应的金属氧化物,所述有源层因失去氧元素而转化为导体,以形成所述第一有源层区域,所述第二有源层区域为未发生反应的区域。
9.根据权利要求1所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述步骤S80包括:
步骤S81、在所述层间绝缘层上沉积第三金属层;
步骤S82、在所述第三金属层上涂布第三光阻层;
步骤S83、在所述第三光阻层经曝光、显影后,对所述第三金属层进行蚀刻工艺,以在所述层间绝缘层的表面形成所述薄膜晶体管的源漏极;
步骤84、剥离所述第三光阻层;
步骤85、沉积一层所述钝化层。
10.根据权利要求9所述的薄膜晶体管阵列基板的制作方法,其特征在于,所述源漏极通过所述层间绝缘层过孔与所述第一有源层区域电性连接。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710916437.3A CN107706199B (zh) | 2017-09-30 | 2017-09-30 | 一种薄膜晶体管阵列基板的制作方法 |
US15/580,177 US10529749B2 (en) | 2017-09-30 | 2017-11-09 | Manufacturing method for thin film transistor array substrate |
PCT/CN2017/110200 WO2019061711A1 (zh) | 2017-09-30 | 2017-11-09 | 一种薄膜晶体管阵列基板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710916437.3A CN107706199B (zh) | 2017-09-30 | 2017-09-30 | 一种薄膜晶体管阵列基板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107706199A CN107706199A (zh) | 2018-02-16 |
CN107706199B true CN107706199B (zh) | 2020-05-05 |
Family
ID=61183952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710916437.3A Active CN107706199B (zh) | 2017-09-30 | 2017-09-30 | 一种薄膜晶体管阵列基板的制作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN107706199B (zh) |
WO (1) | WO2019061711A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037343B (zh) * | 2018-06-08 | 2021-09-24 | 武汉华星光电半导体显示技术有限公司 | 一种双层沟道薄膜晶体管及其制备方法、显示面板 |
CN111682034A (zh) * | 2020-07-10 | 2020-09-18 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示装置 |
CN112670301A (zh) * | 2020-12-24 | 2021-04-16 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
CN112838051B (zh) * | 2021-01-05 | 2024-04-05 | 深圳市华星光电半导体显示技术有限公司 | 驱动电路板的制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315277A (zh) * | 2010-07-05 | 2012-01-11 | 索尼公司 | 薄膜晶体管和显示装置 |
CN102646632A (zh) * | 2012-03-08 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN102709327A (zh) * | 2012-05-16 | 2012-10-03 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 |
CN102916014A (zh) * | 2011-08-01 | 2013-02-06 | 三星显示有限公司 | 薄膜晶体管阵列基板、有机发光显示装置及其制造方法 |
CN103650121A (zh) * | 2011-06-08 | 2014-03-19 | 希百特股份有限公司 | 具有改进的源极/漏极接触的金属氧化物tft |
CN104272461A (zh) * | 2012-05-09 | 2015-01-07 | Imec非营利协会 | 用于增加金属氧化物半导体层的电导率的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100759086B1 (ko) * | 2007-02-23 | 2007-09-19 | 실리콘 디스플레이 (주) | 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터 |
TWI373097B (en) * | 2008-07-09 | 2012-09-21 | Au Optronics Corp | Method for fabricating thin film transistor array substrate |
TWI512840B (zh) * | 2012-02-14 | 2015-12-11 | Innocom Tech Shenzhen Co Ltd | 薄膜電晶體及其製作方法及顯示器 |
KR20140137948A (ko) * | 2013-05-24 | 2014-12-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막 트랜지스터 어레이 기판의 제조 방법 |
CN105633096B (zh) * | 2016-01-05 | 2018-09-18 | 深圳市华星光电技术有限公司 | 液晶显示面板、tft基板及其制造方法 |
-
2017
- 2017-09-30 CN CN201710916437.3A patent/CN107706199B/zh active Active
- 2017-11-09 WO PCT/CN2017/110200 patent/WO2019061711A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315277A (zh) * | 2010-07-05 | 2012-01-11 | 索尼公司 | 薄膜晶体管和显示装置 |
CN103650121A (zh) * | 2011-06-08 | 2014-03-19 | 希百特股份有限公司 | 具有改进的源极/漏极接触的金属氧化物tft |
CN102916014A (zh) * | 2011-08-01 | 2013-02-06 | 三星显示有限公司 | 薄膜晶体管阵列基板、有机发光显示装置及其制造方法 |
CN102646632A (zh) * | 2012-03-08 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN104272461A (zh) * | 2012-05-09 | 2015-01-07 | Imec非营利协会 | 用于增加金属氧化物半导体层的电导率的方法 |
CN102709327A (zh) * | 2012-05-16 | 2012-10-03 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2019061711A1 (zh) | 2019-04-04 |
CN107706199A (zh) | 2018-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107706199B (zh) | 一种薄膜晶体管阵列基板的制作方法 | |
US10707236B2 (en) | Array substrate, manufacturing method therefor and display device | |
CN110164873B (zh) | 阵列基板的制作方法、阵列基板、显示面板及显示装置 | |
CN110400811A (zh) | 阵列基板和显示装置 | |
CN104576705A (zh) | 一种阵列基板及制作方法、显示装置 | |
CN108550625B (zh) | 一种薄膜晶体管及其制作方法 | |
WO2003058724A1 (en) | A thin film transistor array panel and a method for manufacturing the same | |
CN107799466B (zh) | Tft基板及其制作方法 | |
CN115995470A (zh) | 显示基板及其制造方法、显示装置 | |
US20210091122A1 (en) | Array substrate, manufacturing method thereof, and display device | |
CN113345837A (zh) | 一种显示面板的制作方法及显示面板 | |
CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
US20160322404A1 (en) | Methods for producing tft array substrate and display apparatus | |
WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
KR101087398B1 (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
US10529749B2 (en) | Manufacturing method for thin film transistor array substrate | |
CN104617049A (zh) | 一种阵列基板及其制作方法、显示装置 | |
KR20190065458A (ko) | 어레이 기판 및 어레이 기판의 제조방법 | |
CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
CN108922892B (zh) | 阵列基板及其制作方法、显示面板 | |
CN107134497B (zh) | 薄膜晶体管及其制造方法、显示基板 | |
CN109119428B (zh) | Tft基板的制作方法 | |
CN110085606B (zh) | 阵列基板及其制备方法 | |
KR102120171B1 (ko) | 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |