KR102120171B1 - 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 - Google Patents

산화물 박막트랜지스터 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR102120171B1
KR102120171B1 KR1020130079467A KR20130079467A KR102120171B1 KR 102120171 B1 KR102120171 B1 KR 102120171B1 KR 1020130079467 A KR1020130079467 A KR 1020130079467A KR 20130079467 A KR20130079467 A KR 20130079467A KR 102120171 B1 KR102120171 B1 KR 102120171B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
drain electrode
active layer
layer
Prior art date
Application number
KR1020130079467A
Other languages
English (en)
Other versions
KR20150006132A (ko
Inventor
백정선
안용수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130079467A priority Critical patent/KR102120171B1/ko
Publication of KR20150006132A publication Critical patent/KR20150006132A/ko
Application granted granted Critical
Publication of KR102120171B1 publication Critical patent/KR102120171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일측면에 따른 표시장치용 어레이 기판은 기판; 상기 기판상에 형성되는 게이트 전극;상기 게이트 전극 및 기판 전면에 형성되는 게이트 절연막; 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 액티브층; 상기 액티브층 상에 형성되는 금속전극을 포함하며 상기 액티브층과 중첩되는 금속전극 영역은 산화절연 된 것을 특징으로 하고 또 다른 측면에 따른 표시장치용 어레이 기판 제조 방법으로는 기판을 준비하는 단계와 상기 기판상에서 게이트 배선과 교차하여 화소 영역을 정의하고, 일 끝 단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선의 일부를 게이트 전극으로 하고, 상기 게이트 전극 및 기판 전면에 형성된 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 액티브층을 형성하는 단계와, 상기 액티브층의 상기 액트브층 상에 형성되는 금속전극을 형성하는 것을 포함하며; 상기 액티브층과 중첩되는 상기 금속전극 영역은 산화 절연된 것을 특징으로 하는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상에 형성되는 보호층을 형성하는 단계와; 상기 보호층은 상기 박막트랜지스터의 금속전극 일부분과 상기 보호층상에 형성되는 화소전극을 전기적으로 접촉하는 컨택홀을 포함하는 것을 특징으로 한다.

Description

산화물 박막트랜지스터 어레이 기판 및 그 제조방법{OXIDE THIN FILM TRANSITOR AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 산화물 박막트랜지스터 어레이 기판에 관한 것으로서, 보다 구체적으로 금속산화막을 이용하여 게이트 전극과 소스 및 드레인 전극의 오버랩 영역을 감소하여 기생용량 캐패시턴스를 저감 시키고 상기 산화물 박막트랜지스터의 마스크 공정 수를 줄이는 것에 관한 것이다.
액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 하는데 상기 액티브 매트릭스방식에서는 상기 박막트랜지스터가 각각의 화소에 배치되어 해당 화소를 구동하게 된다. 한편, 일반적인 박막트랜지스터는 반도체층으로 비정질 실리콘을 이용하여 왔으나, 상기 비정질 실리콘은 전자 이동속도가 느려서 초대형 화면에서는 고해상도 및 고속구동 능력을 실현하기가 어려웠다. 그래서 비정질 실리콘보다 전자 이동속도가 10배 이상 빠른 산화물 박막트랜지스터가 등장하였고 이것은 최근 UD(Ultra Definition) 이상의 고해상도 및 240Hz이상의 고속구동에 적합한 소자로 각광받고 있다.
하지만 산화물 반도체의 경우 산소나 수분등의 외부환경에 민감하여 상기 반도체층이 노출되어 있을 경우 수분 및 수소, 산소들이 산화물 반도체와 반응하여 캐리어 농도에 변화를 주어 소자의 특성 및 신뢰성에 영향을 주게 된다. 이러한 이유로 산화물 반도체의 경우 도 1과 같이 하부 게이트 구조인 경우 산화물 반도체를 보호하기 위한 에치스톱퍼층을 형성하게 된다.
도 1은 종래 산화물 박막트랜지스터 어레이 기판의 단면도이다.
도 1에 도시된 바와 같이 먼저 기판(10) 위에 금속을 적층하여 금속층(미도시)을 형성한 후 마스크 공정을 이용해 게이트라인(미도시)와 게이트 전극(11)을 형성한다.
그 다음, 상기 게이트 전극(11)을 포함한 기판(10) 전체에 게이트 절연막(12)과, 산화물 반도체 및 에치 스톱퍼층을 차례로 증착한 후 포토리소그래피 공정을 이용하여 산화물 반도체층(13)과 에치 스톱퍼층(14)를 형성한다.
그 후, 화소전극 영역에 투명전극을 이용하여 화소전극을 형성하고, 이어서, 기판(10) 전체에 금속도전물질을 증착한후 상기 금속도전물질층상에 감광막(미도시)을 도포한후 마스크공정으로 감광막패턴(미도시)을 형성한다. 그 다음, 상기 감광막패턴으로 상기 금속도전물질층의 일부분을 블로킹한 채로 식각하여 소스 전극(16a) 및 상기 화소 전극과 전기적으로 연결되는 드레인 전극(16b)을 형성한다.
그 후, 상기 기판(10) 상에 페시베이션층(17)을 일정두께 이상으로 증착한후, 상기 페시베이션층을 선택적으로 식각하여 상기 화소전극을 노출 시킨다.
상기 에치스톱퍼층(14)이 형성된 구조의 경우 상기 에치 스톱퍼층(14)를 위한 포토리소그래피 공정이 한 단계 더 필요 하고, 에치스톱퍼층(14)를 노광 마스크를 이용하여 형성한다면 마스크 정렬공차와 에치스톱퍼층(14)의 식각 공차 발생으로 인한 에치스톱퍼(14)층의 정렬 오차를 방지하기 위해 상기 소스(16a) 및 드레인(16b)의 폭을 넓게 형성한다. 이러한 이유로 상기 소스(16a) 및 드레인(16b)과 상기 게이트 전극(11)의 겹치는 면적이 커지게 되어 기생용량 캐패시턴스가 커지게 되고 이로 인한 화면 잔상 불량 및 화면 깜박임 불량이 발생하는 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 실시 예들은 산화물 박막트랜지스터 어레이 기판에서 별도의 에치스톱퍼층의 포토 공정없이 소스 및 드레인 형성 공정으로 에치스톱퍼층 및 상기 소스, 드레인을 셀프 정렬하고, 이를 통해 게이트 전극과 소스 및 드레인 전극의 오버랩 영역을 감소하여 기생용량 캐패시턴스를 저감 시키고 상기 산화물 박막트랜지스터의 마스크 공정 수를 줄이는 것을 그 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 표시장치용 어레이기판은 기판상에서 게이트 배선과 교차하여 화소 영역을 정의하고, 일 끝 단에 데이터 패드를 포함하는 데이터 배선과;상기 게이트 배선의 일부를 게이트 전극으로 하고, 상기 게이트 전극 및 기판 전면에 형성된 게이트 절연막;상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 액티브층과; 상기 액티브층의 상에 형성되는 금속전극을 포함하며;상기 액티브층과 중첩되는 금속전극 영역은 산화절연 된 것을 특징으로 하는 박막트랜지스터와; 상기 박막트랜지스터 상에 형성되는 보호층과;상기 보호층은 상기 박막트랜지스터의 금속전극 일부분과 상기 보호층상에 형성되는 화소전극을 전기적으로 접촉하는 컨택홀을 포함하는 것을 특징으로 하며 상술한 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와 상기 기판상에서 게이트 배선과 교차하여 화소 영역을 정의하고, 일 끝 단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선의 일부를 게이트 전극으로 하고, 상기 게이트 전극 및 기판 전면에 형성된 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 액티브층을 형성하는 단계와, 상기 액티브층의 상기 액트브층 상에 형성되는 금속전극을 형성하는 것을 포함하며; 상기 액티브층과 중첩되는 상기 금속전극 영역은 산화 절연된 것을 특징으로 하는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상에 형성되는 보호층을 형성하는 단계와; 상기 보호층은 상기 박막트랜지스터의 금속전극 일부분과 상기 보호층상에 형성되는 화소전극을 전기적으로 접촉하는 컨택홀을 포함하는 것을 특징을 포함 한다
상기와 같이 구성되는 본 발명의 산화물 박막트랜지스터 어레이 기판 및 그 제조방법은 다음과 같은 효과가 있다.
에치스톱퍼층을 소스 및 드레인 형성을 위한 전극을 이용하여 형성함으로써,기존 에치스톱퍼층을 형성하기 위한 별도의 마스크 공정을 제거 할 수 있다.
이에, 마스크 공정을 줄임으로써, 공정의 단순화, 생산성 향상, 비용 및 시간 감축을 달성할 수 있다.
또한, 상기 에치스톱퍼층 및 소스, 드레인전극이 셀프 정렬되므로 소스 및 드레인 전극과 게이트 전극의 겹치는 면적을 줄일 수 있어 기생용량 캐패시턴스를 감소 시킬 수 있다.
도 1은 종래의 산화물 박막트랜지스터 어레이 기판의 개략적인 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 산화물 박막트랜지스터 어레이 기판의 개략적인 단면도이다.
도 3은 본 발명의 또 다른 일 실시 예에 따른 산화물 박막트랜지스터 어레이 기판의 개략적인 단면도이다.
도 4a 내지 4i는 본 발명의 일 실시 예에 따른 산화물 박막트랜지스터 어레이 기판의 개략적인 공정 단면도이다.
도 5a 내지 5e는 본 발명의 또 다른 일 실시 예에 따른 산화물 박막트랜지스터 어레이 기판의 개략적인 공정 단면도이다
이하, 본 발명의 실시 예에 따르는 산화물 박막트랜지스터 어레이 기판 및 그 제조방법에 대하여 도면을 참조하여 보다 상세하게 설명 한다. 첨부되는 도면들을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 산화물 박막트랜지스터를 나타내는 단면도 이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 산화물 박막트랜지스터는 절연기판(200) 위에 게이트 전극(210)이 형성되고, 상기 게이트 전극(210) 및 절연기판(200) 전면에 게이트 절연막(220)이 형성되며, 상기 게이트 절연막(220)상에서 상기 게이트 전극(210)과 중첩되도록 형성된 액티브층(230)이 형성된다. 여기서 액티브층(230)은 산화물 반도체를 이용한다. 예를 들면, 징크 옥사이드(Zinc-Oxide) 화합물에 인듐(Indium)과 갈륨(gallium)을 도핑한 형태의 화합물인 IGZO로 형성될 수 있다.
상기 액티브층(230)상에는 제 1전극으로 형성된 제 1 소스전극(240a), 제 1 드레인전극(240b) 및 산화절연부(240c)과 상기 산화절연부(240c)를 사이에 두고 서로 이격하여 제 2전극으로 형성된 제 2 소스전극(250a) 및 제 2 드레인전극(250b)가 형성되어 있다. 상기 산화절연부(240c)은 HTM(Half Tone Mask)를 이용하여 제 1전극 및 제 2전극을 패터닝하고 제 1전극의 산화절연영역을 노출한 뒤 제 2 소스전극(250a) 및 제 2 드레인전극(250b)이 포토레지스터(PR)로 덮여 있는 상태에서 O2플라즈마 처리하여 산화절연부(240c)를 형성된다. 상기 제 2소스전극(250a)및 제 2드레인전극(250b)을 포함한 절연기판(200) 전면에는 보호층(260)이 형성되며, 상기 보호층(260)에는 상기 제 2드레인전극(250b)을 일부분 노출시키는 콘택홀이 형성되어 상기 보호층 상부에 형성되는 화소전극(270)이 상기 제 2드레인 전극(250b)과 전기적으로 연결되도록 한다. 여기에서 상기 제 1전극은 알루미늄(aluminium;Al), 탄탈(tantalum;Ta), 티타늄(titanium;Ti) 중 선택된 물질을 이용하여 형성하고, 제 2 전극은 몰리브덴(molybdenum;Mo), 구리(copper;Cu), 구리합금 중 선택된 물질을 이용하여 형성한다.또한, 상기 산화절연부는 상기 제 1 전극인 알루미늄(aluminium;Al), 탄탈(tantalum;Ta), 티타늄(titanium;Ti) 중 선택된 물질을 O2 플라즈마 처리하여 Al2O3 또는 TaxOy, TixOy로 산화 절연화하여 형성된다.
본 발명의 일 실시예에서는 절연기판(200) 상에 게이트전극(210)및 액티브층(230)상에 제 1 전극 및 제 2 전극을 연속적으로 증착한 후, 상기 액티브층(230)과 겹치는 일부분의 제 2전극을 식각하여 노출된 제 1전극을 O2 플라즈마 처리로 산화절연화하여 산화절연부(240c)를 형성함으로써 별도의 에치스톱퍼층을 형성하기 위한 마스크 공정을 절감할 수 있다.
또한, 소스 및 드레인 전극과 상기 산화절연부(240c)가 셀프 정렬되게 함으로써 상기 게이트 전극(210)과 상기 소스 및 드레인 전극과의 겹치는 부분을 최소화하여 기생 캐패시턴스를 감소 시킬 수 있다.
도 3은 본 발명의 또 다른 실시 예 따른 산화물 박막트랜지스터이다. 절연기판(300) 위에 게이트 전극(310)이 형성되고, 상기 게이트 전극(310) 및 절연기판(300) 전면에 게이트 절연막(320)이 형성되며, 상기 게이트 절연막(320)상에서 상기 게이트 전극(310)과 중첩되도록 형성된 액티브층(330)이 형성된다. 여기서 액티브층(330)은 산화물 반도체를 이용한다. 산화물 반도체 예를 들면, 징크 옥사이드(Zinc-Oxide) 화합물에 인듐(Indium)과 갈륨(gallium)을 도핑한 형태의 화합물인 IGZO로 형성될 수 있다.
상기 액티브층(330)상에는 제 1전극으로 형성된 제 1 소스전극(340a), 제 1 드레인전극(340b) 및 산화절연부(340c)이 형성되고, 상기 산화절연부(340c)는 HTM를 이용하여 제 1전극을 패터닝 한 후 제 1 소스전극(340a), 제 1 드레인전극(340b)영역을 PR로 가린 뒤 노출된 산화절연부 영역을 O2 플라즈마 처리하여 산화절연부(340c)를 형성한다. 여기서 상기 제 1전극은 몰리브덴(molybdenum;Mo), 탄탈(tantalum;Ta), 티타늄(titanium;Ti) 중 선택된 물질을 이용하여 형성하고 상기 산화 절연부는 상기 제 1전극을 O2 플라즈마 처리 하여 또는 MoxOy 또는 TaxOy, TixOy로 산화 절연화 하여 형성된다.
상기 제 1소스전극(340a)및 제 1드레인전극(340b)을 포함한 절연기판(300) 전면에는 보호층(350)이 형성되며, 상기 보호층(350)에는 상기 제 1드레인전극(340b)을 일부분 노출시키는 콘택홀이 형성되어 상기 보호층 상부에 형성되는 화소전극(360)이 상기 제 1드레인전극(340b)과 전기적으로 연결되도록 한다.
본 발명의 또 다른 실시 예에서는 절연기판(300) 상에 게이트전극(310)및 액티브층(330)상에 제 1 전극을 증착한 후 패터닝하여 상기 액티브층(330)과 겹치는 제 1전극의 일부분을 플라즈마 처리로 산화되게 하여 산화절연부(340c)를 형성함으로써 별도의 에치스톱퍼층을 형성하기 위한 마스크 공정을 절감할 수 있다.
또한, 소스 및 드레인 전극과 상기 산화절연부(340c)이 셀프 정렬되게 함으로써 상기 게이트 전극(310)과 상기 소스 및 드레인 전극과의 겹치는 부분을 최소화하여 기생 캐패시턴스를 감소 시킬 수 있다.
이하, 도 4a 내지 도4i를 참조하여 본 발명의 일 실시 예에 따른 산화물 박막트랜지스터의 제조방법에 대해 설명하기로 한다.
도 4a 내지 도 4i는 발명의 일 실시 예에 따른 산화물 박막트랜지스터의 제조방법을 순차적으로 나타내는 공정 단면도이다.
도 4a에 도시된 바와 같이, 절연기판(200)위에 게이트전극(210)을 패터닝 한다. 이때 게이트 전극(210)은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten;W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium;Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta), 몰리브덴티타늄(molybdenum titanium;MoTi) 중 하나를 이용한 단층, 또는 둘을 이용한 이중층으로 사용 할 수 있다.
이어서, 상기 게이트전극(210) 및 상기 절연기판(200) 전면에 게이트 절연막(220)을 증착한다. 상기 게이트 절연막(220)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기 절연막을 이용할 수 있다.
도 4b에 도시된 바와 같이 상기 게이트 절연막(220)상에 포토리소그래피 공정을 통해 선택적으로 패터닝 하여 액티브층(230)을 형성한다. 이때 상기 액티브층(230)은 산화물 반도체를 이용하고 예를 들면 징크 옥사이드(Zinc-Oxide) 화합물에 인듐(Indium) 과 갈륨(Gallium)을 도핑한 형태의 화합물인 IGZO로 형성할 수 있다.
도 4c에 도시된 바와 같이 상기 액티브층(230) 및 상기 절연기판(200)상에 제 1전극(240) 및 제 2전극(250)을 연속적으로 증착한다. 여기에서 제 1전극(240) 알루미늄(aluminium;Al), 탄탈(tantalum;Ta), 티타늄(titanium;Ti) 중 선택된 물질로 형성하고 제 2전극(250)은 몰리브덴(molybdenum;Mo), 구리(copper;Cu), 구리합금 중 선택된 하나로 형성한다.
도 4d에 도시된 바와 같이 상기 제 1전극(240) 및 제 2전극(250)이 형성된 전면에 감광막(PR)을 증착한뒤 하프톤마스크(HM)를 이용하여 포토리소그패피공정을 진행 한다. 상기 하프톤마스크(HM)는 반투과층(HN1), 차단층(HM2), 투과층(HM3)으로 이뤄지며, 차단층(HM2)은 뒤에서 설명할 소스 및 드레인 영역과 매칭되고 반투과층(HM1)은 액티브층 영역에 매칭되며 그 외 영역은 투과층(HM3)에 매칭된다. 포토장비내에서 노광이 진행되면 하프톤마스크(HM)의 투과층(HM3) 및 반투과층(HM1)을 통해 상기 감광막(PR)을 빛에 노출 시킨 후 현상공정을 진행한다. 그러면 상기 하프톤마스크(HM)의 투과층(HM3)에 매칭되는 영영이 감광막은 제거되고, 이후 습식시각을 진행하여, 도 4e에 도시한 바와 같이 상기 투과층(HM3)와 매칭되는 영역은 상기 게이트절연막(220)이 남아 있고, 상기 차단층(HM2)과 매칭되는 영역은 상기 감광막(PR)이 그대로 남아 있으며, 상기 반투과층(HM1)과 매칭되는 영역은 최초 감광막의 두께보다 낮은 두께의 감광막(PR)이 남아있다.
이 후, 에싱(Ashing)을 진행하여 상기 반투과층(HM1)의 영역에 매칭되는 상기 감광막(PR)은 제거하고 투과층(HM2)의 영역에 매칭되는 감광막은 최초 감광막의 두깨보다 낮은 두께의 감광막(PR)이 남아있게 된다. 이어서 도 4f에서 도시한 바와 같이 상기 반투과층(HM1)영역에 노출된 제 2전극(250)을 건식 식각하여 상기 반투과층(HM1)영역의 사이에 두고 마주보며 이격하는 제 2소스전극(250a)과 제 2드레인전극(250b)를 형성한다. 이때 상기 반투과층(HM1)영역은 상기 액티브층(230)과 같거나 작게 형성된다.
도 4g에서 도시한 바와 같이 노출된 상기 제 1전극(240)을 O2 플라즈마 처리하여 산화 절연부(240c)을 형성하고 스트립(Strip)공정을 진행하여 남아 있는 감광막을 제거 한다. 상기 O2 플라즈마 공정을 통해 상기 제 1전극의 상기 산화절연막(240c)는 10000Ω의 면저항을 갖는 절연막이 된다. 제 1전극(240)은 제 1소스전극(240a)과 제 1드레인전극(240b) 및 산화절연부(240c)로 형성된다.
그 다음, 도 4h에서 도시한 바와 같이 상기 제 2소스전극(250a), 산화절연부(240c), 제 2 드레인전극(250b) 및 상기 절연기판(200) 전면에 보호층(260)을 증착한다. 상기 보호층(260)은 SiO2 또는 SiNx를 이용한 무기 절연막으로 형성하거나, PAC(Photo Acryl)의 유기 절연막을 이용하여 형성한다.
그 후, 상기 보호층(260)상에 컨택홀을 형성한 뒤, 화소전극(270)을 형성하여 상기 제 2드레인 전극(250b)와 상기 화소전극(270)을 전기적으로 연결한다. 이때 상기 화소전극은 ITO와 같은 투명전극으로 형성된다.
도 5a 내지 도5e를 참조하여 본 발명의 또 다른 일 실시 예에 따른 산화물 박막트랜지스터의 제조방법에 대해 설명하기로 한다.
도 5a 내지 도5e는 본 발명의 또 다른 일 실시 예에 따른 산화물 박막트랜지스터의 제조방법을 순차적으로 나타내는 공정 단면도이다.
도 5a는 상기 도 4a 내지 도 4b와 같이 절연기판(300)상에 게이트전극(310)을 형성 하고 상기 게이트전극(310) 및 상기 절연기판(300) 전면에 게이트 절연막(320)을 형성 한 뒤, 상기 게이트 절연막(320)을 사이에 두고 상기 게이트전극(310)과 중첩되도록 형성된 액티브층(330)을 형성한다. 이어서 상기 액티브층(330)및 상기 절연기판(300) 전면에 제 1전극(340)을 증착한다. 상기 제 1전극(240)은 몰리브덴(molybdenum;Mo), 탄탈(tantalum;Ta), 티타늄(titanium;Ti) 중 선택된 물질을 이용하여 형성한다.
그 다음, 도 5b에서 도시한 바와 같이 상기 제 1전극(340)이 형성된 전면에 감광막(PR)을 증착한뒤 하프톤마스크(HM)를 이용하여 포토리소그패피 공정을 진행 한다. 상기 하프톤마스크(HM)는 반투과층(HN1), 차단층(HM2), 투과층(HM3)으로 이뤄지며, 차단층(HM2)은 뒤에서 설명할 소스 및 드레인 영역과 매칭되고 반투과층(HM1)은 상기 액티브층(330) 영역에 매칭되며 그 외 영역은 투과층(HM3)에 매칭된다. 포토장비내에서 노광이 진행되면 하프톤마스크(HM)의 투과층(HM3) 및 반투과층(HM1)을 통해 상기 감광막(PR)을 빛에 노출 시킨 후 현상공정을 진행한다. 그러면 상기 하프톤마스크(HM)의 투과층(HM3)에 매칭되는 영영이 감광막(PR)은 제거되고, 상기반투과층(HM1)에 매칭되는 영역의 감광막(PR) 최초 두께 보다 얇게 남아 있으며 상기 차단층(HM2)에 매칭되는 영역의 감광막(PR)은 최초 증착 두께와 유사하다. 이후 습식시각을 진행하여, 도 4e에 도시한 바와 같이 상기 투과층(HM3)과 매칭되는 영역은 상기 제 1전극(340)을 제거하고, 이어서 에싱(Ashing)공정을 실시하여 상기 반투과층(HM1)영역의 감광막(PR)을 제거한 뒤 도 5c에서 도시한 바와 같이 O2플라즈마 공정을 진행하여 상기 반투과층(HM1)영역의 제 1전극(340)을 산화시켜 산화절연막(340c)로 형성한다. 상기 O2 플라즈마 공정을 통해 상기 제 1전극의 상기 산화절연막(340c)는 10000Ω의 면저항을 갖는 절연막이 된다. 이후 감광막(PR)을 제거하기 위한 스트립(StriP) 공정을 진행하면 도 5d에서 도시하는 바와 같이 제 1전극(340)은 제 1소스전극(340a), 제 1드레인전극(340b), 산화절연부(340c)로 형성된다.
그 다음, 도 5e에서 도시한 바와 같이 상기 제 1소스전극(340a), 산화절연부(340c), 제 1 드레인전극(340b) 및 상기 절연기판(300) 전면에 보호층(350)을 증착한다. 상기 보호층은 SiO2 또는 SiNx을 이용한 무기 절연막으로 형성하거나 PAC(Photo Acryl)을 이용한 유기 절연막을 이용하여 형성한다.
그 후, 상기 보호층(350)상에 컨택홀을 형성한 뒤, 화소전극(360)을 형성하여 상기 제 1드레인 전극(340b)와 상기 화소전극(360)을 전기적으로 연결한다. 이때 상기 화소전극은 ITO와 같은 투명전극으로 형성된다.
상기와 같은 본 발명의 산화물 박막트랜지스터 어레이 기판은 소스/드레인 전극을 포토공정으로 소스/드레인을 일괄 패터닝하고 플라즈마처리를 통해 상기 소스/드레인 전극의 일 부분을 산화절연막으로 형성하여 이를 에치스톱퍼로 이용하여 기존 에치스톱퍼를 형성하기 위한 마스크 공정을 감소하였고 소스/드레인과 에치스톱퍼가 셀프 정렬이 되도록하여 게이트 전극과 소스/드레인 전극이 오버랩되는 영역을 최소화 하여 기생 캐패시던트를 감소하였다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10, 200, 300: 절연기판
11, 210, 310: 게이트 전극
12, 220, 320: 게이트 절연막
13, 230, 330: 액티브층
240, 340: 제 1전극
250: 제 2전극
240a, 340a: 제 1소스전극
240b, 340b: 제 1드레인 전극
240c, 340c: 산화 절연부
250a: 제 2소스 전극
250b: 제 2드레인 전극
260, 350: 보호층
270, 360: 화소전극

Claims (20)

  1. 삭제
  2. 기판상에서 게이트 배선과 교차하여 화소 영역을 정의하고, 일 끝 단에 데이터 패드를 포함하는 데이터 배선과;
    상기 게이트 배선의 일부를 게이트 전극으로 하고, 상기 게이트 전극 및 기판 전면에 형성된 게이트 절연막;
    상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 액티브층과;
    상기 액티브층의 상에 형성되는 소스 전극과 드레인 전극 및 산화절연부;
    상기 소스 전극과 상기 드레인 전극 및 상기 산화절연부 상에 형성되는 보호층과;
    상기 보호층 상에 형성되고, 상기 드레인 전극과 전기적으로 연결되는 화소전극
    을 포함하며,
    상기 드레인 전극의 측면은 상기 산화절연부와 직접 접촉하고 상기 드레인 전극의 상면은 상기 화소전극과 직접 접촉하는 것을 특징으로 하는 표시장치용 어레이기판.
  3. 제 2항에 있어,
    상기 액티브층은 산화물 반도체로 형성되는 것을 특징으로 하는 표시장치용 어레이 기판.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 2 항에 있어,
    상기 소스 전극과 상기 드레인 전극은 단일층으로 형성되는 것을 특징으로 하는 표시장치용 어레이 기판.
  8. 제 7항에 있어
    상기 산화절연부는 상기 소스 전극과 상기 드레인 전극 사이에 위치하며 상기 액티브층과 중첩되는 표시장치용 어레이기판.
  9. 제 7항에 있어
    상기 소스 전극과 상기 드레인 전극은 몰리브덴, 탄탈, 티타늄 중 선택된 물질로 형성되는 것을 특징으로 하는 표시장치용 어레이기판.
  10. 기판을 준비하는 단계와;
    상기 기판상에서 게이트 배선과 교차하여 화소 영역을 정의하고, 일 끝 단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선의 일부를 게이트 전극으로 하고, 상기 게이트 전극 및 기판 전면에 형성된 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 액티브층을 형성하는 단계와;
    상기 액티브층 상에 소스 전극과 드레인 전극 및 산화절연부를 형성하는 단계와;
    상기 소스 전극과 상기 드레인 전극 및 상기 산화절연부 상에 보호층을 형성하는 단계와;
    상기 보호층 상에 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하며,
    상기 드레인 전극의 측면은 상기 산화절연부와 직접 접촉하고 상기 드레인 전극의 상면은 상기 화소전극과 직접 접촉하는 것을 특징으로 하는 표시장치용 어레이기판 제조방법.
  11. 제 10 항에 있어,
    상기 액티브층은 산화물 반도체로 형성하는 표시장치용 어레이 기판 제조방법.
  12. 삭제
  13. 삭제
  14. 제 10 항에 있어
    상기 산화절연부는 상기 소스 전극과 상기 드레인 전극이 감광막으로 덮여 있는 상태에서 O2 플라즈마 처리를 통해 산화 절연되는 표시장치용 어레이기판 제조방법.
  15. 삭제
  16. 제 10항에 있어
    상기 소스 전극과 상기 드레인 전극은 단일층으로 형성되는 표시장치용 어레이기판 제조방법.
  17. 제 16항에 있어,
    상기 산화절연부는 상기 소스 전극과 상기 드레인 전극 사이에 위치하며 상기 액티브층과 중첩되는 표시장치용 어레이기판 제조방법.
  18. 제 16항에 있어,
    상기 소스 전극과 상기 드레인 전극은 몰리브덴, 탄탈, 티타늄 중 선택된 물질로 형성하는 표시장치용 어레이기판 제조방법.
  19. 제 2 항에 있어서,
    상기 소스 전극과 상기 드레인 전극의 각각은 상기 액티브층의 상면 및 측면과 접촉하는 표시장치용 어레이기판.
  20. 제 10 항에 있어서,
    상기 소스 전극과 상기 드레인 전극의 각각은 상기 액티브층의 상면 및 측면과 접촉하는 표시장치용 어레이기판 제조방법.
KR1020130079467A 2013-07-08 2013-07-08 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 KR102120171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130079467A KR102120171B1 (ko) 2013-07-08 2013-07-08 산화물 박막트랜지스터 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130079467A KR102120171B1 (ko) 2013-07-08 2013-07-08 산화물 박막트랜지스터 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150006132A KR20150006132A (ko) 2015-01-16
KR102120171B1 true KR102120171B1 (ko) 2020-06-08

Family

ID=52569611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130079467A KR102120171B1 (ko) 2013-07-08 2013-07-08 산화물 박막트랜지스터 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102120171B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851910A (zh) * 2015-04-13 2015-08-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN104979406B (zh) * 2015-07-31 2018-05-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101901251B1 (ko) * 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20150006132A (ko) 2015-01-16

Similar Documents

Publication Publication Date Title
TWI567800B (zh) 平面顯示設備及製造其之方法
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
KR101266273B1 (ko) 액정표시소자의 제조방법
KR101431136B1 (ko) 박막 트랜지스터 기판의 제조 방법
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
TWI532186B (zh) 薄膜電晶體及其形成方法
JP2008122968A (ja) 薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法
US7638375B2 (en) Method of manufacturing thin film transistor substrate
WO2003058724A1 (en) A thin film transistor array panel and a method for manufacturing the same
US20160343863A1 (en) Oxide thin film transistor and manufacturing method thereof
CN108803168B (zh) 一种阵列基板及其制作方法、液晶显示装置
WO2018133352A1 (en) Array substrate and its fabricating method, display device
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20090011704A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR102120171B1 (ko) 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
KR20160017867A (ko) 표시장치와 그 제조 방법
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
KR20100075195A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
KR20080035045A (ko) 표시 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant