JP2014229814A - 薄膜トランジスタ、表示装置および電子機器 - Google Patents

薄膜トランジスタ、表示装置および電子機器 Download PDF

Info

Publication number
JP2014229814A
JP2014229814A JP2013109773A JP2013109773A JP2014229814A JP 2014229814 A JP2014229814 A JP 2014229814A JP 2013109773 A JP2013109773 A JP 2013109773A JP 2013109773 A JP2013109773 A JP 2013109773A JP 2014229814 A JP2014229814 A JP 2014229814A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
barrier film
barrier
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013109773A
Other languages
English (en)
Other versions
JP2014229814A5 (ja
Inventor
加藤　祐一
Yuichi Kato
祐一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013109773A priority Critical patent/JP2014229814A/ja
Priority to US14/273,847 priority patent/US9053984B2/en
Priority to CN201410209127.4A priority patent/CN104183647B/zh
Publication of JP2014229814A publication Critical patent/JP2014229814A/ja
Publication of JP2014229814A5 publication Critical patent/JP2014229814A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】良好なトランジスタ特性を得ることが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、基板と、基板上に形成されると共に、基板側からの不純物に対するバリア性と酸化物半導体層に対する還元性とを有する第１のバリア膜と、第１のバリア膜上の選択的な領域に形成されると共に、水素に対してバリア性を有する第２のバリア膜と、第２のバリア膜上に形成されると共に活性層として機能する第１部分と、第１のバリア膜上に形成されると共に第１部分よりも電気抵抗値の低い第２部分とを含む酸化物半導体層と、酸化物半導体層の第１部分の上に、ゲート絶縁膜を介して形成されたゲート電極と、酸化物半導体層の第２部分に電気的に接続されたソース電極またはドレイン電極とを備える。
【選択図】図１

Description

本開示は、例えば酸化物半導体を用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）およびそれを用いた表示装置ならびに電子機器に関する。
酸化亜鉛あるいは酸素とインジウムを含む酸化物等は、優れた半導体(活性層)の性質を示すことから、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）、発光デバイス、透明導電膜等の電子デバイスへの応用を目指し、研究開発が活発化している。このような酸化物を、ＴＦＴの活性層（チャネル）に用いた場合、非晶質（アモルファス）シリコンを用いたＴＦＴと比較して、電子移動度が大きく、優れた電気特性を示すことがわかっている。また、室温付近の低温条件で形成した場合にも、高い移動度が期待できるという利点がある。
ここで、シリコン（Ｓｉ）やガラスなどよりなる基板上に半導体デバイスを形成する場合、基板側からの不純物（アルカリ性イオンなど）の浸入を防ぐために、シリコン窒化膜やシリコン酸化膜がバリア膜として利用されている。例えば、特許文献１では、基板表面に、バリア膜を介して、酸化物半導体を用いたＴＦＴが形成されている。
特開２０１２−１６４８７３号公報
上記のような酸化物半導体を用いたＴＦＴにおいて、バリア性能を確保しつつ良好なトランジスタ特性を実現することが望まれている。
本開示はかかる問題点に鑑みてなされたもので、その目的は、良好なトランジスタ特性を得ることが可能な薄膜トランジスタおよび表示装置ならびに電子機器を提供することにある。
本開示の薄膜トランジスタは、基板と、基板上に形成されると共に、基板側からの不純物に対するバリア性と酸化物半導体層に対する還元性とを有する第１のバリア膜と、第１のバリア膜上の選択的な領域に形成されると共に、水素に対してバリア性を有する第２のバリア膜と、第２のバリア膜上に形成されると共に活性層として機能する第１部分と、第１のバリア膜上に形成されると共に第１部分よりも電気抵抗値の低い第２部分とを含む酸化物半導体層と、酸化物半導体層の第１部分の上に、ゲート絶縁膜を介して形成されたゲート電極と、酸化物半導体層の第２部分に電気的に接続されたソース電極またはドレイン電極とを備えたものである。
本開示の表示装置は、それぞれが上記本開示の薄膜トランジスタを含む複数の画素を有するものである。
本開示の電子機器は、それぞれが上記本開示の薄膜トランジスタを含む複数の画素を有する表示装置を備えたものである。
本開示の薄膜トランジスタ、表示装置および電子機器では、基板上に第１のバリア膜が形成されると共に、この第１のバリア膜と酸化物半導体層の第１部分との間に、水素に対してバリア性を有する第２のバリア膜が形成されている。第１のバリア膜により、不純物による酸化物半導体層全体の膜質劣化が抑制されると共に、酸化物半導体層の第２部分が選択的に低抵抗化される。一方、酸化物半導体層の第１部分では、第２のバリア膜の介在により、第１のバリア膜からの水素拡散が抑制され、還元作用による特性変動が抑制される。
本開示の薄膜トランジスタ、表示装置および電子機器では、基板上に第１のバリア膜を有し、この第１のバリア膜と酸化物半導体層の第１部分との間には、水素に対してバリア性を有する第２のバリア膜を有する。第１のバリア膜により、不純物による酸化物半導体層全体の膜質劣化を抑制できると共に、酸化物半導体層の第２部分を選択的に低抵抗化することができる。一方、酸化物半導体層の第１部分では、第２のバリア膜の介在により、第１のバリア膜からの水素拡散による特性変動を抑制できる。即ち、バリア性能を確保しつつ、酸化物半導体層の所望の領域を低抵抗化すると共に、活性層の特性変動を抑制することができる。よって、良好なトランジスタ特性を実現することができる。
本開示の一の実施の形態に係るトランジスタおよび保持容量の構成を表す断面図である。 トランジスタの第２バリア膜の膜厚と閾値電圧のシフト量との関係を表す特性図である。 図１に示したトランジスタの製造方法を工程順に表す図である。 図３Ａに続く工程を表す図である。 図３Ｂに続く工程を表す図である。 図４Ａに続く工程を表す図である。 図４Ｂに続く工程を表す図である。 図５Ａに続く工程を表す図である。 図５Ｂに続く工程を表す図である。 図５Ｃに続く工程を表す図である。 図５Ｄに続く工程を表す図である。 比較例に係るトランジスタの電流電圧特性を表す特性図である。 実施例に係るトランジスタの電流電圧特性を表す特性図である。 各実施の形態に係る表示装置の周辺回路を含む全体構成を表す図である。 図９に示した画素の回路構成を表す図である。 図９に示した表示装置を含むモジュールの概略構成を表す平面図である。 適用例１の外観を表す斜視図である。 適用例２の表側から見た外観を表す斜視図である。 適用例２の裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 適用例５の閉じた状態の正面図、左側面図、右側面図、上面図および下面図である。 適用例５の開いた状態の正面図および側面図である。 適用例６の外観を表す斜視図である。 適用例６の外観を表す斜視図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（第１バリア膜（ＳｉＮ）と酸化物半導体層の活性層との間に第２バリア膜（ＳｉＯ2）を有するトップゲート型薄膜トランジスタの例）
２．適用例（表示装置，電子機器の例）
＜実施の形態＞
［構成］
図１は、本開示の一の実施の形態に係る薄膜トランジスタ（トランジスタ１０Ａ）および保持容量（保持容量１０Ｂ）の断面構成を表したものである。トランジスタ１０Ａは、例えばアクティブマトリクス型の有機ＥＬディスプレイあるいは液晶ディスプレイなどの駆動素子として用いられ、いわゆるトップゲート構造を有する薄膜トランジスタである。
トランジスタ１０Ａでは、例えば、基板１１上に、第１バリア膜１２Ａ、第２バリア膜１２Ｂ、酸化物半導体層１３、ゲート絶縁膜１４およびゲート電極１５がこの順に積層されている。酸化物半導体層１３の一部（後述の第２部分１３ｂ）には、ソース・ドレイン電極１７が電気的に接続されている。
具体的には、第１バリア膜１２Ａは、例えば基板１０の表面を覆って形成されており、この第１バリア膜１２Ａ上の選択的な領域に、第２バリア膜１２Ｂが形成されている。酸化物半導体層１３は、これらの第１バリア膜１２Ａおよび第２バリア膜１２Ｂのうち、第２バリア膜１２Ｂ上に活性層（チャネル）として機能する第１部分１３ａを有し、第１バリア膜１２Ａ上に、第１部分１３ａよりも電気抵抗の低い第２部分１３ｂを有している。換言すると、酸化物半導体層１３の第１部分１３ａ直下の領域では、基板１１上に第１バリア膜１２Ａおよび第２バリア膜１２Ｂがこの順に積層され、第２部分１３ｂ直下の領域では、基板１１上に第１バリア膜１２Ａのみが形成されている。このように、酸化物半導体層１３の第２部分１３ｂは、第１バリア膜１２Ａに接して形成される一方、第１部分１３ａは、第１バリア膜１２Ａ上に第２バリア膜１２Ｂを介して形成されている。
保持容量１０Ｂは、例えば後述の保持容量素子（保持容量素子５Ｃ）に相当するものである。この保持容量１０Ｂは、基板１１上において、酸化物半導体層１３の第２部分１３ｂの一部を利用して形成されている。具体的には、保持容量１０Ｂは、第２部分１３ｂ上に、ゲート絶縁膜１４を介して、電極層１５−１，１５−２が積層されたものである。これらのゲート絶縁膜１４および電極層１５−１，１５−２は、トランジスタ１０Ａのゲート絶縁膜１４および電極層１５−１，１５−２（ゲート電極１５）と、同一工程においてパターニング形成することができる。
基板１１は、例えば、シリコンまたはガラスより構成されていてもよいし、可撓性（フレキシブル性）を有する材料から構成されていてもよい。可撓性を有する材料としては、例えば、ポリイミド（ＰＩ），ポリエチレンテレフタレート（ＰＥＴ），ポリエーテルサルフォン（ＰＥＳ），ポリエチレンナフタレート（ＰＥＮ），ポリカーボネート（ＰＣ），液晶ポリマーなどの樹脂材料が挙げられる。あるいは、可撓性材料としては、上記樹脂材料の他にも、ステンレス（ＳＵＳ），アルミニウム（Ａｌ）または銅（Ｃｕ）等のフレキシブル性を有する金属シートの表面に絶縁処理が施されたものであってもよい。この場合、厚みは例えば０．０１５ｍｍ〜１ｍｍである。
第１バリア膜１２Ａは、基板１１側から侵入する不純物（アルカリ性イオン，水分等）に対してバリア性を有すると共に、酸化物半導体層１３に対して還元性を有している。このような機能を有する材料としては、例えば窒化シリコン（ＳｉＮ）または酸窒化シリコン（ＳｉＯＮ）が挙げられる。また、第１バリア膜１２Ａが有する還元性は、特に限定されるものではないが、例えば膜中の水素（Ｈ）の含有量が、３×１０21個／ｃｍ3以上であることが望ましい。また、この水素量は、例えばＦＴ−ＩＲ（フーリエ変換型の赤外分光分析）により解析することができる。第１バリア膜１２Ａの厚みは、例えば５０ｎｍ〜１０００ｎｍであり、具体的には２００ｎｍ程度である。
第２バリア膜１２Ｂは、第１バリア膜１２Ａ上において、酸化物半導体層１３の第１部分１３ａおよびゲート電極１５に対向して、島状に形成されている。この第２バリア膜１２Ｂは、水素に対するバリア性を有しており、即ち第１バリア膜１２Ａに含まれる水素の酸化物半導体層１３への侵入を抑制して、酸化物半導体層１３の還元反応を抑制する機能を有している。このような第２バリア膜１２Ｂは、例えば、酸化シリコン（ＳｉＯ2）、酸窒化シリコン、酸化アルミニウム（Ａｌ2Ｏ3）および酸化チタン（ＴｉＯ2）のうちの少なくとも１種からなる単層膜、またはそれらのうちの２種以上からなる積層膜である。
この第２バリア膜１２Ｂの厚みは、特に限定されるものではないが、例えば２０ｎｍ程度以上である。また、酸化物半導体層１３のカバレッジ性の観点では、段切れ等が生じることを防ぐために、酸化物半導体層１３と同等かそれ以下であることが望ましい。あるいは、以下の実験結果に基づき、トランジスタ１０Ａの閾値電圧の観点から膜厚を設定してもよい。図２に、第２バリア膜１２Ｂの厚みと、閾値電圧のシフト量（ΔＶth）との関係について示す。第２バリア膜１２Ｂの厚みを２０ｎｍ〜２００ｎｍの範囲で変化させて各閾値電圧のシフト量について測定したところ、厚みが１００ｎｍよりも小さい場合には、厚みが小さくなるに従って閾値電圧のシフト量が増した（デプレシフトした）。一方、厚みが１００ｎｍ以上の場合には、シフト量に大きな変化がみられなかった。このように、トランジスタ１０Ａの閾値電圧シフトの観点では、第２バリア膜１２Ｂの厚みにおいて飽和点が存在することが実験によってわかった。
酸化物半導体層１３は、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ）等のうちの少なくとも１種の元素と、酸素とを含む化合物からなる。具体的には、非晶質の酸化物半導体としては、例えば酸化インジウムガリウム亜鉛（ＩＧＺＯ）および酸化インジウムスズ亜鉛（ＩＴＺＯ）等が挙げられ、結晶性の酸化物半導体としては、例えば酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ），酸化インジウム（ＩｎＯ）等が挙げられる。この酸化物半導体層１３の厚みは、製造プロセスにおけるアニール時の酸素供給効率を考慮すると、例えば５〜１００ｎｍであることが望ましく、具体的には５０ｎｍ程度である。
この酸化物半導体層１３は、ゲート電極１５とその近傍の領域を含む島状に形成され、上述のように、トランジスタ１０Ａの活性層としての第１部分１３ａと、低抵抗化領域としての第２部分１３ｂとを含んでいる。第１部分１３ａは、所定のゲート電圧が印加されることによってチャネルを形成するものであり、第２バリア膜１２Ｂと略同一形状を有している。この第１部分１３ａと略同一形状で、かつ第１部分１３ａと対向してゲート絶縁膜１４およびゲート電極１５が設けられている。
第２部分１３ｂは、第１部分１３ａに隣接して（第１部分１３ａを囲むように）、かつ第１バリア膜１２Ａに接して、形成されている。この第２部分１３ｂは、ソース領域およびドレイン領域として機能し、それらのうちの一方が例えばソース・ドレイン電極１７に電気的に接続されると共に、他方が保持容量１０Ｂに電気的に接続されている（ここでは、保持容量１０Ｂの一部を構成している）。この第２部分１３ｂは、第１バリア膜１２Ａと接することで、第１バリア膜１２Ａの還元性により（第１バリア膜１２Ａに含まれる水素による還元反応により）、低抵抗化されている。詳細には、例えば、第１バリア膜１２Ａの膜中に含まれる水素によって、酸化物半導体層１３（第２部分１３ｂ）の膜中の酸素の結合手が奪われ、電子密度が増加することにより電気抵抗が低下する。第２部分１３ｂの電気抵抗値は、酸化物半導体層１３の構成材料および膜厚、第１バリア膜１２Ａの還元性（水素量）、プロセス条件等により適切な値に設定される。第１部分１３ａは、第１バリア膜１２Ａに直に接触しないように（第２バリア膜１２Ｂを介して）形成されているので、第１バリア膜１２Ａの還元性の影響を受けず（または受けにくく）、低抵抗化されない（または低抵抗化されにくい）。
尚、酸化物半導体層１３において、第１部分１３ａに隣接して第２部分１３ｂが形成されているので、この第２部分１３ｂにソース・ドレイン電極１７を対向配置させて接続することができる。このため、ゲート電極１５と、ソース・ドレイン電極１７とを、互いに重ならないように（オーバーラップしないように）形成することができる。これにより、トランジスタ１０Ａにおける寄生容量を低減することができる。
ゲート絶縁膜１４は、例えば、厚みが３００ｎｍ程度であり、例えば酸化シリコン，窒化シリコン，酸窒化シリコン、酸化アルミニウムおよび窒化アルミニウム等のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜である。特に、酸化シリコンまたは酸化アルミニウムは、酸化物半導体層１３を還元させにくいので好ましい。
ゲート電極１５は、トランジスタ１０Ａにゲート電圧を印加し、このゲート電圧により酸化物半導体層１３（第１部分１３ａ）中の電子密度を制御する役割を有するものである。ゲート電極１５は、例えば、厚みが１０ｎｍ〜５００ｎｍ、具体的には５００ｎｍ程度である。このゲート電極１５は、例えば電極層１５−１，１５−２の積層膜となっている。電極層１５−１は、例えばアルミニウム（Ａｌ）または銅（Ｃｕ）等の金属層の表面に、チタン（Ｔｉ）またはモリブデン（Ｍｏ）等のバリアメタルが形成されたものである。電極層１５−２は、例えばＩＴＯ、ＩＺＯまたはＩＧＺＯ等の酸化物半導体により構成されている。このゲート電極１５は、低抵抗であることが望ましいので、電極層１５−１には、上述のように、アルミニウムや銅等の低抵抗金属を用いることが好ましい。また、電極層１５−１のアルミニウムまたは銅等と、電極層１５−２（ＩＴＯ，ＩＺＯまたはＩＧＺＯ等）との間に、チタンまたはモリブデン等のバリアメタルが介在することにより、電極層１５−１，１５−２間において良好なコンタクトを得ることができる。
層間絶縁膜１６は、酸化物半導体層１３、ゲート絶縁膜１４およびゲート電極１５を覆って、基板１１の表面（詳細には第１バリア膜１２ａの表面）に設けられている。層間絶縁膜１６は、例えば、厚みが２ｕｍ程度であり、アクリル、ポリイミドおよびシロキサン等の有機絶縁膜、あるいは、酸化シリコン、窒化シリコンおよび酸化アルミニウム等の無機絶縁膜から構成されている。あるいは、それらの有機絶縁膜と無機絶縁膜との積層膜であってもよい。例えば、酸化シリコンと酸化アルミニウムとの積層膜を用いることにより、酸化物半導体層１３への水分の侵入や拡散を抑えることができ、トランジスタ１０Ａの電気的安定性および信頼性を高めることができる。この層間絶縁膜１６には、ソース・ドレイン電極１７と、酸化物半導体層１３の第２部分１３ｂとを電気的に接続するためのコンタクトホールＨが設けられている。
ソース・ドレイン電極１７は、上述のように、酸化物半導体層１３の第２部分１３ｂに電気的に接続されている。具体的には、ソース・ドレイン電極１７は、酸化物半導体層１３の第２部分１３ｂに対向して配置されており、層間絶縁膜１６のコンタクトホールＨを介して第２部分１３ｂに接続されている。このソース・ドレイン電極１７は、トランジスタ１０Ａのソースまたはドレインとして機能するものであり、例えばアルミニウムまたは銅等の金属層の表面にモリブデンまたはチタン等のバリアメタルが形成されてなる積層膜である。ソース・ドレイン電極１７には、ゲート電極１５と同様、低抵抗金属としてアルミニウム等が用いられることが好ましく、バリアメタルとして、チタン等が用いられることがより好ましい。このような積層膜を用いることにより、配線遅延を軽減することが可能となる。また、ソース・ドレイン電極１７の表面に、ネオジウム（Ｎｄ）を含有するアルミニウム合金またはＩＴＯ等が形成されるようにしてもよい。これにより、例えばソース・ドレイン電極１７を有機ＥＬディスプレイのアノード電極（画素電極）として用いることも可能となる。このソース・ドレイン電極１７は、ゲート電極１５の直上の領域を回避して設けられていることが望ましい。ゲート電極１５とソース・ドレイン電極１５との交差領域に形成される寄生容量を低減することが可能となるからである。寄生容量が低減されることで保持容量１０Ｂをより小さなレイアウトで形成可能となり、歩留まりを向上させることができる。
［製造方法］
図３Ａ〜図６は、トランジスタ１０Ａの製造方法を説明するための断面図である。トランジスタ１０Ａは、例えば次のようにして製造することができる。
まず、図３Ａに示したように、基板１１上の全面に、上述した材料等よりなる第１バリア膜１２Ａおよび第２バリア膜１２Ｂを、この順に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法またはスパッタ法等により成膜する。このとき、第２バリア膜１２Ｂの厚みとしては、酸化物半導体層１３のカバレッジあるいは閾値電圧シフト等を考慮して、適当な値を選択すればよい。また、プラズマＣＶＤ法を用いる場合、第１バリア膜１２Ａ（例えば窒化シリコン）の成膜時には、原料ガスとして、例えばシラン（ＳｉＨ4）、アンモニア（ＮＨ3）、窒素等を含む混合ガスを用いる。第２バリア膜１２Ｂ（例えば酸化シリコン）の成膜時には、原料ガスとして、シラン、一酸化二窒素（Ｎ2Ｏ）を含む混合ガスを用いる。あるいは、スパッタ法を用いる場合には、ターゲットとして、例えばシリコンを用い、チャンバー内に酸素や水蒸気、窒素等のガスを導入してプラズマ放電させる。
この後、図３Ｂに示したように、成膜した第１バリア膜１２Ａおよび第２バリア膜１２Ｂのうちの第２バリア膜１２Ｂのみを、例えばフォトリソグラフィ法を用いたドライエッチングまたはウェットエッチングにより所望の形状にパターニングする。エッチングの際には、第１バリア膜１２Ａ（例えば窒化シリコン）と、第２バリア膜（例えば酸化シリコン）との間でエッチング選択比が得られるようなエッチング条件を用い、第２バリア膜１２Ｂのみを選択的にパターニングする。
続いて、酸化物半導体層１３を形成する。具体的には、まず図４Ａに示したように、第１バリア膜１２Ａおよび第２バリア膜１２Ｂを覆って、基板１１の全面に、例えばスパッタ法により、上述した材料等よりなる酸化物半導体層１３を成膜する。この際、酸化物半導体としてＩＧＺＯを用いる場合には、例えば酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣスパッタを行い、アルゴンと酸素を含む混合ガスを用いてプラズマ放電させる。この際、チャンバー内を、真空度が１×１０-4Ｐａ以下となるまで排気した後、アルゴンと酸素の混合ガスを導入することによりプラズマ放電を行う。あるいは、酸化物半導体として酸化亜鉛を用いる場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタあるいは亜鉛をターゲットとしたＤＣスパッタを行い、アルゴンと酸素を含む混合ガスを用いてプラズマ放電させる。尚、上記混合ガスにおけるアルゴンと酸素の流量比を変化させることで、チャネルとなる酸化物半導体層１３（第１部分１３ａ）中のキャリア濃度を制御することが出来る。
その後、図４Ｂに示したように、酸化物半導体層１３を例えばフォトリソグラフィ法を用いたエッチングにより、所望の形状となるようにパターニングする。酸化物半導体は酸・アルカリのいずれにも容易に溶けるためにウェットエッチングによる加工が一般的であるが、ドライエッチングでの加工も可能である。尚、酸化物半導体として、酸化亜鉛やインジウム、ガリウム、ジリコニウム、錫などから成り、インジウムや錫の比率が他の構成元素よりも高い結晶性の材料を用いる場合は、結晶化アニールを施すことでエッチング溶媒に対する耐性を付与してもよい。
このとき、酸化物半導体層１３のうち、例えば窒化シリコンからなる第１バリア膜１２Ａと接する部分が、水素の還元作用によって低抵抗化される（第２部分１３ｂが形成される）。一方、酸化物半導体層１３のうち、第２バリア膜１２Ｂ上に形成された部分（第１部分１３ａ）では、第２バリア膜１２Ｂの水素バリア性により、第１バリア膜１２Ａに含まれる水素の影響による特性変動が抑制される。
次に、図５Ａに示したように、基板１１の全面に、ゲート絶縁膜１４を成膜する。成膜方法としては、例えば窒化シリコンや酸化シリコンなどの積層膜をプラズマＣＶＤ法で形成する手法、あるいは、窒化シリコン、酸化シリコン、酸化アルミニウムあるいは窒化アルミニウムをスパッタ法等により形成する手法が挙げられる。
続いて、図５Ｂに示したように、ゲート絶縁膜１４の全面に、例えばスパッタ法により、上述した材料等よりなる金属層１５−１，１５−２を順に成膜する。
この後、図５Ｃに示したように、例えばフォトリソグラフィ法を用いたエッチングにより、電極層１５−１，１５−２をパターニングして、第１部分１３ａに対向する領域にゲート電極１５を形成する。また、このパターニングの際に、酸化物半導体層１３の第２部分１３ｂの一部に対向する領域にも、電極層１５−１，１５−２の積層膜を残し、保持容量１０Ｂを形成する。
続いて、図５Ｄに示したように、例えば電極層１５−１，１５−２をマスクとして、ゲート絶縁膜１４をエッチングすることによりゲート絶縁膜１４をパターニングする。この際、酸化物半導体層１３をＺｎＯ，ＩＺＯ，ＩＧＯ等の結晶化材料により構成した場合には、フッ酸等の薬液を用いてゲート絶縁膜１４をエッチングするとよい。エッチング選択比が大きくなり容易に加工できるからである。これにより、酸化物半導体層１３の第１部分１３ａ上に、ゲート絶縁膜１４およびゲート電極１５がこの順に略同一形状で形成される。
次に、図６に示したように、上述した材料等よりなる層間絶縁膜１６を、例えばプラズマＣＶＤ法、スパッタ法あるいは原子層成膜法等により成膜する。具体的には、窒化しシリコンおよび酸化シリコンを成膜する場合には、プラズマＣＶＤ法を用い、酸化アルミニウム等を成膜する場合には、ＤＣスパッタやＡＣスパッタあるいは、原子層成膜法を用いることができる。続いて、フォトリソグラフィ法を用いたエッチングにより、層間絶縁膜１６にコンタクトホールＨを形成する。このとき、コンタクトホールＨを酸化物半導体層１３の第２部分１３ｂに対向する領域に形成する。その後、層間絶縁膜１６の上に、例えばスパッタ法により、上述した材料等よりなるソース・ドレイン電極１７を形成し、例えばフォトリソグラフィ法を用いたエッチングによりパターニングする。これにより、ソース・ドレイン電極１７を酸化物半導体層１３の第２部分１３ｂに電気的に接続して形成することができる。以上により、図１に示したトランジスタ１０Ａおよび保持容量１０Ｂが完成する。
［作用および効果］
本実施の形態のトランジスタ１０Ａでは、基板１１上に、第１バリア膜１２Ａが形成されると共に、この第１バリア膜１２Ａと酸化物半導体層１３の第１部分１３ａとの間に、水素バリア性を有する第２バリア膜１２Ａが形成されている。第１バリア膜１２Ａにより、不純物による酸化物半導体層１３全体の膜質劣化が抑制されると共に、酸化物半導体層の第２部分１３ｂが選択的に低抵抗化されて形成される。つまり、本実施の形態では、第１バリア膜１２Ａが、基板１１側からの不純物の浸入を防ぐバリアとして機能すると共に、酸化物半導体層１３の所定の領域（第２部分１３ｂ）への水素供給源として機能する。
ここで、図７に、本実施の形態の比較例として、窒化シリコン膜上に酸化物半導体層を積層した場合（第２バリア膜１２Ｂを形成しない場合）のトップゲート型トランジスタにおける電流電圧特性について示す。比較例のように、窒化シリコン膜が酸化物半導体層のチャネルと接すると、電流電圧特性が悪化する（オンオフ特性が得られない）。このように、例えばＣＶＤ法により形成される窒化シリコン膜では、水素の未結合手が多く含まれることから、その還元作用により特性が変動し易い。
これに対し、本実施の形態では、酸化物半導体層１３の第１部分１３ａと第１バリア膜１２Ａとの間に、水素バリア性を有する第２バリア膜１２Ｂが形成されている。この第２バリア膜１２Ｂの介在により、上記のような第１バリア膜１２Ａからの水素拡散が抑制され、還元作用による第１部分１３ａの特性変動が抑制される。これにより、例えば図８に示したように、良好なオンオフ特性を有する電流電圧特性が得られる。尚、図８は、基板１１の面内１６箇所において、上述したような積層構造を有するトランジスタ１０Ａの各特性について測定したものである。また、第２バリア膜１２Ｂの厚みは２０ｎｍとした。このように、第２バリア膜１２Ｂの厚みが２０ｎｍ以上であれば十分な特性が得られ、また、素子毎のばらつきも少ないことがわかる。
また、例えば、特許文献１に記載されたトランジスタでは、トップゲート型の積層構造において、不純物バリアとしての窒化シリコン膜とは別に、低抵抗化のための（水素供給源としての）窒化シリコン膜が、酸化物半導体層上に別途形成される。このような構造では、窒化シリコン膜を２度の工程にわたって成膜するため、製造工程および製造コストが増加してしまう。また、この場合、酸化物半導体層の形成後にシリコン窒化膜をＣＶＤ法によって成膜することとなるため、プラズマ及びプラズマによって活性化された水素によって酸化物半導体が劣化するという懸念もある。本実施の形態では、上記のような第１バリア膜１２Ａおよび第２バリア膜１２Ｂの積層構造により、第１バリア膜１２Ａにバリアおよび水素供給源としての２つの機能を持たせることができる。よって、例えば製造工程の簡易化および製造コストの削減を図ることもでき、またプラズマＣＶＤ成膜時の酸化物半導体の劣化を抑制することができる。特に、基板１１に樹脂材料を用いた場合には、低温（例えば３５０℃程度）下でのＣＶＤプロセスにより成膜することが望ましいが、このようなＣＶＤプロセスでは、膜中に水素の未結合手を多く含むこととなる。従って、本実施の形態は、基板１１として樹脂材料を用いた場合に特に有用である。
以上説明したように、本実施の形態では、基板１１上に第１バリア膜１２Ａを有し、この第１バリア膜１２Ａと酸化物半導体層１３の第１部分１３ａとの間には、水素に対してバリア性を有する第２バリア膜１２Ｂを有する。第１バリア膜１２Ａにより、基板１１側からの不純物による酸化物半導体層１３全体の膜質劣化を抑制できると共に、酸化物半導体層１３の第２部分１３ｂを選択的に低抵抗化することができる。一方、酸化物半導体層１３の第１部分１３ａでは、第２バリア膜１２Ｂの介在により、第１バリア膜１２Ａの還元作用による特性変動を抑制できる。即ち、バリア性能を確保しつつ、酸化物半導体層１３の所望の領域（第２部分１３ｂ）を低抵抗化すると共に、活性層（第１部分１３ａ）の特性変動を抑制することができる。よって、良好なトランジスタ特性を実現することができる。
このようなトランジスタ１０Ａを用いることにより、以下に説明するようなアクティブ駆動方式の表示装置および電子機器では、高品質な画像を表示可能となり、また、大画面化、高精細化およびハイフレームレート化等に対応可能になる。
＜適用例＞
［表示装置］
次に、上記実施の形態に係るトランジスタ１０Ａを適用した表示装置の全体構成および画素回路構成について説明する。図９は、有機ＥＬディスプレイとして用いられる表示装置の周辺回路を含む全体構成を表すものである。このように、例えば基板１１上には、有機ＥＬ素子を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域５０が形成され、この表示領域５０の周辺に、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）５３とが設けられている。但し、トランジスタ１０Ａは、ここで説明する有機ＥＬディスプレイに限らず、他の表示装置、例えば液晶ディスプレイあるいは電子ペーパー等の様々なデバイスへ適用可能である。
表示領域５０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（Ｒ、Ｇ、Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ５１に接続され、この水平セレクタ５１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ５２に接続され、このライトスキャナ５２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ５３に接続され、この電源スキャナ５３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
図１０は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子５Ｄを含む画素回路６０を有している。この画素回路６０は、サンプリング用トランジスタ５Ａおよび駆動用トランジスタ５Ｂと、保持容量素子５Ｃと、有機ＥＬ素子５Ｄとを有するアクティブ型の駆動回路である。これらのうち、トランジスタ５Ａ（またはトランジスタ５Ｂ）が、上記実施の形態のトランジスタ１０Ａに相当し、保持容量素子５Ｃが、上記実施の形態の保持容量１０Ｂに相当する。
サンプリング用トランジスタ５Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ５Ｂのゲートに接続されている。駆動用トランジスタ５Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子５Ｄのアノードに接続されている。また、この有機ＥＬ素子５Ｄのカソードは、接地配線５Ｈに接続されている。なお、この接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子５Ｃは、駆動用トランジスタ５Ｂのソースとゲートとの間に配置されている。
サンプリング用トランジスタ５Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子５Ｃに保持するものである。駆動用トランジスタ５Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子５Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子５Ｄへ供給するものである。有機ＥＬ素子５Ｄは、この駆動用トランジスタ５Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ５Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子５Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ５Ｂへ電流が供給され、保持容量素子５Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子５Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子５Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
［電子機器］
以下、上記のようなトランジスタ１０Ａを用いた表示装置を搭載した電子機器の一例について説明する。電子機器としては、例えばテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
上記表示装置は、例えば図１１に示したようなモジュールとして、後述の適用例１〜６の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板２１から露出した領域２１０を設け、この領域２１０に、水平セレクタ５１、ライトスキャナ５２および電源スキャナ５３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
（適用例１）
図１２は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が上記表示装置に相当する。
（適用例２）
図１３Ａおよび図１３Ｂは、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記表示装置に相当する。
（適用例３）
図１４は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記表示装置に相当する。
（適用例４）
図１５は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０が上記表示装置に相当する。
（適用例５）
図１６Ａおよび図１６Ｂは、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置に相当する。
（適用例６）
図１７Ａおよび図１７Ｂは、スマートフォンの外観を表している。このスマートフォンは、例えば、表示部８１０および非表示部（筐体）８２０と、操作部８３０とを備えている。操作部８３０は、図１７Ａに示したように非表示部８２０の前面に設けられていてもよいし、図１７Ｂに示したように上面に設けられていてもよい。
以上、実施の形態を挙げて本開示を説明したが、本開示はこれらの実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態では、第１バリア膜１２Ａおよび第２バリア膜１２Ｂが、それぞれ単層膜である場合を例示したが、積層膜であってもよい。
また、本開示のトランジスタの構成は、上記実施の形態において説明した積層構造に限定されるものではなく、更に他の層が形成されていてもよい。また、各層の材料や厚み、製造プロセス等も、上述したものに限定されない。
尚、本開示は以下のような構成であってもよい。
（１）
基板と、
前記基板上に形成されると共に、前記基板側からの不純物に対するバリア性と前記酸化物半導体層に対する還元性とを有する第１のバリア膜と、
前記第１のバリア膜上の選択的な領域に形成されると共に、水素に対してバリア性を有する第２のバリア膜と、
前記第２のバリア膜上に形成されると共に活性層として機能する第１部分と、前記第１のバリア膜上に形成されると共に前記第１部分よりも電気抵抗値の低い第２部分とを含む酸化物半導体層と、
前記酸化物半導体層の前記第１部分の上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記酸化物半導体層の前記第２部分に電気的に接続されたソース電極またはドレイン電極と
を備えた薄膜トランジスタ。
（２）
前記第１のバリア膜は、窒化シリコンおよび酸窒化シリコンのうちの少なくとも１種を含み、
前記第２のバリア膜は、酸化シリコン、酸窒化シリコン、酸化アルミニウムおよび酸化チタンのうちの少なくとも１種を含む単層膜または積層膜である
上記（１）に記載の薄膜トランジスタ。
（３）
前記基板は、可撓性を有する樹脂材料から構成されている
上記（１）または（２）に記載の薄膜トランジスタ。
（４）
前記酸化物半導体層の前記第２部分は、前記第１のバリア膜に接して形成されている
上記（１）〜（３）のいずれかに記載の薄膜トランジスタ。
（５）
前記ゲート電極および前記ゲート絶縁膜は、互いに同一形状にパターニングされている
上記（１）〜（４）のいずれかに記載の薄膜トランジスタ。
（６）
前記酸化物半導体層の前記第２部分を利用して保持容量が形成されている
上記（１）〜（５）のいずれかに記載の薄膜トランジスタ。
（７）
前記ソース電極または前記ドレイン電極は、前記酸化物半導体層の前記第２部分の一部に対向して設けられている
上記（１）〜（６）のいずれかに記載の薄膜トランジスタ。
（８）
それぞれが薄膜トランジスタを含む複数の画素を有し、
前記薄膜トランジスタは、
基板と、
前記基板上に形成されると共に、前記基板側からの不純物に対するバリア性と前記酸化物半導体層に対する還元性とを有する第１のバリア膜と、
前記第１のバリア膜上の選択的な領域に形成されると共に、水素に対してバリア性を有する第２のバリア膜と、
前記第２のバリア膜上に形成されると共に活性層として機能する第１部分と、前記第１のバリア膜上に形成されると共に前記第１部分よりも電気抵抗値の低い第２部分とを含む酸化物半導体層と、
前記酸化物半導体層の前記第１部分の上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記酸化物半導体層の前記第２部分に電気的に接続されたソース電極またはドレイン電極と
を備えた表示装置。
（９）
有機電界発光表示装置である
上記（８）に記載の表示装置。
（１０）
それぞれが薄膜トランジスタを含む複数の画素を有する表示装置を備え、
前記薄膜トランジスタは、
基板と、
前記基板上に形成されると共に、前記基板側からの不純物に対するバリア性と前記酸化物半導体層に対する還元性とを有する第１のバリア膜と、
前記第１のバリア膜上の選択的な領域に形成されると共に、水素に対してバリア性を有する第２のバリア膜と、
前記第２のバリア膜上に形成されると共に活性層として機能する第１部分と、前記第１のバリア膜上に形成されると共に前記第１部分よりも電気抵抗値の低い第２部分とを含む酸化物半導体層と、
前記酸化物半導体層の前記第１部分の上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記酸化物半導体層の前記第２部分に電気的に接続されたソース電極またはドレイン電極と
を備えた電子機器。
１０Ａ…トランジスタ、１０Ｂ…保持容量、１１…基板、１２Ａ…第１バリア膜、１２Ｂ…第２バリア膜、１３…酸化物半導体層、１３ａ…第１部分（活性層）、１３ｂ…第２部分（低抵抗化領域）、１４…ゲート絶縁膜、１５…ゲート電極、１５−１，１５−２…電極層、１６…層間絶縁膜、１７…ソース・ドレイン電極。

Claims (10)

  1. 基板と、
    前記基板上に形成されると共に、前記基板側からの不純物に対するバリア性と前記酸化物半導体層に対する還元性とを有する第１のバリア膜と、
    前記第１のバリア膜上の選択的な領域に形成されると共に、水素に対してバリア性を有する第２のバリア膜と、
    前記第２のバリア膜上に形成されると共に活性層として機能する第１部分と、前記第１のバリア膜上に形成されると共に前記第１部分よりも電気抵抗値の低い第２部分とを含む酸化物半導体層と、
    前記酸化物半導体層の前記第１部分の上に、ゲート絶縁膜を介して形成されたゲート電極と、
    前記酸化物半導体層の前記第２部分に電気的に接続されたソース電極またはドレイン電極と
    を備えた薄膜トランジスタ。
  2. 前記第１のバリア膜は、窒化シリコンおよび酸窒化シリコンのうちの少なくとも１種を含み、
    前記第２のバリア膜は、酸化シリコン、酸窒化シリコン、酸化アルミニウムおよび酸化チタンのうちの少なくとも１種を含む単層膜または積層膜である
    請求項１に記載の薄膜トランジスタ。
  3. 前記基板は、可撓性を有する樹脂材料から構成されている
    請求項１に記載の薄膜トランジスタ。
  4. 前記酸化物半導体層の前記第２部分は、前記第１のバリア膜に接して形成されている
    請求項１に記載の薄膜トランジスタ。
  5. 前記ゲート電極および前記ゲート絶縁膜は、互いに同一形状にパターニングされている
    請求項１に記載の薄膜トランジスタ。
  6. 前記酸化物半導体層の前記第２部分を利用して保持容量が形成されている
    請求項１に記載の薄膜トランジスタ。
  7. 前記ソース電極または前記ドレイン電極は、前記酸化物半導体層の前記第２部分の一部に対向して設けられている
    請求項１に記載の薄膜トランジスタ。
  8. それぞれが薄膜トランジスタを含む複数の画素を有し、
    前記薄膜トランジスタは、
    基板と、
    前記基板上に形成されると共に、前記基板側からの不純物に対するバリア性と前記酸化物半導体層に対する還元性とを有する第１のバリア膜と、
    前記第１のバリア膜上の選択的な領域に形成されると共に、水素に対してバリア性を有する第２のバリア膜と、
    前記第２のバリア膜上に形成されると共に活性層として機能する第１部分と、前記第１のバリア膜上に形成されると共に前記第１部分よりも電気抵抗値の低い第２部分とを含む酸化物半導体層と、
    前記酸化物半導体層の前記第１部分の上に、ゲート絶縁膜を介して形成されたゲート電極と、
    前記酸化物半導体層の前記第２部分に電気的に接続されたソース電極またはドレイン電極と
    を備えた表示装置。
  9. 有機電界発光表示装置である
    請求項８に記載の表示装置。
  10. それぞれが薄膜トランジスタを含む複数の画素を有する表示装置を備え、
    前記薄膜トランジスタは、
    基板と、
    前記基板上に形成されると共に、前記基板側からの不純物に対するバリア性と前記酸化物半導体層に対する還元性とを有する第１のバリア膜と、
    前記第１のバリア膜上の選択的な領域に形成されると共に、水素に対してバリア性を有する第２のバリア膜と、
    前記第２のバリア膜上に形成されると共に活性層として機能する第１部分と、前記第１のバリア膜上に形成されると共に前記第１部分よりも電気抵抗値の低い第２部分とを含む酸化物半導体層と、
    前記酸化物半導体層の前記第１部分の上に、ゲート絶縁膜を介して形成されたゲート電極と、
    前記酸化物半導体層の前記第２部分に電気的に接続されたソース電極またはドレイン電極と
    を備えた電子機器。
JP2013109773A 2013-05-24 2013-05-24 薄膜トランジスタ、表示装置および電子機器 Pending JP2014229814A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013109773A JP2014229814A (ja) 2013-05-24 2013-05-24 薄膜トランジスタ、表示装置および電子機器
US14/273,847 US9053984B2 (en) 2013-05-24 2014-05-09 Thin-film transistor, display unit, and electronic apparatus
CN201410209127.4A CN104183647B (zh) 2013-05-24 2014-05-16 薄膜晶体管、显示单元、以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013109773A JP2014229814A (ja) 2013-05-24 2013-05-24 薄膜トランジスタ、表示装置および電子機器

Publications (2)

Publication Number Publication Date
JP2014229814A true JP2014229814A (ja) 2014-12-08
JP2014229814A5 JP2014229814A5 (ja) 2015-08-06

Family

ID=51934793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013109773A Pending JP2014229814A (ja) 2013-05-24 2013-05-24 薄膜トランジスタ、表示装置および電子機器

Country Status (3)

Country Link
US (1) US9053984B2 (ja)
JP (1) JP2014229814A (ja)
CN (1) CN104183647B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012822A (ja) * 2017-06-16 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2021073716A (ja) * 2015-01-26 2021-05-13 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867469B (zh) * 2014-03-17 2023-12-29 三星显示有限公司 有机el显示装置
US9745645B2 (en) * 2015-02-26 2017-08-29 King Fahd University Of Petroleum And Minerals Method of preparing silver nanoparticles and silver nanorings
CN106920754A (zh) * 2017-02-17 2017-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN106935659B (zh) * 2017-05-11 2021-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板以及显示装置
CN112289813B (zh) * 2020-10-29 2022-10-14 湖北长江新型显示产业创新中心有限公司 阵列基板、显示面板及显示装置
CN113097289A (zh) * 2021-03-30 2021-07-09 合肥维信诺科技有限公司 薄膜晶体管及其制备方法、阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2012049513A (ja) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012160679A (ja) * 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
KR101056250B1 (ko) * 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP5636304B2 (ja) 2011-02-08 2014-12-03 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
KR20140012693A (ko) * 2011-03-01 2014-02-03 샤프 가부시키가이샤 박막 트랜지스터 및 그 제조 방법과 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2012049513A (ja) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012160679A (ja) * 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021073716A (ja) * 2015-01-26 2021-05-13 株式会社半導体エネルギー研究所 半導体装置
JP7112539B2 (ja) 2015-01-26 2022-08-03 株式会社半導体エネルギー研究所 半導体装置
JP2019012822A (ja) * 2017-06-16 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7094786B2 (ja) 2017-06-16 2022-07-04 株式会社半導体エネルギー研究所 半導体装置
US11626422B2 (en) 2017-06-16 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11943929B2 (en) 2017-06-16 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN104183647B (zh) 2018-06-08
US9053984B2 (en) 2015-06-09
US20140346499A1 (en) 2014-11-27
CN104183647A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
US9721977B2 (en) Display device and electronic unit
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
US8748878B2 (en) Thin film transistor, method of manufacturing the same, and display device
JP6111398B2 (ja) 表示装置および電子機器
JP5668917B2 (ja) 薄膜トランジスタおよびその製造方法
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
JP5766481B2 (ja) 表示装置および電子機器
US20120001167A1 (en) Thin film transistor and display device
JP6111458B2 (ja) 半導体装置、表示装置および電子機器
US9053984B2 (en) Thin-film transistor, display unit, and electronic apparatus
JP2011222767A (ja) 薄膜トランジスタならびに表示装置および電子機器
JP2012174723A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
US20150279871A1 (en) Semiconductor device, display unit, and electronic apparatus
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
JP2013211410A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP2012204548A (ja) 表示装置およびその製造方法
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器
JP2013207015A (ja) 半導体装置、表示装置および電子機器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161213