CN104272461B - 用于增加金属氧化物半导体层的电导率的方法 - Google Patents

用于增加金属氧化物半导体层的电导率的方法 Download PDF

Info

Publication number
CN104272461B
CN104272461B CN201380024133.6A CN201380024133A CN104272461B CN 104272461 B CN104272461 B CN 104272461B CN 201380024133 A CN201380024133 A CN 201380024133A CN 104272461 B CN104272461 B CN 104272461B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
metal oxide
metal
electrical conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380024133.6A
Other languages
English (en)
Other versions
CN104272461A (zh
Inventor
R·穆勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN104272461A publication Critical patent/CN104272461A/zh
Application granted granted Critical
Publication of CN104272461B publication Critical patent/CN104272461B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

一种用于增加预定位置处金属氧化物半导体层电导率的方法,其中该方法包括:在预定位置处提供与金属氧化物半导体层物理接触的还原剂,并诱导还原剂和金属氧化物半导体层之间的化学还原反应,藉此影响预定位置处金属氧化物半导体层的化学组份;以及该方法的应用。

Description

用于增加金属氧化物半导体层的电导率的方法
公开领域
所公开的技术涉及用于局部增加金属氧化物半导体层的电导率的方法、基于金属氧化物半导体的薄膜晶体管,以及用于制造基于金属氧化物半导体的薄膜晶体管的方法。
相关技术描述
在制造金属氧化物半导体薄膜晶体管(诸如,举例而言,氧化铟镓锌(缩写:GIZO或IGZO)薄膜晶体管)时,存在对局部增加半导体材料(尤其是与源极和漏极接触区对应位置处)电导率的需要,以改善电荷注入及减少接触电阻。
本领域内已知有用于(局部)增加GIZO的电导率的数种方法,诸如举例而言,通过离子注入或杂质扩散来掺杂,或者执行氩气等离子体处理或NH3等离子体处理。
在US 2012/0001167中,描述了一种用于制造金属氧化物半导体薄膜晶体管的方法,其中使用了一种用于局部增加金属氧化物半导体层电导率的替换方法。在沉积金属氧化物半导体层、栅绝缘和栅极电极之后,提供由诸如Ti、Al或In之类的金属制成的金属膜,该金属膜具有10纳米或更薄的厚度。接下来,例如在300℃的温度,在含氧气氛中,热处理被执行。作为这一热处理的结果,金属膜被氧化。在金属膜的氧化过程中,金属氧化物半导体层的源极区和漏极区内所包括的部分氧被迁移到金属膜。作为源极区和漏极区内氧浓度降低的结果,导致金属氧化物半导体层上部部分内低电阻区的形成。金属膜的厚度优选为10纳米或更薄,从而使该金属膜在含氧气氛中的热处理期间可被完全氧化。这去除了对用于执行去除非氧化金属的蚀刻步骤的需要。US 2012/0001167中所述的方法要求至少为200℃的温度,例如,在300℃的量级。因此,这一方法并不适合于一些低成本的柔性基板(诸如举例而言,PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二酯)和PC(聚碳酸酯)),并且可能需要具有增加的热稳定性和/或化学稳定性的价格更高的塑料箔(诸如,PI(聚酰亚胺)、PES(聚醚砜)或PEEK(聚醚醚酮))。该方法还需要对金属层厚度的良好控制以便避免对执行去除非氧化金属的蚀刻步骤的需求。
一些发明方面的概述
一些发明方面涉及用于局部增加金属氧化物半导体层电导率的方法,其中该方法在不超过200℃(或者不超过约200℃或小于200℃)的温度被执行,并且其中相比于现有技术中的方法处理复杂度被降低。
根据本公开的第一方面,公开了一种用于增加预定位置处金属氧化物半导体层电导率的方法,其中该方法包括:在预定位置处提供与金属氧化物半导体层物理接触的还原剂,并诱导还原剂和金属氧化物半导体层之间的化学还原反应,藉此影响预定位置处金属氧化物半导体层的化学组份。
第一发明子方面涉及一种用于增加预定位置处金属氧化物半导体层电导率的方法,其中该方法包括:提供在预定位置处与金属氧化物半导体层物理接触的包括碱金属(例如,Li、Na、K、Rb、Cs或Fr中的任何或任何组合)或碱土金属(例如,Be、Mg、Ca、Sr、Ba或Ra中的任何或任何组合)的还原层;诱导还原层和金属氧化物半导体层之间的化学还原反应,藉此影响预定位置处金属氧化物半导体层的化学组份,例如降低预定位置处金属氧化物半导体层的氧含量;以及执行用于去除还原层(或过量还原层)和来自还原反应的反应产物(或副产物)的漂洗步骤。漂洗步骤是在液体(例如,水)中通过轻柔水洗进行去除的步骤。在一方面,诱导还原层和金属氧化物半导体层间的化学还原反应可包括在约20℃到200℃之间范围内的温度执行退火步骤。退火步骤可在惰性气氛下或在真空中(例如,在约10-6托到10-8托之间范围内的压力,即,在约1.33 10-4Pa到1.33 10-6Pa之间范围内)执行。
在另一方面,诱导还原层和金属氧化物半导体层之间的化学还原反应可包括在提供还原层之后等待预定时间段(例如在约1分钟到5小时之间范围内的时间段,例如在约15分钟到2小时之间)。等待步骤例如可包括在腔室内保持样本,其中还原层已被提供。等待步骤可在真空下在约10-6托到10-8托之间范围内的压力(即,在约1.33 10-4Pa到1.33 10-6Pa之间范围内)执行。等待步骤例如可在-50℃到+50℃之间范围内的温度被完成。
诱导还原层和金属氧化物半导体层间的化学还原反应可包括执行根据本公开一方面的等待步骤,接着执行根据本公开一方面的退火步骤。
在一方面,增加金属氧化物半导体层电导率可包括增加金属氧化物半导体层表面部分(例如,在具有约10纳米到几十纳米厚度(诸如约10纳米到40纳米的厚度,例如在10纳米到40纳米间以内的厚度)的表面部分中)的电导率。在另一方面,增加金属氧化物半导体层电导率可包括增加贯穿金属氧化物半导体层整个厚度的电导率。
在一方面,该方法能够有利地用在对具有金属氧化物半导体有源层的薄膜晶体管的制造过程中,以供局部增加与源极区和漏极区对应的预定位置处的电导率,藉此改善来自源极接触和漏极接触的电荷注入。在一方面,该方法可用在对自对准顶栅极薄膜晶体管的制作过程中。
在一方面,该方法可用在对其它基于金属氧化物半导体的器件(例如,二极管或晶体管-二极管)的制作过程中,以供改进来自接触的电荷注入。
金属氧化物半导体层可例如包括氧化铟镓锌(GIZO)或其它基于金属氧化物的半导体,例如,以下的组合物(无化学剂量学的指示):ZnO、ZnSnO、InO、InZnO、InZnSnO、LaInZnO、GaInO、HfInZnO、MgZnO、LaInZnO、TiO、TiInSnO、ScInZnO、SiInZnO和ZrInZnO、ZrZnSnO。然而,本公开不受限于此,并且该方法在一方面可与本领域技术人员已知的其它合适金属氧化物半导体联用。通常可由多种方法来提供这些通常厚度在5纳米到50纳米之间的半导体层,诸如举例而言,溅射、热蒸发、脉冲激光沉积以及旋涂、喷墨打印或前体溶液的滴注。
包括碱金属或碱土金属的还原层可以是连续层。在一方面,还原层可以是非连续层,例如,它可以是由多个(纳米)岛形成的层。
包括碱金属或碱土金属的还原层可以例如由碱金属或碱土金属构成。替换地,还原层可包括含碱金属或碱土金属的合金。
一方面,可以通过使金属氧化物半导体层在预定位置处与溶解在液体内的化学还原剂(诸如举例而言,硫代硫酸钠水溶液(Na2S2O3)或肼,或者萘钠(sodium naphthalenide)的溶液或有机溶剂(诸如,醚溶剂)中的苊基钠(sodium acenaphthenide)或者气相化学还原剂(例如,肼))物理接触来诱导化学还原反应。
包括碱金属或碱土金属的层的厚度可例如在约1纳米到100纳米的范围内,诸如在约5纳米到50纳米之间,或者在约5纳米到25纳米之间。
可在约20℃到200℃之间范围内的温度执行退火步骤,例如其中退火时间在约1分钟到1小时间的范围内。在一方面,为了避免与气氛不期望的反应而致碱金属或碱土金属消耗,在惰性气氛下执行退火步骤,从而允许防止被例如来自残余的水或湿气的氧氧化。退火可例如在具有水分和氧吸收剂的充有氩气或氮气(或氦气、氖、氪、氙)的手套箱中执行。诸如氦气的其它气体可用来创建惰性气氛。在实施例中使用包括化学少活性金属(诸如举例而言钙)的还原层,且氮气也可用作惰性气氛。在另一方面,为了避免与气氛(例如,氧、湿气、水)不期望的反应而致碱金属或碱土金属消耗,样本可在-50℃到+50℃之间范围内的温度,在约1.33 10-4Pa到1.33 10-6Pa之间范围内的压力置于真空中(等待步骤)达预定的时间段(例如,在约1分钟到5小时之间,例如在约15分钟到2小时之间)。
在一方面,可用漂洗装置来完成漂洗过程,例如漂洗装置是水。然而,本公开不受限于此并且可使用其它液体(诸如举例而言酒精)来完成漂洗过程。
本发明一个方面的优点在于金属氧化物半导体层的传导性可显著改善,例如在低于约200℃的温度(例如,约150℃或更低)达至少约三个数量级。因此,本方法在一方面适用于使用低成本柔性基板(诸如举例而言,PET、PEN或PC)。
本发明一个方面的优点在于通过执行漂洗步骤(例如,用水)可以轻易去除未反应的金属。本发明一个方面的优点在于对在含氧或臭氧的气氛中执行氧化步骤或执行用以去除未反应金属的蚀刻步骤的需求可被避免。
本发明一个方面的优点还在于通过执行漂洗步骤可以轻易去除反应产物(例如,发生了反应的金属)。在一些实施例中,通过执行用水的漂洗步骤可以轻易去除反应产物(例如,发生了反应的金属)。例如,当使用包含Ca的还原层时,还原层和金属氧化物层之间的化学还原反应导致具有良好水溶性的氧化钙的形成。在其他实施例中,诸如举例而言当使用包括Mg的还原层时,通过执行用酸的漂洗步骤可以去除反应产物(例如,氧化镁)。
一个优点在于在根据本发明一个方面的方法中使用的金属不会在还原层的金属和金属氧化物半导体之间的界面处形成会阻挡或阻止与下面的金属氧化物半导体层进一步反应的致密氧化层。因此,不存在对包括金属的层的良好厚度控制的需要。
本发明一个方面的优点在于还原层和金属氧化物半导体层之间的化学还原反应可以不是自限制(self-limiting)的(不形成会阻挡或防止进一步反应的致密氧化层),因此相比其他方法允许在更大部分(进入深度,即在基本垂直于金属氧化物半导体层表面平面的方向上)中增加金属氧化物半导体层的电导率。这一更大的部分可包括进入深度大于50%,或大于60%,或大于70%,或大于80%,或大于90%,或100%的部分。
在本发明的第二子方面,可避免使用还原层。该方法可随后是这样的:在预定位置处提供与金属氧化物半导体层物理接触的还原剂并诱导还原剂和金属氧化物半导体层之间的化学还原反应包括:使金属氧化物半导体层在预定位置处与溶解在液体内的化学还原剂物理接触。该效果可与关于第一子方面所描述的效果相似。
在第三子方面,还是没有使用还原层,在预定位置处提供与金属氧化物半导体层物理接触的还原剂并诱导还原剂和金属氧化物半导体层之间的化学还原反应包括:使金属氧化物半导体层在预定位置处与气相化学还原剂物理接触。该效果可与关于第一子方面所描述的效果相似。
在本发明的一个方面,化学还原反应可增加贯穿整个金属氧化物半导体层厚度的电导率,并且此外它可增加金属氧化物半导体层下面(部分)绝缘层(例如,电介质层,诸如二氧化硅层或氧化铝层)的电导率。在顶栅极晶体管配置的情况下,金属氧化物半导体层下面绝缘层(例如,电介质层,例如二氧化硅层或氧化铝层)这样的还原反应是有利的,因为它将导致源极接触和漏极接触的更高传导性,并且它可允许进行自对准底部接触。
在本发明的第二方面,公开了根据第一方面的方法的应用,用与制造具有金属氧化物半导体有源层的薄膜晶体管,以供局部增加与源极区和漏极区对应的预定位置处的电导率,藉此改善来自源极接触和漏极接触(后者通常提供在源极区和漏极区上)的电荷注入。
根据第一方面的方法可用于制造自对准顶栅极薄膜晶体管。
已经在上文中描述了本发明各方面的某些目标及优点。当然,应理解,不一定所有此类目的或优点都可根据本公开的任何特定实施例实现。因此,例如,本领域的技术人员将认识到本公开可按实现或优化本文所教导的一个优势或一组优势的方式来具体化或执行,而不一定要同时实现本文可能教导或提出的其他目的或优势。此外,可理解的是这个概述仅仅是示例且并不意在限制本公开的内容。关于组织和操作方法两者的本公开,连同其特征和优点一起,通过结合附图而阅读参考以下详细描述可被最好地理解。
附图简述
图1示出在不同处理之后并且针对150℃的不同退火时间GIZO层的测量电阻。
图2示出在蒸发Ca层之前和之后因变于退火温度的GIZO层的测量电阻。
图3至图7解说根据一个实施例中方法的金属氧化物半导体薄膜晶体管制造方法的各步骤。
图8示出根据一个实施例的钙处理之后的基板(SiO2上GIZO)的光学显微照片。钙通过遮蔽掩模被蒸发。较暗的区域与遮蔽掩模的开口对应。
图9示出在具有Ca处理的GIZO源极/漏极接触的晶体管上执行的电测量。顶部曲线图:传输特性;底部曲线图:输出特性。
图10示出因变于GIZO厚度及各接触焊盘间缝隙的两个金接触焊盘间经Ca处理的(SiO2电介质上)GIZO的电阻率。
图11示出针对经Ca处理的(SiO2电介质上60纳米的GIZO)GIZO基板铟、镓、锌和钙的元素深度分布(通过飞行时间二次离子质谱法)。
图12示出具有经Ca处理的GIZO源极/漏极接触的通过光刻图案化的五个晶体管的传输曲线。
任何参考标记不应当被解释为限制本公开的范围。
在不同附图中,相同参考标记指示相同或相似元件。
具体实施方式
在以下详细描述中,阐述众多特定细节以提供对本公开以及其可如何在特定实施方式中实施的透彻理解。然而,将理解,本公开在没有这些特定细节的情况下也可以实施。在其它情形中,众所周知的方法、程序和技术并未进行详细描述以免混淆本公开。虽然将针对特定实施方式并参考特定附图描述本公开,但本公开不限于此。本文中所包括和描述的附图是示意性的且不限制本公开的范围。还应注意,在附图中,出于说明目的,一些元件的大小可能被放大,因此未按比例绘制。
此外,说明书中的术语第一、第二和第三等用于区别类似的元件,而不一定用于描述时间、空间、排列或任何其他方式的先后顺序。应理解,如此使用的术语在适当情况下是可互换的,且本文中所描述的本公开的实施例能以不同于本文所描述或示出的其它顺序操作。
另外,说明书中的术语顶部、底部、之上、之下等等用于描述性目的,而非必然地用于描述相对位置。应理解,如此使用的术语在适当情况下是可互换的,且本文中所描述的本公开的实施例能以不同于本文所描述或示出的其它取向操作。
应注意,术语“包括”不应当被解释为受限于下文中列出的含义;它不排除其它元件或步骤。因此它应当被解读为指定所述特征、整数、步骤或部件如所述及的存在,但不排除一个或多个其它特征、整数、步骤或部件或其群组的存在或添加。因此,措辞“包括装置A和B的设备”的范围不应当局限于仅由组件A和B构成的设备。
根据一个实施例用于增加预定位置处金属氧化物半导体层电导率的方法包括:提供在预定位置处与金属氧化物半导体层物理接触的包括碱金属(Li、Na、K、Rb、Cs或Fr)或碱土金属(Be、Mg、Ca、Sr、Ba或Ra)的还原层;诱导还原层和金属氧化物半导体层之间的化学还原反应,藉此影响预定位置处金属氧化物半导体层的化学组份(例如,降低金属氧化物半导体层的氧含量,或降低金属氧化物半导体层的金属离子的氧化状态);以及执行用于去除还原层(另一目的中可能是过量的还原层)和来自还原反应的反应产物(另一目的中的反应副产物)的漂洗步骤。
在一方面,诱导还原层和金属氧化物半导体层间的化学还原反应可包括在约20℃到200℃之间范围内的温度执行退火步骤。退火步骤可在惰性气氛下或在真空中(例如,在约10-6托到10-8托之间范围内的压力,尤其在约1.33 10-4Pa到1.33 10-6Pa之间范围内)执行。退火步骤的持续时间例如在约5分钟到30分钟之间。
在另一方面,诱导还原层和金属氧化物半导体层之间的化学还原反应可包括在提供还原层之后等待预定时间段(例如在约1分钟到5小时之间范围内的时间段,例如在约15分钟到2小时之间)。等待步骤例如可包括在腔室内保持样本,其中还原层已被提供。等待步骤可在真空下在约10-6托到10-8托之间范围内的压力(或者在约1.33 10-4Pa到1.33 10-6Pa之间范围内)执行。等待步骤例如可在-50℃到+50℃之间范围内的温度被完成。
诱导还原层和金属氧化物半导体层间的化学还原反应可包括执行根据本公开一方面的等待步骤,接着执行根据本公开一方面的退火步骤。
一个实施例中的方法能够有利地用在对具有金属氧化物半导体有源层的薄膜晶体管的制造过程中,以供局部增加预定位置处(例如,与源极区和漏极区对应)电导率,藉此改善电荷注入。
一个实施例中的方法进一步被描述用于其中氧化物半导体层是氧化铟镓锌(GIZO或IGZO)层且其中还原层是Ca层的诸实施例。然而,本公开不限于此并且可以使用其它的金属氧化物半导体层和/或还原层。
进行了其中标称厚度15纳米的GIZO层是通过把靶材Ga:In:Zn按1:1:1的比率溅射在2厘米×2厘米的方形基板上100纳米厚的二氧化硅层上而来的实验。(基板的一个角落与基板的相对角落间测得的)沉积态(as-deposited)GIZO层的电阻被发现大于是所用万用表量程上限的200兆欧姆。图1解说在不同处理之后并且针对在充氮手套箱内侧150℃的热板上不同退火时间(0分钟=没退火)的GIZO层的测量电阻。在20纳米厚Ca层(蒸发率:每秒一埃)的热蒸发之后接着在水中进行短的漂洗和在氮气中进行干燥;在水中进行5分钟的附加漂洗和在氮气中进行干燥之后;在空气中进行历时1晚的附加存储之后;在70℃的水中进行2小时附加处理和在氮气中进行干燥之后;以及在空气中的各种存储时间(6天、12天和19天)之后。结果显示出在直接Ca沉积之后电阻显著减低。然而,延长的空气存储又导致传导性的明显损耗。退火时间越长,传导性的损耗越小。
图2显示标称厚度15纳米的GIZO层的测量电阻,该GIZO层是通过把靶材Ga:In:Zn按1:1:1的比率溅射在2厘米×2厘米的方形基板上100纳米厚的二氧化硅层上而来的。实线显示没有Ca蒸发的初始电阻。实心方块显示在蒸发(在25℃)20纳米厚(以每秒一埃的热蒸发率获得)的Ca层之后,接着进行在充氮手套箱内侧的热板上在不同温度时退火15分钟,随后用水漂洗并在氮气流下干燥的电阻。对于25℃的退火温度已经获得了电阻的降低。在100℃和在150℃的退火之后获得更低的电阻。
一个实施例中的方法进一步在薄膜晶体管的制造过程中被描述,其中源极区和漏极区与栅极自对准(自对准顶栅极结构)。这种制造过程的优点在于它允许降低栅极和源极/漏极区之间的寄生电容。但是,本公开并不受限于此,并且该方法可用于制造其它薄膜晶体管和/或其它基于金属氧化物半导体的器件。
图3至图7解说根据一个实施例的制造金属氧化物半导体薄膜晶体管的方法的各处理步骤。
在第一步,如图3中所示,在基板10上(例如,通过溅射、激光烧蚀或前驱溶液的旋转涂布)提供金属氧化物半导体层(诸如GIZO层)。GIZO层的厚度可例如在约10纳米或约15纳米到20纳米的量级,例如在10纳米和20纳米之间,但是可使用其它合适的厚度。在图3所示的实施例中,GIZO层在制造过程的这一阶段被图案化以形成晶体管的有源层11。然而,本公开不受限于此。例如,GIZO层也可在制造过程的稍后阶段被图案化,诸如举例而言在形成源极接触和漏极接触之后。
接下来,在基板10和有源层11的顶部上提供栅极绝缘层和随后的栅极电极层。栅极电极层和栅极绝缘层随后被图案化以形成栅极电极13和栅极绝缘12,藉此界定栅极下面有源层11内的沟道区110(图4)、源极区111和漏极区112。
接下来,使用根据一个实施例的方法处理金属氧化物半导体层11的源极区111和漏极区112。如图5中所示,在基板10、源极区111、漏极区112和栅极电极13的顶部上提供包括碱金属和碱土金属(诸如,举例而言Ca)的还原层14。接下来在约20℃到200℃之间范围内的温度执行退火步骤,导致金属氧化物半导体层11在其与还原层14直接物理接触处(即,在金属氧化物半导体层11的源极区111和漏极区112内)的局部化学还原。这一还原导致其中源极区111和漏极区112内金属氧化物半导体层11(表面部分)传导性增加的区域151、152的形成(图6)。这些传导性增加的区域自动对准(自对准)到栅极区。
在接下来的步骤中,还原层14例如在水中被漂洗掉(图7)(在另一目的中,没反应部分或过量的还原层材料),并且可执行另外的处理步骤以完成薄膜晶体管。例如,可在图7中所示的结构的顶部上提供电介质层或封装层,接着在需要形成接触的位置处形成进入该电介质层或封装层内的通孔,并且用合适的金属填充通孔以形成例如源极接触和漏极接触(未描绘)。然而,可使用其它合适的处理步骤以供完成晶体管结构。
解说一个实施例的方法对GIZO晶体管有用性的诸实验,使用包括具有铝背栅的掺杂硅管芯上约120纳米厚的热SiO2电介质层的顶部上的半导体化GIZO层的基板来完成。在氮气流下进行干燥之前,首先用丙酮和异丙醇(isopropylalcohol)连续漂洗该基板。在高真空下(约10-7托)通过遮蔽掩模以每秒一埃的蒸发率在半导体性GIZO(通过1:1:1的靶材Ga:In:Zn溅射获得)的顶部上蒸发金属钙(约20纳米厚)。在蒸发金属之后,在高真空腔室内侧保留该基板附加的约30分钟以允许发生化学还原反应。随后,基板被从手套箱取出并被直接(无需退火步骤)置于漂洗去离子化水浴中约10分钟。在用氮气流干燥之后,通过肉眼已经能观察到与金属钙接触的基板区域和那些未暴露于金属的区域之间的明显不同。这在图8中解说,其示出完全钙处理之后基板(SiO2上GIZO)的光学显微照片。较暗的区域与遮蔽掩模的开口对应,Ca通过该遮蔽掩模的开口蒸发。
对应晶体管的电测量在其中氧和水含量都低于约1ppm的充氮手套箱中在受控的气氛下执行。公共背栅与测量夹头接触,并且充当源极接触和漏极接触的经钙处理的区域通过不锈钢探针直接接触。在充氮手套箱中,为了从基板去除(例如,由上述的漂洗步骤引起的)任何水迹,在100℃进行45分钟的附加热板烘烤。如图9中所示,具有200微米的标称沟道长度的晶体管实现了最高达约19cm2/(V.s)的明显饱和的迁移率。图9的顶部曲线图显示晶体管的传输特性,而底部曲线图显示晶体管的输出特性。相同基板的数个晶体管的迁移率的重现性以及阈值电压良好。
执行另外的实验以调查高真空下可任选的休止或等待时间段的影响。130纳米厚的SiO2电介质上各种标称厚度(13纳米、26纳米、40纳米和60纳米)的GIZO(由按1:1:1比率的靶材Ga:In:Zn溅射而来)基板被提交进行Ca处理(按每秒一埃的速率蒸发20纳米)。基板在运行一次(one run)Ca沉积之后直接被取出真空腔室,并在充氮手套箱内侧热板上加热到150℃达30分钟。在不同的第二运行中,基板被放在高真空下30分钟,并且不被提交进行热板上的热处理。两种运行的基板之后以类似的方式被处理:在去离子化水浴中进行十分钟的漂洗步骤,接着在氮气流下进行干燥。通过光学显微镜方法(100倍的放大物镜)的检查揭示出在基板被留在真空下30分钟的情况时有暗点存在,而在Ca沉积之后直接被提交进行热处理的基板则未观察到类似的点。通过扫描电子显微镜方法对基板的调查揭示出放在真空下的基板相对于在Ca沉积之后直接被提交进行热处理的基板存在大量的小丘和空隙。针对涉及Ca沉积之后直接热处理的运行的基板,用万用表(在欧姆表的位置)的探针头测量出的电阻率也更低。通过把矩形金接触焊盘(50纳米厚的蒸发的金,2毫米长,以及各焊盘间100微米或200微米的标称间隙长度)沉积到具有不同GIZO厚度的经Ca处理基板上,对涉及热处理的运行执行更加精确的电阻测量。如图10中所示,从13纳米GIZO基板到26纳米GIZO基板电阻大幅降低,而对于更厚的GIZO仅观察到很小的电阻变化。
具有标称厚度60纳米的GIZO层的经Ca处理基板进一步被提交进行飞行时间二次离子质谱法(TOF-SIMS)分析。如图11显示的TOF-SIMS分布图中所示,在GIZO层中存在钙,并且其浓度从GIZO的顶部到约20至30纳米深度处快速降低。
解说一个实施例的方法对GIZO晶体管有用性的诸实验,使用包括具有铝背栅的掺杂硅管芯上约130纳米厚的热SiO2电介质层的顶部上的半导体化GIZO层(通过1:1:1的靶材Ga:In:Zn溅射获得)的基板来完成。在氮气流下进行干燥之前,首先用丙酮和异丙醇连续漂洗该基板。随后,通过旋涂和在120℃烘烤2分钟,光刻胶被沉积在基板上。光刻胶随后通过光刻被图案化并在显影剂中显影,从而使与源极和漏极指部对应的区域和接触焊盘变得开口。钙(约20纳米厚)随后在高真空下(约10-7托)以每秒一埃的速率通过充当遮蔽掩模的光刻胶被蒸发在基板上。在金属蒸发之后基板直接被取出真空腔室,并在充氮手套箱内侧热板上加热到120℃达30分钟。随后,基板被从手套箱取出并在去离子化水浴中漂洗约10分钟。在用氮气流干燥之后,基板在充氮手套箱内侧热板上在100℃加热达100分钟,以便从基板去除(例如,由上述的漂洗步骤引起的)任何水迹。尽管在此时刻经图案化的光刻胶仍然为了在基板背面标识源极接触和漏极接触的实用目的而存在,但是其存并不被具有经Ca处理的GIZO源极接触和漏极接触的GIZO晶体管的操作所需要。在其中氧和水含量都低于约1ppm的充氮手套箱中在受控的气氛下执行对应晶体管的电测量。公共背栅与测量夹头接触,并且与源极接触和漏极接触对应的经钙处理的区域通过不锈钢探针直接接触。具有5微米的标称沟道长度的晶体管实现了在1.2cm2/(V.s)范围内的明显饱和的迁移率。如图12中对5个不同的晶体管的解说,相同基板的数个晶体管的迁移率的重现性以及阈值电压良好。
以上描述详细说明了本公开的某些实施例。然而,应当理解,不管以上在文本中显得如何详细,本公开可以其他方式实现。应当注意的是,在描述本公开的某些特征或方面时,特定术语的使用不应当用来暗示术语在本文中被重定义以受限于包括与所述术语相关联的本公开的特征或方面的任何特定特性。
尽管以上详细描述已示出、描述和指出应用于各实施例的本发明新颖性特征,但要理解本领域内技术人员可对所示设备或处理的形式和细节作出各种省略、替代和改变而不脱离本发明。

Claims (22)

1.一种用于增加预定位置处(111、112)金属氧化物半导体层(11)电导率的方法,其中所述方法包括:
在所述预定位置处提供与金属氧化物半导体层(11)物理接触的还原剂;
诱导还原剂和金属氧化物半导体层之间的化学还原反应,藉此影响所述预定位置处(111、112)金属氧化物半导体层(11)的化学组份;以及
执行漂洗步骤,藉此去除所述还原剂和来自还原反应的反应副产物。
2.根据权利要求1所述的方法,其特征在于,所述金属氧化物半导体层(11)包括氧化铟镓锌(GIZO)或者其它基于金属氧化物的半导体,有如下组分:ZnO、ZnSnO、InO、InZnO、InZnSnO、LaInZnO、GaInO、HfInZnO、MgZnO、LaInZnO、TiO、TiInSnO、ScInZnO、SiInZnO和ZrInZnO、ZrZnSnO。
3.根据权利要求1所述的方法,其特征在于,所述金属氧化物半导体层(11)具有5纳米到50纳米之间的厚度。
4.根据权利要求1所述的方法,其特征在于,在所述预定位置处(111、112)提供与金属氧化物半导体层(11)物理接触的所述还原剂包括在所述预定位置处提供与金属氧化物半导体层(11)物理接触的包括碱金属、碱土金属或两类金属的合金的还原层(14);并且其中诱导还原剂和金属氧化物半导体层之间的化学还原反应包括诱导所述还原层(14)和金属氧化物半导体层(11)之间的化学还原反应;并且其中执行所述漂洗步骤去除所述还原层和来自还原反应的反应副产物。
5.根据权利要求4所述的方法,其特征在于,所述还原层(14)包括Ca。
6.根据权利要求4所述的方法,其特征在于,所述还原层(14)具有1纳米到100纳米之间范围内的厚度。
7.根据权利要求4所述的方法,其特征在于,诱导还原层(14)和金属氧化物半导体层(11)间的化学还原反应包括在20℃到200℃之间范围内的温度执行退火步骤历时1分钟到60分钟之间的持续时间。
8.根据权利要求7所述的方法,其特征在于,所述退火步骤在惰性气氛或真空下执行。
9.根据权利要求4所述的方法,其特征在于,诱导还原层(14)和金属氧化物半导体层(11)间的化学还原反应包括在提供还原层之后等待预定时间段,所述预定时间段在1分钟到5小时之间的范围内。
10.根据权利要求9所述的方法,其特征在于,等待包括将样本保持在腔室内,其中所述还原层已被提供。
11.根据权利要求9所述的方法,其特征在于,所述等待步骤在真空下或在1.33 10-4Pa到1.33 10-6Pa的范围内且在-50℃到+50℃之间范围内的温度执行。
12.根据权利要求9所述的方法,其特征在于,所述等待步骤后接着退火步骤,所述退火步骤在20℃到200℃之间范围内的温度历时1分钟到60分钟之间持续时间。
13.根据权利要求1所述的方法,其特征在于,所述漂洗步骤包括在水或酒精中进行漂洗。
14.根据权利要求1所述的方法,其特征在于,在所述预定位置处(111、112)提供与金属氧化物半导体层(11)物理接触的还原剂以及诱导还原剂和金属氧化物半导体层(11)之间的化学还原反应包括:使金属氧化物半导体层在预定位置处与溶解在液体内的化学还原剂物理接触。
15.根据权利要求1所述的方法,其特征在于,在所述预定位置处(111、112)提供与金属氧化物半导体层(11)物理接触的还原剂以及诱导还原剂和金属氧化物半导体层(11)之间的化学还原反应包括:使金属氧化物半导体层在预定位置处与气相化学还原剂物理接触。
16.在PET类型、PEN类型或PC类型的低成本柔性基板(10)上执行的根据权利要求1所述的方法。
17.如权利要求1所述的方法,其特征在于,所述影响所述预定位置处(111、112)所述金属氧化物半导体层的化学组份包括降低所述金属氧化物半导体层(11)的含氧量。
18.如权利要求1所述的方法,其特征在于,增加金属氧化物半导体层(11)电导率包括增加金属氧化物半导体层表面部分的电导率,所述表面部分具有10纳米到40纳米的厚度。
19.如权利要求1所述的方法,其特征在于,增加金属氧化物半导体层(11)电导率包括增加贯穿金属氧化物半导体层整个厚度的电导率。
20.如权利要求1所述的方法,其特征在于,进一步包括在绝缘层上提供所述金属氧化物半导体层,并且其中增加金属氧化物半导体层电导率包括增加贯穿金属氧化物半导体层整个厚度及所述绝缘层至少一部分中的电导率。
21.如权利要求1所述的方法的应用,用于制造具有金属氧化物半导体有源层(11)的薄膜晶体管,以供局部增加与源极区(111)和漏极区(112)对应的预定位置处的电导率,藉此改善来自源极接触和漏极接触的电荷注入。
22.用于制造自对准顶栅极薄膜晶体管的根据权利要求21所述的应用。
CN201380024133.6A 2012-05-09 2013-04-23 用于增加金属氧化物半导体层的电导率的方法 Expired - Fee Related CN104272461B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261644855P 2012-05-09 2012-05-09
US61/644,855 2012-05-09
US201261699146P 2012-09-10 2012-09-10
US61/699,146 2012-09-10
PCT/EP2013/058390 WO2013167374A1 (en) 2012-05-09 2013-04-23 Method for increasing the electrical conductivity of metal oxide semiconductor layers

Publications (2)

Publication Number Publication Date
CN104272461A CN104272461A (zh) 2015-01-07
CN104272461B true CN104272461B (zh) 2017-08-08

Family

ID=48289090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380024133.6A Expired - Fee Related CN104272461B (zh) 2012-05-09 2013-04-23 用于增加金属氧化物半导体层的电导率的方法

Country Status (5)

Country Link
JP (1) JP6077109B2 (zh)
KR (1) KR102056407B1 (zh)
CN (1) CN104272461B (zh)
TW (1) TWI593118B (zh)
WO (1) WO2013167374A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
TWI649900B (zh) * 2015-02-04 2019-02-01 億光電子工業股份有限公司 Led封裝結構及其製造方法
KR102522595B1 (ko) 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
CN106024608B (zh) * 2016-05-26 2019-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN106941082B (zh) * 2017-03-21 2020-02-28 京东方科技集团股份有限公司 氧化物半导体及氧化物薄膜晶体管制备方法和显示面板
JPWO2018215878A1 (ja) * 2017-05-26 2020-03-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN107706199B (zh) * 2017-09-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制作方法
US10818801B2 (en) 2017-12-29 2020-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor and manufacturing method thereof
CN108172630A (zh) * 2017-12-29 2018-06-15 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN113972236A (zh) * 2020-07-23 2022-01-25 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置
CN112420849A (zh) * 2020-11-09 2021-02-26 昆山龙腾光电股份有限公司 金属氧化物薄膜晶体管及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475097A (en) * 1977-11-26 1979-06-15 Matsushita Electric Ind Co Ltd Providing lower resistance of conductive material
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102939658B (zh) * 2010-06-01 2014-03-26 夏普株式会社 薄膜晶体管
WO2012002573A1 (ja) * 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
KR102056407B1 (ko) 2019-12-16
WO2013167374A1 (en) 2013-11-14
JP6077109B2 (ja) 2017-02-08
TWI593118B (zh) 2017-07-21
TW201403828A (zh) 2014-01-16
CN104272461A (zh) 2015-01-07
JP2015519745A (ja) 2015-07-09
KR20150018501A (ko) 2015-02-23

Similar Documents

Publication Publication Date Title
CN104272461B (zh) 用于增加金属氧化物半导体层的电导率的方法
Marrs et al. Control of threshold voltage and saturation mobility using dual-active-layer device based on amorphous mixed metal–oxide–semiconductor on flexible plastic substrates
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
EP1581968A4 (en) INTEGRATED ANATFUSE STRUCTURE FOR FINFET AND CMOS DEVICES
CN104600077B (zh) 用于液晶显示装置的阵列基板及其制造方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
CN105575803B (zh) 场效应晶体管的制造方法
KR101736260B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
CN105409003B (zh) 用于改善金属氧化物半导体层的导电率的方法
WO2021037335A1 (en) A negative quantum capacitance field effect transistor
US10418490B2 (en) Field effect transistor and manufacturing method thereof
CN104867834A (zh) 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法
JP6613314B2 (ja) 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
TW201205810A (en) Method of manufacturing thin film transistors and transistor circuits
KR20190114551A (ko) 수직 구조 박막 트랜지스터의 제조 방법
CN104716193A (zh) 一种薄膜晶体管及其制备方法和应用
Li et al. Back-channel etched double layer in-WO/In-W-Zn-O thin-film transistors
CN214012946U (zh) 一种二维半导体晶体管结构
BR102020024866A2 (pt) Método de fabricação de sensor utbb soi mosfet e dispositivo sensor utbb soi mosfet
CN109427569B (zh) 薄膜晶体管和场效应二极管的制备方法
CN105977286B (zh) 纳米锡化物多有源层结构高性能晶体管
CN108206139A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
TW202230798A (zh) 半導體元件
JP2014222690A (ja) 半導体装置
KR20190114552A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170808

Termination date: 20210423