JP6077109B2 - 金属酸化物半導体層の電気伝導性を増加させる方法 - Google Patents

金属酸化物半導体層の電気伝導性を増加させる方法 Download PDF

Info

Publication number
JP6077109B2
JP6077109B2 JP2015510711A JP2015510711A JP6077109B2 JP 6077109 B2 JP6077109 B2 JP 6077109B2 JP 2015510711 A JP2015510711 A JP 2015510711A JP 2015510711 A JP2015510711 A JP 2015510711A JP 6077109 B2 JP6077109 B2 JP 6077109B2
Authority
JP
Japan
Prior art keywords
metal oxide
oxide semiconductor
semiconductor layer
layer
reducing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015510711A
Other languages
English (en)
Other versions
JP2015519745A (ja
JP2015519745A5 (ja
Inventor
ロベルト・ミュラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2015519745A publication Critical patent/JP2015519745A/ja
Publication of JP2015519745A5 publication Critical patent/JP2015519745A5/ja
Application granted granted Critical
Publication of JP6077109B2 publication Critical patent/JP6077109B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、金属酸化物半導体層の電気伝導性を局所的に増加させる方法、金属酸化物半導体系薄膜トランジスタ、および金属酸化物半導体系薄膜トランジスタの製造方法に関する。
例えば、ガリウム・インジウム・亜鉛・酸化物(GIZOまたはIGZO)薄膜トランジスタのような、金属酸化物半導体薄膜トランジスタを作製する場合、電荷注入を改良し、コンタクト抵抗を低減するために、半導体材料の電気伝導性を局所的に、特にソースコンタクト領域およびドレインコンタクト領域に対応する位置で、増加させる必要がある。
GIZOの電気伝導性を(局所的に)増加するために、例えば不純物のイオン注入や拡散によるドーピング、またはアルゴンプラズマ処理やNHプラズマ処理のような、多くの方法が知られている。
US2012/0001167では、金属酸化物半導体薄膜トランジスタの製造方法が記載され、この方法では、金属酸化物半導体層の電気伝導性を局所的に増加させるために、代わりの方法が使用される。金属酸化物半導体層のドーピング後に、ゲート絶縁体およいゲート電極、Ti、Al、またはInのような金属からなる金属膜が形成され、金属膜は10nm以下の膜厚を有する。次に、例えば300℃の温度で、酸素含有雰囲気中で、熱処理が行われる。この熱処理の結果、金属膜は酸化される。金属膜の酸化反応において、金属酸化物半導体層のソース領域およびドレイン領域に含まれる酸素の一部が、金属膜に移動する。結果として、ソース領域およびドレイン領域の酸素濃度が減少し、金属酸化物半導体層の上部で低抵抗領域を形成する。金属膜の厚さは約10nm以下であり、酸素含有雰囲気中で熱処理する間に、金属膜は完全に酸化される。これにより、酸化されない金属を除去するためにエッチング工程を行う必要がなくなる。US2012/0001167に記載されたこの方法は、例えば300℃のオーダーのような、少なくとも200℃の温度を必要とする。それゆえに、この方法は、例えばPET(ポリエチレン・テレフタレート)、PEN(ポリエチレン・ナフタレート)、およびPC(ポリカーボネート)のような低コストのフレキシブル基板とは互換性がなく、PI(ポリイミド)、PES(ポリエーテル・スルホン)、またはPEEK(ポリエーテル・エーテル・ケトン)のような増加した熱安定性および/または化学安定性を有するより貴重なプラスチックホイルが必要かも知れない。この方法は、また、酸化されない金属を除去するエッチング工程を行う必要性を避けるために、金属層の膜厚を良好に制御する必要がある。
所定の発明の形態は、金属酸化物半導体層の電気伝導性を局所的に増加させる方法に関し、この方法は、200℃を超えない温度、または約200℃を超えない温度、または200℃より低い温度で行われ、プロセスの複雑さは、従来の方法に比較して低減される。
本開示の第1の形態では、所定の位置で金属酸化物半導体層の電気伝導性を増加させる方法が記載され、この方法は、所定の位置で金属酸化物半導体層に物理的に接触するように還元剤を提供し、還元剤と金属酸化物半導体層との間で化学的還元反応を誘起し、これにより所定の位置で金属酸化物半導体層の化学組成に影響を与える工程を含む。
第1の発明の副形態は、所定の位置で金属酸化物半導体層の電気伝導性を増加させる方法に関し、この方法は、所定の位置で、アルカリ金属(例えばNi、Na、K、Rb、CsまたはFrのいずれかまたはいずれかの組み合わせ)またはアルカリ土類金属(例えばBe、Mg、Ca、Sr、Ba、またはRaのいずれか、またはいずれかの組み合わせ)を含む還元層を、金属酸化物半導体層と物理的に接触するように形成する工程と、還元層と金属酸化物半導体層との間で還元反応を誘起し、これにより所定の位置で金属酸化物半導体層の化学組成の影響を与え、例えば所定の位置で金属酸化物半導体層の酸素含有量を低減する工程と、還元層または過度の還元層および還元反応からの反応生成物または副生成物を除去するリンス工程とを含む。
リンス工程は、例えば水のような液体の中で軽く洗浄することにより除去する工程である。
他の形態では、還元層と金属酸化物半導体層との間の化学的還元反応を誘起する工程は、約20℃〜約200℃の温度でアニールを行う工程を含む。アニール工程は、不活性雰囲気または真空中(例えば、約10−6Torr〜約10−8Torrの圧力、即ち約1.33×10−4Pa〜約1.33×10−6Paの圧力)で行われても良い。
他の形態では、還元層と金属酸化物半導体層との間の化学的還元反応を誘起する工程は、還元層の形成後、所定の時間、例えば約1分間〜約5時間、例えば約15分間〜約2時間、待つ工程を含む。待つ工程は、例えば還元層が形成されたチャンバ中にサンプルを保持する工程を含む。待つ工程は、真空中で行われても良く、約10−6Tprr〜約10−8Torr、即ち約1.33×10−4Pa〜約1.33×10−6Paで行われても良い。待つ工程は、例えば、約−50℃〜約+50℃の温度で行われる。
還元層と金属酸化物半導体層との間の化学的還元反応を誘起する工程は、本開示の形態にかかる待つ工程を含み、続いて本開示の形態にかかるアニール工程を含んでも良い。
1つの形態では、金属酸化物半導体層の電気伝導性を増加させる工程は、金属酸化物半導体層の表面部分、約10nm〜数10nmの膜厚の表面部分で、例えば10nm〜40nmの膜厚のような約10nm〜約40nmの膜厚の電気伝導性を増加させる工程を含む。他の形態では、金属酸化物半導体層の電気伝導性を増加させる工程は、金属酸化物半導体層の膜厚全体の電気伝導性を増加させる工程を含んでも良い。
1つの形態では、この方法は、好都合に、ソース領域およびドレイン領域に対応する所定の位置で電気伝導性を局所的に増加させ、これによりソース領域およびドレイン領域からの電荷注入を改良するための、金属酸化物半導体活性層を有する薄膜トランジスタの製造プロセスに使用できる。1つの形態では、方法は、セルフアラインのトップゲート薄膜トランジスタの製造プロセスで使用することができる。
1つの形態では、この方法は、例えばダイオードまたはトランジスタ−ダイオードのような他の金属酸化物半導体系デバイスにおいて、コンタクトからの電荷注入を改良するための製造プロセスでも使用できる。
金属酸化物半導体層は、例えば、ガリウム・インジウム・亜鉛・酸化物(GIZO)、または他の金属酸化物系半導体、例えば以下の化合物(化学量論の表記無し):ZnO、ZnSnO、InO、InZnO、InZnSnO、LaInZnO、GaInO、HfInZnO、MgZnO、LaInZnO、TiO、TiInSnO、ScInZnO、SiInZnO、およびZrInZnO、ZrZnSnOを含んでも良い。しかしながら、本開示はこれに限定されるものではなく、1の形態のこの方法は、当業者に知られた他の好適な金属酸化物半導体を用いて使用することができる。一般には5nm〜50nmの膜厚のそれらの半導体層は、例えばスパッタリング、熱蒸着、パルスレーザー堆積、および前駆体溶液のスピンキャスティング、インクジェットプリンティング、またはドロップキャスティングのような多くの方法で形成することができる。
アルカリ金属またはアルカリ土類金属を含む還元層は、連続層である。1の形態では、還元層は、不連続層でも良く、即ち、複数の(ナノ)アイランドで形成されても良い。
アルカリ金属またはアルカリ土類金属を含む還元層は、例えばアルカリ金属またはアルカリ土類金属からなる。代わりに、還元層は、アルカリ金属またはアルカリ土類金属を含む合金を含んでも良い。
1つの形態では、化学的還元反応は、金属酸化物半導体層を所定の位置で、例えばチオ硫酸ナトリウム(Na)またはヒドラジンの水溶液、または(エーテル溶剤のような)有機溶剤中のナトリウム・ナフサレニド溶液またはナトリウムナ・アセナプテナイド(sodium acenaphthenide)溶液のような、液体中に溶解した化学的還元剤、または(例えばヒドラジンのような)気相中の化学的還元剤に、物理的に接触させることにより誘起しても良い。
アルカリ金属またはアルカリ土類金属を含む還元層を含む層の膜厚は、約5nm〜約50nmまたは約5nm〜約25nmのような、約1nm〜約100nmの範囲でも良い。
アニール工程は、約20℃〜約200℃の範囲の温度で、約1分〜約1時間の範囲のアニール時間で行われる。1つの形態では、雰囲気との望まない反応によるアルカリ金属またはアルカリ土類金属の消費を避けるために、アニール工程は不活性雰囲気下で行われ、例えば残存する水や水蒸気からの酸素による酸化を防止する。アニール工程は、例えば、水蒸気および酸素の吸収剤を有するアルゴンまたは窒素(またはヘリウム、ネオン、クリプトン、キセノン)が充填されたグローブボックス中で行われる。ヘリウムのような他の気体が、不活性雰囲気を形成するために使用されても良い。化学的に反応性の低い金属(例えばカルシウム)を含む還元層を用いる具体例では、不活性雰囲気として窒素ガスが使用されても良い。他の形態では、雰囲気(例えば酸素、水蒸気、水)との望まない反応によるアルカリ金属またはアルカリ土類金属の消費を避けるために、所定の期間(例えば、約1分〜約5時間、例えば約15分〜約2時間)、サンプルは真空中(待ち工程)に保持されても良く、約1.33×10−4Pa〜1.33×10−6Paの範囲の圧力で、約−50℃〜約+50℃の範囲の温度に保持されても良い。
1つの形態では、リンスプロセスはリンス手段を用いて行われ、例えばリンス手段は水である。しかしながら、本開示は、これに限定されるものではなく、リンスプロセスは、例えばアルコールのような他の液体を用いて行われても良い。
金属酸化物半導体層の導電性が、約200℃より低い温度、例えば約150℃以下の温度で、大きく改良され、例えば少なくとも約3桁改良されることが、1つの発明の形態の長所である。それゆえに、1つの形態のこの方法は、例えばPET、PEN、またはPCのような、低コストのフレキシブル基板の使用と互換性がある。
例えば水を用いたリンス工程を行うことにより、未反応の金属が容易に除去できることは、1つの発明の形態の長所である。酸素またはオゾンを含む雰囲気中での酸化工程、または未反応の金属を除去するためのエッチング工程を行う必要が無いことが、1つの発明の形態の長所である。
また、反応生成物(例えば反応した金属)は、リンス工程を行うことで除去できることは、1つの発明の形態の長所である。いくつかの具体例では、反応生成物(例えば反応した金属)は、水を用いたリンス工程を行うことにより容易に除去できる。例えば、Caを含む還元層を使用する場合、還元層と金属酸化物層との間の化学的還元反応はカルシウム酸化物を形成し、これは水中で良好な溶解度を有する。他の具体例では、Mgを含む還元層を使用する場合、反応生成物(例えば酸化マグネシウム)は、酸を用いたリンス工程を行うことで除去できる。
1の形態にかかる方法で使用した金属は、還元層の金属と金属酸化物半導体との間の界面に、下層の金属酸化物半導体層との更なる反応を阻止または防止するコンパクトな酸化物層を形成しないことが長所である。それゆえに、金属を含む層の良好な膜厚制御は必要とならない。
還元層と金属酸化物半導体層との間の化学的還元反応は、自己限定的ではなく(更なる反応を阻止または防止できるコンパクトな酸化物層の形成が無い)、これにより、他の方法に比較して、(深さ方向に、即ち金属酸化物半導体層の表面に実質的に垂直な方向に)より大きな部分で金属酸化物半導体層の電気伝導性を増加させることができる。より大きなこの部分は、深さ方向に、50%より大きな部分、または60%より大きな部分、または70%より大きな部分、または80%より大きな部分、または90%より大きな部分、または100%の部分を含む。
本発明の第2の副形態では、還元層の使用が避けられる。この方法は、次に、所定の位置で、金属酸化物半導体層と物理的に接触するように還元層を提供し、還元層と金属酸化物半導体層との間で化学的還元反応を誘起する工程が、金属酸化物半導体層を、所定の位置で、溶液中に溶けた化学的還元剤に物理的に接触させる工程を含む。効果は、第1の副形態と関連して記載された効果と類似する。
第3の副形態では、また、還元層を用いることなく、所定の位置で、金属酸化物半導体層と物理的に接触するように還元剤を提供し、還元剤と金属酸化物半導体層との間で化学的還元反応を誘起する工程が、金属酸化物半導体層を、所定の位置で、気相中の化学的還元剤に物理的に接触させる工程を含む。効果は、第1の副形態と関連して記載された効果と類似する。
1つの発明の形態では、化学的還元反応は、金属酸化物半導体層の全体の膜厚を通って電気伝導性を増加させ、加えて、例えば金属酸化物半導体層の下のシリコン酸化物層またはアルミニウム酸化物層のような誘電体層のような絶縁層(の一部)の電気伝導性を大きくする。トップゲートのトランジスタ形状の場合、例えば金属酸化物半導体層の下のシリコン酸化物層またはアルミニウム酸化物層のような誘電体層のような絶縁層の還元反応は、特徴的である。なぜならば、これにより、ソースコンタクトおよびドレインコンタクトはより導電性が高くなり、セルフアラインの底部コンタクトを形成できるからである。
本発明の第2の形態では、金属酸化物半導体活性層を有する薄膜トランジスタを形成するために、ソース領域およびドレイン領域に対応する所定の位置で局所的に電気伝導性を増加させ、これにより、一般にはソース領域およびドレイン領域の上に形成されるソースコンタクトおよびドレインコンタクトからの電荷注入を改良する、第1の形態にかかる方法の使用が開示される。
第1の形態にかかる方法は、セルフアラインのトップゲート薄膜トランジスタの作製のために使用される。
様々な発明の形態の所定の目的および長所が、上で述べられた。もちろん、そのような目的または長所の全てが、開示の特別な具体例に関して達成される必要はないことが理解されるであろう。このように、例えば、本開示は、ここで教示または示唆された他の目的や長所を達成する必要なしに、ここで教示された1つの長所や複数の長所を達成または最適化できる方法で具体化または実施できることを、当業者は理解するであろう。更に、この概要は単に例示であり、本開示の範囲を限定することを意図するものではないことが理解されるであろう。機構と操作方法の双方に関する本開示は、その長所と特徴とともに、添付の図面と共に読んだ場合に、以下の詳細な説明を参照することにより最も理解されるであろう。
異なる処理後で、150℃での異なるアニール時間のGIZO層の測定した抵抗を示す。 アニール温度の関数として、Ca層の蒸着前後のGIZO層の測定された抵抗を示す。 1つの具体例に関する金属酸化物半導体薄膜トランジスタの製造方法の工程を示す。 1つの具体例に関する金属酸化物半導体薄膜トランジスタの製造方法の工程を示す。 1つの具体例に関する金属酸化物半導体薄膜トランジスタの製造方法の工程を示す。 1つの具体例に関する金属酸化物半導体薄膜トランジスタの製造方法の工程を示す。 1つの具体例に関する金属酸化物半導体薄膜トランジスタの製造方法の工程を示す。 1つの具体例に関するカルシウム処理後の基板(GIZOオンSiO)の光学顕微鏡写真を示す。カルシウムはシャドーマスクを通して蒸着される。より暗い領域は、シャドーマスクの開口部に対応する。 Ca処理されたGIZOソース/ドレインコンタクトを有するトランジスタで行われた電気的測定を示す。上のグラフは変換特性で、下のグラフは出力特性である。 GIZOの膜厚とコンタクトパッド間の間隔を関数とした、2つの金のトップコンタクトパッドの間の、Ca処理されたGIZO(オンSiO)の電気抵抗率を示す。 Ca処理されたGIZO基板(SiO誘電体上の60nmGIZO)について、インジウム、ガリウム、亜鉛、およびカルシウムの(飛行時間型二次イオン質量分析による)元素深さプロファイルを示す。 Ca処理されたGIZOソース/ドレインコンタクトを有するリソグラフィパターニングされたトランジスタによる5つの変換カーブを示す。
参照符号は、本開示の範囲を限定するものと解釈すべきではない。
異なる図面において、同一参照場符号は同一または類似要素を示す。
以下の詳細な開示において、多くの特別な細部は、開示の全体の理解と、特定の具体例においてそれがどのように実際されるかを提供するために記載される。しかしながら、本開示は、そのような特定の細部無しでも実施できることが理解される。他の例では、本開示を不明確にしないために、公知の方法、手続きおよび技術は、詳しくは記載されない。本開示は、特定に具体例に関して、所定の図面を参照しながら説明されるが、本開示はこれに限定されるものではない。ここに含まれ記載された図面は模式的であり、本開示の範囲を限定するものではない。図面において、図示目的で、いくつかの要素の大きさは誇張され、縮尺通りではない。
更に、本開示における第1、第2、第3等の用語は、類似の要素の間で区別するために使用され、一時的、空間的双方の、順序付けまたは他の方法による順序を表す必要はない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された開示の具体例は、ここに記載や図示されたものと異なる順序によっても操作できることを理解されるであろう。
更に、開示中の上、下、上に、下に等の用語は、記載目的で使用され、相対的な位置を示す必要はない。そのように使用された用語は、適当な状況において交換可能であり、ここに記載された開示の具体例は、ここで記載または図示されたものと異なる配置で操作可能であることが理解される。
請求の範囲で使用される「含む(comprising)」の用語は、それ以降に列挙された手段に限定するものと解釈すべきではなく、他の要素や工程を排除しない。言及された長所、数字、工程、または組成の存在は、言及された通りに特定して解釈され、1またはそれ以上の他の長所、数字、工程、または組成、またはそれらのグループのその存在または追加を除外しないことが必要である。このように、「手段AおよびBを含むデバイス(a device comprising means A and B)」は、成分AおよびBのみからなるデバイスに限定すべきではない。
所定の位置で金属酸化物半導体層の電気伝導性を増加させるための1つの具体例にかかる方法は、所定の位置で、アルカリ金属(Li、Na、K、Rb、CsまたはFr)またはアルカリ土類金属(Be、Mg、Ca、Sr、Ba、またはRa)を含む還元層を、金属酸化物半導体層と物理的に接触するように形成する工程と、還元層と金属酸化物半導体層との間で化学的還元反応を誘起し、これにより、例えば金属酸化物半導体層の酸素含有量を減少させ、または金属酸化物半導体層中の金属イオンの酸化状態を減少させるように、金属酸化物半導体層の化学的組成に影響を与える工程と、還元層(他の見方では、起こりうる過剰な還元層)や還元反応の反応生成物(他の見方では、反応副生成物)を除去するリンスを行う工程と、を含む。
1の形態では、還元層と金属酸化物半導体層との間で化学的還元反応を誘起する工程は、約20℃〜約200℃の範囲の温度で、アニール工程を行う工程を含む。アニール工程は、不活性雰囲気、または真空中(例えば、約10−6Torr〜約10−8Torrの圧力、特に約1.33×10−4Pa〜約1.33×10−6Paの圧力)で行われても良い。アニール工程の時間は、例えば5分間〜30分間である。
他の形態では、還元層と金属酸化物半導体層との間で化学的還元反応を誘起する工程は、還元層の形成後、所定の時間、例えば約1分間〜約5時間、例えば約15分間〜約2時間、待つ工程を含む。待つ工程は、例えば還元層が形成されたチャンバ中にサンプルを保持する工程を含んでも良い。待つ工程は、真空中で行われても良く、約10−6Tprr〜約10−8Torr、または約1.33×10−4Pa〜約1.33×10−6Paで行われても良い。待つ工程は、例えば、約−50℃〜約+50℃の温度で行われる。
還元層と金属酸化物半導体層との間で化学的還元反応を誘起する工程は、本開示の形態にかかる待つ工程を含み、続いて本開示の形態にかかるアニール工程を含んでも良い。
1つの具体例の方法は、例えばソース領域およびドレイン領域に対応する所定の位置で、電気伝導性を局所的に増加させて、これにより電荷注入を改良するために、金属酸化物半導体活性層を有する薄膜トランジスタの製造プロセスで特徴的に使用できる。
1つの具体例の方法は、更に、金属酸化物半導体層が、ガリウム・インジウム・亜鉛・酸化物(GIZOまたはIGZO)層であり、還元層がCa層である具体例について記載される。しかしながら、本開示はこれに限定されるものではなく、他の金属酸化物半導体層および/または還元層を使用しても良い。
名目上15nm膜厚のGIZO層が、Ga:In:Znの比が1:1:1のターゲットから、2cm×2cmの四角形の基板上の100nm膜厚のシリコン酸化物層の上にスパッタされて実験が行われた。(基板の1つの角と基板の対向する角との間で測定された)堆積したままのGIZO層の抵抗は、200メガオームより高いことが見出され、使用されるマルチメータの目盛の上限を超えた。図1は、異なるシーケンス処理後、窒素充填グローブボックスの内側で150℃のホットプレート上での異なるアニール時間(0分はアニール無し)について、GIZO層の測定された抵抗を示す。即ち、20nm膜厚Ca層の熱蒸着(蒸着速度:1オングストローム/秒)を行い、続いて水中で短いリンスを行い、窒素中で乾燥させた後;水中で5分間の追加のリンスと窒素で乾燥させた後;1晩空気中に追加の保持を行った後;2時間70℃の水中で追加の処理を行い、窒素で乾燥させた後;および空気中の様々な保持時間(6日、12日、19日)の後。結果は、Ca堆積直後に抵抗が大きく減少することを示す。しかしながら、延長された空気中での保持は、再び導電性を大きく損なうこととなる。アニール時間が長いほど、導電性の損失は小さくなる。
図2は、Ga:In:Znの比が1:1:1のターゲットから、2cm×2cmの四角形の基板上の100nm膜厚のシリコン酸化物層の上にスパッタされた名目上15nm膜厚のGIZO層の、測定された抵抗を示す。実線は、Ca蒸着の無い初期抵抗を示す。黒四角は、(1オングストローム/秒の速度の熱蒸着で得られた)20nm膜厚のCa層の蒸着(25℃)に続き、窒素が充填されたグローブボックスの内側で異なる温度のホットプレート上で15分間アニールし、水を用いてリンスし、窒素流で乾燥させた後の抵抗を示す。抵抗の減少は、25℃のアニール温度で既に観察されている。より低い抵抗が、100℃と150℃のアニール後に観察された。
1つの具体例の方法は、更に、ソース領域およびドレイン領域がゲートに対してセルフアラインである(セルフアライントップゲート構造)薄膜トランジスタの製造プロセスとの関連で述べられる。ゲートとソース/ドレイン領域との間の寄生容量を低減できることが、そのような製造プロセスの長所である。しかしながら、本開示は、それに限定されるものではなく、他の薄膜トランジスタおよび/または他の金属酸化物半導体層および/または他の金属酸化物半導体系デバイスの製造に使用できる。
図3〜図7は、1つの具体例にかかる金属酸化物半導体薄膜トランジスタの製造方法のプロセス工程を示す。
最初の工程では、図3に示すように、GIZO層のような金属酸化物半導体層が、基板10の上に、例えばスパッタ、レーザーアブレーション、または前駆体溶液のスピンコーティングにより形成される。GIZO層の膜厚は、例えば約10nmのオーダー、または約15nm〜約20nm、例えば10nm〜20nmであるが、他の好適な膜厚を使用しても良い。図3に示される例では、GIZO層は、トランジスタの活性層11を形成する製造プロセスのこのステージでパターニングされる。しかしながら、本開示はこれに限定されるものではない。例えば、GIZO層は、例えばソースコンタクトおよびドレインコンタクトの形成後のような、製造プロセスの後のステージでパターニングされても良い。
次に、ゲート絶縁層および続いてゲート電極層は、基板10と活性層11の上に形成される。ゲート電極層およびゲート絶縁層は、次にパターニングされて、ゲート電極13およびゲート絶縁体12を形成し、これによりゲートの下の活性層11のチャネル領域110(図4)、ソース領域111およびドレイン領域112を形成する。
次に、金属酸化物半導体層11のソース領域111およびドレイン領域112は、1つの具体例にかかる方法を用いて処理される。図5に示すように、例えばCaのような、アルカリ金属またはアルカリ土類金属を含む還元層14が、基板10、ソース領域111、ドレイン領域112、およびゲート電極13の上に形成される。次に、アニール工程が約20℃〜約200℃の範囲の温度で行われ、還元層14と直接物理的に接触する金属酸化物半導体層11、即ち金属酸化物半導体層11のソース領域111およびドレイン領域112の、局所的な化学的還元を行う。この還元は、ソース領域111とドレイン領域112の中に、金属酸化物半導体層11(の表面部分)の導電性の増加した領域151、152を形成する(図6)。これらの導電性の増加した領域は、自動的にゲート領域にアライメントされる(セルフアライン)。
次の工程では、還元層14が例えば水中でリンスされて(他の見方では、未反応部分または過剰の還元層材料)(図7)、薄膜トランジスタを仕上げるために、更なるプロセス工程が行われる。例えば、誘電体層またはカプセル層が、図7に示すように構造の上に形成され、続いてコンタクトを形成する必要がある位置で、この誘電体層またはカプセル層中にバイアを形成し、例えばソースコンタクトおよびドレインコンタクト(図示せず)を形成するために、好適な金属でバイアを充填する。しかしながら、他の好適なプロセス工程が、トランジスタ構造の完成のために使用されても良い。
1つの具体例の方法の、GIZOトランジスタへの有用性を表す実験は、アルミニウムバックゲートを有するドープされたシリコンダイの上に約120nm膜厚のSiO誘電体層を有し、その上に半導体GIZO層を含む基板を用いて行われた。基板は、アセトンとイソプロピルアルコールを用いた連続したリンスにより最初に洗浄し、その後に窒素流で乾燥した。金属カルシウム(約20nm膜厚)が、1オングストローム/秒の速度で、(1:1:1のGa:In:Znターゲットからスパッタにより得られた)半導体GIZOの上に、高真空中(約10−7Torr)で、シャドーマスクを通して蒸着された。金属の蒸着後、化学的還元反応を起こさせるために、基板は更に約30分間、高真空チャンバ中に保持された。次に、基板はグローブボックスから除去され、アニール工程無しに直接、リンスのための脱イオン化されたウオーターバス中に約10分間配置された。窒素流を用いて乾燥させた後において、金属カルシウムに接触した基板の領域と、金属に露出しない領域との間で、明確な違いが既に裸眼により観察できた。これは、完全なカルシウム処理後の基板(GIZOオンSiO)の光学顕微鏡写真を示す図8に示される。暗い領域はシャドーマスクの開口部に対応し、そこを通ってCaが蒸着された。
対応するトランジスタの電気測定は、制御された雰囲気下で、約1ppmより低い酸素と水分の含有量を有する窒素充填グローブボックス内で行われた。共通バックゲートが測定チャックでコンタクトされ、ソースコンタクトおよびドレインコンタクトとなるカルシウム処理領域が、ステンレス鋼のプローブ針で直接コンタクトされた。窒素充填グローブボックスの中で、追加のホットプレート加熱が45分間、100℃で行われ、例えば上述のリンス工程の結果のような、水の痕跡を基板から除去した。名目上のチャネル長が200マイクロメータのトランジスタは、図9に示すように、約19cm/(V・s)までで飽和移動度となった。図9の上図は、トランジスタの変換特性を示し、一方、図9の下図は、トランジスタの出力特性を示す。同一基板の多くのトランジスタについて、移動度および閾値電圧の再現性は良好であった。
任意的な保持または高真空下での待ち時間の影響を調べるために、更なる実験が行われた。130nm膜厚のSiO誘電体上の、様々な名目上の膜厚(13nm、26nm、40nm、および60nm)の(Ga:In:Znの比が1:1:1のターゲットからスパッタされた)GIZO基板に対して、Ca処理(1オングストローム/秒の速度で20nmの蒸着)が行われた。Ca堆積の直後に、1つのランの基板が真空チャンバから取り出され、窒素が充填されたグローブボックスの内側で、ホットプレートの上で30分間、150℃まで加熱した。一方、第2のランでは、基板は高真空下で30分間保持され、ホットプレート上での熱処理は行われなかった。双方のランの基板は、その後、脱イオン水浴中で10分間リンスを行い、続いて窒素流で乾燥させる同じ方法で処理された。光学顕微鏡(100倍の対物倍率)による検査では、30分間真空下で保持された基板では、スポットの存在が見出されたが、一方で、Ca堆積の直後に熱処理を行った基板では、同様のスポットは見出されなかった。走査電子顕微鏡による基板の検査では、真空下で保持された基板について、Ca堆積直後に熱処理が行われた基板と比較して、多量のヒロックとボイドの存在が見出された。(オームメーター位置で)マルチメーターのプローブチップを接触させることで測定した電気抵抗は、Ca堆積直後の熱処理を含むランの基板についても、より低くなった。より正確には、抵抗測定は、異なるGIZO膜厚を有するCa処理基板上に、矩形の金コンタクトパッド(50nm膜厚の蒸着された金で2ミリメータの長さ、パッド間の名目上の間隔は100μmまたは200μm)を堆積させることにより、熱処理を含むランに対して行われた。図10に示すように、13nmGIZO基板から26nmGIZO基板まで、抵抗は大きく減少し、一方、より厚いGIZO層に対しては殆ど抵抗のばらつきは観察されない。
名目上60nm膜厚のGIZO層を有するCa処理基板について、更に、飛行時間型二次イオン質量(TOF−SIMS)分析が行われた。図11に記載されたTOF−SIMSプロファイルに示されるように、カルシウムがGIZO層中に存在し、その濃度は、GIZOの上部から約20〜30nmの深さまで急激に減少する。
GIZOトランジスタに対する1つの具体例の方法の有用性を示す実験は、アルミニウムバックゲートを有するドープされたシリコンダイの上の約130nm膜厚の熱SiO誘電体層の上に、(1:1:1のGa:In:Znターゲットからのスパッタにより得られた)半導体GIZO層を含む基板を用いて行われた。基板は、最初に、アセトンおよびイソプロピルアルコールを用いた連続リンスを行い、その後に窒素流で乾燥を行って洗浄した。次に、スピンコーティングにより基板上にフォトレジストが堆積され、120℃で2分間加熱された。次に、フォトリソグラフィおよび現像液中の現像によりフォトレジストがパターニングされ、ソースフィンガー、ドレインフィンガー、およびコンタクトパッドに対応する領域が開口された。(約20nm膜厚の)カルシウムが、次に、高真空(約10−7Torr)下で、1オングストローム/秒の速度で、基板上のシャドーマスクとして働くフォトレジストを通して蒸着された。金属の蒸着直後に、基板は、真空チャンバから取り出され、窒素が充填されたグローブボックス中のホットプレート上で、30分間、120℃で加熱された。次に、基板はグローブボックスから取り出され、脱イオン水浴中で約10分間リンスされた。窒素流を用いた乾燥後、基板は、100℃で100分間、窒素が充填されたグローブボックスの内側で、ホットプレート上で加熱され、例えば上述のリンス工程の結果である水の痕跡を、基板から除去した。パターニングされたフォトレジストは、この時点で、基板上のソースおよびドレインを特定するという実用的な目的のためにまだ存在するが、この存在は、Ca処理されたGIZOのソースコンタクトおよびドレインコンタクトを有するGIZOトランジスタの操作には必要ではない。対応するトランジスタの電気測定は、制御された雰囲気下で、約1ppmより低い酸素と水分の含有量を有する窒素充填グローブボックス内で行われた。共通バックゲートが測定チャックでコンタクトされ、ソースコンタクトおよびドレインコンタクトに対応するカルシウム処理された領域が、ステンレス鋼のプローブ針で直接コンタクトされた。5マイクロメータの名目上のチャネル長を有するトランジスタは、約1.2cm/(V・s)の範囲で明らかな飽和移動度となった。図12の5つの異なるトランジスタに示すように、移動度および閾値電圧の再現性は、同じ基板の多くのトランジスタで良好であった。
先の記載は、本開示の所定の具体例を詳しく述べる。しかしながら、当然に、いかに詳しく先の記載がテキスト中に表されても、本開示は多くの方法で実施しうる。本開示の所定の特徴または形態を記載する場合の、特定の用語の使用は、長所の特定の特徴や、この用語が関連する本開示の形態を含むように、この用語がここで再定義されることを暗示するものと取るべきではない。
多くの具体例に適用されるように本開示の新規な長所が上記詳細な記載に示され、記載され、指摘されるが、記載されたデバイスまたはプロセスの形態や細部において、多くの省略、置き換え、および変形が、本開示から離れることなく当業者により行われることが理解されるであろう。

Claims (20)

  1. 金属酸化物半導体層の電気伝導性を所定の位置で増加させる方法であって、
    所定の位置で金属酸化物半導体層に物理的に接触するように還元剤を提供する工程と、
    還元剤と金属酸化物半導体層との間で化学的還元反応を誘起して、所定の位置で金属酸化物半導体層の化学組成に影響を与える工程と、
    リンス工程を行って、還元剤と、還元反応の反応副生物とを除去する工程とを含む方法。
  2. 金属酸化物半導体層は、ガリウム・インジウム・亜鉛・酸化物(GIZO)、または他の金属酸化物系半導体、例えば以下の化合物:ZnO、ZnSnO、InO、InZnO、InZnSnO、LaInZnO、GaInO、HfInZnO、MgZnO、LaInZnO、TiO、TiInSnO、ScInZnO、SiInZnO、およびZrInZnO、ZrZnSnOを含む請求項1に記載の方法。
  3. 金属酸化物半導体層は、5nm〜50nmの膜厚を有する請求項1または2に記載の方法。
  4. 所定の位置で金属酸化物半導体層に物理的に接触するように還元剤を提供する工程は、アルカリ金属、アルカリ土類金属、または双方のタイプの金属の合金を含む還元剤を、所定の位置で金属酸化物半導体層に物理的に接触するように提供する工程を含み、
    還元剤と金属酸化物半導体層との間で化学的還元反応を誘起する工程は、還元層と金属酸化物半導体層との間で化学的還元反応を誘起する工程を含み、
    リンス工程は、還元層と、還元反応の反応副生成物とを除去する工程である請求項1〜3のいずれかに記載の方法。
  5. 還元層は、Caを含む請求項4に記載の方法。
  6. 還元層は、1nm〜100nmの範囲の膜厚を有する請求項4または5に記載の方法。
  7. 還元層と金属酸化物半導体層との間で化学的還元反応を誘起する工程は、1分間〜60分間の間、20℃〜200℃の範囲の温度で行うアニール工程を含む請求項4〜6のいずれかに記載の方法。
  8. アニール工程は、不活性雰囲気中または真空中で行われる請求項7に記載の方法。
  9. 還元層と金属酸化物半導体層との間で化学的還元反応を誘起する工程は、還元層を形成した後に所定の時間待つ工程を含み、所定の時間は1分〜5時間の範囲である請求項4〜6のいずれかに記載の方法。
  10. 待つ工程は、還元層が形成されたチャンバ中にサンプルを保持する工程を含む請求項9に記載の方法。
  11. 待つ工程は、真空中、または1.33×10−4Pa〜1.33×10−6Paの範囲で、−50℃〜+50℃の温度で行われる請求項9または10に記載の方法。
  12. 待つ工程に続いて、20℃〜200℃の範囲の温度で、1分〜60分間アニール工程を行う請求項9〜11のいずれかに記載の方法。
  13. リンス工程は、水またはアルコール中でリンスする工程を含む請求項1〜12のいずれかに記載の方法。
  14. 所定の位置で金属酸化物半導体層に物理的に接触するように還元剤を提供し、還元剤と金属酸化物半導体層との間で化学的還元反応を誘起する工程は、金属酸化物半導体層を、所定の位置で、溶液中に溶けた化学的還元剤に物理的に接触させる工程を含む請求項1に記載の方法。
  15. 所定の位置で金属酸化物半導体層に物理的に接触するように還元剤を提供し、還元剤と金属酸化物半導体層との間で化学的還元反応を誘起する工程は、金属酸化物半導体層を、所定の位置で、気相の化学的還元剤に物理的に接触させる工程を含む請求項1に記載の方法。
  16. PETタイプ、PENタイプ、またはPCタイプの低コストのフレキシブル基板上で行われる請求項1〜15のいずれかに記載の方法。
  17. 所定の位置で金属酸化物半導体層の化学組成に影響を与える工程は、金属酸化物半導体層の酸素含有量を減少させる工程を含む請求項1〜16のいずれかに記載の方法。
  18. 金属酸化物半導体層の電気伝導性を増加させる工程は、金属酸化物半導体層の表面部分で電気伝導性を増加させる工程を含み、表面部分は10nm〜40nmの膜厚を有する請求項1〜17のいずれかに記載の方法。
  19. 金属酸化物半導体層の電気伝導性を増加させる工程は、金属酸化物半導体層の全膜厚を通して電気伝導性を増加させる工程を含む請求項1〜18のいずれかに記載の方法。
  20. 更に、絶縁層の上に金属酸化物半導体層を形成する工程を含み、金属酸化物半導体層の電気伝導性を増加させる工程は、金属酸化物半導体層の全膜厚を通して、または絶縁層の少なくとも一部で電気伝導性を増加させる工程を含む請求項1〜19のいずれかに記載の方法。
JP2015510711A 2012-05-09 2013-04-23 金属酸化物半導体層の電気伝導性を増加させる方法 Expired - Fee Related JP6077109B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261644855P 2012-05-09 2012-05-09
US61/644,855 2012-05-09
US201261699146P 2012-09-10 2012-09-10
US61/699,146 2012-09-10
PCT/EP2013/058390 WO2013167374A1 (en) 2012-05-09 2013-04-23 Method for increasing the electrical conductivity of metal oxide semiconductor layers

Publications (3)

Publication Number Publication Date
JP2015519745A JP2015519745A (ja) 2015-07-09
JP2015519745A5 JP2015519745A5 (ja) 2016-03-17
JP6077109B2 true JP6077109B2 (ja) 2017-02-08

Family

ID=48289090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015510711A Expired - Fee Related JP6077109B2 (ja) 2012-05-09 2013-04-23 金属酸化物半導体層の電気伝導性を増加させる方法

Country Status (5)

Country Link
JP (1) JP6077109B2 (ja)
KR (1) KR102056407B1 (ja)
CN (1) CN104272461B (ja)
TW (1) TWI593118B (ja)
WO (1) WO2013167374A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
TWI649900B (zh) * 2015-02-04 2019-02-01 億光電子工業股份有限公司 Led封裝結構及其製造方法
KR102522595B1 (ko) 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
CN106024608B (zh) * 2016-05-26 2019-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN106941082B (zh) * 2017-03-21 2020-02-28 京东方科技集团股份有限公司 氧化物半导体及氧化物薄膜晶体管制备方法和显示面板
WO2018215878A1 (ja) * 2017-05-26 2018-11-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN107706199B (zh) * 2017-09-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制作方法
US10818801B2 (en) * 2017-12-29 2020-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor and manufacturing method thereof
CN108172630A (zh) * 2017-12-29 2018-06-15 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN113972236A (zh) * 2020-07-23 2022-01-25 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置
CN112420849B (zh) * 2020-11-09 2024-08-20 昆山龙腾光电股份有限公司 金属氧化物薄膜晶体管及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475097A (en) * 1977-11-26 1979-06-15 Matsushita Electric Ind Co Ltd Providing lower resistance of conductive material
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
EP2256795B1 (en) * 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8779478B2 (en) * 2010-06-01 2014-07-15 Sharp Kabushiki Kaisha Thin film transistor
JP5403527B2 (ja) * 2010-07-02 2014-01-29 合同会社先端配線材料研究所 半導体装置
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
KR20150018501A (ko) 2015-02-23
CN104272461B (zh) 2017-08-08
TW201403828A (zh) 2014-01-16
WO2013167374A1 (en) 2013-11-14
CN104272461A (zh) 2015-01-07
KR102056407B1 (ko) 2019-12-16
TWI593118B (zh) 2017-07-21
JP2015519745A (ja) 2015-07-09

Similar Documents

Publication Publication Date Title
JP6077109B2 (ja) 金属酸化物半導体層の電気伝導性を増加させる方法
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US20120168724A1 (en) Transfer-free batch fabrication of single layer graphene devices
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
WO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
CN107195583B (zh) 一种oled显示面板及其制备方法
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
Li et al. Precise Patterning of Large‐Scale TFT Arrays Based on Solution‐Processed Oxide Semiconductors: A Comparative Study of Additive and Subtractive Approaches
KR101802054B1 (ko) 산화물 박막 트랜지스터 및 그의 제조 방법
CN105575803B (zh) 场效应晶体管的制造方法
TWI611483B (zh) 薄膜電晶體製造方法及薄膜電晶體
JP2016527719A (ja) 金属酸化物半導体層の電気伝導性を改善する方法
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US10236181B2 (en) Manufacturing system and method for forming a clean interface between a functional layer and a two-dimensional layeyed semiconductor
CN107706242B (zh) 晶体管及其制造方法
CN112687554B (zh) 阵列基板制备方法、阵列基板及显示装置
JP2010262965A (ja) トランジスターの製造方法
KR102697352B1 (ko) 산화물 박막 트랜지스터의 제조 방법
KR101073786B1 (ko) 박막트랜지스터의 제조방법
KR102693356B1 (ko) 미세 패터닝된 유기박막 트랜지스터 및 이의 제조방법
TWI619173B (zh) 電晶體及其製造方法
KR102123968B1 (ko) 점착성 폴리머를 이용한 산화물 박막 트랜지스터의 제조 방법
CN118156141A (zh) 薄膜晶体管的制作方法
US10818801B2 (en) Thin-film transistor and manufacturing method thereof
JP2010192501A (ja) スイッチング素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170111

R150 Certificate of patent or registration of utility model

Ref document number: 6077109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees