CN118156141A - 薄膜晶体管的制作方法 - Google Patents

薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN118156141A
CN118156141A CN202410338364.4A CN202410338364A CN118156141A CN 118156141 A CN118156141 A CN 118156141A CN 202410338364 A CN202410338364 A CN 202410338364A CN 118156141 A CN118156141 A CN 118156141A
Authority
CN
China
Prior art keywords
source drain
drain electrode
layer
dielectric layer
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410338364.4A
Other languages
English (en)
Inventor
岳士录
王成博
褚莹莉
陈文龙
冯依婷
孙威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feiyi Technology Co ltd
Original Assignee
Shanghai Feiyi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feiyi Technology Co ltd filed Critical Shanghai Feiyi Technology Co ltd
Priority to CN202410338364.4A priority Critical patent/CN118156141A/zh
Publication of CN118156141A publication Critical patent/CN118156141A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例提供一种薄膜晶体管的制作方法，涉及半导体技术领域，解决薄膜晶体管的偏压稳定性差的技术问题。该薄膜晶体管的制作方法包括：形成介质层，介质层的材质包括氧化物，且含有氢元素；利用含氧等离子体对介质层进行处理，以至少降低介质层中的氧空位和/或氢元素浓度。通过降低介质层中的氧空位和/或氢元素浓度均可以抑制氢元素的扩散，并抑制介质层中的电子漂移，改善薄膜晶体管的偏压稳定性。

Description

薄膜晶体管的制作方法
技术领域
本申请涉及半导体技术领域，特别涉及一种薄膜晶体管的制作方法。
背景技术
随着科技的不断发展，薄膜晶体管的应用越来越广，在计算机、通信等领域，都需要使用具有不同功能的薄膜晶体管。在薄膜晶体管中，尤其是在金属氧化物薄膜晶体管中，通常需要制作介质层，以隔离栅极和沟道层。其中，氧化铝、氧化铪等过渡金属氧化物通常为绝缘体，用作介质层材料。然而，上述薄膜晶体管的高温偏压稳定性较差。
发明内容
本申请实施例提供一种薄膜晶体管的制作方法，以提高薄膜晶体管的偏压稳定性。
本申请实施例提供一种薄膜晶体管的制作方法，其包括：形成介质层，所述介质层的材质包括氧化物，且含有氢元素；利用含氧等离子体对所述介质层进行处理，以至少降低所述介质层中的氧空位和/或氢元素浓度。
在一些可能的实现方式中，利用含氧等离子体对所述介质层进行处理之后，还包括：在含氧气体的氛围内对所述介质层进行退火处理。
在一些可能的实现方式中，所述含氧气体包括氧气，所述氧化物包括过渡金属氧化物。
在一些可能的实现方式中，所述形成介质层之前，还包括：提供基底，并在所述基底上形成栅极；所述形成介质层，包括：在所述栅极和所述基底上形成所述介质层，所述介质层覆盖所述栅极，并延伸至所述栅极两侧的所述基底上；利用含氧等离子体对所述介质层进行处理之后，还包括：在处理后的所述介质层上形成间隔设置的第一源漏极和第二源漏极，以及至少位于所述第一源漏极和所述第二源漏极之间的沟道层，所述沟道层与所述第一源漏极和所述第二源漏极均接触，且所述第一源漏极和所述第二源漏极之间的间隙与栅极相对。
在一些可能的实现方式中，在处理后的所述介质层上形成间隔设置的第一源漏极和第二源漏极，以及至少位于所述第一源漏极和所述第二源漏极之间的沟道层，包括：在所述介质层上形成所述第一源漏极和所述第二源漏极，所述第一源漏极和所述第二源漏极之间的间隙与所述栅极相对；在所述介质层上形成所述沟道层，所述沟道层与所述栅极相对，且与所述第一源漏极和所述第二源漏极均接触；在所述沟道层上形成钝化层，所述钝化层至少覆盖所述沟道层；
或者，在处理后的所述介质层上形成间隔设置的第一源漏极和第二源漏极，以及至少位于所述第一源漏极和所述第二源漏极之间的沟道层，包括：在所述介质层上形成所述沟道层，所述沟道层至少与所述栅极相对；在所述沟道层上形成间隔设置的多个钝化层，其中一个所述钝化层与所述栅极相对，另两个所述钝化层分别位于所述栅极的两侧；在所述沟道层上形成第一源漏极和第二源漏极，所述第一源漏极和所述第二源漏极分别位于与所述栅极相对的所述钝化层和两侧相邻近的所述钝化层之间。
在一些可能的实现方式中，所述第一源漏极在所述基底上的正投影与所述栅极在所述基底上的正投影部分重合；和/或，所述第二源漏极在所述基底上的正投影与所述栅极在所述基底上的正投影部分重合。
在一些可能的实现方式中，形成所述钝化层，包括：在所述沟道层上沉积氧化物层，并在所述氧化物层上沉积氮化物层；利用光刻工艺在所述氮化物层上形成的第一光刻胶层，所述第一光刻胶层具有第一图案；以具有第一图案的所述第一光刻胶层为掩膜，干法刻蚀去除暴露所述第一光刻胶层外的所述氧化物层和所述氮化物层，形成多个间隔设置的所述钝化层，所述钝化层之间暴露所述沟道层。
在一些可能的实现方式中，所述形成介质层之前，还包括：提供基底，并在所述基底上形成第一源漏极、第二源漏极和沟道层，所述第一源漏极和第二源漏极间隔设置，所述沟道层至少覆盖所述第一源漏极和所述第二源漏极之间的所述基底，且与所述第一源漏极和所述第二源漏极均接触；形成所述介质层，包括：在所述沟道层上形成所述介质层，所述介质层至少覆盖所述沟道层；利用含氧等离子体对所述介质层进行处理之后，还包括：在所述介质层上形成栅极，所述栅极与位于所述第一源漏极和所述第二源漏极之间的间隙相对。
在一些可能的实现方式中，在所述基底上形成第一源漏极、第二源漏极和沟道层，包括：在所述基底上形成间隔设置的第一源漏极和第二源漏极；形成所述沟道层，所述沟道层覆盖第一源漏极和所述第二源漏极之间的所述基底，且延伸至所述第一源漏极和所述第二源漏极；所述介质层覆盖所述沟道层背离所述基底的表面，以及所述沟道层的侧面；
或者，在所述基底上形成第一源漏极、第二源漏极和沟道层，包括：在所述基底上形成所述沟道层；在所述基底上形成所述第一源漏极和所述第二源漏极，所述第一源漏极和所述第二源漏极分别位于所述沟道层的两侧，且所述第一源漏极和所述第二源漏极彼此邻近的一端延伸至所述沟道层上；所述介质层覆盖所述沟道层背离所述基底的表面。
在一些可能的实现方式中，所述沟道层的材质包括过渡金属氧化物，所述沟道层通过磁控溅射工艺形成。
本申请实施例中的薄膜晶体管的制作方法通过形成介质层，并利用含氧等离子体对介质层进行处理，一方面可以修复介质层中的氧空位，降低介质层内的氧空位的缺陷浓度；另一方面还可以与介质层内的氢反应，从而降低氢元素浓度，抑制氢扩散。通过降低介质层中的氧空位和/或氢元素浓度均可以抑制氢元素的扩散，并抑制介质层中的电子漂移，改善薄膜晶体管的偏压稳定性。
本申请实施例还提供一种薄膜晶体管，通过如上所述的制作方法形成，因而至少具有较好的偏压稳定性，具体效果参照上文，在此不再赘述。
本申请实施例还提供一种薄膜晶体管的制作设备，应用于如上所述的薄膜晶体管的制作方法，所制作的薄膜晶体管具有较好的偏压稳定性，具体效果参照上文，在此不再赘述。
附图说明
图1为本申请实施例中的薄膜晶体管的制作方法的第一种流程图；
图2为本申请实施例中的薄膜晶体管的阈值电压偏移随偏压时间的第一种变化图；
图3为本申请实施例中的薄膜晶体管的阈值电压偏移随偏压时间的第二种变化图；
图4为本申请实施例中的薄膜晶体管的阈值电压偏移随偏压时间的第三种变化图；
图5为本申请实施例中的薄膜晶体管的阈值电压偏移随偏压时间的第四种变化图；
图6为本申请实施例中的薄膜晶体管的阈值电压偏移随偏压时间的第五种变化图；
图7为本申请实施例中的薄膜晶体管的制作方法的第二种流程图；
图8为本申请实施例中的薄膜晶体管的第一种制作过程图；
图9为本申请实施例中的薄膜晶体管的第二种制作过程图；
图10为本申请实施例中的薄膜晶体管的第三种制作过程图；
图11为本申请实施例中的薄膜晶体管的制作方法的第三种流程图；
图12为本申请实施例中的薄膜晶体管的第四种制作过程图；
图13为本申请实施例中的薄膜晶体管的第五种制作过程图。
附图标记说明：
10-基底； 20-栅极；
30-介质层； 40-沟道层；
51-第一源漏极； 52-第二源漏极；
60-钝化层； 61-氧化物层；
62-氮化物层。
具体实施方式
相关技术中的薄膜晶体管的偏压稳定性较差，经发明人研究发现：采用不同材料所形成介质层通常都会引入氢元素，使得薄膜晶体管的阈值电压偏移，尤其是在高温下的可靠性较低，难以满足10年125℃|∆Vth|≤ 30mV的高温偏压稳定性要求。相同材料采用不同生长工艺所形成介质层中引入的氢元素含量略有差异，其对薄膜晶体管的阈值电压偏移的改善效果不显著。发明人还研究发现：通过降低介质层的厚度，可以降低介质层中引入的氢元素含量。然而，为保证介质层的可靠性，介质层的厚度难以无限降低，5nm厚度的氧化铝作为介质层，其偏压稳定性仍旧远低于应用要求。
有鉴于此，本申请实施例提供一种薄膜晶体管的制作方法，通过形成介质层，沟道层的材质为氧化物，且含有氢元素，并通过含氧等离子体对介质层进行处理，一方面占据介质层中的氧空位，降低介质层内氧空位的缺陷浓度，提高薄膜晶体管的偏压稳定性。另一方面还可以与介质层中的氢元素反应，降低介质层中的氢元素浓度，抑制氢扩散，抑制介质层中的电子漂移，改善偏压稳定性。
为了使本公开实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。
本申请实施例的提供一种薄膜晶体管的制作方法，薄膜晶体管可以应用于芯片或者面板。薄膜晶体管的具体结构可以为底栅底接触、底栅顶接触、顶栅顶接触或者顶栅底接触。参照图1至图13，该薄膜晶体管的制作方法具体包括以下步骤：
步骤S100：形成介质层，介质层的材质包括氧化物，且含有氢元素。
介质层30绝缘，其材质包括氧化物。在一些可能的示例中，氧化物包括过渡金属氧化物，即介质层30的材质为过渡金属所形成的氧化物，例如氧化铝、氧化铪、氧化铬、氧化钛、氧化锆或者氧化铝铪等。介质层30可以通过沉积工艺形成，例如介质层30通过原子层沉积（Atomic Layer Deposition，简称ALD）工艺形成，其较为致密。介质层30形成后，其内部往往具有氧空位，并引入氢元素，即介质层30含有氢元素。
步骤S200：利用含氧等离子体对介质层进行处理，以至少降低介质层中的氧空位和/或氢元素浓度。
利用含氧等离子体处理介质层30，含氧等离子体梯度扩散进入介质层30的表面，或者注入介质层30内，以使氧元素进入介质层30，从而降低介质层30中的氧空位和/或氢元素浓度。利用含氧等离子体处理介质层30，还可以修复介质层30的表面陷阱态，改善介质层30的界面性能。示例性地，利用含氧等离子体处理时的处理功率为50W-150W，处理时间为1min-30min，可以达到较好的提升薄膜晶体管的偏压稳定性以及改善介质层的界面性能的效果。
参阅图2至图5，利用含氧等离子体对介质层30进行处理后，通过实验测量阈值电压偏移随偏压时间的变化，并对测量数据进行拟合，以获得10年的变化结果。如图2和图3所示，在偏压为2V，温度为125℃条件下，利用含氧等离子体对介质层30进行处理后，两次测量数据经拟合，10年|∆Vth|分别为9mV和24mV。如图4和图5所示，在偏压为1.8V，温度为125℃条件下，利用含氧等离子体对介质层30进行处理后，两次测量数据经拟合，10年|∆Vth|分别为58mV和46mV，其偏压稳定性较好。
在一些可能的实施方式中，利用氧等离子体或者氧原子对介质层30进行处理（步骤S200）之后，还包括：在含氧气体的氛围内对介质层30进行退火处理。如此设置，可以进一步修复含氧等离子体对介质层30处理后的介质层30，从而进一步提升薄膜晶体管的偏压稳定性。
其中，含氧气体包括氧气，即介质层30在氧气氛围内进行退火处理。含氧气体还可以包括氮气或者氩气等，例如，含氧气体为氧气和氮气的混合气体。示例性地，退火温度可以为300℃-500℃，退火时间可以为30min-3h。
参阅图6，对介质层30进行处理后，在偏压为2V，温度为125℃条件下，通过实验测量阈值电压偏移随偏压时间的变化。如图6所示，利用含氧等离子体对介质层30进行处理后，并在氧气氛围内对介质层30进行退火处理，四次测量数据的一致性较好，且偏压稳定性均高于只在氧气氛围内对介质层30进行退火处理，以及利用氟对介质层30进行处理后的测量数据。
综上，本申请实施例中的薄膜晶体管的制作方法通过形成介质层30，并利用含氧等离子体对介质层30进行处理，一方面可以修复介质层30中的氧空位，降低介质层30内的氧空位的缺陷浓度；另一方面还可以与介质层30内的氢反应，从而降低氢元素浓度，抑制氢扩散。通过降低介质层30中的氧空位和/或氢元素浓度均可以抑制介质层30中的电子漂移，改善薄膜晶体管的偏压稳定性。
参阅图7至图10，在一些可能的实施例中，形成介质层30（步骤S100）之前，还包括：在基底10上形成栅极20。形成介质层30，包括：在栅极20和基底10上形成介质层30，介质层30覆盖栅极20，并延伸至栅极20两侧的基底10上。利用氧等离子体或者氧原子对介质层30进行处理（步骤S200）之后，还包括：在处理后的介质层30上形成第一源漏极51、第二源漏极52和沟道层40，第一源漏极51和第二源漏极52间隔设置，且均与沟道层40接触。通过上述步骤，可以形成底栅结构，即薄膜晶体管的栅极20位于基底10上。
可以理解的是，如图7所示，上述实施例中的薄膜晶体管的制作方法具体包括以下步骤：
步骤A：在基底上形成栅极。
参阅图8至图10，基底10为位于其上的结构提供支撑，基底10的材质可以为氧化硅或者玻璃。基底10可以进行清洗，以使其洁净和平整，提高所形成的薄膜晶体管的质量。栅极20的材质可以为金属，例如钨、铜等。
在一些可能的实现方式中，栅极20可以依次通过磁控溅射工艺、图形化工艺和湿法刻蚀工艺形成。具体的，在基底10上磁控溅射生长初始栅极层，在初始栅极层上形成第二光刻胶层，并对第二光刻胶层进行曝光、显影，使第二光刻胶层具有第二图案。以具有第二图案的第二光刻胶层为掩膜，湿法刻蚀初始栅极层，以暴露基底10，剩余的初始栅极层形成栅极20，再去除剩余的第二光刻胶层。
步骤B：在栅极和基底上形成介质层，介质层覆盖栅极，并延伸至栅极两侧的基底上。
介质层30可以通过沉积工艺形成，其覆盖栅极20，并延伸至栅极20两侧的基底10上，如图1所示，介质层30覆盖栅极20背离基底10的表面（图8所示的顶面），并覆盖栅极20的侧面。介质层30的材质包括氧化物，例如氧化铝或者氧化铪，且含有氢元素。
步骤C：利用含氧等离子体对介质层进行处理，以至少降低介质层中的氧空位和/或氢元素浓度。
参阅图8，本步骤可以参阅上文步骤S200，在此不再赘述。
步骤D：在处理后的介质层上形成间隔设置的第一源漏极和第二源漏极，以及至少位于第一源漏极和第二源漏极之间的沟道层，沟道层与第一源漏极和第二源漏极均接触，第一源漏极和第二源漏极之间的间隙与栅极相对。
在一些可能的示例中，第一源漏极51在基底10上的正投影与栅极20在基底10上的正投影部分重合；和/或，第二源漏极52在基底10上的正投影与栅极20在基底10上的正投影部分重合。例如，第一源漏极51在基底10上的正投影与栅极20在基底10上的正投影部分重合，且第二源漏极52在基底10上的正投影与栅极20在基底10上的正投影部分重合，即第一源漏极51和第二源漏极52彼此邻近的一侧可以延伸至栅极20上方的介质层30。
参阅图8至图10，在处理后的介质层30上形成第一源漏极51、第二源漏极52和沟道层40，第一源漏极51和第二源漏极52间隔设置，且第一源漏极51和第二源漏极52之间的间隙与栅极20相对。沟道层40位至少位于第一源漏极51和第二源漏极52之间，且均与第一源漏极51和第二源漏极52接触，以提供第一源漏极51和第二源漏极52之间的迁移通道。
在一些可能的示例中，沟道层40的材质包括过渡金属氧化物，例如沟道层40的材质为铟镓锌氧化物（Indium Gallium Zinc Oxide，简称IGZO），其具有载流子的迁移率高、均一性好的优点，利用IGZO形成沟道层40，可以提高薄膜晶体管的载流子迁移率，以及薄膜均匀性。沟道层40的材质还可以为SnZnO、SnSiZnO等。
其中，沟道层40磁控溅射形成，示例性的，利用磁控溅射工艺生长铟镓锌氧化物，以形成沟道层40。具体的，采用IGZO靶材作为阴极，基底10或者形成有其他结构的基底10作为阳极，阴极和阳极之间施加一个高强度电场，并在平行于基底10方向施加一个磁场，IGZO靶材和基底10之间的腔体内充满一定压力的氩气。阴极发射的电子在电场力作用下飞向基底10，并与腔体内的氩原子发生碰撞，电离出二次电子和氩离子。二次电子和氩离子轰击IGZO靶材，使得IGZO靶材表面中性的原子或者分子逸出并沉积，以在基底10或者形成有其他结构的基底10上形成沟道层40。
在上述示例的基础上，在一些可能的实现方式中，参阅图8，在处理后的介质层30上形成间隔设置的第一源漏极51和第二源漏极52，以及至少位于第一源漏极51和第二源漏极52之间的沟道层40（步骤D），可以具有包括以下步骤：
步骤D1：在介质层30上形成第一源漏极51和第二源漏极52，第一源漏极51和第二源漏极52之间的间隙与栅极20相对。
如图9所示，第一源漏极51和第二源漏极52间隔设置，且分别位于栅极20的两侧，即第一源漏极51和第二源漏极52之间的间隙与栅极20相对。第一源漏极51和第二源漏极52的材质可以均为金属，例如铜、钨等。
第一源漏极51和第二源漏极52可以通过磁控溅射工艺、图形化工艺和刻蚀工艺形成。具体的，在基底10磁控溅射形成导电层后，利用图形化工艺形成具有第三图案的第三光刻胶层，并以具有第三图案的第三光刻胶层为掩膜，刻蚀导电层，剩余的导电层形成相间隔的第一源漏极51和第二源漏极52。
步骤D2：在介质层30上形成沟道层40，沟道层40与栅极20相对，且与第一源漏极51和第二源漏极52均接触。
如图8所示，沟道层40至少覆盖在栅极20上方的介质层30，其一端与第一源漏极51接触，另一端与第二源漏极52接触。沟道层40的材质为过渡金属氧化物，例如IGZO，以提高载流子的迁移率。位于第一源漏极51和第二源漏极52之间的部分沟道层40形成沟道区，以实现载流子的迁移。
在一些可能的示例中，沟道层40的两端分别延伸至第一源漏极51和第二源漏极52彼此邻近的一端，例如，沟道层40邻近第一源漏极51的一端覆盖在第一源漏极51邻近第二源漏极52的一端上，沟道层40邻近第二源漏极52的一端覆盖在第二源漏极52邻近第一源漏极51的一端上。第一源漏极51和第二源漏极52彼此远离的一端暴露。
步骤D3：在沟道层40上形成钝化层60，钝化层60至少覆盖沟道层40。
钝化层60至少覆盖栅极20上方的沟道层40，例如钝化层60完成覆盖沟道层40，避免沟道层40暴露，从而减少外界环境对沟道层40的影响，提高薄膜晶体管的性能。如图8所示，钝化层60覆盖沟道层40，且覆盖邻近沟道层40的部分第一源漏极51和部分第二源漏极52。
通过上述步骤A至步骤C，以及步骤D1至步骤D3，可以形成底栅底接触的薄膜晶体管。底栅底接触的薄膜晶体管中，载流子可以直接从第一源漏极51和第二源漏极52注入沟道层40，可以提高载流子的注入效率，该薄膜晶体管的介质层30利用含氧等离子体进行了处理，其偏压稳定性得到提高。
在上述示例的基础上，在一些可能的实现方式中，参阅图9，在处理后的介质层30上形成间隔设置的第一源漏极51和第二源漏极52，以及至少位于第一源漏极51和第二源漏极52之间的沟道层40（步骤D），可以具有包括以下步骤：
步骤D1’：在介质层30上形成沟道层40，沟道层40至少与栅极20相对。
如图9所示，通过磁控溅射或者其他沉积工艺形成沟道层40，沟道层40位于介质层30上，且至少与栅极20相对，例如，沟道层40随形覆盖介质层30。沟道层40的材质为过渡金属氧化物，例如IGZO，以提高载流子的迁移率。
步骤D2’：在沟道层40上形成间隔设置的多个钝化层60，其中一个钝化层60与栅极20相对，另两个钝化层60分别位于栅极20的两侧。
参阅图9，多个钝化层60均位于沟道层40上，且多个钝化层60相间隔。其中，多个钝化层60是指钝化层60的数量大于两个。多个钝化层60中的一个钝化层60与栅极20相对，即该钝化层60在基底10的正投影与栅极20在基底10的正投影部分重合，例如栅极20在基底10上的正投影覆盖该钝化层60在基底10上的正投影。多个钝化层60中的另两个钝化层60分别位于与栅极20相对的钝化层60两侧，这两个钝化层60可以与栅极20相错。即这两个钝化层60在基底10上的正投影与栅极20在基底10上的正投影不相重叠。
步骤D3’：在沟道层40上形成第一源漏极51和第二源漏极52，第一源漏极51和第二源漏极52分别位于与栅极20相对的钝化层60和两侧相邻近的钝化层60之间。
参阅图9，第一源漏极51和第二源漏极52均位于沟道层40上，且第一源漏极51位于栅极20相对的钝化层60和其一侧（图9所示的左侧）相邻的一个钝化层60之间，第二源漏极52位于栅极20相对的钝化层60和其另一侧（图9所示的右侧）相邻的一个钝化层60之间，以使第一源漏极51和第二源漏极52相间隔。
其中，第一源漏极51随形覆盖其对应的两个钝化层60之间的部分沟道层40，第二源漏极52随形覆盖其对应的两个钝化层60之间的部分沟道层40，位于第一源漏极51和第二源漏极52之间的部分沟道层40形成沟道区，以实现载流子的迁移。其中，第一源漏极51等厚，第一源漏极51的形状与其下方的膜层形状一致，第二源漏极52等厚，使得第二源漏极52的形状与其下方的膜层形状一致。第一源漏极51和第二源漏极52的材质可以均为金属，例如铜、钨等。
第一源漏极51和第二源漏极52可以通过磁控溅射工艺、图形化工艺和刻蚀工艺形成。具体的，在基底10磁控溅射形成导电层后，利用图形化工艺形成具有第三图案的第三光刻胶层，并以具有第三图案的第三光刻胶层为掩膜，刻蚀导电层，剩余的导电层形成相间隔的第一源漏极51和第二源漏极52。栅极20的形成可以参照第一源漏极51和第二源漏极52的形成，在此不再赘述。
通过上述步骤A至步骤C，以及步骤D1’至步骤D3’，可以形成底栅顶接触的薄膜晶体管。底栅顶接触的薄膜晶体管中的第一源漏极51和第二源漏极52与介质层30的接触面积较大，在介质层30较薄的情况下，接触电阻较小，该薄膜晶体管的介质层30利用含氧等离子体进行了处理，其偏压稳定性得到提高。
在一些可能的示例中，参阅图10，在介质层30上形成沟道层40（步骤D1’）之前，还对处理后的介质层30进行退火处理，以修复介质层30，进一步提高薄膜晶体管的偏压稳定性。其中，退火处理可以在氧气氛围内进行。
在上述两种实现方式中，钝化层60可以为叠层结构，其包括氧化物层61，以及设置在氧化物层61上的氮化物层62，氧化物层61邻近基底10。氧化物层61的材质包括氧化硅，氮化物层62的材质包括氮化硅。示例性地，钝化层60可以通过下述过程形成：
在沟道层40上沉积氧化物层61，并在氧化物层61上沉积氮化物层62；利用光刻工艺在氮化物层62上形成的第一光刻胶层，第一光刻胶层具有第一图案；以具有第一图案的第一光刻胶层为掩膜，干法刻蚀去除暴露第一光刻胶层外的氧化物层61和氮化物层62，形成多个间隔设置的钝化层60，钝化层60之间暴露沟道层40。
其中，氧化物层61覆盖沟道层40，氮化物层62覆盖氧化物层61，氧化物层61和氮化物层62中的至少一者可以通过等离子体增强化学气相沉积（Plasma Enhanced ChemicalVapor Deposition，简称PECVD）形成。例如，氧化物层61和氮化物层62均通过PECVD形成。
在氮化物层62上形成（例如旋涂）第一光刻胶层，并对第一光刻胶层曝光、显影，以在第一光刻胶层形成第一图案，使得部分氮化物层62暴露，暴露的氮化物层62与第一源漏极51和第二源漏极52相对应。以具有第一图案的第一光刻胶层为掩膜，干法刻蚀去除暴露的氮化物层62，以及相对应的氧化物层61，以暴露沟道层40。剩余的氧化物层61和氮化物层62形成间隔设置的多个钝化层60。
在一些可能的示例中，在刻蚀氧化物层61和氮化物层62，形成钝化层60的过程中，第一光刻胶层具有较强的抗刻蚀性，氮化物层62上仍残留部分第一光刻胶层。剩余的第一光刻胶层可以在形成钝化层60后单独去除，也可以在形成第一源漏极51和第二源漏极52后去除，如此设置，该部分第一光刻胶层可以在形成第一源漏极51和第二源漏极52的过程中对钝化层60进行保护。
参阅图11，在一些可能的实施例中，形成介质层30（步骤S100）之前，还包括：提供基底10，并在基底10上形成第一源漏极51、第二源漏极52和沟道层40，第一源漏极51和第二源漏极52间隔设置，沟道层40至少覆盖第一源漏极51和第二源漏极52之间的基底10，且与第一源漏极51和第二源漏极52均接触。形成介质层30，包括：在沟道层40上形成介质层30，介质层30覆盖沟道层40。利用含氧等离子体对介质层30进行处理（步骤S200）之后，还包括：在介质层30上形成栅极20，栅极20与位于第一源漏极51和第二源漏极52之间的部分沟道层40相对。通过上述步骤，可以形成顶栅结构，即薄膜晶体管的栅极20远离基底10。
可以理解的是，如图11所示，上述实施例中的薄膜晶体管的制作方法具体包括以下步骤：
步骤Ⅰ：提供基底，并在基底上形成第一源漏极、第二源漏极和沟道层，第一源漏极和第二源漏极间隔设置，沟道层至少覆盖第一源漏极和第二源漏极之间的基底，且与第一源漏极和第二源漏极均接触。
如图12和图13所示，基底10为位于其上的结构提供支撑，基底10的材质可以为氧化硅或者玻璃。基底10可以进行清洗，以使其洁净和平整，提高所形成的薄膜晶体管的质量。第一源漏极51和第二源漏极52的材质可以为金属，例如钨、铜等。沟道层40的材质可以为过渡金属氧化物，例如IGZO、SnZnO、SnSiZnO等。其中，第一源漏极51、第二源漏极52和沟道层40均可以通过磁控溅射工艺、图形化工艺和湿法刻蚀工艺形成。
第一源漏极51和第二源漏极52间隔设置在基底10上，沟道层40至少位于第一源漏极51和第二源漏极52之间的部分基底10上，且与第一源漏极51和第二源漏极52均接触，以形成载流子的迁移通道。如图12所示，沟道层40位于第一源漏极51和第二源漏极52之间的基底10上，还可以延伸至第一源漏极51和第二源漏极52上，覆盖部分第一源漏极51和部分第二源漏极52。
其中，沟道层40邻近第一源漏极51的一端（图12所示左端）可以与第一源漏极51邻近第二源漏极52的一端（图12所示右端）部分叠置，沟道层40邻近第二源漏极52的一端（图12所示右端）可以与第二源漏极52邻近第一源漏极51的一端（图12所示左端）部分叠置。即沟道层40在基底10的正投影与第一源漏极51在基底10的正投影部分重合，且与第二源漏极52在基底10的正投影部分重合，第一源漏极51在基底10的正投影与第二源漏极52在基底10的正投影不相重合。
步骤Ⅱ：在沟道层上形成介质层，介质层至少覆盖沟道层。
如图12和图13所示，介质层30可以通过沉积工艺形成，介质层30的材质包括氧化物，例如氧化铝或者氧化铪，且含有氢元素。介质层30至少覆盖沟道层40，例如介质层30覆盖沟道层40，并覆盖第一源漏极51和第二源漏极52彼此连接的一端，以避免沟道层40暴露，减少沟道层40受外界环境的影响，例如减少沟道层40受到水汽的影响。
步骤Ⅲ：利用含氧等离子体对介质层进行处理，以至少降低介质层中的氧空位和/或氢元素浓度。
本步骤可以参阅上文步骤S100，在此不再赘述。
步骤Ⅳ：在介质层上形成栅极，栅极与位于第一源漏极和第二源漏极之间的间隙相对。
如图12和图13所示，栅极20位于介质层30上，其与第一源漏极51和第二源漏极52之间通过介质层30隔开，且栅极20与第一源漏极51和第二源漏极52之间的间隙相对。栅极20的材质可以为金属，例如钨、铜等，可以依次通过磁控溅射工艺、图形化工艺和湿法刻蚀工艺形成。
在一些可能的示例中，第一源漏极51在基底10上的正投影与栅极20在基底10上的正投影部分重合；和/或，第二源漏极52在基底10上的正投影与栅极20在基底10上的正投影部分重合，以提高栅极20对沟道层40的控制能力。例如，第一源漏极51在基底10上的正投影与栅极20在基底10上的正投影部分重合，且第二源漏极52在基底10上的正投影与栅极20在基底10上的正投影部分重合。
在上述示例的基础上，在一些可能的实现方式中，参阅图12，提供基底10，并在基底10上形成第一源漏极51、第二源漏极52和沟道层40（步骤Ⅰ），可以具体包括以下步骤：
步骤Ⅰ1：提供基底10。
基底10可以为清洗过的基底10，以提供较为平整和洁净的表面，提高其上成膜质量。
步骤Ⅰ2：在基底10上形成间隔设置的第一源漏极51和第二源漏极52。
第一源漏极51和第二源漏极52可以通过磁控溅射、图形化工艺和刻蚀工艺一同成型，具体的，在基底10磁控溅射形成导电层后，利用图形化工艺形成具有第三图案的第三光刻胶层，并以具有第三图案的第三光刻胶层为掩膜，刻蚀导电层，剩余的导电层形成相间隔的第一源漏极51和第二源漏极52。
步骤Ⅰ3：形成沟道层40，沟道层40覆盖第一源漏极51和第二源漏极52之间的基底10，且延伸至第一源漏极51和第二源漏极52。
沟道层40形成在基底10上，且延伸至第一源漏极51和第二源漏极52，以与第一源漏极51和第二源漏极52相接触，形成第一源漏极51和第二源漏极52之间的载流子迁移通道。沟道层40覆盖第一源漏极51和第二源漏极52之间的基底10，还可以覆盖第一源漏极51和第二源漏极52彼此相对的一端。沟道层40的一端位于第一源漏极51邻近第二源漏极52的一端上，沟道层40的另一端位于第二源漏极52邻近第一源漏极51的一端上，第一源漏极51和第二源漏极52彼此远离的一端暴露。
沟道层40的材质可以为过渡金属氧化物，例如IGZO、SnZnO、SnSiZnO等。沟道层40背离基底10的表面，以及沟道层40的侧面均覆盖有介质层30，以避免沟道层40暴露，减少沟道层40受到外界环境的影响。
可以理解的是，通过上述步骤Ⅰ1至步骤Ⅰ3，以及步骤Ⅱ至步骤Ⅳ，可以形成顶栅底接触的薄膜晶体管。该薄膜晶体管的介质层30利用含氧等离子体进行了处理，其偏压稳定性得到提高。此外，顶栅底接触的薄膜晶体管中的沟道层40覆盖第一源漏极51、第二源漏极52，源漏极不容易受到破坏，薄膜晶体管的整体结构较为稳定牢固。且顶栅底接触的薄膜晶体管的器件尺寸较小，集成度较高。
在上述示例的基础上，在另一些可能的实现方式中，参阅图13，提供基底10，并在基底10上形成第一源漏极51、第二源漏极52和沟道层40（步骤Ⅰ），可以具体包括以下步骤：
步骤Ⅰ1’：提供基底10。
本步骤参阅上文步骤Ⅰ，在此不再赘述。
步骤Ⅰ2’：在基底10上形成沟道层40。
如图12所示，沟道层40形成在基底10上，且具有相对的两端。沟道层40的材质可以为过渡金属氧化物，例如IGZO、SnZnO、SnSiZnO等，以提高载流子的迁移率。沟道层40可以通过磁控溅射形成。
步骤Ⅰ3’：在基底10上形成第一源漏极51和第二源漏极52，第一源漏极51和第二源漏极52分别位于沟道层40的两侧，且第一源漏极51和第二源漏极52彼此邻近的一端延伸至沟道层40上。
如图13所示，形成第一源漏极51和第二源漏极52，第一源漏极51和第二源漏极52间隔设置在基底10上，且分别位于沟道层40的两侧。例如，第一源漏极51位于沟道层40的左侧，第二源漏极52位于沟道层40的右侧。第一源漏极51和第二源漏极52彼此邻近的一端均与沟道层40接触，以使位于第一源漏极51和第二源漏极52之间的部分沟道层40形成载流子迁移通道。
其中，第一源漏极51和第二源漏极52彼此邻近的一端延伸至沟道层40上，第一源漏极51邻近第二源漏极52的一端位于沟道层40的一端上，第二源漏极52邻近第一源漏极51的一端位于沟道层40的另一端上。第一源漏极51和第二源漏极52可以通过磁控溅射、图形化工艺和刻蚀工艺一同成型。
形成介质层30后，介质层30覆盖沟道层40背离基底10的表面。如图1所示，介质层30相对的两端分别覆盖有第一源漏极51和第二源漏极52，介质层30覆盖第一源漏极51和第二源漏极52之间的沟道层40。如此设置，沟道层40被第一源漏极51、第二源漏极52和介质层30覆盖，避免沟道层40暴露。
可以理解的是，通过上述步骤Ⅰ1’至步骤3’，以及步骤步骤Ⅱ至Ⅵ，可以形成顶栅顶接触的薄膜晶体管。薄膜晶体管的介质层30利用含氧等离子体进行了处理，其偏压稳定性得到提高。此外，顶栅顶接触的薄膜晶体管中介质层30的成膜质量较好。
本申请实施例还提供一种薄膜晶体管，通过如上的制作方法形成，因而至少具有偏压稳定性较好的优点，具体效果参照上文，在此不再赘述。
本申请实施例还提供一种薄膜晶体管的制作设备，应用于如上的薄膜晶体管的制作方法，所制作的薄膜晶体管具有偏压稳定性较好的优点，具体效果参照上文，在此不再赘述。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本说明书中各实施例中所有方向性指示（例如上、下、左、右、前、后……）仅用于解释某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动关系等，如果该特定姿态发生改变时，则该方向性指示也相应随之改变。
全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。
最后应说明的是：以上各实施例仅用以说明本申请实施例的技术方案，而非对其限制；尽管参照前述各实施例对本申请实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请实施例各实施例技术方案的范围。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，包括：
形成介质层，所述介质层的材质包括氧化物，且含有氢元素；
利用含氧等离子体对所述介质层表面进行处理，以至少降低所述介质层中的氧空位和/或氢元素浓度，其中，利用所述含氧等离子体处理时的处理功率为50瓦至150瓦之间，处理时间为1分钟至30分钟之间；
在处理后的所述介质层上形成沟道层，其中，所述沟道层的材质包括过渡金属氧化物。
2.根据权利要求1所述的制作方法，其特征在于，利用含氧等离子体对所述介质层进行处理之后，还包括：在含氧气体的氛围内对所述介质层进行退火处理。
3.根据权利要求2所述的制作方法，其特征在于，所述含氧气体包括氧气，所述氧化物包括过渡金属氧化物。
4.根据权利要求1所述的制作方法，其特征在于，所述形成介质层之前，还包括：提供基底，并在所述基底上形成栅极；
所述形成介质层，包括：在所述栅极和所述基底上形成所述介质层，所述介质层覆盖所述栅极，并延伸至所述栅极两侧的所述基底上；
利用含氧等离子体对所述介质层进行处理之后，还包括：在处理后的所述介质层上形成间隔设置的第一源漏极和第二源漏极，以及至少位于所述第一源漏极和所述第二源漏极之间的所述沟道层，所述沟道层与所述第一源漏极和所述第二源漏极均接触，且所述第一源漏极和所述第二源漏极之间的间隙与栅极相对。
5.根据权利要求4所述的制作方法，其特征在于，在处理后的所述介质层上形成间隔设置的第一源漏极和第二源漏极，以及至少位于所述第一源漏极和所述第二源漏极之间的沟道层，包括：
在所述介质层上形成所述第一源漏极和所述第二源漏极，所述第一源漏极和所述第二源漏极之间的间隙与所述栅极相对；
在所述介质层上形成所述沟道层，所述沟道层与所述栅极相对，且与所述第一源漏极和所述第二源漏极均接触；
在所述沟道层上形成钝化层，所述钝化层至少覆盖所述沟道层；
或者，在处理后的所述介质层上形成间隔设置的第一源漏极和第二源漏极，以及至少位于所述第一源漏极和所述第二源漏极之间的沟道层，包括：
在所述介质层上形成所述沟道层，所述沟道层至少与所述栅极相对；
在所述沟道层上形成间隔设置的多个钝化层，其中一个所述钝化层与所述栅极相对，另两个所述钝化层分别位于所述栅极的两侧；
在所述沟道层上形成第一源漏极和第二源漏极，所述第一源漏极和所述第二源漏极分别位于与所述栅极相对的所述钝化层和两侧相邻近的所述钝化层之间。
6.根据权利要求5所述的制作方法，其特征在于，所述第一源漏极在所述基底上的正投影与所述栅极在所述基底上的正投影部分重合；
和/或，所述第二源漏极在所述基底上的正投影与所述栅极在所述基底上的正投影部分重合。
7.根据权利要求5所述的制作方法，其特征在于，形成所述钝化层，包括：
在所述沟道层上沉积氧化物层，并在所述氧化物层上沉积氮化物层；
利用光刻工艺在所述氮化物层上形成的第一光刻胶层，所述第一光刻胶层具有第一图案；
以具有第一图案的所述第一光刻胶层为掩膜，干法刻蚀去除暴露所述第一光刻胶层外的所述氧化物层和所述氮化物层，形成多个间隔设置的所述钝化层，所述钝化层之间暴露所述沟道层。
8.根据权利要求1所述的制作方法，其特征在于，所述形成介质层之前，还包括：提供基底，并在所述基底上形成第一源漏极、第二源漏极和沟道层，所述第一源漏极和第二源漏极间隔设置，所述沟道层至少覆盖所述第一源漏极和所述第二源漏极之间的所述基底，且与所述第一源漏极和所述第二源漏极均接触；
形成所述介质层，包括：在所述沟道层上形成所述介质层，所述介质层至少覆盖所述沟道层；
利用含氧等离子体对所述介质层进行处理之后，还包括：在所述介质层上形成栅极，所述栅极与位于所述第一源漏极和所述第二源漏极之间的间隙相对。
9.根据权利要求8所述的制作方法，其特征在于，在所述基底上形成第一源漏极、第二源漏极和沟道层，包括：
在所述基底上形成间隔设置的第一源漏极和第二源漏极；
形成所述沟道层，所述沟道层覆盖第一源漏极和所述第二源漏极之间的所述基底，且延伸至所述第一源漏极和所述第二源漏极；
所述介质层覆盖所述沟道层背离所述基底的表面，以及所述沟道层的侧面；
或者，在所述基底上形成第一源漏极、第二源漏极和沟道层，包括：
在所述基底上形成所述沟道层；
在所述基底上形成所述第一源漏极和所述第二源漏极，所述第一源漏极和所述第二源漏极分别位于所述沟道层的两侧，且所述第一源漏极和所述第二源漏极彼此邻近的一端延伸至所述沟道层上；
所述介质层覆盖所述沟道层背离所述基底的表面。
10.根据权利要求4-9任一项所述的制作方法，其特征在于，所述沟道层的材质包括过渡金属氧化物，所述沟道层通过磁控溅射工艺形成。
CN202410338364.4A 2024-03-22 2024-03-22 薄膜晶体管的制作方法 Pending CN118156141A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410338364.4A CN118156141A (zh) 2024-03-22 2024-03-22 薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410338364.4A CN118156141A (zh) 2024-03-22 2024-03-22 薄膜晶体管的制作方法

Publications (1)

Publication Number Publication Date
CN118156141A true CN118156141A (zh) 2024-06-07

Family

ID=91288424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410338364.4A Pending CN118156141A (zh) 2024-03-22 2024-03-22 薄膜晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN118156141A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393936A (zh) * 2008-11-10 2009-03-25 友达光电股份有限公司 下栅极式薄膜晶体管及其制作方法
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法
US20170243759A1 (en) * 2016-02-18 2017-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and electronic device
CN116097401A (zh) * 2020-08-19 2023-05-09 株式会社半导体能源研究所 绝缘膜的改性方法及半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393936A (zh) * 2008-11-10 2009-03-25 友达光电股份有限公司 下栅极式薄膜晶体管及其制作方法
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法
US20170243759A1 (en) * 2016-02-18 2017-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and electronic device
CN116097401A (zh) * 2020-08-19 2023-05-09 株式会社半导体能源研究所 绝缘膜的改性方法及半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US7910920B2 (en) Thin film transistor and method of forming the same
JP5417332B2 (ja) 電界効果型トランジスタの製造方法
US7883934B2 (en) Method of fabricating oxide semiconductor device
KR102056407B1 (ko) 금속 산화물 반도체층의 전기 전도도를 증가시키기 위한 방법
KR102163730B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
JP5291105B2 (ja) 電界効果型トランジスタの製造方法
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US9070779B2 (en) Metal oxide TFT with improved temperature stability
KR100925210B1 (ko) 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법
CN118156141A (zh) 薄膜晶体管的制作方法
KR20160089592A (ko) 산화물 박막트랜지스터의 제조방법
CN214012946U (zh) 一种二维半导体晶体管结构
CN107706242B (zh) 晶体管及其制造方法
KR20210022851A (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
CN117810089A (zh) 薄膜晶体管的制备方法
EP3598479A1 (en) Thin-film transistor and method for manufacturing same, and display panel
TWI858684B (zh) 固定電荷控制方法、薄膜電晶體的製造方法及薄膜電晶體
CN112687554B (zh) 阵列基板制备方法、阵列基板及显示装置
KR101973269B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
US10205028B2 (en) Thin-film transistor, manufacturing method for the same, display panel
CN115799276A (zh) 驱动基板及显示面板
KR100301852B1 (ko) 박막트랜지스터제조방법
Jiang et al. Dependence of the Electrical Behavior of an Indium-Gallium-Zinc Oxide Thin-Film Transistor on the Process Condition of Plasma-Based Fluorination
KR20010060833A (ko) 알루미늄산화막 재질의 게이트 절연막을 갖는 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination