KR102163730B1 - 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 - Google Patents

트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 Download PDF

Info

Publication number
KR102163730B1
KR102163730B1 KR1020140034818A KR20140034818A KR102163730B1 KR 102163730 B1 KR102163730 B1 KR 102163730B1 KR 1020140034818 A KR1020140034818 A KR 1020140034818A KR 20140034818 A KR20140034818 A KR 20140034818A KR 102163730 B1 KR102163730 B1 KR 102163730B1
Authority
KR
South Korea
Prior art keywords
layer
channel layer
transistor
containing region
impurity metal
Prior art date
Application number
KR1020140034818A
Other languages
English (en)
Other versions
KR20150111193A (ko
Inventor
선종백
서석준
김태상
류명관
조성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140034818A priority Critical patent/KR102163730B1/ko
Priority to US14/664,298 priority patent/US9508865B2/en
Publication of KR20150111193A publication Critical patent/KR20150111193A/ko
Application granted granted Critical
Publication of KR102163730B1 publication Critical patent/KR102163730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자에 관해 개시되어 있다. 개시된 트랜지스터는 게이트절연층의 표면부 또는 채널층의 표면부에 불순물 금속 함유영역을 포함할 수 있다. 상기 불순물 금속 함유영역은 상기 게이트절연층과 상기 채널층 사이의 계면부에 구비될 수 있다. 상기 불순물 금속 함유영역은, 예컨대, 철(Fe) 함유영역일 수 있다. 상기 채널층은 무기 반도체를 포함할 수 있다. 예컨대, 상기 채널층은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함할 수 있다.

Description

트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자{Transistor, method of manufacturing the same and electronic device including transistor}
트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자에 관한 것이다.
트랜지스터는 전자 기기 분야에서 스위칭소자(switching device)나 구동소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 유기발광표시장치 또는 액정표시장치 등과 같은 표시장치(디스플레이) 분야에서 유용하게 사용된다.
트랜지스터의 동작 특성을 향상시키기 위해, 전하 이동도(charge mobility)가 높은 산화물 반도체층을 채널층으로 적용하는 방법이 시도되고 있다. 이러한 방법은 주로 표시장치용 박막 트랜지스터에 적용된다. 그러나 산화물 반도체층을 채널층으로 갖는 트랜지스터(이하, 산화물 트랜지스터)의 경우, 문턱전압(threshold voltage)을 제어하기가 쉽지 않고, 안정성/신뢰성을 확보하기가 어려울 수 있다. 고이동도 특성을 가지면서도 우수한 스위칭 특성, 제어된 문턱전압 및 신뢰성 특성을 만족시킬 수 있는 트랜지스터의 개발이 요구된다.
고이동도 특성 및 우수한 스위칭 특성을 갖는 트랜지스터를 제공한다.
문턱전압 등 특성 제어가 용이한 트랜지스터를 제공한다.
우수한 안정성/신뢰성을 갖는 트랜지스터를 제공한다.
상기 트랜지스터의 제조방법을 제공한다.
상기 트랜지스터를 포함하는 전자소자(ex, 표시장치)를 제공한다.
본 발명의 일 측면(aspect)에 따르면, 게이트; 상기 게이트와 이격된 채널층; 상기 게이트와 상기 채널층 사이에 구비된 것으로, 상기 채널층에 접촉된 불순물 금속 함유영역 및 상기 게이트에 접촉된 불순물 금속 미함유영역을 포함하는 게이트절연층; 및 상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스전극 및 드레인전극;을 포함하는 트랜지스터가 제공된다.
상기 불순물 금속 함유영역은 철(Fe) 함유영역일 수 있다.
상기 게이트절연층의 상기 채널층과 접촉된 표면부에 상기 불순물 금속 함유영역이 구비될 수 있고, 상기 표면부를 제외한 상기 게이트절연층의 나머지영역은 불순물 금속을 포함하지 않을 수 있다.
상기 불순물 금속 함유영역은 약 5 nm 이하의 두께를 가질 수 있다.
상기 채널층은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함할 수 있다.
상기 채널층은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함할 수 있다.
상기 채널층은 추가원소 X를 더 포함할 수 있고, 상기 추가원소 X는 Li, K, Mg, Ca, Sr, Ba, Ga, Al, In, B, Si, Sn, Ge, Sb, Y, Ti, Zr, V, Nb, Ta, Sc, Hf, Mo, Mn, Fe, Co, Ni, Cu, W, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, F, Cl, Br, I, S 및 Se 중 적어도 하나를 포함할 수 있다.
상기 게이트절연층은 실리콘 산화물층 및 실리콘 질화물층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
상기 게이트절연층은 순차로 적층된 실리콘 질화물층 및 실리콘 산화물층을 포함할 수 있고, 상기 실리콘 산화물층의 표면부에 상기 불순물 금속 함유영역이 구비될 수 있다.
상기 게이트는 상기 채널층 아래에 구비될 수 있다.
상기 채널층 상에 식각정지층이 더 구비될 수 있다.
상기 불순물 금속 함유영역에 의해 상기 트랜지스터의 문턱전압이 양(+)의 방향으로 증가될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 표시장치가 제공된다.
상기 표시장치는 유기발광표시장치 또는 액정표시장치일 수 있다.
상기 트랜지스터는 스위칭소자 또는 구동소자로 사용될 수 있다.
본 발명의 다른 측면에 따르면, 게이트를 형성하는 단계; 상기 게이트를 덮는 게이트절연층을 형성하는 단계; 상기 게이트절연층의 표면부에 불순물 금속 함유영역을 형성하는 단계; 상기 불순물 금속 함유영역 상에 채널층을 형성하는 단계; 및 상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스전극 및 드레인전극을 형성하는 단계;를 포함하는 트랜지스터의 제조방법이 제공된다.
상기 불순물 금속 함유영역은 철(Fe) 함유영역일 수 있다.
상기 불순물 금속 함유영역을 형성하는 단계는 상기 게이트절연층의 표면부를 금속 성분이 함유된 용액으로 처리하는 단계를 포함할 수 있다.
상기 금속 성분이 함유된 용액은, 예컨대, FeCl2, FeCl3, Fe(NO3)3·9H2O, MEA, DGME, EG, AP, TEG, JPS-1300 및 PRS-2000 중 적어도 하나를 포함할 수 있다. 여기서, MEA는 "monoethanolamine"이고, DGME는 "diethylene glycol monoethyl ether"이고, EG는 "ethylene glycol"이고, AP는 "1-amino-2-propanol"이고, TEG는 "tetraethylene glycol"이다. JPS-1300은 J.T.Baker사(社)의 제품으로서 "1-methyl-2-pyrrolidinone" 및 "diethylene glycol monoethyl ether" 등을 포함할 수 있고, PRS-2000은 J.T.Baker사(社)의 제품으로서 "1-methyl-2-pyrrolidinone", "diethylene glycol monoethyl ether", "tetrahydrothiophene 1,1-dioxide", "1-amino-2-propanol", "tetraethylene glycol" 등을 포함할 수 있다.
상기 불순물 금속 함유영역을 형성하는 단계는 상기 게이트절연층의 표면부에 금속 이온을 주입하는 단계를 포함할 수 있다.
상기 불순물 금속 함유영역을 형성하는 단계는 상기 게이트절연층 상에 불순물 금속을 포함하는 물질층을 형성하는 단계를 포함할 수 있다.
상기 채널층은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함할 수 있다.
상기 채널층은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함할 수 있다.
상기 채널층은 추가원소 X를 더 포함할 수 있고, 상기 추가원소 X는 Li, K, Mg, Ca, Sr, Ba, Ga, Al, In, B, Si, Sn, Ge, Sb, Y, Ti, Zr, V, Nb, Ta, Sc, Hf, Mo, Mn, Fe, Co, Ni, Cu, W, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, F, Cl, Br, I, S 및 Se 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 무기 반도체를 포함하는 채널층; 상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스전극 및 드레인전극; 상기 채널층과 이격된 게이트; 및 상기 채널층과 상기 게이트 사이에 구비된 게이트절연층;을 포함하고, 상기 채널층은 그 표면부에 구비된 철(Fe) 함유영역을 포함하는 트랜지스터가 제공된다.
상기 채널층은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함할 수 있다.
상기 채널층은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함할 수 있다.
상기 철(Fe) 함유영역은 약 5 nm 이하의 두께를 가질 수 있다.
상기 게이트는 상기 채널층 위에 구비될 수 있다.
상기 게이트는 상기 채널층 아래에 구비될 수 있다.
상기 게이트절연층은 그 표면부에 구비된 불순물 금속 함유영역을 포함할 수 있다.
상기 불순물 금속 함유영역은 철(Fe) 함유영역일 수 있다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 표시장치가 제공된다.
상기 표시장치는 유기발광표시장치 또는 액정표시장치일 수 있다.
상기 트랜지스터는 스위칭소자 또는 구동소자로 사용될 수 있다.
본 발명의 다른 측면에 따르면, 채널층, 소오스, 드레인, 게이트 및 게이트절연층을 포함하는 트랜지스터의 제조방법에 있어서, 무기 반도체를 포함하는 채널층을 형성하는 단계; 상기 채널층의 표면부에 철(Fe) 함유영역을 형성하는 단계; 및 상기 채널층의 일측으로 게이트절연층을 사이에 두고 이격된 게이트를 형성하는 단계;를 포함하는 트랜지스터의 제조방법이 제공된다.
상기 철(Fe) 함유영역을 형성하는 단계는 상기 채널층의 표면부를 철(Fe) 성분이 함유된 용액으로 처리하는 단계를 포함할 수 있다.
상기 철(Fe) 성분이 함유된 용액은, 예컨대, FeCl2, FeCl3, Fe(NO3)3·9H2O, MEA, DGME, EG, AP, TEG, JPS-1300 및 PRS-2000 중 적어도 하나를 포함할 수 있다.
상기 철(Fe) 함유영역을 형성하는 단계는 상기 채널층의 표면부에 철(Fe) 성분을 이온 주입하는 단계를 포함할 수 있다.
상기 채널층은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함할 수 있다.
상기 채널층은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함할 수 있다.
상기 게이트절연층의 표면부에 불순물 금속 함유영역을 형성하는 단계를 더 포함할 수 있다. 상기 불순물 금속 함유영역은 철(Fe) 함유영역일 수 있다.
고이동도 특성 및 우수한 스위칭 특성을 갖는 트랜지스터를 구현할 수 있다. 제어된 문턱전압을 갖는 트랜지스터를 구현할 수 있다. 우수한 안정성/신뢰성을 갖는 트랜지스터를 구현할 수 있다.
위와 같은 트랜지스터를 전자소자(ex, 표시장치)에 적용하면, 상기 전자소자의 성능을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 8a 내지 도 8d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 9는 본 발명의 실시예 및 비교예에 따른 트랜지스터의 트랜스퍼(transfer) 특성을 보여주는 그래프이다.
도 10은 비교예에 따른 트랜지스터의 시간 경과에 따른 특성 변화를 보여주는 그래프이다.
도 11은 본 발명의 실시예에 따른 트랜지스터의 시간 경과에 따른 특성 변화를 보여주는 그래프이다.
도 12 내지 도 14는 비교예, 실시예1 및 실시예2에 따른 트랜지스터의 트랜스퍼(transfer) 특성을 보여주는 그래프이다.
도 15 내지 도 17은 비교예, 실시예1 및 실시예2에 따른 트랜지스터의 시간 경과에 따른 특성 변화를 보여주는 그래프이다.
도 18은 비교예에 따른 트랜지스터의 NBTS(negative bias temperature stress)에 의한 특성 변화를 보여주는 그래프이다.
도 19는 본 발명의 실시예에 따른 트랜지스터의 NBTS에 의한 특성 변화를 보여주는 그래프이다.
도 20은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 21은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 22는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 23은 다양한 실시예에 따른 트랜지스터 샘플의 트랜스퍼(transfer) 특성을 보여주는 그래프이다.
도 24는 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자의 일례를 보여주는 단면도이다.
이하, 본 발명의 실시예에 따른 트랜지스터, 트랜지스터의 제조방법 및 트랜지스터를 포함하는 전자소자를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 트랜지스터를 보여주는 단면도이다. 본 실시예의 트랜지스터는 게이트전극(G1)이 채널층(C1) 아래에 구비되는 바텀(bottom) 게이트 구조의 박막 트랜지스터이다.
도 1을 참조하면, 기판(SUB1) 상에 게이트전극(G1)이 구비될 수 있다. 기판(SUB1)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트전극(G1)은 일반적인 전극 물질(금속, 합금, 도전성 금속산화물, 도전성 금속질화물 등)로 형성될 수 있다. 게이트전극(G1)은 단층 구조 또는 다층 구조를 가질 수 있다.
게이트전극(G1) 위쪽에 채널층(C1)이 구비될 수 있다. 채널층(C1)의 X축 방향 폭은 게이트전극(G1)의 X축 방향 폭보다 클 수 있다. 그러나 경우에 따라서는, 채널층(C1)의 폭이 게이트전극(G1)의 폭과 유사하거나 그보다 작을 수도 있다. 채널층(C1)은 무기 반도체로 형성될 수 있다. 채널층(C1)은 산화물 반도체, 질산화물 반도체, 불소(fluorine)(F)가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 채널층(C1)은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함할 수 있다. 이 경우, 채널층(C1)은 추가원소 X를 더 포함할 수 있다. 상기 추가원소 X는 Ⅰ족 원소, Ⅱ족 원소, Ⅲ족 원소, Ⅳ족 원소, Ⅴ족 원소, 전이금속 원소 및 란탄(Ln) 계열 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 상기 추가원소 X는 Li, K, Mg, Ca, Sr, Ba, Ga, Al, In, B, Si, Sn, Ge, Sb, Y, Ti, Zr, V, Nb, Ta, Sc, Hf, Mo, Mn, Fe, Co, Ni, Cu, W, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu 중 적어도 하나를 포함할 수 있다. 또는, 상기 추가원소 X는 Ⅵ족 원소 및 Ⅶ족 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 상기 추가원소 X는 F, Cl, Br, I, S 및 Se 중 적어도 하나를 포함할 수 있다. 이러한 채널층(C1)은 약 10 ㎠/Vs 이상 또는 약 20 ㎠/Vs 이상의 홀 이동도(Hall mobility)를 가질 수 있다. 형성 조건에 따라, 채널층(C1)의 홀 이동도(Hall mobility)는 100 ㎠/Vs 이상까지 증가할 수도 있다. 채널층(C1)의 캐리어 농도는, 예컨대, 1011∼1018/㎤ 또는 1012∼1017/㎤ 정도일 수 있다. 채널층(C1)의 도전 타입은 n형일 수 있으므로, 캐리어 농도는 전자의 농도를 의미할 수 있다. 전술한 설명에서 ZnO, ZnON, ZnONF, ZnN, ZnNF 등은 단지 구성원소들을 나열하여 표현한 것이고, 여기에서 구성원소들의 조성비는 무시되었다. 예컨대, ZnONF라는 표현은 Zn, O, N 및 F의 조성비가 1:1:1:1 이라는 것을 의미하는 것이 아니고, 단지 Zn, O, N 및 F로 구성된 물질(화합물)이라는 것을 의미한다. 이는 본 명세서의 다른 부분에서도 마찬가지이다.
게이트전극(G1)과 채널층(C1) 사이에 게이트절연층(GI1)이 구비될 수 있다. 게이트절연층(GI1)은 기판(SUB1) 상에 게이트전극(G1)을 덮도록 구비될 수 있고, 게이트절연층(GI1) 상에 게이트전극(G1)이 구비될 수 있다. 게이트절연층(GI1)은 실리콘 산화물층, 실리콘 질산화물층이나 실리콘 질화물층을 포함할 수 있으나, 그 밖의 다른 물질층, 예컨대, 실리콘 질화물층보다 유전상수가 큰 고유전물질층을 포함할 수도 있다. 게이트절연층(GI1)은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수도 있다. 구체적인 예로, 게이트절연층(GI1)은 실리콘 질화물층과 실리콘 산화물층의 적층 구조를 가질 수 있다. 이 경우, 게이트전극(G1) 상에 상기 실리콘 질화물층과 상기 실리콘 산화물층이 순차로 구비될 수 있다.
게이트절연층(GI1)은 불순물 금속 함유영역(1)을 포함할 수 있다. 불순물 금속 함유영역(1)은 채널층(C1)에 접촉되도록 구비될 수 있다. 게이트절연층(GI1)의 표면부에 불순물 금속 함유영역(1)이 구비될 수 있고, 불순물 금속 함유영역(1) 상에 채널층(C1)이 구비될 수 있다. 게이트절연층(GI1)에서 불순물 금속 함유영역(1)을 제외한 나머지영역은 불순물 금속을 함유하지 않는 영역, 즉, '불순물 금속 미함유영역'일 수 있다. 상기 불순물 금속 미함유영역은 게이트전극(G1)에 접촉될 수 있다. 따라서, 게이트절연층(GI1)은 채널층(C1)에 접촉된 불순물 금속 함유영역(1) 및 게이트전극(G1)에 접촉된 상기 불순물 금속 미함유영역을 포함한다고 할 수 있다. 게이트절연층(GI1)이 순차로 적층된 실리콘 질화물층 및 실리콘 산화물층을 포함하는 경우, 상기 실리콘 산화물층의 표면부에 상기 불순물 금속 함유영역(1)이 구비될 수 있다.
불순물 금속 함유영역(1)은, 예컨대, 철(Fe) 함유영역일 수 있다. 불순물 금속 함유영역(1)은 게이트절연층(GI1)의 나머지영역과 동일한 베이스 물질(절연 물질)에 철(Fe) 성분이 함유된 영역일 수 있다. 불순물 금속 함유영역(1)이 철(Fe)과 같은 금속을 포함하더라도, 금속의 함유 농도는 비교적 낮을 수 있고, 불순물 금속 함유영역(1)은 '절연 특성'을 유지할 수 있다. 따라서, 불순물 금속 함유영역(1)은 절연체일 수 있고, 게이트절연층(GI1)의 일부로 볼 수 있다. 불순물 금속 함유영역(1)은 약 10 nm 이하 또는 약 5 nm 이하의 두께를 가질 수 있다. 불순물 금속 함유영역(1)에 의해 트랜지스터의 특성(문턱전압 등)이 용이하게 제어될 수 있고, 안정성/신뢰성이 개선될 수 있다. 이에 대해서는 추후에 보다 상세히 설명한다.
채널층(C1) 상에 식각정지층(etch stop layer)(ES1)이 구비될 수 있다. 식각정지층(ES1)의 X축 방향 폭은 채널층(C1)보다 작을 수 있다. 채널층(C1)의 양단은 식각정지층(ES1)으로 커버되지 않을 수 있다. 식각정지층(ES1)은, 예를 들어, 실리콘 산화물, 실리콘 질산화물, 실리콘 질화물, 유기절연물 등을 포함할 수 있다.
게이트절연층(GI1) 상에 채널층(C1)의 제1 및 제2 영역(예컨대, 양단)에 각각 접촉되는 소오스전극(S1) 및 드레인전극(D1)이 구비될 수 있다. 소오스전극(S1) 및 드레인전극(D1)은 단층 구조 또는 다층 구조를 가질 수 있다. 소오스전극(S1) 및 드레인전극(D1)은 금속, 합금, 도전성 금속산화물 또는 도전성 금속질화물 등으로 구성될 수 있다. 소오스전극(S1) 및 드레인전극(D1)의 물질은 게이트전극(G1)의 물질과 동일하거나 유사할 수 있다. 소오스전극(S1) 및 드레인전극(D1)은 게이트전극(G1)과 동일한 물질층일 수 있으나, 다른 물질층일 수도 있다. 소오소전극(S1)은 채널층(C1)의 제1 영역(예컨대, 일단)과 콘택되면서 식각정지층(ES1)의 일단 위로 연장된 구조를 가질 수 있고, 드레인전극(D1)은 채널층(C1)의 제2 영역(예컨대, 타단)과 콘택되면서 식각정지층(ES1)의 타단 위로 연장된 구조를 가질 수 있다. 식각정지층(ES1)은 소오스전극(S1) 및 드레인전극(D1)을 형성하기 위한 식각 공정에서, 상기 식각에 의해 채널층(C1)이 손상되는 것을 방지하는 역할을 할 수 있다.
게이트절연층(GI1) 상에 식각정지층(ES1), 소오스전극(S1) 및 드레인전극(D1)을 덮는 보호층(passivation layer)(P1)이 구비될 수 있다. 보호층(P1)은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 또는 유기층이거나, 이들 중 적어도 두 개 이상이 적층된 구조를 가질 수 있다. 예컨대, 보호층(P1)은 실리콘 산화물 또는 실리콘 질화물로 구성된 단층 구조를 갖거나, 실리콘 산화물층과 그 위에 구비된 실리콘 질화물층을 포함하는 다층 구조를 가질 수 있다. 또한, 보호층(P1)은 삼중층 이상의 다층 구조를 가질 수도 있다. 이 경우, 보호층(P1)은 순차로 적층된 실리콘 산화물층, 실리콘 질산화물층 및 실리콘 질화물층을 포함할 수 있다. 그 밖에도, 보호층(P1)의 구성은 다양하게 변화될 수 있다. 게이트전극(G1), 게이트절연층(GI1), 소오스전극(S1), 드레인전극(D1) 및 보호층(P1)의 두께는 각각 50∼300nm, 50∼400nm, 10∼200nm, 10∼200nm 및 50∼1200nm 정도일 수 있다. 그러나 이 두께 범위는, 경우에 따라, 달라질 수 있다.
식각정지층(ES1)의 사용 여부는 채널층(C1)의 물질과 소오스전극(S1) 및 드레인전극(D1)의 물질에 따라 결정될 수 있다. 또는, 식각정지층(ES1)의 사용 여부는 소오스전극(S1) 및 드레인전극(D1)을 형성하기 위한 식각 공정에 따라 결정될 수 있다. 따라서, 경우에 따라서는, 도 1의 구조에서 식각정지층(ES1)을 제외시킬 수도 있다. 그 일례가 도 2에 도시되어 있다.
도 2를 참조하면, 채널층(C1)의 제1 영역(예컨대, 일단)에 접촉된 소오스전극(S1')이 구비될 수 있고, 채널층(C1)의 제2 영역(예컨대, 타단)에 접촉된 드레인전극(D1')이 구비될 수 있다. 소오스전극(S1')은 상기 제1 영역에 인접한 게이트절연층(GI1) 부분으로 연장될 수 있고, 이와 유사하게, 드레인전극(D1')은 상기 제2 영역에 인접한 게이트절연층(GI1) 부분으로 연장될 수 있다. 식각정지층(도 1의 ES1)을 사용하지 않는 것과 소오스전극(S1') 및 드레인전극(D1')의 형태가 다소 변형된 것을 제외하면, 도 2의 트랜지스터는 도 1의 트랜지스터와 유사하거나 동일할 수 있다. 도 2의 트랜지스터에서는 채널층(C1)의 백 채널(back channel) 영역이 식각 공정에 노출될 수 있다. 이런 관점에서, 도 2의 트랜지스터는 백 채널 에치(back channel etch) 구조 또는 에치-백(etch-back) 구조라고 할 수 있다.
도 1 및 도 2에서 게이트절연층(GI1)의 불순물 금속 함유영역(1)에 접촉된 채널층(C1)의 일부는 불순물 금속(ex, Fe)으로 도핑될 수 있다. 다시 말해, 불순물 금속 함유영역(1)의 불순물 금속(ex, Fe)은 그와 인접한 채널층(C1) 영역으로 확산될 수 있다. 이 경우, 채널층(C1)은 게이트절연층(GI1)에 접촉된 계면부(하면부)에 불순물 금속 도핑영역(미도시)을 갖는다고 할 수 있다. 상기 불순물 금속 도핑영역은, 예컨대, 철(Fe) 도핑영역일 수 있다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예는 바텀(bottom) 게이트 구조를 갖는 박막 트랜지스터의 제조방법이다.
도 3a를 참조하면, 기판(SUB10) 상에 게이트전극(G10)을 형성할 수 있다. 기판(SUB10)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트전극(G10)은 일반적인 전극 물질(금속, 합금, 도전성 금속산화물, 도전성 금속질화물 등)로 형성할 수 있다. 게이트전극(G10)은 단층 구조 또는 다층 구조를 가질 수 있다.
다음, 기판(SUB10) 상에 게이트전극(G10)을 덮는 게이트절연층(GI10)을 형성할 수 있다. 게이트절연층(GI10)은 실리콘 산화물, 실리콘 질산화물 또는 실리콘 질화물로 형성하거나, 그 밖의 다른 물질, 예컨대, 실리콘 질화물보다 유전상수가 큰 고유전물질로 형성할 수도 있다. 게이트절연층(GI10)은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 하나를 포함하는 단층 또는 다층 구조로 형성할 수 있다. 구체적인 예로, 게이트절연층(GI10)은 실리콘 질화물층과 실리콘 산화물층의 적층 구조로 형성할 수 있다. 이 경우, 게이트전극(G10) 상에 상기 실리콘 질화물층과 상기 실리콘 산화물층을 순차로 적층하여 게이트절연층(GI10)을 형성할 수 있다.
도 3b를 참조하면, 게이트절연층(GI10)의 표면부(상면부)에 불순물 금속 함유영역(10)을 형성할 수 있다. 예컨대, 게이트절연층(GI10)의 표면부를 금속 성분이 함유된 용액으로 처리하여 불순물 금속 함유영역(10)을 형성할 수 있다. 불순물 금속 함유영역(10)이 형성된 게이트절연층을 GI10'로 표시한다. 게이트절연층(GI10)이 실리콘 질화물층과 실리콘 산화물층이 순차로 적층된 구조를 갖는 경우, 상기 실리콘 산화물층의 표면부 내에 불순물 금속 함유영역(10)이 형성될 수 있다. 불순물 금속 함유영역(10)은 약 10 nm 이하 또는 약 5 nm 이하의 두께를 가질 수 있다.
불순물 금속 함유영역(10)은, 예컨대, 철(Fe) 함유영역일 수 있다. 이 경우, 상기 금속 성분이 함유된 용액은, 예컨대, FeCl2, FeCl3, Fe(NO3)3·9H2O, MEA(monoethanolamine), DGME(diethylene glycol monoethyl ether), EG(ethylene glycol), AP(1-amino-2-propanol), TEG(tetraethylene glycol), JPS-1300 및 PRS-2000 중 적어도 하나를 포함할 수 있다. JPS-1300은 J.T.Baker사(社)의 제품으로서 "1-methyl-2-pyrrolidinone" 및 "diethylene glycol monoethyl ether"를 포함할 수 있고, amine계 물질, glycol계 물질, 소정의 용매 등을 더 포함할 수 있다. PRS-2000은 J.T.Baker사(社)의 제품으로서 "1-methyl-2-pyrrolidinone", "diethylene glycol monoethyl ether", "tetrahydrothiophene 1,1-dioxide", "1-amino-2-propanol", "tetraethylene glycol" 등을 포함할 수 있다. 위 물질들 중 FeCl2, FeCl3 및 Fe(NO3)3·9H2O는 물(탈이온수)에 적절한 농도(예컨대, 수 내지 수백 마이크로 mole 정도의 농도)로 녹여서 수용액 상태로 사용할 수 있다. 한편, MEA, DGME, EG, AP, TEG, JPS-1300 및 PRS-2000은 유기 용매를 포함하는 용액 상태의 물질일 수 있다. 이러한 물질들은 철(Fe) 성분을 포함할 수 있다. 또는, 상기 물질들에 외부로부터 철(Fe) 성분을 추가할 수도 있다. 상기 금속 성분이 함유된 용액은 약 6∼11 정도의 pH를 가질 수 있다. pH에 따라, 표면 처리의 반응성이 달라질 수 있으므로, 상기 금속 성분이 함유된 용액은 6∼11 정도의 pH를 갖는 것이 적절할 수 있다. 그러나, 경우에 따라, 적정 pH의 범위는 달라질 수 있다. 상기 금속 성분이 함유된 용액 내에 게이트절연층(GI10)이 형성된 기판(SUB10)을 소정 시간(예컨대, 수 초 내지 수 시간 또는 약 1분 내지 약 10분) 동안 담가 주는 딥핑(dipping) 공정을 통해서 불순물 금속 함유영역(10)을 형성할 수 있다. 상기 딥핑(dipping) 공정 동안에, 필요한 경우, 초음파(ultrasonic) 인가 공정을 수행할 수 있다. 상기 딥핑(dipping) 공정 후에는 세정(cleaning) 공정을 수행할 수 있다. 상기 세정 공정은, 예컨대, 이소프로판올(2-propanol) 및 탈이온수(deionized water)(DI water)를 차례로 사용하여 수행할 수 있다. 이소프로판올(2-propanol) 및 탈이온수(DI water)로 각 5분 정도씩 세정할 수 있다. 그러나, 세정 용액이나 세정 시간 등은 다양하게 변화될 수 있다.
도 3c를 참조하면, 게이트절연층(GI10') 상에 채널용 반도체층(C100)을 형성할 수 있다. 채널용 반도체층(C100)은 무기 반도체로 형성될 수 있다. 채널용 반도체층(C100)은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 채널용 반도체층(C100)은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함할 수 있다. 이 경우, 채널용 반도체층(C100)은 추가원소 X를 더 포함할 수 있다. 상기 추가원소 X는 Ⅰ족 원소, Ⅱ족 원소, Ⅲ족 원소, Ⅳ족 원소, Ⅴ족 원소, 전이금속 원소 및 란탄(Ln) 계열 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 상기 추가원소 X는 Li, K, Mg, Ca, Sr, Ba, Ga, Al, In, B, Si, Sn, Ge, Sb, Y, Ti, Zr, V, Nb, Ta, Sc, Hf, Mo, Mn, Fe, Co, Ni, Cu, W, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu 중 적어도 하나를 포함할 수 있다. 또는, 상기 추가원소 X는 Ⅵ족 원소 및 Ⅶ족 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 상기 추가원소 X는 F, Cl, Br, I, S 및 Se 중 적어도 하나를 포함할 수 있다. 채널용 반도체층(C100)의 두께는 10∼150nm 정도, 예컨대, 20∼100nm 정도일 수 있지만, 경우에 따라, 적정 두께 범위는 달라질 수 있다.
다음, 채널용 반도체층(C100)을 어닐링(annealing)(즉, 열처리)할 수 있다. 상기 어닐링은 약 450℃ 이하의 온도, 예컨대, 150∼450℃ 정도의 온도로 수행할 수 있다. 또한, 상기 어닐링은 N2, O2 또는 공기(air) 분위기 등에서 수행할 수 있다. 이러한 어닐링을 통해서, 채널용 반도체층(C100)이 안정화될 수 있다. 또한, 상기 어닐링에 의해 채널용 반도체층(C100)의 표면부에 일종의 보호막(미도시)이 얇게 형성될 수 있다. 상기 보호막은 표면 산화막 또는 산소-리치(oxygen-rich) 물질막일 수 있다. 상기 보호막은 그 아래의 반도체층(C100)보다 상대적으로 높은 밀도를 가질 수 있다. 상기 어닐링 공정이 시점은 달라질 수 있다. 예컨대, 채널용 반도체층(C100)을 패터닝한 후에(도 3d와 같이), 상기 어닐링 공정을 수행할 수도 있다. 그러나, 상기 어닐링 공정은 선택적인(optional) 것이고, 경우에 따라서는, 수행하지 않을 수도 있다.
채널용 반도체층(C100)을 패터닝하여, 도 3d에 도시된 바와 같은 채널층(C10)을 형성할 수 있다. 채널층(C10)은 게이트전극(G10) 위쪽에 구비될 수 있다. 즉, 채널층(C10)은 게이트전극(G10)에 대향하도록 배치될 수 있다. 채널층(C10)은 물질, 물성, 특성 등은 도 1의 채널층(C1)과 동일할 수 있다.
채널용 반도체층(C100)을 패터닝(식각)할 때, 불순물 금속 함유영역(10)도 함께 패터닝(식각)될 수 있다. 즉, 불순물 금속 함유영역(10)은 채널층(C10)과 같은 형태로 패터닝될 수 있다. 패터닝된 불순물 금속 함유영역을 참조번호 10'로 표시한다. 패터닝된 불순물 금속 함유영역(10')을 포함하는 게이트절연층은 참조번호 GI10"로 표시한다. 그러나, 경우에 따라서는, 불순물 금속 함유영역(10)이 패터닝되지 않고 도 3c와 같은 형태를 유지할 수도 있다. 혹은, 채널층(C10) 주위의 불순물 금속 함유영역(10)의 일부 두께만 제거되고, 나머지가 잔류될 수도 있다.
도 3e를 참조하면, 채널층(C10) 상에 식각정지층(ES10)을 형성할 수 있다. 식각정지층(ES10)은 채널층(C10)의 중앙부(혹은 그와 인접한 영역) 상에 형성할 수 있다. 따라서, 식각정지층(ES10) 양측의 채널층(C10) 부분은 식각정지층(ES10)으로 커버되지 않고 노출될 수 있다. 식각정지층(ES10)은, 예컨대, 실리콘 산화물, 실리콘 질산화물, 실리콘 질화물, 유기절연물 등으로 형성할 수 있다.
다음, 게이트절연층(GI10") 상에 채널층(C10)의 제1 및 제2 영역(예컨대, 양단)에 각각 접촉되는 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 소오스전극(S10)은 상기 제1 영역(일단)에 접촉하면서 식각정지층(ES10)의 일단 위로 연장된 구조를 가질 수 있다. 드레인전극(D10)은 상기 제2 영역(타단)에 접촉하면서 식각정지층(ES10)의 타단 위로 연장된 구조를 가질 수 있다. 게이트절연층(GI10") 상에 채널층(C10) 및 식각정지층(ES10)을 덮는 소정의 도전막을 형성한 후, 상기 도전막을 패터닝(식각)하여, 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 이때, 식각정지층(ES10)은 소오스전극(S10) 및 드레인전극(D10)을 형성하기 위한 식각 공정시, 식각에 의해 채널층(C10)이 손상되는 것을 방지하는 역할을 할 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 게이트전극(G10)과 동일한 물질층일 수 있으나, 다른 물질층일 수도 있다. 소오스전극(S10) 및 드레인전극(D10)은 단층 또는 다층 구조로 형성할 수 있다.
도 3f를 참조하면, 게이트절연층(GI10") 상에 식각정지층(ES10), 소오스전극(S10) 및 드레인전극(D10)을 덮는 보호층(passivation layer)(P10)을 형성할 수 있다. 상기 보호층(P10)은, 예컨대, 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 또는 유기절연층으로 형성하거나, 이들 중 적어도 두 개 이상이 적층된 구조로 형성할 수 있다. 상기 보호층(P10)을 형성하기 전이나 후에, 소정의 어닐링 공정을 수행할 수 있다.
도 3c를 참조하여 설명한 어닐링 공정 및/또는 도 3f를 참조하여 설명한 어닐링 공정에 의해 불순물 금속 함유영역(10, 10')의 불순물 금속이 그와 인접한 채널층(C100, C10) 부분으로 확산될 수 있다. 따라서, 도 3f의 채널층(C10)은 게이트절연층(GI10")에 접촉된 계면부(하면부)에 불순물 금속 도핑영역(미도시)을 가질 수 있다.
전술한 도 3a 내지 도 3f의 제조방법은 도 1의 트랜지스터를 제조하는 방법의 일례이다. 이 방법을 변형하면, 도 2의 트랜지스터를 제조할 수 있다. 예컨대, 도 3e 단계에서 식각정지층(ES10)을 형성하지 않고, 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 식각정지층(ES10)의 사용 여부는 채널층(C10)의 물질과 소오스전극(S10) 및 드레인전극(D10)의 물질에 따라 결정될 수 있다. 또는, 식각정지층(ES10)의 사용 여부는 소오스전극(S10) 및 드레인전극(D10)을 형성하기 위한 식각 공정에 따라 결정될 수 있다. 따라서, 경우에 따라, 식각정지층(ES10) 없이 후속 공정을 진행할 수 있고, 그 결과, 도 2와 같은 트랜지스터를 제조할 수 있다.
또한, 도 3b에서 불순물 금속 함유영역(10)을 형성하는 공정은 다양하게 변화될 수 있다. 예컨대, 게이트절연층(GI10)의 표면부에 금속 이온을 주입하는 공정(이온 주입 공정)을 통해 '불순물 금속 함유영역'을 형성할 수 있다. 또는, 게이트절연층(GI10) 상에 불순물 금속을 포함하는 물질층(절연층)을 형성하는 공정으로 '불순물 금속 함유영역'을 형성할 수도 있다. 이때, 상기 불순물 금속을 포함하는 물질층이 불순물 금속 함유영역일 수 있다. 전자의 경우가 도 4에, 후자의 경우가 도 5에 도시되어 있다. 도 4에서는 이온 주입 공정으로 불순물 금속 함유영역(11)을 형성하는 경우를 보여준다. 도 4에서 참조번호 GI11'는 표면부에 불순물 금속 함유영역(11)이 형성된 게이트절연층을 나타낸다. 도 5에서는 게이트절연층(GI10) 상에 불순물 금속을 포함하는 물질층(12)을 형성한 경우를 보여준다. 불순물 금속을 포함하는 물질층(12)은 스퍼터링(sputtering), CVD(chemical vapor deposition), ALD(atomic layer deposition), 졸겔(sol-gel) 법 등 다양한 방법으로 형성할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다. 본 실시예에 따른 트랜지스터는 게이트전극(G2)이 채널층(C2) 위에 구비되는 탑(top) 게이트 구조의 박막 트랜지스터이다.
도 6을 참조하면, 기판(SUB2) 상에 서로 이격된 소오스전극(S2) 및 드레인전극(D2)이 구비될 수 있다. 소오스전극(S2)과 드레인전극(D2) 사이의 기판(SUB2) 상에 두 전극(S2, D2)에 접촉된 채널층(C2)이 구비될 수 있다. 채널층(C2)의 물질은 도 1의 채널층(C1)과 동일하거나 유사할 수 있다. 즉, 채널층(C2)은 무기 반도체로 구성될 수 있고, 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 채널층(C2)은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함할 수 있다. 이 경우, 채널층(C2)은 추가원소 X를 더 포함할 수 있다. 상기 추가원소 X는 Ⅰ족 원소, Ⅱ족 원소, Ⅲ족 원소, Ⅳ족 원소, Ⅴ족 원소, 전이금속 원소 및 란탄(Ln) 계열 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 상기 추가원소 X는 Li, K, Mg, Ca, Sr, Ba, Ga, Al, In, B, Si, Sn, Ge, Sb, Y, Ti, Zr, V, Nb, Ta, Sc, Hf, Mo, Mn, Fe, Co, Ni, Cu, W, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu 중 적어도 하나를 포함할 수 있다. 또는, 상기 추가원소 X는 Ⅵ족 원소 및 Ⅶ족 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 상기 추가원소 X는 F, Cl, Br, I, S 및 Se 중 적어도 하나를 포함할 수 있다. 채널층(C2)의 두께는 10∼150nm 정도, 예컨대, 20∼100nm 정도일 수 있다. 그러나 채널층(C2)의 두께 범위는 달라질 수 있다.
채널층(C2)은 그 표면부에 불순물 금속 함유영역(2)을 구비할 수 있다. 불순물 금속 함유영역(2)은, 예컨대, 철(Fe) 함유영역일 수 있다. 불순물 금속 함유영역(2)은 채널층(C2)의 나머지영역과 동일한 베이스 물질(반도체 물질)에 철(Fe) 성분이 함유된 영역일 수 있다. 불순물 금속 함유영역(2)이 철(Fe)과 같은 금속을 포함하더라도, 금속의 함유 농도는 비교적 낮을 수 있고, 불순물 금속 함유영역(2)은 '반도체 특성'을 유지할 수 있다. 따라서, 불순물 금속 함유영역(2)은 반도체일 수 있고, 채널층(C2)의 일부로 볼 수 있다. 불순물 금속 함유영역(2)은 약 10 nm 이하 또는 약 5 nm 이하의 두께를 가질 수 있다. 채널층(C2)에서 불순물 금속 함유영역(2)을 제외한 나머지영역은 불순물 금속으로 철(Fe)을 포함하지 않을 수 있다.
기판(SUB2) 상에 채널층(C2), 소오스전극(S2) 및 드레인전극(D2)을 덮는 게이트절연층(GI2)이 구비될 수 있다. 게이트절연층(GI2) 상에 게이트전극(G2)이 구비될 수 있다. 게이트전극(G2)은 채널층(C2) 위에 위치할 수 있다. 게이트절연층(GI2) 상에 게이트전극(G2)을 덮는 보호층(P2)이 더 구비될 수 있다.
도 6의 기판(SUB2), 소오스전극(S2), 드레인전극(D2), 게이트절연층(GI2), 게이트전극(G2) 및 보호층(P2) 각각의 물질 및 두께 등은 도 1의 기판(SUB1), 소오스전극(S1), 드레인전극(D1), 게이트절연층(GI1), 게이트전극(G1) 및 보호층(P1) 각각의 그것들과 동일하거나 유사할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다. 본 실시예는 탑(top) 게이트 박막 트랜지스터의 다른 예를 보여준다.
도 7을 참조하면, 기판(SUB3) 상에 채널층(C3)이 구비되고, 채널층(C3)의 양단 상면에 접촉된 소오스전극(S3) 및 드레인전극(D3)이 구비되어 있다. 채널층(C3)은 표면부(상면부)에 불순물 금속 함유영역(3)을 가질 수 있다. 불순물 금속 함유영역(3)은, 예컨대, 철(Fe) 함유영역일 수 있다. 불순물 금속 함유영역(3)의 물질 및 특성은 도 6의 불순물 금속 함유영역(2)과 동일하거나 유사할 수 있다. 채널층(C3)에서 불순물 금속 함유영역(3)을 제외한 나머지영역의 물질 및 특성 등은 도 6의 그것과 동일하거나 유사할 수 있다. 채널층(C3) 상에 게이트절연층(GI3)이 구비될 수 있고, 게이트절연층(GI3) 상에 게이트전극(G3)이 구비될 수 있다. 게이트전극(G3) 상에 보호층(P3)이 구비될 수 있다.
도 7에서는 불순물 금속 함유영역(3)이 소오스전극(S3)과 드레인전극(D3) 사이의 채널층(C3)의 상면부 내에 형성된 경우가 도시되어 있지만, 불순물 금속 함유영역(3)의 형성 범위는 달라질 수 있다. 예컨대, 불순물 금속 함유영역(3)은 채널층(C3)의 상면부 전체 및 측면부까지 확장될 수 있다. 이 경우, 채널층(C3)과 게이트절연층(GI3) 사이의 계면뿐 아니라, 채널층(C3)과 소오스/드레인전극(S3, D3) 사이의 계면에도 불순물 금속 함유영역(3)이 존재할 수 있다.
도 6 및 도 7과 같은 구조 이외에도 자기 정렬(self-aligned) 탑(top) 게이트 구조를 갖는 박막 트랜지스터에도 본 발명의 사상이 적용될 수 있다. 이 경우, 활성층(반도체층)의 중앙부(채널영역) 상에 게이트절연층과 게이트전극이 순차로 적층되고, 상기 게이트전극 양측의 상기 활성층 내에 소오스영역 및 드레인영역이 구비되는데, 상기 활성층의 상기 게이트절연층과 접촉된 표면부에 불순물 금속 함유영역, 예컨대, 철(Fe) 함유영역이 구비될 수 있다. 상기 활성층의 기본적인 물질 구성은 도 6의 채널층(C2)과 동일하거나 유사할 수 있다. 상기 소오스영역 및 드레인영역은 플라즈마로 처리되어 높은 전기전도도를 가질 수 있다. 상기 플라즈마는, 예컨대, 수소(H)를 포함하는 가스의 플라즈마일 수 있다.
도 8a 내지 도 8d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예는 탑(top) 게이트 구조를 갖는 박막 트랜지스터의 제조방법이다.
도 8a를 참조하면, 기판(SUB20) 상에 서로 이격된 소오스전극(S20) 및 드레인전극(D20)을 형성할 수 있다. 다음, 소오스전극(S20) 및 드레인전극(D20)에 콘택된 채널층(C20)을 형성할 수 있다. 채널층(C20)은 무기 반도체로 형성할 수 있다. 채널층(C20)은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 채널층(C20)은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함할 수 있다. 이 경우, 채널층(C20)은 추가원소 X를 더 포함할 수 있다. 상기 추가원소 X는 Ⅰ족 원소, Ⅱ족 원소, Ⅲ족 원소, Ⅳ족 원소, Ⅴ족 원소, 전이금속 원소 및 란탄(Ln) 계열 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 상기 추가원소 X는 Li, K, Mg, Ca, Sr, Ba, Ga, Al, In, B, Si, Sn, Ge, Sb, Y, Ti, Zr, V, Nb, Ta, Sc, Hf, Mo, Mn, Fe, Co, Ni, Cu, W, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu 중 적어도 하나를 포함할 수 있다. 또는, 상기 추가원소 X는 Ⅵ족 원소 및 Ⅶ족 원소 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 상기 추가원소 X는 F, Cl, Br, I, S 및 Se 중 적어도 하나를 포함할 수 있다. 채널층(C20)의 두께는 10∼150nm 정도, 예컨대, 20∼100nm 정도일 수 있지만, 채널층(C20)의 두께 범위는 달라질 수 있다.
도 8b를 참조하면, 채널층(C20)의 표면부에 불순물 금속 함유영역(20)을 형성할 수 있다. 불순물 금속 함유영역(20)이 형성된 채널층을 C20'로 표시한다. 불순물 금속 함유영역(20)은, 예컨대, 철(Fe) 함유영역일 수 있다. 불순물 금속 함유영역(20)을 형성하는 방법은 도 3b, 도 4 및 도 5를 참조하여 설명한 불순물 금속 함유영역(10)의 형성방법과 유사할 수 있다. 예컨대, 불순물 금속을 포함하는 용액으로 채널층(C20)의 표면부를 처리함으로써, 불순물 금속 함유영역(20)을 형성할 수 있다. 여기서, 상기 불순물 금속을 포함하는 용액은, 예컨대, FeCl2, FeCl3, Fe(NO3)3·9H2O, MEA, DGME, EG, AP, TEG, JPS-1300 및 PRS-2000 중 적어도 하나를 포함할 수 있다. 상기 FeCl2, FeCl3 및 Fe(NO3)3·9H2O는 물(탈이온수)에 적절한 농도(예컨대, 수 내지 수백 마이크로 mole 정도의 농도)로 녹여서 수용액 상태로 사용할 수 있다. 상기 MEA, DGME, EG, AP, TEG, JPS-1300 및 PRS-2000은 유기 용매를 포함하는 용액 상태의 물질일 수 있다. 상기 불순물 금속을 포함하는 용액으로 채널층(C20)의 표면부를 처리하는 동안에, 필요한 경우, 초음파(ultrasonic) 인가 공정을 수행할 수 있다. 경우에 따라서는, 불순물 금속 이온을 채널층(C20)의 표면부에 주입(이온 주입)하여 불순물 금속 함유영역(20)을 형성하거나, 채널층(C20) 상에 불순물 금속을 포함하는 별도의 물질층을 형성할 수도 있다. 상기 별도의 물질층은 반도체층일 수 있고 '불순물 금속 함유영역'에 대응될 수 있다.
도 8c를 참조하면, 기판(SUB20) 상에 채널층(C20')과 소오스전극(S20) 및 드레인전극(D20)을 덮는 게이트절연층(GI20)을 형성할 수 있다. 다음, 게이트절연층(GI20) 상에 게이트전극(G20)을 형성할 수 있다.
도 8d를 참조하면, 게이트절연층(GI20) 상에 게이트전극(G20)을 덮는 보호층(P20)을 형성할 수 있다. 상기 보호층(P20)을 형성하기 전이나 후에, 소자의 특성 향상을 위해 기판(SUB20)을 소정의 온도로 어닐링(열처리)하는 단계를 더 수행할 수 있다.
전술한 도 8a 내지 도 8d의 제조방법은 도 6의 트랜지스터를 제조하는 방법의 일례이다. 이 방법을 변형하면, 도 7의 트랜지스터를 제조할 수 있다. 예컨대, 채널층을 먼저 형성한 후, 상기 채널층의 상면 양단에 접촉된 소오스전극 및 드레인전극을 형성할 수 있다. 상기 소오스전극 및 드레인전극을 형성한 후, 상기 채널층의 상면부에 불순물 금속 함유영역을 형성하거나, 상기 소오스전극 및 드레인전극을 형성하기 전에, 상기 채널층의 상면부에 불순물 금속 함유영역을 형성할 수 있다. 다음으로, 상기 채널층 상에 게이트절연층과 게이트전극을 형성하면, 도 7 또는 그와 유사한 구조의 트랜지스터를 제조할 수 있다. 그 밖에도 도 8a 내지 도 8d의 제조방법은 다양하게 변형될 수 있다.
도 9는 본 발명의 실시예 및 비교예에 따른 트랜지스터의 트랜스퍼(transfer) 특성을 보여주는 그래프이다. 상기 실시예에 따른 트랜지스터는 도 1의 구조를 갖고, 상기 비교예에 따른 트랜지스터는 도 1에서 게이트절연층(GI1)이 불순물 금속 함유영역(1)을 포함하지 않는 경우이다. 다시 말해, 상기 실시예에 따른 트랜지스터는 도 3a 내지 도 3f의 방법으로 제조된 것이고, 상기 비교예에 따른 트랜지스터는 도 3a 내지 도 3f의 방법에서 게이트절연층(GI10)에 불순물 금속 함유영역(10)을 형성하지 않고 제조된 것이다. 이때, 게이트절연층은 SiNx층(두께: 350nm)과 SiOx층(두께: 50nm)이 순차로 적층된 구조를 갖고, 채널층은 ZnONF(두께: 50nm)로 형성되었다. 상기 실시예에 따른 트랜지스터의 게이트절연층은 JPS-1300으로 약 6분간 처리한 후, 이소프로판올(2-propanol) 및 탈이온수(DI water)로 각 5분씩 세정하였다. 도 9는 게이트절연층의 표면 처리 여부, 즉, 불순물 금속 함유영역의 형성 여부에 따른 트랜지스터의 특성 차이를 보여주는 결과라고 할 수 있다.
도 9를 참조하면, 실시예에 따른 트랜지스터의 그래프가 비교예에 따른 트랜지스터의 그래프보다 상당히 오른쪽에 위치하는 것을 확인할 수 있다. 이는 불순물 금속 함유영역(도 1의 1)에 의해 트랜지스터의 문턱전압이 양(+)의 방향으로 증가된 것을 의미한다. 산화물 반도체나 질산화물 반도체 또는 불소가 함유된 질산화물 반도체 등을 채널 물질로 이용하는 트랜지스터의 경우, 문턱전압이 음(-)의 방향으로 높은 값(즉, 높은 음의 값)을 가질 수 있고, 문턱전압의 제어가 용이하지 않을 수 있다. 트랜지스터의 문턱전압이 음(-)의 방향으로 높은 값(즉, 높은 음의 값)을 갖는 경우, 입력 신호의 전압(절대값)이 높아지는 문제가 있으며, 이로 인해 소비전력이 증가하는 등의 문제가 발생할 수 있다. 그러나, 본 발명의 실시예에서는 불순물 금속 함유영역(도 1의 1)에 의해 트랜지스터의 문턱전압이 양(+)의 방향으로 증가하기 때문에, 트랜지스터의 구동이 용이해질 수 있고, 소비전력이 낮아지는 효과를 얻을 수 있다.
도 10은 비교예에 따른 트랜지스터의 시간 경과에 따른 특성 변화를 보여주는 그래프이다. 여기서, 상기 비교예에 따른 트랜지스터는 도 9의 비교예에 따른 트랜지스터와 동일하다.
도 11은 본 발명의 실시예에 따른 트랜지스터의 시간 경과에 따른 특성 변화를 보여주는 그래프이다. 본 실시예에 따른 트랜지스터는 도 9의 실시예에 따른 트랜지스터와 동일하다.
도 10 및 도 11을 비교하면, 비교예에 따른 트랜지스터의 트랜스퍼(transfer) 그래프가 측정 횟수 증가에 따라 왼쪽으로 이동하는 것을 알 수 있다. 이는 상기 비교예에 따른 트랜지스터의 특성이 시간 경과에 따라 상당히 변화되는 것을 의미한다. 한편, 실시예에 따른 트랜지스터의 트랜스퍼(transfer) 그래프는 측정 횟수가 증가하더라도 거의 변화가 없는 것을 확인할 수 있다. 이는 상기 실시예에 따른 트랜지스터의 특성은 시간 경과에 따라 거의 변화가 없다는 것을 의미한다. 이러한 결과로부터, 불순물 금속 함유영역(도 1의 1)에 의해 트랜지스터의 신뢰성/안정성이 크게 향상될 수 있음을 알 수 있다.
도 12 내지 도 14는 비교예, 실시예1 및 실시예2에 따른 트랜지스터의 트랜스퍼(transfer) 특성을 보여주는 그래프이다. 여기서, 상기 비교예에 따른 트랜지스터는 도 9의 비교예에 따른 트랜지스터와 유사하되, 채널층의 물질은 ZnNF (두께: 50nm) 이었다. 상기 실시예1에 따른 트랜지스터는 게이트절연층을 JPS-1300으로 처리하여 형성한 불순물 금속 함유영역을 포함하고, 상기 실시예2에 따른 트랜지스터는 게이트절연층을 FeCl2를 포함하는 용액(FeCl2 농도: 10μM in H2O)으로 처리하여 형성한 불순물 금속 함유영역을 포함한다. 상기 실시예1, 2에서 용액 처리 시간은 약 6분이었으며, 이소프로판올(2-propanol) 및 탈이온수(DI water)로 각 5분씩 세정하였다. 또한, 상기 실시예 1, 2에서 채널층의 물질은 ZnNF (두께: 50nm)로 상기 비교예와 동일하였다.
도 12 내지 도 14를 참조하면, 비교예에 따른 트랜지스터의 그래프보다 실시예1, 2에 따른 트랜지스터의 그래프가 상당히 양(+)의 방향으로 이동된 것을 알 수 있다. 이는 불순물 금속 함유영역(도 1의 1)에 의해 트랜지스터의 문턱전압이 양(+)의 방향으로 증가된 것을 보여준다. 또한, 실시예1, 2에 따른 트랜지스터의 전계 효과 이동도(field effect mobility)는 상기 비교예에 따른 트랜지스터의 전계 효과 이동도보다 높은 것을 알 수 있다. 따라서, 불순물 금속 함유영역(도 1의 1)에 의해 트랜지스터의 기본적인 특성이 제어 및 개선될 수 있음을 확인할 수 있다.
도 15 내지 도 17은 비교예, 실시예1 및 실시예2에 따른 트랜지스터의 시간 경과에 따른 특성 변화를 보여주는 그래프이다. 여기서, 상기 비교예에 따른 트랜지스터는 도 12의 비교예에 따른 트랜지스터와 동일하고, 상기 실시예1에 따른 트랜지스터는 도 13의 실시예1에 따른 트랜지스터와 동일하고, 상기 실시예2에 따른 트랜지스터는 도 14의 실시예2에 따른 트랜지스터와 동일하였다.
도 15 내지 도 17을 참조하면, 시간 경과에 따라 비교예에 따른 트랜지스터의 특성은 비교적 쉽게 변화되지만(도 15), 실시예1 및 실시예2에 따른 트랜지스터의 특성 변화는 상대적으로 적은 것을 알 수 있다(도 16, 도 17). 따라서, 본 발명의 실시예에 따르면, 트랜지스터의 신뢰성/안정성을 개선할 수 있다.
도 18은 비교예에 따른 트랜지스터의 NBTS(negative bias temperature stress)에 의한 특성 변화를 보여주는 그래프이다. 도 18의 비교예에 따른 트랜지스터는 도 15의 비교예에 따른 트랜지스터와 동일하였다. 상기 NBTS로는 약 100℃의 온도에서 -20V의 게이트전압(Vg)을 인가하였다.
도 19는 본 발명의 실시예에 따른 트랜지스터의 NBTS(negative bias temperature stress)에 의한 특성 변화를 보여주는 그래프이다. 도 19의 실시예에 따른 트랜지스터는 도 16의 실시예1에 따른 트랜지스터와 동일하였다. 상기 NBTS 조건은 도 18의 그것과 동일하였다.
도 18 및 도 19를 비교하면, 실시예에 따른 트랜지스터의 특성 변화가 비교예에 따른 트랜지스터의 특성 변화보다 현저히 적은 것을 알 수 있다. 구체적으로 살펴보면, 2시간 경과 후, 비교예에 따른 트랜지스터의 문턱전압 변화량(ΔVth)은 -5.77V인데 반해, 실시예에 따른 트랜지스터의 문턱전압 변화량(ΔVth)은 -0.48V로 작았다. 이는 NBTS에 의한 스트레스 상황에서도, 본 발명의 실시예에 따른 트랜지스터의 특성 변화는 비교예의 그것보다 현저히 작다는 것으로, 신뢰성 및 안정성이 크게 향상된 것을 의미한다.
도 9 내지 도 19의 결과로부터, 본 발명의 실시예에 따른 트랜지스터에서는 불순물 금속 함유영역(도 1의 1)이 문턱전압을 양(+)의 방향으로 증가시키는 역할을 하고, 시간 경과에 따른 트랜지스터의 특성 변화를 억제하며, 바이어스 스트레스(bias stress)에 대한 신뢰성/안정성을 개선하는 것을 확인할 수 있다. 이는 불순물 금속 함유영역(1)이 게이트절연층(GI1)과 채널층(C1) 사이의 에너지 밴드 구조를 변화시켜 채널층(C1)의 캐리어 농도를 적절히 감소시키고, 캐리어 트랩(trap)에 대한 에너지 장벽을 높여주어 게이트절연층(GI1)으로의 캐리어 트랩(ex, hole trapping)을 억제하는 역할을 하기 때문이라고 추정된다. 또한, 불순물 금속 함유영역(1)에 의해 게이트절연층(GI1) 표면부의 일함수(work function)가 증가할 수 있고, 표면 쌍극자층(surface dipole layer)이 형성될 수 있으며, 이로 인해 전술한 다양한 효과가 나타나는 것으로 추정된다. 즉, 불순물 금속 함유영역(1)이 표면 쌍극자층(surface dipole layer)과 같이 작용하여, 게이트절연층(GI1)의 표면 포텐셜(surface potential)이 증가하고, 채널층(C1)의 캐리어 농도가 적절히 감소하며, 문턱전압이 양(+)의 방향으로 증가할 수 있다. 또한, 쌍극자 모멘트(dipole moment)로 인한 베리어(barrier) 증가 효과로 인해, 게이트절연층(GI1)으로의 캐리어 트랩(ex, hole trapping)이 억제되어 NBTS에 대한 신뢰성이 향상될 수 있다. 또한, 채널층(C1)의 게이트절연층(GI1)에 접촉된 계면부에 구비된 불순물 금속 도핑영역(ex, Fe 도핑영역)(미도시)에 의해 전술한 효과들 중 적어도 일부가 나타날 수 있다. 그러나 여기서 설명한 메커니즘/원리는 예시적인 것이고, 그 밖에 다른 이유에 의해서도 전술한 다양한 효과가 나타날 수 있다. 또한, 여기서는 상기 메커니즘/원리 등을 주로 도 1의 구조에 대해서 설명하였지만, 이는 다른 실시예에 따른 트랜지스터 구조에도 적용될 수 있다.
표 1은 다양한 표면처리제로 게이트절연층 표면을 처리했을 때, 표면처리제 종류에 따른 게이트절연층 표면부의 철(Fe) 함량을 측정한 SIMS(secondary ion mass spectrometry) 분석 결과를 정리한 것이다. 즉, SiO2층을 포함하는 게이트절연층의 상기 SiO2층을 다양한 표면처리제로 처리한 후, 표면처리된 SiO2층에 대해 SIMS 분석을 수행한 결과를 정리한 것이다. 이때, Fe 함유량은 다른 성분에 대한 상대적인 양으로서, 그 단위는 임의 단위(arbitrary unit)(a.u.)이다.
표면처리제 Fe 함유량 (a.u.)
No treatment 0.00
NMP 0.00
FeCl2 용액 (30μM in H2O) 1.72
FeCl3 용액 (30μM in H2O) 2.60
MEA 0.75
DGME 0.06
JPS-1300 0.42
표 1을 참조하면, 표면처리를 하지 않거나 효과가 없었던 NMP의 경우, Fe가 검출되지 않았고, 효과가 있었던 FeCl2 용액, FeCl3 용액, MEA, DGME, JPS-1300 등을 사용한 경우, Fe가 검출되었다. 상기 NMP의 화학명은 N-methylpyrrolidone 이다. MEA, DGME 및 JPS-1300의 화학명 또는 물질 구성은 앞서 설명한 바와 같다.
표 2는 표면처리제의 성분별 함유량을 ICP-MS(inductively coupled plasma-mass spectrometry) 분석을 통해 확인한 결과를 정리한 것이다. 아래의 표 2로부터 다양한 표면처리제의 Fe 함유량을 확인할 수 있다. 여기서, Fe 함유량의 단위는 ppb(parts per billion) 이다. 표 2에서 "ND"는 검출되지 않았다는 것을 의미한다.
구분 NMP EG MEA JPS-1300
Al 2.7 2.4 7.6 ND
Ca ND 5.1 ND ND
Cd ND ND ND ND
Co ND ND ND ND
Cr ND 2.3 3.7 2.3
Cu ND ND 18.2 ND
Fe ND 86.7 8276.6 450.2
K 1.0 13.7 2.1 1.6
Li ND ND ND ND
Mg 2.1 385.7 9.9 5.4
Mn ND 22.7 125.1 2.6
Na 31.1 1092.7 522.3 102.6
Ni ND 3.5 3.2 1.6
Pd 2.6 ND 2.4 1.7
Zn ND 49.1 1093.8 58.0
표 2를 참조하면, 효과가 없었던 NMP의 경우, Fe가 검출되지 않았고, 효과가 있었던 EG, MEA, JPS-1300에서는 상당량의 Fe 성분이 검출되었다. 이러한 결과로부터, 효과를 나타낼 수 있는 표면처리제의 Fe 함유량은 수 ppb(parts per billion) 내지 수 ppm(parts per million) 정도일 수 있음을 알 수 있다.
표 1 및 표 2의 결과로부터, 표면처리제의 금속(ex, Fe) 성분이 게이트절연층의 표면에 첨가됨으로써, 본 실시예에 따른 다양한 효과들이 나타날 수 있다는 것을 확인할 수 있다.
표 3은 게이트절연층의 표면처리 전/후의 게이트절연층 표면부의 일함수 변화를 정리한 것이다. 즉, SiO2층을 포함하는 게이트절연층의 상기 SiO2층을 철(Fe) 성분을 포함하는 표면처리제로 처리하기 전과 후의 일함수를 측정한 결과이다. 상기 일함수 측정에는 UPS(ultraviolet photoelectron spectroscopy)를 사용하였다. 이때, UV(ultraviolet) 소오스로는 He2 (40.8 eV)를 사용하였다.
샘플 일함수(eV)
표면처리 전 샘플1 3.255
표면처리 전 샘플2 3.334
표면처리 후 샘플1 4.732
표면처리 후 샘플2 4.802
표 3을 참조하면, 표면처리에 의해 일함수가 약 1.5 eV 정도 증가한 것을 알 수 있다. 불순물 금속 함유영역에 의해 게이트절연층 표면부의 일함수가 증가할 수 있다. 따라서, 상기 불순물 금속 함유영역은 표면 쌍극자층(surface dipole layer)과 같이 작용할 수 있다.
도 20은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다. 본 실시예는 도 1의 구조에서 변형된 것이다. 즉, 도 1의 구조에서 게이트절연층(GI1)의 상면부에 불순물 금속 함유영역(1)이 구비되지 않고, 채널층(C1)의 상면부에 '불순물 금속 함유영역'이 구비된 경우가 도 20에 도시되어 있다.
도 20을 참조하면, 기판(SUB4) 상에 게이트전극(G4) 및 이를 덮는 게이트절연층(GI4)이 구비될 수 있다. 게이트전극(G4) 위쪽의 게이트절연층(GI4) 상에 채널층(C4)이 구비될 수 있다. 채널층(C4)은 그 표면부(상면부)에 불순물 금속 함유영역(4)을 포함할 수 있다. 채널층(C4) 상에 식각정지층(ES4)이 구비될 수 있다. 채널층(C4)의 서로 다른 두 영역에 접촉된 소오스전극(S4) 및 드레인전극(D4)이 구비될 수 있다. 게이트절연층(GI4) 상에 소오스전극(S4)과 드레인전극(D4) 및 식각정지층(ES4)을 덮는 보호층(P4)이 구비될 수 있다.
게이트절연층(GI4)은 그 상면부에 불순물 금속 함유영역을 포함하지 않는다는 것을 제외하면, 도 1의 게이트절연층(GI1)과 동일하거나 유사할 수 있다. 채널층(C4) 및 불순물 금속 함유영역(4)의 물질 및 특성 등은 각각 도 6의 채널층(C2) 및 불순물 금속 함유영역(2)의 그것과 동일하거나 유사할 수 있다. 따라서, 불순물 금속 함유영역(4)은, 예컨대, 철(Fe) 함유영역일 수 있다. 또한, 불순물 금속 함유영역(4)은 채널층(C4)의 상면부를 금속 성분(ex, Fe)이 함유된 용액, 예컨대, FeCl2, FeCl3, Fe(NO3)3·9H2O, MEA, DGME, EG, AP, TEG, JPS-1300 및 PRS-2000 중 적어도 하나를 포함하는 용액으로 처리함으로써 형성될 수 있다.
도 20의 구조는 도 3a 내지 도 3f 및 도 8a 내지 도 8d를 참조하여 설명한 제조방법을 다소 변형한 방법을 이용해서 형성할 수 있다. 이는 당업자가 용이하게 알 수 있는바, 이에 대한 상세한 설명은 생략한다. 도 20의 구조에서 식각정지층(ES4)을 구비시키지 않을 수 있고, 그 밖에 다양한 변형이 가능할 수 있다.
도 21은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다. 본 실시예는 도 20의 구조에서 변형된 것이다. 즉, 도 20의 구조에서 게이트절연층(GI4)의 상면부에 추가적인 '불순물 금속 함유영역'을 구비시킨 경우가 도 21에 도시되어 있다.
도 21을 참조하면, 게이트절연층(GI5)은 그 표면부(상면부)에 구비된 제1 불순물 금속 함유영역(5a)을 포함할 수 있다. 채널층(C5)은 그 표면부(상면부)에 구비된 제2 불순물 금속 함유영역(5b)을 포함할 수 있다. 게이트절연층(GI5) 및 제1 불순물 금속 함유영역(5a)의 물질 및 특성 등은 각각 도 1의 게이트절연층(GI1) 및 불순물 금속 함유영역(1)과 동일하거나 유사할 수 있다. 채널층(C5) 및 제2 불순물 금속 함유영역(5b)의 물질 및 특성 등은 각각 도 20의 채널층(C4) 및 제2 불순물 금속 함유영역(4)과 동일하거나 유사할 수 있다. 제1 불순물 금속 함유영역(5a)은 절연 특성을 가질 수 있고, 제2 불순물 금속 함유영역(4)은 반도체 특성을 가질 수 있다. 도 21의 참조번호 SUB5, G5, ES5, S5, D5, P5는 각각 기판, 게이트전극, 식각정지층, 소오스전극, 드레인전극, 보호층을 나타내고, 이들은 각각 도 1의 기판(SUB1), 게이트전극(G1), 식각정지층(ES1), 소오스전극(S1), 드레인전극(D1), 보호층(P1)과 동일하거나 유사할 수 있다.
도 21에서와 같이, 게이트절연층(GI5)의 제1 불순물 금속 함유영역(5a) 및 채널층(C5)의 제2 불순물 금속 함유영역(5b)을 모두 구비시킬 경우, 이들로 인해 더욱 강화된(증가된) 효과를 얻을 수 있다.
도 20 및 도 21의 구조는 다양하게 변화될 수 있다. 예컨대, 도 21의 구조에서 채널층(C5)의 위쪽에 추가적인 게이트(탑 게이트)를 더 구비시킬 수 있다. 그 예가 도 22에 도시되어 있다.
도 22를 참조하면, 기판(SUB6) 상에 제1 게이트전극(G6) 및 이를 덮는 제1 게이트절연층(GI6)이 구비될 수 있다. 제1 게이트절연층(GI6)은 그 표면부(상면부)에 구비된 제1 불순물 금속 함유영역(6a)을 포함할 수 있다. 제1 게이트절연층(GI6) 상에 채널층(C6)이 구비될 수 있다. 채널층(C6)은 그 표면부(상면부)에 구비된 제2 불순물 금속 함유영역(6b)을 포함할 수 있다. 채널층(C6) 상에 식각정지층(ES6) 및 소오스/드레인전극(S6, D6)이 구비될 수 있다. 기판(SUB6), 제1 게이트전극(G6), 제1 게이트절연층(GI6), 제1 불순물 금속 함유영역(6a), 채널층(C6), 제2 불순물 금속 함유영역(6b), 식각정지층(ES6) 및 소오스/드레인전극(S6, D6)은 각각 도 21의 그것들과 동일하거나 유사할 수 있다.
부가해서, 식각정지층(ES6) 및 소오스/드레인전극(S6, D6)을 덮는 제2 게이트절연층(GI7)이 구비될 수 있다. 제2 게이트절연층(GI7) 상에 제2 게이트전극(G7)이 구비될 수 있다. 도시하지는 않았지만, 제2 게이트절연층(GI7) 상에 제2 게이트전극(G7)을 덮는 보호층이 더 구비될 수 있다. 식각정지층(ES6)은 구비되지 않을 수 있고, 그 밖에도 다양한 변형 구조가 가능할 수 있다.
도 22와 같은 더블 게이트 구조를 사용하는 경우, 하나의 채널층(C6)을 두 개의 게이트전극(G6, G7)을 사용해서 제어할 수 있기 때문에, 트랜지스터의 특성 제어 및 성능 개선에 유리할 수 있다.
아래의 표 4는 다양한 실시예에 따른 트랜지스터 샘플의 구조 및 형성 조건을 정리한 것이다.
대응 구조 게이트절연층 처리 용액 채널층 처리 용액
샘플 #1 도 21 JPS-1300 DGME
샘플 #2 도 21 JPS-1300 AP
샘플 #3 도 21 JPS-1300 TEG
샘플 #4 도 21 JPS-1300 FeCl2
샘플 #5 도 1 JPS-1300 -
표 4의 트랜지스터 샘플(#1∼#5)들의 게이트절연층은 SiNx층(두께: 350nm)과 SiOx층(두께: 50nm)이 순차로 적층된 구조를 갖고, 채널층은 ZnONF(두께: 35nm)로 형성되었다. 모든 트랜지스터 샘플(#1∼#5)의 게이트절연층의 표면은 JPS-1300으로 약 6분간 처리하였다. 트랜지스터 샘플 #1의 채널층의 표면은 DGME로, 샘플 #2의 채널층의 표면은 AP로, 샘플 #3의 채널층의 표면은 TEG로, 샘플 #4의 채널층의 표면은 FeCl2 용액(농도: 30μM)으로 처리하였다. 샘플 #1 내지 #3의 채널층의 표면을 해당 용액으로 처리할 때, 초음파(ultrasonic) 인가 공정을 동시에 진행하였다.
도 23은 표 4의 다양한 실시예에 따른 트랜지스터 샘플의 트랜스퍼(transfer) 특성을 보여주는 그래프이다.
도 23을 참조하면, 도 21의 구조에 대응하는 샘플들, 즉, 샘플 #1∼#4의 그래프가 도 1의 구조에 대응하는 샘플 #5의 그래프보다 오른쪽에 위치하는 것을 알 수 있다. 이를 통해, 도 21의 구조와 같이 제1 및 제2 불순물 함유 영역(5a, 5b)을 구비시킬 경우, 도 1의 구조와 같이 하나의 불순물 함유 영역(1)을 구비시킨 경우보다 트랜지스터의 문턱전압을 양(+)의 방향으로 이동시킬 수 있음을 알 수 있다.
아래의 표 5는 표 4(도 23)의 다양한 트랜지스터 샘플의 문턱전압(Vth) 및 오프-커런트(OFF-current)(Ioff)를 정리한 것이다. 여기서, 오프-커런트(Ioff)는 게이트전압이 -5V 일 때, 소오스전극과 드레인전극 사이의 전류를 의미한다.
문턱전압(Vth) [V] 오프-커런트(Ioff) [A]
샘플 #1 11.61 2.16E-11
샘플 #2 13.27 2.65E-11
샘플 #3 12.89 2.11E-11
샘플 #4 15.99 2.25E-11
샘플 #5 7.03 3.21E-11
표 5를 참조하면, 샘플 #1∼#4의 문턱전압(Vth)이 샘플 #5의 문턱전압(Vth)보다 약 1.5배 내지 2배 이상 큰 것을 알 수 있다. 또한, 샘플 #1∼#4의 오프-커런트(Ioff)는 샘플 #5의 오프-커런트(Ioff)보다 낮게 나타났다. 이러한 결과를 통해, 도 21의 구조와 같이 채널층의 표면부를 용액 처리하여 불순물 금속을 도핑시킴으로써, 트랜지스터의 특성을 제어/개선할 수 있음을 알 수 있다.
본 발명의 실시예에 따른 트랜지스터는 유기발광표시장치, 액정표시장치 등과 같은 표시장치(디스플레이)에 스위칭소자 또는 구동소자로 적용될 수 있다. 앞서 설명한 바와 같이, 본 발명의 실시예에 따른 트랜지스터는 고이동도를 가지면서 우수한 스위칭 특성, 제어된 문턱전압 및 신뢰성/안정성을 갖기 때문에, 이를 표시장치에 적용하면, 표시장치의 성능을 향상시킬 수 있다. 따라서, 본 발명의 실시예에 따른 트랜지스터는 차세대 고성능/고해상도/대면적 표시장치(디스플레이)의 구현에 유리하게 적용될 수 있다. 또한, 본 발명의 실시예에 따른 트랜지스터는 표시장치뿐 아니라, 메모리소자 및 논리소자 등 다른 전자소자 분야에 다양한 용도로 적용될 수 있다.
도 24는 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자의 일례를 보여주는 단면도이다. 본 실시예의 전자소자는 표시장치(디스플레이)이다.
도 24를 참조하면, 제1 기판(1000)과 제2 기판(2000) 사이에 소정의 중간층(intermediate layer)(1500)이 구비될 수 있다. 제1 기판(1000)은 본 발명의 실시예에 따른 트랜지스터, 예컨대, 도 1, 도 2, 도 6, 도 7, 도 20 내지 도 22 등을 참조하여 설명한 트랜지스터 중 적어도 하나를 스위칭소자 또는 구동소자로 포함하는 어레이 기판(array substrate)일 수 있다. 제2 기판(2000)은 제1 기판(1000)에 대향하는 기판일 수 있다. 중간층(1500)의 구성은 표시장치의 종류에 따라 달라질 수 있다. 본 실시예의 표시장치가 유기발광표시장치인 경우, 중간층(1500)은 "유기 발광층"을 포함할 수 있다. 한편, 본 실시예의 표시장치가 액정표시장치인 경우, 중간층(1500)은 "액정층(liquid crystal layer)"을 포함할 수 있다. 또한, 액정표시장치의 경우, 제1 기판(1000) 아래에 백라이트 유닛(back light unit)(미도시)이 더 구비될 수 있다. 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자의 구성은 도 24의 구조에 한정되지 않고, 다양하게 변형될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1, 도 2, 도 6, 도 7, 도 20 내지 도 22의 트랜지스터의 구성요소 및 구조는 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 전술한 실시예에서는 게이트절연층 또는 채널층에 불순물 금속 함유영역을 형성하는 경우에 대해서 설명하였지만, 다른 실시예에서는 전극/도전체(금속 등)에 불순물 금속 함유영역을 형성할 수도 있다. 또한, 채널층은 2층 이상의 다층 구조로 형성될 수 있고, 트랜지스터는 더블 게이트 구조를 가질 수도 있다. 그리고, 도 3a 내지 도 3f, 도 4, 도 5 및 도 8a 내지 도 8d의 제조방법도 다양하게 변화될 수 있다. 또한, 본 발명의 실시예에 따른 트랜지스터는 도 24와 같은 표시장치 이외에 다양한 전자소자에 여러 가지 용도로 적용될 수 있다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
<도면의 주요 부분에 대한 부호의 설명>
1, 5a, 6a, 10, 11, 12 : 불순물 금속 함유영역
2, 3, 4, 5b, 6b, 20 : 불순물 금속 함유영역
C1∼C6, C10, C20 : 채널층
D1∼D6, D10, D20 : 드레인전극
ES1, ES4∼ES6, ES10 : 식각정지층
G1∼G7, G10, G20 : 게이트전극
GI1∼GI7, GI10, GI20 : 게이트절연층
P1∼P5, P10, P20 : 보호층
S1∼S6, S10, S20 : 소오스전극
SUB1∼SUB6, SUB10, SUB20 : 기판

Claims (37)

  1. 게이트;
    상기 게이트와 이격된 채널층;
    상기 게이트와 상기 채널층 사이에 구비된 것으로, 상기 채널층에 접촉된 불순물 금속 함유영역 및 상기 게이트에 접촉된 불순물 금속 미함유영역을 포함하는 게이트절연층; 및
    상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스전극 및 드레인전극;을 포함하며,
    상기 불순물 금속 함유영역의 일부 영역은 상기 소오스전극과 드레인전극 사이의 영역에서 상기 채널층과 접촉함과 동시에 상기 소오스전극 및 상기 드레인전극과 겹지지 않도록 형성되는, 트랜지스터.
  2. 제 1 항에 있어서,
    상기 불순물 금속 함유영역은 철(Fe) 함유영역인 트랜지스터.
  3. 제 1 항에 있어서,
    상기 게이트절연층의 상기 채널층과 접촉된 표면부에 상기 불순물 금속 함유영역이 구비되고,
    상기 표면부를 제외한 상기 게이트절연층의 나머지영역은 불순물 금속을 포함하지 않는 트랜지스터.
  4. 제 1 항에 있어서,
    상기 불순물 금속 함유영역은 5 nm 이하의 두께를 갖는 트랜지스터.
  5. 제 1 내지 4 항 중 어느 한 항에 있어서,
    상기 채널층은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함하는 트랜지스터.
  6. 제 1 내지 4 항 중 어느 한 항에 있어서,
    상기 채널층은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함하는 트랜지스터.
  7. 제 6 항에 있어서,
    상기 채널층은 추가원소 X를 더 포함하고,
    상기 추가원소 X는 Li, K, Mg, Ca, Sr, Ba, Ga, Al, In, B, Si, Sn, Ge, Sb, Y, Ti, Zr, V, Nb, Ta, Sc, Hf, Mo, Mn, Fe, Co, Ni, Cu, W, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, F, Cl, Br, I, S 및 Se 중 적어도 하나를 포함하는 트랜지스터.
  8. 제 1 항에 있어서,
    상기 게이트절연층은 실리콘 산화물층 및 실리콘 질화물층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 갖는 트랜지스터.
  9. 제 8 항에 있어서,
    상기 게이트절연층은 순차로 적층된 실리콘 질화물층 및 실리콘 산화물층을 포함하고,
    상기 실리콘 산화물층의 표면부에 상기 불순물 금속 함유영역이 구비된 트랜지스터.
  10. 제 1 항에 있어서,
    상기 게이트는 상기 채널층 아래에 구비된 트랜지스터.
  11. 제 10 항에 있어서,
    상기 채널층 상에 구비된 식각정지층을 더 포함하는 트랜지스터.
  12. 제 1 항에 있어서,
    상기 불순물 금속 함유영역에 의해 상기 트랜지스터의 문턱전압이 양(+)의 방향으로 증가된 트랜지스터.
  13. 청구항 1에 기재된 트랜지스터를 포함하는 표시장치.
  14. 게이트를 형성하는 단계;
    상기 게이트를 덮는 게이트절연층을 형성하는 단계;
    상기 게이트절연층의 표면부에 불순물 금속 함유영역을 형성하는 단계;
    상기 불순물 금속 함유영역 상에 채널층을 형성하는 단계; 및
    상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스전극 및 드레인전극을 형성하는 단계;를 포함하며,
    상기 불순물 금속 함유영역의 일부 영역은 상기 소오스전극과 드레인전극 사이의 영역에서 상기 채널층과 접촉함과 동시에 상기 소오스전극 및 상기 드레인전극과 겹지지 않도록 형성되는, 트랜지스터의 제조방법.
  15. 제 14 항에 있어서,
    상기 불순물 금속 함유영역은 철(Fe) 함유영역인 트랜지스터의 제조방법.
  16. 제 14 항에 있어서, 상기 불순물 금속 함유영역을 형성하는 단계는,
    상기 게이트절연층의 표면부를 금속 성분이 함유된 용액으로 처리하는 단계를 포함하는 트랜지스터의 제조방법.
  17. 제 16 항에 있어서,
    상기 금속 성분이 함유된 용액은 FeCl2, FeCl3, Fe(NO3)3·9H2O, MEA, DGME, EG, AP, TEG, JPS-1300 및 PRS-2000 중 적어도 하나를 포함하는 트랜지스터의 제조방법.
  18. 제 14 항에 있어서, 상기 불순물 금속 함유영역을 형성하는 단계는,
    상기 게이트절연층의 표면부에 금속 이온을 주입하는 단계를 포함하는 트랜지스터의 제조방법.
  19. 제 14 항에 있어서, 상기 불순물 금속 함유영역을 형성하는 단계는,
    상기 게이트절연층 상에 불순물 금속을 포함하는 물질층을 형성하는 단계를 포함하는 트랜지스터의 제조방법.
  20. 제 14 내지 19 항 중 어느 한 항에 있어서,
    상기 채널층은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함하는 트랜지스터의 제조방법.
  21. 제 14 내지 19 항 중 어느 한 항에 있어서,
    상기 채널층은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함하는 트랜지스터의 제조방법.
  22. 무기 반도체를 포함하는 채널층;
    상기 채널층의 제1 및 제2 영역에 각각 접촉된 소오스전극 및 드레인전극;
    상기 채널층과 이격된 게이트; 및
    상기 채널층과 상기 게이트 사이에 구비된 게이트절연층;을 포함하고,
    상기 채널층은 그 표면부에 구비된 철(Fe) 함유영역을 포함하며,
    상기 철 함유영역의 일부 영역은 상기 소오스전극과 드레인전극 사이의 상기 게이트절연층에 대응되는 영역에 마련되어 상기 소오스전극 및 상기 드레인전극과 겹지지 않도록 형성되는, 트랜지스터.
  23. 제 22 항에 있어서,
    상기 채널층은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함하는 트랜지스터.
  24. 제 22 항에 있어서,
    상기 채널층은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함하는 트랜지스터.
  25. 제 22 항에 있어서,
    상기 철(Fe) 함유영역은 5 nm 이하의 두께를 갖는 트랜지스터.
  26. 제 22 항에 있어서,
    상기 게이트는 상기 채널층 위에 구비된 트랜지스터.
  27. 제 22 항에 있어서,
    상기 게이트는 상기 채널층 아래에 구비된 트랜지스터.
  28. 제 22 항에 있어서,
    상기 게이트절연층은 그 표면부에 구비된 불순물 금속 함유영역을 포함하는 트랜지스터.
  29. 제 28 항에 있어서,
    상기 불순물 금속 함유영역은 철(Fe) 함유영역인 트랜지스터.
  30. 청구항 22에 기재된 트랜지스터를 포함하는 표시장치.
  31. 채널층, 소오스, 드레인, 게이트 및 게이트절연층을 포함하는 트랜지스터의 제조방법에 있어서,
    무기 반도체를 포함하는 채널층을 형성하는 단계;
    상기 채널층의 표면부에 철(Fe) 함유영역을 형성하는 단계; 및
    상기 채널층의 일측으로 게이트절연층을 사이에 두고 이격된 게이트를 형성하는 단계;를 포함하며,
    상기 철 함유영역의 일부 영역은 상기 소오스와 드레인 사이의 상기 게이트절연층에 대응되는 영역에 마련되어 상기 소오스 및 상기 드레인과 겹지지 않도록 형성되는, 트랜지스터의 제조방법.
  32. 제 31 항에 있어서, 상기 철(Fe) 함유영역을 형성하는 단계는,
    상기 채널층의 표면부를 철(Fe) 성분이 함유된 용액으로 처리하는 단계를 포함하는 트랜지스터의 제조방법.
  33. 제 32 항에 있어서,
    상기 철(Fe) 성분이 함유된 용액은 FeCl2, FeCl3, Fe(NO3)3·9H2O, MEA, DGME, EG, AP, TEG, JPS-1300 및 PRS-2000 중 적어도 하나를 포함하는 트랜지스터의 제조방법.
  34. 제 31 항에 있어서, 상기 철(Fe) 함유영역을 형성하는 단계는,
    상기 채널층의 표면부에 철(Fe) 성분을 이온 주입하는 단계를 포함하는 트랜지스터의 제조방법.
  35. 제 31 항에 있어서,
    상기 채널층은 산화물 반도체, 질산화물 반도체, 불소가 함유된 질산화물 반도체, 질화물 반도체 및 불소가 함유된 질화물 반도체 중 적어도 하나를 포함하는 트랜지스터의 제조방법.
  36. 제 31 항에 있어서,
    상기 채널층은 ZnO 계열 반도체, SnO 계열 반도체, InO 계열 반도체, ZnON 계열 반도체, ZnONF 계열 반도체, ZnN 계열 반도체 및 ZnNF 계열 반도체 중 적어도 하나를 포함하는 트랜지스터의 제조방법.
  37. 제 31 항에 있어서,
    상기 게이트절연층의 표면부에 불순물 금속 함유영역을 형성하는 단계를 더 포함하는 트랜지스터의 제조방법.
KR1020140034818A 2014-03-25 2014-03-25 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 KR102163730B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140034818A KR102163730B1 (ko) 2014-03-25 2014-03-25 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US14/664,298 US9508865B2 (en) 2014-03-25 2015-03-20 Transistors, methods of manufacturing the same, and electronic devices including transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140034818A KR102163730B1 (ko) 2014-03-25 2014-03-25 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Publications (2)

Publication Number Publication Date
KR20150111193A KR20150111193A (ko) 2015-10-05
KR102163730B1 true KR102163730B1 (ko) 2020-10-08

Family

ID=54191542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140034818A KR102163730B1 (ko) 2014-03-25 2014-03-25 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Country Status (2)

Country Link
US (1) US9508865B2 (ko)
KR (1) KR102163730B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795449B (zh) * 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
KR102506334B1 (ko) 2016-04-11 2023-03-06 삼성디스플레이 주식회사 표시 장치
KR102207053B1 (ko) * 2016-09-16 2021-01-25 도판 인사츠 가부시키가이샤 표시 장치 및 표시 장치 기판
CN110651370B (zh) * 2017-06-05 2023-12-22 凸版印刷株式会社 半导体装置、显示装置及溅射靶
KR102116655B1 (ko) * 2018-12-03 2020-06-01 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
KR102163565B1 (ko) 2018-12-07 2020-10-12 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
CN109742152A (zh) * 2018-12-30 2019-05-10 复旦大学 一种稀土Er掺杂SnO2薄膜晶体管及其制备方法
KR102145387B1 (ko) * 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법
CN110098260A (zh) * 2019-04-11 2019-08-06 复旦大学 一种宽禁带TmSnO半导体薄膜晶体管的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026580A1 (en) * 2005-07-27 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20100072480A1 (en) * 2008-09-24 2010-03-25 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208756B2 (en) 2004-08-10 2007-04-24 Ishiang Shih Organic semiconductor devices having low contact resistance
KR100799498B1 (ko) 2006-09-15 2008-01-31 한국과학기술연구원 유전체 박막 및 이를 이용한 박막 트랜지스터
WO2008081936A1 (ja) 2006-12-28 2008-07-10 Dai Nippon Printing Co., Ltd. 有機トランジスタ素子、その製造方法、有機発光トランジスタ及び発光表示装置
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026580A1 (en) * 2005-07-27 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20100072480A1 (en) * 2008-09-24 2010-03-25 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same

Also Published As

Publication number Publication date
KR20150111193A (ko) 2015-10-05
US20150280000A1 (en) 2015-10-01
US9508865B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
KR102163730B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8878176B2 (en) Metal-oxide based thin-film transistors with fluorinated active layer
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
JP5137146B2 (ja) 半導体素子及びその製造方法
KR101774520B1 (ko) 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
KR101920709B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US20150084035A1 (en) Thin film transistor and method of manufacturing the same
KR101456355B1 (ko) 금속 산화물의 표면 처리 방법과 박막 트랜지스터를 제조하는 방법
KR20080074515A (ko) 박막 트랜지스터 및 그 제조방법
US8829515B2 (en) Transistor having sulfur-doped zinc oxynitride channel layer and method of manufacturing the same
KR20150025621A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TW201535750A (zh) 薄膜電晶體及其製造方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
US10777581B2 (en) Method for manufacturing IGZO thin-film transistor
EP3621105A1 (en) Oled display panel and method for manufacturing same
KR102205698B1 (ko) 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
US10672623B2 (en) Transistor and method of manufacturing the same
JP6260992B2 (ja) 薄膜トランジスタおよびその製造方法
US12021137B2 (en) Ni(Al)O p-type semiconductor via selective oxidation of NiAl and methods of forming the same
KR102509588B1 (ko) 이종접합 igzo 채널층을 구비하는 박막트랜지스터
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR102571072B1 (ko) 박막 트랜지스터 및 그의 제조방법
US20230029647A1 (en) Ni(Al)O P-TYPE SEMICONDUCTOR VIA SELECTIVE OXIDATION OF NiAl AND METHODS OF FORMING THE SAME

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right