KR102207053B1 - 표시 장치 및 표시 장치 기판 - Google Patents

표시 장치 및 표시 장치 기판 Download PDF

Info

Publication number
KR102207053B1
KR102207053B1 KR1020197004132A KR20197004132A KR102207053B1 KR 102207053 B1 KR102207053 B1 KR 102207053B1 KR 1020197004132 A KR1020197004132 A KR 1020197004132A KR 20197004132 A KR20197004132 A KR 20197004132A KR 102207053 B1 KR102207053 B1 KR 102207053B1
Authority
KR
South Korea
Prior art keywords
layer
touch sensing
oxide
display device
substrate
Prior art date
Application number
KR1020197004132A
Other languages
English (en)
Other versions
KR20190028759A (ko
Inventor
준이치 시라이시
겐조 후쿠요시
Original Assignee
도판 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도판 인사츠 가부시키가이샤 filed Critical 도판 인사츠 가부시키가이샤
Publication of KR20190028759A publication Critical patent/KR20190028759A/ko
Application granted granted Critical
Publication of KR102207053B1 publication Critical patent/KR102207053B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/322
    • H01L27/323
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/8791Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 표시 장치는, 은 혹은 은 합금층이 도전성 금속 산화물층에 의해 끼움 지지된 구성을 갖는 전극과, 상기 전극으로부터 인가되는 구동 전압으로 발광하는 발광층과, 게이트 절연층과 접촉하고, 또한 산화물 반도체로 구성된 채널층을 가짐과 함께 상기 발광층을 구동하는 능동 소자를 구비하는 어레이 기판과, 상기 어레이 기판과 대향하는 투명 기판과, 관찰 방향에 있어서 흑색층과 도전층이 순서대로 적층된 구성을 갖고 평면으로 보아 직교하는 복수의 제1 터치 센싱 배선 및 복수의 제2 터치 센싱 배선과, 평면으로 보아 제1 터치 센싱 배선과 제2 터치 센싱 배선에 의해 구획되는 화소를 구비하는 표시 장치 기판과, 터치 센싱을 행하는 제어부를 포함한다.

Description

표시 장치 및 표시 장치 기판
본 발명은, 유기 일렉트로루미네센스 또는 LED를 포함하는 발광층을 구비한 표시 장치 및 표시 장치 기판에 관한 것이며, 특히 터치 센싱 기능을 구비하는 표시 장치와, 그 표시 장치에 사용되는 표시 장치 기판에 관한 것이다.
최근 몇년간, 액정 표시 장치, 혹은 발광 소자가 매트릭스 형상으로 배열되어 있는 표시 장치(유기 일렉트로루미네센스 표시 장치나 LED 매트릭스 표시 장치)의 해상도가 향상되고, 박형화가 진행되고 있다. 또한, 5인치나 8인치 등의 화면 사이즈를 가지면서도 고화질이 실현 가능한 표시 장치를 구비한 모바일 기기, 예를 들어 스마트폰, 태블릿이 시판되고 있다. 특히, 유기 일렉트로루미네센스 표시 장치(이하, 유기 EL이라 부름)는, 이러한 모바일 기기의 박형화에 공헌할 수 있다.
유기 EL 표시 장치에 있어서는, 백색 유기 EL을 구비한 유기 EL 기판과, 컬러 표시를 실현하는 컬러 필터를 구비하면서도 유기 EL 기판에 대향 배치된 대향 기판을 사용하는 경우가 있다. 가일층의 고화질을 얻기 위해, 예를 들어 적색 발광 LED 칩, 녹색 발광 LED 칩 및 청색 발광 LED 칩이 작은 발광 유닛에 적재되고, 복수의 발광 유닛이 어레이 기판 상에 매트릭스 형상으로 배열되어 있는 LED 매트릭스 표시 장치의 개발도 진행되고 있다. LED로서, 발광 효율이 높은 청색 발광 다이오드가 알려져 있으며, 청색 LED 칩 상에 녹색 형광체 및 적색 형광체가 배치된 백색 LED가 사용되는 경우가 있다.
유기 EL(Organic Electroluminescence)이나 LED(Light Emitting Diode)를 포함하는 발광층을 구비한 표시 장치에 있어서는, 관찰자측으로부터 표시 장치를 보았을 때의 밝기를 향상시키기 위해, 알루미늄이나 은으로 형성된 하부 전극(광 반사성의 화소 전극)이 불가결하다. 또한, 하부 전극이란, 관찰자측으로부터 표시 장치를 본 경우에 먼 위치에 있는 전극이며, 상부 전극이란, 하부 전극에 대하여 상대적으로 관찰자에 가까운 위치에 있는 전극이다.
특허문헌 1에는, 유기 발광 다이오드와, 용량성 터치 센서 전극과, 터치 센서 신호를 반송하는 컨트롤선 사이에, 박막화 캡슐화층을 구비하는 터치 감지 디스플레이가 기재되어 있다. 특허문헌 1의 청구항 2에는, 블랙 매트릭스로 덮인 도전성 그리드가 개시되어 있다. 컨트롤선은, 특허문헌 1의 청구항 9에 나타난 바와 같이 공통 기판 상에 형성된다. 특허문헌 1에 있어서, 터치 센서 신호를 반송하는 컨트롤선은, 도 10, 도 39, 단락 [0031] 및 [0032]에 나타난 바와 같이, 픽셀 어레이가 형성된 기판 상에 마련되어 있다. 특허문헌 1의 단락 [0064] 내지 [0066]에 기재된 바와 같이, 선(640)에는 디스플레이 컨트롤 신호가 반송되고, 센서 드라이브 신호도 반송된다. 픽셀(화소) 구동을 행하기 위해, 시분할 멀티플렉스가 제안되어 있다. 시분할 멀티플렉스의 상세한 설명은 특허문헌 1에 개시되어 있지 않지만, 시분할 구동 기술 뿐만 아니라, 선(640)이 디스플레이 컨트롤 및 센서 드라이브의 양쪽의 역할을 겸용하는 배선 구조는 복잡하며, 또한 그 배선 구조를 사용하는 제어는 복잡하다. 용량성 터치 센서 커패시턴스 동작 중에 픽셀 구동에 대한 간섭을 방지할 필요성이, 특허문헌 1의 단락 [0066]에 기재되어 있다.
또한, 선(640)은 상기 컨트롤선이라 추정되지만, 특허문헌 1에는 명기되어 있지 않다. 또한, 특허문헌 1에 있어서의 청구항 9에 기재된 「공통 기판」은, 「공통 기판」이라 특정하는 것이 명세서 내에 명확하게 기재되어 있지 않다. 또한, 특허문헌 1의 단락 [0036]에는, 터치 센서선이 구리나 금과 같은 금속으로 형성되는 것이 기재되어 있다. 그러나, 구리, 은, 금과 같은 동족 원소는, 유리 기판이나 플라스틱 필름에 대하여 실용적인 밀착성을 갖고 있지 않으며, 특허문헌 1에는 구리, 은, 금과 같은 금속의 기판에 대한 밀착성을 개선하는 실용적 기술이 제안 되어 있지 않다.
특허문헌 2는, 터치 센서와 표시 장치가 일체가 된 액정 표시 장치에 관한 것이다. 특허문헌 2는, 바이패스 터널 등을 사용하여 어레이 기판에 터치 스크린을 만들어 넣는 기술을 개시하고 있다.
특허문헌 2에 있어서는, 폴리실리콘 트랜지스터에 접속되는 신호선(게이트선과 소스선)이나 화소 전극 뿐만 아니라, 터치 센싱에 관한 센스 영역과 드라이브-센스 접지 영역 및 바이패스 터널 등을 동일한 어레이 기판 상에 배치할 필요가 있다. 이 때문에, 특허문헌 2에 있어서는 어레이 구조가 매우 복잡하며, 기생 용량의 증가를 초래하기 쉽고, 또한 어레이 기판의 제조 공정에 있어서의 부하가 크다. 특허문헌 3에는, 유기 EL 장치 등의 표시 장치에 사용되는 전극을 형성하는 기술이 개시되어 있다. 특허문헌 3의 단락 [0008]에는, 순Ag막이나 Ag 합금막의 밀착성이 불충분하며, 실용성이 부족하다는 것이 기재되어 있다.
특허문헌 4에 있어서는, 유기 EL 소자의 하부 전극으로서 알루미늄 함유 금속층을 사용하는 것이 개시되어 있다.
특허문헌 5에 있어서는, 흑색층 상에 구리 함유층이 인듐 함유층에 끼움 지지된 구성을 갖는 터치 센싱 배선을 구비한 흑색 기판과, 흑색 기판의 제조 방법이 개시되어 있다. 그러나, 특허문헌 5에 있어서는, 유기 EL이나 LED 등의 발광층을 구비하는 표시 장치는 고려되어 있지 않으며, 발광층을 구비하는 어레이 기판이 적용된 표시 장치에 있어서의 기술 과제는 개시되어 있지 않다. 또한, 그 흑색 기판에 있어서, 2조의 흑색 배선으로 터치 센싱을 행하는 구성도 개시되어 있지 않다.
특허문헌 6에 있어서는, 배선 구조로서 흑색층과 금속층이 적층된 터치 패널이 개시되어 있다. 그러나, 발광층과, 산화물 반도체에 의한 능동 소자를 구비한 표시 장치가 개시되어 있지 않다. 또한, 구리 합금이나 은 합금이 도전성 금속 산화물에 끼움 지지된 구성도 개시되어 있지 않다.
일본 특허 제5864741호 공보 일본 특허 제5746736호 공보 일본 특허 공개2014-120487호 공보 일본 특허 공개2016-76418호 공보 일본 특허 제5807726호 공보 일본 특허 공개2013-129183호 공보
유기 EL이나 LED 등을 포함하는 발광층을 구비한 표시 장치에 있어서는, 반사 전극(이하, 하부 전극이라 부르는 경우가 있음)의 재료로서 알루미늄이나 알루미늄 합금을 사용하는 경우가 많다. 또한, 마찬가지로, 발광 다이오드 등의 발광층을 구동하는 박막 트랜지스터를 구성하는 전극이나 배선의 재료나, 터치 센싱 배선의 재료로서, 알루미늄이나 알루미늄 합금을 사용하는 것이 일반적이다. 그러나, 알루미늄이나 알루미늄 합금은, 은이나 은 합금, 또한 구리나 구리 합금과 비교하여 도전율이 떨어진다.
또한, 화소 전극(이하, 반사 전극이라 부르는 경우가 있음)의 재료로서는, 광 반사성의 면에서 은이나 합금이 우수하다.
또한, 상술한 바와 같이, 은이나 은 합금, 또한 구리나 구리 합금은, 기판 등에 대한 밀착성이 떨어진다. 또한, 은은 마이그레이션이나 확산에 의해, 은으로 구성되는 부재의 주변에 위치하는 구성 재료에 대하여 전기 특성에 악영향을 준다는 결점이 있다.
본 발명은 상기한 과제를 감안하여 이루어진 것이며, 은이나 은 합금, 또한 구리나 구리 합금을, 유기 EL이나 발광 다이오드를 사용하는 표시 장치를 구성하는 전극이나 배선에 활용하여, 가일층의 양호한 터치 센싱 기능 및 고화질을 실현하는 표시 장치 및 표시 장치 기판을 제공한다.
본 발명의 제1 형태에 관한 표시 장치는, 은 혹은 은 합금층이 도전성 금속 산화물층에 의해 끼움 지지된 구성을 갖는 전극과, 상기 전극으로부터 인가되는 구동 전압으로 발광하는 발광층과, 게이트 절연층과 접촉하고 또한 산화물 반도체로 구성된 채널층을 가짐과 함께 상기 발광층을 구동하는 능동 소자를 구비하는 어레이 기판과, 상기 어레이 기판에 대향하는 제1면과 상기 제1면과는 반대측의 제2면을 갖는 투명 기판과, 상기 제2면으로부터 상기 제1면을 향한 관찰 방향에 있어서 제1 흑색층과 제1 도전층이 순서대로 적층된 구성을 갖고, 또한 상기 제2면 상에서 제1 방향으로 배열되도록 서로 평행하게 연장되는 복수의 제1 터치 센싱 배선과, 상기 관찰 방향에 있어서 제2 흑색층과 제2 도전층이 순서대로 적층된 구성을 갖고, 또한 상기 복수의 제1 터치 센싱 배선과 상기 어레이 기판 사이에 위치함과 함께 평면으로 보아 상기 제1 방향과 직교하는 제2 방향으로 배열되도록 서로 평행하게 연장되는 복수의 제2 터치 센싱 배선과, 평면으로 보아 상기 복수의 제1 터치 센싱 배선과 상기 복수의 제2 터치 센싱 배선에 의해 구획되는 복수의 화소를 구비하는 표시 장치 기판과, 제1 터치 센싱 배선과 제2 터치 센싱 배선 사이의 정전 용량의 변화를 검지하여 터치 센싱을 행하는 제어부를 포함한다.
본 발명의 제1 형태에 관한 표시 장치에 있어서는, 상기 제1 터치 센싱 배선 및 상기 제2 터치 센싱 배선은, 상기 제2면 상에 형성되고, 상기 제1 터치 센싱 배선과 상기 제2 터치 센싱 배선 사이에는 절연층이 마련되고, 상기 제1 터치 센싱 배선 및 상기 제2 터치 센싱 배선은 서로 전기적으로 절연되어도 된다.
본 발명의 제1 형태에 관한 표시 장치에 있어서는, 상기 제1 터치 센싱 배선은 상기 제2면 상에 형성되고, 상기 제2 터치 센싱 배선은 상기 제1면 상에 형성되어도 된다.
본 발명의 제1 형태에 관한 표시 장치에 있어서는, 상기 제1면 상에, 상기 관찰 방향에 있어서, 순서대로 상기 제1 터치 센싱 배선 및 상기 제2 터치 센싱 배선이 형성되고, 상기 제1 터치 센싱 배선과 상기 제2 터치 센싱 배선 사이에는 절연층이 마련되고, 상기 제1 터치 센싱 배선 및 상기 제2 터치 센싱 배선은, 서로 전기적으로 절연되어도 된다.
본 발명의 제1 형태에 관한 표시 장치에 있어서는, 상기 산화물 반도체는 갈륨, 인듐, 아연, 주석, 알루미늄, 게르마늄 및 세륨으로 구성되는 군으로부터 선택되는 1종 이상을 함유하는 금속 산화물과, 적어도 안티몬, 비스무트 중 어느 것을 함유하는 금속 산화물을 포함해도 된다.
본 발명의 제1 형태에 관한 표시 장치에 있어서는, 상기 게이트 절연층은, 산화세륨을 포함하는 복합 산화물로 형성되어도 된다.
본 발명의 제1 형태에 관한 표시 장치에 있어서는, 상기 능동 소자에 전기적으로 연계된 복수의 배선 중 적어도 게이트 배선은, 은층, 은 합금층, 구리층 및 구리 합금층으로 구성되는 군으로부터 선택되는 층이 도전성 금속 산화물층에 의해 끼움 지지된 3층 구조를 가져도 된다.
본 발명의 제1 형태에 관한 표시 장치에 있어서는, 상기 발광층이 발광 다이오드층을 포함해도 된다.
본 발명의 제1 형태에 관한 표시 장치에 있어서는, 상기 발광층이 유기 일렉트로루미네센스층을 포함해도 된다.
본 발명의 제2 형태에 관한 표시 장치 기판은, 본 발명의 제1 형태에 관한 표시 장치에 사용되는 표시 장치 기판이며, 상기 제1 도전층 및 상기 제2 도전층은 은층, 은 합금층, 구리층 및 구리 합금층으로 구성되는 군으로부터 선택되는 층이 도전성 금속 산화물층에 의해 끼움 지지된 3층 구조를 갖는다.
본 발명의 제2 형태에 관한 표시 장치 기판에 있어서는, 상기 도전성 금속 산화물층은 산화인듐, 산화아연, 산화안티몬, 산화주석, 산화갈륨 및 산화비스무트로 구성되는 군으로부터 선택되는 2종 이상의 금속 산화물을 포함하는 복합 산화물로 형성되어도 된다.
본 발명의 제2 형태에 관한 표시 장치 기판에 있어서는, 상기 도전성 금속 산화물층은 산화인듐, 산화아연 및 산화주석을 포함하는 복합 산화물로 형성되고, 상기 복합 산화물에 포함되는 인듐(In)과 아연(Zn)과 주석(Sn)의 In/(In+Zn+Sn)으로 표시되는 원자비는 0.8보다 크고, 또한 Zn/Sn의 원자비가 1보다 커도 된다.
본 발명의 제2 형태에 관한 표시 장치 기판에 있어서는, 상기 복수의 화소는 컬러 필터를 구비해도 된다.
본 발명의 형태에 관한 표시 장치 및 표시 장치 기판에 의하면, 높은 도전율을 갖는 은이나 은 합금, 또한 구리나 구리 합금을 유기 EL이나 발광 다이오드를 사용하는 표시 장치를 구성하는 전극이나 배선에 활용할 수 있으며, 가일층의 양호한 터치 센싱 기능 및 고화질을 실현할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 표시 장치를 구성하는 제어부(영상 신호 제어부, 시스템 제어부 및 터치 센싱 제어부) 및 표시부를 도시하는 블록도이다.
도 2는 본 발명의 제1 실시 형태에 관한 표시 장치를 부분적으로 도시하는 도면이며, 도 3의 A-A'선을 따른 단면도이다.
도 3은 본 발명의 제1 실시 형태에 관한 표시 장치가 구비하는 대향 기판을 도시하는 도면이며, 관찰자측으로부터 표시 장치를 본 평면도이다.
도 4는 본 발명의 제1 실시 형태에 관한 대향 기판에 마련된 제1 터치 센싱 배선을 구성하는 제1 도전층의 패턴을 도시하는 평면도이다.
도 5는 본 발명의 제1 실시 형태에 관한 대향 기판에 마련된 제2 터치 센싱 배선을 구성하는 제2 도전층의 패턴을 도시하는 평면도이다.
도 6은 본 발명의 제1 실시 형태에 관한 대향 기판에 마련된 제1 터치 센싱 배선, 절연층 및 제2 터치 센싱 배선을 도시하는 도면이며, 도 2에 있어서의 부호 W1로 표시된 부분을 도시하는 확대 단면도이다.
도 7은 본 발명의 제1 실시 형태에 관한 표시 장치를 부분적으로 도시하는 확대도이며, 도 3의 B-B'선을 따른 단면도이다.
도 8은 본 발명의 제1 실시 형태에 관한 표시 장치를 구성하는 하부 전극(화소 전극)을 부분적으로 도시하는 도면이며, 도 7에 있어서의 부호 W2로 표시된 부분을 도시하는 확대 단면도이다.
도 9는 본 발명의 제1 실시 형태에 관한 표시 장치를 구성하는 게이트 전극을 부분적으로 도시하는 확대도이다.
도 10은 본 발명의 제2 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이다.
도 11은 본 발명의 제3 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이다.
도 12는 본 발명의 제3 실시 형태에 관한 표시 장치를 구성하는 제2 터치 센싱 배선을 도시하는 도면이며, 도 11에 있어서의 부호 W3으로 표시된 부분을 도시하는 확대 단면도이다.
도 13은 본 발명의 제4 실시 형태에 관한 표시 장치를 부분적으로 도시하는 단면도이다.
이하, 도면을 참조하면서 본 발명의 실시 형태에 대하여 설명한다.
이하의 설명에 있어서, 동일하거나 또는 실질적으로 동일한 기능 및 구성 요소에는 동일한 부호를 부여하여, 그 설명을 생략 또는 간략화거나, 혹은 필요한 경우만 설명을 행한다. 각 도면에 있어서는, 각 구성 요소를 도면 상에서 인식할 수 있을 정도의 크기로 하기 위해, 각 구성 요소의 치수 및 비율을 실제의 것과는 적절히 상이하게 하였다. 또한, 필요에 따라 도시가 어려운 요소, 예를 들어 반도체의 채널층을 형성하는 복수층의 구성, 또한 도전층을 형성하는 복수층의 구성 등의 도시나 일부의 도시가 생략되어 있다.
이하에 설명하는 각 실시 형태에 있어서는 특징적인 부분에 대하여 설명하며, 예를 들어 통상의 표시 장치에 사용되고 있는 구성 요소와 본 실시 형태에 관한 표시 장치의 차이가 없는 부분에 대해서는 설명을 생략한다.
이하의 기재에 있어서, 터치 센싱에 관한 배선, 전극 및 신호를 간단히 터치 구동 배선, 터치 검출 배선, 터치 배선, 터치 전극 및 터치 신호라 부르는 경우가 있다. 또한, 제1 터치 센싱 배선 및 제2 터치 센싱 배선을 간단히 터치 센싱 배선이라 부르는 경우가 있다. 터치 센싱 구동을 행하기 위해 터치 센싱 배선에 인가되는 전압을 터치 구동 전압이라 부른다.
제1 흑색층 및 제2 흑색층을 간단히 흑색층이라 부르는 경우가 있으며, 또한 제1 도전층 및 제2 도전층을 간단히 도전층이라 부르는 경우가 있다.
발광층(유기 EL이나 LED)을 구동하기 위해 상부 전극과 하부 전극(이하, 하부 전극을 화소 전극 혹은 반사 전극이라 부르는 경우가 있음)간에 인가되는 전압을 화소 구동 전압이라 부른다. 발광층의 구동을 간단히 화소 구동이라 부르는 경우가 있다.
(제1 실시 형태)
(표시 장치(DSP1)의 기능 구성)
이하, 본 발명의 제1 실시 형태에 관한 표시 장치(DSP1)를 도 1 내지 도 9를 참조하면서 설명한다.
도 1은, 본 발명의 제1 실시 형태에 관한 표시 장치(DSP1)를 구성하는 제어부 및 표시부를 도시하는 블록도이다.
제어부(120)는 공지된 구성을 갖고, 영상 신호 제어부(121)(제1 제어부)와, 터치 센싱 제어부(122)(제2 제어부)와, 시스템 제어부(123)(제3 제어부)를 구비하고 있다.
영상 신호 제어부(121)는, 표시부(110)에 있어서의 화상 표시를 제어한다. 구체적으로, 영상 신호 제어부(121)는, 어레이 기판(200)에 마련된 상부 전극과 하부 전극 사이에 공급되는 전압(화소 구동 전압)을 제어함으로써, 상부 전극 및 하부 전극에 의해 끼움 지지된 발광층(92)의 발광(화소 구동)을 제어한다. 이러한 화소 구동은, 어레이 기판(200) 상에 어레이 형상으로 마련된 복수의 발광층(92) 각각에 있어서 행해지며, 표시부(110)에 화상이 표시된다.
터치 센싱 제어부(122)는, 예를 들어 제2 터치 센싱 배선(2)에 터치 센싱 구동 전압을 인가하고, 후술하는 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2) 사이에 발생하는 정전 용량의 변화를 검출하여, 터치 센싱을 행한다.
시스템 제어부(123)는, 영상 신호 제어부(121) 및 터치 센싱 제어부(122)를 제어하고, 화소 구동과, 터치 구동에 의한 정전 용량의 변화의 검출을 교대로 행한다. 즉, 시스템 제어부(123)는, 시분할 구동에 의해 표시부(110)에 있어서의 화상 표시(화소 구동)와, 터치 센싱 구동을 행하는 것이 가능하다. 시스템 제어부(123)는, 화소 구동 및 터치 센싱 구동의 주파수를 서로 상이하게 하여 상술한 구동을 행하는 기능을 가져도 되고, 화소 구동 및 터치 센싱 구동의 구동 전압을 서로 상이하게 하여 상술한 구동을 행하는 기능을 가져도 된다. 이러한 기능을 갖는 시스템 제어부(123)에 있어서는, 예를 들어 표시 장치(DSP1)가 골라내는 외부 환경으로부터의 노이즈의 주파수를 검지하고, 노이즈 주파수와는 상이한 터치 센싱 구동 주파수를 선택한다. 이에 의해, 노이즈의 영향을 경감할 수 있다. 또한, 이러한 시스템 제어부(123)에 있어서는, 손가락이나 펜 등의 포인터의 주사 속도에 맞춘 터치 센싱 구동 주파수를 선정할 수도 있다.
상기한 제어부(120)를 구비한 표시 장치(DSP1)는, 터치 센싱 기능과 화상 표시 기능을 겸비한 터치 센싱 기능 일체형의 표시 장치이다. 표시 장치(DSP1)는 절연층을 통해 배치된 두 배선 그룹, 즉 복수의 제1 터치 센싱 배선(1)과 복수의 제2 터치 센싱 배선(2)을 사용한 정전 용량 방식의 터치 센싱 기술을 이용하고 있다. 예를 들어, 손가락 등의 포인터가 대향 기판(후술)에 접촉 혹은 근접했을 때에, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)의 교점에 발생하는 정전 용량의 변화를 검지하여, 손가락 등의 포인터의 위치가 검지된다.
(표시 장치(DSP1)의 구조)
도 2는, 본 발명의 제1 실시 형태에 관한 표시 장치(DSP1)를 부분적으로 도시하는 도면이며, 도 3의 A-A'선을 따른 단면도이다.
본 실시 형태에 관한 표시 장치(DSP1)는, 후술하는 실시 형태에 관한 표시 장치 기판을 구비한다. 또한, 이하에 기재하는 「평면으로 보아」란, 관찰자가 표시 장치(DSP1)의 표시면(표시 장치 기판의 평면)을 관찰하는 방향으로부터 본 평면을 의미한다. 본 발명의 실시 형태에 관한 표시 장치의 표시부의 형상, 또는 화소를 규정하는 화소 개구부의 형상, 표시 장치를 구성하는 화소수는 한정되지는 않는다.
이하에 상세하게 설명하는 실시 형태에서는, 표시부의 짧은 변을 따른 방향을 X 방향(제1 방향)이라 규정하고, 표시부의 긴 변을 따른 방향을 Y 방향(제2 방향)이라 규정하고, 또한 투명 기판의 두께 방향을 Z 방향이라 규정하여, 표시 장치를 설명한다.
또한, 이하의 실시 형태에 있어서, 상기와 같이 규정된 X 방향과 Y 방향을 전환하여, 즉 X 방향을 제2 방향이라 정의하고, 또 Y 방향을 제1 방향이라 정의하여, 표시 장치를 구성해도 된다.
도 2에 도시한 바와 같이, 표시 장치(DSP1)는 대향 기판(100)(표시 장치 기판)과, 대향 기판(100)을 서로 향하도록 접합된 어레이 기판(200)을 구비한다. 또한, 도 2에 도시하는 표시 장치(DSP1)에 있어서는, 각종 광학 기능을 갖는 광학 필름, 대향 기판(100)을 보호하는 커버 유리 등은 생략되어 있다.
(대향 기판(100)의 구조)
도 2에 도시한 바와 같이, 대향 기판(100)은 제1면(F)과, 제1면(F)과는 반대측의 제2면(S)을 갖는 투명 기판(40)을 구비한다. 제1면(F)은, 어레이 기판(200)에 대향하는 면이다. 제2면(S)은, 관찰자에 대향하는 면이다.
투명 기판(40)에 사용하는 것이 가능한 기판은, 가시 영역에 있어서 투명한 기판이면 되고, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판, 플라스틱 기판 등을 사용할 수 있다.
투명 기판(40)의 제2면(S)의 상방에는 복수의 제1 터치 센싱 배선(1)과, 복수의 제2 터치 센싱 배선(2)이 마련되어 있다. 복수의 제1 터치 센싱 배선(1)과 복수의 제2 터치 센싱 배선(2) 사이에는, 절연층(I)(터치 배선 절연층)이 마련되어 있으며, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)은 절연층(I)에 의해 서로 전기적으로 절연되어 있다.
도 3은, 본 발명의 제1 실시 형태에 관한 표시 장치(DSP1)가 구비하는 대향 기판(100)을 도시하는 도면이며, 관찰자측(P)으로부터 표시 장치(DSP1)를 본 평면도이다.
도 4는, 본 발명의 제1 실시 형태에 관한 대향 기판(100)에 마련된 제1 터치 센싱 배선(1)을 구성하는 제1 도전층의 패턴을 도시하는 평면도이다.
도 5는, 본 발명의 제1 실시 형태에 관한 대향 기판(100)에 마련된 제2 터치 센싱 배선(2)을 구성하는 제2 도전층의 패턴을 도시하는 평면도이다.
(터치 센싱 배선)
복수의 제1 터치 센싱 배선(1)은 제2면(S)의 상방에 위치하고, X 방향으로 배열되어 있으며, 서로 평행하게 Y 방향으로 연장되어 있다. Y 방향에 있어서의 제1 터치 센싱 배선(1)의 단부에는, 제1 단자(TM1)가 마련되어 있다. 복수의 제1 터치 센싱 배선(1)은, 제1 배선 패턴을 형성하고 있다.
복수의 제2 터치 센싱 배선(2)(제2 배선 패턴)은, 복수의 제1 터치 센싱 배선(1)과 어레이 기판(200) 사이에 위치하고 있으며, 본 실시 형태에서는 제2면(S)의 상방에 위치하고 있다. 제2 터치 센싱 배선(2)은 센스 배선(2A)과, 인출 배선(2B)을 갖고 있다. 센스 배선(2A)은 Y 방향으로 배열되어 있으며, 서로 평행하게 X 방향으로 연장되어 있다. 센스 배선(2A)은, 표시부(110)의 외측에 있어서 인출 배선(2B)과 접속되어 있다. 인출 배선(2B)은 X 방향으로 배열되어 있으며, 서로 평행하게 Y 방향으로 연장되어 있다. Y 방향에 있어서의 인출 배선(2B)의 단부에는, 제2 단자(TM2)가 마련되어 있다. 복수의 제2 터치 센싱 배선(2)은, 제2 배선 패턴을 형성하고 있다.
복수의 제1 터치 센싱 배선(1) 각각과, 복수의 제2 터치 센싱 배선(2) 각각은 전기적으로 독립되어 있다. 제1 터치 센싱 배선(1)과 센스 배선(2A)은, 관찰자측(P)으로부터 본 평면으로 보아 직교하고 있다. 복수의 제1 터치 센싱 배선(1)과 복수의 센스 배선(2A)에 의해 구획되어 있는 영역은, 화소(PX)이다. 복수의 화소(PX)는, 표시부(110)에 있어서 매트릭스 형상으로 배치되어 있다. 화소(PX)에 있어서의 개구부의 형상은, 정사각형 패턴, 직사각형 패턴, 평행사변형 패턴 등이어도 된다. 또한, 화소(PX)에 있어서의 개구부의 배열이 무아레 대책을 실시한 배열, 지그재그 형상의 배열이어도 된다.
복수의 제1 단자(TM1) 및 복수의 제2 단자(TM2)는, 터치 센싱 제어부(122)에 접속되어 있다. 이에 의해, 터치 센싱 제어부(122)는 제1 단자(TM1) 및 제2 단자(TM2)를 통해, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)과 전기적으로 접속되어 있다.
예를 들어, 제1 터치 센싱 배선(1)을 터치 검출 전극으로서 사용하고, 제2 터치 센싱 배선(2)을 터치 구동 전극으로서 사용할 수 있다. 터치 센싱 제어부(122)는, 터치 신호로서 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2) 사이에 발생하는 정전 용량(C1)의 변화를 검출한다.
또한, 제1 터치 센싱 배선(1)의 역할과 제2 터치 센싱 배선(2)의 역할을 교체해도 된다. 구체적으로, 제1 터치 센싱 배선(1)을 터치 구동 전극으로서 사용하고, 제2 터치 센싱 배선(2)을 터치 검출 전극으로서 사용해도 된다.
또한, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)을 모두 터치 센싱에 사용하지 않아도 된다. 복수의 제1 터치 센싱 배선(1) 및 복수의 제2 터치 센싱 배선(2) 중, 터치 센싱에 사용하는 배선을 제외하고, 터치 센싱에 사용하지 않는 배선을 시닝해도 된다. 즉, 시닝 구동을 행해도 된다.
이어서, 제1 터치 센싱 배선(1)을 시닝 구동시키는 경우에 대하여 설명한다. 우선, 모든 제1 터치 센싱 배선(1)을 복수의 그룹으로 구분한다. 그룹의 수는, 모든 제1 터치 센싱 배선(1)의 수보다 적다. 하나의 그룹을 구성하는 배선수를, 예를 들어 6개로 한다. 여기서, 모든 배선(배선수는 6개) 중, 예를 들어 2개의 배선을 선택한다(모든 배선의 개수보다도 적은 개수, 2개<6개). 하나의 그룹에 있어서는, 선택된 2개의 배선을 사용하여 터치 센싱이 행해지며, 나머지 4개의 배선에 있어서의 전위가 플로팅 전위로 설정된다. 표시 장치(DSP1)는, 복수의 그룹을 갖는다는 점에서, 상기와 같이 배선의 기능이 정의되어 있는 그룹별로 터치 센싱을 행할 수 있다. 마찬가지로, 제2 터치 센싱 배선(2)에 있어서도, 시닝 구동을 행해도 된다.
터치에 사용되는 포인터가 손가락인 경우와 펜인 경우는, 접촉 혹은 근접하는 포인터의 면적이나 용량이 상이하다. 이러한 포인터의 크기에 따라, 시닝할 배선의 개수를 조정할 수 있다. 펜이나 바늘끝 등 선단이 미세한 포인터에서는, 배선의 시닝 개수를 줄여 고밀도의 터치 센싱 배선의 매트릭스를 사용할 수 있다. 지문 인증시에도 고밀도의 터치 센싱 배선의 매트릭스를 사용할 수 있다.
이와 같이 그룹별로 터치 센싱 구동을 행함으로써, 주사 혹은 검출에 사용되는 배선수가 줄기 때문에, 터치 센싱 속도를 높일 수 있다. 또한, 상기한 예에서는, 하나의 그룹을 구성하는 배선수가 6개였지만, 예를 들어 10 이상의 배선수로 하나의 그룹을 형성하고, 하나의 그룹에 있어서 선택된 2개의 배선을 사용하여 터치 센싱을 행해도 된다. 즉, 시닝되는 배선의 수(플로팅 전위가 되는 배선의 수)를 증가시키고, 이에 의해 터치 센싱에 사용되는 선택 배선의 밀도(전체 배선수에 대한 선택 배선의 밀도)를 저하시키고, 선택 배선에 의해 주사 혹은 검출을 행함으로써, 소비 전력의 삭감이나 터치 검출 정밀도의 향상에 기여한다. 반대로, 시닝되는 배선의 수를 저감시키고, 터치 센싱에 사용되는 선택 배선의 밀도를 높게 하고, 선택 배선에 의해 주사 혹은 검출을 행함으로써, 예를 들어 지문 인증이나 터치펜에 의한 입력에 활용할 수 있다.
시닝된 배선(터치 센싱에 사용하지 않는 배선)은, 예를 들어 전기적으로 들뜬 상태, 즉 전위가 플로팅 상태가 된다. 표시 장치(DSP1)의 표면(관찰자를 바라보는 면)과 손가락 등의 포인터의 근접 거리를 얻기 위해, 제1 터치 센싱 배선(1) 혹은 제2 터치 센싱 배선(2)의 전위를 플로팅 상태로 할 수도 있다. 손가락 등의 포인터의 위치를 검출한 후, 다음 검출 신호의 정밀도를 향상시키기 위해, 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2) 중 어느 한쪽을 접지시키고, 리셋해도 된다(전위를 0V로 함). 또한, 검출 신호의 정밀도를 향상시키기 위해, 터치 구동 전압의 위상을 교대로 반전하는 전압이 채용되어도 된다. 이러한 터치 검출 신호의 정밀도를 향상시키는 수단은, 포인터가 액티브 포인터(예를 들어, 펜 형상의 포인터로부터 검출의 지시 신호가 발생하는 포인터)인 경우에도 유효하다.
상술한 시닝 구동에 있어서의 플로팅 패턴에 관하여, 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2)에 있어서는, 스위칭 소자의 구동에 의해 검출 전극과 구동 전극을 전환하여, 고정밀도의 터치 센싱을 행해도 된다.
또한, 상술한 시닝 구동에 있어서의 플로팅 패턴은, 그라운드(하우징에 접지)와 전기적으로 접속하도록 전환할 수도 있다. 터치 센싱의 S/N비를 개선시키기 위해, 터치 센싱의 신호가 검출되었을 때에, TFT(박막 트랜지스터) 등 능동 소자의 신호 배선을 일시 그라운드(하우징 등)에 접지해도 된다.
또한, 터치 센싱 제어에서 검출되는 정전 용량을 리셋하기 위해 필요한 시간이 비교적 긴 터치 배선, 즉 터치 센싱에 있어서의 시상수(용량과 저항값의 곱)가 큰 터치 배선을 사용하는 경우가 있다. 이 경우, 예를 들어 터치 배선의 배열에 있어서, 홀수행의 배선과 짝수행의 배선을 교대로 터치 센싱에 이용하여, 시상수의 크기를 조정한 구동을 행해도 된다.
또한, 복수 개수의 터치 배선을 그루핑하여 구동이나 검출을 행해도 된다. 복수 개수의 터치 배선의 그루핑 구동에 있어서는, 선 순차 구동을 채용하지 않고, 그룹 단위로 셀프 검출 방식이라고도 불리는, 일괄 검출의 구동 방법을 채용해도 된다. 또한, 그룹 단위로 병렬 구동을 행해도 된다. 또한, 기생 용량 등의 노이즈를 캔슬하기 위해, 서로 근접 또는 인접하는 터치 배선의 검출 신호의 차를 취하는 차분 검출 방식을 채용해도 된다. 프레임부에 가까운 영역(표시부(110)의 외측 영역, 화상 표시를 행하지 않는 영역)에 위치하는 터치 센싱 배선은, 표시부(110)의 중앙에 위치하는 터치 센싱 배선보다도 터치 센싱의 감도가 낮은 경향이 있다. 이 때문에, 터치 센싱 배선의 폭이나 형상을 조정하여 감도 차를 적게 해도 된다.
터치 센싱 제어부(122) 및 영상 신호 제어부(121)에 있어서는, 터치 구동과 화소 구동을 시분할 구동에 의해 제어할 수도 있다. 요구되는 터치 입력의 속도에 맞춰서 터치 구동의 주파수를 조정해도 된다. 터치 구동 주파수는, 화소 구동 주파수보다 높은 주파수로 할 수 있다. 손가락 등의 포인터에 의한 터치 타이밍은 부정기적이면서도 단시간이라는 점에서, 터치 구동 주파수는 높은 것이 바람직하다.
터치 구동과 화소 구동 각각의 주파수를 상이하게 하는 수단은 몇 가지 알려져 있다. 예를 들어, 표시 화면에 있어서, 영상을 표시하는 연속된 복수의 백색 표시(영상 신호의 출력 있을 때)의 사이에 흑색 표시를 삽입하고, 이 흑색 표시의 기간에 터치 센싱을 행함으로써, 영상에 관한 노이즈의 영향을 받지 않는 터치 센싱이 가능하다. 흑색 표시의 기간에서는, 터치 구동의 주파수를 다양하게 임의로 선택할 수 있다.
(터치 센싱 배선의 적층 구조)
도 6은, 본 발명의 제1 실시 형태에 관한 대향 기판(100)에 마련된 제1 터치 센싱 배선(1), 절연층(I) 및 제2 터치 센싱 배선(2)을 도시하는 도면이며, 도 2에 있어서의 부호 W1로 표시된 부분을 도시하는 확대 단면도이다.
본 실시 형태에서는, 관찰자(P)가 표시 장치(DSP1)를 관찰하는 방향, 즉 투명 기판(40)의 제2면(S)으로부터 제1면(F)을 향한 방향을, 관찰 방향(OB)(도 2에 도시하는 Z 방향과는 반대 방향)이라 부르고 있다.
복수의 제1 터치 센싱 배선(1)은, 관찰 방향(OB)에 있어서 제1 흑색층(16)과 제1 도전층(15)이 순서대로 적층된 구성을 갖고 있다. 복수의 제2 터치 센싱 배선(2)은, 관찰 방향(OB)에 있어서 제2 흑색층(26)과 제2 도전층(25)이 순서대로 적층된 구성을 갖고 있다. 제2 흑색층(26)은, 제1 흑색층(16)과 동일한 구성을 갖는다. 제2 도전층(25)은, 제1 도전층(15)과 동일한 구성을 갖는다. 즉, 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2)은 동일한 층 구조를 갖는다.
절연층(I)은 제2면(S)의 상방에 마련되어 있으며, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2) 사이에 배치되어 있다.
제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2) 각각은 흑색층을 구비한다는 점에서, 격자 형상으로 직교하는 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)은 블랙 매트릭스로서 기능하여, 표시 콘트라스트를 향상시킨다.
도 6에 있어서는, 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2) 각각이 흑색층과 도전층으로 구성된 2층 적층 구조를 갖고 있지만, 본 발명은 이 구조를 한정하지 않는다. 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2) 각각이 2층보다도 많은 층수를 갖는 적층 구조로 형성되어도 된다. 또한, 2개의 흑색층에 의해 도전층이 끼움 지지된 3층 적층 구조가 채용되어도 된다.
제1 도전층(15)은, 예를 들어 금속층(20)인 구리 합금층이 제1 도전성 금속 산화물층(21) 및 제2 도전성 금속 산화물층(22)에 의해 끼움 지지된 3층 구조를 가질 수 있다.
단면으로 보아, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2) 각각을 구성하는 흑색층 및 도전층의 선 폭을 대략 동일하게 할 수 있다. 구체적으로 공지된 포토리소그래피의 방법을 사용하여, 도전층을 형성한 후, 패터닝된 도전층을 마스크로서 사용한 드라이 에칭을 행함으로써, 흑색층과 도전층의 단면으로 본 선 폭이 대략 동일해지도록 터치 센싱 배선을 형성할 수 있다. 예를 들어, 일본 특허 공개 제2015-004710호 공보에 기재된 기술을 적용할 수 있다.
(도전성 금속 산화물층)
제1 도전층(15) 및 제2 도전층(25)의 적어도 일부를 구성하는 금속층(20)을, 도전성 금속 산화물층(21, 22)에 끼움 지지할 수 있다. 바꾸어 말하면, 제1 도전층(15)이나 제2 도전층(25)의 구조로서, 제1 도전성 금속 산화물층(21), 금속층(20) 및 제2 도전성 금속 산화물층(22)으로 구성된 3층 구조를 채용할 수 있다. 제1 도전성 금속 산화물층(21)과 금속층(20)의 계면, 또는 제2 도전성 금속 산화물층(22)과 금속층(20)의 계면에, 니켈, 아연, 인듐, 티타늄, 몰리브덴, 텅스텐 등, 구리와 상이한 금속이나 이들 금속의 합금층을 더 삽입해도 된다.
구체적으로 제1 도전성 금속 산화물층(21) 및 제2 도전성 금속 산화물층(22)의 재료로서는, 예를 들어 산화인듐, 산화아연, 산화안티몬, 산화주석, 산화갈륨 및 산화비스무트로 구성되는 군으로부터 선택되는 2종 이상의 금속 산화물을 포함하는 복합 산화물을 채용할 수 있다. 이들 금속 산화물의 조성을 조정함으로써, 일함수의 값을 조정할 수 있으며, 발광층으로서 유기 EL을 채용한 경우의 캐리어 방출성을 조정할 수 있다.
제1 도전성 금속 산화물층(21) 및 제2 도전성 금속 산화물층(22)에 포함되는 인듐(In)의 양은, 80at%보다 많이 함유시킬 필요가 있다.
즉, 도전성 금속 산화물층은, 산화인듐, 산화아연 및 산화주석을 포함하는 복합 산화물로 형성되며, 복합 산화물에 포함되는 인듐(In)과 아연(Zn)과 주석(Sn)의 In/(In+Zn+Sn)으로 표시되는 원자비는 0.8보다 크고, 또한 Zn/Sn의 원자비가 1보다 크다.
인듐(In)의 양은, 80at%보다 많은 것이 바람직하다. 인듐(In)의 양은, 90at%보다 많은 것이 더욱 바람직하다. 인듐(In)의 양이 80at%보다 적은 경우, 형성되는 도전성 금속 산화물층의 비저항이 커져, 바람직하지 않다. 아연(Zn)의 양이 20at%를 초과하면, 도전성 금속 산화물(혼합 산화물)의 내알칼리성이 저하되기 때문에 바람직하지 않다. 상기한 제1 도전성 금속 산화물층(21) 및 제2 도전성 금속 산화물층(22)에 있어서는, 모두 혼합 산화물 중의 금속 원소에서의 아토믹 퍼센트(산소 원소를 카운트하지 않는 금속 원소만의 카운트)이다. 산화안티몬이나 산화비스무트는, 금속 안티몬이나 금속 비스무트가 구리와의 고용 영역을 형성하기 어렵고, 적층 구조에서의 구리의 확산을 억제하기 위해, 상기 도전성 금속 산화물층에 가할 수 있다.
제1 도전성 금속 산화물층(21) 및 제2 도전성 금속 산화물층(22)이 산화주석과 산화아연을 포함하는 경우, 아연(Zn)의 양은 주석(Sn)의 양보다 많게 할 필요가 있다. 주석의 함유량이 아연 함유량을 초과하면, 후속 공정에서의 웨트 에칭에서 지장이 발생한다. 바꾸어 말하면, 구리 혹은 구리 합금인 금속층이 도전성 금속 산화물층보다도 에칭되기 쉬워지고, 제1 도전성 금속 산화물층(21)과 금속층(20), 제2 도전성 금속 산화물층(22)과 금속층(20)의 폭에 차를 일으키기 쉬워진다.
제1 도전성 금속 산화물층(21) 및 제2 도전성 금속 산화물층(22)이 산화주석과 산화아연을 포함하는 경우, 제1 도전성 금속 산화물층(21) 및 제2 도전성 금속 산화물층(22)에 포함되는 주석(Sn)의 양은 0.5at% 이상 6at% 이하의 범위 내가 바람직하다. 인듐 원소에 대한 비교에서, 0.5at% 이상 6at% 이하의 주석을 도전성 금속 산화물층에 첨가함으로써, 상기 인듐, 아연 및 주석과의 3원계 혼합 산화물막(도전성의 복합 산화물층)의 비저항을 작게 할 수 있다. 주석의 양이 6at%를 초과하면, 도전성 금속 산화물층에 대한 아연의 첨가도 동반되기 때문에, 3원계 혼합 산화물막(도전성의 복합 산화물층)의 비저항이 지나치게 커진다. 상기한 범위(0.5at% 이상 6at% 이하) 내에서 아연 및 주석의 양을 조정함으로써, 비저항을 대략, 혼합 산화물막의 단층막의 비저항으로서 3×10-4Ωcm 이상 5×10-4Ωcm 이하의 작은 범위 내에 수렴시킬 수 있다. 상기 혼합 산화물 중에는, 티타늄, 지르코늄, 마그네슘, 알루미늄, 게르마늄 등의 다른 원소를 소량 첨가할 수도 있다. 단, 본 실시 형태에 있어서, 혼합 산화물의 비저항은 상기한 범위로 한정되지 않는다.
(도전층)
제1 도전층(15) 및 제2 도전층(25)은, 금속층(20) 등의 도전 재료로 형성할 수 있다. 금속층(20)으로서는, 예를 들어 구리층이나 구리 합금층, 은층이나 은 합금층, 혹은 알루미늄을 함유하는 알루미늄 합금층(알루미늄 함유층), 나아가 금, 티타늄, 몰리브덴, 혹은 이들의 합금을 채용할 수 있다. 니켈은 강자성체이기 때문에 성막 레이트가 떨어지기는 하지만, 스퍼터링 등의 진공 성막으로 형성할 수 있다. 크롬은, 환경 오염의 문제나 저항값이 크다는 단점을 갖지만, 본 실시 형태에 관한 금속층의 재료로서 사용할 수 있다. 투명 기판(40)이나 투명 수지층에 대한 도전층의 밀착성을 얻기 위해, 구리나 은, 혹은 알루미늄에 마그네슘, 칼슘, 티타늄, 몰리브덴, 인듐, 주석, 아연, 네오디뮴, 니켈, 알루미늄, 안티몬으로 구성되는 군으로부터 선택되는 하나 이상의 금속 원소가 첨가된 합금을 채용하는 것이 바람직하다.
제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2)의 각각을 구성하는 제1 도전층(15) 및 제2 도전층(25)에 사용되는 금속층으로서는, 은에 대하여 칼슘이 1.5at% 첨가된 은 합금을 사용할 수 있다. 제1 도전층(15) 및 제2 도전층(25) 중 어느 것에 있어서도, 산화인듐과 산화아연과 산화주석을 포함하는 복합 산화물층에 의해 상기 은 합금층이 끼움 지지된 3층 구조를 사용할 수 있다.
도전성 금속 산화물층에 끼움 지지된 3층의 적층 구조에 있어서, 예를 들어 구리나 은에 첨가된 마그네슘이나 칼슘은 열 처리시에 선택적으로 산화되어, 도전성 금속 산화물과 금속층의 계면에 석출되기 쉽다. 혹은, 산화에 의해 구리 합금이나 은 합금의 표면이나 단면에 산화마그네슘이나 산화칼슘이 석출되기 쉽다. 이러한 선택적인 산화나 석출은 구리나 은의 마이그레이션을 억제하고, 결과적으로 상기 3층 적층 구조의 신뢰성을 향상시킬 수 있다. 금속 원소를 금속층(20)에 첨가하는 양은, 4at% 이하이면 구리 합금이나 은 합금의 저항값을 크게 높이는 경우가 없기 때문에 바람직하다. 구리 합금이나 은 합금의 성막 방법으로서는, 예를 들어 스퍼터링 등의 진공 성막법을 사용할 수 있다.
금속층(20)으로서, 구리 합금 박막, 은 합금 박막, 혹은 알루미늄 합금의 박막을 채용하는 경우, 막 두께를 100nm 이상 혹은 150nm 이상으로 하면, 가시광을 거의 투과하지 않게 된다. 따라서, 본 실시 형태에 관한 금속층(20)은, 예를 들어 100nm 내지 300nm의 막 두께를 갖고 있으면 충분한 차광성을 얻을 수 있다. 금속층(20)의 막 두께는, 300nm를 초과해도 된다. 또한, 후술하는 바와 같이, 상기 도전층의 재료는 후술하는 어레이 기판에 마련되는 배선이나 전극에도 적용할 수 있다. 또한, 본 실시 형태에 있어서는, 능동 소자와 전기적으로 연계하는 배선의 구조로서, 예를 들어 게이트 전극이나 게이트 배선의 구조로서, 도전성 금속 산화물층에 의해 금속층이 끼움 지지된 적층 구조를 채용할 수 있다.
금속층(20)이 구리층이나 구리 합금층, 혹은 은층이나 은 합금인 경우, 상술한 도전성 금속 산화물층은 산화인듐, 산화아연, 산화안티몬, 산화갈륨, 산화비스무트 및 산화주석으로부터 선택되는 2종 이상의 금속 산화물을 포함하는 복합 산화물인 것이 바람직하다. 구리층이나 구리 합금층, 혹은 은층이나 은 합금은, 컬러 필터를 구성하는 투명 수지층이나 유리 기판(투명 기판)에 대한 밀착성이 낮다. 이 때문에, 구리층이나 구리 합금층, 혹은 은층이나 은 합금 구리층을 이대로 표시 장치 기판에 적용한 경우, 실용적인 표시 장치 기판을 실현하는 것은 어렵다. 그러나, 상술한 복합 산화물은, 컬러 필터(복수색의 착색 패턴)나 블랙 매트릭스 BM(흑색층) 및 유리 기판(투명 기판) 등에 대한 밀착성을 충분히 갖고 있으며, 또한 구리층이나 구리 합금층에 대한 밀착성도 충분하다. 이 때문에, 복합 산화물을 사용하여 구리 합금층 혹은 은 합금층을 표시 장치 기판에 적용한 경우, 실용적인 표시 장치 기판을 실현하는 것이 가능하게 된다.
또한, 박막 트랜지스터를 구성하는 게이트 전극과 게이트 배선에 사용되는 금속층(20)으로서는, 은에 대하여 칼슘이 1.5at% 첨가된 은 합금을 사용할 수 있다. 산화인듐과 산화아연과 산화주석을 포함하는 복합 산화물층에 의해 상기 은 합금층이 끼움 지지된 3층 구조를 사용할 수 있다.
구리, 구리 합금, 은, 은 합금, 혹은 이들의 산화물, 질화물은, 유리 등의 투명 기판이나 블랙 매트릭스 등에 대한 충분한 밀착성을 일반적으로 갖고 있지 않다. 그 때문에, 도전성 금속 산화물층을 마련하지 않는 경우, 터치 센싱 배선과 유리 등의 투명 기판의 계면, 혹은 터치 센싱 배선과 흑색층의 계면에서 박리가 발생할 가능성이 있다. 미세한 배선 패턴을 갖는 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2)으로서 구리 혹은 구리 합금을 사용하는 경우, 금속층(구리 혹은 구리 합금)의 하지층으로서 도전성 금속 산화물층이 형성되지 않은 표시 장치 기판(대향 기판)에 있어서는, 박리에 의한 불량 이외에도, 표시 장치 기판의 제조 공정의 도중에 터치 센싱 배선에 정전 파괴에 의한 불량이 발생하는 경우가 있어, 실용적이지 않다. 이러한 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2)에 있어서의 정전 파괴는, 컬러 필터나 블랙 매트릭스 등을 투명 기판 상에 적층하는 후속 공정, 표시 장치 기판과 어레이 기판을 접합하는 공정, 또는 세정 공정 등에 의해 배선 패턴에 정전기가 축적되어, 정전 파괴에 의해 패턴 결함, 단선 등을 일으키는 현상이다.
구리나 구리 합금 혹은 은이나 은 합금은 도전율이 높아, 배선 재료로서 바람직하다. 그러나, 구리 합금의 표면에는, 도전성을 갖지 않는 구리 산화물이 경시적으로 형성되어, 전기적인 콘택트가 곤란해지는 경우가 있다. 은이나 은 합금은, 황화물이나 산화물을 형성하기 쉽다. 한편, 산화인듐, 산화아연, 산화안티몬, 산화주석 등의 복합 산화물층으로 구리 합금층이나 은 합금층을 덮음으로써, 안정된 오믹 콘택트를 실현할 수 있으며, 이러한 복합 산화물층을 사용하는 경우에는 후술하는 제3 실시 형태에서의, 트랜스퍼 등의 전기적 실장을 용이하게 행할 수 있다.
본 발명의 실시 형태에 적용 가능한 제1 도전성 금속 산화물층(21), 금속층(20) 및 제2 도전성 금속 산화물층(22)으로 구성되는 층 구조로서는, 이하와 같은 변형예를 들 수 있다. 예를 들어, 중심 기재로서 산화인듐을 함유하는 ITO(Indium Tin Oxide)나 IZTO(Indium Zinc Tin Oxide, Z는 산화아연)에 있어서 산소가 부족한 상태에서, 예를 들어 구리 합금층 등 금속층 상에 도전성 금속 산화물층을 성막함으로써 얻어지는 층 구조, 혹은 산화몰리브덴, 산화텅스텐, 산화니켈과 산화구리의 혼합 산화물, 산화티타늄 등을 알루미늄 합금이나 구리 합금 등 금속층 상에 이들 금속 산화물을 적층함으로써 얻어지는 층 구조 등을 들 수 있다. 도전성 금속 산화물층에 금속층을 끼움 지지하는 3층 구조는, 스퍼터 장치 등의 진공 성막 장치로 연속 성막할 수 있다는 장점이 있다.
예를 들어, 은 합금층과 도전성 금속 산화물층을 일괄 에칭하는 관점에서, 은 합금을 끼움 지지하는 도전성 금속 산화물층에는, 산화아연이나 산화갈륨을 포함하는 복합 산화물을 사용할 수 있다. 이러한 은 합금층과 도전성 금속 산화물층의 적층 구조는 주지된 포토리소그래피 방법으로, 1액의 에천트로 1회의 에칭으로 패턴 형성할 수 있다. 예를 들어, 후술하는 유기 EL의 광 반사성의 화소 전극으로서, 산화인듐과 산화갈륨과 산화안티몬의 복합 산화물을 도전성 금속 산화물층으로서 적용할 수 있다. 산화인듐과 산화갈륨과 산화안티몬의 복합 산화물은 일함수가 높다. 유기 EL 표시 장치의 양극으로서, 산화인듐과 산화갈륨과 산화안티몬의 복합 산화물과 은 합금층의 적층 구조는 화소 전극에 적합하다.
제1 도전성 금속 산화물층(21) 및 제2 도전성 금속 산화물층(22)은, 구리나 은에 대한 배리어성을 갖는다. 도전성 금속 산화물에 의해 구리 배선이나 은 배선이 끼움 지지된 구조에 있어서는, 구리나 은의 마이그레이션 등에 의한 능동 소자의 열화를 억제할 수 있으며, 능동 소자용의 고도전성 배선으로서 바람직하다.
(흑색층)
제1 흑색층(16) 및 제2 흑색층(26)은, 표시 장치(DSP1)의 블랙 매트릭스로서 기능한다. 흑색층은, 예를 들어 흑색의 색재를 분산시킨 착색 수지로 구성되어 있다. 구리의 산화물이나 구리 합금의 산화물은, 충분한 흑색이나 낮은 반사율을 얻기 어렵다. 예를 들어, 흑색층을 금속 산화물로 형성하는 경우, 대략 10% 내지 30%의 가시 영역의 광 반사율이며, 또한 가시 영역에 있어서 편평한 반사율을 얻기 어렵고 착색되어 보인다. 본 실시 형태에 관한 흑색층과 유리 등의 기판이나, 투명 수지층 사이의 계면에 있어서의 가시광의 반사율은 대략 3% 이하로 억제할 수 있으며, 높은 시인성이 얻어진다. 상기 투명 수지는, 표시 장치로의 보호 유리 부착을 위한 접착층을 포함한다.
흑색의 색재로서는, 카본, 카본 나노 튜브, 카본 나노혼, 카본 나노 브러시, 혹은 복수의 유기 안료의 혼합물이 적용 가능하다. 예를 들어, 흑색의 색재 전체의 양에 대하여 51질량% 이상의 비율로, 즉 주된 색재로서 카본을 사용한다. 반사색을 조정하기 위해, 청색 혹은 적색 등의 유기 안료를 흑색의 색재에 첨가하여 사용할 수 있다. 예를 들어, 출발 재료인 감광성 흑색 도포액에 포함되는 카본의 농도를 조정함(카본 농도를 내림)으로써, 포토리소그래피 공정에서의 흑색층의 재현성을 향상시킬 수 있다.
표시 장치(DSP1)의 제조 장치인 대형 노광 장치를 사용한 경우에도, 예를 들어 1 내지 9㎛의 폭(세선)을 갖는 패턴을 갖는 흑색층을 형성할 수 있다(패터닝). 또한, 본 실시 형태에 있어서의 카본 농도의 범위는, 수지나 경화제와 안료를 포함한 전체의 고형분에 대하여, 4 이상 50 이하의 질량%의 범위 내로 설정하고 있다. 여기서, 카본양으로서 카본 농도가 50질량%를 초과해도 되지만, 전체의 고형분에 대하여 카본 농도가 50질량%를 초과하면 도막 적성이 저하되는 경향이 있다. 또한, 카본 농도를 4질량% 미만으로 설정한 경우, 충분한 흑색을 얻을 수 없으며, 흑색층 아래에 위치하는 하지의 금속층에서 발생하는 반사광이 크게 시인되어, 시인성을 저하시키는 경우가 있다.
후속 공정인 포토리소그래피에 있어서 노광 처리를 행하는 경우, 노광 대상의 기판과, 마스크의 위치 정렬(얼라인먼트)이 행해진다. 이때, 얼라인먼트를 우선하여, 예를 들어 투과 측정에 의한 흑색층의 광학 농도를 2 이하로 할 수 있다. 카본 이외에, 흑색의 색 조정으로서 복수의 유기 안료의 혼합물을 사용하여 흑색층을 형성해도 된다. 유리나 투명 수지 등의 기재의 굴절률(약 1.5)을 고려하여, 흑색층과 그들 기재 사이의 계면에 있어서의 반사율이 3% 이하가 되도록 흑색층의 반사율이 설정된다. 이 경우, 흑색 색재의 함유량, 종류, 색재에 사용되는 수지, 막 두께를 조정하는 것이 바람직하다. 이러한 조건을 최적화함으로써, 굴절률이 약 1.5인 유리 등의 기재와 흑색층 사이의 계면에 있어서의 반사율을 가시광의 파장 영역 내에서 3% 이하로 할 수 있으며, 저반사율을 실현할 수 있다. 발광층으로부터 출사된 광에 기인하는 반사광이, 예를 들어 능동 소자에 입사하여, 오동작하는 것을 방지할 수 있다. 어레이 기판이 구비하는 능동 소자가 가시광 영역에 감도를 갖고 있는 경우, 도전층의 이면으로부터의 반사광이 능동 소자에 입사하여, 능동 소자의 오동작을 초래하는 경우가 있다. 흑색층을 표시 기능층에 가까운 반대측(도전층의 이면)에 함께 배치함으로써 반사광의 입사에 의한 능동 소자의 오동작을 방지할 수 있다.
또한, 관찰자의 시인성의 향상을 배려하여, 흑색층의 반사율은 3% 이하로 하는 것이 바람직하다. 또한, 통상, 컬러 필터에 사용되는 아크릴 수지, 또한 액정 재료의 굴절률은 대략 1.5 이상 1.7 이하의 범위이다. 또한, 적색, 녹색, 청색의 각각 복수 착색 화소를 구비하는 컬러 필터를 대향 기판 상에 배치해도 된다.
(어레이 기판(200)의 구조)
이어서, 표시 장치(DSP1)를 구성하는 어레이 기판(200)의 구조에 대하여 설명한다.
어레이 기판(200)의 기판(45)으로서는, 투명 기판을 사용할 필요는 없으며, 예를 들어 어레이 기판(200)에 적용 가능한 기판으로서 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판, 실리콘, 탄화 실리콘이나 실리콘 게르마늄 등의 반도체 기판, 혹은 플라스틱 기판 등을 들 수 있다.
어레이 기판(200)에 있어서는, 제4 절연층(14), 제4 절연층(14) 상에 형성된 능동 소자(68), 제4 절연층(14) 및 능동 소자(68)을 덮도록 형성된 제3 절연층(13), 능동 소자(68)의 채널층(58)에 대향하도록 제3 절연층(13) 상에 형성된 게이트 전극(95), 제3 절연층(13) 및 게이트 전극(95)을 덮도록 형성된 제2 절연층(12) 및 제2 절연층(12) 상에 형성된 평탄화층(96)이 기판(45) 상에 순서대로 적층되어 있다.
평탄화층(96)에는, 능동 소자(68)의 드레인 전극(56)에 대응하는 위치에 콘택트 홀(93)이 형성되어 있다. 또한, 평탄화층(96) 상에는, 채널층(58)에 대응하는 위치에 뱅크(94)가 형성되어 있다. 단면으로 보아 서로 인접하는 뱅크(94)의 사이의 영역에 있어서는, 즉 평면으로 보아 뱅크(94)에 둘러싸인 영역에 있어서는, 평탄화층(96)의 상면, 콘택트 홀(93)의 내부 및 드레인 전극(56)을 덮도록 하부 전극(88)(화소 전극)이 형성되어 있다. 또한, 하부 전극(88)은, 뱅크(94)의 상면에는 형성되어 있지 않아도 된다.
또한, 하부 전극(88), 뱅크(94) 및 평탄화층(96)을 덮도록 홀 주입층(91)이 형성되어 있다. 홀 주입층(91) 상에는, 순서대로 발광층(92), 상부 전극(87) 및 밀봉층(109)이 적층되어 있다.
하부 전극(88)은, 후술하는 바와 같이 은 혹은 은 합금층이 도전성 금속 산화물층에 의해 끼움 지지된 구성을 갖는다.
또한, 도 2에 있어서, 부호 29는 하부 전극(88), 홀 주입층(91), 발광층(92) 및 상부 전극(87)으로 구성된 발광 영역을 나타내고 있다.
상부 전극(87)은, 예를 들어 막 두께 11nm의 은 합금층이 막 두께 40nm의 복합 산화물에 끼움 지지된 투명 도전막이다. 하부 전극(88)은, 막 두께 250nm의 은 합금층이 막 두께 30nm의 복합 산화물에 끼움 지지된 구성을 갖는다. 또한, 상기 복합 산화물층을 도전성 금속 산화물층에 적용하여, 은 합금층의 막 두께를 예를 들어 9nm 내지 15nm의 범위로 설정하고, 도전성 금속 산화물층에 의해 은 합금층이 끼움 지지된 3층 적층 구조를 사용하는 것이 바람직하다. 이 경우, 높은 투과율의 투명 도전막을 실현할 수 있다.
또한, 상기 복합 산화물층을 도전성 금속 산화물층에 적용하여, 은 합금층의 막 두께를 예를 들어 100nm 내지 250nm의 범위 내, 혹은 300nm 이상의 막 두께로 설정하고, 도전성 금속 산화물층에 의해 은 합금층이 끼움 지지된 3층 적층 구조를 채용해도 된다. 이 경우, 가시광에 대하여 높은 반사율을 갖는 반사 전극을 실현할 수 있다.
뱅크(94)의 재료로서는, 아크릴 수지, 폴리이미드 수지, 노볼락 페놀 수지 등의 유기 수지를 사용할 수 있다. 뱅크(94)에는, 산화 실리콘, 산질화 실리콘 등의 무기 재료를 더 적층해도 된다.
평탄화층(96)의 재료로서는, 아크릴 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리아미드 수지 등을 사용해도 된다. 저유전율 재료(low-k 재료)를 사용할 수도 있다.
또한, 시인성 향상을 위해, 평탄화층(96)이나 밀봉층(109), 혹은 기판(45) 중 어느 것이 광산란의 기능을 가져도 된다. 혹은, 기판(45)의 상방에 광산란층을 형성해도 된다.
(능동 소자(68))
도 7은, 본 발명의 제1 실시 형태에 관한 표시 장치(DSP1)를 부분적으로 도시하는 확대도이며, 도 3의 B-B'선을 따른 단면도이다. 또한, 도 7은, 화소 전극에 접속되어 있는 능동 소자(68)로서 사용되는 톱 게이트 구조를 갖는 박막 트랜지스터(TFT)의 구조의 일례를 나타내고 있다. 또한, 도 7에 있어서는, 대향 기판(100)과 밀봉층(109)을 생략하고 있다.
능동 소자(68)는, 채널층(58)과, 채널층(58)의 일단부(제 일단부, 도 7에 있어서의 채널층(58)의 좌측 단부)에 접속된 드레인 전극(56)과, 채널층(58)의 타단부(제2 단, 도 7에 있어서의 채널층(58)의 우측 단부)에 접속된 소스 전극(54)과, 제3 절연층(13)을 통해 채널층(58)에 대향 배치된 게이트 전극(95)을 구비한다. 후술하는 바와 같이, 채널층(58)은 게이트 절연층과 접촉하고 있으며, 산화물 반도체로 구성되어 있다. 능동 소자(68)는, 발광층을 구동한다.
도 7은, 능동 소자(68)를 구성하는 채널층(58), 드레인 전극(56) 및 소스 전극(54)이 제4 절연층(14) 상에 형성되어 있는 구조를 나타내고 있지만, 본 발명은 이러한 구조를 한정하지 않는다. 제4 절연층(14)을 마련하지 않고, 기판(45) 상에 능동 소자(68)를 직접 형성해도 된다. 또한, 보텀 게이트 구조의 박막 트랜지스터를 적용해도 된다.
도 7에 도시하는 소스 전극(54) 및 드레인 전극(56)은, 동일 공정에 있어서 동시에 형성된다. 또한, 소스 전극(54) 및 드레인 전극(56)은, 동일한 구성의 도전층을 구비한다. 제1 실시 형태에서는, 소스 전극(54) 및 드레인 전극(56)의 구조로서, 티타늄/알루미늄 합금/티타늄, 몰리브덴/알루미늄 합금/ 몰리브덴 등의 3층 구조를 채용할 수 있다. 여기서, 알루미늄 합금은, 알루미늄-네오디뮴의 합금이다.
게이트 전극(95)의 하부에 위치하는 제3 절연층(13)은, 게이트 전극(95)과 동일한 폭을 갖는 절연층이어도 된다. 이 경우, 예를 들어 게이트 전극(95)을 마스크로서 사용한 드라이 에칭을 행하여, 게이트 전극(95)의 주위의 제3 절연층(13)을 제거한다. 이에 의해, 게이트 전극(95)과 동일한 폭을 갖는 절연층을 형성할 수 있다. 게이트 전극(95)을 마스크로서 사용하여 절연층을 드라이 에칭으로 가공하는 기술은, 일반적으로 자기 정합이라 불린다.
산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터에 의한 유기 EL이나 LED의 구동은, 폴리실리콘 반도체로 형성된 채널층을 구비하는 박막 트랜지스터에 의한 구동보다 바람직하다.
예를 들어, IGZO라 불리는 산화물 반도체는, 스퍼터링 등의 진공 성막으로 일괄하여 형성된다. 산화물 반도체가 성막된 후에 있어서는, TFT 등의 패턴 형성 후의 열처리도 일괄하여 행해진다. 이 때문에, 채널층에 관한 전기적 특성(예를 들어, Vth)의 변동이 매우 적다. 유기 EL이나 LED의 구동은 그 휘도의 변동을 억제하기 위해, 상기 박막 트랜지스터의 Vth의 변동을 작은 범위로 억제할 필요가 있다.
한편, 폴리실리콘 반도체로 형성된 채널층을 구비하는 박막 트랜지스터에 있어서는, 박막 트랜지스터의 전구체인 아몰퍼스 실리콘을, 트랜지스터 개개에 레이저 어닐을 실시할 필요가 있으며, 개개의 레이저 어닐이 박막 트랜지스터의 Vth의 변동을 초래해버린다. 이 관점에서, 유기 EL이나 LED를 구비한 표시 장치에 사용되는 박막 트랜지스터는, 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터인 것이 바람직하다.
또한, 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터는 누설 전류가 매우 적기 때문에, 주사 신호나 영상 신호의 입력 후의 안정성이 높다. 폴리실리콘 반도체로 형성된 채널층을 구비하는 박막 트랜지스터는, 산화물 반도체의 트랜지스터와 비교하여 2자리 이상 누설 전류가 크다. 이 누설 전류가 적은 것은, 고정밀도의 터치 센싱으로 이어져, 바람직하다.
채널층(58)의 재료로서는, 예를 들어 IGZO라 불리는 산화물 반도체를 사용할 수 있다. 채널층(58)을 구성하는 산화물 반도체의 재료로서는, 갈륨, 인듐, 아연, 주석, 알루미늄, 게르마늄 및 세륨으로 구성되는 군으로부터 선택되는 1종 이상을 함유하는 금속 산화물과, 적어도 안티몬 및 비스무트 중 어느 한쪽을 함유하는 금속 산화물을 포함하는 재료를 사용할 수 있다.
본 실시 형태에서는, 산화인듐, 산화갈륨 및 산화아연을 포함하는 산화물 반도체를 사용하고 있다. 산화물 반도체로 형성되는 채널층(58)의 재료는, 단결정, 다결정, 미결정, 미결정과 아몰퍼스의 혼합체, 혹은 아몰퍼스 중 어느 것이어도 된다. 산화물 반도체의 막 두께로서는, 2nm 내지 50nm의 범위 내의 막 두께로 할 수 있다. 채널층(58)은, 폴리실리콘 반도체로 형성해도 된다.
또한, 2개의 박막 트랜지스터가 적층된 구조가 채용되어도 된다. 이 경우, 하층에 위치하는 박막 트랜지스터로서, 폴리실리콘 반도체로 형성된 채널층을 구비하는 박막 트랜지스터를 사용한다. 상층에 위치하는 박막 트랜지스터로서, 산화물 반도체로 형성된 채널층을 구비하는 박막 트랜지스터를 사용한다. 이러한 2개의 박막 트랜지스터가 적층된 구조에 있어서는, 평면으로 보아 매트릭스 형상으로 박막 트랜지스터가 배치된다. 이 구조에 있어서는, 폴리실리콘 반도체에 의해 높은 이동도가 얻어지고, 산화물 반도체에 의해 저누설 전류를 실현할 수 있다. 즉, 폴리실리콘 반도체의 장점과 산화물 반도체의 장점 양쪽을 모두 살릴 수 있다.
산화물 반도체 혹은 폴리실리콘 반도체를, 예를 들어 p/n 접합을 갖는 상보형의 트랜지스터의 구성에 사용할 수 있거나, 혹은 n형 접합만을 갖는 단채널형 트랜지스터의 구성으로 사용할 수 있다. 산화물 반도체의 적층 구조로서, 예를 들어 n형 산화물 반도체와, 이 n형의 산화물 반도체와 전기적 특성이 상이한 n형 산화물 반도체가 적층된 적층 구조가 채용되어도 된다. 적층되는 n형 산화물 반도체는, 복수층으로 구성되어도 된다. 적층되는 n형 산화물 반도체에 있어서는, 하지의 n형 반도체의 밴드 갭을, 상층에 위치하는 n형 반도체의 밴드 갭과는 상이하게 할 수 있다.
채널층의 상면이, 예를 들어 상이한 산화물 반도체로 덮인 구성을 채용해도 된다.
혹은, 예를 들어 결정성의 n형 산화물 반도체 상에, 미결정의(비정질에 가까운) 산화물 반도체가 적층된 적층 구조를 채용해도 된다. 여기서 미결정이란, 예를 들어 스퍼터링 장치에서 성막된 비정질의 산화물 반도체를 180℃ 이상 450℃ 이하의 범위에서 열 처리한 미결정 형상의 산화물 반도체막을 말한다. 혹은, 성막시의 기판 온도를 200℃ 전후로 설정한 상태에서 성막된 미결정 형상의 산화물 반도체막을 말한다. 미결정 형상의 산화물 반도체막은, TEM 등의 관찰 방법에 의해 적어도 1nm 내지 3nm 전후, 혹은 3nm보다 큰 결정립을 관찰할 수 있는 산화물 반도체막이다.
산화물 반도체는, 비정질로부터 결정질로 변화시킴으로써, 캐리어 이동도의 개선이나 신뢰성의 향상을 실현할 수 있다. 산화인듐이나 산화갈륨의 산화물로서의 융점은 높다. 산화안티몬이나 산화비스무트의 융점은 모두 1000℃ 이하이며, 산화물의 융점이 낮다. 예를 들어, 산화인듐과 산화갈륨과 산화안티몬의 3원계 복합 산화물을 채용한 경우, 융점이 낮은 산화안티몬의 효과로, 이 복합 산화물의 결정화 온도를 낮출 수 있다. 바꾸어 말하면, 비정질 상태로부터 미결정 상태 등으로 결정화시키기 쉬운 산화물 반도체를 제공할 수 있다. 산화물 반도체는 그 결정성을 높임으로써, 캐리어 이동도나 신뢰성을 향상시킬 수 있다.
산화물 반도체로서는, 후속 공정의 웨트 에칭에 있어서 용해 용이성이 요구된다는 점에서, 산화아연, 산화갈륨 혹은 산화안티몬이 풍부한 복합 산화물을 사용할 수 있다. 예를 들어, 스퍼터링에 사용하는 타깃의 금속 원소의 원자비로서는, In:Ga:Zn=1:2:2, In:Ga:Zn=1:3:3, In:Ga:Zn=2:1:1 혹은 In:Ga:Zn=1:1:1을 예시할 수 있다. 여기서 Zn은, 예를 들어 Sb(안티몬)나 Bi(비스무트)로 치환할 수 있다.
예를 들어, In:Sb=1:1의 원자비로, 산화인듐 및 산화안티몬의 2원계 복합 산화물로 해도 된다. 예를 들어, In:Bi=1:1의 원자비로, 산화인듐 및 산화비스무트의 2원계 복합 산화물로 해도 된다.
또한, 상기 원자비에 있어서는, In의 함유량을 더욱 증가시켜도 된다.
또한, 복합 산화물의 조성은, 상기 조성으로 한정되지 않는다.
예를 들어, 상기한 복합 산화물에 Sn을 더 첨가해도 된다. 이 경우, In2O3, Ga2O3, Sb2O3 및 SnO2를 포함하는 4원계의 조성을 포함하는 복합 산화물이 얻어지거나, 혹은 In2O3, Sb2O3 및 SnO2를 포함하는 3원계의 조성을 포함하는 복합 산화물이 얻어지며, 캐리어 농도를 조정하는 것이 가능하게 된다. In2O3, Ga2O3, Sb2O3, Bi2O3과 가수가 상이한 SnO2는, 캐리어 도펀트의 역할을 한다.
예를 들어, 산화인듐, 산화갈륨 및 산화안티몬을 포함하는 3원계 금속 산화물에 산화주석을 가하여 얻어진 타깃을 사용하여 스퍼터링 성막을 행한다. 이에 의해, 캐리어 농도가 향상된 복합 산화물을 성막할 수 있다. 마찬가지로, 예를 들어 산화인듐, 산화갈륨, 산화비스무트의 3원계 금속 산화물에 산화주석을 가하여 얻어진 타깃을 사용하여 스퍼터링 성막을 행함으로써, 캐리어 농도가 향상된 복합 산화물을 성막할 수 있다.
단, 캐리어 농도가 지나치게 높아지면, 복합 산화물로 형성된 채널층을 갖는 트랜지스터의 역치 Vth가 마이너스가 되기 쉽다(노멀리 온이 되기 쉬움). 이 때문에, 캐리어 농도가 1×1018cm-3 미만이 되도록 산화주석 첨가량을 조정하는 것이 바람직하다. 또한, 캐리어 농도나 캐리어 이동도에 대해서는, 상기 복합 산화물의 성막 조건(도입 가스에 사용되는 산소 가스, 기판 온도, 성막 레이트 등), 성막 후의 어닐 조건 및 복합 산화물의 조성 등을 조정함으로써, 원하는 캐리어 농도나 캐리어 이동도를 얻을 수 있다. 예를 들어, 산화인듐의 조성비를 높게 하는 것은, 캐리어 이동도를 향상시키기 쉽다. 예를 들어, 250℃ 내지 700℃의 온도 조건으로 열 처리를 행하는 어닐링 공정에 의해 상기 복합 산화물의 결정화를 진행시켜, 복합 산화물의 캐리어 이동도를 향상시킬 수 있다.
또한, 동일 화소에 n형 산화물 반도체로 형성된 채널층을 갖는 박막 트랜지스터(능동 소자)와, n형 실리콘 반도체로 형성된 채널층을 갖는 박막 트랜지스터(능동 소자)를 하나씩 배치하고, 박막 트랜지스터 각각의 채널층의 특성을 살리도록, LED나 유기 EL(OLED)과 같은 발광층을 구동할 수도 있다. 발광층으로서 LED나 유기 EL(OLED)을 사용하는 경우, 발광층에 전압(전류)을 인가하는 구동 트랜지스터로서 n형의 폴리실리콘 박막 트랜지스터를 채용하고, 이 폴리실리콘 박막 트랜지스터에 신호를 보내는 스위칭 트랜지스터로서 n형 산화물 반도체의 박막 트랜지스터를 채용할 수 있다.
드레인 전극(56) 및 소스 전극(54)은, 동일한 구조를 채용할 수 있다. 예를 들어, 다층의 도전층을 드레인 전극(56) 및 소스 전극(54)에 사용할 수 있다. 예를 들어, 알루미늄, 구리, 혹은 이들의 합금층을 몰리브덴, 티타늄, 탄탈륨, 텅스텐, 도전성 금속 산화물층 등에 끼움 지지하는 전극 구조를 채용할 수 있다. 제4 절연층(14) 상에 먼저 드레인 전극(56) 및 소스 전극(54)을 형성하고, 이들 2개의 전극에 적층하도록 채널층(58)을 형성해도 된다. 트랜지스터의 구조는, 더블 게이트 구조 등의 멀티 게이트 구조여도 된다.
반도체층 혹은 채널층은, 그 두께 방향으로 이동도나 전자 농도를 조정해도 된다. 반도체층 혹은 채널층은, 상이한 산화물 반도체가 적층된 적층 구조여도 된다. 소스 전극과 드레인 전극의 최소의 간격에 의해 결정되는 트랜지스터의 채널 길이는, 10nm 이상 10㎛ 이하, 예를 들어 20nm 내지 0.5㎛로 할 수 있다.
제3 절연층(13)은, 게이트 절연층으로서 기능한다. 이러한 절연층 재료로서는, 하프늄 실리케이트(HfSiOx), 산화실리콘, 산화알루미늄, 질화실리콘, 산화질화실리콘, 산화질화알루미늄, 산화지르코늄, 산화갈륨, 산화아연, 산화하프늄, 산화세륨, 산화란탄, 혹은 이들 재료를 혼합하여 얻어진 절연층 등이 채용된다. 산화세륨은 유전율이 높고, 또한 세륨과 산소 원자의 결합이 견고하다. 이 때문에, 게이트 절연층을, 산화세륨을 포함하는 복합 산화물로 하는 것은 바람직하다. 복합 산화물을 구성하는 산화물 중 하나로서 산화세륨을 채용한 경우에도, 비정질 상태여도 높은 유전율을 유지하기 쉽다. 산화세륨은, 산화력을 구비하고 있다. 산화세륨은 산소의 저장과 방출을 행하는 것이 가능하다. 이 때문에, 산화물 반도체와 산화세륨이 접촉하는 구조로, 산화세륨으로부터 산화물 반도체로 산소를 공급하여, 산화물 반도체의 산소 결손을 피할 수 있으며, 안정된 산화물 반도체(채널층)을 실현할 수 있다. 질화물을 게이트 절연층에 사용하는 구성에서는, 상기와 같은 작용이 발현하지 않는다. 또한, 게이트 절연층의 재료는, 세륨 실리케이트(CeSiOx)로 대표되는 란타노이드 금속 실리케이트를 포함해도 된다. 혹은, 란탄 세륨 복합 산화물, 나아가 란탄세륨 실리케이트를 포함해도 된다.
제3 절연층(13)의 구조로서는, 단층막, 혼합막, 혹은 다층막이어도 된다. 혼합막이나 다층막의 경우, 상기 절연층 재료로부터 선택된 재료에 의해 혼합막이나 다층막을 형성할 수 있다. 제3 절연층(13)의 막 두께는, 예를 들어 2nm 이상 300nm 이하의 범위 내로부터 선택 가능한 막 두께이다. 채널층(58)을 산화물 반도체로 형성하는 경우, 산소가 많이 포함되는 상태(성막 분위기)에서 채널층(58)과 접촉하는 제3 절연층(13)의 계면을 형성할 수 있다.
박막 트랜지스터의 제조 공정에 있어서, 톱 게이트 구조를 갖는 박막 트랜지스터에서는 산화물 반도체를 형성한 후, 산소를 포함하는 도입 가스 중에서 산화세륨을 포함하는 게이트 절연층을 형성할 수 있다. 이때, 게이트 절연층 아래에 위치하는 산화물 반도체의 표면을 산화시킬 수 있으며, 또한 그 표면의 산화 정도를 조정할 수 있다. 보텀 게이트 구조를 갖는 박막 트랜지스터에서는, 게이트 절연층의 형성 공정이 산화물 반도체의 공정보다 먼저 행해지기 때문에, 산화물 반도체의 표면의 산화 정도를 조정하는 것이 어렵다. 톱 게이트 구조를 갖는 박막 트랜지스터에 있어서는, 산화물 반도체의 표면의 산화를 보텀 게이트 구조의 경우보다도 촉진시킬 수 있으며, 산화물 반도체의 산소 결손이 발생하기 어렵다.
평탄화층(96), 제2 절연층(12), 제3 절연층(13) 및 산화물 반도체의 하지의 절연층(제4 절연층(14))을 포함하는 복수의 절연층은, 무기 절연 재료 또는 유기 절연 재료를 사용하여 형성할 수 있다. 절연층의 재료로서는, 산화실리콘, 산화질화실리콘, 산화알루미늄을 사용할 수 있으며, 절연층의 구조로서는, 상기 재료를 포함하는 단층이나 복수층을 사용할 수 있다. 상이한 절연 재료로 형성된 복수의 층이 적층된 구성이어도 된다. 절연층의 상면을 평탄화하는 효과를 얻기 위해, 아크릴 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리아미드 수지 등을 일부의 절연층에 사용해도 된다. 저유전율 재료(low-k 재료)를 사용할 수도 있다.
채널층(58) 상에는, 제3 절연층(13)을 통해 게이트 전극(95)이 배치된다. 또한, 게이트 전극(95)은, 상술한 드레인 전극(56) 및 소스 전극(54)과 동일한 재료를 사용하여, 동일한 층 구조를 갖도록 형성해도 된다. 게이트 전극(95)의 구조로서는, 구리층 혹은 구리 합금층이 도전성 금속 산화물에 끼움 지지된 구성, 혹은 은 혹은 은 합금이 도전성 금속 산화물에 끼움 지지된 구성을 채용할 수 있다.
도 9는, 본 발명의 제1 실시 형태에 관한 표시 장치(DSP1)를 구성하는 게이트 전극(95)의 일례를 부분적으로 도시하는 확대도이다.
도 9에 도시하는 구조에 있어서, 게이트 전극(95)을 구성하는 금속층(20)은 구리층 혹은 구리 합금층, 또는 은 혹은 은 합금으로 형성되어 있다. 게이트 전극(95)에 있어서는, 금속층(20)은 도전성 금속 산화물층(97, 98)에 끼움 지지되어 있다. 도전성 금속 산화물층(97, 98)의 재료로서는, 제1 실시 형태에서 설명한 도전성 금속 산화물층(21, 22)을 구성하는 도전성 금속 산화물을 사용할 수 있다.
게이트 전극(95)의 단부에 노출되는 금속층(20)의 표면을, 인듐을 포함하는 복합 산화물로 덮을 수도 있다. 혹은, 질화규소나 질화몰리브덴 등의 질화물로 게이트 전극(95)의 단부(단면)를 포함하도록 게이트 전극(95) 전체를 덮어도 된다. 혹은, 상술한 게이트 절연층과 동일한 조성을 갖는 절연막을 50nm보다 두꺼운 막 두께로 적층해도 된다.
게이트 전극(95)의 형성 방법으로서, 게이트 전극(95)의 형성에 앞서, 능동 소자(68)의 채널층(58) 바로 위에 위치하는 제3 절연층(13)에만 드라이 에칭 등을 실시하여, 제3 절연층(13)의 두께를 얇게 할 수도 있다.
제3 절연층(13)과 접촉하는 게이트 전극(95)의 계면에, 전기적 성질이 상이한 산화물 반도체를 더 삽입해도 된다. 혹은, 제3 절연층(13)을 산화세륨이나 산화갈륨을 포함하는 절연성의 금속 산화물층으로 형성해도 된다.
게이트 전극(95)의 구성의 일부에 구리 합금을 채용하는 경우, 구리에 대하여 0.1at% 이상 4at% 이하의 범위 내의 금속 원소 혹은 반금속 원소를 첨가할 수 있다. 이와 같이 원소를 구리에 첨가함으로써, 구리의 마이그레이션을 억제할 수 있다는 효과가 얻어진다. 특히, 구리층의 결정(그레인) 내에서 구리 원자의 일부와 치환함으로써 구리의 격자 위치에 배치할 수 있는 원소와, 구리층의 결정립계에 석출되어 구리의 그레인 근방의 구리 원자의 움직임을 억제하는 원소를 모두 구리에 첨가하는 것이 바람직하다. 혹은, 구리 원자의 움직임을 억제하기 위해서는 구리 원자보다 무거운(원자량이 큰) 원소를 구리에 첨가하는 것이 바람직하다. 또한, 구리에 대하여 0.1at% 내지 4at%의 범위 내의 첨가량으로, 구리의 도전율이 저하되기 어려운 첨가 원소를 선택하는 것이 바람직하다. 또한, 스퍼터링 등의 진공 성막을 고려하면, 스퍼터링 등의 성막 레이트가 구리에 가까운 원소가 바람직하다. 상술한 바와 같이 원소를 구리에 첨가하는 기술은, 가령 구리를 은이나 알루미늄으로 치환한 경우에도 적용할 수 있다. 바꾸어 말하면, 구리 합금 대신에 은 합금이나 알루미늄 합금을 사용해도 된다.
구리층의 결정(그레인) 내에서 구리 원자의 일부와 치환되어 구리의 격자 위치에 배치할 수 있는 원소를 구리에 첨가하는 것은, 바꾸어 말하면, 상온 부근에서 구리와 고용체를 형성하는 금속이나 반금속을 구리에 첨가하는 것이다. 구리와 고용체를 형성하기 쉬운 금속은, 망간, 니켈, 아연, 팔라듐, 갈륨, 금(Au) 등을 들 수 있다. 구리층의 결정립계에 석출되어 구리의 그레인 근방의 구리 원자의 움직임을 억제하는 원소를 구리에 첨가하는 것은, 바꾸어 말하면, 상온 부근에서 구리와 고용체를 형성하지 않는 금속이나 반금속을 첨가하는 것이다. 구리와 고용체를 형성하지 않거나 혹은 구리와 고용체를 형성하기 어려운 금속이나 반금속에는 다양한 재료를 들 수 있다. 예를 들어, 티타늄, 지르코늄, 몰리브덴, 텅스텐 등의 고 융점 금속, 실리콘, 게르마늄, 안티몬, 비스무트 등의 반금속이라 불리는 원소 등을 들 수 있다. 상기 합금 원소는, 은 합금에 첨가되는 첨가 원소로서 사용할 수 있다.
구리나 은은, 마이그레이션의 관점에서 신뢰성 면에 문제가 있다. 상기한 금속이나 반금속을 구리에 첨가함으로써 신뢰성 면을 보충할 수 있다. 구리나 은에 대하여, 상기 금속이나 반금속을 0.1at% 이상 첨가함으로써 마이그레이션을 억제하는 효과가 얻어진다. 그러나, 구리 혹은 은에 대하여 4at%를 초과하는 함유량으로 상기 금속이나 반금속을 첨가하는 경우에는, 구리나 은의 도전율의 악화가 현저해져, 구리 합금 혹은 은 합금을 선정하는 장점이 얻어지지 않는다.
(발광층(92))
도 7에 도시한 바와 같이, 어레이 기판(200)은 표시 기능층인 발광층(92)(유기 EL층)을 포함한다. 발광층(92)은, 한 쌍의 전극간에 전계가 부여되었을 때에, 양극(예를 들어, 상부 전극)으로부터 주입되는 홀과, 음극(예를 들어, 하부 전극, 화소 전극)으로부터 주입되는 전자가 재결합함으로써 여기되어, 발광하는 표시 기능층이다.
발광층(92)은, 적어도 발광의 성질을 갖는 재료(발광 재료)를 함유함과 함께, 바람직하게는 전자 수송성을 갖는 재료를 함유한다. 발광층(92)은, 양극과 음극의 사이에 형성되는 층이며, 하부 전극(88)(양극) 상에 홀 주입층(91)이 형성되어 있는 경우에는, 홀 주입층(91)과 상부 전극(87)(음극) 사이에 발광층(92)이 형성된다. 또한, 양극 상에 홀 수송층이 형성되어 있는 경우에는, 홀 수송층과 음극 사이에 발광층(92)이 형성된다. 상부 전극(87)과 하부 전극(88)의 역할은 교체할 수 있다.
발광층(92)의 막 두께는, 본 발명의 효과를 현저하게 손상시키지 않는 한 임의이지만, 막에 결함이 발생하기 어렵다는 점에서는 막 두께는 큰 것이 바람직하다. 한편, 막 두께가 작은 경우, 구동 전압이 낮아지기 때문에 바람직하다. 이 때문에, 발광층(92)의 막 두께는 3nm 이상인 것이 바람직하고, 5nm 이상인 것이 더욱 바람직하고, 또한 한편, 통상 200nm 이하인 것이 바람직하고, 100nm 이하인 것이 더욱 바람직하다.
발광층(92)의 재료는 원하는 발광 파장으로 발광하고, 본 발명의 효과를 손상시키지 않는 한 특별히 제한은 없으며, 공지된 발광 재료를 적용 가능하다. 발광 재료는, 형광 발광 재료여도, 인광 발광 재료여도 되지만, 발광 효율이 양호한 재료가 바람직하고, 내부 양자 효율의 관점에서 인광 발광 재료가 바람직하다.
청색 발광을 부여하는 발광 재료로서는, 예를 들어 나프탈렌, 페릴렌, 피렌, 안트라센, 쿠마린, 크리센, p-비스(2-페닐에테닐)벤젠 및 그들의 유도체 등을 들 수 있다. 녹색 발광을 부여하는 발광 재료로서는, 예를 들어 퀴나크리돈 유도체, 쿠마린 유도체, Al(C9H6NO)3 등의 알루미늄 착체 등을 들 수 있다.
적색 발광을 부여하는 발광 재료로서는, 예를 들어 DCM(4-(dicyanomethylene)-2-methyl-6-(p-dimethylaminostyryl)-4H-pyran)계 화합물, 벤조 피란 유도체, 로다민 유도체, 벤조티옥산텐 유도체, 아자벤조티옥산텐 등을 들 수 있다.
상기한 발광층(92)을 구성하는 유기 EL층의 구성이나 발광 재료 등은, 상기 재료로 한정되지 않는다.
도 7에 도시한 바와 같이, 발광층(92)은 홀 주입층(91) 상에 형성되어 있으며고, 상부 전극(87)과 하부 전극(88) 사이에 인가되는 구동 전압으로 구동된다.
하부 전극(88)은, 반사층(89)과 도전성 금속 산화물층(97, 98)이 적층된 구조를 갖는다. 또한, 상부 전극(87)과 하부 전극(88)의 사이에, 발광층(92) 이외에 전자 주입층, 전자 수송층, 홀 수송층 등을 삽입해도 된다.
홀 주입층(91)에는, 산화텅스텐이나 산화몰리브덴 등의 고융점 금속 산화물을 사용할 수 있다. 반사층(89)에는, 광의 반사율이 높은 은 합금, 알루미늄 합금 등을 적용할 수 있다. 또한, ITO 등의 도전성 금속 산화물은, 알루미늄과의 밀착성이 양호하지 않다. 전극이나 콘택트 홀 등의 계면이, 예를 들어 ITO와 알루미늄 합금의 경우에는 전기적 접속 불량을 발생하기 쉽다. 은이나 은 합금은, ITO 등의 도전성 금속 산화물과의 밀착성이 양호하고, 또한 ITO 등의 도전성 금속 산화물은 오믹 콘택트를 얻기 쉽다.
도 8은, 본 발명의 제1 실시 형태에 관한 표시 장치(DSP1)를 구성하는 하부 전극(88)(화소 전극)을 부분적으로 도시하는 도면이며, 도 7에 있어서의 부호 W2로 표시된 부분을 도시하는 확대 단면도이다.
도 8에 도시한 바와 같이, 본 실시 형태에서는 은의 마이그레이션을 억제하기 위해, 하부 전극(88)은 은 혹은 은 합금층(반사층(89))이 도전성 금속 산화물층(97, 98)에 끼움 지지된 3층 구조를 갖는다. 도전성 금속 산화물층(97, 98)의 재료로서는, 제1 실시 형태에서 설명한 도전성 금속 산화물층(21, 22)을 구성하는 도전성 금속 산화물을 사용할 수 있다.
은 합금층을 광 반사성의 화소 전극(하부 전극)에 적용하는 경우, 은 합금층의 막 두께는, 예를 들어 100nm 내지 500nm의 범위로부터 선택할 수 있다. 필요에 따라, 막 두께는 500nm보다 두껍게 형성해도 된다. 또한, 은 합금층의 막 두께를 예를 들어 9nm 내지 15nm로 하면, 광투과성의 상부 전극 혹은 대향 전극에 은 합금층을 사용할 수 있다.
또한, 표시 기능층에 관하여, 발광층(92)(유기 EL층) 대신에 액정층을 사용하는 경우, 은 합금층의 막 두께를 100nm 내지 500nm 막 두께로 함으로써, 은 합금층을 화소 전극(하부 전극)에 사용할 수 있으며, 반사형의 액정 표시 장치를 실현할 수 있다.
본 실시 형태에서는, 도전성 금속 산화물로서 산화인듐, 산화갈륨, 산화안티몬의 복합 산화물을 사용하였다. 은 합금층의 재료로서는, 도전층으로서 기능하는 은 합금을 적용할 수 있다. 은으로 첨가되는 첨가 원소로서는, 마그네슘, 칼슘, 티타늄, 몰리브덴, 인듐, 주석, 아연 프탈로 녹색 안료, 네오디뮴, 니켈, 안티몬, 비스무트, 구리 등으로 구성되는 군으로부터 선택되는 하나이상의 금속 원소를 사용할 수 있다. 본 실시 형태의 은 합금층은, 은에 대하여 1.5at% 칼슘이 첨가된 은 합금을 사용하였다. 칼슘은, 상기 도전성 금속 산화물에 의해 은 합금이 끼움 지지된 구성에 있어서, 후속 공정에 있어서의 열 처리 등으로 선택적으로 산화된다. 이러한 산화물의 형성에 의해, 도전성 금속 산화물층에 의해 은 합금층이 끼움 지지된 구조의 신뢰성을 향상시킬 수 있다. 또한, 질화규소나 질화몰리브덴 등의 질화물에 의해, 도전성 금속 산화물층에 의해 은 합금층이 끼움 지지된 구조를 덮음으로써, 신뢰성을 더욱 향상시킬 수 있다.
상술한 대향 기판(100) 및 어레이 기판(200)은, 도 2에 도시한 바와 같이 제1 투명 수지층(108)을 통해 접합된다.
또한, 대향 기판(100)과 어레이 기판(200)이 접합되는 시일부(도시하지 않음)에 있어서, 대향 기판(100)으로부터 어레이 기판(200)으로의 도통의 전이(트랜스퍼)를, 시일부의 두께 방향으로 행하는 것도 가능하다. 이방성 도전막, 미소한 금속구, 혹은 금속막으로 덮은 수지구 등으로부터 선택되는 도체를 시일부에 배치함으로써, 대향 기판(100)과 어레이 기판(200)을 도통할 수 있다.
(제1 실시 형태의 변형예)
또한, 상기 실시 형태에서는, 발광층(92)으로서 유기 일렉트로루미네센스층(유기 EL)을 채용한 구조를 설명하였다. 발광층(92)은, 무기의 발광 다이오드층이어도 된다. 또한, 발광층(92)은, 무기의 LED 칩이 매트릭스 형상으로 배열된 구조를 가져도 된다. 이 경우, 적색 발광, 녹색 발광, 청색 발광의 각각 미소한 LED 칩을 어레이 기판(200) 상에 마운트해도 된다. LED 칩을 어레이 기판(200)에 실장하는 방법으로서는, 페이스 다운에 의한 실장을 행해도 된다.
발광층(92)이 무기 LED로 구성되어 있는 경우, 발광층(92)으로서 청색 발광 다이오드 혹은 청자색 발광 다이오드를 어레이 기판(200)(기판(45))에 배치한다. 질화물 반도체층과 상부 전극을 형성한 후, 녹색 화소에 녹색 형광체를 적층하고, 적색 발광의 화소에 적색 형광체를 적층한다. 이에 의해, 어레이 기판(200)에 무기 LED를 간편하게 형성할 수 있다. 이러한 형광체를 사용하는 경우, 청자색 발광 다이오드로부터 발생하는 청색광에 의한 여기에 의해, 녹색 형광체 및 적색 형광체 각각으로부터 녹색 발광 및 적색 발광을 얻을 수 있다.
혹은, 발광층(92)으로서 자외 발광 다이오드를 어레이 기판(200)(기판(45))에 배치해도 된다. 이 경우, 질화물 반도체층과 상부 전극을 형성한 후, 청색 화소에 청색 형광체를 적층하고, 녹색 화소에 녹색 형광체를 적층하고, 적색 화소에 적색 형광체를 적층한다. 이에 의해, 어레이 기판(200)에 무기 LED를 간편하게 형성할 수 있다. 이러한 형광체를 사용하는 경우, 예를 들어 인쇄법 등의 간편한 방법으로 녹색 화소, 적색 화소 혹은 청색 화소를 형성할 수 있다. 이들 화소는, 각각의 색의 발광 효율이나 색 밸런스의 관점에서, 화소의 크기를 조정하는 것은 바람직하다.
상술한 실시 형태에 있어서는, 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2)이 제2면(S)의 상방에 배치되어 있다. 본 발명은, 이 구조를 한정하지 않는다. 예를 들어, 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2) 중 한쪽의 배선이 제2면(S) 상에 배치되고, 다른쪽의 배선이 제1면(F) 상에 배치되어도 된다. 또한, 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2)이 제1면(F) 상에 배치되어도 된다. 이러한 구조에 대하여 이하에 설명한다.
(제2 실시 형태)
이하, 도면을 참조하면서 본 발명의 제2 실시 형태에 대하여 설명한다.
제2 실시 형태에 있어서는, 제1 실시 형태와 동일 부재에는 동일 부호를 붙여, 그 설명은 생략 또는 간략화한다.
도 10은, 본 발명의 제2 실시 형태에 관한 표시 장치(DSP2)를 부분적으로 도시하는 단면도이다. 표시 장치(DSP2)에 있어서는, 유기 EL을 표시 기능층(발광층)으로서 사용하고 있다.
제2 실시 형태의 표시 장치(DSP2)를 구성하는 대향 기판(300)은, 제1면(F)과, 제1면(F)과는 반대측의 제2면(S)을 갖는 투명 기판(42)을 구비한다. 제2면(S)에는, 복수의 제1 터치 센싱 배선(1)이 마련되어 있다. 제1면(F)에는, 복수의 제2 터치 센싱 배선(2)이 마련되어 있다. 즉, 제2 터치 센싱 배선(2)은, 제1 터치 센싱 배선(1)과 어레이 기판(400) 사이에 위치하고 있다. 복수의 제2 터치 센싱 배선(2) 및 제1면(F)은, 제2 투명 수지층(105)으로 덮여 있다. 도 10에 도시하는 구조에서는, 제1 투명 수지층(108)과 제2 투명 수지층(105)이 접합되어 있다.
터치 센싱 구동에 있어서는, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)이 직교하는 교점에 있어서의 정전 용량(C2)의 변화를 검지한다. 복수의 제1 터치 센싱 배선(1) 및 복수의 제2 터치 센싱 배선(2) 각각은 전기적으로 독립되어 있다. 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)은, 평면으로 보아 직교하고 있다. 예를 들어, 제1 터치 센싱 배선(1)을 터치 검출 전극으로서 사용하고, 제2 터치 센싱 배선(2)을 터치 구동 전극으로서 사용할 수 있다. 터치 센싱 제어부(122)는, 터치 신호로서, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2) 사이에 발생하는 정전 용량(C2)의 변화를 검출한다.
또한, 제1 터치 센싱 배선(1)의 역할과 제2 터치 센싱 배선(2)의 역할을 교체해도 된다. 구체적으로, 제1 터치 센싱 배선(1)을 터치 구동 전극으로서 사용하고, 제2 터치 센싱 배선(2)을 터치 검출 전극으로서 사용해도 된다.
제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2) 각각의 구조로서는, 제1 실시 형태에서 설명한 도 6에 도시하는 단면 구조와 동일한 구조를 채용할 수 있다. 제1 터치 센싱 배선(1)은, 제1 흑색층(16)과 제1 도전층(15)이 순서대로 적층된 구성을 갖고 있다. 제1 도전층(15)의 구조로서는, 예를 들어 금속층(20)인 구리 합금층 혹은 은 합금층이 제1 도전성 금속 산화물층(21) 및 제2 도전성 금속 산화물층(22)에 끼움 지지된 3층 구조로 할 수 있다. 격자 형상으로 직교하는 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)은, 표시 콘트라스트를 향상시키는 블랙 매트릭스의 역할도 겸용한다.
제2 실시 형태에 있어서, 능동 소자(68)는 제1 실시 형태와 동일한 톱 게이트 구조를 갖고 있다. 제2 실시 형태의 채널층도, 제1 실시 형태와 마찬가지로 산화물 반도체로 형성되어 있다. 또한, 트랜지스터의 전자 이동도의 관점에서, 폴리실리콘 반도체로 형성된 채널층을 구비하는 액티브 매트릭스로 구성되는 제1 레이어와, 산화물 반도체로 형성된 채널층을 구비하는 액티브 매트릭스로 구성되는 제2 레이어가 적층된 구조를 채용하는 것이 바람직하다. 이와 같이 제1 레이어와 제2 레이어가 적층된 구조에서는, 예를 들어 폴리실리콘 반도체로 형성된 채널층을 구비하는 능동 소자(제1 레이어)는 발광층(92)인 유기 EL층에 캐리어(전자 혹은 홀)를 주입하기 위한 구동 소자에 사용된다. 또한, 산화물 반도체로 형성된 채널층을 구비하는 능동 소자(제2 레이어)는, 폴리실리콘 반도체로 형성된 채널층을 구비하는 능동 소자를 선택하는 스위칭 소자로서 사용된다. 이 구동 소자에 전기적으로 연계되는 유기 EL층을 발광시키기 위한 전원선에는, 도전성 금속 산화물층에 끼움 지지된 은 합금층 혹은 구리 합금층을 사용할 수 있다. 이러한 구조는, 예를 들어 도 9에 도시하는 배선 구조가 사용된다. 전원선 등의 능동 소자에 연계되는 배선에, 도전율이 양호한 은 합금이나 구리 합금을 적용하는 것이 바람직하다.
제2 실시 형태에 있어서는, 구리 합금인 금속층(20)을 게이트 전극(95)에 사용하고 있다. 도 9에 도시한 바와 같이, 게이트 전극(95)을 구성하는 금속층(20)은, 제1 도전성 금속 산화물층(97)과 제2 도전성 금속 산화물층(98)에 끼움 지지되어 있다. 제3 절연층(13)인 게이트 절연층에 사용하는 재료는, 제1 실시 형태와 마찬가지이다.
(제3 실시 형태)
이하, 도면을 참조하면서 본 발명의 제3 실시 형태에 대하여 설명한다.
제3 실시 형태에 있어서는, 제1 실시 형태 및 제2 실시 형태와 동일 부재에는 동일 부호를 붙여, 그 설명은 생략 또는 간략화한다.
도 11은, 본 발명의 제3 실시 형태에 관한 표시 장치(DSP3)를 부분적으로 도시하는 단면도이다.
제3 실시 형태의 표시 장치(DSP3)를 구성하는 대향 기판(500)은, 제1면(F)과, 제1면(F)과는 반대측의 제2면(S)을 갖는 투명 기판(44)을 구비한다. 제2면(S)에는, 터치 센싱 배선은 마련되어 있지 않다. 제1면(F)에는, 관찰 방향(OB)(도 6 참조, Z 방향과는 반대 방향)에 있어서, 순서대로 복수의 제1 터치 센싱 배선(1)과, 복수의 제2 터치 센싱 배선(2)이 형성되어 있다. 즉, 제2 터치 센싱 배선(2)은, 제1 터치 센싱 배선(1)과 어레이 기판(600) 사이에 위치하고 있다. 복수의 제2 터치 센싱 배선(2) 및 제1면(F)은, 제2 투명 수지층(105)으로 덮여 있다.
복수의 제1 터치 센싱 배선(1)과 복수의 제2 터치 센싱 배선(2) 사이에는, 절연층(I)(터치 배선 절연층)이 마련되어 있으며, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)은, 절연층(I)에 의해 서로 전기적으로 절연되어 있다.
도 11에 도시하는 구조에서는, 제1 투명 수지층(108)과 제2 투명 수지층(105)이 접합되어 있다.
도 12는, 본 발명의 제3 실시 형태에 관한 표시 장치(DSP3)를 구성하는 제2 터치 센싱 배선(2)을 도시하는 도면이며, 도 11에 있어서의 부호 W3으로 표시된 부분을 도시하는 확대 단면도이다.
도 12에 도시한 바와 같이, 제2 터치 센싱 배선(2)은 관찰 방향(OB)에 있어서 제2 흑색층(76)과 제2 도전층(75)이 순서대로 적층된 구성을 갖고 있다. 제2 흑색층(76)은, 제1 실시 형태의 제2 흑색층(26)과 동일한 구성을 갖는다. 제2 도전층(75)은, 제1 실시 형태의 제2 도전층(25)과 동일한 구성을 갖는다.
터치 센싱 구동에 있어서는, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)이 직교하는 교점에 있어서의 정전 용량(C3)의 변화를 검지한다. 복수의 제1 터치 센싱 배선(1) 및 복수의 제2 터치 센싱 배선(2) 각각은 전기적으로 독립되어 있다. 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)은, 평면으로 보아 직교하고 있다. 예를 들어, 제1 터치 센싱 배선(1)을 터치 검출 전극으로서 사용하고, 제2 터치 센싱 배선(2)을 터치 구동 전극으로서 사용할 수 있다. 터치 센싱 제어부(122)는, 터치 신호로서, 제1 터치 센싱 배선(1)과 제2 터치 센싱 배선(2)의 사이에 발생하는 정전 용량(C3)의 변화를 검출한다.
또한, 제1 터치 센싱 배선(1)의 역할과 제2 터치 센싱 배선(2)의 역할을 교체해도 된다. 구체적으로, 제1 터치 센싱 배선(1)을 터치 구동 전극으로서 사용하고, 제2 터치 센싱 배선(2)을 터치 검출 전극으로서 사용해도 된다.
제3 실시 형태의 능동 소자(68)는, 제1 실시 형태 및 제2 실시 형태와 마찬가지로 산화물 반도체의 채널층을 구비하고, 능동 소자(68)의 게이트 절연층은 산화세륨을 포함하는 복합 산화물로 형성되어 있다.
(제4 실시 형태)
이하, 도면을 참조하면서 본 발명의 제4 실시 형태에 대하여 설명한다.
제4 실시 형태에 있어서는, 제1 실시 형태와 동일 부재에는 동일 부호를 붙여, 그 설명은 생략 또는 간략화한다.
도 13은, 본 발명의 제4 실시 형태에 관한 표시 장치(DSP4)를 부분적으로 도시하는 단면도이다.
도 13에 도시한 바와 같이, 투명 기판(40)의 제1면(F) 상에는 컬러 필터(CF)가 마련되어 있다. 컬러 필터(CF)를 구성하는 적색 착색층(R), 녹색 착색층(G) 및 청색 착색층(B)은, 발광층(92)에 대향하고 있다. 이 때문에, 복수의 화소(PX) 각각은, 컬러 필터를 구비하고 있다. 적색 착색층(R)과 녹색 착색층(G)의 경계부, 녹색 착색층(G)과 청색 착색층(B)의 경계부, 청색 착색층(B)과 적색 착색층(R)의 경계부는, 평면으로 보아 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2)과 겹쳐 있다. 제1 터치 센싱 배선(1) 및 제2 터치 센싱 배선(2)을 구성하는 제1 흑색층(16) 및 제2 흑색층(26)은, 블랙 매트릭스로서 기능하기 때문에, 상기 경계부는 블랙 매트릭스와 겹쳐 있다. 이 때문에, 관찰자로부터 보아, 적색 착색층(R), 녹색 착색층(G) 및 청색 착색층(B)의 혼색의 발생이 방지되어 있다.
제1 투명 수지층(108)은, 컬러 필터(CF)를 덮도록 배치되어 있다. 제1 투명 수지층(108)을 통해, 대향 기판(700)과 어레이 기판(200)은 접합되어 있다.
제4 실시 형태에 따르면, 발광층(92)의 발광에 따라 풀컬러 표시를 실현할 수 있다.
예를 들어, 상술의 실시 형태에 관한 표시 장치는, 다양한 응용이 가능하다. 상술한 실시 형태에 관한 표시 장치가 적용 가능한 전자 기기로서는, 휴대 전화, 휴대형 게임 기기, 휴대 정보 단말기, 퍼스널 컴퓨터, 전자 서적, 비디오 카메라, 디지털 스틸 카메라, 헤드 마운트 디스플레이, 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 자동 판매기, 현금 자동 입출금기(ATM), 개인 인증 기기, 광통신 기기 등을 들 수 있다. 상기한 각 실시 형태는, 자유롭게 조합하여 사용할 수 있다.
본 발명의 바람직한 실시 형태를 설명하여, 상기에서 설명해 왔지만, 이들은 본 발명의 예시적인 것이며, 한정하는 것으로서 고려되어서는 안되는 것을 이해해야 한다. 추가, 생략, 치환 및 그 밖의 변경은, 본 발명의 범위로부터 일탈하지 않고 행할 수 있다. 따라서, 본 발명은, 상술한 설명에 의해 한정되어 있다고 간주되어서는 안되고, 청구범위에 의해 제한되어 있다.
1: 제1 터치 센싱 배선
2: 제2 터치 센싱 배선
2A: 센스 배선(제2 터치 센싱 배선(2))
2B: 인출 배선(제2 터치 센싱 배선(2))
15: 제1 도전층
16: 제1 흑색층
12: 제2 절연층
13: 제3 절연층
14: 제4 절연층
20: 금속층
21, 97: 제1 도전성 금속 산화물층
22, 98: 제2 도전성 금속 산화물층
25, 75: 제2 도전층
26, 76: 제2 흑색층
40: 투명 기판
42: 투명 기판
44: 투명 기판
45: 기판
54: 소스 전극
56: 드레인 전극
58: 채널층
68: 능동 소자
87: 상부 전극
88: 하부 전극(화소 전극)
89: 반사층
91: 홀 주입층
92: 발광층
93: 콘택트 홀
94: 뱅크
95: 게이트 전극
96: 평탄화층
100, 300, 500, 700: 대향 기판(표시 장치 기판)
105: 제2 투명 수지층
108: 제1 투명 수지층
109: 밀봉층
110: 표시부
120: 제어부
121: 영상 신호 제어부
122: 터치 센싱 제어부
123: 시스템 제어부
200, 400, 600: 어레이 기판
F: 제1면
S: 제2면
I: 절연층
P: 관찰자
R: 적색 착색층(컬러 필터)
G: 녹색 착색층(컬러 필터)
B: 청색 착색층(컬러 필터)
OB: 관찰 방향
BM: 블랙 매트릭스
PX: 화소
TFT: 박막 트랜지스터
TM1: 제1 단자
TM2: 제2 단자
C1, C2, C3: 정전 용량
CF: 컬러 필터
DSP1, DSP2, DSP3, DSP4: 표시 장치

Claims (13)

  1. 표시 장치이며,
    은에 칼슘이 첨가된 은 합금층이 도전성 금속 산화물층에 의해 끼움 지지된 구성을 갖는 전극과, 상기 전극으로부터 인가되는 구동 전압으로 발광하는 발광층과, 게이트 절연층과 접촉하고 또한 산화물 반도체로 구성된 채널층을 가짐과 함께 상기 발광층을 구동하는 능동 소자를 구비하는 어레이 기판과,
    상기 어레이 기판에 대향하는 제1면과 상기 제1면과는 반대측의 제2면을 갖는 투명 기판과, 상기 제2면으로부터 상기 제1면을 향한 관찰 방향에 있어서 제1 흑색층과 제1 도전층이 순서대로 적층된 구성을 갖고, 또한 상기 제2면 상에서 제1 방향으로 배열되도록 서로 평행하게 연장되는 복수의 제1 터치 센싱 배선과, 상기 관찰 방향에 있어서 제2 흑색층과 제2 도전층이 순서대로 적층된 구성을 갖고, 또한 상기 복수의 제1 터치 센싱 배선과 상기 어레이 기판 사이에 위치함과 함께 평면으로 보아 상기 제1 방향과 직교하는 제2 방향으로 배열되도록 서로 평행하게 연장되는 복수의 제2 터치 센싱 배선과, 평면으로 보아 상기 복수의 제1 터치 센싱 배선과 상기 복수의 제2 터치 센싱 배선에 의해 구획되는 복수의 화소를 구비하는 표시 장치 기판과,
    제1 터치 센싱 배선과 제2 터치 센싱 배선 사이의 정전 용량의 변화를 검지하여 터치 센싱을 행하는 제어부를 포함하며,
    상기 산화물 반도체는,
    갈륨, 인듐, 아연, 주석, 알루미늄, 게르마늄 및 세륨으로 구성되는 군으로부터 선택되는 1종 이상을 함유하는 금속 산화물과,
    적어도 안티몬, 비스무트 중 어느 것을 함유하는 금속 산화물을 포함하고,
    상기 게이트 절연층은, 산화세륨을 포함하는 복합 산화물로 형성되어 있는, 표시 장치
  2. 제1항에 있어서,
    상기 제1 터치 센싱 배선 및 상기 제2 터치 센싱 배선은, 상기 제2면 상에 형성되고,
    상기 제1 터치 센싱 배선과 상기 제2 터치 센싱 배선 사이에는 절연층이 마련되고,
    상기 제1 터치 센싱 배선 및 상기 제2 터치 센싱 배선은 서로 전기적으로 절연되어 있는, 표시 장치.
  3. 제1항에 있어서,
    상기 제1 터치 센싱 배선은 상기 제2면 상에 형성되고,
    상기 제2 터치 센싱 배선은 상기 제1면 상에 형성되어 있는, 표시 장치.
  4. 제1항에 있어서,
    상기 제1면 상에, 상기 관찰 방향에 있어서, 순서대로 상기 제1 터치 센싱 배선 및 상기 제2 터치 센싱 배선이 형성되고,
    상기 제1 터치 센싱 배선과 상기 제2 터치 센싱 배선 사이에는 절연층이 마련되고,
    상기 제1 터치 센싱 배선 및 상기 제2 터치 센싱 배선은 서로 전기적으로 절연되어 있는, 표시 장치.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 능동 소자에 전기적으로 연계된 복수의 배선 중, 적어도 게이트 배선은, 은층, 은 합금층, 구리층 및 구리 합금층으로 구성되는 군으로부터 선택되는 층이 도전성 금속 산화물층에 의해 끼움 지지된 3층 구조를 갖는, 표시 장치.
  8. 제1항에 있어서,
    상기 발광층이 발광 다이오드층을 포함하는, 표시 장치.
  9. 제1항에 있어서,
    상기 발광층이 유기 일렉트로루미네센스층을 포함하는, 표시 장치.
  10. 제1항에 기재된 표시 장치에 사용되는 표시 장치 기판이며,
    상기 제1 도전층 및 상기 제2 도전층은, 은층, 은 합금층, 구리층 및 구리 합금층으로 구성되는 군으로부터 선택되는 층이 도전성 금속 산화물층에 의해 끼움 지지된 3층 구조를 갖는, 표시 장치 기판.
  11. 제10항에 있어서,
    상기 도전성 금속 산화물층은,
    산화인듐, 산화아연, 산화안티몬, 산화주석, 산화갈륨 및 산화비스무트로 구성되는 군으로부터 선택되는 2종 이상의 금속 산화물을 포함하는 복합 산화물로 형성되어 있는, 표시 장치 기판.
  12. 제10항에 있어서,
    상기 도전성 금속 산화물층은 산화인듐, 산화아연 및 산화주석을 포함하는 복합 산화물로 형성되고,
    상기 복합 산화물에 포함되는 인듐(In)과 아연(Zn)과 주석(Sn)의 In/(In+Zn+Sn)으로 표시되는 원자비는 0.8보다 크고, 또한 Zn/Sn의 원자비가 1보다 큰, 표시 장치 기판.
  13. 제10항에 있어서,
    상기 복수의 화소는 컬러 필터를 구비하는, 표시 장치 기판.
KR1020197004132A 2016-09-16 2016-09-16 표시 장치 및 표시 장치 기판 KR102207053B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/077445 WO2018051487A1 (ja) 2016-09-16 2016-09-16 表示装置及び表示装置基板

Publications (2)

Publication Number Publication Date
KR20190028759A KR20190028759A (ko) 2019-03-19
KR102207053B1 true KR102207053B1 (ko) 2021-01-25

Family

ID=61619406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004132A KR102207053B1 (ko) 2016-09-16 2016-09-16 표시 장치 및 표시 장치 기판

Country Status (4)

Country Link
JP (1) JP6477910B2 (ko)
KR (1) KR102207053B1 (ko)
CN (1) CN109478110B (ko)
WO (1) WO2018051487A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102438966B1 (ko) * 2018-06-26 2022-09-05 도판 인사츠 가부시키가이샤 블랙 매트릭스 기판 및 표시 장치
WO2020079838A1 (ja) * 2018-10-19 2020-04-23 凸版印刷株式会社 容量センサ基板及び電子デバイス
CN110244823B (zh) * 2019-06-19 2021-09-21 京东方科技集团股份有限公司 显示基板和显示装置
KR20200026768A (ko) * 2019-11-22 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 및 이에 사용되는 자가조립 장치
KR20210079468A (ko) * 2019-12-19 2021-06-30 삼성디스플레이 주식회사 표시 장치
JP7489480B2 (ja) 2020-10-02 2024-05-23 アルプスアルパイン株式会社 静電入力装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198740A (ja) 2011-03-22 2012-10-18 Panasonic Corp タッチパネルおよびタッチパネルを備えた表示装置
WO2016088488A1 (ja) * 2014-12-05 2016-06-09 凸版印刷株式会社 表示装置基板、表示装置基板の製造方法、及び、これを用いた表示装置
JP2016155377A (ja) * 2015-02-24 2016-09-01 日東電工株式会社 光透過性フィルム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587726B2 (ja) 1975-01-08 1983-02-12 東レ株式会社 帯電防止性の優れたポリエステル混繊糸およびその製造方法
JPS54119558A (en) 1978-03-10 1979-09-17 Teraoka Giken Kk Parison control apparatus
JP4115789B2 (ja) * 2001-09-19 2008-07-09 株式会社東芝 半導体装置の製造方法
KR100673744B1 (ko) * 2004-10-28 2007-01-24 삼성에스디아이 주식회사 다층 구조 애노드
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP4318689B2 (ja) * 2005-12-09 2009-08-26 出光興産株式会社 n型無機半導体、n型無機半導体薄膜及びその製造方法
KR100864631B1 (ko) * 2007-02-23 2008-10-22 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
KR20100024710A (ko) * 2008-08-26 2010-03-08 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101097337B1 (ko) * 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
EP2369627B1 (en) * 2010-03-22 2017-01-25 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
KR101760792B1 (ko) * 2010-10-29 2017-07-25 삼성디스플레이 주식회사 터치 센서 내장형 평판표시장치
US9400576B2 (en) 2011-07-19 2016-07-26 Apple Inc. Touch sensor arrangements for organic light-emitting diode displays
JP6099875B2 (ja) 2011-11-22 2017-03-22 東レ株式会社 積層体の製造方法
CN104094205B (zh) * 2012-02-08 2017-03-08 株式会社日本有机雷特显示器 信息显示装置
KR101971147B1 (ko) * 2012-04-09 2019-04-23 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
JP2014120487A (ja) 2012-12-12 2014-06-30 Kobelco Kaken:Kk 表示装置または入力装置に用いられる電極、および電極形成用スパッタリングターゲット
KR20140143631A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5673782B1 (ja) * 2013-11-11 2015-02-18 凸版印刷株式会社 液晶表示装置
KR102361966B1 (ko) * 2013-12-02 2022-02-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
JP6547273B2 (ja) * 2013-12-26 2019-07-24 株式会社リコー p型酸化物半導体、p型酸化物半導体製造用組成物、p型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
KR102163730B1 (ko) * 2014-03-25 2020-10-08 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
EP3168719B1 (en) * 2014-07-10 2019-03-20 Toppan Printing Co., Ltd. Black electrode substrate, production method for black electrode substrate, and display device
JP6330543B2 (ja) * 2014-07-18 2018-05-30 コニカミノルタ株式会社 透明電極、及び、電子デバイス
CN105320333B (zh) * 2014-07-29 2018-10-23 南京瀚宇彩欣科技有限责任公司 有机电激发光抗扰触控面板
JP2016076418A (ja) 2014-10-08 2016-05-12 株式会社Joled 有機el素子
CN105355661A (zh) * 2015-10-10 2016-02-24 无锡盈芯半导体科技有限公司 一种薄膜晶体管及其半导体沟道层的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198740A (ja) 2011-03-22 2012-10-18 Panasonic Corp タッチパネルおよびタッチパネルを備えた表示装置
WO2016088488A1 (ja) * 2014-12-05 2016-06-09 凸版印刷株式会社 表示装置基板、表示装置基板の製造方法、及び、これを用いた表示装置
JP2016155377A (ja) * 2015-02-24 2016-09-01 日東電工株式会社 光透過性フィルム

Also Published As

Publication number Publication date
JPWO2018051487A1 (ja) 2018-09-13
WO2018051487A1 (ja) 2018-03-22
JP6477910B2 (ja) 2019-03-06
CN109478110A (zh) 2019-03-15
KR20190028759A (ko) 2019-03-19
CN109478110B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
KR102207053B1 (ko) 표시 장치 및 표시 장치 기판
JP6451897B1 (ja) 表示装置及び表示装置基板
KR102190184B1 (ko) 표시 장치 및 표시 장치 기판
WO2019215530A1 (ja) 表示装置、及び表示装置の作製方法
JP7013902B2 (ja) 表示装置
CN112397550A (zh) 显示设备及其制造方法
KR20210016111A (ko) 표시 장치
KR102512418B1 (ko) 표시장치
CN112567446B (zh) 显示装置及电子设备
CN112447814A (zh) 有机发光显示装置
JP2018022150A (ja) 表示装置および電子機器
TW201913329A (zh) 顯示裝置及顯示裝置基板
KR20220014390A (ko) 표시 장치
TWI715631B (zh) 顯示裝置及顯示裝置基板
CN110168706B (zh) 显示装置以及显示装置基板
TWI630534B (zh) Display device and display device substrate
US20220140027A1 (en) Display device
TWI685781B (zh) 顯示裝置及顯示裝置基板
TWI646518B (zh) Display device and display device substrate
KR20230118723A (ko) 표시 장치 및 이의 제조 방법
CN116406195A (zh) 显示装置
KR20220010638A (ko) 발광 표시 장치 및 그 제조 방법
KR20240118284A (ko) 유기 발광 표시 장치 및 그 제조방법
CN115548058A (zh) 显示装置
CN116782685A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant