CN105355661A - 一种薄膜晶体管及其半导体沟道层的制备方法 - Google Patents

一种薄膜晶体管及其半导体沟道层的制备方法 Download PDF

Info

Publication number
CN105355661A
CN105355661A CN201510655093.6A CN201510655093A CN105355661A CN 105355661 A CN105355661 A CN 105355661A CN 201510655093 A CN201510655093 A CN 201510655093A CN 105355661 A CN105355661 A CN 105355661A
Authority
CN
China
Prior art keywords
semiconductor channel
channel layer
film transistor
tesb
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510655093.6A
Other languages
English (en)
Inventor
苏晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Yingxin Semiconductor Technology Co Ltd
Original Assignee
Wuxi Yingxin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Yingxin Semiconductor Technology Co Ltd filed Critical Wuxi Yingxin Semiconductor Technology Co Ltd
Priority to CN201510655093.6A priority Critical patent/CN105355661A/zh
Publication of CN105355661A publication Critical patent/CN105355661A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管，包括一衬底，所述衬底上设有半导体沟道层，所述半导体沟道层上两侧形成源电极和漏电极，所述半导体沟道层上形成栅绝缘层，所述栅绝缘层覆盖部分源电极和漏电极，所述栅绝缘层上中间区域形成栅金属电极，所述半导体沟道层为掺杂有Sb的含In氧化物，其中Sb的含量为0.1-10％。本发明所述的薄膜晶体管采用掺杂有Sb的含In氧化物作为半导体沟道层，可抑制In2O3的定向结晶化取向，降低含铟氧化物的室温载流子浓度，降低薄膜晶体管的关态电流，且形成光滑的半导体沟道层表面，使半导体沟道层层和绝缘层的接触界面状态稳定，使得TFT器件的特性更加稳定。

Description

一种薄膜晶体管及其半导体沟道层的制备方法
技术领域
本发明涉及到薄膜晶体管的技术领域，特别涉及到一种薄膜晶体管及其半导体沟道层的制备方法。
背景技术
薄膜晶体管(TFT)作为现代显示技术的核心电子元件，广泛应用于液晶显示(LCD)、有机发光二极管显示(AMOLED)和电泳显示(EPD)等显示器件的有源驱动。目前应用于显示器件中的主流有源开关元件仍然是Si-TFT。然而，随着显示技术的发展，显示器件将逐步向AMOLED和柔性可卷曲型方向发展，要求TFT不仅具有较高的电子迁移率，低的光敏感性，而且能够实现低温制备。目前Si-TFT存在许多不足：材料本身不透明，光敏感性强、场效应迁移率低、不易实现低温制备。
非晶氧化物半导体通常具有比非晶硅更高的载流子迁移率，更大的禁带宽度，且适合低温制备，因而被看作是新一代薄膜晶体管最具潜力的技术。在各种氧化物半导体中，例如氧化铟(In2O3)半导体、氧化锌铟(Zn-In-O)半导体、氧化铟镓(In-Ga-O)半导体、氧化铟锌(In-Zn-O)半导体、氧化铟镓锌(In-Ga-Zn-O)半导体等，通常认为铟(In)离子影响(例如提高)了这些的氧化物半导体的电子迁移率是由于其最外层或5s的轨道的电子分布。因为In-O材料的导带底是由铟的5s类自由电子态与高度分散的氧的2s电子态杂化而成，而价带边是由氧的2P电子态与铟的5d电子态杂化而成。导致了载流子的均匀分布，使载流子的散射作用大大减小，从而提高了载流子的本征迁移率，非常适合作为TFT的沟道层材料。一般而言，铟原子含量越高，载流子迁移率越大。
然而，随着氧化物中铟含量的增加，在沉积含铟氧化物过程中，易在不同晶向上形成晶粒化的In2O3，在不同晶粒的晶界处形成大量的氧空位，这些氧空位作为施主能级，提供了大量的N型载流子，导致高铟组分氧化物中载流子浓度偏高，从而影响其作为TFT的应用，特别是会导致关态电流偏高，即存在“关不紧”的问题。
为了抑制高铟组分氧化物半导体载流子浓度偏高的问题，专利201210417892.6公开了一种掺入与氧结合力强的三价金属离子的解决方案，正3价的金属氧化物优选为选自氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥、氧化镱和氧化镥中的1种或2种以上的氧化物。这些氧化物与氧的结合力强结晶粒界处，因为与氧的结合力强，所以可以抑制在结晶粒界处的氧缺失的产生。其结果，在室温附近的温度下的载流子密度可以控制到不足1017cm-3，能够降低多晶化氧化铟薄膜的氧缺失量。专利201080026144.4公开了一种含In2O3的薄膜晶体管，用锡、钛、钨和锌中的一种或几种原子的掺杂来抑制In2O3的晶化取向，调控含In2O3的氧化物半导体的载流子浓度。虽然以上方法能够很好的调控含In2O3的氧化物半导体的载流子浓度，获得了较好性能的薄膜晶体管，但是掺入与氧结合力强的三价金属离子或者用锡、钛、钨和锌中的一种或几种原子的掺杂，多采用溅射成膜工艺，导致薄膜表面粗糙，使半导体层和绝缘层的接触界面状态不稳定，使得TFT器件的特性难以变得稳定。
发明内容
本发明的目的在于提供一种薄膜晶体管，采用掺杂有Sb的含In氧化物作为半导体沟道层，可抑制In2O3的定向结晶化取向，降低含铟氧化物的室温载流子浓度，降低薄膜晶体管的关态电流，且形成光滑的半导体沟道层表面，使半导体沟道层层和绝缘层的接触界面状态稳定，使得TFT器件的特性更加稳定。
为此，本发明采用以下技术方案：
一种薄膜晶体管，包括一衬底，所述衬底上设有半导体沟道层，所述半导体沟道层上两侧形成源电极和漏电极，所述半导体沟道层上形成栅绝缘层，所述栅绝缘层覆盖部分源电极和漏电极，所述栅绝缘层上中间区域形成栅金属电极，所述半导体沟道层为掺杂有Sb的含In氧化物，其中Sb的含量为0.1-10％。
优选的，所述半导体沟道层的厚度为10nm-50nm。
优选的，所述半导体沟道层的制备方法包括如下：
1)在PEMOCVD反应室中，应室压力为5×10-4-10-3Pa，生长温度为200-400℃，等离子体产生的微波功率为400-600W，预先通入一段时间的O2，在衬底表面上形成密集的成核点；
2)以Ar为载气，以含有TMIn和TESb的MO源和O2为反应源气体脉冲式通入到PEMOCVD反应室中，其中TESb在MO源中的含量为0.1-10％；在等离子体的辅助下裂解并发生化学反应，在衬底上沉积形成掺杂有Sb的含In氧化物的半导体沟道层，其中Sb的含量为0.1-10％。
优选的，所述O2反应源气体脉冲持续通入到PEMOCVD反应室内；所述含有TMIn和TESb的MO源气体脉冲间歇通入到PEMOCVD反应室内，其过程包括如下：
t1时间内，含有TMIn和TESb的MO源脉冲关闭；
t2时间内，含有TMIn和TESb的MO源脉冲打开，含有TMIn和TESb的MO源气体通入到PEMOCVD反应室中，O2与含有TMIn和TESb的MO源发生反应，在衬底上形成一层形核层薄膜；
t3时间内，含有TMIn和TESb的MO源脉冲关闭，形核层薄膜的原子迁移到能量最低点，形成稳定态；
t4时间内，含有TMIn和TESb的MO源脉冲打开，在形核层薄膜上，生长外延层，然后含有TMIn和TESb的MO源脉冲关闭，外延层原子迁移到稳定态；
t1-t4为一个生长周期，重复周期一定时间，以获得特定厚度的半导体沟道层。
优选的，所述t1为15s-25s；t2为3s-8s；t3为15s-25s；t4为15s-25s。
优选的，所述重复周期的时间为10min-50min，获得的半导体沟道层的厚度为10nm-50nm。
优选的，所述衬底为清洗干净的透明玻璃基板。
优选的，所述栅绝缘层为SiO2。
本发明采用以上技术方案，采用掺杂有Sb的含In氧化物作为半导体沟道层，利用Sb原子具有表面活性剂的性质，抑制In2O3的定向结晶化取向，降低含铟氧化物的室温载流子浓度，降低薄膜晶体管的关态电流；且由于表面活性剂一般具有较低的饱和蒸汽压和表面迁移速度，在薄膜沉积过程中易在生长表面形成In-Sb的二聚物，改变表面结构和表面能，降低形成有序结构的驱动力；同时由于表面活性剂的加入也能改善含铟氧化物表面的粗糙度，形成光滑的半导体沟道层表面，使半导体沟道层层和绝缘层的接触界面状态稳定，使得TFT器件的特性更加稳定。
附图说明
图1为本发明薄膜晶体管的结构示意图。
图2为本发明半导体沟道层的制备过程中反应源气体脉冲工作方式的时序示意图。
具体实施方式
为了使本发明的目的、特征和优点更加的清晰，以下结合附图及实施例，对本发明的具体实施方式做出更为详细的说明，在下面的描述中，阐述了很多具体的细节以便于充分的理解本发明，但是本发明能够以很多不同于描述的其他方式来实施。因此，本发明不受以下公开的具体实施的限制。
一种薄膜晶体管，如图1所示，包括一衬底11，所述衬底11上设有半导体沟道层12，所述半导体沟道层12上两侧形成源电极13和漏电极14，所述半导体沟道层12上形成栅绝缘层15，所述栅绝缘层15覆盖部分源电极13和漏电极14，所述栅绝缘层15上中间区域形成栅金属电极16，所述半导体沟道层12为掺杂有Sb的含In氧化物，其中Sb的含量为0.1-10％。
其中，所述半导体沟道层12的厚度为10nm-50nm。
其中，所述半导体沟道层12的制备方法包括如下：
1)在PEMOCVD反应室中，应室压力为5×10-4-10-3Pa，生长温度为200-400℃，等离子体产生的微波功率为400-600W，预先通入一段时间的O2，在衬底表面上形成密集的成核点；
2)以Ar为载气，以含有TMIn和TESb的MO源和O2为反应源气体脉冲式通入到PEMOCVD反应室中，其中TESb在MO源中的含量为0.1-10％；在等离子体的辅助下裂解并发生化学反应，在衬底上沉积形成掺杂有Sb的含In氧化物的半导体沟道层，其中Sb的含量为0.1-10％。
优选的，所述O2反应源气体脉冲持续通入到PEMOCVD反应室内；所述含有TMIn和TESb的MO源气体脉冲间歇通入到PEMOCVD反应室内，其过程包括如下：
t1时间内，含有TMIn和TESb的MO源脉冲关闭；
t2时间内，含有TMIn和TESb的MO源脉冲打开，含有TMIn和TESb的MO源气体通入到PEMOCVD反应室中，O2与含有TMIn和TESb的MO源发生反应，在衬底上形成一层形核层薄膜；
t3时间内，含有TMIn和TESb的MO源脉冲关闭，形核层薄膜的原子迁移到能量最低点，形成稳定态；
t4时间内，含有TMIn和TESb的MO源脉冲打开，在形核层薄膜上，生长外延层，然后含有TMIn和TESb的MO源脉冲关闭，外延层原子迁移到稳定态；
t1-t4为一个生长周期，重复周期一定时间，以获得特定厚度的半导体沟道层。
其中，所述t1为15s-25s；t2为3s-8s；t3为15s-25s；t4为15s-25s。
其中，所述重复周期的时间为10min-50min，获得的半导体沟道层的厚度为10nm-50nm。
其中，所述衬底11为清洗干净的透明玻璃基板。
其中，所述栅绝缘层15为SiO2。
本发明采用掺杂有Sb的含In氧化物作为半导体沟道层，利用Sb原子具有表面活性剂的性质，抑制In2O3的定向结晶化取向，降低含铟氧化物的室温载流子浓度，降低薄膜晶体管的关态电流；且由于表面活性剂一般具有较低的饱和蒸汽压和表面迁移速度，在薄膜沉积过程中易在生长表面形成In-Sb的二聚物，改变表面结构和表面能，降低形成有序结构的驱动力；同时由于表面活性剂的加入也能改善含铟氧化物表面的粗糙度，形成光滑的半导体沟道层表面，使半导体沟道层层和绝缘层的接触界面状态稳定，使得TFT器件的特性更加稳定。
同时，等离子体增强金属有机物化学气相沉积(PEMOCVD)是制备半导体薄膜常用的实验设备，是制备目前半导体材料有效的实验方案。它以Ⅲ族、Ⅱ族元素的有机化合物和V、Ⅵ族元素气体作为生长源材料，以热分解反应方式在衬底上进行有机物化学气相外延，生长各种Ⅲ-V族、Ⅱ-Ⅵ族化合物半导体以及它们的多元固溶体的薄层单晶、微晶、非晶和量子点材料。本发明在PEMOCVD反应室中，通过脉冲气流法生长掺杂有Sb的含In氧化物半导体沟道层，可通过调整脉冲持续时间和脉冲间隔时间，为In原子、Sb原子和O原子提供充足的表面迁移时间，并采用先形核层后外延层的生长方式,有利于在水平方向上形成高质量完整的外延层，降低外延层中的氧空位位错和堆垛层错的密度，提高了MOTFT的稳定性和可靠性。同时，在PEMOCVD反应室中，利用等离子体辅助源裂解，可低温沉积，且具有较高的生产效率；可控制薄膜的厚度，可生长极薄的薄膜；可实现多层薄膜叠加的结构；可进行多元混晶成分的精确控制；可以进行化合物半导体材料的大规模生产；反应气源不采用卤化物，反应尾气中不含有强腐蚀性物质。
实施例
一种薄膜晶体管，如图1所示，包括一衬底11，所述衬底11上设有半导体沟道层12，所述半导体沟道层12上两侧形成源电极13和漏电极14，所述半导体沟道层12上形成栅绝缘层15，所述栅绝缘层15覆盖部分源电极13和漏电极14，所述栅绝缘层15上中间区域形成栅金属电极16，所述半导体沟道层12为掺杂有Sb的含In氧化物InSbO，其中Sb的含量为5％，半导体沟道层12的厚度为30nm。
其中，所述栅绝缘层15为SiO2。
其中，半导体沟道层的制备方法包括如下：
1)在PEMOCVD反应室中，应室压力为10-3Pa，生长温度为400℃，等离子体产生的微波功率为450W，预先通入一段时间的O2，在衬底表面上形成密集的成核点；
2)以Ar为载气，以含有TMIn和TESb的MO源和O2为反应源气体脉冲式通入到PEMOCVD反应室中，其中TESb在MO源中的含量为5％；在等离子体的辅助下裂解并发生化学反应，在衬底上沉积形成掺杂有Sb的含In氧化物的半导体沟道层，其中Sb的含量为5％。
其中，所述O2反应源气体脉冲持续通入到PEMOCVD反应室内；所述含有TMIn和TESb的MO源气体脉冲间歇通入到PEMOCVD反应室内，其过程包括如下：
含有TMIn和TESb的MO源脉冲关闭20s；
含有TMIn和TESb的MO源脉冲打开5s，含有TMIn和TESb的MO源气体通入到PEMOCVD反应室中，O2与含有TMIn和TESb的MO源发生反应，在衬底上形成一层形核层薄膜；
含有TMIn和TESb的MO源脉冲关闭20s，形核层薄膜的原子迁移到能量最低点，形成稳定态；
含有TMIn和TESb的MO源脉冲打开20s，在形核层薄膜上，生长外延层，然后含有TMIn和TESb的MO源脉冲关闭，外延层原子迁移到稳定态；
重复该周期25min，获得厚度为30nm的半导体沟道层。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种薄膜晶体管，包括一衬底，所述衬底上设有半导体沟道层，所述半导体沟道层上两侧形成源电极和漏电极，所述半导体沟道层上形成栅绝缘层，所述栅绝缘层覆盖部分源电极和漏电极，所述栅绝缘层上中间区域形成栅金属电极，其特征在于，所述半导体沟道层为掺杂有Sb的含In氧化物，其中Sb的含量为0.1-10％。
2.根据权利要求1所述的一种薄膜晶体管，其特征在于，所述半导体沟道层的厚度为10nm-50nm。
3.根据权利要求1所述的一种薄膜晶体管，其特征在于，所述半导体沟道层的制备方法包括如下：
1)在PEMOCVD反应室中，应室压力为5×10-4-10-3Pa，生长温度为200-400℃，等离子体产生的微波功率为400-600W，预先通入一段时间的O2，在衬底表面上形成密集的成核点；
2)以Ar为载气，以含有TMIn和TESb的MO源和O2为反应源气体脉冲式通入到PEMOCVD反应室中，其中TESb在MO源中的含量为0.1-10％；在等离子体的辅助下裂解并发生化学反应，在衬底上沉积形成掺杂有Sb的含In氧化物的半导体沟道层，其中Sb的含量为0.1-10％。
4.根据权利要求3所述的一种薄膜晶体管，其特征在于，所述O2反应源气体脉冲持续通入到PEMOCVD反应室内；所述含有TMIn和TESb的MO源气体脉冲间歇通入到PEMOCVD反应室内，其过程包括如下：
t1时间内，含有TMIn和TESb的MO源脉冲关闭；
t2时间内，含有TMIn和TESb的MO源脉冲打开，含有TMIn和TESb的MO源气体通入到PEMOCVD反应室中，O2与含有TMIn和TESb的MO源发生反应，在衬底上形成一层形核层薄膜；
t3时间内，含有TMIn和TESb的MO源脉冲关闭，形核层薄膜的原子迁移到能量最低点，形成稳定态；
t4时间内，含有TMIn和TESb的MO源脉冲打开，在形核层薄膜上，生长外延层，然后含有TMIn和TESb的MO源脉冲关闭，外延层原子迁移到稳定态；
t1-t4为一个生长周期，重复周期一定时间，以获得特定厚度的半导体沟道层。
5.根据权利要求4所述的一种薄膜晶体管，其特征在于，所述t1为15s-25s；t2为3s-8s；t3为15s-25s；t4为15s-25s。
6.根据权利要求4所述的一种薄膜晶体管，其特征在于，所述重复周期的时间为10min-50min，获得的半导体沟道层的厚度为10nm-50nm。
7.根据权利要求1或者3所述的一种薄膜晶体管，其特征在于，所述衬底为清洗干净的透明玻璃基板。
8.根据权利要求1所述的一种薄膜晶体管，其特征在于，所述栅绝缘层为SiO2。
CN201510655093.6A 2015-10-10 2015-10-10 一种薄膜晶体管及其半导体沟道层的制备方法 Pending CN105355661A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510655093.6A CN105355661A (zh) 2015-10-10 2015-10-10 一种薄膜晶体管及其半导体沟道层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510655093.6A CN105355661A (zh) 2015-10-10 2015-10-10 一种薄膜晶体管及其半导体沟道层的制备方法

Publications (1)

Publication Number Publication Date
CN105355661A true CN105355661A (zh) 2016-02-24

Family

ID=55331593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510655093.6A Pending CN105355661A (zh) 2015-10-10 2015-10-10 一种薄膜晶体管及其半导体沟道层的制备方法

Country Status (1)

Country Link
CN (1) CN105355661A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478110A (zh) * 2016-09-16 2019-03-15 凸版印刷株式会社 显示装置及显示装置基板
CN109900763A (zh) * 2019-03-07 2019-06-18 江苏友润微电子有限公司 基于有机晶体管的二氧化氮传感器芯片及其制备方法
CN111512356A (zh) * 2018-01-11 2020-08-07 株式会社日本显示器 显示装置
CN113078042A (zh) * 2021-03-22 2021-07-06 青岛科技大学 一种薄膜晶体管制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633203A (en) * 2005-01-25 2006-09-16 Hewlett Packard Development Co Semiconductor device
JP2011181591A (ja) * 2010-02-26 2011-09-15 Sumitomo Chemical Co Ltd 薄膜半導体装置、薄膜半導体製造装置及び薄膜半導体製造方法
US20130256656A1 (en) * 2012-03-29 2013-10-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TW201401516A (zh) * 2012-05-14 2014-01-01 Fujifilm Corp 場效電晶體的製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200633203A (en) * 2005-01-25 2006-09-16 Hewlett Packard Development Co Semiconductor device
JP2011181591A (ja) * 2010-02-26 2011-09-15 Sumitomo Chemical Co Ltd 薄膜半導体装置、薄膜半導体製造装置及び薄膜半導体製造方法
US20130256656A1 (en) * 2012-03-29 2013-10-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TW201401516A (zh) * 2012-05-14 2014-01-01 Fujifilm Corp 場效電晶體的製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478110A (zh) * 2016-09-16 2019-03-15 凸版印刷株式会社 显示装置及显示装置基板
CN111512356A (zh) * 2018-01-11 2020-08-07 株式会社日本显示器 显示装置
CN111512356B (zh) * 2018-01-11 2022-04-08 株式会社日本显示器 显示装置
CN109900763A (zh) * 2019-03-07 2019-06-18 江苏友润微电子有限公司 基于有机晶体管的二氧化氮传感器芯片及其制备方法
CN109900763B (zh) * 2019-03-07 2021-06-25 江苏友润微电子有限公司 基于有机晶体管的二氧化氮传感器芯片及其制备方法
CN113078042A (zh) * 2021-03-22 2021-07-06 青岛科技大学 一种薄膜晶体管制备方法
CN113078042B (zh) * 2021-03-22 2022-04-26 青岛科技大学 一种薄膜晶体管制备方法

Similar Documents

Publication Publication Date Title
US10249767B2 (en) Ga2O3-based semiconductor element
Yang et al. Characteristic enhancement of solution-processed In–Ga–Zn oxide thin-film transistors by laser annealing
CN105355661A (zh) 一种薄膜晶体管及其半导体沟道层的制备方法
Shin et al. Electrical properties of yttrium–indium–zinc-oxide thin film transistors fabricated using the sol–gel process and various yttrium compositions
KR101260957B1 (ko) 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
TW200535947A (en) Semiconductor device
CN103325817A (zh) 薄膜晶体管、薄膜晶体管制造方法及电子设备
CN102832235A (zh) 氧化物半导体及其制造方法
Hwang et al. Metal-induced crystallization of amorphous zinc tin oxide semiconductors for high mobility thin-film transistors
He et al. Aqueous solution derived amorphous indium doped gallium oxide thin-film transistors
Zhang et al. Semiconducting metal oxide thin film transistors
Rao et al. Revisit of amorphous semiconductor InGaZnO4: A new electron transport material for perovskite solar cells
CN1317749C (zh) 含三种掺杂剂的p型氧化锌薄膜及其制造方法
Cho et al. Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process
CN102290443B (zh) 一种非晶薄膜晶体管及其制备方法
CN105220131B (zh) 脉冲气流法制备薄膜晶体管igzo半导体薄膜层的方法
Park et al. Improved electrical characteristics of amorphous oxide TFTs based on $\hbox {TiO} _ {x} $ channel layer grown by low-temperature MOCVD
CN103474333A (zh) p型碲化锌单晶薄膜材料的掺杂方法
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法
CN107768255A (zh) 低温薄膜晶体管的制备方法
WO2014109830A1 (en) Metal oxynitride based heterojunction field effect transistor
Cho et al. Transparent oxide thin-film transistors composed of Al and Sn-doped zinc indium oxide
CN103098188A (zh) 半导体基板及绝缘栅极型场效电子晶体管
Song et al. Microstructural and chemical properties of ZnO films formed using electrodeposition
장종수 Effects of lithium doping on solution processed ZnO/IGZO thin film transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160224