CN113078042A - 一种薄膜晶体管制备方法 - Google Patents

一种薄膜晶体管制备方法 Download PDF

Info

Publication number
CN113078042A
CN113078042A CN202110300669.2A CN202110300669A CN113078042A CN 113078042 A CN113078042 A CN 113078042A CN 202110300669 A CN202110300669 A CN 202110300669A CN 113078042 A CN113078042 A CN 113078042A
Authority
CN
China
Prior art keywords
thin film
film transistor
dielectric layer
precursor solution
spin coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110300669.2A
Other languages
English (en)
Other versions
CN113078042B (zh
Inventor
刘代明
王飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao University of Science and Technology
Original Assignee
Qingdao University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao University of Science and Technology filed Critical Qingdao University of Science and Technology
Priority to CN202110300669.2A priority Critical patent/CN113078042B/zh
Publication of CN113078042A publication Critical patent/CN113078042A/zh
Application granted granted Critical
Publication of CN113078042B publication Critical patent/CN113078042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于晶体管制备技术领域,具体涉及一种薄膜晶体管制备方法,将溶液法和热退火相结合制备超薄Tm2O3介电层和高迁移率的In2O3半导体沟道层,进而制备高性能的TFT,与现有技术相比,具有以下优点:一是Tm2O3高k栅介电层的物理厚度小于15nm,低漏电流的特性能够很好地满足微电子集成化对于器件尺寸的需求;二是Tm2O3薄膜为非晶态,可大面积均匀制备介电层;三是采用等离子体清洗衬底表面,能够增加旋涂时Tm2O3前驱体溶液在衬底的附着力,使得旋涂表面更加均一平整;四是薄膜晶体管中的半导体沟道层和高k介电层均是利用溶液法制备的,成本低廉,制备过程不需要高真空环境,在空气中即可进行。

Description

一种薄膜晶体管制备方法
技术领域:
本发明属于晶体管制备技术领域,具体涉及一种薄膜晶体管制备方法,以超薄氧化铥(Tm2O3)为高k介电层,以氧化铟(In2O3)为沟道层,基于溶液法制备绿色环保型的薄膜晶体管。
背景技术:
氧化物基的薄膜晶体管(TFT)因为具有优异的电学性能、较高的透明度、良好的均一性和低廉的生产成本,近年来被广泛而深入的研究。TFT式显示屏是各类笔记本电脑和台式机上的主流显示设备,其上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动;TFT式屏幕普遍应用于中高端彩屏手机中,分65536色、16万色,1600万色三种,其显示效果非常出色。随着集成电路的发展,快速响应和低功耗成为电子器件的发展趋势。TFT提高输出电流和响应速度的目的,可通过减小介电层的厚度从而增大单位面积的电容来实现。但是,目前TFT的介电层大多采用传统的二氧化硅,其厚度不能无限制的减小。基于此,有必要寻找新型的高介电常数(k)材料代替SiO2材料,以提升TFT的性能。TFT中高k材料的选择标准一般包括:适当的k值、高的禁带宽度、高的热稳定性、低薄膜结晶性、高质量的界面平整性、较低的漏电流和与TFT的兼容性。在众多SiO2栅介电替代品中,氧化铥(Tm2O3)作为高k介电材料具有很好的可靠性、较大的k值、较大的禁带宽度和优异的热稳定性,且与硅衬底界面明显,高温退火不易渗透,表面粗糙度小,易于载流子的输运,被视为理想的栅介电层材料。考虑到将来微电子器件发展的新方向—打印电子器件,利用化学溶液技术制备薄膜将是一个很好的选择,溶液法使用的溶液是由两种或两种以上物质组成的均匀混合物,由溶质和溶剂组成的,常用的溶剂有水和有机溶剂等。包括低温溶液(如水和重水溶液、凝胶溶液、有机溶剂溶液)法、高温溶液(即熔盐)法和热液法等。化学溶液技术在超细粉末、薄膜涂层和纤维等材料的制备工艺中受到广泛应用,它具有其独特的优点:可实现分子级别的混合,均匀性好;反应过程可控,条件温和;不需要复杂的设备,不需要真空条件,成本低。现有技术中尚未有关于利用溶液法制备氧化铥介电薄膜的文献和报道,基于氧化铥高k介电层的TFT器件更是无人涉足。因此,研发设计一种基于溶液法制备氧化铥介电层氧化铟薄膜晶体管,具有良好的应用前景。
发明内容:
本发明的目的在于克服现有技术存在的缺点,寻求设计一种薄膜晶体管制备方法,将溶液法和热退火相结合制备超薄Tm2O3介电层和高迁移率的In2O3半导体沟道层,进而制备高性能的TFT。
为了实现上述目的,本发明涉及的薄膜晶体管制备方法的具体工艺包括以下步骤:
(1)、制备Tm2O3介电层:将Tm(NO3)3·6H2O溶于乙二醇甲醚或N,N-二甲基甲酰胺中,在温度为20-60℃的条件下磁力搅拌1-24小时形成澄清透明的Tm2O3前驱体溶液;采用常规的等离子体清洗方法清洗低阻硅衬底表面;采用常规的旋涂技术在低阻硅衬底表面上旋涂Tm2O3前驱体溶液,形成Tm2O3薄膜;置于烤胶台在温度为100-200℃的条件下固化处理后置于马弗炉,于空气气氛中在温度为400-700℃的条件下退火2-3小时,得到Tm2O3介电层;
(2)、制备In2O3沟道层:将In(NO3)3溶于乙二醇甲醚中,在室温条件下搅拌1-24小时形成澄清透明的In2O3前驱体溶液;采用常规的旋涂技术在步骤(1)制备的Tm2O3介电层表面上旋涂In2O3前驱体溶液,形成In2O3薄膜,置于烤胶台在温度为100-150℃的条件下固化处理后置于马弗炉,于空气气氛中在温度为250-350℃的条件下退火1-3小时,得到In2O3沟道层;
(3)、制备金属源和漏电极:采用真空热蒸发技术使用掩膜版在In2O3沟道层上制备金属源和漏电极后,得到厚度小于15nm的超薄Tm2O3介电层和In2O3沟道层薄膜晶体管。
本发明步骤(1)涉及的Tm2O3前驱体溶液的浓度为0.1-0.5mol/L;等离子体清洗法采用氧气或氩气作为清洗气体,功率为20-60Watt(瓦特),清洗时间为20-200s,清洗气体的通入量为20-50sccm(体积流量单位),采用溶液法制备的Tm2O3薄膜为高k介电层,Tm2O3薄膜样品为非晶态。
本发明步骤(2)涉及的In2O3前驱体溶液的浓度为0.01-0.5mol/L。
本发明步骤(3)涉及的热蒸发电流为30-50A;金属源和漏电极是厚度为50-200nm的Al、Au或Ni金属电极。
本发明步骤(1)涉及的Tm2O3前驱体溶液旋涂方式与步骤(2)涉及的In2O3前驱体溶液旋涂方式相同:先在转速为400-600转/分的条件下匀胶4-8s,再在转速为3000-6000转/分的条件下匀胶15-30s,旋涂次数为1-3次。
本发明制备的薄膜晶体管的电极沟道长宽比为1:4-20。
本发明与现有技术相比,具有以下优点:一是Tm2O3高k栅介电层的物理厚度小于15nm,低漏电流的特性能够很好地满足微电子集成化对于器件尺寸的需求;二是Tm2O3薄膜为非晶态,可大面积均匀制备介电层;三是采用等离子体清洗衬底表面,能够增加旋涂时Tm2O3前驱体溶液在衬底的附着力,使得旋涂表面更加均一平整;四是薄膜晶体管中的半导体沟道层和高k介电层均是利用溶液法制备的,成本低廉,制备过程不需要高真空环境,在空气中即可进行;其选用低阻硅作为衬底和栅电极,将溶液法和热退火相结合制备超薄Tm2O3(小于15nm)介电层和高迁移率的In2O3半导体沟道层后,通过真空热蒸发法制备金属源和漏电极,从而得到高性能的TFT,工艺简单,原理可靠,产品性能好,制备环境友好,应用前景广阔,为大面积制备高性能TFT提供了可行性方案。
附图说明:
图1为本发明实施例1涉及的高k超薄Tm2O3介电层的X射线衍射结果示意图。
图2为本发明实施例1涉及的高k超薄Tm2O3介电层的漏电流测试曲线示意图。
图3为本发明实施例1涉及的高k超薄Tm2O3介电层的电容测试曲线示意图。
图4为本发明实施例1涉及的薄膜晶体管的结构原理示意图。
图5为本发明实施例1涉及的薄膜晶体管的输出特性曲线示意图。
图6为本发明实施例1涉及的薄膜晶体管的转移特性曲线示意图。
具体实施方式:
下面通过实施实例并结合附图对本发明做进一步描述。
实施例1:
本实施例涉及的薄膜晶体管制备方法的具体工艺过程为:
(1)、采用溶液法旋涂制备超薄Tm2O3介电层:
步骤1:选用:单面抛光低阻硅作为衬底(ρ<0.0015Ω·cm)和栅电极,依次用丙酮和酒精超声波清洗低阻硅衬底各10分钟,用去离子水反复冲洗后,高纯氮气吹干;
步骤2:量取10mL乙二醇甲醚,称取0.767gTm(NO3)3·6H2O,混合后在室温条件下磁力搅拌12小时形成澄清透明的浓度为0.1mol/L的Tm2O3前驱体液体;
步骤3:将低阻硅衬底置于等离子体清洗腔内,在压力为0.5Pa,功率为30Watt的条件下,采用后30sccm纯度为99.99%的氧气清洗低阻硅衬底2min;
步骤4:按照:先在转速为500转/分的条件下匀胶5s,再在转速为5000转/分的条件下匀胶25s的方式将Tm2O3前驱体液体旋涂在低阻硅衬底上,形成Tm2O3薄膜;置于烤胶台在温度为150℃的条件下烘焙10min进行固化处理后置于马弗炉,于空气气氛中在温度为500℃的条件下退火2小时,得到高k超薄Tm2O3介电层,其X射线衍射结果如图1所示,漏电流测试曲线如图2所示,电容测试曲线如图3所示;
(2)利用溶液法旋涂制备In2O3沟道层:
步骤1:将硝酸铟In(NO3)3溶于乙二醇甲醚中,在室温下搅拌12h形成澄清透明的浓度为0.1mol/L的In2O3前驱体溶液;
步骤2:按照:先在转速为500转/分的条件下匀胶5s,再在转速为5000转/分的条件下匀胶15s的方式将In2O3前驱体溶液旋涂在步骤(1)制备的超薄Tm2O3介电层上,形成In2O3薄膜,置于烤胶台在温度为150℃的条件下固化处理后置于马弗炉,于空气气氛中在温度为320℃的条件下退火1小时,得到In2O3沟道层;
(3)采用真空热蒸发法制备金属源和漏电极:
采用热蒸发的方式,在步骤(2)制备的In2O3沟道层上用宽长比为4:1的掩膜版制备厚度为100nm的Al作为金属源和漏电极,得到如4图所示的Al/In2O3/Tm2O3/p-Si结构的薄膜晶体管,其输出特性曲线如图5所示,转移特性曲线如图6所示。
本实施例涉及的硝酸铥和硝酸铟粉末均购于阿拉丁公司,纯度大于98%。
本实施例制备的基于水溶液薄膜晶体管的底栅结构以超薄氧化铥(Tm2O3)为高k介电层,以氧化铟(In2O3)薄膜为沟道层。

Claims (10)

1.一种薄膜晶体管制备方法,其特征在于,通过溶液法和热退火制备Tm2O3介电层和In2O3半导体沟道层,进而制备TFT。
2.根据权利要求1所述的薄膜晶体管制备方法,其特征在于,具体工艺包括以下步骤:
(1)、制备Tm2O3介电层:将Tm(NO3)3·6H2O溶于乙二醇甲醚或N,N-二甲基甲酰胺中制备Tm2O3前驱体溶液;在低阻硅衬底表面上旋涂Tm2O3前驱体溶液,形成Tm2O3薄膜;置于烤胶台固化处理;置于马弗炉于空气气氛中退火,得到Tm2O3介电层;
(2)、制备In2O3沟道层:将In(NO3)3溶于乙二醇甲醚中制备In2O3前驱体溶液;在步骤(1)制备的Tm2O3介电层表面上旋涂In2O3前驱体溶液,形成In2O3薄膜,置于烤胶台固化处理;置于马弗炉于空气气氛中退火,得到In2O3沟道层;
(3)、制备金属源和漏电极:在In2O3沟道层上制备金属源和漏电极后,得到厚度小于15nm的Tm2O3介电层和In2O3沟道层薄膜晶体管。
3.根据权利要求2所述的薄膜晶体管制备方法,其特征在于,步骤(1)涉及的Tm2O3前驱体溶液的浓度为0.1-0.5mol/L。
4.根据权利要求2或3所述的薄膜晶体管制备方法,其特征在于,步骤(1)涉及的低阻硅通过等离子体清洗法清洗,采用氧气或氩气作为清洗气体,功率为20-60Watt,清洗时间为20-200s,清洗气体的通入量为20-50sccm。
5.根据权利要求4所述的薄膜晶体管制备方法,其特征在于,步骤(1)涉及的Tm2O3薄膜为高k介电层,Tm2O3薄膜样品为非晶态。
6.根据权利要求2所述的薄膜晶体管制备方法,其特征在于,步骤(2)涉及的In2O3前驱体溶液的浓度为0.01-0.5mol/L。
7.根据权利要求2所述的薄膜晶体管制备方法,其特征在于,步骤(3)涉及的热蒸发电流为30-50A。
8.根据权利要求2或7所述的薄膜晶体管制备方法,其特征在于,步骤(3)涉及的金属源和漏电极是厚度为50-200nm的Al、Au或Ni金属电极。
9.根据权利要求2所述的薄膜晶体管制备方法,其特征在于,步骤(1)涉及的Tm2O3前驱体溶液旋涂方式与步骤(2)涉及的In2O3前驱体溶液旋涂方式相同:先在转速为400-600转/分的条件下匀胶4-8s,再在转速为3000-6000转/分的条件下匀胶15-30s,旋涂次数为1-3次。
10.根据权利要求1或2所述的薄膜晶体管制备方法,其特征在于,制备的薄膜晶体管的电极沟道长宽比为1:4-20。
CN202110300669.2A 2021-03-22 2021-03-22 一种薄膜晶体管制备方法 Active CN113078042B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110300669.2A CN113078042B (zh) 2021-03-22 2021-03-22 一种薄膜晶体管制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110300669.2A CN113078042B (zh) 2021-03-22 2021-03-22 一种薄膜晶体管制备方法

Publications (2)

Publication Number Publication Date
CN113078042A true CN113078042A (zh) 2021-07-06
CN113078042B CN113078042B (zh) 2022-04-26

Family

ID=76613151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110300669.2A Active CN113078042B (zh) 2021-03-22 2021-03-22 一种薄膜晶体管制备方法

Country Status (1)

Country Link
CN (1) CN113078042B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010079581A1 (ja) * 2009-01-08 2010-07-15 出光興産株式会社 薄膜トランジスタ及びその製造方法
CN102916052A (zh) * 2008-09-17 2013-02-06 出光兴产株式会社 具有结晶质氧化铟半导体膜的薄膜晶体管
CN105355661A (zh) * 2015-10-10 2016-02-24 无锡盈芯半导体科技有限公司 一种薄膜晶体管及其半导体沟道层的制备方法
CN107146816A (zh) * 2017-04-10 2017-09-08 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916052A (zh) * 2008-09-17 2013-02-06 出光兴产株式会社 具有结晶质氧化铟半导体膜的薄膜晶体管
WO2010079581A1 (ja) * 2009-01-08 2010-07-15 出光興産株式会社 薄膜トランジスタ及びその製造方法
CN105355661A (zh) * 2015-10-10 2016-02-24 无锡盈芯半导体科技有限公司 一种薄膜晶体管及其半导体沟道层的制备方法
CN107146816A (zh) * 2017-04-10 2017-09-08 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TUNG-MING PAN, FA-HSYANG CHEN, ET AL: "Structural Properties and Electrical Characteristics of High-κ Tm2O3 Gate Dielectrics for InGaZnO Thin Film Transistors", 《SCIENCE OF ADVANCED MATERIALS》 *

Also Published As

Publication number Publication date
CN113078042B (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
CN104009093B (zh) 一种高k介电层水性氧化铟薄膜晶体管的制备方法
CN105489486B (zh) 一种基于超薄氧化镁高k介电层薄膜晶体管的制备方法
CN107195781B (zh) 一种基于pmma掺杂小分子的高迁移率晶体管及其制备方法
CN105428247B (zh) 一种基于水性超薄ZrO2高k介电层的薄膜晶体管制备方法
TW201041835A (en) Indium alkoxide-containing compositions, process for preparation thereof and use thereof
CN103779425A (zh) 一种铟镓锌氧化物半导体薄膜的制备方法
CN102787309A (zh) 一种氧化铝薄膜及制备方法及其应用
CN105576123A (zh) 全石墨烯族柔性有机场效应管及其制造方法
CN104911567B (zh) 一种溶胶凝胶法制备p型氧化亚铜薄膜材料的方法
CN108987283A (zh) 一种镓锡氧化物半导体薄膜晶体管及其制备方法和应用
CN113078042B (zh) 一种薄膜晶体管制备方法
CN106952828A (zh) 一种p型金属氧化物薄膜晶体管的制备方法
KR20230078575A (ko) 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자
CN106653575A (zh) 低温制备氧化物薄膜的前驱体溶液及所制备的薄膜、薄膜晶体管
CN111129160A (zh) 基于氧化锆和氧化镧的透明薄膜晶体管器件及其制备方法
CN105742188B (zh) 一种多元醇还原技术制备p型氧化物薄膜材料的方法
CN107902694A (zh) 一种快速制备氧化锆薄膜的低温液相方法
CN110890280B (zh) 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法
CN114242785A (zh) 一种基于氧化铟锡的全透明薄膜晶体管及其制备方法
CN107017309A (zh) 一种溶液法制备三元p型金属氧化物薄膜晶体管的方法
Wang et al. Pentacene thin-film transistors with sol–gel derived amorphous Ba0. 6Sr0. 4TiO3 gate dielectric
CN205488237U (zh) 全石墨烯族柔性有机场效应管
Liu et al. 35‐1: Invited Paper: High‐quality high‐k ZrO2‐based dielectric film with low leakage current
CN108766890B (zh) 一种低温制备金属氧化物薄膜晶体管的方法
CN110534578B (zh) 一种薄膜晶体管及其制备方法、阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant