CN110534578B - 一种薄膜晶体管及其制备方法、阵列基板及显示面板 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN110534578B
CN110534578B CN201910755659.0A CN201910755659A CN110534578B CN 110534578 B CN110534578 B CN 110534578B CN 201910755659 A CN201910755659 A CN 201910755659A CN 110534578 B CN110534578 B CN 110534578B
Authority
CN
China
Prior art keywords
sno
zto
film
spin
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910755659.0A
Other languages
English (en)
Other versions
CN110534578A (zh
Inventor
单福凯
王珍
刘国侠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao University
Original Assignee
Qingdao University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao University filed Critical Qingdao University
Priority to CN201910755659.0A priority Critical patent/CN110534578B/zh
Publication of CN110534578A publication Critical patent/CN110534578A/zh
Application granted granted Critical
Publication of CN110534578B publication Critical patent/CN110534578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法、阵列基板及显示面板，所述制备方法包括步骤：提供一衬底；在所述衬底上制备介电层；在所述介电层上制备ZTO/SnO2双沟道层，其中，制备ZTO/SnO2双沟道层的具体包括：在所述介电层上制备SnO2薄膜；在所述SnO2薄膜上制备ZTO薄膜；在所述ZTO/SnO2双沟道层上制备源电极和漏电极。本发明提供了一种薄膜晶体管及其制备方法、阵列基板及显示面板，解决了传统金属氧化物薄膜晶体管制备成本昂贵，工艺复杂，难以工业化生产或者可靠性差的难题。

Description

一种薄膜晶体管及其制备方法、阵列基板及显示面板
技术领域
本发明属于半导体薄膜晶体管制备领域，具体地涉及一种薄膜晶体管及其制备方法、阵列基板及显示面板。
背景技术
随着人们对显示设备视觉体验要求的不断提高，显示设备向着更高分辨率、更大显示尺寸、更高对比度、更加轻薄及柔性可弯曲方向发展。从最初的阴极射线显像管(Cathode Ray Tube，CRT)显示技术到后来以液晶显示器(liquid crystal display，LCD)为代表的平板显示技术，再到现在以有源矩阵有机自发光二极体(Active-matrix organiclight emitting diode，AMOLED)为代表的柔性平板显示技术，显示技术得到了飞速的发展。以现代显示技术为支撑的智能设备如智能手机、智能电视、车载显示器，虚拟现实(Virtual reality，VR)等也得到了迅猛发展。同时对于作为平板显示技术的关键开关组件薄膜场效应管(Thin Film Transistor，TFT)的研究也逐渐深入，从最开始研发出的应用于平板显示技术的氢化非晶硅(amorphous silicon:H，a-Si:H)TFT，到后来研发出的可以用于支持生产高分辨率平板显示的低温多晶硅(Low Temperature Poly-Silicon，LTPS)TFT，再到现在开发出的用于支持柔性大面积显示的金属氧化物TFT。可以说TFT的发展与平板显示技术的发展相辅相成，相互促进，共同进步。
但是现在平板技术高的造价成本以及繁杂的制备工序仍然是需要解决的问题，开发出可低成本大面积生产的高性能TFT制备技术成为现实之需，
发明内容
本发明提供了一种薄膜晶体管及其制备方法、阵列基板及显示面板，以解决解决了传统金属氧化物薄膜晶体管制备成本昂贵，工艺复杂，难以工业化生产或者可靠性差的难题。
为了达到上述发明目的，本发明采用了如下的技术方案：
在一个总体方面，本发明提供一种薄膜晶体管的制备方法，包括步骤：
提供一衬底；
在所述衬底上制备介电层；
在所述介电层上制备ZTO/SnO2双沟道层，其中，制备所述ZTO/SnO2双沟道层具体包括：
在所述介电层上制备SnO2薄膜；
在所述SnO2薄膜上制备ZTO薄膜；
在所述ZTO/SnO2双沟道层上制备源电极和漏电极。
优选地，在所述介电层上制备SnO2薄膜具体包括：
SnO2前驱体溶液的制备：先将SnCl2溶于溶剂中，获得金属盐溶液，再将HClO4与所述金属盐溶液中的Cl-按照：Cl-：HClO4＝7：1的比例加入所述金属盐溶液中，并进一步在室温下磁力搅拌1～24小时形成澄清透明的浓度为0.01～0.15mol/L的SnO2前驱体溶液；
SnO2薄膜的制备：采用溶胶凝胶技术将所述SnO2前驱体溶液旋涂至所述介电层上，形成所述SnO2薄膜。
优选地，采用溶胶凝胶技术将所述SnO2前驱体溶液旋涂至所述介电层上具体包括：
先在400～600转/分下匀胶4～8秒，再在5000～9000转/分下匀胶15～30秒，旋涂1～3次，每次旋涂厚度为5～10nm；将旋涂后的薄膜放到烤胶台上在100～200℃条件下进行低温烘焙；UV光处理20～60分钟，再将其放在200～600℃温度下退火0～3小时，使薄膜得到初步分解，形成所述SnO2薄膜。
优选地，在所述SnO2薄膜上制备ZTO薄膜具体包括：
ZTO前驱体溶液的制备：将SnCl2和ZnCl2按不同的摩尔比混合并溶于溶剂中，获得金属盐溶液，其中，Zn/(Zn+Sn)＝X/(X+Y)，X+Y＝1，Y≠1；再将HClO4与所述金属盐溶液中的Cl-按照：Cl-：HClO4＝7：1的比例加入所述金属盐溶液中，并进一步在常温下磁力搅拌1～24小时形成澄清透明的0.15～0.5mol/L ZTO前驱体溶液；
ZTO薄膜的制备：采用溶胶凝胶技术将所述ZTO前驱体溶液旋涂至所述SnO2薄膜上，形成所述ZTO薄膜。
优选地，采用溶胶凝胶技术将所述ZTO前驱体溶液旋涂至所述SnO2薄膜上具体包括：
先在400～600转/分下匀胶4～8秒，再在2000～6000转/分下匀胶15～30秒，旋涂1～3次，每次旋涂厚度为10～15nm；将旋涂后的薄膜放到烤胶台上在100～200℃条件下进行低温烘焙；UV光处理20～60分钟后，再将其放在200～600℃温度下退火1～3小时，形成所述ZTO薄膜。
优选地，在所述衬底上制备介电层具体包括：
ZrOx前驱体溶液的制备：将锆盐溶于溶剂中，在室温下磁力搅拌1～24小时形成澄清透明的浓度为0.01～0.5mol/L的ZrOx前驱体溶液；
ZrOx薄膜的制备：采用等离子体清洗方法清洗衬底表面，在清洗后的所述衬底上采用旋涂技术分别旋涂制备的ZrOx前驱体溶液，先在400～600转/分下匀胶4～8秒，再在3000～6000转/分下匀胶15～30秒，旋涂次数为1～3次，每次旋涂厚度5～10nm；将旋涂后的薄膜放到烤胶台上在100～200℃条件下进行低温烘焙；UV光处理40～60分钟后，再将其放在200～600℃温度下退火1～3小时，实现脱羟基作用及金属氧化物致密化的过程，得到ZrOx薄膜。
优选地，在所述ZTO/SnO2双沟道层上制备源电极和漏电极具体包括：通过真空热蒸发法利用不锈钢掩膜版在ZTO/SnO2薄膜沟道层上面制备金属源、漏电极。
在另一个总体方面，本发明还提供一种薄膜晶体管，所述薄膜晶体管通过上述所述的薄膜晶体管的制备方法制得。
在又一个总体方面，本发明还提供一种阵列基板，包括上述所述的薄膜晶体管。
在又一个总体方面，本发明还提供一种显示面板，包括上述所述的阵列基板。
与现有技术相比，本发明具有如下优点：
(1)用溶胶凝胶技术制备的双层ZTO/SnO2半导体是一种新型沟道层结构，相对于单一的单元或多元合金氧化物更有利于提高TFT的开态电流和降低其关态电流；且溶胶凝胶技术较为廉价；其制备过程不需要高真空环境，在空气中即可进行，降低了成本。
(2)使用高氯酸还原的ZTO/SnO2薄膜可在300℃退火条件下形成更多的金属氧键，相较未使用高氯酸还原的ZTO/SnO2薄膜，其开态电流被明显提高。
(3)薄膜晶体管采用SiO2作为栅介电层，并采用热氧氧化方法生长。该方法具有工艺简单、操作方便、氧化膜质量佳、薄膜稳定性和可靠性好，可以有效的降低表面悬挂键，从而使表面态势密度减小，以便很好的控制界面陷阱等优点，且SiO2介电层是目前薄膜品体管所采用的介电层中漏电流最小。
(4)采用等离子体清洗衬底表面，增加了旋涂时先驱体溶液同衬底的附着力，使得旋涂后的薄膜样品表面更加均一和平整。
(5)在沟道层第一层SnO2薄膜制备结束后采用UV光照射，一方面可以使其薄膜得到初步的分解，致密化，另一方面由于UV光也可以起到等离子体的作用，增加了旋涂时先驱体溶液同衬底的附着力，这样可以避免再次使用等离子体从而损坏SnO2薄膜的平整性。
(6)采用一步热退火的方法，降低了实验的复杂性及其工艺损耗，有利于大规模生产。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明示例性的薄膜晶体管的结构示意图；
图2为本发明示例性的薄膜晶体管的制备方法的流程示意图；
图3为本发明制备的基于SiO2为介电层、沟道层前驱体都加入HClO4获得的ZTO/SnO2/SiO2/Si薄膜晶体管转移特性曲线；
图4为本发明制备的基于SiO2介电层、沟道层前驱体都未加入HClO4获得的ZTO/SnO2/SiO2/Si薄膜晶体管转移特性曲线；
图5为本发明制备的基于ZrOx介电层、SnO2前沟道层前驱体加入HClO4，ZTO后沟道层前驱体未加入HClO4获得的ZTO/SnO2/ZrOx/Si薄膜晶体管转移特性曲线；
图6为本发明制备的基于ZrOx介电层的、SnO2前沟道层前驱体与ZTO后沟道层前驱体均未加入HClO4的SnO2/ZrOx/Si、ZTO/SnO2/ZrOx/Si及ZTO/ZrOx/Si薄膜晶体管转移特性曲线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细地描述，显然，所描述的实施例仅仅是本发明一部分实例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护范围。
图1为本发明示例性的一种薄膜晶体管的结构示意图。
参照图1所示，本发明示例性的一种薄膜晶体管包括依次叠层设置的衬底1、介电层2、ZTO/SnO2双沟道层3及源电极41和漏电极42。所述薄膜晶体管可通过下述的薄膜晶体管的制备方法制备获得。
图2为本发明示例性的一种薄膜晶体管的制备方法的流程示意图。
参照图2所示，本发明示例性的一种薄膜晶体管的制备方法包括步骤：
S1、提供一衬底；优选地，所述衬底为低阻硅衬底。
S2、在所述衬底上制备介电层；优选地，所述介电层为具有高介电常数的介电层。
S3、在所述介电层上制备ZTO/SnO2双沟道层，其中，制备ZTO/SnO2双沟道层具体包括：
S31、在所述介电层上制备SnO2薄膜。
S32、在所述SnO2薄膜上制备ZTO薄膜。
S4、在所述ZTO/SnO2双沟道层上制备源电极和漏电极。
具体的，步骤S2在所述衬底上制备介电层具体包括：
ZrOx前驱体溶液的制备：将锆盐溶于溶剂中，其中，锆盐可为Zr(NO3)4·5H2O、Zr(CH3COO)4、ZrCl2·8H2O、ZrO(OH)2·nH2O中的一种，溶剂可为乙二醇甲醚、N，N二甲基甲酰胺、二甲苯、水中的一种；在室温下磁力搅拌1～24小时形成澄清透明的浓度为0.01～0.5mol/L的ZrOx前驱体溶液；
ZrOx薄膜的制备：采用等离子体清洗方法清洗衬底表面，在清洗后的衬底上采用常规的旋涂技术分别旋涂配制的ZrOx前驱体溶液，先在400～600转/分下匀胶4～8秒，再在3000～6000转/分下匀胶15～30秒，旋涂次数为1～3次，每次旋涂厚度5～10nm；将旋涂后的薄膜放到烤胶台上在100～200℃条件下进行低温烘焙；UV光处理40～60分钟后，再将其放在200～600℃温度下退火1～3小时，实现脱羟基作用及金属氧化物致密化的过程，得到ZrOx薄膜。
具体的，步骤S31在所述介电层上制备SnO2薄膜具体包括：
SnO2前驱体溶液的制备：先将SnCl2溶于溶剂中，获得金属盐溶液，其中，溶剂可为N，N二甲基甲酰胺、乙二醇甲醚、二甲苯中的一种；再将HClO4按照反应式：7Cl-+HClO4+7H+→4Cl2↑+4H2O↑，将HClO4与所述金属盐溶液中的Cl-按照：Cl-：HClO4＝7：1的比例加入所述金属盐溶液中，并进一步在室温下磁力搅拌1～24小时形成澄清透明的浓度为0.01～0.15mol/L的SnO2前驱体溶液。
SnO2薄膜的制备：采用溶胶凝胶技术将所述SnO2前驱体溶液旋涂至所述介电层上，形成所述SnO2薄膜。
其中，在SnO2薄膜的制备过程中，采用溶胶凝胶技术将所述SnO2前驱体溶液旋涂至所述介电层上具体包括：
先在400～600转/分下匀胶4～8秒，再在5000～9000转/分下匀胶15～30秒，旋涂1～3次，每次旋涂厚度为5～10nm；将旋涂后的薄膜放到烤胶台上在100～200℃条件下进行低温烘焙；UV光处理20～60分钟，再将其放在200～600℃温度下退火0～3小时，使薄膜得到初步分解，形成所述SnO2薄膜。
具体的，步骤S32在所述SnO2薄膜上制备ZTO薄膜具体包括：
ZTO前驱体溶液的制备：将SnCl2和ZnCl2按不同的摩尔比混合并溶于溶剂中，获得金属盐溶液，其中，Zn/(Zn+Sn)＝X/(X+Y)，X+Y＝1，Y≠1，溶剂可为N，N二甲基甲酰胺、乙二醇甲醚、二甲苯中的一种；再将HClO4按照反应式：7Cl-+HClO4+7H+→4Cl2↑+4H2O↑，将HClO4与所述金属盐溶液中的Cl-按照：Cl-：HClO4＝7：1的比例加入所述金属盐溶液中，并进一步在常温下磁力搅拌1～24小时形成澄清透明的0.15～0.5mol/L ZTO前驱体溶液。
ZTO薄膜的制备：采用溶胶凝胶技术将所述ZTO前驱体溶液旋涂至所述SnO2薄膜上，形成所述ZTO薄膜。
其中，在ZTO薄膜的制备过程中，采用溶胶凝胶技术将所述ZTO前驱体溶液旋涂至所述SnO2薄膜上具体包括：
先在400～600转/分下匀胶4～8秒，再在2000～6000转/分下匀胶15～30秒，旋涂1～3次，每次旋涂厚度为10～15nm；将旋涂后的薄膜放到烤胶台上在100～200℃条件下进行低温烘焙；UV光处理20～60分钟后，再将其放在200～600℃温度下退火1～3小时，形成所述ZTO薄膜。
具体的，步骤S4在所述ZTO/SnO2双沟道层上制备源电极和漏电极具体包括：利用真空热蒸发法利用不锈钢掩膜版在ZTO/SnO2薄膜沟道层上面制备金属源、漏电极。
其中，应当说明的是，本发明的流程过程中，除了必须在前一层层结构上制备的步骤涉及严格的先后顺序，对于其他流程的制备过程的先后顺序并不做限定。例如可先制备各前驱体溶液，各前驱体溶液的制备顺序也并不限定，再提供衬底，清洗衬底，并在衬底上依次成膜。或者先提供衬底，清洗衬底，再制备各前驱体溶液，并在衬底上依次成膜。也可以是先提供衬底，清洗衬底，并依次制备前驱体溶液，依次成膜。
本发明还示例性的提供一种阵列基板，所述阵列基板包括上述所述的薄膜晶体管。
另外，本发明还示例性的提供一种显示面板，所述显示面板包括上述所述的阵列基板。
实施例1
本实施例中的SnCl2和ZnCl2粉末均购于Aldrich公司，纯度大于98％；其底栅结构以ZrOx为代表的介电层(这里也可以使用其他高k(介电常数)材料，如：Al2O3、HfO2、Sc2O3、Yb2O3、TiO2、MgO、SrO、Y2O3等，前驱体材料的选择无特别限制，配置方法与下面ZrOx一致)和以ZTO/SnO2为双沟道层的薄膜晶体管的制备过程为：
(1)ZrOx前驱体溶液的制备：将Zr(NO3)4·5H2O(或其他锆盐，如Zr(CH3COO)4、ZrCl2·8H2O、ZrO(OH)2·nH2O)溶于乙二醇甲醚(或其他溶剂，如N，N二甲基甲酰胺，二甲苯，水等)中，在室温下磁力搅拌1～24小时形成澄清透明的浓度为0.01～0.5mol/L的ZrOx前驱体溶液。
(2)清洗衬底：然后选用市售的单面抛光P型低阻硅作为衬底和栅电极，其中，低阻硅衬底的电阻率为0.0015Ω·cm，依次用丙酮和无水乙醇超声波清洗低阻硅衬底各10分钟后，用去离子水冲洗3～5次，再用纯度为99.99％的氮气吹干。
(3)ZrOx薄膜的制备：采用等离子体清洗方法清洗低阻硅衬底表面，在清洗后的两块低阻硅衬底上采用常规的旋涂技术分别旋涂步骤(1)配制的ZrOx前驱体溶液，先在400～600转/分下匀胶4～8秒，再在3000～6000转/分下匀胶15～30秒，旋涂次数为1～3次，每次旋涂厚度5～10nm；将旋涂后的薄膜放到烤胶台上在100～200℃条件下进行低温烘焙；UV光处理40～60分钟后，再将其放在200～600℃温度下退火1～3小时，实现脱羟基作用及金属氧化物致密化的过程，得到ZrOx薄膜。
(4)SnO2前驱体溶液的制备：先将SnCl2溶于N，N二甲基甲酰胺(或其他溶剂，如乙二醇甲醚，二甲苯等)中，再将HClO4按照反应式:7Cl-+HClO4+7H+→4Cl2↑+4H2O↑与金属盐中Cl-的比例也加入其中，即Cl-：HClO4，＝7：1，在室温下磁力搅拌1～24小时形成澄清透明的浓度为0.01～0.15mol/L的SnO2前驱体溶液。
(5)ZTO前驱体溶液的制备：将SnCl2和ZnCl2(注：对于锌元素的前驱体种类的选择没有任何限制，除ZnCl2，还可以是Zn(CH3COO)2等)按不同的摩尔比混合，即Zn/(Zn+Sn)＝X/(X+Y)，其中，X+Y＝1，Y≠1；并溶于N，N二甲基甲酰胺(或其他溶剂，如乙二醇甲醚，二甲苯等)中，再将HClO4按照反应式:7Cl-+HClO4+7H+→4Cl2↑+4H2O↑与金属盐中Cl-的比例也加入其中，在常温下磁力搅拌1～24小时形成澄清透明的0.15～0.5mol/L ZTO前驱体溶液。
(6)SnO2薄膜的制备：采用等离子体清洗方法清洗带有ZrOx的低阻硅衬底表面，在其表面采用溶胶凝胶技术旋涂步骤(1)配制的SnO2前驱体溶液，先在400～600转/分下匀胶4～8秒，再在5000～9000转/分下匀胶15～30秒，旋涂次数为1～3次，每次旋涂厚度5～10nm；将旋涂后的薄膜放到烤胶台上在100～200℃条件下进行低温烘焙；UV光处理20～60分钟，再将其放入马弗炉中在200～600℃温度下退火0～3小时，使薄膜得到初步分解，初步得到SnO2薄膜。
(7)ZTO薄膜的制备：将UV处理后的SnO2/ZrOx/Si硅片采用溶胶凝胶技术在其上方继续旋涂步骤(2)制得的ZTO前驱体溶液，先在400～600转/分下匀胶4～8秒，再在2000～6000转/分下匀胶15～30秒，旋涂次数为1～3次，每次旋涂厚度10～15nm；将旋涂后的薄膜放到烤胶台上在100～200℃条件下进行低温烘焙；UV光处理20～60分钟后，再将其放在200～600℃温度下退火1～3小时，实现脱羟基作用及金属氧化物致密化的过程，最终得到ZTO/SnO2薄膜；
(8)源、漏电极的制备：利用常规的真空热蒸发法利用不锈钢掩膜版在ZTO/SnO2薄膜沟道层上面制备金属源、漏电极，即得到基于ZrOx介电层的双沟道层(ZTO/SnO2)薄膜晶体管。
本发明步骤(8)制备的n型ZTO/SnO2薄膜晶体管的电极沟道长宽比为1:4～20，热蒸发电流为30～50A；制得的源、漏电极为金属Al，Ti或Ni电极，电极厚度为50～200nm。
实施例2
本实施例中的SnCl2和ZnCl2粉末均购于Aldrich公司，纯度大于98％；其底栅结构以SiO2为介电层和以ZTO/SnO2为双沟道层的薄膜晶体管的制备过程为：
(1)配制ZTO/SnO2前驱体溶液、采用溶胶凝胶技术制备其沟道层：
步骤1：先将SnCl2溶于N，N二甲基甲酰胺中，再将HClO4按照反应式:7Cl-+HClO4+7H+→4Cl2↑+4H2O↑与金属盐中Cl-的比例也加入其中，在室温下磁力搅拌6小时形成澄清透明的浓度为0.1mol/L的SnO2前驱体溶液；
步骤2：再将SnCl2和ZnCl2按不同的摩尔比混合，即Zn/(Zn+Sn)＝0.5，溶于N，N二甲基甲酰胺中，再将HClO4按照反应式:7Cl-+HClO4+7H+→4Cl2↑+4H2O↑与金属盐中Cl-的比例也加入其中，在常温下磁力搅拌6小时形成澄清透明的0.2mol/L ZTO前驱体溶液；
步骤3：选用市售的单面抛光P型低阻硅作为衬底和栅电极，其中低阻硅衬底的电阻率为0.0015Ω·cm，依次用丙酮和无水乙醇超声波清洗低阻硅衬底各10分钟后，用去离子水冲洗2次，再用纯度为99.99％的氮气吹干。然后将其放入管式炉中在氧气氛围下退火，温度在1000℃退火2小时，使其P型硅表面热生长出一层SiO2作为绝缘层；
步骤4：将洁净的生长出一层SiO2的低阻硅衬底放入等离子体清洗腔内，待腔室抽取至0.5Pa后通入高纯(99.99％)氧气，控制其功率为30Watt，清洗时间为120s，工作时氧气的通入量为30SCCM；在其表面采用溶胶凝胶技术旋涂步骤1配制的SnO2前驱体溶液，先在500转/分下匀胶5秒，再在7000转/分下匀胶20秒，旋涂次数为1次，将旋涂后的薄膜放到烤胶台上在150℃条件下进行低温烘焙；然后放置在高压汞灯下，汞灯波长范围为100～400纳米，功率为1千瓦，距离汞灯为15厘米，紫外光处理时间为40分钟，使薄膜得到初步分解，初步得到SnO2薄膜；
步骤5：将UV处理后的SnO2/SiO2/Si硅片采用溶胶凝胶技术在其上方继续旋涂步骤(2)制得的ZTO前驱体溶液，先在500转/分下匀胶5秒，再在5000转/分下匀胶20秒，旋涂次数为1次，将旋涂后的薄膜放到烤胶台上在150℃条件下进行低温烘焙；然后放置在高压汞灯下，汞灯波长范围为100～400纳米，功率为1千瓦，距离汞灯为15厘米，紫外光处理时间为40分钟，再将其放在马弗炉中温度300℃，处理2小时，实现脱羟基作用及金属氧化物致密化的过程，最终得到ZTO/SnO2薄膜。
(2)采用真空热蒸发法制备源、漏金属电极：
通过热蒸发的方式，在ZTO/SnO2沟道层上用宽长比为1000/250μm的不锈钢掩膜版制备100nm厚的金属Al作为源、漏电极，热蒸发电流为40A，制备得到Al/ZTO/SnO2/SiO2/Si结构的薄膜晶体管；
(3)对制成的Al/ZTO/SnO2/SiO2/Si结构的场效应晶体管进行测试；制备的Al/ZTO/SnO2/SiO2/Si结构薄膜晶体管对应的转移特性曲线如图3所示；其中图3曲线由吉时利2634B半导体源表测试得到。
对比图3～图5，其中，图3为本发明制备的基于SiO2为介电层、沟道层前驱体都加入HClO4获得的ZTO/SnO2/SiO2/Si薄膜晶体管转移特性曲线，图4为本发明制备的基于SiO2介电层、沟道层前驱体都未加入HClO4获得的ZTO/SnO2/SiO2/Si薄膜晶体管转移特性曲线。图5为本发明制备的基于ZrOx介电层、SnO2前沟道层前驱体加入HClO4，ZTO后沟道层前驱体未加入HClO4获得的ZTO/SnO2/ZrOx/Si薄膜晶体管转移特性曲线。图3和图4的制备过程中的其他条件一样，图5和图3及图4中仅介电层材料及是否加入HClO4不同，其他制备过程均相同。通过对比可知，使用高氯酸还原的ZTO/SnO2薄膜可在300℃退火条件下形成更多的金属氧键，相较未使用高氯酸还原的ZTO/SnO2薄膜，其开态电流被明显提高。
其中，图6为本发明制备的基于ZrOx介电层、SnO2前沟道层前驱体与ZTO后沟道层前驱体均未加入HClO4的SnO2/ZrOx/Si、ZTO/SnO2/ZrOx/Si及ZTO/ZrOx/Si薄膜晶体管转移特性曲线。图6的ZrOx为介电层的双层ZTO/SnO2及其各自单层不加高氯酸器件开关态电流的结果显示，用溶胶凝胶技术制备的双层ZTO/SnO2半导体是一种新型沟道层结构，相对于单一的单元或多元合金氧化物更有利于提高TFT的开态电流和降低其的关态电流。
本发明的一种薄膜晶体管及其制备方法、阵列基板及显示面板：
(1)用溶胶凝胶技术制备的双层ZTO/SnO2半导体是一种新型沟道层结构，相对于单一的单元或多元合金氧化物更有利于提高TFT的开态电流和降低其关态电流；且溶胶凝胶技术较为廉价；其制备过程不需要高真空环境，在空气中即可进行，降低了成本。
(2)使用高氯酸还原的ZTO/SnO2薄膜可在300℃退火条件下形成更多的金属氧键，相较未使用高氯酸还原的ZTO/SnO2薄膜，其开态电流被明显提高。
(3)薄膜晶体管采用SiO2作为栅介电层，并采用热氧氧化方法生长。该方法具有工艺简单、操作方便、氧化膜质量佳、薄膜稳定性和可靠性好，可以有效的降低表面悬挂键，从而使表面态势密度减小，以便很好的控制界面陷阱等优点，且SiO2介电层是目前薄膜品体管所采用的介电层中漏电流最小。
(4)采用等离子体清洗衬底表面，增加了旋涂时先驱体溶液同衬底的附着力，使得旋涂后的薄膜样品表面更加均一和平整。
(5)在沟道层第一层SnO2薄膜制备结束后采用UV光照射，一方面可以使其薄膜得到初步的分解，致密化，另一方面由于UV光也可以起到等离子体的作用，增加了旋涂时先驱体溶液同衬底的附着力，这样可以避免再次使用等离子体从而损坏SnO2薄膜的平整性。
(6)采用一步热退火的方法，降低了实验的复杂性及其工艺损耗，有利于大规模生产。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解，在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (8)

1.一种薄膜晶体管的制备方法，其特征在于，包括步骤：
提供一衬底；
在所述衬底上制备介电层；
在所述介电层上制备ZTO/SnO2双沟道层，其中，制备所述ZTO/SnO2双沟道层具体包括：
在所述介电层上制备SnO2薄膜；
在所述SnO2薄膜上制备ZTO薄膜；
在所述ZTO/SnO2双沟道层上制备源电极和漏电极；
其中，在所述介电层上制备SnO2薄膜具体包括：
SnO2前驱体溶液的制备：先将SnCl2溶于溶剂中，获得金属盐溶液，再将HClO4与所述金属盐溶液中的Cl-按照：Cl-：HClO4=7：1的比例加入所述金属盐溶液中，并进一步在室温下磁力搅拌1~24小时形成澄清透明的浓度为0.01~0.15 mol/L的SnO2前驱体溶液；
SnO2薄膜的制备：采用溶胶凝胶技术将所述SnO2前驱体溶液旋涂至所述介电层上，形成所述SnO2薄膜；
其中，在所述SnO2薄膜上制备ZTO薄膜具体包括：
ZTO前驱体溶液的制备：将SnCl2和ZnCl2按不同的摩尔比混合并溶于溶剂中，获得金属盐溶液，其中，Zn/(Zn+Sn)=X/(X+Y) ，X+Y=1，Y≠1；再将HClO4与所述金属盐溶液中的Cl-按照：Cl-：HClO4=7：1的比例加入所述金属盐溶液中，并进一步在常温下磁力搅拌1~24小时形成澄清透明的0.15~0.5mol/L ZTO前驱体溶液；
ZTO薄膜的制备：采用溶胶凝胶技术将所述ZTO前驱体溶液旋涂至所述SnO2薄膜上，形成所述ZTO薄膜。
2.根据权利要求1所述的制备方法，其特征在于，采用溶胶凝胶技术将所述SnO2前驱体溶液旋涂至所述介电层上具体包括：
先在400~600转/分下匀胶4~8秒，再在5000~9000转/分下匀胶15~30秒，旋涂1~3次，每次旋涂厚度为5~10 nm；将旋涂后的薄膜放到烤胶台上在100~200℃条件下进行低温烘焙；UV光处理20~60分钟，再将其放在200~600℃温度下退火0~3小时，使薄膜得到初步分解，形成所述SnO2薄膜。
3.根据权利要求1所述的制备方法，其特征在于，采用溶胶凝胶技术将所述ZTO前驱体溶液旋涂至所述SnO2薄膜上具体包括：
先在400~600转/分下匀胶4~8秒，再在2000~6000转/分下匀胶15~30秒，旋涂1~3次，每次旋涂厚度为10~15 nm；将旋涂后的薄膜放到烤胶台上在100~200℃条件下进行低温烘焙；UV光处理20~60分钟后，再将其放在200~600℃温度下退火1~3小时，形成所述ZTO薄膜。
4.根据权利要求1~3任一项所述的制备方法，其特征在于，在所述衬底上制备介电层具体包括：
ZrOx前驱体溶液的制备：将锆盐溶于溶剂中，在室温下磁力搅拌1~24小时形成澄清透明的浓度为0.01~0.5 mol/L的ZrOx前驱体溶液；
ZrOx薄膜的制备：采用等离子体清洗方法清洗衬底表面，在清洗后的所述衬底上采用旋涂技术分别旋涂制备的ZrOx前驱体溶液，先在400~600转/分下匀胶4~8秒，再在3000~6000转/分下匀胶15~30秒，旋涂次数为1~3次，每次旋涂厚度5~10 nm；将旋涂后的薄膜放到烤胶台上在100~200℃条件下进行低温烘焙；UV光处理40~60分钟后，再将其放在200~600℃温度下退火1~3小时，实现脱羟基作用及金属氧化物致密化的过程，得到ZrOx薄膜。
5.根据权利要求1~3任一项所述的制备方法，其特征在于，在所述ZTO/SnO2双沟道层上制备源电极和漏电极具体包括：通过真空热蒸发法利用不锈钢掩膜版在ZTO/SnO2薄膜沟道层上面制备金属源、漏电极。
6.一种薄膜晶体管，其特征在于，所述薄膜晶体管通过所述权利要求1~5任一项所述的薄膜晶体管的制备方法制得。
7.一种阵列基板，其特征在于，包括如权利要求6所述的薄膜晶体管。
8.一种显示面板，其特征在于，包括如权利要求7所述的阵列基板。
CN201910755659.0A 2019-08-15 2019-08-15 一种薄膜晶体管及其制备方法、阵列基板及显示面板 Active CN110534578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910755659.0A CN110534578B (zh) 2019-08-15 2019-08-15 一种薄膜晶体管及其制备方法、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910755659.0A CN110534578B (zh) 2019-08-15 2019-08-15 一种薄膜晶体管及其制备方法、阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN110534578A CN110534578A (zh) 2019-12-03
CN110534578B true CN110534578B (zh) 2023-06-30

Family

ID=68663266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910755659.0A Active CN110534578B (zh) 2019-08-15 2019-08-15 一种薄膜晶体管及其制备方法、阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN110534578B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768945A (zh) * 2012-07-12 2012-11-07 复旦大学 一种溶胶凝胶法制氧化铟镓锌半导体薄膜的方法
CN105428247A (zh) * 2016-01-18 2016-03-23 青岛大学 一种基于水性超薄ZrO2高k介电层的薄膜晶体管制备方法
CN109935637A (zh) * 2019-03-19 2019-06-25 中国科学院物理研究所 一种高压薄膜晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768945A (zh) * 2012-07-12 2012-11-07 复旦大学 一种溶胶凝胶法制氧化铟镓锌半导体薄膜的方法
CN105428247A (zh) * 2016-01-18 2016-03-23 青岛大学 一种基于水性超薄ZrO2高k介电层的薄膜晶体管制备方法
CN109935637A (zh) * 2019-03-19 2019-06-25 中国科学院物理研究所 一种高压薄膜晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Redox Chloride Elimination Reaction: Facile Solution Route for Indium-Free, Low-Voltage, and High-Performance Transistors;Ao Liu等;《Advanced Science News》;20170121;第3卷;第7743-7746页 *

Also Published As

Publication number Publication date
CN110534578A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
US10032923B2 (en) Metal oxide thin film, method for manufacturing the same, and solution for metal oxide thin film
CN105489486B (zh) 一种基于超薄氧化镁高k介电层薄膜晶体管的制备方法
WO2011143887A1 (zh) 金属氧化物薄膜晶体管及其制备方法
KR101460489B1 (ko) 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층
KR20190085127A (ko) 산화물 또는 산질화물 절연체 막 형성용 도포액, 산화물 또는 산질화물 절연체 막, 전계 효과형 트랜지스터 및 이들의 제조 방법
JP2010222214A (ja) 金属酸化物薄膜及びその製造方法
CN104318983A (zh) 一种ito薄膜的制备方法
CN103928350A (zh) 一种双沟道层薄膜晶体管的制备方法
JP7305933B2 (ja) 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN103022077A (zh) 一种含氧化物薄膜晶体管的oled装置
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
CN110534578B (zh) 一种薄膜晶体管及其制备方法、阵列基板及显示面板
CN111129160B (zh) 基于氧化锆和氧化镧的透明薄膜晶体管器件及其制备方法
CN112908852A (zh) 一种铪掺杂氧化铟薄膜晶体管及其制备方法
JP2018157210A (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN101692484B (zh) 一种倒置结构有机发光装置及其制作方法
WO2020108140A1 (zh) 一种溶液法制备锆铝氧化物绝缘层薄膜及叠层结构的方法
CN109950322B (zh) 一种顶栅型薄膜晶体管及其制作方法
CN109638070A (zh) 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
CN102201551B (zh) 一种倒置结构有机发光装置的制作方法
CN109888023B (zh) 一种顶栅型薄膜晶体管及其制作方法
CN105742188B (zh) 一种多元醇还原技术制备p型氧化物薄膜材料的方法
CN108766890B (zh) 一种低温制备金属氧化物薄膜晶体管的方法
CN101488455A (zh) 用于平板显示器件的氧化锌透明电极的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant