CN109935637A - 一种高压薄膜晶体管 - Google Patents

一种高压薄膜晶体管 Download PDF

Info

Publication number
CN109935637A
CN109935637A CN201910208980.7A CN201910208980A CN109935637A CN 109935637 A CN109935637 A CN 109935637A CN 201910208980 A CN201910208980 A CN 201910208980A CN 109935637 A CN109935637 A CN 109935637A
Authority
CN
China
Prior art keywords
thin film
film transistor
channel layer
resistivity
voltage thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910208980.7A
Other languages
English (en)
Inventor
霍文星
梅增霞
梁会力
杜小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201910208980.7A priority Critical patent/CN109935637A/zh
Publication of CN109935637A publication Critical patent/CN109935637A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种高压薄膜晶体管，所述高压薄膜晶体管包括：衬底、源电极、漏电极、高电阻率沟道层、低电阻率沟道层、栅绝缘层和栅电极；在所述高压薄膜晶体管的纵向结构上，所述低电阻率沟道层位于高电阻率沟道层与栅绝缘层之间；所述高电阻率沟道层位于低电阻率沟道层与源电极、漏电极所在平面之间；在所述高压薄膜晶体管的横向结构上，所述栅电极与所述漏电极之间具有横向偏置，或者所述栅电极与所述漏电极和所述源电极之间均具有横向偏置；所述低电阻率沟道层的载流子浓度为1×1018cm‑3至1×1020cm‑3，载流子迁移率为1cm2/V·s至100cm2/V·s，电阻率为1×10‑4Ω·cm至10Ω·cm；所述高电阻率沟道层的载流子浓度为1×1012cm‑3至1×1017cm‑3，载流子迁移率为1cm2/V·s至100cm2/V·s，电阻率为100Ω·cm至105Ω·cm。

Description

一种高压薄膜晶体管
技术领域
本发明涉及高压电子器件技术领域，尤其涉及一种高压薄膜晶体管。
背景技术
高压电子器件在微机电系统(MEMS)、压电致动器、X射线成像、太阳能电池等领域拥有无可替代的应用价值和地位。在这些领域中存在一些应用场景需要高驱动电压，特别是需要能够承受并开关高压的薄膜晶体管(HV-TFT)单元器件。简单地增加栅绝缘层的厚度可以提高HV-TFT的击穿电压，但是会减弱栅极的调控能力，需要很大的栅压才能开关沟道；另外，厚栅绝缘层也不适用于那些柔性电子器件的需求场合。
另一种实现HV-TFT的方法是在栅极和漏极之间引入偏置(offset)区域，一般称为偏置栅极(offset-gate)或者偏置漏极(offset-drain)。偏置结构的HV-TFT可以在低栅压下工作，其耐压性能也可以通过offset区域长度来调节。更为重要的是，它可以制备在柔性衬底之上(Y.Zhang et al.,Self-aligned photolithography for the fabrication offlexible transparent high-voltage thin film transistors,diodes and inverters,Microelectronic Engineering.199(2018)92–95)。
然而HV-TFT的开关比随着offset长度的增加而明显降低，往往会下降几个数量级。引入offset区域可以视为给TFT的沟道串联了一个较大的电阻，会导致开态电流降低，关态电流增加。开态电流降低的另一个主要原因是由于沟道、栅绝缘层以及两者界面处的缺陷态对载流子的束缚作用。有文章报道，通过钇掺杂降低了ZnSnO沟道中的缺陷浓度，提高了HV-TFT的开关比和输出特性(A.Marette et al.,Yttrium zinc tin oxide highvoltage thin film transistors,Appl.Phys.Lett.113(2018)132101)，但是这种方法并不能减少界面缺陷态。另一篇文章通过δ-掺杂抑制了由沟道层与栅绝缘层之间互扩散导致的界面缺陷态的产生，提高了HV-TFT的开关比和击穿电压(W.Hong et al.,MgZnO HighVoltage Thin Film Transistors on Glass for Inverters in Building IntegratedPhotovoltaics,Scientific Reports.6(2016)34169)，但是这种方法只能针对一些特定的材料，不具有普适性。另外，这些降低缺陷浓度的方法往往还需要高温生长或退火，不利于柔性器件的制备。
发明内容
本发明的目的是针对现有技术的缺陷，提供一种高压薄膜晶体管。通过双层沟道结构来降低沟道层与栅绝缘层之间的缺陷浓度，有效地提高了高压薄膜晶体管的击穿电压和开关比。
有鉴于此，本发明实施例提供了一种高压薄膜晶体管，包括：
所述高压薄膜晶体管包括：衬底、源电极、漏电极、高电阻率沟道层、低电阻率沟道层、栅绝缘层和栅电极；
在所述高压薄膜晶体管的纵向结构上，所述低电阻率沟道层位于高电阻率沟道层与栅绝缘层之间；所述高电阻率沟道层位于低电阻率沟道层与源电极、漏电极所在平面之间；
在所述高压薄膜晶体管的横向结构上，所述栅电极与所述漏电极之间具有横向偏置，或者所述栅电极与所述漏电极和所述源电极之间均具有横向偏置offset；
所述低电阻率沟道层的载流子浓度为1×1018cm-3至1×1020cm-3，载流子迁移率为1cm2/V·s至100cm2/V·s，电阻率为1×10-4Ω·cm至10Ω·cm；
所述高电阻率沟道层的载流子浓度为1×1012cm-3至1×1017cm-3，载流子迁移率为1cm2/V·s至100cm2/V·s，电阻率为100Ω·cm至105Ω·cm。
优选的，所述高压薄膜晶体管为底栅结构的双层沟道高压薄膜晶体管；
所述底栅结构的双层沟道高压薄膜晶体管的剖面结构自下而上依次包括：衬底、栅电极、栅绝缘层、低电阻率沟道层、高电阻率沟道层、源电极和漏电极、钝化层。
优选的，所述高压薄膜晶体管为顶栅结构的双层沟道高压薄膜晶体管；
所述顶栅结构的双层沟道高压薄膜晶体管的剖面结构自下而上依次包括：衬底、源电极和漏电极、高电阻率沟道层、低电阻率沟道层、栅绝缘层、栅电极。
优选的，所述低电阻率沟道层的厚度为3nm至20nm；所述高电阻率沟道层的厚度为20nm至100nm。
优选的，所述横向偏置offset的偏移量为2μm至100μm。
优选的，所述衬底的材料包括：
聚萘二甲酸乙二醇酯PEN、聚对苯二甲酸乙二酯PET、聚酰亚胺PI、石英、金属、蓝宝石、砷化镓GaAs、聚甲基丙烯酸甲酯PMMA、聚二甲基硅氧烷PDMS、聚氯乙烯PVC、聚苯乙烯PS或聚碳酸酯PC中的任一种。
优选的，所述源电极、漏电极和栅电极的电极材料包括：
铟锡氧ITO、Cr、Au、Al、Mo、Ni、Ti、Ag、Cu、碳纳米管CNT、石墨烯中的任一种或几种。
优选的，所述栅绝缘层的材料包括氧化铝Al2O3、氧化硅SiO2、氧化钇Y2O3、氧化铪HfO2、氧化锆ZrO2、氧化钽Ta2O5、氮化硅Si3N4、氮化铝AlN或聚乙烯吡咯烷酮中的任一种。
优选的，所述低电阻率沟道层的材料包括：掺铝氧化锌AZO、铟镓锌氧IGZO、掺镓氧化锌GZO、ITO、并五苯、氢化非晶硅a-Si:H、氮化镓GaN、砷化镓GaAs、CNT、二硫化钼MoS2、铟锌氧IZO、锌锡氧ZTO、氧化亚铜Cu2O、氧化锡SnO2、3-己基噻吩P3HT中的一种或多种。
优选的，所述高电阻率沟道层的材料包括：ZnO、IGZO、IZO、镁锌氧MgZnO、并五苯、a-Si:H、GaN、GaAs、CNT、MoS2、ZTO、Cu2O、SnO2、P3HT中的一种或多种。
本发明提供的高压薄膜晶体管，通过低电阻率沟道层具有的高载流子浓度，最大化电荷积累，提高迁移率，钝化界面束缚缺陷；通过高电阻率沟道层控制沟道电导率以获得合适的阈值电压。由此实现了通过双层沟道结构来降低沟道层与栅绝缘层之间的缺陷浓度，有效地提高了高压薄膜晶体管的击穿电压和开关比。
附图说明
下面通过附图和实施例，对本发明实施例的技术方案做进一步详细描述。
图1为本发明实施例1提供的双层沟道结构的高压薄膜晶体管的结构示意图；
图2为本发明实施例1提供的双层沟道结构的高压薄膜晶体管的转移特性曲线图；
图3为本发明实施例1提供的用于对比的单层沟道结构的高压薄膜晶体管的转移特性曲线图；
图4为本发明实施例1提供的双层沟道结构的高压薄膜晶体管的输出特性曲线图；
图5为本发明实施例1提供的用于对比的单层沟道结构的高压薄膜晶体管的输出特性曲线图；
图6为本发明的实施例2提供的双层沟道结构的高压薄膜晶体管的结构示意图；
图7为本发明的实施例3提供的双层沟道结构的高压薄膜晶体管的结构示意图；
图8为本发明的实施例4提供的双层沟道结构的高压薄膜晶体管的结构示意图；
图9为本发明的实施例5提供的双层沟道结构的高压薄膜晶体管的结构示意图；
图10为本发明的实施例6提供的双层沟道结构的高压薄膜晶体管的结构示意图。
具体实施方式
本发明实施例提供了一种高压薄膜晶体管，其主要结构组成包括：衬底、源电极、漏电极、高电阻率沟道层、低电阻率沟道层、栅绝缘层和栅电极；
在高压薄膜晶体管的纵向结构上，低电阻率沟道层位于高电阻率沟道层与栅绝缘层之间；高电阻率沟道层位于低电阻率沟道层与源电极、漏电极所在平面之间；
在高压薄膜晶体管的横向结构上，栅电极与所述漏电极之间具有横向偏置，或者栅电极与漏电极和源电极之间均具有横向偏置(offset)；offset的偏移量为2μm至100μm，或具体数值与具体的工艺线宽尺寸要求相关。
其中，低电阻率沟道层的载流子浓度为1×1018cm-3至1×1020cm-3，载流子迁移率为1cm2/V·s至100cm2/V·s，电阻率为1×10-4Ω·cm至10Ω·cm；低电阻率沟道层的厚度优选为3nm至20nm；
高电阻率沟道层的载流子浓度为1×1012cm-3至1×1017cm-3，载流子迁移率为1cm2/V·s至100cm2/V·s，电阻率为100Ω·cm至105Ω·cm；高电阻率沟道层的厚度优选为20nm至100nm。
具体的，衬底的材料可以包括但不限于：聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二酯(PET)、聚酰亚胺(PI)、石英、金属、蓝宝石、砷化镓(GaAs)、聚甲基丙烯酸甲酯(PMMA)、聚二甲基硅氧烷(PDMS)、聚氯乙烯(PVC)、聚苯乙烯(PS)或聚碳酸酯(PC)中的任一种。
源电极、漏电极和栅电极的电极材料可以包括但不限于：铟锡氧(ITO)、Cr、Au、Al、Mo、Ni、Ti、Ag、Cu、碳纳米管(CNT)、石墨烯中的任一种或几种。
栅绝缘层的材料可以包括但不限于：Al2O3、SiO2、Y2O3、HfO2、ZrO2、Ta2O5、Si3N4、AlN或聚乙烯吡咯烷酮中的任一种。
低电阻率沟道层的材料可以包括但不限于：掺铝氧化锌(AZO)、铟镓锌氧(IGZO)、掺镓氧化锌(GZO)、ITO、并五苯、氢化非晶硅(a-Si:H)、氮化镓(GaN)、砷化镓(GaAs)、碳纳米管(CNT)、二硫化钼(MoS2)、铟锌氧(IZO)、锌锡氧(ZTO)、氧化亚铜(Cu2O)、氧化锡(SnO2)、3-己基噻吩(P3HT)中的一种或多种。
高电阻率沟道层的材料可以包括但不限于：ZnO、IGZO、IZO、MgZnO、并五苯、a-Si:H、GaN、GaAs、CNT、MoS2、ZTO、Cu2O、SnO2、P3HT中的一种或多种。
高压薄膜晶体管的具体结构可以为底栅结构的双层沟道高压薄膜晶体管或顶栅结构的双层沟道高压薄膜晶体管。
底栅结构的双层沟道高压薄膜晶体管的剖面结构自下而上依次包括：衬底、栅电极、栅绝缘层、低电阻率沟道层、高电阻率沟道层、源电极和漏电极、钝化层。
顶栅结构的双层沟道高压薄膜晶体管的剖面结构自下而上依次包括：衬底、源电极和漏电极、高电阻率沟道层、低电阻率沟道层、栅绝缘层、栅电极。
下面通过一些具体的实例，对本发明提供的双层沟道的高压薄膜晶体管进行详细说明。
实施例1
本实施例提供了一种采用双层沟道结构的高压薄膜晶体管的器件结构，其结构是采用圆形电极的底栅交叠型。
图1是根据本发明实施例制备的采用双层沟道结构的高压薄膜晶体管的结构俯视示意和剖面示意图。如图1所示，薄膜晶体管的纵向结构自下到上依次包括：PEN衬底101、Cr栅电极102、Al2O3栅绝缘层103、低电阻率IGZO沟道层104、高电阻率IGZO沟道层105、ITO源电极106和漏电极107、SiO2钝化层108。
该薄膜晶体管的制备方法如下：在PEN衬底上采用磁控溅射技术制备30nm厚的Cr栅电极102；采用原子层沉积(ALD)制备100nm厚的Al2O3栅绝缘层103；采用磁控溅射技术连续制备10nm厚的低电阻率IGZO沟道层104，载流子浓度2×1019cm-3，载流子迁移率50cm2/V·s，电阻率6.25×10-3Ω·cm，20nm厚的高电阻率IGZO沟道层105，载流子浓度2×1015cm-3，载流子迁移率50cm2/V·s，电阻率62.5Ω·cm，然后经过光刻和盐酸刻蚀，对沟道层进行图形化处理；采用磁控溅射技术制备100nm厚的ITO源电极106和漏电极107，漏电极与栅电极之间offset为5μm；采用等离子体增强化学气相沉积(PECVD)制备100nm厚的SiO2钝化层108。
同时制备了单层沟道结构的高压薄膜晶体管用于对照，沟道厚度30nm，载流子浓度2×1015cm-3，载流子迁移率50cm2/V·s，电阻率62.5Ω·cm，其余条件与双层沟道结构的高压薄膜晶体管完全相同。
图2和图4分别是本实施例制备的双层沟道的高压薄膜晶体管的转移特性曲线和输出特性曲线。当漏极电压为10V时，开关比可达1010以上，栅极电压-2V时击穿电压可达200V以上。
图3和图5分别是本实施例制备的用于对照的单层沟道的高压薄膜晶体管的转移特性曲线和输出特性曲线。可以看出单层沟道的高压薄膜晶体管，当漏极电压为10V时，开关比只有104，栅极电压-10V时击穿电压只有140V左右。
由此可知，采用双层沟道结构的高压薄膜晶体管大大提高了开关比与击穿电压。
实施例2
本实施例提供了一种采用双层沟道结构的高压薄膜晶体管的器件结构，其结构是采用方形电极的底栅交叠型。
图6是根据本发明实施例制备的采用双层沟道结构的高压薄膜晶体管的结构俯视示意和剖面示意图。如图6所示，薄膜晶体管纵向结构自下到上依次包括：PET衬底201、Al栅电极202、Al2O3栅绝缘层203、低电阻率AZO沟道层204、高电阻率MgZnO沟道层205、Au源电极206和漏电极207、Si3N4钝化层208。
该薄膜晶体管的制备方法如下：在PET衬底上采用电子束蒸发沉积法制备35nm厚的Al栅电极202；采用ALD制备150nm厚的Al2O3栅绝缘层203；采用磁控溅射技术连续制备5nm厚的低电阻率AZO沟道层204，载流子浓度1×1018cm-3，载流子迁移率40cm2/V·s，电阻率1.56×10-1Ω·cm，25nm厚的高电阻率MgZnO沟道层205，载流子浓度5×1014cm-3，载流子迁移率30cm2/V·s，电阻率4.17×102Ω·cm，然后经过光刻和盐酸刻蚀，对沟道层进行图形化处理；采用热蒸发技术制备50nm厚的Au源电极206和漏电极207，漏电极与栅电极之间offset为2μm；采用PECVD制备80nm厚的Si3N4钝化层208。
采用与实施例1相同的方法对器件进行测试，得到结果类似。
实施例3
本实施例提供了一种采用双层沟道结构的高压薄膜晶体管的器件结构，其结构是采用方形电极的底栅交叠型，源电极和漏电极与栅电极都有offset。
图7是根据本发明实施例制备的采用双层沟道结构的高压薄膜晶体管的结构俯视示意和剖面示意图。如图7所示，薄膜晶体管的纵向结构自下到上依次包括PI衬底301、Mo栅电极302、ZrO2栅绝缘层303、低电阻率ITO沟道层304、高电阻率ZnO沟道层305、Al源电极306和漏电极307、Al2O3钝化层308。
该薄膜晶体管的制备方法如下：在PI衬底上采用磁控溅射技术制备40nm厚的Mo栅电极302；采用电子束蒸发法制备120nm厚的ZrO2栅绝缘层303；采用磁控溅射技术连续制备3nm厚的低电阻率ITO沟道层304，载流子浓度1×1020cm-3，载流子迁移率100cm2/V·s，电阻率6.25×10-4Ω·cm，和30nm厚的高电阻率ZnO沟道层305，载流子浓度1×1017cm-3，载流子迁移率2cm2/V·s，电阻率3.13×103Ω·cm，然后经过光刻和盐酸刻蚀，对沟道层进行图形化处理；采用磁控溅射技术制备60nm厚的Al源电极306和Al漏电极307，源电极与栅电极间offset长度为5μm，漏电极与栅电极间offset长度为5μm；采用ALD制备50nm厚的Al2O3钝化层308。
采用与实施例1相同的方法对器件进行测试，得到结果类似。
实施例4
本实施例提供了一种采用双层沟道结构的高压薄膜晶体管的器件结构，其结构是采用方形电极的顶栅交叠型。
图8是根据本发明实施例制备的采用双层沟道结构的高压薄膜晶体管的结构俯视示意和剖面示意图。如图8所示，薄膜晶体管的纵向结构自下到上依次包括石英衬底401、Ag源电极406和漏电极407、高电阻率ZnO沟道层405、低电阻率AZO沟道层404、Al2O3栅绝缘层403、Ni栅电极402。
该薄膜晶体管的制备方法如下：在石英衬底上采用磁控溅射技术制备70nm的Ag源电极406和漏电极407；采用ALD方法连续制备40nm厚的高电阻率ZnO沟道层405，载流子浓度1×1016cm-3，载流子迁移率5cm2/V·s，电阻率1.25×103Ω·cm，10nm厚的低电阻率AZO沟道层404载流子浓度1×1019cm-3，载流子迁移率40cm2/V·s，电阻率1.56×10-2Ω·cm，70nm厚的Al2O3栅绝缘层403；采用磁控溅射技术制备45nm厚的Ni栅电极402，栅电极与漏电极之间offset长度为10μm。
采用与实施例1相同的方法对器件进行测试，得到结果类似。
实施例5
本实施例提供了一种采用双层沟道结构的高压薄膜晶体管的器件结构，其结构是采用圆形电极的顶栅交叠型。
图9是根据本发明实施例制备的采用双层沟道结构的高压薄膜晶体管的结构俯视示意和剖面示意图。如图9所示，薄膜晶体管的纵向结构自下到上依次包括超薄衬底501、Cu源电极506和漏电极507、高电阻率InZnO沟道层505、低电阻率IGZO沟道层504、Y2O3栅绝缘层503、Ti栅电极502。
该薄膜晶体管的制备方法如下：在超薄玻璃衬底上采用磁控溅射技术制备40nm的Cu源电极506和漏电极507；采用磁控溅射方法连续制备20nm厚的高电阻率InZnO沟道层505，载流子浓度5×1013cm-3，载流子迁移率6cm2/V·s，电阻率2.08×104Ω·cm，7nm厚的低电阻率IGZO沟道层504，载流子浓度5×1019cm-3，载流子迁移率35cm2/V·s，电阻率3.57×10-3Ω·cm；采用脉冲激光沉积技术制备90nm厚的Y2O3栅绝缘层503；采用磁控溅射技术制备50nm厚的Ti栅电极502，栅电极与漏电极之间offset长度为100μm。
采用与实施例1相同的方法对器件进行测试，得到结果类似。
实施例6
本实施例提供了一种采用双层沟道结构的高压薄膜晶体管的器件结构，其结构是采用方形电极的顶栅交叠型，源电极和漏电极与栅电极都有offset。
图10是根据本发明实施例制备的采用双层沟道结构的高压薄膜晶体管的结构俯视示意和剖面示意图。如图10所示，薄膜晶体管的纵向结构自下到上依次包括表面覆盖绝缘层的超薄Cu衬底601、Mo源电极606和漏电极607、高电阻率ZnO沟道层605、低电阻率GZO沟道层604、HfO2栅绝缘层603、Ag栅电极602。
该薄膜晶体管的制备方法如下：在表面覆盖绝缘层的超薄Cu衬底上采用磁控溅射技术制备50nm的Mo源电极606和漏电极607；采用磁控溅射技术连续制备30nm厚的高电阻率ZnO沟道层605，载流子浓度6×1015cm-3，载流子迁移率16cm2/V·s，电阻率6.51×101Ω·cm，10nm厚的低电阻率GZO沟道层604，载流子浓度4×1019cm-3，载流子迁移率80cm2/V·s，电阻率1.95×10-3Ω·cm；采用ALD技术制备80nm厚的HfO2栅绝缘层603；采用磁控溅射技术制备40nm厚的Ni栅电极602，栅电极与漏电极之间offset长度为50μm，栅电极与源电极之间offset长度为50μm。
采用与实施例1相同的方法对器件进行测试，得到结果类似。
本发明提供的高压薄膜晶体管，通过低电阻率沟道层具有的高载流子浓度，最大化电荷积累，提高迁移率，钝化界面束缚缺陷；通过高电阻率沟道层控制沟道电导率以获得合适的阈值电压。本发明提供的高压薄膜晶体管由此实现了通过双层沟道结构来降低沟道层与栅绝缘层之间的缺陷浓度，有效地提高了高压薄膜晶体管的击穿电压和开关比。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高压薄膜晶体管，其特征在于，所述高压薄膜晶体管包括：衬底、源电极、漏电极、高电阻率沟道层、低电阻率沟道层、栅绝缘层和栅电极；
在所述高压薄膜晶体管的纵向结构上，所述低电阻率沟道层位于高电阻率沟道层与栅绝缘层之间；所述高电阻率沟道层位于低电阻率沟道层与源电极、漏电极所在平面之间；
在所述高压薄膜晶体管的横向结构上，所述栅电极与所述漏电极之间具有横向偏置，或者所述栅电极与所述漏电极和所述源电极之间均具有横向偏置offset；
所述低电阻率沟道层的载流子浓度为1×1018cm-3至1×1020cm-3，载流子迁移率为1cm2/V·s至100cm2/V·s，电阻率为1×10-4Ω·cm至10Ω·cm；
所述高电阻率沟道层的载流子浓度为1×1012cm-3至1×1017cm-3，载流子迁移率为1cm2/V·s至100cm2/V·s，电阻率为100Ω·cm至105Ω·cm。
2.根据权利要求1所述的高压薄膜晶体管，其特征在于，所述高压薄膜晶体管为底栅结构的双层沟道高压薄膜晶体管；
所述底栅结构的双层沟道高压薄膜晶体管的剖面结构自下而上依次包括：衬底、栅电极、栅绝缘层、低电阻率沟道层、高电阻率沟道层、源电极和漏电极、钝化层。
3.根据权利要求1所述的高压薄膜晶体管，其特征在于，所述高压薄膜晶体管为顶栅结构的双层沟道高压薄膜晶体管；
所述顶栅结构的双层沟道高压薄膜晶体管的剖面结构自下而上依次包括：衬底、源电极和漏电极、高电阻率沟道层、低电阻率沟道层、栅绝缘层、栅电极。
4.根据权利要求1所述的高压薄膜晶体管，其特征在于，所述低电阻率沟道层的厚度为3nm至20nm；所述高电阻率沟道层的厚度为20nm至100nm。
5.根据权利要求1所述的高压薄膜晶体管，其特征在于，所述横向偏置offset的偏移量为2μm至100μm。
6.根据权利要求1所述的高压薄膜晶体管，其特征在于，所述衬底的材料包括：
聚萘二甲酸乙二醇酯PEN、聚对苯二甲酸乙二酯PET、聚酰亚胺PI、石英、金属、蓝宝石、砷化镓GaAs、聚甲基丙烯酸甲酯PMMA、聚二甲基硅氧烷PDMS、聚氯乙烯PVC、聚苯乙烯PS或聚碳酸酯PC中的任一种。
7.根据权利要求1所述的高压薄膜晶体管，其特征在于，所述源电极、漏电极和栅电极的电极材料包括：
铟锡氧ITO、Cr、Au、Al、Mo、Ni、Ti、Ag、Cu、碳纳米管CNT、石墨烯中的任一种或几种。
8.根据权利要求1所述的高压薄膜晶体管，其特征在于，所述栅绝缘层的材料包括氧化铝Al2O3、氧化硅SiO2、氧化钇Y2O3、氧化铪HfO2、氧化锆ZrO2、氧化钽Ta2O5、氮化硅Si3N4、氮化铝AlN或聚乙烯吡咯烷酮中的任一种。
9.根据权利要求1所述的高压薄膜晶体管，其特征在于，所述低电阻率沟道层的材料包括：掺铝氧化锌AZO、铟镓锌氧IGZO、掺镓氧化锌GZO、ITO、并五苯、氢化非晶硅a-Si:H、氮化镓GaN、砷化镓GaAs、CNT、二硫化钼MoS2、铟锌氧IZO、锌锡氧ZTO、氧化亚铜Cu2O、氧化锡SnO2、3-己基噻吩P3HT中的一种或多种。
10.根据权利要求1所述的高压薄膜晶体管，其特征在于，所述高电阻率沟道层的材料包括：ZnO、IGZO、IZO、镁锌氧MgZnO、并五苯、a-Si:H、GaN、GaAs、CNT、MoS2、ZTO、Cu2O、SnO2、P3HT中的一种或多种。
CN201910208980.7A 2019-03-19 2019-03-19 一种高压薄膜晶体管 Pending CN109935637A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910208980.7A CN109935637A (zh) 2019-03-19 2019-03-19 一种高压薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910208980.7A CN109935637A (zh) 2019-03-19 2019-03-19 一种高压薄膜晶体管

Publications (1)

Publication Number Publication Date
CN109935637A true CN109935637A (zh) 2019-06-25

Family

ID=66987646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910208980.7A Pending CN109935637A (zh) 2019-03-19 2019-03-19 一种高压薄膜晶体管

Country Status (1)

Country Link
CN (1) CN109935637A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534578A (zh) * 2019-08-15 2019-12-03 青岛大学 一种薄膜晶体管及其制备方法、阵列基板及显示面板
CN111211162A (zh) * 2020-01-14 2020-05-29 天津大学 一种双层沟道结构的突触晶体管
CN112436059A (zh) * 2020-10-29 2021-03-02 深圳技术大学 柔性InGaZnO薄膜晶体管及制备方法
CN112436058A (zh) * 2020-10-29 2021-03-02 深圳技术大学 柔性InGaZnO薄膜晶体管及制备方法
CN113270479A (zh) * 2021-05-19 2021-08-17 东南大学 一种高功率密度igzo薄膜晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523679A (zh) * 2003-02-20 2004-08-25 �ձ�������ʽ���� 薄膜晶体管衬底及其制造方法
US20140225104A1 (en) * 2013-02-13 2014-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109427912A (zh) * 2017-08-21 2019-03-05 中国科学院物理研究所 薄膜晶体管和场效应二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523679A (zh) * 2003-02-20 2004-08-25 �ձ�������ʽ���� 薄膜晶体管衬底及其制造方法
US20140225104A1 (en) * 2013-02-13 2014-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109427912A (zh) * 2017-08-21 2019-03-05 中国科学院物理研究所 薄膜晶体管和场效应二极管

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KEVIN A. STEWART 等: "Side-by-Side Comparison of Single- and Dual-Active Layer Oxide TFTs: Experiment and TCAD Simulation", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
SUN II KIM 等: "High Performance Oxide Thin Film Transistors with Double Active Layers", 《2008 IEEE INTERNATIONAL ELECTRON DEVICES MEETING》 *
曾兆权 等: "n-ZnO/p-GaN异质结界面工程", 《电子显微学报》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534578A (zh) * 2019-08-15 2019-12-03 青岛大学 一种薄膜晶体管及其制备方法、阵列基板及显示面板
CN110534578B (zh) * 2019-08-15 2023-06-30 青岛大学 一种薄膜晶体管及其制备方法、阵列基板及显示面板
CN111211162A (zh) * 2020-01-14 2020-05-29 天津大学 一种双层沟道结构的突触晶体管
CN112436059A (zh) * 2020-10-29 2021-03-02 深圳技术大学 柔性InGaZnO薄膜晶体管及制备方法
CN112436058A (zh) * 2020-10-29 2021-03-02 深圳技术大学 柔性InGaZnO薄膜晶体管及制备方法
CN113270479A (zh) * 2021-05-19 2021-08-17 东南大学 一种高功率密度igzo薄膜晶体管

Similar Documents

Publication Publication Date Title
CN109935637A (zh) 一种高压薄膜晶体管
Chiu et al. High-Performance a-IGZO Thin-Film Transistor Using $\hbox {Ta} _ {2}\hbox {O} _ {5} $ Gate Dielectric
Na et al. High field-effect mobility amorphous InGaZnO transistors with aluminum electrodes
Seok et al. A full-swing a-IGZO TFT-based inverter with a top-gate-bias-induced depletion load
Aikawa et al. Thin-film transistors fabricated by low-temperature process based on Ga-and Zn-free amorphous oxide semiconductor
Si et al. Enhancement-mode atomic-layer-deposited In 2 O 3 transistors with maximum drain current of 2.2 A/mm at drain voltage of 0.7 V by low-temperature annealing and stability in hydrogen environment
Han et al. High performance of full swing logic inverter using all n-types amorphous ZnSnO and SiZnSnO thin film transistors
US11881515B2 (en) Vertical thin film transistor with single gate electrode with micro-perforations
Yang et al. Annealing time modulated the film microstructures and electrical properties of P-type CuO field effect transistors
Lin et al. Solution-processed high-mobility neodymium-substituted indium oxide thin-film transistors formed by facile patterning based on aqueous precursors
Xu et al. Significant roles of low-temperature post-metallization annealing in solution-processed oxide thin-film transistors
Park et al. Ti/Cu bilayer electrodes for SiNx-passivated Hf–In–Zn–O thin film transistors: Device performance and contact resistance
Trinh et al. Effect of high conductivity amorphous InGaZnO active layer on the field effect mobility improvement of thin film transistors
Wang et al. Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing
Lee et al. A three-mask-processed coplanar a-IGZO TFT with source and drain offsets
Choi High-performance oxide TFTs with co-sputtered indium tin oxide and indium-gallium-zinc oxide at source and drain contacts
Yang et al. Investigation to the Carrier Transport Properties in Heterojunction-Channel Amorphous Oxides Thin-Film Transistors Using Dual-Gate Bias
Lee et al. Characterization of ZnO–SnO2 nanocomposite thin films deposited by pulsed laser ablation and their field effect electronic properties
Jeong et al. MOSFET-like behavior of a-InGaZnO thin-film transistors with plasma-exposed source–drain bulk region
Yap et al. Recent advances of In2O3-based thin-film transistors: A review
Zhang et al. Sub-100 nm self-aligned top-gate amorphous InGaZnO thin-film transistors with gate insulator of 4 nm atomic-layer-deposited AlO x
Kim et al. Formation of F-doped offset region for spray pyrolyzed self-aligned coplanar amorphous zinc–tin–oxide thin-film transistor by NF₃ plasma treatment
Tari et al. Effect of dual-dielectric hydrogen-diffusion barrier layers on the performance of low-temperature processed transparent InGaZnO thin-film transistors
Zhu et al. A carbon nanotube electrode a-IGZO-TFT
Liang et al. Effects of interface trap density on the electrical performance of amorphous InSnZnO thin-film transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190625