CN113270479A - 一种高功率密度igzo薄膜晶体管 - Google Patents
一种高功率密度igzo薄膜晶体管 Download PDFInfo
- Publication number
- CN113270479A CN113270479A CN202110544979.9A CN202110544979A CN113270479A CN 113270479 A CN113270479 A CN 113270479A CN 202110544979 A CN202110544979 A CN 202110544979A CN 113270479 A CN113270479 A CN 113270479A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- layer
- thin film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 39
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 24
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 12
- 229910052738 indium Inorganic materials 0.000 claims abstract description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000011787 zinc oxide Substances 0.000 claims abstract description 12
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 205
- 239000000243 solution Substances 0.000 description 54
- 239000002243 precursor Substances 0.000 description 30
- 230000000052 comparative effect Effects 0.000 description 22
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 12
- CHPZKNULDCNCBW-UHFFFAOYSA-N gallium nitrate Chemical compound [Ga+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O CHPZKNULDCNCBW-UHFFFAOYSA-N 0.000 description 12
- 238000001914 filtration Methods 0.000 description 11
- 229910052593 corundum Inorganic materials 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 229910001845 yogo sapphire Inorganic materials 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 9
- 239000002904 solvent Substances 0.000 description 9
- 238000003756 stirring Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- YZZFBYAKINKKFM-UHFFFAOYSA-N dinitrooxyindiganyl nitrate;hydrate Chemical compound O.[In+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O YZZFBYAKINKKFM-UHFFFAOYSA-N 0.000 description 8
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 8
- 239000004810 polytetrafluoroethylene Substances 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 8
- FOSPKRPCLFRZTR-UHFFFAOYSA-N zinc;dinitrate;hydrate Chemical compound O.[Zn+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O FOSPKRPCLFRZTR-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910009112 xH2O Inorganic materials 0.000 description 7
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 229940044658 gallium nitrate Drugs 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- -1 polytetrafluoroethylene Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ZZCONUBOESKGOK-UHFFFAOYSA-N aluminum;trinitrate;hydrate Chemical compound O.[Al+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O ZZCONUBOESKGOK-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- UJVRJBAUJYZFIX-UHFFFAOYSA-N nitric acid;oxozirconium Chemical compound [Zr]=O.O[N+]([O-])=O.O[N+]([O-])=O UJVRJBAUJYZFIX-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- YVFORYDECCQDAW-UHFFFAOYSA-N gallium;trinitrate;hydrate Chemical compound O.[Ga+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O YVFORYDECCQDAW-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000011031 large-scale manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical group O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种高功率密度IGZO薄膜晶体管，该薄膜晶体管包括：第一基底、第二基底；第二基底位于第一基底上；栅电极，位于所述第二基底上；第一层栅介电层位于所述栅电极之上的一端；第二层栅介电层位于所述栅电极之上，其一端覆盖住第一层栅介电层，二者构成“阶梯型”栅介电层；铟镓锌氧化物IGZO有源层，位于所述“阶梯型”栅介电层上并覆盖住第一层栅介电层和第二层栅介电层；第一源电极、第二漏电极，位于铟镓锌氧化物IGZO有源层上相对两侧，其中第二漏电极位于第一层栅介电层之上方一侧，第一源电极位于远离第一层栅介电层的另一侧。与传统的提升薄膜晶体管栅介电层尺寸的方法相比，该薄膜晶体管可以显著提升功率密度。
Description
技术领域
本发明涉及半导体制造领域，特别是一种拥有较高功率密度IGZO薄膜晶体管。
背景技术
柔性电子是将有机或无机材料电子器件制作在柔性基板上的新兴电子技术，其具有柔性以及高效、低成本制造工艺等特点。
目前大部分有关柔性系统的研究集中在提升器件性能以及可靠性方面，对提升薄膜晶体管耐压能力的研究几乎为空白。当前的柔性电子产品仍大量使用传统固态原件，尤其是电源管理模块，高性能柔性功率器件的缺失导致“全柔性”无法实现。为了实现真正意义上的“全柔性”器件，具有高功率密度的薄膜晶体管亟待发明。
柔性薄膜材料中，氧化铟镓锌氧化物IGZO薄膜晶体管具有高迁移率、高开关电流比等优点，已经应用于柔性显示屏、可折叠穿戴设备、柔性传感器等商业产品。现有关于提升IGZO薄膜晶体管耐压值的研究主要包括两种方法。其一是通过原子层沉积(ALD)工艺制备高质量、高介电常数的绝缘介电层。另一种方法通过偏移栅极、漏电极之间的距离来提升IGZO薄膜晶体管极限耐压。ALD工艺制备成本高，且不适合大规模生产。偏移栅极、漏电极之间的距离会使器件电流密度大打折扣，从而降低器件功率密度。据现有研究发现，一定范围内提升IGZO薄膜厚度对器件电流密度几乎无影响，因此增加栅介电层厚度必然会导致器件电流密度的牺牲。因此有必要提出一种创新型IGZO薄膜晶体管结构，在提升器件耐压能力的同时降低电流密度的牺牲，提升器件功率密度。
发明内容
技术问题：鉴于上述问题，本发明提供了一种带有阶梯栅氧结构的IGZO薄膜晶体管，有效提升器件击穿电压、降低电流能力的牺牲，显著提高器件最大功率密度。
技术方案：本发明一种高功率密度IGZO薄膜晶体管包括：
第一基底、第二基底；第二基底位于第一基底上；
栅电极，位于所述第二基底上；
第一层栅介电层，位于所述栅电极之上的一端；
第二层栅介电层，位于所述栅电极之上，其一端覆盖住第一层栅介电层，二者构成“阶梯型”栅介电层；
铟镓锌氧化物IGZO有源层，位于所述“阶梯型”栅介电层上并覆盖住第一层栅介电层和第二层栅介电层；
第一源电极、第二漏电极，位于铟镓锌氧化物IGZO有源层上相对两侧，其中第二漏电极位于第一层栅介电层之上方一侧，第一源电极位于远离第一层栅介电层的另一侧。
所述第一基底为半导体衬底，在所述半导体衬底上的第二基底为绝缘氧化层。
所述第一层栅介电层、第二层栅介电层构成双层材料的栅介电层，第一层栅介电层设于栅电极之上，长度为2～6um；第二层栅介电层设于栅电极上并覆盖住第一层栅介电层；两层栅介电层形成“阶梯状”。
所述铟镓锌氧化物IGZO有源层位于源电极、漏电极之间的部分为沟道。
所述沟道长度为10～100um。
所述铟镓锌氧化物IGZO有源层厚度为10nm～40nm，形成于所述“阶梯型”的第二层栅介电层上。
所述第一层栅介电层为利用溶液工艺制备的二氧化锆ZrO2介电层，厚度为50～200nm。
所述第二层栅介电层为利用溶液工艺制备的氧化铝Al2O3介电层，厚度为50～200nm。
有益效果：传统的IGZO薄膜晶体管主要通过增加栅介电层的厚度来提升耐压能力，而这必然导致栅控能力减弱，输出电流降低。本发明提供的具有“阶梯型”栅氧结构的IGZO薄膜晶体管仅提升了漏极一侧(也是易发生击穿的主要位置)的栅介电层厚度，可以有效地降低栅介电层承担的电场，提升耐压能力；而沟道上方的栅介电层厚度保持不变，尽可能地减少输出电流的损失，以此达到提升功率密度的目的。在本实施例中采用ZrO2作为第一层栅介电层利用其高介电常数的特点提升晶体管的栅控能力，从而提升电流能力；采用Al2O3作为第二层栅介电层，利用其较高的击穿电场来提升耐压能力、利用其良好的界面均匀性改善界面缺陷从而提升电流能力。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是现有的IGZO薄膜晶体管的示意图；
图2是本发明的一实施例中IGZO薄膜晶体管的示意图；
图3是一实施例中IGZO薄膜晶体管的制造方法的流程图；
图4是一实施例中步骤S330的子流程图；
图5是一实施例中步骤S340的子流程图；
图6是一实施例中步骤S350的子流程图；
图7是本发明实施例与对比例的IGZO薄膜晶体管电流曲线图；
图8是本发明实施例与对比例的IGZO薄膜晶体管电场分布图。
表1是本发明实施例与对比例的参数表格对比图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
对于传统的IGZO薄膜溶液制备工艺，通过控制栅介电层的厚度是常用的提升薄膜晶体管耐压的方法。但是栅介电层厚度的提升会导致栅控能力减弱，输出电流减小，薄膜晶体管的功率密度无明显提升。
随着学术界与产业界的不断发展，提出了两种方法来提升α-IGZO薄膜晶体管的耐压能力。主要包括：1)通过原子层沉积(ALD)工艺制备高质量、高介电常数的绝缘介电层。2)偏移栅极、漏极之间的距离来提升IGZO薄膜晶体管的极限耐压。然而，ALD工艺制备成本高，不适合大规模生产；偏移栅极、漏极之间的距离会使器件电流密度大打折扣，从而降低功率密度。本发明提出了一种通过改变薄膜晶体管结构来提升耐压能力从而提升功率密度的方法。
本发明提供的IGZO薄膜晶体管结构图如图2所示，自下而上分别是：基底210(包括基底上的绝缘层212)、栅电极220、第一层栅介电层230、第二层栅介电层240、IGZO沟道层250、源极260和漏极262。第二层栅介电层240设于栅电极220上并覆盖住第一层栅介电层230，两层栅介电层形成“阶梯型”的结构。
一种IGZO薄膜晶体管，包括：基底；栅电极，形成于基底之上；两种不同材料构成的“阶梯型”栅介电层，形成于栅电极之上；IGZO有源层，形成于“阶梯型”栅介电层之上；源电极、漏电极，位于IGZO有源层上相对两侧，二者之间间距为沟道长度。
本发明的一个实施例中，所述衬底包括半导体衬底和半导体衬底上的绝缘氧化层，所述栅电极为ITO电极，所述第一层栅介电层为二氧化锆(ZrO2)层，设于栅电极上，长度为2um，所述第二层栅介电层为氧化铝(Al2O3)层，设于栅电极之上并覆盖住第一层ZrO2栅介电层，长度为11um，IGZO有源层形成于“阶梯型”栅介电层之上并覆盖住第一层栅介电层，所述源电极、漏电极均为ITO电极。
本发明的IGZO薄膜晶体管的制备方法，包括：获取基底；在所述基底上形成栅电极；在栅电极上形成第一层栅介电层；在栅电极上形成第二层栅介电层并覆盖住第一层栅介电层，二者形成“阶梯型”栅介电层；在“阶梯型”栅介电层上形成IGZO有源层；在IGZO有源层上源电极和漏电极。
本发明的一个实施例中，利用溶液旋涂工艺在基底上形成栅电极，利用溶液工艺形成第一层ZrO2栅介电层，步骤包括：将硝酸氧锆溶解于乙醇溶剂中，50℃水浴加热并搅拌；将搅拌后的溶液进行过滤得到ZrO2前体溶液；将溶液旋涂于先前形成的栅电极之上；进行热退火处理，利用溶液工艺形成第二层Al2O3栅介电层，步骤包括：将硝酸铝水合物溶于乙醇并搅拌；将搅拌后的液体进行过滤得到Al2O3前体溶液；将溶液旋涂于所述的栅电极与第一层ZrO2栅介电层之上；进行热退火处理，所述通过溶液工艺形成IGZO有源层的步骤包括：制作IGZO前体溶液；将所述IGZO前体溶液旋涂于先前形成的“阶梯型”栅介电层上，还包括对旋涂了所述IGZO前体溶液的基底进行热退火处理的步骤，所述制作IGZO前体溶液的步骤包括：将硝酸铟水合物、硝酸锌水合物、硝酸镓水合物溶解于2-甲氧基乙醇溶剂中并进行搅拌；将搅拌后的液体进行过滤得到所述IGZO前体溶液，所述将硝酸铟水合物、硝酸锌水合物、硝酸镓水合物溶解于2-甲氧基乙醇溶剂中的步骤中，硝酸铟水合物、硝酸锌水合物、硝酸镓水合物的摩尔比是6：1：1，利用溶液工艺形成源电极、漏电极，所述过滤是使用0.2微米厚的聚四氟乙烯滤膜进行。
图1是现有的IGZO薄膜晶体管的示意图，图2是本发明一实施例中IGZO薄膜晶体管的示意图，图3为一实施例中IGZO薄膜晶体管的制造方法的流程图，该方法可以用于制造图2所示的IGZO薄膜晶体管，具体包括如下步骤：
S310，获取基底。
基底可以是本领域习知的刚性基底(例如玻璃)或柔性基底。在一个实施例中，基底为半导体衬底，例如硅衬底。
S320，通过溶液工艺在基底上形成栅电极。
在本实施例中，可以在硅衬底上氧化形成二氧化硅层，然后再于二氧化硅层上形成ITO栅电极。也可以采用本领域习知的其他源漏材质/结构作为栅电极。
S330，在栅电极上形成第一层栅介电层。
在本实施例中，是在步骤S320后于栅电极上形成第一层栅介电层。在本实施例中，第一层栅介电层的长度为2um，材料为ZrO2。在其他实施例中，第一层栅介电层的长度可以有所改变。
S340，在栅电极上形成第二层栅介电层。
在本实施例中，第二层栅介电层设于栅电极之上并覆盖住第一层栅介电层。在本实施例中，第二层栅介电层未延伸至基底之上。在其他实施例中，栅介电层也可以延伸至基底上。在本实施例中，第二层栅介电层的长度为11um，材质为Al2O3。
S350，通过溶液工艺在“阶梯型”栅介电层上形成IGZO有源层。
在本实施例中，是在步骤S340后于“阶梯型”栅介电层上形成IGZO有源层，并且IGZO有源层覆盖住第一层栅介电层。
S360，在IGZO有源层上形成源电极、漏电极。
在本实施例中，源电极、漏电极为ITO电极；在其他实施例中，也可以采用其他本领域习知的栅极材质作为源电极/漏电极。在本实施例中，源电极、漏电极之间间距为10um。
上述IGZO薄膜晶体管的制造方法，在传统结构IGZO薄膜晶体管栅电极与栅介电层之间靠近漏极的一侧(即易发生击穿的位置)增加了ZrO2栅氧层。与传统的提升栅介电层厚度来提升薄膜晶体管耐压能力的方法相比，该方法在提升耐压能力方面与传统方法具有相当的效果，并且由于沟道上方的栅介电层保持不变，对栅控能力抑制作用减弱，使得电流损失比传统方法小得多，从而达到提升功率密度的特点。同时，所选材料高介电常数的特点、Al2O3层与IGZO有源层之间的界面均匀性的特点改善了界面特性，进一步提升了器件的电流能力；Al2O3和ZrO2的高击穿电场的特点又进一步提升了耐压能力。
参见图4，在一个实施例中，步骤S330包括：
S332，制作ZrO2前体溶液。
在一个实施例中，是将硝酸氧锆(ZrO(NO)3)溶解于乙醇(CH3CH2OH)溶剂中，并将混合溶液用水浴法在50℃加热30分钟；然后在常温下使用搅拌机快速搅拌12小时以上，再将搅拌后的溶液通过0.2μm厚的聚四氟乙烯(PTFE)过滤器过滤以此完成ZrO2前体溶液的制备。
S334，将ZrO2前体溶液旋涂于栅电极上。
在一个实施例中，是将ZrO2前体溶液旋涂于带有栅电极的基底上并以3000RPM(转/分)的速度旋转80秒。
S336，进行热退火处理。
在一个实施例中，是将旋涂有ZrO2前体溶液的栅电极层在400℃温度条件下退火60分钟。
参见图5，在一个实施例中，步骤S340包括：
S342，制作Al2O3前体溶液。
在一个实施例中，是将硝酸铝水合物(Al(NO3)3·xH2O)溶解于乙醇(CH3CH2OH)溶剂中，并使用搅拌机快速搅拌12小时以上，再将搅拌后的溶液通过0.2μm厚的聚四氟乙烯(PTFE)过滤器过滤以此完成Al2O3前体溶液的制备。
S344，将Al2O3前体溶液旋涂于栅电极上并覆盖住第一层ZrO2栅介电层。
在一个实施例中，是将Al2O3前体溶液旋涂于带有栅电极的基底上并覆盖住第一层ZrO2栅介电层，然后以4000RPM(转/分)的速度旋转60秒。
S346，进行热退火处理。
在一个实施例中，是将旋涂有Al2O3前体溶液的栅电极层在400℃温度条件下退火30分钟。
参见图6，在一个实施例中，步骤S350包括：
S332，制作IGZO前体溶液。
在一个实施例中，是将硝酸铟(III)水合物(ln(NO3)3·xH2O)、硝酸锌水合物(Zn(NO3)3·xH2O)、硝酸镓(III)水合物(Ga(NO3)3·xH2O)溶解于2-甲氧基乙醇(CH3OCH2CH2OH)溶剂中并进行搅拌，再将搅拌后的液体进行过滤得到IGZO前体溶液。
在一个实施例中，步骤S332具体是在室内环境下将硝酸铟(III)水合物(ln(NO3)3·xH2O)、硝酸锌水合物(Zn(NO3)3·xH2O)、硝酸镓(III)水合物(Ga(NO3)3·xH2O)按照6:1:1的摩尔比溶解于2-甲氧基乙醇(CH3OCH2CH2OH)溶剂中，使用搅拌机快速搅拌12小时以上，并通过0.2μm厚的聚四氟乙烯(PTFE)过滤器过滤以此完成α-IGZO前体溶液的制备。
S224，将IGZO前体溶液旋涂于“阶梯型”栅介电层上。
在一个实施例中，是将α-IGZO前体溶液旋涂于“阶梯型”栅介电层上并以4000RPM(转/分)的速度旋转30秒。
S226，进行热退火处理。
在一个实施例中，是将旋涂有IGZO前体溶液的“阶梯型”栅介电层在400℃温度条件下退火30分钟。
申请还提供一种IGZO薄膜晶体管，该IGZO薄膜晶体管可以通过以上任一实施例的制造方法进行制备。如图2所示，IGZO薄膜晶体管包括基底210、栅电极220、第一层栅介电层230、第二层栅介电层240、IGZO有源层250、源电极260以及漏电极262。基底210可以是本领域习知的刚性基底(例如玻璃)或柔性基底。在一个实施例中，基底为半导体衬底，例如硅衬底。在图2所示的实施例中，IGZO薄膜晶体管采用底栅交错(Bottom-gate/Top-contact)结构。需要指出的是，各膜层在图2中的尺寸只是一个示意，并不代表其实际尺寸。
栅电极220形成于基底210上。在一个实施例中，栅极250为ITO电极。
第一层栅介电层230形成于栅电极220上。第二层栅介电层240形成于栅电极220上并覆盖住第一层栅介电层230。两层栅介电层构成“阶梯型”栅介电层。在一个实施例中，第一层栅介电层230材质为ZrO2，长度为2um；第二层栅介电层240材质为Al2O3，设于栅电极220上并覆盖住第一层栅介电层230，长度为11um。
IGZO有源层250设于“阶梯型”栅介电层之上。在图2所示的实施例中，IGZO有源层250是通过溶液工艺形成。
源电极260与漏电极262形成于IGZO有源层250上。其中漏电极262设于第一层栅介电层230上方，而源电极260设于远离第一层栅介电层的一侧。在图2所示的实施例中，间距a为10um。在图2所示的实施例中，源极260为ITO电极、漏极262为ITO电极，在其他实施例中，也可以采用本领域习知的其他源漏材质/结构作为源极和漏极。
在一个实施例中，IGZO有源层250为α-IGZO薄膜。在IGZO薄膜晶体管工作时，栅极220接正电压，在α-IGZO薄膜沟道中积累形成负电荷，漏极262加电进行载流子输运形成电流。
在图2所示的实施例中，IGZO薄膜晶体管还包括设于基底210上的绝缘氧化层212。在一个实施例中，绝缘氧化层212的材质为二氧化硅。
在图2所示的实施例中，栅极220的厚度为100nm，第一层栅介电层230的厚度为100nm，第2层栅介电层240的厚度为100nm，IGZO有源层250的厚度为40nm，源极222和漏极224的厚度为100nm。沟道a的长度为10um。
图7是本申请实施例与对比例的IGZO薄膜晶体管漏极电流曲线图，其中对比例为1)仅有单层100nmAl2O3的薄栅介电层的IGZO薄膜晶体管和2)传统的提升栅介电层厚度方法(100nm Al2O3和100nm ZrO2)的厚栅介电层IGZO薄膜晶体管。曲线D1为栅极电压为4V时本申请实施例的漏极电流曲线，曲线D2、D3为在栅极电压为4V时对比例1、2的漏极电流曲线。可以看出，本实施例与对比例1相比，电流确有损失，但是损失程度明显小于对比例2。图8是本申请实施例与对比例的IGZO薄膜晶体管电场分布图，其中横坐标为器件第一层栅介电层中位置、纵坐标为电场值，栅极电压为4V，漏极电压为80V。曲线E1为本申请实施例的电场分布曲线，曲线E2、E3为对比例1、2的电场分布曲线。在相同电压下，本实施例承受的电场峰值小于对比例1，即耐压能力高于对比例1，与对比例2具有相当的效果。对于本实施例而言，当栅极电压为4V，漏极电压为120V时，栅介电层中峰值电场达到6MV/cm，超过材料的击穿场强发生击穿，即击穿电压为120V；而对于对比例1、对比例2，其击穿电压分别为80V、120V。
由上述数据可知，相较于对比例1的薄栅介电层IGZO薄膜晶体管而言，本实施例的阶梯栅氧结构与对比例2的厚栅氧层结构都可以提升IGZO薄膜晶体管的耐压能力，并且效果相当，而电流能力都有所损失。但本实施例的电流损失明显小于对比例2，即在耐压能力相同时本实施例的电流能力更强，功率密度更高。当栅极电压为4V时，本发明的实施例的功率密度为1.428W/cm，而对比例1、对比例2的功率密度分别为1.043W/cm和0.838W/cm。由此可知，本发明的IGZO薄膜晶体管与传统的IGZO薄膜晶体管相比，功率密度提升了36.9％，与传统的提升薄膜晶体管厚度的方法相比，功率密度提升了70.4％。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
本发明提供的IGZO薄膜晶体管结构图如图2所示，自下而上分别是：基底210(包括基底上的绝缘层212)、栅电极220、第一层栅介电层230、第二层栅介电层240、IGZO沟道层250、源极260和漏极262。第二层栅介电层240设于栅电极220上并覆盖住第一层栅介电层230，两层栅介电层形成“阶梯型”的结构。
一种IGZO薄膜晶体管，包括：基底；栅电极，形成于基底之上；两种不同材料构成的“阶梯型”栅介电层，形成于栅电极之上；IGZO有源层，形成于“阶梯型”栅介电层之上；源电极、漏电极，位于IGZO有源层上相对两侧，二者之间间距为沟道长度。
本发明的一个实施例中，所述衬底包括半导体衬底和半导体衬底上的绝缘氧化层。
本发明的一个实施例中，所述栅电极为ITO电极。
本发明的一个实施例中，所述第一层栅介电层为二氧化锆(ZrO2)层，设于栅电极上，长度为2um。
本发明的一个实施例中，所述第二层栅介电层为氧化铝(Al2O3)层，设于栅电极之上并覆盖住第一层ZrO2栅介电层，长度为11um。
本发明的一个实施例中，IGZO有源层形成于“阶梯型”栅介电层之上并覆盖住第一层栅介电层。
本发明的一个实施例中，所述源电极、漏电极均为ITO电极。
一种IGZO薄膜晶体管的制备方法，包括：获取基底；在所述基底上形成栅电极；在栅电极上形成第一层栅介电层；在栅电极上形成第二层栅介电层并覆盖住第一层栅介电层，二者形成“阶梯型”栅介电层；在“阶梯型”栅介电层上形成IGZO有源层；在IGZO有源层上源电极和漏电极。
本发明的一个实施例中，利用溶液旋涂工艺在基底上形成栅电极。
本发明的一个实施例中，利用溶液工艺形成第一层ZrO2栅介电层，步骤包括：将硝酸氧锆溶解于乙醇溶剂中，50℃水浴加热并搅拌；将搅拌后的溶液进行过滤得到ZrO2前体溶液；将溶液旋涂于先前形成的栅电极之上；进行热退火处理。
本发明的一个实施例中，利用溶液工艺形成第二层Al2O3栅介电层，步骤包括：将硝酸铝水合物溶于乙醇并搅拌；将搅拌后的液体进行过滤得到Al2O3前体溶液；将溶液旋涂于所述的栅电极与第一层ZrO2栅介电层之上；进行热退火处理。
本发明的一个实施例中，所述通过溶液工艺形成IGZO有源层的步骤包括：制作IGZO前体溶液；将所述IGZO前体溶液旋涂于先前形成的“阶梯型”栅介电层上。
本发明的一个实施例中，还包括对旋涂了所述IGZO前体溶液的基底进行热退火处理的步骤。
本发明的一个实施例中，所述制作IGZO前体溶液的步骤包括：将硝酸铟水合物、硝酸锌水合物、硝酸镓水合物溶解于2-甲氧基乙醇溶剂中并进行搅拌；将搅拌后的液体进行过滤得到所述IGZO前体溶液。
本发明的一个实施例中，所述将硝酸铟水合物、硝酸锌水合物、硝酸镓水合物溶解于2-甲氧基乙醇溶剂中的步骤中，硝酸铟水合物、硝酸锌水合物、硝酸镓水合物的摩尔比是6：1：1。
本发明的一个实施例中，利用溶液工艺形成源电极、漏电极。
本发明的一个实施例中，所述过滤是使用0.2微米厚的聚四氟乙烯滤膜进行。
表1是本发明实施例与对比例的参数表格对比。
表1
| 击穿电压(V) | 输出电流(μA) | 功率密度(W/cm) | 提升比例 | |
| 本实例 | 120 | 5.95 | 1.428 | —— |
| 对比例1 | 80 | 6.52 | 1.043 | 36.9％ |
| 对比例2 | 120 | 3.49 | 0.838 | 70.4％ |
Claims (8)
1.一种高功率密度IGZO薄膜晶体管，其特征在于，该薄膜晶体管包括：
第一基底(210)、第二基底(212)；第二基底(212)位于第一基底(210)上；
栅电极(220)，位于所述第二基底(212)上；
第一层栅介电层(230)，位于所述栅电极(220)之上的一端；
第二层栅介电层(240)，位于所述栅电极(220)之上，其一端覆盖住第一层栅介电层(230)，二者构成“阶梯型”栅介电层；
铟镓锌氧化物IGZO有源层(250)，位于所述“阶梯型”栅介电层上并覆盖住第一层栅介电层(230)和第二层栅介电层(240)；
第一源电极(260)、第二漏电极(262)，位于铟镓锌氧化物IGZO有源层(250)上相对两侧，其中第二漏电极(262)位于第一层栅介电层(230)之上方一侧，第一源电极(260)位于远离第一层栅介电层(230)的另一侧。
2.根据权利要求1所述的高功率密度IGZO薄膜晶体管，其特征在于，所述第一基底(210)为半导体衬底，在所述半导体衬底上的第二基底(212)为绝缘氧化层。
3.根据权利要求1所述的高功率密度IGZO薄膜晶体管，其特征在于，所述第一层栅介电层(230)、第二层栅介电层(240)构成双层材料的栅介电层，第一层栅介电层(230)设于栅电极(220)之上，长度为2～6um；第二层栅介电层(240)设于栅电极(220)上并覆盖住第一层栅介电层(230)；两层栅介电层形成“阶梯状”。
4.根据权利要求1所述的高功率密度IGZO薄膜晶体管，其特征在于，所述铟镓锌氧化物IGZO有源层(250)位于源电极(260)、漏电极(262)之间的部分为沟道(a)。
5.根据权利要求1所述的高功率密度IGZO薄膜晶体管，其特征在于，所述沟道(a)长度为10～100um。
6.根据权利要求1所述的高功率密度IGZO薄膜晶体管，其特征在于，所述铟镓锌氧化物IGZO有源层(250)厚度为10nm～40nm，形成于所述“阶梯型”的第二层栅介电层(240)上。
7.根据权利要求3所述的高功率密度IGZO薄膜晶体管，其特征在于，所述第一层栅介电层(230)为利用溶液工艺制备的二氧化锆ZrO2介电层，厚度为50～200nm。
8.根据权利要求3所述的高功率密度IGZO薄膜晶体管，其特征在于，所述第二层栅介电层(240)为利用溶液工艺制备的氧化铝Al2O3介电层，厚度为50～200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110544979.9A CN113270479A (zh) | 2021-05-19 | 2021-05-19 | 一种高功率密度igzo薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110544979.9A CN113270479A (zh) | 2021-05-19 | 2021-05-19 | 一种高功率密度igzo薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113270479A true CN113270479A (zh) | 2021-08-17 |
Family
ID=77231797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110544979.9A Pending CN113270479A (zh) | 2021-05-19 | 2021-05-19 | 一种高功率密度igzo薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113270479A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488005A (en) * | 1994-05-06 | 1996-01-30 | Samsung Electronics Co., Ltd. | Process for manufacturing an offset gate structure thin film transistor |
| US20120193620A1 (en) * | 2011-02-02 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| CN109935637A (zh) * | 2019-03-19 | 2019-06-25 | 中国科学院物理研究所 | 一种高压薄膜晶体管 |
-
2021
- 2021-05-19 CN CN202110544979.9A patent/CN113270479A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488005A (en) * | 1994-05-06 | 1996-01-30 | Samsung Electronics Co., Ltd. | Process for manufacturing an offset gate structure thin film transistor |
| US20120193620A1 (en) * | 2011-02-02 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| CN109935637A (zh) * | 2019-03-19 | 2019-06-25 | 中国科学院物理研究所 | 一种高压薄膜晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6989545B2 (ja) | 酸化物半導体基板及びショットキーバリアダイオード | |
| US7691715B2 (en) | Method of fabricating oxide semiconductor device | |
| US20090224239A1 (en) | Thin film transistor, method of manufacturing the same, and electronic device using the same | |
| CN108538920B (zh) | 一种柔性铁电薄膜晶体管及其制备方法 | |
| CN111554737B (zh) | 超低功耗的薄膜晶体管及其制备方法 | |
| JP2012059860A (ja) | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 | |
| CN108538919A (zh) | 薄膜晶体管 | |
| US9362116B2 (en) | Methods of forming oxide thin film and electrical devices and thin film transistors using the methods | |
| KR101460489B1 (ko) | 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층 | |
| KR101333316B1 (ko) | 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액 | |
| EP2660870A1 (en) | Field-effect transistor and method for manufacturing same | |
| JP2014154734A (ja) | オゾン支援による高品質均質金属酸化物薄膜作製技術、及び、該薄膜作製技術による酸化物薄膜トランジスタ、及び、その製造方法 | |
| Kumar et al. | Solution-processed highly efficient Au nanoparticles and their reduced graphene oxide nanocomposites as charge trapping media for ZnO thin film transistor nonvolatile memory | |
| Bukke et al. | Nano-scale Ga2O3 interface engineering for high-performance of ZnO-based thin-film transistors | |
| CN113270479A (zh) | 一种高功率密度igzo薄膜晶体管 | |
| Lai et al. | The growth of solution-gelation TiO2 and its application to InAlAs/InGaAs metamorphic high-electron-mobility transistor | |
| CN108470773B (zh) | 一种铁电薄膜晶体管及其制备方法 | |
| CN113594260A (zh) | 一种igzo薄膜晶体管及其制造方法 | |
| KR102093415B1 (ko) | 금속산화물 박막을 포함하는 트랜지스터 제조 방법 | |
| KR20190061896A (ko) | 고성능 ｉｇｚｏ ｔｆｔ를 위한 저온 용액 공정 기반의 고품질 ａｌ２ｏ３ ｂｎ 절연막 제조 방법 및 그 ｉｇｚｏ ｔｆｔ | |
| CN106373998A (zh) | 一种金属氧化物薄膜晶体管的制备方法 | |
| CN107452810B (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
| US20220367722A1 (en) | Igzo thin-film transistor and method for manufacturing same | |
| Ruzgar et al. | Electrical performance of ZnO thin film transistors having different active layer thickness | |
| KR102045027B1 (ko) | 산화물 박막 트랜지스터 제조 방법 및 이를 이용해서 제조되는 산화물 박막 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210817 |