JP2014154734A - オゾン支援による高品質均質金属酸化物薄膜作製技術、及び、該薄膜作製技術による酸化物薄膜トランジスタ、及び、その製造方法 - Google Patents

オゾン支援による高品質均質金属酸化物薄膜作製技術、及び、該薄膜作製技術による酸化物薄膜トランジスタ、及び、その製造方法 Download PDF

Info

Publication number
JP2014154734A
JP2014154734A JP2013023862A JP2013023862A JP2014154734A JP 2014154734 A JP2014154734 A JP 2014154734A JP 2013023862 A JP2013023862 A JP 2013023862A JP 2013023862 A JP2013023862 A JP 2013023862A JP 2014154734 A JP2014154734 A JP 2014154734A
Authority
JP
Japan
Prior art keywords
forming
thin film
metal oxide
substrate
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013023862A
Other languages
English (en)
Other versions
JP6103633B2 (ja
Inventor
Toshiyuki Kawaramura
敏幸 川原村
Mamoru Furuta
守 古田
Takayuki Uchida
貴之 内田
Katsu Sanada
克 眞田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kochi University of Technology
Original Assignee
Kochi University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kochi University of Technology filed Critical Kochi University of Technology
Priority to JP2013023862A priority Critical patent/JP6103633B2/ja
Publication of JP2014154734A publication Critical patent/JP2014154734A/ja
Application granted granted Critical
Publication of JP6103633B2 publication Critical patent/JP6103633B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】オゾンを用いることで特性を改善した、薄膜成長法による酸化物薄膜トランジスタの製造方法及び該製造方法で製造される酸化物薄膜トランジスタを提供する。
【解決手段】基板上にゲート電極を形成する工程と、金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記ゲート電極を被覆するように前記基板上に金属酸化物絶縁体からなるゲート絶縁膜を形成する工程と、金属酸化物半導体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記ゲート絶縁膜上に金属酸化物半導体からなるチャネル層を形成する工程と、を少なくとも備えることを特徴とする酸化物薄膜トランジスタの製造方法とする。
【選択図】図1

Description

本発明は、原料溶液を用いた薄膜作製手法により作製した薄膜の電子特性や組成分布などをオゾン支援により改善させる高品質均質金属酸化物薄膜作製技術、且つ、該薄膜作製技術による酸化物薄膜トランジスタの製造方法及び、該薄膜作製技術で製造される酸化物薄膜トランジスタに関するものである。
薄膜トランジスタ(Thin film Transistor:TFT)は、ディスプレイの表示を制御するのに欠かせないデバイスであるが、今後更に展開される高精細化や大型化に対してこれまでの材料や構造では表示速度において既に限界が見えてきている。例えば、アモルファスシリコンTFTの移動度は、0.5cm/(V・s)程度であり、4K×2Kディスプレイでは、60Hz表示の場合80型、120Hz表示の場合50型が限界と報告されている(非特許文献1)。
そこで、最近になって金属酸化物を活性層に用いたTFTの開発が進められてきた。特に酸化インジウムガリウム亜鉛(IGZO)(非特許文献2,3)、酸化インジウム亜鉛(IZO)(非特許文献4)、酸化錫亜鉛(ZTO)(非特許文献5)等を用いた、非晶質の金属酸化物によるTFTの開発は非常に目覚ましく、移動度が10cm/(V・s)を超える報告がされている。
一方で、半導体工場の電力割合を調べてみると、10%以上もの電力を真空ポンプに費やしていることが報告されている。環境負荷低減のためには、TFT作製プロセス全てを非真空プロセスに置き換える試みは非常に重要である。これまでにゾル・ゲル法やスピンコート法等によって、IGZOやIZOを活性層に持つTFTを作製した論文も報告されてきている(非特許文献6‐9)。
しかしながら、これらの論文でもゲート絶縁膜はプラズマCVD等の真空プロセスが用いられている。TFT作製プロセスの非真空プロセス化には、ゲート絶縁膜と半導体層(チャネル層)両方の非真空プロセス化が不可欠である。この要望に対して、既にスピンコート法でゲート絶縁膜(AlO)及び活性層(ZTO)薄膜を形成した酸化物TFTに関する報告が上がっている(非特許文献10)。そこで、本発明者らはミスト化学気相成長(CVD)法を用いて酸化物TFTの作製を試みた。
ミストCVD法は、ゾル・ゲル法やスピンコート法とは異なり化学気相成長法であるため、連続して薄膜を積層させることが可能であるというメリットがある。また、スピンコート法のように適切な膜厚にするために数回に亘る処理を必要としない。
本発明者らは、これまでに報告されている大気圧手法で作製されたIGZO TFTと同程度の性能の酸化物TFTをミストCVD法により作製することに成功している(非特許文献11)。しかしながら、さらなる特性の向上が求められている。
J.Y.Kwon, 日経エレクトロニクス,2008.5.5 (2008) pp.93-104 K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", Nature, 432 (2004) pp.488 M. Kimura, T. Nakanishi, K. Nomura, T. Kamiya, and H. Hosono, "Trap densities in amorphous-InGaZnO4 thin-film transistors", Appl. Phys Lett., 92 (2008) pp.133512. N.L. Dehuff, E.S. Kettenring, D. Hong, H.Q. Chiang, J.F. Wager, R.L. Hoffman, C.-H. Park, and D.A. Keszler, "Transparent thin-film transistors with zinc indium oxide channel layer", J. Appl.Phys., 97 (2005) pp.064505. H.Q. Chiang, J.F. Wager, R.L. Hoffman, J. Jeong, and D.A. Keszler, "High mobility transparent thinfilm transistors with amorphous zinc tin oxide channel layer", Appl. Phys. Lett., 86 (2005) pp.013503. K-B. Park, J-B. Seon, G.H. Kim, M. Yang, B. Koo, H.J. Kim, M-K. Ryu, and S-Y. Lee, "High Electrical Performance of Wet-Processed Indium Zinc Oxide Thin-Film Transistors", IEEE Electron Device Lett., 31 (2010) pp.311. P.K. Nayak, T. Busani, E. Elamurugu, P. Barquinha, R. Martins, Y. Hong, and E. Fortunato, "Zinc concentration dependence study of solution processed amorphous indium gallium zinc oxide thin film transistors using high-kdielectric", Appl. Phys. Lett., 97 (2010) pp.183504. Y.S. Rim, D.L. Kim, "Effect of Zr addition on ZnSnO thin-film transistors using a solution process", Appl. Phys. Lett., 97 (2010) pp.233502. G.H. Kim, B.D. Ahn, H.S. Shin, W.H. Jeong, H.J. Kim, and H.J. Kim, "Effect of indium composition ratio on solution-processed nanocrystalline InGaZnO this film transistors", Appl. Phys. Lett., 94 (2009) pp.233501. C. Avis and J. Jang, "High performance solution processed oxide TFT with aluminium oxide gate dielectric fabricated by a sol-gel method", J. Mater. Chem., 21 (2011) pp.10649-10652. "Electrical Properties of the Thin-Film Transistor With an Indium-Gallium-Zinc Oxide Channel and an Aluminium Oxide Gate Dielectric Stack Formed by Solution-Based Atmospheric Pressure Deposition" Mamoru Furuta, Toshiyuki Kawaharamura, Dapeng Wang, Tatsuya Toda, and Takashi Hirao IEEE Electron Device Lett., Vol.33 (2012) pp.851-853.
本発明は、オゾンを用いることで特性を改善した、薄膜成長法による酸化物薄膜トランジスタの製造方法及び該製造方法で製造される酸化物薄膜トランジスタを提供するものである。
請求項1に係る発明は、基板上にゲート電極を形成する工程と、金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記ゲート電極を被覆するように前記基板上に金属酸化物絶縁体からなるゲート絶縁膜を形成する工程と、金属酸化物半導体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記ゲート絶縁膜上に金属酸化物半導体からなるチャネル層を形成する工程と、を少なくとも備えることを特徴とする酸化物薄膜トランジスタの製造方法に関する。
請求項2に係る発明は、金属酸化物半導体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら基板上に金属酸化物半導体からなるチャネル層を形成する工程と、金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記チャネル層を被覆するように金属酸化物絶縁体からなるゲート絶縁膜を形成する工程と、ゲート電極を前記ゲート絶縁膜上に作製する工程と、を少なくとも備えることを特徴とする酸化物薄膜トランジスタの製造方法に関する。
請求項3に係る発明は、前記ゲート絶縁膜を形成する工程が、前記成膜室にオゾンを導入しながら、金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した霧化された原料溶液を前記基板近傍で化学反応させることにより、ゲート絶縁膜を形成する工程であることを特徴とする請求項1又は2に記載の酸化物薄膜トランジスタの製造方法に関する。
請求項4に係る発明は、前記チャネル層を形成する工程が、前記成膜室にオゾンを導入しながら、金属酸化物半導体を形成するのに必要な金属化合物を溶解した霧化された原料溶液を前記基板近傍で化学反応させることにより、チャネル層を形成する工程であることを特徴とする請求項1乃至3いずれかに記載の酸化物薄膜トランジスタの製造方法に関する。
請求項5に係る発明は、前記金属酸化物半導体が、少なくとも亜鉛(Zn)を構成元素として含む金属酸化物半導体であることを特徴とする請求項1乃至4いずれかに記載の酸化物薄膜トランジスタの製造方法に関する。
請求項6に係る発明は、前記金属酸化物絶縁体を形成するのに必要な金属化合物が、アセチルアセトナート化合物、酢酸化合物、塩化物、硫化物、硝酸化合物、アンモニウム化合物、炭酸化合物のうちのいずれかであることを特徴とする請求項1乃至5いずれかに記載の酸化物薄膜トランジスタの製造方法に関する。
請求項7に係る発明は、前記金属酸化物半導体を形成するのに必要な金属化合物が、アセチルアセトナート化合物、酢酸化合物、塩化物、硫化物、硝酸化合物、アンモニウム化合物、炭酸化合物のうちのいずれかであることを特徴とする請求項1乃至6いずれかに記載の酸化物薄膜トランジスタの製造方法に関する。
請求項8に係る発明は、原料ガス流入口とガス排出口を有して前記原料ガス流入口とガス排出口との間に基板が配置される成膜室と、膜を形成するための原料ガスを供給する原料ガス供給手段と、薄膜形成用のエネルギーを供給するエネルギー供給手段とを備え、前記基板表面に沿う方向に前記原料ガスを流動させることにより基板の表面に膜を生成し、前記基板表面と前記成膜室の内壁との距離が0.1mm以上10.0mm以下の範囲の所定の距離であり、前記成膜室内の前記基板表面を流れる原料ガスの速度が、0.4m/sec以上4.0m/sec以下の範囲の所定の速度を達成できるファインチャネル(FC)構造を用いることを特徴とする請求項1乃至7いずれかに記載の酸化物薄膜トランジスタの製造方法に関する。
請求項9に係る発明は、前記ゲート絶縁膜を形成する工程及び/又は前記チャネル層を形成する工程が、大気圧下で行われることを特徴とする請求項1乃至8いずれかに記載の酸化物薄膜トランジスタの製造方法に関する。
請求項10に係る発明は、前記ゲート電極を形成する工程及びソース・ドレイン電極を形成する工程が、霧化された原料溶液を塗布させる、もしくは前記基板近傍で化学反応させることにより成膜する方法とフォトリソグラフィー法により行われることを特徴とする請求項1乃至9いずれかに記載の酸化物薄膜トランジスタの製造方法に関する。
請求項11に係る発明は、前記ゲート電極を形成する工程及びソース・ドレイン電極を形成する工程が、印刷法により行われることを特徴とする請求項1乃至9いずれかに記載の酸化物薄膜トランジスタの製造方法に関する。
請求項12に係る発明は、請求項1乃至11いずれかに記載の製造方法にて製造される酸化物薄膜トランジスタに関する。
請求項13に係る発明は、金属酸化物薄膜を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら基板上に金属酸化物薄膜を形成する酸化物薄膜の製造方法であって、原料ガス流入口とガス排出口を有して前記原料ガス流入口とガス排出口との間に基板が配置される成膜室と、膜を形成するための原料ガスを供給する原料ガス供給手段と、薄膜形成用のエネルギーを供給するエネルギー供給手段とを備え、前記基板表面に沿う方向に前記原料ガスを流動させることにより基板の表面に膜を生成し、前記基板表面と前記成膜室の内壁との距離が0.1mm以上10.0mm以下の範囲の所定の距離であり、前記成膜室内の前記基板表面を流れる原料ガスの速度が、0.4m/sec以上4.0m/sec以下の範囲の所定の速度を達成できるファインチャネル(FC)構造を用いて、オゾン存在下で酸化物薄膜を形成することにより、酸化物薄膜の面内の組成分布を均一にすることを特徴とする酸化物薄膜の製造方法に関する。
請求項14に係る発明は、前記金属酸化物が多元系金属酸化物であることを特徴とする請求項13記載の酸化物薄膜の製造方法に関する。
請求項1に係る発明によれば、金属化合物を溶解した原料溶液を用いた薄膜作製手法に於いて、金属酸化物絶縁体からなるゲート絶縁膜を形成する工程が、成膜室にオゾンを導入しながら行われることにより、ゲート絶縁膜の誘電率の向上、密度の向上、表面ラフネスの改善という効果を奏することができる。また、高い破壊電界強度(EBD)を維持したまま低温でゲート絶縁膜を形成することができるので、処理が容易な製造方法とすることができる。
金属化合物を溶解した原料溶液を用いた薄膜作製手法に於いて、金属酸化物半導体からなるチャネル層を形成する工程が、成膜室にオゾンを導入しながら行われることにより、不純物量の軽減、密度の向上、欠陥量の軽減等に効果を奏することができる。
以上より、優れた特性を有するボトムゲート型の酸化物薄膜トランジスタを得ることができる。
請求項2に係る発明によれば、金属化合物を溶解した原料溶液を用いた薄膜作製手法に於いて、金属酸化物半導体からなるチャネル層を形成する工程が、成膜室にオゾンを導入しながら行われることにより、不純物量の軽減、密度の向上、欠陥量の軽減等に効果を奏することができる。
金属化合物を溶解した原料溶液を用いた薄膜作製手法に於いて、金属酸化物絶縁体からなるゲート絶縁膜を形成する工程が、成膜室にオゾンを導入しながら行われることにより、ゲート絶縁膜の誘電率の向上、密度の向上、表面ラフネスの改善という効果を奏することができる。また、高い破壊電界強度(EBD)を維持したまま低温でゲート絶縁膜を形成することができるので、処理が容易な製造方法とすることができる。
以上より、優れた特性を有するトップゲート型の酸化物薄膜トランジスタを得ることができる。
請求項3に係る発明によれば、金属化合物を溶解した原料溶液を用いた薄膜作製手法に於いて、前記ゲート絶縁膜を形成する工程が、前記成膜室にオゾンを導入しながら、金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した霧化された原料溶液を前記基板近傍で化学反応させることによって行われることにより、連続して薄膜を積層させることが可能であり、また適切な膜厚にするために数回に亘る処理を必要としないという効果を有する。
請求項4に係る発明によれば、金属化合物を溶解した原料溶液を用いた薄膜作製手法に於いて、前記チャネル層を形成する工程が、前記成膜室にオゾンを導入しながら、金属酸化物半導体を形成するのに必要な金属化合物を溶解した霧化された原料溶液を前記基板近傍で化学反応させることによって行われることにより、連続して薄膜を積層させることが可能であり、また適切な膜厚にするために数回に亘る処理を必要としないという効果を有する。
請求項5に係る発明によれば、前記金属酸化物半導体が、少なくとも亜鉛(Zn)を構成元素として含む金属酸化物半導体であることを特徴とする請求項1乃至4いずれかに記載の酸化物薄膜トランジスタの製造方法であることにより、優れた特性を有する酸化物薄膜トランジスタを製造することができる。
請求項6及び7に係る発明によれば、前記金属酸化物絶縁体あるいは金属酸化物半導体を形成するのに必要な金属化合物が、アセチルアセトナート化合物、酢酸化合物、塩化物、硫化物、硝酸化合物、アンモニウム化合物、炭酸化合物のうちのいずれかであることを特徴とする請求項1乃至5いずれかに記載の酸化物薄膜トランジスタの製造方法であることにより、金属酸化物絶縁体からなるゲート絶縁膜あるいは金属酸化物半導体からなるチャネル層を形成することができる。
請求項8に係る発明によれば、当該ファインチャネル(FC)構造を用いてオゾン存在下でゲート絶縁膜とチャネル層を形成することにより、場所により組成ムラが発生することがなく、酸化物薄膜トランジスタの面内組成を均一化することができる。
請求項9に係る発明によれば、ゲート絶縁膜を形成する工程及び/又はチャネル層を形成する工程が、大気圧下で行われることにより、環境への負荷を低減することができる。
請求項10に係る発明によれば、前記ゲート電極を形成する工程及びソース・ドレイン電極を形成する工程が、霧化された原料溶液を塗布させる、もしくは前記基板近傍で化学反応させることにより成膜する方法とフォトリソグラフィー法により行われることを特徴とする請求項1乃至9いずれかに記載の酸化物薄膜トランジスタの製造方法であることにより、全行程において大気圧下で処理が行われるので、環境に優しい製造法とすることができる。
請求項11に係る発明によれば、前記ゲート電極を形成する工程及びソース・ドレイン電極を形成する工程が、印刷法により行われることを特徴とする請求項1乃至9いずれかに記載の酸化物薄膜トランジスタの製造方法であることにより、全行程において大気圧下で処理が行われるので、環境に優しい製造法とすることができる。
請求項12に係る発明によれば、請求項1乃至11いずれかに記載の製造方法にて製造される酸化物薄膜トランジスタであることにより、優れた特性を有する酸化物薄膜トランジスタとすることができる。
請求項13及び14に係る発明によれば、当該ファインチャネル(FC)式ミストCVDシステムを用いてオゾン存在下で酸化物薄膜を形成することにより、場所により組成ムラが発生することがなく、面内組成が均一化された酸化物薄膜を作製することができる。
本発明の製造方法によって製造されるボトムゲート型の酸化物薄膜トランジスタの断面図例である。 本発明の製造方法において使用されるファインチャネル(FC)式ミストCVDシステムを示す図である。 原子間力顕微鏡(AFM)を用いて測定したO支援有りの場合のAlO薄膜の表面状態を示す図である。 原子間力顕微鏡(AFM)を用いて測定したO支援無しの場合のAlO薄膜の表面状態を示す図である。 AlO薄膜の破壊電界強度(EBD)と基板温度の関係を示すグラフである。 FT−IRによるAlO薄膜中の結合状態を示すグラフである。 ゲート絶縁膜(AlO)の比誘電率(κ)と基板温度の関係を示すグラフである。 X線反射率測定によるAlO薄膜の密度と基板温度の関係を示すグラフである。 IGZO薄膜の電気特性を示すグラフである。 比較例1の酸化TFTの伝達特性を示すグラフである。 比較例2の酸化TFTの伝達特性を示すグラフである。 比較例3の酸化TFTの伝達特性を示すグラフである。 実施例1の酸化TFTの伝達特性を示すグラフである。 比較例1(Oによるゲート絶縁膜の表面処理無し)と比較例2(Oによるゲート絶縁膜の表面処理有り)の、ストレス添加時間と、ドレイン電流を1nA流す事が可能なゲート電圧の推移を示すグラフである。 ファインチャネル(FC)式ミストCVDシステムのInlet(上流)、Center(中央)、Outlet(下流)部分における酸化物TFTの伝達特性を示すグラフである。 ファインチャネル(FC)式ミストCVDシステムのInlet(上流)、Center(中央)、Outlet(下流)部分の場所を示すための図である。 (a)比較例1、(b)実施例1、(c)実施例2に用いたIGZO薄膜を、エネルギー分散X線分光法(EDS)によって分析した面内組成分布を示すグラフである。
以下、本発明に係る酸化物薄膜トランジスタの製造方法及びその製造方法で製造される酸化物薄膜トランジスタについて説明する。
(実施形態1:ボトムゲート型の酸化物薄膜トランジスタの製造方法)
まず、ボトムゲート型の酸化物薄膜トランジスタの製造方法について説明する。
本発明のボトムゲート型の酸化物薄膜トランジスタ(以下、酸化物TFTということもある)の製造方法は、少なくとも以下の工程を備える。
(1)基板上にゲート電極を形成する工程
(2)金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記ゲート電極を被覆するように前記基板上に金属酸化物絶縁体からなるゲート絶縁膜を形成する工程
(3)金属酸化物半導体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記ゲート絶縁膜上に金属酸化物半導体からなるチャネル層を形成する工程
<工程1:ゲート電極形成工程>
図1は、本発明の製造方法によって製造されるボトムゲート型の酸化物薄膜トランジスタ(10)の断面図である。
まず、基板(1)上に、ゲート金属薄膜を形成し、次いでゲート金属薄膜にパターニングを施し、ゲート電極(2)を形成する。
基板(1)の材質としては、薄膜トランジスタに用いられる一般的な材質のものを使用することができ、ガラス、単結晶、セラミックス、樹脂等からなるものを使用することができる。具体的には例えば、青板硝子、パイレックス(登録商標)、無アルカリガラス、シリコン(Si)、サファイア単結晶(α−Al)、アルミナ(Al)、石英、酸化ガリウム単結晶(β−Ga)、ポリカーボネート(PC)、ポリメタクリル酸メチル(PMMA)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、環状ポリオレフィン樹脂等が用いられるがこれらに限定されない。
この中でも、本発明ではガラス(無アルカリガラス)が好適に用いられる。ガラスを基板とすることで、汎用性に優れた薄膜トランジスタとすることができる。
ゲート電極(2)の材料としては、薄膜トランジスタ分野において公知のものを広く採用することができ、特に限定されないが、Cu,Al,Cr,Ti,Mo,MoW,Ag,Au等の通常金属、及びITO,AZO,GZO等の透明導電酸化物(TCO)等を利用することができる。ITO,AZO,GZOを用いる場合は、霧化された原料溶液を熱などを加えて前記基板近傍で化学反応させることにより成膜する方法(ミスト化学気相成長CVD法)により作製することができる。
ゲート金属薄膜を形成する方法は、薄膜トランジスタ分野において公知の方法を採用することができ、特に限定されない。具体的には、スパッタリング法である。また、ミスト化学気相成長(CVD)法により膜を形成した後パターニングする方法、印刷法等を用いることができる。これらの方法は大気圧プロセスであるので、環境面で好ましい。
ゲート電極(2)のパターニング方法としては、公知の方法を用いることができる。具体的には例えば、フォトリソグラフィーである。
また、パターンを形成する際のエッチング方法としては、公知の方法を用いることができる。つまり、ウェットエッチングやドライエッチングによりパターンを形成することができる。
また、ウェットエッチング、ドライエッチングに限らず、その他のエッチング方法によりエッチングを施すことができる。例えば、エッチング液をミスト化し、このミストを用いてエッチングする方法が挙げられる(特開2011−181784号参照)。
パターニング方法(パターン作製条件)、パターンを形成する際のエッチング方法(エッチング条件)等は、パターン形状、成膜方法、薄膜を構成する化合物の種類に応じて適宜設定される。
<工程2:ゲート絶縁膜形成工程>
次いで、ゲート電極(2)を被覆するように基板(1)上にゲート絶縁膜(3)を形成する。
本発明において、ゲート絶縁膜(3)は金属酸化物からなる。金属酸化物としては、AlO(アルミナ)、SiO、HfO、ZrO、LaO、YO、GaO、MgO等のあらゆる金属酸化物絶縁体、金属酸化物誘電体を用いることができる。
ゲート絶縁膜(3)を形成する工程は、金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した原料溶液を用いて行う。なかでもミスト化学気相成長(CVD)法を用いるのが好ましい。尚、この工程は大気圧下で行うことが環境への負荷を考えると好ましいが、勿論雰囲気圧は必要に応じて変化させる事もできる。
ミストCVD法とは、具体的には、金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した原料溶液を超音波振動子や電界噴霧法などの手段を用いて霧化し、その霧化された原料溶液を搬送し、基板近傍で熱などを加えて化学反応を起こすことにより、ゲート絶縁膜を形成する。この時、整流器を用いて、霧化した原料溶液(ミスト)を含むガスを整流してもよい。
金属酸化物絶縁体を形成するのに必要な金属化合物は、特に限定されないが、アセチルアセトナート化合物、酢酸化合物、塩化物、硫化物、硝酸化合物、アンモニウム化合物、炭酸化合物を用いることができる。
溶媒についても、特に限定しないが、水、炭化水素化合物(アルコール、ケトン、エーテル、カルボン酸、芳香族)、酸性溶媒(塩酸、酢酸)、アルカリ性溶媒(アンモニア)、過酸化水素水や、それらの混合物などを用いる事ができる。特に、本実施例では、水とメタノールの混合物を用いた。
このミストCVD法としては、ファインチャネル(FC)式ミストCVDシステム、又は連続プロセスに対応したリニアソース(LS)式ミストCVDシステムを用いることができる。ファインチャネル(FC)式ミストCVDシステムとは、具体的には、原料ガス流入口とガス排出口を有して前記原料ガス流入口とガス排出口との間に基板が配置される成膜室と、膜を形成するための原料ガスを供給する原料ガス供給手段と、薄膜形成用のエネルギーを供給するエネルギー供給手段とを備え、前記基板表面に沿う方向に前記原料ガスを流動させることにより基板の表面に膜を生成し、前記基板表面と前記成膜室の内壁との距離が約0.1mm以上約10.0mm以下の範囲の所定の距離であり、前記成膜室内の前記基板表面を流れる原料ガスの速度が、約0.4m/sec以上約4.0m/sec以下の範囲の所定の速度である成膜装置のことをいい、このファインチャネル(FC)式ミストCVDシステムの詳細については、特開2005−307238号公報、特開2007−138230号公報に開示されている。リニアソース(LS)式ミストCVDシステムの詳細については、特開2007−254869号公報に開示されている。
ミストCVD法は大気圧(非真空)プロセスであるので、スパッタリング法等の真空プロセスのように真空ポンプが必要なく、故に環境に優しいという利点がある。
また、ゲート絶縁膜を形成する前に、オゾン(O)により基板を表面処理することが好ましい。これにより基板上の有機物を除去することができる。
このゲート絶縁膜形成工程は、成膜室にオゾンを導入しながらオゾン存在下で行われる。
オゾン(O)を成膜雰囲気に導入する(オゾン支援する)方法は特に限定されない。成膜雰囲気のオゾン濃度は特に限定されないが、10〜20000ppmが好ましい。図2に示すように、キャリアガス及び希釈ガスの通路にオゾン(O)の導入口を設けてそこからオゾン(O)を成膜雰囲気に導入することができる。
ゲート絶縁膜(3)の破壊電界強度(EBD)は、ゲート絶縁膜(3)(金属酸化物絶縁体薄膜)を形成する際の温度に依存する。通常、基板温度が400℃より低くなるとゲート絶縁膜(3)の破壊電界強度(EBD)は急激に低下する。しかし、オゾン(O)存在下にてゲート絶縁膜(3)を成膜すること(オゾン支援)により、基板温度が340℃程度であっても十分な破壊電界強度を得ることができる。しかも、その破壊電界強度は、O存在下にて作製した方が向上している。即ち、O支援により、ゲート絶縁膜形成工程の低温化および破壊電界強度の向上を達成することができる。
尚、破壊電界強度(EBD)は、1μA/cm流れる電界(V/cm)で定義される値である。
また、このオゾン支援により、ゲート絶縁膜(3)の誘電率を向上させることができる。これにより、絶縁性の高いゲート絶縁膜とすることができる。
さらに、このオゾン支援により、ゲート絶縁膜(3)の密度を向上させることができる。ゲート絶縁膜(3)の密度は、成膜温度が高い領域では密度が高く、成膜温度が低い領域では密度が低く、破壊電界強度(EBD)との相関が見られるが、オゾン支援により、一層の密度向上を達成することができる。
本発明のゲート絶縁膜形成工程においては、どの成膜温度域でも比較的平坦なゲート絶縁膜を得ることができるが、低温であるほど表面ラフネスが良くなる傾向がある。さらに、オゾン支援をすることで、ゲート絶縁膜(3)の表面ラフネスを改善することができ、平坦性がより優れたゲート絶縁膜(3)とすることができる。
ゲート絶縁膜生成後、工程の都合上、大気圧下で放置しておかなければならないような状況が生じたとき、ゲート絶縁膜(3)の表面をオゾン(O)で表面処理(界面処理)することが好ましい。
ゲート絶縁膜(3)は、AlO薄膜の場合、理想的には親水性である。
本発明者らは、上記方法にて形成したゲート絶縁膜(3)を、(a)室温で通常洗浄した場合、(b)室温、O雰囲気で5分間処理した場合、(c)300℃、Ar雰囲気で5分間処理した場合、(d)300℃、O雰囲気で5分間処理した場合の各々にて、ゲート絶縁膜(3)の表面の表面張力を調べた。その結果、上記条件(a)の場合はゲート絶縁膜(3)と蒸留水の接触角は50°であり、上記条件(b)の場合はこの接触角は29°であり、上記条件(c)の場合はこの接触角は8°であり、上記条件(d)の場合はこの接触角はほぼ0°であった。即ち、Oによりゲート絶縁膜(3)を表面処理することにより、ゲート絶縁膜(3)の親水性が向上することがわかった。
よって、本発明において、ゲート絶縁膜(3)の表面をオゾン(O)で表面処理を行うことが好ましい。これにより、ゲート絶縁膜(3)の親水性が向上し、超親水化する。
これは、大気圧下での放置により、ゲート絶縁膜表面に付着した有機物等の不純物がO処理により除去されるからである。
また、有機物の除去は、チャネル層(活性層)の初期成長状態を良くするため、チャネル層(活性層)の状態を向上させることが出来る。また、界面に存在する有機物等の不純物や凹凸、それらの存在によって発生する空隙は、電子をトラップする要因となる。これらの総合的な理由から、酸化物TFTの信頼性を向上させることができる。
<工程3:チャネル層形成工程>
次いで、ゲート絶縁膜(3)上に金属酸化物半導体薄膜を形成し、次いでその金属酸化物半導体薄膜にパターニングを施し、チャネル層(活性層)(4)を形成する。
チャネル層(4)を形成する金属酸化物半導体としては、IGZO(酸化インジウムガリウム亜鉛)、ZnO(酸化亜鉛)、ZTO(酸化亜鉛錫)、IZO(酸化インジウム亜鉛)、ITZO(酸化インジウム錫亜鉛)、SnO(酸化錫)、TiO(酸化チタン)、GaO(酸化ガリウム)等のあらゆる金属酸化物半導体を用いることができる。
チャネル層(4)を形成する工程は、金属酸化物半導体を形成するのに必要な金属化合物を溶解した原料溶液を用いて行う。なかでも、下層への影響の少ないミスト化学気相成長(CVD)法を用いるのが好ましい。尚、この工程は大気圧下で行うことが環境への負荷を考えると好ましいが、勿論雰囲気圧は必要に応じて変化させる事もできる。
具体的には、金属酸化物半導体を形成するのに必要な金属化合物を溶解した原料溶液を超音波振動子や電界噴霧法などの手段を用いて霧化し、その霧化された原料溶液を搬送し、基板近傍で熱などを加えて化学反応を起こすことにより、ゲート絶縁膜(3)上にチャネル層(4)を形成する。
金属酸化物半導体を形成するのに必要な金属化合物は、特に限定されないが、アセチルアセトナート化合物、酢酸化合物、塩化物、硫化物、硝酸化合物、アンモニウム化合物、炭酸化合物を用いることができる。
このミストCVD法としては、ファインチャネル(FC)式ミストCVDシステム、又はリニアソース(LS)式ミストCVDシステム等を用いることができる。このファインチャネル(FC)式ミストCVDシステム及びリニアソース(LS)式ミストCVDシステムの詳細については、上記ゲート絶縁膜形成工程の項で説明したとおりである。
チャネル層(4)のパターニング方法としては、公知の方法を用いることができる。具体的には例えば、フォトリソグラフィーである。
また、パターンを形成する際のエッチング方法としては、公知の方法を用いることができる。つまり、ウェットエッチングやドライエッチングによりパターンを形成することができる。
また、ウェットエッチング、ドライエッチングに限られず、この他のエッチング方法によりエッチングを施すことができる。例えば、エッチング液をミスト化し、このミストを用いてエッチングするミストエッチング法(上述)が挙げられる。
パターニング方法(パターン作製条件)、パターンを形成する際のエッチング方法(エッチング条件)等は、パターン形状、成膜方法、薄膜を構成する化合物の種類に応じて適宜設定される。
このチャネル層形成工程もまた、ゲート絶縁膜と同様にオゾン存在下で行われる。
オゾン(O)を成膜雰囲気に導入する(オゾン支援する)方法及びオゾン濃度は、ゲート絶縁膜形成工程と同様である。
このオゾン支援は、不純物量の軽減、密度の向上、欠陥量の軽減等に寄与する。
ゲート絶縁膜形成工程とチャネル層形成工程において、ファインチャネル(FC)式ミストCVDシステムを用いた場合、両工程においてO支援無しで作製した酸化物TFTは、上流から下流にかけてその特性が異なる。これは、ファインチャネル(FC)を用いると上流から下流に向けて組成ムラが発生する為であると考えられる。ファインチャネル(FC)は、単元材料を用いた場合均質な薄膜を作製する事が出来るが、今回のような多元材料の場合、反応の観点から組成の場所依存を避けることは出来無い。
一方で、両工程においてO支援を行うことにより、O支援無しの場合に見られた場所依存が見られなくなる。これは、Oが表面に吸着することにより、反応空間内に過剰に存在する原料の薄膜成長反応を抑制することが出来る為、もしくは、原料の表面への吸着確率を均一にする事が出来る為等の理由により、各成分の表面反応速度を一定に保つ効果があると考えられる。
<工程4:ソース・ドレイン電極形成工程>
次いで、チャネル層(4)上にソース・ドレイン電極金属薄膜を形成し、次いでソース・ドレイン電極金属薄膜にパターニングを施し、ソース電極(5)とドレイン電極(6)を形成する。
ソース・ドレイン電極金属薄膜を形成する方法は、薄膜トランジスタ分野において公知の方法を採用することができ、特に限定されないが、ミストCVD法により膜形成後パターニングする方法や印刷法を用いることができる。これらの方法は大気圧プロセスであるので、環境面で好ましい。
ソース電極(5)及びドレイン電極(6)の材料としては、薄膜トランジスタ分野において公知のものを広く採用することができ、特に限定されない。
ソース電極(5)及びドレイン電極(6)のパターニング方法としては、公知の方法を用いることができる。具体的には例えば、フォトリソグラフィーである。
また、パターンを形成する際のエッチング方法としては、公知の方法を用いることができる。つまり、ウェットエッチングやドライエッチングによりパターンを形成することができる。
また、ウェットエッチング、ドライエッチングに限らず、その他のエッチング方法によりエッチングを施すことができる。例えば、エッチング液をミスト化し、このミストを用いてエッチングする方法が挙げられる。
パターニング方法(パターン作製条件)、パターンを形成する際のエッチング方法(エッチング条件)等は、パターン形状、成膜方法、薄膜を構成する化合物の種類に応じて適宜設定される。
ソース・ドレイン電極形成前後に、保護(パッシベーション)膜を作製してもよい。パッシベーション膜の材料としては、薄膜トランジスタ分野において公知のものを広く採用することができ、特に限定されない。
また、チャネル層(4)を熱処理することが好ましい。熱処理は、200〜400℃、2分間以上、安定させるためには1時間程度行うのが好ましい。
チャネル層(4)を熱処理することにより、チャネル層(4)の特性を向上させることができる。
本実施例では、還元処理により酸化物TFTの駆動を確認した。還元処理では、H等の還元ガスを用いることができるが、安全のため、NとHの混合気体を用いるのが好ましい。この場合、Hの混合率は1−5%程度とするとよい。
上記工程1〜4を経ることにより、電界効果移動度(μlin)が7.0以上、サブスレッショルド係数(S)が0.3程度、ヒステリシス(ΔV)が0.6以下である酸化物薄膜トランジスタを得ることができる。
(実施形態2:トップゲート型の酸化物薄膜トランジスタの製造方法)
次に、トップゲート型の酸化物薄膜トランジスタの製造方法について説明する。
本発明のトップゲート型の酸化物薄膜トランジスタの製造方法は、少なくとも以下の工程を備える。
(1)金属酸化物半導体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら基板上に金属酸化物半導体からなるチャネル層を形成する工程
(2)金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記チャネル層を被覆するように金属酸化物絶縁体からなるゲート絶縁膜を形成する工程
(3)ゲート電極を前記ゲート絶縁膜上に形成する工程
これにより、トップゲート型の酸化物薄膜トランジスタを作製することができる。
これら各工程における成膜方法は、実施形態1のボトムゲート型の酸化物薄膜トランジスタと同様である。
以下の実施例に基づいてさらに詳細に説明するが、本発明に係る酸化物薄膜トランジスタ及びその製造方法は、これらに限定されるものではない。
<ゲート絶縁膜形成におけるオゾン支援による効果の評価>
ゲート絶縁膜形成工程におけるオゾン支援による効果を評価するために、AlO薄膜を作製した。膜厚は、破壊電界強度測定用として50nm程度、FT−IR測定用に200nm程度に揃えた。AlO薄膜作製には、図2に示すファインチャネル(FC)式ミストCVDシステムを用いた。AlO薄膜の作製条件を下記表1に示す。
このAlO薄膜成膜時のO支援の有無による特性の違いを評価した。
図3,4は、原子間力顕微鏡(AFM)を用いて測定したAlO薄膜の表面状態を示す図であり、図3がO支援有り、図4がO支援無しの時の写真である。
支援有りの場合、O支援無しの場合ともに、どの温度域でも比較的平坦な薄膜を得ることができたが、基板温度が低温であるほど表面ラフネスが良くなる傾向が見られた。また、ピンホールなどは見られなかった。
表面ラフネスを比較すると、O支援有りの場合の方がO支援無しの場合に比べ、RMSが小さく平坦性に優れていた。
図5は、AlO薄膜の破壊電界強度(EBD)と基板温度の関係を示すグラフである。
支援無しの場合は、ゲート絶縁膜(AlO)の破壊電界強度(EBD)は400℃未満で低下した。一方、O支援有りの場合は、340℃でも破壊電界強度(EBD)が下がらずに、高い値を維持した。そして、O支援無しに比べOを支援することにより、破壊電界強度(EBD)の向上(>7MV/cmから>8MV/cm)が見られた。
また、Oの代わりにアンモニア(NH)を用いた場合も確認したところ、効果はさほど見られなかった。
図6は、FT−IRによるAlO薄膜中の結合状態を示すグラフである。
支援無しの場合は、350℃以下においてOH基起因の振動が確認されるが、O支援により、350℃ではOH基起因の振動が見られなくなった。
図7は、AlO薄膜の比誘電率(κ)と基板温度の関係を示すグラフである。
一般に報告されているAlO薄膜の比誘電率の値は、6−9程度であるが、上記方法で作製したAlO薄膜は充分にその特性を保っている。
支援無しの場合は、比誘電率(κ)は>6であるが、O支援有りの場合は、比誘電率(κ)は>8であり、O支援によりゲート絶縁膜(AlO)の誘電率の向上が見られた。
X線反射率測定によりAlO薄膜の密度を求めた。下記表2はAlO薄膜の密度と基板温度の関係を示す表であり、図8はそのグラフである。
基板温度が高い領域では密度が高く、基板温度が低い領域では密度が低くなった。即ち、破壊電界強度(EBD)の高さと相関が見られた。
そして、O支援により、一層の密度向上が確認された。
<チャネル層(活性層)形成工程におけるオゾン支援による効果の評価>
チャネル層(活性層)形成工程におけるオゾン支援による効果を評価するために、酸化インジウムガリウム亜鉛(IGZO)薄膜を作製した。IGZO薄膜作製には、図2に示すファインチャネル型ミストCVDシステムを用いた。IGZO薄膜の作製条件を下記表3に示す。
このIGZO薄膜成膜時のO支援の有無による特性の違いを評価した。
図9は、IGZO薄膜の電気特性を示すグラフである。
支援有りの場合と無しの場合を比較すると、O支援有りの場合の方が電子密度が低下した。また、移動度の低下も見られたが、電子密度が少なすぎるためであると思われる。
この結果から、O支援により薄膜中への不純物量が低下していると考えられる。組成分析(SIMS)を行ったところ、O支援により薄膜中の不純物濃度が低下していることが確認された。下記表4はその結果である。
実施例1
まずスパッタリング法(150℃)により、ガラス基板Eagle−XG(コーニング社製)上に膜厚50nmのゲート(クロム(Cr))電極を配線した。
次いで、下記表5の作製条件でミストCVD法により、ゲート電極を被覆するように基板上にゲート絶縁膜(AlO)を作製し、このゲート絶縁膜(AlO)を300℃、O雰囲気で5分間、表面処理した。
次いで、下記表6の作製条件でミストCVD法により、上記方法にて形成したゲート絶縁膜上にチャネル層(活性層)(IGZO)を作製した。その後フォトレジストによりチャネル層(活性層)をパターン形成した。尚、これまでのプロセスによるパターン形成は全てウェットエッチングを用いた。その後、スパッタリングでソース・ドレイン(酸化インジウム錫(ITO))電極を配線した。この時ソース・ドレイン電極はリフトオフプロセスによりパターン形成した。
最後にチャネル層(活性層)を還元処理するために、HとNの混合ガス雰囲気(H(5%)+N)下350℃にて1時間熱処理をした。
実施例2
実施例1とは、溶質として用いたInとGaとZn原料の混合比を、In:Ga:Zn=3:2:2としたこと以外は同じ条件で作製したサンプルを実施例2とした。
比較例1
実施例1とは、ゲート絶縁膜(AlO)形成工程及びチャネル層(IGZO)形成工程の両方においてO支援を行わなかったこと、Oによるチャネル層(IGZO)の表面処理を行わなかったこと、及びゲート絶縁膜(AlO)形成工程における基板温度を430℃としたこと以外は同じ条件で作製したサンプルを比較例1とした。
比較例2
実施例1とは、ゲート絶縁膜(AlO)形成工程及びチャネル層(IGZO)形成工程の両方においてO支援を行わなかったこと、及びゲート絶縁膜(AlO)形成工程における基板温度を430℃としたこと以外は同じ条件で作製したサンプルを比較例2とした。
比較例3
実施例1とは、チャネル層(IGZO)形成工程においてO支援を行わなかったこと以外は同じ条件で作製したサンプルを比較例3とした。
実施例1及び比較例1−3の酸化物TFTの伝達特性を下記表7に示す。図10は比較例1、図11は比較例2、図12は比較例3、図13は実施例1の伝達特性を示すグラフである。
比較例1と比較例2を比較すると、Oによるゲート絶縁膜の表面処理を行ったことにより、ヒステリシス(ΔV)が大きく低減していることがわかる。
比較例2と比較例3を比較すると、ゲート絶縁膜形成工程におけるO支援により、移動度(μ)が改善していることがわかる。
比較例3と実施例1を比較すると、ゲート絶縁膜形成工程及びチャネル層(活性層)形成工程の両方におけるO支援により、移動度(μ)、サブスレッショルド係数(S)及びヒステリシス(ΔV)が改善していることがわかる。
図14は、比較例1(Oによるゲート絶縁膜の表面処理無し)と比較例2(Oによるゲート絶縁膜の表面処理有り)の、ストレス添加時間と、ドレイン電流を1nA流す事が可能なゲート電圧の推移を示すグラフである。この結果によれば、Oによる界面処理により信頼性の点で効果が見られている。
図15は、ファインチャネル(FC)式ミストCVDシステムのInlet、Center、Outlet部分におけるゲート電流・ドレイン電流とゲート電圧の関係を示すグラフである。図16はこのInlet(上流)、Center(中央)、Outlet(下流)部分の場所を示すための図である。右図の30/45、45/45は、チャネル層のW(幅)/L(長さ)を示している。図17は、(a)比較例1、(b)実施例1、(c)実施例2に用いたIGZO薄膜を、エネルギー分散X線分光法(EDS)によって分析した面内組成分布を示すグラフである。
支援無しで作製した酸化物TFT(比較例2)では、上流から下流にかけてその特性が異なる。これは、図17(a)に示すように、ファインチャネル(FC)を用いると上流から下流に向けて組成ムラが発生する為であると考えられる。ファインチャネル(FC)は、単元材料を用いた場合均質な薄膜を作製する事が出来るが、今回のような多元材料の場合、反応の観点から組成の場所依存を避けることは出来無い。
一方で、O支援有りの場合、O支援無しの場合に見られた場所依存が見られなくなっている。これは、図17(b)、(c)に示すように、Oを用いる事で組成ムラが無くなっている為であると考えられる。それは組成比を変えても同様である。Oを用いる事で組成ムラが無くなっている理由としては、Oが表面に吸着する為、もしくは、原料の表面への吸着確率を均一にする事が出来る為、反応空間内に過剰に存在する原料の薄膜成長反応を抑制することが出来る等の理由が考えられる。つまり各成分の表面反応速度を一定に保つ効果があると考えられる。
本発明は、ディスプレイの表示を制御するためのデバイスに好適に利用されるものである。現在の電子デバイスは、真空プロセスで作製させるものが一般である。本技術は、実用化を目指した薄膜トランジスタ作製プロセスの大気圧プロセス転換として、その第一歩といえ、今後の技術革新により、様々な電子デバイスへの適用が期待でき、重要視される事となる特許である。
1:基板
2:ゲート電極
3:ゲート絶縁膜
4:チャネル層(活性層)
5:ソース電極
6:ドレイン電極
10:ボトムゲート型酸化物薄膜トランジスタ

Claims (14)

  1. 基板上にゲート電極を形成する工程と、
    金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記ゲート電極を被覆するように前記基板上に金属酸化物絶縁体からなるゲート絶縁膜を形成する工程と、
    金属酸化物半導体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記ゲート絶縁膜上に金属酸化物半導体からなるチャネル層を形成する工程と、を少なくとも備えることを特徴とする酸化物薄膜トランジスタの製造方法。
  2. 金属酸化物半導体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら基板上に金属酸化物半導体からなるチャネル層を形成する工程と、
    金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら前記チャネル層を被覆するように金属酸化物絶縁体からなるゲート絶縁膜を形成する工程と、
    ゲート電極を前記ゲート絶縁膜上に作製する工程と、を少なくとも備えることを特徴とする酸化物薄膜トランジスタの製造方法。
  3. 前記ゲート絶縁膜を形成する工程が、前記成膜室にオゾンを導入しながら、金属酸化物絶縁体を形成するのに必要な金属化合物を溶解した霧化された原料溶液を前記基板近傍で化学反応させることにより、ゲート絶縁膜を形成する工程であることを特徴とする請求項1又は2に記載の酸化物薄膜トランジスタの製造方法。
  4. 前記チャネル層を形成する工程が、前記成膜室にオゾンを導入しながら、金属酸化物半導体を形成するのに必要な金属化合物を溶解した霧化された原料溶液を前記基板近傍で化学反応させることにより、チャネル層を形成する工程であることを特徴とする請求項1乃至3いずれかに記載の酸化物薄膜トランジスタの製造方法。
  5. 前記金属酸化物半導体が、少なくとも亜鉛(Zn)を構成元素として含む金属酸化物半導体であることを特徴とする請求項1乃至4いずれかに記載の酸化物薄膜トランジスタの製造方法。
  6. 前記金属酸化物絶縁体を形成するのに必要な金属化合物が、アセチルアセトナート化合物、酢酸化合物、塩化物、硫化物、硝酸化合物、アンモニウム化合物、炭酸化合物のうちのいずれかであることを特徴とする請求項1乃至5いずれかに記載の酸化物薄膜トランジスタの製造方法。
  7. 前記金属酸化物半導体を形成するのに必要な金属化合物が、アセチルアセトナート化合物、酢酸化合物、塩化物、硫化物、硝酸化合物、アンモニウム化合物、炭酸化合物のうちのいずれかであることを特徴とする請求項1乃至6いずれかに記載の酸化物薄膜トランジスタの製造方法。
  8. 原料ガス流入口とガス排出口を有して前記原料ガス流入口とガス排出口との間に基板が配置される成膜室と、膜を形成するための原料ガスを供給する原料ガス供給手段と、薄膜形成用のエネルギーを供給するエネルギー供給手段とを備え、前記基板表面に沿う方向に前記原料ガスを流動させることにより基板の表面に膜を生成し、前記基板表面と前記成膜室の内壁との距離が0.1mm以上10.0mm以下の範囲の所定の距離であり、前記成膜室内の前記基板表面を流れる原料ガスの速度が、0.4m/sec以上4.0m/sec以下の範囲の所定の速度を達成できるファインチャネル(FC)構造を用いることを特徴とする請求項1乃至7いずれかに記載の酸化物薄膜トランジスタの製造方法。
  9. 前記ゲート絶縁膜を形成する工程及び/又は前記チャネル層を形成する工程が、大気圧下で行われることを特徴とする請求項1乃至8いずれかに記載の酸化物薄膜トランジスタの製造方法。
  10. 前記ゲート電極を形成する工程及びソース・ドレイン電極を形成する工程が、霧化された原料溶液を塗布させる、もしくは前記基板近傍で化学反応させることにより成膜する方法とフォトリソグラフィー法により行われることを特徴とする請求項1乃至9いずれかに記載の酸化物薄膜トランジスタの製造方法。
  11. 前記ゲート電極を形成する工程及びソース・ドレイン電極を形成する工程が、印刷法により行われることを特徴とする請求項1乃至9いずれかに記載の酸化物薄膜トランジスタの製造方法。
  12. 請求項1乃至11いずれかに記載の製造方法にて製造される酸化物薄膜トランジスタ。
  13. 金属酸化物薄膜を形成するのに必要な金属化合物を溶解した原料溶液を用いて、成膜室にオゾンを導入しながら基板上に金属酸化物薄膜を形成する酸化物薄膜の製造方法であって、
    原料ガス流入口とガス排出口を有して前記原料ガス流入口とガス排出口との間に基板が配置される成膜室と、膜を形成するための原料ガスを供給する原料ガス供給手段と、薄膜形成用のエネルギーを供給するエネルギー供給手段とを備え、前記基板表面に沿う方向に前記原料ガスを流動させることにより基板の表面に膜を生成し、前記基板表面と前記成膜室の内壁との距離が0.1mm以上10.0mm以下の範囲の所定の距離であり、前記成膜室内の前記基板表面を流れる原料ガスの速度が、0.4m/sec以上4.0m/sec以下の範囲の所定の速度を達成できるファインチャネル(FC)構造を用いて、オゾン存在下で酸化物薄膜を形成することにより、酸化物薄膜の面内の組成分布を均一にすることを特徴とする酸化物薄膜の製造方法。
  14. 前記金属酸化物が多元系金属酸化物であることを特徴とする請求項13記載の酸化物薄膜の製造方法。
JP2013023862A 2013-02-08 2013-02-08 オゾン支援による高品質均質金属酸化物薄膜作製技術、及び、該薄膜作製技術による酸化物薄膜トランジスタの製造方法 Active JP6103633B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013023862A JP6103633B2 (ja) 2013-02-08 2013-02-08 オゾン支援による高品質均質金属酸化物薄膜作製技術、及び、該薄膜作製技術による酸化物薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013023862A JP6103633B2 (ja) 2013-02-08 2013-02-08 オゾン支援による高品質均質金属酸化物薄膜作製技術、及び、該薄膜作製技術による酸化物薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2014154734A true JP2014154734A (ja) 2014-08-25
JP6103633B2 JP6103633B2 (ja) 2017-03-29

Family

ID=51576292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013023862A Active JP6103633B2 (ja) 2013-02-08 2013-02-08 オゾン支援による高品質均質金属酸化物薄膜作製技術、及び、該薄膜作製技術による酸化物薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP6103633B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207911A (ja) * 2015-04-27 2016-12-08 国立大学法人京都大学 成膜方法
WO2017110953A1 (ja) * 2015-12-24 2017-06-29 株式会社Flosfia 成膜方法
JP2018076567A (ja) * 2016-11-10 2018-05-17 株式会社Flosfia 積層体の製造方法および積層体
JP2019033142A (ja) * 2017-08-04 2019-02-28 高知県公立大学法人 深紫外発光素子およびその製造方法
WO2023085055A1 (ja) * 2021-11-10 2023-05-19 信越化学工業株式会社 下地基板及び単結晶ダイヤモンド積層基板並びにそれらの製造方法
WO2023238746A1 (ja) * 2022-06-07 2023-12-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP7432904B2 (ja) 2019-04-12 2024-02-19 信越化学工業株式会社 酸化ガリウム半導体膜及び原料溶液
WO2024053384A1 (ja) * 2022-09-07 2024-03-14 信越化学工業株式会社 下地基板及び単結晶ダイヤモンド積層基板並びにそれらの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005307238A (ja) * 2004-04-19 2005-11-04 Shizuo Fujita 成膜方法及び成膜装置
WO2009028453A1 (ja) * 2007-08-31 2009-03-05 Konica Minolta Holdings, Inc. 薄膜トランジスタ
WO2010035312A1 (ja) * 2008-09-24 2010-04-01 東芝三菱電機産業システム株式会社 酸化亜鉛膜(ZnO)または酸化マグネシウム亜鉛膜(ZnMgO)の成膜方法および酸化亜鉛膜または酸化マグネシウム亜鉛膜の成膜装置
JP2010182852A (ja) * 2009-02-05 2010-08-19 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法及び薄膜トランジスタ
WO2010122629A1 (ja) * 2009-04-20 2010-10-28 東芝三菱電機産業システム株式会社 金属酸化膜の成膜方法、金属酸化膜および金属酸化膜の成膜装置
WO2011027425A1 (ja) * 2009-09-02 2011-03-10 東芝三菱電機産業システム株式会社 金属酸化膜の成膜方法、金属酸化膜および金属酸化膜の成膜装置
JP2013028480A (ja) * 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005307238A (ja) * 2004-04-19 2005-11-04 Shizuo Fujita 成膜方法及び成膜装置
WO2009028453A1 (ja) * 2007-08-31 2009-03-05 Konica Minolta Holdings, Inc. 薄膜トランジスタ
WO2010035312A1 (ja) * 2008-09-24 2010-04-01 東芝三菱電機産業システム株式会社 酸化亜鉛膜(ZnO)または酸化マグネシウム亜鉛膜(ZnMgO)の成膜方法および酸化亜鉛膜または酸化マグネシウム亜鉛膜の成膜装置
JP2010182852A (ja) * 2009-02-05 2010-08-19 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法及び薄膜トランジスタ
WO2010122629A1 (ja) * 2009-04-20 2010-10-28 東芝三菱電機産業システム株式会社 金属酸化膜の成膜方法、金属酸化膜および金属酸化膜の成膜装置
WO2011027425A1 (ja) * 2009-09-02 2011-03-10 東芝三菱電機産業システム株式会社 金属酸化膜の成膜方法、金属酸化膜および金属酸化膜の成膜装置
JP2013028480A (ja) * 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207911A (ja) * 2015-04-27 2016-12-08 国立大学法人京都大学 成膜方法
WO2017110953A1 (ja) * 2015-12-24 2017-06-29 株式会社Flosfia 成膜方法
JP2018076567A (ja) * 2016-11-10 2018-05-17 株式会社Flosfia 積層体の製造方法および積層体
JP2019033142A (ja) * 2017-08-04 2019-02-28 高知県公立大学法人 深紫外発光素子およびその製造方法
JP7082390B2 (ja) 2017-08-04 2022-06-08 高知県公立大学法人 深紫外発光素子およびその製造方法
JP7432904B2 (ja) 2019-04-12 2024-02-19 信越化学工業株式会社 酸化ガリウム半導体膜及び原料溶液
WO2023085055A1 (ja) * 2021-11-10 2023-05-19 信越化学工業株式会社 下地基板及び単結晶ダイヤモンド積層基板並びにそれらの製造方法
WO2023238746A1 (ja) * 2022-06-07 2023-12-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
WO2024053384A1 (ja) * 2022-09-07 2024-03-14 信越化学工業株式会社 下地基板及び単結晶ダイヤモンド積層基板並びにそれらの製造方法

Also Published As

Publication number Publication date
JP6103633B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
JP6103633B2 (ja) オゾン支援による高品質均質金属酸化物薄膜作製技術、及び、該薄膜作製技術による酸化物薄膜トランジスタの製造方法
Furuta et al. Electrical properties of the thin-film transistor with an indium–gallium–zinc oxide channel and an aluminium oxide gate dielectric stack formed by solution-based atmospheric pressure deposition
Huang et al. High-mobility solution-processed tin oxide thin-film transistors with high-κ alumina dielectric working in enhancement mode
Liu et al. Fully Solution-Processed Low-Voltage Aqueous In2O3 Thin-Film Transistors Using an Ultrathin ZrO x Dielectric
Han et al. Low-temperature, high-performance, solution-processed indium oxide thin-film transistors
Xu et al. Aqueous solution-deposited gallium oxide dielectric for low-temperature, low-operating-voltage indium oxide thin-film transistors: a facile route to green oxide electronics
Bukke et al. Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis
Bukke et al. Remarkable increase in field effect mobility of amorphous IZTO thin-film transistors with purified ZrO x gate insulator
Xu et al. Solution-processed yttrium oxide dielectric for high-performance IZO thin-film transistors
Tan et al. The annealing effects on the properties of solution-processed alumina thin film and its application in TFTs
Chen et al. ZnO bilayer thin film transistors using H2O and O3 as oxidants by atomic layer deposition
Song et al. Comparative study of Nb 2 O 5, NbLaO, and La 2 O 3 as gate dielectric of InGaZnO thin-film transistor
Islam et al. Solution-processed la alloyed ZrO x high-k dielectric for high-performance ZnO thin-film transistors
Liu et al. Room-temperature fabrication of ultra-thin ZrOx dielectric for high-performance InTiZnO thin-film transistors
Bukke et al. Improvement of metal-oxide films by post atmospheric Ar/O2 plasma treatment for thin film transistors with high mobility and excellent stability
Kim et al. The impact of plasma-enhanced atomic layer deposited ZrSiOx insulators on low voltage operated In-Sn-Zn-O thin film transistors
Gao et al. High Mobility Solution-Processed Hafnium Indium Zinc Oxide TFT With an Al-Doped ${\rm ZrO} _ {2} $ Gate Dielectric
Saha et al. Performance improvement for spray-coated ZnO TFT by F doping with spray-coated Zr–Al–O gate insulator
Wei et al. High-performance spin-coated aluminum oxide dielectric fabricated by a simple oxygen plasma-treatment process
Guo et al. Surface functionalization toward top-gated monolayer MoS2 field-effect transistors with ZrO2/Al2O3 as composite dielectrics
Furuta et al. High-performance solution-processed InGaZnO thin-film transistor fabricated by ozone-assisted atmospheric pressure mist deposition
Kim et al. Strontium doping effects on the characteristics of solution-processed aluminum oxide dielectric layer and its application to low-voltage-operated indium-gallium-zinc-oxide thin-film transistors
Kim et al. Photoactivated high-k lanthanum oxide-aluminum oxide (La2O3–Al2O3) alloy-type gate dielectrics for low-voltage-operating flexible transistors
Guan et al. Ultra-thin top-gate insulator of atomic-layer-deposited HfOx for amorphous InGaZnO thin-film transistors
Zhang et al. Full-solution-processed high mobility zinc-tin-oxide thin-film-transistors

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170223

R150 Certificate of patent or registration of utility model

Ref document number: 6103633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250