KR102093415B1 - 금속산화물 박막을 포함하는 트랜지스터 제조 방법 - Google Patents

금속산화물 박막을 포함하는 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR102093415B1
KR102093415B1 KR1020170078793A KR20170078793A KR102093415B1 KR 102093415 B1 KR102093415 B1 KR 102093415B1 KR 1020170078793 A KR1020170078793 A KR 1020170078793A KR 20170078793 A KR20170078793 A KR 20170078793A KR 102093415 B1 KR102093415 B1 KR 102093415B1
Authority
KR
South Korea
Prior art keywords
thin film
metal oxide
oxide thin
metal precursor
transistor
Prior art date
Application number
KR1020170078793A
Other languages
English (en)
Other versions
KR20180138500A (ko
Inventor
김진영
브라이트 제임스 워커
허정우
박송이
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020170078793A priority Critical patent/KR102093415B1/ko
Publication of KR20180138500A publication Critical patent/KR20180138500A/ko
Application granted granted Critical
Publication of KR102093415B1 publication Critical patent/KR102093415B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 트랜지스터 제조방법에 관한 것으로, 보다 상세하게는 저온 용액 공정을 통해 표면 거칠기가 낮은 금속산화물 박막을 포함한 트랜지스터 제조방법이 제공된다.

Description

금속산화물 박막을 포함하는 트랜지스터 제조 방법 {Method for preparing transistor containing metal oxide thin film}
본 발명은 트랜지스터 제조 방법에 관한 것이며, 더욱 상세하게는 금속산화물 박막을 포함하는 트랜지스터 제조 방법에 관한 것이다.
전계 효과 트랜지스터 중 박막 트랜지스터(Thin film transistor, TFT)는 반도체 및 절연성 소재의 박막을 포함하고 있으며 게이트(Gate), 드레인(Drain), 소스(Source)의 세 단자를 가진 소자이다. 박막 트랜지스터의 주된 기능은 게이트에 인가하는 전압을 조절하여 드레인과 소스 전극 사이에 흐르는 전류를 제어하는 스위칭 동작이다. 이러한 박막 트랜지스터의 응용 분야로는 센서, 광 소자, 디스플레이의 화소 스위칭 소자 등이 있다.
박막 트랜지스터의 구성 중 절연막은 반도체막과 계면을 형성하며 절연막의 계면 특성에 따라 박막 트랜지스터의 소자 특성이 달라진다. 박막 트랜지스터가 우수한 소자 특성을 나타내기 위해서는 매끄러운 표면을 갖는 표면 거칠기가 낮은 절연막이 형성되어야 한다.
기존의 박막 트랜지스터는 대부분 비정질 실리콘 박막을 절연막으로 사용하였다. 이러한 비정질 실리콘은 유리 기판상에 대면적으로 용이하게 제조할 수 있는 장점을 가지고 있다. 그러나, 비정질 실리콘은 채널 내 전하이동도가 낮아 초고해상도를 구현하는 것이 불가능하다. 따라서, 이러한 문제를 해결할 수 있는 소재로 산화물 반도체에 대한 연구가 진행되고 있다.
산화물 반도체는 매우 우수한 전하이동도를 가지며, 저온 공정이 가능하기 때문에 플렉서블 기판에 적용이 가능하다. 산화물 반도체의 제조 방법으로는, 화학기상증착(Chemical vapor deposition, CVD), 스퍼터링(Sputtering), 원자층 증착(Atomic layer deposition, ALD)과 같은 진공 공정 또는 전구체 용액을 이용한 스핀코팅(Spin coating), 잉크젯 프린팅(Inkjet printing)법과 같은 용액 공정이 연구되고 있다.
진공 공정은 산화물 소결체를 타겟으로 이용하는 것이 일반적이며 제조된 박막이 균일하게 성장하는 장점이 있다. 그러나 이러한 진공 공정은 고가의 진공장비를 필요로 하기 때문에 가격 경쟁력 측면에서 불리하다는 문제점이 있다.
한편, 용액 공정은 상기 진공 공정보다 경제적이며, 대면적 제조가 빠른 시간 내 가능하다는 장점이 있다.
종래 용액 공정은 졸겔법, 콜로이드 입자법 등을 사용하고 있으며, 대부분 400 ℃ 이상의 열처리 공정이 필요하다. 또한, 전구체 용액의 조성물로 금속전구체 및 용매 이외에 표면 거칠기가 낮은 박막을 제조하기 위한 첨가제로 안정화제가 포함될 경우, 상기 첨가제에 존재하는 유기물을 제거하기 위해 별도의 열처리과정을 수반해야 한다는 단점이 있다. 이에 따라 첨가제를 포함하지 않는 전구체 용액의 조성이 연구되었으나 표면 거칠기가 상대적으로 높고 박막 제조과정에서 생성된 부산물을 제거하기 위해 400 ℃ 이상의 별도의 열처리 과정이 필요한 실정이다.
따라서, 첨가제를 포함하지 않으면서 금속산화물 박막의 표면 거칠기를 낮추고, 금속산화물 박막을 형성한 이후에 별도의 열처리 과정을 수반하지 않는 금속산화물 박막 제조 공정이 필요하다.
등록특허공보 제10-1567809호
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 금속전구체용액 내 첨가제를 포함하지 않으면서 잔류 용매 또는 부산물을 제거하기 위한 별도의 열처리 과정을 수반하지 않는 금속산화물 박막을 포함하는 트랜지스터 제조방법을 제공하는데 목적이 있다. 이에 따라 열처리 공정 비용 및 제조시간을 감축시킬 수 있다. 또한, 본 발명은 금속산화물 박막을 포함하는 트랜지스터 제조방법을 통해 표면 거칠기가 낮은 금속산화물 박막을 구현할 수 있고, 이를 통해 전하이동도 및 점멸비가 우수하고 문턱 전압이 낮은 트랜지스터를 제공하는데 다른 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 금속산화물 박막을 포함하는 트랜지스터 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 금속산화물을 포함하는 트랜지스터 제조방법은 (1) 금속전구체와 용매를 혼합하여 금속전구체용액을 제조하는 단계; (2) 상기 금속전구체용액을 1차 열처리하는 단계; (3) 열처리를 수행한 금속전구체용액을 게이트 상에 처리하는 단계; 및 (4) 게이트 상에 처리한 금속전구체용액을 2차 열처리하여 금속산화물 박막을 형성하는 단계;를 포함할 수 있다.
또한, 상기 금속전구체는 하프늄 이소프로폭사이드 이소프로판올 착물(Hafnium isopropoxide isopropanol adduct), 지르코늄 이소프로폭사이드 이소프로판올 착물(zirconium isopropoxide isopropanol complex) 또는 탄탈륨 에톡사이드(tantalum ethoxide)일 수 있다.
또한, 상기 테트라하이드로퓨란, 에탄올, 메탄올, 다이그라임(diglyme), 2-메톡시에탄올 중에서 선택된 1종을 포함할 수 있다.
또한, 상기 용매는 2-메톡시에탄올 일 수 있다.
또한, 상기 (2)단계는 불활성 기체 분위기 및 70 내지 90 ℃의 온도에서 수행될 수 있다.
또한, 상기 (3)단계는 불활성 기체 분위기에서 회전속도 2000 내지 4000rpm으로 스핀코팅하여 수행될 수 있다.
또한, 상기 (4)단계는 대기 분위기 및 150 내지 250 ℃의 온도에서 수행될 수 있다.
또한, 상기 (4)단계 이후에 첨가제 또는 부산물을 제거하기 위한 별도의 열처리 공정이 수행되지 않을 수 있다.
또한, 본 발명은 금속산화물을 포함하는 트랜지스터를 제공한다.
본 발명의 일 실시예에 의하면 금속산화물 박막을 포함하는 트랜지스터는 게이트 상에 형성될 수 있다.
또한, 상기 금속산화물 박막은 0.05 내지 0.20 nm의 표면 거칠기(Rq)를 가질 수 있다.
본 발명에 금속 산화물 박막을 포함하는 트랜지스터 제조 방법은 금속 산화물 박막을 제조하는 과정에서 수행되던 첨가제 또는 부산물 등을 제거하기 위한 공정이 생략될 수 있음에 따라서 열처리 공정 비용 및 제조시간을 감축시킬 수 있다.
또한, 제조된 금속산화물 박막의 표면 거칠기가 종래의 금속산화물 박막보다 현저히 낮기 때문에 전하이동도 및 점멸비가 우수하고 문턱 전압을 낮출 수 있는 등 성능이 뛰어난 트랜지스터를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 금속산화물 박막을 포함하는 트랜지스터의 단면도이다.
도 2는 본 발명의 실시예 1 내지 실시예 3에 따른 타우 플랏(Tauc plot)을 나타낸 것이다.
도 3은 본 발명의 실시예 1 내지 실시예 3에 따른 AFM 이미지를 나타낸 것이다.
도 4는 실시예 4 내지 실시예 6에 따른 AFM 이미지를 나타낸 것이다.
도 5는 실시예 7 및 실시예 8에 따른 AFM 이미지를 나타낸 것이다.
도 6은 실시예 9 및 실시예 10에 따른 AFM 이미지를 나타낸 것이다.
도 7은 실시예 11 및 실시예 12에 따른 AFM 이미지를 나타낸 것이다.
도 8은 실시예 13 및 실시예 14에 따른 AFM 이미지를 나타낸 것이다.
도 9는 본 발명의 제조예 1 내지 제조예 3과 비교실시예 1에 따른 전달 특성을 나타낸 그래프이다.
도 10은 본 발명의 제조예 1 내지 제조예 3과 비교실시예 1에 따른 출력 특성을 나타낸 그래프이다.
도 11은 본 발명의 제조예 4 내지 제조예와 비교실시예 2 및 비교실시예 3 에 따른 전달 특성을 나타낸 그래프이다.
도 12는 본 발명의 제조예 4 내지 제조예 6 및 비교제조예 2에 따른 출력 특성을 나타낸 그래프이다.
도 13은 본 발명의 제조예 7 내지 제조예 9 및 비교제조예 3에 따른 출력 특성을 나타낸 그래프이다.
이하, 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명의 일 실시예에 의한 금속산화물 박막을 포함하는 트랜지스터 제조방법은 (1) 금속전구체와 용매를 혼합하여 금속전구체용액을 제조하는 단계; (2) 상기 금속전구체용액을 1차 열처리하는 단계; (3) 열처리를 수행한 금속전구체용액을 게이트 상에 처리하는 단계; 및 (4) 게이트 상에 처리한 금속전구체용액을 2차 열처리하여 금속산화물 박막을 형성하는 단계; 를 포함할 수 있다.
먼저, 본 발명에 따른 (1) 단계로써, 금속전구체와 용매를 혼합하여 금속전구체용액을 제조하는 단계를 수행한다.
상기 (1) 단계에서 금속전구체는 탄소수가 1 내지 10인 알콕사이드기를 포함할 수 있으며, 바람직하게는 하프늄 이소프로폭사이드 이소프로판올 착물(Hafnium isopropoxide isopropanol adduct), 지르코늄 이소프로폭사이드 이소프로판올 착물(zirconium isopropoxide isopropanol complex) 또는 탄탈륨 에톡사이드(tantalum ethoxide)일 수 있다.
상기 (1) 단계에서 용매는 테트라하이드로퓨란, 에탄올, 메탄올, 다이그라임(diglyme), 2-메톡시에탄올 중에서 선택된 1종을 포함할 수 있으며, 보다 바람직하게는 2-메톡시에탄올일 수 있다. 2-메톡시에탄올을 용매로 사용할 경우 금속전구체와 리간드 교환 반응을 통해 생성되는 부산물은 이소프로판올 또는 에탄올일 수 있으며, 저온에서 제거가 용이하다.
또한, 상기 (1) 단계에서 금속전구체용액은 금속전구체와 용매 이외에 별도의 첨가제를 포함하지 않을 수 있다. 따라서, 첨가제를 제거하기 위한 별도의 열처리 공정을 더 수행하지 않을 수 있다.
다음으로, 본 발명에 따른 (2) 단계로써, 금속전구체용액을 1차 열처리한다. 상기 1차 열처리는 불활성 기체 분위기 및 70 내지 90 ℃의 온도에서 수행할 수 있다. 만일 1차 열처리의 온도 조건이 70 ℃ 미만일 경우 리간드 교환 반응속도의 감소에 따라 미반응 리간드가 금속전구체 용액 내 존재 할 수 있으며, 상기 미반응 리간드가 박막형성과정에서 반응하게 될 경우 형성되는 금속산화물 박막의 품질이 저하될 우려가 있다. 상기 1차 열처리의 온도 조건이 90 ℃ 초과일 경우 용매의 기화로 인한 금속전구체용액의 농도가 과도하게 증가할 수 있으며, 이에 따라 형성되는 금속산화물 박막의 품질이 저하될 우려가 있다.
구체적으로 설명하면, 1차 열처리를 통해 금속전구체의 이소프로폭사이드기 또는 에톡사이드기와 2-메톡시에탄올의 메톡사이드기가 서로 교환되는 리간드 교환 반응이 수행된다. 하기 반응식 1을 통해 상기 리간드 교환 반응을 나타내었다.
[반응식 1]
M(OR)n + nCH3OCH2CH2OH → M(OCH2CH2OCH3)n + nHOR
(상기 반응식 1에서 M은 Hf, Zr 또는 Ta이고, n은 4 또는 5 이고, OR은 이소프로폭사이드기 또는 에톡사이드기이다.)
상기 리간드 교환 반응은 반응물로 금속메톡시에톡사이드, 부산물로 이소프로판올 또는 에탄올을 생성할 수 있으며, 이소프로판올 또는 에탄올과 같은 탄소수가 낮은 알코올은 저온의 열처리를 통해서 쉽게 제거할 수 있는 장점이 있다.
본 발명의 (3) 단계를 수행하기 앞서 게이트를 세척하는 단계를 포함할 수 있다. 상기 게이트를 세척하는 단계는 세척액이 담긴 초음파세척기에 게이트를 넣고 세척한 후에 건조시키는 것을 포함할 수 있으며, 상기 세척액은 게이트의 세척에 사용되는 공지의 용매의 경우 제한 없이 채용할 수 있고, 일예로 아세톤 및 이소프로판올일 수 있다. 상기 (3) 단계는 불활성 기체 분위기에서 스핀코팅하여 수행될 수 있다. 구체적으로 설명하면, 금속전구체용액이 코팅과정에서 수분과 접촉할 경우 형성되는 금속산화물 박막(12)의 표면 거칠기가 증가할 수 있기 때문에 불활성 기체 분위기에서 상기 (3) 단계를 수행하는 것이 바람직하다.
상기 (4) 단계는 대기 분위기 및 150 내지 250 ℃의 온도에서 수행될 수 있다. 만일 2차 열처리의 온도 조건이 150 ℃ 미만일 경우 금속산화물 박막 내 잔류 용매가 존재할 수 있으며, 상기 잔류용매가 불순물로 작용하여 금속산화물 박막의 품질을 저하시킬 우려가 있고, 250 ℃ 초과일 경우 금속산화물 박막 내 부분적으로 미결정(crystallite)이 형성될 수 있으며, 이에 따라 전하수송체의 산란점으로 작용하여 트랜지스터 소자의 전하이동도를 저하 시킬 우려가 있다.
구체적으로 설명하면, 상기 (2) 단계에서 생성된 반응물인 금속메톡시에톡사이드를 대기 중 수분에 노출시켜 가수분해반응을 수행한다. 가수분해반응을 통해 생성된 금속하이드록사이드는 2차 열처리를 통해 금속산화물과 물로 분해된다. 상기 가수분해반응은 하기 반응식 2 또는 반응식 3에 따라 수행될 수 있다.
[반응식 2]
M(OCH2CH2OCH3)4 + 4H2O → M(OH)4 + 4(HOCH2CH2OCH3)
M(OH)4 → MO2 + 2H2O
(상기 반응식 2에서, M은 Hf 또는 Zr이다.)
[반응식 3]
M(OCH2CH2OCH3)5 + 5H2O → M(OH)5 + 5(HOCH2CH2OCH3)
2M(OH)5 → M2O5 + 5H2O
(상기 반응식 3에서, M은 Ta이다.)
상기 2차 열처리를 통해 상기 (4) 단계에서 생성된 부산물인 물과 상술한 (2) 단계에서 생성된 부산물인 탄소수가 1 내지 10인 알코올이 함께 제거될 수 있기 때문에 상기 (4) 단계 이후에 별도의 열처리과정이 필요 없을 수 있다. 또는 생략될 수 있다.
또한, 금속 산화물 박막(12)의 두께를 조절하기 위하여 상기 (3) 단계 및 (4) 단계를 1 내지 10회 반복하여 수행할 수 있으며 형성된 금속 산화물 박막의 두께는 50 내지 300 nm일 수 있다. 만일 금속 산화물 박막의 두께가 50 nm 미만일 경우 양자 터널링 현상(quantum tunneling effect)에 의해 누설전류가 발생할 우려가 있고, 300 nm 초과일 경우 정전 용량(capacitance)은 박막의 두께와 반비례하기 때문에 유전율이 높은 금속산화물을 박막의 소재로 사용하여도 높은 정전 용량을 얻지 못할 우려가 있다.
다음으로, 상기 금속산화물 박막(12) 상에 채널 층(13)을 형성하는 단계를 더 포함할 수 있다. 상기 채널 층의 소재를 용매에 용해시킨 후 스핀코팅하여 채널 층을 형성할 수 있다. 상기 용매는 채널 층 형성에 사용되는 공지된 용매는 제한 없이 사용될 수 있으며, 일예로 클로로폼일 수 있으나 이에 한정되지는 않는다.
다음으로, 상기 채널 층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함할 수 있다. 상기 소스 전극 및 드레인 전극을 형성하는 방법은 공지된 트랜지스터의 소스 전극 또는 드레인 전극을 형성시키는 방법을 이용할 수 있으며, 일예로 진공열증착법을 이용할 수 있으나 이에 한정되지는 않는다.
상술한 제조방법을 통해 구현된 본 발명의 일 실시예에 의한 트랜지스터를 도 1을 참조하여 설명하면, 본 발명의 일 실시예에 의한 트랜지스터(10)는 게이트(11) 상에 배치된 금속산화물 박막(12)을 포함하고, 상기 금속산화물 박막(12) 상에 배치된 채널 층(13), 상기 채널 층(13) 상에 배치된 소스 전극(14) 및 드레인 전극(15)을 더 포함할 수 있다.
상기 게이트(11)는 트랜지스터에 사용되는 공지된 소재는 제한 없이 사용될 수 있으며, 일예로 실리콘 게이트를 사용할 수 있으나 이에 한정되지는 않는다.
상기 금속산화물 박막(12)은 0.05 내지 0.20 nm의 표면 거칠기(Rq)를 가지며, 이를 통해 전하이동도 및 점멸비가 우수하고 문턱 전압이 낮은 트랜지스터를 제조할 수 있다.
상기 채널 층(13)은 트랜지스터의 채널 층으로 사용되는 공지된 소재는 제한 없이 포함될 수 있으며, 일예로 황화카드뮴(CdS), poly(3-hexylthiophene)(P3HT) 또는 phenyl-C61-butyric acid methyl ester(PCBM)일 수 있으나 이에 한정되지는 않는다.
상기 소스 전극(14) 및 드레인 전극(15)은 트랜지스터의 전극으로 사용되는 공지된 금속은 제한없이 사용될 수 있으며, 일예로 은(Ag) 일 수 있으나 이에 한정되지는 않는다.
하기의 실시예를 통하여 본 발명을 더욱 구체적으로 설명하기로 하지만, 하기 실시예가 본 발명의 범위를 제한하는 것은 아니며, 이는 본 발명의 이해를 돕기 위한 것으로 해석되어야 할 것이다.
<실시예 1>
하프늄 이소프로폭사이드 이소프로판올 착물(Hafnium isopropoxide isopropanol adduct)을 150 mg/ml의 농도로 2-메톡시에탄올(무수, 99.8%)에 용해시켜 금속전구체용액을 제조하였다. 상기 금속전구체용액을 질소분위기에서 80 ℃ 온도에서 30분간 열처리하여 리간드 교환 반응을 수행하였다. 열처리를 수행한 금속전구체용액을 0.2 ㎛의 기공크기를 갖는 폴리테트라플루오로에틸렌(Polytetrafluoroethylene, PTFE) 시린지 필터로 여과시켰다. 질소분위기에서 40 ㎕의 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 3000rpm의 회전속도로 30초간 스핀코팅하였다. 대기분위기에서 200 ℃의 온도로 1시간 열처리하여 HfO2의 금속산화물 박막을 형성하였다.
<실시예 2>
실시예 1과 동일하게 실시하되, 하프늄 이소프로폭사이드 이소프로판올 착물(hafnium isopropoxide isopropanol adduct) 대신에 지르코늄 이소프로폭사이드 이소프로판올 착물(zirconium isopropoxide isopropanol complex)를 사용하여 ZrO2의 금속산화물 박막을 형성하였다.
<실시예 3>
실시예 1과 동일하게 실시하되, 하프늄 이소프로폭사이드 이소프로판올 착물(hafnium isopropoxide isopropanol adduct) 대신에 탄탈륨 에톡사이드(tantalum ethoxide)를 사용하여 Ta2O5의 금속산화물 박막을 형성하였다.
<실시예 4>
실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 메탄올(무수, 99.8%)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 5>
실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 에탄올(≥99.8%)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 6>
실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 테트라하이드로퓨란(무수, ≥99.9%)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 7>
실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 메탄올(무수, 99.8%)을 사용하였고 하프늄 이소프로폭사이드 이소프로판올 착물 대신에 염화하프늄(HfCl4)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 8>
실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 에탄올(≥99.8%)을 사용하였고 하프늄 이소프로폭사이드 이소프로판올 착물 대신에 염화하프늄(HfCl4)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 9>
실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 테트라하이드로퓨란(무수, ≥99.9%)을 사용하였고 하프늄 이소프로폭사이드 이소프로판올 착물 대신에 염화하프늄(HfCl4)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 10>
실시예 1과 동일하게 실시하되, 2-메톡시에탄올 대신에 다이그라임(diglyme) (무수, 99.5%)을 사용하였고, 하프늄 이소프로폭사이드 이소프로판올 착물 대신에 염화하프늄(HfCl4)을 사용하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 11>
실시예 1과 동일하게 실시하되, 질소분위기 대신에 대기분위기에서 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 스핀코팅하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 12>
실시예 1과 동일하게 실시하되, 질소분위기 대신에 대기분위기에서 2-메톡시에탄올(무수, 99.8%)과 물이 99.9:0.1의 부피비로 혼합된 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 스핀코팅하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 13>
실시예 1과 동일하게 실시하되, 질소분위기 대신에 대기분위기에서 2-메톡시에탄올(무수, 99.8%)과 물이 99.5:0.5의 부피비로 혼합된 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 스핀코팅하여 HfO2 금속산화물 박막을 형성시켰다.
<실시예 14>
실시예 1과 동일하게 실시하되, 질소분위기 대신에 대기분위기에서 2-메톡시에탄올(무수, 99.8%)과 물이 99:1의 부피비로 혼합된 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후, 스핀코팅하여 HfO2 금속산화물 박막을 형성시켰다.
<제조예 1> HfO2 박막을 포함하는 CdS 트랜지스터 제조
실시예 1에 따른 금속산화물 박막 상에 CdS의 채널 층을 형성하였다. 채널 층을 형성시키기 위한 용액은 Cadmium tert-nonanethiolate(CdTNT)를 7 mg/ml의 농도로 클로로폼에 용해시킨 후 0.45 ㎛의 기공크기를 갖는 PTFE 시린지 필터로 여과하여 제조하였다. 제조한 용액을 상기 금속산화물 박막 상에 1500rpm으로 40초간 스핀코팅한 후, 300 ℃의 온도에서 30분간 열처리하여 CdS의 채널 층을 형성하였다.
다음으로, 상기 채널 층 상에 쉐도우 마스크를 이용하여 50 nm 두께의 은(Ag)을 진공분위기에서 열증착하여 길이 50 ㎛ 및 넓이 3950 ㎛를 갖는 소스 및 드레인 전극을 형성하였다.
<제조예 2> ZrO2 박막을 포함하는 CdS 트랜지스터 제조
제조예 1과 동일하게 실시하되, 실시예 1 대신에 실시예 2에 따른 금속산화물 박막을 사용하였다.
<제조예 3> Ta2O5 박막을 포함하는 CdS 트랜지스터 제조
제조예 1과 동일하게 실시하되, 실시예 1 대신에 실시예 3에 따른 금속산화물 박막을 사용하였다.
<비교제조예 1> SiO2 박막을 포함하는 CdS 트랜지스터 제조
제조예 1과 동일하게 실시하되, 실시예 1에 따른 금속산화물 박막 대신에 실리콘 게이트 상에 200 nm의 SiO2 박막이 형성되어 있는 제품(4" Si Wafer, 웨이퍼비즈)을 사용하였다.
<제조예 4> HfO2 박막을 포함하는 P3HT 트랜지스터 제조
실시예 1에 따른 금속산화물 박막 상에 P3HT의 채널 층을 형성하였다. 채널 층을 형성시키기 위한 용액은 P3HT를 8 mg/ml의 농도로 클로로벤젠에 용해시켜 제조하였으며 0.45 ㎛의 기공크기를 갖는 PTFE 시린지 필터로 여과하였다. 제조한 용액을 상기 금속산화물 박막 상에 1500rpm으로 1분간 스핀코팅하여 P3HT의 채널 층을 형성하였다.
다음으로, 제조예 1과 동일한 방법으로 소스 및 드레인 전극을 형성하였다.
<제조예 5> ZrO2 박막을 포함하는 P3HT 트랜지스터 제조
제조예 4와 동일하게 실시하되, 실시예 1 대신에 실시예 2에 따른 금속산화물 박막을 사용하였다.
<제조예 6> Ta2O5 박막을 포함하는 P3HT 트랜지스터 제조
제조예 4와 동일하게 실시하되, 실시예 1 대신에 실시예 3에 따른 금속산화물 박막을 사용하였다.
<비교제조예 2> SiO2 박막을 포함하는 P3HT 트랜지스터 제조
제조예 4와 동일하게 실시하되, 실시예 1에 따른 금속산화물 박막 대신에 실리콘 게이트 상에 200 nm의 SiO2 박막이 형성되어 있는 제품(4" Si Wafer, 웨이퍼비즈)을 사용하였다.
<제조예 7> HfO2 박막을 포함하는 PCBM 트랜지스터 제조
실시예 1에 따른 금속산화물 박막 상에 PCBM의 채널 층을 형성하였다. 채널 층을 형성시키기 위한 용액은 PCBM를 12 mg/ml의 농도로 클로로폼에 용해시켜 제조하였으며 0.45 ㎛의 기공크기를 갖는 PTFE 시린지 필터로 여과하였다. 제조한 용액을 상기 금속산화물 박막 상에 2000rpm으로 1분간 스핀코팅하여 PCBM의 채널 층을 형성하였다.
다음으로, 제조예 1과 동일한 방법으로 소스 및 드레인 전극을 형성하였다.
<제조예 8> ZrO2 박막을 포함하는 PCBM 트랜지스터 제조
제조예 7와 동일하게 실시하되, 실시예 1 대신에 실시예 2에 따른 금속산화물 박막을 사용하였다.
<제조예 9> Ta2O5 박막을 포함하는 PCBM 트랜지스터 제조
제조예 7와 동일하게 실시하되, 실시예 1 대신에 실시예 3에 따른 금속산화물 박막을 사용하였다.
<비교제조예 3> SiO2 박막을 포함하는 PCBM 트랜지스터 제조
제조예 7과 동일하게 실시하되, 실시예 1에 따른 금속산화물 박막 대신에 실리콘 게이트 상에 200 nm의 SiO2 박막이 형성되어 있는 제품(4" Si Wafer, 웨이퍼비즈)을 사용하였다.
<실험예 1> 금속 산화물의 밴드갭 에너지 평가
실시예 1 내지 실시예 3에서 제조된 금속산화물의 흡광도를 흡광도 측정 장치(Varian Carry 5000)를 통해 측정하였고, 이를 통해 금속산화물의 밴드갭 에너지를 계산하였고, 이의 결과를 도 2(a)와 도 2(b)에 나타내었다.
도 2(a)를 참조하면, Ta2O5의 직접밴드갭이 4.96 eV로 가장 낮았으며, ZrO2의 직접밴드갭은 5.96 eV의 값을 나타냈다.
도 2(b)를 참조하면, Ta2O5의 간접밴드갭이 4.35 eV로 가장 낮았으며, ZrO2 및 HfO2의 간접밴드갭은 각각 5.11, 5.50 eV의 값을 나타냈다.
<실험예 2> 금속산화물 박막의 표면거칠기 측정
실시예 1 내지 14에 따른 금속산화물 박막의 표면거칠기(Rq)를 주사탐침현미경(Veeco AFM microscope)을 통하여 측정하고, 그 결과를 도 3 내지 도 8 및 하기 표 1에 나타내었다.
구체적으로 도 3은 본 발명의 실시예 1 내지 실시예 3에 따른 금속산화물 박막의 AFM 이미지를 나타낸 것이다. 도 3(a) 내지 도 3(f) 및 하기 표1을 참조하면, 실시예 1 내지 실시예 3에 따른 HfO2, ZrO2, Ta2O5 금속산화물 박막의 표면 거칠기(Rq)는 각각 0.15, 0.18, 0.18 nm 임을 확인할 수 있다. 종래의 용액 공정을 통해 제조한 금속산화물 박막보다 상대적으로 매우 낮은 표면 거칠기를 얻을 수 있음을 알 수 있다.
다음으로, 다양한 용매에 따른 금속산화물 박막의 표면거칠기를 비교하기 위해 실시예 4 내지 실시예 6에 따른 HfO2 금속산화물 박막의 AFM 이미지를 도 4에 나타내었다. 도 4 및 하기 표1을 참조하면, 실시예 4 내지 실시예 6에 따른 HfO2 박막의 표면 거칠기는 각각 0.93, 9.49, 18.3 nm임을 확인할 수 있다. 메탄올(MeOH)을 용매로 사용한 실시예 4에 따른 HfO2 박막은 실리콘 게이트의 표면을 완전히 덮지 못하고 있으며, 이는 메탄올이 하프늄 이소프로폭사이드를 완전히 용해하지 못했기 때문이다. 에탄올(EtOH)을 용매로 사용한 실시예 5 및 테트라하이드로퓨란(THF)을 용매로 사용한 실시예 6에 따른 HfO2 박막의 표면 거칠기는 매우 높게 측정되었으며, 이는 박막이 형성되는 속도가 매우 빨라 결정화가 급격히 진행되기 때문이다.
다음으로, 금속전구체로 염화하프늄를 사용하였을 때, 형성되는 금속산화물 박막의 표면거칠기를 비교하기 위해 도 5, 도 6 및 하기 표1을 참조하면, 실시예 7 내지 실시예 10 에 따른 HfO2 박막의 표면 거칠기는 각각 5.89, 26.7, 6.03, 10.8 nm임을 확인할 수 있으며, 이는 금속전구체로 염화하프늄을 사용할 경우 결정화 속도가 매우 빠르게 진행되어 형성되는 금속산화물 박막의 표면 거칠기가 상대적으로 높은 값을 나타내는 것을 알 수 있다.
다음으로, 공정환경에 따른 금속산화물 박막의 표면거칠기를 비교하기 위해도 7, 도 8 및 하기 표 1을 참조하면, 실시예 11 내지 실시예 14에 따른 HfO2 박막의 표면 거칠기는 각각 0.39, 0.63, 1.3, 1.1 nm임을 확인할 수 있다. 따라서, 금속산화물 박막 형성 과정에서 금속전구체용액 내 수분 함량이 증가함에 따라 형성되는 금속산화물 박막의 표면 거칠기가 증가하는 경향을 나타내며 박막의 품질을 향상시키기 위하여 공정 환경 내 수분을 제거하는 것이 바람직하다.
상기 공정 환경은 금속전구체용액 내 용매의 조성과 금속전구체용액을 실리콘 게이트 상에 떨어뜨린 후 스핀코팅하는 과정에서의 주변 기체의 조성을 의미한다.
하기 표 1은 실시예 1 및 실시예 4 내지 실시예 14에 따른 HfO2 박막의 표면 거칠기를 기재한 것이다.
하기 표 1의 수분함량은 금속전구체용액 내 수분의 부피비를 나타낸 것이다.
금속전구체 공정 환경 Rq
(nm)
용매(수분함량) 기체조성
하프늄이소프로폭사이드 2-메톡시에탄올 질소 실시예1 0.15
하프늄이소프로폭사이드 메탄올 질소 실시예4 0.93
하프늄이소프로폭사이드 에탄올 질소 실시예5 9.49
하프늄이소프로폭사이드 테트라하이드로퓨란 질소 실시예6 18.3
염화하프늄 메탄올 질소 실시예7 5.89
염화하프늄 에탄올 질소 실시예8 26.7
염화하프늄 테트라하이드로퓨란 질소 실시예9 6.03
염화하프늄 다이그라임 질소 실시예10 10.8
하프늄이소프로폭사이드 2-메톡시에탄올 대기 실시예11 0.39
하프늄이소프로폭사이드 2-메톡시에탄올(0.1%) 대기 실시예12 0.63
하프늄이소프로폭사이드 2-메톡시에탄올(0.5%) 대기 실시예13 1.3
하프늄이소프로폭사이드 2-메톡시에탄올(1.0%) 대기 실시예14 1.1
<실험예 3> 트랜지스터의 전달특성 및 출력 특성 평가
본 발명의 제조예 1 내지 제조예 9 및 비교제조예 1 내지 비교제조예 3에 따른 트랜지스터의 전달특성 및 출력특성을 semiconductor parametric analyzer(Keithley 4200-SCS)을 통해 측정하였고, 이를 통해 트랜지스터의 전하이동도(μe), 정공이동도(μh), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 계산하였다.
먼저, 본 발명의 제조예 1 내지 제조예 3 및 비교제조예 1에 따른 트랜지스터의 전달특성 및 출력 특성을 도 9 및 도 10에 나타내었으며, 이를 통해 계산된 제조예 1 내지 제조예 3 및 비교제조예 1에 따른 트랜지스터의 전하이동도(μe), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 하기 표 2에 나타내었다. 구체적으로 SiO2의 금속산화물 박막을 사용한 비교제조예 1은 스위칭 동작에 필요한 전압이 40 V인 반면에 HfO2, ZrO2 및 Ta2O5의 금속산화물 박막을 사용한 제조예 1 내지 제조예 3은 스위칭 동작에 필요한 전압이 1 V로 상대적으로 낮기 때문에 본 발명의 제조예 1 내지 제조예 3에 따른 트랜지스터는 저전력 구동 장치에 용이하게 사용될 수 있다.
또한, 표 2을 참조하여 설명하면, 비교제조예 1에 따른 트랜지스터의 문턱 전압은 18.4 V로 높은 것에 반해 제조예 3에 따른 트랜지스터의 문턱 전압은 1.00 V로 매우 낮아졌음을 확인할 수 있다.
또한, 40 V를 인가하였을 때, 비교제조예 1에 따른 트랜지스터의 전하이동도는 1.62 cm2 V-1 s-1인 반면에, 3 V를 인가하였을 때, 제조예 3에 따른 트랜지스터의 전하이동도는 2.97 cm2 V-1 s-1로 더 우수한 특성을 나타낸다.
다음으로, 본 발명의 제조예 4 내지 제조예 6 및 비교제조예 2에 따른 트랜지스터의 전달특성 및 출력 특성을 도 11 및 도 12에 나타내었으며, 이를 통해 계산된 제조예 4 내지 제조예 6 및 비교제조예 2에 따른 트랜지스터의 정공이동도(μh), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 하기 표 2에 나타내었다. 구체적으로 제조예 6에 따른 Ta2O5 박막을 포함하는 트랜지스터의 정공이동도는 비교제조예 2에 따른 SiO2 박막을 포함하는 트랜지스터보다 61% 향상된 값을 나타내는 것을 알 수 있다.
다음으로, 본 발명의 제조예 7 내지 제조예 9 및 비교제조예 3에 따른 트랜지스터의 전달특성 및 출력 특성을 도 13 및 도 14에 나타내었으며, 이를 통해 계산된 제조예 7 내지 제조예 9 및 비교제조예 3에 따른 트랜지스터의 전하이동도(μe), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 하기 표 2에 나타내었다.
도 13 및 도 14을 참조하여 설명하면, 인가된 게이트 전압에 따라 출력 전류의 세기가 달라지는 것을 확인할 수 있으며, 이를 통해 트랜지스터가 정상적으로 작동되는 것을 알 수 있다.
또한, 제조예 9에 따른 트랜지스터의 전하이동도는 비교제조예 3에 따른 트랜지스터보다 79% 증가하였으며 유기물 기반의 채널층을 사용하여도 10 V 이상의 문턱전압이 1 V 이내로 감소하는 것을 확인할 수 있었다.
하기 표 2은 제조예 1 내지 제조예 9 및 비교제조예 1 내지 비교제조예 3에서 제조한 트랜지스터의 전하이동도(μe) 및 정공이동도(μh), 점멸비(Ion/Ioff), 문턱 전압(Vth)을 기재한 것이다.
μe
(cm2 V- 1 s-1)		 μh
(cm2 V- 1 s-1)		 Ion/Ioff Vth
(V)
제조예 1 1.02 - 1.09×103 1.17
제조예 2 0.38 - 7.52×102 1.03
제조예 3 2.97 - 4.65×103 1.00
비교제조예 1 1.62 - 2.72×105 18.4
제조예 4 - 1.48×10-3 5.26×102 -0.89
제조예 5 - 1.92×10-3 2.59×103 -0.98
제조예 6 - 2.05×10-3 3.23×102 0.07
비교제조예 2 - 1.27×103 3.17×104 -11.6
제조예 7 1.09×10-3 - 6.18×103 0.99
제조예 8 2.36×10-3 - 1.34×103 1.29
제조예 9 8.69×10-3 - 1.28×103 1.34
비교제조예 3 4.89×10-3 - 8.34×103 10.6
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
10: 트랜지스터 11: 게이트
12: 금속산화물 박막 13: 채널 층
14: 소스 전극 15: 드레인 전극

Claims (11)

  1. (1) 하프늄 이소프로폭사이드 이소프로판올 착물(Hafnium isopropoxide isopropanol adduct), 지르코늄 이소프로폭사이드 이소프로판올 착물(zirconium isopropoxide isopropanol complex) 및 탄탈륨 에톡사이드(tantalum ethoxide) 중 어느 하나를 포함하는 금속전구체와 용매를 혼합하고 이외의 별도의 첨가제를 첨가하지 않고 금속전구체용액을 제조하는 단계;
    (2) 상기 금속전구체와 상기 용매의 리간드 교환반응을 수행하기 위하여 상기 금속전구체용액을 불활성 기체 분위기 및 70 내지 90℃의 온도에서 1차 열처리하는 단계;
    (3) 열처리를 수행한 금속전구체용액을 불활성 기체 분위기에서 게이트 전극상에 스핀코팅하는 단계; 및
    (4) 상기 게이트 전극 상에 스핀코팅한 금속전구체용액을 대기 분위기에서 2차 열처리하여 상기 (2) 단계에서 생성된 생성물을 가수분해함과 동시에 상기 금속전구체 용액 내 부산물을 제거하고, 하프늄, 지르코늄 및 탄탈륨 중 어느 하나의 산화물을 포함하고 표면 거칠기(Rq)가 0.05 내지 0.20nm인 금속산화물 박막을 형성하는 단계;
    를 포함하는 트랜지스터 제조 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 용매는 테트라하이드로퓨란, 에탄올, 메탄올, 다이그라임(diglyme), 2-메톡시에탄올 중에서 선택된 1종 이상을 포함하는 트랜지스터 제조 방법.
  5. 제 4 항에 있어서,
    상기 용매는 2-메톡시에탄올인 트랜지스터 제조 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 (3)단계는 회전속도 2000 내지 4000rpm으로 스핀코팅하여 수행되는 트랜지스터 제조 방법.
  8. 제 1 항에 있어서,
    상기 (4)단계는 대기 분위기 및 150 내지 250 ℃의 온도에서 수행되는 트랜지스터 제조방법.
  9. 제 1 항에 있어서,
    상기 (4) 단계 이후에 첨가제 또는 부산물을 제거하기 위한 별도의 열처리 공정이 더 수행되지 않는 트랜지스터 제조방법.
  10. 삭제
  11. 삭제
KR1020170078793A 2017-06-21 2017-06-21 금속산화물 박막을 포함하는 트랜지스터 제조 방법 KR102093415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170078793A KR102093415B1 (ko) 2017-06-21 2017-06-21 금속산화물 박막을 포함하는 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170078793A KR102093415B1 (ko) 2017-06-21 2017-06-21 금속산화물 박막을 포함하는 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR20180138500A KR20180138500A (ko) 2018-12-31
KR102093415B1 true KR102093415B1 (ko) 2020-04-23

Family

ID=64959611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170078793A KR102093415B1 (ko) 2017-06-21 2017-06-21 금속산화물 박막을 포함하는 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR102093415B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033549A (ko) 2020-09-07 2022-03-17 한국에너지기술연구원 일산화탄소를 이용한 금속 박막 제조 방법 및 제조 장치
WO2023037929A1 (ja) * 2021-09-09 2023-03-16 三菱マテリアル株式会社 ハフニウム化合物含有ゾルゲル液、ハフニウム化合物含有ゾルゲル液の製造方法、および、ハフニア含有膜の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311945A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp トランジスタの製造方法、電気光学装置、及び電子機器
JP2011199291A (ja) * 2010-03-22 2011-10-06 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
KR101301215B1 (ko) * 2011-12-27 2013-08-29 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
US9881791B2 (en) * 2012-04-16 2018-01-30 Korea Electronics Technology Institute Method for producing an oxide film using a low temperature process, an oxide film and an electronic device thereof
KR101567809B1 (ko) 2013-03-20 2015-11-12 경희대학교 산학협력단 산화아연 전구체의 제조방법, 이로부터 수득되는 산화아연 전구체 및 산화아연 박막

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311945A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp トランジスタの製造方法、電気光学装置、及び電子機器
JP2011199291A (ja) * 2010-03-22 2011-10-06 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置

Also Published As

Publication number Publication date
KR20180138500A (ko) 2018-12-31

Similar Documents

Publication Publication Date Title
Carlos et al. UV-mediated photochemical treatment for low-temperature oxide-based thin-film transistors
Bukke et al. Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis
US7411237B2 (en) Lanthanum hafnium oxide dielectrics
Tiwari et al. Enabling high performance n-type metal oxide semiconductors at low temperatures for thin film transistors
CN101425457B (zh) 高介电常数栅极介电材料的形成方法与半导体元件
Bukke et al. High performance of a‐IZTO TFT by purification of the semiconductor oxide precursor
JP6192646B2 (ja) 高性能な電気的に安定した半導電性の金属酸化物層の製造法、当該方法により製造された層および当該層の使用
US9362116B2 (en) Methods of forming oxide thin film and electrical devices and thin film transistors using the methods
Xu et al. Solution-processed yttrium oxide dielectric for high-performance IZO thin-film transistors
Hur et al. Stretchable polymer gate dielectric by ultraviolet-assisted hafnium oxide doping at low temperature for high-performance indium gallium tin oxide transistors
KR102093415B1 (ko) 금속산화물 박막을 포함하는 트랜지스터 제조 방법
KR20130095065A (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
Esro et al. Solution‐Processed Neodymium Oxide/ZnO Thin‐Film Transistors with Electron Mobility in Excess of 65 cm V− 1 s− 1
Bukke et al. Nano-scale Ga2O3 interface engineering for high-performance of ZnO-based thin-film transistors
KR20030051224A (ko) 고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스
Bak et al. In-Zn-Sn-O thin film based transistor with high-k HfO2 dielectric
Gao et al. Solution-processed zirconium oxide gate insulators for top gate and low operating voltage thin-film transistor
KR101848481B1 (ko) 산화물 박막 제조방법, 산화물 박막 및 그 전자소자
KR20230078575A (ko) 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자
KR102000829B1 (ko) 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법
KR20190061896A (ko) 고성능 ｉｇｚｏ ｔｆｔ를 위한 저온 용액 공정 기반의 고품질 ａｌ２ｏ３ ｂｎ 절연막 제조 방법 및 그 ｉｇｚｏ ｔｆｔ
Kim et al. Effect of hydrochloric acid addition on dielectric properties of solution-processed aluminum titanium oxide thin film annealed at low temperature
Punchaipetch et al. Growth and characterization of hafnium silicate films prepared by UV/ozone oxidation
KR101715083B1 (ko) 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터
KR101923649B1 (ko) 산화물 반도체 박막의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant