JP2011199291A - 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置 - Google Patents

薄膜トランジスタ及びその製造方法並びにそれを含む表示装置 Download PDF

Info

Publication number
JP2011199291A
JP2011199291A JP2011062603A JP2011062603A JP2011199291A JP 2011199291 A JP2011199291 A JP 2011199291A JP 2011062603 A JP2011062603 A JP 2011062603A JP 2011062603 A JP2011062603 A JP 2011062603A JP 2011199291 A JP2011199291 A JP 2011199291A
Authority
JP
Japan
Prior art keywords
metal oxide
film transistor
thin film
zinc
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011062603A
Other languages
English (en)
Other versions
JP5864875B2 (ja
Inventor
Kyung-Bae Park
敬 培 朴
Myung Kwan Ryu
明 官 柳
Jong Baek Seon
鍾 白 宣
Sang-Yun Lee
相 潤 李
Bon Won Koo
本 原 具
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100106851A external-priority patent/KR20110106225A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011199291A publication Critical patent/JP2011199291A/ja
Application granted granted Critical
Publication of JP5864875B2 publication Critical patent/JP5864875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】薄膜トランジスタの特性を改善し、しかも工程を単純化できる薄膜トランジスタ及びその製造方法並びにそれを含む表示装置を提供する。
【解決手段】薄膜トランジスタは、ゲート電極と、前記ゲート電極と重畳し、第１金属酸化物を含む半導体と、前記ゲート電極と前記半導体との間に位置して、第２金属酸化物を含むゲート絶縁膜と、前記半導体と電気的に接続されるソース電極及びドレイン電極とを有し、前記第１金属酸化物及び前記第２金属酸化物は、一つ以上の金属を共通して含むことを特徴とする。
【選択図】 図１

Description

本発明は、薄膜トランジスタ及びその製造方法並びにそれを含む表示装置に関し、特に、薄膜トランジスタの特性を改善し、しかも工程を単純化できる薄膜トランジスタ及びその製造方法並びにそれを含む表示装置に関する。
薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は多様な分野に利用されており、特に液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ、ＬＣＤ）、有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ、ＯＬＥＤ ｄｉｓｐｌａｙ）及び電気泳動表示装置（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｄｉｓｐｌａｙ）などの平板表示装置でスイッチング及び駆動素子として利用されている。
薄膜トランジスタは、走査信号を伝達するゲート線に接続されるゲート電極、画素電極に印加される信号を伝達するデータ線に接続されるソース電極、ソース電極と対向するドレイン電極、ソース電極及びドレイン電極に電気的に接続される半導体、並びにゲート電極と半導体の間を絶縁するゲート絶縁膜を含む。
このうちの半導体及びゲート絶縁膜は、薄膜トランジスタの特性を決定する重要な要素である。半導体としてはケイ素（Ｓｉ）が主に用いられ、ゲート絶縁膜としては酸化ケイ素または酸化窒素などが多く用いられているが、それらは高性能薄膜トランジスタを製作するのに限界があり、製造費用が高く、工程が複雑であるという問題がある。
そこで、本発明は上記従来の薄膜トランジスタにおける問題点に鑑みてなされたものであって、本発明の目的は、薄膜トランジスタの特性を改善し、しかも工程を単純化できる薄膜トランジスタ及びその製造方法並びにそれを含む表示装置を提供することにある。
上記目的を達成するためになされた本発明による薄膜トランジスタは、ゲート電極と、前記ゲート電極と重畳し、第１金属酸化物を含む半導体と、前記ゲート電極と前記半導体との間に位置して、第２金属酸化物を含むゲート絶縁膜と、前記半導体と電気的に接続されるソース電極及びドレイン電極とを有し、前記第１金属酸化物及び前記第２金属酸化物は、一つ以上の金属を共通して含むことを特徴とする。
前記第１金属酸化物及び前記第２金属酸化物は、インジウム酸化物、亜鉛酸化物、錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、及び亜鉛錫酸化物（ＺＴＯ）よりなる群の中から選択される一つを共通して含むことが好ましい。
前記第１金属酸化物及び前記第２金属酸化物の内の少なくとも一つは、それぞれ独立的にセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、ランタン（Ｌａ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、イットリウム（Ｙ）、及びこれらの組み合わせよりなる群の中から選択される一つをさらに含むことが好ましい。
前記第１金属酸化物及び前記第２金属酸化物の内の少なくとも一つは、それぞれ独立的にセリウムインジウム亜鉛酸化物（Ｃｅ−ＩＺＯ）、ハフニウムインジウム亜鉛酸化物（Ｈｆ−ＩＺＯ）、及びケイ素インジウム亜鉛酸化物（Ｓｉ−ＩＺＯ）よりなる群の中から選択される一つを含むことが好ましい。
前記第１金属酸化物は、セリウムインジウム亜鉛酸化物（Ｃｅ−ＩＺＯ）、ハフニウムインジウム亜鉛酸化物（Ｈｆ−ＩＺＯ）、及びケイ素インジウム亜鉛酸化物（Ｓｉ−ＩＺＯ）よりなる群の中から選択される一つを含み、前記各々の酸化物のセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、及びケイ素（Ｓｉ）は、亜鉛１００原子部（ａｔｏｍｉｃ ｐａｒｔｓ）に対してそれぞれ、０〜５０原子部、０〜８０原子部、及び０〜１００原子部の含有量で含まれることが好ましい。
前記第２金属酸化物は、セリウムインジウム亜鉛酸化物（Ｃｅ−ＩＺＯ）、ハフニウムインジウム亜鉛酸化物（Ｈｆ−ＩＺＯ）、及びケイ素インジウム亜鉛酸化物（Ｓｉ−ＩＺＯ）よりなる群の中から選択される一つを含み、前記選択される酸化物のそれぞれのセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、及びケイ素（Ｓｉ）は、亜鉛１００原子部に対してそれぞれ、５０原子部以上、８０原子部以上、及び１００原子部以上の含有量で含まれることが好ましい。
前記第１金属酸化物と前記第２金属酸化物に共通して含まれる前記金属は、前記第１金属酸化物と前記第２金属酸化物で互いに異なる含有量で含まれることが好ましい。
前記第１金属酸化物に含まれる前記金属の含有量は、前記第２金属酸化物に含まれる前記金属の含有量より少ないことが好ましい。
前記ゲート電極と前記ゲート絶縁膜との間に無機物質を含む補助層をさらに有することが好ましい。
上記目的を達成するためになされた本発明による薄膜トランジスタの製造方法は、ゲート電極を形成する段階と、前記ゲート電極と重畳する位置に半導体を形成する段階と、前記ゲート電極を形成する段階と前記半導体を形成する段階との間にゲート絶縁膜を形成する段階と、前記半導体と電気的に接続するソース電極及びドレイン電極を形成する段階とを有し、前記半導体を形成する段階と前記ゲート絶縁膜を形成する段階のそれぞれは、第１金属酸化物前駆体及び第２金属酸化物前駆体を溶液工程により形成する段階を含み、前記第１金属酸化物前駆体と前記第２金属酸化物前駆体は、一つ以上の金属を共通して含むことを特徴とする。
前記第１金属酸化物前駆体及び第２金属酸化物前駆体は、インジウム（Ｉｎ）含有化合物、亜鉛（Ｚｎ）含有化合物、錫（Ｓｎ）含有化合物、及びこれらの組み合わせよりなる群の中から選択される一つを共通して含むことが好ましい。
前記第１金属酸化物前駆体及び第２金属酸化物前駆体の内の少なくとも一つは、それぞれ独立的にセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、ランタン（Ｌａ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、イットリウム（Ｙ）、及びこれらの組み合わせよりなる群の中から選択される一つを含有する化合物をさらに含むことが好ましい。
前記第１金属酸化物前駆体は、インジウム（Ｉｎ）含有化合物、亜鉛（Ｚｎ）含有化合物、及びセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、又はケイ素（Ｓｉ）を含有する化合物を含み、前記セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、またはケイ素（Ｓｉ）は、前記亜鉛（Ｚｎ）含有化合物の亜鉛１００原子部に対してそれぞれ０〜５０原子部、０〜８０原子部、又は０〜１００原子部の含有量で含まれることが好ましい。
前記第２金属酸化物前駆体は、インジウム（Ｉｎ）含有化合物、亜鉛（Ｚｎ）含有化合物、及びセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、又はケイ素（Ｓｉ）を含有する化合物を含み、前記セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、又はケイ素（Ｓｉ）は、前記亜鉛（Ｚｎ）含有化合物の亜鉛１００原子部に対してそれぞれ５０原子部以上、８０原子部以上、又は１００原子部以上の含有量で含まれることが好ましい。
前記第１金属酸化物と前記第２金属酸化物に共通して含まれる前記金属は、前記第１金属酸化物前駆体と前記第２金属酸化物前駆体で互いに異なる含有量で含まれることが好ましい。
前記第１金属酸化物前駆体に含まれる前記金属の含有量は、前記第２金属酸化物前駆体に含まれる前記金属の含有量より少ないことが好ましい。
前記半導体を形成する段階は、前記第１金属酸化物前駆体を塗布（ａｐｐｌｙ）する段階と、前記第１金属酸化物前駆体を熱処理する段階とを含み、前記ゲート絶縁膜を形成する段階は、前記第２金属酸化物前駆体を塗布（ａｐｐｌｙ）する段階と、前記第２金属酸化物前駆体を熱処理する段階とを含むことが好ましい。
上記目的を達成するためになされた本発明による表示装置は、上記の薄膜トランジスタを含むことを特徴とする。
本発明に係る薄膜トランジスタ及びその製造方法並びにそれを含む表示装置によれば、ゲート絶縁膜及び半導体を全て溶液工程により形成することができるので、化学気相蒸着方法またはスパッタリングのような高価の費用及び複雑な工程が要求される方法を使用しなくても、高性能の薄膜トランジスタを製作することができ、薄膜トランジスタの特性を改善し、しかも工程を単純化できるという効果がある。
本発明の第１の実施形態による薄膜トランジスタを示す断面図である。 本発明の第２の実施形態による薄膜トランジスタを示す断面図である。 本発明の第３の実施形態による薄膜トランジスタを示す断面図である。 本発明の第４の実施形態による薄膜トランジスタを示す断面図である。 本発明の第５の実施形態による薄膜トランジスタを示す断面図である。 本発明の実施例によって製造された金属酸化物前駆体から形成されたゲート絶縁膜の絶縁特性を示すグラフである。 本発明の実施例によって製造された金属酸化物前駆体から形成されたゲート絶縁膜の絶縁特性を示すグラフである。 本発明の実施例による薄膜トランジスタの電流特性を示すグラフである。
次に、本発明に係る薄膜トランジスタ及びその製造方法並びにそれを含む表示装置を実施するための形態の具体例を図面を参照しながら説明する。
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるという場合、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の“すぐ上”にあるという場合には、中間に他の部分がないことを意味する。
最初に、図１を参照して、本発明の第１の実施形態による薄膜トランジスタについて説明する。
図１は、本発明の第１の実施形態による薄膜トランジスタを示す断面図である。
図１を参照すると、本実施形態は、ボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造の薄膜トランジスタで、基板１１０の上にゲート電極１２４、ゲート絶縁膜１４０、半導体１５４、ソース電極１７３、及びドレイン電極１７５が順次に形成されている。
基板１１０は、ガラス、高分子、またはシリコンウエハなどとすることができ、ゲート電極１２４は基板の一方向に沿って延びたゲート線（図示せず）と接続されている。ゲート電極１２４と重畳する位置に半導体１５４が形成されており、ゲート電極１２４と半導体１５４との間には基板全面を覆うゲート絶縁膜１４０が形成されている。半導体１５４の上には電圧の印加時に半導体１５４と電気的に接続するソース電極１７３及びドレイン電極１７５が形成されている。
以下、半導体１５４及びゲート絶縁膜１４０について説明する。
半導体１５４は、第１金属酸化物で形成され、ゲート絶縁膜１４０は第２金属酸化物で形成されている。
第１金属酸化物及び第２金属酸化物は、一つ以上の金属を共通して含む。ここで、金属は、金属と半金属を全て含むもので、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、またはこれらの組み合わせとすることができる。つまり、第１金属酸化物及び第２金属酸化物は、インジウム酸化物、亜鉛酸化物、錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、及び亜鉛錫酸化物（ＺＴＯ）よりなる群の中から選択される一つを共通して含むことができる。
また、第１金属酸化物及び第２金属酸化物のうちの少なくとも一つは、それぞれ独立的にセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、ランタン（Ｌａ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、イットリウム（Ｙ）、及びこれらの組み合わせよりなる群の中から選択される一つをさらに含むことができる。これらは、第１金属酸化物及び／または第２金属酸化物に含まれて、しきい電圧などのような薄膜トランジスタ特性を改善することができる。
例えば、第１金属酸化物及び第２金属酸化物は、共通的にインジウム（Ｉｎ）と亜鉛（Ｚｎ）を含有するインジウム亜鉛酸化物（ＩＺＯ）とすることができ、ここにセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、またはケイ素（Ｓｉ）をそれぞれ独立的に含むセリウムインジウム亜鉛酸化物（Ｃｅ−ＩＺＯ）、ハフニウムインジウム亜鉛酸化物（Ｈｆ−ＩＺＯ）、またはケイ素インジウム亜鉛酸化物（Ｓｉ−ＩＺＯ）とすることができる。
セリウムインジウム亜鉛酸化物（Ｃｅ−ＩＺＯ）の場合、セリウム（Ｃｅ）が亜鉛（Ｚｎ）１００原子部に対して約０〜５０原子部の含有量で含まれる場合、半導体特性を有することができ、セリウム（Ｃｅ）が亜鉛（Ｚｎ）１００原子部に対して約５０原子部以上の含有量で含まれる場合、絶縁性を有することができる。
ハフニウムインジウム亜鉛酸化物（Ｈｆ−ＩＺＯ）の場合、ハフニウム（Ｈｆ）が亜鉛（Ｚｎ）１００原子部に対して約０〜８０原子部の含有量で含まれる場合、半導体特性を有することができ、ハフニウム（Ｈｆ）が亜鉛（Ｚｎ）１００原子部に対して約８０原子部以上の含有量で含まれる場合、絶縁性を有することができる。
ケイ素インジウム亜鉛酸化物（Ｓｉ−ＩＺＯ）の場合、ケイ素（Ｓｉ）が亜鉛（Ｚｎ）１００原子部に対して約０〜１００原子部の含有量で含まれる場合、半導体特性を有することができ、ケイ素（Ｓｉ）が亜鉛（Ｚｎ）１００原子部に対して約１００原子部以上の含有量で含まれる場合、絶縁性を有することができる。
上記のように、半導体及びゲート絶縁膜は一つ以上の金属を共通的に含む金属酸化物で形成される一方、各金属酸化物の金属元素の比率、酸素分率などを異なるようにして、それぞれ半導体特性及び絶縁特性を有することができる。
この時、半導体及びゲート絶縁膜に共通して含まれる金属の含有量は互いに異なることができる。例えば、半導体及びゲート絶縁膜に共通して含まれる金属の含有量は、半導体に含まれる金属の含有量がゲート絶縁膜に含まれる金属の含有量より少ないことができる。
このように、半導体及びゲート絶縁膜を同種系の金属酸化物で形成することによって、半導体とゲート絶縁膜との間の界面（Ａ）における異質性を減少することができ、そのために薄膜トランジスタのチャネル領域で電荷の損失を減らして、薄膜トランジスタの特性を改善することができる。
次に、上述した薄膜トランジスタの製造方法について、図１を参照して説明する。
最初に、基板１１０の上に導電体を積層してフォトエッチングし、ゲート電極１２４を含むゲート線（図示せず）を形成する。次に、ゲート電極１２４の上にゲート絶縁膜１４０及び半導体１５４を順次に形成し、その上に導電体を積層してフォトエッチングし、ソース電極１７３及びドレイン電極１７５を形成する。
ここで、ゲート絶縁膜１４０及び半導体１５４はそれぞれ金属酸化物前駆体を使用した溶液工程により形成することができる。
この時、半導体形成用金属酸化物前駆体（以下、‘金属酸化物前駆体’という）及びゲート絶縁膜用金属酸化物前駆体（以下、‘金属酸化物前駆体’という）は、一つ以上の金属を共通して含むことができる。
第１金属酸化物前駆体及び第２金属酸化物前駆体は、例えば、インジウム（Ｉｎ）含有化合物、亜鉛（Ｚｎ）含有化合物、錫（Ｓｎ）含有化合物、及びこれらの組み合わせよりなる群の中から選択される一つを共通して含むことができる。
インジウム含有化合物は、インジウム塩、水酸化インジウム、インジウムアルコキシド、及びこれらの水和物よりよりなる群の中から選択される少なくとも一つとすることができるが、これに限定されることではない。
塩は、例えば、アセテート（ａｃｅｔａｔｅ）、カルボニル（ｃａｒｂｏｎｙｌ）、炭酸塩（ｃａｒｂｏｎａｔｅ）、硝酸塩（ｎｉｔｒａｔｅ）、硫酸塩（ｓｕｌｆａｔｅ）、燐酸塩（ｐｈｏｓｐｈａｔｅ）、及び塩化塩（ｈａｌｉｄｅ）などとすることができる。インジウム含有化合物の例としては、インジウムアセチルアセトネート（ｉｎｄｉｕｍ ａｃｅｔｙｌ ａｃｅｔｏｎａｔｅ）、酢酸インジウム（ｉｎｄｉｕｍ ａｃｅｔａｔｅ）、塩化インジウム（ｉｎｄｉｕｍ ｃｈｌｏｒｉｄｅ）、インジウムイソプロポキシド（ｉｎｄｉｕｍ ｉｓｏｐｒｏｐｏｘｉｄｅ）、及びこれらの水和物を挙げることができる。
亜鉛含有化合物は、亜鉛塩、水酸化亜鉛、亜鉛アルコキシド、及びこれらの水和物よりなる群の中から選択される少なくとも一つとすることができるが、これに限定されることではない。亜鉛含有化合物の例としては、酢酸亜鉛（ｚｉｎｃ ａｃｅｔａｔｅ、Ｚｎ（ＣＨ３ＣＯＯ）２）、亜鉛硝酸塩（ｚｉｎｃ ｎｉｔｒａｔｅ）、亜鉛アセチルアセトネート（ｚｉｎｃ ａｃｅｔｙｌａｃｅｔｏｎａｔｅ）、塩化亜鉛（Ｚｉｎｃ ｃｈｌｏｒｉｄｅ）、及びこれらの水和物を挙げることができる。
錫含有化合物は、錫塩、水酸化錫、錫アルコキシド、及びこれらの水和物よりなる群の中から選択される少なくとも一つとすることができるが、これに限定されることではない。錫含有化合物の例としては、錫アセテート（ｔｉｎ ａｃｅｔａｔｅ、Ｓｎ（ＣＨ３ＣＯＯ）２）、錫硝酸塩（ｔｉｎ ｎｉｔｒａｔｅ）、錫アセチルアセトネート（ｔｉｎ ａｃｅｔｙｌａｃｅｔｏｎａｔｅ）、塩化錫（ｔｉｎ ｃｈｌｏｒｉｄｅ）、及びこれらの水和物を挙げることができる。
亜鉛含有化合物、インジウム含有化合物、及び錫含有化合物は、多様に組み合わせて使用することができる。
第１金属酸化物前駆体及び第２金属酸化物前駆体は、上述した金属以外に、他の金属または半金属を含む化合物をさらに含むことができる。このような金属または半金属としては、セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、ランタン（Ｌａ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、イットリウム（Ｙ）、及びこれらの組み合わせがあり、これらを含む化合物は、例えば、ハロゲン化物、アセテート化合物、カルボニル化合物、カーボネート化合物、窒化物化合物、またはアルコキシド化合物などの形態で導入することができる。
これらは、金属酸化物前駆体から製造された金属酸化物が薄膜トランジスタに適用された場合、しきい電圧を調節する因子として作用するもので、薄膜トランジスタの特性を改善することができる。
上述した金属含有化合物は、金属酸化物前駆体の総含有量に対してそれぞれ約０．０１〜３０重量％で含まれることができる。各成分が上記範囲で含まれる場合、溶解度を確保できる。
金属酸化物前駆体溶液は、溶液安定化剤をさらに含むことができる。溶液安定化剤は、アルコールアミン化合物、アルキルアンモニウムヒドロキシ化合物、アルキルアミン化合物、ケトン化合物、酸化合物、塩基化合物、及び脱イオン水（ｄｅｉｏｎｉｚｅｄ ｗａｔｅｒ）などよりなる群の中から選択される少なくとも一つを含むことができ、例えば、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、モノイソプロピルアミン、Ｎ，Ｎ−メチルエタノールアミン、アミノエチルエタノールアミン、ジエチレングリコールアミン、２−（アミノエトキシ）エタノール、Ｎ−ｔ−ブチルエタノールアミン、Ｎ−ｔ−ブチルジエタノールアミン、テトラメチルアンモニウムヒドロキシド、メチルアミン、エチルアミン、アセチルアセトン、塩酸、硝酸、硫酸、酢酸、水酸化アンモニウム、水酸化カリウム、及び水酸化ナトリウムより選択された少なくとも一つを含むことができる。
溶液安定化剤は、金属酸化物前駆体溶液に含まれて、他の成分の溶解度を高めることができ、これによって均一の薄膜を形成することができる。溶液安定化剤は、上述した他の成分の種類及び含有量によって含有量が変わり、前駆体溶液の総含有量に対して約０．０１〜３０重量％で含まれることができる。溶液安定化剤が前記範囲で含まれる場合、溶解度及び薄膜コーティング性を高めることができる。
上述した金属含有化合物及び溶液安定化剤は、溶媒に混合されて、金属酸化物前駆体に製造される。この時、金属含有化合物が二つ以上の場合、これらはそれぞれ溶媒に混合された溶液に製造した後、これらを混合することもでき、一つの溶媒に共に混合して製造することも可能である。溶液安定化剤は、各成分の溶液にそれぞれ添加することもでき、各溶液を混合した後に添加することも可能である。例えば、酢酸亜鉛とインジウムアセチルアセトネートをそれぞれの溶媒に混合して、酢酸亜鉛溶液及びインジウムアセチルアセトネート溶液をそれぞれ製造し、これらを混合した後、ここに塩化ハフニウムまたは塩化ハフニウムを含む溶液を添加して、金属酸化物前駆体を製造することができる。
ここで、溶媒は、上述した成分を溶解できれば、特に限定されず、例えば、脱イオン水、メタノール、エタノール、プロパノール、イソプロパノール、２−メトキシエタノール、２−エトキシエタノール、２−プロポキシエタノール、２−ブトキシエタノール、メチルセロソルブ、エチルセロソルブ、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジプロピレングリコールメチルエーテル、トルエン、キシレン、ヘキサン、ヘプタン、オクタン、酢酸エチル、ブチルアセテート、ジエチレングリコールジメチルエーテル、ジエチレングリコールジメチルエチルエーテル、メチルメトキシプロピオン酸、エチルエトキシプロピオン酸、乳酸エチル、プロピレングリコールメチルエーテルアセテート、プロピレングリコールメチルエーテル、プロピレングリコールプロピルエーテル、メチルセロソルブアセテート、エチルセロソルブアセテート、ジエチレングリコールメチルアセテート、ジエチレングリコール酢酸エチル、アセトン、メチルイソブチルケトン、シクロヘキサノン、ジメチルホルムアミド（ＤＭＦ）、Ｎ，Ｎ−ジメチルアセトアミド（ＤＭＡｃ）、Ｎ−メチル−２−ピロリドン、γ−ブチロラクトン、ジエチルエーテル、エチレングリコールジメチルエーテル、ジグライム、テトラハイドロフラン、アセチルアセトン、及びアセトニトリルよりなる群の中から選択される少なくとも一つを含むことができる。
溶媒は、金属前駆体の総含有量に対して、上述した成分を除いた残量で含まれることができる。
ゲート絶縁膜を形成する段階は、上述した第２金属酸化物前駆体を基板に適用（形成）した後、これを熱処理して、金属酸化物を含むゲート絶縁膜に形成することができる。
半導体を形成する段階は、上述した第１金属酸化物前駆体をゲート絶縁膜上に適用（形成）した後、これを熱処理して、金属酸化物を含む半導体に形成することができる。
この時、第１金属酸化物前駆体及び第２金属酸化物前駆体を適用（形成）する段階は、上述した金属酸化物前駆体をスピンコーティング、スリットコーティング、インクジェット印刷、噴霧（ｓｐｒａｙ）、または浸漬（ｄｉｐｐｉｎｇ）などの方法により基板上に適用（形成）することができる。
次に、基板に適用された金属酸化物前駆体を熱処理して金属酸化物に成長させる。熱処理は、比較的低い温度でプリベーク（ｐｒｅｂａｋｅ）して、溶媒を所定程度除去した後に、高温で熱処理を行う。この時、熱処理温度は約３００〜６００℃とすることができる。
このように本実施形態による薄膜トランジスタは、ゲート絶縁膜及び半導体を全て溶液工程により形成することができるので、化学気相蒸着方法またはスパッタリングのような高価の費用及び複雑な工程が要求される方法を使用しなくても、高性能の薄膜トランジスタを製作することができる。
以下、図２を参照して、本発明の第２の実施形態による薄膜トランジスタについて説明する。
図２は、本発明の第２の実施形態による薄膜トランジスタを示す断面図である。
図２を参照すると、本実施形態による薄膜トランジスタは、基板１１０の上にゲート電極１２４が形成され、ゲート電極１２４の上に補助層１３０が形成されている。補助層１３０の上にはゲート絶縁膜１４０、半導体１５４、ソース電極１７３、及びドレイン電極１７５が順次に形成されている。
本実施形態は、上述した実施形態とは異なって、ゲート絶縁膜１４０の下部に補助層１３０をさらに含む。補助層１３０は、無機絶縁物質で形成することができ、例えば、窒化ケイ素、酸化ケイ素などを挙げることができる。
補助層１３０は、ゲート電極１２４による段差を減らして、ゲート絶縁膜１４０及び半導体１５４を溶液工程により形成する際に、均一に形成できるようにする。
ゲート絶縁膜１４０及び半導体１５４は、上述した実施形態と同様に、一つ以上の金属を共通して含む第１金属酸化物及び第２金属酸化物で形成でき、具体的な内容は上述した実施形態と同一である。
以下、図３及び図４を参照して、本発明の第３及び第４の実施形態による薄膜トランジスタについて説明する。
図３及び図４は、それぞれ本発明の第３及び第４の実施形態による薄膜トランジスタを示す断面図である。
最初に、図３を参照すると、第３の実施形態による薄膜トランジスタは、基板１１０の上にゲート電極１２４、ゲート絶縁膜１４０、及び半導体１５４が順次に形成され、半導体１５４の上にエッチング防止膜（ｅｔｃｈ ｓｔｏｐｐｅｒ）１６０が形成され、半導体１５４及びエッチング防止膜１６０の上にソース電極１７３及びドレイン電極１７５が順次に形成されている。
本実施形態は、上述した実施形態とは異なって、半導体１５４の上部にエッチング防止膜１６０をさらに含む。エッチング防止膜１６０は、ソース電極１７３とドレイン電極１７５との間の半導体１５４のチャネル領域が損傷することを防止して、薄膜トランジスタ特性が低下することを防止できる。
ゲート絶縁膜１４０及び半導体１５４は、上述した実施形態と同様に、一つ以上の金属を共通して含む第１金属酸化物及び第２金属酸化物で形成でき、具体的な内容は上述した実施形態と同一である。
次に、図４を参照すると、第４の実施形態による薄膜トランジスタは、基板１１０の上にゲート電極１２４、補助層１３０、ゲート絶縁膜１４０、半導体１５４が順次に形成され、半導体１５４の上にエッチング防止膜１６０が形成され、半導体１５４及びエッチング防止膜１６０の上にソース電極１７３及びドレイン電極１７５が順次に形成されている。
本実施形態による薄膜トランジスタは、ゲート絶縁膜１４０の下部に補助層１３０をさらに含み、半導体１５４の上部にエッチング防止膜１６０をさらに含む。したがって、ゲート絶縁膜１４０及び半導体１５４を溶液工程により形成する時に、段差を減らし、膜の厚さの均一性を高めることができ、半導体１５４のチャネル領域が損傷することを防止して、薄膜トランジスタの特性が低下することを防止できる。
ゲート絶縁膜１４０及び半導体１５４は、上述した実施形態と同様に、一つ以上の金属を共通して含む第１金属酸化物及び第２金属酸化物で形成することができ、具体的な内容は上述した実施形態と同一である。
以下、図５を参照して、本発明の第５の実施形態による薄膜トランジスタについて説明する。
図５は、本発明の第５の実施形態による薄膜トランジスタを示す断面図である。
図５を参照すると、本実施形態は、トップゲート（ｔｏｐ ｇａｔｅ）構造の薄膜トランジスタで、基板１１０の上に互いに対向するソース電極１７３及びドレイン電極１７５が形成されており、その上にソース電極１７３及びドレイン電極１７５と一部重畳する半導体１５４が形成されている。半導体１５４の上にゲート絶縁膜１４０が形成されており、ゲート絶縁膜１４０の上に半導体１５４と重畳する位置にゲート電極１２４が形成されている。
ゲート絶縁膜１４０及び半導体１５４は、上述した実施形態と同様に、一つ以上の金属を共通して含む第１金属酸化物及び第２金属酸化物で形成することができ、具体的な内容は上述した実施形態と同一である。
上述した多様な実施形態による薄膜トランジスタは、表示装置においてスイッチング素子及び／または駆動素子として用いることができる。ここで、表示装置は、液晶表示装置、有機発光表示装置、電気泳動表示装置、及びこれらと類似する装置を全て含むことができる。
以下、実施例を通じて、本発明についてより詳細に説明する。但し、下記の実施例は単に説明を目的とするものであり、本発明の範囲を制限することではない。
［半導体用金属酸化物前駆体の製造］
硝酸インジウム及び酢酸亜鉛を、インジウム（Ｉｎ）：亜鉛（Ｚｎ）＝３：１のモル比となるように２−メトキシエタノールで溶解して約０．２Ｍの溶液を製造した後、ここに酢酸亜鉛と同一の当量の酢酸及びエタノールアミンを添加して、半導体用金属酸化物前駆体を製造する。
［ゲート絶縁膜用金属酸化物前駆体の製造−１］
硝酸インジウム、酢酸亜鉛、及びセリウムエトキシド（Ｃｅ ｅｔｈｏｘｉｄｅ）を、インジウム（Ｉｎ）：亜鉛（Ｚｎ）：セリウム（Ｃｅ）＝３：１：０．５のモル比となるように、２−メトキシエタノールで溶解して約０．２Ｍの溶液を製造した後、ここに酢酸亜鉛と同一の当量の酢酸及びエタノールアミンを添加して、ゲート絶縁膜用金属酸化物前駆体１を製造する。
［ゲート絶縁膜用金属酸化物前駆体の製造−２］
硝酸インジウム、酢酸亜鉛、及びセリウムエトキシド（Ｃｅ ｅｔｈｏｘｉｄｅ）を、インジウム（Ｉｎ）：亜鉛（Ｚｎ）：セリウム（Ｃｅ）＝３：１：２のモル比となるように、２−メトキシエタノールで溶解して約０．２Ｍの溶液を製造した後、ここに酢酸亜鉛と同一の当量の酢酸及びエタノールアミンを添加して、ゲート絶縁膜用金属酸化物前駆体２を製造する。
［薄膜トランジスタの製作］
ガラス基板上にスパッタリング方法によりモリブデン２０００Åを形成した後、フォトエッチングして、ゲート電極を形成する。次に、化学気相蒸着（ＰＥＣＶＤ）方法により窒化ケイ素を４０００Å蒸着した後、その上に上記で製造されたゲート絶縁膜用金属酸化物前駆体２を５００〜３０００ＲＰＭの速度でスピンコーティングする。次に、３００℃で３０分間１次熱処理して、溶媒を所定程度除去した後に、４５０℃で３時間２次熱処理して、ゲート絶縁膜を形成する。
次に、上記で製造された半導体用金属酸化物前駆体を３０００ＲＰＭの速度でスピンコーティングした後、３００℃で３０分間１次熱処理及び４５０℃で３時間２次熱処理して、半導体膜を形成する。
次に、半導体膜をパターニングした後、その上に化学気相蒸着方法により酸化ケイ素（ＳｉＯ２）を２０００Å蒸着し、パターニングして、エッチング防止膜を形成する。次に、スパッタリング方法によりモリブデン２０００Åを形成した後、フォトエッチングして、ソース電極及びドレイン電極を形成する。
［絶縁特性確認］
上記で製造したゲート絶縁膜用金属酸化物前駆体の絶縁特性を確認するために、シリコンウエハの上に金属酸化物前駆体１及び２をそれぞれ５００ｒｐｍ速度でスピンコーティングして薄膜を形成する。
これについて、図６及び図７を参照して説明する。
図６及び図７は、それぞれ本発明の実施例によって製造された金属酸化物前駆体から形成されたゲート絶縁膜の絶縁特性を示すグラフである。
図６及び図７を参照すると、絶縁破壊電界（ｂｒｅａｋｄｏｗｎ ｆｉｅｌｄ）は１ｅ−６Ａを基準として４．５ＭＶ／ｃｍであり、一定の電界下で低い電流密度を維持し、キャパシタンス特性も良好で、絶縁特性を示すことが分かる。
［薄膜トランジスタ特性］
上記で製作された薄膜トランジスタの電流特性を測定する。
図８は、本発明の実施例による薄膜トランジスタの電流特性を示すグラフである。
図８を参照すると、実施例による薄膜トランジスタは、ターンオン電圧が０．２Ｖであり、サブスレッショルドスロープ（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｌｏｐ）が０．５Ｖ／ｄｅｃを示し、Ｉｏｎ／ｏｆｆが１×１０７以上の高い電流特性を示すことが分かる。これから、実施例による薄膜トランジスタは優れた特性を有することを確認した。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
１１０ 基板
１２４ ゲート電極
１３０ 補助層
１４０ ゲート絶縁膜
１５４ 半導体
１６０ エッチング防止膜
１７３ ソース電極
１７５ ドレイン電極
Ａ チャネル

Claims (18)

  1. ゲート電極と、
    前記ゲート電極と重畳し、第１金属酸化物を含む半導体と、
    前記ゲート電極と前記半導体との間に位置して、第２金属酸化物を含むゲート絶縁膜と、
    前記半導体と電気的に接続されるソース電極及びドレイン電極とを有し、
    前記第１金属酸化物及び前記第２金属酸化物は、一つ以上の金属を共通して含むことを特徴とする薄膜トランジスタ。
  2. 前記第１金属酸化物及び前記第２金属酸化物は、インジウム酸化物、亜鉛酸化物、錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、及び亜鉛錫酸化物（ＺＴＯ）よりなる群の中から選択される一つを共通して含むことを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記第１金属酸化物及び前記第２金属酸化物の内の少なくとも一つは、それぞれ独立的にセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、ランタン（Ｌａ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、イットリウム（Ｙ）、及びこれらの組み合わせよりなる群の中から選択される一つをさらに含むことを特徴とする請求項１又は２に記載の薄膜トランジスタ。
  4. 前記第１金属酸化物及び前記第２金属酸化物の内の少なくとも一つは、それぞれ独立的にセリウムインジウム亜鉛酸化物（Ｃｅ−ＩＺＯ）、ハフニウムインジウム亜鉛酸化物（Ｈｆ−ＩＺＯ）、及びケイ素インジウム亜鉛酸化物（Ｓｉ−ＩＺＯ）よりなる群の中から選択される一つを含むことを特徴とする請求項１乃至３のいずれか一項に記載の薄膜トランジスタ。
  5. 前記第１金属酸化物は、セリウムインジウム亜鉛酸化物（Ｃｅ−ＩＺＯ）、ハフニウムインジウム亜鉛酸化物（Ｈｆ−ＩＺＯ）、及びケイ素インジウム亜鉛酸化物（Ｓｉ−ＩＺＯ）よりなる群の中から選択される一つを含み、
    前記各々の酸化物のセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、及びケイ素（Ｓｉ）は、亜鉛１００原子部（ａｔｏｍｉｃ ｐａｒｔｓ）に対してそれぞれ、０〜５０原子部、０〜８０原子部、及び０〜１００原子部の含有量で含まれることを特徴とする請求項４に記載の薄膜トランジスタ。
  6. 前記第２金属酸化物は、セリウムインジウム亜鉛酸化物（Ｃｅ−ＩＺＯ）、ハフニウムインジウム亜鉛酸化物（Ｈｆ−ＩＺＯ）、及びケイ素インジウム亜鉛酸化物（Ｓｉ−ＩＺＯ）よりなる群の中から選択される一つを含み、
    前記選択される酸化物のそれぞれのセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、及びケイ素（Ｓｉ）は、亜鉛１００原子部に対してそれぞれ、５０原子部以上、８０原子部以上、及び１００原子部以上の含有量で含まれることを特徴とする請求項４に記載の薄膜トランジスタ。
  7. 前記第１金属酸化物と前記第２金属酸化物に共通して含まれる前記金属は、前記第１金属酸化物と前記第２金属酸化物で互いに異なる含有量で含まれることを特徴とする請求項１に記載の薄膜トランジスタ。
  8. 前記第１金属酸化物に含まれる前記金属の含有量は、前記第２金属酸化物に含まれる前記金属の含有量より少ないことを特徴とする請求項７に記載の薄膜トランジスタ。
  9. 前記ゲート電極と前記ゲート絶縁膜との間に無機物質を含む補助層をさらに有することを特徴とする請求項１に記載の薄膜トランジスタ。
  10. ゲート電極を形成する段階と、
    前記ゲート電極と重畳する位置に半導体を形成する段階と、
    前記ゲート電極を形成する段階と前記半導体を形成する段階との間にゲート絶縁膜を形成する段階と、
    前記半導体と電気的に接続するソース電極及びドレイン電極を形成する段階とを有し、
    前記半導体を形成する段階と前記ゲート絶縁膜を形成する段階のそれぞれは、第１金属酸化物前駆体及び第２金属酸化物前駆体を溶液工程により形成する段階を含み、
    前記第１金属酸化物前駆体と前記第２金属酸化物前駆体は、一つ以上の金属を共通して含むことを特徴とする薄膜トランジスタの製造方法。
  11. 前記第１金属酸化物前駆体及び第２金属酸化物前駆体は、インジウム（Ｉｎ）含有化合物、亜鉛（Ｚｎ）含有化合物、錫（Ｓｎ）含有化合物、及びこれらの組み合わせよりなる群の中から選択される一つを共通して含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記第１金属酸化物前駆体及び第２金属酸化物前駆体の内の少なくとも一つは、それぞれ独立的にセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、ランタン（Ｌａ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、イットリウム（Ｙ）、及びこれらの組み合わせよりなる群の中から選択される一つを含有する化合物をさらに含むことを特徴とする請求項１０又は１１に記載の薄膜トランジスタの製造方法。
  13. 前記第１金属酸化物前駆体は、インジウム（Ｉｎ）含有化合物、亜鉛（Ｚｎ）含有化合物、及びセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、又はケイ素（Ｓｉ）を含有する化合物を含み、
    前記セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、またはケイ素（Ｓｉ）は、前記亜鉛（Ｚｎ）含有化合物の亜鉛１００原子部に対してそれぞれ０〜５０原子部、０〜８０原子部、又は０〜１００原子部の含有量で含まれることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
  14. 前記第２金属酸化物前駆体は、インジウム（Ｉｎ）含有化合物、亜鉛（Ｚｎ）含有化合物、及びセリウム（Ｃｅ）、ハフニウム（Ｈｆ）、又はケイ素（Ｓｉ）を含有する化合物を含み、
    前記セリウム（Ｃｅ）、ハフニウム（Ｈｆ）、又はケイ素（Ｓｉ）は、前記亜鉛（Ｚｎ）含有化合物の亜鉛１００原子部に対してそれぞれ５０原子部以上、８０原子部以上、又は１００原子部以上の含有量で含まれることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
  15. 前記第１金属酸化物と前記第２金属酸化物に共通して含まれる前記金属は、前記第１金属酸化物前駆体と前記第２金属酸化物前駆体で互いに異なる含有量で含まれることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  16. 前記第１金属酸化物前駆体に含まれる前記金属の含有量は、前記第２金属酸化物前駆体に含まれる前記金属の含有量より少ないことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  17. 前記半導体を形成する段階は、前記第１金属酸化物前駆体を塗布（ａｐｐｌｙ）する段階と、
    前記第１金属酸化物前駆体を熱処理する段階とを含み、
    前記ゲート絶縁膜を形成する段階は、前記第２金属酸化物前駆体を塗布（ａｐｐｌｙ）する段階と、
    前記第２金属酸化物前駆体を熱処理する段階とを含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  18. 請求項１乃至９のいずれか一項に記載の薄膜トランジスタを含むことを特徴とする表示装置。
JP2011062603A 2010-03-22 2011-03-22 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置 Active JP5864875B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2010-0025162 2010-03-22
KR20100025162 2010-03-22
KR1020100106851A KR20110106225A (ko) 2010-03-22 2010-10-29 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시장치
KR10-2010-0106851 2010-10-29

Publications (2)

Publication Number Publication Date
JP2011199291A true JP2011199291A (ja) 2011-10-06
JP5864875B2 JP5864875B2 (ja) 2016-02-17

Family

ID=44060893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011062603A Active JP5864875B2 (ja) 2010-03-22 2011-03-22 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置

Country Status (3)

Country Link
US (1) US9564531B2 (ja)
EP (1) EP2369627B1 (ja)
JP (1) JP5864875B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141197A1 (ja) * 2012-03-23 2013-09-26 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20130134154A (ko) * 2012-05-30 2013-12-10 삼성디스플레이 주식회사 박막 트랜지스터 및 그 형성 방법
JP2013258396A (ja) * 2012-06-08 2013-12-26 Samsung Display Co Ltd 酸化物半導体の前駆体組成物、酸化物半導体を含む薄膜トランジスター基板、および酸化物半導体を含む薄膜トランジスタ基板の製造方法
WO2014148206A1 (ja) * 2013-03-19 2014-09-25 富士フイルム株式会社 金属酸化物膜及びその製造方法、薄膜トランジスタ、表示装置、イメージセンサ並びにｘ線センサ
KR20180138500A (ko) * 2017-06-21 2018-12-31 울산과학기술원 금속산화물 박막을 포함하는 트랜지스터 제조 방법
JP2019192852A (ja) * 2018-04-27 2019-10-31 株式会社Ｊｏｌｅｄ 半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301215B1 (ko) * 2011-12-27 2013-08-29 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
KR102166272B1 (ko) * 2013-05-23 2020-10-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
JP2017050537A (ja) * 2015-08-31 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
JP6477910B2 (ja) * 2016-09-16 2019-03-06 凸版印刷株式会社 表示装置及び表示装置基板
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042689A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp 金属アルコキシド溶液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
WO2008156311A1 (en) * 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2010018479A (ja) * 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921473B1 (en) * 2004-04-30 2014-12-30 Sydney Hyman Image making medium
JP4089858B2 (ja) * 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4338956B2 (ja) 2002-11-08 2009-10-07 出光興産株式会社 酸化物焼結体、ｎ型熱電変換材料及びそれを用いた熱電変換素子
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006134789A (ja) 2004-11-09 2006-05-25 Idemitsu Kosan Co Ltd 非晶質透明導電膜及び非晶質透明導電膜積層体並びにこれらの製造方法
US20060102931A1 (en) * 2004-11-17 2006-05-18 Thomas Edward Kopley Field effect transistor having a carrier exclusion layer
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4762062B2 (ja) 2006-06-22 2011-08-31 出光興産株式会社 焼結体、膜及び有機エレクトロルミネッセンス素子
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
KR20090037109A (ko) * 2007-10-11 2009-04-15 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그의 제조 방법
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
JP5372776B2 (ja) 2007-12-25 2013-12-18 出光興産株式会社 酸化物半導体電界効果型トランジスタ及びその製造方法
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101499239B1 (ko) 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101558534B1 (ko) * 2008-09-24 2015-10-08 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101201891B1 (ko) * 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
TWI485851B (zh) * 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042689A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp 金属アルコキシド溶液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
WO2008156311A1 (en) * 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2010018479A (ja) * 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536993B2 (en) 2012-03-23 2017-01-03 Japan Science And Technology Agency Thin film transistor and method for manufacturing thin film transistor
WO2013141197A1 (ja) * 2012-03-23 2013-09-26 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
US10847657B2 (en) 2012-03-23 2020-11-24 Japan Science And Technology Agency Method for manufacturing thin film transistor with oxide semiconductor channel
JPWO2013141197A1 (ja) * 2012-03-23 2015-08-03 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20130134154A (ko) * 2012-05-30 2013-12-10 삼성디스플레이 주식회사 박막 트랜지스터 및 그 형성 방법
KR101961426B1 (ko) * 2012-05-30 2019-03-25 삼성디스플레이 주식회사 박막 트랜지스터 및 그 형성 방법
JP2013258396A (ja) * 2012-06-08 2013-12-26 Samsung Display Co Ltd 酸化物半導体の前駆体組成物、酸化物半導体を含む薄膜トランジスター基板、および酸化物半導体を含む薄膜トランジスタ基板の製造方法
WO2014148206A1 (ja) * 2013-03-19 2014-09-25 富士フイルム株式会社 金属酸化物膜及びその製造方法、薄膜トランジスタ、表示装置、イメージセンサ並びにｘ線センサ
US9515193B2 (en) 2013-03-19 2016-12-06 Fujifilm Corporation Metal oxide film, method for manufacturing same, thin film transistor, display apparatus, image sensor, and X-ray sensor
JP2014207431A (ja) * 2013-03-19 2014-10-30 富士フイルム株式会社 金属酸化物膜及びその製造方法、薄膜トランジスタ、表示装置、イメージセンサ並びにｘ線センサ
KR20180138500A (ko) * 2017-06-21 2018-12-31 울산과학기술원 금속산화물 박막을 포함하는 트랜지스터 제조 방법
KR102093415B1 (ko) * 2017-06-21 2020-04-23 울산과학기술원 금속산화물 박막을 포함하는 트랜지스터 제조 방법
JP2019192852A (ja) * 2018-04-27 2019-10-31 株式会社Ｊｏｌｅｄ 半導体装置の製造方法

Also Published As

Publication number Publication date
US20110227064A1 (en) 2011-09-22
EP2369627A1 (en) 2011-09-28
JP5864875B2 (ja) 2016-02-17
EP2369627B1 (en) 2017-01-25
US9564531B2 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
JP5864875B2 (ja) 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置
KR101669953B1 (ko) 산화물 박막, 산화물 박막의 형성 방법 및 산화물 박막을 포함하는 전자 소자
US8529802B2 (en) Solution composition and method of forming thin film and method of manufacturing thin film transistor using the solution composition
US8536570B2 (en) Composition for oxide thin film, preparation method of the composition, methods for forming the oxide thin film using the composition, and electronic device using the composition
TWI602305B (zh) 薄膜電晶體及其製造方法及包含其之顯示裝置
KR101447638B1 (ko) 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
KR101733152B1 (ko) 산화물 박막 형성용 용액 조성물 및 상기 산화물 박막을 포함하는 전자 소자
US8658546B2 (en) Solution composition for forming oxide thin film and electronic device including the oxide thin film
KR20110106225A (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시장치
CN103730373B (zh) 一种半导体器件的制备方法及半导体器件
KR101375846B1 (ko) 박막트랜지스터 및 그 제조방법
KR101406838B1 (ko) 산화물 반도체 장치 및 그 형성 방법
US9312391B2 (en) Solution composition for forming oxide semiconductor, and oxide semiconductor and electronic device including the same
KR101582942B1 (ko) 산화물 반도체 제조용 용액
CN109888023B (zh) 一种顶栅型薄膜晶体管及其制作方法
KR20140006575A (ko) 산화물반도체 조성물 및 그 제조방법, 산화물반도체 박막 형성 방법, 전자소자 제조 방법 및 그에 따라 제조된 전자 부품
KR20120055262A (ko) 산화물 반도체 제조 방법
KR20110027488A (ko) 용액 조성물, 이를 이용한 금속 산화물 반도체 제조 방법, 상기 제조 방법에 의해 형성된 금속 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151225

R150 Certificate of patent or registration of utility model

Ref document number: 5864875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250