JP2007201366A - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ Download PDF

Info

Publication number
JP2007201366A
JP2007201366A JP2006020983A JP2006020983A JP2007201366A JP 2007201366 A JP2007201366 A JP 2007201366A JP 2006020983 A JP2006020983 A JP 2006020983A JP 2006020983 A JP2006020983 A JP 2006020983A JP 2007201366 A JP2007201366 A JP 2007201366A
Authority
JP
Japan
Prior art keywords
insulating layer
film
gate insulating
channel layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006020983A
Other languages
English (en)
Other versions
JP5177954B2 (ja
Inventor
Tatsuya Iwasaki
達哉 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006020983A priority Critical patent/JP5177954B2/ja
Priority to PCT/JP2007/050626 priority patent/WO2007086291A1/en
Priority to US12/097,850 priority patent/US7906780B2/en
Priority to CN200780003782.2A priority patent/CN101375405B/zh
Publication of JP2007201366A publication Critical patent/JP2007201366A/ja
Application granted granted Critical
Publication of JP5177954B2 publication Critical patent/JP5177954B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】良好なトランジスタ特性と動作安定性を併せ持つ薄膜トランジスタを実現することを目的とする。
【解決手段】基板上に、ゲート、ソース、ドレインの各電極１５、１３、１４が形成されてなる電界効果型トランジスタにおいて、Ｉｎ、Ｚｎ又はＳｎを主成分とした酸化物からなるチャネル層１１と、チャネル層１１とゲート電極１５の間に配されるゲート絶縁層１２と、を有し、ゲート絶縁層１２が、Ｇａを主成分としたアモルファス酸化物からなることを特徴とする。
【選択図】図１

Description

本発明は、電界効果型トランジスタに関し、特に、アモルファス酸化物からなる膜をゲート絶縁層とし、表示デバイスなどに応用可能な電界効果型トランジスタに関する。
電界効果型トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）は、ゲート電極、ソース電極及びドレイン電極を備えた３端子素子である。
ゲート電極に電圧を印加して、チャネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする電子アクテイブ素子である。
特に、チャネル層として、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した薄膜を用いるＦＥＴは、薄膜ＦＥＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）と呼ばれている。
上記ＴＦＴは、薄膜技術を用いているために、比較的大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使われている。
すなわち、アクテイブ液晶表示素子（ＡＬＣＤ）では、ガラス基板上に作成したＴＦＴを用いて、個々の画像ピクセルのオン・オフが行われている。
また、将来の高性能有機ＬＥＤディスプレイ（ＯＬＥＤ）では、ＴＦＴによるピクセルの電流駆動が有効であると考えられている。
さらに、画像全体を駆動・制御する機能を有するＴＦＴ回路を、画像表示領域周辺の基板上に形成した、より高性能の液晶表示デバイスが実現されている。
ＴＦＴとして、現在、最も広く使われているのは、Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｔｒａｎｓｉｓｔｏｒ（ＭＩＳ−ＦＥＴ）素子である。これは、チャネル層の材料として、多結晶シリコン膜又はアモルファスシリコン膜を使用している。
最近では、ＴＦＴのチャネル層に適用し得る材料として、酸化物材料が注目されてきている。
たとえば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。
上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。
しかし、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。
また、多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、ＴＦＴ素子の特性がばらついてしまう。
また、最近では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(非特許文献１)。
このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。
さらには、電界効果移動度が６−９程度でノーマリーオフ型のトランジスタ特性が得られている。
また、可視光に対して透明であるという特徴を有している。
薄膜トランジスタのゲート絶縁層としては、ＳｉＯ２やＳｉＮｘなどを用いることが一般的である。
チャネル層に酸化物を適用したトランジスタにおいても、これらのゲート絶縁層を用いた検討がされている。
一方、従来、Ｇａを主成分としたゲート絶縁膜を有したトランジスタとして、特許文献１には、ＧａＮをチャネル層に用いたＦＥＴが開示されている。
しかし、この技術では、チャネル層に結晶性に優れた窒素化合物を適用している。
特許文献２には、結晶性ＺｎＯをチャネル層に用いたＴＦＴにおいて、絶縁層としてＬｉＧａＯ２、（Ｇａ1−z Ａｌz ）Ｏ２を用いることが開示されている。
しかし、この特許文献２に記載される絶縁層は結晶性を有した薄膜であり、チャネル層と絶縁層の格子整合の観点からそれぞれ材料を選択している。
ところで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物を用いた薄膜トランジスタにおいて、ＨｆＯ２やＹ２Ｏ３などの高誘電率のゲート絶縁層を用いることで、大きなオン電流を有した薄膜トランジスタを実現しようとする試みが行われている。
K.Noumra eｔ．ａl． Nature 432, 488 (2004) 特開２００５−２６８５０７号公報 特開２００３−０８６８０８号公報
しかし、これらのゲート絶縁層では、良好なトランジスタ特性と動作安定性を併せ両立することが難しかった。
一つの理由としては、これらのゲート絶縁層では、ゲート絶縁層とチャネル層との良好な界面を作製することが難しいためであると考えられる。
ここで良好なトランジスタ特性とは、大きなオン電流と小さなオフ電流が得られることが挙げられる。
電界効果移動度が大きいことやノーマリーオフであることも挙げられる。
動作安定性とは、ヒステリシスが小さいことや、経過時間に対する安定性、駆動履歴に対する安定性、環境変化に対する安定性などが挙げられる。
チャネル層にアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物を用いた薄膜トランジスタを検討したところ、組成や製造条件等にもよるが、ＴＦＴのトランジスタ特性（Ｉｄ−Ｖｇ特性）にヒステリシスを生じる場合があった。
ヒステリシスの発生は、例えば、ディスプレイの画素回路などに用いる場合に、駆動対象となる有機ＬＥＤや液晶などの動作にばらつきを生み、最終的にディスプレイに画像品位を落とすことにつながる。
そこで、本発明は、良好なトランジスタ特性と動作安定性を併せ持つ薄膜トランジスタを実現することを目的とする。
また、チャネル層に酸化物を用いた薄膜トランジスタにおいて、ゲート絶縁層に用いられる酸化物材料に工夫を加え、上記ヒステリシスや駆動安定性の低減を図ることを目的とする。
本発明は、ゲート電極と、ソース電極と、ドレイン電極とを有する電界効果型トランジスタにおいて、Ｉｎ、Ｚｎ及びＳｎから選択される少なくとも一種を含む酸化物半導体からなるチャネル層と、当該チャネル層と前記ゲート電極の間に配されるゲート絶縁層と、を有し、当該ゲート絶縁層が、Ｇａを主成分とするアモルファス酸化物を備えていることを特徴とする。
本発明によれば、薄膜トランジスタにおいて、優れたＴＦＴ特性を示し、さらに動作安定性に優れるようになる。
特に、ゲートリーク電流が小さく、比較的大きなオン電流を有したトランジスタを実現することができる。
また、ヒステリシスが小さく、駆動した際の経時安定性が優れたものとなる。
以下、添付図面を参照して本発明の最良の実施の形態を詳細に説明する。
本発明の実施形態による電界効果トランジスタは、酸化インジウム、酸化亜鉛、酸化スズなど、Ｉｎ、Ｚｎ及びＳｎから選択される少なくとも一種を含む酸化物からなるチャネル層を有する電界効果型トランジスタにおいて、ゲート絶縁層が、Ｇａを主成分とするアモルファス酸化物を備えている。
ゲート絶縁層としては、まず高い絶縁性（絶縁耐圧性が高い）が必要である。
高い絶縁性によって、ゲートリーク電流（ソース−ゲート間やドレイン−ゲート間を流れる電流）が小さいトランジスタを実現することができる。
また、高い絶縁性を有していれば、絶縁層の膜厚を薄くすることができるため、高性能のトランジスタを実現することができる。
このような高い絶縁性を有する絶縁材料を用いることで、高い電圧での駆動が可能となり、また、過電圧に対して信頼性の高いデバイスとすることができる。
また、ゲート絶縁層を構成する材料は、高い誘電率を有していることが好ましい。
高い誘電率を有することで、オン電流の大きなトランジスタを実現することができる。
さらに、ゲート絶縁層を構成する材料は、ＴＦＴに適用した際に、ヒステリシスが小さい素子や経時変化の小さい素子とすることができることが望まれる。
この点に関しては、絶縁膜内部に、チャージがトラップされにくいことが好ましい。
他にも、ゲート絶縁層とチャネル層との間に良好な界面が形成されることが好ましい。
絶縁層として、Ｇａを主成分としたアモルファス酸化物を適用することで、高い絶縁性と、比較的高い誘電率を実現できる。
たとえば、アモルファスＧａ２Ｏ３の薄膜においては、誘電率が９程度と比較的大きく、絶縁耐圧で４ＭＶ／ｃｍ程度を実現でき、好ましい。
さらに、この構成により、ＴＦＴのゲート絶縁層に適用した際に、安定したデバイス特性を得ることができる。
アモルファスであるため、平坦な薄膜が作製できること、結晶粒界でのチャージトラップがないために、安定した特性を得ることができると考えられる。
特に、Ｉｎ、又はＺｎ、或いはＳｎを主成分とするアモルファス酸化物からなるチャネル層に対して、Ｇａを主成分としたゲート絶縁層を適用することが好ましい。
このようなチャネル層を有したＴＦＴに対して、特に、ヒステリシスが小さく、経時安定性に優れたＴＦＴを実現できる。
この理由は定かではないが、Ｉｎ、又はＺｎ、或いはＳｎを主成分とする酸化物半導体とＧａを主成分とする酸化物絶縁体の間で良好な界面が形成され、界面においてチャージがトラップされにくいことが考えられる。
他にも、絶縁層とチャネル層の間で、原子(Ｇａ ｅｔｃ.)の相互拡散が生じた場合にトランジスタ特性への影響が小さいことが考えられる。
さらには、Ｇａが拡散した際に、アモルファスのチャネル層が結晶化せず、安定なアモルファス構造が維持されるということも、理由の一つと考えることができる。
図１及び図２は、本発明の一実施形態としての電界効果型トランジスタの構成例を示す断面図である。
図１は、スタガ構造の例である。
図１において、１０は基板、１１はチャネル層、１２は絶縁層、１３はソース電極、１４はドレイン電極、１５はゲート電極である。
電界効果型トランジスタは、ゲート電極１５、ソース電極１３及びドレイン電極１４を備えた３端子素子である。
ゲート電極に電圧Ｖｇを印加して、チャネル層に流れる電流Ｉｄを制御し、ソース電極とドレイン電極間の電流Ｉｄをスイッチングする機能を有する電子アクテイブ素子である。
図１は、半導体チャネル層１１の上にゲート絶縁膜１２とゲート電極１５とを順に形成するトップゲート構造の例である。
図２は、逆スタガ構造の例である。
同一箇所には、図１と同様の符号が付してある。
また、図２の例は、ゲート電極１５の上にゲート絶縁膜１２と半導体チャネル層１１を順に形成するボトムゲート構造の例である。
スタガ構造、逆スタガ構造は、電極とチャネル層−絶縁層界面の配置関係からこのように呼ばれる。
本実施形態において、ＴＦＴの構成はこれに限定されるものでなく、任意のトップ／ボトムゲート構造、スタガ／逆スタガ構造を用いることができる。
（ゲート絶縁層）
ゲート絶縁層１２の材料はＧａを主成分としたアモルファス酸化物であれば、特にこだわらない。
たとえば、Ｇａを主成分としたアモルファス酸化物としては、Ｇａ２Ｏ３、 Ｇａ−Ｉｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｇａ−Ｉｎ−Ｚｎ−Ｏ、Ｇａ−Ａｌ−Ｏ、Ｇａ−Ｓｉ−Ｏ、Ｇａ−Ｈｆ−Ｏ、Ｇａ−Ｔｉ−Ｏなどがある。
本発明においてある成分を主成分とするとは、酸素以外の元素の中で当該元素が最も多いことをいう。
したがって、前記説明においてＧａを主成分とするとは、酸素以外の元素の中でＧａ元素を最も多く含有させることをいう。
また、ある元素を副成分とするとは、酸素と主成分元素に次いで多く含有させることをいう。
トランジスタにおいては、ゲート絶縁層とチャネル層の界面の性質が特性に大きく寄与するため、ゲート絶縁層材料とチャネル層材料の組み合わせが重要である。
この点に関して、特にＩｎを主成分としたチャネル層とＧａを主成分としたゲート絶縁層を組み合わせることが好ましい。
他にも、Ｉｎを主成分としたチャネル層と、Ｇａを主成分としＩｎを副成分としたゲート絶縁層を組み合わせる例も、好ましい例である。
上記したように、このようなゲート絶縁層材料とチャネル層材料の組み合わせが、良好な界面を形成するためと考えることができる。
このようなゲート絶縁層とチャネル層の組み合わせによって、高オン・オフ比、高飽和電流などの優れたＴＦＴ特性を有し、さらにヒステリシス特性をはじめとする駆動安定性に優れた薄膜トランジスタを実現できる。
他にも、Ｇａを主成分としたアモルファス酸化物が、副成分としてＴｉ、Ｈｆ、Ｚｒ、Ｙ、Ｌａ、Ｎｂ又はＴａを含有することも好ましい。
このような副成分を有することで、誘電率の高い絶縁層とすることができるからである。
これにより、比較的にオン電流が大きい薄膜トランジスタを実現することができる。
ゲート絶縁層は、複数の絶縁膜を積層してもよい。
たとえば、ＳｉＯ２やＳｉＮｘなどの一般的な絶縁層の上に、Ｇａを主成分としたアモルファス酸化物を積層する例があげられる。
アモルファス酸化物からなるゲート絶縁膜の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）及び電子ビーム蒸着法、原子層蒸着法（Atomic ＬａＹer deposition法）などの気相法を用いるのがよい。
なお、気相法の中でも、量産性の点からは、ＳＰ法が適している。
しかし、成膜法は、これらの方法に限られるのものではない。成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
（チャネル層）
本発明に用いられるチャネル層を形成するアモルファス酸化物としては、酸化インジウム、酸化亜鉛、酸化スズ、酸化インジウムスズ、酸化インジウム亜鉛、酸化亜鉛スズ、酸化インジウムスズ亜鉛のように、下記の数１で示されるアモルファス半導体を用いることができる。
この中でも、特に、下記の数２で示されるものが好ましい。
たとえば、アモルファス酸化物膜は、その組成を相図で示した場合、ＳｎＯ２、Ｉｎ２Ｏ３及びＺｎＯを頂点とする３角形の内部に位置する一元系、二元系又は三元系組成によって実現し得る。
三元系組成の組成比によっては、ある組成比に範囲において結晶化する場合がある。
たとえば、上記３種の化合物のうち二つを含む二元系組成（上記３角形の辺に位置する組成）のうち、Ｉｎ−Ｚｎ−Ｏ系では、Ｉｎが約３０原子％超含まれる組成で、アモルファス膜を作成することができる。
特に、Ｇａを主成分としたゲート絶縁層を適用した場合には、Ｉｎ（Ｚｎ又はＳｎ）を主成分としＧａを副成分としたチャネル層を適用することが好ましい。
この場合、特に、ヒステリシスが小さく、経時安定性に優れたＴＦＴを実現できる。
この理由は定かではないが、上記特定の組成を有する絶縁層とすることにより界面特性が改善され、その結果界面においてチャージがトラップされにくいことが考えられる。
他にも、絶縁層とチャネル層の間で、原子(Ｇａ ｅｔｃ.)の相互拡散が生じた場合にトランジスタ特性への影響が小さいことが考えられる。
たとえば、その組成を相図で示した場合、Ｇａ２Ｏ３、Ｉｎ２Ｏ３及びＺｎＯを頂点とする３角形の内部に位置する三元系組成によってチャネル層を構成することは好ましい例である。
すなわち、チャネル層がＩｎとＧａとＺｎを含有したアモルファス酸化物からなることは、より好ましい例である。
このように、チャネル層に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料のようにＧａを含有した材料を適用する場合には、絶縁層とチャネル層が同一材料系となるため低コストでの作製が可能となり、環境への負荷が小さい。
このようなアモルファス酸化物は以下の特徴を有している。
すなわち、通常の化合物では、キャリア濃度が増加するにつれて、キャリア間の散乱などにより、電子移動度は減少する。これに対して上記のアモルファス酸化物では、電子キャリア濃度の増加とともに電子移動度が増加する。
ゲート電極に電圧を印加すると、上記アモルファス酸化物チャネル層に、電子を注入できるので、ソース・ドレイン電極間に電流が流れ、両電極間がオン状態になる。
アモルファス酸化膜は、電子キャリア濃度が増加すると、電子移動度が大きくなるので、トランジスタがオン状態での電流を、より大きくすることができる。すなわち、飽和電流及びオン・オフ比をより大きくすることができる。
アモルファス酸化物の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）及び電子ビーム蒸着法などの気相法を用いるのがよい。
なお、気相法の中でも、量産性の点からは、ＳＰ法が適している。
しかし、成膜法は、これらの方法に限られるのものではない。
成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
また、アモルファス酸化物をチャネル層に適用する場合には、良好なＴＦＴ特性を得るために、１０Ｓ／ｃｍ以下で０．０００１Ｓ／ｃｍ以上の電気伝導度を有したアモルファス酸化物を適用することが好ましい。
このような電気伝導度をえるためには、チャネル層の材料組成にも依存するが、１０１4〜１０１８／ｃｍ３程度の電子キャリア濃度を有したアモルファス酸化物膜を形成することが好ましい。
電気伝導度にして１０Ｓ／ｃｍ以上の場合、ノーマリーオフ・トランジスタを構成することができないし、また、オン・オフ比を大きくすることができない。
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。一方で、絶縁体、すなわち電気伝導度にして０．０００１Ｓ／ｃｍ以下となると、オン電流を大きくすることができなくなる。
極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
通常、酸化物の電気伝導度電子やキャリア濃度を制御するためには、成膜時の酸素分圧を制御することで行う。
すなわち、酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御する。
図７には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物薄膜をスパッタ法で成膜した際のキャリア濃度の酸素分圧依存性の一例を示すグラフである。
実際に、酸素分圧を高度に制御することで、電子キャリア濃度が１０１4〜１０１８／ｃｍ３で半絶縁性を有したアモルファス酸化膜の半絶縁性膜を得ることができる。このような薄膜をチャネル層に適用することで良好なＴＦＴを作成することができる。
図７に示すように典型的には０．００５Ｐａ程度の酸素分圧で成膜することで、半絶縁性の薄膜を得ることができる。
０．００１Ｐａ以下では絶縁となり、一方で０．０１Ｐａ以上では電気伝導度が高すぎ、トランジスタのチャネル層としては不適合である。
ソース電極１３、ドレイン電極１４及びゲート電極１５の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。
たとえば、Ｉｎ２Ｏ３：Ｓｎ、ＺｎＯなどの透明導電膜や、Ａｕ、Ｐｔ、Ａｌ、Ｎｉなどの金属を用いることができる。
基板１０としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
上記のチャネル層、ゲート絶縁層は可視光に対して透明であるので、上記の電極及び基板の材料として透明な材料を用いれば、透明な薄膜トランジスタとすることができる。
（ＴＦＴ特性）
図３及び図４は、本発明の電界効果型トランジスタの典型的な特性を示すグラフである。
ソース・ドレイン電極間に５Ｖ程度の電圧Ｖｄを印加したとき、ゲート電圧Ｖｇを印加を０Ｖと５Ｖの間でオンオフすることで、ソース・ドレイン電極間の電流Ｉｄを制御する（オンオフする）ことができる。
図３はさまざまなＶｇでのＩｄ−Ｖｄ特性、図４はＶｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）の例である。
（ヒステリシス）
図５及び図６を用いて、ヒステリシスについて説明する。
図５は、ゲート絶縁層にＹを主成分としたアモルファス酸化物を適用した場合のヒステリシスを示すグラフである。
図６は、ゲート絶縁層にＧａを主成分とした酸化物を適用した場合のヒステリシスを示すグラフである。
ヒステリシスとは、ＴＦＴトランスファ特性の評価において、図５及び図６に示すようにＶｄを固定して、Ｖｇを掃引（上下）させた際に、Ｉｄが電圧上昇時と下降時で異なる値を示すことをいう。
ヒステリシスの差が大きいと、設定したＶｇに対して得られるＩｄの値がばらついてしまうため、ヒステリシスの差が小さい素子が好ましい。
ゲート絶縁層にＹを主成分とした酸化物を適用した場合には、図５のようなヒステリシス特性を示す。
これに比較して、ゲート絶縁層にＧａを主成分としたアモルファス酸化物を適用した場合には、図６のようにヒステリシスの差が小さい素子とすることができる。
ゲート絶縁層にＧａを主成分としたアモルファス酸化物を適用することで、ヒステリシスが低減される物理的理由は定かではないが、キャリアがトラップされにくいチャネル層／絶縁層界面が実現されていると考えられる。
以下に実施例に基づいて本発明をより具体的に説明するが、本発明はこれらによって何ら限定されるものではない。
アモルファスＧａ２Ｏ３絶縁層
本実施例では、図１に示すトップゲート型ＴＦＴ素子を作製した例である。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物からなるチャネル層とアモルファスＧａ２Ｏ３からなるゲート絶縁層を有してなる。
まず、ガラス基板１０（コーニング社製１７３７）上にチャネル層１１としてアモルファス酸化物膜を形成する。
本実施例では、アルゴンガスと酸素ガスの混合雰囲気中で高周波スパッタ法により、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を形成する。
図８に示すようなスパッタ成膜装置を用いている。
図８において、５１は試料、５２はターゲット、５３は真空ポンプ、５４は真空計、５５は基板保持手段、５６はそれぞれのガス導入系に対して設けられたガス流量制御手段、５７は圧力制御手段、５８は成膜室である。
ガス導入系としては、アルゴン、酸素、アルゴンと酸素の混合ガス（Ａｒ:Ｏ２＝８０：２０）の３系統を有している。
それぞれのガス流量を独立に制御可能とするガス流量制御手段５６と、排気速度を制御するための圧力制御手段５７により、成膜室内に所定のガス雰囲気を得ることができる。
本実施例では、ターゲット（材料源）としては、２インチサイズのＩｎＧａＯ３（ＺｎＯ）組成を有する多結晶焼結体を用い、投入ＲＦパワーは１００Ｗとしている。
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１である。成膜レートは１２ｎｍ／ｍｉｎである。また、基板温度は２５℃である。
得られた膜に関し、膜面に入射Ｘ線回折（薄膜法、入射角 ０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜はアモルファス膜であることがわかる。
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約６０ｎｍであることが分かった。
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝３８：３７：２５であった。
また、電気伝導度で１０−１Ｓ／ｃｍ程度であり、電子キャリア濃度は４×１０１６／ｃｍ３、電子移動度は、約２ｃｍ２／Ｖ・秒程度と見積もっている。
また、光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約３ｅＶである。
次に、フォトリソグラフィー法とリフトオフ法により、ドレイン電極１４及びソース電極１３をパターニング形成した。それぞれ電極材質はＡｕであり、厚さは３０ｎｍである。
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１２をパターニング形成した。
ゲート絶縁膜は、Ｇａ２Ｏ３膜を高周波ＲＦスパッタ法により成膜し、厚みは１５０ｎｍである。
本実施例では、ターゲット（材料源）としては、２インチサイズの多結晶Ｇａ２０３焼結体を用い、投入ＲＦパワーは１６０Ｗとしている。
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：５である。また、基板温度は２５℃である。
成膜されたＧａ２０３膜の比誘電率を測定すると約９であり、絶縁耐圧は４ＭＶ／ｃｍ程度である。
また、Ｘ線回折より、この薄膜はアモルファスであることが確認されている。
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極１５を形成した。
チャネル長は、５０μｍで、チャネル幅は、２００μｍである。電極材質はＡｕであり、厚さは３０ｎｍである。
(比較例１)
ゲート絶縁膜を除いては上記実施例と同様の構成としている。ゲート絶縁膜は、Ｙ２Ｏ３膜をスパッタ成膜法により成膜し、厚みは１５０ｎｍである。また、Ｙ２Ｏ３膜の比誘電率は約１２である。また、Ｘ線回折によると多結晶膜であった。
(比較例２)
ゲート絶縁膜を除いては上記実施例と同様の構成としている。ゲート絶縁膜は、ＳｉＯ２膜をスパッタ成膜法により成膜し、厚みは１５０ｎｍである。
また、ＳｉＯ２膜の比誘電率は約４である。また、Ｘ線回折によるとアモルファス膜であった。
ＴＦＴ素子の特性評価
図３及び４は、室温下で測定したＴＦＴ素子の電流−電圧特性の一例を示す。図３はＩｄ−Ｖｄ特性であり、図４はＩｄ−Ｖｇ特性である。
図３に示すように、一定のゲート電圧Ｖｇを印加し、Ｖｄの変化に伴うソース−ドレイン間電流のＩｄのドレイン電圧Ｖｄ依存性を測定すると、Ｖｄ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。
利得特性を調べたところ、Ｖｄ＝４Ｖ印加時におけるゲート電圧ＶＧの閾値は約−０．５Ｖであった。
また、Ｖｇ＝１０Ｖ時には、Ｉｄ＝１．０×１０−５Ａ程度の電流が流れた。
トランジスタのオン・オフ比は、１０６超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約９ｃｍ２(Ｖｓ)−１の電界効果移動度が得られた。
作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
また、本実施例のＴＦＴの特性は、比較例１のＴＦＴに比べて、ヒステリシスが小さいという特徴を有している。
図５及び図６には、本実施例と比較例のＩｄ−Ｖｇを図に記して比較している。図５は比較例１、図６は本実施例のＴＦＴ特性の一例である。
このようにゲート絶縁層にアモルファスがＧａ２Ｏ３を適用することで、ＴＦＴのヒステリシスを低減することができる。
また、本実施例においては、比較例１に比べて絶縁層の誘電率が小さいことから、オン電流はやや小さいものが、安定性に優れるＴＦＴを実現できる。
一方で、比較例２に比べると本実施例においては、ゲート絶縁層の誘電率が大きいため、大きなオン電流を得ることができる。
ヒステリシスは同等であったが、長時間動作させた後の特性変化が小さい傾向が見られた。
先に説明したように、ゲート絶縁層がＧａを主成分とすることでこのような安定性に優れたＴＦＴを実現できると考えることができる。
このように、Ｇａを主成分とするアモルファス酸化物からなるゲート絶縁層を適用することで、比較的大きなオン電流と小さなヒステリシスを兼ね備えたトランジスタを実現することができる。
本実施例の比較的大きな電界効果移動度を有した電界効果トランジスタは、有機発光ダイオードを動作回路への利用などが期待できる。
アモルファスＧａ−Ｉｎ−Ｏ絶縁層
本実施例では、図１に示すトップゲート型ＴＦＴ素子を作製した例である。
また、Ｇａを主成分とし、Ｉｎを副成分としたアモルファス酸化物をゲート絶縁層として用いている。
まず、ガラス基板（コーニング社製１７３７）上に、ＫｒＦエキシマレーザーを用いたＰＬＤ法により、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を堆積させた。
ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体をターゲットとして、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を堆積させた。成膜時の酸素分圧は６Ｐａである。
なお、ＫｒＦエキシマレーザーのパワーは、１．５×１０−３ｍｊ／ｃｍ２／ｐｕｌｓｅ、パルス幅は２０ｎｓｅｃ、繰り返し周波数は１０Ｈｚである。また、基板温度は２５℃である。
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ:Ｇａ：Ｚｎ＝０．９７：１．０３：４であった。
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．６ｎｍであり、膜厚は約６０ｎｍである。この薄膜の抵抗率を評価すると、５０Ωｃｍ程度の半絶縁性を示す。
得られた膜に関し、膜面に入射Ｘ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜はアモルファス膜である。
フォトリソグラフィー法とリフトオフ法により、ドレイン電極１４及びソース電極１３をパターニング形成した。各電極材質は、金であり、厚さは３０ｎｍである。
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層１２をパターニング形成した。ゲート絶縁膜は、Ｇａ−Ｉｎ−Ｏ膜をＰＬＤ法により成膜する。厚みは１５０ｎｍである。
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＧａ:Ｉｎ＝９０：１０であった。
成膜されたＧａ２０３膜の比誘電率を測定すると約１０であり、絶縁耐圧は３ＭＶ／ｃｍ程度である。また、Ｘ線回折より、この薄膜はアモルファスであることが確認された。
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極１５を形成した。電極材料はＡｕであり、厚さ５０ｎｍとした。チャネル長は、５０μｍで、チャネル幅は、２００μｍであった。
ＴＦＴ素子の特性評価
本実施例の薄膜トランジスタは、Ｖｄ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。トランジスタのオン・オフ比は、１０６超であり、電界効果移動度は約７ｃｍ２(Ｖｓ)−１である。
また、本実施例のＴＦＴは、実施例１に比べてさらに、ヒステリシスが小さいという特徴がある。
ゲート絶縁層がＧａを主成分とし、副成分にＩｎを有したアモルファス酸化物からなるために安定性に優れたＴＦＴを実現できると考えることができる。
アモルファスＧａ−Ｈｆ−Ｏ絶縁層
本実施例では、図１に示すトップゲート型ＴＦＴ素子を作製した例である。
また、Ｇａを主成分とし、Ｈｆを副成分としたアモルファス酸化物をゲート絶縁層として用いている。
本実施例のＴＦＴの構成、製法は、ゲート絶縁層を除いて、実施例１に準じている。
ゲート絶縁膜は、アモルファスからなるＧａ−Ｈｆ−Ｏ膜をＲＦスパッタ法により成膜する。厚みは１５０ｎｍである。
本実施例では、ターゲット（材料源）としては、２インチサイズの多結晶Ｇａ２ＯとＨｆＯ２の混合物からなる焼結体を用い、投入ＲＦパワーは１６０Ｗとしている。
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：５である。また、基板温度は２５℃である。
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＧａ:Ｈｆ＝６４：３６である。成膜されたＧａ２Ｏ３膜の比誘電率を測定すると約１１であり、絶縁耐圧は３ＭＶ／ｃｍ程度である。
ＴＦＴ素子の特性評価
本実施例の薄膜トランジスタは、Ｖｄ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。トランジスタのオン・オフ比は、１０６超であり、電界効果移動度は約８ｃｍ２(Ｖｓ)−１である。
また、本実施例２のＴＦＴは、実施例１に比べて、ゲート絶縁層に誘電率の大きな材料を適用しているため、さらに大きなオン電流が得られるという特徴がある。
副成分にＨｆを含有したゲート絶縁層を用いることで、ゲート絶縁層の誘電率を大きくすることができるためである。
ヒステリシスについては、比較例１に比べて小さく、実施例１とほぼ同等である。
ゲート絶縁層にＧａを主成分とするアモルファス酸化物を適用しているため安定性に優れたＴＦＴを実現できると考えることができる。
本実施例の比較的大きなオン電流を有した電界効果トランジスタは、有機発光ダイオードの動作回路への利用などが期待できる。
ボトムゲート構造 Ｇａ−Ｓｉ−Ｏ絶縁層
本実施例は、図２に示すボトムゲート型ＴＦＴ素子を作製した例である。
また、Ｇａを主成分としたアモルファス酸化物をゲート絶縁層として用いている。
まず、ガラス基板上１０に、スパッタ成膜により厚さ２００ｎｍのＴａからなるゲート電極１５を形成する。パターニングには、フォトリソグラフィー法とドライエッチ法を用いている。
次に、ゲート絶縁層１２としてａ−ＳＩｎとＧａ−Ｓｉ−Ｏ膜の積層膜を形成する。プラズマＣＶＤ法により、厚さ１００ｎｍのａ−ＳＩｎからなる絶縁層を形成する。
さらに引き続き、スパッタ法により厚さ５０ｎｍのＧａ−Ｓｉ−Ｏ絶縁層を積層する。
ターゲット（材料源）としては、２インチサイズの多結晶Ｇａ２ＯとＳｉＯ２の混合焼結体を用い、投入ＲＦパワーは１５０Ｗとしている。成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：５である。また、基板温度は２５℃である。
薄膜の金属組成比はＧａ：Ｓｉ＝６：４程度である。
この２層積層された絶縁層は、均一層の比誘電率に換算して約８相当である。絶縁耐圧は６ＭＶ／ｃｍ程度である。また、Ｘ線回折より、この薄膜はアモルファスであることが確認された。
次に、Ｉｎ−Ｓｎ−Ｏの酸化物からなるチャネル層を形成する。本実施例では、チャネル層成膜方法は実施例１に準じている。金属組成比はＩｎ : Ｓｎ ＝４：６である。
ＴＦＴ素子の特性評価
本実施例のＴＦＴは、比較例１に比べて、複数の素子を作成した際の特性ばらつきが小さい傾向がある。
また、トランジスタのオン・オフ比は、１０６超であり、電界効果移動度は約６ｃｍ２（Ｖｓ）−１である。
本実施例のＴＦＴは、ゲート絶縁層の絶縁耐圧が大きいため、大きなゲート電圧を印加した駆動に対しても安定な動作が可能である。
ヒステリシスは実施例１と同等程度に小さく、良好である。
一方で、長時間の駆動に対する安定性は比較例１、２に比べて良好であるが、実施例１や２よりはやや劣っている。
実施例１や２においては、チャネル層とゲート絶縁層の両方にＧａを含有しているため優れた安定性を有すると考えられる。
すなわち、長時間駆動に対してゲート絶縁層−チャネル層界面が安定であると考えることができる。
プラスチック基板
本実施例は、プラスチック基板上に、図１に示すトップゲート型ＴＦＴ素子を作製した例である。
また、Ｇａを主成分とし、Ｚｎを副成分としたアモルファス酸化物をゲート絶縁層として用いている。
製法、構成は実施例１に準じている。
ただし、基板として、ポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いている。
またチャネル層は、厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜からなり、その金属元素組成比は、Ｉｎ:Ｇａ:Ｚｎ＝２：２：６である。成膜手法はＲＦスパッタ法である。ターゲット（材料源）としては、２インチサイズのＩｎ２０３とＧａ２０３とＺｎＯの混合焼結体を用い、投入ＲＦパワーは１００Ｗとしている。
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：１である。また、基板温度は２５℃である。
ただし、ゲート絶縁膜は、厚さ２００ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜からなり、その金属元素組成比は、Ｉｎ:Ｇａ:Ｚｎ＝０．９：８：１．１である。成膜手法はＲＦスパッタ法である。
ターゲット（材料源）としては、２インチサイズのＩｎ２０３とＧａ２０３とＺｎＯの混合焼結体を用い、投入ＲＦパワーは１００Ｗとしている。
チャネル層を成膜した際とは、ターゲットの組成比が異なるため、Ｇａを主成分とする薄膜が形成される。
成膜時の雰囲気は、全圧０．４Ｐａであり、その際ガス流量比としてＡｒ：Ｏ２＝１００：２である。また、基板温度は２５℃である。
また、ソース電極、ドレイン電極及びゲート電極はＩｎ−Ｚｎ−Ｏ膜からなる透明導電膜とした。その金属元素組成比は、Ｉｎ:Ｚｎ＝９：１である。厚さは１００ｎｍである。成膜手法はＲＦスパッタ法である。
ターゲット（材料源）としては、２インチサイズのＩｎ２Ｏ３とＺｎＯの混合焼結体を用い、投入ＲＦパワーは５０Ｗとしている。成膜時の雰囲気は、Ａｒ雰囲気であり、全圧０．５Ｐａである。また、基板温度は２５℃である。
ＴＦＴ素子の特性評価
ＰＥＴフィルム上に形成したＴＦＴの室温下で測定した。トランジスタのオン・オフ比は、１０３超である。また、電界効果移動度を算出したところ、約３ｃｍ２（Ｖｓ）−１の電界効果移動度である。また、実施例１と同等な良好なヒステリシス特性を有している。
ＰＥＴフィルム上に作成した素子を、曲率半径３０ｍｍで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に大きな変化は認められなかった。また、可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
本実施例で作成した薄膜トランジスタは可視光に対して透明であり、フレキシブルな基板上に形成されている。
本実施例のＴＦＴは、チャネル層、ゲート絶縁層、電極が同一の材料系で構成されているため、環境に対する負荷が小さいという特徴がある。
本発明は、低温で薄膜形成を行うことが可能で、かつアモルファス状態であるため、ＰＥＴフィルムをはじめとするフレキシブル素材上に形成することができる。すなわち、湾曲させた状態でのスイッチングが可能である。また、波長４００ｎｍ以上の可視光・赤外光に対して透明であるので、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ＩＣカードやＩＤタグなどに幅広く応用できる。
本発明の一実施形態としての電界効果型トランジスタの構成例を示す断面図である。 本発明の一実施形態としての電界効果型トランジスタの構成例を示す断面図である。 本発明の電界効果型トランジスタの典型的な特性を示すグラフである。 本発明の電界効果型トランジスタの典型的な特性を示すグラフである。 ゲート絶縁層にＹを主成分としたアモルファス酸化物を適用した場合のヒステリシスを示すグラフである。 ゲート絶縁層にＧａを主成分とした酸化物を適用した場合のヒステリシスを示すグラフである。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物薄膜をスパッタ法で成膜した際の電気伝導度の酸素分圧依存性の一例を示すグラフである。 本発明の実施例で用いる高周波スパッタ成膜装置である。
符号の説明
１０ 基板
１１ チャネル層
１２ 絶縁層
１３ ソース電極
１４ ドレイン電極
１５ ゲート電極

Claims (6)

  1. ゲート電極と、ソース電極と、ドレイン電極とを有する電界効果型トランジスタにおいて、
    Ｉｎ、Ｚｎ及びＳｎから選択される少なくとも一種を含む酸化物半導体からなるチャネル層と、
    当該チャネル層と前記ゲート電極の間に配されるゲート絶縁層と、を有し、
    当該ゲート絶縁層が、Ｇａを主成分とするアモルファス酸化物を備えていることを特徴とする電界効果型トランジスタ。
  2. 前記アモルファス酸化物が、Ｉｎ、Ｚｎ及びＳｎから選択される少なくとも一種を含有することを特徴とする請求項１記載の電界効果型トランジスタ。
  3. 前記アモルファス酸化物が、Ｔｉ、Ｈｆ、Ｚｒ、Ｙ、Ｌａ、Ｎｂ及びＴａから選択される少なくとも一種を含有することを特徴とする請求項１記載の電界効果型トランジスタ。
  4. 前記アモルファス酸化物がＩｎとＺｎとを含有することを特徴とする請求項１記載の電界効果型トランジスタ。
  5. 前記チャネル層が、下記数式１で示されるアモルファス酸化物からなることを特徴とする請求項１から４のいずれか１項記載の電界効果型トランジスタ。
  6. 前記チャネル層が、下記数式２で示されるアモルファス酸化物からなることを特徴とする請求項５記載の電界効果型トランジスタ。
JP2006020983A 2006-01-30 2006-01-30 電界効果型トランジスタ Expired - Fee Related JP5177954B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006020983A JP5177954B2 (ja) 2006-01-30 2006-01-30 電界効果型トランジスタ
PCT/JP2007/050626 WO2007086291A1 (en) 2006-01-30 2007-01-11 Field effect transistor
US12/097,850 US7906780B2 (en) 2006-01-30 2007-01-11 Field effect transistor
CN200780003782.2A CN101375405B (zh) 2006-01-30 2007-01-11 场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006020983A JP5177954B2 (ja) 2006-01-30 2006-01-30 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JP2007201366A true JP2007201366A (ja) 2007-08-09
JP5177954B2 JP5177954B2 (ja) 2013-04-10

Family

ID=37891466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020983A Expired - Fee Related JP5177954B2 (ja) 2006-01-30 2006-01-30 電界効果型トランジスタ

Country Status (4)

Country Link
US (1) US7906780B2 (ja)
JP (1) JP5177954B2 (ja)
CN (1) CN101375405B (ja)
WO (1) WO2007086291A1 (ja)

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP2010074138A (ja) * 2008-08-19 2010-04-02 Fujifilm Corp 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP2010123836A (ja) * 2008-11-21 2010-06-03 Idemitsu Kosan Co Ltd Ｉｎ−Ｓｎ−Ｌｎ系半導体膜を有する薄膜トランジスタ
JP2010177431A (ja) * 2009-01-29 2010-08-12 Fujifilm Corp 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP2011119719A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8008658B2 (en) 2008-02-05 2011-08-30 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display device having the same
JP2011199291A (ja) * 2010-03-22 2011-10-06 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置
WO2011129456A1 (en) * 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
JP2011222989A (ja) * 2010-03-26 2011-11-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011228691A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228690A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228695A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011243973A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011243972A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置
JP2011249691A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
JP2012009841A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 半導体素子、及び半導体装置
JP2012514611A (ja) * 2009-01-09 2012-06-28 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング プリント電子部品のための機能性材料
US8378342B2 (en) 2009-03-23 2013-02-19 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
KR20130030296A (ko) * 2010-07-02 2013-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8461007B2 (en) 2010-04-23 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8546225B2 (en) 2010-04-23 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014524666A (ja) * 2011-08-22 2014-09-22 京東方科技集團股▲ふん▼有限公司 酸化物ｔｆｔアレイ基板及びその製造方法並びに電子デバイス
US8963146B2 (en) 2009-11-05 2015-02-24 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive substrate using the film, as well as device using the substrate
KR101496150B1 (ko) * 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2015189731A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US9252103B2 (en) 2010-06-18 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016058744A (ja) * 2010-08-25 2016-04-21 株式会社半導体エネルギー研究所 電子装置
JP2016106429A (ja) * 2010-06-11 2016-06-16 株式会社半導体エネルギー研究所 半導体装置
JP2016157959A (ja) * 2010-05-14 2016-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016189492A (ja) * 2010-06-25 2016-11-04 株式会社半導体エネルギー研究所 半導体装置
JP2017022415A (ja) * 2011-04-22 2017-01-26 株式会社半導体エネルギー研究所 酸化物膜、半導体装置
JP2017034246A (ja) * 2015-07-30 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、モジュールおよび電子機器
JP2017050553A (ja) * 2010-12-03 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
US9701849B2 (en) 2010-02-17 2017-07-11 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive film, element and transparent conductive substrate using the film, as well as device using the substrate
US9947799B2 (en) 2010-06-18 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018142730A (ja) * 2009-03-05 2018-09-13 株式会社半導体エネルギー研究所 半導体装置
KR20190031344A (ko) * 2010-03-26 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190091433A (ko) * 2011-08-19 2019-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100474629C (zh) 2004-08-23 2009-04-01 株式会社半导体能源研究所 无线芯片及其制造方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5219529B2 (ja) 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8685823B2 (en) * 2011-11-09 2014-04-01 International Business Machines Corporation Nanowire field effect transistor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN113508470B (zh) * 2019-03-13 2024-07-26 三菱电机株式会社 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003081692A (ja) * 2001-09-10 2003-03-19 Sharp Corp 酸化物絶縁体材料およびその形成方法並びに半導体素子
JP2004165387A (ja) * 2002-11-12 2004-06-10 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3205167B2 (ja) 1993-04-05 2001-09-04 キヤノン株式会社 電子源の製造方法及び画像形成装置の製造方法
JP2946189B2 (ja) 1994-10-17 1999-09-06 キヤノン株式会社 電子源及び画像形成装置、並びにこれらの活性化方法
US6231412B1 (en) 1996-09-18 2001-05-15 Canon Kabushiki Kaisha Method of manufacturing and adjusting electron source array
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4676046B2 (ja) 2000-05-10 2011-04-27 古河電気工業株式会社 ＧａＮ系絶縁ゲート形電界効果トランジスタ
US6936854B2 (en) 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3833131B2 (ja) 2002-03-25 2006-10-11 キヤノン株式会社 光伝送装置
AU2003236143A1 (en) 2002-05-22 2003-12-02 Masashi Kawasaki Semiconductor device and display comprising same
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
US7250627B2 (en) 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005268507A (ja) 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
JP4544518B2 (ja) 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
US7972974B2 (en) * 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003081692A (ja) * 2001-09-10 2003-03-19 Sharp Corp 酸化物絶縁体材料およびその形成方法並びに半導体素子
JP2004165387A (ja) * 2002-11-12 2004-06-10 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
AKIHIRO TAKAGI ET AL.: ""Carrier transport and electronic structure in amorphousoxide semiconductor, a-InGaZnO4"", THIN SOLID FILMS, vol. 486, JPN6012029074, 12 February 2005 (2005-02-12), pages 38 - 41, ISSN: 0002417227 *
F. REN ET AL.: ""Ga2O3(Gd2O3)/InGaAs Enhancement-Mode n-Channel MOSFET’s"", IEEE ELECTRON DEVICE LETTERS, vol. 19, no. 8, JPN6012029076, August 1998 (1998-08-01), US, pages 309 - 311, XP000771012, ISSN: 0002417229, DOI: 10.1109/55.704409 *
J. TONOTANI ET AL.: ""Reactive Ion Etching of TaN for a Metal GateElectrode and ZrO2 and Gd2O3 for High-k GateInsulators"", THE ELECTROCHEMICAL SOCIETY MEETING ABSTRACT, vol. 205th meeting, JPN6012029072, 2004, US, pages 144, ISSN: 0002242524 *
KENJI NOMURA ET AL.: ""All oxide transparent MISFET using high-k dielectrics gates"", MICROELECTRONIC ENGINEERING, vol. 72, JPN6012029075, 2004, pages 294 - 298, XP004499500, ISSN: 0002417228, DOI: 10.1016/j.mee.2004.01.007 *
KENJI NOMURA ET AL.: ""Thin-Film Transistor Fabricated in Single-Crystalline Transparent Oxide Semiconductor"", SCIENCE, vol. 300, JPN6012029071, 23 March 2003 (2003-03-23), US, pages 1269 - 1272, ISSN: 0002242523 *
S. PAL ET AL.: ""Gd2O3, Ga2O3(Gd2O3), Y2O3, and Ga2O3, as high-k gate dielectrics onSiGe: A comparative study"", JOURNAL OF APPLIED PHYSICS, vol. 90, no. 8, JPN7012002130, 15 October 2001 (2001-10-15), US, pages 4103 - 4107, ISSN: 0002242525 *
魚住 崇之（他３名）: "「ＳｒＴｉＯ３電界効果トランジスタ作製に向けたワイドギャップ絶縁膜の作製と評価」", 第６６回応用物理学会学術講演会講演予稿集, vol. 第２分冊, JPN6012029073, 7 September 2005 (2005-09-07), JP, pages 82, ISSN: 0002417226 *

Cited By (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US8247266B2 (en) 2008-02-05 2012-08-21 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display device having the same
US8008658B2 (en) 2008-02-05 2011-08-30 Samsung Mobile Display Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display device having the same
JP2010074138A (ja) * 2008-08-19 2010-04-02 Fujifilm Corp 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
KR101496150B1 (ko) * 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP2010123836A (ja) * 2008-11-21 2010-06-03 Idemitsu Kosan Co Ltd Ｉｎ−Ｓｎ−Ｌｎ系半導体膜を有する薄膜トランジスタ
JP2012514611A (ja) * 2009-01-09 2012-06-28 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング プリント電子部品のための機能性材料
JP2010177431A (ja) * 2009-01-29 2010-08-12 Fujifilm Corp 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP2018142730A (ja) * 2009-03-05 2018-09-13 株式会社半導体エネルギー研究所 半導体装置
US11961894B2 (en) 2009-03-05 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11233132B2 (en) 2009-03-05 2022-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8378342B2 (en) 2009-03-23 2013-02-19 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
US8963146B2 (en) 2009-11-05 2015-02-24 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive substrate using the film, as well as device using the substrate
US8927351B2 (en) 2009-11-06 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011119719A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9384976B2 (en) 2009-11-06 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9701849B2 (en) 2010-02-17 2017-07-11 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive film, element and transparent conductive substrate using the film, as well as device using the substrate
JP2011199291A (ja) * 2010-03-22 2011-10-06 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置
US9564531B2 (en) 2010-03-22 2017-02-07 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
US9425295B2 (en) 2010-03-26 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102112065B1 (ko) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190031344A (ko) * 2010-03-26 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9012908B2 (en) 2010-03-26 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal oxide film
US9941414B2 (en) 2010-03-26 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Metal oxide semiconductor device
JP2011222989A (ja) * 2010-03-26 2011-11-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US11411121B2 (en) 2010-04-02 2022-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011228695A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP7231696B2 (ja) 2010-04-02 2023-03-01 株式会社半導体エネルギー研究所 表示装置
JP2011228691A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR20180031065A (ko) * 2010-04-02 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011228690A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
US9842937B2 (en) 2010-04-02 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor film and a metal oxide film
KR20190049949A (ko) * 2010-04-02 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101977152B1 (ko) * 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9059295B2 (en) 2010-04-02 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having an oxide semiconductor and metal oxide films
KR20200008065A (ko) * 2010-04-02 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
JP2014099628A (ja) * 2010-04-02 2014-05-29 Semiconductor Energy Lab Co Ltd 半導体装置
US10608116B2 (en) 2010-04-02 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016015501A (ja) * 2010-04-02 2016-01-28 株式会社半導体エネルギー研究所 半導体装置
US11380800B2 (en) 2010-04-02 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022043062A (ja) * 2010-04-02 2022-03-15 株式会社半導体エネルギー研究所 表示装置
US9318613B2 (en) 2010-04-02 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Transistor having two metal oxide films and an oxide semiconductor film
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR102292523B1 (ko) 2010-04-02 2021-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10714626B2 (en) 2010-04-02 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102134294B1 (ko) 2010-04-02 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102141064B1 (ko) * 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US12119406B2 (en) 2010-04-02 2024-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200093701A (ko) * 2010-04-02 2020-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US12249653B2 (en) 2010-04-02 2025-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101881729B1 (ko) * 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
WO2011129456A1 (en) * 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
US8518761B2 (en) 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
JP2016213499A (ja) * 2010-04-16 2016-12-15 株式会社半導体エネルギー研究所 絶縁膜の作製方法
US9006046B2 (en) 2010-04-16 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
KR20130057433A (ko) * 2010-04-16 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
US10529556B2 (en) 2010-04-16 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
US9698008B2 (en) 2010-04-16 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
JP2015164225A (ja) * 2010-04-23 2015-09-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20190034362A (ko) * 2010-04-23 2019-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102167416B1 (ko) * 2010-04-23 2020-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9202877B2 (en) 2010-04-23 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101860467B1 (ko) * 2010-04-23 2018-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2016106411A (ja) * 2010-04-23 2016-06-16 株式会社半導体エネルギー研究所 半導体装置
JP2011243973A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9812533B2 (en) 2010-04-23 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9373707B2 (en) 2010-04-23 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device with steps of heat treatment in nitrogen containing atmosphere, oxygen doping treatment and heat treatment in oxygen containing atmosphere
JP2012253375A (ja) * 2010-04-23 2012-12-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8461007B2 (en) 2010-04-23 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011243972A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8546225B2 (en) 2010-04-23 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9390918B2 (en) 2010-04-23 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9978878B2 (en) 2010-04-23 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2016157959A (ja) * 2010-05-14 2016-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9490179B2 (en) 2010-05-21 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device
JP2012009841A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 半導体素子、及び半導体装置
JP2011249691A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
US9755082B2 (en) 2010-06-11 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor with an insulating film including galliium and oxygen
JP2016106429A (ja) * 2010-06-11 2016-06-16 株式会社半導体エネルギー研究所 半導体装置
US9947799B2 (en) 2010-06-18 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9252103B2 (en) 2010-06-18 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2016036046A (ja) * 2010-06-18 2016-03-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016189492A (ja) * 2010-06-25 2016-11-04 株式会社半導体エネルギー研究所 半導体装置
JP2017157873A (ja) * 2010-06-25 2017-09-07 株式会社半導体エネルギー研究所 半導体装置
US9748401B2 (en) 2010-06-25 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR20130030296A (ko) * 2010-07-02 2013-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101995851B1 (ko) * 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220873B1 (ko) * 2010-07-02 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190077622A (ko) * 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107452630B (zh) * 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
CN107452630A (zh) * 2010-07-02 2017-12-08 株式会社半导体能源研究所 半导体装置
JP2016058744A (ja) * 2010-08-25 2016-04-21 株式会社半導体エネルギー研究所 電子装置
US9640668B2 (en) 2010-08-25 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
JP2017050553A (ja) * 2010-12-03 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
US10103277B2 (en) 2010-12-03 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film
US10916663B2 (en) 2010-12-03 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2018182343A (ja) * 2010-12-03 2018-11-15 株式会社半導体エネルギー研究所 半導体装置
JP2017022415A (ja) * 2011-04-22 2017-01-26 株式会社半導体エネルギー研究所 酸化物膜、半導体装置
JP2017228802A (ja) * 2011-04-22 2017-12-28 株式会社半導体エネルギー研究所 半導体装置
US9818820B2 (en) 2011-04-22 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
KR20190091433A (ko) * 2011-08-19 2019-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102110716B1 (ko) * 2011-08-19 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2014524666A (ja) * 2011-08-22 2014-09-22 京東方科技集團股▲ふん▼有限公司 酸化物ｔｆｔアレイ基板及びその製造方法並びに電子デバイス
US9685563B2 (en) 2014-06-13 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
WO2015189731A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US9349875B2 (en) 2014-06-13 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP2017034246A (ja) * 2015-07-30 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、モジュールおよび電子機器

Also Published As

Publication number Publication date
US20090174012A1 (en) 2009-07-09
CN101375405A (zh) 2009-02-25
CN101375405B (zh) 2011-08-24
WO2007086291A1 (en) 2007-08-02
US7906780B2 (en) 2011-03-15
JP5177954B2 (ja) 2013-04-10

Similar Documents

Publication Publication Date Title
JP5177954B2 (ja) 電界効果型トランジスタ
JP4850457B2 (ja) 薄膜トランジスタ及び薄膜ダイオード
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
KR101142327B1 (ko) 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법
KR101352159B1 (ko) 전계 효과형 트랜지스터
JP4560502B2 (ja) 電界効果型トランジスタ
JP5295170B2 (ja) アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法
JP5305630B2 (ja) ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101186858B1 (ko) 아모퍼스 산화물을 사용한 전계 효과형 트랜지스터
JP5196813B2 (ja) アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
JP5213429B2 (ja) 電界効果型トランジスタ
JP2010067954A (ja) 薄膜電界効果型トランジスタ
JP2009206508A (ja) 薄膜トランジスタ及び表示装置
JP2009224479A (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP2010016126A (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP5084160B2 (ja) 薄膜トランジスタ及び表示装置
KR101040137B1 (ko) 비대칭 전극 구조를 적용한 박막 트랜지스터 및 그 제조 방법
JP2010045159A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP5489429B2 (ja) 薄膜電界効果型トランジスタ
JP2010045243A (ja) 薄膜電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090323

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120606

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120727

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120730

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

R151 Written notification of patent or utility model registration

Ref document number: 5177954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees