JP2010123836A - In−Sn−Ln系半導体膜を有する薄膜トランジスタ - Google Patents
In−Sn−Ln系半導体膜を有する薄膜トランジスタ Download PDFInfo
- Publication number
- JP2010123836A JP2010123836A JP2008297603A JP2008297603A JP2010123836A JP 2010123836 A JP2010123836 A JP 2010123836A JP 2008297603 A JP2008297603 A JP 2008297603A JP 2008297603 A JP2008297603 A JP 2008297603A JP 2010123836 A JP2010123836 A JP 2010123836A
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- thin film
- semiconductor film
- film transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】酸化インジウム、酸化スズ及び正3価のランタノイド系金属酸化物を含有する非晶質酸化物半導体膜をチャンネル層とし、
非晶質酸化物半導体膜における、インジウム元素(In)、スズ元素(Sn)及び正3価のランタノイド系元素(Ln)の含有量が下記の条件を満たす薄膜トランジスタ。
In/(In+Sn+Ln)=0.2〜0.8
Sn/(In+Sn+Ln)=0.1〜0.4
Ln/(In+Sn+Ln)=0.1〜0.4
【選択図】図1
Description
本発明によれば、以下の薄膜トランジスタ等を提供することができる。
1.酸化インジウム、酸化スズ、及び正3価のランタノイド系金属酸化物を含有する非晶質酸化物半導体膜をチャンネル層として有し、前記非晶質酸化物半導体膜における、インジウム元素(In)、スズ元素(Sn)及び正3価のランタノイド系元素(Ln)の含有量が下記の条件を満たす薄膜トランジスタ。
In/(In+Sn+Ln)=0.2〜0.8
Sn/(In+Sn+Ln)=0.1〜0.4
Ln/(In+Sn+Ln)=0.1〜0.4
2.前記正3価のランタノイド系金属酸化物が、酸化ランタン、酸化ネオジム、酸化サマリウム、酸化ガドリニウム、酸化ジスプロシウム、酸化ホルミウム、酸化エルビウム、酸化イッテリビウム、酸化ユーロピウム及び酸化ツリウムから選択される1種又は2種以上の酸化物である1に記載の薄膜トランジスタ。
3.酸化インジウム、酸化スズ、及び正3価のランタノイド系金属酸化物を含有する半導体膜を成膜する工程と、前記半導体膜を熱処理する工程を含む、1又は2に記載の薄膜トランジスタの製造方法。
4.前記半導体膜を酸素の存在下に、150〜450℃で0.5〜1200分間熱処理する3に記載の薄膜トランジスタの製造方法。
5.チャンネルエッチ型の薄膜トランジスタの製造方法である3又は4に記載の薄膜トランジスタの製造方法。
6.エッチストッパー型の薄膜トランジスタの製造方法である3又は4に記載の薄膜トランジスタの製造方法。
薄膜トランジスタ1は、基板10及び絶縁膜30の間にゲート電極20を挟持しており、ゲート絶縁膜30上には半導体膜(チャンネル層)40が活性層として積層されている。さらに、半導体膜40の端部付近を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。半導体膜40、ソース電極50及びドレイン電極52で囲まれた部分にチャンネル部60を形成している。
尚、図1の薄膜トランジスタ1はいわゆるチャンネルエッチ型薄膜トランジスタである。本発明の薄膜トランジスタは、チャンネルエッチ型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。例えば、エッチストッパー型の薄膜トランジスタでもよい。
薄膜トランジスタ2は、エッチストッパー型の薄膜トランジスタである。薄膜トランジスタ2は、チャンネル部60を覆うようにエッチストッパー70が形成されている点を除き、上述した薄膜トランジスタ1と同じ構成である。半導体膜40の端部付近及びエッチストッパー70の端部付近を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。
半導体膜を非晶質膜とすることにより、エッチング加工性に優れ、薄膜トランジスタの生産性を高くできる。尚、「非晶質膜」とは、X線回折により、結晶ピークを確認できない層を意味する。
・条件1
In/(In+Sn+Ln)=0.2〜0.8
Sn/(In+Sn+Ln)=0.1〜0.4
Ln/(In+Sn+Ln)=0.1〜0.4
また、半導体膜がLnを含有しているので、酸素雰囲気下で半導体膜を成膜した際に、膜の酸素取り込みを促進する。これにより、半導体膜のキャリヤー濃度を、酸化物半導体として適当な、2×10+17cm−3未満(室温付近)に制御することが可能となり、良好な特性、例えば、移動度の高い薄膜トランジスタが得られる。
・条件2
In/(In+Sn+Ln)=0.4〜0.75
Sn/(In+Sn+Ln)=0.15〜0.3
Ln/(In+Sn+Ln)=0.1〜0.3
・条件3
In/(In+Sn+Ln)=0.4〜0.7
Sn/(In+Sn+Ln)=0.15〜0.3
Ln/(In+Sn+Ln)=0.15〜0.3
・条件4
In/(In+Sn+Ln)=0.5〜0.7
Sn/(In+Sn+Ln)=0.15〜0.2
Ln/(In+Sn+Ln)=0.15〜0.3
また、各金属元素の含有量は、例えば、半導体膜を形成する際に使用するスパッタリングターゲットの各元素の存在量を調整することで実施できる。半導体膜の組成は、スパッタリングターゲットの組成とほぼ一致する。
また、本発明で使用する半導体膜は、酸化インジウム、酸化スズ及び正3価のランタノイド系金属酸化物から実質的になっていてもよく、また、これらの成分のみからなっていてもよい。「実質的になる」とは、半導体膜は、酸化インジウム、酸化スズ及び正3価のランタノイド系金属酸化物に加えて上記の他の成分を含みうることである。
例えば、各電極にはAl、Cu、Au等の金属薄膜が使用でき、ゲート絶縁膜には、酸化シリコン膜、酸化ハフニウム膜等の酸化物薄膜を使用できる。
本発明の製造方法は、酸化インジウム及び酸化スズ、及び正3価のランタノイド系金属酸化物を含有する半導体膜を成膜する成膜工程と、半導体膜を熱処理する工程を含む。尚、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極等の構成部材は、公知の方法により形成できる。
スパッタリングでは、複合酸化物の焼結ターゲットを用いる方法が好ましい。具体的に、酸化インジウム及び酸化スズに正3価のランタノイド系金属酸化物を添加した複合酸化物の焼結ターゲットが好ましい。尚、複合酸化物の焼結ターゲットは、本技術分野において公知の方法により製造できる。
スパッタリングの条件は、使用するターゲットや、半導体膜の膜厚等にあわせて適宜調整することができる。スパッタリング方法は、RFスパッタ法、DCスパッタ法、ACスパッタ法が使用できる。なかでも、DCスパッタ法、ACスパッタ法が、成膜速度も速いため好ましい。
スパッタリング中の酸素濃度は、1〜15%が好ましい。1%未満では、後述する熱処理時に高酸素濃度下に熱処理する必要が出る場合があり、15%超では、熱処理により安定化しない場合がある。
半導体膜の熱処理には、酸素の存在下(大気中や酸素雰囲気下)や窒素雰囲気下にランプアニ―ル装置、レーザーアニール装置、熱風加熱装置、接触加熱装置等を用いることが出来る。
酸素の存在下で熱処理を実施する場合は、スパッタリング中の酸素濃度を1〜7%程度にして成膜することが好ましい。また、窒素雰囲気下で熱処理する場合には、スパッタリング中の酸素濃度を7〜15%にして成膜しておくことが好ましい。
半導体膜を酸素の存在下又は窒素雰囲気下に、150〜450℃、0.5〜1200分の条件で熱処理することが好ましい。150℃未満では、半導体膜が十分に安定化しない場合があり、450℃超では、基板や半導体膜にダメージを与える場合がある。熱処理温度は、180℃〜350℃がさらに好ましく、特に、200℃〜300℃が好ましい。
尚、半導体膜の熱処理は、半導体膜の形成後、すぐに実施してもよく、また、ソース・ドレイン電極等、他の構成部材の形成後に実施してもよい。
(A)薄膜トランジスタの作製
図3に示すチャンネルエッチ型の薄膜トランジスタをフォトレジスト法にて作製した。
200nm厚みの熱酸化膜(SiO2膜)付きの導電性シリコン基板10を使用した。熱酸化膜がゲート絶縁膜30として機能し、導電性シリコン部がゲート電極20として機能する。
上記半導体膜40の上にレジストを塗布し、80℃で15分間プレベークした。その後、マスクを通してUV光(光強度:300mJ/cm2)をレジスト膜に照射し、その後、3wt%のテトラメチルアンモニウムハイドロオキサイド(TMAH)にて現像した。純水で洗浄後、レジスト膜を130℃で15分ポストベークし、所望の形状の半導体膜40の形状のレジストパターンを形成した。
レジストパターン付き基板を、蓚酸水溶液(3.5wt%)で処理することで、半導体膜40をエッチングし、半導体膜40形状を形成した。その後、純水で洗浄しエアーブローして乾燥させた。
半導体膜40の形成後に基板を熱処理した。具体的に、基板を熱風加熱炉内で空気中、300℃で30分間熱処理した。
モリブデン金属膜にレジストを塗布し、80℃で15分間プレベークした。その後、マスクを通してUV光(光強度:300mJ/cm2)をレジスト膜に照射し、その後、3wt%のテトラメチルアンモニウムハイドロオキサイド(TMAH)にて現像した。純水で洗浄後、レジスト膜を130℃で15分ポストベークし、所望の形状のソース・ドレイン電極形状のレジストパターンを形成した。
レジストパターン付き基板を、燐酸・酢酸・硝酸の混合酸で処理することで、モリブデン金属膜をエッチングし、ソース電極50及びドレイン電極52を形成した。その後、純水で洗浄しエアーブローして乾燥させ、薄膜トランジスタ(チャンネル部60のソース・ドレイン電極間間隙(L)が200μm、幅(W)が500μm)を作製した。この薄膜トランジスタについて、チャンネル層である半導体膜がエッチングされていないことを確認した。
石英ガラス基板上に、上記(A)のスパッタリングと同じ条件にて半導体膜を形成した。その後、熱風加熱炉内で、空気中、300℃で30分間熱処理した。得られた半導体膜のX線回折(XRD)測定をしたところ、酸化インジウム、酸化サマリウムに起因する構造のピークは観察されず、ブロードなX線回折パターンが得られた。これにより、半導体膜が非晶質であることが確認できた。また、ホール測定により求めたキャリヤー濃度は、7.5×10+16/cm3であった。
半導体膜の組成をICP装置で測定したところ、ターゲットの組成と同じであった。後述する実施例及び比較例も同様であった。
スパッタリングターゲットとして、酸化インジウム、酸化スズ及び酸化サマリウムからなるターゲット[In/(In+Sn+Sm)=0.65、Sn/(In+Sn+Sm)=0.15、Sm/(In+Sn+Sm)=0.2]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は21.1cm2/V・sec、On−Off比は107であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、得られた半導体膜のX線回折(XRD)測定をしたところ、酸化インジウム、酸化サマリウムに起因する構造のピークは観察されず、ブロードなX線回折パターンが得られた。これにより、半導体膜が非晶質であることが確認できた。また、ホール測定により求めたキャリヤー濃度は、3.7×10+16/cm3であった。
スパッタリングターゲットとして、酸化インジウム、酸化スズ及び酸化ランタンからなるターゲット[In/(In+Sn+La)=0.7、Sn/(In+Sn+La)=0.15、La/(In+Sn+La)=0.15]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
電界効果移動度は15.3cm2/V・sec、On−Off比は106であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
スパッタリングターゲットとして、酸化インジウム、酸化スズ及び酸化ネオジムからなるターゲット[In/(In+Sn+Nd)=0.78、Sn/(In+Sn+Nd)=0.1、Nd/(In+Sn+Nd)=0.12]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
電界効果移動度は14.8cm2/V・sec、On−Off比は106であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、得られた半導体膜のX線回折(XRD)測定をしたところ、酸化インジウム、酸化スズ、酸化ネオジムに起因する構造のピークは観察されず、ブロードなX線回折パターンが得られた。これにより、半導体膜が非晶質であることが確認できた。また、ホール測定により求めたキャリヤー濃度は、8.1×10+16/cm3であった。
スパッタリングターゲットとして、酸化インジウム、酸化スズ及び酸化ユウロピウムからなるターゲット[In/(In+Sn+Eu)=0.65、Sn/(In+Sn+Eu)=0.2、Eu/(In+Sn+Eu)=0.15]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
電界効果移動度は13.7cm2/V・sec、On−Off比は107であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
スパッタリングターゲットとして、酸化インジウム、酸化スズ及び酸化ガドリニウムからなるターゲット[In/(In+Sn+Gd)=0.7、Sn/(In+Sn+Gd)=0.15、Gd/(In+Sn+Gd)=0.15]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
電界効果移動度は17.5cm2/V・sec、On−Off比は107であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、得られた半導体膜のX線回折(XRD)測定をしたところ、酸化インジウム、酸化スズ、酸化ガドリニウムに起因する構造のピークは観察されず、ブロードなX線回折パターンが得られた。これにより、半導体膜が非晶質であることが確認できた。また、ホール測定により求めたキャリヤー濃度は、6.8×10+16/cm3であった。
スパッタリングターゲットとして、酸化インジウム、酸化スズ及び酸化ジスプロシウムからなるターゲット[In/(In+Sn+Dy)=0.7、Sn/(In+Sn+Dy)=0.15、Dy/(In+Sn+Dy)=0.15]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
電界効果移動度は17.6cm2/V・sec、On−Off比は107であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
スパッタリングターゲットとして、酸化インジウム、酸化スズ及び酸化エルビウムからなるターゲット[In/(In+Sn+Er)=0.7、Sn/(In+Sn+Er)=0.15、Er/(In+Sn+Er)=0.15]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
電界効果移動度は11.4cm2/V・sec、On−Off比は107であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、得られた半導体膜のX線回折(XRD)測定をしたところ、酸化インジウム、酸化スズ、酸化エルビウムに起因する構造のピークは観察されず、ブロードなX線回折パターンが得られた。これにより、半導体膜が非晶質であることが確認できた。また、ホール測定により求めたキャリヤー濃度は、5.6×10+16/cm3であった。
スパッタリングターゲットとして、酸化インジウム、酸化スズ及び酸化ツリウムからなるターゲット[In/(In+Sn+Tm)=0.7、Sn/(In+Sn+Tm)=0.15、Tm/(In+Sn+Tm)=0.15]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
電界効果移動度は13.8cm2/V・sec、On−Off比は107であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、得られた半導体膜のX線回折(XRD)測定をしたところ、酸化インジウム、酸化スズ、酸化ツリウムに起因する構造のピークは観察されず、ブロードなX線回折パターンが得られた。これにより、半導体膜が非晶質であることが確認できた。また、ホール測定により求めたキャリヤー濃度は、8.4×10+16/cm3であった。
スパッタリングターゲットとして、酸化インジウム、酸化スズ及び酸化イッテリビウムからなるターゲット[In/(In+Sn+Yb)=0.7、Sn/(In+Sn+Yb)=0.15、Yb/(In+Sn+Yb)=0.15]を用いた他は、実施例1と同様にして、薄膜トランジスタを作製した。
電界効果移動度は16.8cm2/V・sec、On−Off比は107であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、得られた半導体膜のX線回折(XRD)測定をしたところ、酸化インジウム、酸化スズ、酸化イッテリビウムに起因する構造のピークは観察されず、ブロードなX線回折パターンが得られた。これにより、半導体膜が非晶質であることが確認できた。また、ホール測定により求めたキャリヤー濃度は、2.7×10+16/cm3であった。
図4に示すエッチストッパー型の薄膜トランジスタを、フォトレジスト法にて作製した。
熱酸化膜30(SiO2膜)付きの導電性シリコン基板10上に、酸化インジウム及び酸化スズ酸化イッテリビウムからなるターゲット[In/(In+Sn+Yb)=0.75、Sn/(In+Sn+Yb)=0.13、Yb/(In+Sn+Yb)=0.12]を用いて、実施例1と同様にスパッタリング法で40nmの半導体膜40を成膜した。
モリブデン金属膜にレジストを塗布し、80℃で15分間プレベークした。その後、マスクを通してUV光(光強度:300mJ/cm2)をレジスト膜に照射し、その後、3wt%のテトラメチルアンモニウムハイドロオキサイド(TMAH)にて現像した。純水で洗浄後、レジスト膜を130℃で15分ポストベークし、ソース電極50及びドレイン電極52の形状のレジストパターンを形成した。
レジストを剥離後、その後、純水で洗浄しエアーブローして乾燥させた。その後、基板を熱処理した。具体的に、基板を熱風加熱炉内で空気中、300℃で30分間熱処理した。以上の工程により、薄膜トランジスタ(チャンネル部60のソース・ドレイン電極間間隙(L)が200μm、幅(W)が500μm)を作製した。
半導体膜は非晶質であった。また、ホール測定により求めたキャリヤー濃度は、5×10+16/cm3であった。
実施例12で作製した薄膜トランジスタの出力曲線を図5に、伝達曲線を図6に示す。図5は、ゲート電圧(Vgs)を−5V〜25Vと変更したときの、ドレイン電圧(Vds)と同電流(Ids)の関係を示したものである。図6は、ゲート電圧(Vgs)とドレイン電流(Ids)の関係を示したものであり、白丸からなる線は、ゲート電圧に対するドレイン電流を1/2乗した曲線であり、黒丸からなる線は、ゲート電圧に対するドレイン電流を示す曲線である。
図5及び図6において、「XE−Y」はX×10−Yを意味する。例えば、5.0E−06は5.0×10−6である。
スパッタリングターゲットに、酸化インジウム、酸化ガリウム及び酸化亜鉛からなるターゲット[In/(In+Ga+Zn)=0.34、Ga/(In+Ga+Zn)=0.33、Zn/(In+Ga+Zn)=0.33]を使用した他は、実施例1と同様にして薄膜トランジスタを作製した。
その結果、モリブデン金属膜のエッチングの際に、チャンネル部60の下部の半導体膜40もエッチングされ消失していた。従って、TFT特性は測定できなかった。
スパッタリングターゲットに、酸化インジウム、酸化スズ及び酸化サマリウムからなるターゲット[In/(In+Sn+Sm)=0.9、Sn/(In+Sn+Sm)=0.07、Sm/(In+Sn+Sm)=0.03]を使用した他は、実施例1と同様にして薄膜トランジスタを作製した。
その結果、チャンネル層(実施例では半導体膜)が導電体となったため、TFT特性は観察されなかった。
得られた薄膜のX線回折結果より、結晶質膜であることが判明した。また、ホール測定より求めたキャリヤー濃度は、1.4×1020/cm3であった。
スパッタリングターゲットに、酸化インジウム、酸化スズ及び酸化サマリウムからなるターゲット[In/(In+Sn+Sm)=0.65、Sn/(In+Sn+Sm)=0.3、Sm/(In+Sn+Sm)=0.05]を使用し、また、熱処理(熱風加熱炉内で空気中、300℃で30分間熱処理)しなかった他は、実施例1と同様にして薄膜トランジスタを作製した。
その結果、チャンネル層は半導体であり、この薄膜トランジスタの電界効果移動度は22.1cm2/V・secであった。しかしながら、On−Off比は103と小さく、また、ノーマリーオンの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に20V電圧を100分間印加した後のシフト電圧(Vth)は、2.4Vであった。
尚、得られた薄膜のX線回折結果より、非晶質膜であることが判明した。また、ホール測定より求めたキャリヤー濃度は、4.8×1018/cm3であった。
本発明の薄膜トランジスタの製造方法は、特に、チャンネルエッチ型の薄膜トランジスタの製造方法に適している。
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 半導体膜(チャンネル層)
50 ソース電極
52 ドレイン電極
60 チャンネル部
70 エッチストッパー
Claims (6)
- 酸化インジウム、酸化スズ、及び正3価のランタノイド系金属酸化物を含有する非晶質酸化物半導体膜をチャンネル層として有し、
前記非晶質酸化物半導体膜における、インジウム元素(In)、スズ元素(Sn)及び正3価のランタノイド系元素(Ln)の含有量が下記の条件を満たす薄膜トランジスタ。
In/(In+Sn+Ln)=0.2〜0.8
Sn/(In+Sn+Ln)=0.1〜0.4
Ln/(In+Sn+Ln)=0.1〜0.4 - 前記正3価のランタノイド系金属酸化物が、酸化ランタン、酸化ネオジム、酸化サマリウム、酸化ガドリニウム、酸化ジスプロシウム、酸化ホルミウム、酸化エルビウム、酸化イッテリビウム、酸化ユーロピウム及び酸化ツリウムから選択される1種又は2種以上の酸化物である請求項1に記載の薄膜トランジスタ。
- 酸化インジウム、酸化スズ、及び正3価のランタノイド系金属酸化物を含有する半導体膜を成膜する工程と、
前記半導体膜を熱処理する工程を含む、
請求項1又は2に記載の薄膜トランジスタの製造方法。 - 前記半導体膜を酸素の存在下に、150〜450℃で0.5〜1200分間熱処理する請求項3に記載の薄膜トランジスタの製造方法。
- チャンネルエッチ型の薄膜トランジスタの製造方法である請求項3又は4に記載の薄膜トランジスタの製造方法。
- エッチストッパー型の薄膜トランジスタの製造方法である請求項3又は4に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297603A JP2010123836A (ja) | 2008-11-21 | 2008-11-21 | In−Sn−Ln系半導体膜を有する薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297603A JP2010123836A (ja) | 2008-11-21 | 2008-11-21 | In−Sn−Ln系半導体膜を有する薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010123836A true JP2010123836A (ja) | 2010-06-03 |
Family
ID=42324896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008297603A Pending JP2010123836A (ja) | 2008-11-21 | 2008-11-21 | In−Sn−Ln系半導体膜を有する薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010123836A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012102181A1 (en) * | 2011-01-27 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013138188A (ja) * | 2011-12-01 | 2013-07-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005088726A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
JP2007157916A (ja) * | 2005-12-02 | 2007-06-21 | Idemitsu Kosan Co Ltd | Tft基板及びtft基板の製造方法 |
JP2007201366A (ja) * | 2006-01-30 | 2007-08-09 | Canon Inc | 電界効果型トランジスタ |
JP2008243928A (ja) * | 2007-03-26 | 2008-10-09 | Idemitsu Kosan Co Ltd | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
WO2008139860A1 (ja) * | 2007-05-07 | 2008-11-20 | Idemitsu Kosan Co., Ltd. | 半導体薄膜、半導体薄膜の製造方法、および、半導体素子 |
-
2008
- 2008-11-21 JP JP2008297603A patent/JP2010123836A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005088726A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
JP2007157916A (ja) * | 2005-12-02 | 2007-06-21 | Idemitsu Kosan Co Ltd | Tft基板及びtft基板の製造方法 |
JP2007201366A (ja) * | 2006-01-30 | 2007-08-09 | Canon Inc | 電界効果型トランジスタ |
JP2008243928A (ja) * | 2007-03-26 | 2008-10-09 | Idemitsu Kosan Co Ltd | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
WO2008139860A1 (ja) * | 2007-05-07 | 2008-11-20 | Idemitsu Kosan Co., Ltd. | 半導体薄膜、半導体薄膜の製造方法、および、半導体素子 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012102181A1 (en) * | 2011-01-27 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8890150B2 (en) | 2011-01-27 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9082864B2 (en) | 2011-01-27 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013138188A (ja) * | 2011-12-01 | 2013-07-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US9466728B2 (en) | 2011-12-01 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9954115B2 (en) | 2011-12-01 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10269979B2 (en) | 2011-12-01 | 2019-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10658517B2 (en) | 2011-12-01 | 2020-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5631213B2 (ja) | 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ | |
WO2010047077A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP5466940B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
JP5966840B2 (ja) | 酸化物半導体薄膜および薄膜トランジスタ | |
JP5328083B2 (ja) | 酸化物のエッチング方法 | |
TWI467761B (zh) | Field effect transistor, semiconductor device and manufacturing method thereof | |
WO2010079581A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
US8932903B2 (en) | Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device | |
JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
WO2007058248A1 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
TW200845399A (en) | Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target | |
TWI482275B (zh) | Thin film transistor having a high purity crystalline indium oxide semiconductor film, and a method for manufacturing the same | |
WO2014080996A1 (ja) | 酸化物半導体薄膜とその製造方法および薄膜トランジスタ | |
KR101132989B1 (ko) | 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법 | |
JP2010123836A (ja) | In−Sn−Ln系半導体膜を有する薄膜トランジスタ | |
WO2014136916A1 (ja) | 酸窒化物半導体薄膜 | |
JP2014222690A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130724 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130813 |