JP5631213B2 - 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ - Google Patents

結晶質酸化インジウム半導体膜を有する薄膜トランジスタ Download PDF

Info

Publication number
JP5631213B2
JP5631213B2 JP2010529622A JP2010529622A JP5631213B2 JP 5631213 B2 JP5631213 B2 JP 5631213B2 JP 2010529622 A JP2010529622 A JP 2010529622A JP 2010529622 A JP2010529622 A JP 2010529622A JP 5631213 B2 JP5631213 B2 JP 5631213B2
Authority
JP
Japan
Prior art keywords
oxide
thin film
film transistor
semiconductor film
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010529622A
Other languages
English (en)
Other versions
JPWO2010032431A1 (ja
Inventor
井上　一吉
一吉 井上
矢野　公規
公規 矢野
重和 笘井
重和 笘井
太 宇都野
太 宇都野
雅司 笠見
雅司 笠見
健治 後藤
健治 後藤
浩和 川嶋
浩和 川嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2010529622A priority Critical patent/JP5631213B2/ja
Publication of JPWO2010032431A1 publication Critical patent/JPWO2010032431A1/ja
Application granted granted Critical
Publication of JP5631213B2 publication Critical patent/JP5631213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、酸化インジウムを主成分とし、正３価の金属酸化物を含有する結晶質酸化インジウムからなる半導体膜を有する薄膜トランジスタに関する。
近年、表示装置の発展は目覚ましく、液晶表示装置やＥＬ表示装置等、種々の表示装置がパソコンやワ−プロ等のＯＡ機器へ活発に導入されている。これらの表示装置は、いずれも表示素子を透明導電膜で挟み込んだサンドイッチ構造を有している。
上記の表示装置を駆動させるスイッチング素子には、現在、シリコン系の半導体膜が主流を占めている。それは、シリコン系薄膜の安定性、加工性の良さの他、スイッチング速度が速い等が良好なためである。このシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ法）により作製されている。
しかしながら、シリコン系薄膜が非晶質の場合、スイッチング速度が比較的遅く、高速な動画等を表示する場合は画像を表示できないという難点を有している。また、結晶質のシリコン系薄膜の場合には、スイッチング速度は比較的速いが、結晶化するために８００℃以上の高温や、レーザーによる加熱等が必要であり、製造時に多大なエネルギーと工程を要する。また、シリコン系の薄膜は、電圧素子としても性能は優れているものの、電流を流した場合、その特性の経時変化が問題となっている。
シリコン系薄膜よりも安定性に優れるとともに、ＩＴＯ膜と同等の光透過率を有する透明半導体膜を得るための材料等として、酸化インジウム、酸化ガリウム及び酸化亜鉛からなるスパッタリングターゲットや、酸化亜鉛と酸化マグネシウムからなる透明半導体薄膜が提案されている（例えば、特許文献１）。酸化インジウム、酸化ガリウム及び酸化亜鉛、又は酸化亜鉛と酸化マグネシウムからなる透明半導体膜は、弱酸でのエッチング性が非常に早い特徴を持っている。しかしながら、金属薄膜のエッチング液でもエッチングされ、透明半導体膜上の金属薄膜をエッチングする場合に、同時にエッチングされてしまうことがあり、透明半導体膜上の金属薄膜だけを選択的にエッチングする場合には不適であった。
一方、酸化インジウムの結晶質を含む膜、特に多結晶膜は、酸素欠損を生成しやすく、成膜時の酸素分圧を上げたり、酸化処理等をしても、キャリヤー密度を２×１０＋１７ｃｍ−３にすることが困難と考えられていた。そのために、半導体膜又はＴＦＴとしての試みはほとんどなされていなかった。
また、特許文献２に酸化インジウムに正２価の金属酸化物を含有させたビックスバイト構造を有する酸化インジウム半導体膜が記載されている。正２価の金属酸化物を含有させることにより、キャリヤー濃度を低減する試みがなされている。しかしながら、正２価の金属酸化物の場合、ビックスバイト構造のエネルギーバンド構造のバンドギャップ内に不純物順位を形成することがあり、これが、移動度を低下させる場合がある。
特開２００４−１１９５２５号公報 国際公開第ＷＯ２００７／０５８２４８
本発明の目的は、半導体膜上の金属薄膜だけを選択的にエッチングすることができる酸化インジウム系の半導体膜を有し、移動度が高く、且つ半導体膜のキャリア密度を抑えた薄膜トランジスタを提供することである。
上記目的を達成するため、本発明者らが鋭意研究した結果、酸化インジウムに正３価の金属酸化物を含有させて形成した半導体膜を使用することにより、半導体膜上の金属薄膜だけを選択的にエッチングでき、また、高性能な薄膜トランジスタが得られることを見出し、本発明を完成させた。
本発明によれば、以下の薄膜トランジスタ等を提供することができる。
１．酸化インジウムを主成分とし、正３価の金属酸化物を含有する結晶質酸化インジウム半導体膜を有する薄膜トランジスタ。
２．前記正３価の金属酸化物が、酸化ホウ素、酸化アルミニウム、酸化ガリウム、酸化スカンジウム、酸化イットリウム、酸化ランタン、酸化プラセオジム、酸化ネオジム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ジスプロニウム、酸化ホルニウム、酸化エルビウム、酸化ツリウム、酸化イッテリビウム及び酸化ルテチウムから選択される１種又は２種以上の酸化物である１に記載の薄膜トランジスタ。
３．前記酸化インジウムのインジウム元素（Ｉｎ）と前記正３価の金属酸化物の金属元素（Ｍ）の合計量に対する金属元素（Ｍ）の比率[Ｍ／（Ｍ＋Ｉｎ）：原子比]が０．０００１〜０．１である１又は２に記載の薄膜トランジスタ。
４．酸化インジウム、及び正３価の金属酸化物を含有する半導体膜を成膜する成膜工程と、前記半導体膜を酸化処理する工程、及び／又は前記半導体膜を結晶化する工程を含む、１〜３のいずれかに記載の薄膜トランジスタの製造方法。
５．前記半導体膜を酸素の存在下に、１５０〜４５０℃で０．５〜１２００分間熱処理する４に記載の薄膜トランジスタの製造方法。
６．チャンネルエッチ型の薄膜トランジスタの製造方法である４又は５に記載の薄膜トランジスタの製造方法。
７．エッチストッパー型の薄膜トランジスタの製造方法である４又は５に記載の薄膜トランジスタの製造方法。
本発明によれば、酸化インジウムに正３価の金属酸化物を含有させて形成した半導体膜を使用することにより、半導体膜上の金属薄膜だけを選択的にエッチングできる。また、移動度が高く、且つ半導体膜のキャリア密度を抑えた高性能な薄膜トランジスタが得られる。
本発明の薄膜トランジスタの実施形態を示す概略断面図である。 本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。 実施例１で作製した薄膜トランジスタの概略断面図である。 実施例３で作製した薄膜トランジスタの概略断面図である。 実施例３で作製した薄膜トランジスタの出力曲線を示す図である。 実施例３で作製した薄膜トランジスタの伝達曲線を示す図である。
本発明の薄膜トランジスタ（ＴＦＴ）は、酸化インジウムを主成分とし、正３価の金属酸化物を含有する結晶質酸化インジウム半導体膜を有することを特徴とする。
図１は、本発明の薄膜トランジスタの実施形態を示す概略断面図である。
薄膜トランジスタ１は、基板１０及び絶縁膜３０の間にゲート電極２０を挟持しており、ゲート絶縁膜３０上には半導体膜４０が活性層として積層されている。さらに、半導体膜４０の端部付近を覆うようにしてソース電極５０及びドレイン電極５２がそれぞれ設けられている。半導体膜４０、ソース電極５０及びドレイン電極５２で囲まれた部分にチャンネル部６０を形成している。
尚、図１の薄膜トランジスタ１はいわゆるチャンネルエッチ型薄膜トランジスタである。本発明の薄膜トランジスタは、チャンネルエッチ型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。例えば、エッチストッパー型の薄膜トランジスタでもよい。
図２は、本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。尚、上述した薄膜トランジスタ１と同じ構成部材には同じ番号を付し、その説明を省略する。
薄膜トランジスタ２は、エッチストッパー型の薄膜トランジスタである。薄膜トランジスタ２は、チャンネル部６０を覆うようにエッチストッパー７０が形成されている点を除き、上述した薄膜トランジスタ１と同じ構成である。半導体膜４０の端部付近及びエッチストッパー７０の端部付近を覆うようにしてソース電極５０及びドレイン電極５２がそれぞれ設けられている。
本発明では半導体膜４０に、酸化インジウムを主成分とし、正３価の金属酸化物を含有する結晶質酸化インジウム半導体膜を使用する。これにより、ソース電極５０及びドレイン電極５２のエッチングの際に、半導体膜がエッチングされることを抑制できる。また、半導体膜のキャリヤー密度を低減することができ、室温付近の温度において２×１０＋１７ｃｍ−３未満にすることが可能となり、良好な薄膜トランジスタ特性を示すようになる。
室温付近の温度においてのキャリヤー密度は、好ましくは１０＋１７ｃｍ−３未満である。キャリヤー密度が２×１０＋１７ｃｍ−３以上では、ＴＦＴとして駆動しないおそれがある。また、ＴＦＴとして駆動したとしてもノーマリーオンになったり、閾値電圧がマイナスに大きくなったり、Ｏｎ−Ｏｆｆ値が小さくなる場合がある。
ここで、「酸化インジウムを主成分とする」とは、半導体膜を形成する全金属元素に占めるＩｎ元素の含有量（原子比）が９０％超であることを意味する。Ｉｎ元素の含有量が９０％超であるため、ＴＦＴの移動度を高くすることができる。
また、「結晶質膜」とは、Ｘ線回折により結晶ピークを確認できる膜である。半導体膜を結晶化膜とすることにより、ＴＦＴの耐久性を高くできる。
結晶質膜は、単結晶膜、エピタキシャル膜及び多結晶膜のいずれであってもよく、工業生産が容易かつ大面積化が可能であることから、好ましくはエピタキシャル膜及び多結晶膜であり、特に好ましくは多結晶膜である。
結晶質膜が多結晶膜の場合、当該多結晶膜がナノクリスタルからなることが好ましい。Ｘ線回折からScherrer’s equationを用いて求めた平均結晶粒径は通常５００ｎｍ以下、好ましくは３００ｎｍ以下、より好ましくは１５０ｎｍ以下、さらに好ましくは８０ｎｍ以下である。５００ｎｍより大きいとトランジスタを微細化した際のばらつきが大きくなるおそれがある。
半導体膜が含有する正３価の金属酸化物としては、 前記正３価の金属酸化物が、酸化ホウ素、酸化アルミニウム、酸化ガリウム、酸化スカンジウム、酸化イットリウム、酸化ランタン、酸化プラセオジム、酸化ネオジム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ジスプロシウム、酸化ホルミウム、酸化エルビウム、酸化ツリウム、酸化イッテルビウム及び酸化ルテチウムから選択される１種又は２種以上の酸化物が好ましい。これらの酸化物は、酸素との結合力が強く、多結晶化酸化インジウム薄膜の酸素欠損量を低減することが可能となる。酸素欠損は、結晶粒界で多く発生すると考えられ、上記金属酸化物は、インジウムのイオン半径とは異なるために、結晶中に存在するよりも、結晶粒界に多く存在すると考えられ、酸素との結合力が強いために、結晶粒界での酸素欠損の発生を抑えることが出来るようになる。その結果、室温付近の温度においてのキャリヤー密度を、１０＋１７ｃｍ−３未満に制御できるようになる。
上記金属酸化物のうち、特に、酸化アルミニウム、酸化ガリウム、酸化イットリウム、酸化イッテルビウム、酸化エルビウム、酸化ホルミウム、酸化ジスプロシウム、酸化サマリウムが好ましく、さらに、酸化ガリウム、酸化イットリウム、酸化イッテルビウムが好ましい。
尚、正３価の金属酸化物は、酸化インジウムに固溶している方が望ましいが、全てが固溶している必要はない。
本発明において、半導体膜の酸化インジウムのインジウム元素（Ｉｎ）と前記正３価の金属酸化物の金属元素（Ｍ）の合計量に対する金属元素（Ｍ）の比率[Ｍ／（Ｍ＋Ｉｎ）：原子比]は、０．０００１〜０．１であることが好ましい。原子比が０．０００１未満では、添加する金属元素（Ｍ）の量が少なく、酸素欠損の低減効果が小さいため、キャリヤー密度が２×１０＋１７ｃｍ−３以上になる場合がある。一方、０．１超では半導体膜の結晶性が低くなり、酸素欠損量が増え、キャリヤー密度が２×１０＋１７ｃｍ−３以上になる場合があり、ＴＦＴ特性として作動しなくなる場合がある。また、ＴＦＴとして駆動したとしてもノーマリーオンになったり、閾値電圧がマイナスに大きくなったり、Ｏｎ−Ｏｆｆ値が小さくなる場合がある。さらに、正３価の金属酸化物を多く含むと、半導体膜が結晶化しなくなり、結果、エッチング液に溶解するようになり、選択エッチングが出来なくなるおそれがある。
金属元素（Ｍ）の比率[Ｍ／（Ｍ＋Ｉｎ）]は、より好ましくは０．０００５〜０．０５であり、特に好ましくは０．００１〜０．０５である。
尚、金属元素（Ｍ）の比率は、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）測定により、各元素の存在量を測定することで求めることができる。
また、金属元素（Ｍ）比率は、例えば、半導体膜を形成する際に使用するスパッタリングターゲットの各元素の存在量を調整することで実施できる。半導体膜の組成は、スパッタリングターゲットの組成とほぼ一致する。
本発明の薄膜トランジスタにおいて、基板、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極等の構成部材は、公知のものが使用でき、特に限定されない。
例えば、各電極にはＡｌ、Ｃｕ、Ａｕ等の金属薄膜が使用でき、ゲート絶縁膜には、酸化シリコン膜、酸化ハフニウム膜等の酸化物薄膜を使用できる。
続いて、本発明の薄膜トランジスタの製造方法を説明する。
本発明の製造方法は、酸化インジウム、及び正３価の金属酸化物を含有する半導体膜を成膜する成膜工程と、半導体膜を酸化処理する工程、及び／又は結晶化する工程を含む。尚、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極等の構成部材は、公知の方法により形成できる。
例えば、基板上にＡｌ、Ｃｕ、Ａｕ等の金属薄膜からなるゲート電極を形成し、その上に、酸化シリコン膜、酸化ハフニウム膜等からなる酸化物薄膜をゲート絶縁膜として形成する。その上に、金属マスクを装着して必要な部分だけに正３価の金属酸化物を含む酸化インジウム膜からなる半導体膜を形成する。その後、金属マスクを用いて、必要部分にソース・ドレイン電極を形成することで、薄膜トランジスタを製造することができる。
半導体膜の成膜は、スパッタ法、イオンプレーティング法、蒸着法等がある。このなかでは、スパッタ法が好ましい。
スパッタリングでは、複合酸化物の焼結ターゲットを用いる方法が好ましい。具体的に、酸化インジウムに正３価の金属酸化物を添加した複合酸化物の焼結ターゲットが好ましい。尚、複合酸化物の焼結ターゲットは、本技術分野において公知の方法により製造できる。
スパッタリングの条件は、使用するターゲットや、半導体膜の膜厚等にあわせて適宜調整することができる。スパッタリング方法は、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法が使用できる。中でも、ＤＣスパッタ法、ＡＣスパッタ法が、成膜速度も速く、好ましい。
本発明の薄膜トランジスタの製造方法では、半導体膜の形成後、薄膜を酸化処理する工程、及び／又は薄膜を結晶化する工程を行う。
半導体膜の結晶化及び酸化処理には、酸素の存在下にランプアニ―ル装置、レーザーアニール装置、熱風加熱装置、接触加熱装置等を用いることが出来る。
半導体膜を酸素の存在下に、１５０〜４５０℃、０．５〜１２００分の条件で熱処理することが好ましい。１５０℃未満では、半導体膜が十分に結晶化しない場合があり、４５０℃超では、基板や半導体膜にダメージを与える場合がある。熱処理温度は、１８０℃〜３５０℃がさらに好ましく、特に２００℃〜３００℃が好ましい。
また、熱処理時間が０．５分未満では、熱処理時間が短すぎて膜の結晶化が不十分となる場合があり、１２００分超では時間が掛かりすぎ生産的ではない。熱処理時間は、１分〜６００分がさらに好ましく、特に５分〜６０分が好ましい。
尚、半導体膜の結晶化及び／又は酸化処理は、半導体膜の形成後、すぐに実施してもよく、また、ソース・ドレイン電極等、他の構成部材の形成後に実施してもよい。
本発明の製造方法は、特に、チャンネルエッチ型の薄膜トランジスタの製造方法に適している。本発明の半導体膜は結晶質であるため、Ａｌ等の金属薄膜からソース・ドレイン電極及びチャンネル部を形成する方法として、フォトリソグラフィを使用したエッチング工程を採用できる。即ち、金属薄膜を除去するエッチング液では、半導体膜はエッチングされず、金属薄膜を選択的にエッチングできる。尚、エッチストッパー型の薄膜トランジスタの製造方法であってもよい。
実施例１
（Ａ）薄膜トランジスタの作製
図３に示すチャンネルエッチ型の薄膜トランジスタをフォトレジスト法にて作製した。
２００ｎｍ厚みの熱酸化膜（ＳｉＯ２膜）付きの導電性シリコン基板１０を使用した。熱酸化膜がゲート絶縁膜３０として機能し、導電性シリコン部がゲート電極２０として機能する。
ゲート絶縁膜３０上に、酸化インジウム−酸化ガリウムからなるターゲット[Ｇａ／（Ｉｎ＋Ｇａ）＝０．０３：原子比）]を用いて、スパッタリング法で４０ｎｍの半導体膜４０を成膜した。スパッタリングは、背圧が５×１０−４Ｐａとなるまで真空排気したあと、アルゴン９．５ｓｃｃｍ、酸素０．５ｓｃｃｍを流しながら、圧力を０．２Ｐａに調整し、スパッタパワー１００Ｗにて室温で行った。
半導体膜４０の形成後、この基板を熱風加熱炉内で空気中、３００℃で３０分間熱処理した。
その後、半導体膜４０及びゲート絶縁膜３０上に、モリブデン金属膜を３００ｎｍ成膜した。
モリブデン金属膜にレジストを塗布し、８０℃で１５分間プレベークした。その後、マスクを通してＵＶ光（光強度：３００ｍＪ／ｃｍ２）をレジスト膜に照射し、その後、３ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）にて現像した。純水で洗浄後、レジスト膜を１３０℃で１５分ポストベークし、所望の形状のソース・ドレイン電極形状のレジストパターンを形成した。
レジストパターン付き基板を、燐酸・酢酸・硝酸の混合酸で処理することで、モリブデン金属膜をエッチングし、ソース電極５０及びドレイン電極５２を形成した。その後、純水で洗浄しエアーブローして乾燥させ、薄膜トランジスタ（チャンネル部６０のソース・ドレイン電極間間隙（Ｌ）が２００μｍ、幅（Ｗ）が５００μｍ）を作製した。
この薄膜トランジスタの電界効果移動度は４．５ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０８であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に２０Ｖ電圧を１００分間印加した後のシフト電圧（Ｖｔｈ）は、０．２Ｖであった。
（Ｂ）半導体膜の評価
石英ガラス基板上に、上記（Ａ）のスパッタリングと同じ条件にて半導体膜を形成した。その後、熱風加熱炉内で、空気中、３００℃で３０分間熱処理した。得られた半導体膜のＸ線回折（ＸＲＤ）測定をしたところ、酸化インジウムのビックスバイト構造のピークが観察された。これにより、半導体膜が結晶質であることが確認できた。また、ホール測定により求めたキャリヤー濃度は、８×１０＋１６／ｃｍ３であった。
尚、半導体膜の熱処理条件を、空気中、４５０℃で５時間として得た半導体膜について、同じくＸＲＤ測定した。３００℃にて熱処理したＸＲＤのピーク強度を比較したところ、３００℃で得られたピーク強度は、４５０℃で得られたピーク強度の約９５％であった。
実施例２
スパッタリングターゲットとして、酸化インジウム−酸化イッテリビウムからなるターゲット[Ｙｂ／（Ｙｂ＋Ｉｎ）＝０．０３：原子比）]を用いた他は、実施例１と同様にして、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は１．２ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、ＸＲＤ測定の結果、半導体膜は結晶質性であった。酸化インジウムのビックスバイト構造のピークが観察された。また、ホール測定により求めたキャリヤー濃度は、８×１０＋１６／ｃｍ３であった。
尚、酸化ガリウムに代えて、酸化ホウ素、酸化アルミニウム、酸化スカンジウム、酸化イットリウム、酸化ランタン、酸化プラセオジム、酸化ネオジム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ジスプロニウム、酸化ホルニウム、酸化エルビウム、酸化ツリウム、酸化イッテリビウム及び酸化ルテチウムをそれぞれ添加したスパッタリングターゲットを使用した他は、実施例１と同様にして作製した薄膜トランジスタについても、実施例２とほぼ同様な薄膜トランジスタ特性が得られた。また、各半導体膜のＸＲＤ測定結果は、同じく酸化インジウムのビックスバイトに起因するピークが観察された。また、ホール測定により求めたキャリヤー濃度は、１０＋１７／ｃｍ３以下であった。
使用したスパッタリングターゲットの組成、及び得られた薄膜トランジスタの特性を示す。
・酸化ホウ素：Ｂ／（Ｂ＋Ｉｎ）＝０．００４
電界効果移動度は８．２ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０５であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化アルミニウム：Ａｌ／（Ａｌ＋Ｉｎ）＝０．００５
電界効果移動度は６．２ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０５であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化スカンジウム：Ｓｃ／（Ｓｃ＋Ｉｎ）＝０．０２
電界効果移動度は４．２ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０６であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化イットリウム：Ｙ／（Ｙ＋Ｉｎ）＝０．０５
電界効果移動度は６．８ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化ランタン：Ｌａ／（Ｌａ＋Ｉｎ）＝０．０２
電界効果移動度は５．１ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０６であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化ネオジム：Ｎｄ／（Ｎｄ＋Ｉｎ）＝０．０１
電界効果移動度は８．４ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０６であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化サマリウム：Ｓｍ／（Ｓｍ＋Ｉｎ）＝０．０５
電界効果移動度は７．６ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化ユウロピウム：Ｅｕ／（Ｅｕ＋Ｉｎ）＝０．０３
電界効果移動度は５．３ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化ガドリニウム：Ｇｄ／（Ｇｄ＋Ｉｎ）＝０．０３
電界効果移動度は６．７ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化テルビウム：Ｔｂ／（Ｔｂ＋Ｉｎ）＝０．００５
電界効果移動度は３．３ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化ジスプロニウム：Ｄｙ／（Ｄｙ＋Ｉｎ）＝０．０１
電界効果移動度は１４．７ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化エルビウム：Ｅｒ／（Ｅｒ＋Ｉｎ）＝０．０１
電界効果移動度は１１．４ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化ツリウム：Ｔｍ／（Ｔｍ＋Ｉｎ）＝０．０２
電界効果移動度は８．３ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
・酸化ルテチウム：Ｌｕ／（Ｌｕ＋Ｉｎ）＝０．００３
電界効果移動度は６．９ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０７であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
実施例３
図４に示すエッチストッパー型の薄膜トランジスタを、フォトレジスト法にて作製した。
熱酸化膜３０（ＳｉＯ２膜）付きの導電性シリコン基板１０上に、酸化インジウム−酸化イットリウムからなるターゲット［Ｙ／（Ｉｎ＋Ｙ）＝０．０３：原子比）］を用いて、実施例１と同様にスパッタリング法で４０ｎｍの半導体膜４０を成膜した。
次に、Ｓｉをターゲットとして、アルゴン：７ｓｃｃｍ、酸素３ｓｃｃｍ流し、圧力０．５Ｐａにて１００ｎｍ成膜した。その後、レジストを塗布し、８０℃で１５分間プレベークした。その後、マスクを通してＵＶ光（光強度：３００ｍＪ／ｃｍ２）をレジスト膜に照射し、その後、３ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）にて現像した。純水で洗浄後、レジスト膜を１３０℃で１５分ポストベークし、チャンネル部６０となる部分にパターンを形成した。ＣＦ４によるドライエッチングにより、エッチストッパー７０を形成した。レジスト剥離剤にて、レジストを剥離し、水洗し、エアーブローにより乾燥した。
その後、半導体膜４０、エッチストッパー７０及び熱酸化膜３０上に、モリブデン金属膜を３００ｎｍ成膜した。
モリブデン金属膜にレジストを塗布し、８０℃で１５分間プレベークした。その後、マスクを通してＵＶ光（光強度：３００ｍＪ／ｃｍ２）をレジスト膜に照射し、その後、３ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）にて現像した。純水で洗浄後、レジスト膜を１３０℃で１５分ポストベークし、ソース電極５０及びドレイン電極５２の形状のレジストパターンを形成した。
レジストパターン付き基板を、燐酸・酢酸・硝酸の混合酸で処理することで、モリブデン金属膜をエッチングした。この場合、半導体膜４０は結晶化しておらず、燐酸・酢酸・硝酸の混合酸で処理することにより、モリブデン金属膜と同時にエッチングが出来る。また、チャンネル部６０は、エッチストッパー７０にて保護されており、半導体膜４０がエッチングされることはない。
レジストを剥離後、その後、純水で洗浄しエアーブローして乾燥させた。その後、熱風加熱炉内で空気中、３００℃で３０分間熱処理して、薄膜トランジスタ（チャンネル部６０のソース・ドレイン電極間間隙（Ｌ）が２００μｍ、幅（Ｗ）が５００μｍ）を作製した。
尚、上記の熱処理をモリブデン金属膜のエッチング前に実施すると、半導体膜が結晶化する。そのため、燐酸・酢酸・硝酸の混合酸による処理でエッチングすることができない。その場合、モリブデン金属膜と同時エッチングするためには、塩酸・硝酸・水からなる王水や、塩化第二鉄を含む塩酸水溶液、ＨＢｒ水溶液等で、半導体膜をエッチングすればよい。強酸を使用することになるので、熱処理は最終工程で行うことが好ましい。
この薄膜トランジスタの電界効果移動度は１０．８ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は１０８であり、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に２０Ｖ電圧を１００分間印加した後のシフト電圧（Ｖｔｈ）は、０．２Ｖであった。
半導体膜は結晶質であった。また、ホール測定により求めたキャリヤー濃度は、６×１０＋１６／ｃｍ３であった。
実施例３で作製した薄膜トランジスタの出力曲線を図５に、伝達曲線を図６に示す。図５は、ゲート電圧（Ｖｇｓ）を−５Ｖ〜２５Ｖと変更したときの、ドレイン電圧（Ｖｄｓ）と同電流（Ｉｄｓ）の関係を示したものである。図６は、ゲート電圧（Ｖｇｓ）とドレイン電流（Ｉｄｓ）の関係を示したものであり、白丸からなる線は、ゲート電圧に対するドレイン電流を１／２乗した曲線であり、黒丸からなる線は、ゲート電圧に対するドレイン電流を示す曲線である。
図５及び図６において、「ＸＥ−Ｙ」はＸ×１０−Ｙを意味する。例えば、５．０Ｅ−０６は５．０×１０−６である。
比較例１
スパッタリングターゲットに、酸化インジウム−酸化ガリウム−酸化亜鉛からなるターゲットを使用した他は、実施例１と同様にして薄膜トランジスタを作製した。スパッタリングターゲットの組成（原子比）は以下の通りである。
Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）＝０．３４
Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）＝０．３３
Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）＝０．３３
その結果、モリブデン金属膜のエッチングの際に、チャンネル部６０の下部の半導体膜４０もエッチングされ消失していた。従って、ＴＦＴ特性は測定できなかった。
比較例２
スパッタリングターゲットに、酸化インジウム−酸化ガリウムからなるターゲットを使用した他は、実施例１と同様にして薄膜トランジスタを作製した。スパッタリングターゲットの組成（原子比）は以下の通りである。
Ｉｎ／（Ｉｎ＋Ｇａ）＝０．７
Ｇａ／（Ｉｎ＋Ｇａ）＝０．３
その結果、モリブデン金属膜のエッチングの際に、チャンネル部６０の下部の半導体膜４０もエッチングされ消失していた。従って、ＴＦＴ特性は測定できなかった。
本発明の薄膜トランジスタは、ディスプレイ用パネル、ＲＦＩＤタグ、Ｘ線ディテクタパネル・指紋センサ・フォトセンサ等のセンサ等に好適に使用できる。
本発明の薄膜トランジスタの製造方法は、特に、チャンネルエッチ型の薄膜トランジスタの製造方法に適している。
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
この明細書に記載の文献の内容を全てここに援用する。

Claims (10)

  1. 酸化インジウム及び正３価の金属酸化物からなる結晶質酸化インジウム半導体膜を有する薄膜トランジスタであって、
    前記正３価の金属酸化物が、酸化ホウ素、酸化アルミニウム、酸化ガリウム、酸化スカンジウム、酸化イットリウム、酸化プラセオジム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ホルミウム、酸化ツリウム及び酸化ルテチウムから選択される１種又は２種以上の酸化物であり、
    前記酸化インジウムのインジウム元素（Ｉｎ）と前記正３価の金属酸化物の金属元素（Ｍ）の合計量に対する金属元素（Ｍ）の比率［Ｍ／（Ｍ＋Ｉｎ）：原子比］が０．０００５〜０．０５である薄膜トランジスタ。
  2. 前記正３価の金属酸化物が、酸化アルミニウム、酸化ガリウム、酸化イットリウム、酸化イッテリビウム、酸化エルビウム、酸化ホルミウム、酸化ジスプロニウム、及び酸化サマリウムから選択される１種又は２種以上の酸化物である請求項１に記載の薄膜トランジスタ。
  3. 前記正３価の金属酸化物が、酸化ガリウム、酸化イットリウム及び酸化イッテリビウムから選択される１種又は２種以上の酸化物である請求項１又は２に記載の薄膜トランジスタ。
  4. 前記結晶質酸化インジウム半導体膜のキャリヤー密度が１０＋１７ｃｍ−３未満である請求項１〜３のいずれかに記載の薄膜トランジスタ。
  5. 前記結晶質酸化インジウム半導体膜が酸化インジウムのビックスバイト構造を有する請求項１〜４のいずれかに記載の薄膜トランジスタ。
  6. 酸化インジウム及び正３価の金属酸化物からなる結晶質酸化インジウム半導体膜であって、
    前記正３価の金属酸化物が、酸化ホウ素、酸化アルミニウム、酸化ガリウム、酸化スカンジウム、酸化イットリウム、酸化プラセオジム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ホルミウム、酸化ツリウム及び酸化ルテチウムから選択される１種又は２種以上の酸化物であり、
    前記酸化インジウムのインジウム元素（Ｉｎ）と前記正３価の金属酸化物の金属元素（Ｍ）の合計量に対する金属元素（Ｍ）の比率［Ｍ／（Ｍ＋Ｉｎ）：原子比］が０．０００５〜０．０５である結晶質酸化インジウム半導体膜。
  7. 薄膜トランジスタの結晶質酸化インジウム半導体膜の形成が、
    酸化インジウム、及び正３価の金属酸化物からなる半導体膜を成膜する成膜工程と、
    前記半導体膜を酸化処理する工程、及び／又は前記半導体膜を結晶化する工程を含む、
    請求項１〜５のいずれかに記載の薄膜トランジスタの製造方法。
  8. 前記半導体膜を酸化処理する工程、及び前記半導体膜を結晶化する工程が、前記半導体膜を酸素の存在下に、１５０〜４５０℃で０．５〜１２００分間熱処理する請求項７に記載の薄膜トランジスタの製造方法。
  9. チャンネルエッチ型の薄膜トランジスタの製造方法である請求項７又は８に記載の薄膜トランジスタの製造方法。
  10. エッチストッパー型の薄膜トランジスタの製造方法である請求項７又は８に記載の薄膜トランジスタの製造方法。
JP2010529622A 2008-09-17 2009-09-15 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ Active JP5631213B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010529622A JP5631213B2 (ja) 2008-09-17 2009-09-15 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008238353 2008-09-17
JP2008238353 2008-09-17
PCT/JP2009/004592 WO2010032431A1 (ja) 2008-09-17 2009-09-15 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ
JP2010529622A JP5631213B2 (ja) 2008-09-17 2009-09-15 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2010032431A1 JPWO2010032431A1 (ja) 2012-02-02
JP5631213B2 true JP5631213B2 (ja) 2014-11-26

Family

ID=42006408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010529622A Active JP5631213B2 (ja) 2008-09-17 2009-09-15 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ

Country Status (6)

Country Link
US (1) US9269573B2 (ja)
JP (1) JP5631213B2 (ja)
KR (1) KR101540834B1 (ja)
CN (2) CN102916052B (ja)
TW (1) TWI511300B (ja)
WO (1) WO2010032431A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435970B1 (ko) * 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US9478185B2 (en) * 2010-05-12 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
JP5689250B2 (ja) * 2010-05-27 2015-03-25 出光興産株式会社 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9178076B2 (en) 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
JP5301021B2 (ja) * 2011-09-06 2013-09-25 出光興産株式会社 スパッタリングターゲット
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101978835B1 (ko) * 2012-03-16 2019-05-15 한국전자통신연구원 박막 트랜지스터
US20130307496A1 (en) * 2012-05-18 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9741864B2 (en) 2013-05-09 2017-08-22 National Institute For Materials Science Thin-film transistor and method for manufacturing same
DE112014006046T5 (de) * 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
JP6252904B2 (ja) * 2014-01-31 2017-12-27 国立研究開発法人物質・材料研究機構 酸化物半導体およびその製法
JP6261125B2 (ja) * 2014-01-31 2018-01-17 国立研究開発法人物質・材料研究機構 酸化物薄膜トランジスタおよびその製造方法
CN103913917B (zh) * 2014-03-27 2017-02-22 上海天马微电子有限公司 一种tft阵列基板及显示面板
JP6097458B1 (ja) * 2015-07-30 2017-03-15 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
KR102543783B1 (ko) 2017-02-01 2023-06-15 이데미쓰 고산 가부시키가이샤 비정질 산화물 반도체막, 산화물 소결체, 및 박막 트랜지스터
CN107903712A (zh) * 2017-11-17 2018-04-13 福州大学 一种喷墨打印技术中的半导体金属氧化物墨水及使用方法
JP6834062B2 (ja) 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
WO2020196716A1 (ja) * 2019-03-28 2020-10-01 出光興産株式会社 結晶酸化物薄膜、積層体及び薄膜トランジスタ
CN113078042B (zh) * 2021-03-22 2022-04-26 青岛科技大学 一种薄膜晶体管制备方法
CN114163216A (zh) * 2021-12-15 2022-03-11 先导薄膜材料（广东）有限公司 一种氧化铟钛镱粉体及其制备方法与应用
CN114230314B (zh) * 2021-12-15 2023-04-04 先导薄膜材料（广东）有限公司 一种氧化铟镱钇粉体及其制备方法与应用

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249655A (ja) * 2002-02-22 2003-09-05 Nec Corp チャネルエッチ型薄膜トランジスタ
JP2004119525A (ja) * 2002-09-24 2004-04-15 Japan Science & Technology Corp 酸化物半導体ｐｎ接合デバイス
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2007046181A1 (ja) * 2005-10-19 2007-04-26 Idemitsu Kosan Co., Ltd. 半導体薄膜及びその製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Ｉｉｉ族酸化物半導体を含む半導体素子
WO2008018403A1 (fr) * 2006-08-10 2008-02-14 Idemitsu Kosan Co., Ltd. Cible d'oxyde contenant du lanthanide
JP2008130814A (ja) * 2006-11-21 2008-06-05 Canon Inc 薄膜トランジスタの製造方法
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
JP5386084B2 (ja) 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
EP1981085A4 (en) * 2006-01-31 2009-11-25 Idemitsu Kosan Co TFT SUBSTRATE, REFLECTIVE TFT SUBSTRATE, AND METHOD OF MANUFACTURING THE SAME

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249655A (ja) * 2002-02-22 2003-09-05 Nec Corp チャネルエッチ型薄膜トランジスタ
JP2004119525A (ja) * 2002-09-24 2004-04-15 Japan Science & Technology Corp 酸化物半導体ｐｎ接合デバイス
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2007046181A1 (ja) * 2005-10-19 2007-04-26 Idemitsu Kosan Co., Ltd. 半導体薄膜及びその製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Ｉｉｉ族酸化物半導体を含む半導体素子
WO2008018403A1 (fr) * 2006-08-10 2008-02-14 Idemitsu Kosan Co., Ltd. Cible d'oxyde contenant du lanthanide
JP2008130814A (ja) * 2006-11-21 2008-06-05 Canon Inc 薄膜トランジスタの製造方法
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス

Also Published As

Publication number Publication date
KR20110059850A (ko) 2011-06-07
TW201025613A (en) 2010-07-01
CN102916052A (zh) 2013-02-06
WO2010032431A1 (ja) 2010-03-25
CN102916052B (zh) 2015-11-11
CN102160182A (zh) 2011-08-17
US20100065835A1 (en) 2010-03-18
US9269573B2 (en) 2016-02-23
TWI511300B (zh) 2015-12-01
KR101540834B1 (ko) 2015-07-30
JPWO2010032431A1 (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
JP5631213B2 (ja) 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ
WO2010047077A1 (ja) 薄膜トランジスタ及びその製造方法
JP5466940B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
TWI467761B (zh) Field effect transistor, semiconductor device and manufacturing method thereof
US8748879B2 (en) Semiconductor device, thin film transistor and a method for producing the same
JP5386084B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
WO2010079581A1 (ja) 薄膜トランジスタ及びその製造方法
TWI482275B (zh) Thin film transistor having a high purity crystalline indium oxide semiconductor film, and a method for manufacturing the same
US8389996B2 (en) Method for forming semiconductor film, method for forming semiconductor device and semiconductor device
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
JP2010219214A (ja) 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ
JP2010123836A (ja) Ｉｎ−Ｓｎ−Ｌｎ系半導体膜を有する薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R150 Certificate of patent or registration of utility model

Ref document number: 5631213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150