TWI511300B - Thin film transistor having a crystalline indium oxide semiconductor film - Google Patents

Thin film transistor having a crystalline indium oxide semiconductor film Download PDF

Info

Publication number
TWI511300B
TWI511300B TW098131210A TW98131210A TWI511300B TW I511300 B TWI511300 B TW I511300B TW 098131210 A TW098131210 A TW 098131210A TW 98131210 A TW98131210 A TW 98131210A TW I511300 B TWI511300 B TW I511300B
Authority
TW
Taiwan
Prior art keywords
oxide
thin film
film transistor
cerium oxide
semiconductor film
Prior art date
Application number
TW098131210A
Other languages
English (en)
Other versions
TW201025613A (en
Inventor
Kazuyoshi Inoue
Koki Yano
Shigekazu Tomai
Futoshi Utsuno
Masashi Kasami
Kenji Goto
Hirokazu Kawashima
Original Assignee
Idemitsu Kosan Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co filed Critical Idemitsu Kosan Co
Publication of TW201025613A publication Critical patent/TW201025613A/zh
Application granted granted Critical
Publication of TWI511300B publication Critical patent/TWI511300B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

具有結晶質氧化銦半導體膜之薄膜電晶體 技術領域
本發明係有關於一種具有半導體膜之薄膜電晶體，該半導體膜係由以氧化銦作為主成分並含有正3價金屬氧化物之結晶質氧化銦所構成。
 背景技術
近年來，顯示裝置之發展顯著，液晶顯示裝置或EL顯示裝置等，各種顯示裝置正活躍地被導入個人電腦或文書處理器等辦公室自動化設備中。該等顯示裝置均具有以透明導電膜夾入顯示元件的疊層構造。
於使前述顯示裝置驅動之開關元件中，現在，矽系半導體膜占有主流。這是因為，除了矽系薄膜之穩定性、加工性佳以外，開關速度快速等而為良好之故。該矽系薄膜一般係以化學氣相沈積法(CVD法)來製作。
然而，於矽系薄膜為非晶質時，開關速度較慢，於顯示高速動畫等時，會有無法顯示影像之問題。又，當為結晶質之矽系薄膜時，雖然開關速度較快，但為了結晶化而需要800℃以上之高溫、或利用雷射之加熱等，於製造時需要大量之能量與製程。又，即使矽系薄膜作為電壓元件之性能優異，但於流經電流時，其特性會隨時間變化而造成問題。
有人提出了由氧化銦、氧化鎵及氧化鋅所構成之濺鍍靶、或由氧化鋅與氧化鎂所構成之透明半導體薄膜，作為用以獲得穩定性較矽系薄膜優異，且具有與ITO膜相同之透光率的透明半導體膜之材料等(例如，專利文獻1)。由氧化銦、氧化鎵及氧化鋅、或由氧化鋅與氧化鎂所構成之透明半導體膜具有於弱酸下之蝕刻性非常快的特徵。然而，該透明半導體膜於金屬薄膜之蝕刻液中亦會被蝕刻，於蝕刻透明半導體膜上之金屬薄膜時，會有同時被蝕刻的疑慮，於選擇性地僅蝕刻透明半導體膜上之金屬薄膜時並不適合。
另一方面，包含氧化銦之結晶質的膜，特別是多結晶膜容易生成氧缺陷，會提升成膜時之氧分壓，即使進行氧化處理等，仍被視為不易使載子密度成為2×10+17 cm-3 。因此，幾乎無作為半導體膜或TFT之嘗試。
又，專利文獻2中記載了具有使氧化銦含有正2價金屬氧化物之方鐵錳礦(bixbyite)結構的氧化銦半導體膜。藉含有正2價金屬氧化物，嘗試降低載子濃度。然而，當為正2價金屬氧化物時，會於方鐵錳礦結構之能帶結構的能帶隙內形成雜質態(impurity state)，而此有導致移動度下降之情況。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2004-119525號公報
專利文獻2：國際公開第WO2007/058248
 發明概要
本發明之目的係提供一種薄膜電晶體，係具有可選擇性地僅蝕刻半導體膜上之金屬薄膜的氧化銦系半導體膜者。
為達成前述目的，本發明人等致力研究之結果，發現藉由使用使氧化銦含有正3價金屬氧化物而形成之半導體膜，可選擇性地僅蝕刻半導體膜上之金屬薄膜，又，可得高性能之薄膜電晶體，而完成本發明。
依據本發明，可提供以下之薄膜電晶體等。
1.一種具有結晶質氧化銦半導體膜之薄膜電晶體，該半導體膜係以氧化銦作為主成分並含有正3價金屬氧化物。
2.如1之薄膜電晶體，其中前述正3價金屬氧化物係選自於氧化硼、氧化鋁、氧化鎵、氧化鈧、氧化釔、氧化鑭、氧化鐠、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鐿及氧化鎦之1種或2種以上的氧化物。
3.如1或2之薄膜電晶體，其中金屬元素(M)相對於前述氧化銦之銦元素(In)與前述正3價金屬氧化物之金屬元素(M)之合計量的比值[M/(M+In)：原子比]為0.0001~0.1。
4.一種薄膜電晶體之製造方法，係製造如1~3中任一薄膜電晶體之方法，包含有：將含有氧化銦及正3價金屬氧化物之半導體膜成膜的成膜步驟；將前述半導體膜氧化處理之步驟及/或將前述半導體膜結晶化之步驟。
5.如4之薄膜電晶體之製造方法，其於氧存在下，將前述半導體膜以150~450℃熱處理0.5~1200分鐘。
6.如4或5之薄膜電晶體之製造方法，其係通道蝕刻型薄膜電晶體之製造方法。
7.如4或5之薄膜電晶體之製造方法，其係蝕刻阻止層(etch-stopper)型薄膜電晶體之製造方法。
依據本發明，藉由使用使氧化銦含有正3價金屬氧化物而形成之半導體膜，可選擇性地僅蝕刻半導體膜上之金屬薄膜。又，可得高性能之薄膜電晶體。
圖式簡單說明
第1圖係顯示本發明薄膜電晶體之實施形態的概略截面圖。
第2圖係顯示本發明薄膜電晶體之其他實施形態的概略截面圖。
第3圖係實施例1中製作之薄膜電晶體的概略截面圖。
第4圖係實施例3中製作之薄膜電晶體的概略截面圖。
第5圖係顯示實施例3中製作之薄膜電晶體之輸出曲線的圖。
第6圖係顯示實施例3中製作之薄膜電晶體之轉移特性曲線的圖。
 用以實施發明之最佳形態
本發明薄膜電晶體(TFT)之特徵在於，具有以氧化銦作為主成分並含有正3價金屬氧化物之結晶質氧化銦半導體膜。
第1圖係顯示本發明薄膜電晶體之實施形態的概略截面圖。
薄膜電晶體1於基板10及絕緣膜30之間夾持有閘極電極20，並於閘極絕緣膜30上積層有半導體膜40作為活性層。並且，分別設有源極電極50及汲極電極52，以覆蓋半導體膜40之端部附近。於以半導體膜40、源極電極50及汲極電極52所包圍之部分形成通道部60。
另，第1圖之薄膜電晶體1即所謂之通道蝕刻型薄膜電晶體。本發明之薄膜電晶體並未限定為通道蝕刻型薄膜電晶體，而可於本技術領域中使用眾所周知的元件構造。例如，亦可為蝕刻阻止層型之薄膜電晶體。
第2圖係顯示本發明薄膜電晶體之其他實施形態的概略截面圖。另，與前述薄膜電晶體1相同之構成構件係附上相同號碼，並省略其說明。
薄膜電晶體2係蝕刻阻止層型薄膜電晶體。薄膜電晶體2除了形成有蝕刻阻止層70以覆蓋通道部60以外，係於前述薄膜電晶體1相同之構造。分別設有源極電極50及汲極電極52，以覆蓋半導體膜40之端部附近及蝕刻阻止層70之端部附近。
本發明中，於半導體膜40使用以氧化銦作為主成分，並含有正3價金屬氧化物之結晶質氧化銦半導體膜。藉此，於蝕刻源極電極50及汲極電極52時，可抑制半導體膜被蝕刻。又，可降低半導體膜之載子密度，於室溫附近之溫度中可小於2×10+17 cm-3 ，而顯示良好之薄膜電晶體特性。
室溫附近溫度中的載子密度，以小於10+17 cm-3 為佳。於載子密度為2×10+17 cm-3 以上時，有無法作為TFT驅動的疑慮。又，即使作為TFT驅動，仍有成為常開(normally on)、臨限電壓大幅為負、或On-Off值變小的情況。
此處，「以氧化銦作為主成分」係指形成半導體膜之全金屬元素中所佔之In元素的含有量(原子比)大於90%之意。因In元素之含有量大於90%，故可提高TFT之移動度。
又，「結晶質膜」係指可藉由X射線繞射確認結晶峰值之膜。藉使半導體膜成為結晶化膜，可提高TFT之耐久性。
結晶質膜可為單結晶膜、磊晶膜及多結晶膜中之任一者，由容易工業生產且可大面積化來看，以磊晶膜及多結晶膜為佳，特佳者係多結晶膜。
當結晶質膜為多結晶膜時，以該多結晶膜為由奈米晶體所構成者為佳。由X射線繞射使用Scherrer’s equation(謝樂方程式)求出之平均結晶粒徑通常係500nm以下，以300nm以下為佳，較佳者是150nm以下，更佳者係80nm以下。當大於500nm時，有於進行電晶體微細化時之不均勻增大的疑慮。
半導體膜含有之正3價金屬氧化物，宜為前述正3價金屬氧化物係選自於氧化硼、氧化鋁、氧化鎵、氧化鈧、氧化釔、氧化鑭、氧化鐠、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鐿及氧化鎦之1種或2種以上的氧化物。該等氧化物與氧之結合力強，可降低多結晶化氧化銦薄膜之氧缺陷量。氧缺陷被認為於結晶粒界產生較多，前述金屬氧化物因與銦之離子半徑相異，故相較於結晶中存在，被視為於結晶粒界存在較多，因與氧之結合力強，故可抑制於結晶粒界的氧缺陷產生。結果，可於抑制室溫附近溫度的載子密度小於10+17 cm-3 。
前述金屬氧化物中，特別是，宜為氧化鋁、氧化鎵、氧化釔、氧化鐿、氧化鉺、氧化鈥、氧化鏑、氧化釤，並且，以氧化鎵、氧化釔、氧化鐿為佳。
另，正3價金屬氧化物以可固溶於氧化銦為佳，但不需全部固溶。
本發明中，宜為金屬元素(M)相對於半導體膜之氧化銦之銦元素(In)與前述正3價金屬氧化物之金屬元素(M)之合計量的比值[M/(M+In)：原子比]為0.0001~0.1。當原子比小於0.0001，添加之金屬元素(M)的量少，由於氧缺陷之降低效果變小，而有載子密度為2×10+17 cm-3 以上的情形。另一方面，大於0.1時，半導體膜之結晶性變低，氧缺陷量增加，而有載子密度為2×10+17 cm-3 以上的情形，且有無法作為TFT特性運作的情形。又，即使作為TFT驅動仍為常開、臨限電壓大幅地為負，有On-Off值變小的情形。此外，當包含許多正3價金屬氧化物時，半導體膜會結晶化，結果，會溶解於蝕刻液，有無法選擇性地蝕刻的疑慮。
金屬元素(M)之比值[M/(M+In)]，較佳者是0.0005~0.05，特佳者為0.001~0.05。
另，金屬元素(M)之比值可藉由ICP(Inductively Coupled Plasma感應耦合電漿)測定，藉由測定各元素之存在量而求出。
又，金屬元素(M)比值可藉由例如，調整於形成半導體膜時使用之濺鍍靶的各元素之存在量來實施。半導體膜之組成係與濺鍍靶之組成大致一致。
本發明之薄膜電晶體中，基板、閘極電極、閘極絕緣膜、源極‧汲極電極等之構成構件可使用眾所周知者，並未特別限定。
例如，各電極中可使用Al、Cu、Au等金屬薄膜，閘極絕緣膜中則可使用氧化矽膜、氧化鉿膜等氧化物薄膜。
接著，說明本發明薄膜電晶體之製造方法。
本發明之製造方法包含有以下步驟：將含有氧化銦及正3價金屬氧化物之半導體膜進行成膜之成膜工程；及將半導體膜進行氧化處理之步驟及/或進行結晶化之步驟。另，閘極電極、閘極絕緣膜、源極‧汲極電極等之構成構件可藉由眾所周知的方法形成。
例如，於基板上形成由Al、Cu、Au等金屬薄膜所構成之閘極電極，並於其上形成氧化物薄膜以作為閘極絕緣膜，該氧化物薄膜係由氧化矽膜、氧化鉿膜等所構成。於其上，裝附金屬遮罩，而僅於需要之部分形成由包含正3價金屬氧化物之氧化銦膜所構成的半導體膜。之後，使用金屬遮罩，藉於需要之部分形成源極‧汲極電極，可製造薄膜電晶體。
半導體膜之成膜有濺鍍法、離子蒸鍍法、蒸鍍法等。
該等中以濺鍍法為佳。
濺鍍中，以使用複合氧化物之燒結靶的方法為佳。具體而言，以於氧化銦中添加有正3價金屬氧化物的複合氧化物之燒結靶為佳。另，複合氧化物之燒結靶於本技術領域中可藉由眾所周知的方法製造。
濺鍍的條件可配合使用之靶材、或半導體膜之膜厚等適當地調整。濺鍍方法可使用RF濺鍍法、DC濺鍍法、AC濺鍍法。其中，亦以DC濺鍍法、AC濺鍍法因成膜速度快而為佳。
本發明薄膜電晶體之製造方法，係於形成半導體膜後，進行將薄膜氧化處理的步驟及/或將薄膜結晶化的步驟。
半導體膜之結晶化及氧化處理，可於氧存在下，使用燈退火裝置、雷射退火裝置、熱風加熱裝置、接觸加熱裝置等。
於氧存在下，將半導體膜以150~450℃、0.5~1200分鐘的條件下熱處理為佳。當小於150℃時，會有半導體膜未充分結晶化的情形，當大於450℃時，會有於基板或半導體膜造成損壞的情形。熱處理溫度以180℃~350℃更佳，特別以200℃~300℃為佳。
又，當熱處理時間小於0.5分鐘時，會有熱處理時間過短使膜之結晶化不充分的情形，當大於1200分鐘時，則花費時間過長而不具生產性。熱處理時間以1分鐘~600分鐘更佳，特別以5分鐘~60分鐘為佳。
另，半導體膜之結晶化及/或氧化處理，亦可於形成半導體膜後立刻實施，或者，亦可於形成源極‧汲極電極等其他構成構件後實施。
本發明之製造方法特別適合通道蝕刻型薄膜電晶體之製造方法。本發明之半導體膜因係結晶質，故可使用經使用光刻法的蝕刻步驟，作為由Al等金屬薄膜形成源極‧汲極電極及通道部之方法。換言之，於去除金屬薄膜之蝕刻液中，可不蝕刻半導體膜，而選擇性地蝕刻金屬薄膜。另，亦可為蝕刻阻止層型薄膜電晶體之製造方法。
實施例 實施例1
(A)薄膜電晶體之製作
以光阻蝕刻法製作第3圖顯示之通道蝕刻型薄膜電晶體。
使用厚度200nm之具有熱氧化膜(SiO2 膜)的導電性矽基板10。熱氧化膜具有作為閘極絕緣膜30之機能，且導電性矽部具有作為閘極電極20之機能。
於閘極絕緣膜30上，使用由氧化銦-氧化鎵所構成之靶材[Ga/(In+Ga)=0.03：原子比]]，以濺鍍法成膜40nm之半導體膜40。濺鍍係於真空排氣至背壓為5×10-4 Pa為止後，一面流動氬9.5sccm、氧0.5sccm，一面將壓力調整至0.2Pa，以濺鍍能量100W於室溫下進行。
形成半導體膜40後，將該基板於熱風加熱爐內且於空氣中，以300℃進行熱處理30分鐘。
之後，於半導體膜40及閘極絕緣膜30上，將鉬金屬膜成膜為300nm。
於鉬金屬膜塗布光阻，以80℃預烤15分鐘。之後，透過遮罩將UV光(光強度：300mJ/cm2 )照射於光阻膜，之後，以3wt%之氫氧化四甲銨(TMAH)進行顯影。以純水洗淨後，以130℃後烤光阻膜15分鐘，形成所期形狀的源極‧汲極電極形狀之光阻圖案。
藉以磷酸、乙酸、硝酸之混合酸處理具有光阻圖案之基板，蝕刻鉬金屬膜，形成源極電極50及汲極電極52。之後，以純水洗淨並吹氣使其乾燥，製作薄膜電晶體(通道部60之源極‧汲極電極間間隙(L)為200μm、寬度(W)為500μm)。
該薄膜電晶體之場效移動度係4.5cm2 /V‧sec、On-Off比係108 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止(pinch-off)。於閘極電極施加20V電壓100分鐘後之偏移電壓(Vth)係0.2V。
(B)半導體膜之評價
於石英玻璃基板上，以與前述(A)之濺鍍相同的條件形成半導體膜。之後，於熱風加熱爐內，於空氣中以300℃進行熱處理30分鐘。於對所得之半導體膜進行X射線繞射(XRD)測定時，觀察到氧化銦之方鐵錳礦結構的峰值。藉此，可確認半導體膜係結晶質。又，藉由霍爾量測所求出之載子濃度係8×10+16 /cm3 。
另，對將半導體膜之熱處理條件設於在空氣中，以450℃5小時所得之半導體膜，亦同樣地進行XRD測定。比較以300℃進行熱處理後之XRD的峰值強度後，發現以300℃所得之峰值強度約為以450℃所得之峰值強度的95%。
實施例2
除了使用由氧化銦-氧化鐿所構成之靶材[Yb/(Yb+In)=0.03：原子比]作為濺鍍靶以外，與實施例1同樣地，製作薄膜電晶體。
該薄膜電晶體之場效移動度係1.2cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
又，XRD測定之結果，半導體膜係結晶質性。觀察到氧化銦之方鐵錳礦構造的峰值。並且，藉由霍爾量測所求出之載子濃度係8×10+16 /cm3 。
另，除了使用分別添加有氧化硼、氧化鋁、氧化鈧、氧化釔、氧化鑭、氧化鐠、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鐿及氧化鎦之濺鍍靶取代氧化鎵以外，與實施例1同樣地製作出之薄膜電晶體，亦可得與實施例2大致相同的薄膜電晶體特性。又，各半導體膜之XRD測定結果，同樣地觀察到起因於氧化銦之紅綠柱石的峰值。並且，藉由霍爾量測所求出之載子濃度係10+17 /cm3 以下。
顯示使用之濺鍍靶的組成、及所得之薄膜電晶體的特性。
‧氧化硼：B/(B+In)=0.004
場效移動度係8.2cm2 /V‧sec、On-Off比係105 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化鋁：Al/(Al+In)=0.005
場效移動度係6.2cm2 /V‧sec、On-Off比係105 ，係顯示常關特性之薄膜電晶體。又，輸出特性係顯示出清楚之夾止。
‧氧化鈧：Sc/(Sc+In)=0.02
場效移動度係4.2cm2 /V‧sec、On-Off比係106 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化釔：Y/(Y+In)=0.05
場效移動度係6.8cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化鑭：La/(La+In)=0.02
場效移動度係5.1cm2 /V‧sec、On-Off比係106 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化釹：Nd/(Nd+In)=0.01
場效移動度係8.4cm2 /V‧sec、On-Off比係106 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化釤：Sm/(Sm+In)=0.05
場效移動度係7.6cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化銪：Eu/(Eu+ln)=0.03
場效移動度係5.3cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化釓：Gd/(Gd+In)=0.03
場效移動度係6.7cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化鋱：Tb/(Tb+In)=0.005
場效移動度係3.3cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化鏑：Dy/(Dy+In)=0.01
場效移動度係14.7cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化鉺：Er/(Er+In)=0.01
場效移動度係11.4cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化銩：Tm/(Tm+In)=0.02
場效移動度係8.3cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
‧氧化鎦：Lu/(Lu+In)=0.003
場效移動度係6.9cm2 /V‧sec、On-Off比係107 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。
實施例3
以光阻蝕刻法製作第4圖顯示之蝕刻阻止層型薄膜電晶體。
於具有熱氧化膜30(SiO2 膜)之導電性矽基板10上，使用由氧化銦-氧化釔所構成之靶材[Y/(In+Y)=0.03：原子比]，與實施例1同樣地以濺鍍法成膜40nm之半導體膜40。
接著，以Si作為靶材，流動氬：7sccm、氧3sccm，並以壓力0.5Pa成膜為100nm。之後，塗布光阻，以80℃預烤15分鐘。之後，透過遮罩將UV光(光強度：300mJ/cm2 )照射於光阻膜，之後，以3wt%之氫氧化四甲銨(TMAH)進行顯影。以純水洗淨後，以130℃後烤光阻膜15分鐘，於作為通道部60之部分形成圖案。藉利用CF4 之乾蝕刻，形成蝕刻阻止層70。以光阻剝離劑，剝離光阻，並藉由水洗、吹氣乾燥。
之後，於半導體膜40、蝕刻阻止層70及熱氧化膜30上將鉬金屬膜成膜為300nm。
於鉬金屬膜塗布光阻，並以80℃預烤15分鐘。之後，透過遮罩將UV光(光強度：300mJ/cm2 )照射於光阻膜，之後，以3wt%之氫氧化四甲銨(TMAH)進行顯影。以純水洗淨後，以130℃後烤光阻膜15分鐘，形成源極電極50及汲極電極52形狀之光阻圖案。
藉以磷酸、乙酸、硝酸之混合酸處理具有光阻圖案之基板，蝕刻鉬金屬膜。此時，半導體膜40不會結晶化，藉以磷酸、乙酸、硝酸之混合酸進行處理，可同時與鉬金屬膜蝕刻。又，通道部60將受蝕刻阻止層70保護，而不會蝕刻半導體膜40。
剝離光阻之後以純水洗淨並吹氣使其乾燥。之後，於熱風加熱爐內，在空氣中以300℃進行熱處理30分鐘，製作薄膜電晶體(通道部60之源極‧汲極電極間間隙(L)為200μm、寬度(W)為500μm)。
另，當於蝕刻鉬金屬膜前實施前述熱處理時，半導體膜將結晶化。因此，藉以磷酸、乙酸、硝酸之混合酸處理則不會蝕刻。此時，為與鉬金屬膜同時蝕刻，只要以由鹽酸、硝酸、水所構成之王水、或包含氯化鐵之鹽酸水溶液、HBr水溶液等，蝕刻半導體膜即可。因使用強酸，故熱處理以於最終步驟進行為佳。
該薄膜電晶體之場效移動度係10.8cm2 /V‧sec、On-Off比係108 ，係顯示常關特性之薄膜電晶體。又，輸出特性顯示出清楚之夾止。於閘極電極施加20V電壓100分鐘後之偏移電壓(Vth)係0.2V。
半導體膜係結晶質。又，藉由霍爾量測所求出之載子濃度係6×10+16 /cm3 。
將實施例3中製作之薄膜電晶體的輸出曲線顯示於第5圖、轉移特性曲線顯示於第6圖。第5圖係顯示當將閘極電壓(Vgs)變更為-5V~25V時，汲極電壓(Vds)與汲極電流(Ids)之關係者。第6圖係顯示閘極電壓(Vgs)與汲極電流(Ids)之關係者，由白色圓圈所構成之線係將相對於閘極電壓之汲極電流開根號後的曲線，由黒色圓圈所構成之線係顯示相對於閘極電壓之汲極電流的曲線。
第5圖及第6圖中，「XE-Y」係X×10-Y 之意。例如，5.0E-06係5.0×10-6 。
比較例1
除了使用由氧化銦-氧化鎵-氧化鋅所構成之靶材作為濺鍍靶以外，與實施例1同樣地製作薄膜電晶體。濺鍍靶之組成(原子比)係如下述。
In/(In+Ga+Zn)=0.34
Ga/(In+Ga+Zn)=0.33
Zn/(In+Ga+Zn)=0.33
其結果，於蝕刻鉬金屬膜時，通道部60下部之半導體膜40亦被蝕刻而消失。因此，無法測定TFT特性。
比較例2
除了使用由氧化銦-氧化鎵所構成之靶材作為濺鍍靶以外，與實施例1同樣地製作薄膜電晶體。濺鍍靶之組成(原子比)係如下述。
In/(In+Ga)=0.7
Ga/(In+Ga)=0.3
其結果，於蝕刻鉬金屬膜時，通道部60下部之半導體膜40亦被蝕刻而消失。因此，無法測定TFT特性。
產業上之可利用性
本發明之薄膜電晶體可較佳地使用於顯示器用面板；RFID標籤；X射線檢測面板、指紋感測器、光感測器等感測器等。
本發明之薄膜電晶體之製造方法特別適用於通道蝕刻型薄膜電晶體之製造方法。
於前述詳細說明了幾個本發明之實施形態及/或實施例，但該領域所屬之習知技藝者可輕易地於不實質地脫離本發明之新穎教示及效果下，於該等例示之實施形態及/或實施例中加入許多變更。因此，該等眾多之變更係包含於本發明範圍內。
於此引用該說明書中記載文獻之所有內容。
1,2．．．薄膜電晶體
10．．．基板
20．．．閘極電極
30．．．閘極絕緣膜(熱氧化膜)
40．．．半導體膜
50．．．源極電極
52．．．汲極電極
60．．．通道部
70．．．蝕刻阻止層
第1圖係顯示本發明薄膜電晶體之實施形態的概略截面圖。
第2圖係顯示本發明薄膜電晶體之其他實施形態的概略截面圖。
第3圖係實施例1中製作之薄膜電晶體的概略截面圖。
第4圖係實施例3中製作之薄膜電晶體的概略截面圖。
第5圖係顯示實施例3中製作之薄膜電晶體之輸出曲線的圖。
第6圖係顯示實施例3中製作之薄膜電晶體之轉移特性曲線的圖。
1．．．薄膜電晶體
10．．．基板
20．．．閘極電極
30．．．閘極絕緣膜
40．．．半導體膜
50．．．源極電極
52．．．汲極電極
60．．．通道部

Claims (1)

  1. 一種具有結晶質氧化銦半導體膜之薄膜電晶體，該半導體膜係以氧化銦作為主成分並含有正3價金屬氧化物，其中前述正3價金屬氧化物係選自於氧化硼、氧化鋁、氧化鎵、氧化鈧、氧化釔、氧化鑭、氧化鐠、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鐿及氧化鎦中之1種或2種以上的氧化物，且金屬元素(M)相對於前述氧化銦之銦元素(In)與前述正3價金屬氧化物之金屬元素(M)之合計量的比值[M/(M+In)：原子比]為0.0005~0.05。
TW098131210A 2008-09-17 2009-09-16 Thin film transistor having a crystalline indium oxide semiconductor film TWI511300B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008238353 2008-09-17

Publications (2)

Publication Number Publication Date
TW201025613A TW201025613A (en) 2010-07-01
TWI511300B true TWI511300B (zh) 2015-12-01

Family

ID=42006408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098131210A TWI511300B (zh) 2008-09-17 2009-09-16 Thin film transistor having a crystalline indium oxide semiconductor film

Country Status (6)

Country Link
US (1) US9269573B2 (zh)
JP (1) JP5631213B2 (zh)
KR (1) KR101540834B1 (zh)
CN (2) CN102916052B (zh)
TW (1) TWI511300B (zh)
WO (1) WO2010032431A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304502B (zh) * 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
US9478185B2 (en) * 2010-05-12 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
JP5689250B2 (ja) * 2010-05-27 2015-03-25 出光興産株式会社 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6231880B2 (ja) * 2011-08-11 2017-11-15 出光興産株式会社 薄膜トランジスタ
JP5301021B2 (ja) 2011-09-06 2013-09-25 出光興産株式会社 スパッタリングターゲット
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101978835B1 (ko) * 2012-03-16 2019-05-15 한국전자통신연구원 박막 트랜지스터
US20130307496A1 (en) * 2012-05-18 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6120386B2 (ja) * 2013-05-09 2017-04-26 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
WO2015097595A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6252904B2 (ja) * 2014-01-31 2017-12-27 国立研究開発法人物質・材料研究機構 酸化物半導体およびその製法
JP6261125B2 (ja) * 2014-01-31 2018-01-17 国立研究開発法人物質・材料研究機構 酸化物薄膜トランジスタおよびその製造方法
CN103913917B (zh) * 2014-03-27 2017-02-22 上海天马微电子有限公司 一种tft阵列基板及显示面板
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
JP7082947B2 (ja) 2017-02-01 2022-06-09 出光興産株式会社 非晶質酸化物半導体膜、酸化物焼結体、薄膜トランジスタ、スパッタリングターゲット、電子機器及び非晶質酸化物半導体膜の製造方法
CN107903712A (zh) * 2017-11-17 2018-04-13 福州大学 一种喷墨打印技术中的半导体金属氧化物墨水及使用方法
JP6834062B2 (ja) 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
WO2020196716A1 (ja) * 2019-03-28 2020-10-01 出光興産株式会社 結晶酸化物薄膜、積層体及び薄膜トランジスタ
CN113078042B (zh) * 2021-03-22 2022-04-26 青岛科技大学 一种薄膜晶体管制备方法
CN114163216A (zh) * 2021-12-15 2022-03-11 先导薄膜材料（广东）有限公司 一种氧化铟钛镱粉体及其制备方法与应用
CN114230314B (zh) * 2021-12-15 2023-04-04 先导薄膜材料（广东）有限公司 一种氧化铟镱钇粉体及其制备方法与应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060071211A1 (en) * 2004-10-06 2006-04-06 Lee Keun-Soo Bottom gate thin film transistor, flat panel display having the same and method of fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
JP4164563B2 (ja) 2002-09-24 2008-10-15 独立行政法人科学技術振興機構 酸化物半導体ｐｎ接合デバイス及びその製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4805648B2 (ja) * 2005-10-19 2011-11-02 出光興産株式会社 半導体薄膜及びその製造方法
US20090090914A1 (en) 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN101416320B (zh) * 2006-01-31 2011-08-31 出光兴产株式会社 Tft基板及反射型tft基板以及其制造方法
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Ｉｉｉ族酸化物半導体を含む半導体素子
US8038911B2 (en) * 2006-08-10 2011-10-18 Idemitsu Kosan Co., Ltd. Lanthanoid-containing oxide target
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060071211A1 (en) * 2004-10-06 2006-04-06 Lee Keun-Soo Bottom gate thin film transistor, flat panel display having the same and method of fabricating the same

Also Published As

Publication number Publication date
CN102916052B (zh) 2015-11-11
US20100065835A1 (en) 2010-03-18
CN102916052A (zh) 2013-02-06
TW201025613A (en) 2010-07-01
WO2010032431A1 (ja) 2010-03-25
JP5631213B2 (ja) 2014-11-26
KR101540834B1 (ko) 2015-07-30
US9269573B2 (en) 2016-02-23
CN102160182A (zh) 2011-08-17
JPWO2010032431A1 (ja) 2012-02-02
KR20110059850A (ko) 2011-06-07

Similar Documents

Publication Publication Date Title
TWI511300B (zh) Thin film transistor having a crystalline indium oxide semiconductor film
TWI475697B (zh) Thin film transistor and manufacturing method thereof
JP5466940B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
TWI467761B (zh) Field effect transistor, semiconductor device and manufacturing method thereof
TWI447914B (zh) An amorphous oxide semiconductor thin film, a method for manufacturing the same, a method for manufacturing a thin film transistor, a field effect transistor, a light emitting device, a display device, and a sputtering target
TWI400806B (zh) A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor
US8748879B2 (en) Semiconductor device, thin film transistor and a method for producing the same
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
TWI482275B (zh) Thin film transistor having a high purity crystalline indium oxide semiconductor film, and a method for manufacturing the same
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
WO2007058231A1 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JPWO2007058248A1 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2009194351A (ja) 薄膜トランジスタおよびその製造方法
WO2010079581A1 (ja) 薄膜トランジスタ及びその製造方法
TW201022176A (en) Indium oxide sintered compact and sputtering target
WO2008139859A1 (en) Thin-film transistor and process for its fabrication
WO2014080996A1 (ja) 酸化物半導体薄膜とその製造方法および薄膜トランジスタ
JP2010123836A (ja) Ｉｎ−Ｓｎ−Ｌｎ系半導体膜を有する薄膜トランジスタ