CN102916052A - 具有结晶质氧化铟半导体膜的薄膜晶体管 - Google Patents

具有结晶质氧化铟半导体膜的薄膜晶体管 Download PDF

Info

Publication number
CN102916052A
CN102916052A CN2012104178926A CN201210417892A CN102916052A CN 102916052 A CN102916052 A CN 102916052A CN 2012104178926 A CN2012104178926 A CN 2012104178926A CN 201210417892 A CN201210417892 A CN 201210417892A CN 102916052 A CN102916052 A CN 102916052A
Authority
CN
China
Prior art keywords
oxide
film
thin
film transistor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104178926A
Other languages
English (en)
Other versions
CN102916052B (zh
Inventor
井上一吉
矢野公规
笘井重和
宇都野太
笠见雅司
后藤健治
川岛浩和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN102916052A publication Critical patent/CN102916052A/zh
Application granted granted Critical
Publication of CN102916052B publication Critical patent/CN102916052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及具有以氧化铟作为主成分、且含有正3价的金属氧化物的结晶质氧化铟半导体膜的薄膜晶体管。

Description

具有结晶质氧化铟半导体膜的薄膜晶体管
本申请是200980136173.3(国际申请号:PCT/JP2009/004592)的分案申请,原申请的申请日为2009年9月15日,原申请的发明名称为具有结晶质氧化铟半导体膜的薄膜晶体管。
技术领域
本发明涉及一种具有以氧化铟为主成分、且含有含正3价的金属氧化物的结晶质氧化铟的半导体膜的薄膜晶体管。
背景技术
近年,显示装置的发展备受瞩目,液晶显示装置、EL显示装置等各种显示装置被积极地应用于个人电脑、文字处理机等OA机器中。这些显示装置都具有利用透明导电膜夹持显示元件的夹层结构。
用于驱动上述显示装置的开关元件中,目前硅系的半导体膜占主流地位。这是因为,硅系薄膜的稳定性、加工性优异,而且开关速度快等良好的性质。该硅系薄膜一般通过化学蒸气析出法(CVD法)来制作。
然而,硅系薄膜为非晶质的情况下,开关速度较慢,显示高速运动图像等时,存在不能显示图像的难点。另外,在为结晶质的硅系薄膜的情况下,开关速度较快,但是为了进行结晶化,需要800℃以上的高温或利用激光的加热等,制造时需要巨大的能量和工序。另外,硅系的薄膜虽然作为电压元件的性能优异,但是在流过电流时,其特性的经时变化会成为问题。
作为用于得到比硅系薄膜稳定性更优异且与ITO膜具有同等的光透射率的透明半导体膜的材料等,提出了包含氧化铟、氧化镓和氧化锌的溅射靶或包含氧化锌和氧化镁的透明半导体薄膜(例如,专利文献1)。包含氧化铟、氧化镓和氧化锌或包含氧化锌和氧化镁的透明半导体膜,具有基于弱酸的蚀刻性非常快速的特征。然而,在利用金属薄膜的蚀刻液进行蚀刻,对透明半导体膜上的金属薄膜进行蚀刻时,有时透明半导体膜也会同时被蚀刻,不适用于选择性地仅对透明半导体膜上的金属薄膜进行蚀刻的情况。
另一方面,含有氧化铟的结晶质的膜,特别是多晶膜容易产生氧缺失、即使在成膜时提高氧分压或进行氧化处理等,也难以将载流子密度设为2×10+17cm-3。因此,几乎没有将其作为半导体膜或TFT的尝试。
另外,专利文献2中记载了在氧化铟中含有正2价的金属氧化物而成的具有红绿柱石(Bixbite)结构的氧化铟半导体膜。正在尝试通过含有正2价的金属氧化物来降低载流子浓度。然而,在为正2价的金属氧化物的情况下,有时在红绿柱石结构的能带结构的能带隙内形成杂质能级,有时这会降低迁移率。
【现有技术文献】
【专利文献】
【专利文献1】日本特开2004-119525号公报
【专利文献2】国际公开第WO2007/058248
发明内容
本发明的目的在于提供具有能够仅对半导体膜上的金属薄膜进行选择性地蚀刻的氧化铟系的半导体膜的薄膜晶体管。
为了实现上述目的,本发明人等不断深入研究,结果发现,通过使用在氧化铟中含有正3价的金属氧化物而形成的半导体膜,可以选择性地仅对半导体膜上的金属薄膜进行蚀刻,还可以得到高性能的薄膜晶体管,从而完成了本发明。
根据本发明,可以提供以下的薄膜晶体管等。
1、一种薄膜晶体管,其具有以氧化铟作为主成分,且含有正3价的金属氧化物的结晶质氧化铟半导体膜。
2、根据上述1所述的薄膜晶体管,其中,
所述正3价的金属氧化物为选自氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥、氧化镱和氧化镥中的1种或2种以上的氧化物。
3、根据上述1或2所述的薄膜晶体管,其中,
所述正3价的金属氧化物的金属元素M相对于所述氧化铟的铟元素In与所述金属元素M的合计量的比率M/(M+In)为0.0001~0.1,其中M/(M+In)以原子比计。
4、一种上述1~3中任一项所述的薄膜晶体管的制造方法,包括:
将含有氧化铟和正3价的金属氧化物的半导体膜进行成膜的成膜工序;
对所述半导体膜进行氧化处理的工序;和/或
将所述半导体膜结晶化的工序。
5、根据上述4所述的薄膜晶体管的制造方法,其中,
在氧的存在下,将所述半导体膜在150~450℃热处理0.5~1200分钟。
6、根据上述4或5所述的薄膜晶体管的制造方法,其是沟道蚀刻型薄膜晶体管的制造方法。
7、根据上述4或5所述的薄膜晶体管的制造方法,其是蚀刻阻挡型薄膜晶体管的制造方法。
根据本发明,通过使用在氧化铟中含有正3价的金属氧化物而形成的半导体膜,可以选择性地仅对半导体膜上的金属薄膜进行蚀刻。另外,可以得到高性能的薄膜晶体管。
附图说明
图1是表示本发明的薄膜晶体管的实施方式的简截面图。
图2是表示本发明的薄膜晶体管其他实施方式的简截面图。
图3是表示在实施例1中制作的薄膜晶体管的简截面图。
图4是表示在实施例3中制作的薄膜晶体管的简截面图。
图5是表示在实施例3中制作的薄膜晶体管的输出曲线的图。
图6是表示在实施例3中制作的薄膜晶体管的传输曲线的图。
具体实施方式
本发明的薄膜晶体管(TFT)的特征在于,具有以氧化铟作为主成分、且含有正3价的金属氧化物的结晶质氧化铟半导体膜。
图1是表示本发明的薄膜晶体管的实施方式的简截面图。
薄膜晶体管1中,在基板10和绝缘膜30之间夹持栅电极20,在栅极绝缘膜30上层叠半导体膜40作为活性层。进而,以将半导体膜40的端部附近被覆的方式分别设置源电极50和漏电极52。在半导体膜40、源电极50和漏电极52所包围的部分内形成沟道部60。
需要说明的是,图1的薄膜晶体管1是所谓的沟道蚀刻型薄膜晶体管。本发明的薄膜晶体管不限于沟道蚀刻型薄膜晶体管,可以采用本技术领域公知的元件构成。例如,可以是蚀刻阻挡型(etch stopper)薄膜晶体管。
图2是表示本发明的薄膜晶体管的其他实施方式的简截面图。需要说明的是,对与上述薄膜晶体管1相同的构成部件标记相同的符号,省略其说明。
薄膜晶体管2是蚀刻阻挡型薄膜晶体管。薄膜晶体管2中,以被覆沟道部60的方式形成有蚀刻阻挡层70,除此之外,与上述的薄膜晶体管1的构成相同。以被覆半导体膜40的端部附近和蚀刻阻挡层70的端部附近的方式分别设置有源电极50和漏电极52。
本发明中,在半导体膜40中使用以氧化铟作为主成分、且含有正3价的金属氧化物的结晶质氧化铟半导体膜。由此,在源电极50和漏电极52的蚀刻时,可以抑制半导体膜被蚀刻。另外,可以降低半导体膜的载流子密度,在室温附近的温度下可以降至不足2×10+17cm-3,可显示良好的薄膜晶体管特性。
在室温附近的温度下的载流子密度优选为不足10+17cm-3。载流子密度为2×10+17cm-3以上时,有可能不能以TFT形式进行驱动。另外,即使能以TFT形式驱动,有时会变为常通型(normally on),有时阈值电压向负值方向增大,有时On-Off值会减小。
在此,“以氧化铟作为主成分”是指,形成半导体膜的总金属元素中In元素的含量(原子比)所占的比例超过90%。由于In元素的含量超过90%,因此可以提高TFT的迁移率。
另外,所谓“结晶质膜”是通过X射线衍射可以确认结晶峰的膜。通过将半导体膜制成结晶化膜,可以提高TFT的耐久性。
结晶质膜可以是单结晶膜、外延膜和多晶膜中的任一种,从工业生产容易且能大面积化的观点出发,优选外延膜和多晶膜,特别优选多晶膜。
结晶质膜为多晶膜的情况下,该多晶膜优选由纳米晶体构成。根据X射线衍射,使用Scherrer’s方程求得的平均结晶粒径通常为500nm以下,优选为300nm以下,更优选为150nm以下,进一步优选为80nm以下。比500nm大时,将晶体管精细化时,有可能偏差会较大。
作为半导体膜所含的正3价的金属氧化物中,上述正3价的金属氧化物优选为选自氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥、氧化镱和氧化镥中的1种或2种以上的氧化物。这些氧化物与氧的结合力强,能够降低多晶化氧化铟薄膜的氧缺失量。氧缺失多发生在结晶粒界,因为上述金属氧化物与铟的离子半径不同,与结晶中存在相比更多地存在于结晶粒界处,因为与氧的结合力强,所以可以抑制在结晶粒界处的氧缺失的产生。其结果,在室温附近的温度下的载流子密度可以控制到不足10+17cm-3
上述金属氧化物中,特别优选氧化铝、氧化镓、氧化钇、氧化镱、氧化铒、氧化钬、氧化镝、氧化钐,更特别优选氧化镓、氧化钇、氧化镱。
需要说明的是,正3价的金属氧化物优选在氧化铟中固溶,但不需要全部固溶。
在本发明中,所述金属元素(M)相对于半导体膜的氧化铟的铟元素(In)和上述正3价的金属氧化物的金属元素(M)的合计量的比率[M/(M+In):原子比]优选为0.0001~0.1。原子比不足0.0001时,添加的金属元素(M)的量太少,氧缺失的降低效果小,因此有时载流子密度达到2×10+17cm-3以上。另一方面,超过0.1时,半导体膜的结晶性降低,氧缺失量会增加,有时载流子密度达到2×10+17cm-3以上,有时不能作为TFT特性来工作。另外,即使以TFT方式驱动,也会形成常通型,或者阈值电压向负值方向增大,有时On-Off值变小。进而,大量含有正3价的金属氧化物时,半导体膜变得不能结晶化,结果,变得会溶解于蚀刻液,有可能不能进行选择性蚀刻。
金属元素(M)的比率[M/(M+In)]更优选为0.0005~0.05,特别优选0.001~0.05。
需要说明的是,金属元素(M)的比率可以通过ICP(InductivelyCoupled Plasma)测定,测得各元素的存在量而求得。
另外,金属元素(M)比率,例如可以通过调整形成半导体膜时使用的溅射靶的各元素的存在量的方式来实施。半导体膜的组成设定为与溅射靶的组成几乎一致。
在本发明的薄膜晶体管中,基板、栅电极、栅极绝缘膜、源·漏电极等构成部件可以使用公知的部件,没有特别限定。
例如,在各电极中可使用Al、Cu、Au等的金属薄膜,在栅极绝缘膜中,可使用氧化硅膜,氧化铪膜等氧化物薄膜。
以下,说明本发明的薄膜晶体管的制造方法。
本发明的制造方法包括:将氧化铟和含有正3价的金属氧化物的半导体膜成膜的成膜工序;氧化处理半导体膜的工序,和/或进行结晶化的工序。需要说明的是,栅电极、栅极绝缘膜,源·漏电极等构成部件可通过公知的方法来形成。
例如,在基板上形成由Al、Cu、Au等金属薄膜构成的栅电极,再在其上形成由氧化硅膜、氧化铪膜等构成的氧化物薄膜作为栅极绝缘膜。在其上,仅在需要安装金属掩模的必要部分形成由含有正3价的金属氧化物的氧化铟膜构成的半导体膜。随后,使用金属掩模,在必要部分形成源·漏电极,由此可以制造薄膜晶体管。
半导体膜的成膜,有溅射法、离子镀覆法、蒸镀法等。其中优选溅射法。
溅射中,优选使用复合氧化物的烧结靶的方法。具体而言,优选在氧化铟中添加了正3价的金属氧化物的复合氧化物的烧结靶。需要说明的是,复合氧化物的烧结靶可以通过在本技术领域中公知的方法来制造。
溅射的条件可以按照使用的靶、半导体膜的膜厚等来适宜调整。溅射方法可以使用RF溅射法、DC溅射法、AC溅射法。其中,DC溅射法、AC溅射法由于成膜速度快而优选。
在本发明的薄膜晶体管的制造方法中,在半导体膜的形成后,实施对薄膜进行氧化处理的工序,和/或将薄膜结晶化工序。
在半导体膜的结晶化和氧化处理中,可以在氧的存在下使用灯退火装置、激光退火装置、热风加热装置、接触加热装置等。
优选将半导体膜在氧的存在下,在150~450℃、0.5~1200分钟的条件进行热处理。不足150℃时,有时半导体膜不能充分地结晶化,超过450℃时,有时对基板、半导体膜造成破坏。热处理温度更优选为180℃~350℃,特别优选为200℃~300℃。
另外,热处理时间不足0.5分钟时,热处理时间过短,有时膜的结晶化变得不充分,若超过1200分钟,则太耗费时间,生产率不好。热处理时间更优选为1分钟~600分钟,特别优选为5分钟~60分钟。
需要说明的是,半导体膜的结晶化和/或氧化处理可以在半导体膜的形成后马上实施,另外,也可以在形成源·漏电极等其他的构成部件之后再实施。
本发明的制造方法是特别适合沟道蚀刻型的薄膜晶体管的制造方法。本发明的半导体膜为结晶质,因此作为由Al等的金属薄膜形成源·漏电极和沟道部的方法,可以采用使用光刻的蚀刻工序。即,利用除去金属薄膜的蚀刻液,可以不蚀刻半导体膜,而选择性地蚀刻金属薄膜。此外,也可以是蚀刻阻挡型薄膜晶体管的制造方法。
【实施例】
实施例1
(A)薄膜晶体管的制作
通过光致抗蚀法制作图3所示的沟道蚀刻型的薄膜晶体管。
使用带有200nm厚度的热氧化膜(SiO2膜)的导电性硅基板10。热氧化膜作为栅极绝缘膜30发挥作用,导电性硅部作为栅电极20发挥作用。
使用由氧化铟-氧化镓构成的靶[Ga/(In+Ga)=0.03:原子比)],用溅射法在栅极绝缘膜30上成膜40nm的半导体膜40。溅射在如下条件下进行:在背压达到5×10-4Pa之前进行真空排气,然后在通入氩9.5sccm、氧0.5sccm的状态下将压力调整为0.2Pa,利用溅射功率100W在室温下进行。
形成半导体膜40后,将该基板在热风加热炉内,以空气中、300℃的条件进行30分钟热处理。
随后,在半导体膜40和栅极绝缘膜30上成膜300nm钼金属膜。
在钼金属膜上涂布抗蚀剂,在80℃进行15分钟预烘烤。随后,通过掩模向抗蚀剂膜照射UV光(光强度:300mJ/cm2),随后,在3wt%的四甲基氢氧化铵(TMAH)中显影。用纯水洗涤后,在130℃对抗蚀剂膜进行15分钟后烘烤,形成所需形状的源·漏电极形状的抗蚀剂图案。
利用磷酸·乙酸·硝酸的混合酸处理带有抗蚀剂图案的基板,蚀刻钼金属膜,形成源电极50和漏电极52。随后,用纯水洗涤,吹送空气使其干燥,制作薄膜晶体管(沟道部60的源·漏电极间间隙(L)为200μm,宽度(W)为500μm)。
该薄膜晶体管的电场效应迁移率为4.5cm2/V·sec,On-Off比为108,是显示常闭(normally off)特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。对栅电极施加了100分钟20V电压之后的漂移电压(Vth)为0.2V。
(B)半导体膜的评价
在石英玻璃基板上,通过与上述(A)的溅射相同的条件形成半导体膜。随后,在热风加热炉内,以空气中、300℃的条件进行30分钟热处理。在对所得的半导体膜的X射线衍射(XRD)进行测定时观察到氧化铟的红绿柱石结构的峰值。由此,可确认半导体膜为结晶质。另外,通过空穴测定求出的载流子浓度为8×10+16/cm3
需要说明的是,对于将半导体膜的热处理条件设为在空气中、450℃条件下、5小时的情况下得到的半导体膜,也同样测定XRD。将其与利用300℃进行热处理的XRD的峰值强度进行比较,发现300℃条件下所得的峰值强度为在450℃得到的峰值强度的约95%。
实施例2
作为溅射靶,除了使用由氧化铟-氧化镱构成的靶[Yb/(Yb+In)=0.03:原子比)]之外,与实施例1同样地制作薄膜晶体管。
该薄膜晶体管的电场效应迁移率为1.2cm2/V·sec,On-Off比为107,为显示常闭特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
另外,XRD测定的结果是半导体膜为结晶质性。可以观察到氧化铟的红绿柱石结构的峰值。另外,通过空穴测定求出的载流子浓度为8×10+16/cm3
此外,对于除了使用代替氧化镓而分别添加了氧化硼、氧化铝、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥、氧化镱和氧化镥的溅射靶以外与实施例1同样地制作的薄膜晶体管而言,可以得到与实施例2大致同样的薄膜晶体管特性。另外,各半导体膜的XRD测定结果中可以同样地观察到由氧化铟的红绿柱石产生的峰值。另外,基于空穴测定求出的载流子浓度为10+17/cm3以下。
显示了使用的溅射靶的组成和所得的薄膜晶体管的特性。
·氧化硼:B/(B+In)=0.004
电场效应迁移率为8.2cm2/V·sec,On-Off比为105,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化铝:Al/(Al+In)=0.005
电场效应迁移率为6.2cm2/V·sec,On-Off比为105,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化钪:Sc/(Sc+In)=0.02
电场效应迁移率为4.2cm2/V·sec,On-Off比为106,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化钇:Y/(Y+In)=0.05
电场效应迁移率为6.8cm2/V·sec,On-Off比为107,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化镧:La/(La+In)=0.02
电场效应迁移率为5.1cm2/V·sec,On-Off比为106,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化钕:Nd/(Nd+In)=0.01
电场效应迁移率为8.4cm2/V·sec,On-Off比为106,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化钐:Sm/(Sm+In)=0.05
电场效应迁移率为7.6cm2/V·sec,On-Off比为107,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化铕:Eu/(Eu+In)=0.03
电场效应迁移率为5.3cm2/V·sec,On-Off比为107,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化钆:Gd/(Gd+In)=0.03
电场效应迁移率为6.7cm2/V·sec,On-Off比为107,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化铽:Tb/(Tb+In)=0.005
电场效应迁移率为3.3cm2/V·sec,On-Off比为107,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化镝:Dy/(Dy+In)=0.01
电场效应迁移率为14.7cm2/V·sec,On-Off比为107,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化铒:Er/(Er+In)=0.01
电场效应迁移率为11.4cm2/V·sec,On-Off比为107,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化铥:Tm/(Tm+In)=0.02
电场效应迁移率为8.3cm2/V·sec,On-Off比为107,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
·氧化镥:Lu/(Lu+In)=0.003
电场效应迁移率为6.9cm2/V·sec,On-Off比为107,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。
实施例3
利用光致抗蚀法制作图4所示的蚀刻阻挡型薄膜晶体管。
在带有热氧化膜30(SiO2膜)的导电性硅基板10上,使用由氧化铟-氧化钇构成的靶[Y/(In+Y)=0.03:原子比)],与实施例1同样地利用溅射法成膜40nm的半导体膜40。
接着,将Si作为靶,通入氩:7sccm,氧3sccm,在压力0.5Pa条件下,成膜100nm。随后,涂布抗蚀剂,在80℃进行15分钟预烘烤。随后,通过掩模向抗蚀剂膜照射UV光(光强度:300mJ/cm2),随后,利用3wt%的四甲基氢氧化铵(TMAH)进行显影。用纯水洗涤后,在130℃对抗蚀剂膜进行15分钟后烘烤,在成为沟道部60的部分形成图案。通过基于CF4的干法蚀刻,形成蚀刻阻挡层70。利用抗蚀剂剥离剂将抗蚀剂剥离,进行水洗,通过吹风进行干燥。
随后,在半导体膜40、蚀刻阻挡层70和热氧化膜30上成膜300nm的钼金属膜。
在钼金属膜上涂布抗蚀剂,在80℃进行15分钟预烘烤。随后,通过掩模向抗蚀剂膜照射UV光(光强度:300mJ/cm2),随后,利用3wt%的四甲基氢氧化铵(TMAH)显影。用纯水洗涤后,在130℃对抗蚀剂膜进行15分钟后烘烤,形成源电极50和漏电极52的形状的抗蚀剂图案。
利用磷酸·乙酸·硝酸的混合酸处理带抗蚀剂图案的基板,蚀刻钼金属膜。在这样的情况下,半导体膜40不发生结晶化,通过利用磷酸·乙酸·硝酸的混合酸进行处理,可以与钼金属膜同时进行蚀刻。另外,利用蚀刻阻挡层70来保护沟道部60,半导体膜40不被蚀刻。
剥离抗蚀剂后,用纯水洗涤,吹送空气使其干燥。随后,在热风加热炉内,在空气中、300℃进行30分钟热处理,制作薄膜晶体管(沟道部60的源·漏电极间间隙(L)为200μm,宽度(W)为500μm)。
需要说明的是,若在钼金属膜的蚀刻前实施上述的热处理,则半导体膜会发生结晶化。因此,不能通过基于磷酸·乙酸·硝酸的混合酸的处理进行蚀刻。该情况下,为了与钼金属膜同时进行蚀刻,利用由盐酸·硝酸·水构成的王水、含有氯化铁的盐酸水溶液、HBr水溶液等对半导体膜进行蚀刻即可。由于使用强酸,因此优选热处理在最终工序中进行。
该薄膜晶体管的电场效应迁移率为10.8cm2/V·sec,On-Off比为108,为显示常闭的特性的薄膜晶体管。另外,输出特性中显示了明显的夹断。对栅电极施加了100分钟、20V电压后的漂移电压(Vth)为0.2V。
半导体膜为结晶质。另外,通过空穴测定求得的载流子浓度为6×10+16/cm3
将实施例3中制作的薄膜晶体管的输出曲线示于图5,传输曲线示于图6。图5是将栅极电压(Vgs)变更为-5V~25V时的显示漏电压(Vds)和漏电流(Ids)的关系的图。图6是示出栅极电压(Vgs)和漏电流(Ids)的关系的图,由白圈构成的线是漏电流相对于栅极电压的平方根的曲线,由黑圆点构成的线是显示漏电流相对于栅极电压的曲线。
在图5和图6中,“XE-Y”是X×10-Y的意思。例如,5.0E-06为5.0×10-6
比较例1
在溅射靶中,除了使用由氧化铟-氧化镓-氧化锌构成的靶之外,与实施例1同样地制作薄膜晶体管。溅射靶的组成(原子比)如以下所述。
In/(In+Ga+Zn)=0.34
Ga/(In+Ga+Zn)=0.33
Zn/(In+Ga+Zn)=0.33
其结果是,在对钼金属膜进行蚀刻时,沟道部60的下部的半导体膜40被蚀刻而消失。因此,TFT特性不能测定。
比较例2
在溅射靶中使用由氧化铟-氧化镓构成的靶,除此以外,与实施例1同样地制作薄膜晶体管。溅射靶的组成(原子比)如下所述。
In/(In+Ga)=0.7
Ga/(In+Ga)=0.3
其结果是对钼金属膜进行蚀刻时,沟道部60的下部的半导体膜40也被蚀刻而消失。因此,不能测定TFT特性。
产业上的可利用性
本发明的薄膜晶体管可以优选用于显示器用面板、RFID标签、X线检测器面板·指纹传感器·光学传感器等传感器等。
本发明的薄膜晶体管的制造方法特别适用于沟道蚀刻型的薄膜晶体管的制造方法。
上文对本发明的几个实施方式和/或实施例进行详细地说明,但本领域人员,根据在本发明的新的启示和效果,容易不脱离实质地对这些例示的实施方式和/或实施例加以多种变更。因此,这多种变更也包含在本发明的范围内。
该说明书所述的文献的内容可全部援引于此。

Claims (5)

1.一种薄膜晶体管,其具有以氧化铟作为主成分,且含有正3价的金属氧化物的结晶质氧化铟半导体膜,其中,
所述正3价的金属氧化物为选自氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥、氧化镱和氧化镥中的1种或2种以上的氧化物,
所述正3价的金属氧化物的金属元素M相对于所述氧化铟的铟元素In与所述金属元素M的合计量的比率M/(M+In)为0.0001~0.1,其中M/(M+In)以原子比计。
2.一种权利要求1所述的薄膜晶体管的制造方法,包括:
将含有氧化铟和正3价的金属氧化物的半导体膜进行成膜的成膜工序;
对所述半导体膜进行氧化处理的工序;和/或
将所述半导体膜结晶化的工序。
3.根据权利要求2所述的薄膜晶体管的制造方法,其中,
在氧的存在下,将所述半导体膜在150~450℃热处理0.5~1200分钟。
4.根据权利要求2或3所述的薄膜晶体管的制造方法,其是沟道蚀刻型薄膜晶体管的制造方法。
5.根据权利要求2或3所述的薄膜晶体管的制造方法,其是蚀刻阻挡型薄膜晶体管的制造方法。
CN201210417892.6A 2008-09-17 2009-09-15 具有结晶质氧化铟半导体膜的薄膜晶体管 Active CN102916052B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008238353 2008-09-17
JP2008-238353 2008-09-17
CN2009801361733A CN102160182A (zh) 2008-09-17 2009-09-15 具有结晶质氧化铟半导体膜的薄膜晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801361733A Division CN102160182A (zh) 2008-09-17 2009-09-15 具有结晶质氧化铟半导体膜的薄膜晶体管

Publications (2)

Publication Number Publication Date
CN102916052A true CN102916052A (zh) 2013-02-06
CN102916052B CN102916052B (zh) 2015-11-11

Family

ID=42006408

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801361733A Pending CN102160182A (zh) 2008-09-17 2009-09-15 具有结晶质氧化铟半导体膜的薄膜晶体管
CN201210417892.6A Active CN102916052B (zh) 2008-09-17 2009-09-15 具有结晶质氧化铟半导体膜的薄膜晶体管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009801361733A Pending CN102160182A (zh) 2008-09-17 2009-09-15 具有结晶质氧化铟半导体膜的薄膜晶体管

Country Status (6)

Country Link
US (1) US9269573B2 (zh)
JP (1) JP5631213B2 (zh)
KR (1) KR101540834B1 (zh)
CN (2) CN102160182A (zh)
TW (1) TWI511300B (zh)
WO (1) WO2010032431A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849796A (zh) * 2013-12-27 2016-08-10 株式会社半导体能源研究所 发光装置
CN107924822A (zh) * 2015-07-30 2018-04-17 出光兴产株式会社 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
CN113078042A (zh) * 2021-03-22 2021-07-06 青岛科技大学 一种薄膜晶体管制备方法
CN114163216A (zh) * 2021-12-15 2022-03-11 先导薄膜材料(广东)有限公司 一种氧化铟钛镱粉体及其制备方法与应用
CN114230314A (zh) * 2021-12-15 2022-03-25 先导薄膜材料(广东)有限公司 一种氧化铟镱钇粉体及其制备方法与应用

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304502B (zh) * 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
US9478185B2 (en) * 2010-05-12 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
JP5689250B2 (ja) * 2010-05-27 2015-03-25 出光興産株式会社 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9178076B2 (en) 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
JP5301021B2 (ja) 2011-09-06 2013-09-25 出光興産株式会社 スパッタリングターゲット
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101978835B1 (ko) * 2012-03-16 2019-05-15 한국전자통신연구원 박막 트랜지스터
US20130307496A1 (en) * 2012-05-18 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9741864B2 (en) * 2013-05-09 2017-08-22 National Institute For Materials Science Thin-film transistor and method for manufacturing same
JP6261125B2 (ja) * 2014-01-31 2018-01-17 国立研究開発法人物質・材料研究機構 酸化物薄膜トランジスタおよびその製造方法
JP6252904B2 (ja) * 2014-01-31 2017-12-27 国立研究開発法人物質・材料研究機構 酸化物半導体およびその製法
CN103913917B (zh) * 2014-03-27 2017-02-22 上海天马微电子有限公司 一种tft阵列基板及显示面板
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
US11342466B2 (en) 2017-02-01 2022-05-24 Idemitsu Kosan Co., Ltd. Amorphous oxide semiconductor film, oxide sintered body, thin film transistor, sputtering target, electronic device, and amorphous oxide semiconductor film production method
CN107903712A (zh) * 2017-11-17 2018-04-13 福州大学 一种喷墨打印技术中的半导体金属氧化物墨水及使用方法
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
CN113614276B (zh) * 2019-03-28 2022-10-11 出光兴产株式会社 晶体氧化物薄膜、层叠体以及薄膜晶体管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
JP4164563B2 (ja) 2002-09-24 2008-10-15 独立行政法人科学技術振興機構 酸化物半導体pn接合デバイス及びその製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
JP4805648B2 (ja) * 2005-10-19 2011-11-02 出光興産株式会社 半導体薄膜及びその製造方法
EP1950177A4 (en) 2005-11-18 2009-02-25 Idemitsu Kosan Co SEMICONDUCTOR THIN FILM, MANUFACTURING METHOD AND THIN FILM TRANSISTOR
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Tft基板及びtft基板の製造方法
US20090001374A1 (en) * 2006-01-31 2009-01-01 Kazuyoshi Inoue Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Iii族酸化物半導体を含む半導体素子
US8038911B2 (en) * 2006-08-10 2011-10-18 Idemitsu Kosan Co., Ltd. Lanthanoid-containing oxide target
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849796A (zh) * 2013-12-27 2016-08-10 株式会社半导体能源研究所 发光装置
TWI661414B (zh) * 2013-12-27 2019-06-01 日商半導體能源研究所股份有限公司 發光裝置
CN111129039A (zh) * 2013-12-27 2020-05-08 株式会社半导体能源研究所 发光装置
CN111129039B (zh) * 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
CN107924822A (zh) * 2015-07-30 2018-04-17 出光兴产株式会社 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
CN107924822B (zh) * 2015-07-30 2022-10-28 出光兴产株式会社 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
CN113078042A (zh) * 2021-03-22 2021-07-06 青岛科技大学 一种薄膜晶体管制备方法
CN113078042B (zh) * 2021-03-22 2022-04-26 青岛科技大学 一种薄膜晶体管制备方法
CN114163216A (zh) * 2021-12-15 2022-03-11 先导薄膜材料(广东)有限公司 一种氧化铟钛镱粉体及其制备方法与应用
CN114230314A (zh) * 2021-12-15 2022-03-25 先导薄膜材料(广东)有限公司 一种氧化铟镱钇粉体及其制备方法与应用

Also Published As

Publication number Publication date
JP5631213B2 (ja) 2014-11-26
KR20110059850A (ko) 2011-06-07
TWI511300B (zh) 2015-12-01
KR101540834B1 (ko) 2015-07-30
US20100065835A1 (en) 2010-03-18
CN102160182A (zh) 2011-08-17
CN102916052B (zh) 2015-11-11
WO2010032431A1 (ja) 2010-03-25
JPWO2010032431A1 (ja) 2012-02-02
TW201025613A (en) 2010-07-01
US9269573B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
CN102916052B (zh) 具有结晶质氧化铟半导体膜的薄膜晶体管
JP5466940B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
TWI467761B (zh) Field effect transistor, semiconductor device and manufacturing method thereof
US8445903B2 (en) Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
US8158974B2 (en) Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
US8748879B2 (en) Semiconductor device, thin film transistor and a method for producing the same
CN102157563B (zh) 金属氧化物薄膜晶体管制备方法
CN102859670B (zh) 成膜方法
WO2007058232A1 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR20090086602A (ko) 산화물 반도체를 이용한 박막 트랜지스터의 제조 방법
TWI706925B (zh) 結晶質氧化物半導體薄膜、結晶質氧化物半導體薄膜之製造方法及薄膜電晶體
TWI482275B (zh) Thin film transistor having a high purity crystalline indium oxide semiconductor film, and a method for manufacturing the same
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
JP2010161227A (ja) 薄膜トランジスタ及びその製造方法
CN108735821A (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
CN110400837A (zh) 一种等离子体增强型溶液燃烧法制备的薄膜晶体管及方法
CN107527946A (zh) 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法
US9583517B2 (en) Polycrystalline oxide thin-film transistor array substrate and method of manufacturing same
JP2010123836A (ja) In−Sn−Ln系半導体膜を有する薄膜トランジスタ
CN105845695B (zh) 薄膜晶体管阵列面板
JP2014222690A (ja) 半導体装置
Chen et al. Effect of annealing on wet etch of amorphous IGZO thin film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant