JP6252904B2 - 酸化物半導体およびその製法 - Google Patents

酸化物半導体およびその製法 Download PDF

Info

Publication number
JP6252904B2
JP6252904B2 JP2014016631A JP2014016631A JP6252904B2 JP 6252904 B2 JP6252904 B2 JP 6252904B2 JP 2014016631 A JP2014016631 A JP 2014016631A JP 2014016631 A JP2014016631 A JP 2014016631A JP 6252904 B2 JP6252904 B2 JP 6252904B2
Authority
JP
Japan
Prior art keywords
oxide
metal
oxide semiconductor
group
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014016631A
Other languages
English (en)
Other versions
JP2015144172A (ja
Inventor
慎也 相川
慎也 相川
一仁 塚越
一仁 塚越
たきお 木津
たきお 木津
麻希 清水
麻希 清水
伸彦 三苫
伸彦 三苫
生田目 俊秀
俊秀 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2014016631A priority Critical patent/JP6252904B2/ja
Priority to PCT/JP2015/051845 priority patent/WO2015115330A1/ja
Publication of JP2015144172A publication Critical patent/JP2015144172A/ja
Application granted granted Critical
Publication of JP6252904B2 publication Critical patent/JP6252904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、酸化物半導体及びその製法、並びにそれを用いる薄膜トランジスタおよび半導体装置に関するものである。
薄膜トランジスタ(Thin Film Transistor(TFT))は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス(Electro Luminescence(EL))ディスプレイのスイッチング素子として数多く利用されている。
ここで、TFTに用いられる、半導体層(チャネル層)にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にIn(インジウム)−Zn(亜鉛)−O(IZO)系、In−Ga(ガリウム)−Zn−O(IGZO)系、あるいはSn(錫)−Zn−O(SZO)系の金属酸化物を用いたTFTが検討されている(例えば、特許文献1参照)。
更に、特許文献2には、酸化物半導体膜上に接してソース電極層及びドレイン電極層を設けたトランジスタを有する半導体装置が開示されている。
また、特許文献3には、酸化物半導体を用いた半導体装置の作製方法において、酸化物半導体膜と、酸化物半導体膜上に設けられるゲート絶縁膜と、ゲート絶縁膜に接するゲート電極と、ゲート電極に接するサイドウォール絶縁膜と、酸化物半導体膜に接するソース電極及びドレイン電極と、を形成する工程を有し、ゲート絶縁膜及びサイドウォール絶縁膜が、酸化物半導体膜に含まれる酸素の脱離を抑制する温度よりも低い温度で形成する方法が開示されている。
また、特許文献4には、絶縁性基板上のゲート電極、該ゲート電極上のゲート絶縁膜、該ゲート絶縁膜上のインジウムを含む酸化物半導体膜、及び該酸化物半導体膜上のソース・ドレイン電極を有し、該酸化物半導体膜のソース・ドレイン電極が重ならない部分の表面層におけるXPSスペクトルのインジウム3d軌道起因のピーク位置が、該表面層の下部に存在する酸化物半導体領域におけるXPSスペクトルのインジウム3d軌道起因のピーク位置よりも高エネルギー側にシフトしているTFTが開示されている。
特開2011―4425号公報 特開2013―138188号公報 特開2013―219336号公報 特開2013―41968号公報
他方、有機ELディスプレイや液晶ディスプレイには発光層が使用されている。とりわけ、一番エネルギーの高い、すなわち短波長で発光する青色発光層からの発光は、450nmにピークがあり、短波長側に420nmまで発光スペクトルの裾が伸びている。そのため、有機ELディスプレイや液晶ディスプレイを構成する薄膜トランジスタは、この発光層からの光照射を受けることになるため、その特性として、上記波長を有する光照射に対して劣化しにくいという高い信頼性が望まれている。ここで、発光層からの光照射に対して劣化しにくいということは、具体的には、薄膜トランジスタを構成する酸化物半導体が、発光層からの発光(具体的には、420nm〜600nmの波長を有する光照射)で誘発される「しきい値電圧のシフト」(ここで、「しきい値電圧のシフト」とは、発光層からの発光によってしきい値電圧が負側にシフトする現象を言う。)を抑制できるという特性を有することを意味する。そのため、信頼性の高い薄膜トランジスタを提供するために、この「しきい値電圧のシフト」を十分に抑制できる酸化物半導体が望まれている。
しかしながら、上記特許文献に開示されているいずれの酸化物半導体膜も、発光層からの発光で誘発される「しきい値電圧のシフト」を十分に抑制できるものではないという課題がある。
そこで、有機ELディスプレイや液晶ディスプレイを構成する薄膜トランジスタに用いられる酸化物半導体として、発光層からの発光で誘発される「しきい値電圧のシフト」を十分に抑制できるものが望まれている。
本発明は、このような事情に鑑みてなされたものであって、発光層からの発光で誘発される「しきい値電圧のシフト」が十分に抑制できる酸化物半導体及びその製法、並びにそれを用いる薄膜トランジスタおよび半導体装置を提供することを目的とする。
なお、本明細書中における半導体装置とは、半導体から作られるトランジスタを利用する装置全般を含む。そのため、例えば、有機ELディスプレイや液晶ディスプレイもこの中に含まれる。
上記課題を解決すべく鋭意検討した結果、本発明者は、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物とを含んでなる、酸素欠損が導入された酸化物半導体を形成し、更にその酸素欠損部分に置換基として、OH基、H基、F基、Cl基、又はB基からなる群から選択される少なくとも1つを導入して前記第1金属酸化物の金属と結合させた前記酸化物半導体を薄膜トランジスタとして用いると、発光層からの発光で誘発される「しきい値電圧のシフト」が十分に抑制可能であることを初めて見出した。
すなわち、本発明は、以下の[1]〜[26]に示される構成を有する。
[1] 酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物とを含んでなる酸化物半導体であって、前記第1金属酸化物の金属が、OH基、H基、F基、Cl基、又はB基からなる群から選択される少なくとも1つとの結合を有し、前記第2酸化物が、炭素(C)を含む酸化物である、前記酸化物半導体。
[2] 前記第2酸化物の酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも255kJ/mol以上大きい、[1]に記載の酸化物半導体。
[3] 前記第1金属酸化物の金属が、インジウム、ガリウム、亜鉛、および錫からなる群から選択される少なくとも一つである、[1]に記載の酸化物半導体。
[4] 前記第2酸化物は、ケイ素(Si)、チタン(Ti)、タングステン(W)、タンタル(Ta)、ランタン(La)、ハフニウム(Hf)、ジルコニウム(Zr)、およびプラセオジム(Pr)からなる群から選択される少なくとも一つを含む酸化物である、[4]に記載の酸化物半導体。
[5] 前記第2酸化物は、ケイ素(Si)、チタン(Ti)、タングステン(W)、タンタル(Ta)、ランタン(La)、およびハフニウム(Hf)からなる群から選択された少なくとも一つを含む酸化物である、[4]に記載の酸化物半導体。
[6] 前記第2酸化物の含有量が0より大きく50重量%以下である、[1]から[5]のいずれかに記載の酸化物半導体。
[7] 前記第2酸化物の含有量が0より大きく5重量%以下である、[6]に記載の酸化物半導体。
[8] 酸化物半導体の厚さが5nm以上かつ20nm以下の範囲である、[1]から[7]のいずれかに記載の酸化物半導体。
[9] 前記炭素(C)の含有量が0より大きく10重量%以下である、[1]から[8]のいずれかに記載の酸化物半導体。
[10] 前記第1金属酸化物の金属がインジウムであって、前記第2酸化物の酸素のかい離エネルギーが725kJ/mol以上である、[1]に記載の酸化物半導体。
[11] 前記第1金属酸化物の金属がOH基との結合を有している、[1]から[10]のいずれかに記載の酸化物半導体。
[12] 前記OH基の含有量が0.1%以上10%以下である、[11]に記載の酸化物半導体。
[13] 前記第1金属酸化物の金属がH基との結合を有する、[1]から[10]のいずれかに記載の酸化物半導体。
[14] 前記H基の含有量が0%よりも大きく0.1%以下である、[13]に記載の酸化物半導体。
[15] 前記第1金属酸化物の金属が、F基、Cl基、又はB基からなる群から選択される少なくとも1つとの結合を有する、[1]から[10]のいずれかに記載の酸化物半導体。
[16] 前記F基、Cl基、又はB基からなる群から選択される少なくとも1つの含有量が5×1018atoms/cm3超1×1021atoms/cm3以下である、[15]に記載の酸化物半導体。
[17] 酸化物半導体が非晶質である、[1]から[16]のいずれかに記載の酸化物半導体。
[18] [1]から[17]のいずれかに記載の酸化物半導体を含んでなる、薄膜トランジスタ。
[19] ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を設け、
前記半導体層が[1]から[17]のいずれかに記載の酸化物半導体で形成されている、薄膜トランジスタ。
[20] [19]に記載の薄膜トランジスタを含んでなる、半導体装置。
[21]記酸化物半導体が10℃以上400℃以下で形成される、[1]から[17]のいずれかに記載の酸化物半導体の製造方法。
[22] 前記半導体層が10℃以上200℃以下で形成される、[1]から[17]のいずれかに記載の酸化物半導体の製造方法。
[23] 酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物の粉末と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物の粉末との焼結体からなるターゲットと、希ガスと酸素からなる混合ガスであって水素原子を有する化合物を含まないプロセスガスとを用いた物理蒸着法により、前記第1金属酸化物と、前記第2酸化物とを含む酸化物半導体を形成する工程と、
前記酸化物半導体を大気中、150℃で熱処理することにより酸素欠損を有する前記酸化物半導体を形成する工程と、
前記酸素欠損を有する酸化物半導体を、H2Oガスを導入した80%以上の高湿度下、150〜300℃の温度範囲で熱処理することにより、前記第1金属酸化物の金属とOH基との結合を形成する工程とを含む、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる前記第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな前記第2酸化物とを含み、前記第1金属酸化物の金属が、OH基との結合を含む酸化物半導体の製造方法。
[24]
酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物の粉末と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物の粉末との焼結体からなるターゲットと、希ガスと酸素からなる混合ガスであって水素原子を有する化合物を含まないプロセスガスとを用いた物理蒸着法により、前記第1金属酸化物と、前記第2酸化物とを含む酸化物半導体を形成する工程と、
前記酸化物半導体を大気中、150℃で熱処理することにより酸素欠損を有する前記酸化物半導体を形成する工程と、
前記酸素欠損を有する酸化物半導体を、H2雰囲気ガス下、300〜400℃の温度範囲で熱処理することにより、前記第1金属酸化物の金属とH基との結合を形成する工程とを含む、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる前記第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな前記第2酸化物とを含み、前記第1金属酸化物の金属が、H基との結合を含む酸化物半導体の製造方法。
[25] 酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物の粉末と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物の粉末との焼結体からなるターゲットと、希ガスと酸素からなる混合ガスであって水素原子を有する化合物を含まないプロセスガスとを用いた物理蒸着法により、前記第1金属酸化物と、前記第2酸化物とを含む酸化物半導体を形成する工程と、
前記酸化物半導体を大気中、150℃で熱処理することにより酸素欠損を有する前記酸化物半導体を形成する工程と、
前記酸素欠損を有する酸化物半導体に、フッ素イオン、塩素イオン、又はホウ素イオンからなる群から選択される少なくとも1つをイオン注入することにより、前記第1金属酸化物の金属と、前記イオン注入された基との結合を形成する工程とを含む、[15]又は[16]に記載の酸化物半導体の製造方法。
本発明によれば、発光層からの発光で誘発される「しきい値電圧のシフト」が十分に抑制できる酸化物半導体を提供することができる。そのため、この酸化物半導体を用いた薄膜トランジスタやこの薄膜トランジスタを用いた有機ELディスプレイや液晶ディスプレイは、発光層からの発光に対して劣化しにくいという高い信頼性を得ることができる。
因みに、特許文献2には、IZO系やIGZO系のような酸化物半導体膜上に接してソース電極層及びドレイン電極層を設けたトランジスタを有する半導体装置において、島状に加工された上記酸化物半導体膜の側面部の前記ソース電極層及び前記ドレイン電極層と重畳していない領域におけるフッ素、塩素、ボロンの濃度が開示されている。しかしながら、このフッ素、塩素、ボロンは、エッチングガスに含まれる不純物であって、これらの混入による寄生チャネルの形成を防止するために、溶液洗浄による不純物除去処理によって可能な限り除去されなければならないものである(例えば、段落0056や0057参照)。事実、これらの濃度は、フッ素と塩素で5×1018atoms/cm以下、ボロンで1×1016atoms/cm以下と極めて低いことが明示されている(例えば、段落0074参照)。そのため、特許文献2において、酸化物半導体膜を構成する金属が、このような極めて低い濃度のフッ素や塩素やボロンと結合しているとは認められない。よって、特許文献2に記載の酸化物半導体膜では、本発明による上記効果は得られない。
特許文献3には、酸化物半導体を用いた半導体装置の作製方法において、ホウ素や希ガス元素等から選ばれた一種以上の元素をドーパントとして用いることが開示されている。しかしながら、この特許文献には、ドーパントの量に関する記載がない。ここで、このドーパントがソース電極とドレイン電極と接する酸化物半導体の抵抗を低下させるためだけに注入されるものであることを考慮すれば、このドーパントの量は非常に小さく、5×1018atoms/cmを超えることはないと推認される。そのため、特許文献3においても、酸化物半導体膜を構成する金属が、このような極めて低い濃度のホウ素や希ガス元素と結合しているとは認められない。
加えて、特許文献3に記載された酸化物半導体の構成では(例えば、段落0021参照)、ゲート電極でマスクされた部分に位置する酸化物半導体膜の領域にはホウ素や希ガス元素は含まれていない。つまり、特許文献3では、ゲート電極でマスクされた部分に位置する酸化物半導体膜の領域(即ち、チャネル領域)においては、その酸化物半導体膜を構成する金属が、ドーパントとして用いられているホウ素や希ガス元素とは結合しない。
このような相違により、特許文献3に記載の酸化物半導体膜では、本発明による上記効果は得られない。
また、特許文献4には、酸化物半導体膜のソースドレイン電極が重ならない部分に該酸化物半導体膜とは異なる別層として表面層を作製し、その表面層にだけインジウムとフッ素との化学結合を設けるTFTが開示されている。つまり、特許文献4に記載のTFTは、表面層とは異なる別層としてその表面層の下部に存在している酸化物半導体膜にフッ素を導入するものではない。これに対して、本発明においては、酸化物半導体膜のうちの主にゲート電極側の領域がチャネル領域として機能する。従って、本発明では酸化物半導体膜中の少なくともゲート電極との界面領域にドーパントが存在する(もちろん他の領域にもドーパントが存在してよい)。よって、特許文献4に記載の酸化物半導体膜では、本発明による上記効果は得られない。
本発明の一実施形態である薄膜トランジスタの概略断面図。 本発明の実施例の薄膜トランジスタの概略断面図。 実施例のIn−Si−O半導体と、In−OH結合を有するIn−Si−O半導体((a) In−Si−O半導体のIn3dXPSスペクトル、(b) In−OH結合を有するIn−Si−O半導体のIn3dXPSスペクトル)。 420nm〜600nmの波長の光照射前後のIn−OH結合の有無によるIn−Si−O半導体のI−V特性の比較結果を示す図((a) 光照射前のIn−Si−O半導体と光照射前のIn−OH結合を有するIn−Si−O半導体のI−V特性、(b) 光照射後のIn−OH結合を有するIn−Si−O半導体のI−V特性、(c) 光照射後のIn−Si−O半導体のI−V特性)。
以下、図を参照しながら、本発明の酸化物半導体を用いる薄膜トランジスタおよび薄膜トランジスタの製造方法について説明する。なお、以下の全ての図面において、各構成要素の寸法や比率などが、図面を見易くするために適宜異ならせてある。そのため、実際の各構成要素の寸法や比率などは、それらが開示されている図面に制限されるものではない。
本発明の酸化物半導体を用いる薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記半導体層が、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物とを含んでなる、酸素欠損が導入された酸化物半導体であって、前記第1金属酸化物の金属が、その酸素欠損部分に導入された、OH基、H基、F基、Cl基、又はB基からなる群から選択される少なくとも1つの基と結合している前記酸化物半導体で形成されている、薄膜トランジスタである。
また、本発明の酸化物半導体を用いる薄膜トランジスタの製造方法は、上記薄膜トランジスタを製造するにあたり、前記半導体層を10℃以上400℃以下で形成する工程を有する。前記半導体層を10℃以上200℃以下で形成する工程を有してもよい。
図1は、本発明の酸化物半導体を用いる薄膜トランジスタの一実施形態を示した概略断面図である。
図1における薄膜トランジスタ10は、いわゆるボトムゲート型のトランジスタである。この薄膜トランジスタ10は、図1に示されている通り、基板20上に設けられたゲート電極30と、ゲート電極30を覆って設けられた絶縁体層(ゲート絶縁体層)40と、絶縁体層40の上面に設けられた半導体層50と、半導体層50の上面において半導体層50に接して設けられたソース電極60およびドレイン電極70と、全体(具体的には、ソース電極60、ドレイン電極70、及びソース電極60とドレイン電極70に重畳していない領域の半導体層50)を層間絶縁膜80で覆う構造を有している。
<基板20>
基板20は、公知の形成材料で形成されたものを用いることができ、光透過性を有するものと光透過性を有しないもののいずれを用いてもよい。
基板20の形成材料としては、例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板;シリコン基板;表面が絶縁処理された金属基板;アクリル樹脂、ポリカーボネート樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)などのポリエステル樹脂などを形成材料とする樹脂基板;紙製の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。
また、基板20の厚さは、設計に応じて適宜設定することができる。
<ゲート電極30>
ゲート電極30は、半導体層50のチャネル領域に対応させて(チャネル領域と平面的に重なる位置に)設けられている。つまり、半導体層50のチャネル領域は、ゲート電極30の位置に対応する領域内にある。なお、薄膜トランジスタの半導体層は主にゲート電極側がチャネルとして機能する。ゲート電極30としては、例えばMoWを使用する。
<半導体層50>
半導体層50は、本発明の酸化物半導体によって形成されている。具体的には、半導体層50は、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物とから形成されている、酸素欠損部を有する酸化物半導体であって、更に、その酸素欠損部がOH基、H基、F基、Cl基、又はB基からなる群から選択される少なくとも1つによって置換されることによって、前記第1金属酸化物とその置換基とが結合している前記酸化物半導体によって形成されている。但し、本発明の作用効果を達成できる限り、半導体層50には、これら以外の成分や不可避の不純物が含まれていてもよい。
ここで、第1金属酸化物は、酸素欠損が導入されることで電子キャリアを生成できる半導体の性質を有する物質である。第1金属酸化物としては、好ましくは、インジウム、ガリウム、亜鉛、および錫からなる群から選択された少なくとも一つを含む金属酸化物であり、第2酸化物は、好ましくは、ジルコニウム(Zr)、ケイ素(Si)、チタン(Ti)、タングステン(W)、タンタル(Ta)、ハフニウム(Hf)、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、プラセオジム(Pr)、ネオジム(Nd)、ガドリニウム(Gd)、それ以外の希土類元素、アルミニウム(Al)、及び炭素(C)からなる群から選択される少なくとも1つを含む酸化物である。
好ましくは、第1酸化物の元素がInである場合、第2酸化物の元素は、Zr、Pr、Si、Ti、W、Ta、La、Hf、Cからなる群から選択された少なくとも1つであり、第1酸化物の元素がSnである場合、第2酸化物の元素は、Sc、Ti、W、Nd、Gdからなる群から選択された少なくとも1つの元素である。
第1酸化物の元素としては、好ましいものとして、更に、インジウム、亜鉛、および錫のうち少なくとも一つを含む金属酸化物を用いてもよいが、中でも、低温度で酸素欠損を導入し易いインジウムがより好ましい。
また、第2酸化物としては、ケイ素(Si)、チタン(Ti)、タングステン(W)、タンタル(Ta)、ランタン(La)、ハフニウム(Hf)、ジルコニウム(Zr)、およびプラセオジム(Pr)からなる群から選択される少なくとも一つを含む酸化物を用いることもでき、より好ましくは、ケイ素(Si)、チタン(Ti)、タングステン(W)、タンタル(Ta)、ランタン(La)、およびハフニウム(Hf)からなる群から選択された少なくとも一つを含む酸化物である。また、第2酸化物としては、炭素(C)を含む酸化物を用いることもできる。
また、前記第2酸化物の含有量は、0より大きく50重量%以下でもよく、0より大きく10重量%以下であってもよく、0より大きく5重量%以下であってもよい。
半導体層50を形成する酸化物半導体において、酸素欠損部に導入される置換基としては、具体的には、OH基、H基、F基、Cl基、又はB基からなる群から選択される少なくとも1つが挙げられる。特に、OH基やH基が好ましく、OH基がより好ましい。
その際、OH基を導入する場合、その含有量は0.1%以上10%以下が好ましく、H基を導入する場合、その含有量は0%よりも大きく0.1%以下が好ましく、F基、Cl基、又はB基を導入する場合、その含有量は5×1018atoms/cm超1×1021atoms/cm以下が好ましい。これらの含有量はXPSスペクトルのピーク面積比を用いて決定される。
OH基の含有量(%)は、[OH]/([OH]+[O])×100の計算式により、H基の含有量(%)は、[H]/([H]+[O])×100の計算式により算出される。ここで、[OH]、[H]、[O]はそれぞれ、酸化物半導体中のOH、H、Oの原子比率を表す。
第1金属酸化物として酸化インジウム(In)を用いた場合、酸化インジウムの酸素のかい離エネルギーは346±30kJ/molと小さいので、酸化インジウムから酸素が容易に脱離して酸素欠損を生成し易い。しかしながら、酸素欠損量が大きくなりすぎると半導体的な性質から金属的な性質へ変わって半導体層として適さなくなる。本願発明者らはこの問題を解決すべく検討を重ねた結果、酸化インジウムの酸素欠損量を制御するためには酸化インジウムの酸素のかい離エネルギーより大きな酸素のかい離エネルギーを有する第2酸化物を添加すればよいことを見出した。
具体的には、酸素のかい離エネルギーが725kJ/mol以上、より好ましくは780kJ/mol以上の酸化物を第2酸化物として用いると、酸化インジウムの酸素欠損量の制御が容易となる。
また、第1金属酸化物として酸化インジウム以外の物質まで一般化した場合には、第2酸化物としてはその酸素かい離エネルギーが第1金属酸化物に比べて200kJ/mol以上、より好ましくは255kJ/mol以上大きいものを使用すればよい。
そのため、前記第2酸化物の酸素のかい離エネルギーは、前記第1金属酸化物の酸素のかい離エネルギーよりも255kJ/mol以上大きくてもよい。
酸素のかい離エネルギーが780kJ/mol以上である金属酸化物をまとめた表1および酸素のかい離エネルギーが725kJ/mol以上780kJ/mol以下である酸化物をまとめた表2に示されるように、本実施形態において、使用可能な第2酸化物のうち第2酸化物としては、酸化ジルコニウム(Zr−O)、酸化プラセオジム(Pr−O)、酸化ランタン(La−O)、酸化ケイ素(Si−O)、酸化タンタル(Ta−O)、および酸化ハフニウム(Hf−O)が挙げられる。
本実施形態において第1金属酸化物を適した酸素欠損量を有する半導体層50とするために添加する第2酸化物のうち第2酸化物としては、特に、表1に示した780kJ/mol以上の第2酸化物がより好ましい。具体的には、酸化ランタン(La−O)、酸化ケイ素(Si−O)、酸化タンタル(Ta−O)、および酸化ハフニウム(Hf−O)が挙げられる。
なお、表中には挙げていないが、酸化チタン(Ti−O)の酸素のかい離エネルギーは、666.5±5.6kJ/molであり、酸化タングステン(W−O)の酸素のかい離エネルギーは、720±71kJ/molである。
また、第1金属酸化物を適した酸素欠損量を有する半導体層50とするために第1金属酸化物へ添加する第2酸化物の含有量としては、0より大きく50重量%以下の範囲が好ましい。特に、200℃以下の低温度での作製という点で、第1金属酸化物へ添加する第2酸化物の含有量を0より大きく5重量%以下の範囲にすることが好ましい。
また、半導体層50(即ち、半導体層50を形成する酸化物半導体)は非晶質であることが好ましい。
In−Zn−O系やIn−Ga−Zn−O系の金属酸化物では、半導体層の形成時に多結晶状になり易い。そのため、通常知られた薄膜トランジスタでは、半導体層に含まれる結晶粒に起因して、半導体層の表面が平坦にはならない。また、通常知られた酸化膜トランジスタの半導体層は、このような結晶粒に起因して、面方向の電気伝導度が低下してしまう。
したがって、半導体層の表面の平坦化及び高い電気伝導度を得るためには、半導体層50は非晶質構造であることが好ましい。
また、半導体層50の厚さ(即ち、半導体層50を形成する酸化物半導体の厚さ)は5nm以上かつ20nm以下の範囲であることが好ましい。
なお、本実施形態においては、その厚さは、半導体層50を形成したスパッタチャンバー内に、膜厚校正を主目的として配置された水晶発振式膜厚計を用いて測定した。
また、第2酸化物は炭素(C)の酸化物を含んでもよい。
具体的には第1金属酸化物に比べてかい離エネルギーが大きな酸化物を形成する元素を添加してもよい。具体的には、酸素欠損を導入した酸化物半導体は、第1金属酸化物に、炭素(C)の酸化物を添加したものであってもよい。これは、C−O結合の酸素かい離エネルギーが1076.38±0.67kJ/molと大きいために、第1金属酸化物へ導入する酸素欠損量を容易に制御することができるからである。
第1金属酸化物内に酸化物を添加するにあたっては、添加処理操作自体では必ずしも酸化物その物を添加する必要はなく、例えば酸化物を構成する酸素以外の元素を添加する処理を行い、第1金属酸化物内部で酸化物とすることも可能である。よって、本願においては、このように添加処理操作の形態にかかわらず、第1金属酸化物内に酸化物の形で存在する形態で添加を行うことを「酸化物を添加する」と称することに注意されたい。
また、第1金属酸化物の酸化インジウム(In)への炭素(C)の添加は、Inターゲットおよびグラファイトターゲットを用いた共スパッタリング法により、各々スパッタリングパワーの比率を変えることで添加量を制御でき、その含有量は0より大きく10重量%以下であることがより好ましい。
よって、第2酸化物として含まれる炭素(C)の含有量は0より大きく10重量%以下が好ましい。
半導体層50における第1の金属酸化物と第2酸化物の状態は、第1の金属酸化物中に第2酸化物が一様に添加、つまりドーピングされることによって一様な(即ち、均一に混じった)物質となっている。
なお、酸素のかい離エネルギーが大きな第2酸化物として、例えば、炭素(C)の酸化物を用いる場合において、他の第2酸化物を同時に使用して酸素欠損を導入した酸化物半導体を形成することも可能である。また、本発明における酸素のかい離エネルギーの大きな第2酸化物の添加処理の際、処理の種類によっては酸素欠損を導入した酸化物半導体中に両方の種類の酸化物が不可避的に共存することもあり得る。
例えば、このような酸化物半導体の薄膜をゾルゲル法などの溶液法で作製する場合には薄膜中に炭素が残留する可能性が高い。このような場合も本発明に包含されることに注意されたい。
また、半導体層50において、ソース電極60、ドレイン電極70、及びソース電極60とドレイン電極70に重畳していない領域であって、ゲート電極30の位置に対応する領域が、チャネル領域に相当する。ソース電極60とドレイン電極70に重畳している領域は、メタル化によって接触抵抗を下げている。
図1に示される通り、半導体層50のチャネル領域に対応させて(チャネル領域と平面的に重なる位置に)ゲート電極30が設けられている。
<ゲート電極30、ソース電極60、ドレイン電極70>
ゲート電極30、ソース電極60、ドレイン電極70は、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)などの金属材料やこれらの合金、インジウムスズ酸化物(Indium Tin Oxide、ITO)、酸化亜鉛(ZnO)などの導電性酸化物を挙げることができる。また、これらの電極は、例えば表面を金属材料でめっきすることにより2層以上の積層構造(例えば、Ti/Al/Ti)を形成していてもよい。
ゲート電極30、ソース電極60、ドレイン電極70は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極60とドレイン電極70とは同じ形成材料であることが好ましい。
<絶縁体層(ゲート絶縁体層)40>
絶縁体層(ゲート絶縁体層)40は、絶縁性を有し、ゲート電極30と、ソース電極60およびドレイン電極70との間を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばSiO、SiN、SiON、Al、HfOなどの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素系樹脂などを挙げることができる。有機材料としては、製造や加工が容易であることから、光硬化型の樹脂材料であることが好ましい。
因みに、基板20にガラスを使用した場合、絶縁体層(ゲート絶縁体層)40は、基板20の接触部分にSiN層を配置し、その上にSiOを配置する二層の積層構造とするのが好ましい。このSiN層は、基板20から発生するカルシウムやリン等が拡散して半導体層50を劣化させるのを防止することができ、その上に配置されたSiOは、SiN層からの窒素の拡散による半導体層の劣化を防止することができるからである。
<層間絶縁膜80>
層間絶縁膜80は、絶縁性を有し、ソース電極60、ドレイン電極70、及びソース電極60とドレイン電極70に重畳していない領域の半導体層50との間を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばSiO、SiN、SiON、Al、HfOなどの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素系樹脂などを挙げることができる。有機材料としては、製造や加工が容易であることから、光硬化型の樹脂材料であることが好ましい。
<酸化物半導体の製造方法>
次に、本発明の酸化物半導体を製造する方法について説明する。本実施形態においては、図1の半導体層50を形成するものである。
本実施形態の酸化物半導体は、物理蒸着法(または物理気相成長法)を用いることにより形成することも可能である。
ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法(MBE)、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ECR(電子サイクロトロン共鳴)・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタリング法においてプラズマを用いた場合は、反応性スパッタリング法、DC(直流)スパッタリング法、高周波(RF)スパッタリング法等の成膜法を用いることができる。
半導体層50を形成するにあたり、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物とから形成されている、酸素欠損部を有する酸化物半導体をまず作製する。具体的には、第1金属酸化物の粉末と、酸素のかい離エネルギーが第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな酸化物の粉末とを含む焼結体であるターゲットと、希ガスと酸素との混合ガスとを用いた物理蒸着法により作製する。ここでは、物理蒸着法としてスパッタリング法を用いることとして説明する。
例えば、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物とから形成されている、酸素欠損部を有する酸化物半導体として、In−Si−O系の金属酸化物を採用する場合には、ターゲットは、酸化インジウムの粉末と酸化ケイ素の粉末との焼結体を採用するのが好ましい。また、ターゲットには、酸化ケイ素の重量%以下での添加物(金属酸化物など)等の不純物が混入していてもよい。例えば、ターゲットに、意図しない不純物として、酸化インジウムおよび酸化ケイ素以外の金属酸化物(酸化亜鉛など)が、ターゲット全体における酸化ケイ素含有量以下の割合(重量比)で混入することがあっても構わない。
その場合、焼結体に含まれる酸化ケイ素の含有量が、0重量%より多く50重量%以下であるのが好ましい。また、酸化ケイ素の含有量は、0重量%より多く5重量%以下であるとより好ましい。
通常知られた酸化物半導体であるIn−Zn−O系やIn−Ga−Zn−O系の金属酸化物では、酸化インジウムを「ホスト材料」、酸化亜鉛や酸化ガリウムを「ゲスト材料」とすると、ホスト材料(酸化インジウム)に対して、2割〜3割のゲスト材料(酸化亜鉛や酸化ガリウム)が混入されている。
これに対して、本実施形態において、上述のような焼結体をターゲットに用いて薄膜形成する。本実施形態の製造方法で製造される酸化物半導体においては上述したように酸化ケイ素の含有量は0重量%より多く5重量%以下であるとより好ましいので、この好ましい組成とした場合の半導体層50の酸化物半導体は、通常知られた酸化物半導体と比べて、ホスト材料(酸化インジウム)に対するゲスト材料(酸化ケイ素)の含有量が、極めて少ないものとなる。
また、本実施形態の酸化物半導体の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。また、プロセスガスには、水素原子を有する化合物を含まない。
また、本実施形態の酸化物半導体の製造方法においては、発明者の検討により、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物とから形成されている、酸素欠損部を有する酸化物半導体を作製するにあたり、酸化インジウムと酸化ケイ素とを含むターゲットを用いる場合、該酸化物半導体を構成する金属酸化物を非晶質膜とするのに高温を必要としないことがわかっている。そのため、本実施形態の薄膜トランジスタ10の製造方法においては、酸素欠損を導入したIn−Si−O系を形成する工程を、10℃以上200℃以下で行うことで非晶質な酸化物半導体を形成することができる。また、200℃より高く400℃以下で行うことで、結晶化した好適な酸化物半導体を形成することもできる。さらには、酸化物半導体を形成する工程を、室温で実施するとよい。ここで、「室温で実施」とは、酸化物半導体を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。
本実施形態の酸化物半導体の製造方法において採用されるスパッタリング法としては、RFスパッタリングおよびDCスパッタリングなど公知のものを用いることができる。
また、ターゲットは、酸化インジウムの粉末と、酸化ケイ素の粉末とを用いていれば、これら粉末の混合物の焼結体であってもよく、それぞれの粉末の焼結体であってもよい。それぞれの金属酸化物の粉末毎に焼結体を形成する場合には、複数の焼結体を用いた共スパッタリングにより酸素欠損量を制御した酸化物半導体を形成することができる。
第1金属酸化物として、酸化インジウムの代わりに、酸化亜鉛および酸化錫あるいは酸化インジウム、酸化ガリウム、酸化亜鉛および酸化錫を組み合わせた金属酸化物を用いた場合でも、上記と同様の方法を用いることで、酸素欠損量を制御した酸化物半導体を形成することができる。
第2酸化物として、酸化ケイ素について説明したが、代わりに、酸化ジルコニウム(Zr−O)、酸化プラセオジム(Pr−O)、酸化ランタン(La−O)、酸化タンタル(Ta−O)、および酸化ハフニウム(Hf−O)を用いた場合にも、それぞれの酸素のかい離エネルギーの大きさに対応したプロセス範囲で、酸素欠損量を制御した酸化物半導体を形成することができる。
次に、このようにして作製した酸素欠損部を有する酸化物半導体に対して、その酸素欠損部に置換基を導入する。導入する置換基としては、OH基、H基、F基、Cl基、又はB基からなる群から選択される少なくとも1つを用いることが可能である。
また、酸素欠損部にOH基を導入する場合、高湿度下で、熱処理することによって導入する。例えば、密閉した石英反応容器へHOガスを導入した80%以上の高湿度下、150℃から300℃の温度範囲で、熱処理することによって導入する。
また、酸素欠損部にH基を導入する場合、H雰囲気ガス下で、熱処理することによって導入する。例えば、H雰囲気ガス下で300〜400℃のアニール処理することによって導入する。
また、酸素欠損部にF基、Cl基、又はB基を導入する場合、イオンインプランテーション(イオン注入)又はプラズマ処理法によって導入する。
以上、本実施形態の酸化物半導体の製造方法を説明した。
<薄膜トランジスタ10の製造方法>
次に、本発明の酸化物半導体を用いて薄膜トランジスタ10を製造する方法について説明する。
本実施形態の薄膜トランジスタ10の製造方法においては、基板20の上に通常知られた方法でゲート電極30および絶縁体層(ゲート絶縁体層)40を形成した後、絶縁体層40の上面に半導体層50を形成する。この半導体層50は、上述の製法によって製造された酸化物半導体で形成される。また、ゲート電極30は、半導体層50のチャネル領域に対応させて(チャネル領域と平面的に重なる位置に)設けられている。更に、通常知られた方法によって、この半導体層50の一部がソース電極60およびドレイン電極70と重なるように半導体層50上にソース電極60およびドレイン電極70を設けるとともに、更に全体(具体的には、ソース電極60、ドレイン電極70、及びソース電極60とドレイン電極70に重畳していない領域の半導体層50)を層間絶縁膜80で覆う。
このようにして、発光層からの光照射に対して信頼性の高い薄膜トランジスタ10を製造することができる。
以上のような図1に例示した本発明の薄膜トランジスタによれば、新規な酸化物半導体を半導体層に用いることで、特性変化が抑制されたものとなる。
また、このような構成の薄膜トランジスタを用いる半導体装置は、特性変化が抑制された薄膜トランジスタを有するので、高い信頼性を有するものとなる。
また、以上のような薄膜トランジスタの製造方法によれば、新規な酸化物半導体を半導体層に用い、特性変化が抑制された薄膜トランジスタを容易に製造することができる。
なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。
また、本実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
本実施例においては、図2に示す薄膜トランジスタ100を作製し、動作確認を行った。図2に示す薄膜トランジスタ100では、図1のゲート電極30の代わりに、p型不純物を多量にドープしたSi層である基板150をゲート電極として使用する構成となっている。
実施例の薄膜トランジスタは、p型不純物をドープしたSi基板150を用い、表面を酸化することで絶縁体層110を形成した後、絶縁体層110の表面に後述の方法を用いて酸化物半導体の半導体層120を形成することで製造した。ソース電極130およびドレイン電極140は、酸化物半導体の半導体層120の表面にマスク蒸着することにより形成した。
ソース電極130とドレイン電極140は、金(Au)を形成材料とし、厚さは50nmであった。またソース電極130とドレイン電極140との離間距離(ゲート長)は350μmであり、対向している部分の長さが940μmであった。
本実施例においては、酸化物半導体の半導体層120を以下のようにして作製した。
<In−OH結合を有するIn−Si−O半導体の半導体層120の作製>
In−OH結合を有するIn−Si−O半導体の半導体層120は、以下のようにして作製した。
まず、酸素欠損を導入したIn−Si−O半導体を、スパッタリング装置を用いて、ターゲット材としてSiO含有量が10重量%のIn−Si−Oターゲットを用いて、O/Ar=3sccm/20sccm、真空度0.25Pa、加熱無しのスパッタリング条件下で、膜厚60nmのIn−Si−O膜を作製し、続いて、大気中、150℃で10分間の熱処理を施すことにより作製した。
次に、密閉した石英反応容器へHOガスを導入した80%以上の高湿度下、150℃から300℃の温度範囲で、熱処理して、酸素欠損部に−OH基を導入することによりIn−OH結合を有するIn−Si−O半導体の半導体層120を作製した。本実施例で導入したOH基の含有量は0.5%とした。その確認は、インジウム3d軌道起因のXPSスペクトル(以後、「In3d XPSスペクトル」と称する)によって行った。
図3に、150℃での上記熱処理前後におけるIn−Si−O膜のIn3d XPSスペクトルの結果を示す。図3において、(a)は上記熱処理前のIn−Si−O半導体のIn3dXPSスペクトルであり、(b)は上記熱処理後のIn−OH結合を有するIn−Si−O半導体のIn3dXPSスペクトルである。図3に見られる通り、上記熱処理後の−OH基を導入したIn−Si−O半導体におけるIn−OH結合に起因するピーク位置は、444eVに認められ、上記熱処理前のIn−Si−O半導体におけるIn−O結合に起因するピーク位置は443.5eVに認められる。したがって、上記熱処理後の−OH基を導入したIn−Si−O半導体におけるIn−OH結合に起因するピーク位置は、上記熱処理前のIn−Si−O半導体におけるIn−O結合に起因するピーク位置に対して、高エネルギー側へシフトしていることがわかる。
導入するOH基の含有量は0.1%以上10%以下が好ましい。10%以下になるとモバイルイオン(ここで、「モバイルイオン」とは、電圧の正負の印加に対応して、酸化物中で局在化したイオンを意味する。)の発生源を回避することができ、半導体の性質よりもより金属的な振る舞いとなるのを防ぐことができるからである。
<In−H結合を有するIn−Si−O半導体の半導体層の作製>
酸素欠損を導入したIn−Si−O半導体へのH基の導入に関しても、OH基の導入と同じやり方で、酸素欠損を導入したIn−Si−O半導体を最初に作製した。
次に、この酸素欠損を導入したIn−Si−O半導体を、H雰囲気ガス下で300〜400℃のアニール処理し、それによって酸素欠損部にH基を導入してIn−H結合を有するIn−Si−O半導体の半導体層120を作製した。その確認は、その確認は、In3d XPSスペクトルによって行った。
導入するH基の含有量は、半導体的性質を維持するために0%よりも大きく0.1%以下が好ましい。
<In−F、In−Cl、In−B結合を少なくとも1つ有するIn−Si−O半導体の半導体層の作製>
酸素欠損を導入したIn−Si−O半導体へのF、Cl、B基の導入に関しても、OH基の導入と同じやり方で、酸素欠損を導入したIn−Si−O半導体を最初に作製した。
次に、この酸素欠損を導入したIn−Si−O半導体に対して、F、Cl、Bのいずれか少なくとも一つのイオンを1×1018atoms/cm以上1×1021atoms/cm以下の含有量の範囲でイオン注入し、それによって酸素欠損部にF、Cl、Bのいずれか少なくとも一つの基を導入させてIn−F、In−Cl、In−B結合を少なくとも1つ有するIn−Si−O半導体の半導体層120を作製した。その確認は、In3d XPSスペクトルによって行った。
因みに、これらイオンの導入法としては、イオン注入の代わりにプラズマ処理法を用いてもよい。
<In−OH結合を有するIn−Si−O半導体を用いた薄膜トランジスタの信頼性評価>
上述の方法によって作製したIn−OH結合を有するIn−Si−O半導体(OH含有量:0.5%)を用いて作製した図2に示す薄膜トランジスタの特性は、評価環境を25℃、Vds(ドレイン電圧)=15V(一定)として、I(ドレイン電流)−V(ゲート電圧)特性によって評価した。比較の為に、OH基を導入していないIn−Si−O半導体を用いた点だけが異なる薄膜トランジスタも作製した。
図4は、420nm以上600nm以下の波長を有する光照射を100秒間実施した後のI−V特性を示した結果である。図4の(a)は、光照射前のOH基を導入していないIn−Si−O半導体と光照射前のIn−OH結合を有するIn−Si−O半導体のI−V特性を示し、(b)は、 光照射後のIn−OH結合を有するIn−Si−O半導体のI−V特性を示し、(c)は、光照射後のOH基を導入していないIn−Si−O半導体のI−V特性を示す。
図4に示す通り、光照射前後のIn−OH結合を有するIn−Si−O半導体を用いた薄膜トランジスタのI−V特性は、両者ともとほぼ一致していた。一方、OH基を導入していないIn−Si−O半導体を用いた薄膜トランジスタの光照射前後のI−V特性は、光照射前と比べてIカーブが負側へシフトし、またオフ電流(Ioff)値も上昇する傾向を示していた。
そのため、OH基を導入していないIn−Si−O半導体を用いた薄膜トランジスタでは、420nm以上600nm以下の波長を有する光照射に対して「しきい値電圧のシフト」が十分に抑制できないけれども、OH基を導入すれば、「しきい値電圧のシフト」を十分に抑制できることがわかった。
以上説明したように、本発明によれば、発光層からの発光で誘発される「しきい値電圧のシフト」も十分に抑制できる酸化物半導体を提供することができるので、発光層からの光照射に対する信頼性の向上が望まれている薄膜トランジスタのような半導体素子や、有機ELディスプレイや液晶ディスプレイの電子機器等の半導体装置に適用可能である。
10、100---薄膜トランジスタ
20---基板
30---ゲート電極
40、110---絶縁体層
50、120---半導体層
60、130---ソース電極
70、140---ドレイン電極
80---層間絶縁膜
150---p型不純物を多量にドープしたSi層基板(ゲート電極)

Claims (25)

  1. 酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物とを含んでなる酸化物半導体であって、前記第1金属酸化物の金属が、OH基、H基、F基、Cl基、又はB基からなる群から選択される少なくとも1つとの結合を有し、前記第2酸化物が、炭素(C)を含む酸化物である、前記酸化物半導体。
  2. 前記第2酸化物の酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも255kJ/mol以上大きい、請求項1に記載の酸化物半導体。
  3. 前記第1金属酸化物の金属が、インジウム、ガリウム、亜鉛、および錫からなる群から選択される少なくとも一つである、請求項1に記載の酸化物半導体。
  4. 前記第2酸化物は、ケイ素(Si)、チタン(Ti)、タングステン(W)、タンタル(Ta)、ランタン(La)、ハフニウム(Hf)、ジルコニウム(Zr)、およびプラセオジム(Pr)からなる群から選択される少なくとも一つを含む酸化物である、請求項1から3のいずれか一項に記載の酸化物半導体。
  5. 前記第2酸化物は、ケイ素(Si)、チタン(Ti)、タングステン(W)、タンタル(Ta)、ランタン(La)、およびハフニウム(Hf)からなる群から選択された少なくとも一つを含む酸化物である、請求項4に記載の酸化物半導体。
  6. 前記第2酸化物の含有量が0より大きく50重量%以下である、請求項1から5のいずれか一項に記載の酸化物半導体。
  7. 前記第2酸化物の含有量が0より大きく5重量%以下である、請求項6に記載の酸化物半導体。
  8. 酸化物半導体の厚さが5nm以上かつ20nm以下の範囲である、請求項1から7のいずれか一項に記載の酸化物半導体。
  9. 前記炭素(C)の含有量が0より大きく10重量%以下である、請求項1から8のいずれか一項に記載の酸化物半導体。
  10. 前記第1金属酸化物の金属がインジウムであって、前記第2酸化物の酸素のかい離エネルギーが725kJ/mol以上である、請求項1に記載の酸化物半導体。
  11. 前記第1金属酸化物の金属がOH基との結合を有している、請求項1から10のいずれか一項に記載の酸化物半導体。
  12. 前記OH基の含有量が0.1%以上10%以下である、請求項11に記載の酸化物半導体。
  13. 前記第1金属酸化物の金属がH基との結合を有する、請求項1から10に記載の酸化物半導体。
  14. 前記H基の含有量が0%よりも大きく0.1%以下である、請求項13に記載の酸化物半導体。
  15. 前記第1金属酸化物の金属が、F基、Cl基、又はB基からなる群から選択される少なくとも1つとの結合を有する、請求項1から10のいずれか一項に記載の酸化物半導体。
  16. 前記F基、Cl基、又はB基からなる群から選択される少なくとも1つの含有量が5×1018atoms/cm3超1×1021atoms/cm3以下である、請求項15に記載の酸化物半導体。
  17. 酸化物半導体が非晶質である、請求項1から16のいずれか一項に記載の酸化物半導体。
  18. 請求項1から17のいずれか一項に記載の酸化物半導体を含んでなる、薄膜トランジスタ。
  19. ソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
    前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
    前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
    を設け、
    前記半導体層が請求項1から17のいずれか一項に記載の酸化物半導体で形成されている、薄膜トランジスタ。
  20. 請求項19に記載の薄膜トランジスタを含んでなる、半導体装置。
  21. 記酸化物半導体が10℃以上400℃以下で形成される、請求項1から17のいずれか一項に記載の酸化物半導体の製造方法。
  22. 記酸化物半導体が10℃以上200℃以下で形成される、請求項1から17のいずれか一項に記載の酸化物半導体の製造方法。
  23. 酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物の粉末と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物の粉末との焼結体からなるターゲットと、希ガスと酸素からなる混合ガスであって水素原子を有する化合物を含まないプロセスガスとを用いた物理蒸着法により、前記第1金属酸化物と、前記第2酸化物とを含む酸化物半導体を形成する工程と、
    前記酸化物半導体を大気中、150℃で熱処理することにより酸素欠損を有する前記酸化物半導体を形成する工程と、
    前記酸素欠損を有する酸化物半導体を、H2Oガスを導入した80%以上の高湿度下、150〜300℃の温度範囲で熱処理することにより、前記第1金属酸化物の金属とOH基との結合を形成する工程とを含む、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる前記第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな前記第2酸化物とを含み、前記第1金属酸化物の金属が、OH基との結合を含む酸化物半導体の製造方法。
  24. 酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物の粉末と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物の粉末との焼結体からなるターゲットと、希ガスと酸素からなる混合ガスであって水素原子を有する化合物を含まないプロセスガスとを用いた物理蒸着法により、前記第1金属酸化物と、前記第2酸化物とを含む酸化物半導体を形成する工程と、
    前記酸化物半導体を大気中、150℃で熱処理することにより酸素欠損を有する前記酸化物半導体を形成する工程と、
    前記酸素欠損を有する酸化物半導体を、H2雰囲気ガス下、300〜400℃の温度範囲で熱処理することにより、前記第1金属酸化物の金属とH基との結合を形成する工程とを含む、酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる前記第1金属酸化物と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな前記第2酸化物とを含み、前記第1金属酸化物の金属が、H基との結合を含む酸化物半導体の製造方法。
  25. 酸素欠損が導入されることにより電子キャリアを生成できる金属酸化物からなる第1金属酸化物の粉末と、酸素のかい離エネルギーが前記第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな第2酸化物の粉末との焼結体からなるターゲットと、希ガスと酸素からなる混合ガスであって水素原子を有する化合物を含まないプロセスガスとを用いた物理蒸着法により、前記第1金属酸化物と、前記第2酸化物とを含む酸化物半導体を形成する工程と、
    前記酸化物半導体を大気中、150℃で熱処理することにより酸素欠損を有する前記酸化物半導体を形成する工程と、
    前記酸素欠損を有する酸化物半導体に、フッ素イオン、塩素イオン、又はホウ素イオンからなる群から選択される少なくとも1つをイオン注入することにより、前記第1金属酸化物の金属と、前記イオン注入された基との結合を形成する工程とを含む、請求項15又は16に記載の酸化物半導体の製造方法。
JP2014016631A 2014-01-31 2014-01-31 酸化物半導体およびその製法 Active JP6252904B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014016631A JP6252904B2 (ja) 2014-01-31 2014-01-31 酸化物半導体およびその製法
PCT/JP2015/051845 WO2015115330A1 (ja) 2014-01-31 2015-01-23 薄膜トランジスタ、酸化物半導体、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016631A JP6252904B2 (ja) 2014-01-31 2014-01-31 酸化物半導体およびその製法

Publications (2)

Publication Number Publication Date
JP2015144172A JP2015144172A (ja) 2015-08-06
JP6252904B2 true JP6252904B2 (ja) 2017-12-27

Family

ID=53889076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016631A Active JP6252904B2 (ja) 2014-01-31 2014-01-31 酸化物半導体およびその製法

Country Status (1)

Country Link
JP (1) JP6252904B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6746557B2 (ja) * 2016-12-06 2020-08-26 旭化成株式会社 半導体膜、及びそれを用いた半導体素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
KR20100075026A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5731244B2 (ja) * 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101748404B1 (ko) * 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
JP2015144172A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
TWI567215B (zh) 電子裝置、電子裝置之製造方法、及濺射靶
KR101943549B1 (ko) 반도체 장치의 제작 방법
TWI442570B (zh) Semiconductor thin film and its manufacturing method and thin film transistor
US9378981B2 (en) Thin film device and manufacturing method thereof
JP2010050165A (ja) 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP6252904B2 (ja) 酸化物半導体およびその製法
JP6260992B2 (ja) 薄膜トランジスタおよびその製造方法
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
JP6241848B2 (ja) 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法
JP6273606B2 (ja) 固定電荷を内部に誘起したゲート絶縁膜
JP2014175360A (ja) 半導体装置の作製方法
KR20140071491A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 반도체 장치
JP5581416B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171116

R150 Certificate of patent or registration of utility model

Ref document number: 6252904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250