KR102220873B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102220873B1
KR102220873B1 KR1020197018489A KR20197018489A KR102220873B1 KR 102220873 B1 KR102220873 B1 KR 102220873B1 KR 1020197018489 A KR1020197018489 A KR 1020197018489A KR 20197018489 A KR20197018489 A KR 20197018489A KR 102220873 B1 KR102220873 B1 KR 102220873B1
Authority
KR
South Korea
Prior art keywords
film
metal oxide
oxide film
oxide semiconductor
transistor
Prior art date
Application number
KR1020197018489A
Other languages
English (en)
Other versions
KR20190077622A (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20190077622A publication Critical patent/KR20190077622A/ko
Application granted granted Critical
Publication of KR102220873B1 publication Critical patent/KR102220873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은, 산화물 반도체를 이용한 반도체 장치에 안정된 전기적 특성을 부여하여, 신뢰성을 향상시킨다.
산화물 반도체막을 포함하는 트랜지스터에 있어서, 제 13 족 원소 및 산소를 포함하는 재료를 이용하여 산화물 반도체막과 접하는 절연막을 형성함으로써, 산화물 반도체막과의 계면 상태를 양호하게 유지한다. 또한 이 절연막이 화학양론적 조성비보다 산소가 많은 영역을 포함시킴으로써, 산화물 반도체막에 산소를 공급하여, 산화물 반도체막 중의 산소 결함을 저감한다. 또한, 산화물 반도체막과 접하는 절연막을 적층 구조로서 산화물 반도체막의 상하에 알루미늄을 포함하는 막을 형성함으로써, 산화물 반도체막에 물이 침입하는 것을 방지한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치 및 그 제작 방법에 관한 것이다.
또한, 본 명세서 중에 있어서, 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 반도체 회로 및 전자기기는 모두 반도체 장치이다.
절연 표면을 가지는 기판 위에 형성된 반도체 박막을 이용하여 트랜지스터를 구성하는 기술이 주목받고 있다. 이 트랜지스터는 집적회로(IC)나 화상 표시 장치(표시 장치)와 같은 전자 디바이스에 넓게 응용되고 있다. 트랜지스터에 적용할 수 있는 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목받고 있다.
예를 들면, 트랜지스터의 활성층으로서 전자 캐리어 농도가 1018/cm3 미만인 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 비정질 산화물을 이용한 트랜지스터가 개시되어 있다(특허문헌 1 참조).
일본국 특개 2006－165528호 공보
그러나, 산화물 반도체는, 산소의 부족 등에 의한 화학양론적 조성으로부터의 차이나, 디바이스 제작 공정에서 전자 공여체를 형성하는 수소나 물의 혼입 등이 생기면, 그 전기 전도도가 변화할 우려가 있다. 이러한 현상은 산화물 반도체를 이용한 트랜지스터 등의 반도체 장치에 있어, 전기적 특성의 변동 요인이 된다.
이러한 문제를 감안하여, 산화물 반도체를 이용한 반도체 장치에 안정된 전기적 특성을 부여하여, 신뢰성을 향상시키는 것을 목적의 하나로 한다.
개시하는 발명의 일 양태에서는, 제 13 족 원소 및 산소를 포함하는 재료를 이용하여 산화물 반도체막과 접하는 절연막을 형성함으로써, 산화물 반도체막과의 계면 상태를 양호하게 유지할 수 있다. 또한 이 절연막이 화학양론적 조성비보다 산소가 많은 영역을 포함함으로써, 산화물 반도체막에 산소를 공급하여, 산화물 반도체막 중의 산소 결함을 저감할 수 있다. 또한, 산화물 반도체막과 접하는 절연막을 적층 구조로 하여, 산화물 반도체막의 상하에, 알루미늄을 포함하는 막을 형성함으로써, 산화물 반도체막에 물이 침입하는 것을 방지할 수 있다. 보다 구체적으로는, 예를 들면, 다음과 같은 구성을 채용할 수 있다.
본 발명의 일 양태는, 게이트 전극과 게이트 전극을 덮고, 제 1 금속 산화물막 및 제 2 금속 산화물막의 적층 구조를 포함하는 게이트 절연막과, 제 2 금속 산화물막과 접하고 게이트 전극과 중첩하는 영역에 형성된 산화물 반도체막과, 산화물 반도체막과 전기적으로 접속하는 소스 전극 및 드레인 전극과 산화물 반도체막과 접하는 제 3 금속 산화물막과, 제 3 금속 산화물막과 접하는 제 4 금속 산화물막을 가지고, 제 1 내지 제 4 금속 산화물막은 각각 제 13 족 원소 및 산소를 포함하는 반도체 장치이다.
또한, 상기의 반도체 장치에서, 제 4 금속 산화물막 위이며, 산화물 반도체막과 중첩하는 영역에 도전층을 가지고 있어도 좋다.
또한, 본 발명의 다른 일 양태는 제 1 금속 산화물막과, 제 1 금속 산화물막 위에 접하여 형성된 제 2 금속 산화물막과, 제 2 금속 산화물막에 접하는 산화물 반도체막과, 산화물 반도체막과 전기적으로 접속하는 소스 전극 및 드레인 전극과, 산화물 반도체막과 접하는 제 3 금속 산화물막, 및 제 3 금속 산화물막 위에 접하여 형성된 제 4 금속 산화물막의 적층 구조를 포함하는 게이트 절연막과, 게이트 절연막 위이며, 산화물 반도체막과 중첩하는 영역에 형성된 게이트 전극을 가지고, 제 1 내지 제 4 금속 산화물막은 각각 제 13 족 원소 및 산소를 포함하는 반도체 장치이다.
또한, 상기의 반도체 장치의 어느 하나에 있어서, 제 2 금속 산화물막과 제 3 금속 산화물막은 적어도 일부가 접하여 형성되는 것이 바람직하다.
또한, 상기의 반도체 장치의 어느 하나에 있어서, 제 1 내지 제 4 금속 산화물막에는 화학양론적 조성비보다 산소가 많은 영역이 각각 포함되는 것이 바람직하다.
또한, 상기의 반도체 장치의 어느 하나에 있어서, 제 1 금속 산화물막 및 제 4 금속 산화물막에는 산화 알루미늄 또는 산화 알루미늄 갈륨의 어느 하나, 또는 쌍방이 각각 포함되는 것이 바람직하다.
또한, 상기의 반도체 장치의 어느 하나에 있어서, 제 2 금속 산화물막 및 제 3 금속 산화물막에는 산화 갈륨 또는 산화 갈륨 알루미늄의 어느 하나, 또는 쌍방이 각각 포함되는 것이 바람직하다.
또한, 제 1, 제 2로서 붙여지는 서수사는 편의상 이용하는 것으로, 공정순 또는 적층순을 나타내는 것은 아니다. 또한, 본 명세서에서 발명을 특정하기 위한 사항으로서 고유의 명칭을 나타내는 것은 아니다.
본 발명의 일 양태에 의해, 안정된 전기 특성을 가지는 트랜지스터가 제공된다.
또는, 본 발명의 일 양태에 의해, 전기 특성이 양호하고 신뢰성이 높은 트랜지스터를 가지는 반도체 장치가 제공된다.
도 1은 반도체 장치의 일 양태를 나타내는 평면도 및 단면도.
도 2는 반도체 장치의 일 양태를 나타내는 평면도 및 단면도.
도 3은 반도체 장치의 일 양태를 나타내는 평면도 및 단면도.
도 4는 반도체 장치의 일 양태를 나타내는 단면도.
도 5는 반도체 장치의 제작 공정의 일례를 나타내는 도면.
도 6은 반도체 장치의 제작 공정의 일례를 나타내는 도면.
도 7은 반도체 장치의 일 양태를 설명하는 도면.
도 8은 반도체 장치의 일 양태를 설명하는 도면.
도 9는 반도체 장치의 일 양태를 설명하는 도면.
도 10은 반도체 장치의 일 양태를 설명하는 도면.
도 11은 전자기기를 나타내는 도면.
도 12는 반도체 장치의 일 양태를 나타내는 평면도 및 단면도.
도 13은 반도체 장치의 일 양태를 나타내는 평면도 및 단면도.
도 14는 반도체 장치의 일 양태를 나타내는 평면도 및 단면도.
도 15는 반도체 장치의 일 양태를 나타내는 평면도 및 단면도.
이하에서는, 본 발명의 실시형태에 대하여 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은, 당업자라면 용이하게 이해할 수 있을 것이다. 또한, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 일 양태를, 도 1 내지 도 6을 이용하여 설명한다.
＜반도체 장치의 구성예＞
도 1에는, 개시하는 발명의 일 양태에 관한 반도체 장치의 예로서, 트랜지스터(310)의 평면도 및 단면도를 나타낸다. 도 1에서는, 개시하는 발명의 일 양태에 관한 트랜지스터로서 보텀 게이트형의 트랜지스터를 나타내고 있다. 여기서, 도 1(A)은 평면도이며, 도 1(B) 및 도 1(C)은 각각 도 1(A)에서의 A－B 단면 및 C－D 단면에 관한 단면도이다. 또한, 도 1(A)에서는 번잡하게 되는 것을 피하기 위해, 트랜지스터(310)의 구성 요소의 일부(예를 들면, 제 3 금속 산화물막(407), 제 4 금속 산화물막(409) 등)을 생략하고 있다.
도 1에 나타내는 트랜지스터(310)는 절연 표면을 가지는 기판(400) 위에, 게이트 전극(401)과 제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)으로 이루어지는 게이트 절연막과, 산화물 반도체막(403)과, 소스 전극(405a)과, 드레인 전극(405b)과, 제 3 금속 산화물막(407)과, 제 4 금속 산화물막(409)을 포함한다.
도 1에 나타내는 트랜지스터(310)에 있어서, 제 3 금속 산화물막(407)은 소스 전극(405a) 및 드레인 전극(405b)을 덮고, 또한 제 2 금속 산화물막(404) 및 산화물 반도체막(403)과 접하여 형성되어 있다. 또한, 도 1에 나타내는 트랜지스터(310)에서, 제 3 금속 산화물막(407)과 제 2 금속 산화물막(404)은 산화물 반도체막(403)이 존재하지 않는 영역에서 접하고 있다. 즉, 산화물 반도체막(403)은 제 2 금속 산화물막(404)과 제 3 금속 산화물막(407)에 둘러싸여 형성되어 있다.
여기서, 산화물 반도체막(403)은 수소나 물 등의 불순물이 충분히 제거됨으로써, 또는, 충분한 산소가 공급됨으로써, 고순도화된 것인 것이 바람직하다. 구체적으로는, 예를 들면, 산화물 반도체막(403)의 수소 농도는 5×1019 atoms/cm3 이하, 바람직하게는 5×1018 atoms/cm3 이하, 보다 바람직하게는 5×1017 atoms/cm3 이하로 한다. 또한, 상술한 산화물 반도체막(403) 중의 수소 농도는, 2차 이온 질량 분석법(SIMS：Secondary Ion Mass Spectroscopy)으로 측정되는 것이다. 이와 같이, 수소 농도가 충분히 저감되고 고순도화되어 충분한 산소의 공급에 의해 산소 결핍에 기인하는 에너지 갭 중의 결함 준위가 저감된 산화물 반도체막(403)에서는, 캐리어 농도가 1×1012/cm3 미만, 바람직하게는, 1×1011/cm3 미만, 보다 바람직하게는 1.45×1010/cm3 미만이 된다. 이와 같이, i형화된 산화물 반도체를 이용함으로써, 양호한 전기 특성의 트랜지스터를 얻을 수 있다.
산화물 반도체막(403)과 접하는 제 2 금속 산화물막(404)이나 제 3 금속 산화물막(407)에는 산소를 포함하는 절연막을 이용하는 것이 바람직하고, 화학양론적 조성비보다 산소가 많은 영역(산소 과잉 영역이라고도 표기함)이 포함되는 막인 것이 보다 바람직하다. 산화물 반도체막(403)과 접하는 제 2 금속 산화물막(404) 및 제 3 금속 산화물막(407)이 산소 과잉 영역을 가짐으로써, 산화물 반도체막(403)으로부터 제 2 금속 산화물막(404) 또는 제 3 금속 산화물막(407)으로의 산소의 이동을 막을 수 있다. 또한, 제 2 금속 산화물막(404) 또는 제 3 금속 산화물막(407)으로부터 산화물 반도체막(403)으로 산소를 공급할 수도 있다. 따라서, 제 2 금속 산화물막(404) 및 제 3 금속 산화물막(407)에 협지된 산화물 반도체막(403)을, 충분한 양의 산소를 함유하는 막으로 할 수 있다.
또한, 산화물 반도체막(403)에 이용되는 산화물 반도체 재료에는, 제 13 족 원소를 포함하는 것이 많다. 이 때문에, 제 13 족 원소 및 산소를 포함하는 재료를 이용하여, 산화물 반도체막(403)과 접하는 제 2 금속 산화물막(404) 또는 제 3 금속 산화물막(407)을 형성함으로써, 산화물 반도체막과의 계면 상태를 양호하게 유지할 수 있다. 이것은, 제 13 족 원소 및 산소를 포함하는 재료와 산화물 반도체 재료와 잘 어울리는 것에 의한다.
예를 들면, 갈륨을 함유하는 산화물 반도체막을 형성하는 경우에는, 산화 갈륨을 포함하는 재료를 제 2 금속 산화물막(404) 또는 제 3 금속 산화물막(407)에 이용함으로써, 산화물 반도체막과 이 산화물 반도체막에 접하는 금속 산화물막과의 계면 특성을 양호하게 유지할 수 있다. 산화물 반도체막과 산화 갈륨을 포함하는 금속 산화물막을 접하여 형성하는 것에 의해, 산화물 반도체막과 금속 산화물막의 계면에서의 수소의 파일 업을 저감할 수 있다. 또한, 산화물 반도체의 성분 원소와 같은 족의 원소를 이용하는 경우에는, 같은 효과를 얻는 것이 가능하다. 즉, 산화 알루미늄 등을 포함하는 재료를 이용하여 제 2 금속 산화물막(404) 또는 제 3 금속 산화물막(407)을 형성하는 것도 유효하다. 또한, 산화 알루미늄은 물을 투과시키기 어렵다는 특성을 가지고 있기 때문에, 이 재료를 이용하는 것은 산화물 반도체막에 대한 물의 침입 방지라는 점에서도 바람직하다.
또한, 제 2 금속 산화물막(404) 또는 제 3 금속 산화물막(407)에 포함되는 제 13 족 원소는 2종류 이상이어도 좋다. 예를 들면, 상술한 갈륨과 알루미늄을 함유하는 산화 갈륨 알루미늄(또는 산화 알루미늄 갈륨) 등의 재료를, 제 2 금속 산화물막(404) 또는 제 3 금속 산화물막(407)에 이용해도 좋다. 이 경우, 갈륨을 함유하는 것에 기인하는 효과와, 알루미늄을 함유하는 것에 기인하는 효과를 함께 얻을 수 있기 때문에 적합하다. 예를 들면, 산화물 반도체막과 갈륨과 알루미늄을 포함하는 금속 산화물막을 접하여 형성함으로써, 산화물 반도체막에 물이 침입하는 것을 막고, 또한, 산화물 반도체막과 금속 산화물막의 계면에서의 수소(수소 이온을 포함함)의 파일 업을 충분히 저감할 수 있다.
여기서, 산화 알루미늄 갈륨이란, 갈륨의 함유량(원자%)보다 알루미늄의 함유량(원자%)이 많은 것을 나타내고, 산화 갈륨 알루미늄이란, 알루미늄의 함유량(원자%)보다 갈륨의 함유량(원자%)이 많은 것을 나타낸다.
또한, 알루미늄은 갈륨과 비교하여 전기 음성도가 작기 때문에, 알루미늄이 갈륨보다 수소를 흡착하기 쉬운 경우가 있다. 따라서, 산화물 반도체막과의 계면에서의 수소의 파일 업을 억제하기 위해서는, 산화물 반도체막에 접하는 금속 산화물막으로서는, 갈륨의 함유량이 많은 막인, 산화 갈륨막 또는 산화 갈륨 알루미늄막을 이용하는 것이 보다 바람직하다.
또한, 제 2 금속 산화물막(404) 및 제 3 금속 산화물막(407)을 같은 재료를 이용하여 성막함으로써, 산화물 반도체막(403)이 존재하지 않는 영역에서, 제 2 금속 산화물막(404)과 제 3 금속 산화물막(407)이 접하는 구성으로 하는 경우에, 그 밀착성을 향상시킬 수 있기 때문에 바람직하다. 또한, 제 2 금속 산화물막(404)의 구성 원소의 비율과 제 3 금속 산화물막(407)의 구성 원소의 비율을 동일하게 하는 것이 보다 바람직하다. 예를 들면, 제 2 또는 제 3 금속 산화물막으로서 산화 갈륨막 또는 산화 갈륨 알루미늄막을 이용한 경우, GaxAl2－xO3＋α(1＜x≤2, 0＜α＜1)로 하는 것이 바람직하다.
트랜지스터(310)에서, 제 1 금속 산화물막(402)은 제 2 금속 산화물막(404)과 적층되어 게이트 절연막으로서 기능하는 막이다. 또한, 트랜지스터(310)에서, 제 4 금속 산화물막(409)은 제 3 금속 산화물막(407)과 적층되어 보호막으로서 기능하는 막이다. 제 1 금속 산화물막(402) 및 제 4 금속 산화물막(409)을 제 13 족 원소 및 산소를 포함하는 재료를 이용하여 형성함으로써, 제 2 금속 산화물막(404) 또는 제 3 금속 산화물막(407)과의 계면 상태를 각각 양호하게 유지할 수 있기 때문에 바람직하다. 또한, 상술한 바와 같이, 산화 알루미늄은 물을 투과시키기 어렵다는 특성을 가지고 있기 때문에, 트랜지스터(310)의 상하를 덮는 제 1 또는 제 4 금속 산화물막으로서 알루미늄의 함유량이 많은 산화 알루미늄 갈륨막을 적용하는 것은 산화물 반도체막에 물이 침입하는 것을 방지하는 점에서도 바람직하다.
또한, 제 1 금속 산화물막(402) 및 제 4 금속 산화물막(409)은 화학양론적 조성비보다 산소가 많은 영역을 포함하는 것이 바람직하다. 이것에 의해, 산화물 반도체막(403)과 접하는 금속 산화물막 또는 산화물 반도체막(403)에 산소를 공급하여, 산화물 반도체막(403) 중, 또는 산화물 반도체막(403)과 거기에 접하는 금속 산화물막과의 계면에서의 산소 결함을 저감할 수 있다. 예를 들면, 제 1 또는 제 4 금속 산화물막으로서 산화 알루미늄 갈륨막을 이용한 경우, GaxAl2－xO3＋α(0＜x＜1, 0＜α＜1)로 하는 것이 바람직하다.
또한, 결함(산소 결함)이 없는 산화물 반도체막을 이용하는 경우라면, 제 1 내지 제 4 금속 산화물막 등에는, 화학양론적 조성과 일치하는 양의 산소가 포함되어 있으면 좋지만, 트랜지스터의 스레숄드 전압의 변동을 억제하는 등의 신뢰성을 확보하기 위해서는, 산화물 반도체막에 산소 결손 상태가 생길 수 있는 것을 고려하여, 금속 산화물막에는 화학양론적 조성비보다 많이 산소를 함유시키는 것이 바람직하다.
또한, 트랜지스터(310) 위에는, 절연물이 더 형성되어 있어도 좋다. 또한, 산화물 반도체막(403)과 전기적으로 접속하고 있는 소스 전극(405a)이나 드레인 전극(405b)과 배선을 전기적으로 접속시키기 위해, 제 1 내지 제 4 금속 산화물막 등에는 개구가 형성되어 있어도 좋다. 또한, 산화물 반도체막(403)은 섬 형상으로 가공되어 있는 것이 바람직하지만, 섬 형상으로 가공되어 있지 않아도 좋다.
또한, 도 2에 트랜지스터(310)와는 다른 구성의 트랜지스터(320)의 단면도 및 평면도를 나타낸다. 도 2에서는, 개시하는 발명의 일 양태에 관한 트랜지스터로서 탑 게이트형의 트랜지스터를 나타내고 있다. 도 2(A)는 평면도이며, 도 2(B) 및 도 2(C)는, 도 2(A)에서의 E－F 단면 및 G－H 단면에 관한 단면도이다. 또한, 도 2(A)에서는, 번잡하게 되는 것을 피하기 위해, 트랜지스터(320)의 구성 요소의 일부(예를 들면, 제 3 금속 산화물막(407) 및 제 4 금속 산화물막(409) 등)를 생략하고 있다.
도 2에 나타내는 트랜지스터(320)는 절연 표면을 가지는 기판(400) 위에, 제 1 금속 산화물막(402)과, 제 2 금속 산화물막(404)과, 산화물 반도체막(403)과, 소스 전극(405a)과, 드레인 전극(405b)과, 제 3 금속 산화물막(407) 및 제 4 금속 산화물막(409)으로 이루어지는 게이트 절연막과, 게이트 전극(414)을 포함한다.
도 2에 나타내는 트랜지스터(320)에서, 제 3 금속 산화물막(407)은 소스 전극(405a) 및 드레인 전극(405b)을 덮고, 또한 제 2 금속 산화물막(404) 및 산화물 반도체막(403)의 일부와 접하여 형성되어 있다. 또한, 도 1에 나타내는 트랜지스터(310)와 마찬가지로, 도 2에 나타내는 트랜지스터(320)에서, 제 3 금속 산화물막(407)과 제 2 금속 산화물막(404)은, 산화물 반도체막(403)이 존재하지 않는 영역에서 접하고 있다. 즉, 산화물 반도체막(403)은 제 2 금속 산화물막(404)과 제 3 금속 산화물막(407)에 둘러싸여 형성되어 있다. 그 외의 구성 요소에 대해서는, 도 1의 트랜지스터(310)와 마찬가지이다. 자세한 것은, 도 1에 관한 기재를 참작할 수 있다.
또한, 도 3에 트랜지스터(310), 트랜지스터(320)와는 다른 구성의 트랜지스터(330)의 단면도 및 평면도를 나타낸다. 여기서, 도 3(A)은 평면도이며, 도 3(B) 및 도 3(C)은 각각 도 3(A)에서의 I－J 단면 및 K－L 단면에 관한 단면도이다. 또한, 도 3(A)에서는, 번잡하게 되는 것을 피하기 위해, 트랜지스터(330)의 구성 요소의 일부(예를 들면, 제 3 금속 산화물막(407), 제 4 금속 산화물막(409) 등)를 생략하고 있다.
도 3에 나타내는 트랜지스터(330)는 절연 표면을 가지는 기판(400) 위에, 게이트 전극(401)과, 제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)으로 이루어지는 게이트 절연막과, 산화물 반도체막(403)과, 소스 전극(405a)과, 드레인 전극(405b)과, 제 3 금속 산화물막(407)과, 제 4 금속 산화물막(409)과, 산화물 반도체막(403)과 중첩하는 영역에 형성된 도전층(410)을 포함한다.
도 3에 나타내는 트랜지스터(330)에서, 제 3 금속 산화물막(407)은 소스 전극(405a) 및 드레인 전극(405b)을 덮고, 또한 제 2 금속 산화물막(404) 및 산화물 반도체막(403)과 접하여 형성되어 있다. 또한, 도 1에 나타내는 트랜지스터(310)와 마찬가지로, 도 3에 나타내는 트랜지스터(330)에서, 제 3 금속 산화물막(407)과, 제 2 금속 산화물막(404)은 산화물 반도체막(403)이 존재하지 않는 영역에서 접하고 있다. 즉, 산화물 반도체막(403)은 제 2 금속 산화물막(404)과 제 3 금속 산화물막(407)에 둘러싸여 형성되어 있다.
또한, 트랜지스터(330)에서 도전층(410)은 제 2 게이트 전극으로서 기능시킬 수도 있다. 그 경우에, 제 3 금속 산화물막(407) 및 제 4 금속 산화물막(409)은 게이트 절연막으로서 기능한다. 그 외의 구성 요소에 대해서는, 도 1의 트랜지스터(310)와 마찬가지이다. 자세한 것은, 도 1에 관한 기재를 참작할 수 있다.
또한, 도 4(A) 내지 도 4(F)에, 상술한 트랜지스터와는 다른 구성의 트랜지스터의 단면도를 나타낸다. 또한, 도 4의 구성은, 도 1 내지 도 3의 구성과 적절히 조합할 수 있는 것으로 한다.
도 4(A)에 나타내는 트랜지스터(340)는, 절연 표면을 가지는 기판(400) 위에, 게이트 전극(401)과, 제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)으로 이루어지는 게이트 절연막과, 산화물 반도체막(403)과, 소스 전극(405a)과, 드레인 전극(405b)과, 제 3 금속 산화물막(407)과, 제 4 금속 산화물막(409)을 포함하는 점에서, 트랜지스터(310)와 공통되어 있다. 트랜지스터(340)와 트랜지스터(310)와의 차이는, 산화물 반도체막(403)과, 소스 전극(405a)이나 드레인 전극(405b)이 접속하는 위치이다. 즉, 트랜지스터(340)에서는 산화물 반도체막(403)의 하부에서, 산화물 반도체막(403)과, 소스 전극(405a)이나 드레인 전극(405b)이 접하고 있다. 그 외의 구성 요소에 대해서는 도 1의 트랜지스터(310)와 마찬가지이다. 자세한 것은 도 1에 관한 기재를 참작할 수 있다.
도 4(B)에 나타내는 트랜지스터(350)는 절연 표면을 가지는 기판(400) 위에, 제 1 금속 산화물막(402)과, 제 2 금속 산화물막(404)과, 산화물 반도체막(403)과, 소스 전극(405a)과, 드레인 전극(405b)과, 제 3 금속 산화물막(407) 및 제 4 금속 산화물막(409)으로 이루어지는 게이트 절연막과, 게이트 전극(414)을 포함하는 점에서, 트랜지스터(320)와 공통되어 있다. 트랜지스터(350)와 트랜지스터(320)와의 차이는, 산화물 반도체막(403)과, 소스 전극(405a)이나 드레인 전극(405b)이 접속하는 위치이다. 즉, 트랜지스터(350)에서는, 산화물 반도체막(403)의 하부에서, 산화물 반도체막(403)과, 소스 전극(405a)이나 드레인 전극(405b)이 접하고 있다. 그 외의 구성 요소에 대해서는, 도 2의 트랜지스터(320)와 마찬가지이다. 자세한 것은, 도 2에 관한 기재를 참작할 수 있다.
도 4(C)에 나타내는 트랜지스터(360)는, 절연 표면을 가지는 기판(400) 위에, 게이트 전극(401)과, 제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)으로 이루어지는 게이트 절연막과, 산화물 반도체막(403)과, 소스 전극(405a)과, 드레인 전극(405b)과, 제 3 금속 산화물막(407)과, 제 4 금속 산화물막(409)과, 산화물 반도체막(403)과 중첩하는 영역에 형성된 도전층(410)을 포함하는 점에서, 트랜지스터(330)와 공통되어 있다. 트랜지스터(360)와 트랜지스터(330)와의 차이는, 산화물 반도체막(403)과, 소스 전극(405a)이나 드레인 전극(405b)이 접속하는 위치이다. 즉, 트랜지스터(360)에서는, 산화물 반도체막(403)의 하부에서, 산화물 반도체막(403)과, 소스 전극(405a)이나 드레인 전극(405b)이 접하고 있다. 그 외의 구성 요소에 대해서는, 도 3의 트랜지스터(330)와 마찬가지이다. 자세한 것은, 도 3에 관한 기재를 참작할 수 있다.
도 4(D)에 나타내는 트랜지스터(370)는 절연 표면을 가지는 기판(400) 위에, 게이트 전극(401)과, 제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)으로 이루어지는 게이트 절연막과, 산화물 반도체막(403)과, 소스 전극(405a)과, 드레인 전극(405b)과, 제 3 금속 산화물막(407)과, 제 4 금속 산화물막(409)을 포함하는 점에서, 트랜지스터(310)와 공통되어 있다. 트랜지스터(370)와 트랜지스터(310)와의 차이는, 트랜지스터(370)에서, 제 3 금속 산화물막(407) 및 제 2 금속 산화물막(404), 및, 제 1 금속 산화물막(402) 및 제 4 금속 산화물막(409)이 산화물 반도체막(403)이 존재하지 않는 영역에서 접하고 있는 점이다. 트랜지스터(370)에서는, 제 2 금속 산화물막(404) 및 제 3 금속 산화물막(407)에 더하여, 제 1 금속 산화물막(402) 및 제 4 금속 산화물막(409)에 의해서도 산화물 반도체막(403)이 둘러싸인 구성이 되기 때문에, 수소 또는 수분 등의 불순물의 혼입을 보다 방지할 수 있다. 또한, 도 4(D)에 나타내는 트랜지스터(370)의 구성은, 예를 들면, 제 3 금속 산화물막(407) 성막 후에, 이 제 3 금속 산화물막(407) 및 제 2 금속 산화물막(404)을 패터닝함으로써 형성할 수 있다. 또한, 제 1 금속 산화물막(402)과 제 2 금속 산화물막(404)은 에칭의 선택비를 취할 수 있는 재료를 선택하는 것이 바람직하다. 그 외의 구성 요소에 대해서는, 도 1의 트랜지스터(310)와 마찬가지이다. 자세한 것은 도 1에 관한 기재를 참작할 수 있다.
또한, 금속 산화물막은 반드시 산화물 반도체막(403)의 상층 및 하층에 2층씩 형성하지 않아도 좋다. 예를 들면, 도 4(E)에 나타내는 트랜지스터(380)는 트랜지스터(310)에서의 제 3 금속 산화물막(407) 및 제 4 금속 산화물막(409)의 적층 구조를, 금속 산화물막(413)의 단층 구조로 한 예이며, 도 4(F)에 나타내는 트랜지스터(390)는 트랜지스터(310)에서의 제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)의 적층 구조를, 금속 산화물막(411)의 단층 구조로 한 예이다. 금속 산화물막(413) 또는 금속 산화물막(411)으로서는, 제 13 족 원소 및 산소를 포함하는 재료를 이용하여 형성할 수 있고, 예를 들면, 산화 갈륨, 산화 알루미늄, 산화 알루미늄 갈륨, 산화 갈륨 알루미늄의 어느 하나 또는 복수를 포함하는 재료 등을 이용할 수 있다. 또한, 금속 산화물막(413) 또는 금속 산화물막(411)은 상술한 제 1 내지 제 4 금속 산화물막과 마찬가지로 산소 과잉 영역을 가지고 있는 것이 바람직하다. 그 외의 구성 요소에 대해서는, 도 1의 트랜지스터(310)와 마찬가지이다. 자세한 것은 도 1에 관한 기재를 참작할 수 있다.
＜트랜지스터의 제작 공정의 예＞
이하, 도 5 및 도 6을 이용하여, 본 실시형태에 관한 트랜지스터의 제작 공정의 예에 대하여 설명한다.
＜트랜지스터(330)의 제작 공정＞
도 5(A) 내지 도 5(E)를 이용하여, 도 3에 나타내는 트랜지스터(330)의 제작 공정의 일례에 대하여 설명한다. 또한, 도 1에 나타내는 트랜지스터(310)는 트랜지스터(330)의 구성으로부터 도전층(410)을 생략한 구성을 가지고, 도전층(410)을 형성하는 점을 제외하고 트랜지스터(330)의 제작 공정과 마찬가지로 제작할 수 있다.
먼저, 절연 표면을 가지는 기판(400) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정에 의해 게이트 전극(401)을 형성한다. 또한, 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감할 수 있다.
절연 표면을 가지는 기판(400)에 사용할 수 있는 기판에 큰 제한은 없지만, 적어도, 후의 가열 처리에 견딜 수 있을 정도의 내열성을 가지고 있는 것이 필요하다. 예를 들면, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등의 기판을 이용할 수 있다. 또한, 절연 표면을 가지고 있으면, 실리콘이나 탄화 실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 게르마늄 등의 화합물 반도체 기판, SOI 기판 등을 적용하는 것도 가능하고, 이러한 기판 위에 반도체 소자가 형성되어 있어도 좋다. 또한, 기판(400)으로서, 가요성 기판을 이용해도 좋다.
베이스막이 되는 절연막을 기판(400)과 게이트 전극(401) 사이에 형성해도 좋다. 베이스막은 기판(400)으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 또는 산화 질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
또한, 게이트 전극(401)은 몰리브덴, 티탄, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이것들을 주성분으로 하는 합금 재료를 이용하여, 단층으로 또는 적층하여 형성할 수 있다.
다음에, 게이트 전극(401) 위에 제 1 금속 산화물막(402)을 형성한다. 제 1 금속 산화물막(402)은 제 13 족 원소 및 산소를 포함하는 재료를 이용하여 형성할 수 있고, 예를 들면, 산화 갈륨, 산화 알루미늄, 산화 알루미늄 갈륨, 산화 갈륨 알루미늄의 어느 하나 또는 복수를 포함하는 재료 등을 이용할 수 있다. 또한, 후에 성막하는 제 2 금속 산화물막(404)과의 계면 상태를 양호하게 유지하고, 또한, 산화물 반도체막에 물이 침입하는 것을 방지하기 위해, 제 1 금속 산화물막(402)으로서 산화 알루미늄 갈륨막을 적용하는 것이 보다 바람직하다.
또는, 제 1 금속 산화물막(402)에는, 제 13 족 원소 외에, 이트륨 등의 제 3 족 원소, 하프늄 등의 제 4 족 원소, 실리콘 등의 제 14 족 원소, 또는, 질소 등의 수소 이외의 불순물 원소를 포함시킬 수 있다. 이러한 불순물 원소를, 예를 들면 0을 넘고 20 원자% 이하 정도 포함시킴으로써, 제 1 금속 산화물막(402)의 에너지 갭을 이 원소의 첨가량에 의해 제어할 수 있다.
제 1 금속 산화물막(402)은 수소, 물 등의 불순물을 혼입시키지 않는 방법을 이용하여 성막하는 것이 바람직하다. 제 1 금속 산화물막(402)에 수소, 물 등의 불순물이 포함되면, 후에 형성되는 산화물 반도체막에 수소, 물 등의 불순물의 침입이나, 수소, 물 등의 불순물에 의한 산화물 반도체막 중의 산소의 추출 등에 의해 산화물 반도체막이 저저항화(n형화)하게 되어, 기생 채널이 형성될 우려가 있기 때문이다. 제 1 금속 산화물막(402)은, 예를 들면, 스퍼터링법에 의해 성막하는 것이 바람직하다. 성막 시에 이용하는 스퍼터링 가스로서는, 수소, 물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
스퍼터링법으로서는, 직류 전원을 이용하는 DC 스퍼터링법, 펄스적으로 직류 바이어스를 가하는 펄스 DC 스퍼터링법, 또는 AC 스퍼터링법 등을 이용할 수 있다.
또한, 제 1 금속 산화물막(402)으로서, 산화 알루미늄 갈륨막 또는 산화 갈륨 알루미늄막을 형성할 때에는, 스퍼터링법에 이용하는 타겟으로서 알루미늄 파티클이 첨가된 산화 갈륨 타겟을 적용해도 좋다. 알루미늄 파티클이 첨가된 산화 갈륨 타겟을 이용함으로써, 타겟의 도전성을 높일 수 있기 때문에, 스퍼터링 시의 방전을 용이한 것으로 할 수 있다. 이러한 타겟을 이용함으로써, 양산화에 적합한 금속 산화물막을 제작할 수 있다.
다음에, 제 1 금속 산화물막(402)에 산소를 공급하는 처리를 행하는 것이 바람직하다. 산소를 공급하는 처리로서는, 산소 분위기에서의 열처리, 산소 도핑 처리 등이 있다. 또는, 전계로 가속한 산소 이온을 조사하여, 산소를 첨가해도 좋다. 또한, 본 명세서 등에서, 산소 도핑 처리란, 산소를 벌크로 첨가하는 것을 말하고, 이 벌크라는 용어는, 산소를 박막 표면뿐만 아니라 박막 내부에 첨가하는 것을 명확하게 하는 취지로 이용하고 있다. 또한, 산소 도핑에는, 플라즈마화한 산소를 벌크로 첨가하는 산소 플라즈마 도핑이 포함된다.
제 1 금속 산화물막(402)에 대하여, 산소 도핑 처리 등의 산소를 공급하는 처리를 행함으로써, 제 1 금속 산화물막(402)에는 화학양론적 조성비보다 산소가 많은 영역이 형성된다. 이러한 영역을 구비함으로써, 후에 성막되는 제 2 금속 산화물막 또는 산화물 반도체막에 산소를 공급하여, 산화물 반도체막 중 또는 계면의 산소 결함을 저감할 수 있다.
또는, 스퍼터링법을 이용하여 제 1 금속 산화물막(402)을 성막할 때에, 산소 가스 또는, 불활성 기체(예를 들면, 아르곤 등의 희가스, 또는, 질소)와 산소의 혼합 가스를 도입함으로써, 제 1 금속 산화물막(402)에 산소 과잉 영역을 형성할 수도 있다. 또한, 스퍼터링법에 의한 성막 후, 열처리를 더해도 좋다.
예를 들면, 제 1 금속 산화물막(402)으로서 산화 알루미늄 갈륨막을 이용한 경우, 산소 도핑 처리 등의 산소를 공급하는 처리를 행함으로써, GaxAl2－xO3＋α(0＜x＜1, 0＜α＜1)로 할 수 있다.
다음에, 제 1 금속 산화물막(402) 위에 제 2 금속 산화물막(404)을 형성한다(도 5(A)). 이것에 의해, 제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)으로 이루어지는 게이트 절연막(제 1 게이트 절연막)이 형성된다. 제 2 금속 산화물막(404)은 제 13 족 원소 및 산소를 포함하는 재료를 이용하여 형성할 수 있고, 예를 들면, 산화 갈륨, 산화 알루미늄, 산화 알루미늄 갈륨, 산화 갈륨 알루미늄의 어느 하나 또는 복수를 포함하는 재료 등을 이용할 수 있다. 또한, 위에서 설명한 바와 같이, 후에 성막하는 산화물 반도체막과의 계면 상태를 양호하게 유지하고, 또한, 산화물 반도체막과의 계면에서의 수소의 파일 업을 억제하기 위해, 제 2 금속 산화물막(404)으로서 산화 갈륨 알루미늄막을 적용하는 것이 보다 바람직하다.
또한, 제 1 금속 산화물막(402)과 마찬가지로, 제 2 금속 산화물막(404)에는, 제 13 족 원소 외에, 이트륨 등의 제 3 족 원소, 하프늄 등의 제 4 족 원소, 실리콘 등의 제 14 족 원소, 또는 질소 등의 수소 이외의 불순물 원소를 포함시켜도 좋다.
또한, 제 2 금속 산화물막(404)의 성막은 수소, 물 등의 불순물을 혼입시키지 않는 방법을 이용하는 것이 바람직하고, 예를 들면 스퍼터링법을 적용할 수 있다. 자세한 것은, 제 1 금속 산화물막(402)과 마찬가지이고, 제 1 금속 산화물막(402)의 형성 방법을 참작할 수 있다.
다음에, 제 2 금속 산화물막(404)에 산소를 공급하는 처리를 행하는 것이 바람직하다. 산소를 공급하는 처리로서는, 산소 분위기에서의 열처리, 산소 도핑 처리 등이 있다. 또는, 전계로 가속한 산소 이온을 조사하여, 산소를 첨가해도 좋다.
또는, 스퍼터링법을 이용하여 제 2 금속 산화물막(404)을 성막할 때에, 산소 가스, 또는, 불활성 기체(예를 들면, 아르곤 등의 희가스, 또는 질소)와 산소의 혼합 가스를 도입함으로써, 제 2 금속 산화물막(404)에 산소를 공급해도 좋다. 예를 들면, 산화 갈륨막을 성막할 때에, 기판과 타겟 사이의 거리를 60 mm로 하고, 압력을 0.4 Pa로 하고, RF 전원을 1 kW로 하고, 성막 온도를 실온으로 하고, 아르곤 가스의 유량을 25 sccm으로 하고, 산소 가스의 유량을 25 sccm으로 할 수 있다. 또한, 성막 온도는 실온에 한정되지 않고, 예를 들면 400℃로 해도 좋다. 또한, 아르곤 가스를 도입하지 않고, 산소 가스의 유량을 50 sccm으로 해도 좋다. 또는, 스퍼터링법에 의한 성막 후에, 열처리(예를 들면, 초건조 공기 중에서, 450℃ 이상 650℃ 이하에서 1시간)를 행하여도 좋다. 이러한 성막 방법에 의해, 화학양론적 조성비보다 산소가 많은 산화 갈륨막을 성막할 수 있고, Ga2O3＋α(0＜α＜1, 예를 들면, 0.32≤α≤0.48)로 할 수 있다.
제 2 금속 산화물막(404)에 대하여, 산소 도핑 처리 등의 산소를 공급하는 처리(이하, 산소 공급 처리라고도 표기함)를 행함으로써, 제 2 금속 산화물막(404)에는 화학양론적 조성비보다 산소가 많은 영역이 형성된다. 이러한 영역을 구비함으로써, 후에 성막되는 산화물 반도체막에 산소를 공급하여, 산화물 반도체막 중 또는 계면의 산소 결함을 저감할 수 있다. 또한, 제 2 금속 산화물막(404)에 대한 산소 공급 처리를, 먼저 설명한 제 1 금속 산화물막(402)에 대한 산소 공급 처리와 겸하게 해도 좋다.
제 2 금속 산화물막(404)으로서 산화 갈륨막 또는 산화 갈륨 알루미늄막을 이용한 경우, 산소 도핑 처리 등의 산소 공급 처리를 행함으로써, GaxAl2－xO3＋α(1＜x≤2, 0＜α＜1)로 하는 것이 바람직하다.
다음에, 제 2 금속 산화물막(404) 위에, 막두께 3 nm 이상 30 nm 이하의 산화물 반도체막(403)을 스퍼터링법으로 형성한다. 산화물 반도체막(403)의 막두께를 너무 크게 하면(예를 들면, 막두께를 50 nm 이상으로 하면), 트랜지스터가 노멀리-온이 될 우려가 있기 때문에, 상술한 막두께로 하는 것이 바람직하다. 또한, 제 1 금속 산화물막(402), 제 2 금속 산화물막(404) 및 산화물 반도체막(403)은 대기에 노출시키지 않고 연속하여 성막하는 것이 바람직하다.
산화물 반도체막(403)에 이용하는 산화물 반도체로서는, 4원계 금속의 산화물인 In－Sn－Ga－Zn－O계 산화물 반도체나, 3원계 금속의 산화물인 In－Ga－Zn－O계 산화물 반도체, In－Sn－Zn－O계 산화물 반도체, In－Al－Zn－O계 산화물 반도체, Sn－Ga－Zn－O계 산화물 반도체, Al－Ga－Zn－O계 산화물 반도체, Sn－Al－Zn－O계 산화물 반도체나, 2원계 금속의 산화물인 In－Zn－O계 산화물 반도체, Sn－Zn－O계 산화물 반도체, Al－Zn－O계 산화물 반도체, Zn－Mg－O계 산화물 반도체, Sn－Mg－O계 산화물 반도체, In－Mg－O계 산화물 반도체, In－Ga－O계 산화물 반도체나, In－O계 산화물 반도체, Sn－O계 산화물 반도체, Zn－O계 산화물 반도체 등을 이용할 수 있다. 또한, 상기 산화물 반도체에 SiO2를 포함해도 좋다. 여기서, 예를 들면, In－Ga－Zn－O계 산화물 반도체란, 인듐(In), 갈륨(Ga), 아연(Zn)을 가지는 산화물막이라는 의미이며, 그 조성비는 특별히 묻지 않는다. 또한, In과 Ga와 Zn 이외의 원소를 포함해도 좋다.
또한, 산화물 반도체막(403)은, 화학식 InMO3(ZnO)m(m＞0)으로 표기되는 박막을 이용할 수 있다. 여기서, M은, Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들면 M으로서, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
또한, 산화물 반도체막(403)으로서, In－Zn－O계의 재료를 이용하는 경우, 이용하는 타겟의 조성비는 원자수비로, In：Zn = 50：1∼1：2(몰수비로 환산하면 In2O3：ZnO = 25：1∼1：4), 바람직하게는 In：Zn = 20：1∼1：1(몰수비로 환산하면 In2O3：ZnO = 10：1∼1：2), 더욱 바람직하게는 In：Zn = 15：1∼1.5：1(몰수비로 환산하면 In2O3：ZnO = 15：2∼3：4)로 한다. 예를 들면, In－Zn－O계 산화물 반도체의 형성에 이용하는 타겟은 원자수비가 In：Zn：O = X：Y：Z일 때, Z＞1.5X＋Y로 한다.
본 실시형태에서는, 산화물 반도체막(403)으로서 In－Ga－Zn－O계 타겟을 이용하여 스퍼터링법에 의해 성막한다. 또한, 산화물 반도체막(403)은 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하에서 스퍼터링법에 의해 형성할 수 있다.
산화물 반도체막(403)으로서 In－Ga－Zn－O막을 스퍼터링법으로 제작하기 위한 타겟으로서는, 예를 들면, 조성비로서 In2O3：Ga2O3：ZnO = 1：1：1［mol수비］의 타겟을 이용할 수 있다. 또한, 이 타겟의 재료 및 조성에 한정되지 않고, 예를 들면, In2O3：Ga2O3：ZnO = 1：1：2［mol수비］의 타겟을 이용해도 좋다.
또한, 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 타겟을 이용함으로써, 성막한 산화물 반도체막(403)은 치밀한 막으로 할 수 있다.
산화물 반도체막(403)을 성막할 때에 이용하는 스퍼터링 가스로서는, 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
산화물 반도체막(403)의 성막은, 감압 상태로 보유된 성막실 내에 기판(400)을 보유하고, 기판 온도를 100℃ 이상 600℃ 이하 바람직하게는 200℃ 이상 400℃ 이하로 하여 행한다. 기판(400)을 가열하면서 성막함으로써, 성막한 산화물 반도체막(403)에 포함되는 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 그리고, 성막실 내의 잔류 수분을 제거하면서 수소 및 물이 제거된 스퍼터링 가스를 도입하여, 상기 타겟을 이용하여 기판(400) 위에 산화물 반도체막(403)을 성막한다. 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프, 예를 들면, 크라이오 펌프, 이온 펌프, 티탄 서블리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 터보 펌프에 콜드 트랩을 더한 것이어도 좋다. 크라이오 펌프를 이용하여 배기한 성막실은, 예를 들면, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되기 때문에, 이 성막실에서 성막한 산화물 반도체막(403)에 포함되는 불순물의 농도를 저감할 수 있다.
성막 조건의 일례로서는, 기판과 타겟 사이의 거리를 100 mm, 압력 0.6 Pa, 직류(DC) 전원 0.5 kW, 산소(산소 유량 비율 100%) 분위기 하의 조건이 적용된다. 또한, 펄스 직류 전원을 이용하면, 성막 시에 발생하는 분상(粉狀) 물질(파티클, 먼지라고도 함)을 경감할 수 있어, 막두께 분포도 균일하게 되기 때문에 바람직하다.
그 후, 산화물 반도체막(403)에 대하여, 열처리(제 1 열처리)를 행하는 것이 바람직하다. 이 제 1 열처리에 의해 산화물 반도체막(403) 중의 과잉의 수소(물이나 수산기를 포함함)를 제거할 수 있다. 또한, 이 제 1 열처리에 의해, 제 1 금속 산화물막(402) 또는 제 2 금속 산화물막(404) 중의 과잉의 수소(물이나 수산기를 포함함)를 제거하는 것도 가능하다. 제 1 열처리의 온도는 250℃ 이상 700℃ 이하, 바람직하게는 450℃ 이상 600℃ 이하, 또는 기판의 변형점 미만으로 한다.
열처리는, 예를 들면, 저항 발열체 등을 이용한 전기로에 피처리물을 도입하여, 질소 분위기 하, 450℃, 1시간의 조건으로 행할 수 있다. 이 동안, 산화물 반도체막(403)은 대기에 노출되지 않고, 물이나 수소의 혼입이 생기지 않도록 한다.
열처리 장치는 전기로에 한정되지 않고, 가열된 가스 등의 매체로부터의 열전도, 또는 열복사에 의해, 피처리물을 가열하는 장치를 이용해도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 핼라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 열처리를 행하는 장치이다. 가스로서는, 아르곤 등의 희가스, 또는 질소와 같은, 열처리에 의해 피처리물과 반응하지 않는 불활성 기체가 이용된다.
예를 들면, 제 1 열처리로서, 가열된 불활성 가스 분위기 중에 피처리물을 투입하여 몇 분간 가열한 후, 이 불활성 가스 분위기로부터 피처리물을 꺼내는 GRTA 처리를 행하여도 좋다. GRTA 처리를 이용하면 단시간에서의 고온 열처리가 가능하게 된다. 또한, 피처리물의 내열 온도를 넘는 온도 조건이어도 적용이 가능하게 된다. 또한, 처리 중에, 불활성 가스를, 산소를 포함하는 가스로 전환해도 좋다. 산소를 포함하는 분위기에서 제 1 열처리를 행함으로써, 산소 결손에 기인하는 에너지 갭 중의 결함 준위를 저감할 수 있기 때문이다.
또한, 불활성 가스 분위기로서는, 질소, 또는 희가스(헬륨, 네온, 아르곤 등)를 주성분으로 하는 분위기이며, 물, 수소 등이 포함되지 않는 분위기를 적용하는 것이 바람직하다. 예를 들면, 열처리 장치에 도입하는 질소나, 헬륨, 네온, 아르곤 등의 희가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하)로 한다.
그런데, 상술한 열처리(제 1 열처리)에는 수소나 물 등을 제거하는 효과가 있기 때문에, 이 열처리를 탈수화 처리나, 탈수소화 처리 등이라고 부를 수도 있다. 이 탈수화 처리나, 탈수소화 처리는, 예를 들면, 산화물 반도체막(403)을 섬 형상으로 가공한 후 등의 타이밍에 행하는 것도 가능하다. 또한, 이러한 탈수화 처리, 탈수소화 처리는, 1회에 한정하지 않고 복수회 행하여도 좋다.
또한, 산화물 반도체막(403)에 접하는 게이트 절연막(제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)의 적층)은 산소 도핑 처리 등에 의해 산소가 공급되고, 산소 과잉 영역을 가진다. 따라서, 산화물 반도체막(403)으로부터, 게이트 절연막으로의 산소의 이동을 억제할 수 있다. 또한, 산소가 공급된 게이트 절연막과 접하여 산화물 반도체막(403)을 적층함으로써, 게이트 절연막으로부터 산화물 반도체막(403)에 산소를 공급할 수 있다. 또한, 산화물 반도체막(403)과 접하는 제 2 금속 산화물막(404)으로서 산소 과잉 영역을 가지는 산화 갈륨 알루미늄막을 형성함으로써, 산화물 반도체막(403)과의 계면 상태를 양호하게 유지하고, 또한, 이 계면에서의 수소의 파일 업을 저감할 수 있다. 또한, 제 1 금속 산화물막(402)으로서 산소 과잉 영역을 가지는 산화 알루미늄 갈륨막을 형성함으로써, 산화물 반도체막(403)에 물이 침입하는 것을 방지할 수 있다.
또한, 산소 과잉 영역을 가지는 게이트 절연막으로부터 산화물 반도체막(403)으로의 산소의 공급은 게이트 절연막과 산화물 반도체막(403)이 접한 상태로 열처리를 행함으로써, 보다 촉진된다. 또한, 게이트 절연막에 첨가되고, 산화물 반도체막(403)에 공급되는 산소의 적어도 일부는 산소의 미결합손을 산화물 반도체 중에서 가지는 것이 바람직하다. 미결합손을 가짐으로써, 산화물 반도체막 중에 잔존할 수 있는 수소와 결합하여, 수소를 고정화(비가동 이온화)할 수 있기 때문이다.
다음에, 산화물 반도체막(403)을 제 2 포토리소그래피 공정에 의해 섬 형상의 산화물 반도체막(403)에 가공하는 것이 바람직하다(도 5(B)). 또한, 섬 형상의 산화물 반도체막(403)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감할 수 있다. 여기서의 산화물 반도체막(403)의 에칭은 드라이 에칭이어도 웨트 에칭이어도 좋고, 양쪽 모두를 이용해도 좋다.
다음에, 제 2 금속 산화물막(404) 및 산화물 반도체막(403) 위에, 소스 전극 및 드레인 전극(이것과 같은 층에서 형성되는 배선을 포함함)을 형성하기 위한 도전막을 형성한다. 소스 전극 및 드레인 전극에 이용하는 도전막으로서는, 예를 들면, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 티탄막, 질화 몰리브덴막, 질화 텅스텐막) 등을 이용할 수 있다. 또한, Al, Cu 등의 금속막의 하측 또는 상측의 한쪽 또는 양쪽에 Ti, Mo, W 등의 고융점 금속막 또는 그들의 금속 질화물막(질화 티탄막, 질화 몰리브덴막, 질화 텅스텐막)을 적층시킨 구성으로 해도 좋다. 또한, 소스 전극 및 드레인 전극에 이용하는 도전막은 도전성의 금속 산화물로 형성해도 좋다. 도전성의 금속 산화물로서는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 산화 주석 합금(In2O3－SnO2, ITO라고 약기함), 산화 인듐 산화 아연 합금(In2O3－ZnO) 또는 이들의 금속 산화물 재료에 산화 실리콘을 포함시킨 것을 이용할 수 있다.
제 3 포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극(405a), 드레인 전극(405b)을 형성한 후, 레지스트 마스크를 제거한다(도 5(C)). 제 3 포토리소그래피 공정에서의 레지스트 마스크 형성 시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용하면 좋다. 산화물 반도체막(403) 위에서 서로 인접하는 소스 전극(405a)의 하단부와 드레인 전극(405b)의 하단부와의 간격폭에 의해 후에 형성되는 트랜지스터의 채널 길이(L)가 결정된다. 또한, 채널 길이(L) = 25 nm 미만의 노광을 행하는 경우에는, 예를 들면, 수 nm∼수 10 nm로 매우 파장이 짧은 초자외선(Extreme Ultraviolet)을 이용하여 제 3 포토리소그래피 공정에서의 레지스트 마스크 형성 시의 노광을 행하면 좋다. 초자외선에 의한 노광은 해상도가 높고 초점심도도 크다. 따라서, 후에 형성되는 트랜지스터의 채널 길이(L)를 미세화하는 것이 가능하고, 회로의 동작 속도를 고속화할 수 있다.
또한, 포토리소그래피 공정에서 이용하는 포토마스크수 및 공정수를 삭감하기 위해, 투과한 광이 복수의 강도가 되는 노광 마스크인 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭 공정을 행하여도 좋다. 다계조 마스크를 이용하여 형성한 레지스트 마스크는 복수의 막두께를 가지는 형상이 되어, 에칭을 행함으로써 형상을 더욱 변형할 수 있기 때문에, 다른 패턴으로 가공하는 복수의 에칭 공정에 이용할 수 있다. 따라서, 한 장의 다계조 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서 노광 마스크수를 삭감할 수 있어, 대응하는 포토리소그래피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능하게 된다.
또한, 도전막의 에칭 시에, 산화물 반도체막(403)이 에칭되어 분단되지 않도록 에칭 조건을 최적화하는 것이 바람직하다. 그러나, 도전막만을 에칭하고, 산화물 반도체막(403)을 전혀 에칭하지 않는다는 조건을 얻는 것은 어렵고, 도전막의 에칭 시에 산화물 반도체막(403)은 일부만이 에칭되어, 예를 들면, 산화물 반도체막(403)의 막두께의 5% 내지 50%가 에칭되어, 홈부(오목부)를 가지는 산화물 반도체막(403)이 되는 일도 있다.
다음에, N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행하여, 노출되어 있는 산화물 반도체막(403)의 표면에 부착된 흡착수 등을 제거해도 좋다. 플라즈마 처리를 행한 경우, 이 플라즈마 처리에 이어 대기에 노출되는 일 없이, 산화물 반도체막(403)에 접하는 제 3 금속 산화물막(407)을 형성하는 것이 바람직하다.
제 3 금속 산화물막(407)은 제 2 금속 산화물막(404)과 같은 재료, 같은 공정으로 형성할 수 있다. 또한, 산화물 반도체막과의 계면 상태를 양호하게 유지하고, 또한, 산화물 반도체막과의 계면에서의 수소의 파일 업을 억제하기 위해, 제 2 금속 산화물막(404)과 마찬가지로, 제 3 금속 산화물막(407)으로서 산화 갈륨 알루미늄막을 적용하는 것이 보다 바람직하다.
다음에, 제 3 금속 산화물막(407)에 산소 도핑 처리 등의 산소를 공급하는 처리를 행하는 것이 바람직하다. 또한, 스퍼터링법을 이용하여 제 3 금속 산화물막(407)을 성막할 때에, 산소 가스, 또는, 불활성 기체(예를 들면, 아르곤 등의 희가스, 또는, 질소)와 산소의 혼합 가스를 도입함으로써, 제 3 금속 산화물막(407)에 산소를 공급해도 좋다.
다음에, 제 3 금속 산화물막(407) 위에, 제 4 금속 산화물막(409)을 성막한다(도 5(D)). 트랜지스터(330)에 있어서, 제 3 금속 산화물막(407) 및 제 4 금속 산화물막(409)은 게이트 절연막(제 2 게이트 절연막)으로서 기능한다. 제 4 금속 산화물막(409)은 제 1 금속 산화물막(402)과 같은 재료, 같은 공정으로 형성할 수 있다. 또한, 제 3 금속 산화물막(407)과의 계면 상태를 양호하게 유지하고, 또한, 산화물 반도체막에의 물의 침입을 방지하기 위해, 제 4 금속 산화물막(409)으로서 산화 알루미늄 갈륨막을 적용하는 것이 보다 바람직하다.
다음에, 제 4 금속 산화물막(409)에 대하여, 산소 도핑 처리 등의 산소를 공급하는 처리를 행하는 것이 바람직하다. 또한, 스퍼터링법을 이용하여 제 4 금속 산화물막(409)을 성막할 때에, 산소 가스, 또는, 불활성 기체(예를 들면, 아르곤 등의 희가스, 또는, 질소)와 산소의 혼합 가스를 도입함으로써, 제 4 금속 산화물막(409)에 산소를 공급해도 좋다. 또한, 제 4 금속 산화물막(409)에 산소를 공급하는 처리를, 제 3 금속 산화물막(407)에 산소를 공급하는 처리와 겸하게 해도 좋다.
다음에 산화물 반도체막(403)이 제 3 금속 산화물막(407)과 일부(채널 형성 영역)가 접한 상태로 제 2 열처리를 행하는 것이 바람직하다. 제 2 열처리의 온도는, 250℃ 이상 700℃ 이하, 바람직하게는 450℃ 이상 600℃ 이하, 또는 기판의 변형점 미만으로 한다.
제 2 열처리는, 질소, 산소, 초건조 공기(물의 함유량이 20 ppm 이하, 바람직하게는 1 ppm 이하, 보다 바람직하게는 10 ppb 이하의 공기), 또는 희가스(아르곤, 헬륨 등)의 분위기 하에서 행하면 좋지만, 상기 질소, 산소, 초건조 공기, 또는 희가스 등의 분위기에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또한, 가열 처리 장치에 도입하는 질소, 산소, 또는 희가스의 순도를, 6N(99.9999%) 이상 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)으로 하는 것이 바람직하다.
제 2 열처리에서는, 산화물 반도체막(403)과, 산소 과잉 영역을 가지는 제 2 금속 산화물막(404) 및 제 3 금속 산화물막(407)이 접한 상태로 가열된다. 따라서, 상술한 탈수화(또는 탈수소화) 처리에 의해 동시에 감소하게 될 가능성이 있는 산화물 반도체를 구성하는 주성분 재료의 하나인 산소를, 산소를 포함하는 제 2 금속 산화물막(404) 및 제 3 금속 산화물막(407)의 적어도 한쪽으로부터 산화물 반도체막(403)에 공급할 수 있다. 이것에 의해, 산화물 반도체막(403) 중의 전하 포획 중심을 저감할 수 있다. 이상의 공정으로 고순도화하여, 전기적으로 i형(진성)화된 산화물 반도체막(403)을 형성할 수 있다. 또한, 이 가열 처리에 의해, 제 1 내지 제 4 금속 산화물막도 동시에 불순물이 제거되어 고순도화될 수 있다.
또한, 본 실시형태에서는, 제 4 금속 산화물막(409)의 형성 후에 제 2 열처리를 행하고 있지만, 제 2 열처리의 타이밍은 제 3 금속 산화물막(407)의 형성 후라면 이것에 특별히 한정되지 않는다. 예를 들면, 제 3 금속 산화물막(407)의 형성 후에 제 2 열처리를 행하여도 좋다.
위에서 설명한 바와 같이, 제 1 열처리 및 제 2 열처리를 적용함으로써, 산화물 반도체막(403)을 그 주성분 이외의 불순물이 극력 포함되지 않도록 고순도화할 수 있다. 고순도화된 산화물 반도체막(403) 중에는 도너에 유래하는 캐리어가 매우 적고(제로에 가까움), 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더욱 바람직하게는 1×1011/cm3 미만이다.
다음에, 제 4 금속 산화물막(409) 위이며, 산화물 반도체막(403)의 채널 형성 영역과 중첩하는 영역에 도전층(410)을 형성함으로써, 도 5(E)에 나타내는 트랜지스터(330)를 형성할 수 있다. 도전층(410)은 제 2 게이트 전극으로서 기능시킬 수 있고, 게이트 전극(401)과 같은 재료, 같은 공정으로 형성할 수 있다. 또한, 도전층(410)을 제 2 게이트 전극으로서 이용하는 경우에는, 제 3 금속 산화물막(407) 및 제 4 금속 산화물막(409)으로 이루어지는 적층막이 제 2 게이트 절연막으로서 기능한다.
도전층(410)을 제 2 게이트 전극으로서 기능시켜, 이 도전층(410)을 산화물 반도체막(403)의 채널 형성 영역과 겹치는 위치에 형성함으로써, 트랜지스터(330)의 신뢰성을 조사하기 위한 바이어스-열 스트레스 시험(이하, BT 시험이라고 함)에 있어서, BT 시험 전후에서의 트랜지스터(330)의 스레숄드 전압의 변화량을 보다 저감할 수 있다. 또한, 제 2 게이트 전극은 전위가 게이트 전극(401)(제 1 게이트 전극)과 같아도 좋고, 상이하여도 좋다. 또한, 제 2 게이트 전극의 전위는, GND, 0 V, 혹은 플로팅 상태여도 좋다.
이상의 공정으로 트랜지스터(330)가 형성된다. 트랜지스터(330)는 수소, 물, 수산기 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 산화물 반도체막(403)으로부터 의도적으로 배제하여, 고순도화된 산화물 반도체막(403)을 포함하는 트랜지스터이다. 또한, 제 1 내지 제 4 금속 산화물막을 형성하는 것에 의해, 물이나 수소 등의 불순물의 산화물 반도체막(403)에의 재혼입, 또는, 산화물 반도체막(403) 및 이 계면으로부터의 산소의 방출을 저감 또는 방지하는 것이 가능하게 된다. 따라서, 트랜지스터(330)는 전기적 특성 변동이 억제되어 있어, 전기적으로 안정적이다.
또한, 도시하지 않았지만, 트랜지스터(330)를 덮도록 보호 절연막을 더 형성해도 좋다. 보호 절연막으로서는, 질화 규소막, 질화 산화 규소막, 또는 질화 알루미늄막 등을 이용할 수 있다.
또한, 트랜지스터(330) 위에 평탄화 절연막을 형성해도 좋다. 평탄화 절연막으로서는, 아크릴, 폴리이미드, 벤조시클로부텐, 폴리아미드, 에폭시 등의 내열성을 가지는 유기 재료를 이용할 수 있다. 또 상기 유기 재료 외에, 저유전율 재료(low－k 재료), 실록산계 수지, PSG(phosphosilicate glass：인 유리), BPSG(borophosphosilicate glass：인 붕소 유리) 등을 이용할 수 있다. 또한, 이러한 재료로 형성되는 절연막을 복수 적층시켜도 좋다.
＜트랜지스터(320)의 제작 공정＞
도 6(A) 내지 도 6(E)을 이용하여, 도 2에 나타내는 트랜지스터(320)의 제작 공정의 일례에 대하여 설명한다. 또한, 트랜지스터(320)의 제작 공정은 많은 부분에서 트랜지스터(330)와 공통되어 있다. 따라서, 이하에서는, 중복하는 부분의 설명은 생략하는 경우가 있다.
먼저, 절연 표면을 가지는 기판(400) 위에 제 1 금속 산화물막(402)을 형성한다. 그 후, 제 1 금속 산화물막(402)에 산소 도핑 처리 등의 산소를 공급하는 처리를 행하는 것이 바람직하다.
또한, 베이스막이 되는 절연막을 기판(400)과 제 1 금속 산화물막(402)과의 사이에 형성해도 좋다. 베이스막은 기판(400)으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 또는 산화 질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
다음에, 제 1 금속 산화물막(402) 위에 제 2 금속 산화물막(404)을 성막한다(도 6(A)). 제 2 금속 산화물막(404)의 성막 후에는, 산소 도핑 처리 등의 산소를 공급하는 처리를 행하는 것이 바람직하다. 또한, 제 1 금속 산화물막(402)에 대한 산소 공급 처리를, 제 2 금속 산화물막(404)에 대한 산소 공급 처리와 겸하게 해도 좋다.
다음에, 제 2 금속 산화물막(404) 위에, 산화물 반도체막(403)을 형성하여, 이 산화물 반도체막(403)을 섬 형상으로 가공한다(도 6(B)).
또한, 산화물 반도체막(403)의 형성 후, 또는, 산화물 반도체막(403)을 섬 형상으로 가공한 후에는, 열처리(탈수화 처리, 탈수소화 처리)를 행하는 것이 바람직하다. 자세한 것은 트랜지스터(330)와 마찬가지이다.
다음에, 산화물 반도체막(403) 위에, 소스 전극 및 드레인 전극(이것과 같은 층에서 형성되는 배선을 포함함)을 형성하기 위한 도전막을 형성하고, 이 도전막을 가공하여, 소스 전극(405a) 및 드레인 전극(405b)을 형성한다(도 6(C)).
다음에, 소스 전극(405a) 및 드레인 전극(405b)을 덮고, 산화물 반도체막(403)의 일부와 접하도록, 제 3 금속 산화물막(407)을 형성한다. 그 후, 제 3 금속 산화물막(407)에 산소 도핑 처리 등의 산소를 공급하는 처리를 행하는 것이 바람직하다.
다음에, 제 3 금속 산화물막(407) 위에, 제 4 금속 산화물막(409)을 성막 하고, 제 3 금속 산화물막(407)과 제 4 금속 산화물막(409)과의 적층으로 이루어지는 게이트 절연막을 형성한다(도 6(D)). 또한, 제 4 금속 산화물막(409)의 성막 후에는, 산소 도핑 등의 산소를 공급하는 처리를 행하는 것이 바람직하다. 또한, 제 3 금속 산화물막(407)에 대한 산소 공급 처리를, 제 4 금속 산화물막(409)에 대한 산소 공급 처리와 겸하게 해도 좋다.
또한, 제 3 금속 산화물막(407)에 산소 공급 처리를 행한 후에, 열처리를 행하는 것이 바람직하다. 이 열처리에 의해, 산소를 포함하는 제 2 금속 산화물막(404) 및 제 3 금속 산화물막(407)의 적어도 한쪽으로부터, 산화물 반도체막(403)에 산소를 공급할 수 있다.
다음에, 제 4 금속 산화물막(409) 위에 도전막을 형성하고, 이 도전막을 가공하여, 게이트 전극(414)을 형성한다. 게이트 전극(414)은 트랜지스터(330)에서의 게이트 전극(401)과 같은 재료, 같은 공정으로 형성할 수 있다.
이상의 공정으로, 트랜지스터(320)를 형성할 수 있다(도 6(E)).
이상, 본 실시형태에서 나타내는 바와 같이, 제 13 족 원소 및 산소를 포함하는 재료를 이용하여, 산화물 반도체막과 접하는 절연막을 형성함으로써, 산화물 반도체막과 이 절연막과의 계면 상태를 양호하게 유지할 수 있다.
특히, 산화물 반도체막과 접하는 절연막을, 갈륨의 함유량이 많은 막인 산화 갈륨막 또는 산화 갈륨 알루미늄막으로 함으로써, 절연막과 산화물 반도체막과의 계면에서의 수소의 파일 업을 효과적으로 억제할 수 있다. 또한, 산화물 반도체막과 접하는 절연막을 적층 구조로 하여, 산화 갈륨막 또는 산화 갈륨 알루미늄막에 접하고(즉, 산화물 반도체막의 외측에), 알루미늄의 함유량이 많은 막인 산화 알루미늄 갈륨막 등을 형성함으로써, 산화물 반도체막에 물이 침입하는 것을 방지할 수 있다. 또한, 산화물 반도체막의 상하에, 알루미늄을 포함하는 막을 형성하고, 또한, 이 알루미늄을 포함하는 막들을 밀착시키는 구조로 함으로써, 물의 침입의 방지 효과를 보다 향상시킬 수 있다.
또한, 산화물 반도체막과 접하는 절연막이 화학양론적 조성비보다 산소가 많은 영역을 포함함으로써, 산화물 반도체막의 탈수화(또는 탈수소화) 처리에 의해 동시에 감소하게 될 가능성이 있는 산소를, 산화물 반도체막에 공급할 수 있다. 이것에 의해, 산화물 반도체막 중의 산소 결함을 저감할 수 있기 때문에, 산화물 반도체막 중의 전하 포획 중심을 저감할 수 있다. 이상의 공정으로 고순도화하여, 전기적으로 i형(진성)화된 산화물 반도체막을 형성할 수 있다.
본 발명의 일 양태에 관한 반도체 장치에서는, 고순도화된 산화물 반도체막을 활성층으로서 이용함으로써, 트랜지스터의 오프 전류 밀도를, 소스 전극과 드레인 전극 사이의 전압에 따라서는, 10 zA/μm 이하, 바람직하게는 1 zA/μm 이하, 더욱 바람직하게는 1 yA/μm 이하로 할 수 있다. 따라서, 고순도화된 산화물 반도체막을 활성층으로서 이용한 트랜지스터는, 오프 전류가 결정성을 가지는 실리콘을 이용한 트랜지스터에 비해 현저하게 낮다.
또한, 고순도화된 산화물 반도체를 이용함으로써, 트랜지스터의 오프 전류의 온도 의존성을 현저하게 저감할 수 있다. 이것은, 산화물 반도체 중에서 전자 공여체(도너)가 되는 불순물을 제거하여, 산화물 반도체가 고순도화하는 것에 의해, 도전형이 한없이 진성형에 가까워져, 페르미 준위가 금제대의 중앙에 위치하기 때문이라고 할 수 있다. 또한, 이것은 산화물 반도체의 에너지 갭이 3 eV이상이며, 열 여기 캐리어가 매우 적은 것에도 기인한다. 또한, 소스 전극 및 드레인 전극이 축퇴한 상태에 있는 것도, 온도 의존성을 저감하는 요인이 되고 있다. 트랜지스터의 동작은 축퇴한 소스 전극으로부터 산화물 반도체에 주입된 캐리어에 의한 것이 대부분이고, 캐리어 밀도에는 온도 의존성이 없기 때문에, 오프 전류의 온도 의존성을 현저하게 저감할 수 있다는 것을 설명할 수 있다.
또한, 수소 농도가 충분히 저감되고 고순도화되어, 충분한 산소의 공급에 의해 산소 결핍에 기인한 에너지 갭 중의 결함 준위가 저감된 산화물 반도체막에서는, 캐리어 농도가 충분히 적고, 이러한 산화물 반도체막을 활성층으로서 이용함으로써, 스레숄드 전압의 시프트를 억제하여, 트랜지스터를 노멀리-오프로 할 수 있다.
이상에 나타낸 바와 같이, 본 발명의 일 양태에 의해, 안정된 전기적 특성을 가지는 산화물 반도체를 이용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.
(실시형태 2)
실시형태 1에 예시한 트랜지스터를 이용하여 표시 기능을 가지는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또한, 트랜지스터를 포함하는 구동 회로의 일부 또는 전체를, 화소부와 같은 기판 위에 일체 형성하여, 시스템 온 패널을 형성할 수 있다.
도 7(A)에서, 제 1 기판(4001) 위에 형성된 화소부(4002)를 둘러싸도록 하여, 시일재(4005)가 제공되고, 제 2 기판(4006)에 의해 봉지되어 있다. 도 7(A)에서는, 제 1 기판(4001) 위의 시일재(4005)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 주사선 구동 회로(4004), 신호선 구동 회로(4003)가 실장되어 있다. 또 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 부여되는 각종 신호 및 전위는 FPC(Flexible Printed Circuit) (4018a, 4018b)로부터 공급되고 있다.
도 7(B) 및 도 7(C)에서, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)를 둘러싸도록 하여, 시일재(4005)가 제공되어 있다. 또한 화소부(4002)와 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 설치되어 있다. 따라서 화소부(4002)와 주사선 구동 회로(4004)는 제 1 기판(4001)과 시일재(4005)와 제 2 기판(4006)에 의해, 표시 소자와 함께 봉지되어 있다. 도 7(B) 및 도 7(C)에서는, 제 1 기판(4001) 위의 시일재(4005)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장되어 있다. 도 7(B) 및 도 7(C)에서는, 별도 형성된 신호선 구동 회로(4003)와 주사선 구동 회로(4004) 또는 화소부(4002)에 부여되는 각종 신호 및 전위는 FPC(4018)로부터 공급되고 있다.
또 도 7(B) 및 도 7(C)에서는, 신호선 구동 회로(4003)를 별도 형성하여, 제 1 기판(4001)에 실장하고 있는 예를 나타내고 있지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장해도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장해도 좋다.
또한, 별도 형성한 구동 회로의 접속 방법은 특별히 한정되는 것은 아니고, COG(Chip On Glass) 방법, 와이어 본딩 방법, 혹은 TAB(Tape Automated Bonding) 방법 등을 이용할 수 있다. 도 7(A)은 COG 방법에 의해 신호선 구동 회로(4003), 주사선 구동 회로(4004)를 실장하는 예이며, 도 7(B)은 COG 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이며, 도 7(C)은 TAB 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이다.
또한, 표시 장치는, 표시 소자가 봉지된 상태에 있는 패널과, 이 패널에 콘트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 본 명세서 중에서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 혹은 광원(조명 장치 포함함)을 가리킨다. 또한, 커넥터, 예를 들면 FPC 혹은 TAB 테이프 혹은 TCP가 장착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 설치된 모듈, 또는 표시 소자에 COG 방식에 의해 IC(집적회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
또 제 1 기판 위에 형성된 화소부 및 주사선 구동 회로는, 트랜지스터를 복수 가지고 있고, 실시형태 1에 일례를 나타낸 트랜지스터를 적용할 수 있다.
표시 장치에 형성되는 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함)를 이용할 수 있다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있어 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화하는 표시 매체도 적용할 수 있다.
반도체 장치의 일 형태에 대하여, 도 8 내지 도 10을 이용하여 설명한다. 도 8 내지 도 10은 도 7(B)의 M－N에서의 단면도에 상당한다.
도 8 내지 도 10에 나타내는 바와 같이, 반도체 장치는 접속 단자 전극(4015) 및 단자 전극(4016)을 가지고 있고, 접속 단자 전극(4015) 및 단자 전극(4016)은 FPC(4018)가 가지는 단자와 이방성 도전막(4019)을 통하여, 전기적으로 접속되어 있다.
접속 단자 전극(4015)은 제 1 전극층(제 1 전극)(4030)와 같은 도전막으로 형성되고, 단자 전극(4016)은 트랜지스터(4010), 트랜지스터(4011)의 소스 전극 및 드레인 전극과 같은 도전막으로 형성되어 있다.
또 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)는 트랜지스터를 복수 가지고 있고, 도 8 내지 도 10에서는, 화소부(4002)에 포함되는 트랜지스터(4010)와 주사선 구동 회로(4004)에 포함되는 트랜지스터(4011)를 예시하고 있다.
본 실시형태에서는, 트랜지스터(4010), 트랜지스터(4011)로서 실시형태 1에 나타낸 트랜지스터를 적용할 수 있다. 또한, 도 8 내지 도 10에서는 실시형태 1에 나타낸 트랜지스터(330)를 이용하는 예를 나타내고 있지만, 본 실시형태는 이것에 한정되는 것은 아니고, 트랜지스터(310, 320, 340, 350, 360, 370, 380 또는 390) 등을 적절히 이용하는 것이 가능하다. 또한, 트랜지스터(4010)와 트랜지스터(4011)를 반드시 같은 구조의 트랜지스터로 하지 않아도 좋다. 트랜지스터(4010), 트랜지스터(4011)는 전기적 특성 변동이 억제되어 있어, 전기적으로 안정적이다. 따라서, 도 8 내지 도 10에 나타내는 본 실시형태의 반도체 장치로서 신뢰성이 높은 반도체 장치를 제공할 수 있다.
화소부(4002)에 설치된 트랜지스터(4010)는 표시 소자와 전기적으로 접속하여, 표시 패널을 구성한다. 표시 소자는 표시를 행할 수 있다면 특별히 한정되지 않고, 다양한 표시 소자를 이용할 수 있다.
도 8에 표시 소자로서 액정 소자를 이용한 액정 표시 장치의 예를 나타낸다. 도 8에서, 표시 소자인 액정 소자(4013)는 제 1 전극층(4030), 제 2 전극층(제 2 전극)(4031), 및 액정층(4008)을 포함한다. 또한, 액정층(4008)을 협지하도록 배향막으로서 기능하는 절연막(4032, 4033)이 형성되어 있다. 제 2 전극층(4031)은 제 2 기판(4006)측에 형성되고, 제 1 전극층(4030)과 제 2 전극층(4031)은 액정층(4008)을 통하여 적층하는 구성으로 되어 있다.
또 부호 4035는 절연막을 선택적으로 에칭함으로써 얻어지는 주상(柱狀)의 스페이서이며, 액정층(4008)의 막두께(셀 갭)를 제어하기 위해 형성되어 있다. 또한 구상(球狀)의 스페이서를 이용하여도 좋다.
표시 소자로서 액정 소자를 이용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 이용할 수 있다. 이러한 액정 재료는, 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 카이럴 네마틱상, 등방상 등을 나타낸다.
또한, 배향막을 이용하지 않는 블루상을 나타내는 액정을 이용해도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온해 가면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현하지 않기 때문에, 온도 범위를 개선하기 위해서 5 중량% 이상의 카이럴제를 혼합시킨 액정 조성물을 이용하여 액정층에 이용한다. 블루상을 나타내는 액정과 카이럴제를 포함하는 액정 조성물은 응답 속도가 1 msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하며, 시야각 의존성이 작다. 또 배향막을 형성하지 않아도 되므로 러빙 처리도 불필요해지기 때문에, 러빙 처리에 의해 발생되는 정전 파괴를 방지할 수 있어, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 따라서 액정 표시 장치의 생산성을 향상시키는 것이 가능하게 된다.
또한, 액정 재료의 고유 저항율은 1×109Ω·cm 이상, 바람직하게는 1×1011Ω·cm 이상이며, 더욱 바람직하게는 1×1012Ω·cm 이상이다. 또한, 본 명세서에서의 고유 저항율의 값은 20℃에서 측정한 값으로 한다.
액정 표시 장치에 형성되는 보유 용량의 크기는, 화소부에 배치되는 트랜지스터의 리크 전류 등을 고려하여, 소정 기간 동안 전하를 보유할 수 있도록 설정된다. 고순도의 산화물 반도체막을 가지는 트랜지스터를 이용함으로써, 각 화소에서의 액정 용량에 대하여 1/3 이하, 바람직하게는 1/5 이하의 용량의 크기를 가지는 보유 용량을 형성하면 충분하다.
본 실시형태에 이용하는 고순도화된 산화물 반도체막을 이용한 트랜지스터는, 오프 상태에서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 보유 시간을 길게 할 수 있고, 전원 온 상태에서는 기입 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있기 때문에, 소비 전력을 억제하는 효과를 얻는다.
또한, 본 실시형태에 이용하는 고순도화된 산화물 반도체막을 이용한 트랜지스터는, 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 따라서, 액정 표시 장치의 화소부에 상기 트랜지스터를 이용함으로써, 고화질의 화상을 제공할 수 있다. 또한, 상기 트랜지스터는 동일 기판 위에 구동 회로부 또는 화소부에 나누어 만들어 제작할 수 있기 때문에, 액정 표시 장치의 부품 점수를 삭감할 수 있다.
액정 표시 장치에는, TN(Twisted Nematic) 모드, IPS(In－Plane－Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro－cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 이용할 수 있다.
또한, 노멀리-블랙형의 액정 표시 장치, 예를 들면 수직 배향(VA) 모드를 채용한 투과형의 액정 표시 장치로 해도 좋다. 여기서, 수직 배향 모드란, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 일종이며, 전압이 인가되어 있지 않을 때에 패널면에 대하여 액정 분자가 수직 방향을 향하는 방식이다. 수직 배향 모드로서는, 몇 개의 예를 들고 있는데, 예를 들면, MVA(Multi－Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV 모드 등을 이용할 수 있다. 또한, 화소(픽셀)를 몇 개의 영역(서브 픽셀)으로 나누어, 각각 다른 방향으로 분자를 넘어뜨리도록 고안되어 있는 멀티 도메인화 혹은 멀티 도메인 설계라고 불리는 방법을 이용할 수 있다.
또한, 표시 장치에서, 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 형성한다. 예를 들면, 편광 기판 및 위상차 기판에 의한 원 편광을 이용해도 좋다. 또한, 광원으로서 백 라이트, 사이드 라이트 등을 이용해도 좋다.
또한, 백 라이트로서 복수의 발광 다이오드(LED)를 이용하여, 시간 분할 표시 방식(필드 시퀀셜 구동 방식)을 행하는 것도 가능하다. 필드 시퀀셜 구동 방식을 적용함으로써, 컬러 필터를 이용하지 않고, 컬러 표시를 행할 수 있다.
또한, 화소부에서의 표시 방식은 프로그래시브 방식이나 인터레이스 방식 등을 이용할 수 있다. 또한, 컬러 표시할 때에 화소에서 제어하는 색요소로서는, RGB(R은 적, G는 녹, B는 청을 나타낸다)의 삼색에 한정되지 않는다. 예를 들면, RGBW(W는 흰색을 나타낸다), 또는 RGB에, 옐로우, 시안, 마젠타 등을 일색 이상 추가한 것이 있다. 또한, 색요소의 도트마다 그 표시 영역의 크기가 상이하여도 좋다. 단, 본 발명은 컬러 표시의 표시 장치에 한정되는 것은 아니고, 모노크롬 표시의 표시 장치에 적용할 수도 있다.
또한, 도 12(A)에, 실시형태 1에 나타낸 트랜지스터(310)를 적용한 액정 표시 장치에서의 일 화소의 평면도를 나타낸다. 또한, 도 12(B)는 도 12(A)의 선 X1－X2에서의 단면도이다.
도 12(A)에서, 복수의 소스 배선(소스 전극(405a)을 포함함)이 서로 평행(도면 중 상하 방향으로 연장)하고, 서로 이간한 상태로 배치되어 있다. 복수의 게이트 배선(게이트 전극(401)을 포함함)은, 소스 배선에 대략 직교하는 방향(도면 중 좌우 방향)으로 연장되고, 또한 서로 이간하도록 배치되어 있다. 용량 배선(408)은 복수의 게이트 배선 각각에 인접하는 위치에 배치되어 있고, 게이트 배선에 개략 평행한 방향, 즉, 소스 배선에 개략 직교하는 방향(도중 좌우 방향)으로 연장하고 있다. 소스 배선과 용량 배선(408) 및 게이트 배선에 의해, 대략 직사각형의 공간이 둘러싸여 있지만, 이 공간에 액정 표시 장치의 화소 전극, 공통 전극이 액정층(444)을 통하여 배치되어 있다. 화소 전극을 구동하는 트랜지스터(310)는 도면 중 왼쪽 위의 코너에 배치되어 있다. 화소 전극 및 트랜지스터는 매트릭스 형상으로 복수 배치되어 있다.
도 12의 액정 표시 장치에서, 트랜지스터(310)에 전기적으로 접속하는 제 1 전극(446)이 화소 전극으로서 기능하고, 제 2 전극(447)이 공통 전극으로서 기능한다. 또한, 제 1 전극(446)과 액정층(444)과의 사이, 또는, 제 2 전극(447)과 액정층(444)과의 사이에는, 배향막이 형성되어 있어도 좋다. 또한, 도 12에 나타내는 화소는 제 1 전극(446)과 제 2 전극(447)이 중첩하지 않는 영역에서는, 대향 기판인 제 2 기판(442)측에 차광층(450)(블랙 매트릭스)이 형성되어 있다. 또한, 제 2 기판(442)은 차광층(450) 위에, 절연층(455)이 형성되어 있다.
또한, 차광층(450)은 액정층(444)을 협지하여 고착되는 한쌍의 기판의 내측(액정층(444)측)에 형성해도 좋고, 기판의 외측(액정층(444)과 반대측)에 형성해도 좋다.
트랜지스터(310)는 게이트 전극(401)과, 제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)의 적층 구조로 이루어지는 게이트 절연막과, 산화물 반도체막(403)과, 소스 전극(405a)과, 드레인 전극(405b)과, 제 3 금속 산화물막(407)과, 제 4 금속 산화물막(409)을 포함한다. 또한, 트랜지스터(310) 위에는 층간막(417)이 형성되어 있다.
또한, 도시하지 않았지만, 광원으로서 백 라이트, 사이드 라이트 등을 이용할 수 있다. 광원으로부터의 광은 소자 기판인 제 1 기판(441)측으로부터, 시인측(視認側)인 제 2 기판(442)으로 투과하도록 조사된다.
또한, 도 12에서는, 제 1 기판(441)의 외측(액정층(444)과 반대측)에 편광판(443a)을, 제 2 기판(442)의 외측(액정층(444)과 반대측)에 편광판(443b)을 형성한다.
도 12에 나타내는 구성에서는, 게이트 전극(401)이 산화물 반도체막(403)의 하측을 덮는 형태로 배치되어 있고, 또한, 차광층(450)이 산화물 반도체막(403)의 상측을 덮는 형태로 배치된다. 따라서, 트랜지스터(310)는 상측 및 하측에서 광의 차광이 가능한 구조로 할 수 있다. 이 차광에 의해, 트랜지스터 특성의 열화를 저감할 수 있다.
또한, 도 13(A)에, 실시형태 1에 나타낸 트랜지스터(310)를 적용한 다른 액정 표시 장치에서의 일 화소의 일부를 확대한 평면도를 나타낸다. 또한, 도 13(B)은 도 13(A)의 선 Y1－Y2에서의 단면도이다.
도 13의 액정 표시 장치의 형태는, 복수의 화소가 매트릭스 형상으로 형성되고, 화소에 실시형태 1에 나타낸 산화물 반도체막을 포함하는 트랜지스터(310)와, 차광층(451)과, 평탄화막으로서 형성된 층간막(417)과, 화소 전극으로서 이용하는 제 1 전극(446)과, 화소 전극 위에 액정층(444)을 가지고 있다. 또한, 도 13에서는, 실시형태 1에 나타낸 보텀 게이트형의 트랜지스터(310)를 적용하는 예를 나타내지만, 본 실시형태는 이것에 한정되는 것은 아니다.
도 13에서는, 트랜지스터(310)를 덮도록, 적어도, 산화물 반도체막(403)과 중첩하는 영역에 차광층(451)(블랙 매트릭스)이 형성되어 있다. 차광층(451)은 트랜지스터(310)의 산화물 반도체막(403)에의 광의 입사를 차단할 수 있기 때문에, 산화물 반도체막(403)의 광감도에 의한 트랜지스터(310)의 전기 특성의 변동을 방지하여 안정화하는 효과가 있다. 또한, 차광층(451)은 서로 인접한 화소에의 광누출을 방지할 수도 있기 때문에, 보다 고콘트라스트 및 고정세한 표시를 행하는 것이 가능하게 된다. 따라서, 액정 표시 장치의 고정세, 고신뢰성을 달성할 수 있다.
액정 표시 장치의 대향 기판측에 차광층을 더 형성해도 좋다. 그 경우, 콘트라스트 향상이나 트랜지스터의 안정화의 효과를 더욱 높일 수 있다. 차광층을 대향 기판측에 형성하는 경우, 액정층을 통하여 트랜지스터와 대응하는 영역(적어도 트랜지스터의 반도체층과 중첩하는 영역)에 형성하면, 대향 기판으로부터 입사하는 광에 의한 트랜지스터의 전기 특성의 변동을 보다 방지할 수 있다.
차광층(451)은 광을 반사, 또는 흡수하여, 차광성을 가지는 재료를 이용한다. 예를 들면, 흑색의 유기 수지를 이용할 수 있고, 감광성 또는 비감광성의 폴리이미드 등의 수지 재료에, 안료계의 흑색 수지나 카본 블랙, 티탄 블랙 등을 혼합시켜 형성하면 좋다. 또한, 차광성의 금속막을 이용할 수도 있고, 예를 들면 크롬, 몰리브덴, 니켈, 티탄, 코발트, 구리, 텅스텐, 또는 알루미늄 등을 이용하면 좋다.
차광층(451)의 형성 방법은 특별히 한정되지 않고, 재료에 따라, 증착법, 스퍼터링법, CVD법 등의 건식법, 또는 스핀 코트, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등) 등의 습식법을 이용하여, 필요에 따라 에칭법(드라이 에칭 또는 웨트 에칭)에 의해 원하는 패턴으로 가공하면 좋다.
또한, 도 13에 나타내는 바와 같이, 층간막(417)의 일부로서 차광층을 형성하는 경우, 차광층과 화소 영역의 위치 맞춤의 오차 문제가 생기지 않고, 보다 정밀한 형성 영역의 제어를 할 수 있어, 미세한 패턴의 화소에도 대응할 수 있다. 또한, 차광층(451)을 제 1 기판(441)측에 형성함으로써, 액정층(444)에의 고분자 안정화를 위한 광조사 시에, 차광층(451)에 의해 대향 기판측으로부터 조사되는 광이 흡수, 차단되는 일이 없기 때문에, 액정층(444) 전체에 균일하게 조사할 수 있다. 따라서, 광중합의 불균일에 의한 액정의 배향 혼란이나 그에 따른 표시 편차 등을 방지할 수 있다.
또한, 도 14(A) 및 도 14(B)에 나타내는 바와 같이, 차광층(451) 및 층간막(417) 위로서, 산화물 반도체막(403)의 채널 형성 영역과 중첩하는 영역에, 제 1 전극(446)과 같은 층에서 형성되는 도전층(420)을 형성해도 좋다. 도전층(420)은 제 2 게이트 전극으로서 기능시킬 수 있다. 또한, 도 14(B)는 도 14(A)의 선 Z1－Z2에서의 단면도이다.
도 13 및 도 14에 나타내는 구성에서는, 게이트 전극(401)이 산화물 반도체막(403)의 하측을 덮는 형태로 배치되어 있고, 또한, 차광층(451)이 산화물 반도체막(403)의 상측을 덮는 형태로 배치된다. 따라서, 트랜지스터는 상측 및 하측에서 광의 차광이 가능한 구조로 할 수 있다. 이것에 의해, 산화물 반도체막(403)에 대한 미광의 조사를, 차광층을 형성하지 않는 경우의 10분의 1 정도, 바람직하게는 100분의 1 정도로까지 저감할 수 있다. 또한, 이 차광에 의해, 트랜지스터 특성의 열화를 저감할 수 있다.
또한, 도 14에 나타내는 구성에서는, 도전층(420)을 산화물 반도체막(403)의 채널 형성 영역과 겹치는 위치에 형성하는 것에 의해, 트랜지스터의 신뢰성을 조사하기 위한 BT 시험에서, BT 시험 전후에서의 트랜지스터의 스레숄드 전압의 변화량을 보다 저감할 수 있다.
또한, 층간막에 유채색의 투광성 수지층을 이용할 수도 있다. 도 15(A) 및 도 15(B)에, 실시형태 1에 나타낸 트랜지스터(310)를 적용하여, 층간막에 유채색의 투광성 수지층을 이용한 액정 표시 장치를 나타낸다. 또한, 도 15(B)는 도 15(A)의 선 W1－W2에서의 단면도이다.
도 15의 액정 표시 장치의 형태는, 복수의 화소가 매트릭스 형상으로 형성되고, 화소에 산화물 반도체막을 포함하는 트랜지스터(310)와, 트랜지스터 위에 층간막(452)과, 층간막(452) 위에 절연층(453)과, 절연층(453) 위에 화소 전극으로서 기능하는 제 1 전극(446)과, 화소 전극 위에 액정층(444)을 가지고, 층간막(452)은 유채색의 투광성 수지층이다.
트랜지스터(310)는, 게이트 전극(401)과, 제 1 금속 산화물막(402) 및 제 2 금속 산화물막(404)으로 이루어지는 게이트 절연막과, 산화물 반도체막(403)과, 소스 전극(405a)과, 드레인 전극(405b)과, 제 3 금속 산화물막(407)과, 제 4 금속 산화물막(409)을 포함한다.
도 15의 액정 표시 장치는, 층간막(452)에, 투과하는 가시광의 광강도를 감쇠시키는 기능을 가지는 막으로서, 유채색의 투광성 수지층을 이용한다. 유채색의 투광성 수지층의 가시광의 광투과율은 산화물 반도체막(403)의 가시광의 광투과율보다 낮다.
트랜지스터(310) 위에 형성하는 층간막(452)으로서, 유채색의 투광성 수지층의 착색층을 이용하면, 화소의 개구율을 저하시키지 않고 트랜지스터(310)의 산화물 반도체막(403)에 입사하는 광의 강도를 감쇠시킬 수 있고, 산화물 반도체의 광감도에 의한 트랜지스터(310)의 전기 특성의 변동을 방지하여 안정화되는 효과를 얻을 수 있다. 또한, 유채색의 투광성 수지층은 컬러 필터층으로서 기능시킬 수 있다. 컬러 필터층을 대향 기판측에 형성하는 경우, 트랜지스터가 형성되는 소자 기판과의, 정확한 화소 영역의 위치 맞춤이 어렵고 화질을 손상시킬 우려가 있지만, 층간막을 컬러 필터층으로서 직접 소자 기판측에 형성하므로 보다 정밀한 형성 영역의 제어를 할 수 있어, 미세한 패턴의 화소에도 대응할 수 있다. 또한, 층간막과 컬러 필터층을 동일한 절연층에서 겸하므로, 공정이 간략화되어 보다 저비용으로 액정 표시 장치를 제작할 수 있게 된다.
유채색은 흑색, 회색, 흰색 등의 무채색을 제외한 색이며, 착색층은 컬러 필터로서 기능시키기 위해, 그 착색된 유채색의 광만을 투과하는 재료로 형성된다. 유채색으로서는, 적색, 녹색, 청색 등을 이용할 수 있다. 또한, 시안, 마젠타, 옐로우(노랑) 등을 이용해도 좋다. 착색된 유채색의 광만을 투과한다는 것은, 착색층에서 투과하는 광이 그 유채색의 광의 파장에 피크를 가진다는 것이다.
유채색의 투광성 수지층은 착색층(컬러 필터)으로서 기능시키기 위해, 포함시키는 착색 재료의 농도와 광의 투과율의 관계를 고려하여, 최적의 막두께를 적절히 제어하면 좋다. 층간막(452)을 복수의 박막으로 적층하는 경우, 적어도 한층이 유채색의 투광성 수지층이면, 컬러 필터로서 기능시킬 수 있다.
유채색의 색에 의해 유채색의 투광성 수지층의 막두께가 다른 경우나, 차광층, 트랜지스터에 기인하는 요철을 가지는 경우는, 가시광 영역의 파장의 광을 투과하는(소위 무색 투명) 절연층을 적층하여, 층간막 표면을 평탄화해도 좋다. 층간막의 평탄성을 높이면 그 위에 형성되는 화소 전극이나 공통 전극의 피복성도 좋고, 또한 액정층의 갭(막두께)을 균일하게 할 수 있기 때문에, 보다 액정 표시 장치의 시인성을 향상시켜, 고화질화가 가능하게 된다.
또한, 도 12 내지 도 15에서, 도시하지 않았지만, 배향막이나, 위상차판 또는 반사 방지막 등의 광학 필름 등을 적절히 형성하는 것으로 한다. 예를 들면, 편광판 및 위상차판에 의한 원 편광을 이용해도 좋다.
또한, 표시 장치에 포함되는 표시 소자로서 일렉트로루미네선스를 이용하는 발광 소자를 적용할 수 있다. 일렉트로루미네선스를 이용하는 발광 소자는 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불린다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써, 한쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되어 전류가 흐른다. 그리고, 그것들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 돌아올 때에 발광한다. 이러한 메카니즘으로부터, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는 그 소자 구성에 따라, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 내에 분산시킨 발광층을 가지는 것으로서, 발광 메카니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층으로 끼우고, 그것을 전극으로 더 끼운 구조이며, 발광 메카니즘은 금속 이온의 내각 전자 천이를 이용하는 국재형 발광이다. 또한, 여기에서는, 발광 소자로서 유기 EL 소자를 이용하여 설명한다.
발광 소자는 발광을 꺼내기 위해 적어도 한쌍의 전극의 한쪽이 투명하면 좋다. 그리고, 기판 위에 트랜지스터 및 발광 소자를 형성하여, 기판과는 반대측의 면으로부터 발광을 꺼내는 상면 사출이나, 기판측의 면으로부터 발광을 꺼내는 하면 사출이나, 기판측 및 기판과는 반대측의 면으로부터 발광을 꺼내는 양면 사출 구조의 발광 소자가 있고, 어느 사출 구조의 발광 소자도 적용할 수 있다.
도 9에 표시 소자로서 발광 소자를 이용한 발광 장치의 예를 나타낸다. 표시 소자인 발광 소자(4513)는 화소부(4002)에 설치된 트랜지스터(4010)와 전기적으로 접속하고 있다. 또한 발광 소자(4513)의 구성은, 제 1 전극층(4030), 전계 발광층(4511), 제 2 전극층(4031)의 적층 구조이지만, 나타낸 구성에 한정되지 않는다. 발광 소자(4513)로부터 꺼내는 광의 방향 등에 맞추어, 발광 소자(4513)의 구성은 적절히 바꿀 수 있다.
격벽(4510)은, 유기 절연 재료, 또는 무기 절연 재료를 이용하여 형성한다. 특히 감광성의 수지 재료를 이용하여, 제 1 전극층(4030) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡률을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(4511)은 단수의 층으로 구성되어 있어도, 복수의 층이 적층되도록 구성되어 있어도, 어느 쪽이어도 좋다.
발광 소자(4513)에 산소, 수소, 물, 이산화탄소 등이 침입하지 않도록, 제 2 전극층(4031) 및 격벽(4510) 위에 보호막을 형성해도 좋다. 보호막으로서는 질화 실리콘막, 질화 산화 실리콘막, DLC막 등을 형성할 수 있다. 또한, 제 1 기판(4001), 제 2 기판(4006), 및 시일재(4005)에 의해 봉지된 공간에는 충전재(4514)가 제공되어 밀봉되어 있다. 이와 같이 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(부착 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
충전재(4514)로서는 질소나 아르곤 등의 불활성인 기체 외에, 자외선 경화 수지 또는 열경화 수지를 이용할 수 있고, PVC(폴리비닐 클로라이드), 아크릴 수지, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌 비닐 아세테이트)를 이용할 수 있다. 예를 들면 충전재로서 질소를 이용하면 좋다.
또한, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원 편광판(타원 편광판을 포함함), 위상차판(λ／4판, λ／2판), 컬러 필터 등의 광학 필름을 적절히 설치해도 좋다. 또한, 편광판 또는 원 편광판에 반사 방지막을 형성해도 좋다. 예를 들면, 표면의 요철에 의해 반사광을 확산하여, 비침을 저감할 수 있는 안티글레어(anti-glare) 처리를 실시할 수 있다.
또한, 표시 장치로서, 전자 잉크를 구동시키는 전자 페이퍼를 제공하는 것도 가능하다. 전자 페이퍼는 전기 영동(泳動) 표시 장치(전기 영동 디스플레이)라고도 불리며, 종이와 같이 읽기 쉽고, 다른 표시 장치에 비해 저소비 전력이며, 얇고 가벼운 형상으로 하는 것이 가능하다는 이점을 가지고 있다.
전기 영동 표시 장치는 다양한 형태를 생각할 수 있지만, 플러스의 전하를 가지는 제 1 입자와, 마이너스의 전하를 가지는 제 2 입자를 포함하는 마이크로 캡슐이 용매 또는 용질에 복수 분산된 것으로서, 마이크로 캡슐에 전계를 인가함으로써, 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽에 집합한 입자의 색만을 표시하는 것이다. 또한, 제 1 입자 또는 제 2 입자는 염료를 포함하고, 전계가 없는 경우에 이동하지 않는 것이다. 또한, 제 1 입자의 색과 제 2 입자의 색은 다른 것(무색을 포함함)으로 한다.
이와 같이, 전기 영동 표시 장치는 유전정수가 높은 물질이 높은 전계 영역으로 이동하는, 소위 유전 영동적 효과를 이용한 디스플레이이다.
상기 마이크로 캡슐을 용매 내에 분산시킨 것이 전자 잉크라고 불리는 것으로서, 이 전자 잉크는 유리, 플라스틱, 천, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 가지는 입자를 이용함으로써 컬러 표시도 가능하다.
또한, 마이크로 캡슐 중의 제 1 입자 및 제 2 입자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네 센트 재료, 일렉트로크로믹 재료, 자기 영동 재료로부터 선택된 일종의 재료, 또는 이들의 복합 재료를 이용하면 좋다.
또한, 전자 페이퍼로서 트위스트 볼 표시 방식을 이용하는 표시 장치도 적용할 수 있다. 트위스트 볼 표시 방식이란, 백과 흑으로 나누어 도포된 구형 입자를 표시 소자에 이용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시켜 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
도 10에, 반도체 장치의 일 형태로서 액티브 매트릭스형의 전자 페이퍼를 나타낸다. 도 10의 전자 페이퍼는, 트위스트 볼 표시 방식을 이용한 표시 장치의 예이다.
트랜지스터(4010)와 접속하는 제 1 전극층(4030)과 제 2 기판(4006)에 형성된 제 2 전극층(4031)과의 사이에는 흑색 영역(4615a) 및 백색 영역(4615b)을 가지고, 주위에 액체로 채워져 있는 캐비티(4612)를 포함하는 구형 입자(4613)가 형성되어 있고, 구형 입자(4613)의 주위는 수지 등의 충전재(4614)로 충전되어 있다. 제 2 전극층(4031)이 공통 전극(대향 전극)에 상당한다. 제 2 전극층(4031)은 공통 전위선과 전기적으로 접속된다.
또한, 도 8 내지 도 10에서, 제 1 기판(4001), 제 2 기판(4006)으로서는, 유리 기판 외에, 가요성을 가지는 기판도 이용할 수 있고, 예를 들면 투광성을 가지는 플라스틱 기판 등을 이용할 수 있다. 플라스틱으로서는, FRP(Fiberglass－Reinforced Plastics)판, PVF(폴리비닐 플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 이용할 수 있다. 또한, 알루미늄 포일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 이용할 수도 있다.
절연층(4021)은 무기 절연 재료 또는 유기 절연 재료를 이용하여 형성할 수 있다. 또한, 아크릴 수지, 폴리이미드, 벤조시클로부텐 수지, 폴리아미드, 에폭시 수지 등의 내열성을 가지는 유기 절연 재료를 이용하면, 평탄화 절연막으로서 적합하다. 또 상기 유기 절연 재료 외에, 저유전율 재료(low－k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 붕소 유리) 등을 이용할 수 있다. 또한, 이러한 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층을 형성해도 좋다.
절연층(4021)의 형성법은 특별히 한정되지 않고, 그 재료에 따라, 스퍼터링법, 스핀 코트법, 디핑법, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 롤 코팅, 커튼 코팅, 나이프 코팅 등을 이용할 수 있다.
표시 장치는 광원 또는 표시 소자로부터의 광을 투과시켜 표시를 행한다. 따라서 광이 투과하는 화소부에 설치되는 기판, 절연막, 도전막 등의 박막은 모두 가시광의 파장 영역의 광에 대하여 투광성으로 한다.
표시 소자에 전압을 인가하는 제 1 전극층(4030) 및 제 2 전극층(4031)(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 함)에서는, 꺼내는 광의 방향, 전극층이 형성되는 장소, 및 전극층의 패턴 구조에 의해 투광성, 반사성을 선택하면 좋다.
제 1 전극층(4030), 제 2 전극층(4031)은 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티탄을 포함하는 인듐 산화물, 산화 티탄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 가지는 도전성 재료를 이용할 수 있다.
또한, 제 1 전극층(4030), 제 2 전극층(4031)은 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티탄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 혹은 그 질화물로부터 하나, 또는 복수종을 이용하여 형성할 수 있다.
또한, 제 1 전극층(4030), 제 2 전극층(4031)으로서, 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 이용하여 형성할 수 있다. 도전성 고분자로서는, 소위 π 전자 공액계 도전성 고분자를 이용할 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 혹은 아닐린, 피롤 및 티오펜의 2종 이상으로 이루어지는 공중합체 혹은 그 유도체 등을 들 수 있다.
또한, 트랜지스터는 정전기 등에 의해 파괴되기 쉽기 때문에, 구동 회로 보호용의 보호 회로를 형성하는 것이 바람직하다. 보호 회로는, 비선형 소자를 이용하여 구성하는 것이 바람직하다.
이상과 같이 실시형태 1에 예시한 트랜지스터를 적용함으로써, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한, 실시형태 1에 예시한 트랜지스터는 상술한 표시 기능을 가지는 반도체 장치뿐만 아니라, 전원 회로에 탑재되는 파워 디바이스, LSI 등의 반도체 집적회로, 대상물의 정보를 읽어내는 이미지 센서 기능을 가지는 반도체 장치 등 다양한 기능을 가지는 반도체 장치에 적용하는 것이 가능하다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 3)
본 명세서에 개시하는 반도체 장치는, 다양한 전자기기(유기기도 포함함)에 적용할 수 있다. 전자기기로서는, 예를 들면, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대전화기(휴대전화, 휴대전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다. 상기 실시형태에 설명한 액정 표시 장치를 구비하는 전자기기의 예에 대하여 설명한다.
도 11(A)은 노트형의 퍼스널 컴퓨터이며, 본체(3001), 하우징(3002), 표시부(3003), 키보드(3004) 등에 의해 구성되어 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 노트형의 퍼스널 컴퓨터로 할 수 있다.
도 11(B)은 휴대 정보 단말(PDA)이며, 본체(3021)에는 표시부(3023)와, 외부 인터페이스(3025)와, 조작 버튼(3024) 등이 설치되어 있다. 또 조작용의 부속품으로서 스타일러스(3022)가 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 보다 신뢰성이 높은 휴대 정보 단말(PDA)로 할 수 있다.
도 11(C)은 전자 서적의 일례를 나타낸다. 예를 들면, 전자 서적(2700)은 하우징(2701) 및 하우징(2703)의 2개의 하우징으로 구성되어 있다. 하우징(2701) 및 하우징(2703)은 축부(2711)에 의해 일체로 되어 있고, 이 축부(2711)를 축으로서 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 종이의 서적과 같은 동작을 행하는 것이 가능하게 된다.
하우징(2701)에는 표시부(2705)가 조립되고, 하우징(2703)에는 표시부(2707)가 조립되어 있다. 표시부(2705) 및 표시부(2707)는 연속된 화면을 표시하는 구성으로 해도 좋고, 다른 화면을 표시하는 구성으로 해도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들면 우측의 표시부(도 11(C)에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 11(C)에서는 표시부(2707))에 화상을 표시할 수 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 전자 서적(2700)으로 할 수 있다.
또한, 도 11(C)에서는 하우징(2701)에 조작부 등을 구비한 예를 나타낸다. 예를 들면, 하우징(2701)에서, 전원(2721), 조작 키(2723), 스피커(2725) 등을 구비하고 있다. 조작 키(2723)에 의해, 페이지를 넘길 수 있다. 또한, 하우징의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 해도 좋다. 또한, 하우징의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 해도 좋다. 또한, 전자 서적(2700)은 전자 사전으로서의 기능을 갖게 한 구성으로 해도 좋다.
또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 해도 좋다. 무선에 의해, 전자 서적 서버로부터, 원하는 서적 데이터 등을 구입하여, 다운로드하는 구성으로 하는 것도 가능하다.
도 11(D)은, 휴대전화이며, 하우징(2800) 및 하우징(2801)의 2개의 하우징으로 구성되어 있다. 하우징(2801)에는, 표시 패널(2802), 스피커(2803), 마이크로폰(2804), 포인팅 디바이스(2806), 카메라용 렌즈(2807), 외부 접속 단자(2808) 등을 구비하고 있다. 또한, 하우징(2800)에는 휴대형 정보단말기의 충전을 행하는 태양전지 셀(2810), 외부 메모리 슬롯(2811) 등을 구비하고 있다. 또한, 안테나는 하우징(2801) 내부에 내장되어 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 휴대전화로 할 수 있다.
또한, 표시 패널(2802)은 터치 패널을 구비하고 있고, 도 11(D)에는 영상 표시되어 있는 복수의 조작 키(2805)를 점선으로 나타내고 있다. 또한, 태양전지 셀(2810)로 출력되는 전압을 각 회로에 필요한 전압으로 승압하기 위한 승압 회로도 실장하고 있다.
표시 패널(2802)은 사용 형태에 따라 표시의 방향이 적절히 변화한다. 또한, 표시 패널(2802)과 동일면 위에 카메라용 렌즈(2807)를 구비하고 있기 때문에, 영상 통화가 가능하다. 스피커(2803) 및 마이크로폰(2804)은 음성 통화에 한정하지 않고, 영상 통화, 녹음, 재생 등이 가능하다. 또한, 하우징(2800)과 하우징(2801)은 슬라이드하여, 도 11(D)과 같이 펼쳐진 상태로부터 서로 겹친 상태로 할 수 있어, 휴대에 적합한 소형화가 가능하다.
외부 접속 단자(2808)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능하고, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(2811)에 기록 매체를 삽입하여, 보다 대량의 데이터 보존 및 이동에 대응할 수 있다.
또한, 상기 기능에 더하여, 적외선 통신 기능, 텔레비전 수신 기능 등을 구비한 것이어도 좋다.
도 11(E)은 디지털 비디오 카메라이며, 본체(3051), 표시부(A)(3057), 접안부(3053), 조작 스위치(3054), 표시부(B)(3055), 배터리(3056) 등에 의해 구성되어 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 디지털 비디오 카메라로 할 수 있다.
도 11(F)은 텔레비전 장치의 일례를 나타내고 있다. 텔레비전 장치(9600)는 하우징(9601)에 표시부(9603)가 조립되어 있다. 표시부(9603)에 의해, 영상을 표시하는 것이 가능하다. 또한, 여기에서는, 스탠드(9605)에 의해 하우징(9601)을 지지한 구성을 나타내고 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 텔레비전 장치(9600)로 할 수 있다.
텔레비전 장치(9600)의 조작은 하우징(9601)이 구비하는 조작 스위치나, 별체의 리모콘 조작기에 의해 행할 수 있다. 또한, 리모콘 조작기에, 이 리모콘 조작기로부터 출력하는 정보를 표시하는 표시부를 형성하는 구성으로 해도 좋다.
또한, 텔레비전 장치(9600)는, 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반의 텔레비전 방송의 수신을 행할 수 있고, 또한 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 한방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 혹은 수신자들간 등)의 정보통신을 행하는 것도 가능하다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
본 출원은 전문이 본 명세서에 참조로 통합되고, 2010년 7월 2일에 일본 특허청에 출원된 일련 번호가 2010-152342호인 일본 특허 출원에 기초한다.
310：트랜지스터 320：트랜지스터
330：트랜지스터 340：트랜지스터
350：트랜지스터 360：트랜지스터
370：트랜지스터 380：트랜지스터
390：트랜지스터 400：기판
401：게이트 전극 402：제 1 금속 산화물막
403：산화물 반도체막 404：제 2 금속 산화물막
405a：소스 전극 405b：드레인 전극
407：제 3 금속 산화물막 408：용량 배선
409：제 4 금속 산화물막 410：도전층
411：금속 산화물막 413：금속 산화물막
414：게이트 전극 417：층간막
420：도전층 441：기판
442：기판 443a：편광판
443b：편광판 444：액정층
446：전극 447：전극
450：차광층 451：차광층
452：층간막 453：절연층
455：절연층 2700：전자 서적
2701：하우징 2703：하우징
2705：표시부 2707：표시부
2711：축부 2721：전원
2723：조작 키 2725：스피커
2800：하우징 2801：하우징
2802：표시 패널 2803：스피커
2804：마이크로폰 2805：조작 키
2806：포인팅 디바이스 2807：카메라용 렌즈
2808：외부 접속 단자 2810：태양전지 셀
2811：외부 메모리 슬롯 3001：본체
3002：하우징 3003：표시부
3004：키보드 3021：본체
3022：스타일러스 3023：표시부
3024：조작 버튼 3025：외부 인터페이스
3051：본체 3053：접안부
3054：조작 스위치 3055：표시부(B)
3056：배터리 3057：표시부(A)
4001：기판 4002：화소부
4003：신호선 구동 회로 4004：주사선 구동 회로
4005：시일재 4006：기판
4008：액정층 4010：트랜지스터
4011：트랜지스터 4013：액정 소자
4015：접속 단자 전극 4016：단자 전극
4018：FPC 4019：이방성 도전막
4021：절연층 4030：전극층
4031：전극층 4032：절연막
4510：격벽 4511：전계 발광층
4513：발광 소자 4514：충전재
4612：캐비티 4613：구형 입자
4614：충전재 4615a：흑색 영역
4615b：백색 영역 9600：텔레비전 장치
9601：하우징 9603：표시부
9605：스탠드

Claims (7)

  1. 삭제
  2. 삭제
  3. 반도체 장치로서:
    기판 위의 제 1 금속 산화물막;
    상기 제 1 금속 산화물막 위의 제 2 금속 산화물막;
    갈륨을 포함하고 상기 제 2 금속 산화물막 위에서 상기 제 2 금속 산화물막과 접촉하는 산화물 반도체막;
    상기 산화물 반도체막에 전기적으로 접속되는 소스 전극 및 드레인 전극;
    상기 산화물 반도체막, 상기 소스 전극, 및 상기 드레인 전극 위에서 상기 산화물 반도체막, 상기 소스 전극, 및 상기 드레인 전극과 접촉하는 제 3 금속 산화물막;
    상기 제 3 금속 산화물막 위의 제 4 금속 산화물막;
    상기 제 4 금속 산화물막 위의 차광층;
    상기 차광층 위의 층간막;
    상기 층간막 위에서 상기 층간막과 접촉하는 화소 전극; 및
    상기 층간막 위에서 상기 층간막과 접촉하고 상기 산화물 반도체막 및 상기 차광층과 중첩되는 도전층을 포함하고,
    상기 제 1 금속 산화물막, 상기 제 2 금속 산화물막, 상기 제 3 금속 산화물막, 및 상기 제 4 금속 산화물막 각각은 산화 갈륨막, 산화 갈륨 알루미늄막, 및 산화 알루미늄 갈륨막 중 하나이고,
    상기 제 2 금속 산화물막의 갈륨의 조성비는 상기 제 1 금속 산화물막의 갈륨의 조성비보다 크고,
    상기 제 3 금속 산화물막의 갈륨의 조성비는 상기 제 4 금속 산화물막의 갈륨의 조성비보다 크고,
    상기 차광층은 상기 반도체 장치의 위에서 볼 때 원 형상을 가지고,
    상기 도전층은 게이트 전극으로서 기능하는, 반도체 장치.
  4. 제 3 항에 있어서,
    상기 제 1 금속 산화물막 아래에 게이트 전극을 더 포함하는, 반도체 장치.
  5. 제 3 항에 있어서,
    상기 차광층은 안료 재료, 카본 블랙, 및 티탄 블랙으로 혼합되는 수지 재료를 포함하는, 반도체 장치.
  6. 제 3 항에 있어서,
    상기 차광층은 상기 반도체 장치의 단면에서 볼 때 곡면을 가지는, 반도체 장치.
  7. 제 3 항에 있어서,
    상기 반도체 장치는 노트형의 퍼스널 컴퓨터, 휴대 정보 단말, 전자 서적, 휴대전화, 디지털 비디오 카메라, 및 텔레비전 장치로 구성되는 군으로부터 선택되는 것인, 반도체 장치.
KR1020197018489A 2010-07-02 2011-06-20 반도체 장치 KR102220873B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010152342 2010-07-02
JPJP-P-2010-152342 2010-07-02
PCT/JP2011/064601 WO2012002292A1 (en) 2010-07-02 2011-06-20 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137002603A Division KR101995851B1 (ko) 2010-07-02 2011-06-20 반도체 장치

Publications (2)

Publication Number Publication Date
KR20190077622A KR20190077622A (ko) 2019-07-03
KR102220873B1 true KR102220873B1 (ko) 2021-02-25

Family

ID=45399021

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137002603A KR101995851B1 (ko) 2010-07-02 2011-06-20 반도체 장치
KR1020197018489A KR102220873B1 (ko) 2010-07-02 2011-06-20 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137002603A KR101995851B1 (ko) 2010-07-02 2011-06-20 반도체 장치

Country Status (6)

Country Link
US (2) US8878173B2 (ko)
JP (4) JP5838051B2 (ko)
KR (2) KR101995851B1 (ko)
CN (3) CN107452630B (ko)
TW (2) TWI529934B (ko)
WO (1) WO2012002292A1 (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101801960B1 (ko) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
TWI498974B (zh) * 2012-03-03 2015-09-01 Chunghwa Picture Tubes Ltd 畫素結構的製作方法及畫素結構
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102751240B (zh) 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR101965167B1 (ko) * 2012-05-21 2019-04-03 엘지디스플레이 주식회사 액정표시장치
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
CN110581070B (zh) 2012-06-29 2022-12-20 株式会社半导体能源研究所 半导体装置
CN103579354B (zh) * 2012-07-25 2017-09-29 群康科技(深圳)有限公司 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
KR102100290B1 (ko) * 2012-08-14 2020-05-27 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시 장치
TWI644437B (zh) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI782259B (zh) * 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI624949B (zh) * 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9276125B2 (en) 2013-03-01 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102376226B1 (ko) * 2013-05-20 2022-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9343579B2 (en) * 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20210079411A (ko) 2013-06-27 2021-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI632688B (zh) * 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
DE112014004839T5 (de) * 2013-10-22 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102386362B1 (ko) * 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2016027608A (ja) * 2014-03-14 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
WO2015141777A1 (ja) * 2014-03-20 2015-09-24 シャープ株式会社 光検出装置
TWI772799B (zh) * 2014-05-09 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
KR102182828B1 (ko) * 2014-08-14 2020-11-26 엘지디스플레이 주식회사 유기발광표시패널
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
CN112436021A (zh) * 2015-02-04 2021-03-02 株式会社半导体能源研究所 半导体装置的制造方法
US9722092B2 (en) * 2015-02-25 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a stacked metal oxide
JP6662665B2 (ja) * 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6705810B2 (ja) * 2015-04-13 2020-06-03 株式会社半導体エネルギー研究所 半導体装置
CN105070729A (zh) * 2015-08-31 2015-11-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
KR102320483B1 (ko) * 2016-04-08 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9978879B2 (en) * 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102642016B1 (ko) * 2016-11-29 2024-02-28 엘지디스플레이 주식회사 반사 영역을 포함하는 디스플레이 장치
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN107910331B (zh) * 2017-11-17 2020-07-28 南方科技大学 非易失存储器单元及其制备方法
KR102451538B1 (ko) * 2017-12-05 2022-10-07 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
CN110911840B (zh) * 2018-09-14 2021-06-11 群创光电股份有限公司 天线装置
US10978563B2 (en) * 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11491469B2 (en) * 2020-03-31 2022-11-08 Toyota Research Institute, Inc. Kirigami derived metal catalysts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001291594A (ja) * 2000-04-07 2001-10-19 Canon Inc 導電性液晶素子
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4984446B2 (ja) * 2005-07-11 2012-07-25 大日本印刷株式会社 発光層、正孔注入層の形成方法およびそれらを用いた有機発光デバイスの製造方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
CN101278403B (zh) 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4179327B2 (ja) * 2006-01-31 2008-11-12 エプソンイメージングデバイス株式会社 液晶表示パネル
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5258277B2 (ja) * 2006-12-26 2013-08-07 株式会社半導体エネルギー研究所 液晶表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090077280A (ko) * 2008-01-10 2009-07-15 삼성전자주식회사 차광 부재용 수지 조성물 및 이를 포함하는 표시판
WO2009128961A2 (en) * 2008-01-15 2009-10-22 Stc.Unm High-frequency, thin-film liquid crystal thermal switches
JP2009224737A (ja) * 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101423970B1 (ko) * 2008-04-15 2014-08-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010047217A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI749283B (zh) * 2008-11-28 2021-12-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
WO2011052384A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ

Also Published As

Publication number Publication date
US20150053978A1 (en) 2015-02-26
TW201616657A (zh) 2016-05-01
KR20190077622A (ko) 2019-07-03
US20120001170A1 (en) 2012-01-05
US9449991B2 (en) 2016-09-20
US8878173B2 (en) 2014-11-04
JP5838051B2 (ja) 2015-12-24
JP2016034038A (ja) 2016-03-10
CN107452630B (zh) 2020-11-27
CN107195686B (zh) 2021-02-09
JP6532577B2 (ja) 2019-06-19
TWI612672B (zh) 2018-01-21
JP2017103480A (ja) 2017-06-08
CN102959713A (zh) 2013-03-06
JP6092987B2 (ja) 2017-03-08
WO2012002292A1 (en) 2012-01-05
CN107452630A (zh) 2017-12-08
CN102959713B (zh) 2017-05-10
CN107195686A (zh) 2017-09-22
KR20130030296A (ko) 2013-03-26
TWI529934B (zh) 2016-04-11
JP6360575B2 (ja) 2018-07-18
KR101995851B1 (ko) 2019-07-03
JP2018186279A (ja) 2018-11-22
JP2012033908A (ja) 2012-02-16
TW201205814A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
JP6532577B2 (ja) 半導体装置
JP6360224B2 (ja) 半導体装置
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法
KR101994909B1 (ko) 반도체 장치
KR102276768B1 (ko) 반도체 장치
KR102292523B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant