DE112016000607T5 - Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst - Google Patents

Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst Download PDF

Info

Publication number
DE112016000607T5
DE112016000607T5 DE112016000607.1T DE112016000607T DE112016000607T5 DE 112016000607 T5 DE112016000607 T5 DE 112016000607T5 DE 112016000607 T DE112016000607 T DE 112016000607T DE 112016000607 T5 DE112016000607 T5 DE 112016000607T5
Authority
DE
Germany
Prior art keywords
film
oxide semiconductor
oxide
semiconductor film
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016000607.1T
Other languages
English (en)
Inventor
Junichi Koezuka
Masami Jintyou
Kenichi Okazaki
Daisuke Kurosaki
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112016000607T5 publication Critical patent/DE112016000607T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

Ein Verfahren zum Herstellen einer sehr zuverlässigen Halbleitervorrichtung wird bereitgestellt. Das Verfahren umfasst die folgenden Schritte: Ausbilden eines Oxidhalbleiterfilms bei einer ersten Temperatur; Verarbeiten des Oxidhalbleiterfilms zu einer Inselform; Abscheiden eines Materials, das zu einer Source-Elektrode und einer Drain-Elektrode wird, durch ein Sputterverfahren, ohne einen Prozess bei einer Temperatur von höher als der ersten Temperatur durchzuführen; Verarbeiten des Materials, um die Source-Elektrode und die Drain-Elektrode auszubilden; Ausbilden eines isolierenden Schutzfilms und anschließendes Ausbilden eines ersten Barrierefilms; Hinzufügen von überschüssigem Sauerstoff oder Sauerstoffradikalen zu dem isolierenden Schutzfilm über den ersten Barrierefilm; Durchführen einer Wärmebehandlung bei einer zweiten Temperatur von niedriger als 400°C, um den überschüssigen Sauerstoff oder die Sauerstoffradikale in den Oxidhalbleiterfilm zu diffundieren; und Entfernen eines Teils des ersten Barrierefilms und eines Teils des isolierenden Schutzfilms durch Nassätzen und anschließendes Ausbilden eines zweiten Barrierefilms.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung, die einen Oxidhalbleiterfilm beinhaltet, und eine Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft ein Herstellungsverfahren einer Halbleitervorrichtung, die einen Oxidhalbleiterfilm beinhaltet.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Das technische Gebiet einer Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart ist, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Außerdem betrifft die vorliegende Erfindung einen Prozess, eine Maschine, eine Fertigung oder eine Materialzusammensetzung. Insbesondere betrifft eine Ausführungsform der vorliegende Erfindung eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, ein Ansteuerverfahren dafür oder ein Herstellungsverfahren dafür.
  • In dieser Beschreibung und dergleichen ist mit einer Halbleitervorrichtung im Allgemeinen eine Vorrichtung gemeint, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Bei einem Halbleiterelement, wie z. B. einem Transistor, einer Halbleiterschaltung, einer arithmetischen Vorrichtung und einer Speichervorrichtung handelt es sich jeweils um eine Ausführungsform einer Halbleitervorrichtung. Eine Abbildungsvorrichtung, eine Anzeigevorrichtung, eine Flüssigkristallanzeigevorrichtung, eine Licht emittierende Vorrichtung, eine elektro-optische Vorrichtung, eine Energieerzeugungsvorrichtung (darunter auch eine Dünnschichtsolarzelle, eine organische Dünnschichtsolarzelle und dergleichen) und ein elektronisches Gerät können eine Halbleitervorrichtung beinhalten.
  • Stand der Technik
  • Die Aufmerksamkeit konzentrierte sich auf eine Technik zum Herstellen eines Transistors unter Verwendung einer Halbleiterdünnschicht, die über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist (auch als Feldeffekttransistor (field-effect transistor, FET) oder Dünnschichttransistor (thin film transistor, TFT) bezeichnet). Derartige Transistoren werden in einer breiten Palette von elektronischen Geräten verwendet, wie z. B. einer integrierten Schaltung (integrated circuit, IC) und einer Bildanzeigevorrichtung (Anzeigevorrichtung). Ein Halbleitermaterial, typischerweise Silizium, ist als Material für eine Halbleiterdünnschicht weithin bekannt, die für einen Transistor verwendet werden kann. Als weiteres Material hat ein Oxidhalbleiter Aufmerksamkeit auf sich gezogen.
  • Eine sehr zuverlässige Halbleitervorrichtung, in der ein Transistor unter Verwendung eines Oxidhalbleiters stabile elektrische Eigenschaften aufweist, ist offenbart (siehe z. B. Patentdokument 1). In der Halbleitervorrichtung sind Oxidhalbleiterfilme mit unterschiedlichen Zusammensetzungen derart übereinander angeordnet, dass ein Oxidhalbleiterfilm, der eine große Menge an In enthält, auf der Kanalseite bereitgestellt ist und ein Oxidhalbleiterfilm, der eine große Menge an Stabilisatoren, wie z. B. Ga, enthält, auf der Rückkanalseite bereitgestellt ist.
  • [Referenz]
  • [Patentdokument]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2013-175715
  • Offenbarung der Erfindung
  • Ein Oxidhalbleiterfilm, der eine große Menge an In enthält, könnte eine kleine Energiebandlücke (Eg) (beispielsweise kleiner als 3,0 eV) aufweisen. Ein derartiger Oxidhalbleiterfilm mit einer kleinen Eg wird stärker von Licht beeinflusst als ein Oxidhalbleiterfilm mit einer großen Eg (beispielsweise größer als oder gleich 3,0 eV und kleiner als oder gleich 3,5 eV). Wenn beispielsweise ein Transistor, der einen Oxidhalbleiterfilm mit einer kleinen Eg enthält, einem Vorspannungs-Temperatur-Stresstest, bei dem eine negative Vorspannung angelegt und eine Lichtbestrahlung durchgeführt wird (negativen Gate-Vorspannungs-Temperatur-(gate bias temperature, GBT-)Stresstest mit Lichtbestrahlung) unterzogen wird, wird die Zuverlässigkeit des Transistors in einigen Fällen verringert.
  • Der negative GBT-Stresstest mit Lichtbestrahlung ist eine Art von beschleunigtem Test und kann in kurzer Zeit eine durch langfristige Verwendung verursachte Veränderung der Eigenschaften von Transistoren, die einer Lichtbestrahlung ausgesetzt werden, auswerten. Insbesondere ist der Betrag der Veränderung zwischen der Schwellenspannung (ΔVth) des Transistors vor einem negativen GBT-Stresstest mit Lichtbestrahlung und derjenigen danach ein wichtiger Indikator zum Untersuchen der Zuverlässigkeit des Transistors. Je geringer der Betrag der Veränderung zwischen der Schwellenspannung (ΔVth) des Transistors vor dem negativen GBT-Stresstest mit Lichtbestrahlung und derjenigen danach ist, desto höher ist die Zuverlässigkeit des Transistors.
  • In dem Fall, in dem ein Glassubstrat zum Herstellen einer Halbleitervorrichtung verwendet wird, die einen Oxidhalbleiterfilm umfasst, könnte das Glassubstrat verzerrt werden, wenn die Prozesstemperatur hoch ist. Ein Glassubstrat wird insbesondere dann wahrnehmbar verzerrt, wenn es eine der folgenden Größen aufweist: die sechste Generation (1500 mm × 1850 mm), die siebte Generation (1870 mm × 2200 mm), die achte Generation (2200 mm × 2400 mm), die neunte Generation (2400 mm × 2800 mm) und die zehnte Generation (2950 mm × 3400 mm). Demzufolge sollte die Temperatur in dem Prozess zum Herstellen der Halbleitervorrichtung niedrig sein.
  • In Anbetracht des Vorstehenden ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, eine Veränderung der elektrischen Eigenschaften zu unterdrücken und die Zuverlässigkeit eines Transistors zu verbessern, der einen Oxidhalbleiterfilm mit einer großen Menge an In enthält. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Verfahren zum Herstellen einer neuartigen Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Verfahren zum Herstellen einer sehr zuverlässigen Halbleitervorrichtung bei relativ niedriger Temperatur bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Verfahren zum Herstellen einer neuartigen Anzeigevorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung der vorstehenden Aufgaben das Vorhandensein weiterer Aufgaben nicht beeinträchtigt. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, sämtliche Aufgaben zu erfüllen. Andere Aufgaben als die vorstehenden Aufgaben werden aus der Erläuterung der Beschreibung und dergleichen ersichtlich und können davon abgeleitet werden.
  • Bei einer Ausführungsform der vorliegenden Erfindung handelt es sich um ein Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: Ausbilden eines Oxidhalbleiterfilms bei einer ersten Temperatur; anschließendes Verarbeiten des Oxidhalbleiterfilms zu einer Inselform; anschließendes Abscheiden eines Materials, das zu einer Source-Elektrode und einer Drain-Elektrode wird, durch ein Sputterverfahren, ohne einen Prozesses bei einer Temperatur von höher als der ersten Temperatur durchzuführen; Verarbeiten des Materials, um die Source-Elektrode und die Drain-Elektrode auszubilden; anschließendes Ausbilden eines ersten isolierenden Schutzfilms und/oder eines zweiten isolierenden Schutzfilms und anschließendes Ausbilden eines ersten Barrierefilms; Hinzufügen von überschüssigem Sauerstoff oder eines Sauerstoffradikals zu dem zweiten isolierenden Schutzfilm über den ersten Barrierefilm; Durchführen einer Wärmebehandlung bei einer zweiten Temperatur von niedriger als 400°C, um den überschüssigen Sauerstoff oder das Sauerstoffradikal in den Oxidhalbleiterfilm zu diffundieren; und Entfernen des ersten Barrierefilms oder eines Teils des ersten Barrierefilms sowie eines Teils des zweiten isolierenden Schutzfilms durch Nassätzen und anschließendes Ausbilden eines zweiten Barrierefilms.
  • Bei der vorstehenden Ausführungsform ist der erste Barrierefilm vorzugsweise ein Indiumzinnoxidfilm, ein Indiumzinnsiliziumoxidfilm oder ein Indiumoxidfilm.
  • Bei der vorstehenden Ausführungsform ist der zweite Barrierefilm vorzugsweise ein Siliziumnitridoxidfilm oder ein Siliziumnitridfilm.
  • Bei einer weiteren Ausführungsform der vorliegenden Erfindung handelt es sich um ein Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: Ausbilden eines Oxidhalbleiterfilms bei einer ersten Temperatur; anschließendes Verarbeiten des Oxidhalbleiterfilms zu einer Inselform; anschließendes Abscheiden eines Materials, das zu einer Source-Elektrode und einer Drain-Elektrode wird, durch ein Sputterverfahren, ohne einen Prozess bei einer Temperatur von höher als der ersten Temperatur durchzuführen; Verarbeiten des Materials, um die Source-Elektrode und die Drain-Elektrode auszubilden; anschließendes Ausbilden eines ersten isolierenden Schutzfilms und/oder eines zweiten isolierenden Schutzfilms und anschließendes Ausbilden eines Metalloxidfilms als ersten Barrierefilm durch ein Sputterverfahren, um überschüssigen Sauerstoff oder ein Sauerstoffradikal zu dem zweiten isolierenden Schutzfilm hinzuzufügen; und Durchführen einer Wärmebehandlung bei einer zweiten Temperatur von niedriger als 400°C, um den überschüssigen Sauerstoff oder das Sauerstoffradikal in den Oxidhalbleiterfilm zu diffundieren.
  • Bei der vorstehenden Ausführungsform ist der Metalloxidfilm vorzugsweise ein Aluminiumoxidfilm, ein Hafniumoxidfilm oder ein Yttriumoxidfilm.
  • Bei der vorstehenden Ausführungsform weist der Oxidhalbleiterfilm vorzugsweise eine mehrschichtige Struktur aus einem ersten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M (Aluminium, Gallium, Yttrium oder Zinn):Zn = 4:α1(1,5 ≤ α1 ≤ 2,5):α2(2,5 ≤ α2 ≤ 3,5) und einem zweiten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M:Zn = 1:β1(0,8 ≤ β1 ≤ 1,2):β2(0,8 ≤ β2 ≤ 1,2) auf.
  • Bei der vorstehenden Ausführungsform umfasst der Oxidhalbleiterfilm vorzugsweise einen CAAC-OS.
  • Bei der vorstehenden Ausführungsform ist die zweite Temperatur vorzugsweise niedriger als 375°C. Bei der vorstehenden Ausführungsform ist die zweite Temperatur vorzugsweise höher als oder gleich 340°C und niedriger als oder gleich 360°C.
  • Bei einer weiteren Ausführungsform der vorliegenden Erfindung handelt es sich um ein Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: Ausbilden eines Oxidhalbleiterfilms bei einer ersten Temperatur; Verarbeiten des Oxidhalbleiterfilms zu einer Inselform; Abscheiden eines Materials, das zu einer Source-Elektrode und einer Drain-Elektrode wird, durch ein Sputterverfahren über dem Oxidhalbleiterfilm; Verarbeiten des Materials, um die Source-Elektrode und die Drain-Elektrode auszubilden; Ausbilden eines ersten isolierenden Schutzfilms und eines zweiten isolierenden Schutzfilms über dem Oxidhalbleiterfilm, der Source-Elektrode und der Drain-Elektrode; Erwärmen des ersten isolierenden Schutzfilms und des zweiten isolierenden Schutzfilms bei einer zweiten Temperatur von höher als der ersten Temperatur; Ausbilden eines ersten Barrierefilms über dem zweiten isolierenden Schutzfilm; Hinzufügen von überschüssigem Sauerstoff oder eines Sauerstoffradikals zu dem zweiten isolierenden Schutzfilm über den ersten Barrierefilm; Entfernen eines Teils des ersten Barrierefilms und eines Teils des zweiten isolierenden Schutzfilms durch Nassätzen; und Ausbilden eines zweiten Barrierefilms über dem zweiten isolierenden Schutzfilm bei einer dritten Temperatur von höher als der ersten Temperatur. Die zweite Temperatur und/oder die dritte Temperatur sind/ist die höchsten/höchste in einem Prozess der Schritte.
  • Bei der vorstehenden Ausführungsform weist der Oxidhalbleiterfilm vorzugsweise eine mehrschichtige Struktur aus einem ersten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M (Aluminium, Gallium, Yttrium oder Zinn):Zn = 4:α1(1,5 ≤ α1 ≤ 2,5):α2(2,5 α2 ≤ 3,5) und einem zweiten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M:Zn = 1:β1(0,8 ≤ β1 ≤ 1,2):β2(0,8 ≤ β2 ≤ 1,2) auf.
  • Bei der vorstehenden Ausführungsform umfasst der Oxidhalbleiterfilm vorzugsweise einen Kristallteil, und der Kristallteil weist vorzugsweise eine Ausrichtung bezüglich der c-Achse auf.
  • Bei der vorstehenden Ausführungsform ist die erste Temperatur vorzugsweise niedriger als 340°C. Bei der vorstehenden Ausführungsform ist die erste Temperatur vorzugsweise höher als oder gleich 100°C und niedriger als oder gleich 200°C.
  • Bei der vorstehenden Ausführungsform ist die zweite Temperatur vorzugsweise niedriger als 375°C. Bei der vorstehenden Ausführungsform ist die zweite Temperatur vorzugsweise höher als oder gleich 340°C und niedriger als oder gleich 360°C.
  • Bei einer weiteren Ausführungsform der vorliegenden Erfindung handelt es sich um ein Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: Ausbilden eines Oxidhalbleiterfilms bei einer ersten Temperatur; Verarbeiten des Oxidhalbleiterfilms zu einer Inselform; Abscheiden eines Materials, das zu einer Source-Elektrode und einer Drain-Elektrode wird, durch ein Sputterverfahren über dem Oxidhalbleiterfilm; Verarbeiten des Materials, um die Source-Elektrode und die Drain-Elektrode auszubilden; Ausbilden eines ersten isolierenden Schutzfilms und eines zweiten isolierenden Schutzfilms über dem Oxidhalbleiterfilm, der Source-Elektrode und der Drain-Elektrode; Erwärmen des ersten isolierenden Schutzfilms und des zweiten isolierenden Schutzfilms bei einer zweiten Temperatur von höher als der ersten Temperatur; Ausbilden eines Metalloxidfilms über dem zweiten isolierenden Schutzfilm, um überschüssigen Sauerstoff oder ein Sauerstoffradikal zu dem zweiten isolierenden Schutzfilm hinzuzufügen; und Erwärmen des zweiten isolierenden Schutzfilms bei einer dritten Temperatur von höher als der ersten Temperatur, um den überschüssigen Sauerstoff oder das Sauerstoffradikal in den Oxidhalbleiterfilm zu diffundieren. Die zweite Temperatur und/oder die dritte Temperatur sind/ist die höchsten/höchste in einem Prozess der Schritte.
  • Bei einer weiteren Ausführungsform der vorliegenden Erfindung handelt es sich um ein Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: Ausbilden eines Oxidhalbleiterfilms bei einer ersten Temperatur; Verarbeiten des Oxidhalbleiterfilms zu einer Inselform; Abscheiden eines Materials, das zu einer Source-Elektrode und einer Drain-Elektrode wird, durch ein Sputterverfahren über dem Oxidhalbleiterfilm; Verarbeiten des Materials, um die Source-Elektrode und die Drain-Elektrode auszubilden; Ausbilden eines ersten isolierenden Schutzfilms und eines zweiten isolierenden Schutzfilms über dem Oxidhalbleiterfilm, der Source-Elektrode und der Drain-Elektrode; Erwärmen des ersten isolierenden Schutzfilms und des zweiten isolierenden Schutzfilms bei einer zweiten Temperatur von höher als der ersten Temperatur; und Ausbilden eines Metalloxidfilms über dem zweiten isolierenden Schutzfilm bei einer dritten Temperatur von höher als der ersten Temperatur, um überschüssigen Sauerstoff oder ein Sauerstoffradikal zu dem zweiten isolierenden Schutzfilm hinzuzufügen und Sauerstoff, den überschüssigen Sauerstoff oder das Sauerstoffradikal in dem zweiten isolierenden Schutzfilm in den Oxidhalbleiterfilm zu diffundieren. Die zweite Temperatur und/oder die dritte Temperatur sind/ist die höchsten/höchste in einem Prozess der Schritte.
  • Bei der vorstehenden Ausführungsform ist der Metalloxidfilm vorzugsweise ein Aluminiumoxidfilm, ein Hafniumoxidfilm oder ein Yttriumoxidfilm.
  • Bei der vorstehenden Ausführungsform weist der Oxidhalbleiterfilm vorzugsweise eine mehrschichtige Struktur aus einem ersten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M (Aluminium, Gallium, Yttrium oder Zinn):Zn = 4:α1(1,5 ≤ α1 ≤ 2,5):α2(2,5 ≤ α2 ≤ 3,5) und einem zweiten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M:Zn = 1:β1(0,8 ≤ β1 ≤ 1,2):β2(0,8 ≤ β2 ≤ 1,2) auf.
  • Bei der vorstehenden Ausführungsform umfasst der Oxidhalbleiterfilm vorzugsweise einen Kristallteil, und der Kristallteil weist vorzugsweise eine Ausrichtung bezüglich der c-Achse auf.
  • Bei der vorstehenden Ausführungsform ist die erste Temperatur vorzugsweise niedriger als 340°C. Bei der vorstehenden Ausführungsform ist die erste Temperatur vorzugsweise höher als oder gleich 100°C und niedriger als oder gleich 200°C.
  • Bei der vorstehenden Ausführungsform sind/ist die zweite Temperatur und/oder die dritte Temperatur vorzugsweise niedriger als 375°C. Bei der vorstehenden Ausführungsform sind/ist die zweite Temperatur und/oder die dritte Temperatur vorzugsweise höher als oder gleich 340°C und niedriger als oder gleich 360°C.
  • Entsprechend einer Ausführungsform der vorliegenden Erfindung können eine Veränderung der elektrischen Eigenschaften unterdrückt und die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden, bei der ein Transistor verwendet wird, der einen Oxidhalbleiter enthält. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine neuartige Halbleitervorrichtung bereitgestellt werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Verfahren zum Herstellen einer neuartigen Halbleitervorrichtung bereitgestellt werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann ein Verfahren zum Herstellen einer sehr zuverlässigen Halbleitervorrichtung bei relativ niedriger Temperatur bereitgestellt werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine neuartige Anzeigevorrichtung bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibung dieser Effekte das Vorhandensein weiterer Effekte nicht beeinträchtigt. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, sämtliche der vorstehend aufgeführten Effekte zu erzielen. Andere Effekte werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Kurze Beschreibung der Zeichnungen
  • 1A bis 1C sind Querschnittsansichten, die ein Beispiel eines Herstellungsprozesses einer Halbleitervorrichtung darstellen.
  • 2A bis 2C sind Querschnittsansichten, die ein Beispiel eines Herstellungsprozesses einer Halbleitervorrichtung darstellen.
  • 3A bis 3C sind Querschnittsansichten, die ein Beispiel eines Herstellungsprozesses einer Halbleitervorrichtung darstellen.
  • 4A bis 4C sind Querschnittsansichten, die ein Beispiel eines Herstellungsprozesses einer Halbleitervorrichtung darstellen.
  • 5A bis 5C sind Querschnittsansichten, die ein Beispiel eines Herstellungsprozesses einer Halbleitervorrichtung darstellen, und Querschnittsansichten und eine Draufsicht auf eine Ausführungsform einer Halbleitervorrichtung.
  • 6A und 6B sind eine Draufsicht und Querschnittsansichten, die eine Ausführungsform einer Halbleitervorrichtung darstellen.
  • 7A bis 7C sind Querschnittsansichten, die ein Beispiel eines Herstellungsprozesses einer Halbleitervorrichtung darstellen.
  • 8 zeigt eine Bandstruktur.
  • 9A und 9B sind Querschnittsansichten, die Ausführungsformen einer Halbleitervorrichtung darstellen.
  • 10A bis 10D sind Cs-korrigierte hochauflösende TEM-Bilder eines Querschnitts eines CAAC-OS und eine schematische Querschnittsansicht eines CAAC-OS.
  • 11A bis 11D sind Cs-korrigierte hochauflösende TEM-Bilder einer Ebene eines CAAC-OS.
  • 12A bis 12C zeigen Strukturanalysen eines CAAC-OS und eines einkristallinen Oxidhalbleiters durch XRD.
  • 13A und 13B zeigen Elektronenbeugungsbilder eines CAAC-OS.
  • 14 zeigt Veränderungen in Kristallteilen von In-Ga-Zn-Oxiden, die einer Elektronenbestrahlung ausgesetzt waren.
  • 15A und 15B sind schematische Ansichten, die Abscheidungsmodelle eines CAAC-OS und eines nc-OS zeigen.
  • 16A bis 16C zeigen einen InGaZnO4-Kristall und ein Pellet.
  • 17A bis 17D sind schematische Ansichten, die ein Abscheidungsmodell eines CAAC-OS zeigen.
  • 18 ist eine Draufsicht, die eine Ausführungsform einer Anzeigevorrichtung darstellt.
  • 19 ist eine Querschnittsansicht, die eine Ausführungsform einer Anzeigevorrichtung darstellt.
  • 20 ist eine Querschnittsansicht, die eine Ausführungsform einer Anzeigevorrichtung darstellt.
  • 21A bis 21C sind ein Blockdiagramm und Schaltpläne, die eine Anzeigevorrichtung darstellen.
  • 22 stellt ein Anzeigemodul dar.
  • 23A bis 23G stellen elektronische Geräte dar.
  • 24 stellt eine Schaltungskonfiguration einer Halbleitervorrichtung dar.
  • 25A bis 25C zeigen Id-Vg-Eigenschaften von Transistoren eines Beispiels.
  • Beste Methode zum Durchführen der Erfindung
  • Nachfolgend werden Ausführungsformen unter Bezugnahme auf die Zeichnungen beschrieben. Die Ausführungsformen können in verschiedenen Modi implementiert werden. Es ist für Fachleute leicht verständlich, dass Modi und Details auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Deshalb sollte die vorliegende Erfindung nicht als auf die nachfolgende Beschreibung der Ausführungsformen beschränkt angesehen werden.
  • In den Zeichnungen ist die Größe, die Schichtdicke oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb sind Ausführungsformen der vorliegenden Erfindung nicht auf ein solches Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf Formen oder Werte, welche in den Zeichnungen gezeigt sind, beschränkt sind.
  • Es sei angemerkt, dass in dieser Beschreibung Ordnungszahlen, wie z. B. „erste”, „zweite” und „dritte”, verwendet werden, um eine Verwechslung zwischen Komponenten zu vermeiden, und die Begriffe die Komponenten in ihrer Anzahl nicht einschränken.
  • Es sei angemerkt, dass in dieser Beschreibung Begriffe zur Erläuterung der Anordnung, wie z. B. „über”, „oberhalb”, „unter” und „unterhalb”, der Einfachheit halber beim Beschreiben einer Positionsbeziehung zwischen Komponenten anhand von Zeichnungen verwendet werden. Die Positionsbeziehung zwischen Komponenten wird ferner je nach Bedarf entsprechend einer Richtung angepasst, in der eine jeweilige Komponente beschrieben wird. Deshalb ist die Positionsbeziehung nicht auf die Begriffe in dieser Beschreibung beschränkt und kann je nach Umständen angemessen mit einem anderen Begriff erklärt werden.
  • In dieser Beschreibung und dergleichen ist ein Transistor ein Element, das mindestens drei Anschlüsse aufweist: ein Gate, einen Drain und eine Source. Der Transistor umfasst einen Kanalbereich zwischen dem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und der Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode), und ein Strom kann durch den Drain, den Kanalbereich und die Source fließen. Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Kanalbereich einen Bereich bezeichnet, durch den Strom hauptsächlich fließt.
  • Des Weiteren können, wenn beispielsweise Transistoren mit unterschiedlichen Polaritäten verwendet werden oder wenn eine Stromflussrichtung beim Betrieb der Schaltung geändert wird, die Funktionen einer Source und eines Drains miteinander vertauscht werden. Deshalb können die Begriffe „Source” und „Drain” in dieser Beschreibung und dergleichen gegeneinander ausgetauscht werden.
  • Es sei angemerkt, dass der Ausdruck „elektrisch verbunden” in dieser Beschreibung und dergleichen den Fall mit einschließt, in dem Komponenten über ein „Objekt mit einer elektrischen Funktion” verbunden sind. Es gibt keine besondere Beschränkung hinsichtlich eines „Objekts mit einer elektrischen Funktion”, solange zwischen Komponenten, die über das Objekt verbunden sind, elektrische Signale gesendet und empfangen werden können. Beispiele für ein „Objekt mit einer elektrischen Funktion” umfassen neben einer Elektrode und einer Leitung ein Schaltelement, wie z. B. einen Transistor, einen Widerstand, eine Spule, einen Kondensator und Elemente mit verschiedenen Funktionen.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen mit einem „Siliziumoxynitridfilm” ein Film gemeint ist, bei dem der Anteil von Sauerstoff höher ist als derjenige von Stickstoff, und dass mit einem „Siliziumnitridoxidfilm” ein Film gemeint ist, bei dem der Anteil von Stickstoff höher ist als derjenige von Sauerstoff.
  • Beim Beschreiben von Strukturen der Erfindung anhand der Zeichnungen in dieser Beschreibung und dergleichen werden für die gleichen Abschnitte in verschiedenen Zeichnungen dieselben Bezugszeichen gemeinsam verwendet.
  • In dieser Beschreibung und dergleichen deutet der Begriff „parallel” darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich –10° und kleiner als oder gleich 10° ist, und er umfasst daher auch den Fall, in dem der Winkel größer als oder gleich –5° und kleiner als oder gleich 5° ist. Der Begriff „im Wesentlichen parallel” deutet darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich –30° und kleiner als oder gleich 30° ist. Außerdem deutet der Begriff „senkrecht” darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich –80° und kleiner als oder gleich 100° ist, und er umfasst daher auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist. Der Begriff „im Wesentlichen senkrecht” deutet darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 60° und kleiner als oder gleich 120° ist.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film” und „Schicht” je nach Sachlage untereinander ausgetauscht werden. Beispielsweise kann in einigen Fällen der Begriff „leitende Schicht” durch den Begriff „leitender Film” ersetzt werden. Es kann auch der Begriff „isolierender Film” in einigen Fällen durch den Begriff „isolierende Schicht” ersetzt werden.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform werden eine Halbleitervorrichtung, die eine Ausführungsform der vorliegenden Erfindung ist, und ein Herstellungsverfahren der Halbleitervorrichtung anhand von 1A bis 1C, 2A bis 2C, 3A bis 3C, 4A bis 4C, 5A bis 5C, 6A und 6B, 7A bis 7C, 8 sowie 9A und 9B beschrieben.
  • <Strukturbeispiel 1 der Halbleitervorrichtung>
  • 5C ist eine Draufsicht auf einen Transistor 100, bei dem es sich um eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung handelt. 5B ist eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 in 5C und eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 in 5C. Es sei angemerkt, dass 1A bis 1C, 2A bis 2C, 3A bis 3C, 4A bis 4C und 5A Querschnittsansichten sind, die einen Herstellungsprozess des Transistors 100 in 5B darstellen. 1A bis 1C, 2A bis 2C, 3A bis 3C, 4A bis 4C sowie 5A und 5B stellen jeweils eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 und eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 auf der linken bzw. der rechten Seite dar.
  • Es sei angemerkt, dass in 5C einige Komponenten des Transistors 100 (z. B. ein isolierender Film, der als Gate-Isolierfilm dient) nicht dargestellt werden, um Komplexität zu vermeiden. Die Richtung der Strichpunktlinie X1-X2 kann als Kanallängsrichtung bezeichnet werden, und die Richtung der Strichpunktlinie Y1-Y2 kann als Kanalbreitenrichtung bezeichnet werden. In Draufsichten auf die nachfolgend beschriebenen Transistoren werden wie in 5C in einigen Fällen einige Komponenten nicht dargestellt.
  • Der Transistor 100 umfasst einen leitenden Film 104, der als Gate-Elektrode dient, über einem Substrat 102, einen isolierenden Film 106 über dem Substrat 102 und dem leitenden Film 104, einen isolierenden Film 107 über dem isolierenden Film 106, einen Oxidhalbleiterfilm 108 über dem isolierenden Film 107, einen leitenden Film 112a, der als Source-Elektrode dient und elektrisch mit dem Oxidhalbleiterfilm 108 verbunden ist, und einen leitenden Film 112b, der als Drain-Elektrode dient und elektrisch mit dem Oxidhalbleiterfilm 108 verbunden ist. Über dem Transistor 100, genauer gesagt, über den leitenden Filmen 112a und 112b und dem Oxidhalbleiterfilm 108, sind isolierende Filme 114, 116 und 118 bereitgestellt. Die isolierenden Filme 114, 116 und 118 dienen als isolierende Schutzfilme des Transistors 100. Die isolierenden Filme 114, 116 und 118 werden jeweils auch als erster isolierender Schutzfilm, als zweiter isolierender Schutzfilm und als dritter isolierender Schutzfilm bezeichnet.
  • Der Oxidhalbleiterfilm 108 beinhaltet einen ersten Oxidhalbleiterfilm 108a auf der Seite des leitenden Films 104 und einen zweiten Oxidhalbleiterfilm 108b über dem ersten Oxidhalbleiterfilm 108a. Es sei angemerkt, dass der leitende Film 104 als Gate-Elektrode dient. Ferner dienen die isolierenden Filme 106 und 107 als Gate-Isolierfilme des Transistors 100.
  • Für den Oxidhalbleiterfilm 108 kann ein In-M-(M ist Aluminium, Gallium, Yttrium oder Zinn)Oxid oder ein In-M-Zn-Oxid verwendet werden. Insbesondere wird vorzugsweise ein In-M-Zn-Oxid für den Oxidhalbleiterfilm 108 verwendet.
  • Der erste Oxidhalbleiterfilm 108a weist vorzugsweise ein Atomverhältnis von In:M:Zn = 4:α1(1,5 ≤ α1 ≤ 2,5):α2(2,5 ≤ α2 ≤ 3,5) auf. Der zweite Oxidhalbleiterfilm 108b weist vorzugsweise ein Atomverhältnis von In:M:Zn = 1:β1(0,8 ≤ β1 ≤ 1,2):β2(0,8 ≤ β2 ≤ 1,2) auf.
  • Wenn der erste Oxidhalbleiterfilm 108a das vorstehende Atomverhältnis aufweist, d. h. eine Zusammensetzung aufweist, bei der der Atomanteil von In höher als derjenige von M ist, kann die Feldeffektbeweglichkeit (auch einfach als Mobilität oder μFE bezeichnet) des Transistors 100 verbessert werden. Insbesondere kann die Feldeffektbeweglichkeit des Transistors 100 10 cm2/Vs, bevorzugt 30 cm2/Vs, überschreiten.
  • Zum Beispiel ermöglicht die Verwendung des Transistors mit einer hohen Feldeffektbeweglichkeit für einen Gate-Treiber, der ein Gate-Signal erzeugt (insbesondere ein Demultiplexer, der mit einem Ausgangsanschluss eines Schieberegisters verbunden ist, das in einem Gate-Treiber enthalten ist), dass eine Halbleitervorrichtung oder eine Anzeigevorrichtung einen schmalen Rahmen aufweist.
  • Es sei angemerkt, dass dann, wenn der erste Oxidhalbleiterfilm 108a eine Zusammensetzung aufweist, bei der der Atomanteil von In höher als derjenige von M ist, die elektrischen Eigenschaften des Transistors 100 leicht durch Lichtbestrahlung verändert werden. Jedoch ist in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung der zweite Oxidhalbleiterfilm 108b über dem ersten Oxidhalbleiterfilm 108a ausgebildet. Der Atomanteil von In in dem zweiten Oxidhalbleiterfilm 108b ist niedriger als derjenige in dem ersten Oxidhalbleiterfilm 108a, und somit weist der zweite Oxidhalbleiterfilm 108b eine größere Eg als der erste Oxidhalbleiterfilm 108a auf. Daher weist der Oxidhalbleiterfilm 108, der eine mehrschichtige Struktur aus dem ersten Oxidhalbleiterfilm 108a und dem zweiten Oxidhalbleiterfilm 108b aufweist, einen hohen Widerstand gegenüber einem negativen Vorspannungs-Stresstest mit Lichtbestrahlung auf.
  • Die Menge des von dem Oxidhalbleiterfilm 108 absorbierten Lichts, der die vorstehende mehrschichtige Struktur aufweist, kann während der Lichtbestrahlung verringert werden. Dadurch kann eine Veränderung der elektrischen Eigenschaften des Transistors 100 infolge einer Lichtbestrahlung verringert werden.
  • Wenn Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108 gebildet wird, der in dem Transistor 100 enthalten ist, entstehen Elektronen, die als Ladungsträger dienen; folglich ist der Transistor 100 tendenziell selbstleitend. Es sei angemerkt, dass ein selbstleitender Transistor einen Transistor bezeichnet, in dem ein Strom (z. B. ein Strom zwischen einem Drain und einer Source (Ids)) bei einer Gate-Spannung Vg von 0 V fließt. Daher ist es für stabile Transistoreigenschaften wichtig, Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108, insbesondere Sauerstofffehlstellen in dem ersten Oxidhalbleiterfilm 108a, zu verringern. Bei der Struktur des Transistors einer Ausführungsform der vorliegenden Erfindung wird überschüssiger Sauerstoff in einen isolierenden Film über dem Oxidhalbleiterfilm 108, hier den isolierenden Film 114 und/oder den isolierenden Film 116 über dem Oxidhalbleiterfilm 108, eingeführt, so dass Sauerstoff aus dem isolierenden Film 114 und/oder dem isolierenden 116 in den Oxidhalbleiterfilm 108 wandert, um Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108, insbesondere in dem ersten Oxidhalbleiterfilm 108a, zu füllen. Alternativ wird während der Ausbildung eines ersten Barrierefilms, der über dem isolierenden Film 116 ausgebildet wird, überschüssiger Sauerstoff in den isolierenden Film 116 eingeführt, so dass der Sauerstoff aus dem isolierenden Film 116 zu dem Oxidhalbleiterfilm 108 wandert, um Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108, insbesondere in dem ersten Oxidhalbleiterfilm 108a, zu füllen.
  • Die isolierenden Filme 114 und 116 umfassen vorzugsweise jeweils einen Bereich, der Sauerstoff im Überschuss gegenüber der stöchiometrischen Zusammensetzung enthält (Bereich mit überschüssigem Sauerstoff). Mit anderen Worten: Es handelt sich bei den isolierenden Filmen 114 und 116 um isolierende Filme, die zum Freisetzen von Sauerstoff in der Lage sind. Es sei angemerkt, dass der Bereich mit überschüssigem Sauerstoff in den isolierenden Filmen 114 und 116 beispielsweise derart ausgebildet wird, dass Sauerstoff nach dem Abscheiden in die isolierenden Filme 114 und 116 eingebracht wird. Als Verfahren zum Einführen von Sauerstoff kann ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasmaimmersions-Ionenimplantationsverfahren, eine Plasmabehandlung oder dergleichen eingesetzt werden.
  • Um die Sauerstofffehlstellen in dem ersten Oxidhalbleiterfilm 108a zu füllen, weist ein Kanalbereich in dem zweiten Oxidhalbleiterfilm 108b und seine nähere Umgebung vorzugsweise eine kleine Dicke auf. Beispielsweise ist die Dicke des Kanalbereichs in dem zweiten Oxidhalbleiterfilm 108b und seiner nähere Umgebung vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 20 nm, stärker bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 10 nm.
  • Um die Sauerstofffehlstellen in dem ersten Oxidhalbleiterfilm 108a zu füllen, weist der zweite Oxidhalbleiterfilm 108b vorzugsweise eine hohe Sauerstoffdurchlässigkeit auf. Wenn der zweite Oxidhalbleiterfilm 108b eine hohe Sauerstoffdurchlässigkeit aufweist, kann überschüssiger Sauerstoff in den isolierenden Filmen 114 und 116 vorteilhaft in den ersten Oxidhalbleiterfilm 108a diffundiert werden.
  • Wie vorstehend beschrieben, weist ein Oxidhalbleiterfilm in einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung eine mehrschichtige Struktur auf und enthält ein isolierender Film in Kontakt mit dem Oxidhalbleiterfilm überschüssigen Sauerstoff; somit kann die Zuverlässigkeit der Halbleitervorrichtung hoch sein. Des Weiteren kann die Temperatur während des Herstellungsprozesses der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung niedrig sein (typischerweise niedriger als 400°C oder niedriger als 375°C (vorzugsweise höher als oder gleich 340°C und niedriger als oder gleich 360°C)). Es sei angemerkt, dass der Herstellungsprozess der Halbleitervorrichtung später beschrieben wird.
  • Nachfolgend werden weitere Komponenten der Halbleitervorrichtung dieser Ausführungsform im Detail beschrieben.
  • <Substrat>
  • Es gibt keine besondere Beschränkung hinsichtlich eines Materials und dergleichen des Substrats 102, solange das Material eine Wärmebeständigkeit aufweist, die hoch genug ist, um mindestens einer Wärmebehandlung standzuhalten, die später durchgeführt wird. Beispielsweise kann als Substrat 102 ein Glassubstrat, ein Keramiksubstrat, ein Quarzsubstrat, ein Saphirsubstrat oder dergleichen verwendet werden. Alternativ können als Substrat 102 ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium, Siliziumkarbid oder dergleichen, ein Verbundhalbleitersubstrat aus Siliziumgermanium oder dergleichen, ein SOI-Substrat oder dergleichen verwendet werden. Als weitere Alternative kann ein beliebiges dieser Substrate, das mit einem Halbleiterelement bereitgestellt ist, als Substrat 102 verwendet werden. Wenn ein Glassubstrat als Substrat 102 verwendet wird, kann ein Glassubstrat mit einer der folgenden Größen verwendet werden: die sechste Generation, die siebte Generation, die achte Generation, die neunte Generation und die zehnte Generation. Somit kann eine große Anzeigevorrichtung hergestellt werden. Ein derartig großes Substrat wird vorzugsweise verwendet, da dadurch die Herstellungskosten verringert werden können.
  • Alternativ kann ein flexibles Substrat als Substrat 102 verwendet werden, und der Transistor 100 kann direkt auf dem flexiblen Substrat bereitgestellt werden. Alternativ kann eine Trennschicht zwischen dem Substrat 102 und dem Transistor 100 angeordnet werden. Die Trennschicht kann verwendet werden, wenn ein Teil der Halbleitervorrichtung oder die gesamte Halbleitervorrichtung, die über der Trennschicht ausgebildet ist, von dem Substrat 102 getrennt und auf ein anderes Substrat übertragen wird. In einem derartigen Fall kann der Transistor 100 auf ein Substrat mit einer niedrigen Wärmebeständigkeit oder auf ein flexibles Substrat übertragen werden.
  • <Leitender Film, der als Gate-Elektrode und Source- und Drain-Elektrode dient>
  • Der leitende Film 104, der als Gate-Elektrode dient, der leitende Film 112a, der als Source-Elektrode dient, und der leitende Film 112b, der als Drain-Elektrode dient, können jeweils unter Verwendung eines Metallelements, das aus Chrom (Cr), Kupfer (Cu), Aluminium (Al), Gold (Au), Silber (Ag), Zink (Zn), Molybdän (Mo), Tantal (Ta), Titan (Ti), Wolfram (W), Mangan (Mn), Nickel (Ni), Eisen (Fe) und Kobalt (Co) ausgewählt wird, einer Legierung, die ein beliebiges dieser Metallelemente als ihre Komponente enthält, einer Legierung, bei der beliebige dieser Metallelemente kombiniert werden, oder dergleichen ausgebildet werden.
  • Die leitenden Filme 104, 112a und 112b können ferner eine einschichtige Struktur oder eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen. Zum Beispiel können die folgenden Strukturen angegeben werden: eine einschichtige Struktur eines Silizium enthaltenden Aluminiumfilms, eine zweischichtige Struktur, bei der ein Titanfilm über einem Aluminiumfilm geschichtet ist, eine zweischichtige Struktur, bei der ein Titanfilm über einem Titannitridfilm geschichtet ist, eine zweischichtige Struktur, bei der ein Wolframfilm über einem Titannitridfilm geschichtet ist, eine zweischichtige Struktur, bei der ein Wolframfilm über einem Tantalnitridfilm oder einem Wolframnitridfilm geschichtet ist, eine dreischichtige Struktur, bei der ein Titanfilm, ein Aluminiumfilm und ein Titanfilm in dieser Reihenfolge übereinander geschichtet sind, und dergleichen. Alternativ kann ein Legierungsfilm oder ein Nitridfilm verwendet werden, in dem Aluminium und ein oder mehrere Elemente kombiniert werden, die aus Titan, Tantal, Wolfram, Molybdän, Chrom, Neodym und Scandium ausgewählt werden.
  • Die leitenden Filme 104, 112a und 112b können unter Verwendung eines lichtdurchlässigen leitenden Materials ausgebildet werden, wie z. B. Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt worden ist.
  • Ein Cu-X-Legierungsfilm (X stellt Mn, Ni, Cr, Fe, Co, Mo, Ta oder Ti dar) kann für die leitenden Filme 104, 112a und 112b verwendet werden. Indem ein Cu-X-Legierungsfilm verwendet wird, können die Herstellungskosten gesenkt werden, da ein Nassätzprozess beim Verarbeiten verwendet werden kann.
  • <Isolierender Film, der als Gate-isolierfilm dient>
  • Für jeden der isolierenden Filme 106 und 107, die als Gate-Isolierfilme des Transistors 100 dienen, kann eine isolierende Schicht verwendet werden, die mindestens einen der folgenden Filme umfasst, die durch ein Plasma unterstütztes chemisches Gasphasenabscheidungs-(plasma enhanced chemical vapor deposition, PECVD-)Verfahren, ein Sputterverfahren oder dergleichen ausgebildet werden: einen Siliziumoxidfilm, einen Siliziumoxynitridfilm, einen Siliziumnitridoxidfilm, einen Siliziumnitridfilm, einen Aluminiumoxidfilm, einen Hafniumoxidfilm, einen Yttriumoxidfilm, einen Zirkoniumoxidfilm, einen Galliumoxidfilm, einen Tantaloxidfilm, einen Magnesiumoxidfilm, einen Lanthanoxidfilm, einen Ceroxidfilm und einen Neodymoxidfilm. Es sei angemerkt, dass anstatt einer mehrschichtigen Struktur aus den isolierenden Filmen 106 und 107, ein einschichtiger isolierender Film, der unter Verwendung eines Materials ausgebildet wird, das aus den vorstehenden Materialien ausgewählt wird, oder ein isolierender Film aus drei oder mehr Schichten verwendet werden kann.
  • Der isolierende Film 106 dient als Sperrfilm, der das Eindringen von Sauerstoff verhindert. Beispielsweise kann in dem Fall, in dem dem isolierenden Film 107, dem isolierenden Film 114, dem isolierenden Film 116 und/oder dem Oxidhalbleiterfilm 108 überschüssiger Sauerstoff zugeführt wird, der isolierende Film 106 das Eindringen von Sauerstoff verhindern.
  • Es sei angemerkt, dass der isolierende Film 107, der in Kontakt mit dem als Kanalbereich des Transistors 100 dienenden Oxidhalbleiterfilm 108 ist, vorzugsweise ein isolierender Oxidfilm ist und vorzugsweise einen Bereich umfasst, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung (Bereich mit überschüssigem Sauerstoff). Mit anderen Worten: Der isolierende Film 107 ist ein isolierender Film, der in der Lage ist, Sauerstoff abzugeben. Um den Bereich mit überschüssigem Sauerstoff in dem isolierenden Film 107 bereitzustellen, wird beispielsweise der isolierende Film 107 in einer Sauerstoffatmosphäre ausgebildet. Alternativ kann der Bereich mit überschüssigem Sauerstoff durch Einbringen von Sauerstoff in den isolierenden Film 107 nach dem Abscheiden ausgebildet werden. Als Verfahren zum Einbringen von Sauerstoff kann ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren, eine Plasmabehandlung oder dergleichen zum Einsatz kommen.
  • In dem Fall, in dem Hafniumoxid für den isolierenden Film 107 verwendet wird, wird der folgende Effekt erzielt. Hafniumoxid weist eine höhere Dielektrizitätskonstante auf als Siliziumoxid und Siliziumoxynitrid. Somit kann der isolierende Film 107, bei dem Hafniumoxid verwendet wird, eine größere Dicke aufweisen als der isolierende Film 107, bei dem Siliziumoxid verwendet wird; auf diese Weise kann ein Leckstrom aufgrund eines Tunnelstroms niedrig sein. Das heißt, dass es möglich ist, einen Transistor mit einem niedrigen Sperrstrom bereitzustellen. Außerdem weist Hafniumoxid mit einer kristallinen Struktur eine höhere Dielektrizitätskonstante auf als Hafniumoxid mit einer amorphen Struktur. Es wird demzufolge bevorzugt, Hafniumoxid mit einer kristallinen Struktur zu verwenden, um einen Transistor mit einem niedrigen Sperrstrom bereitzustellen. Beispiele für die kristalline Struktur umfassen eine monokline Kristallstruktur und eine kubische Kristallstruktur. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die vorstehenden Beispiele beschränkt ist.
  • Bei dieser Ausführungsform wird ein Siliziumnitridfilm als isolierender Film 106 ausgebildet, und ein Siliziumoxidfilm wird als isolierender Film 107 ausgebildet. Ein Siliziumnitridfilm weist eine höhere Dielektrizitätskonstante auf als ein Siliziumoxidfilm und benötigt für eine Kapazität, die derjenigen des Siliziumoxidfilms gleicht, eine größere Dicke. Daher kann dann, wenn ein Siliziumnitridfilm als Gate-Isolierfilm des Transistors 100 verwendet wird, die physikalische Dicke des isolierenden Films erhöht werden. Dies macht es möglich, eine Abnahme der Spannungsfestigkeit des Transistors 100 zu verringern und die Spannungsfestigkeit weiter zu erhöhen, wodurch Schäden infolge elektrostatischer Entladung an dem Transistor 100 verringert werden können.
  • <Oxidhalbleiterfilm>
  • Der Oxidhalbleiterfilm 108 kann unter Verwendung eines beliebigen der vorstehend beschriebenen Materialien ausgebildet werden. Wenn der Oxidhalbleiterfilm 108 ein In-M-Zn-Oxid enthält, erfüllt das Atomverhältnis der Metallelemente eines Sputtertargets, das zum Ausbilden des In-M-Zn-Oxids verwendet wird, vorzugsweise In ≥ M und Zn ≥ M. Als Atomverhältnis der Metallelemente eines solchen Sputtertargets ist In:M:Zn = 1:1:1, In:M:Zn = 1:1:1,2, In:M:Zn = 2:1:3, In:M:Zn = 3:1:2 und In:M:Zn = 4:2:4,1 geeignet. Wenn der Oxidhalbleiterfilm 108 ein In-M-Zn-Oxid enthält, wird vorzugsweise ein Target, das polykristallines In-M-Zn-Oxid enthält, als Sputtertarget verwendet. Die Verwendung des Targets, das ein polykristallines In-M-Zn-Oxid enthält, erleichtert das Ausbilden des Oxidhalbleiterfilms 108 mit Kristallinität. Es sei angemerkt, dass das Atomverhältnis der Metallelemente des abgeschiedenen Oxidhalbleiterfilms 108 von dem vorstehenden Atomverhältnis der Metallelemente des Sputtertargets in einem Fehlerbereich von ±40% abweichen.
  • Wenn beispielsweise ein Sputtertarget mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 verwendet wird, kann das Atomverhältnis von In zu Ga und Zn in dem Oxidhalbleiterfilm 108 bei ungefähr 4:2:3 liegen.
  • Der erste Oxidhalbleiterfilm 108a kann unter Verwendung des Sputtertargets ausgebildet werden, das ein Atomverhältnis von In:M:Zn = 2:1:3, In:M:Zn = 3:1:2, In:M:Zn = 4:2:4,1 oder dergleichen aufweist. Vorzugsweise weist der erste Oxidhalbleiterfilm 108a ein Atomverhältnis von In:M:Zn = 4:α1(1,5 ≤ α1 ≤ 2,5):α2(2,5 ≤ α2 ≤ 3,5) auf.
  • Der zweite Oxidhalbleiterfilm 108b kann unter Verwendung des Sputtertargets ausgebildet werden, das ein Atomverhältnis von In:M:Zn = 1:1:1, In:M:Zn = 1:1:1,2 oder dergleichen aufweist. Vorzugsweise weist der zweite Oxidhalbleiterfilm 108b ein Atomverhältnis von In:M:Zn = 1:β1(0,8 ≤ β1 ≤ 1,2):β2(0,8 ≤ β2 ≤ 1,2) auf. Es sei angemerkt, dass das Atomverhältnis der Metallelemente in dem Sputtertarget, das zum Ausbilden des zweiten Oxidhalbleiterfilms 108b verwendet wird, nicht notwendigerweise In ≥ M und Zn ≥ M erfüllen muss, sondern In < M oder Zn < M erfüllen kann. Beispielsweise kann das Sputtertarget ein Atomverhältnis von In:M:Zn = 1:3:2, In:M:Zn = 1:3:4, oder In:M:Zn = 1:3:6 aufweisen.
  • Die Energielücke des Oxidhalbleiterfilms 108 ist 2 eV oder mehr, bevorzugt 2,5 eV oder mehr und stärker bevorzugt 3 eV oder mehr. Die Verwendung eines Oxidhalbleiterfilms mit einer großen Energielücke kann den Sperrstrom des Transistors 100 verringern. Insbesondere wird vorzugsweise ein Oxidhalbleiterfilm mit einer Energielücke von mehr als oder gleich 2 eV, vorzugsweise mehr als oder gleich 2 eV und weniger als oder gleich 3,0 eV als erster Oxidhalbleiterfilm 108a verwendet, und ein Oxidhalbleiterfilm mit einer Energielücke von mehr als oder gleich 2,5 eV und weniger als oder gleich 3,5 eV wird vorzugsweise als zweiter Oxidhalbleiterfilm 108b verwendet. Darüber hinaus weist der zweite Oxidhalbleiterfilm 108b vorzugsweise eine größere Energielücke als der erste Oxidhalbleiterfilm 108a auf.
  • Die Dicken des ersten Oxidhalbleiterfilms 108a und des zweiten Oxidhalbleiterfilms 108b sind jeweils größer als oder gleich 3 nm und kleiner als oder gleich 200 nm, bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 100 nm, stärker bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 50 nm.
  • Als erster Oxidhalbleiterfilm 108a wird ein Oxidhalbleiterfilm mit niedriger Ladungsträgerdichte verwendet, wodurch die Ladungsträgerdichte des ersten Oxidhalbleiterfilms 108a höher als oder gleich 1 × 10–9/cm3 und niedriger als 8 × 1011/cm3, bevorzugt höher als oder gleich 1 × 10–9/cm3 und niedriger als 1 × 1011/cm3, stärker bevorzugt höher als oder gleich 1 × 10–9/cm3 und niedriger als 1 × 1010/cm3 sein kann. Als zweiter Oxidhalbleiterfilm 108b wird ein Oxidhalbleiterfilm mit niedriger Ladungsträgerdichte verwendet, wodurch die Ladungsträgerdichte des zweiten Oxidhalbleiterfilms 108b 1 × 1017/cm3 oder weniger, bevorzugt 1 × 1015/cm3 oder weniger, stärker bevorzugt 1 × 1013/cm3 oder weniger und noch stärker bevorzugt 1 × 1011/cm3 oder weniger sein kann.
  • Es sei angemerkt, dass die Zusammensetzung nicht auf das Vorstehende beschränkt ist, und ein Oxidhalbleiterfilm mit einer geeigneten Zusammensetzung kann je nach erforderlichen Halbleitereigenschaften und elektrischen Eigenschaften (z. B. Feldeffektbeweglichkeit und Schwellenspannung) eines Transistors verwendet werden. Um die erforderlichen Halbleitereigenschaften eines Transistors zu erhalten, werden vorzugsweise die Ladungsträgerdichte, die Verunreinigungskonzentration, die Defektdichte, das Atomverhältnis eines Metallelements zu Sauerstoff, der Atomabstand, die Dichte und dergleichen des ersten Oxidhalbleiterfilms 108a bzw. des zweiten Oxidhalbleiterfilms 108b auf geeignete Werte eingestellt.
  • Es sei angemerkt, dass als erster Oxidhalbleiterfilm 108a und als zweiter Oxidhalbleiterfilm 108b vorzugsweise jeweils ein Oxidhalbleiterfilm verwendet wird, bei dem die Verunreinigungskonzentration niedrig und die Dichte von Defektzuständen gering ist, so dass der Transistor hervorragende elektrische Eigenschaften aufweisen kann. Dabei wird der Zustand, in dem die Verunreinigungskonzentration niedrig und die Dichte von Defektzuständen gering ist (die Menge der Sauerstofffehlstellen niedrig ist) als „hochrein intrinsisch” oder „im Wesentlichen hochrein intrinsisch” bezeichnet. Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist nur geringe Ladungsträgererzeugungsquellen auf und kann deshalb eine niedrige Ladungsträgerdichte aufweisen. Daher weist ein Transistor, bei dem ein Kanalbereich in dem Oxidhalbleiterfilm gebildet wird, selten eine negative Schwellenspannung auf (ist selten selbstleitend). Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist in einigen Fällen eine niedrige Dichte der Defektzustände und somit eine geringe Dichte der Einfangzustände auf. Des Weiteren weist ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm einen sehr niedrigen Sperrstrom auf. Der Sperrstrom eines Elements mit einer Kanalbreite von 1 × 106 μm und einer Kanallänge L von 10 μm kann kleiner als oder gleich der Messungsgrenze eines Halbleiterparameter-Analysators sein, das heißt kleiner als oder gleich 1 × 10–13 A bei einer Spannung (Drain-Spannung) zwischen einer Source-Elektrode und einer Drain-Elektrode von 1 V bis 10 V.
  • Folglich kann der Transistor, bei dem ein Kanalbereich in dem hochreinen intrinsischen oder im Wesentlichen hochreinen intrinsischen Oxidhalbleiterfilm gebildet wird, nur geringe Schwankungen der elektrischen Eigenschaften und eine hohe Zuverlässigkeit aufweisen. Ladungen, die von den Einfangzuständen in dem Oxidhalbleiterfilm eingefangen werden, brauchen eine lange Zeit, bis sie freigegeben werden, und können sich wie ortsfeste Ladungen verhalten. In einigen Fällen weist daher der Transistor, dessen Kanalbereich in dem Oxidhalbleiterfilm mit einer hohen Dichte der Einfangzustände gebildet wird, instabile elektrische Eigenschaften auf. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, ein Alkalimetall und ein Erdalkalimetall.
  • Wasserstoff, der in dem Oxidhalbleiterfilm enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und zudem werden Sauerstofffehlstellen in einem Gitter gebildet, von dem Sauerstoff abgegeben wird (oder in einem Abschnitt, von dem Sauerstoff abgegeben wird). Infolge des Eintritts von Wasserstoff in die Sauerstofffehlstellen werden in einigen Fällen Elektronen, die als Ladungsträger dienen, erzeugt. In einigen Fällen verursacht ferner eine Bindung eines Teils von Wasserstoff mit Sauerstoff, der an ein Metallatom gebunden ist, die Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass sich ein Transistor, der einen Wasserstoff enthaltenden Oxidhalbleiterfilm enthält, selbstleitend verhält. Es wird demzufolge bevorzugt, dass Wasserstoff in dem Oxidhalbleiterfilm 108 so weit wie möglich verringert wird. Insbesondere ist die Wasserstoffkonzentration in dem Oxidhalbleiterfilm 108, die durch SIMS gemessen wird, niedriger als oder gleich 2 × 1020 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1019 Atome/cm3, noch bevorzugter niedriger als oder gleich 1 × 1019 Atome/cm3, darüber hinaus noch bevorzugter niedriger als oder gleich 5 × 1018 Atome/cm3, sogar noch bevorzugter niedriger als oder gleich 1 × 1018 Atome/cm3, darüber hinaus noch bevorzugter niedriger als oder gleich 5 × 1017 Atome/cm3, darüber hinaus noch bevorzugter niedriger als oder gleich 1 × 1016 Atome/cm3.
  • Der erste Oxidhalbleiterfilm 108a umfasst vorzugsweise einen Bereich, in dem die Wasserstoffkonzentration niedriger ist als diejenige in dem zweiten Oxidhalbleiterfilm 108b. Wenn der erste Oxidhalbleiterfilm 108a den Bereich umfasst, in dem die Wasserstoffkonzentration niedriger ist als diejenige in dem zweiten Oxidhalbleiterfilm 108b, kann die Halbleitervorrichtung sehr zuverlässig sein.
  • Wenn Silizium oder Kohlenstoff, das/der eines der Elemente ist, die zur Gruppe 14 gehören, in dem ersten Oxidhalbleiterfilm 108a enthalten ist, vermehren sich Sauerstofffehlstellen in dem ersten Oxidhalbleiterfilm 108a, und der erste Oxidhalbleiterfilm 108a wird zu einem Film vom n-Typ. Demzufolge wird die Silizium- oder Kohlenstoffkonzentration (die Konzentration wird durch SIMS gemessen) in dem ersten Oxidhalbleiterfilm 108a oder die Silizium- oder Kohlenstoffkonzentration (die Konzentration wird durch SIMS gemessen) in der Umgebung einer Grenzfläche zu dem ersten Oxidhalbleiterfilm 108a auf niedriger als oder gleich 2 × 1018 Atome/cm3, bevorzugt auf niedriger als oder gleich 2 × 1017 Atome/cm3 eingestellt.
  • Die Alkalimetall- oder Erdalkalimetallkonzentration in dem ersten Oxidhalbleiterfilm 108a, die durch SIMS gemessen wird, ist ferner niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3. Ein Alkalimetall und ein Erdalkalimetall könnten Ladungsträger erzeugen, wenn sie an einen Oxidhalbleiter gebunden werden, wobei in diesem Falle der Sperrstrom des Transistors ansteigen könnte. Deshalb wird die Alkalimetall- oder Erdalkalimetallkonzentration in dem ersten Oxidhalbleiterfilm 108a vorzugsweise verringert.
  • Wenn der erste Oxidhalbleiterfilm 108a ferner Stickstoff enthält, weist er auf Grund der Erzeugung von Elektronen, die als Ladungsträger dienen, und auf Grund der Erhöhung der Ladungsträgerdichte leicht eine n-Typ-Leitfähigkeit auf. Folglich ist es wahrscheinlich, dass sich ein Transistor, der einen stickstoffhaltigen Oxidhalbleiterfilm umfasst, selbstleitend verhält. Aus diesem Grund wird Stickstoff in dem Oxidhalbleiterfilm vorzugsweise so weit wie möglich verringert; beispielsweise wird die durch SIMS gemessene Stickstoffkonzentration vorzugsweise auf niedriger als oder gleich 5 × 1018 Atome/cm3 eingestellt.
  • Der erste Oxidhalbleiterfilm 108a und der zweite Oxidhalbleiterfilm 108b können jeweils beispielsweise eine nicht-einkristalline Struktur aufweisen. Die nicht-einkristalline Struktur umfasst beispielsweise einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline Oxide semiconductor, CAAC-OS), der später beschrieben wird, eine polykristalline Struktur, eine mikrokristalline Struktur oder eine amorphe Struktur. Unter den nicht-einkristallinen Strukturen weist die amorphe Struktur die höchste Dichte der Defektzustände (defect states) auf, wobei der CAAC-OS die niedrigste Dichte der Defektzustände aufweist.
  • Hier wird eine Bandstruktur, die den Oxidhalbleiterfilm 108 und die isolierenden Filme in Kontakt mit dem Oxidhalbleiterfilm 108 umfasst, anhand von 8 beschrieben.
  • 8 zeigt ein Beispiel für eine Bandstruktur entlang der Dickenrichtung einer Schichtanordnung, die den isolierenden Film 107, den ersten Oxidhalbleiterfilm 108a, den zweiten Oxidhalbleiterfilm 108b und den isolierenden Film 114 umfasst. Zum besseren Verständnis wird das Energieniveau des Leitungsbandminimums (Ec) von jeweils dem isolierenden Film 107, dem ersten Oxidhalbleiterfilm 108a, dem zweiten Oxidhalbleiterfilm 108b und dem isolierenden Film 114 in der Bandstruktur gezeigt.
  • In der Bandstruktur der 8 wird ein Siliziumoxidfilm für jeden der isolierenden Filme 107 und 114 verwendet, wird ein Oxidhalbleiterfilm, der unter Verwendung eines Metalloxidtargets mit einem Atomverhältnis der Metallelemente von In:Ga:Zn = 4:2:4,1 ausgebildet wird, als erster Oxidhalbleiterfilm 108a verwendet, und wird ein Metalloxidfilm, der unter Verwendung eines Metalloxidtargets mit einem Atomverhältnis der Metallelemente von In:Ga:Zn = 1:1:1,2 ausgebildet wird, als zweiter Oxidhalbleiterfilm 108b verwendet.
  • Wie in 8 dargestellt, ändert sich das Energieniveau des Leitungsbandminimums zwischen dem ersten Oxidhalbleiterfilm 108a und dem zweiten Oxidhalbleiterfilm 108b kontinuierlich. Mit anderen Worten: Das Energieniveau des Leitungsbandminimums ändert sich stetig oder ist stetig zusammenhängend. Um eine derartige Bandstruktur zu erhalten, ist an der Grenzfläche zwischen dem ersten Oxidhalbleiterfilm 108a und dem zweiten Oxidhalbleiterfilm 108b keine Verunreinigung vorhanden, die ein Defektzustand, wie z. B. ein Einfangzentrum (trap center) oder ein Rekombinationszentrum (recombination center), bildet.
  • Um einen stetigen Übergang zwischen dem ersten Oxidhalbleiterfilm 108a und dem zweiten Oxidhalbleiterfilm 108b zu bilden, werden die Filme unter Verwendung einer Mehrkammer-Abscheidungseinrichtung (Sputtereinrichtung), die eine Schleusenkammer umfasst, sukzessiv ausgebildet, ohne sie dabei der Luft auszusetzen.
  • Bei der Bandstruktur in 8 dient der erste Oxidhalbleiterfilm 108a als Wanne, und ein Kanalbereich wird in dem ersten Oxidhalbleiterfilm 108a des Transistors mit der mehrschichtigen Struktur gebildet.
  • In dem Fall, in dem der zweite Oxidhalbleiterfilm 108b nicht bereitgestellt wird, könnten Einfangzustände in dem ersten Oxidhalbleiterfilm 108a gebildet werden. Jedoch können in der vorstehenden mehrschichtigen Struktur die Einfangzustände in dem zweiten Oxidhalbleiterfilm 108b gebildet werden. Somit können die Einfangzustände von dem ersten Oxidhalbleiterfilm 108a fern gehalten werden.
  • Außerdem könnten die Einfangzustände weiter entfernt von dem Vakuumniveau liegen als das Energieniveau des Leitungsbandminimums (Ec) des ersten Oxidhalbleiterfilms 108a, der als Kanalbereich dient, so dass Elektronen mit großer Wahrscheinlichkeit in den Einfangzuständen akkumuliert werden. Wenn die Elektronen in den Einfangzuständen akkumuliert werden, werden die Elektronen zu negativen ortsfesten elektrischen Ladungen, so dass sich die Schwellenspannung des Transistors in positiver Richtung verschiebt. Demzufolge wird es bevorzugt, dass das Energieniveau der Einfangzustände näher am Vakuumniveau liegt als das Energieniveau des Leitungsbandminimums (Ec) des ersten Oxidhalbleiterfilms 108a. Eine derartige Struktur verhindert die Akkumulation von Elektronen in den Einfangzuständen. Folglich können der Durchlassstrom und die Feldeffektbeweglichkeit des Transistors erhöht werden.
  • In 8 liegt das Energieniveau des Leitungsbandminimums von dem zweiten Oxidhalbleiterfilm 108b näher am Vakuumniveau als dasjenige des ersten Oxidhalbleiterfilms 108a. Typischerweise ist die Energiedifferenz zwischen dem Leitungsbandminimum des ersten Oxidhalbleiterfilms 108a und dem Leitungsbandminimum des zweiten Oxidhalbleiterfilms 108b 0,15 eV oder mehr oder 0,5 eV oder mehr, und 2 eV oder weniger oder 1 eV oder weniger. Das heißt, dass die Differenz zwischen der Elektronenaffinität von des zweiten Oxidhalbleiterfilms 108b und der Elektronenaffinität des ersten Oxidhalbleiterfilms 108a 0,15 eV oder mehr oder 0,5 eV oder mehr, und 2 eV oder weniger oder 1 eV oder weniger ist.
  • Bei einer derartigen Struktur dient der erste Oxidhalbleiterfilm 108a als Hauptstrompfad, und er fungiert als Kanalbereich. Außerdem tritt an der Grenzfläche zwischen dem ersten Oxidhalbleiterfilm 108a und dem zweiten Oxidhalbleiterfilm 108b eine Grenzflächenstreuung mit geringerer Wahrscheinlichkeit auf, da der zweite Oxidhalbleiterfilm 108b ein oder mehrere Metallelement/e enthält, das/die in dem ersten Oxidhalbleiterfilm 108a enthalten ist/sind, in dem ein Kanalbereich gebildet wird. Folglich kann der Transistor eine hohe Feldeffektbeweglichkeit aufweisen, da die Bewegung von Ladungsträgern an der Grenzfläche nicht eingeschränkt wird.
  • Um zu verhindern, dass der zweite Oxidhalbleiterfilm 108b als Teil eines Kanalbereichs dient, wird ein Material für den zweiten Oxidhalbleiterfilm 108b verwendet, das eine ausreichend niedrige Leitfähigkeit aufweist. Alternativ wird ein Material für den zweiten Oxidhalbleiterfilm 108b verwendet, das eine geringere Elektronenaffinität (eine Differenz des Energieniveaus zwischen dem Vakuumniveau und dem Leitungsbandminimum) aufweist als der erste Oxidhalbleiterfilm 108a und ein Leitungsbandminimum aufweist, das sich von demjenigen des ersten Oxidhalbleiterfilms 108a unterscheidet (Bandabweichung). Des Weiteren wird der zweite Oxidhalbleiterfilm 108b vorzugsweise unter Verwendung eines Materials ausgebildet, dessen Energieniveau des Leitungsbandminimums um 0,2 eV oder mehr, bevorzugt um 0,5 eV oder mehr näher am Vakuumniveau liegt als dasjenige des ersten Oxidhalbleiterfilms 108a, um zu verhindern, dass eine Differenz zwischen den Schwellenspannungen auf Grund des Wertes der Drain-Spannung entsteht.
  • Vorzugsweise weist der zweite Oxidhalbleiterfilm 108b keine Spinellkristallstruktur auf. Dies liegt darin begründet, dass dann, wenn der zweite Oxidhalbleiterfilm 108b eine Spinellkristallstruktur aufweist, ein Bestandselement der leitenden Filme 112a und 112b an der Grenzfläche zwischen der Spinellkristallstruktur und einem weiteren Bereich in den ersten Oxidhalbleiterfilm 108a diffundieren könnte. Es sei angemerkt, dass es sich bei dem zweiten Oxidhalbleiterfilm 108b vorzugsweise um einen CAAC-OS handelt, der zu einem späteren Zeitpunkt beschrieben wird, da in diesem Falle ein höheres Sperrvermögen gegen Bestandselemente der leitenden Filme 112a und 112b, z. B. Kupfer, erhalten wird.
  • Die Dicke des zweiten Oxidhalbleiterfilms 108b ist so groß, dass die Diffusion der Bestandselemente der leitenden Filme 112a und 112b in den ersten Oxidhalbleiterfilm 108a unterbunden wird, und so klein, dass die Zufuhr von Sauerstoff von dem isolierenden Film 114 zu dem ersten Oxidhalbleiterfilm 108a nicht verhindert wird. Zum Beispiel kann verhindert werden, dass die Bestandselemente der leitenden Filme 112a und 112b in den ersten Oxidhalbleiterfilm 108a diffundieren, wenn die Dicke des zweiten Oxidhalbleiterfilms 108b größer als oder gleich 10 nm ist. Wenn die Dicke des zweiten Oxidhalbleiterfilms 108b kleiner als oder gleich 100 nm ist, kann Sauerstoff in effektiver Weise von den isolierenden Filmen 114 und 116 zu dem ersten Oxidhalbleiterfilm 108a zugeführt werden.
  • <Isolierende Filme, die als isolierende Schutzfilme des Transistors dienen>
  • Die isolierenden Filme 114 und 116 weisen jeweils eine Funktion auf, dem Oxidhalbleiterfilm 108 Sauerstoff zuzuführen. Der isolierende Film 118 dient als isolierender Schutzfilm des Transistors 100. Die isolierenden Filme 114 und 116 enthalten Sauerstoff. Des Weiteren handelt es sich bei dem isolierenden Film 114 um einen isolierenden Film, der Sauerstoff durchlässt. Es sei angemerkt, dass der isolierende Film 114 auch als Film dient, der Schäden an dem Oxidhalbleiterfilm 108 während der Ausbildung des isolierenden Films 116 in einem späteren Schritt begrenzt.
  • Ein Siliziumoxidfilm, ein Siliziumoxynitridfilm oder dergleichen mit einer Dicke von größer als oder gleich 5 nm und kleiner als oder gleich 150 nm, bevorzugt größer als oder gleich 5 nm und kleiner als oder gleich 50 nm kann als isolierender Film 114 verwendet werden.
  • Außerdem ist die Anzahl von Defekten in dem isolierenden Film 114 vorzugsweise gering; typischerweise ist einer ESR-Messung zufolge die Spin-Dichte (spin density) gemäß einem Signal, das aufgrund einer offenen Bindung von Silizium bei g = 2,001 erscheint, niedriger als oder gleich 3 × 1017 Spins/cm3. Dies liegt daran, dass dann, wenn die Dichte der Defekte in dem isolierenden Film 114 hoch ist, Sauerstoff an die Defekte gebunden wird und die Menge an Sauerstoff, die den isolierenden Film 114 durchdringt, abnimmt.
  • Es sei angemerkt, dass nicht der gesamte Sauerstoff, der von außen in den isolierenden Film 114 eintritt, zur Außenseite des isolierenden Films 114 wandert, und etwas Sauerstoff verbleibt in dem isolierenden Film 114. Des Weiteren findet in einigen Fällen die Wanderung von Sauerstoff in dem isolierenden Film 114 derart statt, dass Sauerstoff in den isolierenden Film 114 eintritt und Sauerstoff, der in dem isolierenden Film 114 enthalten ist, zur Außenseite des isolierenden Films 114 wandert. Wenn ein isolierender Oxidfilm, der Sauerstoff durchlässt, als isolierender Film 114 ausgebildet wird, kann Sauerstoff, der von dem isolierenden Film 116 abgegeben wird, der über dem isolierenden Film 114 bereitgestellt ist, durch den isolierenden Film 114 zu dem Oxidhalbleiterfilm 108 wandern.
  • Der isolierende Film 114 kann unter Verwendung eines isolierenden Oxidfilms mit einer niedrigen Dichte der durch Stickstoffoxid hervorgerufenen Zustände ausgebildet werden. Es sei angemerkt, dass die Dichte der durch Stickstoffoxid hervorgerufenen Zustände zwischen der Energie des Valenzbandmaximums (Ev_os) und der Energie des Leitungsbandminimums (Ec_os) des Oxidhalbleiterfilms gebildet werden kann. Ein Siliziumoxynitridfilm, der weniger Stickstoffoxid abgibt, ein Aluminiumoxynitridfilm, der weniger Stickstoffoxid abgibt, oder dergleichen kann als isolierender Oxidfilm verwendet werden.
  • Es sei angemerkt, dass es sich bei einem Siliziumoxynitridfilm, der weniger Stickstoffoxid abgibt, um einen Film handelt, der bei einer thermischen Desorptionsspektroskopie-Analyse mehr Ammoniak als Stickstoffoxid abgibt; die Anzahl an abgegebenen Ammoniakmolekülen von dem Siliziumoxynitridfilm ist typischerweise größer als oder gleich 1 × 1018/cm3 und kleiner als oder gleich 5 × 1019/cm3. Es sei angemerkt, dass die Anzahl an abgegebenen Ammoniakmolekülen von einem Film die Anzahl an Ammoniakmolekülen ist, die bei einer Wärmebehandlung abgegeben wird, bei der die Oberflächentemperatur des Films höher als oder gleich 50°C und niedriger als oder gleich 650°C, bevorzugt höher als oder gleich 50°C und niedriger als oder gleich 550°C wird.
  • Stickstoffoxid (NOx; x ist größer als oder gleich 0 und kleiner als oder gleich 2, bevorzugt größer als oder gleich 1 und kleiner als oder gleich 2), typischerweise NO2 oder NO, bildet beispielsweise Niveaus in dem isolierenden Film 114. Das Niveau liegt in der Energielücke des Oxidhalbleiterfilms 108. Wenn Stickstoffoxid in die Grenzfläche zwischen dem isolierenden Film 114 und dem Oxidhalbleiterfilm 108 diffundiert, wird daher ein Elektron durch das Niveau auf der Seite des isolierenden Films 114 eingefangen. Folglich verharrt das eingefangene Elektron in der Umgebung der Grenzfläche zwischen dem isolierenden Film 114 und dem Oxidhalbleiterfilm 108; daher wird die Schwellenspannung des Transistors in positiver Richtung verschoben.
  • Stickstoffoxid reagiert mit Ammoniak und Sauerstoff bei einer Wärmebehandlung. Da Stickstoffoxid, das in dem isolierenden Film 114 enthalten ist, mit Ammoniak, das in dem isolierenden Film 116 enthalten ist, bei einer Wärmebehandlung reagiert, wird Stickstoffoxid verringert, das in dem isolierenden Film 114 enthalten ist. Deshalb wird ein Elektron an der Grenzfläche zwischen dem isolierenden Film 114 und dem Oxidhalbleiterfilm 108 kaum eingefangen.
  • Indem der vorstehende isolierende Oxidfilm für den isolierenden Film 114 verwendet wird, kann eine Verschiebung der Schwellenspannung des Transistors verringert werden, was zu einer geringeren Veränderung der elektrischen Eigenschaften des Transistors führt.
  • Es sei angemerkt, dass in einem ESR-Spektrum bei 100 K oder weniger des isolierenden Films 114 durch die Wärmebehandlung eines Herstellungsprozesses des Transistors, typischerweise eine Wärmebehandlung bei einer Temperatur von niedriger als 400°C oder niedriger als 375°C (vorzugsweise höher als oder gleich 340°C und niedriger als oder gleich 360°C), ein erstes Signal, das bei einem g-Faktor von größer als oder gleich 2,037 und geringer als oder gleich 2,039 auftritt, ein zweites Signal, das bei einem g-Faktor von größer als oder gleich 2,001 und geringer als oder gleich 2,003 auftritt, und ein drittes Signal, das bei einem g-Faktor von größer als oder gleich 1,964 und geringer als oder gleich 1,966 auftritt, beobachtet werden. Die Spaltbreite des ersten und zweiten Signals und die Spaltbreite des zweiten und dritten Signals, die durch ESR-Messung unter Verwendung eines X-Bandes erhalten werden, sind jeweils etwa 5 mT. Die Summe der Spindichten des ersten Signals, das bei einem g-Faktor von größer als oder gleich 2,037 und geringer als oder gleich 2,039 auftritt, des zweiten Signals, das bei einem g-Faktor von größer als oder gleich 2,001 und geringer als oder gleich 2,003 auftritt, und des dritten Signals, das bei einem g-Faktor von größer als oder gleich 1,964 und geringer als oder gleich 1,966 auftritt, ist geringer als 1 × 1018 Spins/cm3, typischerweise größer als oder gleich 1 × 1017 Spins/cm3 und geringer als 1 × 1018 Spins/cm3.
  • In dem ESR-Spektrum bei 100 K oder niedriger entsprechen das erste Signal, das bei einem g-Faktor von größer als oder gleich 2,037 und kleiner als oder gleich 2,039 erscheint, das zweite Signal, das bei einem g-Faktor von größer als oder gleich 2,001 und kleiner als oder gleich 2,003 erscheint, und das dritte Signal, das bei einem g-Faktor von größer als oder gleich 1,964 und kleiner als oder gleich 1,966 erscheint, Signalen, die auf Stickstoffoxid zurückzuführen sind (NOx; x ist größer als oder gleich 0 und kleiner als oder gleich 2, bevorzugt größer als oder gleich 1 und kleiner als oder gleich 2). Typische Beispiele für Stickstoffoxid umfassen Stickstoffmonoxid und Stickstoffdioxid. Mit anderen Worten: Je niedriger die Gesamtspindichte des ersten Signals, das bei einem g-Faktor von größer als oder gleich 2,037 und kleiner als oder gleich 2,039 erscheint, des zweiten Signals, das bei einem g-Faktor von größer als oder gleich 2,001 und kleiner als oder gleich 2,003 erscheint, und des dritten Signals, das bei einem g-Faktor von größer als oder gleich 1,964 und kleiner als oder gleich 1,966 erscheint, ist, desto niedriger ist der Stickstoffoxidgehalt in dem isolierenden Oxidfilm.
  • Die durch SIMS gemessene Stickstoffkonzentration in dem vorstehenden isolierenden Oxidfilm ist niedriger als oder gleich 6 × 1020 Atome/cm3.
  • Ein dichter und harter Film kann ausgebildet werden, indem der vorstehende isolierende Oxidfilm durch ein PECVD-Verfahren unter Verwendung von Silan und Distickstoffmonoxid bei einer Substrattemperatur von höher als oder gleich 220°C und niedriger als oder gleich 350°C ausgebildet wird.
  • Der isolierende Film 116 wird unter Verwendung eines Oxidisolierfilms ausgebildet, der Sauerstoff im Überschuss gegenüber dem in der stöchiometrischen Zusammensetzung enthält. Ein Teil des Sauerstoffs wird durch Erwärmung aus dem Oxidisolierfilm freigesetzt, der Sauerstoffüberschuss gegenüber dem in der stöchiometrischen Zusammensetzung enthält. Der Oxidisolierfilm, der Sauerstoff im Überschuss gegenüber der stöchiometrischen Zusammensetzung enthält, ist ein Oxidisolierfilm, bei dem die Menge des freigesetzten Sauerstoffs, der in Sauerstoffatome umgewandelt wird, größer als oder gleich 1,0 × 1019 Atome/cm3, vorzugsweise größer als oder gleich 3,0 × 1020 Atome/cm3 in der TDS-Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche in der TDS-Analyse vorzugsweise höher als oder gleich 100°C und niedriger als oder gleich 700°C ist, oder vorzugsweise höher als oder gleich 100°C und niedriger als oder gleich 500°C.
  • Als isolierender Film 116 kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm oder dergleichen mit einer Dicke von mehr als oder gleich 30 nm und geringer als oder gleich 500 nm, vorzugsweise mehr als oder gleich 50 nm und geringer als oder gleich 400 nm verwendet werden.
  • Vorzugsweise ist die Anzahl von Defekten in dem isolierenden Film 116 gering; typischerweise ist einer ESR-Messung zufolge die Spin-Dichte gemäß einem Signal, das aufgrund einer offenen Bindung von Silizium bei g = 2,001 erscheint, niedriger als 1,5 × 1018 Spins/cm3, bevorzugt niedriger als oder gleich 1 × 1018 Spins/cm3. Es sei angemerkt, dass der isolierende Film 116 mit größerem Abstand zu dem Oxidhalbleiterfilm 108 angeordnet ist als der isolierende Film 114; daher kann der isolierende Film 116 eine höhere Dichte von Defekten aufweisen als der isolierende Film 114.
  • Ferner können die isolierenden Filme 114 und 116 unter Verwendung von isolierenden Filmen ausgebildet werden, die aus denselben Arten von Materialien bestehen; daher kann eine Grenzfläche zwischen den isolierenden Filmen 114 und 116 in einigen Fällen nicht deutlich erkennbar sein. Daher ist bei dieser Ausführungsform die Grenzfläche zwischen den isolierenden Filmen 114 und 116 durch eine gestrichelte Linie dargestellt. Obwohl bei dieser Ausführungsform eine zweischichtige Struktur aus den isolierenden Filmen 114 und 116 beschrieben ist, ist die vorliegende Erfindung nicht auf diese Struktur beschränkt. Beispielsweise kann eine einschichtige Struktur aus entweder dem isolierenden Film 114 oder 116 verwendet werden.
  • Der isolierende Film 118 weist eine Funktion zum Blockieren von Sauerstoff, Wasserstoff, Wasser, einem Alkalimetall, einem Erdalkalimetall und dergleichen auf. Durch das Bereitstellen des isolierenden Films 118 können die Diffusion von Sauerstoff aus dem Oxidhalbleiterfilm 108 nach außen, die Diffusion von Sauerstoff, der in den isolierenden Filmen 114 und 116 enthalten ist, nach außen, und das Eintreten von Wasserstoff, Wasser oder dergleichen in den Oxidhalbleiterfilm 108 von außen verhindert werden. Als isolierender Film 118 kann beispielsweise ein isolierender Nitridfilm verwendet werden. Der isolierende Nitridfilm wird unter Verwendung von Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen ausgebildet. Insbesondere wird vorzugsweise ein Siliziumnitridoxidfilm oder ein Siliziumnitridfilm als isolierender Film 118 verwendet, wobei in diesem Falle die Diffusion von Sauerstoff nach außen verhindert werden kann.
  • Es sei angemerkt, dass anstatt des isolierenden Nitridfilms, der einen Sperreffekt gegen Sauerstoff, Wasserstoff, Wasser, ein Alkalimetall, ein Erdalkalimetall und dergleichen aufweist, ein isolierender Oxidfilm, der einen Sperreffekt gegen Sauerstoff, Wasserstoff, Wasser und dergleichen aufweist, als isolierender Film 118 bereitgestellt werden kann. Als isolierender Oxidfilm, der einen Sperreffekt gegen Sauerstoff, Wasserstoff, Wasser und dergleichen aufweist, können ein Aluminiumoxidfilm, ein Aluminiumoxynitridfilm, ein Galliumoxidfilm, ein Galliumoxynitridfilm, ein Yttriumoxidfilm, ein Yttriumoxynitridfilm, ein Hafniumoxidfilm, ein Hafniumoxynitridfilm und dergleichen angegeben werden. Als isolierender Oxidfilm, der einen Sperreffekt gegen Sauerstoff, Wasserstoff, Wasser und dergleichen aufweist, wird insbesondere ein Aluminiumoxidfilm, ein Hafniumoxidfilm oder ein Yttriumoxidfilm bevorzugt.
  • Obwohl die Vielzahl von Filmen, wie z. B. die leitenden Filme, die isolierenden Filme und die Oxidhalbleiterfilme, die vorstehend beschrieben worden sind, durch ein Sputterverfahren oder ein PECVD-Verfahren ausgebildet werden können, können derartige Filme auch durch ein anderes Verfahren, wie z. B. ein thermisches chemisches Gasphasenabscheidungs-(chemical vapor deposition, CVD-)Verfahren oder ein Atomlagenabscheidungs-(atomic layer deposition, ALD-)Verfahren, ausgebildet werden. Als Beispiel für ein thermisches CVD-Verfahren kann ein metallorganisches chemisches Gasphasenabscheidungs-(metal organic chemical vapor deposition, MOCVD-)Verfahren angegeben werden.
  • Ein thermisches CVD-Verfahren hat den Vorteil, dass keine Defekte aufgrund von Plasmaschäden entstehen, da kein Plasma zum Ausbilden eines Films verwendet wird.
  • Die Abscheidung über einem Substrat durch ein thermisches CVD-Verfahren kann derart durchgeführt werden, dass einer Kammer ein Quellengas und ein Oxidationsmittel gleichzeitig zugeführt werden, der Druck in der Kammer auf einen atmosphärischen Druck oder verringerten Druck eingestellt wird und das Quellengas und das Oxidationsmittel miteinander in der Nähe des Substrats oder über dem Substrat reagieren.
  • Die Abscheidung durch ein ALD-Verfahren kann wie folgt ausgeführt werden: Der Druck in einer Kammer wird auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt, Quellengase für die Reaktion werden nacheinander in die Kammer eingeleitet, und dann wird die Abfolge der Gaseinleitung wiederholt. Beispielsweise werden der Kammer zwei oder mehr Arten von Quellengasen nacheinander zugeführt, indem die jeweiligen Umschaltventile (auch als Hochgeschwindigkeitsventile bezeichnet) umgeschaltet werden. Beispielsweise wird ein erstes Quellengas eingeleitet, ein Inertgas (z. B. Argon oder Stickstoff) oder dergleichen wird gleichzeitig mit oder nach dem Einleiten des ersten Gases eingeleitet, damit die Quellengase nicht vermischt werden, und dann wird ein zweites Quellengas eingeleitet. Es sei angemerkt, dass in dem Fall, in dem das erste Quellengas und das Inertgas gleichzeitig eingeleitet werden, das Inertgas als Trägergas dient und dass das Inertgas auch gleichzeitig mit dem zweiten Quellengas eingeleitet werden kann. Alternativ kann das erste Quellengas durch Vakuumabsaugung statt der Einleitung des Inertgases abgesaugt werden, und dann kann das zweite Quellengas eingeleitet werden. Das erste Quellengas wird an der Oberfläche des Substrats adsorbiert, um eine erste Schicht auszubilden; dann wird das zweite Quellengas eingeleitet, um mit der ersten Schicht zu reagieren; als Ergebnis wird eine zweite Schicht über der ersten Schicht angeordnet, so dass ein Dünnfilm ausgebildet wird. Die Abfolge der Gaseinleitung wird mehrfach wiederholt, bis eine erforderliche Dicke erzielt wird, wodurch ein Dünnfilm mit hervorragender Stufenabdeckung ausgebildet werden kann. Die Dicke des Dünnfilms kann durch die Anzahl der Wiederholungen der Abfolge der Gaseinleitung reguliert werden, deshalb ermöglicht ein ALD-Verfahren, dass eine Dicke präzise reguliert wird, und ist somit zum Herstellen eines sehr kleinen FET geeignet.
  • Die Vielfalt der Filme, wie z. B. die leitenden Filme, die isolierenden Filme, der Oxidhalbleiterfilm und der Metalloxidfilm, dieser Ausführungsform kann durch ein thermisches CVD-Verfahren, wie z. B. ein MOCVD-Verfahren, ausgebildet werden. In dem Fall, in dem ein In-Ga-Zn-O-Film ausgebildet wird, werden beispielsweise Trimethylindium, Trimethylgallium und Dimethylzink verwendet. Es sei angemerkt, dass die chemische Formel von Trimethylindium In(CH3)3 ist. Die chemische Formel von Trimethylgallium ist Ga(CH3)3. Die chemische Formel von Dimethylzink ist Zn(CH3)2. Ohne Beschränkung auf die vorstehende Kombination kann Triethylgallium (chemische Formel: Ga(C2H5)3) statt Trimethylgallium verwendet werden, und Diethylzink (chemische Formel: Zn(C2H5)2) kann statt Dimethylzink verwendet werden.
  • Zum Beispiel werden in dem Fall, in dem ein Hafniumoxidfilm mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, zwei Arten von Gasen, d. h. Ozon (O3) als Oxidator und ein Quellengas verwendet, das durch Verdampfen einer Flüssigkeit erhalten wird, die ein Lösungsmittel und eine Hafniumvorläuferverbindung enthält (z. B. ein Hafniumalkoxid oder ein Hafniumamid, typischerweise Tetrakis(dimethylamid)hafnium (TDMAH). Es sei angemerkt, dass die chemische Formel von Tetrakis(dimethylamid)hafnium Hf[N(CH3)2]4 ist. Beispiele für ein weiteres flüssiges Material umfassen Tetrakis(ethylmethylamid)hafnium.
  • Zum Beispiel werden in dem Fall, in dem ein Aluminiumoxidfilm mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, zwei Arten von Gasen, z. B. H2O als Oxidator und ein Quellengas, verwendet, das durch Verdampfen einer Flüssigkeit erhalten wird, die ein Lösungsmittel und eine Aluminiumvorläuferverbindung enthält (z. B. Trimethylaluminium (TMA)). Es sei angemerkt, dass die chemische Formel von Trimethylaluminium Al(CH3)3 ist. Beispiele für ein weiteres flüssiges Material umfassen Tris(dimethylamid)aluminium, Triisobutylaluminium und Aluminium-tris(2,2,6,6-tetramethyl-3,5-heptandionat).
  • Zum Beispiel wird in dem Fall, in dem ein Siliziumoxidfilm mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, Hexachlordisilan an einer Oberfläche adsorbiert, auf der ein Film ausgebildet wird, das in dem Adsorbat enthaltene Chlor wird entfernt, und Radikale eines Oxidationsgases (z. B. O2 oder Distickstoffmonoxid) werden zugeführt, um mit dem Adsorbat zu reagieren.
  • Zum Beispiel werden in dem Fall, in dem ein Wolframfilm mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, ein WF6-Gas und ein B2H6-Gas nacheinander mehrfach eingeleitet, um einen anfänglichen Wolframfilm auszubilden, und dann werden ein WF6-Gas und ein H2-Gas verwendet, um einen Wolframfilm auszubilden. Es sei angemerkt, dass ein SiH4-Gas anstelle eines B2H6-Gases verwendet werden kann.
  • Zum Beispiel werden in dem Fall, in dem ein Oxidhalbleiterfilm, z. B. ein In-Ga-Zn-O-Film, mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, ein In(CH3)3-Gas und ein O3-Gas nacheinander mehrfach eingeleitet, um eine InO-Schicht auszubilden, ein Ga(CH3)3-Gas und ein O3-Gas werden gleichzeitig eingeleitet, um eine GaO-Schicht auszubilden, und dann werden ein Zn(CH3)2-Gas und ein O3-Gas verwendet, um eine ZnO-Schicht auszubilden. Es sei angemerkt, dass die Reihenfolge dieser Schichten nicht auf dieses Beispiel beschränkt ist. Eine Mischverbindungsschicht, wie z. B. eine In-Ga-O-Schicht, eine In-Zn-O-Schicht oder eine Ga-Zn-O-Schicht, kann durch Mischen dieser Gase ausgebildet werden. Es sei angemerkt, dass, obwohl ein H2O-Gas, das durch Bläschenbildung (Sprudeln oder Aufwallen) mit einem Inertgas, wie z. B. Ar, erhalten wird, statt eines O3-Gases verwendet werden kann, es bevorzugt wird, ein O3-Gas zu verwenden, da es keinen H enthält. Zusätzlich kann statt eines In(CH3)3-Gases ein In(C2H5)3-Gas verwendet werden. Statt eines Ga(CH3)3-Gases kann ein Ga(C2H5)3-Gas verwendet werden. Darüber hinaus kann ein Zn(CH3)2-Gas verwendet werden.
  • <Strukturbeispiel 2 der Halbleitervorrichtung>
  • Ein Strukturbeispiel, das sich von demjenigen des Transistors 100 in 5B und 5C unterscheidet, wird anhand von 6A und 6B beschrieben. Es sei angemerkt, dass in dem Fall, in dem ein Abschnitt eine Funktion aufweist, die derjenigen ähnlich ist, die vorstehend beschrieben worden ist, das gleiche Schraffurmuster für den Abschnitt verwendet wird, und der Abschnitt wird in einigen Fällen nicht eigens mit einem Bezugszeichen versehen.
  • 6A ist eine Draufsicht auf einen Transistor 170, bei dem es sich um eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung handelt. 6B ist eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 in 6A und eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 in 6A. In 6B werden die Querschnittsansicht entlang der Strichpunktlinie X1-X2 und die Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 jeweils auf der linken Seite und der rechten Seite dargestellt.
  • Der Transistor 170 umfasst den leitenden Film 104, der als erste Gate-Elektrode dient, über dem Substrat 102, den isolierenden Film 106 über dem Substrat 102 und dem leitenden Film 104, den isolierenden Film 107 über dem isolierenden Film 106, den Oxidhalbleiterfilm 108 über dem isolierenden Film 107, den isolierenden Film 114 über dem Oxidhalbleiterfilm 108, den isolierenden Film 116 über dem isolierenden Film 114, den leitenden Film 112a, der als mit dem Oxidhalbleiterfilm 108 elektrisch verbundene Source-Elektrode dient, den leitenden Film 112b, der als mit dem Oxidhalbleiterfilm 108 elektrisch verbundene Drain-Elektrode dient, den isolierenden Film 118 über dem isolierenden Film 116, einen leitenden Film 120a über dem isolierenden Film 118 und einen leitenden Film 120b über dem isolierenden Film 118. Die isolierenden Filme 114, 116 und 118 dienen als zweite Gate-Isolierfilme des Transistors 170. Der leitende Film 120a ist elektrisch mit dem leitenden Film 112b über eine Öffnung 142c, die in den isolierenden Filmen 114, 116 und 118 bereitgestellt wird, verbunden. Der leitende Film 120a in dem Transistor 170 dient beispielsweise als Pixelelektrode, die für eine Anzeigevorrichtung verwendet wird. Der leitende Film 120b in dem Transistor 170 dient als zweite Gate-Elektrode (auch als Rückgate-Elektrode bezeichnet).
  • Der leitende Film 120b ist, wie in der Querschnittsansicht auf der rechten Seite in 6B dargestellt, mit dem leitenden Film 104, der als erste Gate-Elektrode dient, über Öffnungen 142a und 142b, die in den isolierenden Filmen 106, 107, 114, 116 und 118 bereitgestellt werden, verbunden. Demzufolge wird dem leitenden Film 120b und dem leitenden Film 104 das gleiche Potential zugeführt.
  • Es sei angemerkt, dass, obwohl bei dieser Ausführungsform die Struktur beschrieben wird, bei der die Öffnungen 142a und 142b derart bereitgestellt sind, dass der leitende Film 120b und der leitende Film 104 miteinander verbunden sind, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise kann eine Struktur, bei der lediglich eine der Öffnungen 142a und 142b bereitgestellt ist, so dass der leitende Film 120b mit dem leitenden Film 104 verbunden ist, oder eine Struktur zum Einsatz kommen, bei der die Öffnungen 142a und 142b nicht bereitgestellt sind und der leitende Film 120b und der leitende Film 104 nicht miteinander verbunden sind. Es sei angemerkt, dass in dem Fall, in dem der leitende Film 120b und der leitende Film 104 nicht miteinander verbunden sind, es möglich ist, unterschiedliche Potentiale an den leitenden Film 120b und den leitenden Film 104 anzulegen.
  • Wie in der Querschnittsansicht auf der linken Seite in 6B dargestellt, ist der Oxidhalbleiterfilm 108 derart angeordnet, dass er sowohl dem leitenden Film 104, der als erste Gate-Elektrode dient, als auch dem leitenden Film 120b, der als zweite Gate-Elektrode dient, zugewandt ist und zwischen den zwei leitenden Filmen liegt, die als Gate-Elektroden dienen. Die Längen des leitenden Films 120b, der als zweite Gate-Elektrode dient, in der Kanallängsrichtung und der Kanalbreitenrichtung sind länger als diejenigen des Oxidhalbleiterfilms 108 in der Kanallängsrichtung und der Kanalbreitenrichtung. Der gesamte Oxidhalbleiterfilm 108 ist mit dem leitenden Film 120b bedeckt, wobei die isolierenden Filme 114, 116 und 118 dazwischen positioniert sind. Da der leitende Film 120b, der als zweite Gate-Elektrode dient, über die Öffnungen 142a und 142b, die in den isolierenden Filmen 106, 107, 114, 116 und 118 bereitgestellt sind, mit dem leitenden Film 104, der als erste Gate-Elektrode dient, verbunden ist, ist eine Seitenfläche des Oxidhalbleiterfilms 108 in der Kanalbreitenrichtung dem leitenden Film 120b zugewandt, der als zweite Gate-Elektrode dient, wobei die isolierenden Filme 114, 116 und 118 dazwischen positioniert sind.
  • Mit anderen Worten: In der Kanalbreitenrichtung des Transistors 170 sind der leitende Film 104, der als erste Gate-Elektrode dient, und der leitende Film 120b, der als zweite Gate-Elektrode dient, über die Öffnungen miteinander verbunden, die in den isolierenden Filmen 106 und 107, die als erste Gate-Isolierfilme dienen, und in den isolierenden Filmen 114, 116 und 118 bereitgestellt sind, die als zweite Gate-Isolierfilme dienen; der leitende Film 104 und der leitende Film 120b umgeben den Oxidhalbleiterfilm 108, wobei die isolierenden Filme 106 und 107, die als erste Gate-Isolierfilme dienen, und die isolierenden Filme 114, 116 und 118, die als zweite Gate-Isolierfilme dienen, dazwischen positioniert sind.
  • Bei einer derartigen Struktur können elektrische Felder des leitenden Films 104, der als erste Gate-Elektrode dient, und des leitenden Films 120b, der als zweite Gate-Elektrode dient, den Oxidhalbleiterfilm 108, der in dem Transistor 170 enthalten ist, elektrisch umgeben. Eine Gerätestruktur eines Transistors, wie diejenige des Transistors 170, bei der elektrische Felder einer ersten Gate-Elektrode und einer zweiten Gate-Elektrode einen Oxidhalbleiterfilm elektrisch umgeben bzw. umschließen, in dem ein Kanalbereich gebildet wird, kann als umgebene bzw. umschlossene Kanal-(surrounded channel (s-channel-, s-Kanal-))Struktur bezeichnet werden.
  • Da der Transistor 170 die s-Kanal-Struktur aufweist, kann ein elektrisches Feld zum Induzieren eines Kanals durch den leitenden Film 104, der als erste Gate-Elektrode dient, effektiv an den Oxidhalbleiterfilm 108 angelegt werden; deshalb kann die Stromtreiberfähigkeit des Transistors 170 verbessert werden und es können Eigenschaften eines hohen Durchlassstroms erzielt werden. Da der Durchlassstrom erhöht werden kann, ist es möglich, die Größe des Transistors 170 zu verringern. Zudem kann die mechanische Festigkeit des Transistors 170 erhöht werden, da der Transistor 170 eine Struktur aufweist, bei der der Oxidhalbleiterfilm 108 von dem leitenden Film 104, der als erste Gate-Elektrode dient, und dem leitenden Film 120b umgeben ist, der als zweite Gate-Elektrode dient.
  • Es sei angemerkt, dass die anderen Komponenten des Transistors 170 gleich denjenigen des vorstehend beschriebenen Transistors 100 sind und ein Effekt, der demjenigen des Transistors 100 ähnlich ist, erhalten werden kann.
  • Die Strukturen der Transistoren dieser Ausführungsform können frei miteinander kombiniert werden. Beispielsweise kann der Transistor 100, der in 5A und 5B dargestellt wird, als Transistor in einem Pixel einer Anzeigevorrichtung verwendet werden, und der Transistor 170, der in 6A und 6B dargestellt wird, kann als Transistor in einem Gate-Treiber einer Anzeigevorrichtung verwendet werden.
  • <Verfahren 1 zum Herstellen der Halbleitervorrichtung>
  • Als Nächstes wird ein Verfahren zum Herstellen des Transistors 100, bei dem es sich um eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung handelt, anhand von 1A bis 1C, 2A bis 2C, 3A bis 3C, 4A bis 4C und 5A ausführlich beschrieben. Es sei angemerkt, dass 1A bis 1C, 2A bis 2C, 3A bis 3C, 4A bis 4C und 5A Querschnittsansichten sind, die das Verfahren zum Herstellen der Halbleitervorrichtung darstellen.
  • Als Erstes wird ein leitender Film über dem Substrat 102 ausgebildet und durch einen Lithographieprozess sowie einen Ätzprozess verarbeitet, wodurch der leitende Film 104, der als Gate-Elektrode dient, ausgebildet wird. Anschließend werden die isolierenden Filme 106 und 107, die als Gate-Isolierfilme dienen, über dem leitenden Film 104 ausgebildet (siehe 1A).
  • Bei dieser Ausführungsform wird ein Glassubstrat für das Substrat 102 verwendet, und als leitender Film 104, der als Gate-Elektrode dient, wird ein 100 nm dicker Wolframfilm durch ein Sputterverfahren ausgebildet. Ein 400 nm dicker Siliziumnitridfilm und ein 50 nm dicker Siliziumoxynitridfilm werden durch ein PECVD-Verfahren als isolierender Film 106 bzw. isolierender Film 107 ausgebildet.
  • Es sei angemerkt, dass der isolierende Film 106 eine mehrschichtige Struktur aus Siliziumnitridfilmen aufweisen kann. Im Besonderen kann der isolierende Film 106 eine dreischichtige Struktur aus einem ersten Siliziumnitridfilm, einem zweiten Siliziumnitridfilm und einem dritten Siliziumnitridfilm aufweisen. Es folgt ein Beispiel für die dreischichtige Struktur.
  • Beispielsweise kann der erste Siliziumnitridfilm unter den folgenden Bedingungen derart ausgebildet werden, dass er eine Dicke von 50 nm aufweist: Silan mit einer Durchflussmenge von 200 sccm, Stickstoff mit einer Durchflussmenge von 2000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 100 sccm werden einer Reaktionskammer einer PECVD-Einrichtung als Quellengas zugeführt, der Druck in der Reaktionskammer wird auf 100 Pa eingestellt und eine Leistung von 2000 W wird unter Verwendung einer 27,12 MHz-Hochfrequenzleistungsquelle zugeführt.
  • Der zweite Siliziumnitridfilm kann unter den folgenden Bedingungen derart ausgebildet werden, dass er eine Dicke von 300 nm aufweist: Silan mit einer Durchflussmenge von 200 sccm, Stickstoff mit einer Durchflussmenge von 2000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 2000 sccm werden der Reaktionskammer der PECVD-Einrichtung als Quellengas zugeführt, der Druck in der Reaktionskammer wird auf 100 Pa eingestellt und eine Leistung von 2000 W wird unter Verwendung einer 27,12 MHz-Hochfrequenzleistungsquelle zugeführt.
  • Der dritte Siliziumnitridfilm kann unter den folgenden Bedingungen derart ausgebildet werden, dass er eine Dicke von 50 nm aufweist: Silan mit einer Durchflussmenge von 200 sccm und Stickstoff mit einer Durchflussmenge von 5000 sccm werden der Reaktionskammer der PECVD-Einrichtung als Quellengas zugeführt, der Druck in der Reaktionskammer wird auf 100 Pa eingestellt und eine Leistung von 2000 W wird unter Verwendung einer 27,12 MHz-Hochfrequenzleistungsquelle zugeführt.
  • Es sei angemerkt, dass der erste Siliziumnitridfilm, der zweite Siliziumnitridfilm und der dritte Siliziumnitridfilm jeweils bei einer Substrattemperatur von 350°C ausgebildet werden können.
  • Wenn der isolierende Film 106 beispielsweise die dreischichtige Struktur aus den Siliziumnitridfilmen aufweist, kann in dem Fall, in dem ein leitender Film, der Kupfer (Cu) enthält, als leitender Film 104 verwendet wird, der folgende Effekt erhalten werden.
  • Der erste Siliziumnitridfilm kann die Diffusion von Kupfer (Cu) aus dem leitenden Film 104 verhindern. Der zweite Siliziumnitridfilm weist eine Funktion zum Abgeben von Wasserstoff auf und kann die Spannungsfestigkeit des isolierenden Films, der als Gate-Isolierfilm dient, verbessern. Der dritte Siliziumnitridfilm gibt eine kleine Menge an Wasserstoff ab und kann die Diffusion von Wasserstoff, der von dem zweiten Siliziumnitridfilm abgegeben wird, verhindern.
  • Der isolierende Film 107 ist vorzugsweise ein isolierender Film, der Sauerstoff enthält, um die Eigenschaften einer Grenzfläche zu dem Oxidhalbleiterfilm 108 (insbesondere zu dem ersten Oxidhalbleiterfilm 108a) zu verbessern, der zu einem späteren Zeitpunkt ausgebildet wird.
  • Als Nächstes wird ein Oxidhalbleiterfilm 109 über dem isolierenden Film 107 bei einer ersten Temperatur ausgebildet. Der Oxidhalbleiterfilm 109 wird derart ausgebildet, dass zuerst ein erster Oxidhalbleiterfilm 109a ausgebildet wird und dann ein zweiter Oxidhalbleiterfilm 109b ausgebildet wird (siehe 1B).
  • Die erste Temperatur, bei der der Oxidhalbleiterfilm 109 ausgebildet wird, ist höher als oder gleich der Raumtemperatur und niedriger als 340°C, bevorzugt höher als oder gleich der Raumtemperatur und niedriger als oder gleich 300°C, stärker bevorzugt höher als oder gleich 100°C und niedriger als oder gleich 250°C, und noch stärker bevorzugt höher als oder gleich 100°C und niedriger als oder gleich 200°C. Der Oxidhalbleiterfilm 109 wird ausgebildet, während eine Wärmebehandlung durchgeführt wird, so dass die Kristallinität des Oxidhalbleiterfilms 109 verbessert werden kann. In dem Fall, in dem ein großes Glassubstrat (beispielsweise ein Glassubstrat der 6. bis 10. Generation) als Substrat 102 verwendet wird, verformt sich das Substrat 102 manchmal, wenn die erste Temperatur höher als oder gleich 150°C und niedriger als 340°C ist.
  • Jedoch kann selbst dann, wenn ein großes Glassubstrat verwendet wird, eine Verformung des Glassubstrats verhindert werden, wenn die erste Temperatur höher als oder gleich 100°C und niedriger als 150°C ist.
  • Der erste Oxidhalbleiterfilm 109a und der zweite Oxidhalbleiterfilm 109b werden entweder bei der gleichen Substrattemperatur oder bei unterschiedlichen Substrattemperaturen ausgebildet. Vorzugsweise werden der erste Oxidhalbleiterfilm 109a und der zweite Oxidhalbleiterfilm 109b bei der gleichen Substrattemperatur ausgebildet, da dadurch die Herstellungskosten verringert werden können.
  • Der erste Oxidhalbleiterfilm 109a wird bei dieser Ausführungsform durch ein Sputterverfahren unter Verwendung eines In-Ga-Zn-Metalloxidtargets (mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1) ausgebildet, und dann wird der zweite Oxidhalbleiterfilm 109b sukzessiv im Vakuum durch ein Sputterverfahren unter Verwendung eines In-Ga-Zn-Metalloxidtargets (mit einem Atomverhältnis von In:Ga:Zn = 1:1:1,2) ausgebildet. Der erste Oxidhalbleiterfilm 109a und der zweite Oxidhalbleiterfilm 109b werden bei einer Substrattemperatur von 170°C ausgebildet.
  • In dem Fall, in dem der Oxidhalbleiterfilm 109 durch ein Sputterverfahren ausgebildet wird, wird als Sputtergas in angemessener Weise ein Edelgas (typischerweise Argon), Sauerstoff oder ein Gasgemisch aus einem Edelgas und Sauerstoff verwendet. Im Falle der Verwendung des Gasgemisches aus einem Edelgas und Sauerstoff wird vorzugsweise der Anteil an Sauerstoff in Bezug auf ein Edelgas erhöht. Außerdem ist eine Erhöhung der Reinheit eines Sputtergases notwendig. Beispielsweise wird als Sauerstoffgas oder Argongas, das für ein Sputtergas verwendet wird, ein Gas verwendet, das derart hoch gereinigt worden ist, dass es einen Taupunkt von –40°C oder niedriger, bevorzugt –80°C oder niedriger, noch bevorzugter –100°C oder niedriger, darüber hinaus noch bevorzugter –120°C oder niedriger aufweist, wodurch der Eintritt von Feuchtigkeit oder dergleichen in den Oxidhalbleiterfilm 109 so weit wie möglich verringert werden kann.
  • In dem Fall, in dem der Oxidhalbleiterfilm 109 durch ein Sputterverfahren ausgebildet wird, wird eine Kammer einer Sputtereinrichtung vorzugsweise mittels einer Adsorptionsvakuumabsaugpumpe, wie z. B. einer Kryopumpe, in einen Hochvakuumzustand (auf etwa 5 × 10–7 Pa bis 1 × 10–4 Pa) versetzt, um Wasser oder dergleichen, das als Verunreinigung gegenüber dem Oxidhalbleiterfilm 109 dient, so weit wie möglich zu entfernen. Alternativ werden vorzugsweise eine Turbomolekularpumpe und eine Kältefalle kombiniert, um einen Rückfluss eines Gases, insbesondere eines Kohlenstoff oder Wasserstoff enthaltenden Gases, aus einer Abgasanlage in die Kammer zu verhindern.
  • Anschließend wird der Oxidhalbleiterfilm 109 verarbeitet, so dass der inselförmige Oxidhalbleiterfilm 108 ausgebildet wird. Es sei angemerkt, dass der erste Oxidhalbleiterfilm 109a in den ersten inselförmigen Oxidhalbleiterfilm 108a verarbeitet wird und der zweite Oxidhalbleiterfilm 109b in den zweiten inselförmigen Oxidhalbleiterfilm 108b verarbeitet wird (siehe 1C).
  • Anschließend wird ein leitender Film 112, der zu der Source-Elektrode und der Drain-Elektrode wird, durch ein Sputterverfahren über dem isolierenden Film 107 und dem Oxidhalbleiterfilm 108 ausgebildet (siehe 2A) und wird keine Wärmebehandlung bei einer Temperatur von höher als der ersten Temperatur durchgeführt. Mit anderen Worten: Die Temperatur von Schritten nach dem Verarbeiten des Oxidhalbleiterfilms 109 zum Ausbilden des inselförmigen Oxidhalbleiterfilms 108 und vor dem Ausbilden des leitenden Films 112 ist niedriger als oder gleich der ersten Temperatur.
  • Bei dieser Ausführungsform wird ein mehrschichtiger Film als leitender Film 112 ausgebildet, bei dem ein 50 nm dicker Wolframfilm und ein 400 nm dicker Aluminiumfilm durch ein Sputterverfahren nacheinander übereinander angeordnet werden. Obwohl der leitende Film 112 dieser Ausführungsform eine zweischichtige Struktur aufweist, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann der leitende Film 112 eine dreischichtige Struktur aufweisen, bei der ein 50 nm dicker Wolframfilm, ein 400 nm dicker Aluminiumfilm und ein 100 nm dicker Titanfilm nacheinander übereinander angeordnet werden.
  • Als Nächstes werden Masken 136a und 136b in erforderlichen Bereichen über dem leitenden Film 112 ausgebildet (siehe 2B).
  • Die Masken 136a und 136b dieser Ausführungsform werden derart ausgebildet, dass ein lichtempfindlicher Harzfilm über dem leitenden Film 112 ausgebildet und durch einen Lithographieprozess strukturiert wird.
  • Anschließend wird ein Ätzmittel 138 von oberhalb des leitenden Films 112 und der Masken 136a und 136b aufgetragen, so dass der leitende Film 112 verarbeitet wird, wodurch die leitenden Filme 112a und 112b, die voneinander getrennt liegen, ausgebildet werden (siehe 2C).
  • Bei dieser Ausführungsform wird der leitende Film 112 mit einer Trockenätzeinrichtung verarbeitet. Es sei angemerkt, dass ein Verfahren zum Verarbeiten des leitenden Films 112 nicht darauf beschränkt ist. Beispielsweise können der leitende Film 112 und der zweite Oxidhalbleiterfilm 108b mit einer Nassätzeinrichtung unter Verwendung einer chemischen Lösung als Ätzmittel 138 verarbeitet werden. Es sei angemerkt, dass ein feineres Muster ausgebildet werden kann, wenn zum Verarbeiten des leitenden Films 112 statt einer Nassätzeinrichtung eine Trockenätzeinrichtung verwendet wird. Jedoch können die Herstellungskosten stärker verringert werden, wenn statt einer Trockenätzeinrichtung eine Nassätzeinrichtung zum Verarbeiten des leitenden Films 112 verwendet wird.
  • Anschließend wird ein Ätzmittel 139 von oberhalb des zweiten Oxidhalbleiterfilms 108b, der leitenden Filme 112a und 112b und der Masken 136a und 136b aufgetragen, um eine Oberfläche des zweiten Oxidhalbleiterfilms 108b (auf der Rückkanalseite) zu säubern (siehe 3A).
  • Die Reinigung kann beispielsweise unter Verwendung einer chemischen Lösung, wie z. B. Phosphorsäure, durchgeführt werden. Das Reinigen unter Verwendung einer chemischen Lösung, wie z. B. einer Phosphorsäure, kann Verunreinigungen (z. B. Elemente, die in den leitenden Filmen 112a und 112b enthalten sind), die an der Oberfläche des zweiten Oxidhalbleiterfilms 108b haften, entfernen. Es sei angemerkt, dass das Reinigen nicht notwendigerweise durchgeführt wird; in einigen Fällen muss das Reinigen nicht durchgeführt werden.
  • Durch das Ausbilden und/oder das Reinigen der leitenden Filme 112a und 112b wird ein Bereich des zweiten Oxidhalbleiterfilms 108b, der nicht mit dem leitenden Film 112a oder 112b bedeckt ist, in einigen Fällen dünner als der erste Oxidhalbleiterfilm 108a.
  • Durch das Ausbilden und/oder das Reinigen der leitenden Filme 112a und 112b wird der Bereich des zweiten Oxidhalbleiterfilms 108b, der nicht mit dem leitenden Film 112a oder 112b bedeckt ist, in einigen Fällen jedoch nicht dünner als ein Bereich des zweiten Oxidhalbleiterfilms 108b, der mit dem leitenden Film 112a oder 112b bedeckt ist. 9A und 9B stellen Beispiele für einen derartigen Fall dar. 9A und 9B sind Querschnittsansichten, die Beispiele für eine Halbleitervorrichtung darstellen. 9A und 9B stellen jeweils eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 und eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 auf der linken bzw. rechten Seite dar. 9A stellt ein Beispiel dar, in dem der zweite Oxidhalbleiterfilm 108b des Transistors 100, der in 5B dargestellt wird, nicht dünner als der Bereich des zweiten Oxidhalbleiterfilms 108b wird, der mit dem leitenden Film 112a oder 112b bedeckt ist. 9B stellt ein Beispiel dar, in dem die Dicke des zweiten Oxidhalbleiterfilms 108b im Voraus kleiner als diejenige des ersten Oxidhalbleiterfilms 108a gemacht wird und die Dicke des Bereichs, der nicht mit dem leitenden Film 112a oder 112b bedeckt ist, im Wesentlichen derjenigen in dem Transistor 100 entspricht, der in 5B dargestellt wird.
  • Dann werden die Masken 136a und 136b entfernt, wodurch der leitende Film 112a, der als Source-Elektrode dient, und der leitende Film 112b, der als Drain-Elektrode dient, über dem zweiten Oxidhalbleiterfilm 108b ausgebildet werden. Der Oxidhalbleiterfilm 108 weist eine mehrschichtige Struktur aus dem ersten Oxidhalbleiterfilm 108a und dem zweiten Oxidhalbleiterfilm 108b auf (siehe 3B).
  • Als Nächstes werden der isolierende Film 114, der als erster isolierender Schutzfilm dient, und der isolierende Film 116, der als zweiter isolierender Schutzfilm dient, über dem Oxidhalbleiterfilm 108 und den leitenden Filmen 112a und 112b ausgebildet, und anschließend wird ein erster Barrierefilm 131 ausgebildet (siehe 3C).
  • Es sei angemerkt, dass, nachdem der isolierende Film 114 ausgebildet worden ist, der isolierende Film 116 vorzugsweise sukzessiv ausgebildet wird, ohne dabei der Luft ausgesetzt zu werden. Nachdem der isolierende Film 114 ausgebildet worden ist, wird der isolierende Film 116 sukzessiv ausgebildet, ohne dabei der Luft ausgesetzt zu sein, indem die Durchflussmenge eines Quellengases, der Druck, die Hochfrequenzleistung und/oder die Substrattemperatur reguliert werden/wird. Dadurch kann die Verunreinigungskonzentration, die auf die atmosphärische Komponente zurückzuführen ist, an der Grenzfläche zwischen dem isolierenden Film 114 und dem isolierenden Film 116 verringert werden, und Sauerstoff in den isolierenden Filmen 114 und 116 kann zu dem Oxidhalbleiterfilm 108 wandern; demzufolge kann der Anteil an Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108 verringert werden.
  • Als isolierender Film 114 kann beispielsweise ein Siliziumoxynitridfilm durch ein PECVD-Verfahren ausgebildet werden. In diesem Fall werden ein Silizium enthaltendes Abscheidungsgas und ein Oxidationsgas vorzugsweise als Quellengas verwendet. Typische Beispiele für das Silizium enthaltende Abscheidungsgas umfassen Silan, Disilan, Trisilan und Silanfluorid. Beispiele für das Oxidationsgas umfassen Distickstoffmonoxid und Stickstoffdioxid. Ein isolierender Film, der Stickstoff enthält und eine kleine Anzahl von Defekten aufweist, kann als isolierender Film 114 durch ein PECVD-Verfahren unter den folgenden Bedingungen ausgebildet werden: Der Anteil des Oxidationsgases ist höher als das 20-Fache und niedriger als das 100-Fache, bevorzugt höher als das oder gleich dem 40-Fachen und niedriger als oder gleich dem 80-Fachen des Abscheidungsgases, und der Druck in einer Behandlungskammer ist niedriger als 100 Pa, bevorzugt niedriger als oder gleich 50 Pa.
  • Bei dieser Ausführungsform wird als isolierender Film 114 ein Siliziumoxynitridfilm durch ein PECVD-Verfahren unter den folgenden Bedingungen ausgebildet: Das Substrat 102 wird bei einer Temperatur von 220°C gehalten; Silan mit einer Durchflussmenge von 50 sccm und Distickstoffmonoxid mit einer Durchflussmenge von 2000 sccm werden als Quellengas verwendet, der Druck in der Behandlungskammer beträgt 20 Pa; und eine Hochfrequenzleistung von 100 W bei 13,56 MHz (1,6 × 10–2 W/cm2 als Leistungsdichte) wird parallelen Plattenelektroden (parallel-plate electrodes) zugeführt.
  • Als isolierender Film 116 wird ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm unter den folgenden Bedingungen ausgebildet: Das Substrat, das in einer auf Vakuum evakuierten Behandlungskammer der PECVD-Einrichtung platziert ist, wird bei einer Temperatur von höher als oder gleich 180°C und niedriger als oder gleich 350°C gehalten; der Druck ist beim Einleiten eines Quellengases in die Behandlungskammer höher als oder gleich 100 Pa und niedriger als oder gleich 250 Pa, vorzugsweise höher als oder gleich 100 Pa und niedriger als oder gleich 200 Pa; und eine Hochfrequenzleistung von höher als oder gleich 0,17 W/cm2 und geringer als oder gleich 0,5 W/cm2, bevorzugt höher als oder gleich 0,25 W/cm2 und geringer als oder gleich 0,35 W/cm2 wird einer Elektrode, die in der Behandlungskammer bereitgestellt ist, zugeführt.
  • Für die Abscheidungsbedingungen des isolierenden Films 116 gilt: Die Hochfrequenzleistung, die die vorstehende Leistungsdichte aufweist, wird einer Reaktionskammer, die den vorstehenden Druck aufweist, zugeführt, wodurch die Spaltungseffizienz des Quellengases im Plasma erhöht wird, Sauerstoffradikale vermehrt werden und die Oxidation des Quellengases gefördert wird; deshalb wird der Sauerstoffgehalt in dem isolierenden Film 116 höher als derjenige in der stöchiometrischen Zusammensetzung. Andererseits ist in dem Film, der bei einer Substrattemperatur, die sich im vorstehenden Temperaturbereich befindet, ausgebildet wird, die Bindung zwischen Silizium und Sauerstoff schwach, und folglich wird durch eine Wärmebehandlung ein Teil des Sauerstoffs in dem Film in einem späteren Schritt abgegeben. Deshalb ist es möglich, einen isolierenden Oxidfilm auszubilden, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung und von dem ein Teil des Sauerstoffs bei Erwärmung abgegeben wird.
  • Es sei angemerkt, dass in dem Schritt zum Ausbilden des isolierenden Films 116 der isolierende Film 114 als Schutzfilm des Oxidhalbleiterfilms 108 dient. Folglich kann der isolierende Film 116 unter Verwendung der Hochfrequenzleistung mit einer hohen Leistungsdichte ausgebildet werden, während Schäden an dem Oxidhalbleiterfilm 108 verringert werden.
  • Es sei angemerkt, dass bei den Abscheidungsbedingungen des isolierenden Films 116 die Anzahl von Defekten in dem isolierenden Film 116 verringert werden kann, wenn die Durchflussmenge des Silizium enthaltenden Abscheidungsgases im Verhältnis zu dem Oxidationsgas erhöht wird. Typischerweise ist es möglich, eine isolierende Oxidschicht auszubilden, bei der die Anzahl von Defekten gering ist; das heißt, dass bei einer ESR-Messung die Spin-Dichte eines Signals, das bei g = 2,001 erscheint und aus einer offenen Bindung von Silizium stammt, niedriger als 6 × 1017 Spins/cm3, bevorzugt niedriger als oder gleich 3 × 1017 Spins/cm3, noch bevorzugter niedriger als oder gleich 1,5 × 1017 Spins/cm3 ist. Als Ergebnis kann die Zuverlässigkeit des Transistors verbessert werden.
  • Nachdem die isolierenden Filme 114 und 116 ausgebildet worden sind (d. h. nachdem der isolierende Film 116 ausgebildet worden ist und bevor der erste Barrierefilm 131 ausgebildet wird), kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung kann Stickstoffoxid, das in den isolierenden Filmen 114 und 116 enthalten ist, verringern. Durch die Wärmebehandlung kann ein Teil des Sauerstoffs, der in den isolierenden Filmen 114 und 116 enthalten ist, zu dem Oxidhalbleiterfilm 108 wandern, so dass die Menge an Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108 verringert werden kann.
  • Die Temperatur der Wärmebehandlung, die an den isolierenden Filmen 114 und 116 durchgeführt wird, ist typischerweise niedriger als gleich 400°C, bevorzugt niedriger als 375°C, stärker bevorzugt höher als oder gleich 150°C und und niedriger als 360°C, und noch stärker bevorzugt höher als oder gleich 350°C und niedriger als 360°C. Die Wärmebehandlung kann in einer Atmosphäre aus Stickstoff, Sauerstoff, ultratrockener Luft (Luft, in der der Wassergehalt 20 ppm oder weniger, bevorzugt 1 ppm oder weniger, stärker bevorzugt 10 ppb oder weniger beträgt) oder einem Edelgas (Argon, Helium oder dergleichen) durchgeführt werden. Es sei angemerkt, dass für die Wärmebehandlung ein Elektroofen, eine RTA-Einrichtung oder dergleichen verwendet werden kann, bei denen vorzugsweise weder Wasserstoff noch Wasser und dergleichen in dem Stickstoff, dem Sauerstoff, der ultratrockenen Luft oder dem Edelgas enthalten sind.
  • Der erste Barrierefilm 131 enthält Sauerstoff und ein Metall (Indium und/oder Zink und/oder Titan und/oder Aluminium und/oder Wolfram und/oder Tantal und/oder Molybdän und/oder Hafnium und/oder Yttrium). Indiumzinnoxid (auch als ITO bezeichnet), Indiumzinnsiliziumoxid (In-Sn-Si-Oxid, im Folgenden auch als ITSO bezeichnet) oder Indiumoxid werden vorzugsweise für den ersten Barrierefilm 131 verwendet, da eine Unebenheit vorteilhaft bedeckt werden kann.
  • Der erste Barrierefilm 131 kann durch ein Sputterverfahren ausgebildet werden. Wenn der erste Barrierefilm 131 dünn ist, ist es manchmal schwierig, das Freisetzen von Sauerstoff von dem isolierenden Film 116 nach außen zu verhindern. Im Gegensatz dazu kann dann, wenn der erste Barrierefilm 131 dick ist, Sauerstoff in einigen Fällen nicht vorteilhaft zu dem isolierenden Film 116 hinzugefügt werden. Demzufolge ist die Dicke des ersten Barrierefilms 131 vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 20 nm, oder größer als oder gleich 2 nm und kleiner als oder gleich 10 nm. Bei dieser Ausführungsform wird ein 5 nm dicker ITSO-Film als erster Barrierefilm 131 ausgebildet.
  • Anschließend wird dem isolierenden Film 116, der als zweiter isolierender Schutzfilm dient, Sauerstoff 140 über den ersten Barrierefilm 131 hinzugefügt. In 4A wird Sauerstoff, der dem isolierenden Film 116 hinzugefügt wird, als Sauerstoff 140a gezeigt.
  • Als Verfahren zum Hinzufügen des Sauerstoffs 140 zu dem isolierenden Film 116 über den ersten Barrierefilm 131 kann ein Ionendotierungsverfahren, ein Ionenimplantationsverfahren, ein Plasmabehandlungsverfahren oder dergleichen verwendet werden. Bei dem Sauerstoff 140 kann es sich um überschüssigen Sauerstoff, Sauerstoffradikale oder dergleichen handeln. Indem eine Vorspannung an der Seite des Substrats angelegt wird, wenn der Sauerstoff 140 hinzugefügt wird, kann der Sauerstoff 140 dem isolierenden Film 116 effektiv hinzugefügt werden. Als Vorspannung kann beispielsweise die Leistungsdichte größer als oder gleich 1 W/cm2 und kleiner als oder gleich 5 W/cm2 sein. Wenn der erste Barrierefilm 131 über dem isolierenden Film 116 bereitgestellt wird und anschließend Sauerstoff hinzugefügt wird, dient der erste Barrierefilm 131 als Schutzfilm zum Verhindern des Freisetzens von Sauerstoff aus dem isolierenden Film 116. Somit kann dem isolierenden Film 116 eine größere Menge an Sauerstoff hinzugefügt werden.
  • Anschließend wird eine Wärmebehandlung bei einer zweiten Temperatur von niedriger als 400°C durchgeführt, wodurch der überschüssige Sauerstoff oder Sauerstoffradikale in den Oxidhalbleiterfilm 108 diffundiert werden können (siehe 4B).
  • In 4B wird die Wärmebehandlung bei der zweiten Temperatur schematisch mit Pfeilen 141 gezeigt. Die zweite Temperatur ist niedriger als 400°C, bevorzugt niedriger als 375°C, stärker bevorzugt höher als oder gleich 340°C und niedriger als 360°C. Die Wärmebehandlung bei der zweiten Temperatur kann in einer Atmosphäre aus Stickstoff, Sauerstoff, ultratrockener Luft (Luft, in der der Wassergehalt 20 ppm oder weniger, bevorzugt 1 ppm oder weniger, stärker bevorzugt 10 ppb oder weniger beträgt) oder einem Edelgas (Argon, Helium oder dergleichen) durchgeführt werden. Es sei angemerkt, dass für die Wärmebehandlung ein Elektroofen, eine RTA-Einrichtung oder dergleichen verwendet werden kann, bei denen vorzugsweise weder Wasserstoff noch Wasser und dergleichen in dem Stickstoff, dem Sauerstoff, der ultratrockenen Luft oder dem Edelgas enthalten sind.
  • Bei dieser Ausführungsform wird als Wärmebehandlung bei der zweiten Temperatur eine Wärmebehandlung bei 350°C für 1 Stunde in einer Stickstoffatmosphäre durchgeführt. Es sei angemerkt, dass die zweite Temperatur, bei der die Wärmebehandlung durchgeführt wird, die höchste in dem Herstellungsprozess des Transistors 100 sein sollte; jedoch kann eine Wärmebehandlung in einem anderen Schritt bei einer Temperatur durchgeführt werden, die im Wesentlichen der zweiten Temperatur entspricht. Beispielsweise kann die Substrattemperatur während der Ausbildung der isolierenden Filme 106, 107, 114, 116 und 118 gleich der zweiten Temperatur sein.
  • Als Nächstes werden der erste Barrierefilm 131 oder ein Teil davon sowie ein Teil des isolierenden Films 116, der als zweiter isolierender Schutzfilm dient, unter Verwendung eines Ätzmittels 142 entfernt (siehe 4C).
  • Als Verfahren zum Entfernen des ersten Barrierefilms 131 und eines Teils des isolierenden Films 116, der als zweiter isolierender Schutzfilm dient, können ein Trockenätzverfahren, ein Nassätzverfahren, eine Kombination von einem Trockenätzverfahren und einem Nassätzverfahren und dergleichen angegeben werden. Es sei angemerkt, dass das Ätzmittel 142 im Falle eines Trockenätzverfahrens ein Ätzgas ist und im Falle eines Nassätzverfahrens eine chemische Lösung ist. Bei dieser Ausführungsform wird zum Entfernen des ersten Barrierefilms 131 vorzugsweise ein Nassätzverfahren verwendet, da in diesem Falle Herstellungskosten eingespart werden können.
  • Anschließend wird der isolierende Film 118 als zweiter Barrierefilm über dem isolierenden Film 116 ausgebildet (siehe 5A).
  • Wenn ein PECVD-Verfahren zum Ausbilden des isolierenden Films 118 verwendet wird, ist die Substrattemperatur niedriger als 400°C, bevorzugt niedriger als 375°C, stärker bevorzugt höher als oder gleich 150°C und niedriger als 360°C, noch stärker bevorzugt höher als oder gleich 350°C und niedriger als 360°C; in diesem Fall kann ein dichter isolierender Film 118 ausgebildet werden. Es sei angemerkt, dass die Wärmebehandlung bei der zweiten Temperatur nach dem Ausbilden des ersten Barrierefilms 131 ausgelassen werden kann, wenn die Substrattemperatur während der Ausbildung des isolierenden Films 118 in einem der vorstehenden Bereiche liegt.
  • In dem Fall, in dem beispielsweise ein Siliziumnitridfilm durch ein PECVD-Verfahren als isolierender Film 118 ausgebildet wird, werden vorzugsweise ein Abscheidungsgas, das Silizium enthält, Stickstoff und Ammoniak als Quellengas verwendet. Die Menge an Ammoniak ist im Vergleich zu der Menge an Stickstoff kleiner, wodurch Ammoniak im Plasma dissoziiert wird und aktivierte Spezies erzeugt werden. Die aktivierten Spezies spalten eine Bindung zwischen Silizium und Wasserstoff, die in einem Abscheidungsgas, das Silizium enthält, enthalten sind, sowie eine Dreifachbindung zwischen Stickstoffmolekülen. Das hat zur Folge, dass ein dichter Siliziumnitridfilm ausgebildet werden kann, der nur wenige Defekte aufweist und in dem Bindungen zwischen Silizium und Stickstoff gefördert werden und Bindungen zwischen Silizium und Wasserstoff gering sind. Andererseits werden dann, wenn die Menge an Ammoniak in Bezug auf die Menge an Stickstoff groß ist, die Zersetzung eines Abscheidungsgases, das Silizium enthält, und die Zersetzung von Stickstoff nicht gefördert, so dass ein undichter bzw. grober Siliziumnitridfilm ausgebildet wird, in dem Bindungen zwischen Silizium und Wasserstoff verbleiben und sich Defekte vermehren. Deshalb wird das Durchflussmengenverhältnis von Stickstoff zu Ammoniak in dem Quellengas auf größer als oder gleich 5:1 und kleiner als oder gleich 50:1, bevorzugt auf größer als oder gleich 10:1 und kleiner als oder gleich 50:1 eingestellt.
  • Bei dieser Ausführungsform wird ein 50 nm dicker Siliziumnitridfilm unter Verwendung einer PECVD-Einrichtung als isolierender Film 118 ausgebildet, wobei Silan, Stickstoff und Ammoniak als Quellengas verwendet werden. Die Durchflussmenge von Silan ist 50 sccm, die Durchflussmenge von Stickstoff ist 5000 sccm und die Durchflussmenge von Ammoniak ist 100 sccm. Der Druck in der Behandlungskammer beträgt 100 Pa, die Substrattemperatur ist 350°C und eine Hochfrequenzleistung von 1000 W wird unter Verwendung einer 27,12 MHz-Hochfrequenzleistungsquelle parallelen Plattenelektroden zugeführt. Es sei angemerkt, dass es sich bei der PECVD-Einrichtung um eine Parallelplatten-PECVD-Einrichtung handelt, bei der die Elektrodenfläche 6000 cm2 beträgt und bei der die Leistung pro Flächeneinheit (Leistungsdichte), in die die zugeführte Leistung umgerechnet wird, 1,7 × 10–1 W/cm2 beträgt.
  • Es sei angemerkt, dass eine Wärmebehandlung durchgeführt werden kann, nachdem der isolierende Film 118, der als zweiter Barrierefilm dient, ausgebildet worden ist. Durch die Wärmebehandlung bei der zweiten Temperatur vor dem Ausbilden des isolierenden Films 118 oder durch die Wärmebehandlung nach dem Ausbilden des isolierenden Films 118 kann/können der/die in dem isolierenden Film 116 enthaltene/n überschüssige Sauerstoff oder Sauerstoffradikale in den Oxidhalbleiterfilm 108 diffundieren, um Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108 zu füllen. Alternativ kann der isolierende Film 118 ausgebildet werden, während eine Wärmebehandlung durchgeführt wird, so dass in dem isolierenden Film 116 enthaltene/r Sauerstoffradikale oder überschüssiger Sauerstoff in den Oxidhalbleiterfilm 108 diffundieren können/kann, um Sauerstofffehlstellen in dem Oxidhalbleiterfilm 108 zu füllen.
  • Durch den vorstehenden Prozess kann der Transistor 100, der in 5B dargestellt wird, hergestellt werden.
  • <Verfahren 2 zum Herstellen der Halbleitervorrichtung>
  • Als Nächstes wird ein Verfahren zum Herstellen des Transistors 100, das sich von dem Herstellungsverfahren unterscheidet, das anhand von 1A bis 1C, 2A bis 2C, 3A bis 3C, 4A bis 4C und 5A beschrieben worden ist, nachfolgend beschrieben.
  • Als Erstes werden, wie bei dem <Verfahren 1 zum Herstellen der Halbleitervorrichtung>, die Schritte durchgeführt, die in 1A bis 1C, 2A bis 2C und 3A bis 3C dargestellt werden. Die in 4A bis 4C und 5A dargestellten Schritte werden anschließend nicht durchgeführt. Mit anderen Worten: Die Struktur, die in 3C dargestellt wird, weist eine Funktion auf, die derjenigen des Transistors 100, der in 5B und 5C dargestellt wird, ähnlich ist.
  • In dem Fall, in dem die Schritte, die in 4A bis 4C und 5A dargestellt werden, nicht durchgeführt werden, wird ein Metalloxidfilm für den ersten Barrierefilm 131 in der Struktur verwendet, die in 3C dargestellt wird; als Metalloxidfilm wird vorzugsweise Aluminiumoxid, Hafniumoxid oder Yttriumoxid abgeschieden.
  • Wenn Aluminiumoxid, Hafniumoxid oder Yttriumoxid durch ein Sputterverfahren als erster Barrierefilm 131 abgeschieden wird, enthält ein Sputtergas vorzugsweise mindestens Sauerstoff. Im Plasma wird Sauerstoff für das Sputtergas zum Ausbilden des ersten Barrierefilms 131 in einigen Fällen zu Sauerstoffradikalen, und der Sauerstoff und/oder die Sauerstoffradikale kann/können dem isolierenden Film 116 hinzugefügt werden. In diesem Fall kann der Schritt zum Hinzufügen des Sauerstoffs 140, der in 4A dargestellt wird, ausgelassen werden. Das heißt, dass der Schritt zum Ausbilden des ersten Barrierefilms 131 auch als Behandlung zum Hinzufügen von Sauerstoff dienen kann. Der erste Barrierefilm 131 weist eine Funktion zum Hinzufügen von Sauerstoff während seiner Ausbildung (insbesondere in der Anfangsphase der Abscheidung) auf; wohingegen er eine Funktion zum Blockieren von Sauerstoff nach seiner Ausbildung aufweist.
  • In dem Fall, in dem Aluminiumoxid durch ein Sputterverfahren als erster Barrierefilm 131 abgeschieden wird, wird in einigen Fällen eine Mischschicht in der Nähe der Grenzfläche zwischen dem isolierenden Film 116 und dem ersten Barrierefilm 131 ausgebildet. Wenn der isolierende Film 116 ein Siliziumoxynitridfilm ist, wird in einigen Fällen AlxSiyOz als Mischschicht ausgebildet.
  • In dem Fall, in dem Aluminiumoxid, Hafniumoxid oder Yttriumoxid für den ersten Barrierefilm 131 verwendet wird, müssen weder der Schritt zum Entfernen des ersten Barrierefilms 131, der in 4C dargestellt wird, noch der Schritt zum Ausbilden des isolierenden Films 118, der in 5A dargestellt wird, durchgeführt werden, da Aluminiumoxid, Hafniumoxid und Yttriumoxid eine hohes Isolationsvermögen und ein hohes Sperrvermögen gegen Sauerstoff aufweisen. Somit weist der erste Barrierefilm 131 die gleiche Funktion auf wie der isolierende Film 118.
  • Es sei angemerkt, dass der erste Barrierefilm 131 ausgebildet wird, während eine Wärmebehandlung bei einer Substrattemperatur von niedriger als 400°C (d. h. der zweiten Temperatur) durchgeführt wird, wodurch überschüssiger Sauerstoff oder Sauerstoffradikale, der/die dem isolierenden Film 116 hinzugefügt worden ist/sind, in den Oxidhalbleiterfilm 108 diffundieren kann/können. Alternativ wird eine Wärmebehandlung nach dem Ausbilden des ersten Barrierefilms 131 bei der zweiten Temperatur von niedriger als 400°C durchgeführt, wodurch überschüssiger Sauerstoff oder Sauerstoffradikale, der/die dem isolierenden Film 116 hinzugefügt worden ist/sind, in den Oxidhalbleiterfilm 108 diffundieren kann/können.
  • Durch Verwendung von Aluminiumoxid, Hafniumoxid oder Yttriumoxid für den ersten Barrierefilm 131 kann der Herstellungsprozess der Halbleitervorrichtung verkürzt werden, wodurch Herstellungskosten eingespart werden können.
  • <Verfahren 3 zum Herstellen der Halbleitervorrichtung>
  • Als Nächstes wird ein Verfahren zum Herstellen des Transistors 170, bei dem es sich um eine Ausführungsform der vorliegenden Erfindung handelt, anhand von 7A bis 7C beschrieben. 7A bis 7C sind Querschnittsansichten, die das Verfahren zum Herstellen der Halbleitervorrichtung darstellen. 7A bis 7C stellen eine Querschnittsansicht entlang der Strichpunktlinie X1-X2 und eine Querschnittsansicht entlang der Strichpunktlinie Y1-Y2 auf der linken bzw. rechten Seite dar.
  • Als Erstes werden Schritte durchgeführt, die denjenigen des Herstellungsverfahrens des Transistors 100 (die Schritte, die in 1A bis 1C, 2A bis 2C, 3A bis 3C, 4A bis 4C und 5A dargestellt werden) ähnlich sind, das vorstehend beschrieben worden ist.
  • Als Nächstes wird eine Maske durch einen Lithographieprozess über dem isolierenden Film 118 ausgebildet, und die Öffnung 142c wird in einem gewünschten Bereich der isolierenden Filme 114, 116 und 118 ausgebildet. Außerdem wird eine Maske durch einen Lithographieprozess über dem isolierenden Film 118 ausgebildet, und die Öffnungen 142a und 142b werden in gewünschten Bereichen der isolierenden Filme 106, 107, 114, 116 und 118 ausgebildet. Es sei angemerkt, dass sich die Öffnung 142c bis zum leitenden Film 112b erstreckt. Die Öffnungen 142a und 142b erstrecken sich bis zum leitenden Film 104 (siehe 7A).
  • Es sei angemerkt, dass die Öffnungen 142a und 142b und die Öffnung 142c entweder bei dem gleichen Schritt oder bei unterschiedlichen Schritten ausgebildet werden können. In dem Fall, in dem die Öffnungen 142a und 142b und die Öffnung 142c in dem gleichen Schritt ausgebildet werden, kann beispielsweise eine Grautonmaske oder eine Halbtonmaske verwendet werden. Außerdem können die Öffnungen 142a und 142b bei einigen Schritten ausgebildet werden. Beispielsweise werden die isolierenden Filme 106 und 107 verarbeitet, und dann werden die isolierenden Filme 114, 116 und 118 verarbeitet.
  • Als Nächstes wird ein leitender Film 120 über dem isolierenden Film 118 derart ausgebildet, dass er die Öffnungen 142a, 142b und 142c bedeckt (siehe 7B).
  • Beispielsweise kann ein Material, das eines von Indium (In), Zink (Zn) und Zinn (Sn) enthält, für den leitenden Film 120 verwendet werden. Der leitende Film 120 kann insbesondere unter Verwendung eines lichtdurchlässigen leitenden Materials, wie z. B. Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinnoxid (indium tin oxide, ITO), Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugegeben worden ist (ITSO), ausgebildet werden. Der leitende Film 120 kann beispielsweise durch ein Sputterverfahren ausgebildet werden. Bei dieser Ausführungsform wird ein 110 nm dicker ITSO-Film durch ein Sputterverfahren ausgebildet.
  • Als Nächstes wird eine Maske durch einen Lithographieprozess über dem leitenden Film 120 ausgebildet, und der leitende Film 120 wird in eine erforderliche Form verarbeitet, um die leitenden Filme 120a und 120b auszubilden (siehe 7C).
  • Zum Ausbilden der leitenden Filme 120a und 120b wird beispielsweise ein Trockenätzverfahren, ein Nassätzverfahren oder eine Kombination aus einem Trockenätzverfahren und einem Nassätzverfahren verwendet. Ein Nassätzverfahren wird bei dieser Ausführungsform verwendet, um den leitenden Film 120 zu den leitenden Filmen 120a und 120b zu verarbeiten.
  • Durch den vorstehenden Prozess kann der Transistor 170, der in 6A und 6B dargestellt wird, hergestellt werden.
  • Die Strukturen und Verfahren, die bei dieser Ausführungsform beschrieben werden, können in einer geeigneten Kombination mit beliebigen weiteren Strukturen und Verfahren, die bei den anderen Ausführungsformen beschrieben werden, implementiert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird die Struktur eines Oxidhalbleiterfilms ausführlich beschrieben, der in einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist.
  • <Struktur des Oxidhalbleiters>
  • Ein Oxidhalbleiter wird in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter eingeteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nc-OS), einen amorphähnlichen Oxidhalbleiter (amorphous-like oxide semiconductor, a-like OS) und einen amorphen Oxidhalbleiter.
  • Von einer anderen Perspektive aus gesehen, wird ein Oxidhalbleiter in einen amorphen Oxidhalbleiter und in einen kristallinen Oxidhalbleiter eingeteilt. Beispiele für einen kristallinen Oxidhalbleiter umfassen einen einkristallinen Oxidhalbleiter, einen CAAC-OS, einen polykristallinen Oxidhalbleiter und einen nc-OS.
  • Es ist bekannt, dass eine amorphe Struktur im Allgemeinen wie folgt definiert ist: Sie ist metastabil, nicht fixiert sowie isotrop und weist keine ungleichmäßige Struktur auf. Mit anderen Worten: Eine amorphe Struktur weist einen flexiblen Bindungswinkel und eine Nah- jedoch keine Fernordnung auf.
  • Das heißt, dass man einen grundsätzlichen stabilen Oxidhalbleiter nicht als vollständig amorphen Oxidhalbleiter ansehen kann. Außerdem kann man einen Oxidhalbleiter, der nicht isotrop ist (z. B. einen Oxidhalbleiter, der in einem mikroskopischen Bereich eine regelmäßige Struktur aufweist) nicht als vollständig amorphen Oxidhalbleiter ansehen. Es sei angemerkt, dass ein a-ähnlicher OS, obwohl er eine regelmäßige Struktur in einem mikroskopischen Bereich aufweist, gleichzeitig einen Hohlraum (void) enthält und eine instabile Struktur aufweist. Aus diesem Grund weist ein a-ähnlicher OS physikalische Eigenschaften auf, die denjenigen eines amorphen Oxidhalbleiters ähnlich sind.
  • <CAAC-OS>
  • Als Erstes wird ein CAAC-OS beschrieben.
  • Ein CAAC-OS ist einer der Oxidhalbleiter, die eine Vielzahl von Kristallteilen mit Ausrichtung bezüglich der c-Achse aufweisen (auch als Pellets bezeichnet).
  • In einem kombinierten Analysebild (auch als hochauflösendes TEM-Bild bezeichnet) aus einem Hellfeldbild und einem Beugungsbild eines CAAC-OS, das mit einem Transmissionselektronenmikroskop (TEM) aufgenommen wird, kann eine Vielzahl von Pellets beobachtet werden. Im hochauflösenden TEM-Bild wird jedoch eine Grenze zwischen Pellets, das heißt eine Korngrenze, nicht eindeutig beobachtet. Folglich ist es weniger wahrscheinlich, dass in dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund der Korngrenze auftritt.
  • Ein CAAC-OS, der mit einem TEM beobachtet wird, wird nachstehend beschrieben. 10A zeigt ein hochauflösendes TEM-Bild eines Querschnitts des CAAC-OS, der in einer Richtung betrachtet wird, die im Wesentlichen parallel zur Probenoberfläche ist. Das hochauflösende TEM-Bild wird mittels einer Funktion zur Korrektur der sphärischen Aberration erhalten. Das hochauflösende TEM-Bild, das mittels einer Korrekturfunktion der sphärischen Aberration erhalten wird, wird insbesondere als Cs-korrigiertes hochauflösendes TEM-Bild bezeichnet. Das Cs-korrigierte hochauflösende TEM-Bild kann beispielsweise mit einem analytischen Elektronenmikroskop mit atomarer Auflösung (atomic resolution analytical electron microscope) JEM-ARM200F, hergestellt von JEOL Ltd., aufgenommen werden.
  • 10B ist ein vergrößertes Cs-korrigiertes hochauflösendes TEM-Bild eines Bereichs (1) in 10A. 10B zeigt, dass Metallatome in einem Pellet in geschichteter Weise angeordnet sind. Jede Metallatomlage weist eine Konfiguration auf, die eine Unebenheit einer Oberfläche, über der der CAAC-OS ausgebildet ist (die Oberfläche wird nachstehend als Ausbildungsoberfläche bezeichnet), oder einer Oberseite des CAAC-OS widerspiegelt, und jede Metallatomlage ist parallel zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS angeordnet.
  • Der CAAC-OS weist, wie in 10B gezeigt, eine charakteristische Atomanordnung auf. Die charakteristische Atomanordnung wird durch eine Hilfslinie in 10C dargestellt. 10B und 10C belegen, dass die Größe eines Pellets größer als oder gleich 1 nm oder größer als oder gleich 3 nm ist und dass die Größe eines Raums, der durch die sich neigenden Pellets erzeugt wird, ungefähr 0,8 nm beträgt. Deshalb kann das Pellet auch als Nanokristall (nanocrystal, nc) bezeichnet werden. Es sei angemerkt, dass der CAAC-OS auch als Oxidhalbleiter, der Nanokristalle mit Ausrichtung bezüglich der c-Achse (c-axis aligned nanocrystal, CANC) enthält, bezeichnet werden kann.
  • Den Cs-korrigierten hochauflösenden TEM-Bildern zufolge wird hier die schematische Anordnung von Pellets 5100 eines CAAC-OS über einem Substrat 5120 als solche Struktur dargestellt, bei der Ziegel oder Blöcke übereinander angeordnet sind (siehe 10D). Der Teil, in dem sich, wie in 10C beobachtet, die Pellets neigen, entspricht einem Bereich 5161, der in 10D gezeigt wird.
  • 11A zeigt ein Cs-korrigiertes hochauflösendes TEM-Bild einer Ebene des CAAC-OS, der in einer Richtung betrachtet wird, die im Wesentlichen senkrecht zur Probenoberfläche ist. 11B, 11C und 11D sind vergrößerte Cs-korrigierte hochauflösende TEM-Bilder der jeweiligen Bereiche (1), (2) und (3) in 11A. 11B, 11C und 11D deuten darauf hin, dass Metallatome in einer dreieckigen, viereckigen oder sechseckigen Konfiguration in einem Pellet angeordnet sind. Zwischen verschiedenen Pellets gibt es jedoch keine Regelmäßigkeit der Anordnung der Metallatome.
  • Als Nächstes wird ein CAAC-OS beschrieben, der durch Röntgenbeugung (X-ray diffraction, XRD) analysiert wird. Wenn beispielsweise die Struktur eines CAAC-OS, der einen InGaZnO4-Kristall enthält, durch ein Out-of-Plane-Verfahren bzw. Außer-der-Ebene-Verfahren (out-of-plane method) analysiert wird, erscheint ein Peak bei einem Beugungswinkel (2θ) von ungefähr 31°, wie in 12A gezeigt. Dieser Peak stammt aus der (009)-Ebene des InGaZnO4-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung, die im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS ist, ausgerichtet sind.
  • Es sei angemerkt, dass bei der Strukturanalyse des CAAC-OS durch ein Out-of-Plane-Verfahren, neben dem Peak bei 20 von ungefähr 31° ein weiterer Peak erscheinen kann, wenn 2θ bei ungefähr 36° liegt. Der Peak bei 2θ von ungefähr 36° deutet darauf hin, dass ein Kristall ohne Ausrichtung bezüglich der c-Achse in einem Teil des CAAC-OS enthalten ist. Es wird bevorzugt, dass in dem durch ein Out-of-Plane-Verfahren analysierten CAAC-OS ein Peak erscheint, wenn 2θ bei ungefähr 31° liegt, jedoch kein Peak erscheint, wenn 2θ bei ungefähr 36° liegt.
  • Andererseits erscheint bei einer Strukturanalyse des CAAC-OS durch ein In-Plane-Verfahren bzw. In-der-Ebene-Verfahren (in-plane method), bei dem ein Röntgenstrahl auf eine Probe in einer Richtung einfällt, die im Wesentlichen senkrecht zur c-Achse ist, ein Peak, wenn 2θ bei ungefähr 56° liegt. Dieser Peak stammt aus der (110)-Ebene des InGaZnO4-Kristalls. Im Falle des CAAC-OS wird, wie in 12B gezeigt, kein eindeutiger Peak beobachtet, wenn eine Analyse (ϕ-Scan) durchgeführt wird, wobei 2θ auf ungefähr 56° festgelegt wird und die Probe um einen Normalenvektor der Probenoberfläche als Achse (ϕ-Achse) gedreht wird. Im Gegensatz dazu werden im Falle eines einkristallinen InGaZnO4-Oxidhalbleiters, wie in 12C gezeigt, sechs Peaks, die aus den der (110)-Ebene entsprechenden Kristallebenen stammen, beobachtet, wenn ein ϕ-Scan durchgeführt wird, wobei 2θ auf ungefähr 56° festgelegt wird. Dementsprechend zeigt die Strukturanalyse mit XRD, dass die Richtungen der a-Achsen und b-Achsen in dem CAAC-OS unregelmäßig ausgerichtet sind.
  • Als Nächstes wird ein CAAC-OS beschrieben, der durch Elektronenbeugung analysiert wird. Wenn beispielsweise ein Elektronenstrahl mit einem Sondierungsdurchmesser von 300 nm in einer Richtung, die parallel zur Probenoberfläche ist, auf einen CAAC-OS mit einem InGaZnO4-Kristall einfällt, kann ein in 13A gezeigtes Beugungsbild (auch als Feinbereichs (selected-area) Transmissionselektronenbeugungsbild bezeichnet) erhalten werden. Dieses Beugungsbild weist Punkte auf, die aus der (009)-Ebene eines InGaZnO4-Kristalls stammen. Daher deutet die Elektronenbeugung auch darauf hin, dass Pellets, die in dem CAAC-OS enthalten sind, eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung ausgerichtet sind, die im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der Oberseite des CAAC-OS ist. Derweil zeigt 13B ein Beugungsbild, das erhalten wird, indem ein Elektronenstrahl mit einem Sondierungsdurchmesser von 300 nm in einer Richtung, die senkrecht zur Probenoberfläche ist, auf dieselbe Probe einfällt. Wie in 13B gezeigt, wird ein ringförmiges Beugungsbild beobachtet. Daher deutet die Elektronenbeugung auch darauf hin, dass die a-Achsen und b-Achsen der Pellets, die in dem CAAC-OS enthalten sind, keine regelmäßige Ausrichtung aufweisen. Es wird davon ausgegangen, dass der erste Ring in 13B aus der (010)-Ebene, der (100)-Ebene und dergleichen des InGaZnO4-Kristalls stammt. Es wird ferner davon ausgegangen, dass der zweite Ring in 13B aus der (110)-Ebene und dergleichen stammt.
  • Wie vorstehend beschrieben, handelt es sich bei dem CAAC-OS um einen Oxidhalbleiter mit hoher Kristallinität. Der Eintritt von Verunreinigungen, die Bildung von Defekten oder dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS nur eine geringe Anzahl von Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist.
  • Es sei angemerkt, dass die Verunreinigung ein Element bezeichnet, das sich von den Hauptbestandteilen des Oxidhalbleiters unterscheidet, wie z. B. Wasserstoff, Kohlenstoff, Silizium oder ein Übergangsmetallelement. Beispielsweise extrahiert ein Element (insbesondere Silizium oder dergleichen), das eine höhere Bindungsstärke an Sauerstoff aufweist als ein in einem Oxidhalbleiter enthaltenes Metallelement, Sauerstoff aus dem Oxidhalbleiter, was eine Unordnung der Atomanordnung und eine verringerte Kristallinität des Oxidhalbleiters zur Folge hat. Ein Schwermetall, wie z. B. Eisen oder Nickel, Argon, Kohlenstoffdioxid oder dergleichen, weist einen großen Atomradius (oder molekularen Radius) auf und stört daher die Atomanordnung des Oxidhalbleiters und verringert die Kristallinität.
  • Die Eigenschaften eines Oxidhalbleiters, der Verunreinigungen oder Defekte aufweist, könnten durch Licht, Hitze oder dergleichen verändert werden. Verunreinigungen, die in dem Oxidhalbleiter enthalten sind, könnten beispielsweise als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen dienen. Darüber hinaus dienen Sauerstofffehlstellen in dem Oxidhalbleiter als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen, wenn Wasserstoff darin eingefangen wird.
  • Es handelt sich bei dem CAAC-OS, der nur eine kleine Menge an Verunreinigungen und Sauerstofffehlstellen aufweist, um einen Oxidhalbleiter mit niedriger Ladungsträgerdichte. Ein derartiger Oxidhalbleiter wird als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet. Ein CAAC-OS weist eine niedrige Verunreinigungskonzentration und eine niedrige Dichte der Defektzustände auf. Deshalb kann der CAAC-OS als Oxidhalbleiter mit stabilen Eigenschaften bezeichnet werden.
  • <nc-OS>
  • Als Nächstes wird ein nc-OS beschrieben.
  • In einem hochauflösenden TEM-Bild weist ein nc-OS einen Bereich, in dem ein Kristallteil beobachtet wird, und einen Bereich auf, in dem ein Kristallteil nicht eindeutig beobachtet wird. In den meisten Fällen ist die Größe eines Kristallteils, der in dem nc-OS enthalten ist, größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, oder größer als oder gleich 1 nm. Es sei angemerkt, dass ein Oxidhalbleiter mit einem Kristallteil, dessen Größe größer als 10 nm und kleiner als oder gleich 100 nm ist, mitunter als mikrokristalliner Oxidhalbleiter bezeichnet wird. In einem hochauflösenden TEM-Bild des nc-OS wird beispielsweise in einigen Fällen eine Korngrenze nicht eindeutig beobachtet. Es sei angemerkt, dass die Möglichkeit besteht, dass der Ursprung des Nanokristalls demjenigen eines Pellets in einem CAAC-OS gleicht. Ein Kristallteil des nc-OS kann deshalb in der nachfolgenden Beschreibung als Pellet bezeichnet werden.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, im Besonderen ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen verschiedenen Pellets in dem nc-OS. Demzufolge wird die Ausrichtung des gesamten Films nicht beobachtet. Deshalb kann man den nc-OS in Abhängigkeit von einem Analyseverfahren nicht von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter unterscheiden. Wenn beispielsweise der nc-OS durch ein Out-of-Plane-Verfahren unter Verwendung eines Röntgenstrahls mit einem Durchmesser analysiert wird, der größer ist als die Größe eines Pellets, erscheint kein Peak, der eine Kristallebene zeigt. Außerdem wird ein einem Halo-Muster (halo pattern) ähnliches Beugungsbild beobachtet, wenn der nc-OS einer Elektronenbeugung mittels eines Elektronenstrahls mit einem Sondierungsdurchmesser (z. B. 50 nm oder größer), der größer ist als die Größe eines Pellets, unterzogen wird. Derweil erscheinen Punkte in einem Nanostrahl-Elektronenbeugungsbild (nanobeam electron diffraction pattern) des nc-OS, wenn ein Elektronenstrahl mit einem Sondierungsdurchmesser, der nahe der oder kleiner als die Größe eines Pellets ist, zur Anwendung kommt. Außerdem werden in einem Nanostrahl-Elektronenbeugungsbild des nc-OS in einigen Fällen Bereiche mit hoher Leuchtdichte in Kreisform (Ringform) gezeigt. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS wird in einigen Fällen auch eine Vielzahl von Punkten in einem ringförmigen Bereich gezeigt.
  • Da es, wie zuvor beschrieben, keine Regelmäßigkeit der Kristallausrichtung zwischen den Pellets (Nanokristallen) gibt, kann der nc-OS auch als Oxidhalbleiter, der zufällig ausgerichtete Nanokristalle (random aligned nanocrystals, RANC) enthält, oder als Oxidhalbleiter, der nicht ausgerichtete Nanokristalle (non-aligned nanocrystals, NANC) enthält, bezeichnet werden.
  • Der nc-OS ist ein Oxidhalbleiter, der im Vergleich zu einem amorphen Oxidhalbleiter eine hohe Regelmäßigkeit aufweist. Deshalb ist es wahrscheinlich, dass der nc-OS eine niedrigere Dichte der Defektzustände aufweist als ein a-ähnlicher OS und ein amorpher Oxidhalbleiter. Es sei angemerkt, dass es keine Regelmäßigkeit der Kristallausrichtung zwischen verschiedenen Pellets in dem nc-OS gibt. Daher weist der nc-OS eine höhere Dichte der Defektzustände auf als der CAAC-OS.
  • <a-ähnlicher OS>
  • Ein a-ähnlicher OS weist eine Struktur auf, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt.
  • In einem hochauflösenden TEM-Bild des a-ähnlichen OS kann ein Hohlraum beobachtet werden. Darüber hinaus gibt es in dem hochauflösenden TEM-Bild einen Bereich, in dem ein Kristallteil eindeutig beobachtet wird, und einen Bereich, in dem kein Kristallteil beobachtet wird.
  • Der a-ähnliche OS weist eine instabile Struktur auf, da er einen Hohlraum umfasst. Um nachzuweisen, dass ein a-ähnlicher OS im Vergleich zu einem CAAC-OS und einem nc-OS eine instabile Struktur aufweist, wird nachstehend eine durch Elektronenbestrahlung verursachte Strukturveränderung beschrieben.
  • Ein a-ähnlicher OS (als Probe A bezeichnet), ein nc-OS (als Probe B bezeichnet) und ein CAAC-OS (als Probe C bezeichnet) werden als Proben vorbereitet, die einer Elektronenbestrahlung unterzogen werden. Jede der Proben ist ein In-Ga-Zn-Oxid.
  • Als Erstes wird ein hochauflösendes Querschnitts-TEM-Bild jeder Probe erhalten. Die hochauflösenden Querschnitts-TEM-Bilder zeigen, dass alle Proben Kristallteile aufweisen.
  • Es sei angemerkt, dass auf die folgende Weise bestimmt wird, welcher Teil als Kristallteil angesehen wird. Es ist bekannt, dass eine Einheitszelle des InGaZnO4-Kristalls eine Struktur aufweist, bei der neun Schichten, d. h. drei In-O-Schichten und sechs Ga-Zn-O-Schichten, in der c-Achsenrichtung übereinander angeordnet sind. Der Abstand zwischen den benachbarten Schichten ist gleich dem Gitterabstand (auch als d-Wert (d value) bezeichnet) auf der (009)-Ebene. Der Wert berechnet sich aus einer Kristallstrukturanalyse zu 0,29 nm. Daher wird ein Abschnitt, in dem der Gitterabstand zwischen Gitter-Randzonen (lattice fringes) größer als oder gleich 0,28 nm und kleiner als oder gleich 0,30 nm ist, als Kristallteil des InGaZnO4 angesehen. Jede Gitter-Randzone entspricht der a-b-Ebene des InGaZnO4-Kristalls.
  • 14 zeigt die Veränderung der durchschnittlichen Größe von Kristallteilen (an 22 Punkten bis 45 Punkten) in jeder Probe. Es sei angemerkt, dass die Größe eines Kristallteils der Länge einer Gitter-Randzone entspricht. 14 deutet darauf hin, dass die Größe eines Kristallteils in dem a-ähnlichen OS mit der Zunahme der kumulativen Elektronendosis zunimmt. Insbesondere wächst, wie bei (1) in 14 gezeigt, ein Kristallteil, der am Anfang der TEM-Beobachtung ungefähr 1,2 nm misst (der Kristallteil wird auch als ursprünglicher Kern (initial nucleus) bezeichnet), bis auf eine Größe von ungefähr 2,6 nm bei einer kumulativen Elektronendosis von 4,2 × 108 e–/nm2. Im Gegensatz dazu verändert sich die Größe eines Kristallteils in dem nc-OS und dem CAAC-OS nur in geringem Maße vom Beginn der Elektronenbestrahlung bis zu einer kumulativen Elektronendosis von 4,2 × 108 e–/nm2. Insbesondere betragen, wie bei (2) und (3) in 14 gezeigt, die durchschnittlichen Kristallgrößen in einem nc-OS und einem CAAC-OS ungefähr 1,4 nm bzw. ungefähr 2,1 nm, unabhängig von der kumulativen Elektronendosis.
  • Auf diese Weise wird das Wachstum des Kristallteils in dem a-ähnlichen OS durch Elektronenbestrahlung angeregt. In dem nc-OS und dem CAAC-OS wird im Gegensatz dazu das Wachstum des Kristallteils durch Elektronenbestrahlung kaum angeregt. Deshalb weist der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine instabile Struktur auf.
  • Der a-ähnliche OS weist eine niedrigere Dichte auf als der nc-OS und der CAAC-OS, da er einen Hohlraum umfasst. Die Dichte des a-ähnlichen OS ist insbesondere höher als oder gleich 78,6% und niedriger als 92,3% der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Die Dichte des nc-OS und diejenige des CAAC-OS sind jeweils höher als oder gleich 92,3% und niedriger als 100% der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Es sei angemerkt, dass es schwierig ist, einen Oxidhalbleiter mit einer Dichte, die niedriger als 78% der Dichte des einkristallinen Oxidhalbleiters ist, abzuscheiden.
  • Im Falle eines Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 beträgt beispielsweise die Dichte von einkristallinem InGaZnO4 mit einer rhomboedrischen Kristallstruktur 6,357 g/cm3. Dementsprechend ist im Falle des Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 die Dichte des a-ähnlichen OS höher als oder gleich 5,0 g/cm3 und niedriger als 5,9 g/cm3. Im Falle des Oxidhalbleiters mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 sind beispielsweise die Dichte des nc-OS und diejenige des CAAC-OS jeweils höher als oder gleich 5,9 g/cm3 und niedriger als 6,3 g/cm3.
  • Es sei angemerkt, dass die Möglichkeit besteht, dass ein Oxidhalbleiter mit einer gewissen Zusammensetzung nicht in einer einkristallinen Struktur existieren kann. In diesem Fall werden einkristalline Oxidhalbleiter mit unterschiedlichen Zusammensetzungen in einem angemessenen Verhältnis kombiniert, was es ermöglicht, die Dichte, die derjenigen eines einkristallinen Oxidhalbleiters mit der gewünschten Zusammensetzung entspricht, zu berechnen. Die Dichte eines einkristallinen Oxidhalbleiters mit der gewünschten Zusammensetzung kann aus einem gewichteten Durchschnitt entsprechend dem Kombinationsverhältnis der einkristallinen Oxidhalbleiter mit unterschiedlichen Zusammensetzungen berechnet werden. Es sei angemerkt, dass vorzugsweise so wenig Arten von einkristallinen Oxidhalbleitern wie möglich für die Berechnung der Dichte verwendet werden.
  • Oxidhalbleiter weisen, wie vorstehend beschrieben, verschiedene Strukturen und verschiedene Eigenschaften auf. Es sei angemerkt, dass es sich bei einem Oxidhalbleiter um eine Schichtanordnung handeln kann, die beispielsweise zwei oder mehr der folgenden Oxidhalbleiter umfasst: einen amorphen Oxidhalbleiter, einen a-ähnlichen OS, einen nc-OS und einen CAAC-OS.
  • <Abscheidungsmodell>
  • Im Folgenden werden Beispiele für Abscheidungsmodelle eines CAAC-OS und eines nc-OS beschrieben.
  • 15A ist eine schematische Darstellung des Inneren einer Abscheidungskammer, in der ein CAAC-OS durch ein Sputterverfahren abgeschieden wird.
  • Ein Target 5130 wird an einer Grundplatte (backing plate) angebracht. Eine Vielzahl von Magneten ist derart bereitgestellt, dass sie dem Target 5130 zugewandt ist, wobei die Grundplatte dazwischen liegt. Die Vielzahl von Magneten erzeugt ein Magnetfeld. Für die Anordnung und die Struktur der Magnete wird auf die vorstehende Beschreibung der Abscheidungskammer verwiesen. Ein Sputterverfahren, bei dem die Abscheidungsrate unter Verwendung eines Magnetfeldes von Magneten erhöht wird, wird als Magnetron-Sputterverfahren bezeichnet.
  • Das Target 5130 weist eine polykristalline Struktur auf, bei der eine Spaltungsebene in mindestens einem Kristallkorn vorhanden ist.
  • Beispielhaft wird eine Spaltebene des Targets 5130 beschrieben, das ein In-Ga-Zn-Oxid enthält. 16A zeigt eine Struktur eines InGaZnO4-Kristalls, der in dem Target 5130 enthalten ist. Es sei angemerkt, dass 16A eine Struktur des Falles zeigt, in dem ein InGaZnO4-Kristall aus einer Richtung parallel zur b-Achse beobachtet wird, wobei die c-Achse nach oben gerichtet ist.
  • 16A zeigt auf, dass Sauerstoffatome in einer Ga-Zn-O-Schicht nahe an denjenigen in einer benachbarten Ga-Zn-O-Schicht positioniert sind. Die Sauerstoffatome weisen eine negative elektrische Ladung auf; deswegen stoßen sich die zwei Ga-Zn-O-Schichten ab. Als Ergebnis weist der InGaZnO4-Kristall eine Spaltebene zwischen den zwei benachbarten Ga-Zn-O-Schichten auf.
  • Ein Substrat 5120 ist dem Target 5130 zugewandt platziert, und der Abstand d (auch als Target-Substrat-Abstand (T-S-Abstand) bezeichnet) ist größer als oder gleich 0,01 m und kleiner als oder gleich 1 m, bevorzugt größer als oder gleich 0,02 m und kleiner als oder gleich 0,5 m. Die Abscheidungskammer ist größtenteils mit einem Abscheidungsgas (z. B. einem Sauerstoffgas, einem Argongas oder einem Gasgemisch, das 5 Vol-% oder mehr Sauerstoff enthält) gefüllt, und der Druck in der Abscheidungskammer wird auf höher als oder gleich 0,01 Pa und niedriger als oder gleich 100 Pa, bevorzugt höher als oder gleich 0,1 Pa und niedriger als oder gleich 10 Pa eingestellt. Hier beginnt eine Entladung, indem eine Spannung mit einem gewissen Wert oder höher an das Target 5130 angelegt wird, und ein Plasma wird beobachtet. Das Magnetfeld bildet einen Plasmabereich mit hoher Dichte in der Nähe des Targets 5130. In dem Plasmabereich mit hoher Dichte wird das Abscheidungsgas ionisiert, so dass ein Ion 5101 erzeugt wird. Beispiele für das Ion 5101 umfassen ein Sauerstoffkation (O+) und ein Argonkation (Ar+).
  • Das Ion 5101 wird durch ein elektrisches Feld zur Seite des Targets 5130 hin beschleunigt und kollidiert dann mit dem Target 5130. Dabei werden ein Pellet 5100a und ein Pellet 5100b, welche plane plattenförmige (pelletförmige) gesputterte Teilchen sind, von der Spaltungsebene abgetrennt und gesputtert. Es sei angemerkt, dass Strukturen des Pellets 5100a und des Pellets 5100b durch die Wucht der Kollision des Ions 5101 verzerrt werden können.
  • Es handelt sich bei dem Pellet 5100a um ein planes plattenförmiges (pelletförmiges) gesputtertes Teilchen mit einer dreieckigen Ebene, z. B. einer Ebene in Form eines gleichseitigen Dreiecks. Es handelt sich bei dem Pellet 5100b um ein planes plattenförmiges (pelletförmiges) gesputtertes Teilchen mit einer sechseckigen Ebene, z. B. einer Ebene in Form eines gleichseitigen Sechsecks. Es sei angemerkt, dass plane plattenförmige (pelletförmige) gesputterte Teilchen, wie z. B. das Pellet 5100a und das Pellet 5100b, zusammen als Pellets 5100 bezeichnet werden. Die Form einer planen Ebene des Pellets 5100 ist nicht auf ein Dreieck oder ein Sechseck beschränkt. Die plane Ebene kann zum Beispiel eine Form aufweisen, die durch Kombination von zwei oder mehr Dreiecken gebildet wird. Beispielsweise wird ein Viereck (z. B. Rhombus) durch Kombination von zwei Dreiecken (z. B. gleichseitigen Dreiecken) gebildet.
  • Die Dicke des Pellets 5100 wird in Abhängigkeit von der Art des Abscheidungsgases und dergleichen bestimmt. Die Dicken der Pellets 5100 sind vorzugsweise gleichmäßig; der Grund dafür wird später beschrieben. Zudem wird bei dem gesputterten Teilchen eine Pelletform mit einer kleinen Dicke gegenüber einer Würfelform mit einer großen Dicke bevorzugt. Die Dicke des Pellets 5100 ist beispielsweise größer als oder gleich 0,4 nm und kleiner als oder gleich 1 nm, bevorzugt größer als oder gleich 0,6 nm und kleiner als oder gleich 0,8 nm. Zudem ist die Breite des Pellets 5100 beispielsweise größer als oder gleich 1 nm. Das Pellet 5100 entspricht dem anfänglichen Kern bei der Beschreibung von (1) in 14. Zum Beispiel wird in dem Fall, in dem das Ion 5101 mit dem ein In-Ga-Zn-Oxid enthaltenden Target 5130 kollidiert, das Pellet 5100 herausgeschlagen, das drei Schichten enthält, nämlich eine Ga-Zn-O-Schicht, eine In-O-Schicht und eine Ga-Zn-O-Schicht, wie in 16B gezeigt. Es sei angemerkt, dass 16C die Struktur des Pellets 5100 zeigt, das aus einer Richtung parallel zur c-Achse betrachtet wird. Das Pellet 5100 weist daher eine nanometergroße Sandwich-Struktur bzw. Schichtstruktur auf, die zwei Ga-Zn-O-Schichten (Brotscheiben) und eine In-O-Schicht (Füllung) enthält.
  • Das Pellet 5100 nimmt eine Ladung auf, wenn es das Plasma passiert, so dass Seitenflächen dieses in einigen Fällen negativ oder positiv aufgeladen werden. Das Pellet 5100 umfasst ein Sauerstoffatom auf seiner Seitenfläche, und das Sauerstoffatom kann negativ aufgeladen werden. Wenn die Seitenflächen auf diese Weise mit der gleichen Polarität aufgeladen sind, stoßen sich Ladungen gegenseitig ab, und demzufolge kann das Pellet 5100 die Form einer planen Platte aufrechterhalten. In dem Fall, in dem es sich bei einem CAAC-OS um ein In-Ga-Zn-Oxid handelt, besteht die Möglichkeit, dass ein Sauerstoffatom, das an ein Indiumatom gebunden ist, negativ aufgeladen wird. Es besteht eine weitere Möglichkeit: Ein Sauerstoffatom, das an ein Indiumatom, ein Galliumatom oder ein Zinkatom gebunden ist, wird negativ aufgeladen. Zudem kann das Pellet 5100 wachsen, indem es an ein Indiumatom, ein Galliumatom, ein Zinkatom, ein Sauerstoffatom oder dergleichen gebunden wird, wenn es das Plasma passiert. Dies ist ein Grund für einen Größenunterschied zwischen (2) und (1) in 14. Dabei wächst in dem Fall, in dem die Temperatur des Substrats 5120 bei etwa Raumtemperatur liegt, das Pellet 5100 nicht mehr; daher wird ein nc-OS gebildet (siehe 15B). Ein nc-OS kann abgeschieden werden, wenn das Substrat 5120 eine große Größe aufweist, da die Abscheidung eines nc-OS bei Raumtemperatur durchgeführt wird. Es sei angemerkt, dass es effektiv ist, die Abscheidungsleistung beim Sputtern zu erhöhen, damit das Pellet 5100 im Plasma wächst. Eine hohe Abscheidungsleistung kann die Struktur des Pellets 5100 stabilisieren.
  • Wie in 15A und 15B gezeigt, fliegt das Pellet 5100 im Plasma wie ein Drachen und flattert zu dem Substrat 5120. Da die Pellets 5100 geladen sind, wird eine Abstoßung verursacht, wenn sich das Pellet 5100 einem Bereich nähert, in dem bereits ein anderes Pellet 5100 abgeschieden worden ist. Hier wird ein Magnetfeld in einer Richtung parallel zu der nach oben weisenden Oberfläche des Substrats 5120 (auch als horizontales Magnetfeld bezeichnet) oberhalb des Substrats 5120 erzeugt. Eine Potentialdifferenz wird zwischen dem Substrat 5120 und dem Target 5130 gegeben, und demzufolge fließt ein Strom von dem Substrat 5120 zu dem Target 5130. Auf diese Weise wird dem Pellet 5100 auf der oberen Oberfläche des Substrats 5120 eine Kraft (Lorentzkraft) durch einen Effekt des Magnetfeldes und des Stroms verliehen. Dies lässt sich mit Flemings Linker-Hand-Regel erklären.
  • Die Masse des Pellets 5100 ist größer als diejenige eines Atoms. Um das Pellet 5100 über der oberen Oberfläche des Substrats 5120 zu bewegen, ist es deshalb wichtig, ein wenig Kraft von außen auf das Pellet 5100 auszuüben. Eine Art der Kraft kann eine Kraft sein, die durch die Wirkung eines Magnetfeldes und eines Stroms erzeugt wird. Um eine Kraft, die auf das Pellet 5100 ausgeübt wird, zu erhöhen, wird vorzugsweise ein Bereich, in dem das Magnetfeld in einer Richtung parallel zur Oberseite des Substrats 5120 10 G oder höher, bevorzugt 20 G oder höher, bevorzugter 30 G oder höher, stärker bevorzugt 50 G oder höher ist, auf der Oberseite bereitgestellt. Alternativ wird vorzugsweise ein Bereich, in dem das Magnetfeld in einer Richtung parallel zur Oberseite des Substrats 5120 1,5-mal oder mehr, bevorzugt doppelt oder mehr, bevorzugter dreimal oder mehr, noch bevorzugter fünfmal oder mehr so hoch wie das Magnetfeld in einer Richtung senkrecht zur Oberseite des Substrats 5120 ist, auf der Oberseite bereitgestellt.
  • Dabei werden Magneteinheiten und/oder das Substrat 5120 relativ zueinander bewegt oder gedreht, wodurch sich die Richtung des horizontalen Magnetfeldes auf der Oberseite des Substrats 5120 ständig verändert. Das Pellet 5100 kann sich deshalb in verschiedene Richtungen auf der Oberseite des Substrats 5120 bewegen, indem es Kräfte in verschiedenen Richtungen aufnimmt.
  • Darüber hinaus ist, wie in 15A gezeigt, der Widerstand zwischen dem Pellet 5100 und dem Substrat 5120 aufgrund von Reibung oder dergleichen niedrig, wenn das Substrat 5120 erwärmt wird. Als Ergebnis gleitet das Pellet 5100 oberhalb der Oberseite des Substrats 5120. Das Gleiten des Pellets 5100 tritt in einem Zustand auf, in dem seine ebene Fläche dem Substrat 5120 zugewandt ist. Wenn das Pellet 5100 die Seitenfläche eines weiteren Pellets 5100 erreicht, das schon abgeschieden worden ist, werden dann die Seitenflächen der Pellets 5100 verbunden. Dabei wird das Sauerstoffatom an der Seitenfläche des Pellets 5100 freigesetzt. Mit dem abgegebenen Sauerstoffatom werden in einigen Fällen Sauerstofffehlstellen in einem CAAC-OS gefüllt; daher weist der CAAC-OS eine niedrige Dichte der Defektzustände auf. Es sei angemerkt, dass die Temperatur der Oberseite des Substrats 5120 beispielsweise höher als oder gleich 100°C und niedriger als 500°C, höher als oder gleich 150°C und niedriger als 450°C, höher als oder gleich 170°C und niedriger als 400°C, oder höher als oder gleich 170°C und niedriger als 350°C ist. Daher ist es möglich, einen CAAC-OS abzuscheiden, auch wenn das Substrat 5120 eine große Größe aufweist.
  • Außerdem wird das Pellet 5100 auf dem Substrat 5120 erwärmt, wodurch Atome umgeordnet werden, und es kann die Strukturverzerrung, die durch die Kollision des Ions 5101 verursacht wird, verringert werden. Das Pellet 5100, dessen Strukturverzerrung verringert worden ist, ist im Wesentlichen einkristallin. Auch wenn die Pellets 5100 erwärmt werden, nachdem sie verbunden worden sind, finden Ausdehnung und Zusammenziehung des Pellets 5100 selbst kaum statt, welche verursacht werden, indem das Pellet 5100 im Wesentlichen einkristallin wird. Auf diese Weise kann verhindert werden, dass Defekte, wie z. B. eine Korngrenze, aufgrund einer Ausdehnung eines Raums zwischen den Pellets 5100 gebildet werden, und folglich kann die Erzeugung von Spalten verhindert werden.
  • Der CAAC-OS weist keine plattenartige Struktur aus einem einkristallinen Oxidhalbleiter auf, sondern eine Anordnung mit einer Gruppe von Pellets 5100 (Nanokristallen) wie bei übereinander angeordneten Ziegeln oder Blöcken. Dazwischen existiert ferner keine Korngrenze. Deshalb kann eine örtliche Belastung abgemildert oder eine Verzerrung entspannt werden, selbst wenn eine Deformierung des CAAC-OS, wie z. B. Schrumpfung, infolge einer Erwärmung während der Abscheidung, einer Erwärmung oder einer Biegung nach der Abscheidung auftritt. Deshalb ist diese Struktur für eine flexible Halbleitervorrichtung geeignet. Es sei angemerkt, dass der nc-OS eine Anordnung aufweist, bei der Pellets 5100 (Nanokristalle) wahllos übereinander angeordnet sind.
  • Wenn das Target mit einem Ion beschossen wird, kann Zinkoxid oder dergleichen zusätzlich zu den Pellets herausgeschlagen werden. Das Zinkoxid ist leichter als das Pellet und erreicht deshalb die Oberseite des Substrats 5120 eher als das Pellet. Das Zinkoxid bildet als Ergebnis eine Zinkoxidschicht 5102 mit einer Dicke von größer als oder gleich 0,1 nm und kleiner als oder gleich 10 nm, größer als oder gleich 0,2 nm und kleiner als oder gleich 5 nm, oder größer als oder gleich 0,5 nm und kleiner als oder gleich 2 nm. 17A bis 17D sind schematische Querschnittsansichten.
  • Wie in 17A dargestellt, werden ein Pellet 5105a und ein Pellet 5105b über der Zinkoxidschicht 5102 abgeschieden. Hier sind Seitenflächen des Pellets 5105a und des Pellets 5105b in Kontakt miteinander. Zudem wird ein Pellet 5105c über dem Pellet 5105b abgeschieden, und dann gleitet es über dem Pellet 5105b. Des Weiteren wird eine Vielzahl von Teilchen 5103, die zusammen mit dem Zinkoxid von dem Target herausgeschlagen werden, durch Erwärmung des Substrats 5120 kristallisiert, um einen Bereich 5105a1 auf einer anderen Seitenfläche des Pellets 5105a zu bilden. Es sei angemerkt, dass die Vielzahl von Teilchen 5103 Sauerstoff, Zink, Indium, Gallium oder dergleichen enthalten kann.
  • Wie in 17B dargestellt, wächst dann der Bereich 5105a1 zu einem Teil des Pellets 5105a, um ein Pellet 5105a2 zu bilden. Eine Seitenfläche des Pellets 5105c ist zudem in Kontakt mit einer anderen Seitenfläche des Pellets 5105b.
  • Als Nächstes wird, wie in 17C dargestellt, ein Pellet 5105d über dem Pellet 5105a2 und dem Pellet 5105b abgeschieden, und dann gleitet es über dem Pellet 5105a2 und dem Pellet 5105b. Darüber hinaus gleitet ein Pellet 5105e zu einer anderen Seitenfläche des Pellets 5105c über der Zinkoxidschicht 5102.
  • Wie in 17D dargestellt, wird das Pellet 5105d dann derart platziert, dass eine Seitenfläche des Pellets 5105d in Kontakt mit einer Seitenfläche des Pellets 5105a2 ist. Eine Seitenfläche des Pellets 5105e ist außerdem in Kontakt mit einer anderen Seitenfläche des Pellets 5105c. Eine Vielzahl von Teilchen 5103, die zusammen mit dem Zinkoxid von dem Target herausgeschlagen werden, wird durch Erwärmung des Substrats 5120 kristallisiert, um einen Bereich 5105d1 auf einer anderen Seitenfläche des Pellets 5105d zu bilden.
  • Wie vorstehend beschrieben, werden abgeschiedene Pellets in Kontakt miteinander angeordnet, und dann wird ein Kristallwachstum auf Seitenflächen der Pellets verursacht, wodurch ein CAAC-OS über dem Substrat 5120 ausgebildet wird. Jedes Pellet des CAAC-OS ist deshalb größer als dasjenige des nc-OS. Dies ist ein Grund für einen Größenunterschied zwischen (3) und (2) in 14.
  • Wenn Zwischenräume zwischen Pellets 5100 sehr klein sind, können die Pellets ein großes Pellet bilden. Das große Pellet weist eine einkristalline Struktur auf. Die Größe des großen Pellets kann, von oben betrachtet, beispielsweise größer als oder gleich 10 nm und kleiner als oder gleich 200 nm, größer als oder gleich 15 nm und kleiner als oder gleich 100 nm, oder größer als oder gleich 20 nm und kleiner als oder gleich 50 nm sein. Daher kann dann, wenn ein Kanalbildungsbereich eines Transistors kleiner ist als das große Pellet, der Bereich mit einer einkristallinen Struktur als Kanalbildungsbereich verwendet werden. Überdies kann dann, wenn die Größe des Pellets erhöht wird, der Bereich mit einer einkristallinen Struktur als Kanalbildungsbereich, Source-Bereich und Drain-Bereich des Transistors verwendet werden.
  • Wenn auf diese Weise der Kanalbildungsbereich oder dergleichen des Transistors in einem Bereich mit einer einkristallinen Struktur gebildet wird, können die Frequenzeigenschaften des Transistors in einigen Fällen verbessert werden.
  • Wie bei einem derartigen Modell gezeigt, wird davon ausgegangen, dass die Pellets 5100 auf dem Substrat 5120 abgeschieden werden. Daher kann ein CAAC-OS selbst dann abgeschieden werden, wenn eine Bildungsfläche keine Kristallstruktur aufweist; dies unterscheidet sich von einer Filmabscheidung durch epitaktisches Wachstum. Zum Beispiel kann ein CAAC-OS ausgebildet werden, auch wenn die Oberseite (Bildungsfläche) des Substrats 5120 eine amorphe Struktur aufweist (z. B. auch wenn die Oberseite aus amorphem Siliziumoxid ausgebildet ist).
  • Zusätzlich ist festgestellt worden, dass sich beim Ausbilden des CAAC-OS die Pellets 5100 entsprechend der Form der oberen Oberfläche des Substrats 5120, die die Ausbildungsoberfläche ist, anordnen, selbst wenn die Ausbildungsoberfläche eine Unebenheit aufweist. In dem Fall, in dem beispielsweise die Oberfläche des Substrats 5120 auf atomarer Ebene flach ist, werden die Pellets 5100 derart angeordnet, dass sich flache Ebenen, die parallel zur a-b-Ebene sind, nach unten richten; folglich wird eine Schicht mit einer gleichmäßigen Dicke, Planheit und hoher Kristallinität ausgebildet. Indem n Schichten (n ist eine natürliche Zahl) übereinander angeordnet werden, kann der CAAC-OS erhalten werden.
  • In dem Fall, in dem die Oberseite des Substrats 5120 eine Unebenheit aufweist, wird ein CAAC-OS ausgebildet, in dem n Schichten (n ist eine natürliche Zahl) übereinander angeordnet sind, in denen die Pellets 5100 jeweils entlang der konvexen Oberfläche angeordnet sind. Da das Substrat 5120 eine Unebenheit aufweist, wird eine Lücke in einigen Fällen leicht zwischen den Pellets 5100 in dem CAAC-OS gebildet. Es sei angemerkt, dass sich die Pellets 5100 durch intermolekulare Kraft derart anordnen, dass eine Lücke zwischen den Pellets selbst auf der unebenen Oberfläche so klein wie möglich ist. Deshalb kann ein CAAC-OS mit hoher Kristallinität selbst dann erhalten werden, wenn die Ausbildungsoberfläche eine Unebenheit aufweist.
  • Folglich ist keine Laserkristallisation zum Ausbilden eines CAAC-OS nötig, und ein gleichmäßiger Film kann selbst über einem großen Glassubstrat ausgebildet werden.
  • Da ein CAAC-OS entsprechend einem derartigen Modell abgeschieden wird, weist das gesputterte Teilchen vorzugsweise die Form eines Pellets mit einer kleinen Dicke auf. Es sei angemerkt, dass dann, wenn die gesputterten Teilchen eine Würfelform mit einer großen Dicke aufweisen, Ebenen, die dem Substrat 5120 zugewandt sind, variieren; daher können die Dicken und Ausrichtungen der Kristalle in einigen Fällen nicht gleichmäßig sein.
  • Dem vorstehend beschriebenen Abscheidungsmodell entsprechend kann ein CAAC-OS mit hoher Kristallinität selbst auf einer Ausbildungsoberfläche mit einer amorphen Struktur ausgebildet werden.
  • Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Anzeigevorrichtung, die einen der bei den vorstehenden Ausführungsformen beschriebenen Transistoren umfasst, im Folgenden anhand von 18, 19 und 20 beschrieben.
  • 18 ist eine Draufsicht auf ein Beispiel für eine Anzeigevorrichtung. Eine in 18 dargestellte Anzeigevorrichtung 700 umfasst einen Pixelabschnitt 702, der über einem ersten Substrat 701 angeordnet ist, einen Source-Treiberschaltungsabschnitt 704 und einen Gate-Treiberschaltungsabschnitt 706, der über dem ersten Substrat 701 angeordnet ist, ein Dichtungsmittel 712, das derart angeordnet ist, dass es den Pixelabschnitt 702, den Source-Treiberschaltungsabschnitt 704 und den Gate-Treiberschaltungsabschnitt 706 umgibt, und ein zweites Substrat 705, das derart angeordnet ist, dass es dem ersten Substrat 701 zugewandt ist. Das erste Substrat 701 und das zweite Substrat 705 sind mit dem Dichtungsmittel 712 abgedichtet. Das heißt: Der Pixelabschnitt 702, der Source-Treiberschaltungsabschnitt 704 und der Gate-Treiberschaltungsabschnitt 706 sind mit dem ersten Substrat 701, dem Dichtungsmittel 712 und dem zweiten Substrat 705 abgedichtet. Obwohl in 18 nicht dargestellt, ist ein Anzeigeelement zwischen dem ersten Substrat 701 und dem zweiten Substrat 705 bereitgestellt.
  • Bei der Anzeigevorrichtung 700 ist ein Anschlussabschnitt für eine flexible gedruckte Schaltung (flexible printed circuit, FPC) (FPC-Anschlussabschnitt) 708, der elektrisch mit dem Pixelabschnitt 702, dem Source-Treiberschaltungsabschnitt 704 und dem Gate-Treiberschaltungsabschnitt 706 verbunden ist, in einem Bereich bereitgestellt, der sich von dem von dem Dichtungsmittel 712 umgebenen Bereich unterscheidet und über dem ersten Substrat 701 positioniert ist. Des Weiteren ist eine FPC 716 mit dem FPC-Anschlussabschnitt 708 verbunden, und verschiedene Signale und dergleichen werden dem Pixelabschnitt 702, dem Source-Treiberschaltungsabschnitt 704 und dem Gate-Treiberschaltungsabschnitt 706 über die FPC 716 zugeführt. Außerdem ist eine Signalleitung 710 mit dem Pixelabschnitt 702, dem Source-Treiberschaltungsabschnitt 704, dem Gate-Treiberschaltungsabschnitt 706 und dem FPC-Anschlussabschnitt 708 verbunden. Verschiedene Signale und dergleichen werden von der FPC 716 über die Signalleitung 710 an den Pixelabschnitt 702, den Source-Treiberschaltungsabschnitt 704, den Gate-Treiberschaltungsabschnitt 706 und den FPC-Anschlussabschnitt 708 angelegt.
  • Eine Vielzahl von Gate-Treiberschaltungsabschnitten 706 kann in der Anzeigevorrichtung 700 bereitgestellt sein. Ein Beispiel für die Anzeigevorrichtung 700 wird beschrieben, bei der der Source-Treiberschaltungsabschnitt 704 und der Gate-Treiberschaltungsabschnitt 706 über dem ersten Substrat 701 ausgebildet sind, über dem auch der Pixelabschnitt 702 ausgebildet ist; jedoch ist die Struktur nicht darauf beschränkt. Beispielsweise ist gegebenenfalls nur der Gate-Treiberschaltungsabschnitt 706 über dem ersten Substrat 701 ausgebildet, oder es ist nur der Source-Treiberschaltungsabschnitt 704 über dem ersten Substrat 701 ausgebildet. In diesem Fall kann ein Substrat, über dem eine Source-Treiberschaltung, eine Gate-Treiberschaltung oder dergleichen ausgebildet ist (z. B. ein Treiberschaltungssubstrat, das unter Verwendung eines einkristallinen Halbleiterfilms oder eines polykristallinen Halbleiterfilms ausgebildet wird), auf dem ersten Substrat 701 montiert sein. Es gibt keine besondere Beschränkung hinsichtlich des Verfahrens zum Verbinden eines getrennt hergestellten Treiberschaltungssubstrats; ein Chip-On-Glass-(COG-)Verfahren bzw. Chip-auf-Glas-Verfahren, ein Drahtbondverfahren oder dergleichen kann verwendet werden.
  • Der Pixelabschnitt 702, der Source-Treiberschaltungsabschnitt 704 und der Gate-Treiberschaltungsabschnitt 706, die in der Anzeigevorrichtung 700 enthalten sind, umfassen eine Vielzahl von Transistoren. Als Vielzahl von Transistoren können beliebige Transistoren verwenden werden, bei denen es sich um die Halbleitervorrichtungen der Ausführungsformen der vorliegenden Erfindung handelt.
  • Die Anzeigevorrichtung 700 kann ein beliebiges von verschiedenen Elementen umfassen. Das Element umfasst beispielsweise ein Flüssigkristallelement und/oder ein Elektrolumineszenz-(EL-)Element (z. B. ein EL-Element, das organische und anorganische Materialien enthält, ein organisches EL-Element oder ein anorganisches EL-Element) und/oder eine LED (z. B. eine weiße LED, eine rote LED, eine grüne LED oder eine blaue LED) und/oder einen Transistor (einen Transistor, der in Abhängigkeit von Strom Licht emittiert) und/oder einen Elektronen-Emitter und/oder elektronische Tinte und/oder ein elektrophoretisches Element und/oder ein Grating Light Valve bzw. Lichtgitterventil (GLV) und/oder einen Plasmabildschirm (plasma display panel, PDP) und/oder ein Anzeigeelement, bei dem mikroelektromechanische Systeme (micro electro mechanical systems, MEMS) zur Anwendung kommen, und/oder eine digitale Mikrospiegelvorrichtung (digital micromirror device, DMD) und/oder einen Digital Micro Shutter bzw. digitalen Mikroverschluss (DMS) und/oder MIRASOL (eingetragenes Warenzeichen) und/oder ein Element mit interferometrisch arbeitendem Modulator (interferometic modulator, IMOD) und/oder ein MEMS-Shutter-Anzeigeelement und/oder ein MEMS-Anzeigeelement vom optischen Interferenztyp und/oder ein Elektrobenetzungselement und/oder eine piezoelektrische Keramikanzeige und/oder ein Anzeigeelement, das eine Kohlenstoffnanoröhre umfasst. Außerdem kann ein Anzeigemedium angegeben werden, dessen Kontrast, Leuchtdichte, Reflektivität, Transmissionsgrad oder dergleichen durch elektrische oder magnetische Wirkung verändert wird. Es sei angemerkt, dass Beispiele für Anzeigevorrichtungen, die EL-Elemente aufweisen, eine EL-Anzeige umfassen. Beispiele für Anzeigevorrichtungen, die Elektronen-Emitter beinhalten, umfassen einen Feldemissionsbildschirm (field emission display, FED) und einen SED-Flachbildschirm (SED: surface-conduction electron-emitter display bzw. oberflächenleitender Elektronen-Emitter-Bildschirm). Beispiele für Anzeigevorrichtungen, die Flüssigkristallelemente beinhalten, umfassen eine Flüssigkristallanzeige (z. B. eine durchlässige Flüssigkristallanzeige, eine halbdurchlässige Flüssigkristallanzeige, eine reflektierende Flüssigkristallanzeige, eine Direktsicht-Flüssigkristallanzeige oder eine Projektionsflüssigkristallanzeige). Ein Beispiel für eine Anzeigevorrichtung, die elektronische Tinte oder elektrophoretische Elemente beinhaltet, ist elektronisches Papier. Im Falle einer halbdurchlässigen Flüssigkristallanzeige oder einer reflektierenden Flüssigkristallanzeige dienen einige oder alle Pixelelektroden als reflektierende Elektroden. Beispielsweise sind einige oder alle Pixelelektroden derart ausgebildet, dass sie Aluminium, Silber oder dergleichen enthalten. In einem solchen Fall kann eine Speicherschaltung, wie z. B. ein SRAM, unter den reflektierenden Elektroden angeordnet sein, was zu einem niedrigeren Stromverbrauch führt.
  • Als Anzeigeverfahren in der Anzeigevorrichtung 700 kann ein Progressivverfahren, ein Zeilensprungverfahren oder dergleichen eingesetzt werden. Ferner sind Farbelemente, die bei der Farbanzeige in einem Pixel gesteuert werden, nicht auf drei Farben beschränkt: R, G und B (R, G und B entsprechen Rot, Grün bzw. Blau). Beispielsweise können vier Pixel enthalten sein, nämlich das R-Pixel, das G-Pixel, das B-Pixel und ein W-(weißes)Pixel. Alternativ kann ein Farbelement aus zwei Farben aus R, G und B wie in der PenTile-Anordnung bestehen. Die zwei Farben können sich zwischen Farbelementen unterscheiden. Alternativ kann/können eine oder mehrere Farbe/n von Gelb, Zyan, Magenta und dergleichen zu R, G und B hinzugefügt werden. Es sei angemerkt, dass die Größe eines Anzeigebereichs in Abhängigkeit von jeweiligen Punkten der Farbkomponenten unterschiedlich sein kann. Ausführungsformen der offenbarten Erfindung sind nicht auf eine Anzeigevorrichtung mit Farbanzeige beschränkt; die offenbarte Erfindung kann ebenfalls auf eine Anzeigevorrichtung für die monochrome Anzeige angewendet werden.
  • Eine Farbschicht (auch als Farbfilter bezeichnet) kann verwendet werden, um eine Vollfarbanzeigevorrichtung zu erhalten, bei der weißes Licht (W) für eine Hintergrundbeleuchtung (z. B. ein organisches EL-Element, ein anorganisches EL-Element, eine LED oder eine Fluoreszenzlampe) verwendet wird. Als Farbschicht kann beispielsweise Rot (R), Grün (G), Blau (B), Gelb (Y) oder dergleichen angemessen kombiniert werden. Unter Verwendung der Farbschicht kann eine höhere Farbreproduzierbarkeit erzielt werden als in dem Fall ohne Farbschicht. In diesem Fall werden ein Bereich mit der Farbschicht und ein Bereich ohne Farbschicht bereitgestellt, wodurch weißes Licht in dem Bereich ohne Farbschicht direkt zur Anzeige genutzt werden kann. Indem der Bereich ohne Farbschicht teilweise bereitgestellt wird, kann eine Verringerung der Leuchtdichte auf Grund der Farbschicht unterdrückt werden und es kann der Stromverbrauch in einigen Fällen um 20% bis 30% verringert werden, wenn ein Bild mit hoher Leuchtdichte angezeigt wird. Es sei angemerkt, dass in dem Fall, in dem eine Vollfarbanzeige unter Verwendung eines selbstleuchtenden Elements, wie z. B. eines organischen EL-Elements oder eines anorganischen EL-Elements, durchgeführt wird, Elemente Licht in ihren jeweiligen Farben, R, G, B, Y und W, emittieren können. Unter Verwendung eines selbstleuchtenden Elements kann der Stromverbrauch im Vergleich zu dem Fall, in dem die Farbschicht verwendet wird, in einigen Fällen weiter verringert werden.
  • Bei dieser Ausführungsform werden Strukturen, die ein Flüssigkristallelement und ein EL-Element als Anzeigeelemente umfassen, anhand von 19 und 20 beschrieben. Es sei angemerkt, dass 19 eine Querschnittsansicht entlang der Strichpunktlinie Q-R in 18 ist und eine Struktur zeigt, die ein Flüssigkristallelement als Anzeigeelement umfasst, während 20 eine Querschnittsansicht entlang der Strichpunktlinie Q-R in 18 ist und eine Struktur zeigt, die ein EL-Element als Anzeigeelement umfasst.
  • Gemeinsame Abschnitte zwischen 19 und 20 werden zuerst beschrieben, und dann werden unterschiedliche Abschnitte beschrieben.
  • <Gemeinsame Abschnitte der Anzeigevorrichtungen>
  • Die Anzeigevorrichtung 700, die jeweils in 19 und 20 dargestellt wird, umfasst einen Anschlussleitungsabschnitt 711, den Pixel-Abschnitt 702, den Source-Treiberschaltungsabschnitt 704 und den FPC-Anschlussabschnitt 708. Es sei angemerkt, dass der Anschlussleitungsabschnitt 711 die Signalleitung 710 umfasst. Der Pixel-Abschnitt 702 umfasst einen Transistor 750 und einen Kondensator 790. Der Source-Treiberschaltungsabschnitt 704 umfasst einen Transistor 752.
  • Jeder der Transistoren, die vorstehend beschrieben worden sind, kann für die Transistoren 750 und 752 verwendet werden.
  • Die Transistoren, die bei dieser Ausführungsform verwendet werden, umfassen jeweils einen Oxidhalbleiterfilm, der hochrein ist und in dem eine Bildung von Sauerstofffehlstellen unterdrückt wird. Bei den Transistoren kann der Strom in einem Sperrzustand (Sperrstrom) klein gemacht werden. Dementsprechend kann ein elektrisches Signal, wie z. B. ein Bildsignal, über einen längeren Zeitraum gehalten werden, und ein Schreibintervall kann in einem Durchlasszustand länger eingestellt werden. Dementsprechend kann die Häufigkeit des Aktualisierungsvorgangs verringert werden, was zu einem Effekt der Unterdrückung des Stromverbrauchs führt.
  • Außerdem können die bei dieser Ausführungsform verwendeten Transistoren eine relativ hohe Feldeffektbeweglichkeit aufweisen und sind deshalb für den Hochgeschwindigkeitsbetrieb geeignet. Wenn ein derartiger Transistor, der mit hoher Geschwindigkeit arbeiten kann, beispielsweise für eine Flüssigkristallanzeigevorrichtung verwendet wird, können ein Schalttransistor in einem Pixelabschnitt und ein Treibertransistor in einem Treiberschaltungsabschnitt über einem Substrat ausgebildet werden. Das heißt: Eine Halbleitervorrichtung, die unter Verwendung eines Siliziumwafers oder dergleichen ausgebildet wird, ist nicht zusätzlich als Treiberschaltung erforderlich, wodurch die Anzahl der Komponenten der Halbleitervorrichtung verringert werden kann. Zudem kann der Transistor, der mit hoher Geschwindigkeit arbeiten kann, auch in dem Pixelabschnitt verwendet werden, wodurch ein hochqualitatives Bild bereitgestellt werden kann.
  • Der Kondensator 790 weist eine Struktur auf, bei der ein Dielektrikum zwischen einem Paar von Elektroden bereitgestellt ist. Insbesondere wird ein leitender Film, der durch den gleichen Prozess wie ein leitender Film, der als Gate-Elektrode des Transistors 750 dient, ausgebildet wird, als eine Elektrode des Kondensators 790 verwendet, und der leitende Film, der als Source-Elektrode oder Drain-Elektrode des Transistors 750 dient, wird als die andere Elektrode des Kondensators 790 verwendet. Des Weiteren wird ein isolierender Film, der als Gate-Isolierfilm des Transistors 750 dient, als Dielektrikum zwischen dem Paar von Elektroden verwendet.
  • In 19 und 20 sind isolierende Filme 764, 766 und 768, ein Oxidhalbleiterfilm 767 sowie ein isolierender Planarisierungsfilm 770 über dem Transistor 750, dem Transistor 752 und dem Kondensator 790 ausgebildet.
  • Die isolierenden Filme 764, 766 und 768 können jeweils unter Verwendung von Materialien und Verfahren ausgebildet werden, die denjenigen der isolierenden Filme 114, 116 und 118 ähnlich sind, die bei der vorstehenden Ausführungsform beschrieben worden sind. Der Oxidhalbleiterfilm 767 kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen des Oxidhalbleiterfilms 108 ähnlich sind, die bei der vorstehenden Ausführungsform beschrieben worden sind. Der isolierende Planarisierungsfilm 770 kann unter Verwendung eines wärmebeständigen organischen Materials, wie z. B. eines Polyimidharzes, eines Acrylharzes, eines Polyimidamidharzes, eines Benzocyclobuten-Harzes, eines Polyamidharzes oder eines Epoxidharzes, ausgebildet werden. Es sei angemerkt, dass der isolierende Planarisierungsfilm 770 ausgebildet werden kann, indem eine Vielzahl von isolierenden Filmen, die aus diesen Materialien ausgebildet sind, übereinander angeordnet werden. Alternativ kann auch eine Struktur ohne den isolierenden Planarisierungsfilm 770 verwendet werden.
  • Die Signalleitung 710 wird durch den gleichen Prozess wie leitende Filme ausgebildet, die als Source-Elektrode und Drain-Elektrode des Transistors 750 oder 752 dienen. Es sei angemerkt, dass die Signalleitung 710 unter Verwendung eines leitenden Films ausgebildet werden kann, der durch einen Prozess ausgebildet wird, der sich von demjenigen der Source-Elektrode und der Drain-Elektrode des Transistors 750 oder 752 unterscheidet; zum Beispiel ein leitender Film, der als Gate-Elektrode dient. In dem Fall, in dem die Signalleitung 710 unter Verwendung eines Materials ausgebildet wird, das Kupfer enthält, wird eine Signalverzögerung oder dergleichen auf Grund des Leitungswiderstandes verringert, was eine Anzeige auf einem großen Bildschirm ermöglicht.
  • Der FPC-Anschlussabschnitt 708 umfasst eine Verbindungselektrode 760, einen anisotropen leitenden Film 780 und die FPC 716. Es sei angemerkt, dass die Verbindungselektrode 760 durch den gleichen Prozess wie leitende Filme ausgebildet wird, die als Source-Elektrode und Drain-Elektrode des Transistors 750 oder 752 dienen. Die Verbindungselektrode 760 ist über den anisotropen leitenden Film 780 elektrisch mit einem Anschluss verbunden, der in der FPC 716 enthalten ist.
  • Als erstes Substrat 701 und zweites Substrat 705 kann beispielsweise ein Glassubstrat verwendet werden. Ein flexibles Substrat kann als erstes Substrat 701 und zweites Substrat 705 verwendet werden. Beispiele für das flexible Substrat umfassen ein Kunststoffsubstrat.
  • Ein Strukturkörper 778 ist zwischen dem ersten Substrat 701 und dem zweiten Substrat 705 bereitgestellt. Der Strukturkörper 778 ist ein säulenförmiger Abstandshalter, der durch selektives Ätzen eines isolierenden Films erhalten wird, und ist bereitgestellt, um den Abstand (Zellenabstand) zwischen dem ersten Substrat 701 und dem zweiten Substrat 705 zu steuern. Es sei angemerkt, dass ein kugelförmiger Abstandshalter als Strukturkörper 778 verwendet werden kann. Obwohl das Beispiel, in dem der Strukturkörper 778 auf der Seite des ersten Substrats 701 bereitgestellt ist, bei dieser Ausführungsform beschrieben wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann der Strukturkörper 778 auf der Seite des zweiten Substrats 705 bereitgestellt sein oder können sowohl das erste Substrat 701 als auch das zweite Substrat 705 mit dem Strukturkörper 778 bereitgestellt sein.
  • Des Weiteren sind ein lichtundurchlässiger Film 738, der als Schwarzmatrix dient, ein Farbfilm 736, der als Farbfilter dient, und ein isolierender Film 734 in Kontakt mit dem lichtundurchlässigen Film 738 und dem Farbfilm 736 auf der Seite des zweiten Substrats 705 angeordnet.
  • <Strukturbeispiel der Anzeigevorrichtung, bei der ein Flüssigkristallelement als Anzeigeelement verwendet wird>
  • Die in 19 dargestellte Anzeigevorrichtung 700 umfasst ein Flüssigkristallelement 775. Das Flüssigkristallelement 775 umfasst einen leitenden Film 772, einen leitenden Film 774 und eine Flüssigkristallschicht 776. Der leitende Film 774 ist auf der Seite des zweiten Substrats 705 angeordnet und dient als Gegenelektrode. Die Anzeigevorrichtung 700 in 19 kann ein Bild derart anzeigen, dass Durchlassen oder Nichtdurchlassen von Licht durch eine Veränderung des Ausrichtungszustandes der Flüssigkristallschicht 776 in Abhängigkeit von einer Spannung gesteuert wird, die zwischen dem leitenden Film 772 und dem leitenden Film 774 angelegt wird.
  • Der leitende Film 772 ist mit dem leitenden Film verbunden, der als Source-Elektrode oder Drain-Elektrode dient, die in dem Transistor 750 enthalten ist. Der leitende Film 772 wird über dem isolierenden Planarisierungsfilm 770 ausgebildet, um als Pixelelektrode, d. h. als eine Elektrode des Anzeigeelements, zu dienen. Der leitende Film 772 dient als reflektierende Elektrode. Die Anzeigevorrichtung 700 in 19 ist eine sogenannte reflektierende Flüssigkristallfarbanzeigevorrichtung, bei der externes Licht von dem leitenden Film 772 reflektiert wird, damit ein Bild durch den Farbfilm 736 angezeigt wird.
  • Ein leitender Film, der sichtbares Licht durchlässt, oder ein leitender Film, der sichtbares Licht reflektiert, kann für den leitenden Film 772 verwendet werden. Beispielsweise wird ein Material, das eine Elementart ausgewählt aus Indium (In), Zink (Zn) und Zinn (Sn) enthält, vorzugsweise für den leitenden Film verwendet, der sichtbares Licht durchlässt. Zum Beispiel kann ein Aluminium oder Silber enthaltendes Material für den leitenden Film verwendet werden, der sichtbares Licht reflektiert. Bei dieser Ausführungsform wird ein leitender Film, der sichtbares Licht reflektiert, für den leitenden Film 772 verwendet.
  • In dem Fall, in dem ein leitender Film, der sichtbares Licht reflektiert, als leitender Film 772 verwendet wird, kann der leitende Film eine mehrschichtige Struktur aufweisen. Beispielsweise wird ein 100 nm dicker Aluminiumfilm als unterste Schicht ausgebildet, und wird ein 30 nm dicker Silberlegierungsfilm (z. B. ein Legierungsfilm, der Silber, Palladium und Kupfer enthält) als oberste Schicht ausgebildet. Eine derartige Struktur ermöglicht den Erhalt der folgenden Effekte.
    • (1) Die Adhäsion zwischen dem Basisfilm und dem leitenden Film 772 kann verbessert werden.
    • (2) Der Aluminiumfilm und der Silberlegierungsfilm können je nach chemischer Lösung gemeinsam geätzt werden.
    • (3) Der leitende Film 772 kann eine vorteilhafte Querschnittsform (z. B. eine sich verjüngende Form) aufweisen.
    Die Begründung für (3) lautet wie folgt: Die Ätzrate des Aluminiumfilms mit der chemischen Lösung ist niedriger als diejenige des Silberlegierungsfilms, oder das Ätzen des Aluminiumfilms, der die unterste Schicht bildet, verläuft schneller als dasjenige des Silberlegierungsfilms, da dann, wenn der Aluminiumfilm, der die unterste Schicht bildet, nach dem Ätzen des Silberlegierungsfilms, der die oberste Schicht bildet, freiliegt, Elektronen von dem Metall entnommen werden, das weniger edel ist als der Silberlegierungsfilm, d. h. Aluminium, das ein Metall mit einer hohen Ionisierungstendenz ist, und demzufolge wird ein Ätzen des Silberlegierungsfilms unterdrückt.
  • Es sei angemerkt, dass Vorsprünge und Vertiefungen in einem Teil des isolierenden Planarisierungsfilms 770 des Pixelabschnitts 702 in der Anzeigevorrichtung 700 in 19 bereitgestellt sind. Die Vorsprünge und Vertiefungen können derart ausgebildet werden, dass der isolierende Planarisierungsfilm 770 unter Verwendung eines organischen Harzfilms oder dergleichen ausgebildet wird und dass vorstehende Abschnitte oder vertiefte Abschnitte an der Oberfläche des organischen Harzfilms ausgebildet werden. Der leitende Film 772, der als reflektierende Elektrode dient, wird entlang den Vorsprüngen und Vertiefungen ausgebildet. Daher wird dann, wenn externes Licht auf den leitenden Film 772 einfällt, das Licht an der Oberfläche des leitenden Films 772 in einer diffundierenden Weise reflektiert, wodurch die Sichtbarkeit verbessert werden kann.
  • Es sei angemerkt, dass es sich bei der in 19 dargestellten Anzeigevorrichtung 700 beispielhaft um eine reflektierende Flüssigkristallfarbanzeigevorrichtung handelt; jedoch ist ein Anzeigetyp nicht darauf beschränkt. Beispielsweise kann eine durchlässige Flüssigkristallfarbanzeigevorrichtung verwendet werden, bei der es sich bei dem leitenden Film 772 um einen leitenden Film handelt, der sichtbares Licht durchlässt. Im Falle einer durchlässigen Flüssigkristallfarbanzeigevorrichtung werden Vorsprünge und Vertiefungen nicht notwendigerweise an dem isolierenden Planarisierungsfilm 770 bereitgestellt.
  • Obwohl in 19 nicht dargestellt, kann ein Ausrichtungsfilm sowohl auf der Seite des leitenden Films 772 in Kontakt mit der Flüssigkristallschicht 776 als auch auf der Seite des leitenden Films 774 in Kontakt mit der Flüssigkristallschicht 776 bereitgestellt sein. Obwohl in 19 nicht dargestellt, können je nach Bedarf ein optisches Element (ein optisches Substrat), wie z. B. ein polarisierendes Element, ein Retardationselement oder ein Antireflexelement, und dergleichen bereitgestellt sein. Beispielsweise kann eine zirkulare Polarisation unter Verwendung eines polarisierenden Substrats und eines Retardationssubstrats zum Einsatz kommen. Zudem kann eine Hintergrundbeleuchtung, eine Seitenbeleuchtung oder dergleichen als Lichtquelle verwendet werden.
  • In dem Fall, in dem ein Flüssigkristallelement als Anzeigeelement verwendet wird, kann ein thermotroper Flüssigkristall, ein niedermolekularer Flüssigkristall, ein hochmolekularer Flüssigkristall, ein polymerdispergierter Flüssigkristall, ein ferroelektrischer Flüssigkristall, ein antiferroelektrischer Flüssigkristall oder dergleichen verwendet werden. Ein derartiges Flüssigkristallmaterial weist je nach Bedingungen eine cholesterische Phase, eine smektische Phase, eine kubische Phase, eine chiral nematische Phase, eine isotrope Phase oder dergleichen auf.
  • In dem Fall, in dem ein Modus mit horizontalem elektrischen Feld zum Einsatz kommt, kann ein eine blaue Phase aufweisender Flüssigkristall verwendet werden, für den kein Ausrichtungsfilm notwendig ist. Eine blaue Phase ist eine der Flüssigkristallphasen, die erzeugt wird, kurz bevor sich eine cholesterische Phase in eine isotrope Phase ändert, während die Temperatur des cholesterischen Flüssigkristalls zunimmt. Da die blaue Phase nur in einem schmalen Temperaturbereich auftritt, wird eine Flüssigkristallzusammensetzung, der mehrere Gewichtsprozent oder mehr eines chiralen Materials beigemischt sind, für die Flüssigkristallschicht verwendet, um den Temperaturbereich zu verbessern. Die Flüssigkristallzusammensetzung, die einen eine blaue Phase aufweisenden Flüssigkristall und ein chirales Material enthält, weist eine kurze Ansprechzeit und optische Isotropie auf. Außerdem benötigt die Flüssigkristallzusammensetzung, die einen eine blaue Phase aufweisenden Flüssigkristall und ein chirales Material enthält, keine Ausrichtungsbehandlung, und sie weist nur eine geringe Betrachtungswinkelabhängigkeit auf. Ein Ausrichtungsfilm muss nicht unbedingt bereitgestellt sein, und eine Reibbehandlung ist daher nicht erforderlich; folglich kann eine durch die Reibbehandlung hervorgerufene Beschädigung infolge elektrostatischer Entladung verhindert werden, und Defekte und Beschädigungen der Flüssigkristallanzeigevorrichtung während des Herstellungsprozesses können verringert werden.
  • In dem Fall, in dem ein Flüssigkristallelement als Anzeigeelement verwendet wird, kann ein Twisted Nematic-(TN-) bzw. verdrehter nematischer Modus, ein In-Plane-Switching- bzw. ebeneninterner Umschalt-(IPS-)Modus, ein Streufeldschaltungs-(fringe field switching, FFS-)Modus, ein achsensymmetrisch-ausgerichteter-Mikrozellen-(axially symmetric aligned micro-cell, ASM-)Modus, ein optisch kompensierter Doppelbrechungs-(optical compensated birefringence, OCB-)Modus, ein ferroelektrischer Flüssigkristall-(ferroelectric liquid crystal, FLC-)Modus, ein antiferroelektrischer Flüssigkristall-(anti-ferroelectric liquid crystal, AFLC-)Modus oder dergleichen verwendet werden.
  • Außerdem kann auch eine normalerweise schwarze Flüssigkristallanzeigevorrichtung verwendet werden, wie z. B. eine durchsichtige Flüssigkristallanzeigevorrichtung, bei der ein Vertical Alignment- bzw. Vertikalausrichtungs-(VA-)Modus benutzt wird. Es gibt einige Beispiele für einen Vertical Alignment-Modus; beispielsweise kann ein Multi-Domain Vertical Alignment-(MVA-) bzw. Mehr-Domänen-Vertikalausrichtungs-Modus, ein Patterned bzw. strukturierter Vertical Alignment-(PVA-)Modus, ein ASV-Modus oder dergleichen verwendet werden.
  • <Anzeigevorrichtung, bei der ein Licht emittierendes Element als Anzeigeelement verwendet wird>
  • Die in 20 dargestellte Anzeigevorrichtung 700 umfasst ein Licht emittierendes Element 782. Das Licht emittierende Element 782 umfasst einen leitenden Film 784, eine EL-Schicht 786 und einen leitenden Film 788. Die in 20 gezeigte Anzeigevorrichtung 700 ist in der Lage, durch eine Lichtemission von der EL-Schicht 786, die in dem Licht emittierenden Element 782 enthalten ist, ein Bild anzeigen.
  • Der leitende Film 784 ist mit dem leitenden Film verbunden, der als Source-Elektrode oder Drain-Elektrode dient, die in dem Transistor 750 enthalten ist. Der leitende Film 784 ist über dem isolierenden Planarisierungsfilm 770 ausgebildet, um als Pixelelektrode, d. h. als eine Elektrode des Anzeigeelements, zu dienen. Ein leitender Film, der sichtbares Licht durchlässt, oder ein leitender Film, der sichtbares Licht reflektiert, kann als leitender Film 784 verwendet werden. Für den leitenden Film, der sichtbares Licht durchlässt, wird beispielsweise vorzugsweise ein Material verwendet, das eine Elementart ausgewählt aus Indium (In), Zink (Zn) und Zinn (Sn) enthält. Für den leitenden Film, der sichtbares Licht reflektiert, wird beispielsweise vorzugsweise ein Material verwendet, das Aluminium oder Silber enthält.
  • Bei der in 20 dargestellten Anzeigevorrichtung 700 ist ein isolierender Film 730 über dem isolierenden Planarisierungsfilm 770 und dem leitenden Film 784 bereitgestellt. Der isolierende Film 730 bedeckt einen Teil des leitenden Films 784. Es sei angemerkt, dass das Licht emittierende Element 782 eine Oberseiten-Emission-Struktur aufweist. Deshalb weist der leitende Film 788 eine Lichtdurchlässigkeitseigenschaft auf und lässt Licht durch, das von der EL-Schicht 786 emittiert wird. Obwohl die Oberseiten-Emission-Struktur bei dieser Ausführungsform beispielhaft beschrieben wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Es kann eine Unterseiten-Emission-Struktur, bei der Licht zu der Seite des leitenden Films 784 emittiert wird, oder eine Dual-Emission-Struktur eingesetzt werden, bei der Licht sowohl zu der Seite des leitenden Films 784 als auch zu der Seite des leitenden Films 788 emittiert wird.
  • Der Farbfilm 736 ist derart angeordnet, dass er mit dem Licht emittierenden Element 782 überlappt, und der lichtundurchlässige Film 738 ist derart angeordnet, dass er mit dem isolierenden Film 730 überlappt und in dem Anschlussleitungsabschnitt 711 und in dem Source-Treiberschaltungsabschnitt 704 enthalten ist. Der Farbfilm 736 und der lichtundurchlässige Film 738 sind mit dem isolierenden Film 734 bedeckt. Ein Raum zwischen dem Licht emittierenden Element 782 und dem isolierenden Film 734 ist mit einem Dichtungsfilm 732 gefüllt. Obwohl der Farbfilm 736 in dem Beispiel der in 20 dargestellten Anzeigevorrichtung 700 bereitgestellt wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. In dem Fall, in dem die EL-Schicht 786 durch ein Verfahren separater Farbgebung ausgebildet wird, ist der Farbfilm 736 nicht notwendigerweise bereitgestellt.
  • Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird eine Anzeigevorrichtung, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfasst, anhand von 21A bis 21C beschrieben.
  • Die Anzeigevorrichtung, die in 21A dargestellt wird, umfasst einen Bereich, der Pixel von Anzeigeelementen beinhaltet (nachstehend wird der Bereich als Pixelabschnitt 502 bezeichnet), einen Schaltungsabschnitt, der außerhalb des Pixelabschnitts 502 angeordnet ist und eine Schaltung zur Ansteuerung der Pixel beinhaltet (nachstehend wird der Abschnitt als Treiberschaltungsabschnitt 504 bezeichnet), Schaltungen, die jeweils eine Funktion zum Schützen eines Elements aufweisen (nachstehend werden die Schaltungen als Schutzschaltungen 506 bezeichnet), und einen Anschlussabschnitt 507. Es sei angemerkt, dass die Schutzschaltungen 506 nicht notwendigerweise bereitgestellt werden.
  • Vorzugsweise ist ein Teil oder der gesamte Treiberschaltungsabschnitt 504 über einem Substrat ausgebildet, über dem der Pixelabschnitt 502 ausgebildet wird, wobei in diesem Falle die Anzahl der Komponenten und die Anzahl der Anschlüsse verringert werden kann. Wenn ein Teil des Treiberschaltungsabschnitts 504 oder der gesamte Treiberschaltungsabschnitt 504 nicht über dem Substrat ausgebildet wird, über dem der Pixelabschnitt 502 ausgebildet wird, kann der Teil des Treiberschaltungsabschnitts 504 oder der gesamte Treiberschaltungsabschnitt 504 durch COG oder Tape-Automated-Bonding bzw. automatisiertes Band-Bonding (TAB) montiert werden.
  • Der Pixelabschnitt 502 umfasst eine Vielzahl von Schaltungen zur Ansteuerung von Anzeigeelementen, die in X Zeilen (X ist eine natürliche Zahl von 2 oder mehr) und Y Spalten (Y ist eine natürliche Zahl von 2 oder mehr) angeordnet sind (derartige Schaltungen werden nachstehend als Pixelschaltungen 501 bezeichnet). Der Treiberschaltungsabschnitt 504 umfasst Treiberschaltungen, wie z. B. eine Schaltung zum Zuführen eines Signals (Abtastsignals), um ein Pixel auszuwählen (die Schaltung wird nachstehend als Gate-Treiber 504a bezeichnet), und eine Schaltung zum Zuführen eines Signals (Datensignals), um ein Anzeigeelement in einem Pixel zu betreiben (die Schaltung wird nachstehend als Source-Treiber 504b bezeichnet).
  • Der Gate-Treiber 504a beinhaltet ein Schieberegister oder dergleichen. Der Gate-Treiber 504a empfängt ein Signal zur Ansteuerung des Schieberegisters über den Anschlussabschnitt 507 und gibt ein Signal aus. Zum Beispiel empfängt der Gate-Treiber 504a ein Startimpulssignal, ein Taktsignal oder dergleichen und gibt ein Impulssignal aus. Der Gate-Treiber 504a weist eine Funktion zum Steuern der Potentiale von Leitungen auf, denen Abtastsignale zugeführt werden (derartige Leitungen werden nachstehend als Abtastleitungen GL_1 bis GL_X bezeichnet). Es sei angemerkt, dass eine Vielzahl von Gate-Treibern 504a bereitgestellt sein kann, um die Abtastleitungen GL_1 bis GL_X getrennt zu steuern. Alternativ weist der Gate-Treiber 504a eine Funktion zum Zuführen eines Initialisierungssignals auf. Ohne darauf beschränkt zu sein, kann der Gate-Treiber 504a ein anderes Signal zuführen.
  • Der Source-Treiber 504b beinhaltet ein Schieberegister oder dergleichen. Der Source-Treiber 504b empfängt neben einem Signal zur Ansteuerung des Schieberegisters ein Signal (Videosignal), aus dem ein Datensignal abgeleitet wird, über den Anschlussabschnitt 507. Der Source-Treiber 504b weist eine Funktion zum Erzeugen eines Datensignals auf, das in die Pixelschaltung 501 geschrieben wird und auf dem Videosignal basiert. Der Source-Treiber 504b weist zusätzlich eine Funktion zum Steuern der Ausgabe eines Datensignals als Antwort auf ein Impulssignal auf, das erzeugt wird, indem ein Startimpulssignal, ein Taktsignal oder dergleichen eingegeben wird. Ferner weist der Source-Treiber 504b eine Funktion zum Steuern der Potentiale von Leitungen auf, denen Datensignale zugeführt werden (derartige Leitungen werden nachstehend als Datenleitungen DL_1 bis DL_Y bezeichnet). Alternativ weist der Source-Treiber 504b eine Funktion zum Zuführen eines Initialisierungssignals auf. Ohne darauf beschränkt zu sein, kann der Source-Treiber 504b ein anderes Signal zuführen.
  • Der Source-Treiber 504b beinhaltet beispielsweise eine Vielzahl von Analogschaltern oder dergleichen. Indem die Vielzahl von Analogschaltern nacheinander eingeschaltet wird, kann der Source-Treiber 504b als Datensignale Signale ausgeben, die derart erhalten werden, dass das Videosignal zeitlich geteilt wird. Der Source-Treiber 504b kann ein Schieberegister oder dergleichen beinhalten.
  • Ein Impulssignal und ein Datensignal werden über eine der Vielzahl von Abtastleitungen GL, denen Abtastsignale zugeführt werden, bzw. über eine der Vielzahl von Datenleitungen DL, denen Datensignale zugeführt werden, in jede der Vielzahl von Pixelschaltungen 501 eingegeben. Das Schreiben und das Halten des Datensignals in jede/r der Vielzahl von Pixelschaltungen 501 werden durch den Gate-Treiber 504a gesteuert. Zum Beispiel wird in die Pixelschaltung 501 in der m-ten Zeile und der n-ten Spalte (m ist eine natürliche Zahl kleiner als oder gleich X, und n ist eine natürliche Zahl kleiner als oder gleich Y) ein Impulssignal von dem Gate-Treiber 504a über die Abtastleitung GL_m eingegeben und wird ein Datensignal von dem Source-Treiber 504b über die Datenleitung DL_n entsprechend dem Potential der Abtastleitung GL_m eingegeben.
  • Die in 21A gezeigte Schutzschaltung 506 ist beispielsweise mit der Abtastleitung GL zwischen dem Gate-Treiber 504a und der Pixelschaltung 501 verbunden. Die Schutzschaltung 506 ist alternativ mit der Datenleitung DL zwischen dem Source-Treiber 504b und der Pixelschaltung 501 verbunden. Die Schutzschaltung 506 kann alternativ auch mit einer Leitung zwischen dem Gate-Treiber 504a und dem Anschlussabschnitt 507 verbunden sein. Die Schutzschaltung 506 kann alternativ mit einer Leitung zwischen dem Source-Treiber 504b und dem Anschlussabschnitt 507 verbunden sein. Es sei angemerkt, dass der Anschlussabschnitt 507 einen Abschnitt mit Anschlüssen bezeichnet, über die Energie, Steuersignale und Videosignale von externen Schaltungen in die Anzeigevorrichtung eingegeben werden.
  • Die Schutzschaltung 506 ist eine Schaltung, die eine Leitung, die mit der Schutzschaltung verbunden ist, elektrisch mit einer weiteren Leitung verbindet, wenn ein außerhalb eines bestimmten Bereichs liegendes Potential an die Leitung angelegt wird, die mit der Schutzschaltung verbunden ist.
  • Wie in 21A dargestellt, sind die Schutzschaltungen 506 für den Pixelabschnitt 502 und den Treiberschaltungsabschnitt 504 bereitgestellt, so dass die Beständigkeit der Anzeigevorrichtung gegen einen Überstrom, der durch elektrostatische Entladung (electrostatic discharge, ESD) oder dergleichen erzeugt wird, verbessert werden kann. Es sei angemerkt, dass die Konfiguration der Schutzschaltungen 506 nicht darauf beschränkt ist; beispielsweise kann die Schutzschaltung 506 konfiguriert sein, mit dem Gate-Treiber 504a verbunden zu sein, oder die Schutzschaltung 506 kann konfiguriert sein, mit dem Source-Treiber 504b verbunden zu sein. Die Schutzschaltung 506 kann alternativ konfiguriert sein, mit dem Anschlussabschnitt 507 verbunden zu sein.
  • In 21A wird ein Beispiel gezeigt, bei dem der Treiberschaltungsabschnitt 504 den Gate-Treiber 504a und den Source-Treiber 504b beinhaltet; jedoch ist die Struktur nicht darauf beschränkt. Zum Beispiel kann nur der Gate-Treiber 504a ausgebildet sein und es kann ein getrennt hergestelltes Substrat montiert werden, über dem eine Source-Treiberschaltung ausgebildet ist (z. B. ein Treiberschaltungssubstrat, das aus einem einkristallinen Halbleiterfilm oder einem polykristallinen Halbleiterfilm ausgebildet ist).
  • Jede der Vielzahl von Pixelschaltungen 501 in 21A kann beispielsweise die in 21B dargestellte Struktur aufweisen.
  • Die in 21B dargestellte Pixelschaltung 501 beinhaltet ein Flüssigkristallelement 570, einen Transistor 550 und einen Kondensator 560. Als Transistor 550 kann beispielsweise ein beliebiger der Transistoren verwendet werden, die bei den vorstehenden Ausführungsformen beschrieben worden sind.
  • Das Potential einer eines Paars von Elektroden des Flüssigkristallelements 570 wird je nach Bedarf entsprechend den Spezifikationen der Pixelschaltung 501 eingestellt. Der Ausrichtungszustand des Flüssigkristallelements 570 hängt von den geschriebenen Daten ab. Ein gemeinsames Potential kann einer des Paars von Elektroden des Flüssigkristallelements 570 zugeführt werden, die in jeder der Vielzahl von Pixelschaltungen 501 enthalten ist. Ferner kann sich das Potential, das einer des Paars von Elektroden des Flüssigkristallelements 570 in der Pixelschaltung 501 in einer Zeile zugeführt wird, von dem Potential unterscheiden, das einer des Paars von Elektroden des Flüssigkristallelements 570 in der Pixelschaltung 501 in einer anderen Zeile zugeführt wird.
  • Als Beispiele für ein Ansteuerverfahren der Anzeigevorrichtung, die das Flüssigkristallelement 570 beinhaltet, kann ein beliebiger der folgenden Modi angegeben werden: ein TN-Modus, ein STN-Modus, ein VA-Modus, ein achsensymmetrisch-ausgerichteter Mikrozellen-(axially symmetric aligned micro-cell, ASM-)Modus, ein optisch kompensierter Doppelbrechungs-(optical compensated birefringence, OCB-)Modus, ein ferroelektrischer Flüssigkristall-(ferroelectric liquid crystal, FLC-)Modus, ein antiferroelektrischer Flüssigkristall-(antiferroelectric liquid crystal, AFLC-)Modus, ein MVA-Modus, ein Patterned Vertical Alignment-(PVA-)Modus, ein IPS-Modus, ein FFS-Modus, ein Transverse Bend Alignment-(TBA-)Modus und dergleichen. Weitere Beispiele für das Ansteuerverfahren der Anzeigevorrichtung umfassen einen elektrisch gesteuerten Doppelbrechungs-(electically controlled birefringence: ECB-)Modus, einen polymerdispergierten Flüssigkristall-(polymer dispersed liquid crystal: PDLC-)Modus, einen Polymernetz-Flüssigkristall-(polymer network liquid crystal: PNLC)Modus und einen Gast-Wirt-(Guest-Host-)Modus. Es sei angemerkt, dass die vorliegende Erfindung nicht auf diese Beispiele beschränkt ist, und verschiede Flüssigkristallelemente und Ansteuerverfahren können für das Flüssigkristallelement und das Ansteuerverfahren dafür verwendet werden.
  • Bei der Pixelschaltung 501 in der m-ten Zeile und der n-ten Spalte ist entweder eine Source-Elektrode oder eine Drain-Elektrode des Transistors 550 elektrisch mit der Datenleitung DL_n verbunden, und die andere ist elektrisch mit der anderen des Paars von Elektroden des Flüssigkristallelements 570 verbunden. Eine Gate-Elektrode des Transistors 550 ist elektrisch mit der Abtastleitung GL_m verbunden. Der Transistor 550 weist eine Funktion zum Steuern auf, ob ein Datensignal geschrieben wird, indem er eingeschaltet oder ausgeschaltet wird.
  • Eine eines Paars von Elektroden des Kondensators 560 ist elektrisch mit einer Leitung verbunden, der ein Potential zugeführt wird (nachstehend als Potentialversorgungsleitung VL bezeichnet), und die andere ist elektrisch mit der anderen des Paars von Elektroden des Flüssigkristallelements 570 verbunden. Das Potential der Potentialversorgungsleitung VL wird je nach Bedarf entsprechend den Spezifikationen der Pixelschaltung 501 eingestellt. Der Kondensator 560 dient als Speicherkondensator zum Speichern der geschriebenen Daten.
  • Beispielsweise werden bei der Anzeigevorrichtung, die die Pixelschaltung 501 in 21B umfasst, die Pixelschaltungen 501 nacheinander durch den in 21A dargestellten Gate-Treiber 504a zeilenweise ausgewählt, wodurch die Transistoren 550 eingeschaltet werden und ein Datensignal geschrieben wird.
  • Wenn die Transistoren 550 ausgeschaltet werden, werden die Pixelschaltungen 501, in denen die Daten geschrieben worden sind, in einen Haltezustand versetzt. Dieser Vorgang wird nacheinander zeilenweise durchgeführt; somit kann ein Bild angezeigt werden.
  • Alternativ kann jede der Vielzahl von Pixelschaltungen 501 in 21A beispielsweise die in 21C dargestellte Struktur aufweisen.
  • Die in 21C dargestellte Pixelschaltung 501 beinhaltet Transistoren 552 und 554, einen Kondensator 562 und ein Licht emittierendes Element 572. Ein beliebiger der Transistoren, die bei den vorstehenden Ausführungsformen beschrieben worden sind, kann als Transistor 552 und/oder Transistor 554 verwendet werden.
  • Entweder eine Source-Elektrode oder eine Drain-Elektrode des Transistors 552 ist elektrisch mit einer Leitung verbunden, der ein Datensignal zugeführt wird (nachstehend als Signalleitung DL_n bezeichnet). Eine Gate-Elektrode des Transistors 552 ist elektrisch mit einer Leitung verbunden, der ein Gate-Signal zugeführt wird (nachstehend als Abtastleitung GL_m bezeichnet).
  • Der Transistor 552 weist eine Funktion zum Steuern auf, ob ein Datensignal geschrieben wird, indem er eingeschaltet oder ausgeschaltet wird.
  • Eine eines Paars von Elektroden des Kondensators 562 ist elektrisch mit einer Leitung verbunden, der ein Potential zugeführt wird (nachstehend als Potentialversorgungsleitung VL_a bezeichnet), und die andere ist elektrisch mit der anderen der Source-Elektrode und der Drain-Elektrode des Transistors 552 verbunden.
  • Der Kondensator 562 dient als Speicherkondensator zum Speichern der geschriebenen Daten.
  • Entweder eine Source-Elektrode oder eine Drain-Elektrode des Transistors 554 ist elektrisch mit der Potentialversorgungsleitung VL_a verbunden. Eine Gate-Elektrode des Transistors 554 ist ferner elektrisch mit der anderen der Source-Elektrode und der Drain-Elektrode des Transistors 552 verbunden.
  • Entweder eine Anode oder eine Kathode des Licht emittierenden Elements 572 ist elektrisch mit einer Potentialversorgungsleitung VL_b verbunden, und die andere ist elektrisch mit der anderen der Source-Elektrode und der Drain-Elektrode des Transistors 554 verbunden.
  • Als Licht emittierendes Element 572 kann beispielsweise ein organisches Elektrolumineszenzelement (auch als organisches EL-Element bezeichnet) oder dergleichen verwendet werden. Es sei angemerkt, dass das Licht emittierende Element 572 nicht auf ein organisches EL-Element beschränkt ist; es kann ein anorganisches EL-Element verwendet werden, das ein anorganisches Material enthält.
  • Ein hohes Stromversorgungspotential VDD wird entweder der Potentialversorgungsleitung VL_a oder der Potentialversorgungsleitung VL_b zugeführt, und ein niedriges Stromversorgungspotential VSS wird der anderen Leitung zugeführt.
  • Beispielsweise werden bei der Anzeigevorrichtung, die die Pixelschaltung 501 in 21C umfasst, die Pixelschaltungen 501 nacheinander durch den in 21A dargestellten Gate-Treiber 504a zeilenweise ausgewählt, wodurch die Transistoren 552 eingeschaltet werden und ein Datensignal geschrieben wird.
  • Wenn die Transistoren 552 ausgeschaltet werden, werden die Pixelschaltungen 501, in denen die Daten geschrieben worden sind, in einen Haltezustand versetzt. Die Größe des Stroms, der zwischen der Source-Elektrode und der Drain-Elektrode des Transistors 554 fließt, wird ferner entsprechend dem Potential des geschriebenen Datensignals gesteuert. Das Licht emittierende Element 572 emittiert Licht mit einer Leuchtdichte, die der Größe des fließendem Stroms entspricht. Dieser Vorgang wird nacheinander zeilenweise durchgeführt; somit kann ein Bild angezeigt werden.
  • Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform werden ein Anzeigemodul und elektronische Geräte, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfassen, anhand von 22 und 23A bis 23G beschrieben.
  • Bei einem Anzeigemodul 8000, das in 22 dargestellt wird, sind ein Touchscreen 8004, der mit einer FPC 8003 verbunden ist, ein Anzeigefeld 8006, das mit einer FPC 8005 verbunden ist, eine Hintergrundbeleuchtungseinheit 8007, ein Rahmen 8009, eine gedruckte Leiterplatte 8010 und eine Batterie 8011 zwischen einer oberen Abdeckung 8001 und einer unteren Abdeckung 8002 bereitgestellt.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann beispielsweise für das Anzeigefeld 8006 verwendet werden.
  • Die Formen und Größen der oberen Abdeckung 8001 und der unteren Abdeckung 8002 können jeweils entsprechend den Größen des Touchscreens 8004 und des Anzeigefeldes 8006 geändert werden.
  • Der Touchscreen 8004 kann ein resistiver Touchscreen oder ein kapazitiver Touchscreen sein und kann derart ausgebildet werden, dass er mit dem Anzeigefeld 8006 überlappt. Ein Gegensubstrat (Abdichtungssubstrat) des Anzeigefeldes 8006 kann eine Touchscreen-Funktion aufweisen. Ein Photosensor kann in jedem Pixel des Anzeigefeldes 8006 bereitgestellt sein, so dass ein optischer Touchscreen erhalten wird.
  • Die Hintergrundbeleuchtungseinheit 8007 umfasst Lichtquellen 8008. Es sei angemerkt, dass, obwohl eine Struktur in 22 dargestellt wird, bei der die Lichtquellen 8008 über der Hintergrundbeleuchtungseinheit 8007 bereitgestellt sind, eine Ausführungsform der vorliegenden Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann eine Struktur verwendet werden, bei der die Lichtquellen 8008 an einem Endabschnitt der Hintergrundbeleuchtungseinheit 8007 angeordnet sind und ferner eine Lichtstreuscheibe bereitgestellt wird. Es sei angemerkt, dass in dem Fall, in dem ein selbstleuchtendes Licht emittierendes Element, wie z. B. ein organisches EL-Element, verwendet wird, oder in dem Fall, in dem ein reflektierender Bildschirm oder dergleichen eingesetzt wird, die Hintergrundbeleuchtungseinheit 8007 nicht bereitgestellt werden muss.
  • Der Rahmen 8009 schützt das Anzeigefeld 8006 und dient auch als elektromagnetische Abschirmung zum Blockieren von elektromagnetischen Wellen, die durch den Betrieb der gedruckten Leiterplatte 8010 erzeugt werden. Der Rahmen 8009 kann auch als Abstrahlplatte dienen.
  • Die gedruckte Leiterplatte 8010 ist mit einer Stromversorgungsschaltung und einer Signalverarbeitungsschaltung zum Ausgeben eines Videosignals und eines Taktsignals bereitgestellt. Als Stromquelle zum Zuführen von Strom zu der Stromversorgungsschaltung kann eine externe Netzstromquelle oder eine Stromquelle verwendet werden, bei der die getrennt bereitgestellte Batterie 8011 verwendet wird. Die Batterie 8011 kann im Falle der Verwendung einer Netzstromquelle weggelassen werden.
  • Das Anzeigemodul 8000 kann zusätzlich mit einer Komponente, wie z. B. einer polarisierenden Platte, einer Retardationsplatte oder einer Prismenfolie, bereitgestellt sein.
  • 23A bis 23G stellen elektronische Geräte dar. Diese elektronischen Geräte können ein Gehäuse 9000, einen Anzeigeabschnitt 9001, einen Lautsprecher 9003, eine Bedienungstaste 9005 (darunter auch einen Netzschalter oder einen Bedienungsschalter), einen Verbindungsanschluss 9006, einen Sensor 9007 (einen Sensor mit einer Funktion zum Messen von Kraft, Verschiebung, Position, Geschwindigkeit, Beschleunigung, Winkelgeschwindigkeit, Drehzahl, Abstand, Licht, Flüssigkeit, Magnetismus, Temperatur, chemischer Substanz, Ton, Zeit, Härte, elektrischem Feld, Strom, Spannung, elektrischer Leistung, Strahlung, Durchflussmenge, Feuchtigkeit, Steigungsgrad, Schwingung, Geruch oder Infrarotstrahl), ein Mikrofon 9008 und dergleichen beinhalten.
  • Die elektronischen Geräte, die in 23A bis 23G dargestellt werden, können verschiedene Funktionen, so beispielsweise eine Funktion zum Anzeigen verschiedener Informationen (eines Standbildes, eines Bewegtbildes, eines Textbildes und dergleichen) auf dem Anzeigeabschnitt, eine Touchscreen-Funktion, eine Funktion zum Anzeigen eines Kalenders, des Datums, der Zeit und dergleichen, eine Funktion zum Steuern einer Verarbeitung mit diversen Arten von Software (Programmen), eine drahtlose Kommunikationsfunktion, eine Funktion zum Verbinden mit verschiedenen Computernetzwerken mittels einer drahtlosen Kommunikationsfunktion, eine Funktion zum Übertragen und Empfangen verschiedener Daten mittels einer drahtlosen Kommunikationsfunktion, eine Funktion zum Lesen eines Programms oder Daten, das/die in einem Speichermedium gespeichert ist/sind, und Anzeigen des Programms oder der Daten auf dem Anzeigeabschnitt und dergleichen aufweisen. Es sei angemerkt, dass Funktionen der elektronischen Geräte, die in 23A bis 23G dargestellt werden, nicht auf diese beschränkt sind und die elektronischen Geräte weitere Funktionen aufweisen können. Obwohl in 23A bis 23G nicht dargestellt, können die elektronischen Geräte eine Vielzahl von Anzeigeabschnitten beinhalten. Die elektronischen Geräte können eine Kamera oder dergleichen sowie eine Funktion zum Aufnehmen eines Standbildes, eine Funktion zum Aufnehmen eines Bewegtbildes, eine Funktion zum Speichern des aufgenommenen Bildes in einem Speichermedium (einem externen Speichermedium oder einem Speichermedium, das in der Kamera eingebaut ist), eine Funktion zum Anzeigen des aufgenommenen Bildes auf dem Anzeigeabschnitt oder dergleichen aufweisen.
  • Die elektronischen Geräte, die in 23A bis 23G dargestellt werden, werden nachstehend ausführlich beschrieben.
  • 23A ist eine perspektivische Ansicht eines tragbaren Informationsendgeräts 9100. Der Anzeigeabschnitt 9001 des tragbaren Informationsendgeräts 9100 ist flexibel und kann daher entlang der gekrümmten Oberfläche des Gehäuses 9000 eingebaut sein. Der Anzeigeabschnitt 9001 beinhaltet ferner einen Berührungssensor, und ein Betrieb kann durch Berühren des Bildschirms mit einem Finger, einem Stift oder dergleichen durchgeführt werden. Indem beispielsweise ein auf dem Anzeigeabschnitt 9001 angezeigtes Icon berührt wird, kann eine Applikation gestartet werden.
  • 23B ist eine perspektivische Ansicht eines tragbaren Informationsendgeräts 9101. Das tragbare Informationsendgerät 9101 dient beispielsweise als ein oder mehrere Gerät/e von einem Telefonapparat, einem Laptop, einem Informationssuchsystem und dergleichen. Insbesondere kann das tragbare Informationsendgerät 9101 als Smartphone verwendet werden. Es sei angemerkt, dass der Lautsprecher 9003, der Verbindungsanschluss 9006, der Sensor 9007 und dergleichen, die in 23B nicht dargestellt werden, in dem tragbaren Informationsendgerät 9101 wie in dem tragbaren Informationsendgerät 9100, das in 23A dargestellt wird, angeordnet sein können. Das tragbare Informationsendgerät 9101 kann Schriftzeichen und Bildinformationen auf seiner Vielzahl von Oberflächen anzeigen. Beispielsweise können drei Bedienungsknöpfe 9050 (auch als Bedienungsicons, oder einfach als Icons bezeichnet) auf einer Oberfläche des Anzeigeabschnitts 9001 angezeigt werden. Außerdem können Informationen 9051, die durch gestrichelte Rechtecke dargestellt werden, auf einer anderen Oberfläche des Anzeigeabschnitts 9001 angezeigt werden. Beispiele für die Informationen 9051 umfassen eine Mitteilung von einem sozialen Netzwerk (social networking service, SNS), eine Anzeige, die die Ankunft einer E-Mail oder eines Anrufs darstellt, den Betreff der E-Mail, des SNS oder dergleichen, den Absender der E-Mail, des SNS oder dergleichen, das Datum, die Zeit, die verbleibende Batterieleistung und die Empfangsstärke einer Antenne. Anstelle der Informationen 9051 können die Bedienungsknöpfe 9050 oder dergleichen an der Stelle, an der die Informationen 9051 angezeigt werden, angezeigt werden.
  • 23C ist eine perspektivische Ansicht eines tragbaren Informationsendgeräts 9102. Das tragbare Informationsendgerät 9102 weist eine Funktion zum Anzeigen von Informationen auf drei oder mehr Oberflächen des Anzeigeabschnitts 9001 auf. Hier werden Informationen 9052, Informationen 9053 und Informationen 9054 auf unterschiedlichen Oberflächen angezeigt. Beispielsweise kann ein Benutzer des tragbaren Informationsendgeräts 9102 die Anzeige (hier die Informationen 9053) ansehen, wobei das tragbare Informationsendgerät 9102 in einer Brusttasche seines/ihres Hemdes platziert ist. Insbesondere kann die Telefonnummer, der Name oder dergleichen eines Anrufers an einer Stelle angezeigt werden, die von oberhalb des tragbaren Informationsendgeräts 9102 aus eingesehen werden kann. Daher kann der Benutzer die Anzeige ansehen, ohne dabei das tragbare Informationsendgerät 9102 aus der Tasche herausnehmen zu müssen, und entscheiden, ob er/sie den Anruf annehmen möchte.
  • 23D ist eine perspektivische Ansicht eines tragbaren Informationsendgeräts 9200 in Form einer Armbanduhr. Das tragbare Informationsendgerät 9200 kann verschiedene Applikationen, wie z. B. Mobiltelefongespräche, E-Mails verschicken und empfangen, Texte anzeigen und bearbeiten, Musik wiedergeben, Internet-Kommunikation und Computerspiele, ausführen. Die Anzeigeoberfläche des Anzeigeabschnitts 9001 ist gekrümmt, und Bilder können auf der gekrümmten Anzeigeoberfläche angezeigt werden. Das tragbare Informationsendgerät 9200 kann die Nahbereichskommunikation entsprechend einem bestehenden Kommunikationsstandard verwenden. Zum Beispiel kann eine gegenseitige Kommunikation zwischen dem tragbaren Informationsendgerät 9200 und einem Headset durchgeführt werden, das zur drahtlosen Kommunikation geeignet ist, wodurch ein freihändiges Telefongespräch ermöglicht wird. Das tragbare Informationsendgerät 9200 beinhaltet ferner den Verbindungsanschluss 9006, und Daten können über ein Verbindungselement direkt zu/von einem anderen Informationsendgerät gesendet und empfangen werden. Ein Aufladen durch den Verbindungsanschluss 9006 ist ebenfalls möglich. Es sei angemerkt, dass der Ladevorgang ohne den Verbindungsanschluss 9006 durch drahtlose Stromzufuhr durchgeführt werden kann.
  • 23E, 23F und 23G sind perspektivische Ansichten eines zusammenklappbaren tragbaren Informationsendgeräts 9201, in denen es geöffnet ist,, von dem geöffneten Zustand in den zusammengeklappten Zustand oder von dem zusammengeklappten Zustand in den geöffneten Zustand versetzt wird, bzw. zusammengeklappt ist. Das tragbare Informationsendgerät 9201 ist sehr gut tragbar, wenn es zusammengeklappt ist. Wenn das tragbare Informationsendgerät 9201 geöffnet ist, ist ein nahtloser großer Anzeigebereich in hohem Maße durchsuchbar. Der Anzeigeabschnitt 9001 des tragbaren Informationsendgeräts 9201 wird von drei Gehäusen 9000 getragen, die durch Gelenke 9055 miteinander verbunden sind. Indem das tragbare Informationsendgerät 9201 an einer Verbindungsstelle zwischen zwei Gehäusen 9000 an den Gelenken 9055 zusammengeklappt wird, kann die Form des tragbaren Informationsendgeräts 9201 reversibel von dem geöffneten Zustand in den zusammengeklappten Zustand geändert werden. Beispielsweise kann das tragbare Informationsendgerät 9201 mit einem Krümmungsradius von größer als oder gleich 1 mm und kleiner als oder gleich 150 mm gebogen werden.
  • Die elektronischen Geräte, die bei dieser Ausführungsform beschrieben worden sind, beinhalten jeweils den Anzeigeabschnitt zum Anzeigen gewisser Arten von Daten. Jedoch kann eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung auch für ein elektronisches Gerät verwendet werden, das keinen Anzeigeabschnitt aufweist. Des Weiteren können die Anzeigeabschnitte der elektronischen Geräte, die bei dieser Ausführungsform beschrieben worden sind, nicht flexibel sein und Bilder auf einer flachen Oberfläche anzeigen, ohne dabei auf einen flexiblen Modus, der in der Lage ist, Bilder auf einer gekrümmten Anzeigeoberfläche anzuzeigen, oder einen zusammenklappbaren Modus beschränkt zu sein.
  • Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Schaltungskonfiguration einer Halbleitervorrichtung, die gespeicherte Daten auch ohne Stromzufuhr halten kann und keine Beschränkung hinsichtlich der Anzahl der Schreibvorgänge aufweist, anhand von 24 beschrieben.
  • <Schaltungskonfiguration>
  • 24 zeigt ein Beispiel für eine Schaltungskonfiguration einer Halbleitervorrichtung. In 24 ist eine erste Leitung (1. Leitung) elektrisch mit einer einer Source-Elektrode und einer Drain-Elektrode eines p-Kanal-Transistors 1280a verbunden. Des Weiteren ist die andere der Source-Elektrode und der Drain-Elektrode des p-Kanal-Transistors 1280a elektrisch mit einer einer Source-Elektrode und einer Drain-Elektrode eines n-Kanal-Transistors 1280b verbunden. Des Weiteren ist die andere der Source-Elektrode und der Drain-Elektrode des n-Kanal-Transistors 1280b elektrisch mit einer einer Source-Elektrode und einer Drain-Elektrode eines n-Kanal-Transistors 1280c verbunden.
  • Eine zweite Leitung (2. Leitung) ist elektrisch mit einer einer Source-Elektrode und einer Drain-Elektrode eines Transistors 1282 verbunden. Des Weiteren sind die andere der Source-Elektrode und der Drain-Elektrode des Transistors 1282, eine Elektrode eines Kondensators 1281 und eine Gate-Elektrode des n-Kanal-Transistors 1280c elektrisch miteinander verbunden.
  • Eine dritte Leitung (3. Leitung) und Gate-Elektroden des p-Kanal-Transistors 1280a und des n-Kanal-Transistors 1280b sind elektrisch miteinander verbunden. Des Weiteren ist eine vierte Leitung (4. Leitung) elektrisch mit einer Gate-Elektrode des Transistors 1282 verbunden. Des Weiteren sind eine fünfte Leitung (5. Leitung), die andere Elektrode des Kondensators 1281 und die andere der Source-Elektrode und der Drain-Elektrode des n-Kanal-Transistors 1280c elektrisch miteinander verbunden. Des Weiteren sind eine sechste Leitung (6. Leitung), die andere der Source-Elektrode und der Drain-Elektrode des p-Kanal-Transistors 1280a und eine der Source-Elektrode und der Drain-Elektrode des n-Kanal-Transistors 1280b elektrisch miteinander verbunden.
  • Es sei angemerkt, dass der Transistor 1282 unter Verwendung eines Oxidhalbleiters (oxide semiconductor, OS) ausgebildet werden kann. Demzufolge steht in 24 „OS” neben dem Transistor 1282 geschrieben. Es sei angemerkt, dass der Transistor 1282 unter Verwendung eines Materials ausgebildet werden kann, das sich von einem Oxidhalbleiter unterscheidet. Der Transistor 100 oder der Transistor 170, die bei der Ausführungsform 1 beschrieben worden sind, kann als Transistor 1282 verwendet werden.
  • Des Weiteren steht in 24 „FN” (floating node, schwebender Knoten) an einer Verbindungsstelle der anderen Elektrode von der Source-Elektrode und der Drain-Elektrode des Transistors 1282, der einen Elektrode des Kondensators 1281 und der Gate-Elektrode des n-Kanal-Transistors 1280c geschrieben. Wenn der Transistor 1282 ausgeschaltet wird, können die Potentiale, die dem schwebenden Knoten, der einen Elektrode des Kondensators 1281 und der Gate-Elektrode des n-Kanal-Transistors 1280c zugeführt werden, gehalten werden.
  • Die Schaltungskonfiguration in 24 nutzt den folgenden Vorteil aus: Das Potential der Gate-Elektrode des n-Kanal-Transistors 1280c kann gehalten werden, wodurch, wie im Folgenden beschrieben wird, das Schreiben, Halten und Lesen von Daten durchgeführt werden kann.
  • <Schreiben und Halten von Daten>
  • Als Erstes werden das Schreiben und das Halten von Daten beschrieben. Das Potential der vierten Leitung wird auf ein Potential eingestellt, bei dem der Transistor 1282 eingeschaltet wird, so dass der Transistor 1282 eingeschaltet wird. Dementsprechend wird der Gate-Elektrode des n-Kanal-Transistors 1280c und dem Kondensator 1281 das Potential der zweiten Leitung zugeführt. Das heißt, dass der Gate-Elektrode des n-Kanal-Transistors 1280c eine bestimmte Ladung zugeführt wird (Schreiben). Danach wird das Potential der vierten Leitung auf ein Potential eingestellt, bei dem der Transistor 1282 ausgeschaltet wird, wodurch der Transistor 1282 ausgeschaltet wird. Dementsprechend wird eine Ladung, die an die Gate-Elektrode des n-Kanal-Transistors 1280c angelegt wird, gehalten (Halten).
  • Da der Sperrstrom des Transistors 1282 sehr klein ist, wird die Ladung der Gate-Elektrode des n-Kanal-Transistors 1280c für eine lange Zeit gehalten.
  • <Lesen von Daten>
  • Als Nächstes wird das Lesen von Daten beschrieben. Wenn das Potential der dritten Leitung ein Potential mit einem niedrigen Pegel ist, wird der p-Kanal-Transistor 1280a eingeschaltet und wird der n-Kanal-Transistor 1280b ausgeschaltet. Zu diesem Zeitpunkt wird das Potential der ersten Leitung an die sechste Leitung angelegt. Andererseits wird dann, wenn das Potential der dritten Leitung ein Potential mit einem hohen Pegel ist, der p-Kanal-Transistor 1280a ausgeschaltet und wird der n-Kanal-Transistor 1280b eingeschaltet. Zu diesem Zeitpunkt variiert das Potential der sechsten Leitung als Antwort auf die Menge an Ladungen, die in dem schwebenden Knoten (FN) gehalten wird. Somit können die gehaltenen Daten durch Messung des Potentials der sechsten Leitung gelesen werden (Lesen).
  • Der Transistor 1282, bei dem ein Kanalbildungsbereich unter Verwendung eines Oxidhalbleiters gebildet wird, weist einen sehr niedrigen Sperrstrom auf. Der Sperrstrom des Transistors 1282, bei dem ein Oxidhalbleiter zum Einsatz kommt, ist niedriger als oder gleich einem hunderttausendstel des Sperrstroms eines Transistors, der unter Verwendung eines Siliziumhalbleiters oder dergleichen ausgebildet wird; somit ist der Verlust von elektrischer Ladung, die in dem schwebenden Knoten (FN) akkumuliert wird, infolge einer Stromleckage des Transistors 1282 klein bis vernachlässigbar. Das heißt, dass der Transistor 1282, der unter Verwendung eines Oxidhalbleiters ausgebildet wird, den Erhalt einer nichtflüchtigen Speicherschaltung ermöglicht, die Daten selbst ohne Stromzufuhr halten kann.
  • Indem die Halbleitervorrichtung, die die vorstehend beschriebene Schaltungskonfiguration aufweist, auf eine Speichervorrichtung, wie z. B. ein Register oder ein Cache-Speicher, angewandt wird, können Daten in der Speichervorrichtung davor bewahrt werden, infolge des Einstellens der Zufuhr der Stromversorgungsspannung gelöscht zu werden. Des Weiteren kann die Speichervorrichtung kurz nach Wiederaufnahme des Zuführens der Stromversorgungspannung in den Zustand zurückkehren, in dem sie sich befand, bevor die Stromzufuhr gestoppt worden ist. Somit kann die Stromzufuhr selbst dann für eine kurze Zeit gestoppt werden, wenn sich die gesamte Speichervorrichtung oder eine oder mehrere Logikschaltungen, die in der Speicherschaltung enthalten ist/sind, in einem Standby-Modus befindet/befinden, was zu einem niedrigeren Stromverbrauch führt.
  • Die Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben werden, können in geeigneter Kombination mit beliebigen der Strukturen, Verfahren und dergleichen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • [Beispiel]
  • In diesem Beispiel wurden Transistoren hergestellt, die dem Transistor 170 entsprechen, der in 6A und 6B dargestellt wird, und ihre Id-Vg-Eigenschaften wurden ausgewertet.
  • Proben A1 bis A3, die nachstehend beschrieben werden, wurden ausgebildet und für die Evaluation in diesem Beispiel verwendet. Es sei angemerkt, dass die Proben A1 bis A3 jeweils eine Probe einer Ausführungsform der vorliegenden Erfindung sind. Ein Transistor der Probe A1 weist eine Kanallänge L von 6 μm und eine Kanalbreite W von 5 μm auf; ein Transistor der Probe A2 weist eine Kanallänge L von 6 μm und eine Kanalbreite W von 50 μm auf; und ein Transistor der Probe A3 weist eine Kanallänge L von 6 μm und eine Kanalbreite W von 200 μm auf. 10 Transistoren, die jeweils die entsprechende vorstehende Größe aufweisen, wurden als Proben A1 bis A3 ausgebildet.
  • Proben A1 bis A3, die in diesem Beispiel ausgebildet worden sind, werden nachfolgend beschrieben. Proben A1 bis A3 wurden durch den gleichen Prozess ausgebildet und unterscheiden sich voneinander nur in der Kanalbreite W des Transistors. Es sei angemerkt, dass die Bezugszeichen, die für den Transistor 170 in 6A und 6B verwendet werden, auch bei der folgenden Beschreibung verwendet werden.
  • <Herstellungsverfahren der Proben A1 bis A3>
  • Zuerst wurde der leitende Film 104 über dem Substrat 102 ausgebildet. Als Substrat 102 wurde ein Glassubstrat verwendet. Es sei angemerkt, dass die Größe und die Dicke des Glassubstrats 600 mm × 720 mm bzw. 0,7 mm waren. Als leitender Film 104 wurde ein 100 nm dicker Wolframfilm mit einer Sputtereinrichtung ausgebildet.
  • Als Nächstes wurden die isolierenden Filme 106 und 107 über dem Substrat 102 und dem leitenden Film 104 ausgebildet. Als isolierender Film 106 wurde ein 400 nm dicker Siliziumnitridfilm mit einer PECVD-Einrichtung ausgebildet. Als isolierender Film 107 wurde ein 50 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet.
  • Der isolierende Film 106 wurde wie folgt abgeschieden. Zuerst wurde ein 50 nm dicker Siliziumnitridfilm unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 350°C; es wurden ein Silangas mit einer Durchflussmenge von 200 sccm, ein Stickstoffgas mit einer Durchflussmenge von 2000 sccm und ein Ammoniakgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck wurde auf 100 Pa eingestellt; und eine HF-Leistung von 2000 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren. Dann wurde die Durchflussrate eines Ammoniakgases auf 2000 sccm verändert, um einen 300 nm dicken Siliziumnitridfilm abzuscheiden. Schließlich wurde die Durchflussrate eines Ammoniakgases auf 100 sccm verändert, um einen 50 nm dicken Siliziumnitridfilm abzuscheiden.
  • Der isolierende Film 107 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 350°C; es wurden ein Silangas mit einer Durchflussmenge von 20 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 3000 sccm in eine Kammer eingeleitet; der Druck betrug 40 Pa; und eine HF-Leistung von 100 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • Dann wurde der Oxidhalbleiterfilm 108 über dem isolierenden Film 107 ausgebildet. Der Oxidhalbleiterfilm 108 weist eine mehrschichtige Struktur aus dem ersten Oxidhalbleiterfilm 108a auf der Seite des leitenden Films 104 (der als Gate-Elektrode dient) und dem zweiten Oxidhalbleiterfilm 108b über dem ersten Oxidhalbleiterfilm 108a auf. Ein 10 nm dicker IGZO-Film und ein 15 nm dicker IGZO-Film wurden als erster Oxidhalbleiterfilm 108a bzw. als zweiter Oxidhalbleiterfilm 108b ausgebildet.
  • Es sei angemerkt, dass der erste Oxidhalbleiterfilm 108a unter den folgenden Bedingungen abgeschieden wurde: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 140 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 60 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1) angelegt.
  • Es sei angemerkt, dass der zweite Oxidhalbleiterfilm 108b unter den folgenden Bedingungen abgeschieden wurde: Die Substrattemperatur betrug 170°C; es wurden ein Argongas mit einer Durchflussmenge von 100 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 100 sccm in eine Kammer eingeleitet; der Druck betrug 0,6 Pa; und eine Wechselstromleistung von 2500 W wurde an ein Sputtertarget aus polykristallinem Metalloxid (mit einem Atomverhältnis von In:Ga:Zn = 1:1:1,2) angelegt.
  • Als Nächstes wurden die leitenden Filme 112a und 112b über dem isolierenden Film 107 und dem Oxidhalbleiterfilm 108 ausgebildet. Die leitenden Filme 112a und 112b wurden derart ausgebildet, dass ein 50 nm dicker Wolframfilm, ein 400 nm dicker Aluminiumfilm und ein 100 nm dicker Titanfilm sukzessiv in dieser Reihenfolge mit einer Sputtereinrichtung im Vakuum ausgebildet wurden.
  • Danach wurden der isolierende Film 114 und der isolierende Film 116 über dem isolierenden Film 107, dem Oxidhalbleiterfilm 108 und den leitenden Filmen 112a und 112b ausgebildet. Als isolierender Film 114 wurde ein 50 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet. Als isolierender Film 116 wurde ein 400 nm dicker Siliziumoxynitridfilm mit einer PECVD-Einrichtung ausgebildet. Es sei angemerkt, dass der isolierende Film 114 und der isolierende Film 116 sukzessiv im Vakuum mit einer PECVD-Einrichtung ausgebildet wurden.
  • Der isolierende Film 114 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 220°C; es wurden ein Silangas mit einer Durchflussmenge von 50 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 2000 sccm in eine Kammer eingeleitet; der Druck betrug 20 Pa; und eine HF-Leistung von 100 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren. Der isolierende Film 116 wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur betrug 220°C; es wurden ein Silangas mit einer Durchflussmenge von 160 sccm und ein Distickstoffmonoxidgas mit einer Durchflussmenge von 4000 sccm in eine Kammer eingeleitet; der Druck betrug 200 Pa; und eine HF-Leistung von 1500 W wurde zwischen parallelen Plattenelektroden zugeführt, die in einer PECVD-Einrichtung bereitgestellt waren.
  • Dann wurde eine erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung wurde 1 Stunde lang bei 350°C in einer Stickstoffgasatmosphäre durchgeführt.
  • Ein 5 nm dicker ITSO-Film wurde über dem isolierenden Film 116 unter Verwendung einer Sputtereinrichtung ausgebildet. Der ITSO-Film wurde unter den folgenden Bedingungen abgeschieden: Die Substrattemperatur war Raumtemperatur; es wurden ein Argongas mit einer Durchflussmenge von 72 sccm und ein Sauerstoffgas mit einer Durchflussmenge von 5 sccm in eine Kammereingeleitet; der Druck betrug 0,15 Pa; und eine Gleichstromleistung von 1000 W wurde einem Metalloxidtarget (In2O3:SnO2:SiO2 = 85:10:5 [Gew.-%]), das in der Sputtereinrichtung bereitgestellt war, zugeführt.
  • Als Nächstes wurde eine Sauerstoffzugabebehandlung an dem isolierenden Film 116 über den ITSO-Film durchgeführt. Die Sauerstoffzugabebehandlung wurde mit einer Veraschungseinrichtung unter den folgenden Bedingungen durchgeführt: Die Substrattemperatur betrug 40°C; es wurde ein Sauerstoffgas mit einer Durchflussmenge von 250 sccm in eine Kammer eingeleitet; der Druck betrug 15 Pa; und eine HF-Leistung von 4500 W wurde 120 Sekunden lang zwischen parallelen Plattenelektroden zugeführt, die in der Veraschungseinrichtung bereitgestellt sind, so dass eine Vorspannung an die Substratseite angelegt wurde.
  • Anschließend wurde der ITSO-Film entfernt, um den isolierenden Film 116 freizulegen. Der ITSO-Film wurde unter Verwendung einer Nassätzeinrichtung derart entfernt, dass 300 Sekunden lang ein Ätzen unter Verwendung einer Oxalsäurelösung mit einer Konzentration von 5% durchgeführt wurde und dann 15 Sekunden lang ein Ätzen unter Verwendung von Flusssäure mit einer Konzentration von 0,5% durchgeführt wurde.
  • Als Nächstes wurde der isolierende Film 118 über dem isolierenden Film 116 ausgebildet. Als isolierender Film 118 wurde ein 100 nm dicker Siliziumnitridfilm mit einer PECVD-Einrichtung ausgebildet. Es sei angemerkt, dass die Substrattemperatur in der PECVD-Einrichtung beim Abscheiden des isolierenden Films 118 350°C war.
  • Als Nächstes wurden die Öffnung 142c, die den leitenden Film 112b erreicht, und die Öffnungen 142a und 142b, die den leitenden Film 104 erreichen, ausgebildet. Die Öffnungen 142a, 142b und 142c wurden mit einer Trockenätzeinrichtung ausgebildet.
  • Als Nächstes wurde ein leitender Film über dem isolierenden Film 118 ausgebildet, um die Öffnungen 142a, 142b und 142c zu bedecken, und verarbeitet, um die leitenden Filme 120a und 120b auszubilden. Für die leitenden Filme 120a und 120b wurde ein 100 nm dicker ITSO-Film mit einer Sputtereinrichtung ausgebildet. Die Zusammensetzung eines Targets, das zum Ausbilden des ITSO-Films verwendet wurde, war die gleiche wie diejenige, die zum Ausbilden des vorstehend beschriebenen ITSO-Films verwendet worden ist.
  • Dann wurde eine zweite Wärmebehandlung durchgeführt. Die zweite Wärmebehandlung wurde 1 Stunde lang bei 250°C in einer Stickstoffgasatmosphäre durchgeführt.
  • Durch den vorstehenden Prozess wurden die Proben A1 bis A3 dieses Beispiels hergestellt. Es sei angemerkt, dass die höchste Temperatur in dem Prozess zum Herstellen der Proben A1 bis A3 350°C war.
  • <Id-Vg-Eigenschaften der Transistoren>
  • Als Nächstes wurden Id-Vg-Eigenschaften der Proben A1 bis A3, die auf die vorstehende Weise ausgebildet wurden, gemessen. 25A bis 25C zeigen die Id-Vg-Eigenschaften der Proben A1 bis A3. Es sei angemerkt, dass 25A die Id-Vg-Eigenschaften der Probe A1 zeigt, 25B die Id-Vg-Eigenschaften der Probe A2 zeigt und 25C die Id-Vg-Eigenschaften der Probe A3 zeigt. In 25A bis 25C stellt die erste vertikale Achse Id (A) dar, die zweite vertikale Achse μFE (cm2/Vs) dar und die horizontale Achse Vg (V) dar. Es sei angemerkt, dass die Eigenschaften der 10 Transistoren in 25A bis 25C einander jeweils überlagern.
  • Eine Spannung, die an den leitenden Film 104, der als erste Gate-Elektrode dient, angelegt wurde (im Folgenden wird die Spannung auch als Gate-Spannung (Vg) bezeichnet) und eine Spannung (Vbg), die an den leitenden Film 120b, der als zweite Gate-Elektrode dient, angelegt wurde, wurden bei der Messung der Id-Vg-Eigenschaften des Transistors 170 jeweils von –15 V bis +20 V in Stufen von 0,25 V verändert. Es sei angemerkt, dass nur im Falle der Transistoren der Probe A3 Vg und Vbg jeweils von –15 V bis +15 V in Stufen von 0,25 V verändert wurden. Eine Spannung, die an den leitenden Film 112a, der als Source-Elektrode dient, angelegt wurde (im Folgenden wird die Spannung auch als Source-Spannung (Vs) bezeichnet), war 0 V (gemeinsam), und eine Spannung, die an den leitenden Film 112b, der als Drain-Elektrode dient, angelegt wurde (im Folgenden wird die Spannung auch als Drain-Spannung (Vd) bezeichnet), war 0,1 V oder 20 V. Was die Feldeffektbeweglichkeit (μFE) betrifft, werden die Ergebnisse gezeigt, die bei Vd = 20 V erhalten wurden.
  • Die Ergebnisse in 25A bis 25C offenbaren, dass die FET-Eigenschaften kaum von der Kanalbreite W abhängen, selbst in dem Fall, in dem die höchste Temperatur in dem Prozess relativ niedrig, d. h. 350°C, ist, und die FETs erzielen stabile selbstsperrende Eigenschaften. Es sei angemerkt, dass in diesem Beispiel selbstsperrende Eigenschaften des Transistors bedeuten, dass ein Strom pro Mikrometer einer Kanalbreite, der zwischen einem Drain und einer Source bei Vg = 0 V fließt, 1 × 10–20 A oder weniger bei Raumtemperatur, 1 × 10–18 A oder weniger bei 85°C, oder 1 × 10–16 A oder weniger bei 125°C ist. Die Transistoren der Proben A1 bis A3 einer Ausführungsform der vorliegenden Erfindung wiesen eine hohe Feldeffektbeweglichkeit auf. Insbesondere wiesen die Transistoren der Proben A2 und A3 eine hohe Feldeffektbeweglichkeit von höher als 30 cm2/Vs auf.
  • Wie vorstehend beschrieben, weist der Oxidhalbleiterfilm in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung eine mehrschichtige Struktur auf, die es der Halbleitervorrichtung ermöglicht, selbst dann ausgezeichnete elektrische Eigenschaften (insbesondere eine hohe Zuverlässigkeit und eine hohe Feldeffektbeweglichkeit) aufzuweisen, wenn die Prozesstemperatur relativ niedrig ist (beispielsweise 350°C).
  • Die Strukturen, die bei dieser Ausführungsform beschrieben werden, können in angemessener Kombination mit einer beliebigen der Strukturen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • Erklärung der Bezugszeichen
    • 100: Transistor, 102: Substrat, 104: leitender Film, 106: isolierender Film, 107: isolierender Film, 108: Oxidhalbleiterfilm, 108a: Oxidhalbleiterfilm, 108b: Oxidhalbleiterfilm, 109: Oxidhalbleiterfilm, 109a: Oxidhalbleiterfilm, 109b: Oxidhalbleiterfilm, 112: leitender Film, 112a: leitender Film, 112b: leitender Film, 114: isolierender Film, 116: isolierender Film, 118: isolierender Film, 120: leitender Film, 120a: leitender Film, 120b: leitender Film, 131: Barrierefilm, 136a: Maske, 136b: Maske, 138: Ätzmittel, 139: Ätzmittel, 140: Sauerstoff, 140a: Sauerstoff, 141: Pfeil, 142: Ätzmittel, 142a: Öffnung, 142b: Öffnung, 142c: Öffnung, 170: Transistor, 501: Pixelschaltung, 502: Pixelabschnitt, 504: Treiberschaltungsabschnitt, 504a: Gate-Treiber, 504b: Source-Treiber, 506: Schutzschaltung, 507: Anschlussabschnitt, 550: Transistor, 552: Transistor, 554: Transistor, 560: Kondensator, 562: Kondensator, 570: Flüssigkristallelement, 572: Licht emittierendes Element, 700: Anzeigevorrichtung, 701: Substrat, 702: Pixelabschnitt, 704: Source-Treiberschaltungsabschnitt, 705: Substrat, 706: Gate-Treiberschaltungsabschnitt, 708: FPC-Anschlussabschnitt, 710: Signalleitung, 711: Leitungsabschnitt, 712: Dichtungsmittel, 716: FPC, 730: isolierender Film, 732: Dichtungsfilm, 734: isolierender Film, 736: Farbfilm, 738: lichtundurchlässiger Film, 750: Transistor, 752: Transistor, 760: Verbindungselektrode, 764: isolierender Film, 766: isolierender Film, 767: Oxidhalbleiterfilm, 768: isolierender Film, 770: isolierender Planarisierungsfilm, 772: leitender Film, 774: leitender Film, 775: Flüssigkristallelement, 776: Flüssigkristallschicht, 778: Strukturkörper, 780: anisotroper leitender Film, 782: Licht emittierendes Element, 784: leitender Film, 786: EL-Schicht, 788: leitender Film, 790: Kondensator, 1280a: p-Kanal-Transistor, 1280b: n-Kanal-Transistor, 1280c: n-Kanal-Transistor, 1281: Kondensator, 1282: Transistor, 5100: Pellet, 5100a: Pellet, 5100b: Pellet, 5101: Ion, 5102: Zinkoxidschicht, 5103: Teilchen, 5105a: Pellet, 5105a1: Bereich, 5105a2: Pellet, 5105b: Pellet, 5105c: Pellet, 5105d: Pellet, 5105d1: Bereich, 5105e: Pellet, 5120: Substrat, 5130: Target, 5161: Bereich, 8000: Anzeigemodul, 8001: obere Abdeckung, 8002: untere Abdeckung, 8003: FPC, 8004: Touchscreen, 8005: FPC, 8006: Anzeigefeld, 8007: Hintergrundbeleuchtung, 8008: Lichtquelle, 8009: Rahmen, 8010: gedruckte Leiterplatte, 8011: Batterie, 9000: Gehäuse, 9001: Anzeigeabschnitt, 9003: Lautsprecher, 9005: Bedienungstaste, 9006: Verbindungsanschluss, 9007: Sensor, 9008: Mikrophon, 9050: Bedienungsknopf, 9051: Information, 9052: Information, 9053: Information, 9054: Information, 9055: Gelenk, 9100: tragbares Informationsendgerät, 9101: tragbares Informationsendgerät, 9102: tragbares Informationsendgerät, 9200: tragbares Informationsendgerät, und 9201: tragbares Informationsendgerät.
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2015-019938 , eingereicht beim japanischen Patentamt am 4. Februar 2015, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht wird.

Claims (22)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: Ausbilden eines Oxidhalbleiterfilms bei einer ersten Temperatur; Verarbeiten des Oxidhalbleiterfilms zu einer Inselform; anschließendes Abscheiden eines Materials, das zu einer Source-Elektrode und einer Drain-Elektrode wird, durch ein Sputterverfahren über dem Oxidhalbleiterfilm, ohne einen Prozess bei einer Temperatur von höher als der ersten Temperatur durchzuführen; Verarbeiten des Materials, um die Source-Elektrode und die Drain-Elektrode auszubilden; anschließendes Ausbilden eines isolierenden Schutzfilms über dem Oxidhalbleiterfilm, der Source-Elektrode und der Drain-Elektrode, anschließendes Ausbilden eines ersten Barrierefilms über dem isolierenden Schutzfilm; Hinzufügen von überschüssigem Sauerstoff oder eines Sauerstoffradikals zu dem isolierenden Schutzfilm über den ersten Barrierefilm; Durchführen einer Wärmebehandlung bei einer zweiten Temperatur von niedriger als 400°C, um den überschüssigen Sauerstoff oder das Sauerstoffradikal in den Oxidhalbleiterfilm zu diffundieren; Entfernen des ersten Barrierefilms oder eines Teils des ersten Barrierefilms sowie eines Teils des isolierenden Schutzfilms durch Nassätzen; und anschließendes Ausbilden eines zweiten Barrierefilms über dem isolierenden Schutzfilm.
  2. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei der erste Barrierefilm ein Indiumzinnoxidfilm, ein Indiumzinnsiliziumoxidfilm oder ein Indiumoxidfilm ist.
  3. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei der zweite Barrierefilm ein Siliziumnitridoxidfilm oder ein Siliziumnitridfilm ist.
  4. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei der Oxidhalbleiterfilm eine mehrschichtige Struktur aus einem ersten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M:Zn = 4:α1(1,5 ≤ α1 ≤ 2,5):α2(2,5 ≤ α2 ≤ 3,5) und einem zweiten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M:Zn = 1:β1(0,8 ≤ β1 ≤ 1,2):β2(0,8 ≤ β2 ≤ 1,2) aufweist, und wobei M Aluminium, Gallium, Yttrium oder Zinn ist.
  5. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei der Oxidhalbleiterfilm einen CAAC-OS umfasst.
  6. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei die zweite Temperatur niedriger als 375°C ist.
  7. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei die zweite Temperatur höher als oder gleich 340°C und niedriger als oder gleich 360°C ist.
  8. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei der isolierende Schutzfilm eine mehrschichtige Struktur aufweist, die einen ersten isolierenden Schutzfilm und einen zweiten isolierenden Schutzfilm über dem ersten isolierenden Schutzfilm umfasst, und wobei ein Teil des zweiten isolierenden Schutzfilms durch Nassätzen entfernt wird.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: Ausbilden eines Oxidhalbleiterfilms bei einer ersten Temperatur; Verarbeiten des Oxidhalbleiterfilms zu einer Inselform; anschließendes Abscheiden eines Materials, das zu einer Source-Elektrode und einer Drain-Elektrode wird, durch ein Sputterverfahren, ohne einen Prozess bei einer Temperatur von höher als der ersten Temperatur durchzuführen; Verarbeiten des Materials, um die Source-Elektrode und die Drain-Elektrode auszubilden; anschließendes Ausbilden eines isolierenden Schutzfilms über dem Oxidhalbleiterfilm, der Source-Elektrode und der Drain-Elektrode, Ausbilden eines Metalloxidfilms als ersten Barrierefilm über dem isolierenden Schutzfilm durch ein Sputterverfahren, um überschüssigen Sauerstoff oder ein Sauerstoffradikal zu dem isolierenden Schutzfilm hinzuzufügen; und Durchführen einer Wärmebehandlung bei einer zweiten Temperatur von niedriger als 400°C, um den überschüssigen Sauerstoff oder das Sauerstoffradikal in den Oxidhalbleiterfilm zu diffundieren.
  10. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei der Metalloxidfilm ein Aluminiumoxidfilm, ein Hafniumoxidfilm oder ein Yttriumoxidfilm ist.
  11. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei der Oxidhalbleiterfilm eine mehrschichtige Struktur aus einem ersten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M:Zn = 4:α1(1,5 ≤ α1 ≤ 2,5):α2 (2,5 ≤ α2 ≤ 3,5) und einem zweiten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M:Zn = 1:β1(0,8 ≤ β1 ≤ 1,2):β2(0,8 ≤ β2 ≤ 1,2) aufweist, und wobei M Aluminium, Gallium, Yttrium oder Zinn ist.
  12. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei der Oxidhalbleiterfilm einen CAAC-OS umfasst.
  13. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei die zweite Temperatur niedriger als 375°C ist.
  14. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei die zweite Temperatur höher als oder gleich 340°C und niedriger als oder gleich 360°C ist.
  15. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei der isolierende Schutzfilm eine mehrschichtige Struktur aufweist, die einen ersten isolierenden Schutzfilm und einen zweiten isolierenden Schutzfilm über dem ersten isolierenden Schutzfilm umfasst, und wobei ein Teil des zweiten isolierenden Schutzfilms durch Nassätzen entfernt wird.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die Schritte: Ausbilden eines Oxidhalbleiterfilms bei einer ersten Temperatur; Verarbeiten des Oxidhalbleiterfilms zu einer Inselform; Abscheiden eines Materials, das zu einer Source-Elektrode und einer Drain-Elektrode wird, durch ein Sputterverfahren über dem Oxidhalbleiterfilm nach Verarbeiten des Oxidhalbleiterfilms; Verarbeiten des Materials, um die Source-Elektrode und die Drain-Elektrode auszubilden; Ausbilden eines ersten isolierenden Schutzfilms und eines zweiten isolierenden Schutzfilms über dem Oxidhalbleiterfilm, der Source-Elektrode und der Drain-Elektrode; Erwärmen des ersten isolierenden Schutzfilms und des zweiten isolierenden Schutzfilms bei einer zweiten Temperatur von höher als der ersten Temperatur; Ausbilden eines ersten Barrierefilms über dem zweiten isolierenden Schutzfilm nach dem Erwärmen des ersten isolierenden Schutzfilms und des zweiten isolierenden Schutzfilms; Hinzufügen von überschüssigem Sauerstoff oder eines Sauerstoffradikals zu dem zweiten isolierenden Schutzfilm über den ersten Barrierefilm; Entfernen eines Teils des ersten Barrierefilms und eines Teils des zweiten isolierenden Schutzfilms durch Nassätzen nach dem Hinzufügen des überschüssigen Sauerstoffs oder des Sauerstoffradikals; und Ausbilden eines zweiten Barrierefilms über dem zweiten isolierenden Schutzfilm bei einer dritten Temperatur von höher als der ersten Temperatur nach dem Entfernen des Teils des ersten Barrierefilms und des Teils des zweiten isolierenden Schutzfilms, wobei die zweite Temperatur und/oder die dritte Temperatur in einem Prozess der Schritte die höchsten/höchste sind/ist.
  17. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 16, wobei der Oxidhalbleiterfilm eine mehrschichtige Struktur aus einem ersten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M:Zn = 4:α1(1,5 ≤ α1 ≤ 2,5):α2(2,5 ≤ α2 ≤ 3,5) und einem zweiten Oxidhalbleiterfilm mit einem Atomverhältnis von In:M:Zn = 1:β1(0,8 ≤ β1 ≤ 1,2):β2(0,8 ≤ β2 ≤ 1,2) aufweist, und wobei M Aluminium, Gallium, Yttrium oder Zinn ist.
  18. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 16, wobei der Oxidhalbleiterfilm einen Kristallteil umfasst, und wobei der Kristallteil eine Ausrichtung bezüglich der c-Achse aufweist.
  19. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 16, wobei die erste Temperatur niedriger als 340°C ist.
  20. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 16, wobei die erste Temperatur höher als oder gleich 100°C und niedriger als oder gleich 200°C ist.
  21. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 16, wobei die zweite Temperatur niedriger als 375°C ist.
  22. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 16, wobei die zweite Temperatur höher als oder gleich 340°C und niedriger als oder gleich 360°C ist.
DE112016000607.1T 2015-02-04 2016-01-28 Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst Pending DE112016000607T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-019938 2015-02-04
JP2015019938 2015-02-04
PCT/IB2016/050417 WO2016125051A1 (en) 2015-02-04 2016-01-28 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
DE112016000607T5 true DE112016000607T5 (de) 2017-11-16

Family

ID=56554707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016000607.1T Pending DE112016000607T5 (de) 2015-02-04 2016-01-28 Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst

Country Status (7)

Country Link
US (2) US9831275B2 (de)
JP (4) JP6635812B2 (de)
KR (2) KR102669385B1 (de)
CN (2) CN112436021A (de)
DE (1) DE112016000607T5 (de)
TW (3) TWI693712B (de)
WO (1) WO2016125051A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
HUE058345T2 (hu) * 2013-05-17 2022-07-28 Hollister Inc Biológiailag lebomló szagzáró fólia
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
US10249644B2 (en) 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20180122833A1 (en) * 2016-10-31 2018-05-03 LG Display Co. , Ltd. Thin film transistor substrate having bi-layer oxide semiconductor
WO2018146569A1 (ja) * 2017-02-07 2018-08-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2019121696A (ja) * 2018-01-05 2019-07-22 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
WO2020049392A1 (ja) 2018-09-05 2020-03-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
US10833206B2 (en) 2018-12-11 2020-11-10 Micron Technology, Inc. Microelectronic devices including capacitor structures and methods of forming microelectronic devices
US11631447B2 (en) * 2019-07-25 2023-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Memory circuit and manufacturing method thereof
CN111679454B (zh) * 2020-06-19 2023-07-07 联合微电子中心有限责任公司 半导体器件的制备方法
US20230240078A1 (en) * 2022-01-24 2023-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3t memory with enhanced speed of operation and data retention

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1048667A (ja) * 1996-08-01 1998-02-20 Seiko Epson Corp 液晶パネル用基板およびその製造方法並びに投射型表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003172949A (ja) * 2001-12-06 2003-06-20 Toshiba Corp 表示装置用アレイ基板の製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (de) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Feldeffekttransistor mit amorphem oxid
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (de) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit Oxidhalbleiterschicht und zugehöriges Herstellungsverfahren
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI746064B (zh) * 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101791812B1 (ko) 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011108739A (ja) * 2009-11-13 2011-06-02 Dainippon Printing Co Ltd 薄膜トランジスタ基板、その製造方法及び画像表示装置
KR20120107107A (ko) 2009-12-04 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102822980B (zh) * 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
WO2012002974A1 (en) * 2010-07-02 2012-01-05 Hewlett-Packard Development Company, L.P. Thin film transistors
KR102220873B1 (ko) * 2010-07-02 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
EP2657974B1 (de) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Halbleitervorrichtung und anzeigevorrichtung
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP5873324B2 (ja) * 2011-12-20 2016-03-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI642193B (zh) 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP6239292B2 (ja) * 2012-07-20 2017-11-29 株式会社半導体エネルギー研究所 半導体装置
JPWO2014046025A1 (ja) * 2012-09-21 2016-08-18 シャープ株式会社 液晶ディスプレイ
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN112038410A (zh) 2014-07-15 2020-12-04 株式会社半导体能源研究所 半导体装置及其制造方法以及包括半导体装置的显示装置
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same

Also Published As

Publication number Publication date
TW202207322A (zh) 2022-02-16
TW202034524A (zh) 2020-09-16
JP7483956B2 (ja) 2024-05-15
TWI800057B (zh) 2023-04-21
JP7209774B2 (ja) 2023-01-20
JP6635812B2 (ja) 2020-01-29
JP2023052283A (ja) 2023-04-11
TW201639148A (zh) 2016-11-01
JP2016146478A (ja) 2016-08-12
US9831275B2 (en) 2017-11-28
JP2020061565A (ja) 2020-04-16
WO2016125051A1 (en) 2016-08-11
US10431600B2 (en) 2019-10-01
CN107210226A (zh) 2017-09-26
KR20240090743A (ko) 2024-06-21
JP2021168400A (ja) 2021-10-21
JP6905575B2 (ja) 2021-07-21
US20160225795A1 (en) 2016-08-04
TWI744891B (zh) 2021-11-01
CN107210226B (zh) 2020-12-22
KR20170109237A (ko) 2017-09-28
TWI693712B (zh) 2020-05-11
US20180083048A1 (en) 2018-03-22
CN112436021A (zh) 2021-03-02
KR102669385B1 (ko) 2024-05-28

Similar Documents

Publication Publication Date Title
DE112016000607T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
JP6870133B2 (ja) 半導体装置
DE112015003266T5 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und Anzeigevorrichtung mit der Halbleitervorrichtung
TWI778888B (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
DE112014007325B3 (de) Anzeigevorrichtung und deren Herstellungsverfahren
DE112017000905T5 (de) Halbleitervorrichtung, Herstellungsverfahren dafür, Anzeigevorrichtung und elektronisches Gerät
DE112015001024T5 (de) Eine Halbleitervorrichtung, eine Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, ein Anzeigemodul, das die Anzeigevorrichtung umfasst und ein elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung oder das Anzeigemodul umfasst
DE112014005486T5 (de) Anzeigevorrichtung
DE112016005330T5 (de) Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet
DE112018000893T5 (de) Anzeigevorrichtung
DE112016001033T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
DE112017000551T5 (de) Halbleitervorrichtung und anzeigevorrichtung, die die halbleitervorrichtung beinhaltet
DE112015000676T5 (de) Halbleitervorrichtung
JP2020178127A (ja) 半導体装置
DE102015201707A1 (de) Halbleitervorrichtung, Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, Anzeigemodul, das die Anzeigevorrichtung umfasst, und elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung und das Anzeigemodul umfasst
DE112014001008T5 (de) Halbleitervorrichtung, Treiberschaltung und Anzeigevorrichtung
DE112017002579T5 (de) Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
DE112014004839T5 (de) Anzeigevorrichtung
TW201622146A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication