JP6870133B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6870133B2
JP6870133B2 JP2020050341A JP2020050341A JP6870133B2 JP 6870133 B2 JP6870133 B2 JP 6870133B2 JP 2020050341 A JP2020050341 A JP 2020050341A JP 2020050341 A JP2020050341 A JP 2020050341A JP 6870133 B2 JP6870133 B2 JP 6870133B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
conductive film
semiconductor film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020050341A
Other languages
English (en)
Other versions
JP2020109866A (ja
JP2020109866A5 (ja
Inventor
山崎　舜平
舜平 山崎
純一 肥塚
純一 肥塚
正美 神長
正美 神長
行徳 島
行徳 島
貴士 羽持
貴士 羽持
安孝 中澤
安孝 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020109866A publication Critical patent/JP2020109866A/ja
Publication of JP2020109866A5 publication Critical patent/JP2020109866A5/ja
Application granted granted Critical
Publication of JP6870133B2 publication Critical patent/JP6870133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Description

本発明の一態様は、酸化物半導体膜を用いた半導体装置及び該半導体装置を用いた表示
装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に
関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジ
スタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路
（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラ
ンジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られて
いるが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用い
てトランジスタを作製する技術が特許文献１で開示されている。
特開２００６−１６５５２９号公報
酸化物半導体膜を用いたトランジスタとしては、例えば、逆スタガ型（ボトムゲート構
造ともいう）またはプレナー型（トップゲート構造ともいう）等が挙げられる。酸化物半
導体膜を用いたトランジスタを表示装置に適用する場合、プレナー型のトランジスタより
も逆スタガ型のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられ
るため、利用される場合が多い。しかしながら、表示装置の画面の大型化、または表示装
置の画質の高精細化（例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画
素数＝２０４８画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素
数＝４３２０画素）に代表される高精細な表示装置）が進むと、逆スタガ型のトランジス
タでは、ゲート電極とソース電極及びドレイン電極との間の寄生容量があるため、該寄生
容量によって信号遅延等が大きくなり、表示装置の画質が劣化するという問題があった。
また、逆スタガ型のトランジスタの場合、プレナー型のトランジスタと比較して、トラン
ジスタの占有面積が大きくなるといった問題がある。そこで、酸化物半導体膜を用いたプ
レナー型のトランジスタについて、安定した半導体特性及び高い信頼性を有する構造で、
且つ簡単な作製工程で形成されるトランジスタの開発が望まれている。
上記問題に鑑み、本発明の一態様は、酸化物半導体を用いた新規な半導体装置を提供す
る。とくに、酸化物半導体を用いたプレナー型の半導体装置を提供する。または酸化物半
導体を用いたオン電流が大きい半導体装置を提供する、または酸化物半導体を用いたオフ
電流が小さい半導体装置を提供する、または酸化物半導体を用いた占有面積の小さい半導
体装置を提供する、または酸化物半導体を用いた安定な電気特性をもつ半導体装置を提供
する、または酸化物半導体を用いた信頼性の高い半導体装置を提供する、または新規な半
導体装置を提供する、または新規な表示装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、駆動回路部に設けられた第１のトランジスタと、画素部に設けられ
た第２のトランジスタとを有する半導体装置であって、第１のトランジスタと第２のトラ
ンジスタは構造が異なる。また、第１のトランジスタ及び第２のトランジスタは、トップ
ゲート構造のトランジスタであって、ゲート電極とソース電極及びドレイン電極として機
能する導電膜が重ならない。また、酸化物半導体膜において、ゲート電極と、ソース電極
及びドレイン電極と重ならない領域に不純物元素を有する。
不純物元素として、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リ
ン、塩素、または希ガス元素がある。
酸化物半導体膜は、少なくとも一の不純物元素を有することで、導電性が高まる。この
ため、酸化物半導体膜において、該不純物元素を有する領域を、ゲート電極と、ソース電
極及びドレイン電極と重ならない領域に有することで、トランジスタの寄生抵抗を低減す
ることが可能であり、オン電流の高いトランジスタとなる。
なお、駆動回路部に設けられた第１のトランジスタは、酸化物半導体膜を介して重なる
２つのゲート電極を有してもよい。
また、駆動回路部に設けられた第１のトランジスタは、第１の膜及び第２の膜が積層さ
れた酸化物半導体膜を有し、画素部に設けられた第２のトランジスタは、第１の膜と金属
元素の原子数比が異なる酸化物半導体膜を有してもよい。さらに、第２のトランジスタに
含まれる酸化物半導体膜は、第１のトランジスタの酸化物半導体膜に含まれる第２の膜と
金属元素の原子数比が同じであってもよい。
本発明の一態様により、酸化物半導体を用いた新規な半導体装置を提供することができ
る。とくに、酸化物半導体を用いたプレナー型の半導体装置を提供することができる。ま
たは、酸化物半導体を用いたオン電流が大きい半導体装置を提供することができる。また
は、酸化物半導体を用いたオフ電流が小さい半導体装置を提供することができる。または
、酸化物半導体を用いた占有面積の小さい半導体装置を提供することができる。または、
酸化物半導体を用いた安定な電気特性をもつ半導体装置を提供することができる。または
、酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。または、新規
な半導体装置を提供することができる。または、新規な表示装置を提供することができる
。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の一態様を示す断面図。 バンド構造の一態様を示す図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する
。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱するこ
となく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される
。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない
。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の
混同を避けるために付すものであり、数的に限定するものではないことを付記する。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁膜上のゲート電
極」の表現であれば、ゲート絶縁膜とゲート電極との間に他の構成要素を含むものを除外
しない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いること
ができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図１１
を用いて説明する。
＜半導体装置の構成１＞
図１及び図６に、半導体装置に含まれるトランジスタの一例として、トップゲート構造
のトランジスタを示す。ここでは、半導体装置の一例として表示装置を用いて説明する。
また、表示装置の駆動回路及び画素部それぞれに設けられるトランジスタの構造を説明す
る。
図６に駆動回路部に設けられるトランジスタ１５４及び画素部に設けられるトランジス
タ１５０の上面図を示し、図１にトランジスタ１５４及びトランジスタ１５０の断面図を
示す。図６（Ａ）はトランジスタ１５４の上面図であり、図６（Ｂ）はトランジスタ１５
０の上面図である。図１（Ａ）は、図６（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図、及び図
６（Ｂ）の一点鎖線Ｘ３−Ｘ４間の断面図である。図１（Ｂ）は、図６（Ａ）の一点鎖線
Ｙ１−Ｙ２間の断面図、及び図６（Ｂ）の一点鎖線Ｙ３−Ｙ４間の断面図である。なお、
図６では、明瞭化のため、基板１０２、絶縁膜１０４、絶縁膜１０８、絶縁膜１１６、絶
縁膜１１８などを省略している。また、図１（Ａ）は、トランジスタ１５０及びトランジ
スタ１５４のチャネル長方向の断面図である。また、図１（Ｂ）は、トランジスタ１５０
及びトランジスタ１５４のチャネル幅方向の断面図である。
なお、トランジスタの上面図においては、以降の図面においてもトランジスタ１５０及
びトランジスタ１５４と同様に、構成要素の一部を省略して図示する場合がある。また、
一点鎖線Ｘ１−Ｘ２方向及び一点鎖線Ｘ３−Ｘ４方向をチャネル長方向、一点鎖線Ｙ１−
Ｙ２方向及び一点鎖線Ｙ３−Ｙ４方向をチャネル幅方向と呼称する場合がある。
図１に示すトランジスタ１５０は、基板１０２上に形成された絶縁膜１０４上の酸化物
半導体膜１０６と、酸化物半導体膜１０６に接する絶縁膜１０８と、絶縁膜１０８の開口
部１４０ａの一部において酸化物半導体膜１０６と接する導電膜１１０と、絶縁膜１０８
の開口部１４０ｂの一部において酸化物半導体膜１０６と接する導電膜１１２と、絶縁膜
１０８を介して酸化物半導体膜１０６と重なる導電膜１１４とを有する。なお、トランジ
スタ１５０上に絶縁膜１１６及び絶縁膜１１８が設けられてもよい。
トランジスタ１５４は、基板１０２上に形成された導電膜２０１と、導電膜２０１上の
絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜２０６と、酸化物半導体膜２０６に接
する絶縁膜１０８と、絶縁膜１０８の開口部２２０ａの一部において酸化物半導体膜２０
６と接する導電膜２１０と、絶縁膜１０８の開口部２２０ｂの一部において酸化物半導体
膜２０６と接する導電膜２１２と、絶縁膜１０８を介して酸化物半導体膜２０６と重なる
導電膜２１４とを有する。
トランジスタ１５４は、絶縁膜１０４を介して酸化物半導体膜２０６と重なる導電膜２
０１を有することを特徴とする。すなわち、導電膜２０１は、ゲート電極として機能する
。また、トランジスタ１５４は、デュアルゲート構造のトランジスタである。
導電膜２１４及び導電膜２０１が接続されず、それぞれ異なる電位が印加されることで
、トランジスタ１５４のしきい値電圧を制御することができる。又は、図１（Ｂ）に示す
ように、導電膜２１４及び導電膜２０１が接続され、同じ電位が印加されることで、初期
特性バラつきの低減、−ＧＢＴ（−Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）スト
レス試験の劣化の抑制、及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変
動の抑制が可能である。また、酸化物半導体膜２０６においてキャリアの流れる領域が膜
厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジ
スタ１５４のオン電流が大きくなる共に、電界効果移動度が高くなる。トランジスタのチ
ャネル長を２．５μｍ未満、又は１．４５μｍ以上２．２μｍ以下とすることで、オン電
流がさらに増大するとともに、電界効果移動度を高めることができる。
なお、導電膜２０１は、導電膜２１０や導電膜２１２と重ならない構造でもよい。その
場合の例を、図５４（Ａ）に示す。または、導電膜２０１は、導電膜２１０や導電膜２１
２と重なると共に、酸化物半導体膜１０６の全域と重なってもよい。その場合の例を図５
４（Ｂ）に示す。
本実施の形態に示す表示装置において、駆動回路部と画素部において、トランジスタの
構造が異なる。駆動回路部に含まれるトランジスタは、デュアルゲート構造である。即ち
、画素部と比較して、電界効果移動度の高いトランジスタを駆動回路部に有する。
また、表示装置において、駆動回路部と画素部に含まれるトランジスタのチャネル長が
異なってもよい。
代表的には、駆動回路部に含まれるトランジスタ１５４のチャネル長を２．５μｍ未満
、又は１．４５μｍ以上２．２μｍ以下とすることができる。一方、画素部に含まれるト
ランジスタ１５０のチャネル長を２．５μｍ以上、又は２．５μｍ以上２０μｍ以下とす
ることができる。
駆動回路部に含まれるトランジスタ１５４のチャネル長を、２．５μｍ未満、好ましく
は１．４５μｍ以上２．２μｍ以下とすることで、画素部に含まれるトランジスタ１５０
と比較して、電界効果移動度を高めることが可能であり、オン電流増大させることができ
る。この結果、高速動作が可能な駆動回路部を作製することができる。
トランジスタの電界効果移動度が高いことで、駆動回路部の一例である信号線駆動回路
に、デマルチプレクサ回路を形成することが可能である。デマルチプレクサ回路は、一つ
の入力信号を複数の出力のいずれかへ分配する回路であるため、入力信号用の入力端子数
を削減することが可能である。例えば、一画素が、赤色用サブ画素、緑色用サブ画素、及
び青色用サブ画素を有し、且つ各画素にデマルチプレクサ回路を設けることで、各サブ画
素に入力する入力信号をデマルチプレクサ回路で分配することが可能であるため、入力端
子を１／３に削減することが可能である。
また、画素部に設けられるトランジスタは、ゲート電極と、ソース電極及びドレイン電
極とが重ならないため、寄生容量が少ない。さらに、ゲート電極と、ソース電極及びドレ
イン電極と重ならない領域において、酸化物半導体膜は、不純物元素を有する領域を有す
るため、寄生抵抗が小さい。これらのため、オン電流の大きいトランジスタが画素部に設
けられる。この結果、大型の表示装置や、高精細な表示装置において、信号遅延を低減し
、表示むらを抑えることが可能である。
酸化物半導体膜１０６において、導電膜１１０、導電膜１１２及び導電膜１１４と重な
らない領域には、酸素欠損を形成する元素を有する。また、酸化物半導体膜２０６におい
て、導電膜２１０、導電膜２１２及び導電膜２１４と重ならない領域には、酸素欠損を形
成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不
純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコ
ン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン
、アルゴン、クリプトン及びキセノンがある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の
結合が切断され、酸素欠損が形成される。又は、不純物元素が酸化物半導体膜に添加され
ると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素
から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキ
ャリア密度が増加し、導電性が高くなる。
ここで、酸化物半導体膜１０６近傍の拡大図を図２に示す。なお、代表例として、トラ
ンジスタ１５０に含まれる酸化物半導体膜１０６近傍の拡大図を用いて説明する。図２に
示すように、酸化物半導体膜１０６は、導電膜１１０及び導電膜１１２と接する領域１０
６ａと、絶縁膜１１６と接する領域１０６ｂと、絶縁膜１０８と重なる領域１０６ｃ及び
領域１０６ｄとを有する。
領域１０６ａは、ソース領域及びドレイン領域として機能する。導電膜１１０及び導電
膜１１２がタングステン、チタン、アルミニウム、銅、モリブデン、クロム、又はタンタ
ル単体若しくは合金等の酸素と結合しやすい導電材料を用いて形成される場合、酸化物半
導体膜に含まれる酸素と導電膜１１０及び導電膜１１２に含まれる導電材料とが結合し、
酸化物半導体膜において、酸素欠損が形成される。また、酸化物半導体膜に導電膜１１０
及び導電膜１１２を形成する導電材料の構成元素の一部が混入する場合もある。これらの
結果、導電膜１１０及び導電膜１１２と接する領域１０６ａは、導電性が高まり、ソース
領域及びドレイン領域として機能する。
領域１０６ｂ及び領域１０６ｃは、低抵抗領域として機能する。領域１０６ｂ及び領域
１０６ｃには不純物元素が含まれる。なお、領域１０６ｂの方が領域１０６ｃより不純物
元素濃度が高い。また、導電膜１１４の側面がテーパ形状を有する場合、領域１０６ｃの
一部が、導電膜１１４と重なってもよい。
不純物元素が希ガス元素であって、酸化物半導体膜１０６がスパッタリング法で形成さ
れる場合、領域１０６ａ乃至領域１０６ｄはそれぞれ希ガス元素を含み、且つ領域１０６
ａ及び領域１０６ｄと比較して、領域１０６ｂ及び領域１０６ｃの方が希ガス元素の濃度
が高い。これは、酸化物半導体膜１０６がスパッタリング法で形成される場合、スパッタ
リングガスとして希ガスを用いるため、酸化物半導体膜１０６に希ガスが含まれること、
並びに領域１０６ｂ及び領域１０６ｃにおいて、酸素欠損を形成するために、意図的に希
ガスが添加されることが原因である。なお、領域１０６ｂ及び領域１０６ｃにおいて、領
域１０６ａ及び領域１０６ｄと異なる希ガス元素が添加されていてもよい。
不純物元素が、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は、
塩素の場合、領域１０６ｂ及び領域１０６ｃにのみ不純物元素を有する。このため、領域
１０６ａ及び領域１０６ｄと比較して、領域１０６ｂ及び領域１０６ｃの方が不純物元素
の濃度が高い。なお、領域１０６ｂ及び領域１０６ｃにおいて、二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏ
ｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／
ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３
以下とすることができる。
不純物元素が、水素の場合、領域１０６ａ及び領域１０６ｄと比較して、領域１０６ｂ
及び領域１０６ｃの方が不純物元素の濃度が高い。なお、領域１０６ｂ及び領域１０６ｃ
において、二次イオン質量分析法により得られる水素の濃度は、８×１０１９ａｔｏｍｓ
／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ
／ｃｍ３以上とすることができる。
領域１０６ｂ及び領域１０６ｃは不純物元素を有するため、酸素欠損が増加し、キャリ
ア密度が増加する。この結果、領域１０６ｂ及び領域１０６ｃは、導電性が高くなり、低
抵抗領域として機能する。
なお、不純物元素が、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、
リン、又は塩素の一以上と、希ガスの一以上の場合であってもよい。この場合、領域１０
６ｂ及び領域１０６ｃにおいて、希ガスにより形成された酸素欠損と、且つ該領域に添加
された水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素の
一以上との相互作用により、領域１０６ｂ及び領域１０６ｃは、導電性がさらに高まる場
合がある。
領域１０６ｄは、チャネルとして機能する。
絶縁膜１０８において、酸化物半導体膜１０６及び導電膜１１４と重なる領域、並びに
酸化物半導体膜２０６及び導電膜２１４と重なる領域はゲート絶縁膜として機能する。ま
た、絶縁膜１０８において、酸化物半導体膜１０６と導電膜１１０及び導電膜１１２とが
重なる領域、並びに酸化物半導体膜２０６と導電膜２１０及び導電膜２１２とが重なる領
域は層間絶縁膜として機能する。
導電膜１１０及び導電膜１１２並びに導電膜２１０及び導電膜２１２は、ソース電極及
びドレイン電極として機能する。また、導電膜１１４及び導電膜２１４は、ゲート電極と
して機能する。
本実施の形態に示すトランジスタ１５０及びトランジスタ１５４は、チャネルとして機
能する領域と、ソース領域及びドレイン領域として機能する領域との間に、低抵抗領域と
して機能する領域を有する。チャネルとソース領域及びドレイン領域との間の抵抗を低減
することが可能であり、トランジスタ１５０及びトランジスタ１５４は、オン電流が大き
く、電界効果移動度が高い。
また、トランジスタ１５０及びトランジスタ１５４の作製工程において、ゲート電極と
して機能する導電膜１１４及び導電膜２１４と、ソース電極及びドレイン電極として機能
する導電膜１１０及び導電膜１１２並びに導電膜２１０及び導電膜２１２とが同時に形成
される。このため、トランジスタ１５０において、導電膜１１４と、導電膜１１０及び導
電膜１１２とが重ならず、導電膜１１４と、導電膜１１０及び導電膜１１２との間の寄生
容量を低減することが可能である。また、トランジスタ１５４において、導電膜２１４と
、導電膜２１０及び導電膜２１２とが重ならず、導電膜２１４と、導電膜２１０及び導電
膜２１２との間の寄生容量を低減することが可能である。この結果、基板１０２として大
面積基板を用いた場合、導電膜１１０、導電膜１１２及び導電膜１１４、並びに導電膜２
１０、導電膜２１２及び導電膜２１４における信号遅延を低減することが可能である。
また、トランジスタ１５０において、導電膜１１０、導電膜１１２及び導電膜１１４を
マスクとして、不純物元素が酸化物半導体膜１０６に添加される。また、トランジスタ１
５４において、導電膜２１０、導電膜２１２及び導電膜２１４をマスクとして、不純物元
素が酸化物半導体膜２０６に添加される。すなわち、セルフアラインで低抵抗領域を形成
することができる。
以下に、図１に示す構成の詳細について説明する。
基板１０２としては、様々な基板を用いることができ、特定のものに限定されることは
ない。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ
基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、
ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを
有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィル
ムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケ
イ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基
材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフ
タレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（
ＰＥＳ）に代表されるプラスチックがある。又は、一例としては、アクリル等の合成樹脂
などがある。又は、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、
又はポリ塩化ビニルなどがある。又は、一例としては、ポリアミド、ポリイミド、アラミ
ド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板
、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又
は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造す
ることができる。このようなトランジスタによって回路を構成すると、回路の低消費電力
化、又は回路の高集積化を図ることができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形
成してもよい。又は、基板１０２とトランジスタの間に剥離層を設けてもよい。剥離層は
、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基
板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓
性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリ
コン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された
構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成すること
が可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィ
ルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン
、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、
再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を
用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形
成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
絶縁膜１０４は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することがで
きる。なお、酸化物半導体膜１０６及び酸化物半導体膜２０６との界面特性を向上させる
ため、絶縁膜１０４において少なくとも酸化物半導体膜１０６及び酸化物半導体膜２０６
と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱
により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含ま
れる酸素を、酸化物半導体膜１０６及び酸化物半導体膜２０６に移動させることが可能で
ある。
絶縁膜１０４の厚さは、５０ｎｍ以上、又は１００ｎｍ以上３０００ｎｍ以下、又は２
００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶
縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体
膜１０６及び酸化物半導体膜２０６との界面における界面準位、並びに酸化物半導体膜１
０６及び酸化物半導体膜２０６に含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン
膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜又はＧａ
−Ｚｎ酸化物膜などを用いればよく、単層又は積層で設けることができる。
酸化物半導体膜１０６及び酸化物半導体膜２０６は、代表的には、Ｉｎ−Ｇａ酸化物膜
、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、
Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物膜で形成される。なお、酸化物半導
体膜１０６及び酸化物半導体膜２０６は、透光性を有する。
なお、酸化物半導体膜１０６及び酸化物半導体膜２０６がＩｎ−Ｍ−Ｚｎ酸化物の場合
、ＩｎとＭの原子数比率は、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２
５ａｔｏｍｉｃ％より多く、Ｍが７５ａｔｏｍｉｃ％未満、又はＩｎが３４ａｔｏｍｉｃ
％より多く、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１０６及び酸化物半導体膜２０６は、エネルギーギャップが２ｅＶ以上
、２．５ｅＶ以上、又は３ｅＶ以上である。
酸化物半導体膜１０６及び酸化物半導体膜２０６の厚さは、３ｎｍ以上２００ｎｍ以下
、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とすることができる。
酸化物半導体膜１０６及び酸化物半導体膜２０６がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｍ
ｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、Ｉｎ−Ｍ−Ｚ
ｎ酸化物膜を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、
Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金
属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．
２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚ
ｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半
導体膜１０６及び酸化物半導体膜２０６の原子数比はそれぞれ、誤差として上記のスパッ
タリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む
。
また、酸化物半導体膜１０６及び酸化物半導体膜２０６において、第１４族元素の一つ
であるシリコンや炭素が含まれると、酸化物半導体膜１０６及び酸化物半導体膜２０６に
おいて、酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１０６及び酸
化物半導体膜２０６であって、特に領域１０６ｄにおいて、シリコンや炭素の濃度（二次
イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、又は
２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、トランジスタは、
しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１０６及び酸化物半導体膜２０６であって、特に領域１０６ｄに
おいて、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度
を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は２×１０１６ａｔｏｍｓ／ｃｍ３以下と
することができる。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキ
ャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。こ
のため、領域１０６ｄのアルカリ金属又はアルカリ土類金属の濃度を低減することが好ま
しい。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオ
フ特性ともいう。）を有する。
また、酸化物半導体膜１０６及び酸化物半導体膜２０６であって、特に領域１０６ｄに
窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化とな
る場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノ
ーマリーオン特性となりやすい。従って、当該酸化物半導体膜であって、特に領域１０６
ｄにおいて、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量
分析法により得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることがで
きる。
酸化物半導体膜１０６及び酸化物半導体膜２０６であって、特に領域１０６ｄにおいて
、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる
。このため、酸化物半導体膜１０６及び酸化物半導体膜２０６であって、特に領域１０６
ｄにおいては、キャリア密度を１×１０１７個／ｃｍ３以下、又は１×１０１５個／ｃｍ
３以下、又は１×１０１３個／ｃｍ３以下、又は１×１０１１個／ｃｍ３以下とすること
ができる。
酸化物半導体膜１０６及び酸化物半導体膜２０６として、不純物濃度が低く、欠陥準位
密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタ
を作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損
の少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高
純度真性である酸化物半導体を用いたトランジスタは、キャリア発生源が少ないため、キ
ャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル
領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオ
フ特性ともいう。）になりやすい。また、高純度真性又は実質的に高純度真性である酸化
物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また
、高純度真性又は実質的に高純度真性である酸化物半導体膜を用いたトランジスタは、オ
フ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから
１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すな
わち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜
にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いト
ランジスタとなる場合がある。
また、酸化物半導体膜１０６及び酸化物半導体膜２０６は、例えば非単結晶構造でもよ
い。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、
後述する微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も
欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体膜１０６及び酸化物半導体膜２０６が、非晶質構造の領域、微結晶
構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を
有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域
、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領
域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶
構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二
種以上が積層された構造の場合がある。
なお、酸化物半導体膜１０６及び酸化物半導体膜２０６において、領域１０６ｂと、領
域１０６ｄとの結晶性が異なる場合がある。また、酸化物半導体膜１０６及び酸化物半導
体膜２０６において、領域１０６ｃと、領域１０６ｄとの結晶性が異なる場合がある。こ
れは、領域１０６ｂ又は領域１０６ｃに不純物元素が添加された際に、領域１０６ｂ又は
領域１０６ｃにダメージが入ってしまい、結晶性が低下するためである。
絶縁膜１０８は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することがで
きる。なお、酸化物半導体膜１０６及び酸化物半導体膜２０６との界面特性を向上させる
ため、絶縁膜１０８において少なくとも酸化物半導体膜１０６及び酸化物半導体膜２０６
と接する領域は酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１０８として、例
えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化
アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜又はＧａ−Ｚｎ酸化物膜などを用い
ればよく、単層又は積層で設けることができる。
また、絶縁膜１０８として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設
けることで、酸化物半導体膜１０６及び酸化物半導体膜２０６からの酸素の外部への拡散
と、外部から酸化物半導体膜１０６及び酸化物半導体膜２０６への水素、水等の侵入を防
ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化ア
ルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イ
ットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等が
ある。
また、絶縁膜１０８として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材
料を用いることでトランジスタのゲートリークを低減できる。
また、絶縁膜１０８として、加熱により酸素を放出する酸化物絶縁膜を用いることで、
加熱処理により絶縁膜１０８に含まれる酸素を、酸化物半導体膜１０６及び酸化物半導体
膜２０６に移動させることが可能である。
また、絶縁膜１０８として、欠陥の少ない酸化窒化シリコン膜を用いることができる。
欠陥の少ない酸化窒化シリコン膜は、加熱処理後において、１００Ｋ以下のＥＳＲで測定
して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル
、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１
．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナル
のスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、Ｘバンド
のＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第
１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．
９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が、１×１０１８
ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１
０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以
下、又は１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸
化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグ
ナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以
上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化窒化シ
リコン膜に含まれる窒素酸化物の含有量が少ないといえる。
また、欠陥の少ない酸化窒化シリコン膜は、二次イオン質量分析法で測定される窒素濃
度が、６×１０２０ａｔｏｍｓ／ｃｍ３以下である。絶縁膜１０８として欠陥の少ない酸
化窒化シリコン膜を用いることで、窒素酸化物が生成されにくくなり、酸化物半導体膜１
０６及び酸化物半導体膜２０６及び絶縁膜１０８の界面におけるキャリアのトラップを低
減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧の変
動を低減することが可能であり、トランジスタの電気特性の変動を低減することができる
。
絶縁膜１０８の厚さは、５ｎｍ以上４００ｎｍ以下、又は５ｎｍ以上３００ｎｍ以下、
又は１０ｎｍ以上２５０ｎｍ以下とすることができる。
導電膜１１０、導電膜１１２及び導電膜１１４、並びに導電膜２１０、導電膜２１２及
び導電膜２１４は同時に形成されるため、同じ材料（例えば金属元素）及び同じ積層構造
を有する。導電膜１１０、導電膜１１２及び導電膜１１４、並びに導電膜２１０、導電膜
２１２及び導電膜２１４は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン
、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、又は上述した金属元素
を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することがで
きる。また、マンガン、ジルコニウムのいずれか一又は複数から選択された金属元素を用
いてもよい。また、導電膜１１０、導電膜１１２及び導電膜１１４、並びに導電膜２１０
、導電膜２１２及び導電膜２１４は、単層構造でも、二層以上の積層構造としてもよい。
例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、ア
ルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二
層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜又は窒化
タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を
積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその
上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上
にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タ
ンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素
の一又は複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１１０、導電膜１１２及び導電膜１１４、並びに導電膜２１０、導電膜２
１２及び導電膜２１４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むイ
ンジウム錫酸化物等の透光性を有する導電性材料を適用して形成することもできる。また
、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
導電膜１１０、導電膜１１２及び導電膜１１４、並びに導電膜２１０、導電膜２１２及
び導電膜２１４の厚さは、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ
以下とすることができる。
絶縁膜１１６は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することがで
きる。なお、酸化物半導体膜１０６及び酸化物半導体膜２０６との界面特性を向上させる
ため、絶縁膜１１６において少なくとも酸化物半導体膜１０６及び酸化物半導体膜２０６
と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１１６として加熱
により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１１６に含ま
れる酸素を、酸化物半導体膜１０６及び酸化物半導体膜２０６に移動させることが可能で
ある。
絶縁膜１１６として、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン
膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜又はＧａ
−Ｚｎ酸化物膜などを用いればよく、単層又は積層で設けることができる。
絶縁膜１１８は、外部からの水素、水等のバリア膜として機能する膜であることが好ま
しい。絶縁膜１１８として、例えば窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニ
ウム膜などを用いればよく、単層又は積層で設けることができる。
絶縁膜１１６及び絶縁膜１１８の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、又は
１００ｎｍ以上４００ｎｍ以下とすることができる。
＜半導体装置の構成２＞
次に、半導体装置の別の構成について、図３を用いて説明する。ここでは、画素部に設
けられたトランジスタ１５０の変形例としてトランジスタ１５１を用いて説明するが、駆
動回路部のトランジスタ１５４にトランジスタ１５１の絶縁膜１０４の構成、又は導電膜
１１０、導電膜１１２及び導電膜１１４の構造を適宜適用することができる。
図３（Ａ）乃至図３（Ｃ）に、半導体装置が有するトランジスタ１５１の上面図及び断
面図を示す。図３（Ａ）はトランジスタ１５１の上面図であり、図３（Ｂ）は、図３（Ａ
）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図３（Ｃ）は、図３（Ａ）の一点鎖線Ｘ３−
Ｘ４間の断面図である。
図３に示すトランジスタ１５１は、導電膜１１０、導電膜１１２及び導電膜１１４が、
それぞれ３層構造であることを特徴とする。また、絶縁膜１０４が、窒化物絶縁膜１０４
ａ及び酸化物絶縁膜１０４ｂの積層構造であることを特徴とする。その他の構成は、トラ
ンジスタ１５０と同様であり、同様の効果を奏する。
はじめに、導電膜１１０、導電膜１１２及び導電膜１１４について説明する。
導電膜１１０は、導電膜１１０ａと、導電膜１１０ｂと、導電膜１１０ｃとが順に積層
しており、且つ導電膜１１０ａ及び導電膜１１０ｃは導電膜１１０ｂの表面を覆っている
。すなわち、導電膜１１０ａ及び導電膜１１０ｃは、導電膜１１０ｂの保護膜として機能
する。
導電膜１１０と同様に、導電膜１１２は、導電膜１１２ａと、導電膜１１２ｂと、導電
膜１１２ｃとが順に積層しており、且つ導電膜１１２ａ及び導電膜１１２ｃは導電膜１１
２ｂの表面を覆っている。
導電膜１１０と同様に、導電膜１１４は、導電膜１１４ａと、導電膜１１４ｂと、導電
膜１１４ｃとが順に積層しており、且つ導電膜１１４ａ及び導電膜１１４ｃは導電膜１１
４ｂの表面を覆っている。
導電膜１１０ａ、導電膜１１２ａ及び導電膜１１４ａは、導電膜１１０ｂ、導電膜１１
２ｂ、導電膜１１４ｂに含まれる金属元素が酸化物半導体膜１０６に拡散するのを防ぐ材
料を用いて形成する。導電膜１１０ａ、導電膜１１２ａ及び導電膜１１４ａとして、チタ
ン、タンタル、モリブデン、タングステンの単体若しくは合金、又は窒化チタン、窒化タ
ンタル、窒化モリブデン、窒化タンタル等を用いて形成することができる。又は、導電膜
１１０ａ、導電膜１１２ａ及び導電膜１１４ａは、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃ
ｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）等を用いて形成することができる。
なお、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）
は、加熱処理により酸化物半導体膜と接する領域、又は絶縁膜と接する領域に被覆膜が形
成される場合がある。被覆膜は、Ｘを含む化合物で形成される。Ｘを含む化合物の一例と
しては、Ｘの酸化物、Ｉｎ−Ｘ酸化物、Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｘ酸化物、Ｉｎ−
Ｇａ−Ｚｎ−Ｘ酸化物等がある。導電膜１１０ａ、導電膜１１２ａ及び導電膜１１４ａの
表面に被覆膜が形成されることで、被覆膜がブロッキング膜となり、Ｃｕ−Ｘ合金膜中の
Ｃｕが、酸化物半導体膜に入り込むことを抑制することができる。
なお、酸化物半導体膜１０６であってチャネルとして機能する領域の銅の濃度を１×１
０１８ａｔｏｍｓ／ｃｍ３以下とすることで、ゲート絶縁膜として機能する絶縁膜１０８
と酸化物半導体膜１０６の界面における電子トラップ準位密度を低減することが可能であ
る。この結果、サブスレッショルドスイング値（Ｓ値）の優れたトランジスタを作製する
ことが可能である。
導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂは、低抵抗材料を用いて形成する
。導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂとして、銅、アルミニウム、金、
銀等の単体若しくは合金、又はこれを主成分とする化合物等を用いて形成することができ
る。
導電膜１１０ｃ、導電膜１１２ｃ及び導電膜１１４ｃは、導電膜１１０ｂ、導電膜１１
２ｂ、導電膜１１４ｂに含まれる金属元素が不動態化された膜を用いて形成することで、
導電膜１１０ｂ、導電膜１１２ｂ、導電膜１１４ｂに含まれる金属元素が、絶縁膜１１６
の形成工程において酸化物半導体膜１０６に移動することを防ぐことができる。導電膜１
１０ｃ、導電膜１１２ｃ及び導電膜１１４ｃとして、金属珪素化物、金属珪素化窒化物等
を用いて形成することが可能であり、代表的には、ＣｕＳｉｘ（ｘ＞０）、ＣｕＳｉｘＮ
ｙ（ｘ＞０、ｙ＞０）等がある。
ここで、導電膜１１０ｃ、導電膜１１２ｃ及び導電膜１１４ｃの形成方法について説明
する。なお、導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂは、銅を用いて形成さ
れる。また、導電膜１１０ｃ、導電膜１１２ｃ及び導電膜１１４ｃは、ＣｕＳｉｘＮｙ（
ｘ＞０、ｙ＞０）を用いて形成される。
導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂを、水素、アンモニア、一酸化炭
素等の還元性雰囲気で発生させたプラズマに曝し、導電膜１１０ｂ、導電膜１１２ｂ及び
導電膜１１４ｂの表面の酸化物を還元する。
次に、２００℃以上４００℃以下で加熱しながら、導電膜１１０ｂ、導電膜１１２ｂ及
び導電膜１１４ｂをシランに曝す。この結果、導電膜１１０ｂ、導電膜１１２ｂ及び導電
膜１１４ｂに含まれる銅が触媒として作用し、シランがＳｉとＨ２に分解されるとともに
、導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂの表面にＣｕＳｉｘ（ｘ＞０）が
形成される。
次に、導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂを、アンモニア又は窒素等
の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜１１０ｂ、導電膜１１２
ｂ及び導電膜１１４ｂの表面に形成されたＣｕＳｉｘ（ｘ＞０）がプラズマに含まれる窒
素と反応し、導電膜１１０ｃ、導電膜１１２ｃ及び導電膜１１４ｃとして、ＣｕＳｉｘＮ
ｙ（ｘ＞０、ｙ＞０）が形成される。
なお、上記工程において、導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂをアン
モニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝した後、２００℃以上４
００℃以下で加熱しながら、導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂをシラ
ンに曝すことで、導電膜１１０ｃ、導電膜１１２ｃ及び導電膜１１４ｃとして、ＣｕＳｉ
ｘＮｙ（ｘ＞０、ｙ＞０）を形成してもよい。
次に、窒化物絶縁膜１０４ａ及び酸化物絶縁膜１０４ｂが積層された絶縁膜１０４につ
いて説明する。
例えば、窒化物絶縁膜１０４ａとして窒化シリコン膜、窒化酸化シリコン膜、窒化アル
ミニウム膜、窒化酸化アルミニウム膜等を用いて形成することができる。また、酸化物絶
縁膜１０４ｂとして、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用
いて形成することができる。基板１０２側に窒化物絶縁膜１０４ａを設けることで、外部
からの水素、水等が酸化物半導体膜１０６に拡散することを防ぐことが可能である。
＜半導体装置の構成３＞
次に、半導体装置の別の構成について図４、図５及び図１１を用いて説明する。ここで
は、画素部に設けられたトランジスタ１５０の変形例としてトランジスタ１５２及びトラ
ンジスタ１５３を用いて説明するが、駆動回路部のトランジスタ１５４に、トランジスタ
１５２に含まれる酸化物半導体膜１０６の構成、又はトランジスタ１５３に含まれる酸化
物半導体膜１０６の構成を適宜適用することができる。
図４（Ａ）乃至図４（Ｃ）に、半導体装置が有するトランジスタ１５２の上面図及び断
面図を示す。図４（Ａ）はトランジスタ１５２の上面図であり、図４（Ｂ）は、図４（Ａ
）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図４（Ｃ）は、図４（Ａ）の一点鎖線Ｘ３−
Ｘ４間の断面図である。
図４に示すトランジスタ１５２は、酸化物半導体膜１０６が多層構造であることを特徴
とする。具体的には、酸化物半導体膜１０６は、絶縁膜１０４と接する酸化物半導体膜１
０７ａと、酸化物半導体膜１０７ａに接する酸化物半導体膜１０７ｂと、酸化物半導体膜
１０７ｂ、導電膜１１０、導電膜１１２、絶縁膜１０８及び絶縁膜１１６と接する酸化物
半導体膜１０７ｃとを有する。その他の構成は、トランジスタ１５０と同様であり、同様
の効果を奏する。
酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸化物半導体膜１０７ｃは、代
表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、
Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物膜で
形成される。
また、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃは、代表的には、Ｉｎ−Ｇ
ａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍｇ酸化物膜、Ｚｎ−Ｍｇ酸化物膜、Ｉｎ−Ｍ
−Ｚｎ酸化物膜（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨ
ｆ）であり、且つ酸化物半導体膜１０７ｂよりも伝導帯下端のエネルギーが真空準位に近
く、代表的には、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃの伝導帯下端のエ
ネルギーと、酸化物半導体膜１０７ｂの伝導帯下端のエネルギーとの差が、０．０５ｅＶ
以上、０．０７ｅＶ以上、０．１ｅＶ以上、又は０．２ｅＶ以上、且つ２ｅＶ以下、１ｅ
Ｖ以下、０．５ｅＶ以下、又は０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエ
ネルギー差を電子親和力ともいう。
酸化物半導体膜１０７ｂがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、
Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半導体膜１０７ｂを成膜するた
めに用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ
１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／
ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／
ｙ１を１以上６以下とすることで、酸化物半導体膜１０７ｂとしてＣＡＡＣ−ＯＳ膜が形
成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１
：２等がある。
酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは
、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半
導体膜１０７ａ及び酸化物半導体膜１０７ｃを成膜するために用いるターゲットにおいて
、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１
／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが
好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜１０７ａ及び
酸化物半導体膜１０７ｃとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金
属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１
：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ
＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：
Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：
Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉ
ｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９等がある。
また、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃがＩｎ−Ｇａ酸化物膜の場
合、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパ
ッタリング法により形成することができる。また、酸化物半導体膜１０７ａ及び酸化物半
導体膜１０７ｃとして、ＤＣ放電を用いたスパッタリング法でＩｎ−Ｇａ酸化物膜を成膜
するためには、Ｉｎ：Ｇａ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９
６以下、好ましくは０．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸化物半導体膜１０７ｃ
の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む
。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比の
ものを用いればよい。
また、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃは同じ組成でもよい。例え
ば、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：
３：２、１：３：４、１：４：５、１：４：６、１：４：７、又は１：４：８の原子数比
のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
又は、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃは異なった組成でもよい。
例えば、酸化物半導体膜１０７ａとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ
−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜１０７ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：
４又は１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃの厚さは、３ｎｍ以上１００ｎｍ
以下、又は３ｎｍ以上５０ｎｍ以下とする。酸化物半導体膜１０７ｂの厚さは、３ｎｍ以
上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とする
。なお、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃはそれぞれ酸化物半導体膜
１０７ｂより厚さを薄くすることで、トランジスタのしきい値電圧の変動量を低減するこ
とが可能である。
酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸化物半導体膜１０７ｃそれぞ
れの界面は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することができる場合がある。
酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸化物半導体膜１０７ｃは、実
施の形態１に示す酸化物半導体膜１０６の結晶構造を適宜用いることができる。
酸化物半導体膜１０７ｂと比較して酸素欠損の生じにくい酸化物半導体膜１０７ａ及び
酸化物半導体膜１０７ｃをそれぞれ酸化物半導体膜１０７ｂの上面及び下面に接して設け
ることで、酸化物半導体膜１０７ｂにおける酸素欠損を低減することができる。また、酸
化物半導体膜１０７ｂは、酸化物半導体膜１０７ｂを構成する金属元素の一以上を有する
酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃと接するため、酸化物半導体膜１０
７ａと酸化物半導体膜１０７ｂとの界面、酸化物半導体膜１０７ｂと酸化物半導体膜１０
７ｃとの界面における界面準位密度が極めて低い。このため、酸化物半導体膜１０７ｂに
含まれる酸素欠損を低減することが可能である。
また、酸化物半導体膜１０７ｂが、構成元素の異なる絶縁膜（例えば、酸化シリコン膜
を含む絶縁膜）と接する場合、界面準位が形成され、該界面準位はチャネルを形成するこ
とがある。このような場合、しきい値電圧の異なるトランジスタが出現し、トランジスタ
の見かけ上のしきい値電圧が変動することがある。しかしながら、酸化物半導体膜１０７
ｂを構成する金属元素を一種以上含む酸化物半導体膜１０７ａが酸化物半導体膜１０７ｂ
と接するため、酸化物半導体膜１０７ａと酸化物半導体膜１０７ｂの界面に界面準位を形
成しにくくなる。よって酸化物半導体膜１０７ａを設けることにより、トランジスタのし
きい値電圧などの電気特性のばらつきを低減することができる。
また、絶縁膜１０８と酸化物半導体膜１０７ｂとの界面にチャネルが形成される場合、
該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。しかしながら、
酸化物半導体膜１０７ｂを構成する金属元素を一種以上含む酸化物半導体膜１０７ｃが酸
化物半導体膜１０７ｂに接して設けられるため、酸化物半導体膜１０７ｂと酸化物半導体
膜１０７ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度
を高くすることができる。
また、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃは、絶縁膜１０４及び絶縁
膜１０８の構成元素、又は導電膜１１０及び導電膜１１２の構成元素が、酸化物半導体膜
１０７ｂへ混入して、酸化物半導体膜１０７に不純物による準位が形成されることを抑制
するためのバリア膜としても機能する。
例えば、絶縁膜１０４及び絶縁膜１０８として、シリコンを含む絶縁膜又は炭素を含む
絶縁膜の場合、絶縁膜１０４及び絶縁膜１０８中のシリコン、又は絶縁膜１０４及び絶縁
膜１０８中に混入する炭素が、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃの中
へ界面から数ｎｍ程度まで混入することがある。シリコン、炭素等の不純物が酸化物半導
体膜１０７ｂ中に入ると不純物準位を形成し、不純物準位がドナーとなり電子を生成する
ことでｎ型化することがある。
しかしながら、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃの膜厚が、数ｎｍ
よりも厚ければ、混入したシリコン、炭素等の不純物が酸化物半導体膜１０７ｂにまで到
達しないため、不純物準位の影響は低減される。
以上のことから、本実施の形態に示すトランジスタは、しきい値電圧などの電気特性の
ばらつきが低減されたトランジスタである。
図４と異なる構造のトランジスタを図５に示す。
図５（Ａ）乃至図５（Ｃ）に、半導体装置が有するトランジスタ１５３の上面図及び断
面図を示す。図５（Ａ）はトランジスタ１５３の上面図であり、図５（Ｂ）は、図５（Ａ
）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図５（Ｃ）は、図５（Ａ）の一点鎖線Ｘ３−
Ｘ４間の断面図である。
図５に示すトランジスタ１５３のように、酸化物半導体膜１０６が、絶縁膜１０４と接
する酸化物半導体膜１０７ｂと、酸化物半導体膜１０７ｂ及び絶縁膜１０８と接する酸化
物半導体膜１０７ｃの積層構造であってもよい。その他の構成は、トランジスタ１５０と
同様であり、同様の効果を奏する。
＜バンド構造＞
ここで、図４及び図５に示すトランジスタのバンド構造について説明する。なお、図１
１（Ａ）は、図４に示すトランジスタ１５３のバンド構造であり、理解を容易にするため
、絶縁膜１０４、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、酸化物半導体膜１
０７ｃ及び絶縁膜１０８の伝導帯下端のエネルギー（Ｅｃ）を示す。また、図１１（Ｂ）
は、図５に示すトランジスタ１５４のバンド構造であり、理解を容易にするため、絶縁膜
１０４、酸化物半導体膜１０７ｂ、酸化物半導体膜１０７ｃ及び絶縁膜１０８の伝導帯下
端のエネルギー（Ｅｃ）を示す。
図１１（Ａ）に示すように、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸
化物半導体膜１０７ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、
酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸化物半導体膜１０７ｃを構成す
る元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがっ
て、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸化物半導体膜１０７ｃは組
成が異なる膜の積層体ではあるが、物性的に連続であるということもできる。
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続
接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸
（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界
面に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリ
アの流れを阻害する不純物が存在しないように積層構造を形成する。仮に、積層された酸
化物半導体膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界
面でキャリアがトラップあるいは再結合により消滅してしまう。
なお、図１１（Ａ）では、酸化物半導体膜１０７ａと酸化物半導体膜１０７ｃのＥｃが
同様である場合について示したが、それぞれが異なっていてもよい。
図１１（Ａ）より、酸化物半導体膜１０７ｂがウェル（井戸）となり、トランジスタ１
５２において、チャネルが酸化物半導体膜１０７ｂに形成されることがわかる。なお、酸
化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸化物半導体膜１０７ｃは伝導帯下
端のエネルギーが連続的に変化するため、Ｕ字型の井戸構造のチャネルを埋め込みチャネ
ルということもできる。
また、図１１（Ｂ）に示すように、酸化物半導体膜１０７ｂ及び酸化物半導体膜１０７
ｃにおいて、伝導帯下端のエネルギーが連続的に変化してもよい。
図１１（Ｂ）より、酸化物半導体膜１０７ｂがウェル（井戸）となり、トランジスタ１
５３において、チャネルが酸化物半導体膜１０７ｂに形成されることがわかる。
図４に示すトランジスタ１５２は、酸化物半導体膜１０７ｂを構成する金属元素を一種
以上含んでいる酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃを有しているため、
酸化物半導体膜１０７ａと酸化物半導体膜１０７ｂとの界面、及び酸化物半導体膜１０７
ｃと酸化物半導体膜１０７ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半
導体膜１０７ａ及び酸化物半導体膜１０７ｃを設けることにより、トランジスタのしきい
値電圧などの電気特性のばらつきや変動を低減することができる。
図５に示すトランジスタ１５３は、酸化物半導体膜１０７ｂを構成する金属元素を一種
以上含んでいる酸化物半導体膜１０７ｃを有しているため、酸化物半導体膜１０７ｃと酸
化物半導体膜１０７ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜
１０７ｃを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや
変動を低減することができる。
＜半導体装置の作製方法１＞
次に、図１に示すトランジスタ１５０及びトランジスタ１５４の作製方法について、図
７乃至図９を用いて説明する。
トランジスタ１５０及びトランジスタ１５４を構成する膜（絶縁膜、酸化物半導体膜、
導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレー
ザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成
することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥ
ＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ
（有機金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧又は減圧下とし、原料ガスと酸化剤を同時にチャ
ンバー内に送り、基板近傍又は基板上で反応させて基板上に堆積させることで成膜を行う
。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダ
メージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧又は減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、
それぞれのスイッチングバルブ（高速バルブともよぶ。）を切り替えて２種類以上の原料
ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガス
と同時又はその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料
ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガ
スとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また
、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の
原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、
後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が
形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆
性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数に
よって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを
作製する場合に適している。
図７（Ｃ）に示すように、基板１０２上に導電膜２０１を形成し、及び導電膜２０１上
に絶縁膜１０４を形成する。
導電膜２０１は、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、
熱ＣＶＤ法等を用いて導電膜を形成し、該導電膜上にリソグラフィ工程によりマスクを形
成した後エッチング処理を行い、形成する。
また、ＡＬＤを利用する成膜装置により導電膜２０１としてタングステン膜を成膜する
ことができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タ
ングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜
を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
なお、導電膜２０１は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェ
ット法等で形成してもよい。
絶縁膜１０４は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ
）法、印刷法、塗布法等を適宜用いて形成することができる。また、基板１０２上に絶縁
膜を形成した後、該絶縁膜に酸素を添加して、絶縁膜１０４を形成することができる。絶
縁膜に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオ
ン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処
理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶
縁膜に酸素を添加してもよい。
また、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
２８０℃以下、又は２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処
理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、又は１００Ｐａ以上２００Ｐａ以
下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、又
は０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、
加熱処理により酸素を放出することが可能な酸化シリコン膜又は酸化窒化シリコン膜を絶
縁膜１０４として形成することができる。
ここでは、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜に酸
素を添加する方法を図７（Ａ）及び図７（Ｂ）を用いて説明する。
図７（Ａ）に示すように、基板１０２及び導電膜２０１上に絶縁膜１０３を形成する。
次に、図７（Ｂ）に示すように、絶縁膜１０３上に、酸素の脱離を抑制する膜１１９を
形成する。次に、膜１１９を介して絶縁膜１０３に酸素１２１を添加する。
酸素の脱離を抑制する膜１１９として、アルミニウム、クロム、タンタル、チタン、モ
リブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、上述した金属
元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素を有す
る金属窒化物、上述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒
化酸化物等の導電性を有する材料を用いて形成する。
酸素の脱離を抑制する膜１１９の厚さは、１ｎｍ以上２０ｎｍ以下、又は２ｎｍ以上１
０ｎｍ以下とすることができる。
膜１１９を介して絶縁膜１０３に酸素１２１を添加する方法としては、イオンドーピン
グ法、イオン注入法、プラズマ処理法等がある。絶縁膜１０３上に膜１１９を設けて酸素
を添加することで、膜１１９が絶縁膜１０３から酸素が脱離することを抑制する保護膜と
して機能する。このため、絶縁膜１０３により多くの酸素を添加することができる。
また、プラズマ処理で酸素の導入を行う場合、マイクロ波で酸素を励起し、高密度な酸
素プラズマを発生させることで、絶縁膜１０３への酸素導入量を増加させることができる
。
こののち、膜１１９を除去することで、図７（Ｃ）に示すように、基板１０２上に酸素
が添加された絶縁膜１０４を形成することができる。なお、成膜後に十分に酸素が添加さ
れた絶縁膜１０４を形成できる場合においては、図７（Ａ）、（Ｂ）に示す酸素を添加す
る処理を行わなくてもよい。
次に、図７（Ｄ）に示すように、絶縁膜１０４上に酸化物半導体膜１０６及び酸化物半
導体膜２０６を形成する。次に、絶縁膜１０４、酸化物半導体膜１０６及び酸化物半導体
膜２０６上に絶縁膜１０８を形成する。
酸化物半導体膜１０６及び酸化物半導体膜２０６の形成方法について以下に説明する。
絶縁膜１０４上にスパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレー
ション法、熱ＣＶＤ法等により酸化物半導体膜を形成する。次に、加熱処理を行い、絶縁
膜１０４に含まれる酸素を酸化物半導体膜に移動させる。次に、酸化物半導体膜上にリソ
グラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッ
チングすることで、図７（Ｄ）に示すように、酸化物半導体膜１０６及び酸化物半導体膜
２０６を形成することができる。この後、マスクを除去する。なお、酸化物半導体膜の一
部をエッチングして酸化物半導体膜１０６を形成した後、加熱処理を行ってもよい。
また、酸化物半導体膜１０６及び酸化物半導体膜２０６として印刷法を用いることで、
素子分離された酸化物半導体膜１０６及び酸化物半導体膜２０６を直接形成することがで
きる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。なお
、ＡＣ電源装置又はＤＣ電源装置を用いることで、ＣＡＡＣ−ＯＳ膜を形成することが可
能である。また、ＲＦ電源装置を用いたスパッタリング法で酸化物半導体膜を形成するよ
りも、ＡＣ電源装置又はＤＣ電源装置を用いたスパッタリング法で酸化物半導体膜を形成
した方が、膜厚の分布、膜組成の分布、又は結晶性の分布が均一となるため好ましい。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合
ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス
比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を１５０℃以上７５０℃以下、又は１５０℃以上４５０℃以下、又は２００℃以上３
５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成すること
ができる。また、基板温度を２５℃以上１５０℃未満とすることで、微結晶酸化物半導体
膜を形成することができる。
また、後述するＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ま
しい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、又は−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、又は１００体積％
とする。
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化又は
脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、又
は２５０℃以上４５０℃以下、又は３００℃以上４５０℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、又は窒
素を含む不活性ガス雰囲気で行う。又は、不活性ガス雰囲気で加熱した後、酸素雰囲気で
加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないこ
とが好ましい。処理時間は３分以上２４時間以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜することで、さらには酸化物半導体膜を形成した後
、加熱処理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られ
る水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ
３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以
下、又は５×１０１７ａｔｏｍｓ／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以
下とすることができる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成
膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を
形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａ−Ｏ層を形成し
、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎ−Ｏ層を形成する。なお
、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層
やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成してもよい。なお、Ｏ
３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを
含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（
Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ
５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
ここでは、スパッタリング法により、厚さ３５ｎｍの酸化物半導体膜を形成した後、加
熱処理を行い、絶縁膜１０４に含まれる酸素を酸化物半導体膜に移動させる。次に、当該
酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングするこ
とで、酸化物半導体膜１０６及び酸化物半導体膜２０６を形成する。
なお、加熱処理は、３５０℃より高く６５０℃以下、又は４５０℃以上６００℃以下で
行うことで、ＣＡＡＣ化率が、６０％以上１００％未満、又は８０％以上１００％未満、
又は９０％以上１００％未満、又は９５％以上９８％以下である酸化物半導体膜を得るこ
とができる。なお、ＣＡＡＣ化率とは、透過電子回折測定装置を用いた透過電子回折パタ
ーンの測定により、一定の範囲においてＣＡＡＣ−ＯＳ膜の回折パターンが観測される領
域の割合をいう。また、水素、水等の含有量が低減された酸化物半導体膜を得ることが可
能である。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成する
ことができる。
絶縁膜１０８は、絶縁膜１０４の形成方法を適宜用いて形成することができる。
導電膜１０９として例えば低抵抗材料を用いる場合、酸化物半導体膜に低抵抗材料が混
入すると、トランジスタの電気特性の不良が生じてしまう。本実施の形態では、導電膜１
０９を形成する前に絶縁膜１０８を形成することで、酸化物半導体膜１０６及び酸化物半
導体膜２０６のチャネルが導電膜１０９と接しないため、トランジスタの電気特性、代表
的にはしきい値電圧の変動量を抑えることができる。
絶縁膜１０８として酸化シリコン膜又は酸化窒化シリコン膜をＣＶＤ法を用いて形成す
ることができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気
体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシ
ラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化
二窒素、二酸化窒素等がある。
また、絶縁膜１０８として、堆積性気体に対する酸化性気体を２０倍より大きく１００
倍未満、又は４０以上８０以下とし、処理室内の圧力を１００Ｐａ未満、又は５０Ｐａ以
下とするＣＶＤ法を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することが
できる。
また、絶縁膜１０８として、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以
下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１０８と
して、緻密である酸化シリコン膜又は酸化窒化シリコン膜を形成することができる。
また、絶縁膜１０８を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成することが
できる。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波に
おいて、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電
子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが
可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため
、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１０８を形成
することができる。
また、絶縁膜１０８を、有機シランガスを用いたＣＶＤ法を用いて形成することができ
る。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、
テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシ
ロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサ
メチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリ
スジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用
いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁
膜１０８を形成することができる。
また、絶縁膜１０８として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形
成することができる。
また、絶縁膜１０８として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化
ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウ
ムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））
を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、
テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また
、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
また、絶縁膜１０８として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化
アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリ
メチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類
のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。ま
た、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアル
ミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオ
ナート）などがある。なお、ＡＬＤ法で形成することで、被覆性が高く、膜厚の薄い絶縁
膜１０８を形成することが可能である。
また、絶縁膜１０８として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化
シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に
含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物
と反応させる。
ここでは、絶縁膜１０８として、プラズマＣＶＤ法により酸化窒化シリコン膜を形成す
る。
次に、図８（Ａ）に示すように、絶縁膜１０８上にリソグラフィ工程によりマスクを形
成した後、絶縁膜１０８の一部をエッチングして、酸化物半導体膜１０６の一部を露出す
る開口部１４０ａ及び開口部１４０ｂ、並びに酸化物半導体膜２０６の一部を露出する開
口部２２０ａ及び開口部２２０ｂを形成する。
絶縁膜１０８をエッチングする方法は、ウエットエッチング法又は／及びドライエッチ
ング法を適宜用いることができる。
次に、図８（Ｂ）に示すように、酸化物半導体膜１０６、酸化物半導体膜２０６及び絶
縁膜１０８上に導電膜１０９を形成する。
導電膜１０９は、導電膜２０１の形成方法を適宜用いて形成することができる。
次に、図８（Ｃ）に示すように、導電膜１０９上に、リソグラフィ工程によりマスク１
１１を形成した後、エッチング溶液又は／及びエッチングガス１２３に導電膜１０９を曝
して、導電膜１１０、導電膜１１２及び導電膜１１４、並びに導電膜２１０、導電膜２１
２及び導電膜２１４を形成する。
導電膜１０９をエッチングする方法は、ウエットエッチング法又は／及びドライエッチ
ング法を適宜用いることができる。なお、導電膜１０９をエッチングした後、絶縁膜１０
８の側面の残留物を除去するための洗浄工程を行ってもよい。この結果、ゲート電極とし
て機能する導電膜１１４と酸化物半導体膜１０６の間、及びゲート電極として機能する導
電膜２１４と酸化物半導体膜２０６の間のリーク電流を低減することが可能である。
なお、導電膜１１０、導電膜１１２及び導電膜１１４、並びに導電膜２１０、導電膜２
１２及び導電膜２１４は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェ
ット法等で形成してもよい。
次に、図９（Ａ）に示すように、マスク１１１を残したまま、酸化物半導体膜１０６及
び酸化物半導体膜２０６に不純物元素１１７を添加する。この結果、酸化物半導体膜にお
いてマスク１１１に覆われていない領域に不純物元素が添加される。なお、不純物元素１
１７の添加により、酸化物半導体膜１０６及び酸化物半導体膜２０６には酸素欠損が形成
される。
不純物元素１１７の添加方法としては、イオンドーピング法、イオン注入法、プラズマ
処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラ
ズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができ
る。上記プラズマを発生させる装置としては、ドライエッチング装置やプラズマＣＶＤ装
置、高密度プラズマＣＶＤ装置等を用いることができる。
なお、不純物元素１１７の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３
、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上
を用いることができる。又は、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、Ａ
ｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ及びＨ２の一以上を用いることができる。希ガスで希釈
されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ及びＨ２の
一以上を用いて不純物元素１１７を酸化物半導体膜１０６及び酸化物半導体膜２０６に添
加することで、希ガスと、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン
、リン及び塩素の一以上とを同時に酸化物半導体膜１０６及び酸化物半導体膜２０６に添
加することができる。
又は、希ガスを酸化物半導体膜１０６及び酸化物半導体膜２０６に添加した後、Ｂ２Ｈ
６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ
２、ＨＦ及びＨ２の一以上を酸化物半導体膜１０６及び酸化物半導体膜２０６に添加して
もよい。
又は、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、
Ｓｉ２Ｈ６、Ｆ２、ＨＦ及びＨ２の一以上を酸化物半導体膜１０６及び酸化物半導体膜２
０６に添加した後、希ガスを酸化物半導体膜１０６及び酸化物半導体膜２０６に添加して
もよい。
不純物元素１１７の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御す
ればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ、ドー
ズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすればよ
く、例えば、１×１０１４ｉｏｎｓ／ｃｍ２とすればよい。また、イオン注入法でリンイ
オンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以
上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１５ｉｏｎｓ／ｃ
ｍ２とすればよい。
ここで、酸化物半導体膜１０６に不純物元素１１７を添加した際の、膜厚方向における
不純物元素が添加された領域の概念図を図１０に示す。なお、ここでは、代表例として、
トランジスタ１５０に含まれる酸化物半導体膜１０６近傍の拡大図を用いて説明する。
図１０（Ａ）に示すように、不純物元素１１７の添加領域は、絶縁膜１０４、酸化物半
導体膜１０６及び絶縁膜１０８に形成される場合がある。なお、酸化物半導体膜１０６が
露出する領域の深さ方向において、添加領域の端部１３５は、絶縁膜１０４中に位置する
。なお、深さ方向とは、酸化物半導体膜１０６の膜厚方向と平行であって、且つ絶縁膜１
０８から絶縁膜１０４へ向かって進む方向である。
又は、図１０（Ｂ）に示すように、不純物元素１１７の添加領域は、酸化物半導体膜１
０６及び絶縁膜１０８に形成される場合がある。なお、酸化物半導体膜１０６が露出する
領域の深さ方向において、添加領域の端部１３６は、絶縁膜１０４及び酸化物半導体膜１
０６の界面に位置する。
又は、図１０（Ｃ）に示すように、不純物元素１１７の添加領域は、酸化物半導体膜１
０６及び絶縁膜１０８に形成される場合がある。なお、酸化物半導体膜１０６が露出する
領域の深さ方向において、添加領域の端部１３７は、酸化物半導体膜１０６中に位置する
。
この結果、酸化物半導体膜１０６及び酸化物半導体膜２０６に低抵抗領域を形成するこ
とができる。具体的には、図２に示す領域１０６ｂ及び領域１０６ｃを形成することがで
きる。なお、領域１０６ｃは、絶縁膜１０８を介して酸化物半導体膜１０６及び酸化物半
導体膜２０６に不純物元素が添加されるため、領域１０６ｂと比較して不純物元素の濃度
が低い。こののち、図９（Ｂ）に示すように、マスク１１１を取り除く。
なお、ここでは、マスク１１１を用いて、酸化物半導体膜１０６及び酸化物半導体膜２
０６に不純物元素１１７を添加したが、マスク１１１を除去した後、導電膜１１０、導電
膜１１２及び導電膜１１４、並びに導電膜２１０、導電膜２１２及び導電膜２１４をマス
クとして酸化物半導体膜１０６及び酸化物半導体膜２０６に不純物元素１１７を添加して
もよい。
こののち、加熱処理を行い、不純物元素１１７が添加された領域の導電性をさらに高め
てもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、又は２５０℃
以上４５０℃以下、又は３００℃以上４５０℃以下とする。
次に、図９（Ｃ）に示すように、酸化物半導体膜１０６、絶縁膜１０８、導電膜１１０
、導電膜１１２、導電膜１１４、酸化物半導体膜２０６、導電膜２１０、導電膜２１２及
び導電膜２１４上に絶縁膜１１６を形成し、絶縁膜１１６上に絶縁膜１１８を形成しても
よい。
絶縁膜１１６及び絶縁膜１１８は、絶縁膜１０４及び絶縁膜１０８の形成方法を適宜用
いて形成することができる。
なお、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
２８０℃以下、又は２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処
理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、又は１００Ｐａ以上２００Ｐａ以
下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、又
は０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、
加熱処理により酸素を放出することが可能な酸化シリコン膜又は酸化窒化シリコン膜を絶
縁膜１１６として形成することができる。
又は、酸化物半導体膜１０６、導電膜１１０、導電膜１１２及び導電膜１１４、並びに
酸化物半導体膜２０６、導電膜２１０、導電膜２１２及び導電膜２１４上にアルミニウム
膜若しくは酸化アルミニウム膜を形成した後、加熱処理を行うことで、図２の領域１０６
ｂにおいて、酸化物半導体膜１０６及び酸化物半導体膜２０６に含まれる酸素がアルミニ
ウム膜若しくは酸化アルミニウム膜と反応し、絶縁膜１１６として酸化アルミニウム膜が
形成されるとともに、図２の領域１０６ｂにおいて、酸素欠損が形成される。この結果、
さらに領域１０６ｂの導電性を高めることが可能である。
こののち、加熱処理を行い、不純物元素１１７が添加された領域の導電性をさらに高め
てもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、又は２５０℃
以上４５０℃以下、又は３００℃以上４５０℃以下とする。
以上の工程により、トランジスタ１５０及びトランジスタ１５４を作製することができ
る。
＜半導体装置の作製方法２＞
図３に示すトランジスタ１５１の作製方法を説明する。なお、ここでは、トランジスタ
１５１の導電膜１１０、導電膜１１２及び導電膜１１４に含まれる導電膜１１０ｃ、導電
膜１１２ｃ及び導電膜１１４ｃの形成工程と、酸化物半導体膜１０６に不純物元素１１７
を添加する工程について説明する。
図７及び図８（Ａ）乃至図８（Ｃ）の工程を経て、基板１０２上に絶縁膜１０４、酸化
物半導体膜１０６、絶縁膜１０８、導電膜１１０、導電膜１１２、導電膜１１４及びマス
ク１１１を形成する。
次に、図８（Ｃ）に示すように、酸化物半導体膜１０６に不純物元素１１７を添加する
。
次に、マスク１１１を除去する。
次に、導電膜１１０、導電膜１１２、導電膜１１４のそれぞれに含まれる導電膜１１０
ｂ、導電膜１１２ｂ、導電膜１１４ｂを還元性雰囲気で発生させたプラズマに曝し、導電
膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂの表面の酸化物を還元する。次に、２０
０℃以上４００℃以下で加熱しながら、導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１
４ｂをシランに曝す。次に、導電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂを、ア
ンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜１１
０ｃ、導電膜１１２ｃ及び導電膜１１４ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を
形成することができる。
なお、アンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝す際におい
て、酸化物半導体膜１０６がアンモニア又は窒素等の窒素を含む雰囲気で発生させたプラ
ズマに曝されるため、酸化物半導体膜１０６に窒素又は／及び水素を添加することが可能
である。
なお、酸化物半導体膜１０６に不純物元素１１７を添加する前に、マスク１１１を除去
し、導電膜１１０、導電膜１１２及び導電膜１１４に含まれる導電膜１１０ｃ、導電膜１
１２ｃ及び導電膜１１４ｃを形成してもよい。
こののち、図９（Ｂ）の工程を経てトランジスタ１５１を作製することができる。
本実施の形態に示すトランジスタは、ソース電極及びドレイン電極として機能する導電
膜と、ゲート電極として機能する導電膜とが重ならないため、寄生容量を低減することが
可能であり、オン電流が大きい。また、本実施の形態に示すトランジスタは、安定して低
抵抗領域を形成することが可能なため、従来と比べ、オン電流は向上し、トランジスタの
電気特性のバラツキが低減する。
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法など
と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１２乃至図２
２を用いて説明する。なお、本実施の形態は、実施の形態１と比較して、低抵抗領域の作
製方法が異なる。
＜半導体装置の構成１＞
図１２及び図１７に、半導体装置に含まれるトランジスタの一例として、トップゲート
構造のトランジスタを示す。
図１７に駆動回路に設けられるトランジスタ１９４及び画素部に設けられるトランジス
タ１９０の上面図を示し、図１２にトランジスタ１９４及びトランジスタ１９０の断面図
を示す。図１７（Ａ）はトランジスタ１９４の上面図であり、図１７（Ｂ）はトランジス
タ１９０の上面図である。図１２（Ａ）は、図１７（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面
図、及び図１７（Ｂ）の一点鎖線Ｘ３−Ｘ４間の断面図である。図１２（Ｂ）は、図１７
（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図、及び図１７（Ｂ）の一点鎖線Ｙ３−Ｙ４間の断
面図である。また、図１２（Ａ）は、トランジスタ１９０のチャネル長方向の断面図であ
る。また、図１２（Ｂ）は、トランジスタ１９０のチャネル幅方向の断面図である。
図１２に示すトランジスタ１９０は、基板１６２上に形成された絶縁膜１６４上の酸化
物半導体膜１６６と、酸化物半導体膜１６６に接する絶縁膜１６８と、絶縁膜１６８の開
口部１８０ａの一部において酸化物半導体膜１６６と接する導電膜１７０と、絶縁膜１６
８の開口部１８０ｂの一部において酸化物半導体膜１６６と接する導電膜１７２と、絶縁
膜１６８を介して酸化物半導体膜１６６と重なる導電膜１７４とを有する。なお、トラン
ジスタ１９０上に絶縁膜１７６が設けられている。また、絶縁膜１７６上に絶縁膜１７８
が設けられてもよい。
図１２に示すトランジスタ１９４は、基板１６２上に形成された導電膜２２１と、導電
膜２２１上の絶縁膜１６４と、絶縁膜１６４上の酸化物半導体膜２２６と、酸化物半導体
膜２２６に接する絶縁膜１６８と、絶縁膜１６８の開口部２４０ａの一部において酸化物
半導体膜２２６と接する導電膜２３０と、絶縁膜１６８の開口部２４０ｂの一部において
酸化物半導体膜２２６と接する導電膜２３２と、絶縁膜１６８を介して酸化物半導体膜２
２６と重なる導電膜２３４とを有する。
トランジスタ１９４は、絶縁膜１６４を介して酸化物半導体膜２２６と重なる導電膜２
２１を有することを特徴とする。すなわち、導電膜２２１は、ゲート電極として機能する
。また、トランジスタ１９４は、デュアルゲート構造のトランジスタである。
導電膜２３４及び導電膜２２１が接続せず、それぞれ異なる電位が印加されることで、
トランジスタ１９４のしきい値電圧を制御することができる。又は、図１７（Ａ）に示す
ように、開口部１８３を介して導電膜２３４及び導電膜２２１が接続され、同じ電位が印
加されることで、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制、及び異
なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、
酸化物半導体膜２２６においてキャリアの流れる領域が膜厚方向において大きくなるため
、キャリアの移動量が増加する。この結果、トランジスタ１９４のオン電流が大きくなる
共に、電界効果移動度が高くなる。トランジスタのチャネル長を２．５μｍ未満、又は１
．４５μｍ以上２．２μｍ以下とすることで、オン電流がさらに増大するとともに、電界
効果移動度を高めることができる。
本実施の形態に示す表示装置において、駆動回路部と画素部において、トランジスタの
構造が異なる。駆動回路部に含まれるトランジスタは、デュアルゲート構造である。即ち
、画素部と比較して、電界効果移動度の高いトランジスタを駆動回路部に有する。
また、表示装置において、駆動回路部と画素部に含まれるトランジスタのチャネル長が
異なってもよい。
代表的には、駆動回路部に含まれるトランジスタ１９４のチャネル長を２．５μｍ未満
、又は１．４５μｍ以上２．２μｍ以下とすることができる。一方、画素部に含まれるト
ランジスタ１９０のチャネル長を２．５μｍ以上、又は２．５μｍ以上２０μｍ以下とす
ることができる。
駆動回路部に含まれるトランジスタ１９４のチャネル長を、２．５μｍ未満、好ましく
は１．４５μｍ以上２．２μｍ以下とすることで、画素部に含まれるトランジスタ１９０
と比較して、電界効果移動度を高めることが可能であり、オン電流を増大させることがで
きる。この結果、高速動作が可能な駆動回路部を作製することができる。
駆動回路部に含まれるトランジスタの電界効果移動度が高いことで、入力端子数を削減
することができる。また、画素部に含まれるトランジスタのオン電流を高めることが可能
であるため、画素部の表示むらを抑えることができる。
酸化物半導体膜１６６において、導電膜１７０、導電膜１７２及び導電膜１７４と重な
らない領域には、酸素欠損を形成する元素を有する。また、酸化物半導体膜２２６におい
て、導電膜２３０、導電膜２３２及び導電膜２３４と重ならない領域には、酸素欠損を形
成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不
純物元素の代表例としては、水素、希ガス元素等がある。希ガス元素の代表例としては、
ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。さらに、不純物元素とし
てホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン及び塩素等が酸化物半導
体膜１６６及び酸化物半導体膜２２６に含まれてもよい。
また、絶縁膜１７６は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜１
７６が酸化物半導体膜１６６及び酸化物半導体膜２２６に接することで、絶縁膜１７６に
含まれる水素が酸化物半導体膜１６６及び酸化物半導体膜２２６に拡散する。この結果、
酸化物半導体膜１６６及び酸化物半導体膜２２６であって、絶縁膜１７６と接する領域に
おいては、水素が多く含まれる。
不純物元素として、希ガス元素が酸化物半導体膜に添加されると、酸化物半導体膜中の
金属元素及び酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる
酸素欠損と水素の相互作用により、酸化物半導体膜は導電率が高くなる。具体的には、酸
化物半導体膜に含まれる酸素欠損に水素が入ることで、キャリアである電子が生成される
。この結果、導電率が高くなる。
ここで、酸化物半導体膜１６６近傍の拡大図を図１３に示す。なお、代表例として、ト
ランジスタ１９０に含まれる酸化物半導体膜１６６近傍の拡大図を用いて説明する。図１
３に示すように、酸化物半導体膜１６６は、導電膜１７０又は導電膜１７２と接する領域
１６６ａと、絶縁膜１７６と接する領域１６６ｂと、絶縁膜１６８と重なる領域１６６ｃ
及び領域１６６ｄとを有する。
領域１６６ａは、ソース領域及びドレイン領域として機能する。導電膜１７０及び導電
膜１７２と接する領域１６６ａは、実施の形態１に示す領域１０６ａと同様に、導電性が
高まり、ソース領域及びドレイン領域として機能する。
領域１６６ｂ及び領域１６６ｃは、低抵抗領域として機能する。領域１６６ｂ及び領域
１６６ｃには不純物元素として少なくとも希ガス及び水素が含まれる。なお、領域１６６
ｂの方が領域１６６ｃより不純物元素濃度が高い。また、導電膜１７４の側面がテーパ形
状を有する場合、領域１６６ｃの一部が、導電膜１７４と重なってもよい。
酸化物半導体膜１６６がスパッタリング法で形成される場合、領域１６６ａ乃至領域１
６６ｄはそれぞれ希ガス元素を含み、且つ領域１６６ａ及び領域１６６ｄと比較して、領
域１６６ｂ及び領域１６６ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜１
６６がスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるた
め、酸化物半導体膜１６６に希ガスが含まれること、並びに領域１６６ｂ及び領域１６６
ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である
。なお、領域１６６ｂ及び領域１６６ｃにおいて、領域１６６ａ及び領域１６６ｄと異な
る希ガス元素が添加されていてもよい。
また、領域１６６ｂは絶縁膜１７６と接するため、領域１６６ａ及び領域１６６ｄと比
較して、領域１６６ｂの方が水素の濃度が高い。また、領域１６６ｂから領域１６６ｃに
水素が拡散する場合、領域１６６ｃは、領域１６６ａ及び領域１６６ｄと比較して水素濃
度が高い。但し、領域１６６ｃより領域１６６ｂの方が、水素濃度が高い。
領域１６６ｂ及び領域１６６ｃにおいて、二次イオン質量分析法により得られる水素の
濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以
上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域１６６ａ
及び領域１６６ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔ
ｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以下、又は５×１０１８ａｔ
ｏｍｓ／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔ
ｏｍｓ／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リ
ン、又は塩素が酸化物半導体膜１６６に添加される場合、領域１６６ｂ及び領域１６６ｃ
にのみ不純物元素を有する。このため、領域１６６ａ及び領域１６６ｄと比較して、領域
１６６ｂ及び領域１６６ｃの方が不純物元素の濃度が高い。なお、領域１６６ｂ及び領域
１６６ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、５×１０
１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、１×１０１９ａｔｏ
ｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／
ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
領域１６６ｄと比較して、領域１６６ｂ及び領域１６６ｃは、水素濃度が高く、且つ希
ガス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域とし
て機能する。代表的には、領域１６６ｂ及び領域１６６ｃの抵抗率として、１×１０−３
Ωｃｍ以上１×１０４Ωｃｍ未満、又は１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満
とすることができる。
なお、領域１６６ｂ及び領域１６６ｃにおいて、水素の量は酸素欠損の量と同じ又は少
ないと、水素が酸素欠損に捕獲されやすく、チャネルである領域１６６ｄに拡散しにくい
。この結果、ノーマリーオフ特性のトランジスタを作製することができる。
また、領域１６６ｂ及び領域１６６ｃにおいて、水素の量と比較して酸素欠損の量が多
い場合、水素の量を制御することで、領域１６６ｂ及び領域１６６ｃのキャリア密度を制
御することができる。又は、領域１６６ｂ及び領域１６６ｃにおいて、酸素欠損の量と比
較して水素の量が多い場合、酸素欠損の量を制御することで、領域１６６ｂ及び領域１６
６ｃのキャリア密度を制御することができる。なお、領域１６６ｂ及び領域１６６ｃのキ
ャリア密度を５×１０１８個／ｃｍ３以上、又は１×１０１９個／ｃｍ３以上、又は１×
１０２０個／ｃｍ３以上とすることで、チャネルとソース領域及びドレイン領域との間の
抵抗が小さく、オン電流の大きいトランジスタを作製することが可能である。
領域１６６ｄは、チャネルとして機能する。
絶縁膜１６８において、酸化物半導体膜１６６及び導電膜１７４と重なる領域、並びに
酸化物半導体膜２２６及び導電膜２３４と重なる領域はゲート絶縁膜として機能する。ま
た、絶縁膜１６８において、酸化物半導体膜１６６と、導電膜１７０及び導電膜１７２と
が重なる領域、並びに酸化物半導体膜２２６と導電膜２３０及び導電膜２３２とが重なる
領域は層間絶縁膜として機能する。
導電膜１７０及び導電膜１７２並びに導電膜２３０及び導電膜２３２は、ソース電極及
びドレイン電極として機能する。また、導電膜１７４及び導電膜２３４は、ゲート電極と
して機能する。
本実施の形態に示すトランジスタ１９０及びトランジスタ１９４は、チャネルとして機
能する領域１６６ｄと、ソース領域及びドレイン領域として機能する領域１６６ａとの間
に、低抵抗領域として機能する領域１６６ｂ及び領域１６６ｃを有する。チャネルとソー
ス領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ１９０
及びトランジスタ１９４は、オン電流が大きく、電界効果移動度が高い。
また、トランジスタ１９０及びトランジスタ１９４の作製工程において、ゲート電極と
して機能する導電膜１７４及び導電膜２３４と、ソース電極及びドレイン電極として機能
する導電膜１７０及び導電膜１７２とが同時に形成される。このため、トランジスタ１９
０において、導電膜１７４と、導電膜１７０及び導電膜１７２とが重ならず、導電膜１７
４と、導電膜１７０及び導電膜１７２との間の寄生容量を低減することが可能である。ま
た、トランジスタ１９４において導電膜２３４と、導電膜２３０及び導電膜２３２とが重
ならず、導電膜２３４と、導電膜２３０及び導電膜２３２との間の寄生容量を低減するこ
とが可能である。この結果、基板１６２として大面積基板を用いた場合、導電膜１７０、
導電膜１７２及び導電膜１７４、並びに導電膜２３０、導電膜２３２及び導電膜２３４に
おける信号遅延を低減することが可能である。
また、トランジスタ１９０において、導電膜１７０、導電膜１７２及び導電膜１７４を
マスクとして、希ガス元素を酸化物半導体膜１６６に添加することで、酸素欠損を有する
領域が形成される。また、トランジスタ１９４において、導電膜２３０、導電膜２３２及
び導電膜２３４をマスクとして、不純物元素が酸化物半導体膜２２６に添加することで、
酸素欠損を有する領域が形成される。さらに、酸素欠損を有する領域が、水素を含む絶縁
膜１７６と接するため、絶縁膜１７６に含まれる水素が酸素欠損を有する領域に拡散する
ことで、低抵抗領域が形成される。すなわち、セルフアラインで低抵抗領域を形成するこ
とができる。
また、本実施の形態に示すトランジスタ１９０及びトランジスタ１９４は、領域１６６
ｂ及び領域１６６ｃに、希ガスを添加することで、酸素欠損を形成するとともに、水素を
添加している。このため、領域１６６ｂ及び領域１６６ｃにおける導電率を高めることが
可能であるとともに、トランジスタごとの領域１６６ｂ及び領域１６６ｃの導電率のばら
つきを低減することが可能である。すなわち、領域１６６ｂ及び領域１６６ｃに希ガス及
び水素を添加することで、領域１６６ｂ及び領域１６６ｃの導電率の制御が可能である。
以下に、図１２に示す構成の詳細について説明する。
基板１６２としては、実施の形態１に示す基板１０２を適宜用いることができる。
絶縁膜１６４としては、実施の形態１に示す絶縁膜１０４に示す材料を適宜用いること
ができる。
酸化物半導体膜１６６及び酸化物半導体膜２２６としては、実施の形態１に示す酸化物
半導体膜１０６に示す材料及び構造を適宜用いることができる。
絶縁膜１６８としては、実施の形態１に示す絶縁膜１０８に示す材料を適宜用いること
ができる。
導電膜１７０、導電膜１７２及び導電膜１７４、並びに導電膜２３０、導電膜２３２及
び導電膜２３４としては、実施の形態１に示す導電膜１１０、導電膜１１２及び導電膜１
１４に示す材料を適宜用いることができる。
絶縁膜１７６は水素を含む膜であり、代表的には窒化物絶縁膜がある。窒化物絶縁膜は
、窒化シリコン、窒化アルミニウム等を用いて形成することができる。
絶縁膜１７８としては、実施の形態１に示す絶縁膜１１８に示す材料を適宜用いること
ができる。
＜半導体装置の構成２＞
次に、半導体装置の別の構成について、図１４を用いて説明する。ここでは、画素部に
設けられたトランジスタ１９０の変形例としてトランジスタ１９１を用いて説明するが、
駆動回路部のトランジスタ１９４に、トランジスタ１９１の絶縁膜１６４の構成、又は導
電膜１７０、導電膜１７２及び導電膜１７４の構造を適宜適用することができる。
図１４（Ａ）乃至図１４（Ｃ）に、半導体装置が有するトランジスタ１９１の上面図及
び断面図を示す。図１４（Ａ）はトランジスタ１９１の上面図であり、図１４（Ｂ）は、
図１４（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図１４（Ｃ）は、図１４（Ａ）の
一点鎖線Ｘ３−Ｘ４間の断面図である。
図１４に示すトランジスタ１９１は、導電膜１７０、導電膜１７２及び導電膜１７４が
、それぞれ３層構造であることを特徴とする。また、絶縁膜１６４が、窒化物絶縁膜１６
４ａ及び酸化物絶縁膜１６４ｂの積層構造であることを特徴とする。その他の構成は、ト
ランジスタ１９０と同様であり、同様の効果を奏する。
はじめに、導電膜１７０、導電膜１７２及び導電膜１７４について説明する。
導電膜１７０は、導電膜１７０ａと、導電膜１７０ｂと、導電膜１７０ｃとが順に積層
しており、且つ導電膜１７０ａ及び導電膜１７０ｃは導電膜１７０ｂの表面を覆っている
。すなわち、導電膜１７０ａ及び導電膜１７０ｃは、導電膜１７０ｂの保護膜として機能
する。
導電膜１７０と同様に、導電膜１７２は、導電膜１７２ａと、導電膜１７２ｂと、導電
膜１７２ｃとが順に積層しており、且つ導電膜１７２ａ及び導電膜１７２ｃは導電膜１７
２ｂの表面を覆っている。
導電膜１７０と同様に、導電膜１７４は、導電膜１７４ａと、導電膜１７４ｂと、導電
膜１７４ｃとが順に積層しており、且つ導電膜１７４ａ及び導電膜１７４ｃは導電膜１７
４ｂの表面を覆っている。
導電膜１７０ａ、導電膜１７２ａ及び導電膜１７４ａとしては、実施の形態１に示す導
電膜１１０ａ、導電膜１１２ａ及び導電膜１１４ａと同様に、導電膜１７０ｂ、導電膜１
７２ｂ、導電膜１７４ｂに含まれる金属元素が、酸化物半導体膜１６６に拡散するのを防
ぐ材料を適宜用いることができる。
導電膜１７０ｂ、導電膜１７２ｂ及び導電膜１７４ｂとしては、実施の形態１に示す導
電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂと同様に、低抵抗材料を適宜用いるこ
とができる。
導電膜１７０ｃ、導電膜１７２ｃ及び導電膜１７４ｃとしては、実施の形態１に示す導
電膜１１０ｃ、導電膜１１２ｃ及び導電膜１１４ｃと同様に、導電膜１７０ｂ、導電膜１
７２ｂ及び導電膜１７４ｂに含まれる金属元素が不動態化された膜を用いて形成すること
が可能である。この結果、導電膜１７０ｂ、導電膜１７２ｂ及び導電膜１７４ｂに含まれ
る金属元素が、絶縁膜１７６の形成工程において酸化物半導体膜１６６に移動することを
防ぐことができる。
次に、窒化物絶縁膜１６４ａ及び酸化物絶縁膜１６４ｂが積層された絶縁膜１６４につ
いて説明する。
窒化物絶縁膜１６４ａ及び酸化物絶縁膜１６４ｂとしてはそれぞれ、実施の形態１に示
す窒化物絶縁膜１０４ａ及び酸化物絶縁膜１０４ｂに示す材料を適宜用いることができる
。
＜半導体装置の構成３＞
次に、半導体装置の別の構成について図１５及び図１６を用いて説明する。ここでは、
画素部に設けられたトランジスタ１９０の変形例としてトランジスタ１９２及びトランジ
スタ１９３を用いて説明するが、駆動回路部のトランジスタ１９４に、トランジスタ１９
２に含まれる酸化物半導体膜１６６の構成、又はトランジスタ１９３に含まれる酸化物半
導体膜１６６の構成を適宜適用することができる。
図１５（Ａ）乃至図１５（Ｃ）に、半導体装置が有するトランジスタ１９２の上面図及
び断面図を示す。図１５（Ａ）はトランジスタ１９２の上面図であり、図１５（Ｂ）は、
図１５（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図１５（Ｃ）は、図１５（Ａ）の
一点鎖線Ｘ３−Ｘ４間の断面図である。
図１５に示すトランジスタ１９２は、酸化物半導体膜１６６が多層構造であることを特
徴とする。具体的には、酸化物半導体膜１６６は、絶縁膜１６４と接する酸化物半導体膜
１６７ａと、酸化物半導体膜１６７ａに接する酸化物半導体膜１６７ｂと、酸化物半導体
膜１６７ｂ、導電膜１７０、導電膜１７２、絶縁膜１６８及び絶縁膜１７６と接する酸化
物半導体膜１６７ｃとを有する。その他の構成は、トランジスタ１９０と同様であり、同
様の効果を奏する。
酸化物半導体膜１６７ａ、酸化物半導体膜１６７ｂ及び酸化物半導体膜１６７ｃはそれ
ぞれ、実施の形態１に示す酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸化物
半導体膜１０７ｃに示す材料及び結晶構造を適宜用いることができる。
酸化物半導体膜１６７ｂと比較して酸素欠損の生じにくい酸化物半導体膜１６７ａ及び
酸化物半導体膜１６７ｃをそれぞれ酸化物半導体膜１６７ｂの上面及び下面に接して設け
ることで、酸化物半導体膜１６７ｂにおける酸素欠損を低減することができる。また、酸
化物半導体膜１６７ｂは、酸化物半導体膜１６７ｂを構成する金属元素の一以上を有する
酸化物半導体膜１６７ａ及び酸化物半導体膜１６７ｃと接するため、酸化物半導体膜１６
７ａと酸化物半導体膜１６７ｂとの界面、酸化物半導体膜１６７ｂと酸化物半導体膜１６
７ｃとの界面における界面準位密度が極めて低い。このため、酸化物半導体膜１６７ｂに
含まれる酸素欠損を低減することが可能である。
また、酸化物半導体膜１６７ａを設けることにより、トランジスタのしきい値電圧など
の電気特性のばらつきを低減することができる。
また、酸化物半導体膜１６７ｂを構成する金属元素を一種以上含む酸化物半導体膜１６
７ｃが酸化物半導体膜１６７ｂに接して設けられるため、酸化物半導体膜１６７ｂと酸化
物半導体膜１６７ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効
果移動度を高くすることができる。
また、酸化物半導体膜１６７ａ及び酸化物半導体膜１６７ｃは、絶縁膜１６４及び絶縁
膜１６８の構成元素、又は導電膜１７０及び導電膜１７２の構成元素が酸化物半導体膜１
６７ｂへ混入して、不純物による準位が形成されることを抑制するためのバリア膜として
も機能する。
以上のことから、本実施の形態に示すトランジスタは、しきい値電圧などの電気特性の
ばらつきが低減されたトランジスタである。
図１５と異なる構造のトランジスタを図１６に示す。
図１６（Ａ）乃至図１６（Ｃ）に、半導体装置が有するトランジスタ１９３の上面図及
び断面図を示す。図１６（Ａ）はトランジスタ１９３の上面図であり、図１６（Ｂ）は、
図１６（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図１６（Ｃ）は、図１６（Ａ）の
一点鎖線Ｘ３−Ｘ４間の断面図である。
図１６に示すトランジスタ１９３のように、酸化物半導体膜１６６が、絶縁膜１６４と
接する酸化物半導体膜１６７ｂと、酸化物半導体膜１６７ｂ及び絶縁膜１６８と接する酸
化物半導体膜１６７ｃとの積層構造であってもよい。その他の構成は、トランジスタ１９
０と同様であり、同様の効果を奏する。
＜半導体装置の作製方法１＞
次に、図１２に示すトランジスタ１９０及びトランジスタ１９４の作製方法について、
図１８乃至図２０を用いて説明する。
図１８（Ａ）に示すように、基板１６２上に導電膜２２１を形成し、及び導電膜２２１
上に絶縁膜１６４を形成する。
導電膜２２１は、実施の形態１に示す導電膜２０１の形成方法を適宜用いて形成するこ
とができる。
絶縁膜１６４は、実施の形態１に示す絶縁膜１０４の形成方法を適宜用いることができ
る。
次に、図１８（Ｂ）に示すように、絶縁膜１６４上に酸化物半導体膜１６６及び酸化物
半導体膜２２６を形成する。次に、絶縁膜１６４、酸化物半導体膜１６６及び酸化物半導
体膜２２６上に、絶縁膜１６８を形成する。酸化物半導体膜１６６及び酸化物半導体膜２
２６並びに絶縁膜１６８はそれぞれ、実施の形態１に示す酸化物半導体膜１０６及び絶縁
膜１０８の形成方法を適宜用いて形成することができる。
次に、図１９（Ａ）に示すように、絶縁膜１６８上にリソグラフィ工程によりマスクを
形成した後、絶縁膜１６８の一部をエッチングして、酸化物半導体膜１６６の一部を露出
する開口部１８０ａ及び開口部１８０ｂ、並びに酸化物半導体膜２２６の一部を露出する
開口部２４０ａ及び開口部２４０ｂを形成する。
次に、図１９（Ｂ）に示すように、酸化物半導体膜１６６、酸化物半導体膜２２６及び
絶縁膜１６８上に導電膜１６９を形成する。
導電膜１６９は、実施の形態１に示す導電膜２０１の形成方法を適宜用いて形成するこ
とができる。
次に、図１９（Ｃ）に示すように、導電膜１６９上に、リソグラフィ工程によりマスク
１１１を形成した後、エッチング溶液又は／及びエッチングガス１６７に導電膜１６９を
曝して、導電膜１７０、導電膜１７２及び導電膜１７４、並びに導電膜２３０、導電膜２
３２及び導電膜２３４を形成する。
導電膜１６９をエッチングする方法は、ウエットエッチング法又は／及びドライエッチ
ング法を適宜用いることができる。
なお、導電膜１７０、導電膜１７２及び導電膜１７４、並びに導電膜２３０、導電膜２
３２及び導電膜２３４は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェ
ット法等で形成してもよい。
次に、図２０（Ａ）に示すように、マスク１１１を残したまま、酸化物半導体膜１６６
及び酸化物半導体膜２２６に不純物元素１７７として希ガスを添加する。この結果、酸化
物半導体膜においてマスク１１１に覆われていない領域に不純物元素が添加される。なお
、不純物元素１７７の添加により、酸化物半導体膜には酸素欠損が形成される。
不純物元素１７７の添加方法としては、実施の形態１に示す不純物元素１１７の添加方
法を適宜用いることができる。
ここで、酸化物半導体膜１６６に不純物元素１７７を添加した際の、膜厚方向における
不純物元素が添加された領域の概念図を図２１に示す。なお、ここでは、代表例として、
トランジスタ１９０に含まれる酸化物半導体膜１６６近傍の拡大図を用いて説明する。
図２１（Ａ）に示すように、不純物元素１７７の添加領域は、絶縁膜１６４、酸化物半
導体膜１６６及び絶縁膜１６８に形成される場合がある。なお、酸化物半導体膜１６６が
露出する領域の深さ方向において、添加領域の端部１９５は、絶縁膜１６４中に位置する
。
又は、図２１（Ｂ）に示すように、不純物元素１７７の添加領域は、酸化物半導体膜１
６６及び絶縁膜１６８に形成される場合がある。なお、酸化物半導体膜１６６が露出する
領域の深さ方向において、添加領域の端部１９６は、絶縁膜１６４及び酸化物半導体膜１
６６の界面に位置する。
又は、図２１（Ｃ）に示すように、不純物元素１７７の添加領域は、酸化物半導体膜１
６６及び絶縁膜１６８に形成される場合がある。なお、酸化物半導体膜１６６が露出する
領域の深さ方向において、添加領域の端部１９７は、酸化物半導体膜１６６中に位置する
。
こののち、図２０（Ｂ）に示すように、マスク１１１を取り除く。
なお、ここでは、マスク１１１を用いて、酸化物半導体膜１６６及び酸化物半導体膜２
２６に不純物元素１７７を添加したが、マスク１１１を除去した後、導電膜１７０、導電
膜１７２及び導電膜１７４、並びに導電膜２３０、導電膜２３２及び導電膜２３４をマス
クとして酸化物半導体膜１６６及び酸化物半導体膜２２６に不純物元素１７７を添加して
もよい。
また、導電膜１６９の形成工程、導電膜１６９のエッチング工程、又はのちの絶縁膜１
７６の形成工程において、酸化物半導体膜１６６及び酸化物半導体膜２２６にダメージが
入り、酸素欠損が形成される場合は、不純物元素１７７の添加を行わなくてもよい。
次に、図２０（Ｃ）に示すように、酸化物半導体膜１６６、絶縁膜１６８、導電膜１７
０、導電膜１７２、導電膜１７４、酸化物半導体膜２２６、導電膜２３０、導電膜２３２
及び導電膜２３４上に、絶縁膜１７６を形成し、絶縁膜１７６上に絶縁膜１７８を形成し
てもよい。
絶縁膜１７６の形成方法としては、スパッタリング法、ＣＶＤ法、真空蒸着法、パルス
レーザー堆積（ＰＬＤ）法等がある。なお、シラン及びアンモニア、又はシラン及び窒素
を原料ガスに用いたプラズマＣＶＤ法により、水素を含む窒化シリコン膜を形成すること
ができる。また、プラズマＣＶＤ法を用いることで、酸化物半導体膜１６６にダメージを
与えることが可能であり、酸化物半導体膜１６６に酸素欠損を形成することができる。
絶縁膜１７６には水素が含まれているため、酸化物半導体膜１６６及び酸化物半導体膜
２２６において、不純物元素が添加された領域と絶縁膜１７６とが接することで、絶縁膜
１７６に含まれる水素が酸化物半導体膜であって、且つ不純物元素が添加された領域に移
動する。不純物元素が添加された領域には酸素欠損が含まれるため、酸化物半導体膜１６
６及び酸化物半導体膜２２６に低抵抗領域を形成することができる。具体的には、図１３
に示す領域１６６ｂ及び領域１６６ｃを形成することができる。なお、領域１６６ｃは、
絶縁膜１６８を介して酸化物半導体膜１６６及び酸化物半導体膜２２６に添加されるため
、領域１６６ｂと比較して不純物元素の濃度が低い。
なお、加熱しながら絶縁膜１７６を形成することで、酸化物半導体膜に含まれる水素は
拡散する。しかしながら、酸素欠損に水素が移動すると、該水素はエネルギー的に安定と
なり、酸素欠損から水素は脱離しにくくなる。また、酸素欠損と水素の相互作用により、
キャリアである電子が生成される。これらのため、加熱しながら絶縁膜１７６を形成する
ことで、導電率の変動の少ない低抵抗領域を形成することができる。
こののち、加熱処理を行い、不純物元素１７７が添加された領域の導電性をさらに高め
てもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、又は２５０℃
以上４５０℃以下、又は３００℃以上４５０℃以下とする。この結果、低抵抗領域の導電
性を高めることが可能であると共に、低抵抗領域の導電率の変動を低減することができる
。
絶縁膜１７８は、絶縁膜１６４及び絶縁膜１６８の形成方法を適宜用いて形成すること
ができる。
なお、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
２８０℃以下、又は２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処
理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、又は１００Ｐａ以上２００Ｐａ以
下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、又
は０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、
加熱処理により酸素を放出することが可能な酸化シリコン膜又は酸化窒化シリコン膜を絶
縁膜１７８として形成することができる。
以上の工程により、トランジスタを作製することができる。
＜半導体装置の作製方法２＞
図１４に示すトランジスタ１９１の作製方法を説明する。なお、ここでは、トランジス
タ１９１の導電膜１７０、導電膜１７２及び導電膜１７４に含まれる導電膜１７０ｃ、導
電膜１７２ｃ及び導電膜１７４ｃの形成工程と、酸化物半導体膜１６６に不純物元素１７
７を添加する工程について説明する。
図１８及び図１９（Ａ）乃至図１９（Ｃ）の工程を経て、基板１６２上に絶縁膜１６４
、酸化物半導体膜１６６、絶縁膜１６８、導電膜１７０、導電膜１７２、導電膜１７４及
びマスク１１１を形成する。
次に、図２０（Ａ）に示すように、酸化物半導体膜１６６に不純物元素１７７を添加す
る。
次に、マスク１１１を除去する。
次に、導電膜１７０、導電膜１７２、導電膜１７４のそれぞれに含まれる導電膜１７０
ｂ、導電膜１７２ｂ、導電膜１７４ｂを還元性雰囲気で発生させたプラズマに曝し、導電
膜１７０ｂ、導電膜１７２ｂ及び導電膜１７４ｂの表面の酸化物を還元する。次に、２０
０℃以上４００℃以下で加熱しながら、導電膜１７０ｂ、導電膜１７２ｂ及び導電膜１７
４ｂをシランに曝す。次に、導電膜１７０ｂ、導電膜１７２ｂ及び導電膜１７４ｂを、ア
ンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜１７
０ｃ、導電膜１７２ｃ及び導電膜１７４ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を
形成することができる。
なお、アンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝す際におい
て、酸化物半導体膜１６６がアンモニア又は窒素等の窒素を含む雰囲気で発生させたプラ
ズマに曝されるため、酸化物半導体膜１６６に窒素又は／及び水素を添加することが可能
である。
なお、酸化物半導体膜１６６に不純物元素１７７を添加する前に、マスク１１１を除去
し、導電膜１７０、導電膜１７２及び導電膜１７４に含まれる導電膜１７０ｃ、導電膜１
７２ｃ及び導電膜１７４ｃを形成してもよい。
こののち、図２０（Ｃ）の工程を経てトランジスタ１９１を作製することができる。
＜半導体装置の作製方法３＞
図１２に示すトランジスタ１９０の別の作製方法を説明する。なお、ここでは、不純物
元素の添加工程と、絶縁膜１７６の作製工程について図２２を用いて説明する。
図１８及び図１９（Ａ）乃至図１９（Ｃ）の工程を経て、基板１６２上に絶縁膜１６４
、酸化物半導体膜１６６、絶縁膜１６８、導電膜１７０、導電膜１７２、導電膜１７４及
びマスク１１１を形成する。こののち、図２２（Ａ）に示すように、マスク１１１を除去
する。
次に、図２２（Ｂ）に示すように、酸化物半導体膜１６６、絶縁膜１６８、導電膜１７
０、導電膜１７２及び導電膜１７４上に、絶縁膜１７６を形成した後、導電膜１７０、導
電膜１７２及び導電膜１７４をマスクとして、絶縁膜１７６を介して酸化物半導体膜１６
６に不純物元素１７７を添加する。
次に、図２２（Ｃ）に示すように、絶縁膜１７８を形成してもよい。以上の工程により
、トランジスタ１９０を作製することができる。
本実施の形態に示すトランジスタは、ソース電極及びドレイン電極として機能する導電
膜と、ゲート電極として機能する導電膜とが重ならないため、寄生容量を低減することが
可能であり、オン電流が大きい。また、本実施の形態に示すトランジスタは、安定して低
抵抗領域を形成することが可能なため、従来と比べ、オン電流は増大し、トランジスタの
電気特性のバラツキが低減する。
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法など
と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図２３乃至図３
５を用いて説明する。なお、本実施の形態は、実施の形態１と比較して、ゲート電極とし
て機能する導電膜と、ソース電極として機能する導電膜及びドレイン電極として機能する
導電膜との形成方法が異なる。また、トランジスタに含まれる低抵抗領域の作製方法とし
て、実施の形態２に示す方法を用いる。
＜半導体装置の構成１＞
図２３に、半導体装置に含まれるトランジスタの一例として、トップゲート構造のトラ
ンジスタを示す。
図２８に駆動回路に設けられるトランジスタ３９４及び画素部に設けられるトランジス
タ３９０の上面図を示し、図２３にトランジスタ３９４及びトランジスタ３９０の断面図
を示す。図２８（Ａ）はトランジスタ３９４の上面図であり、図２８（Ｂ）はトランジス
タ３９０の上面図である。図２３（Ａ）は、図２８（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面
図、及び図２８（Ｂ）の一点鎖線Ｘ３−Ｘ４間の断面図である。図２３（Ｂ）は、図２８
（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図、及び図２８（Ｂ）の一点鎖線Ｙ３−Ｙ４間の断
面図である。また、図２３（Ａ）は、トランジスタ３９０のチャネル長方向の断面図であ
る。また、図２３（Ｂ）は、トランジスタ３９０のチャネル幅方向の断面図である。
図２３に示すトランジスタ３９０は、基板３６２上に形成された絶縁膜３６４上の酸化
物半導体膜３６６と、酸化物半導体膜３６６に接する導電膜３６８、導電膜３７０及び絶
縁膜３７２と、絶縁膜３７２を介して酸化物半導体膜３６６と重なる導電膜３７４とを有
する。なお、トランジスタ３９０上に絶縁膜３７６が設けられている。
図２３に示すトランジスタ３９４は、基板３６２上に形成された絶縁膜３６４上の酸化
物半導体膜２６６と、酸化物半導体膜２６６に接する導電膜２６８、導電膜２７０及び絶
縁膜２７２と、絶縁膜２７２を介して酸化物半導体膜２６６と重なる導電膜２７４とを有
する。
トランジスタ３９４は、絶縁膜３６４を介して酸化物半導体膜２６６と重なる導電膜２
６１を有することを特徴とする。すなわち、導電膜２６１は、ゲート電極として機能する
。また、トランジスタ３９４は、デュアルゲート構造のトランジスタである。その他の構
成は、トランジスタ３９０と同様であり、同様の効果を奏する。
導電膜２７４及び導電膜２６１が接続されず、それぞれ異なる電位が印加されることで
、トランジスタ３９４のしきい値電圧を制御することができる。又は、図２３（Ｂ）に示
すように、導電膜２７４及び導電膜２６１が接続され、同じ電位が印加されることで、初
期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制、及び異なるドレイン電圧に
おけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜２６
６においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移
動量が増加する。この結果、トランジスタ３９４のオン電流が大きくなる共に、電界効果
移動度が高くなる。トランジスタのチャネル長を２．５μｍ未満、又は１．４５μｍ以上
２．２μｍ以下とすることで、オン電流がさらに増大するとともに、電界効果移動度を高
めることができる。
本実施の形態に示す表示装置において、駆動回路部と画素部において、トランジスタの
構造が異なる。駆動回路部に含まれるトランジスタは、デュアルゲート構造である。即ち
、画素部と比較して、電界効果移動度の高いトランジスタを駆動回路部に有する。
また、表示装置において、駆動回路部と画素部に含まれるトランジスタのチャネル長が
異なってもよい。
代表的には、駆動回路部に含まれるトランジスタ３９４のチャネル長を２．５μｍ未満
、又は１．４５μｍ以上２．２μｍ以下とすることができる。一方、画素部に含まれるト
ランジスタ３９０のチャネル長を２．５μｍ以上、又は２．５μｍ以上２０μｍ以下とす
ることができる。
駆動回路部に含まれるトランジスタ３９４のチャネル長を、２．５μｍ未満、好ましく
は１．４５μｍ以上２．２μｍ以下とすることで、画素部に含まれるトランジスタ３９０
と比較して、電界効果移動度を高めることが可能であり、オン電流を増大させることがで
きる。この結果、高速動作が可能な駆動回路部を作製することができる。また、画素部に
含まれるトランジスタのオン電流を増大させることが可能であるため、画素部の表示むら
を抑えることができる。
駆動回路部に含まれるトランジスタの電界効果移動度が高いことで、入力端子数を削減
することができる。
酸化物半導体膜３６６において、導電膜３６８、導電膜３７０及び導電膜３７４と重な
らない領域には、酸素欠損を形成する元素を有する。また、酸化物半導体膜２６６におい
て、導電膜２６８、導電膜２７０及び導電膜２７４と重ならない領域には、酸素欠損を形
成する元素を有する．以下、酸素欠損を形成する元素を、不純物元素として説明する。不
純物元素の代表例としては、水素、希ガス元素等がある。希ガス元素の代表例としては、
ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。さらに、不純物元素とし
てホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素等が酸化物半導体
膜３６６及び酸化物半導体膜２６６に含まれてもよい。
また、絶縁膜３７６は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜３
７６が酸化物半導体膜３６６及び酸化物半導体膜２６６に接することで、絶縁膜３７６に
含まれる水素が酸化物半導体膜３６６及び酸化物半導体膜２６６に拡散する。この結果、
酸化物半導体膜３６６及び酸化物半導体膜２６６であって、絶縁膜３７６と接する領域に
おいては、水素が多く含まれる。
不純物元素として、希ガス元素が酸化物半導体膜に添加されると、酸化物半導体膜中の
金属元素及び酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる
酸素欠損と水素の相互作用により、酸化物半導体膜は導電率が高くなる。具体的には、酸
化物半導体膜に含まれる酸素欠損に水素が入ることで、キャリアである電子が生成される
。この結果、導電率が高くなる。
ここで、酸化物半導体膜３６６近傍の拡大図を図２４に示す。なお、代表例として、ト
ランジスタ３９０に含まれる酸化物半導体膜３６６近傍の拡大図を用いて説明する。図２
４に示すように、酸化物半導体膜３６６は、導電膜３６８又は導電膜３７０と接する領域
３６６ａと、絶縁膜３７６と接する領域３６６ｂと、絶縁膜３７２と接する領域３６６ｄ
とを有する。なお、導電膜３７４の側面がテーパ形状を有する場合、導電膜３７４のテー
パ部と重なる領域３６６ｃを有してもよい。
領域３６６ａは、ソース領域及びドレイン領域として機能する。導電膜３６８及び導電
膜３７０と接する領域３６６ａは、実施の形態１に示す領域１０６ａと同様に、導電性が
高まり、ソース領域及びドレイン領域として機能する。
領域３６６ｂは、低抵抗領域として機能する。領域３６６ｂには不純物元素として少な
くとも希ガス及び水素が含まれる。なお、導電膜３７４の側面がテーパ形状を有する場合
、不純物元素は導電膜３７４のテーパ部を通過して領域３６６ｃに添加されるため、領域
３６６ｃは、領域３６６ｂと比較して不純物元素の一例である希ガス元素の濃度が低いが
、不純物元素が含まれる。領域３６６ｃを有することで、トランジスタのソース−ドレイ
ン耐圧を高めることができる。
酸化物半導体膜３６６がスパッタリング法で形成される場合、領域３６６ａ乃至領域３
６６ｄはそれぞれ希ガス元素を含み、且つ領域３６６ａ及び領域３６６ｄと比較して、領
域３６６ｂ及び領域３６６ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜３
６６がスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるた
め、酸化物半導体膜３６６に希ガスが含まれること、並びに領域３６６ｂ及び領域３６６
ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である
。なお、領域３６６ｂ及び領域３６６ｃにおいて、領域３６６ａ及び領域３６６ｄと異な
る希ガス元素が添加されていてもよい。
また、領域３６６ｂは絶縁膜３７６と接するため、領域３６６ａ及び領域３６６ｄと比
較して、領域３６６ｂの方が水素の濃度が高い。また、領域３６６ｂから領域３６６ｃに
水素が拡散する場合、領域３６６ｃは、領域３６６ａ及び領域３６６ｄと比較して水素濃
度が高い。但し、領域３６６ｃより領域３６６ｂの方が、水素濃度が高い。
領域３６６ｂ及び領域３６６ｃにおいて、二次イオン質量分析法により得られる水素の
濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２０ａｔｏｍｓ／ｃｍ３以上、
又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域３６６ａ及び
領域３６６ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍ
ｓ／ｃｍ３以下、１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ
３以下、１×１０１８ａｔｏｍｓ／ｃｍ３以下、５×１０１７ａｔｏｍｓ／ｃｍ３以下、
又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リ
ン、又は塩素が酸化物半導体膜３６６に添加される場合、領域３６６ｂ及び領域３６６ｃ
にのみ不純物元素を有する。このため、領域３６６ａ及び領域３６６ｄと比較して、領域
３６６ｂ及び領域３６６ｃの方が不純物元素の濃度が高い。なお、領域３６６ｂ及び領域
３６６ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、１×１０
１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａ
ｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍ
ｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
領域３６６ｄと比較して、領域３６６ｂ及び領域３６６ｃは、水素濃度が高く、且つ希
ガス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域とし
て機能する。代表的には、領域３６６ｂ及び領域３６６ｃの抵抗率として、１×１０−３
Ωｃｍ以上１×１０４Ωｃｍ未満、又は１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満
とすることができる。
なお、領域３６６ｂ及び領域３６６ｃにおいて、水素の量は酸素欠損の量と同じ又は少
ないと、水素が酸素欠損に捕獲されやすく、チャネルである領域３６６ｄに拡散しにくい
。この結果、ノーマリーオフ特性のトランジスタを作製することができる。
領域３６６ｄは、チャネルとして機能する。
また、導電膜３６８、導電膜３７０及び導電膜３７４をマスクとして酸化物半導体膜３
６６に不純物元素を添加した後、導電膜３６８、導電膜３７０及び導電膜３７４それぞれ
の上面形状における面積を縮小してもよい。これは、導電膜３６８、導電膜３７０及び導
電膜３７４の形成工程において、導電膜３６８、導電膜３７０及び導電膜３７４上のマス
クに対してスリミング処理を行い、より微細な構造のマスクとする。次に、該マスクを用
いて導電膜３６８、導電膜３７０及び導電膜３７４をエッチングすることで、図２４（Ｂ
）に示す導電膜３６８ｄ、導電膜３７０ｄ、導電膜３７４ｄを形成することができる。ス
リミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用するこ
とができる。
この結果、酸化物半導体膜３６６において、領域３６６ｃ及びチャンネルである領域３
６６ｄの間に、オフセット領域３６６ｅが形成される。なお、チャネル長方向におけるオ
フセット領域３６６ｅの長さは、０．１μｍ未満とすることで、トランジスタのオン電流
の低下を抑制することが可能である。
絶縁膜３７２及び絶縁膜２７２はゲート絶縁膜として機能する。
導電膜３６８及び導電膜３７０、並びに導電膜２６８及び導電膜２７０は、ソース電極
及びドレイン電極として機能する。
導電膜３７４及び導電膜２７４は、ゲート電極として機能する。
本実施の形態に示すトランジスタ３９０及びトランジスタ３９４は、チャネルとして機
能する領域３６６ｄと、ソース領域及びドレイン領域として機能する領域３６６ａとの間
に、低抵抗領域として機能する領域３６６ｂ及び／又は領域３６６ｃを有する。チャネル
とソース領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ
３９０及びトランジスタ３９４は、オン電流が大きく、電界効果移動度が高い。
また、トランジスタ３９０において、導電膜３７４と、導電膜３６８及び導電膜３７０
とが重ならず、導電膜３７４と、導電膜３６８及び導電膜３７０との間の寄生容量を低減
することが可能である。また、トランジスタ３９４において導電膜２７４と、導電膜２６
８及び導電膜２７０とが重ならず、導電膜２７４と、導電膜２６８及び導電膜２７０との
間の寄生容量を低減することが可能である。この結果、基板３６２として大面積基板を用
いた場合、導電膜３６８、導電膜３７０及び導電膜３７４、並びに導電膜２６８及び導電
膜２７０及び導電膜２７４における信号遅延を低減することが可能である。
また、トランジスタ３９０において、導電膜３６８、導電膜３７０及び導電膜３７４を
マスクとして、希ガス元素を酸化物半導体膜３６６に添加することで、酸素欠損を有する
領域が形成される。また、トランジスタ３９４において、導電膜２６８、導電膜２７０及
び導電膜２７４をマスクとして、不純物元素が酸化物半導体膜２６６に添加することで、
酸素欠損を有する領域が形成される。さらに、酸素欠損を有する領域が、水素を含む絶縁
膜３７６と接するため、絶縁膜３７６に含まれる水素が酸素欠損を有する領域に拡散する
ことで、低抵抗領域が形成される。すなわち、セルフアラインで低抵抗領域を形成するこ
とができる。
また、本実施の形態に示すトランジスタ３９０及びトランジスタ３９４は、領域３６６
ｂに、希ガスを添加することで、酸素欠損を形成するとともに、水素を添加している。こ
のため、領域３６６ｂにおける導電率を高めることが可能であるとともに、トランジスタ
ごとの領域３６６ｂの導電率のばらつきを低減することが可能である。すなわち、領域３
６６ｂに希ガス及び水素を添加することで、領域３６６ｂの導電率の制御が可能である。
以下に、図２３に示す構成の詳細について説明する。
基板３６２としては、実施の形態１に示す基板１０２を適宜用いることができる。
絶縁膜３６４としては、実施の形態１に示す絶縁膜１０４に示す材料を適宜用いること
ができる。
酸化物半導体膜３６６及び酸化物半導体膜２６６としては、実施の形態１に示す酸化物
半導体膜１０６に示す材料及び構造を適宜用いることができる。
絶縁膜３７２及び絶縁膜２７２としては、実施の形態１に示す絶縁膜１０８に示す材料
を適宜用いることができる。
導電膜３６８、導電膜３７０及び導電膜３７４、並びに導電膜２６１、導電膜２６８、
導電膜２７０及び導電膜２７４としては、実施の形態１に示す導電膜１１０、導電膜１１
２及び導電膜１１４に示す材料を適宜用いることができる。
絶縁膜３７６としては、水素を含む膜であり、代表的には窒化物絶縁膜がある。窒化物
絶縁膜としては、窒化シリコン、窒化アルミニウム等を用いて形成することができる。
＜半導体装置の構成２＞
次に、半導体装置の別の構成について、図２５を用いて説明する。ここでは、画素部に
設けられたトランジスタ３９０の変形例としてトランジスタ３９１を用いて説明するが、
駆動回路部のトランジスタ３９４にトランジスタ３９１の絶縁膜３６４の構成、又は導電
膜３６８、導電膜３７０及び導電膜３７４の構造を適宜適用することができる。
図２５（Ａ）乃至図２５（Ｃ）に、半導体装置が有するトランジスタ３９１の上面図及
び断面図を示す。図２５（Ａ）はトランジスタ３９１の上面図であり、図２５（Ｂ）は、
図２５（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図２５（Ｃ）は、図２５（Ａ）の
一点鎖線Ｘ３−Ｘ４間の断面図である。
図２５に示すトランジスタ３９１は、導電膜３６８、導電膜３７０及び導電膜３７４が
、３層構造であることを特徴とする。また、絶縁膜３６４が、窒化物絶縁膜３６４ａ及び
酸化物絶縁膜３６４ｂの積層構造であることを特徴とする。その他の構成は、トランジス
タ３９０と同様であり、同様の効果を奏する。
はじめに、導電膜３６８、導電膜３７０及び導電膜３７４について説明する。
導電膜３６８は、導電膜３６８ａと、導電膜３６８ｂと、導電膜３６８ｃとが順に積層
しており、且つ導電膜３６８ａ及び導電膜３６８ｃは導電膜３６８ｂの表面を覆っている
。すなわち、導電膜３６８ａ及び導電膜３６８ｃは、導電膜３６８ｂの保護膜として機能
する。
導電膜３６８と同様に、導電膜３７０は、導電膜３７０ａと、導電膜３７０ｂと、導電
膜３７０ｃとが順に積層しており、且つ導電膜３７０ａ及び導電膜３７０ｃは導電膜３７
０ｂの表面を覆っている。
導電膜３７４は、導電膜３７４ａと、導電膜３７４ｂとが順に積層している。
導電膜３６８ａ、導電膜３７０ａ及び導電膜３７４ａとしては、実施の形態１に示す導
電膜１１０ａ、導電膜１１２ａ及び導電膜１１４ａと同様に、導電膜３６８ｂ、導電膜３
７０ｂ、導電膜３７４ｂに含まれる金属元素が、酸化物半導体膜３６６に拡散するのを防
ぐ材料を適宜用いることができる。
導電膜３６８ｂ、導電膜３７０ｂ及び導電膜３７４ｂとしては、実施の形態１に示す導
電膜１１０ｂ、導電膜１１２ｂ及び導電膜１１４ｂと同様に、低抵抗材料を適宜用いるこ
とができる。
導電膜３６８ｃ及び導電膜３７０ｃとしては、実施の形態１に示す導電膜１１０ｃ、導
電膜１１２ｃ及び導電膜１１４ｃと同様に、導電膜３６８ｂ及び導電膜３７０ｂに含まれ
る金属元素が不動態化された膜を用いて形成することが可能である。この結果、導電膜３
６８ｂ及び導電膜３７０ｂに含まれる金属元素が、絶縁膜３７６の形成工程において酸化
物半導体膜３６６に移動することを防ぐことができる。
次に、窒化物絶縁膜３６４ａ及び酸化物絶縁膜３６４ｂが積層された絶縁膜３６４につ
いて説明する。
窒化物絶縁膜３６４ａ及び酸化物絶縁膜３６４ｂとしてはそれぞれ、実施の形態１に示
す窒化物絶縁膜１０４ａ及び酸化物絶縁膜１０４ｂに示す材料を適宜用いることができる
。
＜半導体装置の構成３＞
次に、半導体装置の別の構成について図２６及び図２７を用いて説明する。ここでは、
画素部に設けられたトランジスタ３９０の変形例としてトランジスタ３９２及びトランジ
スタ３９３を用いて説明するが、駆動回路部のトランジスタ３９４に、トランジスタ３９
２に含まれる酸化物半導体膜３６６の構成、又はトランジスタ３９３に含まれる酸化物半
導体膜３６６の構成を適宜適用することができる。
図２６（Ａ）乃至図２６（Ｃ）に、半導体装置が有するトランジスタ３９２の上面図及
び断面図を示す。図２６（Ａ）はトランジスタ３９２の上面図であり、図２６（Ｂ）は、
図２６（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図２６（Ｃ）は、図２６（Ａ）の
一点鎖線Ｘ３−Ｘ４間の断面図である。
図２６に示すトランジスタ３９２は、酸化物半導体膜３６６が多層構造であることを特
徴とする。具体的には、酸化物半導体膜３６６は、絶縁膜３６４と接する酸化物半導体膜
３６７ａと、酸化物半導体膜３６７ａに接する酸化物半導体膜３６７ｂと、酸化物半導体
膜３６７ｂ、導電膜３６８、導電膜３７０、絶縁膜３７２及び絶縁膜３７６と接する酸化
物半導体膜３６７ｃとを有する。その他の構成は、トランジスタ３９０と同様であり、同
様の効果を奏する。
酸化物半導体膜３６７ａ、酸化物半導体膜３６７ｂ及び酸化物半導体膜３６７ｃはそれ
ぞれ、実施の形態１に示す酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ及び酸化物
半導体膜１０７ｃに示す材料及び結晶構造を適宜用いることができる。
酸化物半導体膜３６７ｂと比較して酸素欠損の生じにくい酸化物半導体膜３６７ａ及び
酸化物半導体膜３６７ｃをそれぞれ酸化物半導体膜３６７ｂの上面及び下面に接して設け
ることで、酸化物半導体膜３６７ｂにおける酸素欠損を低減することができる。また、酸
化物半導体膜３６７ｂは、酸化物半導体膜３６７ｂを構成する金属元素の一以上を有する
酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃと接するため、酸化物半導体膜３６
７ａと酸化物半導体膜３６７ｂとの界面、酸化物半導体膜３６７ｂと酸化物半導体膜３６
７ｃとの界面における界面準位密度が極めて低い。このため、酸化物半導体膜３６７ｂに
含まれる酸素欠損を低減することが可能である。
また、酸化物半導体膜３６７ａを設けることにより、トランジスタのしきい値電圧など
の電気特性のばらつきを低減することができる。
また、酸化物半導体膜３６７ｂを構成する金属元素を一種以上含む酸化物半導体膜３６
７ｃが酸化物半導体膜３６７ｂに接して設けられるため、酸化物半導体膜３６７ｂと酸化
物半導体膜３６７ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効
果移動度を高くすることができる。
また、酸化物半導体膜３６７ａ及び酸化物半導体膜３６７ｃは、絶縁膜３６４及び絶縁
膜３７２の構成元素が酸化物半導体膜３６７ｂへ混入して、不純物による準位が形成され
ることを抑制するためのバリア膜としても機能する。
以上のことから、本実施の形態に示すトランジスタは、しきい値電圧などの電気特性の
ばらつきが低減されたトランジスタである。
図２６と異なる構造のトランジスタを図２７に示す。
図２７（Ａ）乃至図２７（Ｃ）に、半導体装置が有するトランジスタ３９３の上面図及
び断面図を示す。図２７（Ａ）はトランジスタ３９３の上面図であり、図２７（Ｂ）は、
図２７（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図２７（Ｃ）は、図２７（Ａ）の
一点鎖線Ｘ３−Ｘ４間の断面図である。なお、図２７（Ａ）では、明瞭化のため、基板３
６２、絶縁膜３６４、絶縁膜３７２、絶縁膜３７６などを省略している。また、図２７（
Ｂ）は、トランジスタ３９３のチャネル幅方向の断面図である。また、図２７（Ｃ）は、
トランジスタ３９３のチャネル長方向の断面図である。
図２７に示すトランジスタ３９３のように、酸化物半導体膜３６６が、絶縁膜３６４と
接する酸化物半導体膜３６７ｂと、酸化物半導体膜３６７ｂ及び絶縁膜３７２と接する酸
化物半導体膜３６７ｃの積層構造であってもよい。
＜半導体装置の構成４＞
次に、半導体装置の別の構成について図３６を用いて説明する。ここでは、実施の形態
１に示す方法を用いて低抵抗領域が形成されたトランジスタについて説明する。
図３６に示すトランジスタ３５０は、基板３６２上に形成された絶縁膜３６４上の酸化
物半導体膜３０６と、酸化物半導体膜３０６に接する導電膜３６８、導電膜３７０及び絶
縁膜３１２と、絶縁膜３１２を介して酸化物半導体膜３０６と重なる導電膜３７４とを有
する。なお、トランジスタ３５０上に絶縁膜３７６が設けられている。
図３６に示すトランジスタ３５４は、基板３６２上に形成された導電膜２６１と、導電
膜２６１上の絶縁膜３６４と、絶縁膜３６４上の酸化物半導体膜２０６と、酸化物半導体
膜２０６に接する導電膜２６８、導電膜２７０及び絶縁膜３１２と、絶縁膜３１２を介し
て酸化物半導体膜２０６と重なる導電膜２７４とを有する。
トランジスタ３５４は、絶縁膜３６４を介して酸化物半導体膜２０６と重なる導電膜２
６１を有することを特徴とする。すなわち、導電膜２６１は、ゲート電極として機能する
。また、トランジスタ３５４は、デュアルゲート構造のトランジスタである。その他の構
成は、トランジスタ３５０と同様であり、同様の効果を奏する。
トランジスタ３５０及びトランジスタ３５４において、絶縁膜３１２はゲート絶縁膜と
して機能する。また、酸化物半導体膜３０６及び酸化物半導体膜２０６並びにそれらに含
まれる低抵抗領域はそれぞれ、実施の形態１に示す酸化物半導体膜３０６及び酸化物半導
体膜２０６並びにそれらに含まれる低抵抗領域と同様に形成することができる。
＜半導体装置の構成５＞
次に、半導体装置の別の構成について、図５３を用いて説明する。
図５３（Ａ）に、半導体装置が有するトランジスタ３９０ａの断面図を示す。また、図
５３（Ｂ）に酸化物半導体膜３６６に不純物元素が添加された場合の、膜厚方向における
概念図を示す。なお、図５３（Ａ）に示すトランジスタ３９０ａの上面図及びチャネル幅
方向の断面図については、それぞれ図２８（Ｂ）に示す上面図、及び図２３（Ａ）に示す
断面図と同様であるため、ここでの説明は省略する。
図５３（Ａ）に示すトランジスタ３９０ａは、図２３（Ａ）に示すトランジスタ３９０
の変形例であり、トランジスタ３９０が有する導電膜３７４の構造と相違する。また、図
５３（Ａ）に示すトランジスタ３９０ａは、トランジスタ３９０が有する絶縁膜３７２及
び絶縁膜３７６の断面形状と相違する。図５３（Ａ）に示すトランジスタ３９０ａにおい
ては、導電膜３７４が、２層の積層構造であり、絶縁膜３７２及び絶縁膜３７６の端部の
形状の一部が曲率を有している。その他の構成は、トランジスタ３９０と同様であり、同
様の効果を奏する。
導電膜３７４は、導電膜３７４ｄと導電膜３７４ｅの積層構造である。導電膜３７４ｄ
としては、例えば窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン等の窒
化金属膜を用いることができる。
導電膜３７４ｅとしては、先に記載の低抵抗な金属材料により形成することができる。
該低抵抗な金属材料としては、例えば、アルミニウム、銅、銀又はタングステンなどがあ
る。
また、導電膜３７４において、導電膜３７４ｅよりも導電膜３７４ｄの側端部が外側に
突出した形状である。このように、導電膜３７４の形状を２層の積層構造とし、下層の導
電膜が突出した形状とすることで帽子の形状に類似した導電膜とすることができる。該帽
子の形状とすることで、不純物元素を添加する際に、下層の導電膜が不純物の通過を抑制
できる場合がある。
また、導電膜３７４の加工方法としては、例えば、ドライエッチング法が挙げられる。
該ドライエッチング法を用いて、導電膜３７４を加工する際に、絶縁膜３７２の側端部の
一部が削られ、該側端部の形状が曲率を有する形状となる場合がある。また、絶縁膜３７
２の側端部の形状が曲率を有する形状となる場合、絶縁膜３７２の上方に形成される絶縁
膜３７６の形状も絶縁膜３７２の影響により、側端部の一部に曲率を有する場合がある。
次に、図５３（Ｂ）を用いて、図５３（Ａ）に示すトランジスタ３９０ａの酸化物半導
体膜３６６に不純物元素が添加された場合の、膜厚方向における概念図について、以下説
明する。
図５３（Ｂ）において、酸化物半導体膜３６６は、領域３６６ｘと領域３６６ｙを有す
る。酸化物半導体膜３６６が例えば、結晶性の酸化物半導体膜の場合、領域３６６ｙは、
領域３６６ｘに比べ結晶性が高い。該結晶性の違いは、不純物元素を添加する際に、領域
３６６ｘにダメージが入ってしまい結晶性が低下するためである。
＜半導体装置の作製方法１＞
次に、図２３に示すトランジスタ３９０及びトランジスタ３９４の作製方法について、
図２９乃至図３１を用いて説明する。
図２９（Ａ）に示すように、基板３６２上に導電膜２６１を形成し、及び導電膜２６１
上に、絶縁膜３６４を形成する。
導電膜２６１は、実施の形態１に示す導電膜２０１の形成方法を適宜用いて形成するこ
とができる。
絶縁膜３６４は、実施の形態１に示す絶縁膜１０４の形成方法を適宜用いて形成するこ
とができる。
次に、図２９（Ｂ）に示すように、絶縁膜３６４上に酸化物半導体膜３６６及び酸化物
半導体膜２６６を形成する。酸化物半導体膜３６６及び酸化物半導体膜２６６は、実施の
形態１に示す酸化物半導体膜１０６の形成方法を適宜用いて形成することができる。
次に、図３０（Ａ）に示すように、絶縁膜３６４、酸化物半導体膜３６６及び酸化物半
導体膜２６６上に、導電膜３６７を形成する。
導電膜３６７は、実施の形態１に示す導電膜２０１の形成方法を適宜用いて形成するこ
とができる。
次に、図３０（Ｂ）に示すように、導電膜３６７上に、リソグラフィ工程によりマスク
を形成した後、エッチング溶液又は／及びエッチングガスに導電膜３６７を曝して、導電
膜３６８及び導電膜３７０、並びに導電膜２６８及び導電膜２７０を形成する。
導電膜３６７をエッチングする方法は、ウエットエッチング法又は／及びドライエッチ
ング法を適宜用いることができる。
なお、導電膜３６８及び導電膜３７０並びに導電膜２６８及び導電膜２７０は、上記形
成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
次に、図３０（Ｃ）に示すように、絶縁膜３６４、酸化物半導体膜３６６、導電膜３６
８、導電膜３７０、酸化物半導体膜２６６、導電膜２６８及び導電膜２７０上に絶縁膜３
７２を形成する。絶縁膜３７２は、実施の形態１に示す絶縁膜１０８の形成方法を適宜用
いて形成することができる。
次に、図３０（Ｄ）に示すように、絶縁膜３７２上に導電膜３７３を形成する。
導電膜３７３は、実施の形態１に示す導電膜２０１の形成方法を適宜用いて形成するこ
とができる。
次に、図３１（Ａ）に示すように、導電膜３７３上に、リソグラフィ工程によりマスク
を形成した後、エッチング溶液又は／及びエッチングガスに導電膜３７３を曝して、絶縁
膜３７２及び導電膜３７４、並びに絶縁膜２７２及び導電膜２７４を形成する。
導電膜３７３をエッチングする方法は、ウエットエッチング法又は／及びドライエッチ
ング法を適宜用いることができる。
なお、導電膜３７４及び導電膜２７４は、上記形成方法の代わりに、電解メッキ法、印
刷法、インクジェット法等で形成してもよい。
次に、図３１（Ｂ）に示すように、マスクを除去した後、酸化物半導体膜３６６及び酸
化物半導体膜２６６に不純物元素３７７として希ガスを添加する。この結果、酸化物半導
体膜３６６において導電膜３６８、導電膜３７０及び導電膜３７４と重ならない領域に不
純物元素が添加される。また、酸化物半導体膜２６６において導電膜２６８、導電膜２７
０及び導電膜２７４と重ならない領域に不純物元素が添加される。なお、不純物元素３７
７の添加により、酸化物半導体膜３６６及び酸化物半導体膜２６６には酸素欠損が形成さ
れる。
不純物元素３７７の添加方法としては、実施の形態１に示す不純物元素１１７の添加方
法を適宜用いることができる。
ここで、酸化物半導体膜３６６に不純物元素３７７を添加した際の、膜厚方向における
不純物元素が添加された領域の概念図を図３２に示す。なお、ここでは、代表例として、
トランジスタ３９０に含まれる酸化物半導体膜３６６近傍の拡大図を用いて説明する。
図３２（Ａ）に示すように、不純物元素３７７の添加領域は、絶縁膜３６４、酸化物半
導体膜３６６及び絶縁膜３７２に形成される場合がある。なお、酸化物半導体膜３６６が
露出する領域の深さ方向において、添加領域の端部３８５は、絶縁膜３６４中に位置する
。
又は、図３２（Ｂ）に示すように、不純物元素３７７の添加領域は、酸化物半導体膜３
６６及び絶縁膜３７２に形成される場合がある。なお、酸化物半導体膜３６６が露出する
領域の深さ方向において、添加領域の端部３８６は、絶縁膜３６４及び酸化物半導体膜３
６６の界面に位置する。
又は、図３２（Ｃ）に示すように、不純物元素３７７の添加領域は、酸化物半導体膜３
６６及び絶縁膜３７２に形成される場合がある。なお、酸化物半導体膜３６６が露出する
領域の深さ方向において、添加領域の端部３８７は、酸化物半導体膜３６６中に位置する
。
なお、ここでは、導電膜３６８、導電膜３７０及び導電膜３７４をマスクとして酸化物
半導体膜３６６に不純物元素３７７を添加したが、導電膜３６８、導電膜３７０及び導電
膜３７４を形成するためのマスクを除去する前に、酸化物半導体膜３６６に不純物元素３
７７を添加してもよい。
次に、図３１（Ｃ）に示すように、酸化物半導体膜３６６、絶縁膜３７２、導電膜３６
８、導電膜３７０及び導電膜３７４、並びに酸化物半導体膜２６６、絶縁膜２７２、導電
膜２６８、導電膜２７０及び導電膜２７４上に、絶縁膜３７６を形成する。
絶縁膜３７６の形成方法としては、実施の形態２に示す絶縁膜１７６の形成方法を適宜
用いて形成することができる。
絶縁膜３７６には水素が含まれているため、酸化物半導体膜３６６及び酸化物半導体膜
２６６において、不純物元素が添加された領域と絶縁膜３７６とが接することで、絶縁膜
３７６に含まれる水素が酸化物半導体膜であって、且つ不純物元素が添加された領域に移
動する。不純物元素が添加された領域には酸素欠損が含まれるため、酸化物半導体膜３６
６及び酸化物半導体膜２６６に低抵抗領域を形成することができる。具体的には、図２４
に示す領域３６６ｂ及び領域３６６ｃを形成することができる。なお、導電膜３７４の側
面がテーパ形状を有する場合、不純物元素は導電膜３７４のテーパ部を通過して領域３６
６ｃに添加されるため、領域３６６ｃは領域３６６ｂと比較して不純物元素の一例である
希ガス元素の濃度が低い。
こののち、加熱処理を行い、不純物元素３７７が添加された領域の導電性をさらに高め
てもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、又は２５０℃
以上４５０℃以下、又は３００℃以上４５０℃以下とする。また、当該加熱処理により、
領域３６６ｂに含まれる水素が領域３６６ｃに拡散する。この結果、領域３６６ｃの導電
性が高まる。
以上の工程により、トランジスタを作製することができる。
＜半導体装置の作製方法２＞
図２５に示すトランジスタ３９１の作製方法を説明する。なお、ここでは、トランジス
タ３９１の導電膜３６８及び導電膜３７０に含まれる導電膜３６８ｃ及び導電膜３７０ｃ
の形成工程と、酸化物半導体膜３６６に不純物元素３７７を添加する工程について説明す
る。
図２９及び図３０（Ａ）乃至図３０（Ｂ）の工程を経て、基板３６２上に絶縁膜３６４
、酸化物半導体膜３６６、導電膜３６８及び導電膜３７０を形成する。
次に、導電膜３６８及び導電膜３７０に含まれる導電膜３６８ｂ及び導電膜３７０ｂを
還元性雰囲気で発生させたプラズマに曝し、導電膜３６８ｂ及び導電膜３７０ｂの表面の
酸化物を還元する。次に、２００℃以上４００℃以下で加熱しながら、導電膜３６８ｂ及
び導電膜３７０ｂをシランに曝す。次に、導電膜３６８ｂ及び導電膜３７０ｂを、アンモ
ニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜３６８ｃ
及び導電膜３７０ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を形成することができる
。
こののち、図３０（Ｃ）、図３０（Ｄ）及び図３１の工程を経てトランジスタ３９１を
作製することができる。
＜半導体装置の作製方法３＞
図２３に示すトランジスタ３９０の別の作製方法を説明する。なお、ここでは、不純物
元素の添加工程と、絶縁膜３７６の作製工程について図３３を用いて説明する。
図２９、図３０及び図３１（Ａ）の工程を経て、基板３６２上に絶縁膜３６４、酸化物
半導体膜３６６、導電膜３６８、導電膜３７０、絶縁膜３７２及び導電膜３７４を形成す
る。
次に、図３３（Ａ）に示すように、酸化物半導体膜３６６、導電膜３６８、導電膜３７
０、絶縁膜３７２及び導電膜３７４上に、絶縁膜３７６を形成した後、図３３（Ｂ）に示
すように、導電膜３６８、導電膜３７０及び導電膜３７４をマスクとして、酸化物半導体
膜３６６に不純物元素３７７を添加する。
以上の工程により、トランジスタ３９０を作製することができる。
＜半導体装置の作製方法４＞
側壁絶縁膜を有するトランジスタの作製方法について、図３４及び図３５を用いて説明
する。
図２９、図３０及び図３１（Ａ）の工程を経て、基板３６２上に絶縁膜３６４、酸化物
半導体膜３６６、導電膜３６８、導電膜３７０、絶縁膜３７２及び導電膜３７４を形成す
る。なお、ここでは絶縁膜３７２は、エッチングされず全面に形成されている。
次に、図３４（Ｂ）に示すように、導電膜３６８、導電膜３７０及び導電膜３７４をマ
スクとして、酸化物半導体膜３６６に不純物元素３７７を添加する。
次に、図３４（Ｃ）に示すように、絶縁膜３７２及び導電膜３７４上に絶縁膜３７５を
形成する。
絶縁膜３７５は、のちに側壁絶縁膜となる膜である。絶縁膜３７５は実施の形態１に示
す絶縁膜１０４の材料及び形成方法を適宜用いることができる。
次に、絶縁膜３７５をＲＩＥ法（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性
イオンエッチング）法などの異方性エッチングにより加工することで、図３４（Ｄ）に示
すように、導電膜３７４の側面に接する側壁絶縁膜３３１ａ及び側壁絶縁膜３３１ｂを自
己整合的に形成することができる。
次に、図３５（Ａ）に示すように、側壁絶縁膜３３１ａ及び側壁絶縁膜３３１ｂをマス
クとして絶縁膜３７２をエッチングして、酸化物半導体膜３６６の一部を露出させる。
次に、図３５（Ｂ）に示すように、酸化物半導体膜３６６、導電膜３６８、導電膜３７
０及び導電膜３７４上に絶縁膜３７６を形成する。絶縁膜３７６は、水素を含む膜である
ため、酸化物半導体膜３６６において、絶縁膜３７６と接する領域に水素が移動する。
図３５（Ｃ）は、図３５（Ｂ）における酸化物半導体膜３６６近傍の拡大図である。酸
化物半導体膜３６６は、導電膜３６８又は導電膜３７０と接する領域３６６ａと、絶縁膜
３７６と接する領域３６６ｂと、絶縁膜３７２と接する領域３６６ｄとを有する。また、
絶縁膜３７２を介して側壁絶縁膜３３１ａ、３３１ｂと重なる領域３６６ｃを有する。な
お、導電膜３７４の側面がテーパ形状を有する場合、領域３６６ｃの一部が導電膜３７４
と重なってもよい。
領域３６６ｂ及び領域３６６ｃは、低抵抗領域として機能する。領域３６６ｂには不純
物元素として少なくとも希ガス及び水素が含まれる。また、領域３６６ｃは、不純物元素
として少なくとも希ガス元素が含まれる。さらに、領域３６６ｂから水素が拡散される場
合、領域３６６ｃに水素が含まれるが、領域３６６ｂより領域３６６ｃの方が不純物元素
濃度が低い。このため、領域３６６ｃを有することでソース−ドレイン耐圧を高めること
ができる。
本実施の形態に示すトランジスタは、ソース電極及びドレイン電極として機能する導電
膜と、ゲート電極として機能する導電膜とが重ならないため、寄生容量を低減することが
可能であり、オン電流が大きい。また、本実施の形態に示すトランジスタは、安定して低
抵抗領域を形成することが可能なため、従来と比べ、オン電流は増大し、トランジスタの
電気特性のバラツキが低減する。
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法など
と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図５０乃至図５
２を用いて説明する。なお、本実施の形態は、実施の形態１と比較して、駆動回路部のト
ランジスタに含まれる酸化物半導体膜の構成が異なる。また、トランジスタに含まれる低
抵抗領域の作製方法として、実施の形態３に示す方法を用いる。
＜半導体装置の構成＞
図５０に、半導体装置に含まれるトランジスタの一例として、トップゲート構造のトラ
ンジスタを示す。
図５０（Ａ）にトランジスタ３９０及びトランジスタ３９５ａの断面図を示す。また、
図５０（Ｂ）にトランジスタ３９０及びトランジスタ３９５ｂの断面図を示す。なお、図
５０乃至図５２において、Ｘ１−Ｘ２は駆動回路部に設けられるトランジスタの断面図で
あり、Ｘ３−Ｘ４は画素部に設けられるトランジスタの断面図である。
図５０は、駆動回路部に設けられるトランジスタと、画素部に設けられるトランジスタ
において、酸化物半導体膜の構造が異なることを特徴とする。
図５０（Ａ）に示すトランジスタ３９０は、実施の形態３に示すトランジスタ３９０と
同様に、単層の酸化物半導体膜３６６を有する。
一方、図５０（Ａ）に示すトランジスタ３９５ａは、酸化物半導体膜２６７ａ及び酸化
物半導体膜２６７ｂが積層された酸化物半導体膜２６６を有することを特徴とする。なお
、上面形状において、酸化物半導体膜２６７ａの端部の外側に酸化物半導体膜２６７ｂの
端部が位置する。すなわち、酸化物半導体膜２６７ｂは、酸化物半導体膜２６７ａの上面
及び側面を覆う。また、酸化物半導体膜２６７ａは絶縁膜３６４と接し、酸化物半導体膜
２６７ｂは酸化物半導体膜２６７ａ及び絶縁膜２７２と接する。
また、図５０（Ｂ）に示すトランジスタ３９５ｂは、酸化物半導体膜２６７ａ、酸化物
半導体膜２６７ｂ及び酸化物半導体膜２６７ｃが積層された酸化物半導体膜２６６を有す
ることを特徴とする。なお、上面形状において、酸化物半導体膜２６７ａ及び酸化物半導
体膜２６７ｃの端部の外側に酸化物半導体膜２６７ｂの端部が位置する。すなわち、酸化
物半導体膜２６７ｂは、酸化物半導体膜２６７ａの上面及び側面並びに酸化物半導体膜２
６７ｃの側面を覆う。また、酸化物半導体膜２６７ｃは絶縁膜３６４と接する。酸化物半
導体膜２６７ｂは絶縁膜２７２と接する。また、酸化物半導体膜２６７ａは、酸化物半導
体膜２６７ｂ及び酸化物半導体膜２６７ｃと接する。
トランジスタ３９５ａ及びトランジスタ３９５ｂと、トランジスタ３９０において、酸
化物半導体膜２６７ａと酸化物半導体膜２６７ｂは、組成が異なる。一方、酸化物半導体
膜２６７ｂと、酸化物半導体膜３６６は組成が同じである。すなわち、酸化物半導体膜２
６７ａと、酸化物半導体膜２６７ｂ及び酸化物半導体膜３６６とは、別の工程で形成され
、且つ酸化物半導体膜２６７ｂ及び酸化物半導体膜３６６は同じ工程で形成される。
トランジスタ３９５ａ及びトランジスタ３９５ｂは、酸化物半導体膜２６７ａにチャネ
ルが形成される。このため、酸化物半導体膜２６７ａは、酸化物半導体膜２６７ｂより膜
厚が大きいことが好ましい。
酸化物半導体膜２６７ａの膜厚は、３ｎｍ以上２００ｎｍ以下、または１０ｎｍ以上５
０ｎｍ以下、または２０ｎｍ以上３５ｎｍ以下である。酸化物半導体膜２６７ｂ、及び酸
化物半導体膜３６６の膜厚は、３ｎｍ以上２００ｎｍ以下、または３ｎｍ以上１００ｎｍ
以下、または１０ｎｍ以上１００ｎｍ以下、または３０ｎｍ以上５０ｎｍ以下である。
酸化物半導体膜２６７ａ、酸化物半導体膜２６７ｂ、及び酸化物半導体膜３６６は、少
なくともＩｎを含む金属酸化物膜で形成され、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−
Ｍ−Ｚｎ酸化物膜（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又は
Ｈｆ）等で形成される。
酸化物半導体膜２６７ａは、Ｍ（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、Ｎｄ、又はＨｆ）に対するＩｎの原子数比が大きい。酸化物半導体膜３６７ａがＩｎ
−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又は
Ｈｆ）の場合、酸化物半導体膜３６７ａを成膜するために用いるターゲットにおいて、金
属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３とすると、ｘ３／ｙ３は、１より
大きく６以下であることが好ましい。ターゲットの金属元素の原子数比の代表例としては
、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ
＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝３：１：３、Ｉｎ：Ｍ：
Ｚｎ＝３：１：４等がある。
酸化物半導体膜２６７ｂ及び酸化物半導体膜３６６は、Ｍ（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、
Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）に対するＩｎの原子数比が同じ、又は小
さい。酸化物半導体膜２６７ｂ及び酸化物半導体膜３６６がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍ
は、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物
半導体膜２６７ｂ及び酸化物半導体膜３６６を成膜するために用いるターゲットにおいて
、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ４：ｙ４：ｚ４とすると、ｘ４／ｙ４は、１
／６以上１以下であることが好ましい。また、ｚ４／ｙ４は、１／３以上６以下、さらに
は１以上６以下であることが好ましい。なお、ｚ４／ｙ４を１以上６以下とすることで、
酸化物半導体膜２６７ｂ及び酸化物半導体膜３６６としてＣＡＡＣ−ＯＳ膜が形成されや
すくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１
：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ
＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：
Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：
Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉ
ｎ：Ｍ：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８
、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
トランジスタ３９５ａ及びトランジスタ３９５ｂは、Ｍ（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇ
ａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）に対するＩｎの原子数比が大きい酸化物半
導体膜２６７ａにチャネルが形成されるため、電界効果移動度が高い。代表的には、電界
効果移動度が１０ｃｍ２／Ｖｓより大きく６０ｃｍ２／Ｖｓ未満、好ましくは１５ｃｍ２
／Ｖｓ以上５０ｃｍ２／Ｖｓ未満のトランジスタである。しかしながら、光が照射される
とオフ状態における電流が増大してしまう。このため、駆動回路部に遮光膜を設けること
で、電界効果移動度が高く、且つオフ状態における電流の低いトランジスタとなる。この
結果、高速動作が可能な駆動回路部を作製することができる。
又は、図５１（Ａ）に示すトランジスタ３９７ａ及び図５１（Ｂ）に示すトランジスタ
３９７ｂのように、遮光膜として機能する導電膜２６１を設けてもよい。さらに、導電膜
２６１及び導電膜２７４を接続することで、さらにトランジスタ３９７ａ及びトランジス
タ３９７ｂのオン電流を増大させるとともに、電界効果移動度を高めることができる。
一方、トランジスタ３９０は、Ｍ（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、Ｎｄ、又はＨｆ）に対するＩｎの原子数比が同じ、又は小さい酸化物半導体膜にチ
ャネルが形成されるため、酸化物半導体膜に光が照射されても、オフ電流の増大量が少な
い。このため、画素部に、Ｍ（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、
Ｎｄ、又はＨｆ）に対するＩｎの原子数比が同じ、又は小さい酸化物半導体膜を有するト
ランジスタを設けることで、光照射の劣化が少なく、表示品質に優れた画素部を作製する
ことができる。
酸化物半導体膜２６７ｃは、Ｍ（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、Ｎｄ、又はＨｆ）に対するＩｎの原子数比が小さい。酸化物半導体膜２６７ｃがＩｎ
−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又
はＨｆ）の場合、酸化物半導体膜２６７ｃを成膜するために用いるターゲットにおいて、
金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ５：ｙ５：ｚ５とすると、ｘ５／ｙ５は、１／
６以上１未満であることが好ましい。また、ｚ５／ｙ５は、１／３以上６以下、さらには
１以上６以下であることが好ましい。なお、ｚ５／ｙ５を１以上６以下とすることで、酸
化物半導体膜２６７ｃとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属
元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：
３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝
１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚ
ｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ
：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ
：Ｍ：Ｚｎ＝１：６：８等がある。
また、酸化物半導体膜２６７ｃがＩｎ−Ｇａ酸化物膜の場合、例えば、Ｉｎ−Ｇａ金属
酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタリング法により形成する
ことができる。また、酸化物半導体膜２６７ｃを、ＤＣ放電を用いたスパッタリング法で
Ｉｎ−Ｇａ酸化物膜を成膜するためには、Ｉｎ：Ｇａ＝ｘ：ｙ［原子数比］としたときに
、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよ
い。
図５０（Ｂ）のトランジスタ３９５ｂ及び図５１（Ｂ）のトランジスタ３９７ｂに設け
られた酸化物半導体膜２６７ｃの膜厚は、酸化物半導体膜２６７ａより膜厚が小さく、且
つ２ｎｍ以上１００ｎｍ以下、好ましくは２ｎｍ以上５０ｎｍ以下、さらに好ましくは３
ｎｍ以上１５ｎｍ以下である。ゲート絶縁膜として機能する絶縁膜３６４及び酸化物半導
体膜２６７ａの間に酸化物半導体膜２６７ｃを設けることで、トランジスタのしきい値電
圧の変動を低減することができる。
＜半導体装置の作製方法＞
次に、図５１（Ａ）に示すトランジスタ３９０及びトランジスタ３９７ａの作製方法に
ついて、図５２を用いて説明する。
図５２（Ａ）に示すように、基板３６２上に導電膜２６１を形成する。次に、基板３６
２及び導電膜２６１上に絶縁膜３６４を形成する。次に、絶縁膜３６４上に酸化物半導体
膜２６５ａを形成する。
次に、図５２（Ｂ）に示すように、酸化物半導体膜２６５ａ上にフォトリソグラフィ工
程によりマスクを形成した後、酸化物半導体膜２６５ａをエッチングして、駆動回路部に
酸化物半導体膜２６７ａを形成する。
次に、図５２（Ｃ）に示すように、絶縁膜３６４及び酸化物半導体膜２６７ａ上に酸化
物半導体膜２６５ｂを形成する。
次に、図５２（Ｄ）に示すように、酸化物半導体膜２６５ｂ上にフォトリソグラフィ工
程によりマスクを形成した後、酸化物半導体膜２６５ｂをエッチングして、駆動回路部に
酸化物半導体膜２６７ａを覆う酸化物半導体膜２６７ｂを形成し、画素部に酸化物半導体
膜３６６を形成する。
なお、当該工程において、酸化物半導体膜２６７ａの上面及び側面を覆うように酸化物
半導体膜２６７ｂを形成することで、後のソース電極及びドレイン電極として機能する導
電膜の形成工程において、酸化物半導体膜２６７ａをエッチングしない。この結果、トラ
ンジスタのチャネル幅方向における酸化物半導体膜２６７ａの長さの変動を低減できるた
め好ましい。
こののち、図３０及び図３１の工程を経て、トランジスタ３９０及びトランジスタ３９
７ａを作製することができる。
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法など
と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、半導体装置の一形態を、図３７乃至図３９を用いて説明する。ここ
では、半導体装置の一例として表示装置を用いて説明する。また、表示装置の画素部は複
数の画素で構成される。ここでは、一画素に設けられるトランジスタと、該トランジスタ
に接続する容量素子の構造について説明する。
＜半導体装置の構成１＞
図３７に、画素に含まれるトランジスタ１５０と、該トランジスタ１５０と接続する容
量素子１５９の構造を示す。
図３７（Ａ）及び図３７（Ｂ）に、トランジスタ１５０及び容量素子１５９の上面図及
び断面図を示す。図３７（Ａ）はトランジスタ１５０及び容量素子１５９の上面図であり
、図３７（Ｂ）は、図３７（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図、及び一点鎖線Ｘ５−
Ｘ６間の断面図である。
図３７に示すトランジスタ１５０は、実施の形態１に示すトランジスタ１５０と同様の
構造を有する。
また、容量素子１５９は、絶縁膜１０４上の酸化物半導体膜１５６と、酸化物半導体膜
１５６に接する絶縁膜１１８と、絶縁膜１１８上の導電膜１２４とを有する。
絶縁膜１１８上には絶縁膜１２２が形成される。絶縁膜１１６、絶縁膜１１８及び絶縁
膜１２２の開口部１４２ａにおいて、導電膜１２４は導電膜１１２と接する。絶縁膜１０
８、絶縁膜１１６、及び絶縁膜１２２の開口部１４２ｂにおいて、導電膜１２４は絶縁膜
１１８と接する。
絶縁膜１２２は、例えば、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂
膜を用いることができる。絶縁膜１２２は、厚さが５００ｎｍ以上１０μｍ以下であるこ
とが好ましい。
導電膜１２４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウ
ム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。
また、導電膜１２４は、銀、アルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、タングステンなどの光を反射する金属元素を用いて形成することができる。さらには
、光を反射する金属元素を用いて形成された膜と、上記透光性を有する導電性材料を用い
て形成された膜を積層して形成してもよい。
酸化物半導体膜１５６は、酸化物半導体膜１０６と同時に形成されるため透光性を有す
る。また、酸化物半導体膜１０６に含まれる領域１０６ｂと同様に不純物元素が添加され
ている。このため、酸化物半導体膜１５６は、導電性を有する。
導電膜１２４として、透光性を有する導電性材料を用いて形成する場合、容量素子１５
９は透光性を有する。このため、表示装置の画素に容量素子１５９を設けることで、画素
における開口率を高めることが可能である。
＜半導体装置の構成２＞
図３８に、画素に含まれるトランジスタ１９０と、該トランジスタ１９０と接続する容
量素子１９９の構造を示す。
図３８（Ａ）及び図３８（Ｂ）に、トランジスタ１９０及び容量素子１９９の上面図及
び断面図を示す。図３８（Ａ）はトランジスタ１９０及び容量素子１９９の上面図であり
、図３８（Ｂ）は、図３８（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図、及び一点鎖線Ｘ５−
Ｘ６間の断面図である。
図３８に示すトランジスタ１９０は、実施の形態２に示すトランジスタ１９０と同様の
構造を有する。
また、容量素子１９９は、絶縁膜１６４上の酸化物半導体膜１９８と、酸化物半導体膜
１９８に接する絶縁膜１７６と、絶縁膜１７６上の導電膜１８４とを有する。
絶縁膜１７８上には絶縁膜１８２が形成される。絶縁膜１７６、絶縁膜１７８及び絶縁
膜１８２の開口部１８２ａにおいて、導電膜１８４は導電膜１７２と接する。絶縁膜１６
８、絶縁膜１７８及び絶縁膜１８２の開口部１８２ｂにおいて、導電膜１８４は絶縁膜１
７６と接する。
絶縁膜１８２は、図３７（Ｂ）に示す絶縁膜１２２の材料を適宜用いることができる。
導電膜１８４は、図３７（Ｂ）に示す導電膜１２４の材料を適宜用いることができる。
酸化物半導体膜１９８は、酸化物半導体膜１６６と同時に形成されるため透光性を有す
る。また、酸化物半導体膜１６６に含まれる領域１６６ｂと同様に不純物元素が添加され
ている。このため、酸化物半導体膜１９８は、導電性を有する。
導電膜１８４として、透光性を有する導電性材料を用いて形成する場合、容量素子１９
９は透光性を有する。このため、表示装置の画素に容量素子１９９を設けることで、画素
における開口率を高めることが可能である。
また、トランジスタに含まれる酸化物半導体膜と同時に、容量素子の一方の電極として
、導電性を有する酸化物半導体膜を形成することができる。このため、マスク数の増加な
く、トランジスタ及び容量素子を同時に形成することができる。
＜半導体装置の構成３＞
図３９に、画素に含まれるトランジスタ３９０と、該トランジスタ３９０と接続する容
量素子３９９の構造を示す。
図３９（Ａ）及び図３９（Ｂ）に、トランジスタ３９０及び容量素子３９９の上面図及
び断面図を示す。図３９（Ａ）はトランジスタ３９０及び容量素子３９９の上面図であり
、図３９（Ｂ）は、図３９（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図、及び一点鎖線Ｘ５−
Ｘ６間の断面図である。
図３９に示すトランジスタ３９０は、実施の形態３に示すトランジスタ３９０と同様の
構造を有する。
また、容量素子３９９は、絶縁膜３６４上の酸化物半導体膜３９６と、酸化物半導体膜
３９６に接する絶縁膜３７６と、絶縁膜３７６上の導電膜３８４とを有する。
絶縁膜３７６上には絶縁膜３８２が形成される。絶縁膜３７６及び絶縁膜３８２の開口
部３８８ａにおいて、導電膜３８４は導電膜３７０と接する。絶縁膜３７６の開口部３８
８ｂにおいて、導電膜３８４は絶縁膜３７６と接する。
絶縁膜３８２は、図３７（Ｂ）に示す絶縁膜１２２の材料を適宜用いることができる。
導電膜３８４は、図３７（Ｂ）に示す導電膜１２４の材料を適宜用いることができる。
酸化物半導体膜３９６は、酸化物半導体膜３６６と同時に形成されるため透光性を有す
る。また、酸化物半導体膜３６６に含まれる領域３６６ｂと同様に不純物元素が添加され
ている。このため、酸化物半導体膜３９６は、導電性を有する。
導電膜３８４として、透光性を有する導電性材料を用いて形成する場合、容量素子３９
９は透光性を有する。このため、表示装置の画素に容量素子３９９を設けることで、画素
における開口率を高めることが可能である。
また、トランジスタに含まれる酸化物半導体膜と同時に、容量素子の一方の電極として
、導電性を有する酸化物半導体膜を形成することができる。このため、マスク数の増加な
く、トランジスタ及び容量素子を同時に形成することができる。
本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法など
と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体膜の構成につ
いて以下詳細に説明を行う。
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−
Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこ
ともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図４７（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図４７（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図４７（Ｂ）に示す
。図４７（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図４７（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図４７（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図４７（Ｂ）および図４７（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレット
との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、
ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図４７（Ｄ）参照。）。図４７（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図４７（Ｄ）に示す領域５１６１に相当する。
また、図４８（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図４８（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図４８（Ｂ）、図４８（Ｃ）および
図４８（Ｄ）に示す。図４８（Ｂ）、図４８（Ｃ）および図４８（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図４９（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図４９（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図４９（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図５５（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図５５（Ｂ）に示す。図５
５（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図５５（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図５５（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠
陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡ
ＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−Ｏ
Ｓは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源と
なる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、
水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低く
することができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な
酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち
、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡ
ＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な
酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲さ
れた電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うこと
がある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトラン
ジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキ
ャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたト
ランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に
含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさ
であることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結
晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解
能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡ
Ｃ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−
ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場
合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレ
ットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回
折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リ
ング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−Ｏ
Ｓは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、Ｃ
ＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導
体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが
観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を
有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒ
ｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離ま
で秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。した
がって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非
晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化
物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから
、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質
酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合が
ある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌ
ｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図５６は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図５６より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図５６中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図５６中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化
物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図５７（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成
膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを
介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複
数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高め
るスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（
ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ま
しくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、
酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０
１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここ
で、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが
確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が
形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１
が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（
Ａｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの
結晶粒には劈開面が含まれる。図５８（Ａ）に、一例として、ターゲット５１３０に含ま
れるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図５８（Ａ）は、ｂ軸に平行な方向か
らＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図５８（Ａ）より、近接する二
つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置され
ていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つの
Ｇａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接す
る二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に
加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペ
レット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、
叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１
の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット
状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面
を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよ
びペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット
５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例
えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三
角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが
、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みの
ないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレ
ット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎ
ｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好まし
くは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図５６中の（１
）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５
１３０にイオン５１０１を衝突させると、図５８（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層
、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図５
８（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペ
レット５１００は、二つのＧａ−Ｚｎ−Ｏ層と、Ｉｎ−Ｏ層と、を有するナノサイズのサ
ンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合があ
る。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある
。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペ
レット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚ
ｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。
または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電す
る可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のイ
ンジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場
合がある。上述の図５６中の（２）と（１）の大きさの違いが、プラズマ中での成長分に
相当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレッ
ト５１００の成長が起こりにくいためｎｃ−ＯＳとなる（図５７（Ｂ）参照。）。室温程
度で成膜できることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能
である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法
における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５
１００の構造を安定にすることができる。
図５７（Ａ）および図５７（Ｂ）に示すように、例えば、ペレット５１００は、プラズ
マ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５
１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づ
くと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向
きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５
１３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう
方向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、
磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミング
の左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上
面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが
磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板
５１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、
基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好
ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基
板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の
上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以
上、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転すること
によって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基
板５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向
へ移動することができる。
また、図５７（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１０
０と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペ
レット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の
移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかの
ペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１
００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の
酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基
板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃
未満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面
積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し
、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５
１００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより
、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸
縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶
粒界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく
、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような
配列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、
成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じ
た場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、
可とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペ
レット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでな
く、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量である
ため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．
２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成す
る。図５９に断面模式図を示す。
図５９（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレッ
ト５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、
互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０
５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１
０５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０
３が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複
数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図５９（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体
化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット
５１０５ｂの別の側面と接するように配置する。
次に、図５９（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２
上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５
１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さら
にペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図５９（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１
０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレ
ット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側
面において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基
板５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において
成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡ
ＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図５６中の（
３）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成さ
れる場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大
きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、また
は２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる
酸化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。
即ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペ
レットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域
、ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成
されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考え
られる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能で
あることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡ
ＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成
膜が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば
非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、
その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上
面が原子レベルで平坦な場合、ペレット５１００はａ−ｂ面と平行な平面である平板面を
下に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、か
つ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重な
ることで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１
００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５
１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい
場合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があっ
てもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があって
も高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのな
いペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場
合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合
がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ−ＯＳを得ることができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態７）
本実施の形態においては、先の例示したトランジスタを用いて表示機能を有する表示装
置の一例について、図４０乃至図４２を用いて以下説明を行う。
図４０（Ａ）は、表示装置の一例を示す上面図である。図４０（Ａ）示す表示装置７０
０は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられた
駆動回路部であるソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素
部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように
配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板
７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２に
よって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲ
ートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５に
よって封止されている。なお、図４０（Ａ）には図示しないが、第１の基板７０１と第２
の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６と電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ
ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰ
Ｃ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４
、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソ
ースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には
、信号線７１０ａが各々接続されている。ＦＰＣ７１６により供給される各種信号等は、
信号線７１０ａを介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ
回路部７０６、及びＦＰＣ端子部７０８に与えられる。
図４０（Ｂ）は、表示装置の一例を示す上面図である。図４０（Ｂ）に示す表示装置８
００としては、図４０（Ａ）に示す表示装置７００の画素部７０２の代わりに画素部８０
２を用い、信号線７１０ａの代わりに信号線７１０ｂを用いる。
また、表示装置７００、８００にゲートドライバ回路部７０６を複数設けてもよい。ま
た、表示装置７００、８００としては、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６を画素部７０２、８０２と同じ第１の基板７０１に形成している例を示し
ているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の
基板７０１に形成しても良いし、ソースドライバ回路部７０４のみを第１の基板７０１に
形成しても良い。この場合、別途用意されたソースドライバ回路、またはゲートドライバ
回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回
路基板）を、第１の基板７０１に実装する構成としても良い。
また、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ
（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができ
る。なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源（照明装
置なども含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰ（Ｔａｐｅ Ｃａｒｒ
ｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式により駆動回路基板、またはＩＣ（
集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、表示装置７００、８００が有する画素部７０２、８０２、ソースドライバ回路部
７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の
一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置７００は、表示素子として液晶素子を用いる構成であり、表示装置８０
０は、表示素子として発光素子を用いる構成である。
なお、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有
する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出
来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロル
ミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）
、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電
流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素
子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭ
Ｓ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイク
ロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳ
ＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッ
ター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティン
グ素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用に
より、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある
。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素
子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又
はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅ
ｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示
装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディス
プレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）
などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパ
ーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場
合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすれば
よい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するよう
にすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けるこ
とも可能である。これにより、さらに、消費電力を低減することができる。
まず、表示装置７００と表示装置８００の共通部分について最初に説明し、次に異なる
部分について、図４１乃至図４３を用いて表示装置７００と表示装置８００の詳細につい
て説明する。
＜表示装置の共通部分に関する説明＞
図４１は、図４０（Ａ）に示す一点鎖線Ｑ−Ｒにおける切断面に相当する断面図である
。図４２は、図４０（Ｂ）に示す一点鎖線Ｖ−Ｗにおける切断面に相当する断面図である
。
図４１及び図４２に示す表示装置７００、８００は、引き回し配線部７１１と、画素部
７０２、８０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。
なお、引き回し配線部７１１は、信号線７１０ａまたは信号線７１０ｂを有する。
また、引き回し配線部７１１が有する信号線７１０ａは、トランジスタ７５０、７５２
のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。また、引
き回し配線部７１１が有する信号線７１０ｂは、トランジスタ７５０、７５２のゲート電
極、ソース電極、及びドレイン電極と異なる工程で形成される。なお、信号線７１０ａ、
７１０ｂは、トランジスタ７５０、７５２のゲート電極として機能する導電膜と同じ工程
で形成される導電膜、またはゲート電極、ソース電極、またはドレイン電極と異なる工程
で形成された導電膜を用いてもよい。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０のソース電極層及びドレイン
電極層として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、ＦＰＣ
７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、図４１及び図４２に示す表示装置７００、８００においては、画素部７０２、８
０２にトランジスタ７５０、ソースドライバ回路部７０４にトランジスタ７５２がそれぞ
れ設けられる構成について、例示している。トランジスタ７５０は、実施の形態３に示す
トランジスタ３９０と同じ構造であり、トランジスタ７５２は、実施の形態３に示すトラ
ンジスタ３９４と同じ構成である。なお、トランジスタ７５０及びトランジスタ７５２の
構成についてはそれぞれ、トランジスタ３９０及びトランジスタ３９４の構成に限定され
ず、適宜他のトランジスタの構成を用いてよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有し、オフ状態における電流値（オフ電流値）を小さくすることができる。よ
って、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込
み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるた
め、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した
酸化物半導体膜を有し、比較的高い電界効果移動度が得られるため、高速駆動が可能であ
る。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、
画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同
一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等に
より形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減するこ
とができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、
高画質な画像を提供することができる。
また、画素部のトランジスタ、及び駆動回路部に使用するトランジスタに接続する信号
線として、銅元素を含む配線を用いることができる。そのため、本発明の一態様の表示装
置は、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
なお、本実施の形態においては、画素部７０２、８０２に含まれるトランジスタ７５０
と、ソースドライバ回路部７０４に含まれるトランジスタ７５２は、同一のサイズの構成
としているが、これに限定されない。画素部７０２、及びソースドライバ回路部７０４に
用いるトランジスタは、適宜サイズ（Ｌ／Ｗ）、または用いるトランジスタ数などを変え
ることができる。また、図４１及び図４２においては、ゲートドライバ回路部７０６は、
図示していないが、接続先、または接続方法等を変更することで、ソースドライバ回路部
７０４と同様の構成とすることができる。
また、図４１及び図４２において、トランジスタ７５０及びトランジスタ７５２が有す
る絶縁膜７６４、７６６上に平坦化絶縁膜７７０が設けられている。
絶縁膜７６６としては、先の実施の形態に示す絶縁膜３７６と、それぞれ同様の材料及
び作製方法により形成することができる。
また、平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミ
ド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有
機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させる
ことで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構
成としてもよい。
また、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜
の一方には、導電膜７７２または導電膜８４４が接続される。導電膜７７２、８４４は、
平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能す
る。導電膜７７２としては、可視光において透光性のある導電膜を用いると好ましい。該
導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ば
れた一種を含む材料を用いるとよい。また、導電膜８４４としては、反射性のある導電膜
を用いると好ましい。
＜表示素子として液晶素子を用いる表示装置の構成例１＞
図４１に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図４１に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
なお、図４１において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側
に、それぞれ配向膜を設ける構成としてもよい。
また、表示装置７００は、第２の基板７０５側に遮光膜７３８、絶縁膜７３４、及び着
色膜７３６を有する。液晶素子７７５と重なる位置に、着色膜７３６が設けられ、引き回
し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。着
色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。駆動回路部のトランジス
タ７５２及び画素部のトランジスタ７５０は遮光膜７３８と重なるため、トランジスタの
外光の照射を防ぐことができる。なお、遮光膜７３８の代わりに着色膜を設けてもよい。
また、図４１において図示しないが、偏光部材、位相差部材、反射防止部材などの光学
部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏
光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることがで
きる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用い
てもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、スペーサ７７８が設けられる。
スペーサ７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであ
り、液晶層７７６の膜厚（セルギャップ）を制御するために設けられる。なお、スペーサ
７７８として、球状のスペーサを用いていても良い。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む
液晶組成物は、配向処理が不要であり、且つ視野角依存性が小さい。また配向膜を設けな
くてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静
電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することが
できる。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶモードなどを用いることができる。
また、画素部７０２における表示方式は、プログレッシブ方式やインターレース方式等
を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧ
Ｂ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画
素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列
のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を
選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追
加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。
ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示
の表示装置に適用することもできる。
＜表示素子として発光素子を用いる表示装置＞
図４２に示す表示装置８００は、発光素子８８０を有する。発光素子８８０は、導電膜
８４４、ＥＬ層８４６、及び導電膜８４８を有する。表示装置８００は、発光素子８８０
が有するＥＬ層８４６が発光することによって、画像を表示することができる。
また、図４２に示す表示装置８００には、平坦化絶縁膜７７０、及び導電膜８４４上に
絶縁膜８３０が設けられる。絶縁膜８３０は、導電膜８４４の一部を覆う。なお、発光素
子８８０はトップエミッション構造である。したがって、導電膜８４８は透光性を有し、
ＥＬ層８４６が発する光を透過する。なお、本実施の形態においては、トップエミッショ
ン構造について、例示するが、これに限定されない。例えば、導電膜８４４側に光を射出
するボトムエミッション構造や、導電膜８４４及び導電膜８４８の双方に光を射出するデ
ュアルエミッション構造にも適用することができる。
また、発光素子８８０と重なる位置に、着色膜８３６が設けられ、絶縁膜８３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜８３８が設け
られている。着色膜８３６及び遮光膜８３８は、絶縁膜８３４で覆われている。発光素子
８８０と絶縁膜８３４の間は封止膜８３２で充填されている。なお、表示装置８００にお
いては、着色膜８３６を設ける構成について例示したが、これに限定されない。例えば、
ＥＬ層８４６を塗り分けにより形成する場合においては、着色膜８３６を設けない構成と
してもよい。
次に、図４１に示す表示装置７００の変形例である表示装置７００ａについて、図４３
を用いて説明する。
＜表示素子として液晶素子を用いる表示装置の構成例２＞
図４３に示す表示装置７００ａは、液晶素子７７５を有する。液晶素子７７５は、導電
膜７７３、導電膜７７７、及び液晶層７７６を有する。導電膜７７３は、第１の基板７０
１上の平坦化絶縁膜７７０上に設けられ、反射電極としての機能を有する。図４３に示す
表示装置７００ａは、外光を利用し導電膜７７３で光を反射して着色膜８３６を介して表
示する、所謂反射型のカラー液晶表示装置である。
なお、図４３に示す表示装置７００ａにおいては、画素部７０２の平坦化絶縁膜７７０
の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を有機樹脂膜等
で形成し、該有機樹脂膜の表面に凹凸を設けることで形成することができる。また、反射
電極として機能する導電膜７７３は、上記凹凸に沿って形成される。したがって、外光が
導電膜７７３に入射した場合において、導電膜７７３の表面で光を乱反射することが可能
となり、視認性を向上させることができる。
また、表示装置７００ａは、第２の基板７０５側に遮光膜８３８、絶縁膜８３４、及び
着色膜８３６を有する。また、表示装置７００ａが有する導電膜７７３は、トランジスタ
７５０のソース電極またはドレイン電極と機能する導電膜と電気的に接続される。導電膜
７７３としては、導電膜８４４に記載の材料及び方法を援用することで形成することがで
きる。
また、表示装置７００ａは、容量素子７９０を有する。容量素子７９０は、一対の電極
間に絶縁膜を有する。より具体的には、容量素子７９０は、トランジスタ７５０のソース
電極またはドレイン電極として機能する導電膜と同一工程で形成される導電膜を一方の電
極として用い、トランジスタ７５０のゲート電極として機能する導電膜と同一工程で形成
される導電膜７９２を他方の電極として用い、上記導電膜の間には、トランジスタ７５０
のゲート絶縁膜として機能する絶縁膜と同一工程で形成される絶縁膜を有する。
以上のように、本発明の一態様の半導体装置であるトランジスタは、様々な表示装置に
適用することが可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を用いることができる表示装置につい
て、図４４を用いて説明を行う。
図４４（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、信号線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する
。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する
。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可
能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数の信号線ＤＬの一つを介して
データ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ５
０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目
の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５
０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じて信号線ＤＬ＿ｎ（ｎは
Ｙ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図４４（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線である信号線ＤＬに接続される。または、保護
回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することがで
きる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線
に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制
御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図４４（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図４４（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図４４（Ａ）に示す複数の画素回路５０１は、例えば、図４４（Ｂ）に示す構成
とすることができる。
図４４（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。
トランジスタ５５０として、先の実施の形態に示すトランジスタを適宜適用することが
できる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電
極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ
＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になること
により、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図４４（Ｂ）の画素回路５０１を有する表示装置では、例えば、図４４（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図４４（Ａ）に示す複数の画素回路５０１は、例えば、図４４（Ｃ）に示す構成
とすることができる。
また、図４４（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。ここでは、トランジスタ５５２及びトランジ
スタ５５４いずれか一方または双方に先の実施の形態に示すトランジスタを適宜適用する
ことができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（信号線ＤＬ＿ｎ）に電気的に接続される。さらに、トランジスタ５５２のゲート電
極は、ゲート信号が与えられる配線（走査線ＧＬ＿ｍ）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図４４（Ｃ）の画素回路５０１を有する表示装置では、例えば、図４４（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態９）
本実施の形態では、本発明の一態様の半導体装置を用いることができる表示モジュール
及び電子機器について、図４５及び図４６を用いて説明を行う。
図４５に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１
０、バッテリー８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図４５において、バックライ
ト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
図４６（Ａ）乃至図４６（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐
体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５０
０５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（
力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質
、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にお
い又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することが
できる。
図４６（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図４６（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図４６（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図４６（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図４６（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、受像部５０１６、等を有することができる。図４６（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図４６（Ｇ）はテレビ受像器であり、上述したものの他に、
チューナ、画像処理部、等を有することができる。図４６（Ｈ）は持ち運び型テレビ受像
器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有すること
ができる。
図４６（Ａ）乃至図４６（Ｈ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は
受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に
表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器におい
ては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報
を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な
画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器におい
ては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補
正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影し
た画像を表示部に表示する機能、等を有することができる。なお、図４６（Ａ）乃至図４
６（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を
有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。なお、本発明の一態様の半導体装置は、表示部を有さない電子機器
にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。

Claims (9)

  1. 画素部に、容量素子及び前記容量素子と電気的に接続されたトランジスタと、前記トランジスタが有するソース電極及びドレイン電極上の絶縁膜と、前記絶縁膜上の有機樹脂膜と、を有し、
    前記容量素子は、第１の酸化物半導体膜と、透光性を有する導電性材料を有する導電膜と、を有し、
    前記トランジスタは、第２の酸化物半導体膜と、前記第２の酸化物半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記第２の酸化物半導体膜と電気的に接続された前記ソース電極及び前記ドレイン電極と、を有し、
    前記ゲート電極は、前記ソース電極及び前記ドレイン電極と同一層からなり、
    前記有機樹脂膜は、開口部を有し、
    前記導電膜は、前記有機樹脂膜上に位置する領域と、前記開口部において、前記ゲート絶縁膜と重ならず、且つ、前記絶縁膜及び前記第１の酸化物半導体膜と重なる領域と、を有し、
    前記トランジスタのチャネル長方向に平行な断面視において、前記第１の酸化物半導体膜は、前記絶縁膜と接する領域と、前記ゲート絶縁膜と接する領域を有する半導体装置。
  2. 画素部に、容量素子及び前記容量素子と電気的に接続されたトランジスタと、前記トランジスタが有するソース電極及びドレイン電極上の絶縁膜と、前記絶縁膜上の有機樹脂膜と、を有し、
    前記容量素子は、第１の酸化物半導体膜と、透光性を有する導電性材料を有する導電膜と、を有し、
    前記トランジスタは、第２の酸化物半導体膜と、前記第２の酸化物半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記第２の酸化物半導体膜と電気的に接続された前記ソース電極及び前記ドレイン電極と、を有し、
    前記ゲート電極は、前記ソース電極及び前記ドレイン電極と同じ積層構造からなり、
    前記有機樹脂膜は、開口部を有し、
    前記導電膜は、前記有機樹脂膜上に位置する領域と、前記開口部において、前記ゲート絶縁膜と重ならず、且つ、前記絶縁膜及び前記第１の酸化物半導体膜と重なる領域と、を有し、
    前記トランジスタのチャネル長方向に平行な断面視において、前記第１の酸化物半導体膜は、前記絶縁膜と接する領域と、前記ゲート絶縁膜と接する領域を有する半導体装置。
  3. 請求項２において、
    前記ゲート電極の積層構造と、前記ソース電極及び前記ドレイン電極の積層構造とは、同一材料からなる半導体装置。
  4. 請求項２または請求項３において、
    前記ゲート電極の積層構造と、前記ソース電極及び前記ドレイン電極の積層構造とは、同じ厚みを有する半導体装置。
  5. 画素部に、容量素子及び前記容量素子と電気的に接続されたトランジスタと、前記トランジスタが有するソース電極及びドレイン電極上の絶縁膜と、前記絶縁膜上の有機樹脂膜と、を有し、
    前記容量素子は、第１の酸化物半導体膜と、透光性を有する導電性材料を有する導電膜と、を有し、
    前記トランジスタは、第２の酸化物半導体膜と、前記第２の酸化物半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記第２の酸化物半導体膜と電気的に接続された前記ソース電極及び前記ドレイン電極と、を有し、
    一の導電膜がパターニングされ、前記ゲート電極、前記ソース電極、及び前記ドレイン電極となり、
    前記有機樹脂膜は、開口部を有し、
    前記導電膜は、前記有機樹脂膜上に位置する領域と、前記開口部において、前記ゲート絶縁膜と重ならず、且つ、前記絶縁膜及び前記第１の酸化物半導体膜と重なる領域と、を有し、
    前記トランジスタのチャネル長方向に平行な断面視において、前記第１の酸化物半導体膜は、前記絶縁膜と接する領域と、前記ゲート絶縁膜と接する領域を有する半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記ゲート電極、前記ソース電極、及び前記ドレイン電極の各々の厚さは、３０ｎｍ以上５００ｎｍ以下である半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第１の酸化物半導体膜、及び前記第２の酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有する半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記ゲート絶縁膜は、酸化シリコンを有する半導体装置。
  9. 請求項１乃至請求項８のいずれか一において、
    前記第２の酸化物半導体膜のチャネル幅方向に平行な断面視において、前記ソース電極及び前記ドレイン電極の各々の幅は、前記第２の酸化物半導体膜の幅よりも広い半導体装置。
JP2020050341A 2013-12-27 2020-03-20 半導体装置 Active JP6870133B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013271783 2013-12-27
JP2013271783 2013-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019066590A Division JP2019114814A (ja) 2013-12-27 2019-03-29 半導体装置の作製方法、及び半導体装置

Publications (3)

Publication Number Publication Date
JP2020109866A JP2020109866A (ja) 2020-07-16
JP2020109866A5 JP2020109866A5 (ja) 2020-08-27
JP6870133B2 true JP6870133B2 (ja) 2021-05-12

Family

ID=53477636

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2014249834A Active JP6506545B2 (ja) 2013-12-27 2014-12-10 半導体装置
JP2019066595A Active JP6592631B2 (ja) 2013-12-27 2019-03-29 半導体装置
JP2019066590A Withdrawn JP2019114814A (ja) 2013-12-27 2019-03-29 半導体装置の作製方法、及び半導体装置
JP2019118669A Withdrawn JP2019197901A (ja) 2013-12-27 2019-06-26 半導体装置
JP2019171978A Withdrawn JP2020031217A (ja) 2013-12-27 2019-09-20 半導体装置
JP2019171981A Withdrawn JP2020031218A (ja) 2013-12-27 2019-09-20 半導体装置
JP2020050341A Active JP6870133B2 (ja) 2013-12-27 2020-03-20 半導体装置
JP2020099396A Active JP7118111B2 (ja) 2013-12-27 2020-06-08 表示装置
JP2022123330A Withdrawn JP2022169558A (ja) 2013-12-27 2022-08-02 半導体装置
JP2024015437A Pending JP2024045414A (ja) 2013-12-27 2024-02-05 半導体装置

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2014249834A Active JP6506545B2 (ja) 2013-12-27 2014-12-10 半導体装置
JP2019066595A Active JP6592631B2 (ja) 2013-12-27 2019-03-29 半導体装置
JP2019066590A Withdrawn JP2019114814A (ja) 2013-12-27 2019-03-29 半導体装置の作製方法、及び半導体装置
JP2019118669A Withdrawn JP2019197901A (ja) 2013-12-27 2019-06-26 半導体装置
JP2019171978A Withdrawn JP2020031217A (ja) 2013-12-27 2019-09-20 半導体装置
JP2019171981A Withdrawn JP2020031218A (ja) 2013-12-27 2019-09-20 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020099396A Active JP7118111B2 (ja) 2013-12-27 2020-06-08 表示装置
JP2022123330A Withdrawn JP2022169558A (ja) 2013-12-27 2022-08-02 半導体装置
JP2024015437A Pending JP2024045414A (ja) 2013-12-27 2024-02-05 半導体装置

Country Status (6)

Country Link
US (7) US9356098B2 (ja)
JP (10) JP6506545B2 (ja)
KR (8) KR102239942B1 (ja)
CN (5) CN110690230B (ja)
TW (7) TWI727453B (ja)
WO (1) WO2015097597A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014005486B4 (de) * 2013-12-02 2024-08-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
CN111081734A (zh) * 2014-03-17 2020-04-28 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和有机el显示装置
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜半導体基板の製造方法
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP6736351B2 (ja) * 2015-06-19 2020-08-05 株式会社半導体エネルギー研究所 半導体装置
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6821982B2 (ja) * 2015-10-27 2021-01-27 天馬微電子有限公司 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
WO2017094644A1 (ja) * 2015-11-30 2017-06-08 シャープ株式会社 半導体基板及び表示装置
JP6560610B2 (ja) * 2015-12-18 2019-08-14 株式会社ジャパンディスプレイ 表示装置
KR20180099725A (ko) 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
US10734529B2 (en) 2016-01-29 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
KR102660292B1 (ko) * 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
US10916430B2 (en) * 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106125387B (zh) * 2016-08-23 2019-07-30 中节能万润股份有限公司 一种pdlc显示器和pdlc电子阅读器
TWI840104B (zh) * 2016-08-29 2024-04-21 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
US20180061867A1 (en) * 2016-08-31 2018-03-01 Apple Inc. Methods of protecting semiconductor oxide channel in hybrid tft process flow
KR102586938B1 (ko) * 2016-09-05 2023-10-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN115857237A (zh) * 2016-09-12 2023-03-28 株式会社半导体能源研究所 显示装置及电子设备
JP2018049919A (ja) * 2016-09-21 2018-03-29 株式会社ジャパンディスプレイ 表示装置
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
WO2018096425A1 (ja) 2016-11-23 2018-05-31 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
KR20180076422A (ko) * 2016-12-27 2018-07-06 삼성디스플레이 주식회사 색 변환 패널 및 이를 포함하는 표시 장치
JP6732713B2 (ja) * 2017-10-04 2020-07-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
CN108039351B (zh) 2017-12-04 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2019175708A1 (ja) * 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6795543B2 (ja) * 2018-04-27 2020-12-02 株式会社Ｊｏｌｅｄ 半導体装置の製造方法
CN112292752A (zh) * 2018-06-08 2021-01-29 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102614573B1 (ko) * 2018-10-22 2023-12-18 삼성디스플레이 주식회사 트랜지스터 기판 및 이를 포함하는 표시 장치
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
CN110690228B (zh) * 2019-09-06 2022-03-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
JP7434818B2 (ja) * 2019-11-12 2024-02-21 株式会社レゾナック 珪素含有酸化物被覆窒化アルミニウム粒子の製造方法および放熱性樹脂組成物の製造方法
KR20220056010A (ko) * 2020-10-27 2022-05-04 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
TWI753712B (zh) * 2020-12-21 2022-01-21 財團法人工業技術研究院 微機電紅外光感測裝置
CN112687706A (zh) * 2020-12-29 2021-04-20 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法
WO2022176386A1 (ja) * 2021-02-18 2022-08-25 株式会社ジャパンディスプレイ 半導体装置および半導体装置の作製方法
KR102690226B1 (ko) * 2022-06-16 2024-08-05 한국생산기술연구원 박막 트랜지스터 및 이의 제조 방법
TWI802478B (zh) * 2022-07-27 2023-05-11 友達光電股份有限公司 主動元件基板
CN116504815B (zh) * 2023-06-27 2024-02-06 南京邮电大学 一种高功率a-IGZO薄膜晶体管及其制备方法

Family Cites Families (224)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH027563A (ja) 1988-06-27 1990-01-11 Hitachi Ltd 半導体装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH08330599A (ja) 1994-11-29 1996-12-13 Sanyo Electric Co Ltd 薄膜トランジスタ、その製造方法及び表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4558707B2 (ja) 1999-01-11 2010-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1020920B1 (en) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4127466B2 (ja) 2000-07-31 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US6737302B2 (en) 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
JP3600229B2 (ja) * 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6953949B2 (en) 2002-05-21 2005-10-11 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP3873814B2 (ja) 2002-05-21 2007-01-31 セイコーエプソン株式会社 電気光学装置及び電子機器
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7557498B2 (en) * 2006-05-17 2009-07-07 Tpo Displays Corp. System for displaying images including electroluminescent device and method for fabricating the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
JP2008129314A (ja) 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI354377B (en) * 2007-05-30 2011-12-11 Au Optronics Corp Pixel structure of lcd and fabrication method ther
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
CN103258857B (zh) 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101961632B1 (ko) * 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102437444B1 (ko) 2008-11-21 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101073542B1 (ko) 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR102113148B1 (ko) 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2011091110A (ja) 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR20120091243A (ko) * 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101857693B1 (ko) * 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011096153A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
CN102906804B (zh) 2010-05-24 2014-03-12 夏普株式会社 薄膜晶体管基板及其制造方法
JP2012015491A (ja) * 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
JP5269253B2 (ja) 2010-07-09 2013-08-21 シャープ株式会社 薄膜トランジスタ基板の製造方法
US8537600B2 (en) * 2010-08-04 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Low off-state leakage current semiconductor memory device
JP5275523B2 (ja) 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法
JP2012104566A (ja) 2010-11-08 2012-05-31 Toshiba Mobile Display Co Ltd 薄膜トランジスタ回路基板及びその製造方法
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI657580B (zh) 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012191025A (ja) * 2011-03-11 2012-10-04 Dainippon Printing Co Ltd 薄膜トランジスタアレー基板、薄膜集積回路装置及びそれらの製造方法
JP5717546B2 (ja) 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101860859B1 (ko) * 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
JP2013002295A (ja) 2011-06-13 2013-01-07 Daikin Industries Ltd スクリュー圧縮機
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US10026847B2 (en) 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6111398B2 (ja) 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6148024B2 (ja) 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
JP6142136B2 (ja) 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201338173A (zh) 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6168795B2 (ja) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6139187B2 (ja) 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US8941113B2 (en) 2012-03-30 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and manufacturing method of semiconductor element
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US20130270616A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860023B2 (en) 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013235935A (ja) 2012-05-08 2013-11-21 Canon Inc 検出装置の製造方法、その検出装置及び検出システム
JP5942574B2 (ja) 2012-05-10 2016-06-29 セイコーエプソン株式会社 力検出素子、力検出モジュール、力検出ユニットおよびロボット
TWI595502B (zh) 2012-05-18 2017-08-11 半導體能源研究所股份有限公司 記憶體裝置和用於驅動記憶體裝置的方法
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6225902B2 (ja) 2012-06-15 2017-11-08 ソニー株式会社 表示装置および半導体装置
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN110137181A (zh) 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6625796B2 (ja) 2013-10-25 2019-12-25 株式会社半導体エネルギー研究所 表示装置
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
CN105849796B (zh) 2013-12-27 2020-02-07 株式会社半导体能源研究所 发光装置
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR102433044B1 (ko) 2022-08-18
CN111446259A (zh) 2020-07-24
CN105849913A (zh) 2016-08-10
KR102674371B1 (ko) 2024-06-13
KR102358423B1 (ko) 2022-02-08
TW202228299A (zh) 2022-07-16
TWI727453B (zh) 2021-05-11
JP6592631B2 (ja) 2019-10-16
US20230411526A1 (en) 2023-12-21
US20190074382A1 (en) 2019-03-07
KR20160102309A (ko) 2016-08-29
US20150187878A1 (en) 2015-07-02
US9356098B2 (en) 2016-05-31
TWI764443B (zh) 2022-05-11
TW202004310A (zh) 2020-01-16
JP6506545B2 (ja) 2019-04-24
CN111446259B (zh) 2024-04-12
US10128378B2 (en) 2018-11-13
CN110600485A (zh) 2019-12-20
CN110690230A (zh) 2020-01-14
US20200020810A1 (en) 2020-01-16
KR20220116349A (ko) 2022-08-22
TW202119110A (zh) 2021-05-16
JP2019114815A (ja) 2019-07-11
JP2015144250A (ja) 2015-08-06
TWI724411B (zh) 2021-04-11
KR20220019840A (ko) 2022-02-17
KR20230020583A (ko) 2023-02-10
JP2020161828A (ja) 2020-10-01
KR20240096741A (ko) 2024-06-26
KR20210091364A (ko) 2021-07-21
JP2020109866A (ja) 2020-07-16
US10818795B2 (en) 2020-10-27
JP2019197901A (ja) 2019-11-14
TW202425343A (zh) 2024-06-16
KR102310399B1 (ko) 2021-10-12
CN105849913B (zh) 2020-01-14
JP7118111B2 (ja) 2022-08-15
JP2022169558A (ja) 2022-11-09
TW201531781A (zh) 2015-08-16
KR102279875B1 (ko) 2021-07-22
TW201940950A (zh) 2019-10-16
US11757041B2 (en) 2023-09-12
TWI727452B (zh) 2021-05-11
CN110690230B (zh) 2023-08-29
US20180090621A1 (en) 2018-03-29
WO2015097597A1 (en) 2015-07-02
KR20190119680A (ko) 2019-10-22
US20160268441A1 (en) 2016-09-15
JP2020031217A (ja) 2020-02-27
KR20190119681A (ko) 2019-10-22
TWI665502B (zh) 2019-07-11
JP2019114814A (ja) 2019-07-11
US9831347B2 (en) 2017-11-28
TWI814293B (zh) 2023-09-01
JP2020031218A (ja) 2020-02-27
KR102239942B1 (ko) 2021-04-14
JP2024045414A (ja) 2024-04-02
US11380795B2 (en) 2022-07-05
CN110676324B (zh) 2024-04-26
KR102498957B1 (ko) 2023-02-16
CN110676324A (zh) 2020-01-10
CN110600485B (zh) 2023-09-05
TW202004309A (zh) 2020-01-16
US20220293795A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
JP6870133B2 (ja) 半導体装置
JP7057458B2 (ja) 表示装置
JP2021158382A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200611

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200611

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210414

R150 Certificate of patent or registration of utility model

Ref document number: 6870133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250