TW202119110A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202119110A
TW202119110A TW109144755A TW109144755A TW202119110A TW 202119110 A TW202119110 A TW 202119110A TW 109144755 A TW109144755 A TW 109144755A TW 109144755 A TW109144755 A TW 109144755A TW 202119110 A TW202119110 A TW 202119110A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
conductive film
semiconductor film
transistor
Prior art date
Application number
TW109144755A
Other languages
English (en)
Other versions
TWI764443B (zh
Inventor
山崎舜平
肥純一
神長正美
島行徳
羽持貴士
中澤安孝
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202119110A publication Critical patent/TW202119110A/zh
Application granted granted Critical
Publication of TWI764443B publication Critical patent/TWI764443B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Abstract

本發明的一個方式提供包括使用氧化物半導體並通態電流大的電晶體的半導體裝置。本發明的一個方式是一種半導體裝置，包括：設置在驅動電路部中的第一電晶體；以及設置在像素部中的第二電晶體，其中，第一電晶體的結構和第二電晶體的結構互不相同。此外，第一電晶體及第二電晶體為頂閘極結構的電晶體，閘極電極不與被用作源極電極及汲極電極的導電膜重疊。此外，在氧化物半導體膜中，在不與閘極電極、源極電極及汲極電極重疊的區域中具有雜質元素。

Description

半導體裝置
本發明的一個方式係關於使用氧化物半導體膜的半導體裝置及使用該半導體裝置的顯示裝置。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域涉及一種物體、方法或製造方法。或者，本發明涉及一種製程(process)、機器(machine)、產品(manufacture)或組成物(composition of matter)。本發明的一個方式涉及一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置以及其驅動方法或其製造方法。
注意，在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、算術裝置或記憶體裝置也是半導體裝置的一個方式。除了電晶體等的半導體元件，半導體電路、算術裝置或記憶體裝置也是半導體裝置的一個方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為薄膜電晶體(TFT))的技術引人注目。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，以矽為代表的半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，專利文獻1公開了一種技術，其中作為氧化物半導體使用包含In、Zn、Ga、Sn等的非晶氧化物製造電晶體。
[專利文獻1]日本專利申請公開第2006-165529號公報
作為使用氧化物半導體膜的電晶體，可以舉出例如反交錯型(也稱為底閘極結構)或平面型(也稱為頂閘極結構)等。在將使用氧化物半導體膜的電晶體用於顯示裝置的情況下，與平面型電晶體相比，反交錯型電晶體的製造步驟較簡單而能夠抑制製造成本，從而被利用的場面更多。然而，隨著顯示裝置的螢幕的大型化或顯示裝置影像品質的高清晰化(例如，以4k×2k(水平方向的像素數=3840像素，垂直方向的像素數=2048像素)或8k×4k(水平方向的像素數=7680像素，垂直方向的像素 數=4320像素)為代表的高解析度顯示裝置)，因為在反交錯型電晶體中存在閘極電極和源極電極及汲極電極之間的寄生電容，所以由於該寄生電容引起信號遲延等增大，而導致顯示裝置影像品質的劣化。此外，在採用反交錯型電晶體的情況下，與平面型電晶體相比，發生電晶體的佔有面積增大的問題。因此，至於使用氧化物半導體膜的平面型電晶體，被期待開發具有半導體特性穩定及可靠性高的結構並以簡單的製造步驟形成的電晶體。
鑒於上述問題，本發明的一個方式是提供使用氧化物半導體的新穎的半導體裝置。尤其提供使用氧化物半導體的平面型半導體裝置。再者，其他目的是：提供使用氧化物半導體的通態電流大的半導體裝置；或者提供使用氧化物半導體的關態電流小的半導體裝置；或者提供使用氧化物半導體的佔有面積小的半導體裝置；或者提供使用氧化物半導體的電特性穩定的半導體裝置；或者提供使用氧化物半導體的可靠性高的半導體裝置；或者提供新穎的半導體裝置；或者提供新穎的顯示裝置。
注意，上述目的的記載不妨礙其它目的的存在。注意，本發明的一個方式並不需要實現所有上述目的。另外，上述以外的目的從說明書等的記載看來顯而易見，且可以從說明書等的記載中抽出上述以外的目的。
本發明的一個方式是一種半導體裝置，包 括：設置在驅動電路部中的第一電晶體；以及設置在像素部中的第二電晶體，其中，第一電晶體的結構和第二電晶體的結構互不相同。此外，第一電晶體及第二電晶體為頂閘極結構的電晶體，被用作閘極電極、源極電極及汲極電極的導電膜不重疊。此外，在氧化物半導體膜中，在不與閘極電極、源極電極及汲極電極重疊的區域中包含雜質元素。
作為雜質元素有氫、硼、碳、氮、氟、鋁、矽、磷、氯或稀有氣體元素。
氧化物半導體膜由於包含至少一個雜質元素提高導電性。因此，藉由在氧化物半導體膜中，在不與閘極電極、源極電極及汲極電極重疊的區域中包括該包含雜質元素的區域，可以降低電晶體的寄生電阻，而實現通態電流高的電晶體。
注意，設置在驅動電路部中的第一電晶體也可以具有隔著氧化物半導體膜重疊的兩個閘極電極。
另外，設置在驅動電路部中的第一電晶體也可以包括層疊有第一膜及第二膜的氧化物半導體膜，並且設置在像素部中的第二電晶體也可以包括其金屬元素的原子數比與第一膜不同的氧化物半導體膜。再者，也可以包含在第二電晶體中的氧化物半導體膜的金屬元素的原子數比與包含在第一電晶體的氧化物半導體膜中的第二膜相同。
本發明的一個方式可以提供一種使用氧化物 半導體的新穎的半導體裝置。尤其可以提供一種使用氧化物半導體的平面型半導體裝置。或者，可以提供一種使用氧化物半導體的通態電流大的半導體裝置。或者，可以提供一種使用氧化物半導體的關態電流小的半導體裝置。或者，可以提供一種使用氧化物半導體的佔有面積小的半導體裝置。或者，可以提供一種使用氧化物半導體的電特性穩定的半導體裝置。或者，可以提供一種使用氧化物半導體的可靠性高的半導體裝置。或者，可以提供一種新穎的半導體裝置。或者，可以提供一種新穎的顯示裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載看來這些效果以外的效果是顯然易見的，而可以從說明書、圖式、申請專利範圍等的記載中抽出這些效果以外的效果。
DL_Y:信號線
DL_1:信號線
GL_X:掃描線
GL_1:掃描線
102:基板
103:絕緣膜
104:絕緣膜
104a:氮化物絕緣膜
104b:氧化物絕緣膜
106:氧化物半導體膜
106a:區域
106b:區域
106c:區域
106d:區域
107:氧化物半導體膜
107a:氧化物半導體膜
107b:氧化物半導體膜
107c:氧化物半導體膜
108:絕緣膜
109:導電膜
110:導電膜
110a:導電膜
110b:導電膜
110c:導電膜
111:遮罩
112:導電膜
112a:導電膜
112b:導電膜
112c:導電膜
114:導電膜
114a:導電膜
114b:導電膜
114c:導電膜
116:絕緣膜
117:雜質元素
118:絕緣膜
119:膜
121:氧
122:絕緣膜
123:蝕刻氣體
124:導電膜
135:端部
136:端部
137:端部
140a:開口部
140b:開口部
142a:開口部
142b:開口部
150:電晶體
151:電晶體
152:電晶體
153:電晶體
154:電晶體
156:氧化物半導體膜
159:電容元件
162:基板
164:絕緣膜
164a:氮化物絕緣膜
164b:氧化物絕緣膜
166:氧化物半導體膜
166a:區域
166b:區域
166c:區域
166d:區域
167:蝕刻氣體
167a:氧化物半導體膜
167b:氧化物半導體膜
167c:氧化物半導體膜
168:絕緣膜
169:導電膜
170:導電膜
170a:導電膜
170b:導電膜
170c:導電膜
172:導電膜
172a:導電膜
172b:導電膜
172c:導電膜
174:導電膜
174a:導電膜
174b:導電膜
174c:導電膜
176:絕緣膜
177:雜質元素
178:絕緣膜
180a:開口部
180b:開口部
182:絕緣膜
182a:開口部
182b:開口部
183:開口部
184:導電膜
190:電晶體
191:電晶體
192:電晶體
193:電晶體
194:電晶體
195:端部
196:端部
197:端部
198:氧化物半導體膜
199:電容元件
201:導電膜
206:氧化物半導體膜
210:導電膜
212:導電膜
214:導電膜
220a:開口部
220b:開口部
221:導電膜
226:氧化物半導體膜
230:導電膜
232:導電膜
234:導電膜
240a:開口部
240b:開口部
246:氧化物半導體膜
261:導電膜
265a:氧化物半導體膜
265b:氧化物半導體膜
266:氧化物半導體膜
267a:氧化物半導體膜
267b:氧化物半導體膜
267c:氧化物半導體膜
268:導電膜
270:導電膜
272:絕緣膜
274:導電膜
306:氧化物半導體膜
312:絕緣膜
331a:側壁絕緣膜
331b:側壁絕緣膜
350:電晶體
354:電晶體
362:基板
364:絕緣膜
364a:氮化物絕緣膜
364b:氧化物絕緣膜
366:氧化物半導體膜
366a:區域
366b:區域
366c:區域
366d:區域
366e:偏置區
366x:區域
366y:區域
367:導電膜
367a:氧化物半導體膜
367b:氧化物半導體膜
367c:氧化物半導體膜
368:導電膜
368a:導電膜
368b:導電膜
368c:導電膜
368d:導電膜
370:導電膜
370a:導電膜
370b:導電膜
370c:導電膜
370d:導電膜
372:絕緣膜
373:導電膜
374:導電膜
374a:導電膜
374b:導電膜
374d:導電膜
374e:導電膜
375:絕緣膜
376:絕緣膜
377:雜質元素
382:絕緣膜
384:導電膜
385:端部
386:端部
387:端部
388a:開口部
388b:開口部
390:電晶體
390a:電晶體
391:電晶體
392:電晶體
393:電晶體
394:電晶體
395a:電晶體
395b:電晶體
396:氧化物半導體膜
397a:電晶體
397b:電晶體
399:電容元件
501:像素電路
502:像素部
504:驅動電路部
504a:閘極驅動器
504b:源極驅動器
506:保護電路
507:端子部
550:電晶體
552:電晶體
554:電晶體
560:電容元件
562:電容元件
570:液晶元件
572:發光元件
700:顯示裝置
700a:顯示裝置
701:基板
702:像素部
704:源極驅動電路部
705:基板
706:閘極驅動電路部
708:FPC端子部
710a:信號線
710b:信號線
711:佈線部
712:密封材料
716:FPC
734:絕緣膜
736:彩色膜
738:遮光膜
750:電晶體
752:電晶體
760:連接電極
764:絕緣膜
766:絕緣膜
770:平坦化絕緣膜
772:導電膜
773:導電膜
774:導電膜
775:液晶元件
776:液晶層
777:導電膜
778:間隔物
780:各向異性導電膜
790:電容元件
792:導電膜
800:顯示裝置
802:像素部
830:絕緣膜
832:封止膜
834:絕緣膜
836:彩色膜
838:遮光膜
844:導電膜
846:EL層
848:導電膜
880:發光元件
5000:外殼
5001:顯示部
5002:顯示部
5003:揚聲器
5004:LED燈
5005:操作鍵
5006:連接端子
5007:感測器
5008:麥克風
5009:開關
5010:紅外線埠
5011:儲存介質讀取部
5012:支撐部
5013:耳機
5014:天線
5015:快門按鈕
5016:影像接收部
5017:充電器
5100:顆粒
5100a:顆粒
5100b:顆粒
5101:離子
5102:氧化鋅層
5103:粒子
5105a:顆粒
5105a1:區域
5105a2:顆粒
5105b:顆粒
5105c:顆粒
5105d:顆粒
5105d1:區域
5105e:顆粒
5120:基板
5130:靶材
5161:區域
8000:顯示模組
8001:上部覆蓋物
8002:下部覆蓋物
8003:FPC
8004:觸控面板
8005:FPC
8006:顯示面板
8007:背光
8008:光源
8009:框架
8010:印刷電路板
8011:電池
在圖式中：
圖1A和1B是示出半導體裝置的一個方式的剖面圖；
圖2是示出半導體裝置的一個方式的剖面圖；
圖3A至圖3C是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖4A至圖4C是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖5A至圖5C是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖6A和圖6B是示出半導體裝置的一個方式的俯視圖；
圖7A至圖7D是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖8A至圖8C是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖9A至圖9C是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖10A至圖10C是示出半導體裝置的一個方式的剖面圖；
圖11A和圖11B是示出帶結構的一個方式的圖；
圖12A和圖12B是示出半導體裝置的一個方式的剖面圖；
圖13是示出半導體裝置的一個方式的剖面圖；
圖14A至圖14C是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖15A至圖15C是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖16A至圖16C是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖17A和圖17B是示出半導體裝置的一個方式的俯視圖；
圖18A和圖18B是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖19A至圖19C是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖20A至圖20C是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖21A至圖21C是示出半導體裝置的一個方式的剖面圖；
圖22A至圖22C是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖23A和圖23B是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖24A和圖24B是示出半導體裝置的一個方式的剖面圖；
圖25A至圖25C是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖26A至圖26C是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖27A至圖27C是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖28A和圖28B是示出半導體裝置的一個方式的俯視圖；
圖29A和圖29B是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖30A至圖30D是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖31A至圖31C是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖32A至圖32C是示出半導體裝置的一個方式的剖面圖；
圖33A和圖33B是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖34A至圖34D是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖35A至圖35C是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖36是示出半導體裝置的一個方式的剖面圖；
圖37A和圖37B是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖38A和圖38B是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖39A和圖39B是示出半導體裝置的一個方式的俯視圖及剖面圖；
圖40A和圖40B是示出顯示裝置的一個方式的俯視圖；
圖41是示出顯示裝置的一個方式的剖面圖；
圖42是顯示裝置的一個方式的剖面圖；
圖43是示出顯示裝置的一個方式的剖面圖；
圖44A至圖44C是說明顯示裝置的方塊圖及電路圖；
圖45是說明顯示模組的圖；
圖46A至圖46H是說明電子裝置的圖；
圖47A至圖47D是CAAC-OS的剖面中的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖；
圖48A至圖48D是CAAC-OS的平面的Cs校正高解析度TEM影像；
圖49A至圖49C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖；
圖50A和圖50B是示出半導體裝置的一個方式的剖面圖；
圖51A和圖51B是示出半導體裝置的一個方式的剖面圖；
圖52A至圖52D是示出半導體裝置的製造步驟的一個方式的剖面圖；
圖53A和圖53B是示出半導體裝置的一個方式的剖面圖；
圖54A和圖54B是示出半導體裝置的一個方式的剖面圖；
圖55A和圖55B是示出CAAC-OS的電子繞射圖案的圖；
圖56是示出藉由電子照射的In-Ga-Zn氧化物的結晶部的變化的圖；
圖57A和圖57B是說明CAAC-OS及nc-OS的成膜模型的示意圖；
圖58A至圖58C是說明InGaZnO4的結晶及顆粒的圖；
圖59A至圖59D是說明CAAC-OS的成膜模型的示意圖。
下面，參照圖式詳細地說明本說明書所公開的發明的實施方式。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。
另外，圖式等所示的各結構的位置、大小、範圍等為了容易理解而有時不表示實際上的位置、大小、範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。
另外，本說明書等中使用的“第一”、“第二”、“第三”等序數詞用來避免構成要素的混同，而不是用來在數目方面上進行限定的。
另外，在本說明書等中，“上”或“下”不侷限於構成要素的位置關係為“正上”或“正下”。例如，“閘極絕緣膜上的閘極電極”不排除閘極絕緣膜與閘 極電極之間具有其它構成要素的情況。
另外，在本說明書等中，“電極”或“佈線”不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
另外，在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，“源極”及“汲極”的功能有時被互相調換。因此，在本說明書等中，“源極”和“汲極”可以互相調換。
另外，在本說明書等中，“電連接”包括隔著“具有某種電作用的元件”連接的情況。這裡，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
實施方式1
在本實施方式中，參照圖1A至圖11B說明半導體裝置及半導體裝置的製造方法的一個方式。
<半導體裝置的結構1>
在圖1A和圖1B及圖6A和圖6B中，作為包括在半 導體裝置中的電晶體的一個例子示出頂閘極結構的電晶體。在此，作為半導體裝置的一個例子使用顯示裝置進行說明。此外，說明分別設置在顯示裝置的驅動電路及像素部中的電晶體的結構。
在圖6A和圖6B中示出設置在驅動電路部中的電晶體154及設置在像素部中的電晶體150的俯視圖，在圖1A和圖1B中示出電晶體154及電晶體150的剖面圖。圖6A是電晶體154的俯視圖，圖6B是電晶體150的俯視圖。圖1A是沿著圖6A中的點劃線X1-X2的剖面圖，並且是沿著圖6B的點劃線X3-X4的剖面圖。圖1B是沿著圖6A的點劃線Y1-Y2的剖面圖，並且是沿著圖6B的點劃線Y3-Y4的剖面圖。注意，在圖6A和圖6B中，為了明確起見，省略基板102、絕緣膜104、絕緣膜108、絕緣膜116及絕緣膜118等。另外，圖1A是電晶體150及電晶體154的通道長度方向上的剖面圖。另外，圖1B是電晶體150及電晶體154的通道寬度方向上的剖面圖。
注意，在電晶體的俯視圖中，在下述的圖式中也與電晶體150及電晶體154同樣有時以省略構成要素的一部分的方式圖示。此外，有時將點劃線X1-X2方向及點劃線X3-X4方向稱為通道長度方向，將點劃線Y1-Y2方向及點劃線Y3-Y4方向稱為通道寬度方向。
圖1A和圖1B所示的電晶體150包括：形成在基板102上的絕緣膜104上的氧化物半導體膜106；與 氧化物半導體膜106接觸的絕緣膜108；在絕緣膜108的開口部140a的一部分中與氧化物半導體膜106接觸的導電膜110；在絕緣膜108的開口部140b的一部分中與氧化物半導體膜106接觸的導電膜112；以及，隔著絕緣膜108與氧化物半導體膜106重疊的導電膜114。注意，也可以在電晶體150上設置絕緣膜116及絕緣膜118。
電晶體154包括：形成在基板102上的導電膜201；導電膜201上的絕緣膜104；絕緣膜104上的氧化物半導體膜206；與氧化物半導體膜206接觸的絕緣膜108；在絕緣膜108的開口部220a的一部分中與氧化物半導體膜206接觸的導電膜210；在絕緣膜108的開口部220b的一部分中與氧化物半導體膜206接觸的導電膜212；以及，隔著絕緣膜108與氧化物半導體膜206重疊的導電膜214。
電晶體154具有隔著絕緣膜104與氧化物半導體膜206重疊的導電膜201。就是說，將導電膜201用作閘極電極。此外，電晶體154為雙閘極結構的電晶體。
導電膜214與導電膜201沒有連接且被施加彼此不同的電位，由此可以控制電晶體154的臨界電壓。或者，如圖1B所示，導電膜214與導電膜201連接且被施加相同電位，可以減少初期特性的不均勻且抑制-GBT(Gate Bias-Temperature；閘極偏壓溫度)應力測試所導致的劣化，並且抑制在汲極電壓不同時的通態電流的上升電壓的變動。另外，在氧化物半導體膜206中，在膜厚度 方向上進一步增大載子流動的區域，使得載子的遷移量增多。其結果是，電晶體154的通態電流增大，並且場效移動率提高。藉由將電晶體的通道長度設定為低於2.5μm，或者設定為1.45μm以上且2.2μm以下，通態電流進一步增大，並且場效移動率可以進一步提高。
注意，也可以採用導電膜201不與導電膜210或導電膜212重疊的結構。圖54A示出此時的例子。或者，導電膜201也可以與導電膜210或導電膜212重疊並與氧化物半導體膜106整體重疊。圖54B示出此時的例子。
在本實施方式所示的顯示裝置中，驅動電路部和像素部中的電晶體的結構不同。驅動電路部所包括的電晶體為雙閘極結構。就是說，與像素部相比，在驅動電路部中包括場效移動率高的電晶體。
另外，也可以在顯示裝置中驅動電路部和像素部所包括的電晶體的通道長度彼此不同。
典型地，可以將驅動電路部所包括的電晶體154的通道長度設定為低於2.5μm，或者1.45μm以上且2.2μm以下。另一方面，可以將像素部所包括的電晶體150的通道長度設定為2.5μm以上，或者2.5μm以上且20μm以下。
藉由將驅動電路部所包括的電晶體154的通道長度設定為低於2.5μm未満，較佳為1.45μm以上且2.2μm以下，與像素部所包括的電晶體150相比，可以提 高場效移動率，並且可以增大通態電流。其結果是，可以製造能夠進行高速工作的驅動電路部。
由於電晶體的場效移動率高，從而可以在驅動電路部的一個例子的信號線驅動電路中形成解複用電路(demultiplexer circuit)。解複用電路為將一個輸入信號分配到多個輸出中的任一個的電路，由此可以減少輸入信號用的輸入端子的個數。例如，一個像素具有紅色用子像素、綠色用子像素及藍色用子像素，並且在每個像素中設置解複用電路，可以在解複用電路中分配輸入到每個子像素的輸入信號，而可以將輸入端子減少至1/3。
另外，因為設置在像素部中的電晶體的閘極電極不與源極電極及汲極電極重疊，所以寄生電容少。再者，在不與閘極電極、源極電極及汲極電極重疊的區域中，氧化物半導體膜包含具有上述雜質元素的區域，從而寄生電阻小。由此，將通態電流大的電晶體設置在像素部中。其結果是，在大型顯示裝置或高清晰的顯示裝置中，可以減少信號遲延並抑制顯示不均勻。
在氧化物半導體膜106中，在不與導電膜110、導電膜112及導電膜114重疊的區域中包含形成氧缺陷的元素。此外，在氧化物半導體膜206中，在不與導電膜210、導電膜212及導電膜214重疊的區域中包含形成氧缺陷的元素。下面，將形成氧缺陷的元素作為雜質元素進行說明。作為雜質元素的典型例子，有氫、硼、碳、氮、氟、鋁、矽、磷、氯或稀有氣體元素等。作為稀有氣 體元素的典型例子，有氦、氖、氬、氪以及氙。
當對氧化物半導體膜添加雜質元素時，氧化物半導體膜中的金屬元素和氧的鍵合斷開，而形成氧缺陷。或者，當對氧化物半導體膜添加雜質元素時，氧化物半導體膜中的與金屬元素鍵合的氧鍵合於雜質元素，從金屬元素脫離氧，而形成氧缺陷。其結果是，在氧化物半導體膜中的載子密度增加，因而導電性提高。
在此，圖2示出氧化物半導體膜106附近的放大圖。注意，作為典型例子，使用包括在電晶體150中的氧化物半導體膜106附近的放大圖進行說明。如圖2所示，氧化物半導體膜106包括與導電膜110及導電膜112接觸的區域106a、與絕緣膜116接觸的區域106b、以及與絕緣膜108重疊的區域106c及區域106d。
區域106a被用作源極區域及汲極區域。在導電膜110及導電膜112使用與氧容易鍵合的導電材料如鎢、鈦、鋁、銅、鉬、鉻、鉭單體或者合金等形成的情況下，包含在氧化物半導體膜中的氧和包含在導電膜110及導電膜112中的導電材料鍵合，在氧化物半導體膜中形成氧缺陷。另外，有時在氧化物半導體膜中混入形成導電膜110及導電膜112的導電材料的構成元素的一部分。其結果是，與導電膜110及導電膜112接觸的區域106a提高導電性並被用作源極區域及汲極區域。
區域106b及區域106c被用作低電阻區域。區域106b及區域106c包含雜質元素。注意，區域106b 的雜質元素濃度比區域106c高。此外，在導電膜114的側面具有錐形形狀的情況下，區域106c的一部分也可以與導電膜114重疊。
在雜質元素為稀有氣體元素且藉由濺射法形成氧化物半導體膜106的情況下，區域106a至區域106d分別包含稀有氣體元素，並且與區域106a及區域106d相比，區域106b及區域106c的稀有氣體元素的濃度高。這是因為在藉由濺射法形成氧化物半導體膜106的情況下，作為濺射氣體使用稀有氣體，從而在氧化物半導體膜106中包含稀有氣體，並且在區域106b及區域106c中故意地添加稀有氣體，以便形成氧缺陷。注意，也可以在區域106b及區域106c中添加有與區域106a及區域106d不同的稀有氣體元素。
在雜質元素為硼、碳、氮、氟、鋁、矽、磷或氯的情況下，僅在區域106b及區域106c中包含雜質元素。因此，與區域106a及區域106d相比，區域106b及區域106c的雜質元素的濃度高。注意，在區域106b及區域106c中，可以將藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的雜質元素的濃度設定為1×1018atoms/cm3以上且1×1022atoms/cm3以下，或者1×1019atoms/cm3以上且1×1021atoms/cm3以下，或者5×1019atoms/cm3以上且5×1020atoms/cm3以下。
在雜質元素為氫的情況下，與區域106a及區域106d相比，區域106b及區域106c的雜質元素的濃度 高。注意，在區域106b及區域106c中，可以將藉由二次離子質譜分析法得到的氫濃度設定為8×1019atoms/cm3以上，或者1×1020atoms/cm3以上，或者5×1020atoms/cm3以上。
由於區域106b及區域106c包含雜質元素，氧缺陷增加並載子密度增加。其結果是，區域106b及區域106c的導電性提高，而被用作低電阻區域。
注意，雜質元素也可以為氫、硼、碳、氮、氟、鋁、矽、磷、或氯中的一個以上，以及稀有氣體的一種以上。在此情況下，在區域106b及區域106c中，因為由於稀有氣體形成的氧缺陷和添加到該區域的氫、硼、碳、氮、氟、鋁、矽、磷或氯中的一個以上的相互作用，區域106b及區域106c的導電性有時進一步提高。
區域106d被用作通道。
在絕緣膜108中，與氧化物半導體膜106及導電膜114重疊的區域以及與氧化物半導體膜206及導電膜214重疊的區域被用作閘極絕緣膜。此外，在絕緣膜108中，氧化物半導體膜106與導電膜110及導電膜112重疊的區域以及氧化物半導體膜206與導電膜210及導電膜212重疊的區域被用作層間絕緣膜。
導電膜110及導電膜112、導電膜210及導電膜212被用作源極電極及汲極電極。此外，導電膜114及導電膜214被用作閘極電極。
本實施方式所示的電晶體150及電晶體154 在被用作通道的區域和被用作源極區域及汲極區域的區域之間包括被用作低電阻區域的區域。由此，可以降低通道和源極區域及汲極區域之間的電阻，並且電晶體150及電晶體154具有大通態電流及高場效移動率。
此外，在電晶體150及電晶體154的製造步驟中，同時形成被用作閘極電極的導電膜114及導電膜214、被用作源極電極及汲極電極的導電膜110及導電膜112、以及導電膜210及導電膜212。由此，在電晶體150中，導電膜114不與導電膜110及導電膜112重疊，而可以減少導電膜114和導電膜110及導電膜112之間的寄生電容。此外，在電晶體154中，導電膜214不與導電膜210及導電膜212重疊，而可以減少導電膜214和導電膜210及導電膜212之間的寄生電容。其結果是，在作為基板102使用大面積基板的情況下，可以減少導電膜110、導電膜112、導電膜114、導電膜210、導電膜212及導電膜214中的信號遲延。
另外，在電晶體150中，將導電膜110、導電膜112及導電膜114用作遮罩，對氧化物半導體膜106添加雜質元素。另外，在電晶體154中，將導電膜210、導電膜212及導電膜214用作遮罩，對氧化物半導體膜206添加雜質元素。就是說，可以自對準地形成低電阻區域。
下面說明圖1A和圖1B所示的顯示裝置的詳細結構。
作為基板102，可以採用各種各樣的基板，而 不侷限於特定的基板。作為該基板的一個例子，有半導體基板(例如單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板，包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的一個例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板、貼合薄膜、基材薄膜等的一個例子，可以舉出如下。例如，可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠。或者，作為一個例子，可以舉出丙烯酸樹脂等合成樹脂等。作為一個例子，可以舉出聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等。作為一個例子，可以舉出聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的不均勻性小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集成化。
或者，作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體。或者，也可以在基板102和電晶體之間設置剝離層。剝離層可以用於在其上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上。此時，也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如 可以使用鎢膜與氧化矽膜的無機膜的疊層結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
作為轉置電晶體的基板的一個例子，除了上述的可以形成電晶體的基板之外，還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡皮基板等。藉由採用這些基板，可以形成特性良好的電晶體、形成功耗小的電晶體、製造不容易損壞的裝置、實現耐熱性、輕量化或薄型化。
絕緣膜104可以使用氧化物絕緣膜或氮化物絕緣膜的單層或疊層形成。注意，為了提高與氧化物半導體膜106及氧化物半導體膜206之間的介面特性，在絕緣膜104中至少與氧化物半導體膜106及氧化物半導體膜206接觸的區域較佳為由氧化物絕緣膜形成。或者，作為絕緣膜104使用藉由加熱釋放氧的氧化物絕緣膜，藉由加熱處理使包含在絕緣膜104中的氧移動到氧化物半導體膜106及氧化物半導體膜206。
絕緣膜104的厚度可以為50nm以上、100nm以上且3000nm以下、或200nm以上且1000nm以下。藉由使絕緣膜104厚，可以使絕緣膜104的氧釋放量增加，並且能夠減少絕緣膜104與氧化物半導體膜106及氧化物半導體膜206之間的介面能階，並且減少包含在氧化物半 導體膜106及氧化物半導體膜206中的氧缺陷。
作為絕緣膜104，例如可以使用氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化鎵膜或Ga-Zn氧化物膜等即可，並且以單層或疊層設置絕緣膜104。
氧化物半導體膜106及氧化物半導體膜206典型地由In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等的金屬氧化物膜形成。注意，氧化物半導體膜106及氧化物半導體膜206具有透光性。
注意，在氧化物半導體膜106及氧化物半導體膜206為In-M-Zn氧化物的情況下，In及M的原子數比率為當In及M的和為100atomic%時In多於25atomic%且M低於75atomic%，或者In多於34atomic%且M低於66atomic%。
氧化物半導體膜106及氧化物半導體膜206的能隙為2eV以上，2.5eV以上，或者3eV以上。
氧化物半導體膜106及氧化物半導體膜206的厚度為3nm以上且200nm以下，或者3nm以上且100nm以下，或者3nm以上且50nm以下。
當氧化物半導體膜106及氧化物半導體膜206為In-M-Zn氧化物膜(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，較佳為用於形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足In
Figure 109144755-A0101-12-0022-155
M及 Zn
Figure 109144755-A0101-12-0023-156
M。作為這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1，In：M：Zn=1：1：1.2、In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3、In：M：Zn=3：1：2等。注意，在所形成的氧化物半導體膜106及氧化物半導體膜206的原子數比中，分別包括上述濺射靶材中的金屬元素的原子數比的±40%的範圍內的變動。
此外，當氧化物半導體膜106及氧化物半導體膜206包含第14族元素之一的矽或碳時，氧化物半導體膜106及氧化物半導體膜206中的氧缺損增加，導致氧化物半導體膜106及氧化物半導體膜206的n型化。因此，氧化物半導體膜106及氧化物半導體膜206中的尤其在區域106d中，可以將矽或碳的濃度(利用二次離子質譜分析法得到的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。其結果，電晶體具有實現正臨界電壓的電特性(也稱為常關閉(normally-off)特性)。
此外，氧化物半導體膜106及氧化物半導體膜206中的尤其在區域106d中，可以將利用二次離子質譜分析法得到的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，或者2×1016atoms/cm3以下。鹼金屬或鹼土金屬有時會與氧化物半導體結合而生成載子，導致電晶體的關態電流的增大。由此，較佳為降低區域106d的鹼金屬或鹼土金屬的濃度。其結果，電晶體具有 實現正臨界電壓的電特性(也稱為常關閉特性)。
此外，在氧化物半導體膜106及氧化物半導體膜206中的尤其在區域106d包含氮的情況下，有時會生成成為載子的電子，載子密度增加而成為n型化。其結果，使用包含氮的氧化物半導體膜的電晶體容易具有常開啟(normally-on)特性。因此，該氧化物半導體膜中的尤其在區域106d中，較佳為儘可能減少氮。例如，可以將利用二次離子質譜分析法得到的氮濃度設定為5×1018atoms/cm3以下。
藉由氧化物半導體膜106及氧化物半導體膜206中的尤其在區域106d中減少雜質元素，可以降低氧化物半導體膜的載子密度。因此，氧化物半導體膜106及氧化物半導體膜206中的尤其在區域106d中，可以將載子密度設定為1×1017個/cm3以下，或者1×1015個/cm3以下，或者1×1013個/cm3以下，或者1×1011個/cm3以下。
藉由作為氧化物半導體膜106及氧化物半導體膜206，使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體。在此，將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質或”或“實質上高純度本質”。因為使用高純度本質或實質上高純度本質的氧化物半導體的電晶體的載子發生源較少，所以有時可以降低載子密度。由此，在該氧化物半導體膜中形成有通道區域的電晶體容易具有實現正臨界電壓的電特性(也稱為常關閉特性)。因為高純度本 質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。使用高純度本質或實質上高純度本質的氧化物半導體膜的電晶體的關態電流顯著低，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，即1×10-13A以下。因此，形成通道區域在該氧化物半導體膜中的電晶體的電特性變動小，該電晶體成為可靠性高的電晶體。
此外，氧化物半導體膜106及氧化物半導體膜206例如也可以具有非單晶結構。非單晶結構例如包括在後面描述的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、在後面描述的微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
此外，氧化物半導體膜106及氧化物半導體膜206也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
注意，在氧化物半導體膜106及氧化物半導體膜206中有時區域106b與區域106d的晶性不同。此外，在氧化物半導體膜106及氧化物半導體膜206中，有時區域106c和區域106d的晶性不同。此時，當對區域106b或區域106c添加雜質元素時，區域106b或區域106c受到損傷，而降低晶性。
絕緣膜108可以使用氧化物絕緣膜或氮化物絕緣膜的單層或疊層形成。注意，為了提高氧化物半導體膜106及氧化物半導體膜206的介面特性，在絕緣膜108中至少與氧化物半導體膜106及氧化物半導體膜206接觸的區域較佳為由氧化物絕緣膜形成。作為絕緣膜108例如可以使用氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化鎵膜或Ga-Zn氧化物膜等，並且以單層或疊層設置絕緣膜108。
另外，藉由作為絕緣膜108設置具有阻擋氧、氫、水等的效果的絕緣膜，能夠防止氧從氧化物半導體膜106及氧化物半導體膜206擴散到外部，並能夠防止氫，水等從外部侵入氧化物半導體膜106及氧化物半導體膜206。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
此外，藉由作為絕緣膜108，使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材 料，可以降低電晶體的閘極漏電流。
此外，作為絕緣膜108，使用藉由加熱釋放氧的氧化物絕緣膜，藉由加熱處理可以使包含在絕緣膜108中的氧移動到氧化物半導體膜106及氧化物半導體膜206。
此外，作為絕緣膜108，可以使用缺陷少的氧氮化矽膜。在對缺陷少的氧氮化矽膜進行加熱處理後，在對其利用100K以下的ESR進行測量而得到的質譜中，觀察到g值為2.037以上且2.039以下的第一信號，g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。此外，第一信號與第二信號的間隔寬度以及第二信號與第三信號的間隔寬度在X波段的ESR測定中分別為5mT左右。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總計小於1×1018spins/cm3，典型為1×1017spins/cm3以上且小於1×1018spins/cm3。
另外，在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x為0以上且2以下，或者為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。換言之，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且 2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總計越低，包含在氧氮化矽膜中的氮氧化物的含量越少。
此外，藉由二次離子質譜分析法測量的缺陷少的氧氮化矽膜的氮濃度為6×1020atoms/cm3以下。藉由作為絕緣膜108使用缺陷少的氧氮化矽膜，不容易生成氮氧化物，可以減少氧化物半導體膜106及氧化物半導體膜206與絕緣膜108的各介面處的載子陷阱。此外，可以減少半導體裝置所包括的電晶體的臨界電壓的變動，並且可以減少電晶體的電特性的變動。
可以將絕緣膜108的厚度設定為5nm以上且400nm以下，或者5nm以上且300nm以下，或者10nm以上且250nm以下。
因為同時形成導電膜110、導電膜112、導電膜114、導電膜210、導電膜212及導電膜214，所以具有相同材料(例如金屬元素)及相同疊層結構。導電膜110、導電膜112、導電膜114、導電膜210、導電膜212及導電膜214可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎳、鐵、鈷及鎢中的金屬元素，或者以上述金屬元素為成分的合金，或者組合上述金屬元素的合金等形成。或者，也可以使用選自錳及鋯等中的一個或多個的金屬元素。或者，導電膜110、導電膜112、導電膜114、導電膜210、導電膜212及導電膜214可以採用單層結構或兩層以上的疊層結構。例如，有包含矽的鋁膜的單層結構、包含錳的 銅膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在包含錳的銅膜上層疊銅膜的兩層結構、依次層疊鈦膜、鋁膜及鈦膜的三層結構、依次層疊包含錳的銅膜、銅膜及包含錳的銅膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種元素而成的合金膜或氮化膜。
此外，作為導電膜110、導電膜112、導電膜114、導電膜210、導電膜212及導電膜214，可以適用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含氧化矽的銦錫氧化物等的具有透光性的導電性材料。此外，也可以採用上述具有透光性的導電性材料和上述金屬元素的疊層結構。
可以將導電膜110、導電膜112、導電膜114、導電膜210、導電膜212及導電膜214的厚度設定為30nm以上且500nm以下，或者100nm以上且400nm以下。
絕緣膜116可以使用氧化物絕緣膜或氮化物絕緣膜的單層或疊層形成。注意，為了提高氧化物半導體膜106及氧化物半導體膜206的介面特性，在絕緣膜116中至少與氧化物半導體膜106及氧化物半導體膜206接觸的區域較佳為由氧化物絕緣膜形成。另外，作為絕緣膜 116使用藉由加熱釋放氧的氧化物絕緣膜，藉由加熱處理可以使包含在絕緣膜116中的氧移動到氧化物半導體膜106及氧化物半導體膜206中。
作為絕緣膜116，例如可以使用氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化鎵膜或Ga-Zn氧化物膜等，並且可以以單層或疊層設置絕緣膜116。
絕緣膜118較佳為被用作來自外部的氫或水等的障壁膜的膜。作為絕緣膜118例如可以使用氮化矽膜、氮氧化矽膜、氧化鋁膜等，並且可以以單層或疊層設置絕緣膜118。
可以將絕緣膜116及絕緣膜118的厚度設定為30nm以上且500nm以下，或者100nm以上且400nm以下。
<半導體裝置的結構2>
接著，對半導體裝置的其它結構參照圖3A至圖3C進行說明。在此，作為設置在像素部中的電晶體150的變形例子使用電晶體151進行說明。驅動電路部的電晶體154適當地適用電晶體151的絕緣膜104的結構或者導電膜110、導電膜112及導電膜114的結構。
在圖3A至圖3C中示出半導體裝置所包括的電晶體151的俯視圖及剖面圖。圖3A是電晶體151的俯視圖，圖3B是沿著圖3A的點劃線Y3-Y4的剖面圖，圖 3C是圖3A的點劃線X3-X4的剖面圖。
在圖3A至圖3C所示的電晶體151中，導電膜110、導電膜112及導電膜114分別具有三層結構。此外，絕緣膜104具有氮化物絕緣膜104a及氧化物絕緣膜104b的疊層結構。至於其他結構，與電晶體150同樣，並且發揮相同效果。
首先，對導電膜110、導電膜112及導電膜114進行說明。
導電膜110依次層疊有導電膜110a、導電膜110b及導電膜110c，並且導電膜110a及導電膜110c覆蓋導電膜110b表面。就是說，將導電膜110a及導電膜110c用作導電膜110b的保護膜。
與導電膜110同樣，導電膜112依次層疊有導電膜112a、導電膜112b及導電膜112c，並且導電膜112a及導電膜112c覆蓋導電膜112b表面。
與導電膜110同樣，導電膜114依次層疊有導電膜114a、導電膜114b及導電膜114c，並且導電膜114a及導電膜114c覆蓋導電膜114b表面。
導電膜110a、導電膜112a及導電膜114a使用防止包含在導電膜110b、導電膜112b及導電膜114b中的金屬元素擴散到氧化物半導體膜106中的材料來形成。作為導電膜110a、導電膜112a及導電膜114a，使用鈦、鉭、鉬或鎢、其合金、或者氮化鈦、氮化鉭、氮化鉬或氮化鉭等形成。或者，導電膜110a、導電膜112a及導 電膜114a可以使用Cu-X合金(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)等形成。
注意，Cu-X合金(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)藉由加熱處理有時在與氧化物半導體膜接觸的區域或與絕緣膜接觸的區域形成覆蓋膜。覆蓋膜由包含X的化合物形成。作為包含X的化合物的一個例子，有X的氧化物、In-X氧化物、Ga-X氧化物、In-Ga-X氧化物及In-Ga-Zn-X氧化物等。藉由在導電膜110a、導電膜112a及導電膜114a表面形成覆蓋膜，而覆蓋膜成為障壁膜，可以抑制Cu-X合金膜中的Cu侵入氧化物半導體膜。
注意，藉由將氧化物半導體膜106中的被用作通道的區域的銅濃度設定為1×1018atoms/cm3以下，可以減少被用作閘極絕緣膜的絕緣膜108和氧化物半導體膜106的介面的陷阱態密度(trap state density)。其結果，可以製造次臨界擺幅值(S值)良好的電晶體。
導電膜110b、導電膜112b及導電膜114b使用低電阻材料形成。作為導電膜110b、導電膜112b及導電膜114b，可以單獨使用銅、鋁、金或銀等、其合金、或者以上述金屬為主要成分的化合物等形成。
藉由使用包含在導電膜110b、導電膜112b及導電膜114b中的金屬元素被鈍態化的膜形成導電膜110c、導電膜112c及導電膜114c，可以防止在絕緣膜116的形成步驟中包含在導電膜110b、導電膜112b及導 電膜114b中的金屬元素移動到氧化物半導體膜106中。作為導電膜110c、導電膜112c及導電膜114c，可以使用金屬矽化合物、金屬矽氮化合物等，典型為CuSix(x>0)、CuSixNy(x>0，y>0)等。
在此，對導電膜110c、導電膜112c及導電膜114c的形成方法進行說明。導電膜110b、導電膜112b及導電膜114b使用銅形成。另外，導電膜110c、導電膜112c及導電膜114c使用CuSixNy(x>0，y>0)形成。
將導電膜110b、導電膜112b及導電膜114b暴露於在氫、氨、一氧化碳等的還原氛圍中產生的電漿，使導電膜110b、導電膜112b及導電膜114b表面的氧化物還原。
接著，在200℃以上且400℃以下進行加熱的同時，將導電膜110b、導電膜112b及導電膜114b暴露於矽烷。其結果，包含在導電膜110b、導電膜112b及導電膜114b中的銅被用作催化劑，矽烷被分解為Si和H2，並且導電膜110b、導電膜112b及導電膜114b表面形成CuSix(x>0)。
接著，將導電膜110b、導電膜112b及導電膜114b暴露於在氨或氮等的包含氮的氛圍中產生的電漿，在導電膜110b、導電膜112b及導電膜114b表面形成的CuSix(x>0)與包含在電漿中的氮起反應，而作為導電膜110c、導電膜112c及導電膜114c，形成CuSixNy(x>0，y>0)。
注意，在上述步驟中，藉由在將導電膜110b、導電膜112b及導電膜114b暴露於在氨或氮等包含氮的氛圍中產生的電漿之後，在200℃以上且400℃以下加熱的同時，將導電膜110b、導電膜112b及導電膜114b暴露於矽烷，作為導電膜110c、導電膜112c及導電膜114c可以形成CuSixNy(x>0，y>0)。
接著，對層疊有氮化物絕緣膜104a及氧化物絕緣膜104b的絕緣膜104進行說明。
例如，作為氮化物絕緣膜104a，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜及氮氧化鋁膜等形成。此外，作為氧化物絕緣膜104b，可以使用氧化矽膜、氧氮化矽膜及氧化鋁膜等形成。藉由在基板102一側設置氮化物絕緣膜104a，可以防止來自外部的氫、水等擴散到氧化物半導體膜106中。
<半導體裝置的結構3>
接著，對半導體裝置的其它結構參照圖4A至圖5C及圖11A和圖11B進行說明。在此，作為設置在像素部中的電晶體150的變形例子使用電晶體152及電晶體153進行說明。驅動電路部中的電晶體154可以適當地適用包括在電晶體152中的氧化物半導體膜106的結構或者包括在電晶體153中的氧化物半導體膜106的結構。
在圖4A至圖4C中示出半導體裝置所包括的電晶體152的俯視圖及剖面圖。圖4A是電晶體152的俯 視圖，圖4B是沿著圖4A的點劃線Y3-Y4的剖面圖，並且圖4C是沿著圖4A的點劃線X3-X4的剖面圖。
在圖4A至圖4C所示的電晶體152中，氧化物半導體膜106為多層結構。明確而言，氧化物半導體膜106包括與絕緣膜104接觸的氧化物半導體膜107a、與氧化物半導體膜107a接觸的氧化物半導體膜107b以及與氧化物半導體膜107b、導電膜110、導電膜112、絕緣膜108及絕緣膜116接觸的氧化物半導體膜107c。至於其他結構，與電晶體150同樣，並且發揮相同效果。
作為氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c，典型地由In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等的金屬氧化物膜形成。
另外，氧化物半導體膜107a及氧化物半導體膜107c典型為In-Ga氧化物膜、In-Zn氧化物膜、In-Mg氧化物膜、Zn-Mg氧化物膜或In-M-Zn氧化物膜(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，並且與氧化物半導體膜107b相比，其導帶底端的能量近於真空能階，典型地氧化物半導體膜107a及氧化物半導體膜107c的導帶底端的能量和氧化物半導體膜107b的導帶底端的能量差為0.05eV以上、0.07eV以上、0.1eV以上、或0.2eV以上，並且2eV以下、1eV以下、0.5eV以下、或0.4eV以下。注意，將真空能階和導帶底端的能量的能 量差也稱為電子親和力。
當氧化物半導體膜107b是In-M-Zn氧化物膜(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf等)時，在用於形成氧化物半導體膜107b的靶材中，假設金屬元素的原子數比為In：M：Zn=x1：y1：z1時，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。另外，藉由將z1/y1設定為1以上且6以下，作為氧化物半導體膜107b容易形成CAAC-OS膜。作為靶材的金屬元素的原子數比的典型例子可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3，以及In：M：Zn=3：1：2等。
當氧化物半導體膜107a及氧化物半導體膜107c是In-M-Zn氧化物膜(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf等)時，在用於形成氧化物半導體膜107a及氧化物半導體膜107c的靶材中，假設金屬元素的原子數比為In：M：Zn=x2：y2：z2時，x2/y2<x1/y1，並且z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。另外，藉由將z2/y2設定為1以上且6以下，作為氧化物半導體膜107a及氧化物半導體膜107c容易形成CAAC-OS膜。作為靶材的金屬元素的原子數比的典型例子可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8、In：M： Zn=1：4：3、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：4：6、In：M：Zn=1：6：3、In：M：Zn=1：6：4、In：M：Zn=1：6：5、In：M：Zn=1：6：6、In：M：Zn=1：6：7、In：M：Zn=1：6：8、及In：M：Zn=1：6：9等。
此外，在氧化物半導體膜107a及氧化物半導體膜107c為In-Ga氧化物膜的情況下，例如可以使用In-Ga金屬氧化物靶材(In：Ga=7：93)藉由濺射法形成。或者，為了作為氧化物半導體膜107a及氧化物半導體膜107c利用DC放電的濺射法形成In-Ga氧化物膜，當In：Ga=x：y(原子數比)時，將y/(x+y)設定為0.96以下，較佳為0.95以下，例如0.93。
注意，氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c的原子數比作為誤差包括上述原子數比的±40%的變動。
注意，原子數比不侷限於上述，也可以按照所必要的半導體特性設定適當的原子數比。
此外，氧化物半導體膜107a及氧化物半導體膜107c也可以具有相同組成。例如，作為氧化物半導體膜107a及氧化物半導體膜107c也可以使用In：Ga：Zn=1：3：2、1：3：4、1：4：5、1：4：6、1：4：7、或者1：4：8的原子數比的In-Ga-Zn氧化物。
或者，氧化物半導體膜107a及氧化物半導體膜107c也可以具有不同組成。例如，作為氧化物半導體 膜107a使用In：Ga：Zn=1：3：2的原子數比的In-Ga-Zn氧化物，作為氧化物半導體膜107c使用In：Ga：Zn=1：3：4或1：4：5的原子數比的In-Ga-Zn氧化物。
將氧化物半導體膜107a及氧化物半導體膜107c的厚度設定為3nm以上且100nm以下，或者3nm以上且50nm以下。將氧化物半導體膜107b的厚度設定為3nm以上且200nm以下，或者3nm以上且100nm以下，或者3nm以上且50nm以下。注意，使氧化物半導體膜107a及氧化物半導體膜107c的厚度分別比氧化物半導體膜107b的厚度薄，可以減少電晶體的臨界電壓的變動量。
藉由利用STEM(Scanning Transmission Electron Microscopy)有時可以觀察氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c每一個的介面。
氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c可以適當地使用實施方式1所示的氧化物半導體膜106的結晶結構。
將與氧化物半導體膜107b相比不容易產生氧缺陷的氧化物半導體膜107a及氧化物半導體膜107c分別以與氧化物半導體膜107b的下面及上面接觸的方式設置，可以減少氧化物半導體膜107b中的氧缺陷。此外，因為氧化物半導體膜107b接觸於包含構成氧化物半導體膜107b的金屬元素的一個以上的氧化物半導體膜107a及 氧化物半導體膜107c，所以氧化物半導體膜107a和氧化物半導體膜107b之間的介面及氧化物半導體膜107b和氧化物半導體膜107c之間的介面的介面態密度極低。由此，可以減少包含在氧化物半導體膜107b中的氧缺陷。
此外，在氧化物半導體膜107b與構成元素不同的絕緣膜(例如包括氧化矽膜的絕緣膜)接觸的情況下形成介面能階，並且有時該介面能階形成通道。在此情況下，有時出現臨界電壓不同的電晶體，而電晶體的外觀上的臨界電壓變動。但是，因為包含構成氧化物半導體膜107b的金屬元素的一種以上的氧化物半導體膜107a與氧化物半導體膜107b接觸，所以在氧化物半導體膜107a和氧化物半導體膜107b之間的介面不容易形成介面能階。由此，藉由設置氧化物半導體膜107a，可以減少電晶體的臨界電壓等的電特性的不均勻。
另外，當在絕緣膜108和氧化物半導體膜107b之間的介面形成通道時，在該介面發生介面散射，由此電晶體的場效移動率變低。但是，以與氧化物半導體膜107b接觸的方式設置包含構成氧化物半導體膜107b的金屬元素的一種以上的氧化物半導體膜107c，在氧化物半導體膜107b和氧化物半導體膜107c之間的介面不容易發生載子的散射，由此能夠提高電晶體的場效移動率。
此外，氧化物半導體膜107a及氧化物半導體膜107c被用作抑制由於絕緣膜104及絕緣膜108的構成元素或導電膜110及導電膜112的構成元素混入氧化物半 導體膜107b而在氧化物半導體膜107中形成雜質態的障壁膜。
例如，在作為絕緣膜104及絕緣膜108，使用包含矽的絕緣膜或包含碳的絕緣膜的情況下，絕緣膜104及絕緣膜108中的矽或混入絕緣膜104及絕緣膜108中的碳有時侵入到氧化物半導體膜107a及氧化物半導體膜107c中離介面幾nm左右的深度。當矽、碳等雜質混入氧化物半導體膜107b時形成雜質能階，該雜質能階有時作為施體生成電子而使氧化物半導體膜107bn型化。
但是，當氧化物半導體膜107a及氧化物半導體膜107c的厚度大於幾nm時，混入的矽、碳等雜質不到氧化物半導體膜107b，因此雜質能階的影響得到抑制。
由上述內容可知，本實施方式所示的電晶體是減少臨界電壓等的電特性的不均勻得到改善的電晶體。
在圖5A至圖5C示出與圖4A至圖4C不同的結構的電晶體。
在圖5A至圖5C中示出半導體裝置所包括的電晶體153的俯視圖及剖面圖。圖5A是電晶體153的俯視圖，圖5B是沿著圖5A的點劃線Y3-Y4的剖面圖，圖5C是沿著圖5A的點劃線X3-X4的剖面圖。
如圖5A至圖5C所示的電晶體153，氧化物半導體膜106也可以具有與絕緣膜104接觸的氧化物半導體膜107b、與氧化物半導體膜107b及絕緣膜108接觸的氧化物半導體膜107c的疊層結構。至於其他結構，與電 晶體150同樣，並且發揮相同效果。
<帶結構>
在此，對圖4A至圖5C所示的電晶體的帶結構進行說明。注意，圖11A是圖4A至圖4C所示的電晶體153的帶結構，為了容易理解，表示絕緣膜104、氧化物半導體膜107a、氧化物半導體膜107b、氧化物半導體膜107c及絕緣膜108的導帶底端的能量(Ec)。此外，圖11B是圖5A至圖5C所示的電晶體154的帶結構，為了容易理解，表示絕緣膜104、氧化物半導體膜107b、氧化物半導體膜107c及絕緣膜108的導帶底端的能量(Ec)。
如圖11A所示，在氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c中，導帶底端的能量連續地變化。這是可以理解的，因為：由於氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c的構成元素共通，氧容易互相擴散。由此可以說，雖然氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c是組成互不相同的膜的疊層體，但是在物性上是連續的。
主要成分相同的層疊氧化物半導體膜不以簡單地層疊各膜的方式，而以形成連續結合(在此，尤其是指各層之間的導帶底的能量連續地變化的U型井(U-shaped well)結構)的方式形成。也就是說，以在各層的介面處上不存在形成捕獲中心或再結合中心等的缺陷能階 或阻礙載子流動的屏障的有可能成為氧化物半導體的雜質的物質的方式形成疊層結構。如果雜質混入到被層疊的氧化物半導體膜與氧化物層之間，能帶將會失去連續性，因此載子在介面被捕獲或被再結合而消失。
注意，圖11A示出氧化物半導體膜107a的Ec與氧化物半導體膜107c的Ec相同的情況，但是也可以互不相同。
從圖11A可知，氧化物半導體膜107b成為井(well)，而在電晶體152中，通道被形成在氧化物半導體膜107b中。注意，氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c的導帶底端的能量連續地變化，由此將U型井結構的通道也可以稱為埋入通道。
另外，如圖11B所示，在氧化物半導體膜107b及氧化物半導體膜107c中，導帶底端的能量也可以連續地變化。
從圖11B可知，氧化物半導體膜107b成為井，在電晶體153中，通道被形成在氧化物半導體膜107b中。
圖4A至圖4C所示的電晶體152包括包含構成氧化物半導體膜107b的金屬元素中的一種以上的氧化物半導體膜107a及氧化物半導體膜107c，由此在氧化物半導體膜107a和氧化物半導體膜107b之間的介面及氧化物半導體膜107c與氧化物半導體膜107b之間的介面不容易形成介面能階。因此，藉由設置氧化物半導體膜107a 及氧化物半導體膜107c，可以減少電晶體的臨界電壓等的電特性的不均勻或變動。
圖5A至圖5C所示的電晶體153包括包含構成氧化物半導體膜107b的金屬元素中的一種以上的氧化物半導體膜107c，由此在氧化物半導體膜107c和氧化物半導體膜107b之間的介面不容易形成介面能階。因此，藉由設置氧化物半導體膜107c，可以減少電晶體的臨界電壓等的電特性的不均勻或變動。
<半導體裝置的製造方法1>
接著，對圖1A和圖1B所示的電晶體150及電晶體154的製造方法參照圖7A至圖9C進行說明。
構成電晶體150及電晶體154的膜(絕緣膜、氧化物半導體膜及導電膜等)可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法的典型例子，有濺射法、電漿化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，可以採用MOCVD(有機金屬化學氣相沉積)法或ALD(原子層沉積)法。
藉由熱CVD法進行的沉積可以按以如下方式執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上相互反應而沉積在基板上。如此，由於熱CVD法 不發生電漿來形成膜，因此具有不產生起因於電漿損傷的缺陷的優點。
另外，藉由ALD法進行的沉積可以按如下方式執行：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室內，然後按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一原料氣體及惰性氣體時，將惰性氣體用作載子氣體，另外，可以在引入第二原料氣體的同時引入惰性氣體。另外，也可以利用真空抽氣將第一原料氣體排出來代替引入惰性氣體，然後引入第二原料氣體。第一原料氣體附著到基板表面形成第一層，之後引入的第二原料氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。
藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法使得可以準確地調節厚度而適用於微型電晶體的形成。
如圖7C所示，在基板102上形成導電膜201，並且在導電膜201上形成絕緣膜104。
導電膜201藉由濺射法、真空蒸鍍法、脈衝 雷射沉積(PLD)法、熱CVD法等形成導電膜，且在該導電膜上藉由光微影(lithography)製程形成遮罩之後進行蝕刻處理來形成。
另外，可以藉由使用利用ALD法的成膜裝置可以形成鎢膜作為導電膜201。此時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
另外，也可以藉由電鍍法、印刷法、噴墨法等形成導電膜201而代替上述形成方法。
絕緣膜104可以適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法及塗佈法等形成。另外，也可以在基板102上形成絕緣膜之後，對該絕緣膜添加氧形成絕緣膜104。作為對絕緣膜添加的氧，有氧自由基、氧原子、氧原子離子、氧分子離子等。另外，作為添加方法，有離子摻雜法、離子植入法、電漿處理法等。此外，也可以在絕緣膜上形成抑制氧的脫離的膜之後，隔著該膜對絕緣膜添加氧。
在如下條件下可以形成藉由加熱處理能夠釋放氧的氧化矽膜或氧氮化矽膜作為絕緣膜104：在180℃以上且280℃以下，或者為200℃以上且240℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下，或者為100Pa以上且200Pa以 下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，或者為0.25W/cm2以上且0.35W/cm2以下的高頻電力。
在此，參照圖7A和圖7B說明在絕緣膜上形成抑制氧的脫離的膜之後，隔著該膜對絕緣膜添加氧的方法。
如圖7A所示，在基板102及導電膜201上形成絕緣膜103。
接著，如圖7B所示，在絕緣膜103上形成抑制氧的脫離的膜119。接著，隔著膜119對絕緣膜103添加氧121。
作為抑制氧的脫離的膜119，使用如下具有導電性的材料形成：選自鋁、鉻、鉭、鈦、鉬、鎳、鐵、鈷、鎢中的金屬元素；以上述金屬元素為成分的合金；組合上述金屬元素的合金；包含上述金屬元素的金屬氮化物；包含上述金屬元素的金屬氧化物；以及包含上述金屬元素的金屬氮氧化物等。
可以將抑制氧的脫離的膜119的厚度設定為1nm以上且20nm以下，或者2nm以上且10nm以下。
作為隔著膜119對絕緣膜103添加氧121的方法，有離子摻雜法、離子植入法及電漿處理法等。藉由在絕緣膜103上設置膜119並添加氧，膜119被用作抑制從絕緣膜103脫離氧的保護膜。由此，可以對絕緣膜103添加更多的氧。
此外，在藉由電漿處理進行氧的引入時，以微波使氧激發來發生高密度的氧電漿，可以增加對於絕緣膜103的氧引入量。
然後，藉由除去膜119，如圖7C所示，可以在基板102上形成添加有氧的絕緣膜104。注意，在形成膜之後可以形成添加有足夠的氧的絕緣膜104的情況下，也可以不進行圖7A和圖7B所示的添加氧的處理。
接著，如圖7D所示，在絕緣膜104上形成氧化物半導體膜106及氧化物半導體膜206。接著，在絕緣膜104、氧化物半導體膜106及氧化物半導體膜206上形成絕緣膜108。
下面對氧化物半導體膜106及氧化物半導體膜206的形成方法進行說明。在絕緣膜104上藉由濺射法、塗佈法、脈衝雷射蒸鍍法、雷射燒蝕法、熱CVD法等形成氧化物半導體膜。接著，藉由加熱處理，將包含在絕緣膜104中的氧移動到氧化物半導體膜。接著，藉由光微影製程在氧化物半導體膜上形成遮罩，然後用該遮罩對氧化物半導體膜的一部分進行蝕刻，從而如圖7D所示那樣形成氧化物半導體膜106及氧化物半導體膜206。然後，去除遮罩。注意，也可以在蝕刻氧化物半導體膜的一部分並形成氧化物半導體膜106之後，進行加熱處理。
另外，藉由作為氧化物半導體膜106及氧化物半導體膜206的形成方法利用印刷法，可以直接形成被元件分離的氧化物半導體膜106及氧化物半導體膜206。
在藉由濺射法形成氧化物半導體膜的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。注意，藉由使用AC電源裝置或DC電源裝置，可以形成CAAC-OS膜。另外，與藉由使用RF電源裝置的濺射法形成的氧化物半導體膜相比，藉由使用AC電源裝置或DC電源裝置的濺射法形成的氧化物半導體膜的厚度分佈、膜組成的分佈、或者晶性的分佈更均勻，這是較佳的。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高氧氣體對稀有氣體的比例。
另外，根據所形成的氧化物半導體膜的組成可以適當地選擇靶材。
另外，在當形成氧化物半導體膜時例如使用濺射法的情況下，藉由將基板溫度設定為150℃以上且750℃以下，或者設定為150℃以上且450℃以下，或者設定為200℃以上且350℃以下來形成氧化物半導體膜，可以形成CAAC-OS膜。或者，藉由將基板溫度設定為25℃以上且低於150℃，可以形成微晶氧化物半導體膜。
另外，為了形成後面說明的CAAC-OS膜，較佳為應用以下條件。
藉由抑制成膜時的雜質的混入，可以抑制雜質所導致的結晶態的損壞。例如，可以降低存在於成膜室 內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，或者-100℃以下的成膜氣體。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最佳化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，或者100vol.%。
此外，在形成氧化物半導體膜之後進行加熱處理，可以使氧化物半導體膜脫氫化或脫水化。該加熱處理的溫度典型地為150℃以上且低於基板的應變點、250℃以上且450℃以下或300℃以上且450℃以下。
在包含氦、氖、氬、氙、氪等稀有氣體或氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間是3分鐘以上且24小時以下。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
在進行加熱的同時形成氧化物半導體膜，或者在形成氧化物半導體膜之後進行加熱處理，由此，氧化物半導體膜中的藉由二次離子質譜分析法得到的氫濃度可以為5×1019atoms/cm3以下，1×1019atoms/cm3以下，5×1018atoms/cm3以下，1×1018atoms/cm3以下， 5×1017atoms/cm3以下，或者1×1016atoms/cm3以下。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後同時引入Ga(CH3)3氣體和O3氣體形成Ga-O層，之後同時引入Zn(CH3)2氣體和O3氣體形成Zn-O層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體使其起泡的H2O氣體來代替O3氣體，但較佳為使用不含有H的O3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。還可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
在此，在藉由濺射法形成厚度為35nm的氧化物半導體膜之後進行加熱處理，使包含在絕緣膜104中的氧移動到氧化物半導體膜中。接著，在該氧化物半導體膜上形成遮罩，對氧化物半導體膜的一部分選擇性地進行蝕刻，來形成氧化物半導體膜106及氧化物半導體膜206。
另外，藉由在高於350℃且650℃以下，或450℃以上且600℃以下的溫度下進行加熱處理，能夠獲得CAAC化率為60%以上且低於100%，或80%以上且低於100%，或90%以上且低於100%，或95%以上且98%以下的氧化物半導體膜。注意，CAAC化率是指藉由使用透過電子繞射測量裝置測量透過電子繞射圖案，在規定範圍 內被觀察的CAAC-OS膜的繞射圖案的區域的比率。此外，能夠獲得水、氫等的含量得到降低的氧化物半導體膜。即，能夠形成雜質濃度低且缺陷態密度低的氧化物半導體膜。
絕緣膜108可以適當地利用絕緣膜104的形成方法形成。
在作為導電膜109使用例如低電阻材料的情況下，當低電阻材料混入氧化物半導體膜時，導致電晶體的電特性的不良。在本實施方式中，因為在形成導電膜109之前形成絕緣膜108，氧化物半導體膜106及氧化物半導體膜206的通道與導電膜109不接觸，所以可以抑制電晶體的電特性，典型的是可以抑制臨界電壓的變動量。
作為絕緣膜108可以藉由CVD法形成氧化矽膜或氧氮化矽膜。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，作為絕緣膜108，在下述條件下利用CVD法可以形成包含缺陷量少的氧氮化矽膜：在相對於沉積氣體的氧化性氣體比例為大於20倍且小於100倍，或者40倍以上且80倍以下；並且處理室內的壓力為低於100Pa，較佳為50Pa以下。
另外，利用以下述條件可以形成緻密的氧化 矽膜或氧氮化矽膜以作為絕緣膜108：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻功率。
此外，可以藉由使用微波的電漿CVD法形成絕緣膜108。微波是指300MHz至300GHz的頻率域。在微波中電子溫度低且電子能量小。此外，在被供應的電力中用於電子的加速的比率小而能夠用於更多的分子離解及電離，可以激發密度高的電漿(高密度電漿)。因此，可以形成對形成膜面及沉積物的電漿損傷少且缺陷少的絕緣膜108。
此外，可以藉由使用有機矽烷氣體的CVD法形成絕緣膜108。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲胺基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。藉由使用有機矽烷氣體的CVD法，可以形成覆蓋性高的絕緣膜108。
當作為絕緣膜108形成氧化鎵膜時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition： 有機金屬氣相沉積)法來形成。
另外，在作為絕緣膜108藉由MOCVD法或ALD法等熱CVD法形成氧化鉿膜時，使用兩種氣體，即用作氧化劑的臭氧(O3)和藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽溶液，典型為四二甲基醯胺鉿(TDMAH))氣化而獲得的源氣體。注意，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液有四(乙基甲基醯胺)鉿等。
另外，在作為絕緣膜108藉由MOCVD法或ALD法等熱CVD法形成氧化鋁膜時，使用兩種氣體，即用作氧化劑的H2O和藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而獲得的源氣體。注意，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。注意，藉由利用ALD法，可以形成覆蓋性高且厚度薄的絕緣膜108。
另外，在作為絕緣膜108藉由MOCVD法或ALD法等熱CVD法形成氧化矽膜時，使六氯乙矽烷(hexachlorodisilane)吸附於氧化物半導體膜106、氧化物半導膜206及絕緣膜104表面上，去除吸附物所包含的氯，供應氧化性氣體(O2或一氧化二氮)的自由基使其與吸附物起反應。
在此，作為絕緣膜108，藉由電漿CVD法形成氧氮化矽膜。
接著，如圖8A所示，在絕緣膜108上藉由光微影製程形成遮罩之後，蝕刻絕緣膜108的一部分形成使氧化物半導體膜106的一部分露出的開口部140a及開口部140b以及使氧化物半導體膜206的一部分露出的開口部220a及開口部220b。
作為蝕刻絕緣膜108的方法可以適當地利用濕蝕刻法及/或乾蝕刻法。
接著，如圖8B所示，在氧化物半導體膜106、氧化物半導體膜206及絕緣膜108上形成導電膜109。
可以適當地利用導電膜201的形成方法來形成導電膜109。
接著，如圖8C所示，在導電膜109上藉由光微影製程形成遮罩111之後，將導電膜109暴露於蝕刻溶液及/或蝕刻氣體123，形成導電膜110、導電膜112、導電膜114、導電膜210、導電膜212及導電膜214。
作為蝕刻導電膜109的方法，可以適當地使用濕蝕刻法及/或乾蝕刻法。注意，在蝕刻導電膜109之後，可以進行用於除去絕緣膜108側面的殘留物的清洗製程。其結果，可以減少在被用作閘極電極的導電膜114和氧化物半導體膜106之間及在被用作閘極電極的導電膜214和氧化物半導體膜206之間的洩漏電流。
注意，作為導電膜110、導電膜112、導電膜114、導電膜210、導電膜212及導電膜214的形成方 法，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
接著，如圖9A所示，在殘留遮罩111的情況下，對氧化物半導體膜106及氧化物半導體膜206添加雜質元素117。其結果，對氧化物半導體膜中的不被遮罩111覆蓋的區域添加雜質元素。藉由添加雜質元素117，在氧化物半導體膜106及氧化物半導體膜206形成氧缺陷。
作為雜質元素117的添加方法，有離子摻雜法，離子植入法，電漿處理法等。在利用電漿處理法的情況下，在包含所添加的雜質元素的氣體氛圍中產生電漿並進行電漿處理，可以添加雜質元素。作為產生上述電漿的裝置，可以利用乾蝕刻裝置、電漿CVD設備或高密度電漿CVD設備等。
注意，作為雜質元素117的源氣體，可以使用B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2及稀有氣體中的一種以上。另外，也可以使用由稀有氣體稀釋的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF及H2中的一種以上。藉由使用由稀有氣體稀釋的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF及H2中的一種以上將雜質元素117添加到氧化物半導體膜106及氧化物半導體膜206，可以將稀有氣體和氫、硼、碳、氮、氟、鋁、矽、磷及氯中的一種以上同時添加到氧化物半導體膜106及氧化物半導體膜206。
另外，也可以在將稀有氣體添加到氧化物半導體膜106及氧化物半導體膜206之後，將B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF及H2中的一種以上添加到氧化物半導體膜106及氧化物半導體膜206。
另外，也可以在將B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF及H2中的一種以上添加到氧化物半導體膜106及氧化物半導體膜206之後，對氧化物半導體膜106及氧化物半導體膜206添加稀有氣體。
可以藉由適當地設定加速電壓或劑量等的條件控制雜質元素117的添加。例如，在藉由離子植入法添加氬時，可以將加速電壓設定為10kV，且將劑量設定為1×1013ions/cm2以上且1×1016ions/cm2以下，例如，可以設定為1×1014ions/cm2。此外，在藉由離子植入法添加磷離子時，也可以將加速電壓設定為30kV且將劑量設定為1×1013ions/cm2以上且5×1016ions/cm2以下，例如可以設定為1×1015ions/cm2。
在此，在圖10A至圖10C中示出對氧化物半導體膜106添加雜質元素117時的膜厚度方向上的添加有雜質元素的區域的示意圖。注意，在此作為典型例子使用包括在電晶體150中的氧化物半導體膜106附近的放大圖進行說明。
如圖10A所示，雜質元素117的添加區域有 時形成在絕緣膜104、氧化物半導體膜106及絕緣膜108中。注意，在露出氧化物半導體膜106的區域的深度方向上，添加區域的端部135位於絕緣膜104中。注意，深度方向是指與氧化物半導體膜106的膜厚度方向平行且從絕緣膜108向絕緣膜104的方向。
另外，如圖10B所示，有時雜質元素117的添加區域形成在氧化物半導體膜106及絕緣膜108中。注意，在露出氧化物半導體膜106的區域的深度方向上，添加區域的端部136位於絕緣膜104和氧化物半導體膜106之間的介面。
另外，如圖10C所示，雜質元素117的添加區域有時形成在氧化物半導體膜106及絕緣膜108中。注意，在露出氧化物半導體膜106的區域的深度方向上，添加區域的端部137位於氧化物半導體膜106中。
其結果，可以在氧化物半導體膜106及氧化物半導體膜206中形成低電阻區域。明確而言，可以形成圖2所示的區域106b及區域106c。注意，因為區域106c隔著絕緣膜108對氧化物半導體膜106及氧化物半導體膜206添加雜質而形成，與區域106b相比，雜質元素的濃度低。然後，如圖9B所示那樣，除去遮罩111。
注意，雖然在此藉由使用遮罩111對氧化物半導體膜106及氧化物半導體膜206添加雜質元素117，但是也可以在除去遮罩111之後，將導電膜110、導電膜112、導電膜114、導電膜210、導電膜212及導電膜214 用作遮罩對氧化物半導體膜106及氧化物半導體膜206添加雜質元素117。
然後，也可以進行加熱處理，進一步提高添加有雜質元素117的區域的導電性。將加熱處理的溫度典型地設定為150℃以上且低於基板應變點，或者250℃以上且450℃以下，或者300℃以上且450℃以下。
接著，如圖9C所示，也可以在氧化物半導體膜106、絕緣膜108、導電膜110、導電膜112、導電膜114、氧化物半導體膜206、導電膜210、導電膜212及導電膜214上形成絕緣膜116，在絕緣膜116上形成絕緣膜118。
絕緣膜116及絕緣膜118可以適當地利用絕緣膜104及絕緣膜108的形成方法形成。
可以在如下條件下形成藉由加熱處理能夠釋放氧的氧化矽膜或氧氮化矽膜作為絕緣膜116：在180℃以上且280℃以下，或者為200℃以上且240℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下，或者為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，或者為0.25W/cm2以上且0.35W/cm2以下的高頻電力。
另外，藉由在氧化物半導體膜106、導電膜110、導電膜112、導電膜114、氧化物半導體膜206、導 電膜210、導電膜212及導電膜214上形成鋁膜或氧化鋁膜之後進行加熱處理，可以在圖2所示的區域106b中，包含在氧化物半導體膜106及氧化物半導體膜206中的氧與鋁膜或氧化鋁膜起反應，在與作為絕緣膜116形成氧化鋁膜的同時，在圖2所示的區域106b中形成氧缺陷。其結果，可以進一步提高區域106b的導電性。
然後，也可以進行加熱處理，進一步提高添加有雜質元素117的區域的導電性。將加熱處理的溫度典型地設定為150℃以上且低於基板應變點，或者250℃以上且450℃以下，或者300℃以上且450℃以下。
藉由上述步驟，可以製造電晶體150及電晶體154。
<半導體裝置的製造方法2>
說明圖3A至圖3C所示的電晶體151的製造方法。注意，在此對包括在電晶體151的導電膜110、導電膜112及導電膜114中的導電膜110c、導電膜112c及導電膜114c的形成步驟及對氧化物半導體膜106添加雜質元素117的步驟進行說明。
在經過圖7A至圖8C的步驟之後，在基板102上形成絕緣膜104、氧化物半導體膜106、絕緣膜108、導電膜110、導電膜112、導電膜114及遮罩111。
接著，如圖8C所示，對氧化物半導體膜106添加雜質元素117。
接著，除去遮罩111。
接著，在將在導電膜110、導電膜112及導電膜114中分別包括的導電膜110b、導電膜112b及導電膜114b暴露於在還原性氛圍中產生的電漿，將導電膜110b、導電膜112b及導電膜114b的表面的氧化物還原。接著，邊在200℃以上且400℃以下進行加熱，邊將導電膜110b、導電膜112b及導電膜114b暴露於矽烷。然後，藉由將導電膜110b、導電膜112b及導電膜114b暴露於在氨或氮等包含氮的氛圍中產生的電漿，可以形成被用作導電膜110c、導電膜112c及導電膜114c的CuSixNy(x>0，y>0)。
注意，在暴露於氨或氮等包含氮的氛圍中產生的電漿時，由於氧化物半導體膜106被暴露於在氨或氮等包含氮的氛圍中產生的電漿，可以對氧化物半導體膜106添加氮及/或氫。
注意，也可以在對氧化物半導體膜106添加雜質元素117之前除去遮罩111，且形成包括在導電膜110、導電膜112及導電膜114的導電膜110c、導電膜112c及導電膜114c。
然後，經過圖9B的步驟可以製造電晶體151。
在本實施方式所示的電晶體中，因為被用作源極電極及汲極電極的導電膜不與被用作閘極電極的導電膜重疊，能夠減少寄生電容且通態電流大。另外，在本實 施方式所示的電晶體中，可以穩定地形成低電阻區域，與習知的電晶體相比，提高通態電流並減少電晶體的電特性的不均勻。
本實施方式所示的結構及方法等可以與其他實施方式所示的其他結構及方法等適當地組合而實施。
實施方式2
在本實施方式中，參照圖12A至圖22C說明半導體裝置及半導體裝置的製造方法的一個方式。注意，本實施方式的與實施方式1不同之處在於低電阻區域的製造方法。
<半導體裝置的結構1>
在圖12A、圖12B、圖17A及圖17B中，作為包括在半導體裝置中的電晶體的一個例子示出頂閘極結構的電晶體。
在圖17A和圖17B中示出設置在驅動電路部中的電晶體194及設置在像素部中的電晶體190的俯視圖，在圖12A和圖12B中示出電晶體194及電晶體190的剖面圖。圖17A是電晶體194的俯視圖，圖17B是電晶體190的俯視圖。圖12A是沿著圖17A中的點劃線X1-X2的剖面圖，並且沿著圖17B的點劃線X3-X4的剖面圖。圖12B是沿著圖17A的點劃線Y1-Y2的剖面圖，並且沿著圖17B的點劃線Y3-Y4的剖面圖。另外，圖12A 是電晶體190的通道長度方向上的剖面圖。另外，圖12B是電晶體190的通道寬度方向上的剖面圖。
圖12A和圖12B所示的電晶體190包括：形成在基板162上的絕緣膜164上的氧化物半導體膜166；與氧化物半導體膜166接觸的絕緣膜168；在絕緣膜168的開口部180a的一部分中與氧化物半導體膜166接觸的導電膜170；在絕緣膜168的開口部180b的一部分中與氧化物半導體膜166接觸的導電膜172；以及，隔著絕緣膜168與氧化物半導體膜166重疊的導電膜174。此外，在電晶體190上設置有絕緣膜176。此外，也可以在絕緣膜176上設置絕緣膜178。
圖12A和圖12B所示的電晶體194包括：形成在基板162上的導電膜221；導電膜221上的絕緣膜164；絕緣膜164上的氧化物半導體膜226；與氧化物半導體膜226接觸的絕緣膜168；在絕緣膜168的開口部240a的一部分中與氧化物半導體膜226接觸的導電膜230；在絕緣膜168的開口部240b的一部分中與氧化物半導體膜226接觸的導電膜232；以及，隔著絕緣膜168與氧化物半導體膜226重疊的導電膜234。
電晶體194具有隔著絕緣膜164與氧化物半導體膜226重疊的導電膜221。就是說，將導電膜221用作閘極電極。此外，電晶體194為雙閘極結構的電晶體。
藉由導電膜234與導電膜221沒有連接且被施加彼此不同的電位，可以控制電晶體194的臨界電壓。 或者，如圖17A所示，藉由開口部183導電膜234與導電膜221連接且被施加相同電位，可以減少初期特性的不均勻且抑制-GBT應力測試所導致的劣化，並且抑制在汲極電壓不同時的通態電流的上升電壓的變動。另外，在氧化物半導體膜226中，在膜厚度方向上進一步增大載子流動的區域，使得載子的遷移量增多。其結果是，電晶體194的通態電流增大，並且場效移動率提高。藉由將電晶體的通道長度設定為低於2.5μm，或者設定為1.45μm以上且2.2μm以下，通態電流進一步增大，並且場效移動率可以進一步提高。
在本實施方式所示的顯示裝置中，驅動電路部和像素部中的電晶體的結構不同。驅動電路部所包括的電晶體為雙閘極結構。就是說，與像素部相比，驅動電路部包括場效移動率高的電晶體。
另外，也可以在顯示裝置中驅動電路部和像素部所包括的電晶體的通道長度彼此不同。
典型地，可以將驅動電路部所包括的電晶體194的通道長度設定為低於2.5μm，或者1.45μm以上且2.2μm以下。另一方面，可以將像素部所包括的電晶體190的通道長度設定為2.5μm以上，或者2.5μm以上且20μm以下。
藉由將驅動電路部所包括的電晶體194的通道長度設定為低於2.5μm未満，較佳為1.45μm以上且2.2μm以下，與像素部所包括的電晶體190相比，可以提 高場效移動率，而可以使通態電流增大。其結果是，可以製造能夠進行高速工作的驅動電路部。
由於驅動電路部所包括的電晶體的場效移動率高，從而能夠減少輸入端子個數。另外，因為可以增大像素部所包括的電晶體的通態電流，所以能夠抑制像素部的顯示不均勻。
在氧化物半導體膜166中，在不與導電膜170、導電膜172及導電膜174重疊的區域中包含形成氧缺陷的元素。此外，在氧化物半導體膜226中，在不與導電膜230、導電膜232及導電膜234重疊的區域中包含形成氧缺陷的元素。下面，將形成氧缺陷的元素作為雜質元素進行說明。作為雜質元素的典型例子，有氫或稀有氣體元素等。作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。再者，也可以作為雜質元素，在氧化物半導體膜166及氧化物半導體膜226中包含硼、碳、氮、氟、鋁、矽、磷及氯等。
此外，絕緣膜176是包含氫的膜，典型為氮化物絕緣膜。絕緣膜176與氧化物半導體膜166及氧化物半導體膜226接觸，由此包含在絕緣膜176中的氫擴散於氧化物半導體膜166及氧化物半導體膜226。其結果，在氧化物半導體膜166及氧化物半導體膜226中的與絕緣膜176接觸的區域中，包含多量的氫。
當對氧化物半導體膜添加稀有氣體作為雜質元素時，氧化物半導體膜中的金屬元素和氧的鍵合斷開， 而形成氧缺陷。由於包含在氧化物半導體膜中的氧缺陷與氫的相互作用，氧化物半導體膜的導電率提高。明確而言，由於氫進入包含在氧化物半導體膜中的氧缺陷，生成被用作載子的電子。其結果，導電率提高。
在此，圖13示出氧化物半導體膜166附近的放大圖。注意，作為典型例子，使用包括在電晶體190中的氧化物半導體膜166附近的放大圖進行說明。如圖13所示，氧化物半導體膜166包括與導電膜170及導電膜172接觸的區域166a、與絕緣膜176接觸的區域166b、以及與絕緣膜168重疊的區域166c及區域166d。
區域166a被用作源極區域及汲極區域。與實施方式1所示的區域106a同樣，與導電膜170及導電膜172接觸的區域166a具有高導電性且被用作源極區域及汲極區域。
區域166b及區域166c被用作低電阻區域。區域166b及區域166c至少包含稀有氣體及氫作為雜質元素。注意，區域166b的雜質元素的濃度比區域166c高。此外，在導電膜174的側面具有錐形形狀的情況下，區域166c的一部分也可以與導電膜174重疊。
在藉由濺射法形成氧化物半導體膜166的情況下，區域166a至區域166d分別包含稀有氣體元素，並且與區域166a及區域166d相比，區域166b及區域166c的稀有氣體元素的濃度更高。這是因為在藉由濺射法形成氧化物半導體膜166的情況下，作為濺射氣體使用稀有氣 體，從而在氧化物半導體膜166中包含稀有氣體，並且在區域166b及區域166c中故意地添加稀有氣體，以便形成氧缺陷。注意，也可以在區域166b及區域166c中添加有與區域166a及區域166d不同的稀有氣體元素。
另外，由於區域166b接觸於絕緣膜176，與區域166a及區域166d相比，區域166b的氫濃度高。另外，在氫從區域166b擴散到區域166c的情況下，區域166c的氫濃度比區域166a及區域166d高。但是，區域166b的氫濃度比區域166c高。
在區域166b及區域166c中，可以將藉由二次離子質譜分析法得到的氫濃度設定為8×1019atoms/cm3以上，或者1×1020atoms/cm3以上，或者5×1020atoms/cm3以上。注意，可以將藉由二次離子質譜分析法得到的區域166a及區域166d的氫濃度設定為5×1019atoms/cm3以下，或者1×1019atoms/cm3以下，或者5×1018atoms/cm3以下，或者1×1018atoms/cm3以下，或者5×1017atoms/cm3以下，或者1×1016atoms/cm3以下。
此外，在作為雜質元素將硼、碳、氮、氟、鋁、矽、磷或氯添加到氧化物半導體膜166的情況下，僅在區域166b及區域166c中包含雜質元素。因此，與區域166a及區域166d相比，區域166b及區域166c的雜質元素的濃度高。注意，在區域166b及區域166c中，可以將藉由二次離子質譜分析法得到的雜質元素的濃度設定為5×1018atoms/cm3以上且1×1022atoms/cm3以下，或者 1×1019atoms/cm3以上且1×1021atoms/cm3以下，或者5×1019atoms/cm3以上且5×1020atoms/cm3以下。
與區域166d相比，區域166b及區域166c的氫濃度高且由於稀有氣體元素的添加的氧缺陷量多。由此區域166b及區域166c具有高導電性並被用作低電阻區域。典型地，作為區域166b及區域166c的電阻率，可以設定為1×10-3Ωcm以上且低於1×104Ωcm，或者1×10-3Ωcm以上且低於1×10-1Ωcm。
注意，當在區域166b及區域166c中，氫量與氧缺陷量相同或比氧缺陷量較少時，氫容易被氧缺陷俘獲，而不容易擴散到被用作通道的區域166d。其結果，可以製造常關閉特性的電晶體。
另外，在區域166b及區域166c中，在氧缺陷量多於氫量時，藉由控制氫量，可以控制區域166b及區域166c的載子密度。另外，在區域166b及區域166c中，在氫量多於氧缺陷量時，藉由控制氧缺陷量，可以控制區域166b及區域166c的載子密度。注意，藉由將區域166b及區域166c的載子密度設定為5×1018個/cm3以上，或者1×1019個/cm3以上，或者1×1020個/cm3以上，可以製造在通道和源極區域及汲極區域之間的電阻小且通態電流大的電晶體。
區域166d被用作通道。
在絕緣膜168中，與氧化物半導體膜166及導電膜174重疊的區域以及與氧化物半導體膜226及導電 膜234重疊的區域被用作閘極絕緣膜。此外，在絕緣膜168中，氧化物半導體膜166與導電膜170及導電膜172重疊的區域以及氧化物半導體膜226與導電膜230及導電膜232重疊的區域被用作層間絕緣膜。
導電膜170及導電膜172、導電膜230及導電膜232被用作源極電極及汲極電極。此外，導電膜174及導電膜234被用作閘極電極。
本實施方式所示的電晶體190及電晶體194在被用作通道的區域166d和被用作源極區域及汲極區域的區域166a之間包括被用作低電阻區域的區域166b及166c。可以降低通道和源極區域及汲極區域之間的電阻，並且電晶體190及電晶體194的通態電流大且場效移動率高。
此外，在電晶體190及電晶體194的製造步驟中，同時形成被用作閘極電極的導電膜174及導電膜234、被用作源極電極及汲極電極的導電膜170及導電膜172。由此，在電晶體190中，導電膜174不與導電膜170及導電膜172重疊，而可以減少導電膜174和導電膜170及導電膜172之間的寄生電容。此外，在電晶體194中，導電膜234不與導電膜230及導電膜232重疊，而可以減少導電膜234和導電膜230及導電膜232之間的寄生電容。其結果是，在作為基板162使用大面積基板的情況下，可以減少導電膜170、導電膜172、導電膜174、導電膜230、導電膜232及導電膜234中的信號遲延。
此外，在電晶體190中，藉由將導電膜170、導電膜172及導電膜174用作遮罩，對氧化物半導體膜166添加稀有氣體元素，形成包含氧缺陷的區域。此外，在電晶體194中，藉由將導電膜230、導電膜232及導電膜234用作遮罩，對氧化物半導體膜226添加雜質元素，形成包含氧缺陷的區域。再者，包含氧缺陷的區域與包含氫的絕緣膜176接觸，由此包含在絕緣膜176中的氫擴散到包含氧缺陷的區域，來形成低電阻區域。就是說，可以自對準地形成低電阻區域。
此外，本實施方式所示的電晶體190及電晶體194藉由對區域166b及區域166c添加稀有氣體，形成氧缺陷並添加氫。由此可以提高區域166b及區域166c的導電率並減少每個電晶體的區域166b及區域166c的導電率的不均勻。就是說，藉由對區域166b及區域166c添加稀有氣體及氫，可以控制區域166b及區域166c的導電率。
下面說明圖12A和圖12B所示的詳細結構。
作為基板162，能夠適當地使用實施方式1所示的基板102。
作為絕緣膜164可以適當地使用用於實施方式1所示的絕緣膜104的材料。
作為氧化物半導體膜166及氧化物半導體膜226，可以適當地使用用於實施方式1所示的氧化物半導體膜106的材料及結構。
作為絕緣膜168，可以適當地使用用於實施方式1所示的絕緣膜108的材料。
作為導電膜170、導電膜172、導電膜174、導電膜230、導電膜232及導電膜234，可以適當地使用用於實施方式1所示的導電膜110、導電膜112及導電膜114的材料。
絕緣膜176是包含氫的膜，典型為氮化物絕緣膜。氮化物絕緣膜可以使用氮化矽、氮化鋁等形成。
作為絕緣膜178，可以適當地使用用於實施方式1所示的絕緣膜118的材料。
<半導體裝置的結構2>
接著，對半導體裝置的其它結構參照圖14A至圖14C進行說明。在此，作為設置在像素部中的電晶體190的變形例子使用電晶體191進行說明。驅動電路部的電晶體194適當地適用電晶體191的絕緣膜164的結構或者導電膜170、導電膜172及導電膜174的結構。
在圖14A至圖14C中示出半導體裝置所包括的電晶體191的俯視圖及剖面圖。圖14A是電晶體191的俯視圖，圖14B是沿著圖14A的點劃線Y3-Y4的剖面圖，圖14C是沿著圖14A的點劃線X3-X4的剖面圖。
在圖14A至圖14C所示的電晶體191中，導電膜170、導電膜172及導電膜174分別具有三層結構。此外，絕緣膜164具有氮化物絕緣膜164a及氧化物絕緣 膜164b的疊層結構。至於其他結構，與電晶體190同樣，並且發揮相同效果。
首先，對導電膜170、導電膜172及導電膜174進行說明。
導電膜170依次層疊有導電膜170a、導電膜170b及導電膜170c，並且導電膜170a及導電膜170c覆蓋導電膜170b表面。就是說，將導電膜170a及導電膜170c用作導電膜170b的保護膜。
與導電膜170同樣，導電膜172依次層疊有導電膜172a、導電膜172b及導電膜172c，並且導電膜172a及導電膜172c覆蓋導電膜172b表面。
與導電膜170同樣，導電膜174依次層疊有導電膜174a、導電膜174b及導電膜174c，並且導電膜174a及導電膜174c覆蓋導電膜174b表面。
作為導電膜170a、導電膜172a及導電膜174a，與實施方式1所示的導電膜110a、導電膜112a及導電膜114a同樣，可以適當地使用防止包含在導電膜170b、導電膜172b及導電膜174b中的金屬元素擴散到氧化物半導體膜166的材料。
作為導電膜170b、導電膜172b及導電膜174b，與實施方式1所示的導電膜110b、導電膜112b及導電膜114b同樣，可以適當地使用低電阻材料。
作為導電膜170c、導電膜172c及導電膜174c，與實施方式1所示的導電膜110c、導電膜112c及 導電膜114c同樣，可以使用防止包含在導電膜170b、導電膜172b及導電膜174b中的金屬元素被鈍態化的膜形成。其結果，可以防止在絕緣膜176的形成步驟中包含在導電膜170b、導電膜172b及導電膜174b中的金屬元素移動到氧化物半導體膜166。
接著，對層疊有氮化物絕緣膜164a及氧化物絕緣膜164b的絕緣膜164進行說明。
作為氮化物絕緣膜164a及氧化物絕緣膜164b分別可以適當地使用用於實施方式1所示的氮化物絕緣膜104a及氧化物絕緣膜104b的材料。
<半導體裝置的結構3>
接著，對半導體裝置的其它外結構參照圖15A至圖16C進行說明。在此，雖然作為設置在像素部中的電晶體190的變形例子使用電晶體192及電晶體193進行說明，但是對驅動電路部中的電晶體194可以適當地適用包括在電晶體192中的氧化物半導體膜166的結構，或者包括在電晶體193中的氧化物半導體膜166的結構。
在圖15A至圖15C中示出半導體裝置所包括的電晶體192的俯視圖及剖面圖。圖15A是電晶體192的俯視圖，圖15B是沿著圖15A的點劃線Y3-Y4的剖面圖，圖15C是沿著圖15A的點劃線X3-X4的剖面圖。
在圖15A至圖15C所示的電晶體192中，氧化物半導體膜166為多層結構。明確而言，氧化物半導體 膜166包括與絕緣膜164接觸的氧化物半導體膜167a、與氧化物半導體膜167a接觸的氧化物半導體膜167b以及與氧化物半導體膜167b、導電膜170、導電膜172、絕緣膜168及絕緣膜176接觸的氧化物半導體膜167c。至於其他結構，與電晶體190同樣，並且發揮相同效果。
氧化物半導體膜167a、氧化物半導體膜167b及氧化物半導體膜167c分別可以適當地使用用於實施方式1所示的氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c的材料及晶體結構。
將與氧化物半導體膜167b相比不容易產生氧缺陷的氧化物半導體膜167a及氧化物半導體膜167c分別以與氧化物半導體膜167b的下面及上面接觸的方式設置，可以減少氧化物半導體膜167b中的氧缺陷。此外，因為氧化物半導體膜167b接觸於具有構成氧化物半導體膜167b的金屬元素中的一種以上的氧化物半導體膜167a及氧化物半導體膜167c，所以氧化物半導體膜167a和氧化物半導體膜167b之間的介面及氧化物半導體膜167b和氧化物半導體膜167c之間的介面的介面態密度極低。由此，可以減少包含在氧化物半導體膜167b中的氧缺陷。
此外，藉由設置氧化物半導體膜167a，能夠抑制電晶體的臨界電壓等電特性的不均勻。
另外，以與氧化物半導體膜167b接觸的方式設置包含構成氧化物半導體膜167b的金屬元素中的一種以上的氧化物半導體膜167c，在氧化物半導體膜167b和 氧化物半導體膜167c之間的介面不容易發生載子的散射，由此能夠提高電晶體的場效移動率。
此外，氧化物半導體膜167a及氧化物半導體膜167c被用作抑制由於絕緣膜164及絕緣膜168的構成元素或導電膜170及導電膜172的構成元素混入氧化物半導體膜167b而形成雜質態的障壁膜。
由上述內容可知，本實施方式所示的電晶體的臨界電壓等的電特性的不均勻的減少。
在圖16A至圖16C示出與圖15A至圖15C不同的結構的電晶體。
在圖16A至圖16C中示出半導體裝置所包括的電晶體193的俯視圖及剖面圖。圖16A是電晶體193的俯視圖，圖16B是沿著圖16A的點劃線Y3-Y4的剖面圖，圖16C是沿著圖16A的點劃線X3-X4的剖面圖。
如圖16A至圖16C所示的電晶體193，氧化物半導體膜166也可以具有與絕緣膜164接觸的氧化物半導體膜167b、與氧化物半導體膜167b及絕緣膜168接觸的氧化物半導體膜167c的疊層結構。至於其他結構，與電晶體190同樣，並且發揮相同效果。
<半導體裝置的製造方法1>
接著，對圖12A和圖12B所示的電晶體190及電晶體194的製造方法參照圖18A至圖20C進行說明。
如圖18A所示，在基板162上形成導電膜 221，並且在導電膜221上形成絕緣膜164。
可以適當地利用與實施方式1所示的導電膜201的形成方法來形成導電膜221。
可以適當地利用與實施方式1所示的絕緣膜104的形成方法來形成絕緣膜164。
接著，如圖18B所示，在絕緣膜164上形成氧化物半導體膜166及氧化物半導體膜226。接著，在絕緣膜164、氧化物半導體膜166及氧化物半導體膜226上形成絕緣膜168。可以適當地利用與實施方式1所示的氧化物半導體膜106及絕緣膜108的形成方法來分別形成氧化物半導體膜166、氧化物半導體膜226及絕緣膜168。
接著，如圖19A所示，在絕緣膜168上藉由光微影製程形成遮罩之後，蝕刻絕緣膜168的一部分形成而使氧化物半導體膜166的一部分露出的開口部180a及開口部180b且使氧化物半導體膜226的一部分露出的開口部240a及開口部240b。
接著，如圖19B所示，在氧化物半導體膜166、氧化物半導體膜226及絕緣膜168上形成導電膜169。
可以適當地利用與實施方式1所示的導電膜201的形成方法來形成導電膜169。
接著，如圖19C所示，在導電膜169上藉由光微影製程形成遮罩111之後，將導電膜169暴露於蝕刻溶液及/或蝕刻氣體167，形成導電膜170、導電膜172、 導電膜174、導電膜230、導電膜232及導電膜234。
作為蝕刻導電膜169的方法可以適當地利用濕蝕刻法及/或乾蝕刻法。
注意，作為導電膜170、導電膜172、導電膜174、導電膜230、導電膜232及導電膜234的形成方法，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
接著，如圖20A所示，在殘留遮罩111的情況下，對氧化物半導體膜166及氧化物半導體膜226添加稀有氣體作為雜質元素177。其結果，對氧化物半導體膜中的不被遮罩111覆蓋的區域添加雜質元素。注意，藉由添加雜質元素177，在氧化物半導體膜中形成氧缺陷。
作為雜質元素177的添加方法可以適當地利用實施方式1所示的雜質元素117的添加方法。
在此，在21A至圖21C中示出對氧化物半導體膜166添加雜質元素177時的膜厚度方向上的添加有雜質元素的區域的示意圖。注意，在此作為典型例子使用包括在電晶體190中的氧化物半導體膜166附近的放大圖進行說明。
如圖21A所示，有時雜質元素177的添加區域形成在絕緣膜164、氧化物半導體膜166及絕緣膜168中。注意，在露出氧化物半導體膜166的區域的深度方向上，添加區域的端部195位於絕緣膜164中。
另外，如圖21B所示，有時雜質元素177的 添加區域形成在氧化物半導體膜166及絕緣膜168中。注意，在露出氧化物半導體膜166的區域的深度方向上，添加區域的端部196位於絕緣膜164和氧化物半導體膜166之間的介面。
另外，如圖21C所示，有時雜質元素177的添加區域形成在氧化物半導體膜166及絕緣膜168中。注意，在露出氧化物半導體膜166的區域的深度方向上，添加區域的端部197位於氧化物半導體膜166中。
然後，如圖20B所示，除去遮罩111。
注意，雖然在此藉由使用遮罩111對氧化物半導體膜166及氧化物半導體膜226添加雜質元素177，但是也可以在除去遮罩111之後，將導電膜170、導電膜172、導電膜174、導電膜230、導電膜232及導電膜234用作遮罩對氧化物半導體膜166及氧化物半導體膜226添加雜質元素177。
此外，在導電膜169的形成步驟、導電膜169的蝕刻步驟或之後的絕緣膜176的形成步驟中，氧化物半導體膜166及氧化物半導體膜226受到損傷並形成氧缺陷時，也可以不進行雜質元素177的添加。
接著，如圖20C所示，也可以在氧化物半導體膜166、絕緣膜168、導電膜170、導電膜172、導電膜174、氧化物半導體膜226、導電膜230、導電膜232及導電膜234上形成絕緣膜176，在絕緣膜176上形成絕緣膜178。
作為絕緣膜176的形成方法，有濺射法、CVD法、真空蒸鍍法及脈衝雷射沉積法等。另外，藉由使用將矽烷及氨、或者矽烷及氮用作源氣體的電漿CVD法，可以形成包含氫的氮化矽膜。此外，藉由利用電漿CVD法，可以對氧化物半導體膜166施加損傷，而能夠在氧化物半導體膜166中形成氧缺陷。
因為絕緣膜176包含氫，所以在氧化物半導體膜166及氧化物半導體膜226中，添加有雜質元素的區域和絕緣膜176接觸，由此包含在絕緣膜176中的氫可以移動到氧化物半導體膜的添加有雜質元素的區域中。因為添加有雜質元素的區域包含氧缺陷，所以可以在氧化物半導體膜166及氧化物半導體膜226中形成低電阻區域。明確而言，可以形成圖13所示的區域166b及區域166c。注意，因為區域166c隔著絕緣膜168對氧化物半導體膜166及氧化物半導體膜226添加雜質而形成，與區域166b相比，雜質元素的濃度低。
注意，在進行加熱的同時形成絕緣膜176，由此包含在氧化物半導體膜中的氫擴散。然而，在氫移動到氧缺陷時，該氫在能量上得到穩定，因而氫從氧缺陷不容易脫離。此外，由於氧缺陷與氫的相互作用，生成被用作載子的電子。因此，藉由在進行加熱的同時形成絕緣膜176，可以形成導電率的變動少的低電阻區域。
然後，也可以進行加熱處理，進一步提高添加有雜質元素177的區域的導電性。該加熱處理的溫度典 型地為150℃以上且低於基板的應變點、250℃以上且450℃以下或300℃以上且450℃以下。其結果，可以提高低電阻區域的導電性且減少低電阻區域的導電率的變動。
可以適當地利用絕緣膜164及絕緣膜168的形成方法形成絕緣膜178。
可以在如下條件下形成藉由加熱處理能夠釋放氧的氧化矽膜或氧氮化矽膜作為絕緣膜178：在180℃以上且280℃以下或者200℃以上且240℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下或者100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下或者0.25W/cm2以上且0.35W/cm2以下的高頻電力。
藉由上述步驟，可以製造電晶體。
<半導體裝置的製造方法2>
說明圖14A至圖14C所示的電晶體191的製造方法。注意，在此對分別包括在電晶體191的導電膜170、導電膜172及導電膜174中的導電膜170c、導電膜172c及導電膜174c的形成步驟及對氧化物半導體膜166添加雜質元素177的步驟進行說明。
藉由圖18A至圖19C的步驟，在基板162上形成絕緣膜164、氧化物半導體膜166、絕緣膜168、導 電膜170、導電膜172、導電膜174及遮罩111。
接著，如圖20A所示，對氧化物半導體膜166添加雜質元素177。
接著，除去遮罩111。
接著，在將在導電膜170、導電膜172及導電膜174中分別包括的導電膜170b、導電膜172b及導電膜174b暴露於在還原性氛圍中產生的電漿，將導電膜170b、導電膜172b及導電膜174b的表面的氧化物還原。接著，邊在200℃以上且400℃以下進行加熱，邊將導電膜170b、導電膜172b及導電膜174b暴露於矽烷。然後，藉由將導電膜170b、導電膜172b及導電膜174b暴露於在氨或氮等包含氮的氛圍中產生的電漿，可以形成被用作導電膜170c、導電膜172c及導電膜174c的CuSixNy(x>0，y>0)。
另外，在暴露於氨或氮等包含氮的氛圍中產生的電漿時，由於氧化物半導體膜166被暴露於在氨或氮等包含氮的氛圍中產生的電漿，可以對氧化物半導體膜166添加氮及/或氫。
注意，也可以在對氧化物半導體膜166添加雜質元素177之前除去遮罩111，且形成包括在導電膜170、導電膜172及導電膜174中的導電膜170c、導電膜172c及導電膜174c。
然後，經過圖20C的步驟可以製造電晶體191。
<半導體裝置的製造方法3>
說明圖12A和圖12B所示的電晶體190的其它製造方法。注意，在此對雜質元素的添加步驟及絕緣膜176的製造步驟參照圖22A至圖22C進行說明。
藉由圖18A至圖19C的步驟，在基板162上形成絕緣膜164、氧化物半導體膜166、絕緣膜168、導電膜170、導電膜172、導電膜174及遮罩111。然後，如圖22A所示那樣，除去遮罩111。
接著，如圖22B所示，在氧化物半導體膜166、絕緣膜168、導電膜170、導電膜172及導電膜174上形成絕緣膜176之後，將導電膜170、導電膜172及導電膜174用作遮罩，隔著絕緣膜176對氧化物半導體膜166添加雜質元素177。
接著，如圖22C所示，也可以形成絕緣膜178。藉由上述步驟，可以製造電晶體190。
在本實施方式所示的電晶體中，因為被用作源極電極及汲極電極的導電膜不與被用作閘極電極的導電膜重疊，能夠減少寄生電容且通態電流大。另外，在本實施方式所示的電晶體中，可以穩定地形成低電阻區域，與習知的電晶體相比，通態電流提高並電晶體的電特性的不均勻減少。
本實施方式所示的結構及方法等可以與其他實施方式所示的其他結構及方法等適當地組合而實施。
實施方式3
在本實施方式中，參照圖23A至圖35C說明半導體裝置及半導體裝置的製造方法的一個方式。注意，本實施方式與實施方式1的不同之處在於被用作閘極電極的導電膜、被用作源極電極的導電膜及汲極電極的導電膜的形成方法。此外，作為包含在電晶體中的低電阻區域的製造方法，利用實施方式2所示的方法。
<半導體裝置的結構1>
在圖23A和圖23B中，作為包括在半導體裝置中的電晶體的一個例子示出頂閘極結構的電晶體。
在圖28A和圖28B中示出設置在驅動電路部中的電晶體394及設置在像素部中的電晶體390的俯視圖，在圖23A和圖23B中示出電晶體394及電晶體390的剖面圖。圖28A是電晶體394的俯視圖，圖28B是電晶體390的俯視圖。圖23A是沿著圖28A中的點劃線X1-X2的剖面圖，並且沿著圖28B的點劃線X3-X4的剖面圖。圖23B是沿著圖28A的點劃線Y1-Y2的剖面圖，並且沿著圖28B的點劃線Y3-Y4的剖面圖。另外，圖23A是電晶體390的通道長度方向上的剖面圖。另外，圖23B是電晶體390的通道寬度方向上的剖面圖。
圖23A和圖23B所示的電晶體390包括：形成在基板362上的絕緣膜364上的氧化物半導體膜366； 與氧化物半導體膜366接觸的導電膜368；導電膜370；絕緣膜372；以及，隔著絕緣膜372與氧化物半導體膜366重疊的導電膜374。此外，在電晶體390上設置有絕緣膜376。
圖23A和圖23B所示的電晶體394包括：形成在基板362上的絕緣膜364上的氧化物半導體膜266；與氧化物半導體膜266接觸的導電膜268；導電膜270；絕緣膜272；以及，隔著絕緣膜272與氧化物半導體膜266重疊的導電膜274。
電晶體394具有隔著絕緣膜364與氧化物半導體膜266重疊的導電膜261。就是說，將導電膜261用作閘極電極。此外，電晶體394為雙閘極結構的電晶體。至於其他結構，與電晶體390同樣，並且發揮相同效果。
藉由導電膜274與導電膜261沒有連接且被施加彼此不同的電位，可以控制電晶體394的臨界電壓。或者，如圖23B所示，導電膜274與導電膜261連接且被施加相同電位，可以減少初期特性的不均勻且抑制-GBT應力測試所導致的劣化，並且抑制在汲極電壓不同時的通態電流的上升電壓的變動。另外，在氧化物半導體膜266中，在膜厚度方向上進一步增大載子流動的區域，使得載子的遷移量增多。其結果是，電晶體394的通態電流增大，並且場效移動率提高。藉由將電晶體的通道長度設定為低於2.5μm，或者設定為1.45μm以上且2.2μm以下，通態電流進一步增大，並且場效移動率可以進一步提高。
在本實施方式所示的顯示裝置中，驅動電路部和像素部中的電晶體的結構不同。驅動電路部所包括的電晶體為雙閘極結構。就是說，與像素部相比，在驅動電路部中包括場效移動率高的電晶體。
另外，也可以在顯示裝置中驅動電路部和像素部所包括的電晶體的通道長度彼此不同。
典型地，可以將驅動電路部所包括的電晶體394的通道長度設定為低於2.5μm，或者1.45μm以上且2.2μm以下。另一方面，可以將像素部所包括的電晶體390的通道長度設定為2.5μm以上，或者2.5μm以上且20μm以下。
藉由將驅動電路部所包括的電晶體394的通道長度設定為低於2.5μm未満，較佳為1.45μm以上且2.2μm以下，與像素部所包括的電晶體390相比，可以提高場效移動率，而可以使通態電流增大。其結果是，可以製造能夠進行高速工作的驅動電路部。另外，因為可以增大像素部所包括的電晶體的通態電流，所以能夠抑制像素部的顯示不均勻。
由於驅動電路部所包括的電晶體的場效移動率高，從而能夠減少輸入端子個數。
在氧化物半導體膜366中，在不與導電膜368、導電膜370及導電膜374重疊的區域中包含形成氧缺陷的元素。此外，在氧化物半導體膜266中，在不與導電膜268、導電膜270及導電膜274重疊的區域中包含形 成氧缺陷的元素。下面，將形成氧缺陷的元素作為雜質元素進行說明。作為雜質元素的典型例子，有氫或稀有氣體元素等。作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。再者，也可以作為雜質元素，在氧化物半導體膜366及氧化物半導體膜266中包含硼、碳、氮、氟、鋁、矽、磷及氯等。
此外，絕緣膜376是包含氫的膜，典型為氮化物絕緣膜。絕緣膜376與氧化物半導體膜366及氧化物半導體膜266接觸，由此包含在絕緣膜376中的氫擴散於氧化物半導體膜366及氧化物半導體膜266。其結果，在氧化物半導體膜366及氧化物半導體膜266中的與絕緣膜376接觸的區域中，包含多量的氫。
當對氧化物半導體膜添加稀有氣體作為雜質元素時，氧化物半導體膜中的金屬元素和氧的鍵合斷開，而形成氧缺陷。由於包含在氧化物半導體膜中的氧缺陷與氫的相互作用，氧化物半導體膜的導電率提高。明確而言，由於氫進入包含在氧化物半導體膜中的氧缺陷，生成被用作載子的電子。其結果，導電率提高。
在此，圖24A和圖24B示出氧化物半導體膜366附近的放大圖。注意，作為典型例子，使用包括在電晶體390中的氧化物半導體膜366附近的放大圖進行說明。如圖24A和圖24B所示，氧化物半導體膜366包括與導電膜368或導電膜370接觸的區域366a、與絕緣膜376接觸的區域366b、以及與絕緣膜372接觸的區域 366d。注意，在導電膜374的側面具有錐形形狀的情況下，也可以包括與導電膜374的錐形部重疊的區域366c。
區域366a被用作源極區域及汲極區域。與實施方式1所示的區域106a同樣，與導電膜368及導電膜370接觸的區域366a具有高導電性且被用作源極區域及汲極區域。
區域366b被用作低電阻區域。區域366b至少包含稀有氣體及氫作為雜質元素。注意，在導電膜374的側面具有錐形形狀的情況下，因為雜質元素藉由導電膜374的錐形部添加到區域366c，所以與區域366b相比，區域366c的雜質元素的一個例子的稀有氣體元素的濃度低，然而包含雜質元素。由於包括區域366c，可以提高電晶體的源極-汲極耐壓。
在藉由濺射法形成氧化物半導體膜366的情況下，區域366a至區域366d分別包含稀有氣體元素，並且與區域366a及區域366d相比，區域366b及區域366c的稀有氣體元素的濃度更高。這是因為在藉由濺射法形成氧化物半導體膜366的情況下，作為濺射氣體使用稀有氣體，從而在氧化物半導體膜366中包含稀有氣體，並且在區域366b及區域366c中故意地添加稀有氣體，以便形成氧缺陷。注意，也可以在區域366b及區域366c中添加有與區域366a及區域366d不同的稀有氣體元素。
另外，由於區域366b接觸於絕緣膜376，與 區域366a及區域366d相比，區域366b的氫濃度高。另外，在氫從區域366b擴散到區域366c的情況下，區域366c的氫濃度比區域366a及區域366d高。但是，區域366b的氫濃度比區域366c高。
在區域366b及區域366c中，可以將藉由二次離子質譜分析法得到的氫濃度設定為8×1019atoms/cm3以上，或者1×1020atoms/cm3以上，或者5×1020atoms/cm3以上。注意，可以將藉由二次離子質譜分析法得到的區域366a及區域366d的氫濃度設定為5×1019atoms/cm3以下，或者1×1019atoms/cm3以下，或者5×1018atoms/cm3以下，或者1×1018atoms/cm3以下，或者5×1017atoms/cm3以下，或者1×1016atoms/cm3以下。
此外，在作為雜質元素將硼、碳、氮、氟、鋁、矽、磷或氯添加到氧化物半導體膜366的情況下，僅在區域366b及區域366c中包含雜質元素。因此，與區域366a及區域366d相比，區域366b及區域366c的雜質元素的濃度高。注意，在區域366b及區域366c中，可以將藉由二次離子質譜分析法得到的雜質元素的濃度設定為1×1018atoms/cm3以上且1×1022atoms/cm3以下，或者1×1019atoms/cm3以上且1×1021atoms/cm3以下，或者5×1019atoms/cm3以上且5×1020atoms/cm3以下。
與區域366d相比，區域366b及區域366c的氫濃度高且由於稀有氣體元素的添加的氧缺陷量多。由此區域366b及區域366c的導電性提高而其被用作低電阻區 域。典型地，作為區域366b及區域366c的電阻率，可以設定為1×10-3Ωcm以上且低於1×104Ωcm，或者1×10-3Ωcm以上且低於1×10-1Ωcm。
注意，當在區域366b及區域366c中，氫量與氧缺陷量相同或比氧缺陷量較少時，氫容易被氧缺陷俘獲，而不容易擴散到被用作通道的區域366d。其結果，可以製造常關閉特性的電晶體。
區域366d被用作通道。
此外，在將導電膜368、導電膜370及導電膜374用作遮罩對氧化物半導體膜366添加雜質元素之後，也可以縮小導電膜368、導電膜370及導電膜374每一個的上面形狀的面積。在導電膜368、導電膜370及導電膜374的形成步驟中，對導電膜368、導電膜370及導電膜374上的遮罩進行縮小處理，而將它們用作更緻密的結構的遮罩。接著，藉由使用該遮罩對導電膜368、導電膜370及導電膜374進行蝕刻，可以形成圖24B所示的導電膜368d、導電膜370d及導電膜374d。作為縮小處理可以適用例如使用氧自由基等的灰化處理。
其結果，在氧化物半導體膜366中，在區域366c和被用作通道的區域366d之間，形成偏置(offset)區366e。藉由將通道長度方向上的偏置區366e的長度設定為低於0.1μm，可以抑制電晶體的通態電流的降低。
絕緣膜372及絕緣膜272被用作閘極絕緣膜。
導電膜368、導電膜370、導電膜268及導電膜270被用作源極電極及汲極電極。
導電膜374及導電膜274被用作閘極電極。
本實施方式所示的電晶體390及電晶體394在被用作通道的區域366d和被用作源極區域及汲極區域的區域366a之間包括被用作低電阻區域的區域366b及/或區域366c。由此，可以降低通道和源極區域及汲極區域之間的電阻，並且電晶體390及電晶體394的通態電流大且場效移動率高。
由此，在電晶體390中，導電膜374不與導電膜368及導電膜370重疊，而可以減少導電膜374和導電膜368及導電膜370之間的寄生電容。此外，在電晶體394中，導電膜274不與導電膜268及導電膜270重疊，而可以減少導電膜274和導電膜268及導電膜270之間的寄生電容。其結果是，在作為基板362使用大面積基板的情況下，可以減少導電膜368、導電膜370、導電膜374、導電膜268、導電膜270及導電膜274中的信號遲延。
此外，在電晶體390中，藉由將導電膜368、導電膜370及導電膜374用作遮罩，對氧化物半導體膜366添加稀有氣體元素，形成包含氧缺陷的區域。此外，在電晶體394中，藉由將導電膜268、導電膜270及導電膜274用作遮罩，對氧化物半導體膜266添加雜質元素，形成包含氧缺陷的區域。再者，包含氧缺陷的區域與包含 氫的絕緣膜376接觸，由此包含在絕緣膜376中的氫擴散到包含氧缺陷的區域，來形成低電阻區域。就是說，可以自對準地形成低電阻區域。
此外，本實施方式所示的電晶體390及電晶體394藉由對區域366b添加稀有氣體，形成氧缺陷並添加氫。由此可以提高區域366b的導電率並減少每個電晶體的區域366b的導電率的不均勻。就是說，藉由對區域366b添加稀有氣體及氫，可以控制區域366b的導電率。
下面說明圖23A和圖23B所示的詳細結構。
作為基板362，可以適當地使用實施方式1所示的基板102。
作為絕緣膜364，可以適當地使用實施方式1所示的絕緣膜104。
作為氧化物半導體膜366及氧化物半導體膜266，可以適當地使用用於實施方式1所示的氧化物半導體膜106的材料及結構。
作為絕緣膜372及絕緣膜272，可以適當地使用用於實施方式1所示的絕緣膜108的材料。
作為導電膜368、導電膜370、導電膜374、導電膜261、導電膜268、導電膜270及導電膜274，可以適當地使用用於實施方式1所示的導電膜110、導電膜112及導電膜114的材料。
絕緣膜376是包含氫的膜，典型為氮化物絕緣膜。氮化物絕緣膜可以使用氮化矽、氮化鋁等形成。
<半導體裝置的結構2>
接著，對半導體裝置的其它結構參照圖25A至圖25C進行說明。在此，雖然作為設置在像素部中的電晶體390的變形例子使用電晶體391進行說明。驅動電路部的電晶體394適當地適用電晶體391的絕緣膜364的結構或者導電膜368、導電膜370及導電膜374的結構。
在圖25A至圖25C中示出半導體裝置所包括的電晶體391的俯視圖及剖面圖。圖25A是電晶體391的俯視圖，圖25B是沿著圖25A的點劃線Y3-Y4的剖面圖，圖25C是沿著圖25A的點劃線X3-X4的剖面圖。
在圖25A至圖25C所示的電晶體391中，導電膜368、導電膜370及導電膜374分別具有三層結構。此外，絕緣膜364具有氮化物絕緣膜364a及氧化物絕緣膜364b的疊層結構。至於其他結構，與電晶體390同樣，並且發揮相同效果。
首先，對導電膜368、導電膜370及導電膜374進行說明。
導電膜368依次層疊有導電膜368a、導電膜368b及導電膜368c，並且導電膜368a及導電膜368c覆蓋導電膜368b表面。就是說，將導電膜368a及導電膜368c用作導電膜368b的保護膜。
與導電膜368同樣，導電膜370依次層疊有導電膜370a、導電膜370b及導電膜370c，並且導電膜 370a及導電膜370c覆蓋導電膜370b表面。
導電膜374依次層疊有導電膜374a及導電膜374b。
作為導電膜368a、導電膜370a及導電膜374a，與實施方式1所示的導電膜110a、導電膜112a及導電膜114a同樣，可以適當地使用防止包含在導電膜368b、導電膜370b及導電膜374b中的金屬元素擴散到氧化物半導體膜366的材料。
作為導電膜368b、導電膜370b及導電膜374b，與實施方式1所示的導電膜110b、導電膜112b及導電膜114b同樣，可以適當地使用低電阻材料。
作為導電膜368c及導電膜370c，與實施方式1所示的導電膜110c、導電膜112c及導電膜114c同樣，可以使用防止包含在導電膜368b及導電膜370b中的金屬元素被鈍態化的膜形成。其結果，可以防止在絕緣膜376的形成步驟中包含在導電膜368b及導電膜370b中的金屬元素移動到氧化物半導體膜366。
接著，對層疊有氮化物絕緣膜364a及氧化物絕緣膜364b的絕緣膜364進行說明。
作為氮化物絕緣膜364a及氧化物絕緣膜364b分別可以適當地使用用於實施方式1所示的氮化物絕緣膜104a及氧化物絕緣膜104b的材料。
<半導體裝置的結構3>
接著，對半導體裝置的其它結構參照圖26A至圖27C進行說明。在此，雖然作為設置在像素部中的電晶體390的變形例子使用電晶體392及電晶體393進行說明，但是對驅動電路部中的電晶體394可以適當地適用包括在電晶體392中的氧化物半導體膜366的結構，或者包括在電晶體393中的氧化物半導體膜366的結構。
在圖26A至圖26C中示出半導體裝置所包括的電晶體392的俯視圖及剖面圖。圖26A是電晶體392的俯視圖，圖26B是沿著圖26A的點劃線Y3-Y4的剖面圖，圖26C是沿著圖26A的點劃線X3-X4的剖面圖。
在圖26A至圖26C所示的電晶體392中，氧化物半導體膜366為多層結構。明確而言，氧化物半導體膜366包括與絕緣膜364接觸的氧化物半導體膜367a、與氧化物半導體膜367a接觸的氧化物半導體膜367b以及與氧化物半導體膜367b、導電膜368、導電膜370、絕緣膜372及絕緣膜376接觸的氧化物半導體膜367c。至於其他結構，與電晶體390同樣，並且發揮相同效果。
氧化物半導體膜367a、氧化物半導體膜367b及氧化物半導體膜367c分別可以適當地使用用於實施方式1所示的氧化物半導體膜107a、氧化物半導體膜107b及氧化物半導體膜107c的材料及晶體結構。
將與氧化物半導體膜367b相比不容易產生氧缺陷的氧化物半導體膜367a及氧化物半導體膜367c分別以與氧化物半導體膜367b的下面及上面接觸的方式設 置，可以減少氧化物半導體膜367b中的氧缺陷。此外，因為氧化物半導體膜367b接觸於具有構成氧化物半導體膜367b的金屬元素中的一種以上的氧化物半導體膜367a及氧化物半導體膜367c，所以氧化物半導體膜367a和氧化物半導體膜367b之間的介面及氧化物半導體膜367b和氧化物半導體膜367c之間的介面的介面態密度極低。由此，可以減少包含在氧化物半導體膜367b中的氧缺陷。
此外，藉由設置氧化物半導體膜367a，能夠抑制電晶體的臨界電壓等電特性的不均勻。
另外，以與氧化物半導體膜367b接觸的方式設置包含構成氧化物半導體膜367b的金屬元素中的一種以上的氧化物半導體膜367c，在氧化物半導體膜367b和氧化物半導體膜367c之間的介面不容易發生載子的散射，由此能夠提高電晶體的場效移動率。
此外，氧化物半導體膜367a及氧化物半導體膜367c被用作抑制由於絕緣膜364及絕緣膜372的構成元素混入氧化物半導體膜367b而形成雜質態的障壁膜。
由上述內容可知，本實施方式所示的電晶體的臨界電壓等的電特性的不均勻減少。
在圖27A至圖27C示出與圖26A至圖26C不同的結構的電晶體。
在圖27A至圖27C中示出半導體裝置所包括的電晶體393的俯視圖及剖面圖。圖27A是電晶體393的俯視圖，圖27B是沿著圖27A的點劃線Y3-Y4的剖面 圖，圖27C是沿著圖27A的點劃線X3-X4的剖面圖。注意，在圖27A中，為了明確起見，省略基板362、絕緣膜364、絕緣膜372及絕緣膜376等。另外，圖27B是電晶體393的通道長度方向上的剖面圖。另外，圖27C是電晶體393的通道寬度方向上的剖面圖。
如圖27A至圖27C所示的電晶體393，氧化物半導體膜366也可以具有與絕緣膜364接觸的氧化物半導體膜367b、與氧化物半導體膜367b及絕緣膜372接觸的氧化物半導體膜367c的疊層結構。
<半導體裝置的結構4>
接著，對半導體裝置的其它結構參照圖36進行說明。在此，對藉由利用實施方式1所示的方法形成低電阻區域的電晶體進行說明。
圖36所示的電晶體350包括：形成在基板362上的絕緣膜364上的氧化物半導體膜306；與氧化物半導體膜306接觸的導電膜368；導電膜370；絕緣膜312；以及，隔著絕緣膜312與氧化物半導體膜306重疊的導電膜374。在電晶體350上設置有絕緣膜376。
圖36所示的電晶體354包括：形成在基板362上的導電膜261；導電膜261上的絕緣膜364；絕緣膜364上的氧化物半導體膜206；與氧化物半導體膜206接觸的導電膜268；導電膜270；絕緣膜312；以及，隔著絕緣膜312與氧化物半導體膜206重疊的導電膜274。
電晶體354具有隔著絕緣膜364與氧化物半導體膜206重疊的導電膜261。就是說，將導電膜261用作閘極電極。此外，電晶體354為雙閘極結構的電晶體。至於其他結構，與電晶體350同樣，並且發揮相同效果。
在電晶體350及電晶體354中，絕緣膜312被用作閘極絕緣膜。此外，氧化物半導體膜306、氧化物半導體膜206及包含在它們中的低電阻區域分別可以藉由與實施方式1所示的氧化物半導體膜306、氧化物半導體膜206及包含在它們中的低電阻區域同樣的方法形成。
<半導體裝置的結構5>
接著，對半導體裝置的另外結構參照圖53A和圖53B進行說明。
在圖53A中示出半導體裝置所包括的電晶體390a的剖面圖。此外在圖53B中示出對氧化物半導體膜366添加雜質元素時的膜厚方向上的示意圖。注意，至於圖53A所示的電晶體390a的俯視圖及通道寬度方向上的剖面圖，分別與圖28B所示的俯視圖及圖23A所示的剖面圖同樣，由此省略在此說明。
圖53A所示的電晶體390a是圖23A所示的電晶體390的変形例子，且與電晶體390所包括的導電膜374的結構互不相同。另外，圖53A所示的電晶體390a與電晶體390所包括的絕緣膜372及絕緣膜376的剖面形狀互不相同。在圖53A所示的電晶體390a中，導電膜 374具有兩層的疊層結構，且絕緣膜372及絕緣膜376的端部形狀的一部分具有曲率。至於其他結構，與電晶體390同樣，並且發揮相同效果。
導電膜374為導電膜374d及導電膜374e的疊層結構。作為導電膜374d，可以使用例如氮化鉭、氮化鈦、氮化鉬及氮化鎢等的氮化金屬膜。
導電膜374e可以由上面所記載的低電阻金屬材料形成。作為該低電阻金屬材料，例如有鋁、銅、銀或鎢等。
另外，在導電膜374中，導電膜374d的側端部從導電膜374e的側端部突出於外側。如此，藉由使導電膜374的形狀具有兩層的疊層結構，並且使其下層的導電膜為突出形狀，可以形成類似於帽子形狀的導電膜。藉由採用該帽子形狀，在添加雜質元素時，有時下層的導電膜可以抑制雜質的透過。
此外，作為導電膜374的加工方法，可以舉出例如乾蝕刻法。在藉由利用該乾蝕刻法對導電膜374進行加工時，有時絕緣膜372的側端部的一部分被掉去，而該側端部的形狀成為具有曲率的形狀。另外，在絕緣膜372的側端部的形狀成為具有曲率的形狀時，由於絕緣膜372的影響，有時在絕緣膜372上方形成的絕緣膜376的形狀也成為其側端部的一部分具有曲率。
接著，參照圖53B，對圖53A所示的電晶體390a的氧化物半導體膜366添加雜質元素時的厚度方向 上的概念圖，下面進行說明。
在圖53B中，氧化物半導體膜366包含區域366x及區域366y。在氧化物半導體膜366為例如結晶性的氧化物半導體膜時，區域366y的結晶性比區域366x高。該結晶性的差異因為在添加雜質元素時區域366x受到損傷而導致結晶性降低的緣故。
<半導體裝置的製造方法1>
接著，對圖23A和圖23B所示的電晶體390及電晶體394的製造方法參照圖29A至圖31C進行說明。
如圖29A所示，在基板362上形成導電膜261，並且在導電膜261上形成絕緣膜364。
可以適當地利用與實施方式1所示的導電膜201的形成方法來形成導電膜261。
可以適當地利用與實施方式1所示的絕緣膜104的形成方法來形成絕緣膜364。
接著，如圖29B所示，在絕緣膜364上形成氧化物半導體膜366及氧化物半導體膜266。可以適當地利用與實施方式1所示的氧化物半導體膜106的形成方法來形成氧化物半導體膜366及氧化物半導體膜266。
接著，如圖30A所示，在絕緣膜364、氧化物半導體膜366及氧化物半導體膜266上形成導電膜367。
可以適當地利用實施方式1所示的導電膜201 的形成方法來形成導電膜367。
接著，如圖30B所示，在導電膜367上藉由光微影製程形成遮罩之後，將導電膜367暴露於蝕刻溶液及/或蝕刻氣體，形成導電膜368、導電膜370、導電膜268及導電膜270。
作為蝕刻導電膜367的方法可以適當地利用濕蝕刻法及/或乾蝕刻法。
注意，作為導電膜368、導電膜370、導電膜268及導電膜270的形成方法，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
接著，如圖30C所示，在絕緣膜364、氧化物半導體膜366、導電膜368、導電膜370、氧化物半導體膜266、導電膜268及導電膜270上形成絕緣膜372。可以適當地利用與實施方式1所示的絕緣膜108的形成方法來形成絕緣膜372。
接著，如圖30D所示，在絕緣膜372上形成導電膜373。
可以適當地利用與實施方式1所示的導電膜201的形成方法來形成導電膜373。
接著，如圖31A所示，在導電膜373上藉由光微影製程形成遮罩之後，將導電膜373暴露於蝕刻溶液及/或蝕刻氣體，形成絕緣膜372、導電膜374、絕緣膜272及絕緣膜274。
作為蝕刻導電膜373的方法可以適當地利用 濕蝕刻法及/或乾蝕刻法。
注意，作為導電膜374及導電膜274的形成方法，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
接著，如圖31B所示，在去除遮罩之後，對氧化物半導體膜366及氧化物半導體膜266添加稀有氣體作為雜質元素377。其結果，對氧化物半導體膜366中的不與導電膜368、導電膜370及導電膜374重疊的區域添加雜質元素。另外，在氧化物半導體膜266中不與導電膜268、導電膜270及導電膜274重疊的區域添加雜質元素。藉由添加雜質元素377，在氧化物半導體膜366及氧化物半導體膜266中形成氧缺陷。
作為雜質元素377的添加方法可以適當地利用實施方式1所示的雜質元素117的添加方法。
在此，在32A至圖32C中示出對氧化物半導體膜366添加雜質元素377時的膜厚度方向上的添加有雜質元素的區域的示意圖。注意，在此作為典型例子使用包括在電晶體390中的氧化物半導體膜366附近的放大圖進行說明。
如圖32A所示，有時雜質元素377的添加區域形成在絕緣膜364、氧化物半導體膜366及絕緣膜372中。注意，在露出氧化物半導體膜366的區域的深度方向上，添加區域的端部385位於絕緣膜364中。
另外，如圖32B所示，有時雜質元素377的 添加區域形成在氧化物半導體膜366及絕緣膜372中。注意，在露出氧化物半導體膜366的區域的深度方向上，添加區域的端部386位於絕緣膜364和氧化物半導體膜366之間的介面。
另外，如圖32C所示，有時雜質元素377的添加區域形成在氧化物半導體膜366及絕緣膜372中。注意，在露出氧化物半導體膜366的區域的深度方向上，添加區域的端部387位於氧化物半導體膜366中。
注意，在此，雖然將導電膜368、導電膜370及導電膜374用作遮罩對氧化物半導體膜366添加雜質元素377，但是也可以在去除用於形成導電膜368、導電膜370及導電膜374的遮罩之前對氧化物半導體膜366添加雜質元素377。
接著，如圖31C所示，在氧化物半導體膜366、絕緣膜372、導電膜368、導電膜370、導電膜374、氧化物半導體膜266、絕緣膜272、導電膜268、導電膜270及導電膜274上形成絕緣膜376。
可以適當地利用實施方式2所示的絕緣膜176的形成方法來形成絕緣膜376。
因為絕緣膜376包含氫，所以在氧化物半導體膜366及氧化物半導體膜266中，添加有雜質元素的區域和絕緣膜376接觸，由此包含在絕緣膜376中的氫可以移動到氧化物半導體膜的添加有雜質元素的區域中。因為添加有雜質元素的區域包含氧缺陷，所以可以在氧化物半 導體膜366及氧化物半導體膜266中形成低電阻區域。明確而言，可以形成圖24A和圖24B所示的區域366b及區域366c。注意，在導電膜374的側面具有錐形形狀的情況下，因為雜質元素藉由導電膜374的錐形部添加到區域366c，所以與區域366b相比，區域366c的雜質元素的一個例子的稀有氣體元素的濃度低。
然後，也可以進行加熱處理，進一步提高添加有雜質元素377的區域的導電性。將加熱處理的溫度典型地設定為150℃以上且低於基板應變點，或者250℃以上且450℃以下，或者300℃以上且450℃以下。此外，藉由該加熱處理包含在區域366b中的氫擴散到區域366c。其結果，提高區域366c的導電性。
藉由上述步驟，可以製造電晶體。
<半導體裝置的製造方法2>
說明圖25A至圖25C所示的電晶體391的製造方法。注意，在此，對電晶體391所包括的導電膜368及導電膜370中的導電膜368c及導電膜370c的形成步驟以及對氧化物半導體膜366添加雜質元素377的步驟進行說明。
藉由圖29A至圖30B的步驟，在基板362上形成絕緣膜364、氧化物半導體膜366、導電膜368及導電膜370。
接著，在將包括在導電膜368及導電膜370 的導電膜368b及導電膜370b暴露於在還原性氛圍中產生的電漿，將導電膜368b及導電膜370b的表面的氧化物還原。接著，邊在200℃以上且400℃以下進行加熱，邊將導電膜368b及導電膜370b暴露於矽烷。然後，藉由將導電膜368b及導電膜370b暴露於在氨或氮等包含氮的氛圍中產生的電漿，可以形成被用作導電膜368c及導電膜370c的CuSixNy(x>0，y>0)。
然後，經過圖30C、圖30D及圖31A至圖31C的步驟可以製造電晶體391。
<半導體裝置的製造方法3>
說明圖23A和圖23B所示的電晶體390的其它製造方法。注意，在此參照圖33A和圖33B對雜質元素的添加步驟及絕緣膜376的製造步驟進行說明。
藉由圖29A至圖31A的步驟，在基板362上形成絕緣膜364、氧化物半導體膜366、導電膜368、導電膜370、絕緣膜372及導電膜374。
接著，如圖33A所示，在氧化物半導體膜366、導電膜368、導電膜370、絕緣膜372及導電膜374上形成絕緣膜376之後，如圖33B所示，將導電膜368、導電膜370及導電膜374用作遮罩對氧化物半導體膜366添加雜質元素377。
藉由上述步驟，可以製造電晶體390。
<半導體裝置的製造方法4>
對包括側壁絕緣膜的電晶體的製造方法，參照圖34A至圖35C進行說明。
藉由圖29A至圖31A的步驟，在基板362上形成絕緣膜364、氧化物半導體膜366、導電膜368、導電膜370、絕緣膜372及導電膜374。注意，在此，絕緣膜372不被蝕刻而形成在全面上。
接著，如圖34B所示，將導電膜368、導電膜370及導電膜374用作遮罩對氧化物半導體膜366添加雜質元素377。
接著，如圖34C所示，在絕緣膜372及導電膜374上形成絕緣膜375。
絕緣膜375是之後成為側壁絕緣膜的膜。絕緣膜375可以適當地利用實施方式1所示的絕緣膜104的材料及形成方法形成。
接著，藉由利用RIE法(Reactive ion etching：反應性離子蝕刻)法等各向異性蝕刻對絕緣膜375進行加工，如圖34D所示，可以以自對準地方式形成與導電膜374的側面接觸的側壁絕緣膜331a及側壁絕緣膜331b。
接著，如圖35A所示，將側壁絕緣膜331a及側壁絕緣膜331b用作遮罩對絕緣膜372進行蝕刻，使氧化物半導體膜366的一部分露出。
接著，如圖35B所示，在氧化物半導體膜 366、導電膜368、導電膜370及導電膜374上形成絕緣膜376。絕緣膜376是包含氫的膜，由此在氧化物半導體膜366中，氫移動到與絕緣膜376接觸的區域。
圖35C是圖35B中的氧化物半導體膜366附近的放大圖。氧化物半導體膜366包括與導電膜368或導電膜370接觸的區域366a、與絕緣膜376接觸的區域366b及與絕緣膜372接觸的區域366d。此外，包含隔著絕緣膜372與側壁絕緣膜331a及331b重疊的區域366c。注意，在導電膜374的側面具有錐形形狀的情況下，區域366c的一部分也可以與導電膜374重疊。
區域366b及區域366c被用作低電阻區域。區域366b至少包含稀有氣體及氫作為雜質元素。另外，區域366c至少包含稀有氣體元素作為雜質元素。再者，在從區域366b擴散氫時，區域366c包含氫，但是區域366c的雜質元素濃度比區域366b低。由於包括區域366c，可以提高源極-汲極耐壓。
在本實施方式所示的電晶體中，因為被用作源極電極及汲極電極的導電膜不與被用作閘極電極的導電膜重疊，能夠減少寄生電容且通態電流大。另外，在本實施方式所示的電晶體中，可以穩定地形成低電阻區域，與習知的電晶體相比，通態電流提高且電晶體的電特性的不均勻減少。
本實施方式所示的結構及方法等可以與其他實施方式所示的其他結構及方法等適當地組合而實施。
實施方式4
在本實施方式中，使用圖50A至圖52D說明半導體裝置及半導體裝置的製造方法的一個方式。注意，本實施方式與實施方式1的驅動電路部的電晶體所包括的氧化物半導體膜的結構不同。另外，作為電晶體中的低電阻區域的製造方法，使用實施方式3所示的方法。
〈半導體裝置的結構〉
作為半導體裝置所包括的電晶體的一個例子，圖50A和圖50B示出頂閘極結構的電晶體。
圖50A示出電晶體390及電晶體395a的剖面圖。另外，圖50B示出電晶體390及電晶體395b的剖面圖。在圖50A至圖52D中，X1-X2是設置在驅動電路部的電晶體的剖面圖，X3-X4是設置在像素部的電晶體的剖面圖。
在圖50A和圖50B中，設置在驅動電路部的電晶體與設置在像素部的電晶體的不同之處在於氧化物半導體膜的結構。
與實施方式3所示的電晶體390同樣，圖50A所示的電晶體390包括單層的氧化物半導體膜366。
另一方面，圖50A所示的電晶體395a包括層疊有氧化物半導體膜267a及氧化物半導體膜267b的氧化物半導體膜266。在頂面形狀中，氧化物半導體膜267b 的端部位於氧化物半導體膜267a的端部的外側。換言之，氧化物半導體膜267b覆蓋氧化物半導體膜267a的頂面及側面。另外，氧化物半導體膜267a與絕緣膜364接觸，氧化物半導體膜267b與氧化物半導體膜267a及絕緣膜272接觸。
另外，圖50B所示的電晶體395b包括層疊有氧化物半導體膜267a、氧化物半導體膜267b及氧化物半導體膜267c的氧化物半導體膜266。在頂面形狀中，氧化物半導體膜267b的端部位於氧化物半導體膜267a及氧化物半導體膜267c的端部的外側。換言之，氧化物半導體膜267b覆蓋氧化物半導體膜267a的頂面和側面以及氧化物半導體膜267c的側面。另外，氧化物半導體膜267c與絕緣膜364接觸。氧化物半導體膜267b與絕緣膜272接觸。另外，氧化物半導體膜267a與氧化物半導體膜267b及氧化物半導體膜267c接觸。
電晶體395a及電晶體395b與電晶體390的不同之處在於氧化物半導體膜267a及氧化物半導體膜267b的組成。另一方面，氧化物半導體膜267b與氧化物半導體膜366的組成相同。換言之，氧化物半導體膜267a與氧化物半導體膜267b及氧化物半導體膜366在不同的製程中形成，並且氧化物半導體膜267b與氧化物半導體膜366在相同的製程中形成。
電晶體395a及電晶體395b在氧化物半導體膜267a中形成通道。因此，氧化物半導體膜267a較佳為 具有比氧化物半導體膜267b大的厚度。
氧化物半導體膜267a的厚度為3nm以上且200nm以下，或者10nm以上且50nm以下，或者20nm以上且35nm以下。氧化物半導體膜267b及氧化物半導體膜366的厚度為3nm以上且200nm以下，或者3nm以上且100nm以下，或者10nm以上且100nm以下，或者30nm以上且50nm以下。
氧化物半導體膜267a、氧化物半導體膜267b及氧化物半導體膜366由至少包含In的金屬氧化物膜形成，典型為In-Ga氧化物膜、In-M-Zn氧化物膜(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等。
在氧化物半導體膜267a中，In的原子數比相對於M(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)較大。當氧化物半導體膜367a為In-M-Zn氧化物(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，作為用來形成氧化物半導體膜367a的靶材，在將金屬元素的原子數比設定為In：M：Zn=x3：y3：z3時，較佳的是，x3/y3大於1且為6以下。作為靶材的金屬元素的原子數比的典型例子，有In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=3：1：3、In：M：Zn=3：1：4等。
在氧化物半導體膜267b及氧化物半導體膜366中，In的原子數比與M(M為Mg、Al、Ti、Ga、 Y、Zr、La、Ce、Nd或Hf)相同或相對於M較小。當氧化物半導體膜267b及氧化物半導體膜366為In-M-Zn氧化物膜(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，作為用來形成氧化物半導體膜267b及氧化物半導體膜366的靶材，在將金屬元素的原子數比設定為In：M：Zn=x4：y4：z4時，較佳的是，x4/y4為1/6以上且1以下。另外，z4/y4較佳為1/3以上且6以下，更佳為1以上且6以下。藉由使z4/y4為1以上且6以下，作為氧化物半導體膜267b及氧化物半導體膜366容易形成CAAC-OS膜。作為靶材的金屬元素的原子數比的典型例子，有In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8、In：M：Zn=1：4：4、In：M：Zn=1：4：5、n：M：Zn=1：4：6、In：M：Zn=1：4：7、In：M：Zn=1：4：8、In：M：Zn=1：5：5、In：M：Zn=1：5：6、In：M：Zn=1：5：7、In：M：Zn=1：5：8、In：M：Zn=1：6：8等。
在電晶體395a及電晶體395b中，由於在In的原子數比相對於M(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)較大的氧化物半導體膜267a中形成通道，因此場效移動率高。典型的是，場效移動率為大於10cm2/Vs且小於60cm2/Vs，較佳為15cm2/Vs以上且小於50cm2/Vs的電晶體。然而，當被照射光時，關閉狀態(off-state)時的電流增大。因此，藉由在驅動電路部設 置遮光膜，實現場效移動率高且關閉狀態時的電流低的電晶體。其結果是，可以製造能夠進行高速工作的驅動電路部。
或者，如圖51A所示的電晶體397a及圖51B所示的電晶體397b，也可以設置用作遮光膜的導電膜261。再者，藉由連接導電膜261與導電膜274，可以進一步增大電晶體397a及電晶體397b的通態電流，並且提高場效移動率。
另一方面，在電晶體390中，由於在In的原子數比與M(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)相同或相對於M較小的氧化物半導體膜中形成通道，因此即使光照射到氧化物半導體膜，關態電流的增大量也少。因此，藉由在像素部設置包括In的原子數比與M(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)相同或相對於M較小的氧化物半導體膜的電晶體，可以製造光照射的劣化少且顯示品質優異的像素部。
在氧化物半導體膜267c中，In的原子數比相對於M(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)較小。當氧化物半導體膜267c為In-M-Zn氧化物膜(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，作為用來形成氧化物半導體膜267c的靶材，在將金屬元素的原子數比設定為In：M：Zn=x5：y5：z5時，較佳的是，x5/y5為1/6以上且小於1。另外，z5/y5較佳為1/3以上且6以下，更佳為1以上且6以下。藉由使z5/y5 為1以上且6以下，作為氧化物半導體膜267c容易形成CAAC-OS膜。作為靶材的金屬元素的原子數比的典型例子，有In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：4：6、In：M：Zn=1：4：7，In：M：Zn=1：4：8、In：M：Zn=1：5：5、In：M：Zn=1：5：6、In：M：Zn=1：5：7、In：M：Zn=1：5：8、In：M：Zn=1：6：8等。
另外，當氧化物半導體膜267c為In-Ga氧化物膜時，例如，可以使用In-Ga金屬氧化物靶材(In：Ga=7：93)，並藉由濺射法形成。另外，為了藉由利用直流放電的濺射法形成In-Ga氧化物膜作為氧化物半導體膜267c，當In：Ga=x：y〔原子數比〕時，將y/(x+y)設定為0.96以下，較佳為0.95以下，例如可以是0.93。
設置在圖50B的電晶體395b及圖51B的電晶體397b中的氧化物半導體膜267c的厚度小於氧化物半導體膜267a的厚度，並且該厚度為2nm以上且100nm以下，較佳為2nm以上且50nm以下，更佳為3nm以上且15nm以下。藉由在用作閘極絕緣膜的絕緣膜364與氧化物半導體膜267a之間設置氧化物半導體膜267c，可以降低電晶體的臨界電壓的變動。
〈半導體裝置的製造方法〉
接著，使用圖52A至圖52D說明圖51A所示的電晶 體390及電晶體397a的製造方法。
如圖52A所示，在基板362上形成導電膜261。接著，在基板362及導電膜261上形成絕緣膜364。接著，在絕緣膜364上形成氧化物半導體膜265a。
接著，如圖52B所示，在氧化物半導體膜265a上藉由光微影製程形成遮罩，然後對氧化物半導體膜265a進行蝕刻，由此在驅動電路部形成氧化物半導體膜267a。
接著，如圖52C所示，在絕緣膜364及氧化物半導體膜267a上形成氧化物半導體膜265b。
接著，如圖52D所示，在氧化物半導體膜265b上藉由光微影製程形成遮罩，然後對氧化物半導體膜265b進行蝕刻，由此在驅動電路部形成覆蓋氧化物半導體膜267a的氧化物半導體膜267b，並且在像素部形成氧化物半導體膜366。
在該製程中，藉由以覆蓋氧化物半導體膜267a的頂面及側面的方式形成氧化物半導體膜267b，在後面的用作源極電極及汲極電極的導電膜的形成製程中，氧化物半導體膜267a不被蝕刻。其結果是，可以降低電晶體的通道寬度方向的氧化物半導體膜267a的長度的變動，所以是較佳的。
然後，經過圖30A至圖31C的製程，可以製造電晶體390及電晶體397a。
本實施方式所示的結構及方法等可以與其他 實施方式所示的結構及方法等適當地組合而使用。
實施方式5
在本實施方式中，使用圖37A至圖39B說明半導體裝置的一個方式。在此，作為半導體裝置的一個例子使用顯示裝置進行說明。另外，顯示裝置的像素部由多個的像素構成。在此，說明設置在一個像素中的電晶體以及連接於該電晶體的電容元件的結構。
〈半導體裝置的結構1〉
圖37A及圖37B示出像素所包括的電晶體150及連接於該電晶體150的電容元件159的結構。
圖37A及圖37B示出電晶體150及電容元件159的俯視圖及剖面圖。圖37A是電晶體150及電容元件159的俯視圖，圖37B是圖37A的點劃線X3-X4間的剖面圖及點劃線X5-X6間的剖面圖。
圖37A及圖37B所示的電晶體150具有與實施方式1所示的電晶體150同樣的結構。
另外，電容元件159包括：絕緣膜104上的氧化物半導體膜156；接觸於氧化物半導體膜156的絕緣膜118；以及絕緣膜118上的導電膜124。
絕緣膜118上形成有絕緣膜122。在絕緣膜116、絕緣膜118及絕緣膜122的開口部142a中，導電膜124與導電膜112接觸。在絕緣膜108、絕緣膜116及絕 緣膜122的開口部142b中，導電膜124與絕緣膜118接觸。
絕緣膜122例如可以使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜。絕緣膜122的厚度較佳為500nm以上且10μm以下。
導電膜124可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含氧化矽的銦錫氧化物等具有透光性的導電性材料來形成。
另外，導電膜124可以使用銀、鋁、鉻、銅、鉭、鈦、鉬、鎢等反射光的金屬元素來形成。再者，也可以將使用反射光的金屬元素形成的膜與使用上述具有透光性的導電性材料形成的膜層疊來形成。
氧化物半導體膜156因為與氧化物半導體膜106同時形成所以具有透光性。另外，氧化物半導體膜156與氧化物半導體膜106中的區域106b同樣地被添加有雜質元素。因此，氧化物半導體膜156具有導電性。
當作為導電膜124使用具有透光性的導電性材料形成時，電容元件159具有透光性。因此，藉由在顯示裝置的像素中設置電容元件159，能夠提高像素中的開口率。
〈半導體裝置的結構2〉
圖38A及圖38B示出像素所包括的電晶體190以及 與該電晶體190連接的電容元件199的結構。
圖38A及圖38B示出電晶體190及電容元件199的俯視圖及剖面圖。圖38A是電晶體190及電容元件199的俯視圖，圖38B是圖38A的點劃線X3-X4間的剖面圖及點劃線X5-X6間的剖面圖。
圖38A及圖38B所示的電晶體190具有與實施方式2所示的電晶體190同樣的結構。
另外，電容元件199包括：絕緣膜164上的氧化物半導體膜198；接觸於氧化物半導體膜198的絕緣膜176；以及絕緣膜176上的導電膜184。
絕緣膜178上形成有絕緣膜182。在絕緣膜176、絕緣膜178及絕緣膜182的開口部182a中，導電膜184與導電膜172接觸。在絕緣膜168、絕緣膜178及絕緣膜182的開口部182b中，導電膜184與絕緣膜176接觸。
絕緣膜182可以適當地使用圖37B所示的絕緣膜122的材料。
導電膜184可以適當地使用圖37B所示的導電膜124的材料。
氧化物半導體膜198因為與氧化物半導體膜166同時形成所以具有透光性。另外，氧化物半導體膜198與氧化物半導體膜166中的區域166b同樣地被添加有雜質元素。因此，氧化物半導體膜198具有導電性。
當作為導電膜184使用具有透光性的導電性 材料形成時，電容元件199具有透光性。因此，藉由在顯示裝置的像素中設置電容元件199，能夠提高像素中的開口率。
另外，作為電容元件的一個電極，可以與電晶體所包括的氧化物半導體膜同時地形成具有導電性的氧化物半導體膜。因此，可以以不增加遮罩數的方式同時形成電晶體及電容元件。
〈半導體裝置的結構3〉
圖39A及圖39B示出像素所包括的電晶體390以及與該電晶體390連接的電容元件399的結構。
圖39A及圖39B示出電晶體390及電容元件399的俯視圖及剖面圖。圖39A是電晶體390及電容元件399的俯視圖，圖39B是圖39A的點劃線X3-X4間的剖面圖及點劃線X5-X6間的剖面圖。
圖39A及圖39B所示的電晶體390具有與實施方式3所示的電晶體390同樣的結構。
另外，電容元件399包括：絕緣膜364上的氧化物半導體膜396；接觸於氧化物半導體膜396的絕緣膜376；以及絕緣膜376上的導電膜384。
絕緣膜376上形成有絕緣膜382。在絕緣膜376及絕緣膜382的開口部388a中，導電膜384與導電膜370連接。在絕緣膜382的開口部388b中，導電膜384與絕緣膜376連接。
絕緣膜382可以適當地使用圖37B所示的絕緣膜122的材料。
導電膜384可以適當地使用圖37B所示的導電膜124的材料。
氧化物半導體膜396因為與氧化物半導體膜366同時形成所以具有透光性。另外，氧化物半導體膜396與氧化物半導體膜366中的區域366b同樣地被添加有雜質元素。因此，氧化物半導體膜396具有導電性。
當作為導電膜384使用具有透光性的導電性材料形成時，電容元件399具有透光性。因此，藉由在顯示裝置的像素中設置電容元件399，能夠提高像素中的開口率。
另外，作為電容元件的一個電極，可以與電晶體所包括的氧化物半導體膜同時地形成具有導電性的氧化物半導體膜。因此，可以以不增加遮罩數的方式同時形成電晶體及電容元件。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式6
在本實施方式中，詳細說明包含在本發明的一個方式的半導體裝置中的氧化物半導體膜的結構。
<氧化物半導體的結構>
下面說明氧化物半導體的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及微晶氧化物半導體等。
<CAAC-OS>
首先，對CAAC-OS進行說明。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視場影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖47A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖47B示出將圖47A中的區域(1)放大的Cs校正高解析度TEM影像。由圖47B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖47B所示，CAAC-OS具有特有的原子排列。圖47C是以輔助線示出特有的原子排列的圖。由圖47B和圖47C可知，一個顆粒的尺寸為1nm以上且3nm以下左右，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為堆積磚塊或塊體的結構(參照圖47D)。在圖47C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖47D 所示的區域5161。
圖48A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖48B、圖48C和圖48D分別示出將圖48A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖48B、圖48C和圖48D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖49A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構 時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(
Figure 109144755-A0101-12-0121-157
軸)旋轉樣本的條件下進行分析(
Figure 109144755-A0101-12-0121-158
掃描)，也如圖49B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行
Figure 109144755-A0101-12-0121-159
掃描時，如圖49C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖55A所示的繞射圖案(也稱為選區透過電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖55B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖55B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖55B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖55B中的第二環起因於(110)面等。
另外，CAAC-OS是缺陷態密度低的氧化物半導體。氧化物半導體的缺陷例如有起因於雜質的缺陷、氧缺損等。因此，可以將CAAC-OS稱為雜質濃度低的氧化物半導體或者氧缺損少的氧化物半導體。
包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺損有時會成為載子陷阱或因俘獲氫而成為載子發生源。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
缺陷態密度低(氧缺損少)的氧化物半導體可以具有低載子密度。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。換言之，CAAC-OS容易成為高純度本質或實質上高純度本質的氧化物半導體。因此，使用CAAC-OS的電晶體很少具有負臨界電壓的電特性(很少成為常開啟)。高純度本質或實質上高純度本質的氧化物半導體的載子陷阱少。被氧化物半導體的載子陷阱俘獲的電荷需要很長時間才能被釋放，並且有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧 化物半導體的電晶體有時電特性不穩定。但是，使用CAAC-OS的電晶體電特性變動小且可靠性高。
由於CAAC-OS的缺陷態密度低，所以因光照射等而生成的載子很少被缺陷能階俘獲。因此，在使用CAAC-OS的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
<微晶氧化物半導體>
接著說明微晶氧化物半導體。
在微晶氧化物半導體的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。微晶氧化物半導體所包含的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將包含尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不 到配向性。所以，有時nc-OS在某些分析方法中與非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的XRD裝置藉由out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
<非晶氧化物半導體>
接著，說明非晶氧化物半導體。
非晶氧化物半導體是膜中的原子排列沒有規律且不具有結晶部的氧化物半導體。其一個例子為具有如石英那樣的無定形態的氧化物半導體。
在非晶氧化物半導體的高解析度TEM影像中無法發現結晶部。
在使用XRD裝置藉由out-of-plane法對非晶氧化物半導體進行結構分析時，檢測不到表示結晶面的峰值。在對非晶氧化物半導體進行電子繞射時，觀察到光暈圖案。在對非晶氧化物半導體進行奈米束電子繞射時，觀察不到斑點而只觀察到光暈圖案。
關於非晶結構有各種見解。例如，有時將原子排列完全沒有規律性的結構稱為完全的非晶結構(completely amorphous structure)。也有時將到最接近原子間距或到第二接近原子間距具有規律性，並且不是長程有序的結構稱為非晶結構。因此，根據最嚴格的定義，即使是略微具有原子排列的規律性的氧化物半導體也不能被稱為非晶氧化物半導體。至少不能將長程有序的氧化物半導體稱為非晶氧化物半導體。因此，由於具有結晶部，例如不能將CAAC-OS和nc-OS稱為非晶氧化物半導體或完全的非晶氧化物半導體。
<amorphous-like氧化物半導體>
注意，氧化物半導體有時具有介於nc-OS與非晶氧化 物半導體之間的結構。將具有這樣的結構的氧化物半導體特別稱為amorphous-like氧化物半導體(a-like OS：amorphous-like Oxide Semiconductor)。
在a-like OS的高解析度TEM影像中有時觀察到空洞(void)。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(樣本A)、nc-OS(樣本B)和CAAC-OS(樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的9個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖56示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖56可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖56中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖56中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。換言之，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1 的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳的是儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、微晶氧化物半導體和CAAC-OS中的兩種以上的疊層膜。
<成膜模型>
下面對CAAC-OS和nc-OS的成膜模型的一個例子進行說明。
圖57A是示出利用濺射法形成CAAC-OS的狀況的成膜室內的示意圖。
靶材5130被黏合到底板上。在隔著底板與靶材5130相對的位置配置多個磁鐵。由該多個磁鐵產生磁場。利用磁鐵的磁場提高沈積速度的濺射法被稱為磁控濺射法。
基板5120以與靶材5130相對的方式配置，其距離d(也稱為靶材與基板之間的距離(T-S間距離))為0.01m以上且1m以下，較佳為0.02m以上且0.5m以下。成膜室內幾乎被成膜氣體(例如，氧、氬或包含5vol%以上的氧的混合氣體)充滿，並且成膜室內的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，藉由對靶材5130施加一定程度以上的電壓，開始放電且確認到電漿。由磁場在靶材5130附近形成高密度電漿區域。在高密度電漿區域中，因成膜氣體的離子化而產生離子5101。離子5101例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
這裡，靶材5130具有包括多個晶粒的多晶結構，其中至少一個晶粒包括劈開面。作為一個例子，圖58A示出靶材5130所包含的InGaZnO4結晶的結構。注意，圖58A示出從平行於b軸的方向觀察InGaZnO4結晶時的結構。由圖58A可知，在靠近的兩個Ga-Zn-O層中，每個層中的氧原子彼此配置得很近。並且，藉由氧原子具有負電荷，在靠近的兩個Ga-Zn-O層之間產生斥力。其結果，InGaZnO4結晶在靠近的兩個Ga-Zn-O層之間具有劈開面。
在高密度電漿區域產生的離子5101由電場向靶材5130一側被加速而碰撞到靶材5130。此時，平板狀或顆粒狀的濺射粒子的顆粒5100a和顆粒5100b從劈開面剝離而濺出。注意，顆粒5100a和顆粒5100b的結構有時會因離子5101碰撞的衝擊而產生畸變。
顆粒5100a是具有三角形(例如正三角形)的平面的平板狀或顆粒狀的濺射粒子。顆粒5100b是具有六角形(例如正六角形)的平面的平板狀或顆粒狀的濺射粒子。注意，將顆粒5100a和顆粒5100b等平板狀或顆粒狀的濺射粒子總稱為顆粒5100。顆粒5100的平面的形狀不侷限於三角形或六角形。例如，有時為組合多個三角形的形狀。例如，還有時為組合兩個三角形(例如正三角形)的四角形(例如菱形)。
根據成膜氣體的種類等決定顆粒5100的厚度。顆粒5100的厚度較佳為均勻的，其理由在後面說明。另外，與厚度大的骰子狀相比，濺射粒子較佳為厚度小的顆粒狀。例如，顆粒5100的厚度為0.4nm以上且1nm以下，較佳為0.6nm以上且0.8nm以下。另外，例如，顆粒5100的寬度為1nm以上且3nm以下，較佳為1.2nm以上且2.5nm以下。顆粒5100相當於在上述圖56中的(1)所說明的初始晶核。例如，在使離子5101碰撞包含In-Ga-Zn氧化物的靶材5130的情況下，如圖58B所示，包含Ga-Zn-O層、In-O層和Ga-Zn-O層的三個層的顆粒5100剝離。圖58C示出從平行於c軸的方向觀察剝 離的顆粒5100時的結構。可以將顆粒5100的結構稱為包含兩個Ga-Zn-O層和In-O層的奈米尺寸的三明治結構。
有時顆粒5100在穿過電漿時，其側面帶負電或帶正電。例如，在顆粒5100中，位於其側面的氧原子有可能帶負電。因側面帶相同極性的電荷而電荷相互排斥，從而可以維持平板形狀或顆粒形狀。當CAAC-OS是In-Ga-Zn氧化物時，與銦原子鍵合的氧原子有可能帶負電。或者，與銦原子、鎵原子或鋅原子鍵合的氧原子有可能帶負電。另外，有時顆粒5100在穿過電漿時與電漿中的銦原子、鎵原子、鋅原子和氧原子等鍵合而生長。上述圖56中的(2)和(1)的尺寸的差異相當於電漿中的生長程度。在此，當基板5120的溫度為室溫左右時，不容易產生基板5120上的顆粒5100的生長，因此成為nc-OS(參照圖57B)。由於能夠在室溫左右的溫度下進行成膜，即使基板5120的面積大也能夠形成nc-OS。注意，為了使顆粒5100在電漿中生長，提高濺射法中的成膜功率是有效的。藉由提高成膜功率，可以使顆粒5100的結構穩定。
如圖57A和圖57B所示，例如顆粒5100像風箏那樣在電漿中飛著，並輕飄飄地飛到基板5120上。由於顆粒5100帶有電荷，所以在它靠近其他顆粒5100已沉積的區域時產生斥力。在此，在基板5120的頂面產生平行於基板5120頂面的磁場(也稱為水平磁場)。另外，由於在基板5120與靶材5130之間有電位差，所以電流從 基板5120向靶材5130流過。因此，顆粒5100在基板5120頂面受到由磁場和電流的作用引起的力量(勞侖茲力)。這可以由弗萊明左手定則得到解釋。
顆粒5100的質量比一個原子大。因此，為了在基板5120頂面移動，重要的是從外部施加某些力量。該力量之一有可能是由磁場和電流的作用產生的力量。為了對顆粒5100施加充分的力量以便顆粒5100在基板5120頂面移動，較佳為在基板5120頂面設置平行於基板5120頂面的磁場為10G以上，較佳為20G以上，更佳為30G以上，進一步較佳為50G以上的區域。或者，較佳為在基板5120頂面設置平行於基板5120頂面的磁場為垂直於基板5120頂面的磁場的1.5倍以上，較佳為2倍以上，更佳為3倍以上，進一步較佳為5倍以上的區域。
此時，藉由磁鐵與基板5120相對地移動或旋轉，基板5120頂面的水平磁場的方向不斷地變化。因此，在基板5120頂面，顆粒5100受到各種方向的力量而可以向各種方向移動。
另外，如圖57A所示，當基板5120被加熱時，顆粒5100與基板5120之間的由摩擦等引起的電阻小。其結果，顆粒5100在基板5120頂面下滑。顆粒5100的移動發生在使其平板面朝向基板5120的狀態下。然後，當顆粒5100到達已沉積的其他顆粒5100的側面時，它們的側面彼此鍵合。此時，顆粒5100的側面的氧原子脫離。CAAC-OS中的氧缺損有時被所脫離的氧原子 填補，因此形成缺陷態密度低的CAAC-OS。注意，基板5120的頂面溫度例如為100℃以上且小於500℃、150℃以上且小於450℃或170℃以上且小於400℃即可。因此，即使基板5120的面積大也能夠形成CAAC-OS。
另外，藉由在基板5120上加熱顆粒5100，原子重新排列，從而離子5101的碰撞所引起的結構畸變得到緩和。畸變得到緩和的顆粒5100幾乎成為單晶。由於顆粒5100幾乎成為單晶，即使顆粒5100在彼此鍵合之後被加熱也幾乎不會發生顆粒5100本身的伸縮。因此，不會發生顆粒5100之間的空隙擴大導致晶界等缺陷的形成而成為裂縫(crevasse)的情況。
CAAC-OS不是如一張平板的單晶氧化物半導體，而是具有如磚塊或塊體堆積起來那樣的顆粒5100(奈米晶)的集合體的排列的結構。另外，顆粒5100之間沒有晶界。因此，即使因成膜時的加熱、成膜後的加熱或彎曲等而發生CAAC-OS的收縮等變形，也能夠緩和局部應力或解除畸變。因此，這是適合用於具有撓性的半導體裝置的結構。注意，nc-OS具有顆粒5100(奈米晶)無序地堆積起來那樣的排列。
當使離子5101碰撞靶材5130時，有時不僅是顆粒5100，氧化鋅等也剝離。氧化鋅比顆粒5100輕，因此先到達基板5120的頂面。並且形成0.1nm以上且10nm以下、0.2nm以上且5nm以下或0.5nm以上且2nm以下的氧化鋅層5102。圖59A至圖59D示出剖面示意 圖。
如圖59A所示，在氧化鋅層5102上沉積顆粒5105a和顆粒5105b。在此，顆粒5105a和顆粒5105b的側面彼此接觸。另外，顆粒5105c在沉積到顆粒5105b上後，在顆粒5105b上滑動。此外，在顆粒5105a的其他側面上，與氧化鋅一起從靶材剝離的多個粒子5103因來自基板5120的熱量而晶化，由此形成區域5105a1。注意，多個粒子5103有可能包含氧、鋅、銦和鎵等。
然後，如圖59B所示，區域5105a1與顆粒5105a變為一體而成為顆粒5105a2。另外，顆粒5105c的側面與顆粒5105b的其他側面接觸。
接著，如圖59C所示，顆粒5105d在沉積到顆粒5105a2上和顆粒5105b上後，在顆粒5105a2上和顆粒5105b上滑動。另外，顆粒5105e在氧化鋅層5102上向顆粒5105c的其他側面滑動。
然後，如圖59D所示，顆粒5105d的側面與顆粒5105a2的側面接觸。另外，顆粒5105e的側面與顆粒5105c的其他側面接觸。此外，在顆粒5105d的其他側面上，與氧化鋅一起從靶材5130剝離的多個粒子5103因來自基板5120的熱量而晶化，由此形成區域5105d1。
如上所述，藉由所沉積的顆粒彼此接觸，並且在顆粒的側面發生生長，在基板5120上形成CAAC-OS。因此，CAAC-OS的顆粒的每一個都比nc-OS的顆粒大。上述圖56中的(3)和(2)的尺寸的差異相當於沉 積之後的生長程度。
當顆粒彼此之間的空隙極小時，有時形成有一個大顆粒。一個大顆粒具有單晶結構。例如，從頂面看來顆粒的尺寸有時為10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。此時，有時在用於微細的電晶體的氧化物半導體中，通道形成區域容納在一個大顆粒中。換言之，可以將具有單晶結構的區域用作通道形成區域。另外，當顆粒變大時，有時可以將具有單晶結構的區域用作電晶體的通道形成區域、源極區域和汲極區域。
如此，藉由電晶體的通道形成區域等形成在具有單晶結構的區域中，有時可以提高電晶體的頻率特性。
如上述模型那樣，可以認為顆粒5100沉積到基板5120上。因此，可知即使被形成面不具有結晶結構，也能夠形成CAAC-OS，這是與磊晶生長不同的。此外，CAAC-OS不需要雷射晶化，並且在大面積的玻璃基板等上也能夠均勻地進行成膜。例如，即使基板5120的頂面(被形成面)結構為非晶結構(例如非晶氧化矽)，也能夠形成CAAC-OS。
另外，可知即使作為被形成面的基板5120頂面具有凹凸，在CAAC-OS中顆粒5100也根據基板5120頂面的形狀排列。例如，當基板5120的頂面在原子級別上平坦時，顆粒5100以使其平行於a-b面的平板面朝下 的方式排列。當顆粒5100的厚度均勻時，形成厚度均勻、平坦且結晶性高的層。並且，藉由層疊n個(n是自然數)該層，可以得到CAAC-OS。
另一方面，在基板5120的頂面具有凹凸的情況下，CAAC-OS也具有顆粒5100沿凹凸排列的層層疊為n個(n是自然數)層的結構。由於基板5120具有凹凸，在CAAC-OS中有時容易在顆粒5100之間產生空隙。注意，此時，由於在顆粒5100之間產生分子間力，所以即使有凹凸，顆粒也以儘可能地減小它們之間的空隙的方式排列。因此，即使有凹凸也可以得到結晶性高的CAAC-OS。
因為根據這樣的模型形成CAAC-OS，所以濺射粒子較佳為厚度小的顆粒狀。注意，當濺射粒子為厚度大的骰子狀時，朝向基板5120上的面不固定，所以有時不能使厚度或結晶的配向均勻。
根據上述成膜模型，即使在具有非晶結構的被形成面上也可以形成結晶性高的CAAC-OS。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而實施。
實施方式7
在本實施方式中，使用圖40A至圖42說明使用前面例示的電晶體且具有顯示功能的顯示裝置的一個例子。
圖40A是示出顯示裝置的一個例子的俯視 圖。圖40A所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板上的作為驅動電路部的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、驅動電路部704及閘極驅動電路部706的方式配置的密封材料712；以及以與第一基板701相對的方式設置的第二基板705。第一基板701及第二基板705由密封材料712密封。換言之，像素部702、驅動電路部704及閘極驅動電路部706由第一基板701、密封材料712及第二基板705密封。注意，雖然在圖40A中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封材料712圍繞的區域中設置有電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible print circuit：撓性印刷電路)端子部708。此外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710a連接。由FPC716供應的各種信號是藉由信號線710a供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
圖40B是示出顯示裝置的一個例子的俯視圖。作為圖40B所示的顯示裝置800，使用像素部802代 替圖40A所示的顯示裝置700的像素部702，並且使用信號線710b代替信號線710a。
另外，也可以在顯示裝置700、800中設置多個閘極驅動電路部706。另外，作為顯示裝置700、800，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702、802相同的第一基板701上的例子，但是並不侷限於該結構。例如，既可以只將閘極驅動電路部706形成在第一基板701上，又可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將另行準備的形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝於第一基板701的結構。
另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。注意，本說明書中的顯示裝置是指影像顯示裝置或光源(包括照明設備等)。另外，顯示裝置還包括：安裝有諸如FPC、TCP(Tape Carrier Package：捲帶式封裝)的連接器的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方式將驅動電路基板或IC(積體電路)直接安裝到顯示元件的模組。
另外，顯示裝置700、800所包括的像素部702、802、源極驅動電路部704及閘極驅動電路部706包括多個的電晶體，作為該電晶體可以適用本發明的一個方 式的半導體裝置的電晶體。
另外，顯示裝置700作為顯示元件使用液晶元件，而顯示裝置800作為顯示元件使用發光元件。
注意，顯示元件、作為包括顯示元件的裝置的顯示裝置、發光元件以及作為包括發光元件的裝置的發光裝置可以採用各種方式或者包括各種元件。作為顯示元件、顯示裝置、發光元件或發光裝置的一個例子，有對比度、亮度、反射率、透射率等因電磁作用而發生變化的顯示媒體，如EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、MIRASOL(在日本註冊的商標)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或碳奈米管等。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶 顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
使用圖41至圖43詳細說明顯示裝置700及顯示裝置800，首先說明顯示裝置700與顯示裝置800的相同的部分，接著說明不同的部分。
〈顯示裝置的相同的部分的說明〉
圖41是相當於沿著圖40A所示的點劃線Q-R的剖面的剖面圖。圖42是相當於沿著圖40B所示的點劃線V-W的剖面的剖面圖。
圖41及圖42所示的顯示裝置700、800包括：引繞佈線部711；像素部702、802；源極驅動電路部704；以及FPC端子部708。引繞佈線部711包括信號線710a或信號線710b。
另外，引繞佈線部711所包括的信號線710a與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。另外，引繞佈線部711所包括的信號線710b與電晶體750、752的閘極電極、源極電極及汲極 電極在不同的製程中形成。信號線710a、710b可以使用與用作電晶體750、752的閘極電極的導電膜在同一製程中形成的導電膜或與閘極電極、源極電極或汲極電極在不同的製程中形成的導電膜。
另外，FPC端子部708包括連接電極760、各向異性導電膜780及FPC716。連接電極760與用作電晶體750的源極電極層及汲極電極層的導電膜在同一製程中形成。另外，連接電極760與FPC716所包括的端子藉由各向異性導電膜780電連接。
另外，在圖41及圖42所示的顯示裝置700、800中，例示出在像素部702、802中設置電晶體750，並在源極驅動電路部704中設置電晶體752的結構。電晶體750是與實施方式3所示的電晶體390相同的結構，電晶體752是與實施方式3所示的電晶體394相同的結構。注意，電晶體750及電晶體752的結構不侷限於電晶體390及電晶體394的結構，而可以適當地使用其他電晶體的結構。
在本實施方式中使用的電晶體包含實現了高度純化且抑制了氧缺陷的形成的氧化物半導體膜，可以降低關閉狀態下的電流值(關態電流值)。由此，可以延長影像信號等電信號的保持時間，從而可以延長電源開啟狀態下的寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體包含實 現了高度純化且抑制了氧缺陷的形成的氧化物半導體膜，可以得到較高的場效移動率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以將像素部的開關電晶體和用於驅動電路部的驅動電晶體形成在同一個基板上。換言之，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數量。另外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
另外，作為與像素部中的電晶體及驅動電路部中的電晶體連接的信號線，可以使用含有銅元素的佈線。因此，在本發明的一個方式的顯示裝置中，起因於佈線電阻的信號延遲等較少且能夠在大螢幕顯示。
注意，在本實施方式中，像素部702、802所包括的電晶體750與源極驅動電路部704所包括的電晶體752的尺寸相同，但是並不侷限於此。可以適當地改變用於像素部702和源極驅動電路部704的電晶體的尺寸(L/W)或數量等。另外，雖然在圖41和圖42中未圖示閘極驅動電路部706，但是藉由改變閘極驅動電路部706的連接位置或連接方法，可以使閘極驅動電路部706與源極驅動電路部704的結構相同。
另外，在圖41及圖42中，在電晶體750及電晶體752所包括的絕緣膜764、766上設置有平坦化絕緣膜770。
作為絕緣膜766，可以使用與前面的實施方式所示的絕緣膜376同樣的材料及製造方法形成。
另外，作為平坦化絕緣膜770，可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯樹脂、聚醯胺樹脂、環氧樹脂等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜770。另外，也可以採用不設置平坦化絕緣膜770的結構。
另外，用作電晶體750所包括的源極電極及汲極電極的導電膜的一方與導電膜772或導電膜844連接。導電膜772、844被用作形成在平坦化絕緣膜770上的像素電極，即顯示元件的一方的電極。作為導電膜772，較佳為使用對可見光具有透光性的導電膜。作為該導電膜，例如，使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料即可。另外，作為導電膜844，較佳為使用具有反射性的導電膜。
〈作為顯示元件使用液晶元件的顯示裝置的結構例子1〉
圖41所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774被設置在第二基板705一側，並具有反電極的功能。圖41所示的顯示裝置700可以藉由施加到導電膜772及導電膜774的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
注意，雖然在圖41中未圖示，但是也可以分別在導電膜772、774的與液晶層776接觸的一側設置配向膜。
另外，顯示裝置700在第二基板705一側包括遮光膜738、絕緣膜734及彩色膜736。在與液晶元件775重疊的位置設置有彩色膜736，並且在引繞佈線部711及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。由於驅動電路部的電晶體752及像素部的電晶體750與遮光膜738重疊，因此可以防止外光照射到電晶體。注意，也可以代替遮光膜738而設置彩色膜。
另外，雖然在圖41中未圖示，但是可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第一基板701與第二基板705之間設置有間隔物778。間隔物778是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且該間隔物是為了控制液晶層776的厚度(液晶盒厚度(cell gap))而設置 的。注意，作為間隔物778也可以使用球狀的間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、各向同性相等。
另外，在採用橫向電場方式的情況下，也可以使用不需要配向膜的呈現藍相的液晶。藍相是液晶相的一種，當使膽固醇相液晶的溫度上升時，在即將從膽固醇相轉變到各向同性相之前出現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt.%以上的手性試劑的液晶組成物用於液晶層。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且具有光學各向同性。另外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理且視角依賴性小。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。
另外，當作為顯示元件使用液晶元件時，可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償 彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反鐵電液晶)模式等。
另外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透射式液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
另外，作為像素部702中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以由R像素、G像素、B像素及W(白色)像素這四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，也可以應用於黑白顯示的顯示裝置。
〈作為顯示元件使用發光元件的顯示裝置〉
圖42所示的顯示裝置800包括發光元件880。發光元件880包括導電膜844、EL層846及導電膜848。藉由使發光元件880所包括的EL層846發光，顯示裝置800可以顯示影像。
另外，圖42所示的顯示裝置800中設置有平坦化絕緣膜770及導電膜844上的絕緣膜830。絕緣膜830覆蓋導電膜844的一部分。注意，發光元件880具有頂部發射結構。因此，導電膜848具有透光性，而使EL層846所發射的光透過。注意，雖然在本實施方式中例示頂部發射結構，但是並不侷限於此。例如，也可以適用對導電膜844一側發射光的底部發射結構或對導電膜844及導電膜848的兩者發射光的雙面發射結構。
另外，在與發光元件880重疊的位置設置有彩色膜836，並且在與絕緣膜830重疊的位置、引繞佈線部711以及源極驅動電路部704中設置有遮光膜838。彩色膜836及遮光膜838被絕緣膜834覆蓋。發光元件880與絕緣膜834之間填充有封止膜832。注意，雖然在顯示裝置800中例示出設置彩色膜836的結構，但是不侷限於此。例如，在藉由分別塗布(separate coloring)來形成EL層846時，也可以採用不設置彩色膜836的結構。
接著，使用圖43說明作為圖41所示的顯示裝置700的變形例子的顯示裝置700a。
〈作為顯示元件使用液晶元件的顯示裝置的結構例子2〉
圖43所示的顯示裝置700a包括液晶元件775。液晶元件775包括導電膜773、導電膜777及液晶層776。導電膜773被設置在第一基板701上的平坦化絕緣膜770上，並具有反射電極的功能。圖43所示的顯示裝置700a是將外光由導電膜773反射並藉由彩色膜836來進行顯示的所謂反射式彩色液晶顯示裝置。
在圖43所示的顯示裝置700a中，在像素部702的平坦化絕緣膜770的一部分中設置有凹凸。該凹凸例如可以藉由使用有機樹脂膜等形成平坦化絕緣膜770並對該有機樹脂膜的表面設置凹凸而形成。另外，用作反射電極的導電膜773沿著上述凹凸形成。因此，當外光入射到導電膜773時，可以使光在導電膜773的表面漫反射，而可以提高可見度。
另外，顯示裝置700a在第二基板705一側包括遮光膜838、絕緣膜834及彩色膜836。另外，顯示裝置700a所包括的導電膜773與用作電晶體750的源極電極或汲極電極的導電膜電連接。作為導電膜773，可以藉由援用用於導電膜844的材料及方法來形成。
另外，顯示裝置700a包括電容元件790。電容元件790在一對電極之間包括絕緣膜。更明確而言，作為電容元件790，將與用作電晶體750的源極電極或汲極電極的導電膜在同一製程中形成的導電膜用作一方的電極，並將與用作電晶體750的閘極電極的導電膜在同一製程中形成的導電膜792用作他方的電極，在上述導電膜之 間包括與用作電晶體750的閘極絕緣膜的絕緣膜在同一製程中形成的絕緣膜。
如上所述，本發明的一個方式的半導體裝置的電晶體能夠用於各種各樣的顯示裝置。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式8
在本實施方式中，使用圖44A至圖44C說明可以使用本發明的一個方式的半導體裝置的顯示裝置。
圖44A所示的顯示裝置包括：具有顯示元件的像素的區域(以下稱為像素部502)；配置在像素部502的外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部504)；具有保護元件的功能的電路(以下稱為保護電路506)；以及端子部507。注意，也可以採用不設置保護電路506的結構。
驅動電路部504的一部分或全部較佳為與像素部502形成在同一基板上。由此，可以減少構件的數量或端子的數量。當驅動電路部504的一部分或全部不與像素部502形成在同一基板上時，驅動電路部504的一部分或全部也可以藉由COG(Chip On Glass)或TAB(Tape Automated Bonding)安裝。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示 元件的電路(以下稱為像素電路501)，驅動電路部504包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器504a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507被輸入用來驅動移位暫存器的信號並輸出信號。例如，閘極驅動器504a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有分別控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X。)的電位的功能。另外，也可以設置多個閘極驅動器504a，並藉由多個閘極驅動器504a分別控制掃描線GL_1至GL_X。或者，閘極驅動器504a具有能夠供應初始化信號的功能。但是，不侷限於此，閘極驅動器504a也可以供應其他信號。
源極驅動器504b具有移位暫存器等。除了用來驅動移位暫存器的信號之外，從其中得出資料信號的信號(視訊信號)也藉由端子部507被輸入到源極驅動器504b。源極驅動器504b具有根據視訊信號生成寫入到像素電路501的資料信號的功能。另外，源極驅動器504b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外，源極驅動器504b具有控制被供應資料信號的佈線(以下稱為信號線DL_1至DL_Y)的電位的功能。或者，源極驅動器504b 具有能夠供應初始化信號的功能。但是，不侷限於此，源極驅動器504b可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。藉由依次使多個類比開關成為開啟狀態(on-state current)，源極驅動器504b可以輸出對影像信號進行時間分割而成的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器504b。
多個像素電路501的每一個分別藉由被供應掃描信號的多個掃描線GL之一而被輸入脈衝信號，並藉由被供應資料信號的多個信號線DL之一而被輸入資料信號。另外，多個像素電路501的每一個藉由閘極驅動器504a來控制資料信號的資料的寫入及保持。例如，藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器504a對第m行第n列的像素電路501輸入脈衝信號，並根據掃描線GL_m的電位而藉由信號線DL_n(n是Y以下的自然數)從源極驅動器504b對第m行第n列的像素電路501輸入資料信號。
圖44A所示的保護電路506例如連接於作為閘極驅動器504a與像素電路501之間的佈線的掃描線GL。或者，保護電路506連接於作為源極驅動器504b與像素電路501之間的佈線的信號線DL。或者，保護電路506可以連接於閘極驅動器504a與端子部507之間的佈線。或者，保護電路506可以連接於源極驅動器504b與端子部507之間的佈線。此外，端子部507是指設置有用 來從外部的電路對顯示裝置輸入電源、控制信號及視訊信號的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線與其他佈線之間處於開啟狀態的電路。
如圖44A所示，藉由對像素部502和驅動電路部504分別設置保護電路506，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過電流的耐受性。但是，保護電路506的結構不侷限於此，例如，也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者，也可以採用將端子部507與保護電路506連接的結構。
另外，雖然在圖44A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子，但是不侷限於該結構。例如，也可以採用只形成閘極驅動器504a並安裝另行準備的形成有源極驅動電路的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
另外，圖44A所示的多個像素電路501例如可以採用圖44B所示的結構。
圖44B所示的像素電路501包括液晶元件570、電晶體550以及電容元件560。
作為電晶體550，可以適當地使用前面的實施 方式所示的電晶體。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同的電位。
例如，作為具備液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式 可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中，電晶體550的源極電極和汲極電極中的一方與信號線DL_n電連接，源極和汲極中的另一方與液晶元件570的一對電極中的另一個電極電連接。此外，電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有藉由成為開啟狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件560的一對電極中的一個電極與供應電位的佈線(以下，稱為電位供應線VL)電連接，另一個電極與液晶元件570的一對電極中的另一個電極電連接。此外，根據像素電路501的規格適當地設定電位供應線VL的電位的值。電容元件560具有儲存被寫入的資料的儲存電容器的功能。
例如，在具有圖44B的像素電路501的顯示裝置中，例如，藉由圖44A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體550成為開啟狀態而寫入資料信號的資料。
當電晶體550成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
圖44A所示的多個像素電路501例如可以採用圖44C所示的結構。
另外，圖44C所示的像素電路501包括電晶體552、554、電容元件562以及發光元件572。在此，電 晶體552和電晶體554中的任一者或兩者可以適當地使用前面的實施方式所示的電晶體。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(信號線DL_n)。並且，電晶體552的閘極電極電連接於被供應閘極信號的佈線(掃描線GL_m)。
電晶體552具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。
電容元件562的一對電極中的一個與被供應電位的佈線(以下，稱為電位供應線VL_a)電連接，另一個與電晶體552的源極電極和汲極電極中的另一個電連接。
電容元件562具有儲存被寫入的資料的儲存電容器的功能。
電晶體554的源極電極和汲極電極中的一個與電位供應線VL_a電連接。並且，電晶體554的閘極電極與電晶體552的源極電極和汲極電極中的另一個電連接。
發光元件572的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體554的源極電極和汲極電極中的另一個電連接。
作為發光元件572，可以使用例如有機電致發光元件(也稱為有機EL元件)等。注意，發光元件572並不侷限於有機EL元件，也可以為由無機材料構成的無 機EL元件。
此外，電位供應線VL_a和電位供應線VL_b中的一個被施加高電源電位VDD，電位供應線VL_a和電位供應線VL_b中的另一個被施加低電源電位VSS。
例如，在具有圖44C的像素電路501的顯示裝置中，藉由圖44A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體552成為開啟狀態而寫入資料信號的資料。
當電晶體552成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。並且，流在電晶體554的源極電極與汲極電極之間的電流量根據被寫入的資料信號的電位被控制，發光元件572以對應於流動的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式9
在本實施方式中，參照圖45以及圖46A至圖46H對可以使用本發明的一個方式的半導體裝置的顯示模組及電子裝置進行說明。
圖45所示的顯示模組8000在上部覆蓋物8001與下部覆蓋物8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光8007、框架8009、印刷基板8010、電池8011。
例如可以將本發明的一個方式的半導體裝置用於顯示面板8006。
上部覆蓋物8001及下部覆蓋物8002可以根據觸控面板8004及顯示面板8006的尺寸適當地改變其形狀或尺寸。
觸控面板8004可以是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠被形成為與顯示面板8006重疊。此外，也可以使顯示面板8006的反基板(密封基板)具有觸控面板的功能。另外，也可以在顯示面板8006的各像素內設置光感測器，而用作光學觸控面板。
背光8007具有光源8008。注意，雖然在圖45中例示出在背光8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光8007的端部設置光源8008，並使用光擴散板。注意，當使用有機EL元件等自發光型的發光元件或反射式面板等時，也可以採用不設置背光8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷基板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有放熱板的功能。
印刷基板8010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以採用外部的商業電源，又可以採用另行設置的電池8011的電源。當使用商用電源時，可以省 略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖46A至圖46H是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖46A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖46B示出具備儲存介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖46C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖46D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括儲存介質讀取部5011等。圖46E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖46F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖 46G示出電視接收機，該電視接收機除了上述以外還可以包括調諧器、影像處理部等。圖46H示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。
圖46A至圖46H所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在儲存介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部等。注意，圖46A至圖46H所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意，本發明的一個方式的半導體裝置也可以用於不具有顯示部的電子裝置。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
102:基板
104:絕緣膜
106:氧化物半導體膜
108:絕緣膜
110:導電膜
112:導電膜
114:導電膜
116:絕緣膜
118:絕緣膜
140a:開口部
140b:開口部
150:電晶體
154:電晶體
201:導電膜
206:氧化物半導體膜
210:導電膜
212:導電膜
214:導電膜
220a:開口部
220b:開口部

Claims (2)

  1. 一種顯示裝置，包含：
    撓性基板；
    該撓性基板上的紅色用子像素；
    該撓性基板上的綠色用子像素；
    該撓性基板上的藍色用子像素；
    該撓性基板上的解複用電路，其中該解複用電路將一個輸入信號分配到該紅色用子像素、該綠色用子像素和該藍色用子像素；
    該撓性基板上的端子部，該端子部包含用於輸入電力到該顯示裝置的端子和用於輸入視訊信號到該顯示裝置的端子，
    該撓性基板上的保護電路，該保護電路電連接到該端子部，
    其中該紅色用子像素、該綠色用子像素和該藍色用子像素中的一個包含電晶體，
    其中該電晶體包含：
    半導體膜；
    該半導體膜上的閘極電極；
    該半導體膜上並電連接到該半導體膜的源極電極；以及
    該半導體膜上並電連接到該半導體膜的汲極電極，
    其中該閘極電極不與該源極電極重疊，並且
    其中該閘極電極不與該汲極電極重疊。
  2. 一種顯示裝置，包含：
    撓性基板；
    該撓性基板上的紅色用子像素；
    該撓性基板上的綠色用子像素；
    該撓性基板上的藍色用子像素；
    該撓性基板上的解複用電路，其中該解複用電路將一個輸入信號分配給該紅色用子像素、該綠色用子像素和該藍色用子像素；
    該撓性基板上的端子部，該端子部包含用於輸入電力到該顯示裝置的端子和用於輸入視訊信號到該顯示裝置的端子，
    該撓性基板上的保護電路，該保護電路電連接到該端子部，
    其中該紅色用子像素、該綠色用子像素和該藍色用子像素中的一個包含電晶體和發光元件，
    其中該電晶體包含：
    半導體膜；
    該半導體膜上的閘極電極；
    該半導體膜上並電連接到該半導體膜的源極電極；以及
    該半導體膜上並電連接到該半導體膜的汲極電極，
    其中該閘極電極不與該源極電極重疊，
    其中該閘極電極不與該汲極電極重疊，
    其中該半導體膜包含氧化物半導體，並且
    其中位於該閘極電極、該源極電極和該汲極電極上的絕緣膜與該半導體膜的頂表面接觸。
TW109144755A 2013-12-27 2014-12-22 半導體裝置 TWI764443B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-271783 2013-12-27
JP2013271783 2013-12-27

Publications (2)

Publication Number Publication Date
TW202119110A true TW202119110A (zh) 2021-05-16
TWI764443B TWI764443B (zh) 2022-05-11

Family

ID=53477636

Family Applications (6)

Application Number Title Priority Date Filing Date
TW111110633A TWI814293B (zh) 2013-12-27 2014-12-22 半導體裝置
TW108136275A TWI727453B (zh) 2013-12-27 2014-12-22 半導體裝置
TW103144801A TWI665502B (zh) 2013-12-27 2014-12-22 半導體裝置
TW109144755A TWI764443B (zh) 2013-12-27 2014-12-22 半導體裝置
TW108113528A TWI724411B (zh) 2013-12-27 2014-12-22 半導體裝置
TW108136274A TWI727452B (zh) 2013-12-27 2014-12-22 半導體裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW111110633A TWI814293B (zh) 2013-12-27 2014-12-22 半導體裝置
TW108136275A TWI727453B (zh) 2013-12-27 2014-12-22 半導體裝置
TW103144801A TWI665502B (zh) 2013-12-27 2014-12-22 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW108113528A TWI724411B (zh) 2013-12-27 2014-12-22 半導體裝置
TW108136274A TWI727452B (zh) 2013-12-27 2014-12-22 半導體裝置

Country Status (6)

Country Link
US (7) US9356098B2 (zh)
JP (10) JP6506545B2 (zh)
KR (7) KR102498957B1 (zh)
CN (4) CN110600485B (zh)
TW (6) TWI814293B (zh)
WO (1) WO2015097597A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220047897A (ko) * 2013-12-02 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
CN110867469B (zh) * 2014-03-17 2023-12-29 三星显示有限公司 有机el显示装置
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜半導体基板の製造方法
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP6736351B2 (ja) * 2015-06-19 2020-08-05 株式会社半導体エネルギー研究所 半導体装置
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6821982B2 (ja) * 2015-10-27 2021-01-27 天馬微電子有限公司 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US10243010B2 (en) * 2015-11-30 2019-03-26 Sharp Kabushiki Kaisha Semiconductor substrate and display device
JP6560610B2 (ja) * 2015-12-18 2019-08-14 株式会社ジャパンディスプレイ 表示装置
KR20180099725A (ko) 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
WO2017130073A1 (ja) 2016-01-29 2017-08-03 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106125387B (zh) * 2016-08-23 2019-07-30 中节能万润股份有限公司 一种pdlc显示器和pdlc电子阅读器
TWI794812B (zh) * 2016-08-29 2023-03-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
US20180061867A1 (en) * 2016-08-31 2018-03-01 Apple Inc. Methods of protecting semiconductor oxide channel in hybrid tft process flow
KR102586938B1 (ko) * 2016-09-05 2023-10-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
DE112017004584T5 (de) * 2016-09-12 2019-07-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
JP2018049919A (ja) * 2016-09-21 2018-03-29 株式会社ジャパンディスプレイ 表示装置
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102512925B1 (ko) * 2016-11-23 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
KR20180076422A (ko) * 2016-12-27 2018-07-06 삼성디스플레이 주식회사 색 변환 패널 및 이를 포함하는 표시 장치
JP6732713B2 (ja) * 2017-10-04 2020-07-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
CN108039351B (zh) 2017-12-04 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
JP7242633B2 (ja) * 2018-03-16 2023-03-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6795543B2 (ja) * 2018-04-27 2020-12-02 株式会社Ｊｏｌｅｄ 半導体装置の製造方法
US11600489B2 (en) * 2018-06-08 2023-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102614573B1 (ko) 2018-10-22 2023-12-18 삼성디스플레이 주식회사 트랜지스터 기판 및 이를 포함하는 표시 장치
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
CN110690228B (zh) * 2019-09-06 2022-03-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
TWI753712B (zh) 2020-12-21 2022-01-21 財團法人工業技術研究院 微機電紅外光感測裝置
CN112687706A (zh) * 2020-12-29 2021-04-20 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法
WO2022176386A1 (ja) * 2021-02-18 2022-08-25 株式会社ジャパンディスプレイ 半導体装置および半導体装置の作製方法
TWI802478B (zh) * 2022-07-27 2023-05-11 友達光電股份有限公司 主動元件基板
CN116504815B (zh) * 2023-06-27 2024-02-06 南京邮电大学 一种高功率a-IGZO薄膜晶体管及其制备方法

Family Cites Families (224)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH027563A (ja) 1988-06-27 1990-01-11 Hitachi Ltd 半導体装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH08330599A (ja) 1994-11-29 1996-12-13 Sanyo Electric Co Ltd 薄膜トランジスタ、その製造方法及び表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1020920B1 (en) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP4558707B2 (ja) 1999-01-11 2010-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4127466B2 (ja) 2000-07-31 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3600229B2 (ja) * 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
US6737302B2 (en) 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3873814B2 (ja) 2002-05-21 2007-01-31 セイコーエプソン株式会社 電気光学装置及び電子機器
CN1229682C (zh) 2002-05-21 2005-11-30 精工爱普生株式会社 电光装置和电子设备
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7557498B2 (en) * 2006-05-17 2009-07-07 Tpo Displays Corp. System for displaying images including electroluminescent device and method for fabricating the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
JP2008129314A (ja) 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI354377B (en) * 2007-05-30 2011-12-11 Au Optronics Corp Pixel structure of lcd and fabrication method ther
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
KR101518091B1 (ko) 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101579050B1 (ko) * 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102197490B (zh) 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101785887B1 (ko) 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR102389975B1 (ko) 2009-09-04 2022-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR20110037220A (ko) 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2011091110A (ja) 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
CN102598280B (zh) * 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR20120091243A (ko) 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011096153A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
JP5133468B2 (ja) 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP2012015491A (ja) * 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
US8623681B2 (en) 2010-07-09 2014-01-07 Sharp Kabushiki Kaisha Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel
US8537600B2 (en) * 2010-08-04 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Low off-state leakage current semiconductor memory device
KR101563409B1 (ko) 2010-11-04 2015-10-26 샤프 가부시키가이샤 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
JP2012104566A (ja) 2010-11-08 2012-05-31 Toshiba Mobile Display Co Ltd 薄膜トランジスタ回路基板及びその製造方法
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI539597B (zh) * 2011-01-26 2016-06-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012191025A (ja) * 2011-03-11 2012-10-04 Dainippon Printing Co Ltd 薄膜トランジスタアレー基板、薄膜集積回路装置及びそれらの製造方法
JP5717546B2 (ja) 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013002295A (ja) * 2011-06-13 2013-01-07 Daikin Industries Ltd スクリュー圧縮機
KR101860859B1 (ko) 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US10026847B2 (en) 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6111398B2 (ja) 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6148024B2 (ja) * 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
TW201338173A (zh) 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6142136B2 (ja) 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6168795B2 (ja) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6139187B2 (ja) 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US8941113B2 (en) * 2012-03-30 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and manufacturing method of semiconductor element
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US20130270616A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6035195B2 (ja) 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013235935A (ja) 2012-05-08 2013-11-21 Canon Inc 検出装置の製造方法、その検出装置及び検出システム
JP5942574B2 (ja) 2012-05-10 2016-06-29 セイコーエプソン株式会社 力検出素子、力検出モジュール、力検出ユニットおよびロボット
TWI595502B (zh) * 2012-05-18 2017-08-11 半導體能源研究所股份有限公司 記憶體裝置和用於驅動記憶體裝置的方法
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6225902B2 (ja) 2012-06-15 2017-11-08 ソニー株式会社 表示装置および半導体装置
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI611511B (zh) 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20240025719A (ko) 2012-12-28 2024-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6625796B2 (ja) 2013-10-25 2019-12-25 株式会社半導体エネルギー研究所 表示装置
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
KR102279875B1 (ko) 2021-07-22
US9356098B2 (en) 2016-05-31
US20230411526A1 (en) 2023-12-21
JP2019114815A (ja) 2019-07-11
JP2019114814A (ja) 2019-07-11
TW202228299A (zh) 2022-07-16
CN110600485B (zh) 2023-09-05
JP7118111B2 (ja) 2022-08-15
CN110600485A (zh) 2019-12-20
TWI727453B (zh) 2021-05-11
KR20230020583A (ko) 2023-02-10
KR20220116349A (ko) 2022-08-22
CN110676324A (zh) 2020-01-10
JP2019197901A (ja) 2019-11-14
TW201940950A (zh) 2019-10-16
JP6592631B2 (ja) 2019-10-16
CN105849913B (zh) 2020-01-14
KR20190119680A (ko) 2019-10-22
CN111446259A (zh) 2020-07-24
CN111446259B (zh) 2024-04-12
JP2020031218A (ja) 2020-02-27
JP2020161828A (ja) 2020-10-01
KR102310399B1 (ko) 2021-10-12
TWI764443B (zh) 2022-05-11
US20190074382A1 (en) 2019-03-07
US10128378B2 (en) 2018-11-13
TW202004309A (zh) 2020-01-16
TW202004310A (zh) 2020-01-16
JP2015144250A (ja) 2015-08-06
JP6506545B2 (ja) 2019-04-24
US20160268441A1 (en) 2016-09-15
US20220293795A1 (en) 2022-09-15
US11380795B2 (en) 2022-07-05
KR20190119681A (ko) 2019-10-22
US11757041B2 (en) 2023-09-12
KR102239942B1 (ko) 2021-04-14
KR102433044B1 (ko) 2022-08-18
KR20210091364A (ko) 2021-07-21
TW201531781A (zh) 2015-08-16
JP2022169558A (ja) 2022-11-09
KR20220019840A (ko) 2022-02-17
JP2024045414A (ja) 2024-04-02
TWI814293B (zh) 2023-09-01
US10818795B2 (en) 2020-10-27
CN105849913A (zh) 2016-08-10
JP2020109866A (ja) 2020-07-16
US9831347B2 (en) 2017-11-28
JP6870133B2 (ja) 2021-05-12
US20150187878A1 (en) 2015-07-02
CN110690230A (zh) 2020-01-14
US20180090621A1 (en) 2018-03-29
TWI724411B (zh) 2021-04-11
KR102498957B1 (ko) 2023-02-16
TWI665502B (zh) 2019-07-11
US20200020810A1 (en) 2020-01-16
KR20160102309A (ko) 2016-08-29
TWI727452B (zh) 2021-05-11
KR102358423B1 (ko) 2022-02-08
WO2015097597A1 (en) 2015-07-02
JP2020031217A (ja) 2020-02-27
CN110690230B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
JP7118111B2 (ja) 表示装置
JP7057458B2 (ja) 表示装置
TWI809733B (zh) 半導體裝置
CN110676324B (zh) 半导体装置