CN116868350A - 半导体器件和半导体器件的制作方法 - Google Patents

半导体器件和半导体器件的制作方法 Download PDF

Info

Publication number
CN116868350A
CN116868350A CN202180094159.2A CN202180094159A CN116868350A CN 116868350 A CN116868350 A CN 116868350A CN 202180094159 A CN202180094159 A CN 202180094159A CN 116868350 A CN116868350 A CN 116868350A
Authority
CN
China
Prior art keywords
layer
region
oxide semiconductor
semiconductor device
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180094159.2A
Other languages
English (en)
Inventor
花田明纮
渡壁创
小野寺凉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN116868350A publication Critical patent/CN116868350A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

显示装置的半导体器件包括：绝缘表面上的第一导电层；第一导电层上的第一绝缘层；第一绝缘层上的氧化物半导体层；氧化物半导体层上的第二导电层；和氧化物半导体层上的第三导电层，氧化物半导体层包括：第一区域；与第二导电层相接的第二区域；与第三导电层相接的第三区域；与第二导电层相接的、第一区域与第二区域之间的第一杂质区域；和与第三导电层相接的、第一区域与第三区域之间的第二杂质区域，第一杂质区域和第二杂质区域各自的电导率大于第二区域和第三区域各自的电导率。

Description

半导体器件和半导体器件的制作方法
技术领域
本发明的一个实施方式涉及包含晶体管的半导体器件。此外，本发明的一个实施方式涉及半导体器件的制作方法。
背景技术
近年来，作为构成有机发光二极管显示装置(OLED显示装置)的半导体，氧化物半导体受到瞩目。使用氧化物半导体来作为半导体层的晶体管(具有氧化物半导体层的晶体管)的关态漏电流低，能够低频驱动，因此能够实现低消耗电力的显示装置。特别是，当在自发光型的OLED显示装置中应用具有氧化物半导体层的晶体管时，消耗电力的削减效果更大。
氧化物半导体由于绝缘性高，所以在氧化物半导体层中，优选与源极电极和漏极电极相接的区域低电阻化。例如，在专利文献1中公开有以栅极电极为掩模在氧化物半导体层添加杂质元素，在氧化物半导体层中形成低电阻区域的顶栅型晶体管。
现有技术文献
专利文献
专利文献1：日本特开2020-27942号公报。
发明内容
发明所要解决的问题
在氧化物半导体层未设置低电阻区域的情况下，也能够作为晶体管发挥作用。但是，在这种情况下，存在晶体管的负偏压温度不稳定性显著，阈值向正方向大幅偏移等问题。因此，如上所述，在顶栅型晶体管中，优选在氧化物半导体层中设置有低电阻区域。另一方面，在底栅型晶体管中，由于栅极电极相比氧化物半导体层位于下方，所以不能以栅极电极为掩模在氧化物半导体层中添加杂质。为了在底栅型晶体管的氧化物半导体层形成低电阻区域，需要另外进行掩模的图案形成，存在包含晶体管的半导体器件的制作中的成本和制作时间增加的问题。
本发明的一个实施方式是鉴于上述问题而完成的，其目的之一在于，提供抑制成本和制作时间，且提高了可靠性的半导体器件及其制作方法。
用于解决问题的技术手段
本发明的一个实施方式的半导体器件包括：绝缘表面上的第一导电层；第一导电层上的第一绝缘层；第一绝缘层上的氧化物半导体层；氧化物半导体层上的第二导电层；和氧化物半导体层上的第三导电层，氧化物半导体层包括：第一区域；与第二导电层相接的第二区域；与第三导电层相接的第三区域；与第二导电层相接的、第一区域与第二区域之间的第一杂质区域；和与第三导电层相接的、第一区域与第三区域之间的第二杂质区域，第一杂质区域和第二杂质区域各自的电导率大于第二区域和第三区域各自的电导率。
此外，本发明的一个实施方式的半导体器件包括：绝缘表面上的第一导电层；第一导电层上的第一绝缘层；第一绝缘层上的氧化物半导体层；氧化物半导体层上的第二绝缘层；第二绝缘层上的第二导电层；和第二绝缘层上的第三导电层，氧化物半导体层包括：与第二绝缘层相接的第一区域；与第二绝缘层相接且与第二导电层重叠的第二区域；与第二绝缘层相接且与第三导电层重叠的第三区域；与第二导电层相接的、第一区域与第二区域之间的第一杂质区域；和与第三导电层相接的、第一区域与第三区域之间的第二杂质区域，第一杂质区域和第二杂质区域各自的电导率大于第二区域和第三区域各自的电导率。
此外，本发明的一个实施方式的半导体器件的制作方法中，在绝缘表面上形成第一导电层和第一连接电极，在第一导电层和第一连接电极上形成第一绝缘层，与第一导电层重叠地在第一绝缘层上形成氧化物半导体层，形成包含与氧化物半导体层重叠的第一开口部和第二开口部的抗蚀剂层，通过以抗蚀剂层为掩模对氧化物半导体层添加杂质元素，来在氧化物半导体层中形成与第一开口部对应的第一杂质区域和与第二开口部对应的第二杂质区域，与第一杂质区域相接地形成第二导电层，与第二杂质区域相接地形成第三导电层。
此外，本发明的一个实施方式的半导体器件的制作方法中，在绝缘表面上形成第一导电层和第一连接电极，在第一导电层和第一连接电极上形成第一绝缘层，与第一导电层重叠地在第一绝缘层上形成氧化物半导体层，在氧化物半导体层和第一绝缘层上形成第二绝缘层，形成包含与氧化物半导体层重叠的第一开口部和第二开口部的抗蚀剂层，通过以抗蚀剂层为掩模对氧化物半导体层添加杂质元素，来在氧化物半导体层中形成与第一开口部对应的第一杂质区域和与第二开口部对应的第二杂质区域。
附图说明
图1是本发明的一个实施方式的半导体器件的示意的截面图。
图2A是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图2B是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图2C是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图2D是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图3A是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图3B是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图3C是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图4是本发明的一个实施方式的半导体器件的示意的截面图。
图5A是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图5B是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图5C是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图5D是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图6A是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图6B是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图6C是说明本发明的一个实施方式的半导体器件的制作方法的示意的截面图。
图7A是本发明的一个实施方式的半导体器件的示意的截面图。
图7B是本发明的一个实施方式的半导体器件的示意的平面图。
图8是本发明的一个实施方式的半导体器件的示意的放大截面图。
图9是本发明的一个实施方式的半导体器件的示意的平面图。
图10A是本发明的一个实施方式的半导体器件的示意的截面图。
图10B是本发明的一个实施方式的半导体器件的示意的平面图。
图11是表示本发明的一个实施方式的显示装置的结构的概略图。
图12是本发明的一个实施方式的显示装置的像素的电路图(像素电路)。
图13是本发明的一个实施方式的显示装置的像素的截面图。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。另外，各实施方式只是一个例子而已，本领域技术人员能够通过确保发明的主旨并适当地变更而容易地想到的内容当然也包含在本发明的范围。此外，附图是为了使说明更明确，与实际的方式相比，各部分的宽度、厚度、形状等有时会示意地表现。另外，图示的形状只不过是一个例子，并非限定本发明的解释。
在本说明书中“α包含A、B或C”、“α包含A、B和C的任一个”、“α包含选自A、B和C的一个”，这样的表达，只要没有特别说明，就不排除α包含A～C的多个组合的情况。进一步，这些表达也不排除α包含其他要素的情况。
在本说明书中，为了说明的便利，使用“上”或“上方”或者“下”或“下方”这样的语句进行说明，而原则上，是以形成构造物的基板为基准，从基板去向构造物的方向为“上”或“上方”。反之，以从构造物去向基板的方向为“下”或“下方”。因此，基板上的构造物这样的表达中，构造物的基板侧的面成为下表面，其相反侧的面成为上表面。此外，基板上的构造物这样的表达中，只不过是说明基板与构造物的上下关系，也可以在基板与构造物之间配置其他部件。进一步，“上”或“上方”或者“下”或“下方”的语句是指层叠有多个层的构造中的层叠顺序，也可以不是俯视中重叠的位置关系。
在本发明的一个实施方式中，对某一个膜进行加工而形成多个膜的情况下，有时该多个膜会具有不同的功能、作用。但是，该多个膜来自在同一个工序作为同一个层形成的膜，具有相同的构造或相同的材料。因此，定义为该多个膜是存在于同一个层的膜。
＜第1实施方式＞
参照图1～图2D，说明本发明的一个实施方式的半导体器件10。
[1.半导体器件10的结构]
参照图1，说明本发明的一个实施方式的半导体器件10的结构。
图1是本发明的一个实施方式的半导体器件10的示意的截面图。如图1所示，半导体器件10包含晶体管100和连接部200。晶体管100例如具有开关功能。连接部200例如将设置在不同的层的配线电连接。
晶体管100包含基板110、第一导电层120、第一绝缘层130、氧化物半导体层140、第二导电层160和第三导电层170。第一导电层120设置在基板110上。第一绝缘层130以覆盖第一导电层120的方式设置在第一导电层120上。氧化物半导体层140设置在第一绝缘层130上。第二导电层160和第三导电层170分别设置在第一绝缘层130和氧化物半导体层140上。第二导电层160和第三导电层170分别与氧化物半导体层140电连接。
基板110具有绝缘表面，能够支承设置在基板110上的各层。作为基板110，例如能够使用玻璃基板、石英基板或蓝宝石基板等具有透光性的刚性基板。此外，作为基板110，还能够使用硅基板等不具有透光性的刚性基板。进一步，作为基板110，还能够使用聚酰亚胺树脂基板、丙烯树脂基板、硅氧烷树脂基板或氟树脂基板等具有透光性的可挠性基板。为了提高基板110的耐热性，也可以在上述的树脂基板中导入杂质。基板110还能够使用在上述的刚性基板或可挠性基板上形成有氧化硅膜或氮化硅膜的基板。
第一导电层120能够作为栅极电极发挥作用。作为第一导电层120的材料，例如能够使用铝(Al)、钛(Ti)、钼(Mo)、铜(Cu)或钨(W)等金属，或者它们的合金。此外，作为第一导电层120的材料，例如，能够使用氧化铟锡(ITO)或氧化锌(ZnO)等透明导电性氧化物。第一导电层120既可以为单层也可以为叠层。
第一绝缘层130能够作为栅极绝缘层发挥作用。作为第一绝缘层130的材料，例如能够使用氧化硅(SiOx)、氧化氮化硅(SiOxNy)、氮化硅(SiNx)、氮化氧化硅(SiNxOy)、氧化铝(AlOx)、氧化氮化铝(AlOxNy)、氮化氧化铝(AlNxOy)或者氮化铝(AlNx)等。第一绝缘层130既可以为单层也可以为叠层。此处，氧化氮化硅(SiOxNy)和氧化氮化铝(AlOxNy)是含有比氧(O)少的量的氮(N)的硅化合物和铝化合物。另一方面，氮氧化硅(SiNxOy)和氮氧化铝(AlNxOy)是含有比氮少的量的氧的硅化合物和铝化合物。在第一绝缘层130为叠层的情况下，第一绝缘层130是氧化物层与氮化物层的叠层，优选氧化物层与氧化物半导体层140相接。
氧化物半导体层140能够作为沟道形成区域发挥作用。作为氧化物半导体层140的材料，例如能够使用氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟铝锌(IAZO)或氧化锌(ZnO)等。此外，氧化物半导体层140既可以为单层也可以为叠层。
氧化物半导体层140包含第一区域141、第二区域142和第三区域143、第一杂质区域151及第二杂质区域152。第一杂质区域151位于第一区域141与第二区域142之间。第二杂质区域152位于第一区域141与第三区域143之间。第一区域141能够作为沟道形成区域发挥作用。第二区域142和第三区域143分别包含氧化物半导体层140的端部。此外，第一杂质区域151和第二杂质区域152分别能够作为低电阻区域(高浓度杂质区域)发挥作用。此处，低电阻区域是指具有比沟道形成区域的电阻低的电阻的区域。换言之，低电阻区域的电导率大于沟道形成区域的电导率。
第一杂质区域151和第二杂质区域152分别包含氧化物半导体层140的材料以外的杂质元素。杂质元素例如为硼(B)、磷(P)、氩(Ar)、氢(H)或氮(N)等。此外，存在作为微量含有物含铝(Al)等的情况。第一杂质区域151和第二杂质区域152各自的电导率大于第一区域141、第二区域142和第三区域143各自的电导率。即，第一杂质区域151和第二杂质区域152各自通过含杂质元素，而电导率分别比第一区域141、第二区域142和第三区域143各自的电导率大。第一杂质区域151和第二杂质区域152中含有的杂质元素也可以不是对氧化物半导体层140的材料生成载流子的元素。杂质元素也可以是产生氧化物半导体层140的材料的缺氧的元素。在第一杂质区域151和第二杂质区域152中，杂质元素的浓度为1×1015atoms/cm3以上，优选为1×1016atoms/cm3以上。
第二导电层160和第三导电层170能够分别作为源极电极和漏极电极发挥作用。作为第二导电层160和第三导电层170各自的材料，例如能够使用铝(Al)、钛(Ti)、钼(Mo)、铜(Cu)或钨(W)等金属，或者它们的合金。此外，作为第二导电层160和第三导电层170的材料，例如还能够使用氧化铟锡(ITO)或氧化锌(ZnO)等透明导电性氧化物。第二导电层160和第三导电层170各自既可以为单层也可以为叠层。另外，在本说明书中，在记载为源极电极和漏极电极的情况下，也存在替换源极电极的功能与漏极电极的功能的情况。
第二导电层160与第二区域142和第一杂质区域151电连接。此外，第三导电层170与第三区域143和第二杂质区域152电连接。由于第一杂质区域151和第二杂质区域152各自能够作为低电阻区域发挥作用，所以第二导电层160与第一杂质区域151的连接和第三导电层170与第二杂质区域152的连接成为欧姆接触。
连接部200包含基板110、第一连接电极210、第一绝缘层130和第二连接电极220。第一连接电极210设置在基板110上。第一绝缘层130以覆盖第一连接电极210的方式设置在第一连接电极210上。第二连接电极220设置在第一绝缘层130上。第二连接电极220经设置于第一绝缘层130的开口部，与第一连接电极210电连接。
作为第一连接电极210和第二连接电极220的材料，例如能够使用铝(Al)、钛(Ti)、钼(Mo)、铜(Cu)或钨(W)等金属，或者它们的合金。此外，第一连接电极210和第二连接电极220既可以为单层也可以为叠层。第一连接电极210也可以为与第一导电层120相同的层。即，第一连接电极210也可以为与第一导电层120相同的材料或相同的构造。第二连接电极220也可以为与第二导电层160和第三导电层170相同的层。即，第二连接电极220也可以为与第二导电层160和第三导电层170相同的材料或相同的构造。
第一连接电极210包含第三杂质区域213。第三杂质区域213包含第一连接电极210的材料以外的杂质元素。杂质元素例如为硼(B)、磷(P)、氩(Ar)、氢(H)或氮(N)等。此外，存在作为微量含有物含铝(Al)等的情况。第三杂质区域213中包含的杂质元素也可以与第一杂质区域151和第二杂质区域152中包含的杂质元素相同。在第三杂质区域213中，杂质元素的浓度没有特别限定。例如，在第三杂质区域213中，杂质元素的浓度为1×1015atoms/cm3以上，优选为1×1016atoms/cm3以上。另外，第二连接电极220与第三杂质区域213相接，还能够与第三杂质区域213电连接。
在本实施方式的半导体器件10中，晶体管100的氧化物半导体层140中设置了具有高电导率的第一杂质区域151和第二杂质区域152。此外，与源极电极和漏极电极对应的第二导电层4160和第三导电层170，分别与第一杂质区域151和第二杂质区域152电连接。因此，第二导电层160与第一杂质区域151的连接以及第三导电层170与第二杂质区域152的连接成为欧姆接触，氧化物半导体层140与第二导电层160的界面以及氧化物半导体层140与第三导电层170的界面变稳定。因此，晶体管100的可靠性提高。特别是，晶体管100的负偏压温度不稳定性得到改善。
[2.半导体器件10的制作方法]
参照图2A～图2D，说明本发明的一个实施方式的半导体器件10的制作方法。
图2A～图2D分别是说明本发明的一个实施方式的半导体器件10的制作方法的示意的截面图。以下，对于作为半导体器件的制作方法通常进行的工序，有时会省略说明。
在基板110上依次形成第一导电层120、第一绝缘层130和氧化物半导体层140(参照图2A)。第一导电层120、第一绝缘层130和氧化物半导体层140分别能够使用溅射或CVD等成膜。此外，第一导电层120和氧化物半导体层140的图案能够使用光刻法形成。
接着，在第一绝缘层130和氧化物半导体层140上，形成包含与第一导电层120重叠的第一开口部810和第二开口部820以及与第一连接电极210重叠的第三开口部830的抗蚀剂层800(参照图2B)。第一开口部810、第二开口部820和第三开口部830能够通过光刻的图案形成工序形成。
接着，以抗蚀剂层800为掩模，蚀刻第一绝缘层130(参照图2C)。第一绝缘层130的蚀刻能够通过湿蚀刻或干蚀刻进行，不过优选通过能够加大第一绝缘层130与氧化物半导体层140的蚀刻选择比的干蚀刻进行。作为这样的干蚀刻的气体，例如能够使用氟类气体。具体而言，作为干蚀刻的气体，能够使用六氟化硫(SF6)、四氟化碳(CF4)或三氟甲烷(CHF3)等。通过使用第一绝缘层130与氧化物半导体层140的蚀刻选择比大的蚀刻气体，能够以一方面蚀刻通过第三开口部830露出的第一绝缘层130(即，在第一绝缘层130中形成开口部)，另一方面通过第一开口部810和第二开口部820露出的氧化物半导体层140几乎不被蚀刻的方式进行调整。
接着，以抗蚀剂层800为掩模，在氧化物半导体层140中添加杂质元素(参照图2D)。杂质元素的添加能够使用离子注入法等进行。经第一开口部810和第二开口部，对氧化物半导体层140添加杂质元素，在氧化物半导体层140中形成第一杂质区域151和第二杂质区域152。此外，经第三开口部830对第一连接电极210添加杂质元素，在第一连接电极210中形成第三杂质区域213。
接着，将抗蚀剂层800剥离后，能够形成第二导电层160、第三导电层170和第二连接电极220，制作图1所示的半导体器件10。
在本实施方式的半导体器件10的制作方法中，能够使用形成连接部200处的第一绝缘层130的开口部时的掩模，来在氧化物半导体层140中添加杂质元素。因此，不需要进行用于添加杂质元素的掩模的图案形成，能够抑制半导体器件10的制作的成本和制作时间。因此，能够廉价地制作半导体器件10。
＜变形例1＞
参照图3A～图3C，对作为本发明的一个实施方式的半导体器件10的变形例的半导体器件10A进行说明。在半导体器件10A的说明中，对于与半导体器件10同样的结构，有时会省略说明。另外，半导体器件10的变形并不限定于半导体器件10A。
图3A～图3C分别是说明本发明的一个实施方式的半导体器件10A的制作方法的示意的截面图。以下，对于作为半导体器件的制作方法通常进行的工序，有时会省略说明。
形成图2B所示的抗蚀剂层800之后，以抗蚀剂层800为掩模，在氧化物半导体层140中添加杂质元素(参照图3A)。经第一开口部810和第二开口部820，对氧化物半导体层140添加杂质元素，在氧化物半导体层140中形成第一杂质区域151和第二杂质区域152。此外，经第三开口部830对第一绝缘层130添加杂质元素，在第一绝缘层130中形成第三杂质区域233。
接着，以抗蚀剂层800为掩模，蚀刻第一绝缘层130(参照图3B)。使用第一绝缘层130与氧化物半导体层140的蚀刻选择比大的蚀刻气体进行干蚀刻。不过，该工序也可以是通过湿蚀刻进行的工序。伴随第一绝缘层130的蚀刻，还蚀刻第三杂质区域233。因此，第三杂质区域233不成为蚀刻阻挡，第一绝缘层130被蚀刻(即，在第一绝缘层130中形成开口部)，露出第一连接电极210的一部分。
接着，将抗蚀剂层800剥离后，形成第二导电层160和第三导电层170，由此制作半导体器件10A(参照图3C)。半导体器件10A包含晶体管100和连接部200A。在半导体器件10A中，第三杂质区域233形成在第一绝缘层130，会被蚀刻，因此，连接部200A不含第三杂质区域。即，在连接部200A，不在第一连接电极210中形成第三杂质区域。
另外，在半导体器件10A的连接部200A中，也可以不对第三杂质区域233进行完全蚀刻，而在第一绝缘层130的开口部的侧面设置添加了杂质元素的区域。
在本实施方式的半导体器件10A的制作方法中，也能够使用形成连接部200A处的第一绝缘层130的开口部时的掩模，来在氧化物半导体层140中添加杂质元素。因此，不需要进行用于添加杂质元素的掩模的图案形成，能够抑制半导体器件10A的制作中的成本和制作时间。因此，能够廉价地制作半导体器件10A。
＜第2实施方式＞
参照图4～图5D，说明本发明的一个实施方式的半导体器件30。
[1.半导体器件30的结构]
参照图4，说明本发明的一个实施方式的半导体器件30的结构。另外，在半导体器件30的说明中，有时对与半导体器件10同样的结构省略说明。
图4是本发明的一个实施方式的半导体器件30的示意的截面图。如图4所示，半导体器件10包含晶体管300和连接部400。
晶体管300包含基板310、第一导电层320、第一绝缘层330、氧化物半导体层340、第二绝缘层360、第二导电层370和第三导电层380。第一导电层320设置在基板310上。第一绝缘层330以覆盖第一导电层320的方式设置在第一导电层320上。氧化物半导体层340设置在第一绝缘层330上。第二绝缘层360以覆盖氧化物半导体层340的端部和中央部的方式设置在氧化物半导体层340上。即，第二绝缘层360以将氧化物半导体层340的一部分露出的方式设置。第二导电层370和第三导电层380分别设置在第二绝缘层360和氧化物半导体层340上。第二导电层370和第三导电层380分别与氧化物半导体层340电连接。
氧化物半导体层340包含第一区域341、第二区域342和第三区域343、第一杂质区域351及第二杂质区域352。第一杂质区域351位于第一区域341与第二区域342之间。第二杂质区域352位于第一区域341与第三区域343之间。第一区域341与第二绝缘层360重叠，能够作为沟道形成区域发挥作用。第二区域342和第三区域343也与第二绝缘层360重叠。第二绝缘层360能够保护第一区域341的沟道形成区域、以及第二区域342和第三区域343的端部。即，第二绝缘层360能够作为所谓的沟道保护层发挥作用。
作为第二绝缘层360的材料，例如能够使用氧化硅(SiOx)、氧化氮化硅(SiOxNy)、氮化硅(SiNx)、氮氧化硅(SiNxOy)、氧化铝(AlOx)、氧氮化铝(AlOxNy)、氮氧化铝(AlNxOy)或氮化铝(AlNx)等。第二绝缘层360既可以为单层也可以为叠层。在第二绝缘层360为叠层的情况下，第二绝缘层360为氧化物层与氮化物层的叠层，优选氧化物层与氧化物半导体层340相接。
第二导电层370与第一杂质区域351电连接。此外，第三导电层380与第二杂质区域352电连接。由于第一杂质区域351和第二杂质区域352分别能够作为低电阻区域发挥作用，所以第二导电层370与第一杂质区域351的连接以及第三导电层380与第二杂质区域352的连接成为欧姆接触。
连接部400包含基板310、第一连接电极410、第一绝缘层330、第二绝缘层360和第二连接电极420。第一绝缘层330以覆盖第一连接电极410的方式设置在第一连接电极410上。第二连接电极220设置在第二绝缘层360上。第二连接电极420经由设置于第一绝缘层330和第二绝缘层360的开口部，与第一连接电极410电连接。此外，第一连接电极410包含第三杂质区域413。第二连接电极420与第三杂质区域413相接，还能够与第三杂质区域413电连接。
在本实施方式的半导体器件30中，在晶体管300的氧化物半导体层340中设置了具有高电导率的第一杂质区域351和第二杂质区域352。此外，与源极电极和漏极电极对应的第二导电层370和第三导电层380，分别与第一杂质区域351和第二杂质区域352电连接。因此，第二导电层370与第一杂质区域351的连接以及第三导电层380与第二杂质区域352的连接成为欧姆接触，氧化物半导体层340与第二导电层370的界面以及氧化物半导体层340与第三导电层380的界面变稳定。进一步，氧化物半导体层340的沟道形成区域和端部由第二绝缘层360保护。因此，晶体管300的可靠性提高。特别是，晶体管300的负偏压温度不稳定性得到改善。
[2.半导体器件30的制作方法]
参照图5A～图5D，说明本发明的一个实施方式的半导体器件30的制作方法。
图5A～图5D分别是说明本发明的一个实施方式的半导体器件30的制作方法的示意的截面图。以下，对作为半导体器件的制作方法通常进行的工序，有时会省略说明。
在基板310上依次形成第一导电层320、第一绝缘层330、氧化物半导体层340和第二绝缘层360(参照图5A)。第一导电层320、第一绝缘层330、氧化物半导体层340和第二绝缘层360分别能够使用溅射或CVD等成膜。此外，第一导电层320和氧化物半导体层340各自的图案能够使用光刻法形成。
接着，在第二绝缘层360上，形成包含与第一导电层320重叠的第一开口部810和第二开口部820以及与第一连接电极410重叠的第三开口部830的抗蚀剂层800(参照图5B)。第一开口部810、第二开口部820和第三开口部830能够通过光刻的图案形成工序来形成。
接着，以抗蚀剂层800为掩模，蚀刻第二绝缘层360和第一绝缘层330(参照图5C)。第二绝缘层360和第一绝缘层330的蚀刻优选利用干蚀刻来进行，该干蚀刻使用能够加大第一绝缘层330与氧化物半导体层140的蚀刻选择比的蚀刻气体。首先，对通过第一开口部810、第二开口部820和第三开口部830露出的第二绝缘层360进行蚀刻。然后，对通过第三开口部830露出的第一绝缘层330进行蚀刻(即，在第一绝缘层330和第二绝缘层360中形成开口部)，使得第一连接电极410的一部分露出。由于第一绝缘层330与氧化物半导体层340的蚀刻选择比大，所以通过第一开口部810和第二开口部820露出的氧化物半导体层340几乎不被蚀刻。
接着，以抗蚀剂层800为掩模，对氧化物半导体层340中添加杂质元素(参照图5D)。经由第一开口部810和第二开口部820，对氧化物半导体层340添加杂质元素，在氧化物半导体层340中形成第一杂质区域351和第二杂质区域352。此外，经由第三开口部830对第一连接电极410添加杂质元素，在第一连接电极410中形成第三杂质区域413。
接着，剥离抗蚀剂层800之后，形成第二导电层370、第三导电层380和第二连接电极420，从而能够制作图4所示的半导体器件30。
在本实施方式的半导体器件30的制作方法中，能够使用形成连接部400处的第一绝缘层330和第二绝缘层360的开口部时的掩模，来在氧化物半导体层340中添加杂质元素。因此，不需要进行用于添加杂质元素的掩模的图案形成，能够抑制半导体器件30的制作中的成本和制作时间。因此，能够廉价地制作半导体器件30。
＜变形例2＞
参照图6A～图6C，说明作为本发明的一个实施方式的半导体器件30的变形例的半导体器件30A。在半导体器件30A的说明中，有时对与半导体器件30同样的结构省略说明。另外，半导体器件30的变形并不限定于半导体器件30A。
图6A～图6C分别是说明本发明的一个实施方式的半导体器件30A的制作方法的示意的截面图。以下，对作为半导体器件的制作方法通常进行的工序，有时会省略说明。
图5B所示的抗蚀剂层800形成之后，以抗蚀剂层800为掩模，通过第二绝缘层360对氧化物半导体层340中添加杂质元素(参照图6A)。经由第一开口部810和第二开口部820，对氧化物半导体层340添加杂质元素，在氧化物半导体层340中形成第一杂质区域351和第二杂质区域352。此外，经由第三开口部830对第一绝缘层330添加杂质元素，在第一绝缘层330中形成第三杂质区域433。
接着，以抗蚀剂层800为掩模，蚀刻第二绝缘层360和第一绝缘层330(参照图6B)。第二绝缘层360和第一绝缘层330的蚀刻优选利用干蚀刻进行，该干蚀刻使用能够加大第一绝缘层330与氧化物半导体层140的蚀刻选择比的蚀刻气体。首先，对通过第一开口部810、第二开口部820和第三开口部830露出的第二绝缘层360进行蚀刻。然后，对通过第三开口部830露出的第一绝缘层330进行蚀刻(即，在第一绝缘层330和第二绝缘层360中形成开口部)，使得第一连接电极410的一部分露出。由于第一绝缘层330与氧化物半导体层340的蚀刻选择比大，所以通过第一开口部810和第二开口部820露出的氧化物半导体层340几乎不被蚀刻。
接着，剥离抗蚀剂层800后，形成第二导电层370和第三导电层380，由此制作半导体器件30A(参照图6C)。半导体器件30A包含晶体管300和连接部400A。在半导体器件30A中，第三杂质区域433形成于第二绝缘层360，会被蚀刻，因此连接部400A不包含第三杂质区域。即，在连接部400A，在第一连接电极410中不形成第三杂质区域。
另外，在半导体器件30A的连接部400A，也可以对第三杂质区域433并不完全地蚀刻，而在第一绝缘层330的开口部的侧面设置添加了杂质元素的区域。
在本实施方式的半导体器件30A的制作方法中，能够使用形成连接部400A处的第一绝缘层330和第二绝缘层360的开口部时的掩模，来在氧化物半导体层340中添加杂质元素。因此，不需要进行用于添加杂质元素的掩模的图案形成，能够抑制半导体器件30A的制作中的成本和制作时间。因此，能够廉价地制作半导体器件30A。
＜第3实施方式＞
参照图7A～图8，说明本发明的一个实施方式的半导体器件50。另外，在半导体器件50的说明中，有时对与半导体器件10同样的结构省略说明。
图7A和图7B分别是本发明的一个实施方式的半导体器件50的示意的截面图和示意的平面图。如图7A和图7B所示，半导体器件50包含基板510、第一导电层520、第一绝缘层530、氧化物半导体层540、第一氧吸收层550、第二氧吸收层560、第二导电层570和第三导电层580。第一导电层520设置在基板510上。第一绝缘层530以覆盖第一导电层520的方式设置在第一导电层520上。氧化物半导体层540设置在第一绝缘层530上。第一氧吸收层550和第二氧吸收层560分别设置在第一绝缘层530和氧化物半导体层540上。第二导电层570以覆盖第一氧吸收层550的方式设置在第一绝缘层530、氧化物半导体层540和第一氧吸收层550上。第三导电层580以覆盖第二氧吸收层560的方式设置在第一绝缘层530、氧化物半导体层540和第二氧吸收层560上。第二导电层570和第三导电层580分别与氧化物半导体层540电连接。
第一氧吸收层550覆盖氧化物半导体层540的一端的至少一部分，与氧化物半导体层540的一端的至少一部分相接。在俯视时，第二导电层570以覆盖第一氧吸收层550的整个面的方式设置。同样，第二氧吸收层560覆盖氧化物半导体层540的另一端的至少一部分，与氧化物半导体层540的另一端的至少一部分相接。此外，在俯视时，第三导电层580以覆盖第二氧吸收层560的整个面的方式设置。
在俯视时，第一氧吸收层550和第二氧吸收层560各自的形状并不限定于矩形。第一氧吸收层550和第二氧吸收层560各自的形状也可以是不仅包含直线而且包含曲线的形状。
图8是本发明的一个实施方式的半导体器件50的示意的放大截面图。具体而言，图8是将图7A所示的区域A放大后的截面图。氧化物半导体层540相比第一绝缘层530更容易产生缺氧。因此，当第一氧吸收层550与氧化物半导体层540相接时，第一氧吸收层550吸收氧化物半导体层540中的氧。其结果是，在氧化物半导体层540中形成生成了缺氧的区域。即，如图8所示，在氧化物半导体层540中，形成与第一氧吸收层550相接的第一缺氧区域541。由于不仅与第一氧吸收层550直接相接的部分的氧，而且直接相接的部分的周围附近的氧也被吸收，所以第一缺氧区域541具有一定程度的扩展。即，第一缺氧区域541的表面积大于氧化物半导体层540的与第一氧吸收层550直接相接的部分的表面积。
由于第一缺氧区域541具有大量的缺氧，所以第一缺氧区域541具有大的载流子密度。即，第一缺氧区域541的电导率大于氧化物半导体层540中的未形成第一缺氧区域541的区域的电导率。由于第一缺氧区域541扩展至与第一氧吸收层550直接相接的部分的周围附近，所以覆盖第一氧吸收层550的第二导电层570与第一缺氧区域541相接。即，第二导电层570与第一缺氧区域541的连接成为欧姆接触。同样，第二缺氧区域542的电导率大于氧化物半导体层540中的未形成第二缺氧区域542的区域的电导率。此外，第三导电层580与第二缺氧区域542的连接成为欧姆接触。
作为第一氧吸收层550和第二氧吸收层560各自的材料，例如能够使用钙(Ca)或其化合物、铝(Al)、银(Ag)、或镁(Mg)等金属、或者它们的合金。此外，作为第一氧吸收层和第二氧吸收层560各自的材料，还能够使用在聚烯烃树脂、聚酯纤维树脂、聚酰亚胺树脂或聚乙烯醇树脂等树脂中含有上述的金属或合金的材料。
在半导体器件50中，第二导电层570和第三导电层580分别能够作为源极电极和漏极电极发挥作用。吸收了氧的第一氧吸收层550和第二氧吸收层560既可以具有导电性，也可以具有绝缘性。
第一氧吸收层550也可以仅至少与氧化物半导体层540重叠的区域被第二导电层570覆盖。即，不与氧化物半导体层540重叠的第一氧吸收层550的区域也可以不被第二导电层570覆盖。在这种情况下，还能够将第一氧吸收层550作为与第二导电层570不同的配线层来利用。第二氧吸收层560也一样，能够作为与第三导电层580不同的配线层来利用。
在本实施方式的半导体器件50中，通过使第一氧吸收层550及第二氧吸收层560与氧化物半导体层540相接，在氧化物半导体层540中形成具有大的电导率的第一缺氧区域541和第二缺氧区域542。此外，与晶体管的源极电极和漏极电极对应的第二导电层570和第三导电层580分别与第一缺氧区域541和第二缺氧区域542电连接。因此，第二导电层570与第一缺氧区域541的连接以及第三导电层580与第二缺氧区域542的连接成为欧姆接触，因此氧化物半导体层540与第二导电层570的界面以及氧化物半导体层540与第三导电层580的界面变稳定。因此，半导体器件50的可靠性提高。特别是，半导体器件50的负偏压温度不稳定性得到改善。
＜变形例3＞
参照图9，说明作为本发明的一个实施方式的半导体器件50的变形例的半导体器件50A。在半导体器件50A的说明中，有时对与半导体器件50同样的结构省略说明。另外，半导体器件50的变形并不限定于半导体器件50A。
图9是本发明的一个实施方式的半导体器件50A的示意的平面图。如图9所示，半导体器件50A包含氧化物半导体层540、第一氧吸收层550A、第二氧吸收层560A、第二导电层570A和第三导电层580A。
第一氧吸收层550A覆盖氧化物半导体层540的一端的至少一部分，与氧化物半导体层540的一端的至少一部分相接。在俯视时，第二导电层570A覆盖氧化物半导体层540的一端的整个面。同样，第二氧吸收层560A覆盖氧化物半导体层540的另一端的至少一部分，与氧化物半导体层540的另一端的至少一部分相接。在俯视时，第三导电层580A覆盖氧化物半导体层540的另一端的整个面。
在半导体器件50A中，也通过使第一氧吸收层550A及第二氧吸收层560A与氧化物半导体层540相接，吸收氧化物半导体层540的氧。其结果是，在氧化物半导体层540中形成缺氧区域。与晶体管的源极电极和漏极电极对应的第二导电层570A和第三导电层580A分别通过欧姆接触与缺氧区域电连接。因此，氧化物半导体层540与第二导电层570A的界面以及氧化物半导体层540与第三导电层580A的界面变稳定。因此，半导体器件50A的可靠性提高。特别是，半导体器件50A的负偏压温度不稳定性得到改善。
＜第4实施方式＞
参照图10A和图10B，说明本发明的一个实施方式的半导体器件60。另外，在半导体器件60的说明中，有时对与半导体器件50同样的结构省略说明。
图10A和图10B分别是本发明的一个实施方式的半导体器件60的示意的截面图和示意的平面图。如图10A和图10B所示，半导体器件60包含基板610、第一导电层620、第一绝缘层630、氧化物半导体层640、第二导电层650和第三导电层660。
第二导电层650包含第一非氧吸收层651、第一氧吸收层652和第二非氧吸收层653。第三导电层660包含第三非氧吸收层661、第二氧吸收层662和第四非氧吸收层663。第一氧吸收层652和第二氧吸收层662分别能够从氧化物半导体层640吸收氧。另一方面，第一非氧吸收层651、第二非氧吸收层653、第三非氧吸收层661和第四非氧吸收层663分别是指，与第一氧吸收层652和第二氧吸收层662分别相比，氧化物半导体层640中的氧的吸收量小的层。
第一非氧吸收层651、第二非氧吸收层653、第三非氧吸收层661和第四非氧吸收层663各自的材料，例如能够使用钛(Ti)、钼(Mo)、钽(Ta)或钨(W)等金属、或者它们的合金。另外，第三非氧吸收层661和第四非氧吸收层663能够分别保护第一氧吸收层652和第二氧吸收层662不受外部的影响。因此，在第一氧吸收层652和第二氧吸收层662足够稳定的情况下，也可以不设置第三非氧吸收层661和第四非氧吸收层663。
如图10B所示，在俯视时，第二导电层650在内侧包含区域B，第三导电层660在内侧包含区域C。图10A还能够是以通过区域B和区域C的方式切割的截面图。在区域B内不设置第一非氧吸收层651。第一非氧吸收层651设置在区域B的周围。即，在区域B内依次层叠第一氧吸收层652和第二非氧吸收层653，在区域B的周围依次层叠第一非氧吸收层651、第一氧吸收层652和第二非氧吸收层653。同样，在区域C内不设置第三非氧吸收层661。第三非氧吸收层661设置在区域C的周围。即，在区域C内依次层叠第二氧吸收层662和第四非氧吸收层663，在区域C的周围依次层叠第三非氧吸收层661、第二氧吸收层662和第四非氧吸收层663。
第一氧吸收层652覆盖氧化物半导体层640的一端的至少一部分，与氧化物半导体层640的一端的至少一部分相接。因此，由第一氧吸收层652吸收氧化物半导体层640的氧，在氧化物半导体层640中形成第一缺氧区域641。同样，第二氧吸收层662覆盖氧化物半导体层640的另一端的至少一部分，与氧化物半导体层640的另一端的至少一部分相接。因此，由第二氧吸收层662吸收氧化物半导体层640的氧，在氧化物半导体层640中形成第二缺氧区域642。
第一缺氧区域641的表面积大于氧化物半导体层640的与第一氧吸收层652直接相接的部分的表面积。因此，第一非氧吸收层651通过欧姆接触与氧化物半导体层640(具体而言，第一缺氧区域641)电连接。同样，第二缺氧区域642的表面积大于氧化物半导体层640的与第二氧吸收层662直接相接的部分的表面积。因此，第三非氧吸收层661通过欧姆接触与氧化物半导体层640(具体而言，第二缺氧区域642)电连接。
在半导体器件60中，将层叠的第二导电层650中的1个层用作第一氧吸收层652，在氧化物半导体层640中形成第一缺氧区域641。同样，将层叠的第三导电层660之中的1个层用作第二氧吸收层662，在氧化物半导体层640中形成第二缺氧区域642。与晶体管的源极电极和漏极电极对应的第二导电层650和第三导电层660分别通过欧姆接触与氧化物半导体层640中的缺氧区域电连接。因此，氧化物半导体层640与第二导电层650(更具体而言，第一非氧吸收层651)的界面以及氧化物半导体层540与第三导电层660(更具体而言，第三非氧吸收层661)的界面变稳定。因此，半导体器件60的可靠性提高。特别是，半导体器件60的负偏压温度不稳定性得到改善。
＜第5实施方式＞
第1实施方式～第4实施方式的半导体器件能够应用于液晶显示装置、有机发光二极管显示装置(OLED显示装置)或微型LED显示装置等的显示装置。此处，参照图11～图13，对应用了半导体器件10的显示装置1000进行说明。显示装置1000为OLED显示装置，不过应用了半导体器件10的显示装置并不限定于此。
图11是表示本发明的一个实施方式的显示装置的结构的概略图。显示装置1000在基板1010上设置有显示部1020、驱动电路部1030和端子部1040。驱动电路部1030设置在显示部1020的周边，能够控制显示部1020。驱动电路部1030例如包含扫描驱动电路等。此外，端子部1040设置在基板1010的端部，能够向显示装置1000供给信号或电力。端子部1040例如包含端子1041。端子1041与柔性印刷电路基板1050连接。在柔性印刷电路基板1050上，也可以设置有驱动器IC1060。
基板1010也可以包含弯折部1011。基板1010能够在弯折部1011的位置弯折。弯折部1011例如能够设置在显示部1020与端子部1040之间。在弯折部1011，端子部1040以与显示部1020的背面重叠的方式弯折，由此能够使显示装置1000的边框变窄。
显示部1020能够显示图像或影像，包含呈矩阵状配置的多个像素1021。不过，多个像素1021的配置并不限定于矩阵状。多个像素1021例如还能够呈交错状配置。
图12是本发明的一个实施方式的显示装置1000的像素1021的电路图(像素电路)。像素电路包含第一晶体管100-1、第二晶体管100-2、电容元件1230和发光元件1240。
第一晶体管100-1能够作为选择晶体管发挥作用。即，第一晶体管100-1通过扫描线1110控制导通状态。在第一晶体管100-1中，栅极、源极和漏极分别与扫描线1110、信号线1120和第二晶体管100-2的栅极电连接。
第二晶体管100-2能够作为驱动晶体管发挥作用。即，第二晶体管100-2控制发光元件1240的发光亮度。在第二晶体管100-2中，栅极、源极和漏极分别与第一晶体管100-1的源极、驱动电源线1140和发光元件1240的阳极电连接。
电容元件1230的一方的电容电极与第二晶体管100-2的栅极和第一晶体管100-1的漏极电连接。此外，另一方的电容电极与发光元件1240的阳极和第二晶体管100-2的漏极电连接。
发光元件1240的阳极与第二晶体管100-2的漏极连接。此外，发光元件1240的阴极与基准电源线1160连接。
图13是本发明的一个实施方式的显示装置1000的像素1021的截面图。具体而言，图13是将图11所示的显示装置1000沿A1-A2线切割的截面图。如图13所示，在基板1010上设置有半导体器件10的晶体管100和连接部200。
在半导体器件10上设置有平坦化层1250。作为平坦化层1250的材料，例如能够使用感光性丙烯或聚酰亚胺等有机材料。通过设置平坦化层1250，能够将晶体管100和连接部200的台阶差平坦化。
在平坦化层1250上设置有阳极1241。阳极1241通过在平坦化层设置的开口部与晶体管100电连接。阳极1241既可以为透明导电膜，也可以为金属膜。此外，阳极1241也可以为透明导电膜与金属膜的叠层。
阳极1241按每个发光元件1240设置。即，阳极1241在红色发光元件1240R、绿色发光元件1240G和蓝色发光元件1240B分别设置。
在阳极1241上设置有间隔壁1260。间隔壁1260覆盖阳极1241的端部，以使得阳极1241的表面的一部分露出的方式开口。换言之，各发光元件1240的阳极1241被间隔壁1260隔开间隔。间隔壁1260的开口的侧面优选成为平缓的锥形。如果间隔壁1260的开口的侧面是陡峭的形状，则会产生在阳极1241上形成的有机层1242的覆盖不良。另外，间隔壁1260有时还称为堰或肋。
在各发光元件1240的阳极1241上，设置有至少包含空穴输送层、发光层和电子输送层的有机层1242。有机层1242的发光层也可以在红色发光元件1240R、绿色发光元件1240G和蓝色发光元件1240B分别使用不同的有机材料。即，也可以红色发光元件1240R、绿色发光元件1240G和蓝色发光元件1240B，分别设置有含红色发光材料的有机层1242R、含绿色发光材料的有机层1242G和含蓝色发光材料的有机层1242B。另外，有机层1242的空穴输送层和电子输送层也可以以覆盖整个发光元件1240的方式设置。
在有机层1242上设置有阴极1243。阴极1243也可以以覆盖整个发光元件1240的方式设置。阴极1243既可以为透明导电膜，也可以为金属膜。此外，阳极1241也可以为透明导电膜与金属膜的叠层。
在阴极1243上设置有密封层1270。密封层1270例如能够为第一无机绝缘层1271、有机绝缘层1272和第二无机绝缘层1273的叠层构造。
作为第一无机绝缘层1271和第二无机绝缘层1273的材料，例如能够使用氧化硅、氧化铝、氮化硅、氮化铝、氧氮化硅或氧氮化铝等。第一无机绝缘层1271和第二无机绝缘层1273的膜厚例如为750nm以上1250nm以下。第一无机绝缘层1271或第二无机绝缘层1273不仅为单层，也可以为叠层。作为密封层1270的功能之一，是防止来自外部的水分进入有机层1242，从而作为密封层1270要求阻气性高。因此，第一无机绝缘层1271和第二无机绝缘层1273优选含氮化硅或氮化铝等的氮化物。另外，在氮化物中包含含氧的氮化物。
作为有机绝缘层1272的材料，例如能够使用丙烯树脂、环氧树脂、聚酰亚胺树脂、硅酮树脂、氟树脂或硅氧烷树脂等。有机绝缘层1272的膜厚例如为5μm以上15μm以下。
在密封层1270上，隔着粘接层1280设置有玻璃罩1290。在显示装置1000中，根据需要，也可以设置偏光板或触摸传感器等。
在本实施方式的显示装置1000中，由于半导体器件10的可靠性提高，其结果，显示装置1000的可靠性提高。
另外，在上述说明中，说明了在发光元件1240应用半导体器件10的例子，而还能够在扫描驱动电路中应用半导体器件10。
上述作为本发明的实施方式说明的各实施方式，只要没有相互矛盾之处，就能够适当地组合实施。此外，基于各实施方式，本领域技术人员进行适当的构成要素的追加、删除或设计变更而得到的实施方式，或者，进行工序的追加、省略或条件变更而得到的实施方式，只要具备本发明的主旨，就包含在本发明的范围内。
与通过上述的各实施方式获得的作用效果不同的其他作用效果，能够由本说明书的记载而明了的，或者本领域技术人员能够容易地预测得到的，当然也认为是来自本发明。
附图标记的说明
10、10A、30、30A、50、50A、60：半导体器件，100、300：晶体管，100-1：第一晶体管，100-2：第二晶体管，200、200A、400、400A：连接部，110：基板，120：第一导电层，130：第一绝缘层，140：氧化物半导体层，141：第一区域，142：第二区域，143：第三区域，151：第一杂质区域，152：第二杂质区域，160：第二导电层，170：第三导电层，210：第一连接电极，213：第三杂质区域，220：第二连接电极，223：第三杂质区域，310：基板，320：第一导电层，330：第一绝缘层，340：氧化物半导体层，341：第一区域，342：第二区域，343：第三区域，351：第一杂质区域，352：第二杂质区域，360：第二绝缘层，370：第二导电层，380：第三导电层，410：第一连接电极，413：第三杂质区域，420：第二连接电极，433：第三杂质区域，510：基板，520：第一导电层，530：第一绝缘层，540：氧化物半导体层，541：第一缺氧区域，542：第二缺氧区域，550、550A：第一氧吸收层，560、560A：第二氧吸收层，570、570A：第二导电层，580、580A：第三导电层，610：基板，620：第一导电层，630：第一绝缘层，640：氧化物半导体层，641：第一缺氧区域，642：第二缺氧区域，650：第二导电层，651：第一非氧吸收层，652：第一氧吸收层，653：第二非氧吸收层，660：第三导电层，661：第三非氧吸收层，662：第二氧吸收层，663：第四非氧吸收层，800：抗蚀剂层，810：第一开口部，820：第二开口部，830：第三开口部，1000：显示装置，1010：基板，1011：弯折部，1020：显示部，1021：像素，1030：驱动电路部，1040：端子部，1041：端子，1050：柔性印刷电路基板，1110：扫描线，1120：信号线，1140：驱动电源线，1160：基准电源线，1230：电容元件，1240：发光元件，1240B：蓝色发光元件，1240G：绿色发光元件，1240R：红色发光元件，1241：阳极，1242、1242R、1242G、1242B：有机层，1243：阴极，1250：平坦化层，1260：间隔壁，1270：密封层，1271：第一无机绝缘层，1272：有机绝缘层，1273：第二无机绝缘层，1280：粘接层，1290：玻璃罩。

Claims (20)

1.一种半导体器件，其特征在于，包括：
绝缘表面上的第一导电层；
所述第一导电层上的第一绝缘层；
所述第一绝缘层上的氧化物半导体层；
所述氧化物半导体层上的第二导电层；和
所述氧化物半导体层上的第三导电层，
所述氧化物半导体层包括：
第一区域；
与所述第二导电层相接的第二区域；
与所述第三导电层相接的第三区域；
与所述第二导电层相接的、所述第一区域与所述第二区域之间的第一杂质区域；和
与所述第三导电层相接的、所述第一区域与所述第三区域之间的第二杂质区域，
所述第一杂质区域和所述第二杂质区域各自的电导率大于所述第二区域和所述第三区域各自的电导率。
2.一种半导体器件，其特征在于，包括：
绝缘表面上的第一导电层；
所述第一导电层上的第一绝缘层；
所述第一绝缘层上的氧化物半导体层；
所述氧化物半导体层上的第二绝缘层；
所述第二绝缘层上的第二导电层；和
所述第二绝缘层上的第三导电层，
所述氧化物半导体层包括：
与所述第二绝缘层相接的第一区域；
与所述第二绝缘层相接且与所述第二导电层重叠的第二区域；
与所述第二绝缘层相接且与所述第三导电层重叠的第三区域；
与所述第二导电层相接的、所述第一区域与所述第二区域之间的第一杂质区域；和
与所述第三导电层相接的、所述第一区域与所述第三区域之间的第二杂质区域，
所述第一杂质区域和所述第二杂质区域各自的电导率大于所述第二区域和所述第三区域各自的电导率。
3.如权利要求1或2所述的半导体器件，其特征在于：
所述第一杂质区域和所述第二杂质区域各自所含的杂质元素为选自硼、磷、氩和氮中的一种。
4.如权利要求1或2所述的半导体器件，其特征在于，还包括：
所述绝缘表面上的包含第三杂质区域的第一连接电极；和
所述第一连接电极上的与所述第三杂质区域相接的第二连接电极。
5.如权利要求4所述的半导体器件，其特征在于：
所述第一杂质区域、所述第二杂质区域和所述第三杂质区域各自所含的杂质元素为选自硼、磷、氩和氮中的一种。
6.如权利要求5所述的半导体器件，其特征在于：
所述第一杂质区域、所述第二杂质区域和所述第三杂质区域的至少一者的所述杂质元素的浓度为1.0×1016atoms/cm3以上。
7.如权利要求4～6中任一项所述的半导体器件，其特征在于：
所述第一连接电极为与所述第一导电层相同的层。
8.如权利要求4～7中任一项所述的半导体器件，其特征在于：
所述第二连接电极为与所述第二导电层和所述第三导电层相同的层。
9.一种半导体器件的制作方法，其特征在于：
在绝缘表面上形成第一导电层和第一连接电极，
在所述第一导电层和所述第一连接电极上形成第一绝缘层，
与所述第一导电层重叠地在所述第一绝缘层上形成氧化物半导体层，
形成包含与所述氧化物半导体层重叠的第一开口部和第二开口部的抗蚀剂层，
通过以所述抗蚀剂层为掩模对所述氧化物半导体层添加杂质元素，来在所述氧化物半导体层中形成与所述第一开口部对应的第一杂质区域和与所述第二开口部对应的第二杂质区域，
与所述第一杂质区域相接地形成第二导电层，
与所述第二杂质区域相接地形成第三导电层。
10.如权利要求9所述的半导体器件的制作方法，其特征在于：
所述抗蚀剂层包含与所述第一连接电极重叠的第三开口部，
通过以所述抗蚀剂层为掩模蚀刻所述第一绝缘层，来在所述第一绝缘层中形成开口部，
经由所述开口部形成与所述第一连接电极相接的第二连接电极。
11.如权利要求10所述的半导体器件的制作方法，其特征在于：
对所述氧化物半导体层进行的所述杂质元素的添加是在所述第一绝缘层的蚀刻之前进行的。
12.如权利要求10所述的半导体器件的制作方法，其特征在于：
对所述氧化物半导体层进行的所述杂质元素的添加是在所述第一绝缘层的蚀刻之后进行的。
13.一种半导体器件的制作方法，其特征在于：
在绝缘表面上形成第一导电层和第一连接电极，
在所述第一导电层和所述第一连接电极上形成第一绝缘层，
与所述第一导电层重叠地在所述第一绝缘层上形成氧化物半导体层，
在所述氧化物半导体层和所述第一绝缘层上形成第二绝缘层，
形成包含与所述氧化物半导体层重叠的第一开口部和第二开口部的抗蚀剂层，
通过以所述抗蚀剂层为掩模对所述氧化物半导体层添加杂质元素，来在所述氧化物半导体层中形成与所述第一开口部对应的第一杂质区域和与所述第二开口部对应的第二杂质区域。
14.如权利要求13所述的半导体器件的制作方法，其特征在于：
所述抗蚀剂层包含与所述第一连接电极重叠的第三开口部，
通过以所述抗蚀剂层为掩模蚀刻所述第一绝缘层和所述第二绝缘层，来在所述第一绝缘层和所述第二绝缘层中形成开口部，
经由所述开口部形成与所述第一连接电极相接的第二连接电极。
15.如权利要求14所述的半导体器件的制作方法，其特征在于：
对所述氧化物半导体层进行的所述杂质元素的添加是在所述第一绝缘层和所述第二绝缘层的蚀刻之前进行的。
16.如权利要求14所述的半导体器件的制作方法，其特征在于：
对所述氧化物半导体层进行的所述杂质元素的添加是在所述第一绝缘层和所述第二绝缘层的蚀刻之后进行的。
17.如权利要求9或13所述的半导体器件的制作方法，其特征在于：
所述第一杂质区域和所述第二杂质区域各自所含的所述杂质元素为选自硼、磷、氩和氮中的一种。
18.如权利要求12或16所述的半导体器件的制作方法，其特征在于：
在所述第一连接电极中形成添加了所述杂质元素的第三杂质区域。
19.如权利要求18所述的半导体器件的制作方法，其特征在于：
所述第一杂质区域、所述第二杂质区域和所述第三杂质区域各自所含的所述杂质元素为选自硼、磷、氩和氮中的一种。
20.如权利要求19所述的半导体器件的制作方法，其特征在于：
所述第一杂质区域、所述第二杂质区域和所述第三杂质区域的至少一者的所述杂质元素的浓度为1.0×1016atoms/cm3以上。
CN202180094159.2A 2021-02-18 2021-12-22 半导体器件和半导体器件的制作方法 Pending CN116868350A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-024485 2021-02-18
JP2021024485 2021-02-18
PCT/JP2021/047591 WO2022176386A1 (ja) 2021-02-18 2021-12-22 半導体装置および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
CN116868350A true CN116868350A (zh) 2023-10-10

Family

ID=82930629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180094159.2A Pending CN116868350A (zh) 2021-02-18 2021-12-22 半导体器件和半导体器件的制作方法

Country Status (4)

Country Link
US (1) US20230387320A1 (zh)
JP (1) JPWO2022176386A1 (zh)
CN (1) CN116868350A (zh)
WO (1) WO2022176386A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112002A (ja) * 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
WO2018199037A1 (ja) * 2017-04-28 2018-11-01 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Also Published As

Publication number Publication date
JPWO2022176386A1 (zh) 2022-08-25
WO2022176386A1 (ja) 2022-08-25
US20230387320A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
KR102248641B1 (ko) 유기전계 발광소자
JP6019329B2 (ja) 表示装置および電子機器
US9659967B2 (en) Thin-film transistor and display device having the same
KR102151235B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
US11018263B2 (en) Display device and method of manufacturing the same
US10847594B2 (en) Organic light emitting display device
JP2001100655A (ja) Ｅｌ表示装置
JP6802653B2 (ja) 表示装置
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
JP2018133398A (ja) 半導体装置
JP7152448B2 (ja) ディスプレイ装置
WO2022176386A1 (ja) 半導体装置および半導体装置の作製方法
KR102522595B1 (ko) 트랜지스터 패널 및 그 제조 방법
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
JP2018133404A (ja) 半導体装置
JP2018110184A (ja) 半導体装置およびその製造方法
CN114156311A (zh) 显示装置和用于制造显示装置的方法
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US20230187556A1 (en) Semiconductor device and manufacturing method thereof
US11894504B2 (en) Display apparatus having a substrate hole
US20240074234A1 (en) Display device and method of providing the same
US20220140013A1 (en) Display apparatus including substrate hole

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination