JP2018110184A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018110184A
JP2018110184A JP2017000199A JP2017000199A JP2018110184A JP 2018110184 A JP2018110184 A JP 2018110184A JP 2017000199 A JP2017000199 A JP 2017000199A JP 2017000199 A JP2017000199 A JP 2017000199A JP 2018110184 A JP2018110184 A JP 2018110184A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
oxide semiconductor
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017000199A
Other languages
English (en)
Inventor
大原　宏樹
Hiroki Ohara
宏樹 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017000199A priority Critical patent/JP2018110184A/ja
Priority to US15/844,690 priority patent/US20180190823A1/en
Publication of JP2018110184A publication Critical patent/JP2018110184A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】信頼性の高い半導体装置及びその製造方法を提供する。【解決手段】半導体装置の製造方法は、絶縁表面上に、アモルファスシリコン膜を形成し、アモルファスシリコン膜に酸化処理を行うことで、酸化シリコン膜を形成し、酸化シリコン膜上に、酸化物半導体層を形成し、酸化物半導体層上に、ゲート絶縁膜を形成し、酸化物半導体層上に、ゲート絶縁膜を介して、ゲート電極を形成することを含む。【選択図】図１

Description

本発明の実施形態の一つは酸化物半導体を含む半導体装置、およびその製造方法に関する。
従来、液晶表示装置、又は有機ＥＬ表示装置などの表示装置において、半導体層としてシリコンを用いたトランジスタが用いられてきた。近年、表示装置では、大面積化、高解像度化、高フレームレート化などの要求が高まってきており、これらの要求を満たすための取り組みが盛んに行われている。
そこで、最近では、シリコンに替わって、酸化物半導体を用いたトランジスタの開発が進められている。酸化物半導体を用いたトランジスタは、高移動度を実現できることが期待されている。特に、ＩＧＺＯによる酸化物半導体層は、比較的低温で、大面積で形成できる。そのため、酸化物半導体は、上記の要求を満たす材料として、注目されている。
特開２０１２−２１２７１４号公報
しかしながら、酸化物半導体は、水素や窒素が含まれることにより、キャリアが発生するため、閾値電圧のシフトや、信頼性の面での劣化が起こりやすいという問題がある。
上記問題に鑑み、信頼性が向上した半導体装置を提供することを目的の一つとする。
本発明の一実施形態に係る半導体装置の製造方法は、絶縁表面上に、アモルファスシリコン膜を形成し、アモルファスシリコン膜に酸化処理を行うことで、酸化シリコン膜を形成し、酸化シリコン膜上に、酸化物半導体層を形成し、酸化物半導体層上に、ゲート絶縁膜を形成し、酸化物半導体層上に、ゲート絶縁膜を介して、ゲート電極を形成することを含む。
本発明の他の実施形態に係る半導体装置の製造方法は、絶縁表面上に、アモルファスシリコン膜を形成し、アモルファスシリコン膜の一部に酸化処理を行うことで、アモルファスシリコン膜の一部が酸化された第１領域を形成し、第１領域上に、酸化物半導体層を形成し、酸化物半導体層上に、ゲート絶縁膜を形成し、酸化物半導体層上に、ゲート絶縁膜を介して、ゲート電極を形成することを含む。
本発明の他の実施形態に係る半導体装置は、基板上の絶縁層と、絶縁層上のアモルファスシリコン膜と、アモルファスシリコン膜上の酸化物半導体層と、酸化物半導体層上のゲート絶縁膜と、酸化物半導体層上にゲート絶縁膜を介して設けられたゲート電極と、を有し、アモルファスシリコン膜において、絶縁層と接する第１領域は、酸化物半導体層と接する第２領域よりも酸素濃度が低いことを含む。
本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の製造方法の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る表示装置の断面図である。 本発明の一実施形態に係る表示装置の断面図である。 本発明の一実施形態に係る半導体装置の断面図である。
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
（第１実施形態）
本実施形態では、本発明の一実施形態に係る半導体装置に関し、図１乃至図５を参照して説明する。本実施形態では、トップゲート型トランジスタの構造について説明する。
〈半導体装置の構造〉
図１を用いて、本発明の第１実施形態に係る半導体装置１００の概要について説明する。
図１に、本実施形態に係る半導体装置１００の断面図を示す。半導体装置１００は、基板１０１と、絶縁層１１３と、絶縁層１４２と、酸化物半導体層１１４と、絶縁層１１５と、導電層１１６と、絶縁層１２２と、導電層１１７と、導電層１１８と、を有する。
基板１０１として、ガラス基板、石英基板、フレキシブル基板（ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレート、トリアセチルセルロース、環状オレフィン・コポリマー、シクロオレフィンポリマー、その他の可撓性を有する樹脂基板）を用いることができる。基板１０１が透光性を有する必要がない場合には、金属基板、セラミックス基板、半導体基板を用いることも可能である。
絶縁層１１３は、下地層として機能する。絶縁層１１３は、アルカリ金属などの不純物が、酸化物半導体層１１４などに拡散することを防止する機能を有する膜であり、バリア膜として機能する。絶縁層１１３は、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）などを使用することができる（ｘ、ｙは任意）。また、絶縁層１１３は、これらの膜を積層した構造としてもよい。なお、絶縁層１１３に含まれる水素の含有量は、低いことが好ましい。
酸化物半導体層を使用したトランジスタでは、酸化物半導体層に水素が混入するとキャリアとなり、閾値電圧のシフトや、トランジスタ特性を劣化させる原因となる。そのため、酸化物半導体層１１４と接する絶縁層として、水素濃度が低い膜を用いることが有効となる。
水素濃度が低い絶縁層（例えば、酸化シリコン）を形成するには、スパッタリング法により形成することが好ましい。しかしながら、大型基板で半導体装置を製造する場合、スパッタリング法による成膜は技術的に困難であり、ターゲット自体の製造も確立されていない。また、プラズマＣＶＤ（Chemical Vapor Deposition）法により酸化シリコンを形成する場合には、ＳｉＨ4及びＮ2Ｏを反応ガスとして使用するため、水素濃度が高くなってしまう。プラズマＣＶＤ法により成膜された酸化シリコン中に含まれる水素濃度は、例えば、５×１０22〜１×１０23ａｔｏｍ／ｃｍ3である。また、水素濃度を低減するために、ＳｉＨ4ガスの流量を低くし、Ｎ2Ｏガスの流量を高くしたとしても、酸化シリコン膜に含まれる水素濃度は、例えば、１×１０22〜５×１０22ａｔｏｍ／ｃｍ3である。
本実施形態では、プラズマＣＶＤ法によって酸化シリコン膜などの絶縁膜を作製するのではなく、水素濃度の低いシリコン膜を酸化することで絶縁膜を形成する。例えば、絶縁層１４２として、アモルファスシリコン膜に酸化処理を施すことで形成された酸化シリコン膜を使用する。アモルファスシリコン膜は、プラズマＣＶＤ法により成膜された膜であっても、プラズマＣＶＤ法により成膜された酸化シリコン膜や窒化シリコン膜と比較して、水素濃度を低くすることができる。プラズマＣＶＤ法により成膜されたアモルファスシリコン中に含まれる水素濃度は、例えば、１×１０21〜５×１０21ａｔｏｍ／ｃｍ3である。よって、水素濃度が低いアモルファスシリコン膜に酸化処理を施すことで、水素濃度が低い酸化シリコン膜を形成することができる。また、スパッタリング法により形成された酸化シリコン膜と比較して、生産性が高くなる。なお、本実施形態は、アモルファスシリコンを例示するが、本発明はこれに限定されず、膜中水素濃度が１×１０21〜５×１０21ａｔｏｍ／ｃｍ3程度に低減されたシリコン膜であれば、アモルファス状態のシリコンでなくても同様に適用することができる。
酸化物半導体層１１４は、インジウムやガリウムなどの第１３族元素を含むことができる。異なる複数の第１３族元素を含有してもよく、インジウムとガリウムの化合物（ＩＧＯ）でもよい。酸化物半導体層１１４は、さらに、第１２族元素を含んでいてもよく、例えば、インジウム、ガリウム、及び亜鉛を含む化合物（ＩＧＺＯ）が挙げられる。酸化物半導体層１１４は、その他の元素を含むことができ、第１４族元素であるスズ、第４族元素であるチタンやジルコニウムなどを含んでいてもよい。酸化物半導体層１１４の結晶性も限定はなく、単結晶、多結晶、微結晶、又は非晶質でもよい。酸化物半導体層１１４は、酸素欠損などの結晶欠陥が少ないことが好ましい。また、酸化物半導体層１１４は、水素の濃度が低いことが好ましい。
絶縁層１１５は、ゲート絶縁膜として機能する。絶縁層１１５は、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化アルミニウム（ＡｌＮｘ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）などを使用することができる（ｘ、ｙは任意）。また、絶縁層１１５は、これらの膜を積層した構造としてもよい。なお、絶縁層１１５に含まれる水素の含有量は、低いことが好ましい。
導電層１１６は、ゲート電極として機能する。導電層１１６は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などを使用することができる。また、これらの金属の合金を使用してもよい。また、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物を使用してもよい。また、これらの膜を積層した構造としてもよい。
絶縁層１２２は、層間絶縁膜として機能する。絶縁層１２２は、絶縁層１１５と同様の材料を使用することができる。また、絶縁層１２２は、単層構造であっても、積層構造であってもよい。
導電層１１７及び導電層１１８は、ソース電極又はドレイン電極として機能する。導電層１１７及び導電層１１８は、導電層１１６と同様の材料を使用することができる。また、導電層１１７及び導電層１１８は、単層構造であっても、積層構造であってもよい。
本実施形態に示す半導体装置１００は、酸化物半導体層１１４と接する絶縁層１４２として、水素濃度が低減された膜を使用している。これにより、酸化物半導体層１１４にキャリアを発生させる原因となる水素が、酸化物半導体層１１４に侵入することを抑制することができる。よって、トランジスタの閾値電圧のシフトや、トランジスタ特性の劣化を抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
なお、図１に示すトランジスタの他に、セルフアライン（自己整合）構造のトップゲート構造のトランジスタとしてもよい。セルフアラインとは、すでに形成されたパターンを次のプロセスのマスクとして利用し、マスクの位置合わせなしで次のプロセスを進めることである。また、最初のパターン又は形状が、最終的なトランジスタの形状を決定する場合もセルフアラインと呼ぶ。本実施形態では、ゲート電極として機能する導電層１１６をマスクとして、酸化物半導体層１１４を選択的に低抵抗化して、セルフアライン構造のトランジスタを形成することができる。
〈半導体装置の製造方法〉
次に、本実施形態に係る半導体装置１００の製造方法について、図２Ａ乃至図２Ｆを参照して説明する。
まず、図２Ａに示すように、基板１０１上に、絶縁層１１３を形成する。絶縁層１１３は、ＣＶＤ法や、スパッタリング法、ラミネート法などにより、上述した材料を使用して、単層構造又は積層構造で形成することができる。絶縁層１１３の膜厚は、５０ｎｍ以上１０００ｎｍ以下とする。
次に、図２Ｂに示すように、絶縁層１１３上に、アモルファスシリコン膜１４１を成膜する。アモルファスシリコン膜１４１は、プラズマＣＶＤ法により、ＳｉＨ4ガスを使用して成膜することができる。また、アモルファスシリコン膜１４１の膜厚は、６０ｎｍ以上２５０ｎｍ以下とすることが好ましい。なお、アモルファスシリコン膜１４１の膜質が、疎であると、厚膜化が可能であり、後の酸化処理で酸化されやすいため、好ましい。
次に、図２Ｃに示すように、アモルファスシリコン膜１４１に酸化処理を施すことで、絶縁層１４２を形成する。酸化処理として、プラズマ処理又は加熱処理を行うことができる。アモルファスシリコン膜１４１に、プラズマ処理を行う場合には、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2などの酸素を含むガスを使用して、大気圧プラズマ又は低圧（真空）で行うことができる。圧力、ガス流量、パワー、処理時間などは、アモルファスシリコン膜１４１の膜質や膜厚に応じて、酸化されやすい条件に設定すればよい。なお、プラズマ処理を行う場合には、アモルファスシリコン膜１４１を成膜したプラズマＣＶＤ装置で、連続的に処理を行うことができる。よって、別装置が必要ではなく、生産性が高くなるため、好ましい。
また、アモルファスシリコン膜１４１に、加熱処理を行う場合には、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2などの酸素を含むガスを使用して、大気圧又は低圧（真空）で行うことができる。圧力、ガス流量、加熱温度、処理時間などは、アモルファスシリコン膜１４１の膜質や膜厚に応じて、酸化されやすい条件に設定すればよい。また、加熱温度としては、１００℃以上６００℃以下の温度で行うことができる。なお、基板１０１として、プラスチック基板を使用する場合には、１００℃以上４５０℃以下の温度で行うことが好ましい。
水素濃度が低いアモルファスシリコン膜１４１に対して、酸化処理を施すことで、水素濃度が低減された絶縁層１４２を形成することができる。当該絶縁層１４２上に、酸化物半導体層１１４を形成することで、後の製造工程において、絶縁層１４２から酸化物半導体層１１４に水素が侵入することを抑制することができる。
次に、図２Ｄに示すように、絶縁層１４２上に、酸化物半導体層１１４を形成する。酸化物半導体層１１４は、酸化物半導体膜を成膜した後、パターニングを行うことにより、所望の形状に加工することで形成する。酸化物半導体膜は、例えば、スパッタリング法により、３０ｎｍ以上１００ｎｍ以下で成膜することが好ましい。酸化物半導体膜の成膜は、スパッタリング法を使用する場合、基板を加熱し、酸素ガスを含む雰囲気、例えば、アルゴン及び酸素を含む混合雰囲気で行う。このとき、アルゴンの分圧を、酸素の分圧より低くしてもよい。
また、ターゲットに印加する電源は、直流電流でも交流電源でもよく、ターゲットの形状や組成などによって決定することができる。ターゲットとしては、例えば、ＩｎＧａＺｎＯであれば、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４（Ｉｎ2Ｏ3：Ｇａ2Ｏ3：ＺｎＯ＝１：１：２）などを使用することができる。また、組成比は、トランジスタの特性などの目的に応じて決定することができる。
また、酸化物半導体層１１４に対して、加熱処理を行ってもよい。加熱処理は、酸化物半導体膜のパターニング前に行ってもよく、パターニング後に行ってもよい。酸化物半導体層１１４は、加熱処理によって体積が小さくなる（シュリンクする）場合があるので、パターニング前に加熱処理を行うことが好ましい。また、酸化物半導体層１１４に加熱処理を行うことにより、酸化物半導体層１１４の水素濃度の低減、密度向上など、膜質の改善を行うことができる。
酸化物半導体層１１４に対して行う加熱処理は、窒素、乾燥空気、又は大気の存在下で、大気圧又は低圧（真空）で行うことができる。加熱温度は、２５０℃乃至５００℃、好ましくは３５０℃乃至４５０℃で行う。また、加熱時間は、例えば、１５分以上１時間以下で行う。加熱処理により、酸化物半導体層１１４の酸素欠損に酸素が導入される又は酸素が転位することで、結晶欠陥が少なく、結晶性が高い酸化物半導体層１１４が得られる。また、加熱処理により、酸化物半導体層１１４の水素濃度を低減することができる。
なお、酸化物半導体層１１４にプラズマ処理を行ってもよい。プラズマ処理は、Ｏ2ガスや、Ｎ2Ｏガスを使用して、大気圧プラズマ又は低圧（真空）で行うことができる。酸化物半導体層１１４にプラズマ処理を行うことにより、酸化物半導体層１１４の酸素欠損を補填することができる。これにより、トランジスタの特性の向上、及びトランジスタの信頼性が向上する。
次に、図２Ｅに示すように、酸化物半導体層１１４上に、絶縁層１１５を形成する。絶縁層１１５は、ＣＶＤ法や、スパッタリング法などにより、上述した材料を使用して、単層構造又は積層構造で形成することができる。また、絶縁層１１５の膜厚は、５０ｎｍ以上５００ｎｍ以下とすることができる。絶縁層１１５に含まれる水素濃度は、低いことが好ましい。
次に、絶縁層１１５上に、導電層１１６を形成する。導電層１１６は、導電膜を成膜した後、パターニングを行うことにより、所望の形状に加工することで形成する。導電膜は、スパッタリング法により、上述した材料を使用して、単層構造又は積層構造で形成することができる。導電層１１６として、例えば、ＭｏＷで形成する。また、導電層１１６の膜厚は、２００ｎｍ以上５００ｎｍ以下とすることができる。
次に、導電層１１６をマスクとして、酸化物半導体層１１４に絶縁層２１５を介して不純物を添加する。イオン注入法により、Ｂ、Ｐ、Ｎ2、又はＨ2等の不純物を使用して、酸化物半導体層１１４に不純物の添加を行う。酸化物半導体層１１４の不純物がドーピングされた領域では、酸素欠損が発生、及び酸素が移動することで、導電性が向上する。なお、不純物が添加された領域の抵抗値は、不純物のドーズ量により適宜調整する。酸化物半導体層１１４において、不純物が添加された領域は、ソース領域又はドレイン領域として機能する。
また、酸化物半導体層１１４に不純物を添加する方法として、イオン注入法の他に、プラズマ処理を行ってもよい。プラズマ処理は、Ｈ2、Ｎ2、ＳｉＨ2、又はＨ2Ｏガスを使用して、大気圧プラズマ又は低圧（真空）で行うことができる。酸化物半導体層１１４にプラズマ処理を行うことにより、ソース領域又はドレイン領域と、ソース電極及びドレイン電極として機能する導電層１１７、導電層１１８との接続を良好にすることができる。
次に、図２Ｆに示すように、絶縁層１１５及び導電層１１６上に、絶縁層１２２を形成する。絶縁層１２２は、ＣＶＤ法や、スパッタリング法などにより、上述した材料や、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などの有機絶縁材料を使用して、単層構造又は積層構造で形成することができる。また、絶縁層１２２の膜厚は、２００ｎｍ以上１０００ｎｍ以下とすることができる。
次に、絶縁層１２２に開口を形成して、酸化物半導体層１１４を露出させる。その後、酸化物半導体層１１４と接続する導電層１１７及び導電層１１８を形成する。導電層１１７及び導電層１１８は、絶縁層１２２上に、導電膜を成膜した後、パターニングを行うことにより、所望の形状に加工することで形成する。導電膜は、スパッタリング法により、上述した材料を使用して、単層構造又は積層構造で形成することができる。導電層１１７及び導電層１１８を積層構造で形成する場合には、絶縁層１２２上に、Ｔｉ、Ａｌ、及びＴｉをこの順で形成する。また、導電層１１７及び導電層１１８の膜厚は、３００ｎｍ以上８００ｎｍ以下とすることができる。
以上の工程により、半導体装置１００を製造することができる。本実施形態に係る半導体装置の製造方法によると、絶縁層１１３上に、アモルファスシリコン膜１４１を形成し、酸化処理を行うことで、水素濃度が低減された絶縁層１４２を形成することができる。水素濃度が低減された絶縁層１４２上に、酸化物半導体層１１４を形成することで、酸化物半導体層１１４にキャリアを発生させる原因となる水素を低減することができる。これにより、トランジスタの閾値電圧のシフトや、トランジスタ特性の劣化を抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
また、セルフアラインのトランジスタを形成する場合には、図２Ｅに示す工程において、ゲート電極として機能する導電層１１６をマスクとして、イオン注入やプラズマ処理を行うことにより、酸化物半導体層１１４に酸素欠損を生じさせる。これにより、酸化物半導体層１１４にソース領域及びドレイン領域を形成することができる。または、ゲート電極として機能する導電層１１６をマスクとして、ゲート絶縁膜として機能する絶縁層１１５を除去して、酸化物半導体層１１４を露出させる。その後、導電層１１６をマスクとして、酸化物半導体層１１４に、イオン注入やプラズマ処理を行うことにより、酸化物半導体層１１４を低抵抗化させてソース領域及びドレイン領域を形成してもよい。
〈変形例１〉
次に、図１に示す半導体装置とは、一部異なる構成を有する半導体装置について、図３及び図４を参照して説明する。
図３に示す半導体装置１５０では、絶縁層１１３上に酸化物半導体層１１４が設けられ、酸化物半導体層１１４と接する絶縁層１４３に、水素濃度が低減された絶縁層を使用している。絶縁層１４３は、ゲート絶縁膜として機能する。絶縁層１４３は、アモルファスシリコン膜を酸化処理することによって形成することができる。なお、その他の構成については、図１に示す半導体装置１００と同様であるため、詳細な説明は省略する。
アモルファスシリコン膜の酸化処理として、プラズマ処理又は加熱処理を行うことができる。プラズマ処理を行う場合には、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2などの酸素を含むガスを使用して、大気圧又は低圧（真空）で行うことができる。圧力、ガス流量、パワー、処理時間などは、アモルファスシリコン膜の膜質や膜厚に応じて、酸化されやすい条件に設定すればよい。
また、アモルファスシリコン膜に加熱処理を行う場合には、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2などの酸素を含むガスを使用して、大気圧プラズマ又は低圧（真空）で行うことができる。圧力、ガス流量、加熱温度、処理時間などは、アモルファスシリコン膜の膜質や膜厚に応じて、酸化されやすい条件に設定すればよい。なお、加熱温度としては、酸化物半導体層１１４の耐熱性を考慮して、４５０℃以下で行うことが好ましい。
図３に示す半導体装置１５０は、酸化物半導体層１１４と接する絶縁層１４３として、水素濃度が低減された膜を使用している。これにより、酸化物半導体層１１４にキャリアを発生させる原因となる水素が、酸化物半導体層１１４に侵入することを抑制することができる。よって、トランジスタの閾値電圧のシフトを抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
図４に示す半導体装置１６０では、酸化物半導体層１１４と接する絶縁層１４２及び絶縁層１４３に、水素濃度が低減された絶縁層を使用している。絶縁層１４２及び絶縁層１４３のそれぞれは、アモルファスシリコン膜を酸化処理することによって形成することができる。なお、その他の構成については、図１に示す半導体装置１００と同様であるため、詳細な説明は省略する。
また、絶縁層１４２及び絶縁層１４３を形成する方法については、図１乃至図３において説明した方法と同様であるため、詳細な説明は省略する。
図４に示す半導体装置１６０は、酸化物半導体層１１４と接する絶縁層１４２及び絶縁層１４３に、水素濃度が低減された絶縁層を使用している。これにより、酸化物半導体層１１４にキャリアを発生させる原因となる水素が、酸化物半導体層１１４に侵入することを、図１及び図３に示す半導体装置よりも抑制することができる。よって、トランジスタの閾値電圧のシフトや、トランジスタ特性の劣化を抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
〈変形例２〉
次に、図１に示す半導体装置とは、一部異なる構成を有する半導体装置について、図５を参照して説明する。
図５に示す半導体装置１７０では、アモルファスシリコン膜１４１の一部が酸化処理されている。つまり、絶縁層１１３と接する側は、アモルファスシリコンのままであり、酸化物半導体層１１４と接する側は、酸化シリコンとなっている。なお、アモルファスシリコン１４１ａと酸化領域１４２ａとの境界が明瞭ではない場合があるため、図５では、これらの界面を点線で示している。なお、その他の構成については、図１に示す半導体装置１００と同様であるため、詳細な説明は省略する。
アモルファスシリコン膜１４１の一部を酸化処理することによって、酸化物半導体層１１４と接する領域においては、水素濃度が低減された酸化領域１４２ａを形成することができる。また、アモルファスシリコン膜１４１において、絶縁層１１３と接するアモルファスシリコン１４１ａは、酸化物半導体層１１４と接する酸化領域１４２ａよりも、酸化濃度が低くなる。また、アモルファスシリコン膜１４１の全てを酸化処理するのではなく、絶縁層１１３と接する領域にアモルファスシリコン１４１ａを一部残している。当該アモルファスシリコン１４１ａによって、電荷を逃がすことができるため、静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）によるトランジスタの静電気破壊を防止することができる。
また、酸化物半導体層を有するトランジスタにおいては、酸化物半導体層の裏面側から照射された光が酸化物半導体層に入射すると、オフ電流が増加し、特性が劣化してしまうおそれがある。絶縁層１１３と接する領域にアモルファスシリコン１４１ａを一部残すことにより、アモルファスシリコン１４１ａを遮光膜として機能させることができる。これにより、酸化物半導体層１１４の裏面側から光が照射されたとしても、酸化物半導体層１１４に光が入射することを防止することができる。これにより、トランジスタのオフ電流を低減することができ、特性の劣化を防止することができる。
また、他の半導体装置と同様に、トランジスタの閾値電圧のシフトや、トランジスタ特性の劣化を抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
図５に示す半導体装置１７０において、アモルファスシリコン膜１４１の膜厚は、６０ｎｍ以上２５０ｎｍ以下とすることができる。このうち、アモルファスシリコン１４１ａの厚さは、５ｎｍ以上２０ｎｍ以下とすることが好ましい。
なお、図５に示す半導体装置１７０において、ゲート絶縁膜として機能する絶縁層１１５に替えて、アモルファスシリコン膜を酸化処理することによって形成された絶縁層１４３を使用することもできる。
（第２実施形態）
本実施形態では、本発明の実施形態の一つに係る半導体装置に関し、図６乃至図９を参照して説明する。本実施形態では、ボトムゲート型トランジスタの構造について説明する。なお、第１実施形態で説明した内容が重複する場合は、適宜説明を省略する。
〈半導体装置の構造〉
図６に、本実施形態に係る半導体装置２００の断面図を示す。半導体装置２００は、基板１０１と、絶縁層１１３と、導電層２１６と、絶縁層２４２と、酸化物半導体層２１４と、導電層２１７と、導電層２１８と、絶縁層２２２と、導電層２３１と、導電層２３２と、を有する。
導電層２１６は、ゲート電極として機能する。導電層２１６は、導電層１１６と同様の材料を使用することができる。また、導電層１１６は、単層構造であっても、積層構造であってもよい。
絶縁層２４２は、ゲート絶縁膜として機能する。本実施形態では、酸化物半導体層２１４と接する絶縁層２４２として、水素濃度が低い絶縁層を使用する。これにより、酸化物半導体層１１４にキャリアを発生させる原因となる水素が、酸化物半導体層１１４に侵入することを抑制することができる。よって、トランジスタの閾値電圧のシフトを抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
絶縁層２４２として、例えば、水素濃度の低いシリコン膜を形成し、その後、酸化処理を施すことで形成された絶縁膜を使用する。例えば、絶縁層２４２として、アモルファスシリコン膜に酸化処理を施すことで形成された酸化シリコン膜を使用する。
酸化物半導体層２１４は、酸化物半導体層１１４と同様の材料を使用することができる。また、導電層２１７及び導電層２１８は、ソース電極又はドレイン電極として機能する。導電層２１７及び導電層２１８は、導電層１１７及び導電層１１８と同様の材料を使用することができる。また、導電層２１７及び導電層２１８は、単層構造であっても、積層構造であってもよい。
絶縁層２２２は、保護膜として機能する。絶縁層２２２は、絶縁層２１２と同様の材料を使用することができる。また、絶縁層２２２は、単層構造であっても、積層構造であってもよい。
導電層２３１及び導電層２３２は、配線として機能する。導電層２３１及び導電層２３２は、絶縁層２２２に形成された開口を介して、導電層２１７及び導電層２１８とそれぞれ接続される。導電層２３１及び導電層２３２は導電層２１７及び導電層２１８と同様の材料を使用することができる。また、導電層２３１及び導電層２３２は、単層構造であっても、積層構造であってもよい。
〈半導体装置の製造方法〉
次に、本実施形態に係る半導体装置２００の製造方法について、図７Ａ乃至図７Ｆを参照して説明する。
まず、図７Ａに示すように、基板１０１上に、絶縁層１１３を形成する。絶縁層１１３は、ＣＶＤ法や、スパッタリング法、ラミネート法などにより、上述した材料を使用して、単層構造又は積層構造で形成することができる。絶縁層１１３の膜厚は、５０ｎｍ以上１０００ｎｍ以下とすることができる。
次に、図７Ｂに示すように、導電層２１６を形成する。導電層２１６は、導電膜を成膜した後、パターニングを行うことにより、所望の形状に加工することで形成する。導電膜は、スパッタリング法により、上述した材料を使用して、単層構造又は積層構造で形成することができる。また、導電層２１６の膜厚は、２００ｎｍ以上５００ｎｍ以下とすることが好ましい。
次に、導電層２１６上に、アモルファスシリコン膜２４１を成膜する。アモルファスシリコン膜２４１は、プラズマＣＶＤ法により、ＳｉＨ4ガスを使用して成膜することができる。また、アモルファスシリコン膜の膜厚は、１００ｎｍ以上３００ｎｍ以下とすることが好ましい。
次に、図７Ｃに示すように、アモルファスシリコン膜ｄ２４１に酸化処理を施すことで、絶縁層２４２を形成する。酸化処理として、プラズマ処理又は加熱処理を行うことができる。アモルファスシリコン膜２４１に、プラズマ処理を行う場合には、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2などの酸素を含むガスを使用して、大気圧プラズマ又は低圧（真空）で行うことができる。圧力、ガス流量、パワー、処理時間などは、アモルファスシリコン膜１４１の膜質や膜厚に応じて、酸化されやすい条件に設定すればよい。なお、プラズマ処理を行う場合には、アモルファスシリコン膜２４１を成膜したプラズマＣＶＤ装置で、連続的に処理を行うことができる。よって、別装置が必要ではなく、生産性が高くなるため、好ましい。
また、アモルファスシリコン膜２４１に、加熱処理を行う場合には、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2などの酸素を含むガスを使用して、大気圧プラズマ又は低圧（真空）で行うことができる。圧力、ガス流量、加熱温度、処理時間などは、アモルファスシリコン膜２４１の膜質や膜厚に応じて、酸化されやすい条件に設定すればよい。なお、加熱温度としては、導電層２１６の耐熱性を考慮して、適宜設定することが好ましい。
また、絶縁層２４２上に、さらに絶縁層を形成することで、ゲート絶縁膜を形成してもよい。例えば、絶縁層２４２上に、ＳｉＮ、及びＳｉＯをこの順で形成してもよい。この場合、絶縁層２４２、ＳｉＮ、及びＳｉＯが、ゲート絶縁膜として機能する。なお、酸化物半導体層２１４と接する膜は、ＳｉＯとすることが好ましい。
次に、図７Ｄに示すように、絶縁層２４２上に、酸化物半導体層２１４を形成する。酸化物半導体層２１４は、酸化物半導体膜を成膜した後、パターニングを行うことにより、所望の形状に加工することで形成する。酸化物半導体膜は、例えば、スパッタリング法により、３０ｎｍ以上１００ｎｍ以下で成膜することが好ましい。
なお、酸化物半導体層２１４にプラズマ処理を行ってもよい。プラズマ処理は、Ｏ2ガスや、Ｎ2Ｏガスを使用して、大気圧プラズマ又は低圧（真空）で行うことができる。酸化物半導体層２１４にプラズマ処理を行うことにより、酸化物半導体層２１４の酸素欠損を補填することができる。これにより、トランジスタの特性の向上、及びトランジスタの信頼性が向上する。
次に、図７Ｅに示すように、酸化物半導体層２１４上に、導電層２１７及び導電層２１８を形成する。導電層２１７及び導電層２１８は、酸化物半導体層２１４上に、導電膜を成膜した後、パターニングを行うことにより、所望の形状に加工することで形成する。導電膜は、スパッタリング法により、上述した材料を使用して、単層構造又は積層構造で形成することができる。導電層２１７及び導電層２１８を積層構造にする場合、Ｔｉ、Ａｌ、及びＴｉをこの順で形成するとよい。また、導電層２１７及び導電層２１８の膜厚は、３００ｎｍ以上８００ｎｍ以下とすることができる。なお、導電層２１７及び導電層２１８を形成する際に、酸化物半導体層２１４の一部が除去されてもよい。
なお、本実施形態では、酸化物半導体層２１４の形成後に、導電層２１７及び導電層２１８を形成する例について説明したが、本発明はこれに限定されない。図示しないが、酸化物半導体層２１４の形成前に、導電層２１７及び導電層２１８を形成してもよい。
次に、酸化物半導体層２１４、導電層２１７、及び導電層２１８上に、絶縁層２２２を形成する。絶縁層２２２は、ＣＶＤ法や、スパッタリング法などにより、上述した材料や、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などの有機絶縁材料を使用して、単層構造又は積層構造で形成することができる。絶縁層２２２を積層構造で形成する場合、導電層２１７及び導電層２１８上に、ＳｉＯ、ＳｉＮ、及びＳｉＯをこの順で形成するとよい。また、絶縁層２２２の膜厚は、３００ｎｍ以上６００ｎｍ以下とすることができる。
次に、図７Ｆに示すように、絶縁層２２２に開口を形成して、導電層２１７及び導電層２１８を露出させる。その後、導電層２１７及び導電層２１８と接続する導電層２３１及び導電層２３２を形成する。導電層２３１及び導電層２３２は、絶縁層２２２上に、導電膜を成膜した後、パターニングを行うことにより、所望の形状に加工することで形成する。導電膜は、スパッタリング法により、上述した材料を使用して、単層構造又は積層構造で形成することができる。また、導電層２３１及び導電層２３２の膜厚は、３００ｎｍ以上８００ｎｍ以下とすることができる。
以上の工程により、半導体装置２００を製造することができる。本実施形態に係る半導体装置の製造方法によると、導電層２１６上に、アモルファスシリコン膜２４１を形成し、酸化処理を行うことで、水素濃度が低減された絶縁層２４２を形成することができる。水素濃度が低減された絶縁層２４２上に、酸化物半導体層２１４を形成することで、酸化物半導体層２１４にキャリアを発生させる原因となる水素を低減することができる。これにより、トランジスタの閾値電圧のシフトを抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
〈変形例１〉
次に、図６に示す半導体装置とは、一部異なる構成を有する半導体装置について、図８乃至図１０を参照して説明する。
図８に示す半導体装置２１０では、絶縁層２１５上に、酸化物半導体層２１４が設けられ、酸化物半導体層２１４上の導電層２１７及び導電層２１８が設けられている。また、酸化物半導体層２１４と接する絶縁層２４３に、水素濃度が低減された絶縁層を使用している。絶縁層２４３は、保護膜として機能する。絶縁層２４３は、アモルファスシリコン膜を酸化処理することによって形成することができる。なお、その他の構成については、図６に示す半導体装置２００と同様であるため、詳細な説明は省略する。
アモルファスシリコン膜の酸化処理として、プラズマ処理又は加熱処理を行うことができる。プラズマ処理を行う場合には、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2などの酸素を含むガスを使用して、大気圧プラズマ又は低圧（真空）で行うことができる。圧力、ガス流量、パワー、処理時間などは、アモルファスシリコン膜の膜質や膜厚に応じて、酸化されやすい条件に設定すればよい。
また、アモルファスシリコン膜に加熱処理を行う場合には、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2などの酸素を含むガスを使用して、大気圧プラズマ又は低圧（真空）で行うことができる。圧力、ガス流量、加熱温度、処理時間などは、アモルファスシリコン膜の膜質や膜厚に応じて、酸化されやすい条件に設定すればよい。なお、加熱温度としては、酸化物半導体層１１４の耐熱性や、導電層２１６、導電層２１７、及び導電層２１８の耐熱性を考慮して、４５０℃以下で行うことが好ましい。
図８に示す半導体装置２１０は、酸化物半導体層２１４と接する絶縁層２４３として、水素濃度が低減された膜を使用している。これにより、酸化物半導体層２１４にキャリアを発生させる原因となる水素が、酸化物半導体層２１４に侵入することを抑制することができる。よって、トランジスタの閾値電圧のシフトを抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
図９に示す半導体装置２２０では、酸化物半導体層２１４と接する絶縁層２４２及び絶縁層２４３に、水素濃度が低減された絶縁層を使用している。絶縁層２４２及び絶縁層２４３のそれぞれは、アモルファスシリコン膜を酸化処理することによって形成することができる。なお、その他の構成については、図６に示す半導体装置２００と同様であるため、詳細な説明は省略する。
図１０に示す半導体装置２３０では、絶縁層２４２上に、酸化物半導体層２１４が設けられ、酸化物半導体層２１４上に絶縁層２４４が設けられている。また、絶縁層２４４には、酸化物半導体層２１４が露出される開口部が設けられている。当該開口部において、導電層２１７及び導電層２１８と、酸化物半導体層２１４とが接続されている。酸化物半導体層２１４に接して絶縁層２４４を設けることにより、トランジスタのチャネルを保護することができるため、好ましい。
また、絶縁層２４２及び絶縁層２４４を形成する方法については、図６乃至図８において説明した方法と同様であるため、詳細な説明は省略する。図１０に示す半導体装置２３０において、絶縁層２４２又は絶縁層２４４のどちらか一方を、アモルファスシリコン膜に酸化処理を施して形成された酸化シリコン膜とし、他方を、別の材料の絶縁層としてもよい。
本実施形態に示す半導体装置２２０及び半導体装置２３０は、酸化物半導体層２１４と接する絶縁層２４２及び絶縁層２４４に、水素濃度が低減された絶縁層を使用している。これにより、酸化物半導体層２１４にキャリアを発生させる原因となる水素が、酸化物半導体層２１４に侵入することを、図６及び図８に示す半導体装置よりも抑制することができる。よって、トランジスタの閾値電圧のシフトを抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
〈変形例２〉
次に、図８に示す半導体装置とは、一部異なる構成を有する半導体装置について、図１１を参照して説明する。
図１１に示す半導体装置２４０では、図５に示す半導体装置１７０と同様に、絶縁層１１３上に、アモルファスシリコン膜１４１が設けられている。また、図１１に示すように、アモルファスシリコン膜１４１の一部が酸化処理されている。つまり、絶縁層１１３と接する側は、アモルファスシリコンのままであり、導電層２１６と接する側は、酸化シリコンとなっている。なお、アモルファスシリコン１４１ａと酸化領域１４２ａとの境界が明瞭ではない場合があるため、図１１では、これらの界面を点線で示している。なお、その他の構成については、図６に示す半導体装置２００と同様であるため、詳細な説明は省略する。
アモルファスシリコン膜１４１の一部を酸化処理することによって、酸化物半導体層１１４と接する領域においては、水素濃度が低減された酸化領域１４２ａを形成することができる。また、アモルファスシリコン膜１４１において、絶縁層１１３と接するアモルファスシリコン１４１ａは、酸化物半導体層１１４と接する酸化領域１４２ａよりも、酸素濃度が低くなる。また、アモルファスシリコン膜１４１の全てを酸化処理するのではなく、絶縁層１１３と接する領域にアモルファスシリコン１４１ａを一部残している。当該アモルファスシリコン１４１ａによって、電荷を逃がすことができるため、静電気放電（ＥＳＤ）による静電気破壊を防止することができる。
また、他の半導体装置と同様に、トランジスタの閾値電圧のシフトや、トランジスタ特性の劣化を抑制することができるため、当該トランジスタを使用した半導体装置の信頼性を向上させることができる。
アモルファスシリコン膜１４１の膜厚は、６０ｎｍ以上２５０ｎｍ以下とすることができる。このうち、アモルファスシリコン１４１ａの厚さは、５ｎｍ以上２０ｎｍ以下とすることが好ましい。
なお、図１１に示す半導体装置２４０において、ゲート絶縁膜として機能する絶縁層２１５に替えて、アモルファスシリコン膜を酸化処理することによって形成された絶縁層２４２を使用することもできる。
（第３実施形態）
本実施形態では、第１実施形態、第２実施形態で示す半導体装置の構成を、表示装置に適用した例について示す。
〈表示装置の構成〉
図１２は、本発明の一実施形態に係る表示装置３００の構成を示した概略図であり、表示装置３００を平面視した場合における概略構成を示している。本明細書等では、表示装置３００を画面（表示領域）に垂直な方向から見た様子を「平面視」と呼ぶ。
図１２に示すように、表示装置３００は、絶縁表面上に形成された、表示領域１０３と、走査線駆動回路１０４と、データ線駆動回路１０５と、ドライバＩＣ１０６と、を有する。ドライバＩＣ１０６は、走査線駆動回路１０４及びデータ線駆動回路１０５に信号を与える制御部として機能する。データ線駆動回路１０５は、ドライバＩＣ１０６内に組み込まれていてもよい。また、ドライバＩＣ１０６は、ＣＯＦ（Chip on Plastic）１０８上に設けて外付けされているが、基板１０１上に配置してもよい。ＣＯＦ１０８は、周辺領域１１０に設けられた端子１０７と接続される。
ここで、絶縁表面は、基板１０１の表面である。基板１０１は、その表面上に設けられるトランジスタや発光素子などを構成する各層を支持する。本実施形態では、基板１０１として、折り曲げ可能な基板を用いる。基板１０１として、ポリイミド、アクリル、エポキシ、ポリエチレンテレフタラートなどの有機樹脂材料を用いることができる。
図１２に示す表示領域１０３には、複数の画素１０９がマトリクス状に配置される。各画素１０９は、表示素子として、液晶素子や発光素子を有する。本実施形態では、発光素子を使用する場合について説明する。発光素子は、後述する画素電極と、該画素電極の一部（アノード）、該画素電極上に積層された発光層を含む有機層（発光部）及び陰極（カソード）と、を含む。各画素１０９には、データ線駆動回路１０５から画像データに応じたデータ信号が与えられる。それらデータ信号に従って、各画素１０９に設けられた画素電極に電気的に接続されたトランジスタを駆動し、画像データに応じた画面表示を行うことができる。
ここで、表示領域１０３、走査線駆動回路１０４、及びデータ線駆動回路１０５には、第１実施形態及び第２実施形態で示したトランジスタを使用することができる。本実施形態では、トランジスタ１８０として、図１に示すトランジスタを使用する場合について示している。
〈画素の構成〉
図１３は、第１実施形態の表示装置３００における画素の構成の一例を示す図である。具体的には、図１２に示した表示領域１０３をＡ１−Ａ２線で切断した断面の構成を示す図である。図１３に、表示領域１０３の一部として、３つの表示素子の断面を示す。なお、図１３では、３つの表示素子について例示しているが、実際には、表示領域１０３では、数百万個以上の表示素子が画素に対応してマトリクス状に配置されている。
図１３に示すように、表示装置３００は、基板１０１、保護フィルム１１２、及び保護フィルム１０２を有する。基板１０１、保護フィルム１１２、及び保護フィルム１０２として、ガラス基板、石英基板、フレキシブル基板（ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレート、トリアセチルセルロース、環状オレフィン・コポリマー、シクロオレフィンポリマー、その他の可撓性を有する樹脂基板）を用いることができる。基板１０１、保護フィルム１１２、及び保護フィルム１０２が透光性を有する必要がない場合には、金属基板、セラミックス基板、半導体基板を用いることも可能である。本実施形態では、基板１０１としてポリイミドを用い、保護フィルム１１２及び保護フィルム１０２としてポリエチレンテレフタラートを用いる場合について説明する。
基板１０１上には、絶縁層１１３が設けられる。絶縁層１１３は、基板１０１との密着性や、後述するトランジスタ１８０に対するバリア性を考慮して適宜決定すれば良い。
絶縁層１１３上には、絶縁層１４２が設けられる。絶縁層１４２は、先の実施形態で述べた水素濃度が低減された絶縁層である。
絶縁層１４２上には、トランジスタ１８０が設けられる。トランジスタ１２０の構造は、トップゲート型であってもボトムゲート型であってもよい。本実施形態では、トランジスタ１８０は、絶縁層１４２上に設けられた酸化物半導体層１１４、酸化物半導体層１１４を覆う絶縁層１１５、絶縁層１１５上に設けられた導電層１１６を含む。また、トランジスタ１８０上には、導電層１１６を覆う絶縁層１２２、絶縁層１２２上に設けられ、それぞれ酸化物半導体層１１４に接続された導電層１１７、導電層１１８が設けられている。
なお、図１３には図示しないが、導電層１１６と同じ層には、導電層１１６を構成する金属材料と同一の金属材料で構成された第１配線を設けることができる。第１配線は、例えば、走査線駆動回路１０４によって駆動される走査線等として設けることができる。また、図１３には図示しないが、導電層１１７、導電層１１８と同じ層には、第１配線と交差する方向に延在する第２配線を設けることができる。該第２配線は、例えば、データ線駆動回路１０５によって駆動されるデータ線等として設けることができる。
トランジスタ１８０上には、平坦化膜１２３が設けられる。平坦化膜１２３は、有機樹脂材料を含んで構成される。有機樹脂材料としては、例えば、ポリイミド、ポリアミド、アクリル、エポキシ等の公知の有機樹脂材料を用いることができる。これらの材料は、溶液塗布法により膜形成が可能であり、平坦化効果が高いという特長がある。特に図示しないが、平坦化膜１２３は、単層構造に限定されず、有機樹脂材料を含む層と無機絶縁層との積層構造を有してもよい。
平坦化膜１２３は、導電層１１８の一部を露出させるコンタクトホールを有する。コンタクトホールは、後述する画素電極１２５と導電層１１８とを電気的に接続するための開口部である。したがって、コンタクトホールは、導電層１１８の一部に重畳して設けられる。コンタクトホールの底面では、導電層１１８が露出される。
平坦化膜１２３上には、保護膜１２４が設けられる。保護膜１２４は、平坦化膜１２３に形成されたコンタクトホールに重畳する。保護膜１２４は、水分や酸素に対するバリア機能を有することが好ましく、例えば、窒化シリコン膜や酸化アルミニウムなどの無機絶縁材料を用いて形成される。
保護膜１２４上には、画素電極１２５が設けられる。画素電極１２５は、平坦化膜１２３及び保護膜１２４が有するコンタクトホールに重畳し、コンタクトホールの底面で露出された導電層１１７又は導電層１１８と電気的に接続する。本実施形態の表示装置３００において、画素電極１２５は、発光素子１３０を構成する陽極（アノード）として機能する。画素電極１２５は、トップエミッション型であるかボトムエミッション型であるかで異なる構成とする。例えば、トップエミッション型である場合、画素電極１２５として反射率の高い金属膜を用いるか、酸化インジウム系透明導電層（例えばＩＴＯ）や酸化亜鉛系透明導電層（例えばＩＺＯ、ＺｎＯ）といった仕事関数の高い透明導電層と金属膜との積層構造を用いる。逆に、ボトムエミッション型である場合、画素電極１２５として上述した透明導電層を用いる。本実施形態では、トップエミッション型の有機ＥＬ表示装置を例に挙げて説明する。画素電極１２５の端部は、後述する絶縁層１２６によって覆われている。
画素電極１２５上には、有機樹脂材料で構成される絶縁層１２６が設けられる。有機樹脂材料としては、ポリイミド系、ポリアミド系、アクリル系、エポキシ系もしくはシロキサン系といった公知の樹脂材料を用いることができる。絶縁層１２６は、画素電極１２５上の一部に開口部を有する。絶縁層１２６は、互いに隣接する画素電極１２５の間に、画素電極１２５の端部（エッジ部）を覆うように設けられ、隣接する画素電極１２５を離隔する部材として機能する。このため、絶縁層１２６は、一般的に「隔壁」、「バンク」とも呼ばれる。この絶縁層１２６から露出された画素電極１２５の一部が、発光素子１３０の発光領域となる。絶縁層１２６の開口部は、内壁がテーパー形状となるようにしておくことが好ましい。これにより後述する発光層の形成時に、画素電極１２５の端部におけるカバレッジ不良を低減することができる。絶縁層１２６は、画素電極１２５の端部を覆うだけでなく、平坦化膜１２３及び保護膜１２４が有するコンタクトホールに起因する凹部を埋める充填材として機能させてもよい。
画素電極１２５上には、有機層１２７が設けられる。有機層１２７は、少なくとも有機材料で構成される発光層を有し、発光素子１３０の発光部として機能する。有機層１２７には、発光層以外に、電子注入層、電子輸送層、正孔注入層、正孔輸送層といった各種の電荷輸送層も含まれ得る。有機層１２７は、発光領域を覆うように、即ち、発光領域における絶縁層１２６の開口部及び絶縁層１２６の開口部を覆うように設けられる。
なお、本実施形態では、所望の色の光を発する発光層を有機層１２７に設け、各画素電極１２５上に異なる発光層を有する有機層１２７を形成することで、ＲＧＢの各色を表示する構成とする。つまり、本実施形態において、有機層１２７の発光層は、隣接する画素電極１２５の間では不連続である。また、各種の電荷輸送層は、隣接する画素電極１２５の間では連続である。有機層１２７には、公知の構造や公知の材料を用いることが可能であり、特に本実施形態の構成に限定されるものではない。また、有機層１２７は、白色光を発する発光層を有し、カラーフィルタを通してＲＧＢの各色を表示してもよい。この場合、有機層１２７は、絶縁層１２６上にも設けられていてもよい。
有機層１２７上及び絶縁層１２６上には、対向電極１２８が設けられる。対向電極１２８は、発光素子１３０を構成する陰極（カソード）として機能する。本実施形態の表示装置３００は、トップエミッション型であるため、対向電極１２８としては透明電極を用いる。透明電極を構成する薄膜としては、ＭｇＡｇ薄膜もしくは透明導電層（ＩＴＯやＩＺＯ）を用いる。対向電極１２８は、各画素１０９間を跨いで絶縁層１２６上にも設けられる。対向電極１２８は、表示領域１０３の端部付近の周辺領域において下層の導電層を介して外部端子へと電気的に接続される。上述したように、本実施形態では、絶縁層１２６から露出した画素電極１２５の一部（アノード）、有機層１２７（発光部）及び対向電極１２８（カソード）によって発光素子１３０が構成される。
図１３に示すように、表示領域１０３上に第１無機絶縁層１３１、有機絶縁層１３２、及び第２無機絶縁層１３３を有する。第１無機絶縁層１３１、有機絶縁層１３２、及び第２無機絶縁層１３３は、発光素子１３０に水や酸素が侵入することを防止するための封止膜として機能する。表示領域１０３上に封止膜を設けることにより、発光素子１３０に水や酸素が侵入することを防止して、表示装置の信頼性を向上させることができる。第１無機絶縁層１３１及び第２無機絶縁層１３３として、例えば、窒化シリコン（ＳｉｘＮｙ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌｘＯｙ）、窒化アルミニウム（ＡｌｘＮｙ）、酸化窒化アルミニウム（ＡｌｘＯｙＮｚ））、窒化酸化アルミニウム （ＡｌｘＮｙＯｚ）等の膜などを用いることができる（ｘ、ｙ、ｚは任意）。また、有機絶縁層１３２として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。
第２無機絶縁層１３３上には、粘着材１３５が設けられている。粘着材１３５は、例えば、アクリル系、ゴム系、シリコーン系、ウレタン系の粘着材を用いることができる。また、粘着材１３５には、カルシウムやゼオライトなどの吸水物質が含まれていてもよい。粘着材１３５に吸水物質が含まれることにより、表示装置３００の内部に水分が侵入した場合であっても、発光素子１３０に水分が到達することを遅らせることができる。また、粘着材１３５には、基板１０１と保護フィルム１０２との間の間隙を確保するためにスペーサを設けてもよい。このようなスペーサは、粘着材１３５に混ぜてもよいし、基板１０１上に樹脂等により形成してもよい。
保護フィルム１０２には、例えば、平坦化を兼ねてオーバーコート層が設けられてもよい。有機層１２７が白色光を出射する場合、保護フィルム１０２には、主面（基板１０１に対向する面）にＲＧＢの各色にそれぞれ対応するカラーフィルタ、及び、カラーフィルタ間に設けられたブラックマトリクスが設けられていてもよい。保護フィルム１０２側にカラーフィルタを形成しない場合は、例えば、封止膜上に直接カラーフィルタを形成し、その上から粘着材１３５を形成すればよい。また、保護フィルム１０２の裏面（表示面側）には、偏光板１３８が設けられている。
先の実施形態で説明したトランジスタは、酸化物半導体層１１４と接して、水素濃度が低減された絶縁層が使用されているため、酸化物半導体層１１４にキャリアを発生させる原因となる水素が侵入することを抑制することができる。これにより、トランジスタの閾値電圧のシフトや、トランジスタ特性が劣化することを防止することができるため、トランジスタの信頼性を向上させることができる。当該トランジスタを使用して、表示装置を製造することで、信頼性の高い表示装置とすることができる。また、各々発光素子において、トランジスタ特性のばらつきを抑制することができるため、表示装置の表示品位を向上させることができる。
本実施形態では、酸化物半導体層を使用したトランジスタを、表示領域１０３の画素に適用する例について説明したが、本発明はこれに限定されない。走査線駆動回路１０４及びデータ線駆動回路１０５が有するトランジスタにも適用することができる。
また、表示装置３００を、折り曲げ可能な表示装置とする場合には、支持基板（図示せず）上に、基板１０１を形成し、封止膜として機能する第２無機絶縁層１３３までを形成する。次に、粘着材１３５を介して、保護フィルム１０２を貼り合わせた後、支持基板の裏面側からレーザ光を照射することで、支持基板を剥離する。その後、保護フィルム１０２に偏光板１３８を貼り合わせ、基板１０１に保護フィルム１１２を貼り合わせることで、折り曲げ可能な表示装置を製造することができる。
本実施形態では、表示装置として、発光素子を用いた有機ＥＬ表示装置に適用する場合について説明したが本発明はこれに限定されない。表示装置として、液晶表示装置に適用してもよい。
（第４実施形態）
本実施形態では、本発明の他の実施形態に係る半導体装置の構成について、図１４を参照して説明する。本実施形態では、ポリシリコンで形成されたトランジスタ上に、酸化物半導体で形成されたトランジスタが設けられた半導体装置について説明する。なお、他の実施形態と同様の構成については、適宜説明を省略する。
図１４に示す半導体装置４００は、トランジスタ４１０、トランジスタ４２０、及びトランジスタ１９０を有する。トランジスタ４１０及びトランジスタ４２０は、保護フィルム１１２上に、基板１０１を介して設けられている。トランジスタ４１０及びトランジスタ４２０は、半導体層として、ポリシリコンが使用されており、トランジスタ１９０は、半導体層として、酸化物半導体が使用されている。
酸化物半導体を使用したトランジスタは、プロセス温度が４５０℃程度と低いために、ポリシリコンで形成されたトランジスタ４１０及びトランジスタ４２０の特性に影響を与えることなく、製造することができる。これにより、ポリシリコンで形成されたトランジスタ４１０及びトランジスタ４２０上に、酸化物半導体で形成されたトランジスタ１９０を形成することができる。
トランジスタ４１０は、ｐ型のトランジスタである。トランジスタ４１０は、ポリシリコンの半導体層と、ゲート絶縁層４１６と、ゲート電極４１７と、を有する。トランジスタ４１０の半導体層において、チャネル４１１とｐ型の不純物を含む不純物領域４１２を含む。また、トランジスタ４２０は、ｎ型のトランジスタである。トランジスタ４２０は、ポリシリコンの半導体層と、ゲート絶縁層４１６と、ゲート電極４１８と、を有する。トランジスタ４２０の半導体層において、チャネル４１３と、ｎ型の不純物を含む不純物領域４１５と、不純物領域４１５よりも低濃度のｎ型の不純物を含む不純物領域４１４と、を含む。
トランジスタ４１０及びトランジスタ４２０上には、絶縁層４１９が設けられている。また、絶縁層４１９には複数の開口部が設けられている。一つの開口部において、ソース電極又はドレイン電極４２１と、不純物領域４１２とが接続され、他の開口部において、ソース電極又はドレイン電極４２２と、不純物領域４１５とが接続される。
絶縁層４１９、ソース電極又はドレイン電極４２１、及びソース電極又はドレイン電極４２２上に、絶縁層４２３が設けられている。
絶縁層４２３上には、絶縁層１４２が設けられている。絶縁層１４２は、アモルファスシリコン膜を酸化処理して形成された膜であり、水素濃度が低減された絶縁層である。当該絶縁層４２３上には、酸化物半導体層１１４を使用したトランジスタ１９０が設けられている。
トランジスタ１９０は、酸化物半導体層１１４と、絶縁層１４３と、導電層１１６と、を有する。絶縁層１４３は、アモルファスシリコン膜を酸化処理して形成された膜であり、水素濃度が低減された絶縁層である。酸化物半導体層１１４と接する絶縁層を、水素濃度が低減された絶縁層とすることにより、酸化物半導体層１１４に水素が侵入することを抑制することができる。これにより、トランジスタ１９０の閾値電圧のシフトや、トランジスタ特性が劣化することを防止することができる。
また、トランジスタ１９０上には、絶縁層１２２が設けられており、絶縁層１２２は、複数の開口部を有している。開口部において、導電層１１７及び導電層１１８と、酸化物半導体層１１４と、が接続されている。
以上の通り、本実施形態に係る半導体装置は、トランジスタの閾値シフトや、トランジスタ特性の劣化が抑制された、信頼性の高い半導体装置である。
本実施形態で示した半導体装置は、例えば、表示装置の表示領域や駆動回路等に適用することができる。
本発明に係る実施形態及び実施例として説明した表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。また、上述した各実施形態は、技術的矛盾の生じない範囲において、相互に組み合わせることが可能である。
また、上述した実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書等の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１００：半導体装置、１０１：基板、１０２：保護フィルム、１０３：表示領域、１０４：走査線駆動回路、１０５：データ線駆動回路、１０６：ドライバＩＣ、１０７：端子、１０８：ＣＯＦ、１０９：画素、１１０：周辺領域、１１２：保護フィルム、１１３：絶縁層、１１４：酸化物半導体層、１１５：絶縁層、１１６：導電層、１１７：導電層、１１８：導電層、１２２：絶縁層、１２３：平坦化膜、１２４：保護膜、１２５：画素電極、１２６：絶縁層、１２７：有機層、１２８：対向電極、１３０：発光素子、１３１：第１無機絶縁層、１３２：有機絶縁層、１３３：第２無機絶縁層、１３５：粘着材、１３８：偏光板、１５０：半導体装置、１６０：半導体装置、１７０：半導体装置、１８０：トランジスタ、１９０：トランジスタ、１４１：アモルファスシリコン膜、１４１ａ：アモルファスシリコン、１４２：絶縁層、１４２ａ：酸化領域、１４３：絶縁層、２００：半導体装置、２１０：半導体装置、２１４：酸化物半導体層、２１５：絶縁層、２１６：導電層、２１７：導電層、２１８：導電層、２２０：半導体装置、２２２：絶縁層、２３０：半導体装置、２３１：導電層、２３２：導電層、２４０：半導体装置、２４１：アモルファスシリコン膜、２４２：絶縁層、２４３：絶縁層、２４４：絶縁層、３００：表示装置、４００：半導体装置、４１０：トランジスタ、４１１：チャネル、４１２：不純物領域、４１３：チャネル、４１４：不純物領域、４１５：不純物領域、４１６：ゲート絶縁層、４１７：ゲート電極、４１８：ゲート電極、４１９：絶縁層、４２１：ソース電極又はドレイン電極、４２２：ソース電極又はドレイン電極、４２３：絶縁層。

Claims (13)

  1. 絶縁表面上に、アモルファスシリコン膜を形成し、
    前記アモルファスシリコン膜に酸化処理を行うことで、酸化シリコン膜を形成し、
    前記酸化シリコン膜上に、酸化物半導体層を形成し、
    前記酸化物半導体層上に、ゲート絶縁膜を形成し、
    前記酸化物半導体層上に、前記ゲート絶縁膜を介して、ゲート電極を形成する、半導体装置の製造方法。
  2. 前記酸化処理として、酸素を含むガスを使用してプラズマ処理を行う、請求項１に記載の半導体装置の製造方法。
  3. 前記酸化処理として、酸素を含むガスを使用して加熱処理を行う、請求項１に記載の半導体装置の製造方法。
  4. 前記酸素を含むガスとして、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2を使用する、請求項２又は３に記載の半導体装置の製造方法。
  5. 前記加熱処理の温度は、１００℃以上４５０℃以下で行う、請求項３に記載の半導体装置の製造方法。
  6. 絶縁表面上に、アモルファスシリコン膜を形成し、
    前記アモルファスシリコン膜の一部に酸化処理を行うことで、前記アモルファスシリコン膜の一部が酸化された第１領域を形成し、
    前記第１領域上に、酸化物半導体層を形成し、
    前記酸化物半導体層上に、ゲート絶縁膜を形成し、
    前記酸化物半導体層上に、前記ゲート絶縁膜を介して、ゲート電極を形成する、半導体装置の製造方法。
  7. 前記酸化処理として、酸素を含むガスを使用してプラズマ処理を行う、請求項６に記載の半導体装置の製造方法。
  8. 前記酸化処理として、酸素を含むガスを使用して加熱処理を行う、請求項６に記載の半導体装置の製造方法。
  9. 前記酸素を含むガスとして、Ｏ2、Ｎ2Ｏ、又はＯ2／Ｎ2を使用する、請求項７又は８に記載の半導体装置の製造方法。
  10. 前記加熱処理の温度は、１００℃以上４５０℃以下で行う、請求項８に記載の半導体装置の製造方法。
  11. 基板上の絶縁層と、
    前記絶縁層上のアモルファスシリコン膜と、
    前記アモルファスシリコン膜上の酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁膜と、
    前記酸化物半導体層上に前記ゲート絶縁膜を介して設けられたゲート電極と、を有し、
    前記アモルファスシリコン膜において、前記絶縁層と接する第１領域は、前記酸化物半導体層と接する第２領域よりも酸素濃度が低い、半導体装置。
  12. 前記アモルファスシリコン膜の膜厚は、６０ｎｍ以上２５０ｎｍ以下である、請求項１１に記載の半導体装置。
  13. 前記第１領域は、前記絶縁層との界面からの厚さが、５ｎｍ以上２０ｎｍ以下である、請求項１１に記載の半導体装置。
JP2017000199A 2017-01-04 2017-01-04 半導体装置およびその製造方法 Pending JP2018110184A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017000199A JP2018110184A (ja) 2017-01-04 2017-01-04 半導体装置およびその製造方法
US15/844,690 US20180190823A1 (en) 2017-01-04 2017-12-18 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017000199A JP2018110184A (ja) 2017-01-04 2017-01-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2018110184A true JP2018110184A (ja) 2018-07-12

Family

ID=62709004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017000199A Pending JP2018110184A (ja) 2017-01-04 2017-01-04 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20180190823A1 (ja)
JP (1) JP2018110184A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022123387A1 (ja) * 2020-12-11 2022-06-16 株式会社半導体エネルギー研究所 表示装置および電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566401B2 (en) * 2017-06-28 2020-02-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and preparing method therefor, and OLED display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
WO2014054482A1 (ja) * 2012-10-02 2014-04-10 シャープ株式会社 半導体装置及び表示装置
NL2010199C2 (en) * 2013-01-29 2014-08-04 Univ Delft Tech Manufacturing a submicron structure using a liquid precursor.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022123387A1 (ja) * 2020-12-11 2022-06-16 株式会社半導体エネルギー研究所 表示装置および電子機器

Also Published As

Publication number Publication date
US20180190823A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
JP7058724B2 (ja) Ｔｆｔ基板とその製造方法、及びｏｌｅｄパネルの製造方法
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US8436342B2 (en) Organic light emitting display device and method of manufacturing the same
TWI524514B (zh) 有機發光顯示裝置之製造方法
JP6019329B2 (ja) 表示装置および電子機器
US9659967B2 (en) Thin-film transistor and display device having the same
JP5766481B2 (ja) 表示装置および電子機器
JP2011187506A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
US8816344B2 (en) Thin-film transistor and organic light-emitting display device including the same
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
JP2010182818A (ja) 薄膜トランジスタおよび表示装置
US9552998B2 (en) Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
CN107240608B (zh) 半导体器件、显示装置和它们的制作方法
US9570624B2 (en) Thin film transistor and method for fabricating the same
US10847655B2 (en) Semiconductor device
US20180190823A1 (en) Semiconductor device and manufacturing method of semiconductor device
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
JP2019036615A (ja) 表示装置および表示装置の製造方法
US20180233596A1 (en) Semiconductor device
JP2013206919A (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
JP7152448B2 (ja) ディスプレイ装置
KR102486234B1 (ko) 유기발광 표시패널
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US20230387320A1 (en) Semiconductor device