CN107240608B - 半导体器件、显示装置和它们的制作方法 - Google Patents

半导体器件、显示装置和它们的制作方法 Download PDF

Info

Publication number
CN107240608B
CN107240608B CN201710116647.4A CN201710116647A CN107240608B CN 107240608 B CN107240608 B CN 107240608B CN 201710116647 A CN201710116647 A CN 201710116647A CN 107240608 B CN107240608 B CN 107240608B
Authority
CN
China
Prior art keywords
film
transistor
region
oxygen
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710116647.4A
Other languages
English (en)
Other versions
CN107240608A (zh
Inventor
大原宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN107240608A publication Critical patent/CN107240608A/zh
Application granted granted Critical
Publication of CN107240608B publication Critical patent/CN107240608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer

Abstract

本发明提供一种显示出优良的电特性的半导体器件和该半导体器件的制作方法。或者提供具有该半导体器件的显示装置和该显示装置的制作方法。本发明提供的半导体器件包括：第1晶体管，其位于衬底上，具有栅极电极、氧化物半导体膜和栅极电极与氧化物半导体膜之间的栅极绝缘膜；绝缘膜，其位于第1晶体管上，具有第1膜和第1膜上的第2膜；和端子，其通过绝缘膜内的开口部与氧化物半导体膜电连接。绝缘膜具有与端子接触的第1区域，第1区域与绝缘膜的其它区域相比氧的组成大。

Description

半导体器件、显示装置和它们的制作方法
技术领域
本发明的实施方式之一涉及半导体器件、具有半导体器件的显示装置和它们的制作方法。
背景技术
作为表示半导体特性的代表性例子，能够举出硅元素(硅)和锗等第14族元素。特别是由于硅容易获得、容易加工、半导体特性优良、特性容易控制等，几乎在所有的半导体器件中使用，被定位为支撑电子学产业的基干的材料。
近年来，发现在氧化物、特别是铟和镓等13族元素的氧化物中存在半导体特性，以此为契机进行了全力以赴的研究开发。作为展现出半导体特性的氧化物(以下称为氧化物半导体)的代表例，已知有铟镓氧化物(IGO)和铟镓锌氧化物(IGZO)等。最近的全力以赴的研究开发的结果，已经达到具有包含这些氧化物半导体的晶体管作为半导体元件的显示装置上市销售的程度。此外，例如如日本特开2015-225104号公报、国际公开第2015-031037号公报、美国专利申请公开第2010/0182223号公报所公开的，组装有将具有含硅半导体(以下称为硅半导体)的晶体管和具有氧化物半导体的晶体管这两者的半导体器件也已被开发。
发明内容
解决技术问题的技术方案
本发明的实施方式之一是一种半导体器件，具有：第1晶体管，其位于衬底上，具有栅极电极、氧化物半导体膜和栅极电极与氧化物半导体膜之间的栅极绝缘膜；绝缘膜，其位于第1晶体管上，具有第1膜和第1膜上的第2膜；和端子，其通过绝缘膜内的开口部与氧化物半导体膜电连接。绝缘膜具有与端子接触的第1区域，第1区域与绝缘膜的其它区域相比氧的组成大。
本发明的实施方式之一是一种显示装置，具有：第1晶体管，其位于衬底上，具有栅极电极、氧化物半导体膜和栅极电极与氧化物半导体膜之间的栅极绝缘膜；绝缘膜，其位于第1晶体管上，具有第1膜和第1膜上的第2膜；端子，其通过绝缘膜内的开口部与氧化物半导体膜电连接；端子上的平坦化膜；和平坦化膜上的显示元件。绝缘膜具有与端子接触的第1区域，第1区域与绝缘膜的其它区域相比氧的组成大。
本发明的实施方式之一是一种半导体器件的制作方法，包括以下步骤：在衬底上形成第1晶体管，该第1晶体管具有栅极电极、氧化物半导体膜和栅极电极与氧化物半导体膜之间的栅极绝缘膜，在第1晶体管上形成具有第1膜和第1膜上的第2膜的绝缘膜，在绝缘膜形成开口部，在开口部的表面部分以使得绝缘膜具有与其它区域相比氧的组成大的第1区域的方式对绝缘膜进行氧化，以与氧化物半导体膜电连接的方式在开口部形成端子。
附图说明
图1A、图1B表示本发明的实施方式之一的半导体器件的截面示意图和氧组成曲线图。
图2A至图2D是表示本发明的实施方式之一的半导体器件的制作方法的截面示意图。
图3A至图3D是表示本发明的实施方式之一的半导体器件的制作方法的截面示意图。
图4A至图4C是表示本发明的实施方式之一的半导体器件的制作方法的截面示意图。
图5A至图5C表示本发明的实施方式之一的半导体器件的截面示意图和氧组成曲线图。
图6A至图6C是表示本发明的实施方式之一的半导体器件的制作方法的截面示意图。
图7A、图7B是表示本发明的实施方式之一的半导体器件的制作方法的截面示意图。
图8是本发明的实施方式之一的半导体器件的截面示意图。
图9A至图9C是表示本发明的实施方式之一的半导体器件的制作方法的截面示意图。
图10A至图10C是表示本发明的实施方式之一的半导体器件的制作方法的截面示意图。
图11A、图11B是表示本发明的实施方式之一的半导体器件的制作方法的截面示意图。
图12A、图12B是表示本发明的实施方式之一的半导体器件的制作方法的截面示意图。
图13是本发明的实施方式之一的显示装置的俯视示意图。
图14表示本发明的实施方式之一的显示装置的像素的等价电路。
图15是本发明的实施方式之一的显示装置的截面示意图。
图16是本发明的实施方式之一的显示装置的截面示意图。
图17是本发明的实施方式之一的显示装置的截面示意图。
图18是本发明的实施方式之一的显示装置的截面示意图。
具体实施方式
以下参照附图等说明本发明的各实施方式。其中，本发明能够在不脱离其主旨的范围内以各种方式实施，不应该限定为以下所例示的实施方式的记载内容来进行解释。
附图为了使说明更明确而存在与实际样子相比示意地表示各部分的宽度、厚度、形状等的情况，但这只是一个例子，并不限定本发明的解释。在本说明书和各附图中，对于具有与之前的图中已说明的要素同样功能的要素标注相同的标记并省略重复说明。
在本发明中，在加工某一个膜来形成多个膜的情况下，存在这多个膜具有不同的功能、作用的情况。但是，这多个膜来自于由同一个工序作为同一个层形成的膜，具有相同的层结构、相同的材料。因此，将这多个膜定义为存在于同一个层。
在本说明书和权利要求的范围内，表示在某一个结构体上配置其它结构体时仅表示为“在……上”的情况下，只要没有特别否认，则包括以与某一个结构体接触的方式在紧贴的上方配置其它结构体的情况和在某一个结构体的上方隔着另外的结构体来配置其它结构体的情况这两者。
(第1实施方式)
在本实施方式中，用图1至图4说明本发明的实施方式之一的半导体器件。
[1.构造]
本实施方式的半导体器件之一的半导体器件100的截面示意图示于图1A。半导体器件100在衬底104上隔着底涂层106具有第1晶体管102。第1晶体管102包括栅极电极108、氧化物半导体膜112和被栅极电极108与氧化物半导体膜112夹着的栅极绝缘膜110。第1晶体管102还在氧化物半导体膜112上具有与氧化物半导体膜112电连接的源极漏极电极114、116。在本说明书中，晶体管表示包括栅极电极、氧化物半导体、栅极绝缘膜、一对源极漏极电极的结构，在这些要素中也可以包含其它要素。
半导体器件100还在第1晶体管102上具有覆盖氧化物半导体膜112和源极漏极电极114、116的层间膜120。层间膜120是绝缘膜，在本实施方式中具有三个膜(第1膜122、第2膜124、第3膜126)。半导体器件100中设置有贯通层间膜120的第1端子128、第2端子130，第1端子128和第2端子130分别与源极漏极电极114、116电连接。半导体器件100也可以具有平坦化膜132作为任意的结构，能够在平坦化膜132上形成各种半导体元件、例如显示元件等。
如图1A的放大图(图中以圆包围的部分)所示，在层间膜120设置有第1区域140。第1区域140与层间膜120的表面接触，从层间膜120的表面扩展到内部。更具体地说，在层间膜120的第2膜124中包含第1区域140，第1端子128、第2端子130与该第1区域140接触。因此，第1区域140以包围第1端子128和第2端子130的方式形成。该第1区域140中氧的组成比第2膜124的其它区域大。
第1区域140能够具有氧的组成随着从表面起的距离的增大而减少的组成曲线。例如如图1B示意地所示，可以以从第1区域140与第1端子128或第2端子130的交界面起在与衬底104的上表面平行的方向(图1A的放大图中箭头X的方向)上氧的组成减小的方式形成第1区域140。氧的组成可以如实线的直线142所示直线地减少，也可以如曲线143、144所示曲线地减少。氧的组成曲线减少的情况下，也可以以指数函数减少。其中，层间膜120中的第1区域140以外的区域(其它区域)是即使从表面起的距离增大氧的组成也实际上固定的区域，与图2(B)中虚线的直线所示的区域对应。层间膜120的氧的组成例如通过二次离子质量分析(SIMS:Secondary Ion Mass Spectroscopy)等预估即可。
在图1A中作为一个例子表示的是所谓的底栅顶接触型的第1晶体管102，但本实施方式的方式不限于此，能够采用各种结构。例如第1晶体管102可以是顶栅型的晶体管，源极漏极电极114、116与氧化物半导体膜112的上下关系，可以是顶接触型、底接触型中的任一者。为顶栅型时，第1晶体管102也能够具有所谓的自对准型的结构。为底栅型时，第1晶体管102也可以具有氧化物半导体膜112的沟道区域比被源极漏极电极114、116覆盖的区域厚度小的、所谓的沟道蚀刻型的结构。或者第1晶体管102也可以具有在氧化物半导体膜112与源极漏极电极114、116之间存在绝缘膜的沟道阻绝(Channel Stop)型的结构。栅极电极108也无需是单一的，也可以是具有两个以上的栅极电极的多栅极晶体管。
[2.制作方法]
参照图2至图4说明半导体器件100的制作方法。
2-1.衬底
首先在衬底104上形成底涂层106(图2A)。衬底104具有支承形成在第1晶体管102和平坦化膜132上的各种半导体元件的功能。因此，衬底104使用具有以下特性的材料即可，即：对形成在衬底104上的各种元件的工艺的温度的耐热性和对工艺中使用的药品的化学稳定性。具体而言，衬底104能够包含玻璃或石英、塑料、金属、陶瓷等。在对半导体器件100赋予挠性的情况下，能够使用高分子材料，例如能够使用聚酰亚胺、聚酰胺、聚酯、聚碳酸酯所示的高分子材料。其中，形成挠性半导体器件100时，衬底104有时被称为基材或基底膜。
2-2.底涂层
底涂层106是具有防止碱金属离子等杂质从衬底104向第1晶体管102等扩散的功能的膜，能够包含氮化硅、氧化硅、氮氧化硅、氧氮化硅等无机绝缘体。底涂层106能够使用化学气相沉积法(CVD法)或溅射法、层压法等以具有单层或叠层结构的方式形成。在使用CVD法的情况下，可以使用四烷氧基硅烷等作为原料气体。底涂层106的厚度能够在50nm至1000nm的范围内任意地选择，不必在衬底104上为一定，底涂层106可以根据部位的不同而具有不同的厚度。在底涂层106由多个层构成的情况下，例如衬底104上能够层叠含有氮化硅的层和在其上的含有氧化硅的层。
其中，在衬底104的杂质浓度小的情况下，可以不设置底涂层106或以仅覆盖衬底104的一部分的方式形成。例如在作为衬底104使用碱金属离子浓度小的聚酰亚胺的情况下，能够不设置底涂层106而以与衬底104接触的方式设置栅极电极108。
2-3.栅极电极
接着在底涂层106上形成栅极电极108(图2B)。栅极电极108能够使用钛、铝、铜、钼、钨、钽等金属或其合金等，以具有单层或叠层结构的方式形成。将本实施方式的半导体器件100例如应用于显示装置等具有大面积的半导体器件时，为了防止信号的延迟，优选使用铝、铜等具有高的导电性的金属。例如能够采用以钛、钼等具有较高熔点的金属夹持铝、铜等的结构。
2-4.栅极绝缘膜
接着在栅极电极108上形成栅极绝缘膜110(图2B)。栅极绝缘膜110可以具有单层结构、叠层结构中的任一种结构，能够是含硅的无机绝缘体，例如能够包含氧化硅、氮化硅、氧氮化硅、氮氧化硅。为了抑制在氧化物半导体膜112内产生载流子，优选作为栅极绝缘膜110使用特别是含有氧化硅的绝缘膜。栅极绝缘膜110能够使用溅射法或CVD法等来形成。优选成膜时的气氛中尽可能不含氢气、水蒸汽等含氢的气体，由此氢的组成少，能够形成具有接近化学计量(理想配比)或其以上的氧的组成的栅极绝缘膜110。
2-5.氧化物半导体膜
接着在栅极绝缘膜110上形成氧化物半导体膜112(图2C)。氧化物半导体膜112能够含有铟和镓等第13族元素。氧化物半导体膜112可以含有不同的多个第13族元素，可以是铟与镓的混合氧化物(IGO)。氧化物半导体膜112还可以含有12族元素，作为一个例子可举出含有铟、镓和锌的混合氧化物(IGZO)。氧化物半导体膜112能够含有其它元素，也可含有作为14族元素的锡、作为4族元素的钛和锆等。氧化物半导体膜112的结晶性也不限定，氧化物半导体膜112可以是单晶、多晶、微晶或非晶。氧化物半导体膜112优选氧缺陷等结晶缺陷少。
氧化物半导体膜112例如利用溅射法等以20nm至80nm或30nm至50nm的厚度形成，通过图案化(蚀刻)而被加工成希望的形状。在使用溅射法的情况下，成膜能够在含氧气的气氛，例如氩与氧气的混合气氛中进行。此时，可以使氩的分压小于氧气的分压。
施加到靶的电源可以是直流电源也可以是交流电源，能够根据靶的形状、组成等来决定。作为靶例如能够使用包含铟(In)、镓(Ga)、锌(Zn)的混合氧化物(InaGabZncOd)。此处的a、b、c、d为0以上的实数，不限于整数。因此，在假设各元素以最稳定的离子存在的情况下，上述组成不一定限于电中性的组成。作为靶的组成的一例可举出InGaZnO4，但组成不限于此，只要氧化物半导体膜112或包含它的第1晶体管102具有目标特性就能够适当选择。
也可以对氧化物半导体膜112进行加热处理(退火)。加热处理可以在氧化物半导体膜112的图案化前进行，也可以在图案化后进行。由于存在由于加热处理而氧化物半导体膜112的体积减小(收缩)的情况，所以优选在图案化前进行加热处理。加热处理在氮、干燥空气或大气的存在下，在常压或减压的情况下进行即可。加热温度能够在从250℃到500℃或者从350℃到450℃的范围内选择，加热时间能够在15分钟到1小时的范围内选择，但也可以在这些范围之外进行加热处理。通过该加热处理，氧被导入到氧化物半导体膜112的氧缺陷中或者氧进行位错，从而获得结构更明确、结晶缺陷更少且结晶性更高的氧化物半导体膜112。其结果是，获得具有可靠性高、高导通电流或低截止电流、低特性(阈值电压)不均等优良的电特性的第1晶体管102。
图中未示出，例如在第1晶体管102具有顶栅结构的情况下，也可以对氧化物半导体膜112掺杂杂质，使得氧化物半导体膜112具有与栅极电极108重叠的沟道区域和源极漏极区域。在掺杂有杂质的区域产生结晶缺陷而导电性提高，该区域能够作为源极漏极区域起作用。
2-6.源极漏极电极
接着在氧化物半导体膜112上形成源极漏极电极114、116(图2D)。源极漏极电极114、116能够使用可应用于栅极电极108的材料、结构和形成方法来形成。在形成沟道阻绝型的晶体管时，在氧化物半导体膜112上例如可以形成含有氧化硅的绝缘膜，之后形成源极漏极电极114、116。其中，存在晶体管的源极、漏极根据晶体管的极性和电流的流向而互换的情况。因此，源极漏极电极114、116都既可以作为源极电极起作用也可以作为漏极电极起作用。
通过以上工序形成第1晶体管102。
2-7.层间膜
接着在源极漏极电极114、116上形成层间膜120。此处层间膜120具有第1膜122、第2膜124和第3膜126，首先形成第1膜122(图3A)。
第1膜122能够含有底涂层106可使用的材料，能够通过溅射法、CVD法形成。第1膜122也可以含有氧化铝和氧化铬、氮化硼等。第1膜122优选为不含氮的无机绝缘膜，作为一例可举出含氧和硅的氧化硅膜。与栅极绝缘膜110的形成同样地，优选在形成第1膜122时的气氛中尽量不含氢气、水蒸汽等含氢的气体，由此氢的组成小，能够形成具有接近化学计量或其以上的氧组成的第1膜122，其结果是，能够获得稳定且具有优良的电特性的第1晶体管102。
在第1膜122上形成第2膜124(图3B)。第2膜124也能够含有与第1膜122同样的材料，以同样的方法形成，但优选含有含氮的无机绝缘材料、例如含氮和硅的氮化硅。通过使用氧化硅，阻止可能从其上形成的各种膜(例如平坦化膜132等)扩散来的氢和水等杂质，能够减小对第1晶体管102的电特性的影响。在将氮化硅用于第2膜124的情况下，能够使用将氨或氧化氮作为氮源，将四烷氧基硅烷用作反应气体的CVD法。此时，为了不对第1晶体管102的电特性产生影响，优选减小含氢的气体的流量，进行成膜使得第2膜124的氢的组成变小。此外，优选以较低的温度(优选室温以上300℃以下或室温以上200℃以下)进行成膜。
在第2膜124上形成第3膜126(图3C)。第3膜126也能够含有与第1膜122同样的材料，以同样的方法形成，但优选含有含氧的无机绝缘材料、例如含氧和硅的氮化硅。通过将第1膜122、第2膜124和第3膜126层叠来形成层间膜120。
接着为了形成第1端子128和第2端子130，在层间膜120形成使源极漏极电极114、116露出的开口部(接触孔)118(图3D)。开口部118例如能够通过在含有含氟碳氢化合物的气体中进行等离子体蚀刻来形成。
在形成开口部118之后，将层间膜120的一部分氧化来形成第1区域140。氧化处理例如如图4A所示，能够通过对层间膜120实施氧等离子体处理来进行。具体而言，在含有含氧气体(氧、臭氧等)的气氛下，将衬底104设置在一对电极之间，在电极之间施加高频交流电压来形成等离子体。频率例如能够选自13.56MHz、2.45GHz等。由此将含氧离子射入层间膜120的表面，层间膜120被氧化。
氧化从含氧的离子所冲击的层间膜120的表面起进行。这里在层间膜120具有例如含有氧化硅的第1膜122、含有氮化硅的第2膜124、含有氧化硅的第3膜126的情况下，第1膜122和第3膜126原来就含有氧，所以对于氧化反应活性较小。相对于此，第2膜124原来不含氧或仅以较少的组成含氧，所以对于氧化反应表现出活性。其结果是，氧化优先对第2膜124进行，在第2膜124形成第1区域140。
由于氧化，在第2膜124中一部分氮被氧置换，或者氧被导入到结晶的缺陷部而与硅形成键。因此，通过氧化而形成的第1区域140与其它区域相比氧的组成大。该第1区域140以包围开口部118的方式形成(图4A)。由于氧化从层间膜120的表面开始进行，所以第1区域140与开口部118的侧面相接触，从层间膜120的表面向内部扩展。换言之，第1区域140形成开口部118的侧面的一部分。因此，第1区域140的氧的组成随着从层间膜120的表面起的距离的增大而减少。在第2膜124优先进行氧化的情况下，由于氧化在与衬底104的上表面平行的方向(图1A中的X方向)上进行，所以在该方向上随着从与开口部118的交界面起的距离的增大，氧的组成减少。氧的组成例如如图1B所示地减少。因此，第2膜124的第1区域140及其以外的区域之间的边界不一定能够明确观测到。
其中，氧化也可以用湿式处理代替等离子体处理来进行。湿式处理具体是通过使含氧、臭氧或其它氧化剂的溶液或含氧的水的蒸汽与层间膜120接触来进行。
也可以在氧化处理结束之后进行酸处理。由此，通过等离子体处理能够除去可能形成在源极漏极电极114、116上的氧化膜。酸处理例如能够使用氢氟酸等含氟化氢的溶液来进行。
2-8.端子
在氧化处理结束之后，以各自与源极漏极电极114、116相接触的方式形成第1端子128和第2端子130(图4B)。由此，第1端子128、第2端子130分别与源极漏极电极114、116电连接并与第1区域140接触。第1端子128和第2端子130的形成能够使用可应用于栅极电极108或源极漏极电极114、116的材料、结构、形成方法。
2-9.平坦化膜
形成了第1端子128和第2端子130之后，可以形成平坦化膜132作为任意的结构(图4C)。平坦化膜132具有吸收第1晶体管102引起的凹凸和倾斜并提供平坦的面的功能。平坦化膜132能够由有机绝缘体形成。作为有机绝缘体，能够举出环氧树脂、丙烯酸树脂、聚酰亚胺、聚酰胺、聚酯、聚碳酸酯、聚硅氧烷等高分子材料，平坦化膜132能够通过旋涂法、喷墨法、印刷法、浸涂法等湿式成膜法来形成。平坦化膜132也可以具有包含上述有机绝缘体的层和包含无机绝缘体的层的叠层结构。此时，作为无机绝缘体能够举出氧化硅、氮化硅、氮氧化硅和氧氮化硅等含硅无机绝缘体，含无机绝缘体的层能够通过溅射法或CVD法形成。经过以上工序能够制作半导体器件100。
如上所述，层间膜120的功能之一是防止从形成在第1晶体管102上的各种膜(例如平坦化膜132)扩散的杂质向第1晶体管102侵入。因此，层间膜120优选含有水、氧的透过性低的氮化硅。而在形成含氮化硅的膜的情况下，优选降低含氢的氮源的气体的流量，并以较低的温度成膜，使得不对第1晶体管102的电特性产生影响。但是在这样的条件下形成含氮化硅的膜时，化学稳定性低，用氢氟酸这样的酸进行处理时可能一部分或者全部都消失，阻截杂质的能力显著降低。例如在形成了开口部108之后进行酸处理时，第2膜124被氢氟酸蚀刻(侧面蚀刻)而一部分消失。
然而如上所述，在制作本实施方式中所述的半导体器件100时，对层间膜120进行氧化处理，从含氮化硅的膜(例如第2膜124)的表面进行氧化反应来形成第1区域140。由此，在含氮化硅的膜的表面形成氧的组成增大了的区域而化学稳定性提高，即使进行酸处理也能够防止侧面蚀刻。其结果是，能够防止层间膜120的消失及其功能劣化，能够提供电特性优良的半导体器件100。
(第2实施方式)
在本实施方式中，用图5至图7说明本发明的实施方式之一的半导体器件及其制作方法。关于与第1实施方式重复的内容有时省略说明。
[1.构造]
图5A表示本实施方式的半导体器件200的截面图。与半导体器件100的不同点在于层间膜120的结构，半导体器件200的层间膜120具有第1膜122和第2膜124，第2膜124在其上表面和与第1端子128、第2端子130相接触的区域具有第1区域150及其以外的区域(第2区域)152。关于该不同点以外的结构能够援引第1实施方式。
更具体地说，第1膜122与第1实施方式的第1膜122对应，是氧化硅、氮化硅、氧氮化硅、氮氧化硅等含硅的无机绝缘膜。第1膜122优选是含有不含氮的氧化硅的膜，氢的组成小，通过具有接近化学计量或者其以上的氧的组成，能够获得稳定且具有优良的电特性的第1晶体管102。
第2膜124也是包含氧化硅、氮化硅、氧氮化硅、氮氧化硅等含硅无机绝缘体的膜。第2膜124是优选杂质的阻截性高且含有氮化硅那样的含氮和硅的无机绝缘体的膜。第2膜124的功能之一是防止杂质向第1晶体管102侵入。
第2膜124的第1区域150从第2膜124的上表面和与第1端子128、第2端子130相接触的交界面向内部扩展，与第2区域152相比氧的组成高。
与第1实施方式的半导体器件100的第1区域140一样，第1区域150能够具有氧的组成随着从表面起的距离的增大而减少的组成曲线。可以以例如如图5B示意地所示从第1区域150与第1端子128或第2端子130的交界面起在与衬底104的上表面平行的方向(图5A中箭头X的方向)上，氧的组成随着从表面起的距离的增大而减小的方式来形成第1区域150。同样地也可以以如图5C所示在从第1区域150的上表面起在与衬底104的上表面垂直的方向(图5A中箭头Y的方向)上，氧的组成随着从表面起的距离的增大而减小的方式来形成第1区域150。氧的组成可以如实线的直线142、146所示直线地减少，也可以如曲线143、144、147、148所示曲线地减少。氧的组成曲线地减少时，也可以以指数函数减少。第2区域152是即使从表面起的距离增大氧的组成也实质上一定的区域，与图5B、图5C中的虚线所示的区域对应。
[2.制作方法]
参照图6、图7说明半导体器件200的制作方法。与第1实施方式同样，在衬底104上隔着底涂层106形成第1晶体管102，之后形成层间膜120(图6A)。层间膜120具有第1膜122和第2膜124，各自相当于第1实施方式的第1膜122和第2膜124。第1膜优选具有含硅和氧的氧化硅，第2膜优选具有含硅和氮的氮化硅。
形成第2膜124之后，为了形成第1端子128和第2端子130，在层间膜120上形成使源极漏极电极114、116露出的开口部118(图6B)。开口部118的形成方法能够使用第1实施方式所述的方法。
形成了开口部118之后，为了将层间膜120的一部分氧化而进行氧化处理。氧化处理能够与第1实施方式所述的氧化处理同样地进行。
由于氧化从含氧的离子冲击的层间膜120的表面进行，所以在层间膜120例如具有含氧化硅的第1膜122和含氮化硅的第2膜124的情况下，由于第1膜122原本含有氧，所以对于氧化反应活性较小。相对于此，第2膜124原来就不含氧或仅以较少的组成含氧，所以对于氧化反应表现出活性。其结果是，氧化优先对第2膜124进行。
由于氧化，在第2膜124中氮的一部分被氧置换，或者氧被导入到结晶的缺陷部而与硅形成键。因此，在通过氧化而形成的第1区域150中与第2区域152相比氧的组成较高。由于氧化从层间膜120的表面开始进行，所以第1区域150不仅在第2膜124的上表面及其附近形成，而且在与开口部118的侧面相接触的部分也形成。因此，第1区域150与开口部118接触，包围开口部118，从层间膜120的表面向内部扩展，形成开口部118的侧面的一部分(图6C)。
之后，与第1实施方式同样地在开口部118形成第1端子128、第2端子130(图7A)。而且也可以形成平坦化膜132作为任意的结构(图7B)。通过至此的工艺能够获得半导体器件200。
在本实施方式所述的半导体器件200的制作方法中，对阻截杂质的能力高但化学稳定性低的膜(第2膜124)进行氧化处理来将一部分氧化，其结果是能够在保留阻截杂质的能力高的膜(第2区域152)的状态下提供具有高的化学稳定性的膜(第1区域150)。因此，能够提供在进行如氢氟酸处理那样的酸处理时也稳定，并且能够有效地阻截杂质的层间膜120，能够提供特性的差异小且具有优良的电特性的半导体器件。
(第3实施方式)
在本实施方式中，用图8至图12说明本发明的实施方式之一的半导体器件及其制作方法。关于与第1实施方式重复的内容有时省略说明。
[1.构造]
图8是表示本实施方式的半导体器件300的截面示意图。半导体器件300具有第1实施方式所述的第1晶体管102，并具有第2晶体管160和第3晶体管162。虽未图示，能够具有第2实施方式所述的第1晶体管102来代替第1实施方式所述的第1晶体管102。
更具体地说，半导体器件300在衬底104上隔着底涂层106以与底涂层106接触的方式设置有第2晶体管160和第3晶体管162。
第2晶体管160和第3晶体管162各自具有含硅的半导体膜(以下称为硅半导体膜)164、166，其上隔着第2栅极绝缘膜168各自形成有第2栅极电极170、第3栅极电极172。此处所示的第2晶体管160和第3晶体管162都具有顶栅型的自对准型结构，但与第1实施方式的第1晶体管102一样，第2晶体管160和第3晶体管162也能够具有各种结构。
硅半导体膜164、166能够含有单晶硅、多晶硅、微晶硅、非晶硅。以下以硅半导体膜164、166含有多晶硅的实施方式为例进行说明。如图8所示，硅半导体膜164、166具有沟道区域和源极漏极区域。在图8所示的例子中，硅半导体膜164具有沟道区域164a、源极漏极区域164b、164c，而硅半导体膜166具有沟道区域166a、源极漏极区域166b、166c和低浓度杂质区域(LDD)166d、166e。与沟道区域164a和166a相比，源极漏极区域164b、164c、166b、166c的杂质浓度高，因此导电性高。作为杂质能够举出硼、铝等带来p型导电性的元素和磷、氮等带来n型导电性的元素。在图8所示的例子中，硅半导体膜164中掺杂有带来p型导电性的元素，硅半导体膜166中掺杂有带来n型导电性的元素。
第1晶体管102具有与第1实施方式中所述的第1晶体管102同样的结构，其栅极电极108位于第2栅极绝缘膜168上。因此，第2栅极电极170、第3栅极电极172与栅极电极108存在于同一层。
第1晶体管102的栅极绝缘膜110以覆盖第2栅极电极170、第3栅极电极172的方式延伸。同样，层间膜120也以覆盖第2栅极电极170、第3栅极电极172的方式延伸。栅极绝缘膜110、层间膜120也作为保护第2晶体管160、第3晶体管162的膜起作用。
第2晶体管160还具有源极漏极电极180、182，第3晶体管162还具有源极漏极电极184、186。如后所述，它们能够与第1晶体管102的第1端子128和第2端子130同时形成，所以能够存在于同一层。虽未图示，源极漏极电极180、182中的一者与源极漏极电极184、186中的一者电连接，可以由第2晶体管160和第3晶体管162形成互补型金属氧化物半导体(CMOS)晶体管。
与第1实施方式同样，层间膜120具有第1区域140。该第1区域140也包含于第2晶体管160、第3晶体管162，如图8所示，以包围源极漏极电极180、182、184、186的方式设置。第1区域140与第2膜124的其它区域相比氧的组成大。
与第1实施方式同样，半导体器件300能够具有平坦化膜132作为任意的结构。
[2.制作方法]
参照图9至图12说明半导体器件300的制作方法。与第1实施方式相同的记载有时省略。
2-1.底涂层
在衬底104上形成底涂层106(图9A)。底涂层106能够以第1实施方式所述的方法形成。如图8和图9A所示，在本实施方式中，底涂层106具有由三个层叠层的结构，能够适当包含第1实施方式所述的材料。例如底涂层106能够具有从衬底104侧依次层叠含氧化硅的膜、含氮化硅的膜、含氧化硅的膜而成的结构。
2-2.硅半导体膜
接着在底涂层106上形成硅半导体膜164、166。硅半导体膜164、166的结晶性没有限制，在采用多晶的形态的情况下，例如使用CVD法以50nm至100nm左右的厚度形成无定形硅(a-Si)，对其进行加热处理或者照射激光等的光来进行结晶化即可。结晶化也可以在镍等触媒的存在下进行。
2-3.第2栅极绝缘膜
接着以覆盖硅半导体膜164、166的方式形成第2栅极绝缘膜168(图9B)。第2栅极绝缘膜168能够使用与栅极绝缘膜110同样的材料、方法来形成。例如第2栅极绝缘膜168将四乙氧基硅烷等烷氧基硅烷用作原料，采用CVD法来形成。
2-4.栅极电极、第2栅极电极、第3栅极电极
接着在第2栅极绝缘膜168上形成栅极电极108。同时，以与硅半导体膜164、166重叠的方式形成第2栅极电极170、第3栅极电极172(图9B)。因此，这些栅极电极存在于同一层。这些栅极电极能够使用在第1实施方式中所述的栅极电极108的形成中能够采用的材料、形成方法来形成。
之后，将第2栅极电极170、第3栅极电极172用作掩模，从衬底104上对硅半导体膜164、166进行离子注入处理或离子掺杂处理。在本实施方式的半导体器件300中，对硅半导体膜164掺杂赋予p型导电性的离子，在硅半导体膜164的不与第2栅极电极170重叠的区域形成源极漏极区域164b、164c，同时形成实质上没有被掺杂离子的沟道区域164a(图9C)。另一方面，对硅半导体膜166掺杂赋予n型导电性的离子，在硅半导体膜166的不与第3栅极电极172重叠的区域形成源极漏极区域166b、166c，同时形成实质上没有被掺杂离子的沟道区域166a。
如图9C所示，在硅半导体膜166的源极漏极区域166b与沟道区域166a之间和源极漏极区域166c与沟道区域166a之间设置LDD166d、166e的情况下，例如在第3栅极电极172的侧面形成绝缘体膜，通过它来掺杂离子，由此能够形成LDD166d、166e。在掺杂了离子之后也可以进行加热处理，使被掺杂的离子活化。
2-5.栅极绝缘膜
接着在栅极电极108上形成第1晶体管102的栅极绝缘膜110(图10A)。此时栅极绝缘膜110形成为不仅覆盖栅极电极108，而且覆盖第2栅极电极170、第3栅极电极172。栅极绝缘膜110的材料和形成方法能够援引第1实施方式中所述的材料和形成方法。例如设置包含氮化硅的单层膜或者从衬底104侧层叠包含氮化硅的膜和包含氧化硅的膜。
2-6.氧化物半导体膜
接着以与栅极电极108重叠的方式在栅极绝缘膜110上形成氧化物半导体膜112(图10B)。形成方法与第1实施方式中说明的相同。
2-7.源极漏极电极
接着使用第1实施方式中所述的材料、结构、方法，在氧化物半导体膜112上形成源极漏极电极114、116(图10C)。
2-8.层间膜
接着使用第1实施方式中所述的材料、结构、方法，在源极漏极电极114、116上形成层间膜120(图11A)。层间膜120以覆盖第1晶体管102、第2晶体管160、第3晶体管162的方式形成。与第1实施方式同样，层间膜120具有第1膜122、第2膜124、第3膜126，优选第1膜和第3膜122、126含有氧化硅，第2膜124含有氮化硅。此时的氧化硅优选氢的组成小，具有接近化学计量或在其以上的氧组成。
接着在层间膜120和栅极绝缘膜110形成使源极漏极电极114、116露出的开口部118和使源极漏极区域164b、164c、166b、166c露出的开口部(第2开口部)190(图11B)。开口部118、190例如能够通过在包含含氟碳化氢化合物的气体中进行等离子体蚀刻来形成。开口部118、190可以各自形成，但通过同时形成能够削减工序数。
形成了开口部118、190之后，为了将层间膜120的一部分氧化而进行氧化处理(图11B)。氧化处理只要使用第1实施方式所述的方法进行即可。由此，在第2膜124形成第1区域140(图12A)。该第1区域140与第2膜124的其它区域相比氧的组成高。此时，第1区域140不仅在开口部118露出，在开口部190也露出。换言之，氧组成高的第1区域140构成开口部118和190的侧面，并且以包围开口部118和190的方式形成。
通过氧化处理，源极漏极区域164b、164c、166b、166c的表面被氧化，形成薄的氧化膜。而且，根据使用的材料不同，在源极漏极电极114、116上也形成氧化膜。不除去它的情况下，与之后形成的第1端子128、第2端子130、源极漏极电极180、182、184、186之间产生大的接触电阻。因此为了除去氧化膜，使用氢氟酸等对半导体膜164、166的表面进行酸处理。
如第1实施方式所述，优选的方式之一是在包含氮化硅、其氢的组成小的条件下，以较低的温度形成第2膜124。由于这样的膜对酸的耐受性较低，所以由于酸处理而消失、损伤。
但是如上所述，对层间膜120进行氧化处理，从第2膜124的表面进行氧化反应，由此膜的氧的组成增大，化学稳定性提高，对酸的耐受性大幅提高。其结果是，能够防止层间膜120的消失及其功能劣化，能够提供电特性优良的半导体器件300。
2-9.端子、源极漏极电极
接着以填埋开口部118、190的方式并且以与源极漏极电极114、116和源极漏极区域164b、164c、166b、166c电连接的方式形成第1端子128、第2端子130和源极漏极电极180、182、184、186(图12B)。这些端子、电极能够使用第1实施方式中所述的材料、方法同时形成。因此，第1端子128、第2端子130和源极漏极电极180、182、184、186能够存在于同一层。
2-10.平坦化膜
与第1实施方式同样形成平坦化膜132作为任意的结构(图12B)。形成方法如第1实施方式中所述。
经过以上工艺能够形成半导体器件300。
本实施方式的半导体器件300在衬底104上具有支配电特性的半导体膜的材料不同的多个晶体管(第1晶体管102、第2晶体管160、第3晶体管162)。在包含氧化物半导体膜112的第1晶体管102上形成的层间膜120中包含具有防止杂质侵入的功能但化学稳定性低的第2膜124，通过对第2膜124进行氧化处理能够保留防止杂质侵入的功能并提高化学稳定性。其结果是，能够获得差异少且具有优良的电特性的第1晶体管102。
含有氧化物半导体膜112的第1晶体管102的特征在于截止电流低。另一方面，具有硅半导体膜164、166的第2晶体管160、第3晶体管162的特征在于场效应迁移率高。通过应用本实施方式，能够提供同时具有这些特征的半导体器件。
(第4实施方式)
在本实施方式中，用图13至图15说明包含第1实施方式至第3实施方式所述的半导体器件100、200或300的显示装置及其制作方法。与第1实施方式至第3实施方式重复的记载有时省略。
[1.整体结构]
图13是表示本实施方式的显示装置400的俯视示意图。显示装置400在衬底104的一个面(上表面)上具有包括多个像素204的显示区域206和栅极侧驱动电路(以下称为驱动电路)208。能够对多个像素204设置提供彼此不同的颜色的发光元件或液晶元件等显示元件，由此能够进行全彩色显示。例如能够将提供红色、绿色和蓝色的显示元件分别设置于三个像素204。或者，在所有的像素204中使用提供白色的显示元件，使用滤色片按每个像素204提取红色、绿色或蓝色来进行彩色显示。最终提取的颜色不限于红色、绿色和蓝色的组合。例如能够从四个像素204分别提取红色、绿色、蓝色、白色这4种颜色。像素204的排列也无限制，能够采用条纹排列、三角形排列、P(Pentile)排列等。
配线210从显示区域206向着衬底104的侧面(图13中的显示装置400的短边)延伸，配线210在衬底104的端部露出，露出部形成端子212。端子212与挠性印刷电路(FPC)等的连接器(未图示)连接。显示区域206也经配线210与IC芯片214电连接。由此，从外部电路(未图示)供给来的影像信号经驱动电路208、IC芯片214供给到像素204，像素204的显示元件被控制，影像在显示区域206上被再现。其中虽未图示，显示装置400也可以在显示区域206的周边具有源极侧驱动电路来代替IC芯片214。在本实施方式中驱动电路208以夹着显示区域206的方式设置有两个，但驱动电路208也可以设置一个。而且，也可以不将驱动电路208设置在衬底104上，而将设置于不同的衬底上的驱动电路208形成在连接器上。
[2.像素电路]
图14表示像素204的等效电路的一例。在图14中，作为显示元件236示出了具有有机电致发光元件等的发光元件238的例子。像素204具有栅极线220、信号线222、电流供给线224和电源线226。
像素204具有开关晶体管230、驱动晶体管232、保持电容器234和显示元件236。开关晶体管230的栅极、源极、漏极分别与栅极线220、信号线222、驱动晶体管232的栅极电连接。驱动晶体管232的源极与电流供给线224电连接。保持电容器234的一个电极与开关晶体管230的漏极和驱动晶体管232的栅极电连接，另一个电极与驱动晶体管232的漏极和显示元件236的一个电极(第1电极)电连接。显示元件236的另一个电极(第2电极)与电源线226电连接。其中，各晶体管的源极、漏极有时根据电流的流向或晶体管的极性而互换。
在图14中表示的是像素204具有两个晶体管(开关晶体管230、驱动晶体管232)和一个保持电容器(保持电容器234)的结构，但是本实施方式的显示装置不限于该结构，晶体管的数量可以是一个，也可以是三个以上。像素204可以不包含保持电容器，也可以具有多个保持电容器。而且，显示元件236不限于发光元件，也可以是液晶元件或电泳元件。配线也不限于上述栅极线220、信号线222、电流供给线224和电源线226，例如像素204也可以具有多个栅极线和具有其它功能的配线。或者，这些配线的至少一个也可以被多个像素204所共用。
[3.截面结构]
图15示出显示装置400的截面示意图。图15示意地表示显示区域206的一个像素204的结构。显示装置400具有第3实施方式所述的半导体器件300的一部分。此处，半导体器件300的第1晶体管102、第2晶体管160包含在像素204内。前者相当于图14中的开关晶体管230，后者相当于驱动晶体管232。因此虽未图示，第1晶体管102的源极漏极电极114、116中的一者与第2晶体管160的第2栅极电极170连接。
显示装置400具有平坦化膜132，平坦化膜132具有到达第2晶体管160的源极漏极电极180的开口部。显示装置400还具有覆盖开口部的侧面且与源极漏极电极180电连接的连接电极240。连接电极240例如能够使用铟-锡氧化物(ITO)或铟-锌氧化物(IZO)等具有透光性的导电性氧化物，利用溅射法等形成。连接电极240不必一定设置，但通过设置连接电极240，能够保护第2晶体管160的源极漏极电极180，能够防止接触电阻的增大。
显示装置400还具有覆盖连接电极240的侧面和平坦化膜132的上表面的绝缘膜242。绝缘膜242能够包含含硅的无机材料，能够通过使用溅射法或CVD法等来形成。在平坦化膜132的开口部，连接电极240从绝缘膜242露出，由此连接电极240与发光元件238的第1电极250连接。此处如图15所示，绝缘膜242在平坦化膜132上具有开口部244，在此之后形成的间隔壁256与平坦化膜132相接触。该开口部244起到使从平坦化膜132脱离的杂质(水和氧等气体)向间隔壁256一侧移动的功能。
显示装置400在平坦化膜132上具有发光元件238。发光元件238的第1电极250在设置于平坦化膜132的开口部经由连接电极240与源极漏极电极180电连接。
在通过衬底104获取来自发光元件238的发光的情况下，能够将具有透光性的材料、例如ITO和IZO等导电性氧化物用于第1电极250。另一方面，在从与衬底104相反的一侧提取来自发光元件238的发光的情况下，能够使用铝、银等金属或它们的合金。或者能够采用上述金属或合金与导电性氧化物的叠层，例如用导电性氧化物夹持金属而成的叠层结构(例如ITO/银/ITO等)。
间隔壁256以覆盖第1电极250的端部和设置于平坦化膜132的开口部的方式设置，具有吸收起因于此的阶差，并且将相邻的像素204的第1电极250彼此电绝缘的功能。间隔壁256也被称为堤(肋)。间隔壁256能够使用环氧树脂、丙烯酸树脂等在平坦化膜132中可使用的材料。间隔壁256具有开口部以使第1电极250的一部分露出，其开口端优选坡度小的楔形状。开口部的端部具有陡峭的倾斜时，容易导致之后形成的EL层252和第2电极254等的覆盖不良。
发光元件238具有EL层252，EL层252以覆盖第1电极250和间隔壁256的方式形成。在本说明书和权利要求书中，EL层表示由一对电极夹持的层整体，可以由单一的层形成，也可以由多个层形成。例如能够适当组合载流子注入层、载流子传输层、发光层、载流子阻挡层、激子阻挡层等来形成EL层252。此外，相邻的像素204之间EL层252的结构也可以不同。例如可以以在相邻的像素204之间发光层不同而其它层具有相同的结构的方式形成EL层252。由此，相邻的像素204彼此能够获得不同的发光色，能够进行全彩色显示。相反，也可以在所有的像素204中使用相同的EL层252。此时，例如将提供白色发光的EL层252以被所有的像素204所共有的方式形成，使用滤色片等选择从各像素204获取的光的波长即可。EL层252能够采用蒸镀法或上述的湿式成膜法来形成。
发光元件238在EL层252上具有第2电极254。由第1电极250、EL层252、第2电极254来形成发光元件238。载流子(电子、空穴)从第1电极250和第2电极254注入到EL层252，经过由载流子的再结合而获得的激励状态缓和到基态的过程而获得发光。因此，在发光元件238中，EL层252与第1电极250彼此直接接触的区域为发光区域。
在通过衬底104获取来自发光元件238的发光的情况下，能够将铝和银等金属或它们的合金用于第2电极254。另一方面，通过第2电极254获取来自发光元件238的发光的情况下，使用上述金属或合金以具有透射可见光的程度的膜厚的方式形成第2电极254。或者在第2电极254中，能够使用具有透光性的材料，例如ITO和IZO等导电性氧化物。而且，能够在第2电极254中采用上述金属或合金与导电性氧化物的叠层结构(例如Mg-Ag/ITO等)。第2电极254能够使用蒸镀法、溅射法等来形成。
第2电极254上设置有钝化膜(密封膜)260。钝化膜260的一个功能为防止来自外部的水分侵入之前形成的发光元件238，作为钝化膜260优选具有高的气体阻隔性。例如优选使用氮化硅、氧化硅、氮氧化硅、氧氮化硅等无机材料形成钝化膜260。或者也可以使用包含丙烯酸树脂、聚硅氧烷、聚酰亚胺、聚酯等的有机树脂。在图15所例示的结构中，钝化膜260具有包含第1层262、第2层264、第3层266的三层结构。
具体而言，第1层262能够包含氧化硅、氮化硅、氧氮化硅、氮氧化硅等无机绝缘体，采用CVD法或溅射法来形成即可。作为第2层264例如能够使用高分子材料，高分子材料能够选自环氧树脂、丙烯酸树脂、聚酰亚胺、聚酯、聚碳酸酯、聚硅氧烷等。第2层264也能够通过上述湿式成膜法来形成，但也可以在减压状态下使作为上述高分子材料的原料的低聚物成为雾状或气体状，将其吹至第1层262，之后使低聚物聚合来形成。此时，也可以在低聚物中混合聚合引发剂。此外，也可以一边冷却衬底104一边将低聚物吹至第1层262。第3层266能够采用与第1层262同样的材料、形成方法来形成。
虽未图示，钝化膜260上也可以设置对置衬底作为任意的结构。对置衬底使用粘接剂与衬底104固定。此时，可以在对置衬底与钝化膜260之间的空间填充不活泼气体，或者也可以填充树脂等填充材料，或者也可以用粘接剂将钝化膜260与对置衬底直接粘合。在使用填充材料的情况下，优选对可见光具有高的透明性。在将对置衬底固定于衬底104时，也可以在粘接剂或填充剂中包含间隔件来调整间隙。或者，也可以在像素204之间形成作为间隔件的结构体。
进而，也可以在对置衬底设置在与发光区域重叠的区域具有开口的遮光膜、设置于与发光区域重叠的区域的滤色片。遮光膜使用铬和钼等反射率较低的金属或树脂材料中含有黑色或相当于黑色的着色材料的物质形成，具有遮断从发光区域直接得到的光以外的散射光和外部光反射等的功能。滤色片的光学特性按相邻的像素204中的每个像素204不同，例如能够以获取红色、绿色、蓝色发光的方式形成。遮光膜和滤色片也可以隔着基底膜设置于对置衬底，或者，可以以覆盖遮光膜和滤色片的方式进一步设置保护层。
本实施方式所示的显示装置400具有含硅半导体膜的第2晶体管160作为驱动晶体管232。硅半导体膜、特别是含多晶硅半导体膜的晶体管具有高的场效应迁移率，所以能够流动大的电流。因此，能够对发光元件238提供大的电流。
另一方面，含氧化物半导体膜的晶体管的截止电流小，所以将第1晶体管102用于开关晶体管230，由此能够将从信号线222传送来的影像数据长时间保持于作为驱动晶体管232的第2晶体管160的第2栅极电极170或保持电容器234。因此，无需设置保持电容器234或者能够减小其大小。其结果是，能够降低显示装置400的消耗电力，增大开口率。而且，包含氧化物半导体膜的晶体管的阈值电压的差异小，所以能够降低发光元件238中流动的电流的差异。其结果是，能够获得能够提供高品质的影像的显示装置400。
(第5实施方式)
在本实施方式中，用图13、14、16说明包含第1实施方式至第3实施方式所述的半导体器件100、200或300的显示装置及其制作方法。与第1实施方式至第4实施方式重复的记载有时省略。
图16是表示本实施方式的显示装置500的截面示意图。图16相当于图13所示的像素204的截面示意图。显示装置500在像素204中具有第3实施方式所述的半导体器件300的一部分，第1晶体管102的源极漏极电极116与发光元件238电连接。即，第1晶体管102在图14所示的像素204中作为驱动晶体管232起作用。而且，第2晶体管160相当于开关晶体管230。虽在图16中未图示，但第2晶体管160的源极漏极电极180、182中的一者与第1晶体管102的栅极电极108电连接。
本实施方式所示的显示装置500具有含有硅半导体膜的第2晶体管160作为开关晶体管230。含有硅半导体膜、特别是多晶硅半导体膜的晶体管具有高的场效应迁移率，所以在像素204中能够获得高速的开关特性。
另一方面，像素204具有包含氧化物半导体膜112的第1晶体管102作为驱动晶体管232。包含氧化物半导体膜的晶体管的阈值电压的差异小，所以能够降低发光元件238中流动的电流的差异。其结果是，能够获得能够提供高品质的影像的显示装置500。
(第6实施方式)
在本实施方式中，用图13、图14和图17说明包含第1实施方式至第3实施方式所述的半导体器件100、200或300的显示装置及其制作方法。与第1实施方式至第5实施方式重复的记载有时省略。
图17是表示本实施方式的显示装置600的截面示意图。图17示意地表示显示区域206中与驱动电路208最近的一个像素204和驱动电路208的一部分及其周边的结构。显示装置600具有第3实施方式所述的半导体器件300。此处，半导体器件300的第1晶体管102包含在像素204内，作为图14所示的开关晶体管230起作用。另一方面，第2晶体管160、第3晶体管162包含在驱动电路208中。
在包含驱动电路208的区域，在平坦化膜132上设置有电源线226。电源线226能够包含ITO和IZO等具有透光性的导电性氧化物或铝等金属及其合金，发光元件238的第1电极250或第4实施方式所述的连接电极240能够同时形成。电源线226的端部被间隔壁256覆盖，从间隔壁256露出的部分与从发光元件238延伸的第2电极254连接。由此，能够对第2电极254供给施加到电源线226的一定电压。
辅助电极228设置成与电源线226接触。辅助电极228被间隔壁256覆盖。辅助电极228能够包含铝或钼等金属及其合金，一个功能为补偿电源线226的低导电性。在第2电极254的电阻较大的情况下，通过设置辅助电极228，能够防止因第2电极254的电压降。因此，在电源线226具有足够的导电性的情况下也可以不设置辅助电极228。
本实施方式所示的显示装置600在驱动电路208中具有包含硅半导体膜的第2晶体管160、第3晶体管162。含有硅半导体膜、特别是多晶硅半导体膜的晶体管具有高的场效应迁移率，所以包含其的驱动电路208能够高速驱动。另一方面，像素204具有包含氧化物半导体膜112的第1晶体管102。包含氧化物半导体膜的晶体管的截止电流小，所以能够将从信号线222传送的影像数据长时间保持于驱动晶体管232的栅极或保持电容器234。因此，无需设置保持电容器234或者能够减小其大小。其结果是，能够降低显示装置600的消耗电力，增大开口率。而且，包含氧化物半导体膜的晶体管的阈值电压的差异小，所以能够降低发光元件238中流动的电流的差异。其结果是，能够获得能够提供高品质的影像的显示装置600。
(第7实施方式)
在本实施方式中，用图13、18说明包含第1实施方式至第3实施方式所述的半导体器件100、200或300的显示装置及其制作方法。与第1实施方式至第6实施方式重复的记载有时省略。
图18是表示本实施方式的显示装置700的截面示意图。在图18中，示意地表示图13中所示的显示区域206内的像素204和驱动电路208的一部分。显示装置700具有第3实施方式所述的半导体器件300，在像素204内设置有含有氧化物半导体膜112的第1晶体管102，在驱动电路208内设置有各自具有硅半导体膜164、166的第2晶体管160、第3晶体管162。
显示装置700不同于显示装置400、500、600，在像素204内具有液晶元件302作为显示元件。液晶元件302具有平坦化膜132上的第1电极304、第1电极304上的第1取向膜306、第1取向膜306上的液晶层308、液晶层308上的第2取向膜310、第2取向膜310上的第2电极312。在液晶元件302上设置有滤色片314作为任意的结构。而且，在与驱动电路208重叠的区域设置有遮光膜316。
液晶元件302上设置有对置衬底318，通过密封件320固定于衬底104。液晶层308被衬底104和对置衬底318夹持，由间隔件322保持液晶层308的厚度、即衬底104与对置衬底318之间的距离。虽未图示，但也可以在衬底104之下或对置衬底318之上设置偏振片或相位差膜等。
在本实施方式中，显示装置700记载为具有所谓的VA(Vertical Alignment：垂直取向)方式或TN(Twisted Nematic：扭转向列)方式的液晶元件302，但液晶元件302不限于此方式，也可以是其它模式例如IPS(In-Plane-Switching：平面转换)方式。在使用透过型的液晶元件的情况下，也可以设置成液晶元件302与第1晶体管102不重叠。
本实施方式所示的显示装置700在驱动电路208中具有包含硅半导体膜的第2晶体管160、第3晶体管162。含有硅半导体膜、特别是多晶硅半导体膜的晶体管具有高的场效应迁移率，所以包含其的驱动电路208能够高速驱动。另一方面，像素204具有包含氧化物半导体膜112的第1晶体管102。包含氧化物半导体膜的晶体管的阈值电压的差异小，所以能够降低施加于液晶元件302的电压的差异。其结果是，液晶元件302的透过率的差异减小，能够获得能够提供高品质的影像的显示装置700。
作为本发明的实施方式在上文叙述的各实施方式只要不彼此矛盾，就能够适当组合来实施。而且，本领域技术人员以各实施方式的显示装置为基础适当地增加、减少构成要素或进行设计变更而得到的显示装置，或者进行工序的增加、省略或条件变更而得到的制作方法，只要具有本发明的主旨，都包含在本发明的范围内。
在本说明书中，作为公开例主要例示了EL显示装置的情况，作为其它适用例，能够列举其它自发光型显示装置、液晶显示装置或具有电泳元件等的电子纸型显示装置等所有的平板型显示装置。而且，从中小型到大型没有特别限定均能够适用。
即使是与由上述各实施方式带来的作用效果不同的其它作用效果，从本说明书的记载明显可知的作用效果或者本领域技术人员容易预测到的作用效果也自然该理解为是由本发明带来的作用效果。
附图标记说明
100：半导体器件、102：第1晶体管、104：衬底、106：底涂层、108：栅极电极、110：栅极绝缘膜、112：氧化物半导体膜、114：源极漏极电极、116：源极漏极电极、118：开口部、120：层间膜、122：第1膜、124：第2膜、126：第3膜、128：第1端子、130：第2端子、132：平坦化膜、140：第1区域、142：直线、143：曲线、144：曲线、147：曲线、148：曲线、150：第1区域、152：第2区域、160：第2晶体管、162：第3晶体管、164：硅半导体膜、164a：沟道区域、164b：源极漏极区域、164c：源极漏极区域、166：硅半导体膜、166a：沟道区域、166b：源极漏极区域、166c：源极漏极区域、168：第2栅极绝缘膜、170：第2栅极电极、172：第3栅极电极、180：源极漏极电极、182：源极漏极电极、184：源极漏极电极、186：源极漏极电极、190：开口部、200：半导体器件、204：像素、206：显示区域、208：驱动电路、210：配线、212：端子、214：IC芯片、220：栅极线、222：信号线、224：电流供给线、226：电源线、228：辅助电极、230：开关晶体管、232：驱动晶体管、234：保持电容器、236：显示元件、238：发光元件、240：连接电极、242：绝缘膜、244：开口部、250：第1电极、252：层、254：第2电极、256：间隔壁、260：钝化膜、262：第1层、264：第2层、266：第3层、300：半导体器件、302：液晶元件、304：第1电极、306：第1取向膜、308：液晶层、310：第2取向膜、312：第2电极、314：滤色片、316：遮光膜、318：对置衬底、320：密封件、322：间隔件、400：显示装置、500：显示装置、600：显示装置、700：显示装置。

Claims (20)

1.一种半导体器件，其特征在于，具有：
第1晶体管，其位于衬底上，具有栅极电极、氧化物半导体膜和所述栅极电极与所述氧化物半导体膜之间的栅极绝缘膜；
绝缘膜，其位于所述第1晶体管上，具有第1膜和所述第1膜上的第2膜；和
端子，其通过所述绝缘膜内的开口部与所述氧化物半导体膜电连接，
所述绝缘膜具有与所述端子接触的第1区域，
所述第1区域与所述绝缘膜的其它区域相比氧的组成大。
2.如权利要求1所述的半导体器件，其特征在于：
所述第1区域的所述氧的组成随着从与所述端子的交界面起的距离的增大而减少。
3.如权利要求1所述的半导体器件，其特征在于：
所述第1区域的所述氧的组成在与所述衬底的表面平行的方向上随着从与所述端子的交界面起的距离的增大而减少。
4.如权利要求1所述的半导体器件，其特征在于：
所述第1膜含有硅和氧，
所述第2膜含有硅和氮，
所述第1区域包含于所述第2膜。
5.如权利要求4所述的半导体器件，其特征在于：
所述绝缘膜在所述第2膜上还具有第3膜，
所述第3膜含有硅和氧。
6.一种显示装置，其特征在于，具有：
第1晶体管，其位于衬底上，具有栅极电极、氧化物半导体膜和所述栅极电极与所述氧化物半导体膜之间的栅极绝缘膜；
绝缘膜，其位于所述第1晶体管上，具有第1膜和所述第1膜上的第2膜；
端子，其通过所述绝缘膜内的开口部与所述氧化物半导体膜电连接；
所述端子上的平坦化膜；和
所述平坦化膜上的显示元件，
所述绝缘膜具有与所述端子接触的第1区域，
所述第1区域与所述绝缘膜的其它区域相比氧的组成大。
7.如权利要求6所述的显示装置，其特征在于：
所述第1区域的所述氧的组成随着从与所述端子的交界面起的距离的增大而减少。
8.如权利要求6所述的显示装置，其特征在于：
所述显示元件与所述端子电连接。
9.如权利要求6所述的显示装置，其特征在于：
还具有第2晶体管，该第2晶体管具有含硅的半导体膜、栅极电极和所述半导体膜与所述栅极电极之间的栅极绝缘膜，
所述第2晶体管的所述栅极电极与所述第1晶体管电连接，
所述显示元件与所述第2晶体管电连接。
10.如权利要求6所述的显示装置，其特征在于：
具有显示区域和驱动电路区域，
所述第1晶体管设置于所述显示区域，
所述驱动电路区域具有第2晶体管，该第2晶体管具有含硅的半导体膜、栅极电极和所述半导体膜与所述栅极电极之间的栅极绝缘膜。
11.如权利要求6所述的显示装置，其特征在于：
所述第1区域的所述氧的组成在与所述衬底的表面平行的方向上随着从与所述端子的交界面起的距离的增大而减少。
12.如权利要求6所述的显示装置，其特征在于：
所述第1膜含有硅和氧，
所述第2膜含有硅和氮，
所述第1区域包含于所述第2膜。
13.如权利要求12所述的显示装置，其特征在于：
所述绝缘膜在所述第2膜上还具有第3膜，
所述第3膜含有硅和氧。
14.一种半导体器件的制作方法，其特征在于，包括以下步骤：
在衬底上形成第1晶体管，该第1晶体管具有栅极电极、氧化物半导体膜和所述栅极电极与所述氧化物半导体膜之间的栅极绝缘膜，
在所述第1晶体管上形成具有第1膜和所述第1膜上的第2膜的绝缘膜，
在所述绝缘膜形成开口部，
在所述开口部的表面部分以使得所述绝缘膜具有与其它区域相比氧的组成大的第1区域的方式对所述绝缘膜进行氧化，
以与所述氧化物半导体膜电连接的方式在所述开口部形成端子。
15.如权利要求14所述的制作方法，其特征在于：
所述氧化以使得所述第1区域的所述氧的组成随着从与所述端子的交界面起的距离的增大而减少的方式进行。
16.如权利要求14所述的制作方法，其特征在于：
所述氧化以使得所述第1区域与所述开口部的侧面接触的方式进行。
17.如权利要求14所述的制作方法，其特征在于：
还包括在形成所述第1晶体管之前形成具有含硅的半导体膜的第2晶体管的步骤，
所述绝缘膜以覆盖所述第2晶体管的方式形成，
在形成所述开口部的同时形成使所述半导体膜露出的第2开口部，
还包括在所述氧化后且在形成所述端子之前用含氟化氢的溶液对所述半导体膜的表面进行处理的步骤。
18.如权利要求17所述的制作方法，其特征在于：
所述第2晶体管具有第2栅极电极，
所述第2栅极电极与所述栅极电极同时形成。
19.如权利要求14所述的制作方法，其特征在于：
所述第1膜含有硅和氧，
所述第2膜含有硅和氧，
所述第1区域包含于所述第2膜。
20.如权利要求19所述的制作方法，其特征在于：
所述绝缘膜在所述第2膜上还具有第3膜，
所述第3膜含有硅和氧。
CN201710116647.4A 2016-03-28 2017-02-28 半导体器件、显示装置和它们的制作方法 Active CN107240608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-063238 2016-03-28
JP2016063238A JP6827270B2 (ja) 2016-03-28 2016-03-28 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
CN107240608A CN107240608A (zh) 2017-10-10
CN107240608B true CN107240608B (zh) 2020-11-03

Family

ID=59897265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710116647.4A Active CN107240608B (zh) 2016-03-28 2017-02-28 半导体器件、显示装置和它们的制作方法

Country Status (4)

Country Link
US (2) US10032799B2 (zh)
JP (1) JP6827270B2 (zh)
KR (1) KR101965046B1 (zh)
CN (1) CN107240608B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180124911A (ko) * 2016-03-31 2018-11-21 다우 글로벌 테크놀로지스 엘엘씨 부동태화 박막 트랜지스터 소자
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2019129281A (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN113516910B (zh) * 2020-04-09 2022-09-23 上海和辉光电股份有限公司 显示面板及其绑定区平坦化方法
WO2021250782A1 (ja) * 2020-06-09 2021-12-16 シャープ株式会社 表示装置および表示装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937932A (zh) * 2009-06-26 2011-01-05 株式会社半导体能源研究所 薄膜晶体管及其制造方法
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
WO2015181684A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818576B2 (ja) 2003-07-03 2011-11-16 三菱電機株式会社 薄膜トランジスタおよび薄膜トランジスタを備えた表示装置
JP2005044844A (ja) * 2003-07-23 2005-02-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100603349B1 (ko) * 2004-06-17 2006-07-20 삼성에스디아이 주식회사 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI348766B (en) 2007-10-04 2011-09-11 Taiwan Tft Lcd Ass Method of fabricating thin film transistor
JP2009170729A (ja) * 2008-01-17 2009-07-30 Spansion Llc 半導体装置の製造方法
JP2010171403A (ja) * 2008-12-22 2010-08-05 Hoya Corp 多層配線基板の製造方法およびウエハ一括コンタクトボード
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101616368B1 (ko) * 2009-09-10 2016-04-28 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
CN102598278B (zh) 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6395409B2 (ja) * 2013-03-27 2018-09-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN105051596B (zh) * 2013-03-27 2019-01-29 株式会社半导体能源研究所 显示装置以及电子设备
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN111129039B (zh) * 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
US10121898B2 (en) * 2014-05-09 2018-11-06 Joled Inc. Thin-film transistor substrate and method of manufacturing the same
JP2015225104A (ja) * 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937932A (zh) * 2009-06-26 2011-01-05 株式会社半导体能源研究所 薄膜晶体管及其制造方法
CN102859704A (zh) * 2010-04-23 2013-01-02 株式会社半导体能源研究所 半导体装置的制造方法
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
WO2015181684A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device

Also Published As

Publication number Publication date
CN107240608A (zh) 2017-10-10
US10032799B2 (en) 2018-07-24
US10411039B2 (en) 2019-09-10
KR101965046B1 (ko) 2019-04-02
JP6827270B2 (ja) 2021-02-10
KR20170113058A (ko) 2017-10-12
JP2017183312A (ja) 2017-10-05
US20170278872A1 (en) 2017-09-28
US20180308870A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
TWI629796B (zh) Semiconductor device, display device, and the like
JP7058724B2 (ja) Ｔｆｔ基板とその製造方法、及びｏｌｅｄパネルの製造方法
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
CN107240608B (zh) 半导体器件、显示装置和它们的制作方法
KR100958006B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI714094B (zh) 半導體裝置
US8399274B2 (en) Organic light emitting display and method of manufacturing the same
TWI567799B (zh) 半導體裝置的製造方法
TWI524514B (zh) 有機發光顯示裝置之製造方法
KR100993416B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR20090124527A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9659967B2 (en) Thin-film transistor and display device having the same
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
KR20150044327A (ko) 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치
KR20090105561A (ko) 반도체 장치 및 그를 구비하는 평판 표시 장치
KR102047745B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR100882677B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20180190823A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20210004795A (ko) 디스플레이 장치
KR20150033529A (ko) 반도체 소자, 표시 장치, 반도체 소자의 제조 방법, 및 표시 장치의 제조 방법
JP2017187526A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant