CN101937932A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN101937932A
CN101937932A CN2010102198343A CN201010219834A CN101937932A CN 101937932 A CN101937932 A CN 101937932A CN 2010102198343 A CN2010102198343 A CN 2010102198343A CN 201010219834 A CN201010219834 A CN 201010219834A CN 101937932 A CN101937932 A CN 101937932A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
film transistor
semiconductor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102198343A
Other languages
English (en)
Other versions
CN101937932B (zh
Inventor
中岛都
宫入秀和
伊佐敏行
加藤绘里香
一条充弘
栗城和贵
横井智和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101937932A publication Critical patent/CN101937932A/zh
Application granted granted Critical
Publication of CN101937932B publication Critical patent/CN101937932B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的目的在于提供一种截止电流低且导通电流和场效应迁移率高的薄膜晶体管。本发明的技术要点在于：在反交错型的薄膜晶体管中，层叠形成氮化硅层和使该氮化硅层氧化而成的氧化硅层作为栅极绝缘层，并且形成从与该栅极绝缘层的氧化硅层的界面正上进行结晶生长而成的微晶半导体层。因为从栅极绝缘层正上进行结晶生长，所以可以得到结晶性高且导通电流和场效应迁移率高的薄膜晶体管。另外，通过设置缓冲层，降低截止电流。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及薄膜晶体管及其制造方法、以及使用该薄膜晶体管的半导体装置及显示装置。
背景技术
近年来，由具有绝缘表面的衬底(例如，玻璃衬底)上的半导体薄膜(厚度是几nm至几百nm左右)构成的薄膜晶体管受到关注。薄膜晶体管广泛地应用于如IC(Integrated Circuit，即集成电路)及电光装置那样的电子器件。尤其，正在加快开发作为以液晶显示装置等为代表的图像显示装置的开关元件的薄膜晶体管。在液晶显示装置等图像显示装置中，作为开关元件，主要采用使用非晶半导体层或多晶半导体层的薄膜晶体管。
作为图像显示装置的开关元件，除了将非晶半导体层用于沟道形成区域的薄膜晶体管或将多晶半导体层用于沟道形成区域的薄膜晶体管以外，还已知将微晶半导体层用于沟道形成区域的薄膜晶体管(参照专利文献1)。
还有通过将薄膜晶体管暴露在包含由含氧气体的等离子体放电而生成的氧离子和氧活性粒子的气氛中来改善薄膜晶体管的特性的方法(参照专利文献2)。
[专利文献1]日本专利申请公开2009-044134号公报
[专利文献2]日本专利申请公开平6-177142号公报
发明内容
本发明的一个方式的目的在于降低薄膜晶体管的截止电流，并且提高导通电流和场效应迁移率。
本发明的一个方式的目的在于提高截止电流低且导通电流和场效应迁移率高的薄膜晶体管的批量生产性。
本发明的一个方式的特征在于：在反交错型的薄膜晶体管中，作为栅极绝缘层层叠有氮化硅层和使该氮化硅层氧化而成的氧化硅层，并且形成有从与栅极绝缘层的氧化硅层的界面进行结晶生长而成的微晶半导体层。
本发明的一个方式的特征在于：具有栅电极、覆盖所述栅电极的栅极绝缘层、所述栅极绝缘层上包含微晶半导体层的半导体层以及与所述半导体层接触的源区及漏区，其中，所述栅极绝缘层与所述微晶半导体层的界面的氮浓度为5×1019atoms/cm3(个原子/cm3)以上且1×1022atoms/cm3以下，所述微晶半导体层中的氮浓度具有极小值，该极小值为1×1017atoms/cm3以上且3×1019atoms/cm3以下。
本发明的一个方式的特征在于：具有栅电极、覆盖所述栅电极的栅极绝缘层、所述栅极绝缘层上由微晶半导体层构成的第一半导体层、所述第一半导体层上具有锥形状的结晶区域和非晶半导体区域的第二半导体层以及与所述第二半导体层接触的源区及漏区，其中，所述栅极绝缘层与所述第一半导体层的界面的氮浓度为5×1019atoms/cm3以上且1×1022atoms/cm3以下，所述第一半导体层中的氮浓度具有极小值，该极小值为1×1017atoms/cm3以上且3×1019atoms/cm3以下，所述第二半导体层中的氮浓度为1×1019atoms/cm3以上且1×1021atoms/cm3以下，所述栅极绝缘层与所述第一半导体层的界面的氧浓度为1×1019atoms/cm3以上且1×1022atoms/cm3以下，所述第二半导体层中的氧浓度为1×1018atoms/cm3以下。
作为栅极绝缘层的一部分的氮化硅层的氧化处理方法，有将氮化硅层暴露在含氧的气氛中产生的等离子体中的方法。在将氮化硅层暴露在含氧的气氛中产生的等离子体中时，既可使用与形成氮化硅层的处理室相同的处理室，又可使用另一处理室。在将氮化硅层暴露在含氧的气氛中产生的等离子体中时，不将设置有所述氮化硅层的衬底从真空装置搬到外部，因此处理能力高，是优选的。
作为栅极绝缘层的一部分的氮化硅层的氧化处理方法，有将氮化硅层暴露在含臭氧的气氛中的方法。
作为栅极绝缘层的一部分的氮化硅层的氧化处理方法，有将氮化硅层浸渍于臭氧水中等的方法。
或者，也可以在氮化硅层上使用CVD法形成氧化硅层。
优选的是，将氧化硅层的厚度设定为从能够覆盖氮化硅层的表面的厚度到用来使栅电极层露出的对栅极绝缘层进行蚀刻的时间不变长的厚度(即，与对氮化硅层进行蚀刻的时间大致相同)，优选将氧化硅层形成为厚度在2nm以上且小于10nm。
通过在氮化硅层上层叠氧化硅层作为栅极绝缘层，可以降低栅极绝缘层与由微晶半导体形成的第一半导体层的界面的氮浓度，并且可以形成从栅极绝缘层的表面进行结晶生长而成的微晶半导体层作为第一半导体层。通过以厚度在2nm以上且小于10nm的氧化硅层作为栅极绝缘层的最上层，可以防止由用来使栅电极露出的蚀刻工序导致的处理能力的降低。
本发明可以降低薄膜晶体管的截止电流，并且可以提高导通电流和场效应迁移率。还可以提高截止电流低且导通电流和场效应迁移率高的薄膜晶体管的批量生产性。
附图说明
图1A和1B是说明薄膜晶体管的图；
图2A和2B是说明薄膜晶体管所具有的半导体层的图；
图3是说明薄膜晶体管所具有的半导体层的图；
图4A和4B是说明薄膜晶体管所具有的半导体层的图；
图5A至5D是说明薄膜晶体管的制造方法的图；
图6A至6C是说明薄膜晶体管的制造方法的图；
图7是说明等离子体处理装置的一例的图；
图8是说明薄膜晶体管的制造方法的时序图的一例的图；
图9是说明栅极绝缘层、第一半导体层和第二半导体层的元素浓度的图；
图10A至10C是说明薄膜晶体管的制造方法的一例的图；
图11A和11B是说明薄膜晶体管的制造方法的一例的图；
图12A和12B是说明多级灰度掩模的图；
图13是说明显示面板的一例的图；
图14A和14B是说明显示面板的一例的图；
图15A和15B是说明显示面板的一例的图；
图16A至16D是说明电子设备的图；
图17A至17C是说明电子设备的图；
图18是说明XPS的测定结果的图；
图19是说明栅极绝缘层、第一半导体层和第二半导体层的元素浓度的图；
图20A至20C是说明实施例3所示的截面STEM图像的图；
图21A至21C是说明微晶半导体层的晶化过程的计算结果的图；
图22A至22C是说明微晶半导体层的晶化过程的计算结果的图；
图23A至23C是说明微晶半导体层的晶化过程的计算结果的图；
图24A至24C是说明微晶半导体层的晶化过程的计算结果的图。
标号说明
141    处理室
142    载物台
143    气体供给部
144    簇射极板
145    排气口
146    上部电极
147    下部电极
148    交流电源
149    温度控制部
150    气体供给单元
151    排气单元
152    气缸
153    压力调节阀
154    停止阀
155    质量流量控制器
156    阀
157    导气阀
158    涡轮分子泵
159    干燥泵
160    低温泵
161    等离子体CVD装置
170    预处理
171    氮化硅形成
172    衬底搬出
175    气体置换
176    硅层形成
177    气体置换
178    第二半导体层形成
179    气体置换
180    杂质半导体层形成
181    排气
400    衬底
402    栅电极层
404    栅极绝缘层
406    第一半导体层
407    第二半导体层
408    混合区域
409    包含非晶半导体的区域
410    源区及漏区
412    源电极及漏电极层
420    抗蚀剂掩模
422    层叠体
424    抗蚀剂掩模
430    矩形区域
431    沟道形成区域的一部分
432    背沟道部
433    耗尽层
434    接合区域
404A   氮化硅层
404B   氧化硅层
406A   第一半导体层
407A   第二半导体层
407B   第二半导体层
408A   混合区域
409A   包含非晶半导体的区域
409B   包含非晶半导体的区域
410A   杂质半导体层
410B   杂质半导体层
412A   导电层
427A   微晶半导体区域
427B   非晶半导体区域
427C   微晶半导体区域
429D   非晶半导体层
702    栅电极层
704    栅极绝缘层
704A   氮化硅层
704B   氧化硅层
706    第一半导体层
706A   第一半导体层
707    第二半导体层
707A   第二半导体层
707B   第二半导体层
708    混合区域
708A   混合区域
709    包含非晶半导体的区域
709A   包含非晶半导体的区域
709B   包含非晶半导体的区域
710    源区及漏区
710A   杂质半导体层
710B   杂质半导体层
712    源电极及漏电极层
712A   导电层
712B   导电层
720    抗蚀剂掩模
724    抗蚀剂掩模
740    灰色调掩模
741    衬底
742    遮光部
743    衍射光栅部
745    半色调掩模
746    衬底
747    半透光部
748    遮光部
800    像素部
802    扫描线驱动电路
803    信号线驱动电路
804    移位寄存器
805    模拟开关
806    移位寄存器
807    缓冲器
811    第一衬底
812    像素部
813    信号线驱动电路
814    扫描线驱动电路
815    密封材料
816    第二衬底
817    FPC
818    液晶层
819    晶体管
820    晶体管
821    隔离物
822    像素电极
823    液晶元件
824    布线
825    布线
826    连接端子
827    对置电极
828    布线
829    各向异性导电层
830    发光元件
831    填充材料
900    框体
901    框体
902    显示部
903    显示部
904    铰链
905    电源输入端子
906    操作键
907    扬声器
911    框体
912    显示部
921    框体
922    显示部
923    支架
931    框体
932    显示部
933    操作按钮
934    外部连接端口
935    扬声器
936    麦克风
937    操作按钮
951    框体
952    框体
953    显示部
954    扬声器
955    麦克风
956    操作键
957    定位装置
958    表面相机用透镜
959    外部连接端子插口
960    耳机端子
961    键盘
962    外部存储器插槽
963    背面相机
964    灯
1001   玻璃衬底
1002   栅极绝缘层
1003   第一半导体层
1013   第一半导体层
1023   第一半导体层
1110   a-Si层
1111   晶核
1113   Si原子
1115   N原子
1117   O原子
1121a  结晶区域
1121b  结晶区域
1123a  结晶区域
1123b  结晶区域
1125a  结晶区域
1125b  结晶区域
具体实施方式
下面，参照附图对本发明的实施方式进行详细的说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，当参照附图说明发明结构时，在不同的附图中也共同使用相同的附图标记来表示相同的部分。另外，有时使用相同的阴影图案表示相同的部分，而不特别附加标记。而且，为了方便起见，有时将绝缘层不表示在俯视图中。另外，各附图中的各组件的大小、层的厚度或区域有时为了清晰可见而被夸大。因此，比例并不必然限于附图中的比例。
实施方式1
图1A和1B示出本发明的一个方式的薄膜晶体管的截面图。图1A所示的薄膜晶体管具有衬底400上的栅电极层402、覆盖栅电极层402的栅极绝缘层404、在栅极绝缘层404上层叠第一半导体层406和第二半导体层407而设置的半导体层、该半导体层上与之接触而设置的源区及漏区410以及与源区及漏区410接触而设置的源电极及漏电极层412。第二半导体层407是层叠混合区域408和包含非晶半导体的区域409而设置的。栅极绝缘层404是层叠氮化硅层404A和氧化硅层404B而设置的。
图1B是将图1A的矩形区域430放大后的图。图1B中示出沟道形成区域的一部分431、背沟道部432、耗尽层433和接合区域434。
沟道形成区域的一部分431与栅电极层402重叠，并形成在栅极绝缘层404一侧。背沟道部432形成在包含非晶半导体的区域409从源区和漏区之间露出的区域中。耗尽层433形成在包含非晶半导体的区域409与漏区接触的部分附近。接合区域434形成在包含非晶半导体的区域409与源区或漏区接触的部分。
本实施方式的薄膜晶体管的特征之一为：该薄膜晶体管的栅极绝缘层是层叠氮化硅层404A和氧化硅层404B而设置的。
氮化硅层404A使用氮化硅或氮氧化硅而形成。氮化硅层404A的厚度为50nm以上，优选为50nm以上且400nm以下，更优选为150nm以上且300nm以下。通过将氮化硅层404A设置在衬底400和第一半导体层406之间，可以防止来自衬底400的杂质(尤其是衬底400中含有的碱金属离子等)混入到在后面的工序中形成的第一半导体层406，可以减少薄膜晶体管的阈值电压的变动。
氧化硅层404B使用氧化硅或氧氮化硅而形成。氧化硅层404B的厚度为能够覆盖氮化硅层404A的表面并保持膜的状态的程度的厚度以上到后面说明的使栅电极层402露出时不使对栅极绝缘层404进行蚀刻的时间增加而导致处理能力极端下降的程度的厚度(即，可以抑制为与对氮化硅层404A进行蚀刻的时间相同程度的厚度)，优选为2nm以上且小于10nm。
注意，在本说明书中，氧氮化硅是指其组成中的氧含量大于氮含量的物质，优选的是在使用卢瑟福背散射法(RBS：Rutherford Backscattering Spectrometry)及氢前散射法(HFS：Hydrogen Forward Scattering Spectrometry)进行测量时，作为组成范围包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅以及0.1原子％至10原子％的氢的物质。氮氧化硅是指其组成中的氮含量大于氧含量的物质，优选的是在使用RBS及HFS进行测量时，作为组成范围包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅以及10原子％至30原子％的氢的物质。注意，在将构成氧氮化硅或氮氧化硅的原子的总计设定为100原子％时，氮、氧、硅和氢的含量比率包括在上述范围内。
这里，参照图9说明从栅极绝缘层404到第二半导体层407的氮浓度和氧浓度。
图9示出在衬底400上依次层叠成为栅极绝缘层404的绝缘层、成为第一半导体层406的半导体层、成为第二半导体层407的半导体层、成为源区及漏区410的杂质半导体层而形成的样品的二次离子质谱分析技术的分析结果。横轴表示离样品表面的深度，左纵轴表示氢、氮和氧的浓度，右纵轴表示硅的二次离子强度。深度45nm至50nm附近的硅的二次离子强度的凹陷部分为第二半导体层407与源区及漏区410的界面，深度240nm至245nm附近的硅的二次离子强度的峰值部分为栅极绝缘层404与第一半导体层406的界面。这里，因为第一半导体层406的厚度大约为30nm，所以推测深度210nm至215nm附近为第一半导体层406与第二半导体层407的界面。
由图9可知，氮浓度在栅极绝缘层404与第一半导体层406的界面急速减小之后，随着接近第二半导体层407而逐渐增大。具体地说，在第一半导体层406中，氮浓度显示极小值。另外，在第二半导体层407中，氮浓度显示大致一定的数值。
氧浓度在栅极绝缘层404与第一半导体层406的界面急剧增大之后立即减小，然后，随着接近第二半导体层407而逐渐减小。具体地说，在第一半导体层406中，氧浓度也显示极小值。另外，在第二半导体层407中，氧浓度显示大致一定的数值。
栅极绝缘层404与第一半导体层406的界面的氮浓度(急速减小之前的氮浓度)为5×1019atoms/cm3以上且1×1022atoms/cm3以下。第一半导体层406中的氮浓度的极小值为1×1017atoms/cm3以上且3×1019atoms/cm3以下。第二半导体层407的氮浓度为1×1019atoms/cm3以上且1×1021atoms/cm3以下。
栅极绝缘层404与第一半导体层406的界面的氧浓度为1×1019atoms/cm3以上且1×1022atoms/cm3以下。第二半导体层407中的氧浓度为1×1018atoms/cm3以下。
在形成微晶半导体作为第一半导体层406时，如果氮浓度高，则结晶生长的速度下降，在微晶半导体的沉积初期不进行结晶生长，而形成非晶半导体。但是，通过以第一半导体层406中的氮浓度的极小值为1×1017atoms/cm3以上且3×1019atoms/cm3以下的方式使第一半导体层406包含氮，可以降低栅极绝缘层404与第一半导体层406的界面的氮浓度，从而可以从栅极绝缘层404的表面进行第一半导体层406的结晶生长。再者，通过使栅极绝缘层404与第一半导体层406的界面的氧浓度为1×1019atoms/cm3以上且1×1022atoms/cm3以下，可以形成结晶性高的微晶半导体层作为第一半导体层406。由此，可以提高薄膜晶体管的导通电流和场效应迁移率。
并且，通过在第一半导体层406与第二半导体层407的界面提高氮浓度并在第二半导体层407中使氮浓度一定，首先形成具有微晶半导体区域和非晶半导体区域的混合区域408，并在其上形成包含非晶半导体的区域409，该非晶半导体的缺陷少，价电子带带端的能级尾(tail)的斜率陡峭，秩序性高。结果，在将电压施加到薄膜晶体管的源电极或漏电极时，可以减小栅极绝缘层与源区及漏区之间的电阻，另外，因为在背沟道部中的缺陷少，所以可以降低薄膜晶体管的截止电流。
作为衬底400，除了可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等通过熔融法或浮法制造的无碱玻璃衬底或陶瓷衬底，还可以使用具有本实施方式所说明的薄膜晶体管的制造工序的处理温度以上的耐热性的塑料衬底等。或者，还可以使用在不锈钢合金等金属衬底的表面上设置有绝缘层的衬底。换言之，作为衬底400，使用表面具有绝缘性的衬底。在衬底400是母体玻璃时，只要采用第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)等的衬底即可。
栅电极层402只要使用导电材料形成即可。通过使用导电材料如钼、钛、铬、钽、钨、铝、铜、钕或钪等金属材料或以这些为主要成分的合金材料，可以形成栅电极层402。或者，也可以使用添加有赋予一种导电型的杂质元素的结晶硅作为栅电极层402。另外，栅电极层402可以由单层形成，也可以层叠多个层来形成。例如，既可使用在铝层或铜层上层叠有钛层或钼层的两层的叠层结构，又可使用由钛层或钼层夹持铝层或铜层的三层的叠层结构。另外，也可以使用氮化钛代替钛。另外，导电材料不局限于上述举出的材料。
以下，参照图2A至图4B说明第一半导体层406和第二半导体层407。图2A至图4B示出图1的从栅极绝缘层404到源区及漏区410的区域的放大图。
构成第一半导体层406的微晶半导体具有结晶结构(包括单晶、多晶)。微晶半导体是具有在自由能方面稳定的第三状态的半导体，并是短程有序且晶格畸变的结晶半导体，晶粒径为2nm以上且200nm以下、优选为10nm以上且80nm以下、更优选为20nm以上且50nm以下的柱状结晶或针状结晶沿衬底表面的法线方向生长。因此，在柱状结晶或针状结晶的界面有时形成有晶界。作为微晶半导体的典型例子，有微晶硅、微晶硅锗、微晶锗等。另外，也可以使微晶半导体包含成为施主的杂质元素。作为成为施主的杂质元素，例如有元素周期表第15族的元素，即磷、砷、锑等。也可以使微晶半导体包含成为受主的杂质元素，以调整薄膜晶体管的阈值。作为成为受主的杂质元素，有硼。
在作为微晶半导体的典型例子的微晶硅中，其拉曼光谱的峰值向低于表示单晶硅的520cm-1的波数一侧偏移。就是说，微晶硅在表示单晶硅的520cm-1和表示非晶硅的480cm-1之间示出拉曼光谱的峰值。也可以使微晶硅包含1原子％以上的氢或卤素，以终止悬空键(dangling bond)。再者，也可以使材料气体包含稀有气体元素比如氦、氩、氪或氖等，由此进一步促进晶格畸变，从而提高微晶结构的稳定性，得到特性优良的微晶半导体。例如在美国专利4,409,134号中公开了关于这种微晶半导体的记载。
第一半导体层406的厚度优选为3nm以上且100nm以下，更优选为5nm以上且50nm以下。这是因为如下缘故：如果第一半导体层406的厚度太薄，则薄膜晶体管的导通电流下降；如果第一半导体层406的厚度太厚，则薄膜晶体管在高温下工作时截止电流上升。通过将第一半导体层406的厚度设定为3nm以上且100nm以下、优选为5nm以上且50nm以下，可以将薄膜晶体管的导通电流和截止电流调整为恰当的数值。
另外，在图1A至图4B中，虽然示出了层状的第一半导体层406，但是也可以在栅极绝缘层404上分散地存在微晶半导体粒子。此时，混合区域408与微晶半导体粒子和栅极绝缘层404接触。
通过将微晶半导体粒子的尺寸设定为1nm以上且30nm以下，并且将单位面积的粒子个数设定为小于1×1013/cm2，优选为小于1×1010/cm2，而可以使微晶半导体粒子分离地存在。
另外，如上所述，在第二半导体层407中含有氮。在第二半导体层407中含有的氮浓度为1×1019atoms/cm3以上且1×1021atoms/cm3以下，优选为1×1020atoms/cm3以上且1×1021atoms/cm3以下，更优选为2×1020atoms/cm3以上且1×1021atoms/cm3以下。
如图2A所示，混合区域408具有从第一半导体层406的表面延伸为凸状的微晶半导体区域427A和填充在微晶半导体区域427A之间的非晶半导体区域427B。包含非晶半导体的区域409由与非晶半导体区域427B同样的半导体材料形成。
第二半导体层407的厚度优选为50nm以上且350nm以下，或者，120nm以上且250nm以下。
微晶半导体区域427A为其前端从栅极绝缘层404向包含非晶半导体的区域409变窄的凸状(锥形状)的微晶半导体。另外，微晶半导体区域427A也可以为其宽度从栅极绝缘层404向包含非晶半导体的区域409变宽的凸状(倒锥形状)的微晶半导体。
另外，混合区域408所包含的非晶半导体区域427B也可以包含粒径为1nm以上且10nm以下、优选为1nm以上且5nm以下的半导体晶粒。
另外，如图2B所示，有时会有如下情况：在混合区域408中，连续形成以一定的厚度沉积在第一半导体层406上的微晶半导体区域427C和其前端从栅极绝缘层404向包含非晶半导体的区域409变窄的凸状(锥形状)的微晶半导体区域427A。
另外，图2A和图2B所示的混合区域408所包含的非晶半导体区域427B是与包含非晶半导体的区域409大致相同的半导体。
据此，由微晶半导体形成的区域与由非晶半导体形成的区域的界面也可以说是混合区域408中的微晶半导体区域427A与非晶半导体区域427B的界面。因此，微晶半导体区域与非晶半导体区域的边界在截面图中呈凹凸状或锯齿形状。
另外，在混合区域408中，在微晶半导体区域427A为其前端从栅极绝缘层404向包含非晶半导体的区域409变窄的凸状(锥形状)的半导体晶粒时，第一半导体层406附近的微晶半导体所占有的比率比包含非晶半导体的区域409附近的微晶半导体所占有的比率高。微晶半导体区域427A从第一半导体层406的表面沿厚度方向进行结晶生长。但是，当在材料气体中混合含氮的气体，或者，使材料气体包含含氮的气体并且氢相对于硅烷的流量比第一半导体层406的沉积条件少时，微晶半导体区域427A的结晶生长被抑制，成为锥形状的半导体晶粒，然后沉积非晶半导体。这是因为微晶半导体区域中的氮的固溶度比非晶半导体区域中的氮的固溶度低的缘故。
第一半导体层406和混合区域408的厚度的总和，即从栅极绝缘层404的界面到混合区域408的突出部分(凸部)的前端的距离为3nm以上且410nm以下，优选为20nm以上且100nm以下。通过将第一半导体层406和混合区域408的厚度的总和设定为3nm以上且410nm以下，优选为20nm以上且100nm以下，可以降低薄膜晶体管的截止电流。
如上所述，包含非晶半导体的区域409是与非晶半导体的区域427B大致相同的半导体，并且含氮。有时还包含粒径为1nm以上且10nm以下、优选为1nm以上且5nm以下的半导体晶粒。这里，包含非晶半导体的区域409与现有的非晶半导体相比，是使用CPM(Constant photocurrent method，即定光电流法)、光致发光光谱测定而测量出的Urbach边缘的能量少并且缺陷吸收光谱量少的半导体层。换言之，包含非晶半导体的区域409与现有的非晶半导体相比，是缺陷少且价电子带带端的能级尾(tail)的斜率陡峭的秩序性高的半导体。因为包含非晶半导体的区域409的价电子带带端的能级尾(tail)的斜率陡峭，所以带隙变宽，不容易流过隧道电流。由此，通过将包含非晶半导体的区域409设置在背沟道一侧，可以降低薄膜晶体管的截止电流。另外，通过设置包含非晶半导体的区域409，可以提高导通电流和场效应迁移率。
再者，包含非晶半导体的区域409的通过低温光致发光光谱测量得到的光谱峰值区域为1.31eV以上且1.39eV以下。另外，微晶半导体层如微晶硅层的通过低温光致发光光谱测量得到的光谱峰值区域为0.98eV以上且1.02eV以下，从而包含非晶半导体的区域409与微晶半导体层不同。
另外，作为包含非晶半导体的区域409的非晶半导体，例如有非晶硅。
另外，优选的是，在混合区域408和包含非晶半导体的区域409中含有的氮例如作为NH基或NH2基而存在。这是因为半导体原子的悬空键由氮原子或NH基交联、或者由NH2基终止时容易使载流子流过。
另外，如图3所示，也可以采用第一半导体层406和源区及漏区410之间都成为混合区域408的结构。在图3所示的结构中，优选的是，混合区域408中的微晶半导体区域427A的比率低于图2A和2B所示的结构。再者，优选的是，在源区和漏区之间，即在载流子流过的区域中，混合区域408中的微晶半导体区域427A的比率低。结果，可以降低薄膜晶体管的截止电流。并且，在混合区域408中，可以减小在导通状态下将电压施加到由源电极及漏电极层412构成的源电极及漏电极时的纵向(厚度方向)电阻，即半导体层和源区或漏区之间的电阻，从而可以提高薄膜晶体管的导通电流和场效应迁移率。
另外，在图3中，也如图2B所示，混合区域408中也可以具有微晶半导体区域427C。
或者，如图4A所示，也可以在包含非晶半导体的区域409和源区及漏区410之间设置现有的非晶半导体层429D。或者，如图4B所示，也可以在混合区域408和源区及漏区410之间设置现有的非晶半导体层429D。通过采用图4A和4B所示的结构，可以降低薄膜晶体管的截止电流。
另外，在图4A和4B中，也如图2B所示，混合区域408也可以具有微晶半导体区域427C。
因为混合区域408具有锥形状的微晶半导体区域427A，所以可以降低在导通状态下将电压施加到源电极和漏电极之间时的纵向(厚度方向)电阻，即第一半导体层406、混合区域408和包含非晶半导体的区域409的电阻。
另外，如上所述，第二半导体层407有时含氮(如NH基或NH2基)。这是因为如下缘故：在微晶半导体区域427A所包含的多个微晶半导体区域之间的界面、微晶半导体区域427A与非晶半导体区域427B的界面或第一半导体层406与非晶半导体区域427B的界面，氮(如NH基或NH2基)与硅原子的悬空键键合时，缺陷的个数减小。由此，通过将第二半导体层407的氮浓度设定为1×1019atoms/cm3以上且1×1021atoms/cm3以下，优选为1×1020atoms/cm3～1×1021atoms/cm3，容易由NH基对硅原子的悬空键进行交联，从而容易使载流子流过。或者，上述界面的半导体原子的悬空键由NH2基终止，使缺陷能级消失。结果，减小在导通状态下将电压施加到源电极和漏电极之间时的纵向(厚度方向)电阻。就是说，薄膜晶体管的场效应迁移率和导通电流增高。
通过使第二半导体层407的氧浓度低于第二半导体层407的氮浓度，可以减少由微晶半导体区域427A与非晶半导体区域427B的界面的缺陷或半导体晶粒之间的界面的缺陷导致的阻碍载流子迁移的键合。
由此，通过使用第一半导体层406形成沟道形成区域，并且在沟道形成区域和源区及漏区410之间设置包含非晶半导体的区域409，可以降低薄膜晶体管的截止电流。并且，通过设置混合区域408和包含非晶半导体的区域409，可以进一步提高导通电流和场效应迁移率并降低截止电流。这是因为如下缘故：混合区域408具有锥形状的微晶半导体区域427A，包含非晶半导体的区域409由缺陷少且价电子带带端的能级尾(tail)的斜率陡峭的秩序性高的半导体层形成。
也可以在形成用作薄膜晶体管的沟道形成区域的第一半导体层406的同时或者在形成它之后，对该第一半导体层406添加赋予p型的杂质元素，以调整阈值电压Vth。作为赋予p型的杂质元素，例如有硼，可以通过以1ppm以上且1000ppm以下、优选为1ppm以上且100ppm以下的比率将B2H6、BF3等包含杂质元素的气体混入到氢化硅来形成包含赋予p型的杂质元素的第一半导体层406。并且，优选将第一半导体层406中的硼的浓度设定为例如1×1014atoms/cm3以上且6×1016atoms/cm3以下。
注意，第一半导体层406的厚度可以为2nm以上且60nm以下，优选为10nm以上且30nm以下。通过将第一半导体层406的厚度设定为2nm以上且60nm以下，也可以使薄膜晶体管作为完全耗尽型进行工作。并且，第二半导体层407优选以10nm以上且500nm以下的厚度形成。这些厚度可以例如根据硅烷的流量和形成时间进行调整。
注意，第二半导体层407优选不包含赋予一种导电型的杂质元素如磷、硼等。或者，即使在第二半导体层407中含磷、硼等的情况下，优选进行调整以使磷、硼等的浓度为二次离子质谱分析技术中的检测下限以下。这是为了避免在第一半导体层406含硼且第二半导体层407含磷时在第一半导体层406与第二半导体层407的界面形成PN结。另外，这是为了避免在第二半导体层407含硼且源区及漏区410含磷时在第二半导体层407与源区及漏区410的界面形成PN结。或者，这是为了避免在硼和磷双方都混入到第二半导体层407时产生复合中心而发生漏电流。
另外，通过在源区及漏区410与第一半导体层406之间具有不包含磷或硼等杂质元素的第二半导体层407，可以防止杂质元素侵入成为沟道形成区域的第一半导体层406中。
源区及漏区410是以使第二半导体层407和源电极及漏电极层412实现欧姆接触为目的而设置的层。源区及漏区410由添加有磷的非晶硅或添加有磷的微晶硅等形成。另外，在形成p沟道型薄膜晶体管作为薄膜晶体管时，源区及漏区410由添加有硼的微晶硅或添加有硼的非晶硅等形成。另外，对成为源区及漏区410的结晶性没有特别的限定，既可以为结晶半导体，又可以为非晶半导体，但优选由结晶半导体形成。这是因为通过由结晶半导体形成源区及漏区410使导通电流增大的缘故。另外，源区及漏区410优选以2nm以上且60nm以下的厚度形成。
源电极及漏电极层412只要是导电材料就没有特别的限定。作为导电材料，例如可以使用钼、钛、铬、钽、钨、铝、铜、钕或钪等金属材料或以这些金属材料为主要成分的合金材料。或者，也可以使用添加有赋予一种导电型的杂质元素的结晶硅。注意，源电极及漏电极层412可以由单层形成，也可以层叠多个层来形成。例如，既可使用在铝层或铜层上层叠有钛层或钼层的两层的叠层结构，又可使用由钛层或钼层夹持铝层或铜层的三层的叠层结构。或者，可以使用氮化钛层代替钛层。
以下，说明本发明的一个方式的薄膜晶体管的制造方法。
本发明的一个方式的薄膜晶体管具有结晶半导体。具有结晶半导体的n型薄膜晶体管的载流子迁移率高于具有结晶半导体的p型薄膜晶体管的载流子迁移率。另外，通过使形成在同一衬底上的所有薄膜晶体管的极性一致，可以抑制工序数。因此，这里将说明n型薄膜晶体管的制造方法。但是，本发明不限于此。
首先，在衬底400上形成栅电极层402。接着，形成覆盖栅电极层402的氮化硅层404A(参照图5A)。
栅电极层402可以通过溅射法或真空蒸镀法在衬底400上形成导电层，在该导电层上通过光刻法或喷墨法等形成抗蚀剂掩模，并使用该抗蚀剂掩模对导电层进行蚀刻来形成。或者，也可以通过使用喷墨法将银、金或铜等的导电纳米膏喷射到衬底上，进行焙烧来形成。另外，作为提高栅电极层402和衬底400的密合性并防止构成栅电极层402的材料扩散到基底的阻挡金属，也可以将上述金属材料的氮化物层设置在衬底400和栅电极层402之间。在此，在衬底400上形成导电层，通过采用使用光掩模形成的抗蚀剂掩模对导电层进行蚀刻，来形成栅电极层402。
优选的是，将栅电极层402加工为锥形状。这是为了在后面的工序中在栅电极层402上形成半导体层及源极布线(信号线)。可以通过该工序同时形成栅极布线(扫描线)。另外，扫描线是指选择像素的布线。
在以下的薄膜晶体管的制造工序中，在使用光刻法时，可以在衬底的整个表面形成抗蚀剂，但是，通过在使用印刷法将抗蚀剂形成在形成抗蚀剂掩模的区域中之后进行曝光，可以节省抗蚀剂，从而可以削减成本。或者，也可以使用激光束直接图形加工机使抗蚀剂曝光，来代替使用曝光机使抗蚀剂曝光。
氮化硅层404A通过使用CVD法或溅射法等形成。在使用CVD法形成氮化硅层404A的步骤中，通过将3MHz至30MHz例如13.56MHz、27.12MHz的高频功率，或者大于30MHz至300MHz左右的VHF频带的高频功率例如60MHz的高频功率供给电极，产生辉光放电等离子体。或者，也可以使用1GHz以上的微波的高频功率。通过使用VHF频带或微波的高频功率，可以提高成膜速度。另外，只要以脉冲振荡或连续振荡供给高频功率即可。或者，通过使HF频带的高频功率和VHF频带的高频功率重叠，在大面积衬底上也可以降低等离子体的不均匀性而提高均匀性，并且可以提高沉积速度。另外，通过使用频率为1GHz以上的微波等离子体CVD装置形成氮化硅层404A，可以提高栅电极层402与源电极及和漏电极层412之间的绝缘耐压，从而可以得到可靠性高的薄膜晶体管。另外，氮化硅层404A的沉积时的温度可以从室温到300℃左右，但是优选为260℃以上且300℃以下左右的高温，以提高薄膜晶体管的电特性的可靠性。
接着，在氮化硅层404A上形成氧化硅层404B(参照图5B)。通过层叠形成氮化硅层404A和氧化硅层404B，可以形成栅极绝缘层404。氧化硅层404B的厚度为能够覆盖氮化硅层404A的表面并保持膜的状态的程度的厚度以上到在后面说明的使栅电极层402露出时不使对栅极绝缘层404进行蚀刻的时间增加而导致处理能力极端下降的程度的厚度(即，可以抑制为与对氮化硅层404A进行蚀刻的时间相同程度的厚度)，优选为2nm以上且小于10nm。
关于氧化硅层404B，在使氮化硅层404A的表面氧化时，硅和氮之间的弱键合被切断，氮被氧取代，从而硅和氧键合。或者，氮化硅层的悬空键和氧键合。根据这些反应，可以在氮化硅层404A的表面形成氧化硅层404B。在本实施方式中，通过将氧化硅层404B的表面暴露在空气中，可以使氮化硅层404A的表面氧化。例如，只要在预备室中将形成在衬底400上的氮化硅层404A暴露在空气中即可。只要将氮化硅层404A暴露在空气中的时间为能够使氮化硅层404A的表面氧化的程度的时间即可。例如，优选为1分钟至24小时。将氮化硅层404A的表面暴露在空气中的时间越长，第一半导体层406的结晶性越高。另外，通过加热衬底400并将氮化硅层404A暴露在空气中以使氮化硅层404A的表面氧化，可以形成致密的氧化硅层404B。
接着，在氧化硅层404B上形成第一半导体层406A(参照图5C)。在本实施方式中，第一半导体层406A由微晶半导体形成。在等离子体处理装置的处理室内，将包含硅或锗的沉积气体和氢混合，并且产生辉光放电等离子体，来形成微晶半导体层。或者，将包含硅或锗的沉积气体、氢和稀有气体如氦、氖、氪等混合，并且产生辉光放电等离子体，来形成微晶半导体层。通过稀释成氢流量是包含硅或锗的沉积气体流量的10倍以上且2000倍以下，优选是10倍以上且200倍以下，形成微晶硅、微晶硅锗或微晶锗等。此时的沉积温度为室温以上且300℃以下，优选为200℃以上且280℃以下。
因为栅极绝缘层404的最外表面为氧化硅层404B，所以从栅极绝缘层404的表面促进第一半导体层406A的结晶生长。结果，可以从栅极绝缘层404的表面正上形成结晶性高的微晶半导体层，从而可以提高薄膜晶体管的导通电流和场效应迁移率。再者，通过减小氧化硅层404B的厚度，用来使栅电极层402露出的对栅极绝缘层进行蚀刻的时间不会变长，因此可以提高处理能力。
第一半导体层406A的厚度优选为3nm以上且100nm以下，更优选为5nm以上且50nm以下。这是因为如下缘故：如果第一半导体层406A的厚度太薄，则薄膜晶体管的导通电流下降；如果第一半导体层406A的厚度太厚，则薄膜晶体管在高温下工作时截止电流上升。通过将第一半导体层406A的厚度设定为3nm以上且100nm以下，优选为5nm以上且50nm以下，可以调整薄膜晶体管的导通电流和截止电流。
可以与形成栅极绝缘层404的氮化硅层404A时同样地产生形成第一半导体层406A时的辉光放电等离子体。
作为含硅或锗的沉积气体的典型例，有硅烷(SiH4)、乙硅烷(Si2H6)、锗烷(GeH4)、乙锗烷(Ge2H6)等。
若在第一半导体层406A的材料气体中混合氦、氩、氖、氪、氙等稀有气体，则第一半导体层406A的沉积速度得到提高。通过提高沉积速度，混入到第一半导体层406A的杂质量减少，因此可以提高第一半导体层406A的结晶性。由此，可以提高薄膜晶体管的导通电流和场效应迁移率，并且可以提高处理能力。
另外，第一半导体层406A也可以在不相同的两个以上的条件下形成。例如，也可以在第一条件下形成第一半导体层406A的一部分之后，在稀释率低于第一条件的条件下形成第一半导体层406A的其他部分。或者，也可以在第一条件下形成第一半导体层406A的一部分之后，在稀释率高于第一条件的条件下形成第一半导体层406A的其他部分。
另外，在形成第一半导体层406A之前，通过对CVD装置的处理室内的气体进行排气且导入含硅或锗的沉积气体，去除处理室内的杂质，可以减少以后形成的薄膜晶体管的栅极绝缘层404和第一半导体层406A中的杂质，从而可以提高薄膜晶体管的电特性。
接着，在第一半导体层406A上层叠形成混合区域408A和包含非晶半导体的区域409A，来形成第二半导体层407A(参照图5D)。接着，在第二半导体层407A上形成杂质半导体层410A。接着，在杂质半导体层410A上形成抗蚀剂掩模420。
因为第一半导体层406A由微晶半导体层形成，所以以该微晶半导体层作为晶种，在部分地进行结晶生长的条件下，形成第二半导体层407A。
在等离子体处理装置的处理室内，通过混合含硅或锗的沉积气体、氢和含氮的气体并产生辉光放电等离子体，形成第二半导体层407A。作为含氮的气体，有氨、氮、氟化氮、氯化氮、氯胺、氟胺等。可以与栅极绝缘层404的氮化硅层404A同样地产生辉光放电等离子体。
此时，含硅或锗的沉积气体与氢的流量比与第一半导体层406A同样地使用形成微晶半导体层的条件，并且使用含氮的气体作为材料气体，从而与第一半导体层406A的沉积条件相比，可以抑制结晶生长。结果，可以形成混合区域408A和包含非晶半导体的区域409A。另外，包含非晶半导体的区域409A是缺陷少且价电子带带端的能级尾(tail)的斜率陡峭的秩序性高的半导体层。
这里，形成第二半导体层407A的条件为例如，氢的流量是含硅或锗的沉积气体的流量的10倍以上且2000倍以下，优选为10倍以上且200倍以下。另外，形成一般的非晶半导体层的条件为例如，氢的流量是含硅或锗的沉积气体的流量的0倍以上且5倍以下。
另外，通过在第二半导体层407A的材料气体中混合氦、氖、氩、氙或氪等稀有气体，可以提高成膜速度。
第二半导体层407A的厚度可以为50nm以上且350nm以下，优选为120nm以上且250nm以下。
另外，因为在第二半导体层407A的沉积初期中，材料气体中含有含氮的气体，所以部分地抑制结晶生长而使锥形状的微晶半导体区域生长，并且形成填充在该锥形状的微晶半导体区域之间的非晶半导体区域。像这样，微晶半导体区域和非晶半导体区域混合在一起的区域为混合区域408A。然后，锥形状的微晶半导体区域的结晶生长停止，形成不包含微晶半导体区域而只有非晶半导体区域的区域。像这样，不包含微晶半导体区域而只形成有非晶半导体区域的区域为包含非晶半导体的区域409A。这种条件相当于上述“部分地进行结晶生长的条件”。另外，也可以在锥形状的微晶半导体区域生长之前，以第一半导体层406为晶种，在整个第一半导体层406上沉积微晶半导体层。
另外，这里，在第二半导体层407A的材料气体中混合含氮的气体而形成第二半导体层407A，但是作为形成第二半导体层407A的另一方法，可以将第一半导体层406A的表面暴露在含氮的气体中，使氮吸附到第一半导体层406A的表面，以含硅或锗的沉积气体和氢作为材料气体进行辉光放电，来形成具有混合区域408A和包含非晶半导体的区域409A的第二半导体层407A。
因为杂质半导体层410A成为图1A和1B所示的源区及漏区410，所以可以适当地使用作为源区及漏区410的材料举出的材料。杂质半导体层410A可以通过使引入到等离子体CVD装置的处理室内的材料气体包含赋予一种导电型的杂质元素来形成。在形成其导电型为n型的薄膜晶体管时，添加例如磷作为杂质元素即可，可以对氢化硅添加磷化氢(化学式：PH3)等包含赋予n型导电型的杂质元素的气体来形成。在形成其导电型是p型的薄膜晶体管时，添加例如硼作为杂质元素即可，可以对氢化硅添加乙硼烷(化学式：B2H6)等包含赋予p型导电型的杂质元素的气体来形成。
这里，参照等离子体CVD装置的概略图(参照图7)和时序图说明从第一半导体层406A到杂质半导体层410A的形成工序。
图7所示的等离子体CVD装置161连接于气体供给单元150和排气单元151，并且具备处理室141、载物台142、气体供给部143、簇射极板(showerplate)144、排气口145、上部电极146、下部电极147、交流电源148以及温度控制部149。将成膜的衬底140配置在下部电极147上。
处理室141由具有刚性的材料形成，并以可以对其内部进行真空排气的方式构成。在处理室141中具备有上部电极146和下部电极147。另外，虽然在图7中示出了电容耦合型(平行平板型)的结构，但是只要是通过供给两种以上不同的高频功率而可以在处理室141的内部产生等离子体的结构，就可以应用电感耦合型等的其他结构。
在使用图7所示的等离子体CVD装置进行处理时，从气体供给部143将预定的气体引入。引入的气体经过簇射极板144引入到处理室141中。利用连接到上部电极146和下部电极147的交流电源148，供给高频功率，使得处理室141内的气体被激发，而产生等离子体。另外，使用连接于真空泵的排气口145排出处理室141内的气体。另外，通过使用温度控制部149，可以一边加热被处理物一边进行等离子体处理。
气体供给单元150包括被气体填充的汽缸152、压力调节阀153、停止阀154以及质量流量控制器155等。在处理室141内，在上部电极146和衬底140之间具有簇射极板144。该簇射极板144加工成板状并设置有多个细孔。引入到上部电极146的气体经过内部的中空结构，从簇射极板144的细孔引入到处理室141内。
连接到处理室141的排气单元151具有进行真空排气的功能和在反应气体流过时控制处理室141内保持预定压力的功能。排气单元151包括阀156、导气阀(conductance valve)157、涡轮分子泵158、干燥泵159等。另外，虽然未图示，但是在并联配置阀156和导气阀157时，通过关闭阀156并使导气阀157工作，可以控制排气速度，将处理室141的压力保持在预定范围内。此外，通过打开传导性高的阀156，可以将处理室141内控制为预定的压力。
另外，在对处理室141进行排气直到其压力成为低于10-5Pa的压力时，优选一起使用低温泵160。此外，在作为极限真空度进行排气到超高真空时，也可以对处理室141的内壁进行镜面加工，并且设置焙烧用的加热器以减少气体从内壁释放。
另外，若如图7所示那样以覆盖处理室141的整个内壁而成(淀积)膜的方式进行预涂处理，则可以防止附着在处理室141内壁的杂质或构成处理室141内壁的杂质混入到元件中。
另外，在此产生的等离子体可以使用如RF(3MHz至30MHz，例如13.56MHz、27MHz)等离子体、VHF等离子体(30MHz至300MHz，例如60MHz)、微波(1GHz以上，例如2.45GHz)等离子体。另外，优选以脉冲振荡产生等离子体。
此外，装置也可以连接有预备室。若在形成成为各层的膜之前在预备室中加热衬底，则可以缩短在各处理室中的形成膜之前的加热时间，可以提高处理能力。
另外，在作为等离子体CVD装置使用多室等离子体CVD装置时，可以在各处理室中形成一种层或其组成类似的多种层。因此，可以在界面不被已形成的层的残留物及漂浮在大气中的杂质污染的状态下形成层叠膜。
另外，优选使用氟基对等离子体CVD装置的处理室141内部进行清洗。另外，优选在形成成为各层的膜之前在处理室141内形成保护膜。
图8示出从氮化硅层404A到杂质半导体层410A的形成工序的时序图。
首先，在等离子体CVD装置的处理室141内对形成有栅电极层402的衬底400进行加热，并且将用来形成氮化硅层404A的材料气体引入处理室141内(图8的预处理170)。在此，作为一例，引入将SiH4气体的流量设定为40sccm、将H2气体的流量设定为500sccm、将N2气体的流量设定为550sccm并且将NH3气体的流量设定为140sccm的材料气体并使其稳定，将处理室141内的压力设定为100Pa，将衬底温度设定为280℃，将RF电源频率设定为13.56MHz，将RF电源的功率为370W，进行等离子体放电，来形成大约300nm的氮化硅层404A。然后，只停止SiH4气体的引入，并且在几秒后(这里是5秒后)停止等离子体放电(图8的氮化硅层形成171)。注意，使用N2气体和NH3气体中的任一种即可，在混合它们使用时适当地调整流量即可。另外，也可以适当地调整引入H2气体时的流量，在不需要时不引入H2气体。
接着，将衬底从处理室141搬出到负载锁定室并暴露在大气气氛中，使氮化硅层404A的表面氧化，从而在氮化硅层404A的表面形成氧化硅层404B(图8的衬底搬出172)。
接着，将用来形成第一半导体层406A的材料气体引入到处理室141内(图8的气体置换175)。
接着，在氧化硅层404B的整个面上形成第一半导体层406A。首先，将用来形成第一半导体层406A的材料气体引入处理室141内。在此，作为一例，引入将SiH4气体的流量设定为10sccm、将H2气体的流量设定为1500sccm、并且将Ar气体的流量设定为1500sccm的材料气体并使它稳定，并且将处理室141内的压力设定为280Pa，将衬底温度设定为280℃，将RF电源频率设定为13.56MHz，将RF电源的功率设定为50W，进行等离子体放电，来形成成为第一半导体层406A的微晶硅层。然后，与上述氮化硅层404A等的形成同样，只停止SiH4气体的引入，并且在几秒后(这里是5秒后)停止等离子体放电(图8的硅层形成176)。然后，排出这些气体，引入用来形成第二半导体层407A的气体(图8的气体置换177)。注意，不局限于此，也不一定要进行气体置换。
接着，在第一半导体层406A的整个面上形成第二半导体层407A。首先，将用来形成第二半导体层407A的材料气体引入处理室141内。在此，作为一例，引入将SiH4气体的流量设定为30sccm、将H2气体的流量设定为1475sccm、并且将使用H2气体稀释到1000ppm的NH3气体的流量设定为25sccm的材料气体并使它稳定，并且将处理室141内的压力设定为280Pa，将衬底温度设定为280℃，将RF电源频率设定为13.56MHz，将RF电源的功率设定为50W，进行等离子体放电，来形成成为第二半导体层407A的硅层。然后，与上述氮化硅层404A等的形成同样，只停止SiH4气体的引入，并且在几秒后(这里是5秒后)停止等离子体放电(图8的第二半导体层形成178)。然后，排出这些气体，引入用来形成包含成为施主的杂质元素的杂质半导体层410A的气体(图8的气体置换179)。
接着，在第二半导体层407A的整个面上形成包含成为施主的杂质元素的杂质半导体层410A。首先，将用来形成包含成为施主的杂质元素的杂质半导体层410A的材料气体引入处理室141内。在此，作为一例，引入将SiH4气体的流量设定为100sccm、将使用H2气体将PH3气体的流量稀释到0.5vol％的混合气体的流量设定为170sccm的材料气体并使它稳定，并且将处理室141内的压力设定为170Pa，将衬底温度设定为280℃，将RF电源频率设定为13.56MHz，将RF电源的功率设定为60W，进行等离子体放电，来形成包含成为施主的杂质元素的杂质半导体层410A。然后，与上述的氮化硅层404A等的形成同样，只停止SiH4气体的引入，并且在几秒后(这里是5秒后)停止等离子体放电(图8的杂质半导体层形成180)。然后，排出这些气体(图8的排气181)。另外，若将用来形成杂质半导体层410A的SiH4气体与H2气体的流量比设定为与第一半导体层406A相同程度时，可以由结晶半导体形成杂质半导体层410A，因此是优选的。
如此，可以形成氮化硅层404A直到杂质半导体层410A。
抗蚀剂掩模420可以使用光刻法来形成。或者，也可以使用喷墨法等来形成。
接着，使用抗蚀剂掩模420对第一半导体层406A、第二半导体层407A和杂质半导体层410A进行蚀刻。通过该处理，将第一半导体层406A、第二半导体层407A和杂质半导体层410A分离到各个元件，来形成具有第一半导体层406、由混合区域408和包含非晶半导体的区域409B形成的第二半导体层407B以及杂质半导体层410B的层叠体422(参照图6A)。此后，去除抗蚀剂掩模420。
注意，在该蚀刻处理中，优选以具有第一半导体层406、第二半导体层407B及杂质半导体层410B的层叠体422成为锥形状的方式进行蚀刻。将锥形角设定为30°以上且90°以下，优选为40°以上且80°以下。通过使侧面成为锥形状，还可以提高在后面的工序中形成在这些上的层(例如，布线层)的覆盖率。从而，可以防止因高低差而发生的布线断开等。
接着，在杂质半导体层410B和栅极绝缘层404上形成导电层412A，然后，在导电层412A上形成抗蚀剂掩模424(参照图6B)。之后，对导电层412A进行图案形成，成为源电极及漏电极层412。
导电层412A可以适当地使用与图1A和1B所示的源电极及漏电极层412相同的材料。导电层412A通过溅射法或真空蒸镀法等形成。或者，导电层412A也可以通过丝网印刷法或喷墨法等喷射银、金或铜等的导电纳米膏并进行焙烧来形成。
抗蚀剂掩模424与抗蚀剂掩模420同样地通过光刻法或喷墨法形成。
接着，通过使用抗蚀剂掩模424对导电层412A进行蚀刻，形成源电极及漏电极层412。蚀刻优选使用湿蚀刻。通过湿蚀刻，导电层412A从抗蚀剂掩模424露出的部分被各向同性地蚀刻。该源电极及漏电极层412不仅构成薄膜晶体管的源电极及漏电极，而且构成源极布线(信号线)。
接着，在形成有抗蚀剂掩模424的状态下对杂质半导体层410B和包含非晶半导体的区域409B进行蚀刻，形成源区及漏区410和背沟道部(在图1B中作为背沟道部432而示出的部分)。由此，形成源区及漏区410。另外，包含非晶半导体的区域409B在其一部分残留的状态下被蚀刻，来形成包含非晶半导体的区域409。
在此，蚀刻优选进行使用含氧气体的干蚀刻。通过使用含氧气体，可以一边使抗蚀剂掩模缩退一边对杂质半导体层410B和包含非晶半导体的区域409B进行蚀刻，从而可以将源区及漏区410和包含非晶半导体的区域409形成为锥形状。作为蚀刻气体，例如，优选使用在CF4中含氧的蚀刻气体或在氯中含氧的蚀刻气体。通过将源区及漏区410和包含非晶半导体的区域409形成为锥形状来防止电场集中，从而可以降低截止电流。
另外，也可以对导电层412A、杂质半导体层410B和包含非晶半导体的区域409B各自的一部分进行干蚀刻，来代替上述工序。此时，源电极及漏电极层412的侧面和源区及漏区410的侧面成为大致一致的形状。
或者，也可以使用如下方法：使用抗蚀剂掩模424对导电层412A进行蚀刻，来形成源电极及漏电极层412，在去除抗蚀剂掩模424后，对杂质半导体层410B和包含非晶半导体的区域409B的一部分进行蚀刻。通过进行该蚀刻，由于使用源电极及漏电极层412对杂质半导体层410B进行蚀刻，因此源电极及漏电极层412的侧面和源区及漏区410的侧面成为大致一致的形状。
虽然包含非晶半导体的区域409的一部分被蚀刻而设置有凹部，但是优选将其厚度设定为不使混合区域408露出且与凹部重叠的包含非晶半导体的区域409的至少有一部分残留的厚度。
接着，去除抗蚀剂掩模424(参照图6C)。
另外，因为在蚀刻工序中产生的副生成物、抗蚀剂掩模的渣滓和剥离液等附着或沉积在源区和漏区之间的包含非晶半导体的区域409的表面等，而使薄膜晶体管的截止电流增大，所以为了去除它们而优选进行低损伤条件、优选为无偏压的干蚀刻。或者，也可以对图1B中作为背沟道部432而示出的部分进行等离子体处理。或者，也可以进行清洗。或者，这些工序也可以组合而使用。
通过上述工序，可以制造沟道蚀刻型的薄膜晶体管。
然后，通过对栅极绝缘层404的一部分进行蚀刻，使栅电极层402露出，从而可以形成连接于栅电极层402的连接端子。
另外，在如上所述那样制造了薄膜晶体管之后，也可以在该薄膜晶体管上形成绝缘层，对该绝缘层的一部分进行蚀刻，使源电极及漏电极层412和栅电极层402露出，从而形成连接源电极及漏电极层412和栅电极层402的连接布线。
为了得到在这些工序中不使用来使栅电极层402露出的对栅极绝缘层404进行蚀刻的时间增大而导致处理能力极端下降的程度的厚度(即，可以抑制为与对氮化硅层404A进行蚀刻的时间相同程度的厚度)，优选的是，例如将氧化硅层404B形成为2nm以上且小于10nm的厚度。
通过上述工序，可以在提高薄膜晶体管及具有该薄膜晶体管的元件衬底或显示装置的制造工序的处理能力的同时，制造截止电流低且导通电流及场效应迁移率高的薄膜晶体管。并且，可以高量产性地制造这种薄膜晶体管。
实施方式2
在实施方式1中说明的氧化处理不局限于实施方式1所说明的氧化处理。在本实施方式中，说明在含氧的气氛中产生等离子体并将被氧化表面暴露在该等离子体中的氧化处理的一个方式。
首先，与实施方式1同样，在衬底400上形成栅电极层402和氮化硅层404A(参照图5A)。接着，在含氧的气氛中产生等离子体，将氮化硅层404A暴露在该等离子体中，使氮化硅层404A的表面氧化，从而可以形成氧化硅层404B。
这里，产生等离子体的气氛只要是包含氧原子的气氛即可。作为产生等离子体的气氛，例如可以使用氧气氛、氮氧化物(一氧化氮、二氧化氮、一氧化二氮、三氧化二氮、四氧化二氮、五氧化二氮等)的气氛、硫氧化物(一氧化硫、二氧化硫、三氧化硫等)的气氛。或者，也可以采用在这些气氛中含有稀有气体(氩、氖、氙等)或氮等的混合气体气氛，例如也可以使用大气气氛。优选在气氛中含有大量氧气或含氧的气体。
或者，也可以使用水等离子体。通过将以水为主要成分的气体如水蒸气等引入到处理室，产生等离子体，从而产生水等离子体。另外，也可以在上述产生等离子体的气氛中引入水蒸气等来产生水等离子体。
另外，这里作为产生等离子体的装置，例如有等离子体CVD装置。这里，若使用形成氮化硅层404A的等离子体CVD装置进行等离子体处理，则可以共用装置，因此是优选的。
另外，若使用能够产生表面波等离子体的装置作为产生等离子体的装置，可以在不损伤被氧化表面的条件下进行等离子体处理。因此，如实施方式1所说明的那样，在被氧化表面为栅极绝缘层的一部分的氮化硅层时，通过使用表面波等离子体进行等离子体处理，可以减少对氮化硅层的损伤。
总之，如本实施方式所说明那样，通过使用含氧的等离子体进行氧化处理，可以在氮化硅层上形成氧化硅层。
实施方式3
在实施方式1中说明的氧化处理不局限于实施方式1及实施方式2所说明的氧化处理。在本实施方式中，说明氧化处理的一个方式。
首先，与实施方式1同样，在衬底400上形成栅电极层402和氮化硅层404A(参照图5A)。接着，在处理室内产生臭氧，将氮化硅层404A暴露在该臭氧中，使氮化硅层404A的表面氧化，可以形成氧化硅层404B。另外，既可在处理室内产生臭氧之后将衬底搬入处理室内，又可在将衬底搬入处理室内之后产生臭氧。
另外，臭氧是指由三个氧原子组成的氧的同素异形体。
这里，对臭氧的产生方法没有特别的限制，可以使用各种方法。例如，通过将紫外光照射到氧气(或含氧气体)或在氧气(或含氧气体)中进行放电，可以产生臭氧。优选产生短波长的紫外光。例如，通过使用汞灯，可以产生波长为253.7nm和波长为365.0nm的紫外光。另外，在进行放电时，可以将氧气(或含氧气体)引入到两块电极板(被电介质覆盖的电极板)之间并施加交流的高电压而引起无声放电，来使电极板之间的氧分子离解并将它与另一氧分子复合，以产生臭氧。
或者，例如，也可以通过稀硫酸的电解或水的电解而产生臭氧。
或者，也可以使用空气代替上述氧气(或含氧气体)。就是说，也可以通过将紫外光照射到大气气氛中或者在大气气氛中进行放电，产生臭氧。
总之，如本实施方式所说明那样，通过使用臭氧进行氧化处理，可以在氮化硅层上形成氧化硅层。
实施方式4
在实施方式1中说明的氧化处理不局限于实施方式1至实施方式3所说明的氧化处理。在本实施方式中，说明氧化处理的一个方式。
首先，与实施方式1同样，在衬底400上形成栅电极层402和氮化硅层404A(参照图5A)。接着，将衬底400搬出到处理室外，将氮化硅层404A暴露在臭氧水中，使氮化硅层404A的表面氧化，可以形成氧化硅层404B。
另外，臭氧水是指将臭氧溶解于水中而生成的臭氧的水溶液，例如，可以通过鼓泡制造。另外，可以使用实施方式3所说明的方法产生臭氧。
另外，对这里使用的臭氧水的浓度没有特别的限制，只要是能够使氮化硅层404A氧化的程度的浓度即可。优选使用1ppm以上且20ppm以下、更优选为5ppm以上且15ppm以下的浓度的臭氧水。
总之，如本实施方式所说明那样，通过使用臭氧水进行氧化处理，可以在氮化硅层上形成氧化硅层。
实施方式5
也可以在氮化硅层上形成氧化硅层，来代替实施方式1所说明的氧化处理。在本实施方式中，说明这种方式。
首先，与实施方式1同样，在衬底400上形成栅电极层402和氮化硅层404A(参照图5A)。接着，在氮化硅层404A上形成氧化硅层404B。氧化硅层404B的厚度只要是能够维持作为膜的状态的程度的厚度即可，只要是在形成接触孔时不使处理能力显著下降的程度的厚度即可。因此，氧化硅层的厚度优选为2nm以上且10nm以下。
这里，例如，氧化硅层404B与氮化硅层404A同样地使用CVD法形成，优选使用等离子体CVD法而形成。
另外，作为氧化硅层404B的形成方法，例如，也可以使用四乙氧基硅烷(TEOS：化学式Si(OC2H5)4)作为材料气体。另外，作为形成方法，也可以使用常压CVD法等。
另外，也可以使用氧氮化硅层代替形成在氮化硅层404A上的氧化硅层404B。作为一例，引入将SiH4的流量设定为5sccm、将N2O的流量设定为600sccm的材料气体并使它稳定，并且将处理室内的压力设定为25Pa，将温度设定为280℃，进行30W的等离子体放电，可以形成氧氮化硅层。
总之，如本实施方式所说明那样，可以在氮化硅层上形成氧化硅层或氧氮化硅层，来代替氧化处理。
实施方式6
在本实施方式中，说明本发明的一个方式的薄膜晶体管的制造方法且与其他实施方式不同的方法。具体而言，通过使用具有厚度不同的区域的抗蚀剂掩模，可以减少制造薄膜晶体管时的光掩模数。
首先，与实施方式2同样，形成覆盖栅电极层702的栅极绝缘层704，在栅极绝缘层704上形成第一半导体层706A、第二半导体层707A及杂质半导体层710A。然后，在杂质半导体层710A上形成导电层712A。此外，栅极绝缘层704由氮化硅层704A及氧化硅层704B形成。此外，第二半导体层707A由混合区域708A及包含非晶半导体的区域709A形成。
接着，在导电层712A上形成抗蚀剂掩模720(参照图10A)。在本实施方式中的抗蚀剂掩模720是具有凹部或凸部的抗蚀剂掩模。换言之，也可以说是由厚度不同的多个区域(这里是两个区域)构成的抗蚀剂掩模。在抗蚀剂掩模720中，将厚的区域称为抗蚀剂掩模720的凸部，而将薄的区域称为抗蚀剂掩模720的凹部。
在抗蚀剂掩模720中，在形成源电极及漏电极层712的区域中形成凸部，在没有源电极及漏电极层712且使第二半导体层707A露出而形成的区域中形成凹部。
可以使用多级灰度掩模来形成抗蚀剂掩模720。下面，参照图12对多级灰度掩模进行说明。
多级灰度掩模是指能够以多级光量进行曝光的掩模，例如有以曝光区域、半曝光区域及未曝光区域的三级光量进行曝光的多级灰度掩模。通过使用多级灰度掩模，可以以一次曝光及显影步骤形成具有多种(例如两种)厚度的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以削减光掩模的数目。
图12A及图12B是典型的多级灰度掩模的截面图。图12A示出灰色调掩模740，图12B示出半色调掩模745。
图12A所示的灰色调掩模740包括在具有透光性的衬底741上用遮光膜形成的遮光部742、以及使用遮光膜的图案设置的衍射光栅部743。
衍射光栅部743具有以用于曝光的光的分辨率极限以下的间隔设置的狭缝、点或网眼等，从而调整光的透过率。注意，设置在衍射光栅部743的狭缝、点或网眼可以是周期性的，也可以是非周期性的。
作为具有透光性的衬底741，可以使用石英等。构成遮光部742及衍射光栅部743的遮光膜使用金属材料形成即可，优选使用铬或氧化铬等来设置。
在对灰色调掩模740照射用于曝光的光的情况下，如图12A所示，与遮光部742重叠的区域中的透光率为0％，而遮光部742及衍射光栅部743均未设置的区域中的透光率为100％。此外，衍射光栅部743中的透光率大致为10％至70％的范围，可以根据衍射光栅的狭缝、点或网眼等的间隔加以调整。
图12B所示的半色调掩模745包括在具有透光性的衬底746上用半透光膜形成的半透光部747、以及使用遮光膜形成的遮光部748构成。
半透光部747可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等形成。遮光部748使用与灰色调掩模的遮光膜同样的金属材料形成即可，优选使用铬或氧化铬等来设置。
在对半色调掩模745照射用于曝光的光的情况下，如图12B所示，与遮光部748重叠的区域中的透光率为0％，而遮光部748及半透光部747均未设置的区域中的透光率为100％。此外，半透光部747的透光率大致在10％至70％的范围内，可以根据形成的材料的种类或形成的膜的厚度等加以调整。
通过使用多级灰度掩模进行曝光和显影，可以形成具有厚度不同的区域的抗蚀剂掩模720。但是，不局限于此，还可以不使用多级灰度掩模地形成抗蚀剂掩模720。
接着，通过使用抗蚀剂掩模720进行蚀刻，形成第一半导体层706、第二半导体层707B、杂质半导体层710B及导电层712B(参照图10B)。此外，第二半导体层707B由混合区域708B及包含非晶半导体的区域709B形成。
接着，通过使抗蚀剂掩模720缩退(缩小)，形成抗蚀剂掩模724(参照图10B)。为了使抗蚀剂掩模720缩退(缩小)，进行使用氧等离子体的灰化等即可。
接着，通过使用抗蚀剂掩模724对导电层712B进行蚀刻，形成源电极层及漏电极层712(参照图10C)。
接着，通过对杂质半导体层710B及第二半导体层707B的一部分进行蚀刻，形成源区及漏区710及包含非晶半导体的区域709(参照图11A)。然后，去除抗蚀剂掩模724(参照图11B)。
总之，如本实施方式所说明，通过使用多级灰度掩模，可以制造薄膜晶体管。通过使用多级灰度掩模，可以缩减所使用的光掩模的数目。
实施方式7
在本实施方式中，参照附图对显示面板或发光面板的一个方式进行说明。
在本实施方式的显示装置或发光装置中，连接到像素部的信号线驱动电路及扫描线驱动电路既可以设置在不同的衬底(例如，半导体衬底或者SOI衬底等)上并连接，又可以与像素电路形成在同一衬底上。
另外，对于另行形成的情况下的连接方法没有特别的限制，可以使用已知的COG法、引线接合法或TAB法等。此外，若是可以实现电连接，连接位置的没有特别的限制。另外，也可以另行形成控制器、CPU及存储器等，并连接到像素电路。
图13示出显示装置的框图。图13所示的显示装置包括：具有多个具备显示元件的像素的像素部800、对各像素进行选择的扫描线驱动电路802、以及控制对被选择的像素的视频信号的输入的信号线驱动电路803。
注意，显示装置不局限于图13所示的方式。换言之，信号线驱动电路不局限于只具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关以外，还可以具有缓冲器、电平转换器、源极跟随器等其他电路。注意，不一定要设置移位寄存器及模拟开关，例如既可以具有如译码电路那样的能够选择信号线的其他电路来代替移位寄存器，又可以具有锁存器等来代替模拟开关。
图13所示的信号线驱动电路803包括移位寄存器804和模拟开关805。对移位寄存器804输入时钟信号(CLK)和起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器804中产生定时信号，并将其输入到模拟开关805。
此外，对模拟开关805提供视频信号(video signal)。模拟开关805根据输入的定时信号对视频信号进行采样，然后提供给后级的信号线。
图13所示的扫描线驱动电路802包括移位寄存器806以及缓冲器807。此外，也可以包括电平转换器。在扫描线驱动电路802中，通过对移位寄存器806输入时钟信号(CLK)及起始脉冲信号(SP)，产生选择信号。所产生的选择信号在缓冲器807中被缓冲放大，并被提供给对应的扫描线。一条线上的所有像素晶体管的栅极均连接到一根扫描线。并且，由于工作时需要使一条线上的像素晶体管同时导通，因此缓冲器807采用能够使大电流流过的结构。
当在全彩色的显示装置中，对对应于R(红)、G(绿)、B(蓝)的视频信号按顺序进行采样并提供给对应的信号线时，用来连接移位寄存器804和模拟开关805的端子数相当于用来连接模拟开关805和像素部800的信号线的端子数的1/3左右。因此，通过将模拟开关805与像素部800形成在同一衬底上，与将模拟开关805与像素部800形成在不同衬底上的情况相比，可以抑制用来连接另行形成的衬底的端子数，从而可以抑制连接缺陷的发生概率，可以提高成品率。
此外，虽然图13的扫描线驱动电路802包括移位寄存器806以及缓冲器807，但是不局限于此，也可以只用移位寄存器806构成扫描线驱动电路802。
另外，图13所示的结构只表示显示装置的一个方式，而信号线驱动电路和扫描线驱动电路的结构不局限于此。
接着，参照图14A至图15B说明相当于显示装置的一个方式的液晶显示面板及发光面板的外观。图14A表示如下液晶显示面板的俯视图：使用密封材料815将形成在第一衬底811上的具有结晶半导体的晶体管820及液晶元件823密封在第一衬底811和第二衬底816之间。图14B相当于沿着图14A的线K-L的截面图。图15A和图15B示出发光面板的情况。注意，在图15A和图15B中，只对与图14A和图14B不同的部分附上附图标记。
围绕设置在第一衬底811上的像素部812和扫描线驱动电路814地设置有密封材料815。此外，在像素部812及扫描线驱动电路814上设置有第二衬底816。因此，像素部812及扫描线驱动电路814被第一衬底811、密封材料815以及第二衬底816，与液晶层818或填充材料831一起密封。注意，在与第一衬底811上的由密封材料815围绕的区域不同的区域中安装有信号线驱动电路813。此外，使用具有结晶半导体的晶体管在另行准备的衬底上设置信号线驱动电路813。另外，虽然在本实施方式中说明将使用具有结晶半导体的晶体管而形成的信号线驱动电路813贴合到第一衬底811的情况，但是优选采用使用单晶半导体的晶体管形成信号线驱动电路，并且将它们贴合。图14B例示信号线驱动电路813中包含的由结晶半导体形成的晶体管819。
设置在第一衬底811上的像素部812包括多个晶体管，图14B例示像素部812中包含的晶体管820。此外，信号线驱动电路813也包括多个晶体管，图14B例示信号线驱动电路813中包含的晶体管819。在本实施方式的发光装置中，晶体管820既可以是驱动用晶体管，也可以是电流控制用晶体管，还可以是擦除用晶体管。晶体管820相当于实施方式1所说明的晶体管。
此外，液晶元件823所具有的像素电极822通过布线828电连接到晶体管820。而且，液晶元件823的对置电极827设置在第二衬底816上。像素电极822、对置电极827以及液晶层818重叠的部分相当于液晶元件823。
此外，发光元件830所具有的像素电极通过布线电连接到晶体管820的源电极或漏电极。而且，在本实施方式中，发光元件830的共同电极和具有透光性的导电材料层电连接。另外，发光元件830的结构不局限于本实施方式所示的结构。可以根据发光元件830的出光方向、晶体管820的极性等，决定发光元件830的结构。
另外，作为第一衬底811以及第二衬底816的材料，可以使用玻璃、金属(例如不锈钢)、陶瓷或者塑料等。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜等。此外，也可以采用具有使用PVF薄膜、聚酯薄膜夹持铝箔的结构的薄片。
另外，隔离物821是珠状隔离物，是为了调整像素电极822和对置电极827之间的距离(单元间隙)而设置的。注意，也可以使用通过选择性地对绝缘层进行蚀刻而得到的隔离物(支柱间隔物)。
提供到另行形成的信号线驱动电路813、扫描线驱动电路814以及像素部812的各种信号(电位)从FPC817(柔性印刷电路)通过引线824以及引线825供给。
在本实施方式中，连接端子826由与液晶元件823所具有的像素电极822相同的导电层形成。此外，引线824以及引线825由与布线828相同的导电层形成。
连接端子826通过各向异性导电层829电连接到FPC817所具有的端子。
注意，虽然未图示，但是本实施方式所示的液晶显示装置具有取向膜以及偏振片，还可以具有滤色片、遮光层等。
在本实施方式中，连接端子826由与发光元件830所具有的像素电极相同的导电层设置。引线825由与布线828相同的导电层设置。但是，不局限于此。
另外，作为位于发光元件830的出光方向上的衬底的第二衬底，使用透光衬底。在此情况下，使用由玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜等具有透光性的材料形成的衬底。在发光元件830的出光方向是第一衬底的方向的情况下，使用透光衬底作为第一衬底。
作为填充材料831，可以使用氮、氩等惰性气体、紫外线固化树脂或热固化树脂等，可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或者EVA(乙烯-醋酸乙烯酯)等。在此，例如使用氮即可。
注意，也可以在发光元件的发射面上适当地设置偏振片、圆偏振片(包括椭圆偏振片)、相位差片(λ/4片、λ/2片)或者滤色片等的光学薄膜。或者，也可以在偏振片或圆偏振片上设置防反射层。
实施方式8
可以将实施方式1至实施方式7所示的发明应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视机或电视接收机)；计算机用的监视器；电子纸；数码相机、数码摄像机；数码相框；便携电话(也称为移动电话、移动电话装置)；便携式游戏机；便携式信息终端；声音重放装置；弹珠机等大型游戏机等。
可以将实施方式1至实施方式7所示的发明应用于例如电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，能够将电子纸应用于电子书阅读器(电子书)、海报、电车等交通工具的车厢广告、信用卡等各种卡片中的显示等。图16A示出电子设备的一例。
图16A示出电子阅读器的一例。图16A所示的电子阅读器包括框体900及框体901。框体900及框体901由铰链904形成为一体，可以进行开闭动作。通过采用这种结构，可以如纸书那样使用。
框体900组装有显示部902，框体901组装有显示部903。显示部902及显示部903的结构既可以是显示连续画面的结构，又可以是显示不同画面的结构。通过采用显示不同画面的结构，例如可以在右边的显示部(图16A中的显示部902)显示文章，在左边的显示部(图16A中的显示部903)显示图像。可以将实施方式7所示的显示装置应用于显示部902及显示部903。
在图16A中示出框体900具备操作部等的例子。例如，在框体900中，具备电源输入端子905、操作键906、扬声器907等。操作键906例如可以具备翻页的功能。此外，也可以采用在与框体的显示部相同的面上具备键盘及定位装置等的结构。或者，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子及可以与USB电缆等各种电缆连接的端子等)、记录介质插入部等的结构。再者，图16A所示的电子阅读器也可以具有电子词典的功能。
此外，图16A所示的电子阅读器也可以具备能够以无线方式收发信息的结构。还可以采用如下结构：通过无线通信从电子书籍服务器购买所希望的书籍数据等，然后下载。
图16B示出数码相框的一例。例如，在图16B所示的数码相框中，框体911组装有显示部912。显示部912可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，能够发挥与一般的相框同样的功能。作为显示部912，可以使用实施方式7所说明的显示装置。
此外，图16B所示的数码相框可以采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等各种电缆连接的端子等)、记录介质插入部等的结构。这些结构也可以组装到与显示部相同的面上，但是当将它们设置在侧面或背面上时，设计性得到提高，所以是优选的。例如，对数码相框的记录介质插入部插入储存有用数码相机拍摄的图像数据的存储器并提取图像数据，从而能使所提取的图像数据显示于显示部912。
注意，图16B所示的数码相框也可以采用能够以无线方式收发信息的结构。还能采用以无线方式提取所希望的图像数据并进行显示的结构。
图16C示出电视装置的一例。在图16C所示的电视装置中，框体921组装有显示部922。通过使用显示部922，可以显示影像。在此，示出使用支架923支撑框体921的结构。作为显示部922，可以使用实施方式7所说明的显示装置。
图16C所示的电视装置的操作能够通过使用框体921所具备的操作开关或另外形成的遥控操作机进行。通过使用遥控操作机所具备的操作键，能够进行对频道、音量的操作，并能够对在显示部922上显示的影像进行操作。或者，也可以采用在遥控操作机中设置显示部的结构，该显示部显示从该遥控操作机输出的信息。
此外，图16C所示的电视装置采用具备接收机、调制解调器等的结构。通过使用接收机能够接收一般的电视广播，再者，通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者彼此之间等)的信息通信。
图16D示出便携电话的一例。图16D所示的便携电话除了组装在框体931中的显示部932之外，还具备操作按钮933、操作按钮937、外部连接端口934、扬声器935及麦克风936等。作为显示部932，可以使用实施方式7所说明的显示装置。
图16D所示的便携电话的显示部932既可以是触摸面板(touch panel)，也可以是能够通过手指等触摸显示部932来操作显示部932的显示内容的结构。在此情况下，能够用手指等触摸显示部932来打电话或制作电子邮件等。
显示部932的画面主要有三种模式。第一模式是以图像的显示为主的显示模式，第二模式是以文字等信息的输入为主的输入模式。第三模式是混合有显示模式和输入模式这两种模式的显示+输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部932设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作即可。在此情况下，优选的是，用显示部932的大部分画面显示键盘或号码按钮。
此外，通过在图16D所示的便携电话的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，可以判断便携电话的方向(纵向或横向)，能够对显示部932的显示信息进行自动切换。
通过触摸显示部932或对框体931的操作按钮937进行操作，切换画面模式即可。或者，还能根据显示在显示部932上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，当显示在显示部上的图像信号为文本数据时，将画面模式切换成输入模式即可。
或者，当在输入模式中检测到显示部932的光传感器所检测出的信号，得知有一定期间没有显示部932的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还能够将显示部932用作图像传感器。例如，当用手掌或手指触摸显示部932时，通过用图像传感器拍摄掌纹、指纹等，能够进行本用户的识别。注意，若在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，还能拍摄手指静脉、手掌静脉等。
图17是便携电话的一例，图17A是前视图，图17B是后视图，图17C是使两个框体滑动时的前视图。便携电话包括两个框体，即框体951以及框体952。便携电话具有便携电话和便携式信息终端双重功能，内置有计算机，并且除了进行声音通话之外，还可以处理各种各样的数据，即所谓的智能电话(Smart phone)。
框体951中具备显示部953、扬声器954、麦克风955、操作键956、定位装置957、表面相机用透镜958、外部连接端子插口959以及耳机端子960等，框体952中包括键盘961、外部存储器插槽962、背面相机963、灯964等。天线内置在框体951中。
此外，便携电话还可以在上述结构的基础上内置非接触IC芯片、小型记录装置等。
相重叠的框体951和框体952(示于图17A)可以滑动，通过滑动，如图17C那样展开。可以将应用了实施方式1至实施方式7所说明的发明的显示面板或显示装置安装到显示部953中。由于将显示部953和表面相机用透镜958设置在同一面上，因此可以进行视频通话。此外，通过将显示部953用作取景器，可以使用背面相机963以及灯964进行静态图像以及动态图像的拍摄。
通过使用扬声器954和麦克风955，可以将便携电话用作声音记录装置(录音装置)或声音重放装置。并且，通过使用操作键956，可以进行电话的拨打和接听、电子邮件等的简单信息输入操作、显示于显示部的画面的滚动操作、选择显示于显示部的信息等的光标移动操作等。
此外，当处理的信息较多时如制作文件、用作便携式信息终端等，使用键盘961比较方便。再者，通过使相重叠的框体951和框体952(图17A)滑动，可以如图17C那样展开。当用作便携式信息终端时，使用键盘961及定位装置957可以流畅地进行光标操作。外部连接端子插口959可以与AC适配器以及USB电缆等各种电缆连接，可以进行充电以及与个人计算机等的数据通信。此外，通过对外部存储器插槽962插入记录介质，可以进行更大量的数据存储以及转移。
框体952的背面(图17B)具备背面相机963及灯964，可以将显示部953用作取景器来拍摄静态图像以及动态图像。
注意，除了上述功能结构之外，还可以具备红外线通信功能、USB端口、数字电视(one-seg)接收功能、非接触IC芯片或耳机插口等。
如上所说明，可以将实施方式1至实施方式7所公开的发明应用于各种电子设备。
实施例1
在实施方式1中，说明了将氮化硅层暴露在空气中的情况，作为对氮化硅层进行氧化处理的一个例子。在本实施例中，说明使用X射线光电子光谱技术(XPS，即X-ray Photoelectron Spectroscopy)评价氮化硅层的结果，该氮化硅层是通过在衬底上形成氮化硅层，然后将该氮化硅层暴露在空气中得到的。另外，在本实施例的XPS测量中，测量深度大约为2nm。
在本实施例中，将氮化硅层的厚度设定为100nm。引入将SiH4气体的流量设定为5sccm、将NH3气体的流量设定为400sccm、将Ar气体的流量设定为50sccm的材料气体并使它稳定，并且将处理室内的压力设定为30Pa，将衬底的温度设定为280℃，使用频率为27MHz的RF电源进行500W的等离子体放电，来形成氮化硅层。另外，成膜使用平行平板型等离子体CVD装置，上部电极和下部电极之间的间隔为20mm。
图18示出Si-2p的光电子光谱。在图18中，横轴表示Si-2p的键合能量，纵轴表示光谱强度。因为光电子光谱的峰值位置取决于元素的电子状态，所以峰值位置依赖于键合状态。根据图18所示的Si-2p的光电子光谱，可以确认Si的键合状态。
图18的峰值A来自Si-O键(来自SiO2)，峰值B来自Si-N键(来自Si3N4)。因为图18所示的Si-2p的光电子光谱中包含来自Si-O键的峰值，所以氮化硅层的表面可以说是包含Si-O键的。因此，氮化硅层的表面可以说是被氧化的。
实施例2
在本实施例中，参照图19说明图1A所示的薄膜晶体管的栅极绝缘层404与第一半导体层406的界面、第一半导体层406、第二半导体层407和成为源区及漏区410的杂质半导体层的氮浓度和氧浓度。
首先，说明样品的制造工序。另外，这里，只示出栅极绝缘层404、第一半导体层406、第二半导体层407和成为源区及漏区410的杂质半导体层的形成条件。
在玻璃衬底上形成厚度为300nm的氮化硅层。
作为玻璃衬底，使用厚度为0.7mm的玻璃衬底(由Corning公司制造的EAGLE2000)。
通过以流量为40sccm的SiH4、流量为500sccm的H2、流量为550sccm的N2和流量为140sccm的NH3作为材料气体，并且将处理室内的压力设定为100Pa、将衬底温度设定为280℃，将RF电源频率设定为13.56MHz，将RF电源的功率设定为370W，进行等离子体放电，来形成氮化硅层。
接着，将上述玻璃衬底移动到负载锁定室并将氮化硅层暴露在空气中大约5分钟，使氮化硅层的表面氧化，从而形成氧化硅层。并且，在对等离子体CVD装置的处理室内进行清洗之后，形成保护层。
这里，在使用氟化氮对处理室内进行清洗之后，在处理室内壁上形成非晶硅层作为保护层。通过以流量为300sccm的SiH4作为材料气体，并且将处理室内的压力设定为160Pa、将处理室内的温度设定为280℃，将RF电源频率设定为13.56MHz，将RF电源的功率设定为120W，进行等离子体放电，来形成非晶硅层。
接着，在将玻璃衬底搬入到处理室之后，在氧化硅层上依次层叠形成第一半导体层406、第二半导体层407和杂质半导体层。这里，形成厚度为30nm的微晶硅层作为第一半导体层406，形成厚度为175nm的硅层作为第二半导体层407，并且形成厚度为50nm的含磷的非晶硅层作为杂质半导体层。
通过以流量为5sccm的SiH4气体、流量为1500sccm的H2气体和流量为1500sccm的Ar气体作为材料气体，并且将处理室内的压力设定为280Pa、将衬底温度设定为280℃，将RF电源频率设定为13.56MHz，将RF电源的功率设定为50W，进行等离子体放电，来形成第一半导体层406。
通过以流量为40sccm的SiH4气体、流量为1475sccm的H2气体、流量为25sccm的1000ppm的NH3气体(以H2气体稀释)和流量为2000sccm的Ar气体作为材料气体，并且将处理室内的压力设定为280Pa、将衬底温度设定为280℃，将RF电源频率设定为13.56MHz，将RF电源的功率设定为100W，进行等离子体放电，来形成第二半导体层407。
通过以流量为100sccm的SiH4和流量为170sccm的0.5％PH3(以H2气体稀释)作为材料气体，并且将压力设定为170Pa、将衬底温度设定为280℃，将RF电源频率设定为13.56MHz，将RF电源的功率设定为60W，进行等离子体放电，来形成杂质半导体层。
图19示出根据二次离子质谱分析技术对样品进行分析的结果。横轴表示离样品表面的深度，左纵轴表示氢、碳、氮、氧和氟的浓度，右纵轴表示硅的二次离子强度。深度45nm至50nm附近的硅的二次离子强度的凹陷部分为第二半导体层407与杂质半导体层的界面，深度240nm至245nm附近的硅的二次离子强度的峰值部分为栅极绝缘层404与第一半导体层406的界面。这里，因为第一半导体层406的厚度大约为30nm，所以深度210nm至215nm附近可以推测为第一半导体层406与第二半导体层407的界面。
在本实施例中，氮浓度在栅极绝缘层404与第一半导体层406的界面急速减小之后，随接近第二半导体层407而逐渐增大。就是说，具体地说，氮浓度在第一半导体层406中显示极小值，在第二半导体层407中显示大致一定的数值。氧浓度在栅极绝缘层404与第一半导体层406的界面急剧增大后立即减小，然后，随接近第二半导体层407而逐渐减小，在第二半导体层407中，氧浓度显示大致一定的数值。
栅极绝缘层404与第一半导体层406的界面的氮浓度(急速减小之前的氮浓度)为8×1019atoms/cm3。第一半导体层406中的氮浓度的极小值为2×1019atoms/cm3。第二半导体层407的氮浓度为6×1019atoms/cm3。
栅极绝缘层404与第一半导体层406的界面的氧浓度为1×1021atoms/cm3。第二半导体层407中的氧浓度为检测下限以下的数值。
据此，通过以氮化硅层和将该氮化硅层的表面氧化而形成的氧化硅层作为栅极绝缘层404，在栅极绝缘层404与第一半导体层406的界面具有氧浓度的峰值，并且在第一半导体层406中具有氮浓度的极小值。在第二半导体层407中，氮浓度具有大致一定的数值。
实施例3
在本实施例中，图20A至20C示出使用STEM(Scanning TransmissionElectron Microscopy，即扫描透射电子显微镜)观察通过层叠形成栅极绝缘层和第一半导体层而得到的样品的截面形状的图像。
首先，说明样品1至3的制造工序。
首先，在玻璃衬底1001上形成厚度为100nm的氮化硅层。
作为玻璃衬底，使用厚度为0.7mm的玻璃衬底(由Corning公司制造的EAGLE2000)。
氮化硅层的形成条件使用与实施例2所示的氮化硅层的形成条件相同的条件。
接着，对氮化硅层的表面进行氧化处理。
样品1的氧化处理与实施例2相同，通过将衬底从处理室移动到负载锁定室后将氮化硅层的表面暴露在空气中大约5分钟来进行。由此，在氮化硅层上形成氧化硅层，从而形成栅极绝缘层1002。
样品2的氧化处理通过在形成氮化硅层的处理室中将氮化硅层的表面暴露在氧等离子体气氛中大约60秒钟来进行。由此，在氮化硅层上形成氧化硅层。
作为比较例，样品3不进行氮化硅层表面的氧化处理。
接着，形成第一半导体层。
作为样品1，与实施例2同样地，清洗处理室，在处理室中形成保护层，然后，将衬底搬入到处理室，使用与实施例2的第一半导体层相同的条件，形成厚度为30nm的微晶硅层作为第一半导体层1003。
作为样品2，在进行了氧处理的处理室中，使用与实施例2的第一半导体层相同的条件，形成厚度为30nm的微晶硅层作为第一半导体层1013。
作为样品3，在将衬底从处理室移动到进行了真空保持的负载锁定室之后，与实施例2同样地，清洗处理室，在处理室中形成保护层。接着，将衬底从负载锁定室搬入到处理室，使用与实施例2的第一半导体层相同的条件，形成厚度为30nm的微晶硅层作为第一半导体层1023。
图20A至20C示出样品1至3的截面形状。
在图20A和图20B所示的STEM图像中，在第一半导体层1003及第一半导体层1013与栅极绝缘层1002的界面观察到晶界。由此可知，通过在栅极绝缘层1002的最外表面形成氧化硅层，可以从栅极绝缘层1002与第一半导体层1003或第一半导体层1013的界面进行结晶生长。
另一方面，在图20C所示的STEM图像中，在第一半导体层1023与栅极绝缘层1002的界面及其附近没有观察到晶界。由此可知，在栅极绝缘层1002的最外表面为氮化硅层时，在第一半导体层1023的沉积初期沉积非晶硅。
实施例4
在本实施例中，参照计算结果，说明在形成微晶半导体层作为第一半导体层时基底层对微晶半导体层的结晶性的影响。这里，作为微晶半导体层的典型例子，使用微晶硅层。
在本实施例中，根据经典分子动力学计算，对包含杂质元素(N原子或O原子)时Si的晶化过程进行了解析。另外，在经典分子动力学计算中，对作为原子间相互作用的特征的经验势进行定义，以评价对各原子起作用的力。通过对各原子应用经典力学定律(law of classical mechanics)，并且对牛顿运动方程进行数值求解，可以决定论性地追踪各原子的运动(时间演化(time-dependent change))。
这里，为了检查a-Si层中产生Si的晶核之后Si的结晶生长状态，制作在a-Si层中不含有杂质元素时的计算模型和在a-Si层中含有杂质元素(N原子和O原子)时的计算模型(参照图21A至21C)。
图21A示出在不包含杂质元素的a-Si层1110中产生晶核1111而使晶面取向(100)的单晶硅从晶核1111生长的模型。另外，a-Si层1110包含Si原子1113。
图21B示出在包含0.5原子％即2.5×1020atoms/cm3的N原子1115作为杂质元素的a-Si层1110中产生晶核1111而使晶面取向(100)的单晶硅从晶核1111生长的模型。
图21C示出在包含0.5原子％即2.5×1020atoms/cm3的O原子1117作为杂质元素的a-Si层1110中产生晶核1111而使晶面取向(100)的单晶硅从晶核1111生长的模型。
在图21A至21C所示的三个计算模型中，在温度为1025℃的条件下进行经典分子动力学计算(仿真)。
图22A至22C分别示出图21A的结构变化的状态的计算结果。图22A示出0秒(s)时的模型，图22B示出过了0.5ns(纳秒)后的模型，图22C示出过了1ns后的模型。
图23A至23C分别示出图21B的结构变化的状态的计算结果。图23A示出0s时的模型，图23B示出过了1ns后的模型，图23C示出过了2ns后的模型。
图24A至24C分别示出图21C的结构变化的状态的计算结果。图24A示出0s时的模型，图24B示出过了0.5ns后的模型，并且图24C示出过了1ns后的模型。
这里，表1示出各计算模型的Si的结晶生长速度。
[表1]
杂质元素           结晶生长速度(nm/ns)
①不包含           1.1
②N原子            0.21
③O原子            0.80
由于图22A所示的晶核1111的结晶区域如图22B所示的单晶硅的结晶区域1121a、图22C所示的单晶硅的结晶区域1121b那样扩展，所以可知在a-Si层不包含杂质元素时Si原子1113进行结晶生长。
另一方面，在a-Si层中包含N原子时，虽然图23A所示的晶核1111如图23B所示的单晶硅的结晶区域1123a、图23C所示的单晶硅的结晶区域1123b那样扩展，但是与图22A至22C所示的不包含杂质元素时相比，结晶区域较窄，结晶生长速度较慢。另外，根据图23B和23C可知，当a-Si层中包含N原子1115时，阻碍结晶生长，并且N原子1115不混入到单晶硅的结晶区域1123a及结晶区域1123b，而存在于晶界附近。
另一方面，在a-Si层中包含O原子1117时，虽然图24A所示的晶核1111如图24B所示的单晶硅的结晶区域1125a、图24C所示的单晶硅的结晶区域1125b那样扩展，但是与图22A至22C所示的不包含杂质元素时相比，结晶区域较窄，结晶生长速度较慢。但是与图23A至23C所示的包含N原子时相比，结晶区域较宽，结晶生长速度较快。再者，根据图24C可知，O原子1117混入到单晶硅的结晶区域1125b，膜整体的结晶性比较高。因此，可以认为：即使在膜中含有的O浓度高到某个程度时，也不太影响到Si的结晶性，但是在膜中含有的N浓度高时，Si的结晶性变低。
据此，通过形成氧化硅层作为微晶半导体层的基底层，可以提高微晶半导体层的结晶性和生长速度。

Claims (10)

1.一种薄膜晶体管，包括：
栅电极；
所述栅电极上的栅极绝缘层；
所述栅极绝缘层上的包含微晶半导体层的半导体层；以及
与所述半导体层接触的源区及漏区，
其中，所述栅极绝缘层与所述微晶半导体层的界面的氮浓度为5×1019atoms/cm3以上且1×1022atoms/cm3以下，
并且，所述微晶半导体层中的氮浓度具有极小值，该极小值为3×1019atoms/cm3以下。
2.如权利要求1所述的薄膜晶体管，其中，所述微晶半导体层中的氮浓度具有极小值，该极小值为1×1017atoms/cm3以上。
3.如权利要求1所述的薄膜晶体管，其中，所述薄膜晶体管应用于选自电子书籍阅读器、数码相框、电视装置和便携电话中的一种。
4.一种薄膜晶体管，包括：
栅电极；
所述栅电极上的栅极绝缘层；
所述栅极绝缘层上的包含微晶半导体层的第一半导体层；
所述第一半导体层上的包含锥形状的结晶区域和非晶半导体区域的第二半导体层；以及
与所述第二半导体层接触的源区及漏区，
其中，所述栅极绝缘层和所述第一半导体层的界面的氮浓度为5×1019atoms/cm3以上且1×1022atoms/cm3以下，
所述第一半导体层中的氮浓度具有极小值，该极小值为3×1019atoms/cm3以下，
所述第二半导体层中的氮浓度为1×1019atoms/cm3以上且1×1021atoms/cm3以下，
所述栅极绝缘层和所述第一半导体层的界面的氧浓度为1×1019atoms/cm3以上且1×1022atoms/cm3以下，
并且，所述第二半导体层中的氧浓度为1×1018atoms/cm3以下。
5.如权利要求4所述的薄膜晶体管，其中，所述第一半导体层中的氮浓度具有极小值，该极小值为1×1017atoms/cm3以上。
6.如权利要求4所述的薄膜晶体管，其中，所述包含锥形状的结晶区域和非晶半导体区域的第二半导体层包含NH基或NH2基。
7.如权利要求4所述的薄膜晶体管，其中，所述薄膜晶体管应用于选自电子书籍阅读器、数码相框、电视装置和便携电话中的一种。
8.一种薄膜晶体管的制造方法，包括如下步骤：
形成栅电极；
在所述栅电极上使用氮化硅形成栅极绝缘层；
使所述栅极绝缘层的表面氧化；
在所述栅极绝缘层上形成包含微晶半导体层的半导体层；以及
形成与所述半导体层接触的源区及漏区。
9.如权利要求8所述的薄膜晶体管的制造方法，其中，通过进行使用含氧气体的等离子体处理，进行所述氧化。
10.如权利要求8所述的薄膜晶体管的制造方法，其中，所述薄膜晶体管应用于选自电子书籍阅读器、数码相框、电视装置和便携电话中的一种。
CN201010219834.3A 2009-06-26 2010-06-25 薄膜晶体管及其制造方法 Expired - Fee Related CN101937932B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-152370 2009-06-26
JP2009152370 2009-06-26

Publications (2)

Publication Number Publication Date
CN101937932A true CN101937932A (zh) 2011-01-05
CN101937932B CN101937932B (zh) 2015-05-27

Family

ID=43379703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010219834.3A Expired - Fee Related CN101937932B (zh) 2009-06-26 2010-06-25 薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (2) US8344378B2 (zh)
JP (2) JP2011029622A (zh)
KR (2) KR20110000508A (zh)
CN (1) CN101937932B (zh)
TW (1) TWI525831B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240608A (zh) * 2016-03-28 2017-10-10 株式会社日本显示器 半导体器件、显示装置和它们的制作方法
CN110828475A (zh) * 2018-08-13 2020-02-21 乐金显示有限公司 薄膜晶体管基板和显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105390A (ja) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101049802B1 (ko) * 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR101161505B1 (ko) * 2010-06-11 2012-06-29 연세대학교 산학협력단 저항변화메모리 소자의 특성 분석 방법 및 제조방법
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI526980B (zh) * 2013-10-16 2016-03-21 聯詠科技股份有限公司 用於液晶顯示器之非重疊資料資料傳輸之方法以及相關傳輸電路
JP6306411B2 (ja) * 2014-04-17 2018-04-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6523885B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
JP6876500B2 (ja) * 2017-04-19 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN108133203B (zh) * 2018-01-18 2021-09-03 江苏师范大学 一种基于稀疏表示的拉曼光谱特征提取方法
KR20210085942A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US20220320311A1 (en) * 2021-03-30 2022-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117719A1 (en) * 2001-02-26 2002-08-29 Masahiko Ando Thin film transistor and active matrix type liquid crystal display device
CN101339905A (zh) * 2007-07-06 2009-01-07 株式会社半导体能源研究所 半导体装置的制造方法
CN101350367A (zh) * 2007-07-20 2009-01-21 株式会社半导体能源研究所 液晶显示装置
US20090072237A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
US20090137087A1 (en) * 2007-11-27 2009-05-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device, film deposition method, and film deposition apparatus

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS58147070A (ja) * 1982-02-25 1983-09-01 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JPS60241269A (ja) 1984-05-16 1985-11-30 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS6315468A (ja) 1986-07-08 1988-01-22 Sharp Corp 薄膜トランジスタの製造方法
JPS644070A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Thin film transistor and manufacture thereof
JPH0341731A (ja) 1989-07-07 1991-02-22 Sharp Corp 酸化シリコン膜の形成方法
JP2906489B2 (ja) 1989-11-13 1999-06-21 セイコーエプソン株式会社 半導体装置の製造方法
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JP3421862B2 (ja) 1992-12-08 2003-06-30 ソニー株式会社 トランジスタ製造方法
KR960002086B1 (ko) 1993-04-16 1996-02-10 엘지전자주식회사 박막 트랜지스터의 제조방법
JPH07321106A (ja) 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法
JP3602679B2 (ja) * 1997-02-26 2004-12-15 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7148508B2 (en) * 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101455317B1 (ko) * 2008-04-18 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
KR101635625B1 (ko) * 2008-04-18 2016-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
US8053294B2 (en) * 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
JP5377061B2 (ja) * 2008-05-09 2013-12-25 株式会社半導体エネルギー研究所 光電変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117719A1 (en) * 2001-02-26 2002-08-29 Masahiko Ando Thin film transistor and active matrix type liquid crystal display device
CN101339905A (zh) * 2007-07-06 2009-01-07 株式会社半导体能源研究所 半导体装置的制造方法
CN101350367A (zh) * 2007-07-20 2009-01-21 株式会社半导体能源研究所 液晶显示装置
US20090072237A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
US20090137087A1 (en) * 2007-11-27 2009-05-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device, film deposition method, and film deposition apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240608A (zh) * 2016-03-28 2017-10-10 株式会社日本显示器 半导体器件、显示装置和它们的制作方法
CN107240608B (zh) * 2016-03-28 2020-11-03 株式会社日本显示器 半导体器件、显示装置和它们的制作方法
CN110828475A (zh) * 2018-08-13 2020-02-21 乐金显示有限公司 薄膜晶体管基板和显示装置
CN110828475B (zh) * 2018-08-13 2024-03-29 乐金显示有限公司 薄膜晶体管基板和显示装置

Also Published As

Publication number Publication date
US20100327281A1 (en) 2010-12-30
JP2015062235A (ja) 2015-04-02
TWI525831B (zh) 2016-03-11
JP2011029622A (ja) 2011-02-10
US8344378B2 (en) 2013-01-01
US20130095617A1 (en) 2013-04-18
CN101937932B (zh) 2015-05-27
KR20170068420A (ko) 2017-06-19
TW201110356A (en) 2011-03-16
KR20110000508A (ko) 2011-01-03
US8956934B2 (en) 2015-02-17
JP5917653B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
CN101937932B (zh) 薄膜晶体管及其制造方法
CN102077331B (zh) 薄膜晶体管
KR101518094B1 (ko) 반도체 장치
CN101540342B (zh) 薄膜晶体管及显示装置
CN101752427B (zh) 薄膜晶体管及显示装置
JP5542277B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
CN102077354B (zh) 薄膜晶体管、半导体装置及电子设备
CN101667599B (zh) 薄膜晶体管
KR101650917B1 (ko) 박막 트랜지스터
CN101521233B (zh) 薄膜晶体管及显示装置
CN102246310B (zh) 薄膜晶体管及显示装置
CN101847662B (zh) 薄膜晶体管
CN101928935B (zh) 等离子体处理装置、薄膜制造方法和薄膜晶体管制造方法
JP2011151379A (ja) 薄膜トランジスタ
CN102007585A (zh) 薄膜晶体管及其制造方法
KR20120036269A (ko) 박막 소자, 반도체 장치, 및 박막 소자와 반도체 장치의 제작 방법
JP2011044704A (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
CN101452961A (zh) 薄膜晶体管、显示装置以及这些的制造方法
JP2011192984A (ja) 薄膜トランジスタ及びその作製方法
KR20120038899A (ko) 반도체 장치의 제작 방법
CN101834140B (zh) 薄膜晶体管及该薄膜晶体管的制造方法
KR20120023572A (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150527