KR960002086B1 - 박막 트랜지스터의 제조방법 - Google Patents
박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR960002086B1 KR960002086B1 KR1019930006431A KR930006431A KR960002086B1 KR 960002086 B1 KR960002086 B1 KR 960002086B1 KR 1019930006431 A KR1019930006431 A KR 1019930006431A KR 930006431 A KR930006431 A KR 930006431A KR 960002086 B1 KR960002086 B1 KR 960002086B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film
- gate insulating
- amorphous silicon
- deposited
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- 238000009832 plasma treatment Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000010409 thin film Substances 0.000 claims description 51
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 28
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음.
Description
제1a 및 b도는 종래의 비정질실리콘 박막 트랜지스터의 구조를 나타낸 단면도.
제2도는 본 발명의 게이트 절연막을 XPS 분석한 결과를 나타낸 도표.
* 도면의 주요부분에 대한 부호의 설명
3 : 질화실리콘박막 4 : 비정질실리콘층
본 발명은 비정질실리콘 박만 트랜지스터의 제조방법에 관한 것으로, 특히 게이트 절연층과 비정질실리콘층 사이의 계면 특성을 향상시키는 비정질실리콘 박만 트랜지스터의 제조방법에 관한 것이다.
종래 비정실실리콘을 이용하여 활성층을 형성하는 비정질실리콘 박막 트랜지스터의 구조는 제1a 및 b도에 나타나 있다.
(a)는 백 채널 에치형(Back Channal Etch typa) 비정질실리콘 박막 트랜지스터이고, (b)는 에치 스토퍼형(Etch Stopper type) 비정질실리콘 박막 트랜지스터이다.
이와같은 종래 비정질실리콘 박막 트랜지스터를 제조하는 방법은 다음과 같다.
먼저, 제1a도 의 백 채널 에치형 비정질실리콘 박막 트랜지스터 유리기판(1)상에 금속박막을 증착하고 사진식각공정에 의해 소정 패턴으로 패터닝하여 게이트 전극(2)을 형성한 후, 게이트 절연층(3)을 형성한다.
이때, 게이트 절연층(3)으로서는 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법에 의해 형성되는 질화실리콘박막(SiNx)의 단일막을 사용하거나 열 CVD 방법이나 스퍼터링(Sputtering)방법에 의한 산화실리콘박막과 상기한 PECVD 질화실리콘박막의 이층 구조(SiO2/SiNx) 또는 금속산화막/산화실리콘박막/질화실리콘박막(Al2O3/SiO2/SiNx, Ta2O5/SiO2/SiNx)의 3층 구조등의 다층 구조막을 사용한다.
이상과 같이 게이트 절연막(3)을 형성한 다음 활성층 형성을 위해 비정질실리콘층(4)을 PECVD 방법에 의해 증착하고 이어서 연속적으로 n+비정질실리콘층(5)을 증착한 후 이들 층을 소정 패턴으로 패터닝한다.
이어서 소오스/ 드레인 전극(7)을 형성하고 보호막(Passivation layer)(8)을 증착한다.
에치스토퍼형 비정질실리콘 박막 트랜지스터는 상기와 같이 유리기판(1)상에 게이트 전극(2)과 게이트 절연막(3)을 형성하고 비정질실리콘층(4)을 증착한 다음 후속 공정의 소오스/드레인 전극 패터닝시에 하부에 비정질실리콘층(4)이 식각되는 것을 저지하기 위한 식각 저지층으로서 절연층을 증착하고 패터닝하여 에치스토퍼(5)를 형성한 후, n+비정질실리콘층(5)을 증착한다.
이어서, 비정질실리콘층(4)과 n+비정질실리콘층(5)을 소정 패턴으로 패터닝한 다음 소오스/드레인 전극(7)을 형성하고 보호막(8)을 증착한다.
상술한 종래 박막 트랜지스터의 제조에 있어서는 게이트 절연막으로서 단일층 또는 다층 구조의 PECVD 방법에 의해 형성된 질화실리콘박막이 사용되었다.
이는 게이트 절연막을 질화실리콘박막으로 형성했을때 게이트 절연막과 그 상부의 비정질실리콘층 사이의 계면 특성이 가장 양호하며, PECVD 방법은 300℃∼400℃에서 행해지는 저온 공정이라는 점에서 양질의 질화실리콘박막을 얻기에 가장 적절한 공정이기 때문이다.
그러나 PECVD 방법으로 질화실리콘박막을 형성할 경우 반응 가스들이 플라즈마(Plasma)상태이므로 공정중 많은 입자(Particle)가 발생되어 이 입자로 인한 불량 발생이 증가하는 문제가 있으며, 공정의 특성상 그 속도가 느리고 장비가 고가인 관계로 제조 원가가 상승하는 문제도 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 게이트 절연막을 산화실리콘박막으로 형성하고 이를 질소플라즈마 처리하여 질화실리콘막으로 만들어 게이트 절연막과 형성층사이의 계면 특성을 향상기키는 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 비정질실리콘 박막 트랜지스터 게이트절연막으로서 산화실리콘박막을 증착하는 공정과, 질소 가스 플라즈마 처리하여 산화실리콘박막의 표면을 질화실리콘박막으로 만드는 공정을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명의 박막 트랜지스터 구조는 상기한 제1a 및 b도에 나타낸 종래의 박막 트랜지스터의 구조와 동일하다.
제1도를 참조하면, 먼저 유리기판(1)상에 금속박막을 증착하고 이를 패터닝하여 게이트 전극(2)을 형성한 후, 게이트 절연막(3)으로서 상압 CVD 방법에 의해 산화실리콘막을 증착하거나 또는 스퍼터링 방법을 이용하여 산화실리콘막을 증착한다.
이와같이 증착된 산화실리콘막을 질소 또는 N2O, NO 등과 같은 질소를 함유한 가스를 이용하여 진공챔버(Chamber)내에서 플라즈마 처리를 향하여 상기 산화실리콘막의 표면 부분에 10Å 이하의 두께를 갖도록 질화실리콘막을 형성한다.
이후 비정질실리콘층(4)과 n+비정질실리콘층(5)을 증착하고 패터닝한 다음 소오스/드레인 전극(7)을 형성하는 공정은 상기 종래 방법과 동일하다.
상기 산화실리콘막을 진공 챔버내에서 질소 플라즈마 처리한 후의 막을 막의 구성원소와 조성비 및 구성원소의 산화상태를 분석할 수 있는 XPS(X-ray Photoelectron Spectroscopy:일명 ESCA)에 의해 분석한 결과를 제2도에 나타내었다.
제2도는 430℃에서 상압 CVD 방법에 의해 증착한 산화실리콘박막을 전력 밀도(Power Density) 32㎽/㎠의 질소 가스 플라즈마로 처리한 결과물의 XPS 분석 결과를 나타낸 것으로, 바인딩(Binding)에너지 400eV 부근에서 질소의 스펙트럼(NIS 광전자)이 나타난 것으로 보아 질소의 존재를 확인할 수 있다.
400eV 부근의 좁은 영역(Narrow region) 분석에 의해 상기 질소의 스펙트럼의 바인딩 에너지가 398.5eV임이 관찰되었는데 이는 질소가 산화-질화 실리콘(Silicon Oxy-Nitride)상태로 존재하는 것을 나타내는 것이다.
각각의 원소의 정량 분석결과 질소는 약 4atomic％였으며, 질소 플라즈마의 전력 밀도를 변화시키면서 질소 농도를 XPS로 측정한 결과는 약 2∼15atomic% 범위내에서 질소 농도가 변함을 나타내었다.
상기 분석 결과에서 확인된 바와같이 산화실리콘박막을 질소가스 플라즈마 처리하면 질화되어 비정질실리콘 또는 산화-질화실리콘박막이 형성된다.
따라서 게이트 절연막으로 PECVD 방법에 의한 질화실리콘박막을 사용하지 않고도 상압 CVD 방법이나 스퍼터링 증착법에 의해 산화실리콘박막을 증착하고 이를 질소 플라즈마 처리하여 질화실리콘박막을 형성함으로써 활성층인 비정질실리콘층과의 계면 상태를 향상시킬 수 있다.
상기와 같이 형성되는 본 발명의 박막 트랜지스터는 종래 PECVD에 의한 질화실리콘박막을 게이트 절연막으로 채용한 박막 트랜지스터와 전기적 특성이 동일하거나 보다 우수하다.
본 발명은 상기와 같은 상압 CVD 방법이나 스퍼터링 방법에 의한 산화실리콘박막 이외에도 저압 CVD 방법에 의한 산화실리콘박막을 게이트 절연막으로 사용할 경우에도 마찬가지로 플라즈마 처리를 행하여 질화실리콘박막으로 만들수 있다.
따라서 본 발명에 의하면 종래 게이트 절연막으로서 PECVD 질화실리콘박막의 증착시에 발생하는 불순물 입자에 의한 불량 발생을 CVD 방법이나 스퍼터링 방법에 의한 산화실리콘박막을 이용함으로서 줄일 수 있으며, 산화실리콘박막의 질소 플라즈마 처리에 의해 비정질실리콘층과의 계면 특성을 향상시킬 수 있으며, 상압 CVD 방법이나 스퍼터링 방법을 이용하여 게이트 절연막을 형성하므로 공정 장비가격의 감소에 따른 생산성의 향상을 기대할 수 있다.
이상 상술한 바와같이 본 발명에 의하면 비정질실리콘 박막 트랜지스터에 있어서의 게이트 절연막과 비정질실리콘층 사이의 계면 특성이 향상되어 트랜지스터의 전기적 특성 및 신뢰성이 향상되며, 생산성 또한 향상시킬 수 있다.
Claims (3)
- 비정질실리콘 박막 트랜지스터의 게이트 절연막으로서 산화실리콘박막을 증착하는 공정과, 질소가스 플라즈마 처리하여 상기 산화실리콘박막의 표면을 질화실리콘박막으로 만드는 공정을 포함하여 이루어지는 박막 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 질화실리콘박막의 두께가 10Å 이외인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 질화실리콘박막의 질소농도가 2∼15atomic%임을 특징으로 하는 박막 트랜지스터의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930006431A KR960002086B1 (ko) | 1993-04-16 | 1993-04-16 | 박막 트랜지스터의 제조방법 |
| US08/227,661 US5500380A (en) | 1993-04-16 | 1994-04-14 | Method for fabricating thin film transistor |
| JP07716494A JP3485959B2 (ja) | 1993-04-16 | 1994-04-15 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930006431A KR960002086B1 (ko) | 1993-04-16 | 1993-04-16 | 박막 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960002086B1 true KR960002086B1 (ko) | 1996-02-10 |
Family
ID=19354066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930006431A KR960002086B1 (ko) | 1993-04-16 | 1993-04-16 | 박막 트랜지스터의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5500380A (ko) |
| JP (1) | JP3485959B2 (ko) |
| KR (1) | KR960002086B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100953037B1 (ko) * | 2000-03-24 | 2010-04-14 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3599290B2 (ja) * | 1994-09-19 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| TW367564B (en) * | 1995-09-25 | 1999-08-21 | Toshiba Corp | Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor |
| US6136654A (en) * | 1996-06-07 | 2000-10-24 | Texas Instruments Incorporated | Method of forming thin silicon nitride or silicon oxynitride gate dielectrics |
| JP2915397B1 (ja) | 1998-05-01 | 1999-07-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バックチャネル効果を防止する薄膜トランジスタおよびその製造方法 |
| US6121094A (en) * | 1998-07-21 | 2000-09-19 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with a multi-level gate structure |
| US6833329B1 (en) * | 2000-06-22 | 2004-12-21 | Micron Technology, Inc. | Methods of forming oxide regions over semiconductor substrates |
| US6649543B1 (en) | 2000-06-22 | 2003-11-18 | Micron Technology, Inc. | Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices |
| US6686298B1 (en) | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
| US6660657B1 (en) | 2000-08-07 | 2003-12-09 | Micron Technology, Inc. | Methods of incorporating nitrogen into silicon-oxide-containing layers |
| KR100422808B1 (ko) * | 2000-12-30 | 2004-03-12 | 한국전자통신연구원 | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 |
| US20020127470A1 (en) * | 2001-03-07 | 2002-09-12 | Syvertsen Marc L. | Independent seal and vent for an electrochemical cell |
| US6878585B2 (en) | 2001-08-29 | 2005-04-12 | Micron Technology, Inc. | Methods of forming capacitors |
| US6723599B2 (en) * | 2001-12-03 | 2004-04-20 | Micron Technology, Inc. | Methods of forming capacitors and methods of forming capacitor dielectric layers |
| US6716681B2 (en) * | 2002-03-27 | 2004-04-06 | Chi Mei Optoelectronics Corp. | Method for manufacturing thin film transistor panel |
| US8318554B2 (en) * | 2005-04-28 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming gate insulating film for thin film transistors using plasma oxidation |
| JP4993938B2 (ja) * | 2005-04-28 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8344378B2 (en) | 2009-06-26 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method for manufacturing the same |
| JPWO2012098575A1 (ja) * | 2011-01-18 | 2014-06-09 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置 |
| KR102436641B1 (ko) | 2015-10-23 | 2022-08-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241269A (ja) * | 1984-05-16 | 1985-11-30 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPH01268060A (ja) * | 1988-04-20 | 1989-10-25 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH01288828A (ja) * | 1988-05-16 | 1989-11-21 | Sharp Corp | 薄膜トランジスタ |
| JPH01291467A (ja) * | 1988-05-19 | 1989-11-24 | Toshiba Corp | 薄膜トランジスタ |
| KR950013426B1 (ko) * | 1990-02-28 | 1995-11-08 | 가부시기가이샤 히다찌세이사구쇼 | 마이크로파플라즈마강화 cvd장치 및 박막트랜지스터, 그리고 그 응용장치 |
| JPH03283466A (ja) * | 1990-03-29 | 1991-12-13 | Nec Corp | 薄膜トランジスタ |
| JPH0444274A (ja) * | 1990-06-08 | 1992-02-14 | Fuji Xerox Co Ltd | 薄膜半導体装置とその製造方法 |
| JPH04157767A (ja) * | 1990-10-22 | 1992-05-29 | Oki Electric Ind Co Ltd | 薄膜トランジスタ |
| JPH04221854A (ja) * | 1990-12-21 | 1992-08-12 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| JPH0555575A (ja) * | 1991-08-29 | 1993-03-05 | Sharp Corp | 半導体装置 |
| JP3175225B2 (ja) * | 1991-09-05 | 2001-06-11 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
-
1993
- 1993-04-16 KR KR1019930006431A patent/KR960002086B1/ko not_active IP Right Cessation
-
1994
- 1994-04-14 US US08/227,661 patent/US5500380A/en not_active Expired - Lifetime
- 1994-04-15 JP JP07716494A patent/JP3485959B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100953037B1 (ko) * | 2000-03-24 | 2010-04-14 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0794740A (ja) | 1995-04-07 |
| US5500380A (en) | 1996-03-19 |
| JP3485959B2 (ja) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002086B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US7687399B2 (en) | Production of a self-aligned CuSiN barrier | |
| KR970030474A (ko) | 반도체 소자의 앝은 접합 형성방법 | |
| EP0780889B1 (fr) | Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium | |
| KR20040001486A (ko) | 엠아이엠 캐패시터 형성방법 | |
| JPH0969562A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0577327B2 (ko) | ||
| JP3272532B2 (ja) | 半導体装置の製造方法 | |
| JPH08279507A (ja) | 半導体デバイス、及びその製造方法、３元素誘電体化合物、及びその使用方法、誘電体化合物層の製造方法 | |
| US20040094808A1 (en) | Oxide interface and a method for fabricating oxide thin films | |
| US20070238254A1 (en) | Method of etching low dielectric constant films | |
| KR20010076401A (ko) | 반도체 소자 및 도전성 구조를 형성하기 위한 공정 | |
| US6639279B1 (en) | Semiconductor transistor having interface layer between semiconductor and insulating layers | |
| Batey et al. | Plasma-enhanced CVD of high quality insulating films | |
| US5517054A (en) | N-InP Schottky diode structure and a method of making the same | |
| JPH07114203B2 (ja) | 半導体装置の製造方法 | |
| JP2705621B2 (ja) | 半導体装置の製造方法 | |
| CN100378929C (zh) | 薄膜晶体管元件的制造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| KR20010083569A (ko) | 반도체소자의 텅스텐 게이트전극 형성방법 | |
| KR0172843B1 (ko) | 반도체소자의 제조방법 | |
| US5686320A (en) | Method for forming semiconductor layer of thin film transistor by using temperature difference | |
| JPS5966165A (ja) | 電極配線およびその製造方法 | |
| JPS63262840A (ja) | チタンシリサイド接合形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 18 |
|
| EXPY | Expiration of term |