KR950013426B1 - 마이크로파플라즈마강화 cvd장치 및 박막트랜지스터, 그리고 그 응용장치 - Google Patents

마이크로파플라즈마강화 cvd장치 및 박막트랜지스터, 그리고 그 응용장치 Download PDF

Info

Publication number
KR950013426B1
KR950013426B1 KR1019910003382A KR910003382A KR950013426B1 KR 950013426 B1 KR950013426 B1 KR 950013426B1 KR 1019910003382 A KR1019910003382 A KR 1019910003382A KR 910003382 A KR910003382 A KR 910003382A KR 950013426 B1 KR950013426 B1 KR 950013426B1
Authority
KR
South Korea
Prior art keywords
gas
thin film
film
microwave
plasma
Prior art date
Application number
KR1019910003382A
Other languages
English (en)
Other versions
KR920000109A (ko
Inventor
사또루 토도로끼
마사히로 타나까
쿠니히꼬 와따나베
미쯔오 나까따니
Original Assignee
가부시기가이샤 히다찌세이사구쇼
미따 가쯔시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2048566A external-priority patent/JPH03250769A/ja
Application filed by 가부시기가이샤 히다찌세이사구쇼, 미따 가쯔시게 filed Critical 가부시기가이샤 히다찌세이사구쇼
Publication of KR920000109A publication Critical patent/KR920000109A/ko
Application granted granted Critical
Publication of KR950013426B1 publication Critical patent/KR950013426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

마이크로파플라즈마강화 CVD장치 및 박막트랜지스터, 그리고 그 응용장치
제 1 도는 본 발명의 일실시예인 마이크로파플라즈마강화 CVD장치의 한 형태의 개략 단면도.
제 2 도는 본 발명에 의한 형성된 박막을 가지는 박막트랜지스터의 단면도.
제 3 도는 본 발명에 의한 마이크로파플라즈마강화 CVD장치의 다른 형태에 의해 형성된 질화규소박막의 대표적인 특성에 의한 실험결과를 도시한 그래프.
제 4 도는 본 발명에 의해 형성된 박막을 이용한 액정표시장치의 부분절단 사시도.
제 5 도는 본 발명에 의한 마이크로파플라즈마강화 CVD장치의 또 다른 형태의 단면도.
제 6 도는 종래의 박막트랜지스터의 확대단면도.
제 7 도는 종래의 마이크로파플라즈마강화 CVD장치의 일례를 도시한 도면.
제 8 도는 종래의 마이크로파플라즈마강화 CVD장치를 사용해서 형성된 막의 특성을 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 칸막이 2 : 전자호온
3 : 플라즈마생성부 4 : 자장발생기
5 : 마이크로파도입안내부 6 : 가스도입관
7 : 막형성실 8 : 기판
9 : 홀더 10 : 투명유리
11 : 게이트전극 12 : 게이트절연막
13 : 비정질 실리콘 i층 15 : 소스전극
16 : 드레인전극 19 : 비정질 실리콘 n+층
20 : ITO막 21 : 박막트랜지스터
22 : 전극 23 : 액정
24 : 컬러필터 25 : 표면보호용 유리
26a, 26b : 평광판 27 : 대형 화면표시패널
30 : 가스공급구 31 : 가스분출판
32 : 가스공급기 33 : 마이크로파원
본 발명은 마이크로파플라즈마강화 CVD장치 및 박막트랜지스터, 그리고 그 응용장치에 관한 것으로서, 특히, 대형의 박막을 균일하게 형성할 수 있는 마이크로파플라즈마강화 CVD장치 및 박막트랜지스터, 그리고 그 응용장치에 관한 것이다. 또한, 본 발명은 마이크로파플라즈마강화 CVD에 적합한 가스공급방법 및 장치에 관한 것이다.
최근, 대형의 표시면적을 가지는 액정표시장치가 개발되어 널리 이용되고 있다. 그러한 액정표시장치는 비정질 실리콘박막으로 각각 구성된 다수의 박막트랜지스터를 매트릭스형상으로 배열한 패널로 이루어진다.
제 6 도는 예를 들면 일본국 특개소 58-114453호 공보에 개시된 바와같은 종래의 박막트랜지스터의 확대단면도이다. 이 박막트랜지스터는, 기판으로서의 투명유리(10)상의 소정위치에 형성된 게이트전극(11)과, 이 게이트전극(11)을 피복하도록 형성된 게이트절연막(12)과, 이 게이트절연막(12)상에 형성된 비정질실리콘 ⅰ층(13)과, 상기 게이트절연막(12), 비정질실리콘 ⅰ층(13)의 주변부의 일부에 형성된 쇼트키장벽용 금속(14)과, 게이트절연막(12), 비정질실리콘 i층(13) 및 금속(14)의 주변부를 피복하고, 그의 전체 외부쪽에 형성된 개구부를 가지는 드레인전극(16)과, 상기 개구부상에 형성된 표면안정화막(패시베이션막) (17)과, 상기 표면안정화막(17)상에 형성된 플래그막(18)으로 구성되어 있다.
상기 비정질실리콘 I층(13)과 게이트절연막(12)은 종래의 플라즈마 CVD법 및 장치를 사용해서 형성하고 있다. 이 방법에 의하면, 기판은 소정의 막퇴적을 위해서 250∼350℃의 온도로 가열한다. 이 때문에 기판 및 기타 하부층의 재질의 선택에 제약을 받으며, 또, 불순물이 확산되는 문제가 있다. 이 종래의 방법은 또한, 막형성동안 다량으로 발생하는 반응생성물 때문에 실란(SiH)등의 가스재료의 분해 또는 이용효율이 보다 저하되고 막형성수율이 저하되는 문제를 가지고 있다. 그외에, 고온반응으로 인해, 형성된 막중에 비교적 약한 Si-H 결함이 상당히 많이 내포되어 있어 댕글링결합(dangling bond)의 결합을 초래하는 심각한 문제도 있다. 이 댕글링결합은 결합자를 가지지 않고, 전자의 트랩준위를 형성하며, 막특성 또는 트랜지스터 특성에 악영향을 미친다. 따라서, 그 특성이 시간의 경과에 따라 안정하고 거의 변화하지 않는 박막트랜지스터를 얻기가 곤란하다.
종래의 플라즈마 CVD법에 있어서의 내포된 문제점을 해결하기 위하여, 마이크로파와 자장사이의 상호작용에 의해 생긴 전자사이클로트론공명을 이용하는 전자사이클로트론공명 플라즈마강화 CVD법이 제안되어 있다. 이 방법에 의하면, 고온에서의 화학반응을 이용하는 종래의 플라스마 CVD법에 비해서, 비교적 저온에서 박막을 형성할 수 있으므로, 기판 및 하부층 재질의 선택에 있어서의 제약을 제거할 수 있다.
이에 대한 예로서, 일본국 특개소 62-71276호 및 동조 63-115328호 공보에 개시된 마이크로파플라즈마강화 CVD장치에 있어서는, 박막을 형성하기 위한 막형성실과는 별도로 설치된 플라즈마생성실내에서 전자코일에 의해 자장을 발생하고, 마그네트론을 통해서 이 플라즈마생성실안으로 마이크로파를 도입해서, 정자 계중의 전자에 전자에너지를 공명흡수시키고, 상기 플라즈마생성실에서 플라즈마를 발생시켜, 상기 막형성실내에 공급되는 가스와 상기 플라즈마생성실로부터 막형성실안으로 공급되는 플라즈마 사이의 상호작용에 의해 기판상에 박막을 형성하는 것이다.
구체적으로는, 상기 마이크로파플라즈마강화 CVD장치에 있어서는, 막형성실과는 별도로 설치된 플라즈마생성실에서 생성한 플라즈마를 상기 막형성실과 플라즈마 생성실사이의 칸막이에 형성된 작은 개구부를 통해 확산시켜 발산플라즈마로서 이용하도록 하고 있다. 이 때문에, 박막을 가지는 기판에 접하는 플라즈마의 면적이 제한되어 증가시킬 수 없다고 하는 또 다른 문제점을 초래한다.
한편, 소망의 박막용 가스는, 노즐이나 링형상의 가스분출구를 통해서 막형성실로 공급되어 상기 개구부를 통해 확산된 발산플라즈마쪽으로 향하게 된다. 제 7 도는, 예를 들면, 일본국 특개소 63-43324호 공보에 개시된 바와같이, 종래의 마이크로파 플라즈마강화 CVD장치의 한 형태의, 특히 가스공급구성을 도시한 도면이다. 제 7 도에 있어서, (3a)는 플라즈마생성실, (4)는 자장인가수단, (5)는 마이크로파도입 안내부, (6a)는 플라즈마용 가스공급관, (6b)는 박막용 가스공급관, (7a)는 막형성실이다. 이 장치의 동작은, 상기 일본국 특개소 62-71276호 및 동소 63-115328호 공보와 관련해서 상기 설명한 것과 유사하다.
일반적으로, 막형성시의 압력이 저압, 예를 들면 0.5m Torr 이하의 분위기이고, 또 막형성실의 용적이 작을 경우에는, 박막용 가스공급관(6b)을 통해 도입되는 박막용 가스의 흐름(제 7 도에 있어서 화살표 B)은 분자흐름인 경우가 많다. 따라서, 상기 가스공급관(6b)은, 노즐이나 링형상 가스분출구의 형상이면 충분히 균일한 가스흐름분포를 형성하는 것이 가능하다.
제 8a, b 도는 박막용 가스를 기판과 평행하게 배치된 노즐을 통해 도입한 때 형성된 박막의 특성에 관해서 본 발명자들에 의해 시행된 실험결과를 나타낸 것이다. 이 결과로부터 박막용 가스는 기판의 중심을 향하여 확산되어 제 8a 도에 도시한 바와같은 퇴적속도 또는 막두께분포를 가지는 것을 알 수 있다. 또한, 제 8b 도로부터 알 수 있는 바와같이 형성된 막의 저항률분포도 가진다. 그러므로, 가스가 플라즈마를 따라 확산되어도, 막두께분포 및 막퇴적속도는 가스가 공급되는 기판의 일단부로부터 점차로 감소된다. 따라서, 기판전체에 걸쳐 균일한 성질을 가지는 박막을 형성하기가 곤란하다. 이 때문에, 소망의 균질성을 가지는 박막은 ø100mm정도보다 큰 크기를 가질 수 없다.
그러므로, 종래의 마이크로파플라즈마강화 CVD장치에 의해 소망의 대형크기의 균질의 박막을 얻는 것은 상당히 곤란하다.
따라서, 본 발명의 목적은 기판 및 하부층의 재질의 선택에 거의 제약이 없으며, 균일한 성질을 가지는 박막을 비교적 저온에서 넓은 영역에 걸쳐 형성할 수 있는 마이크로파플라즈마강화 CVD장치를 제공하는 것이며, 또한 시간이 경과하여도 변화가 적은 박막트랜지스터 및 그 응용장치를 제공하는 것이다.
본 발명은, 단면적이 점차 증가하는 호온(horn)을 가지는 마이크로파방사안내부로 이루어지고, 이 마이크로파방사안내부의 개구부의 면적은 막을 형성해야 할 영역의 면적보다도 큰 것을 특징으로 한다.
본 발명에 의한 마이크로파플라즈마강화 CVD장치에 대해서 이하에 설명한다.
특정 파장(예를 들면, 2.45GHz)을 가지는 마이크로파는 특정 자계를 가지는 공간상에 조사된다. 이 경우, 마이크로파플라즈마강화 CVD장치는 마이크로파를 조사하는 부분의 개구부면적이 막을 형성해야 할 영역의 면적보다도 큰 마이크로파방사안내부를 구비하고 있으므로, 마이크로파는 막형성실내의 플라즈마가 생성되는 전체영역(플라즈마 생성부)에 걸쳐서 마이크로파가 도입된다.
마이크로파의 도입과 거의 동시에, 플라즈마생성부에 가스가 공급되어야만 한다. 즉, 이 가스는 본 발명의 장치와는 별도로 설치되어 있는 가스공급수단에 의해 막형성실의 내벽부근의 가스도입관을 통해 마이크로파방사안내부의 개구부 전체에 걸쳐 공급된다. 그후, 이 가스는 가스분출수단을 통해서, 플라즈마생성부에, 거의 동일한 유속분포를 공급된다. 이와같이, 막형성실의 압력과 유량을 고려해서, 상기 개구부는, 가스분출판의 주변부에서는 구멍의 크기가 크고, 그의 중심부에서는 그 크기가 작게 형성되어 있으므로, 상기 가스는 거의 동일한 유속분포로 공급된다.
따라서, 균질한 플라즈마가 형성될 수 있다. 이 플라즈마를, 자계를 따라서 피처리물쪽으로 전송함으로써, 피처리면상에 넓은 면적을 걸쳐 균질의 박막을 퇴적시킬 수 있다.
본 발명에 의해 형성된 박막은 박막트랜지스터를 제조하는 데 이용할 수 있다. 이와같이 형성된 박막트랜지스터는, 저온조건하에서 형성된 게이트절연막을 포함하며, 이 게이트절연막은 적외선흡수 스펙트럼에 있어서의 Si-H흡수적분강도(a)와, N-H흡수적분강도(b)의 비(a/b)가 0.25이하인 SiNxHY(x+y≤4)이므로, Si-N 및 N-H결합밀도는 충분히 높다. 또한, 전자트랩준위가 되는 댕글링결합을 초래하는 비교적 약한 Si-H결합을 너무 많이 포함하지 않으므로, 본 발명에 의해 형성된 막을 포함하는 박막트랜지스터는 시간에 따라 거의 변화하지 않는다.
본 발명에 의하면, 내부에 설치된 칸막이와 가스분출판을 내장한 전자호온에 의해서 마이크로파를 확대해서 넓은 면적에 조사하고, 또한, 칸막이와 피처리물(유리기판)사이의 공간에 존재하는 고도의 활성플라즈마를 활용하므로, 약 ø500mm의 영역에, 극도로 치밀한 균질의 박막을 형성할 수 있다. 또, 이 박막은 소망의 화학량론적 조성을 가지며 전광특성이 우수하다.
또한, 본 발명에 의하면, 박막형성용의 피처리물을 가열할 필요가 없으므로, 비교적 약한 Si-H결합을 너무 많이 내포하지 않는 치밀한 박막형성이 가능하다. 이 때문에, 만약 본 발명에 의해 형성된 박막을 사용해서 박막트랜지스터를 형성하면, 시간이 경과해도 그의 특성을 전기적 및 광학적으로 안정하게 유지할 수 있다. 또한, 넓은 면적을 가지는 박막트랜지스터와 액정을 조합시킴으로써, 대형화면(약 20인치)을 가지는 표시장치를 얻는 것이 가능하다.
이하, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다.
먼저, 본 발명의 제 1실시예를 제 1 도를 참조하면서 설명한다.
마이크로파플라즈마강화CVD장치는, 마이크로파를 발생하는 마이크로파원(33)과, 이와같이 발생된 마이크로파를 전파하기 위한 마이크로파도입안내부 즉, 마이크로파 도입관(5)과, 마이크로파를 전파하기 위한 마이크로파방사안내부로서 기능하면서, 넓은 범위에 걸쳐 마이크로파를 확대해서 조사하는 전자(電磁)호온(2)과, 이 전자호온(2)에 연결된, 플라즈마를 발생시켜 막을 형성하는 막형성실(7)과, 각각 전자호온(2)과 막형성실(7)외부에 설치된 자장발생기(4)를 기본구성으로 하고 있다.
상기 전자호온(2)의 상부에는 칸막이(1)를 설치하고 있으며, 이 칸막이(1)는, 마이크로파의 투과를 허용하는 용융석영 등의 재료로 이루어져, 전자호온(2)과 막형성실(7)을 공간적으로 분리하고 있다.
또, 막형성실(7)에는, 질소가스 또는 암모니아가스 등의 질소를 함유하는 가스 및 수소를 함유하는 금속화합물로서의 실란가스를 공급하는 가스도입관(6)이 설치되어 있다. 이 가스도입관(6)에는 링형상 가스공급구(30)가 연결되어 있고, 이 가스 공급부(30)의 안쪽에는 가스를 분출하기 위한 다수의 구멍이 형성되어 있다. 또, 막형성실(7)의 내부에는, 기판(8)을 지지하는 홀더(9)가 상기 칸막이 (1)와 대향한 위치에 설치되어 있다. 또한, 전자호온(2)의 내부와 막형성실(7)을 진공으로 하기 위한 배기계(도시생략)도 설치되어 있다.
이러한 구성에 의해, 기판(8)상에 박막을 형성한다. 먼저, 질소가스와 실란가스와의 혼합가스를, 가스공급구(30)를 개재하여 플라즈마생성부(3)에 공급하고, 또한, 마이크로파도입관(5)를 개재하여 마이크로파를 플라즈마생성부(3)에 도입함과 동시에, 자장발생기(4)에 의해서 자장의 주된 방향이 기판면과 수직인 자장을 발생시켜서, 혼합가스의 플라즈마를 발생시키고 전자사이클로트론공명여자를 일으킨다.
이 마이크로파는 모드를 교란하지 않고 전자호온(2)을 통해 전파되어, 상기 칸막이(1)을 통과한 후, 대략 균일한 방사밀도로 플라즈마생성부(3)에 도입된다. 마이크로파와 여기에 인가된 자장간의 상호작용에 의해서 전자사이클로트론공명이 발생한다. 따라서, 플라즈마생성부(3)에, 고밀도의 플라즈마를 넓은 영역에 걸쳐 생성시킬 수 있다.
본 발명자에 의해 시행된 측정에 따르면, 1011∼1012cm-3정도의 전자밀도를 가지는 플라즈마가 ø500mm 정도의 넓은 영역에 걸쳐서 균질하게 형성된다.
상기 플라즈마중의 질소 및 실란의 활성종은 자장발생기(4)에 의해 인가된 자장에 의해서, 막형성실(7)의 내부에 설치된 기판(8)을 향해서 가속되고, 그 결과, 큰 직경을 가지는 기판(8)의 표면상에, 질화규소 박막을 균일한 두께 및 우수한 성질을 가지도록 형성할 수 있다.
본 실시예에 의하면, 고밀도의 플라즈마를 가지는 전자사이클로트론공명을 이용하므로, 기판을 가열하지 않아도, 광학적으로 또는 전기적으로 양호한 특성을 가지는 질화규소박막을 형성하는 것이 가능하다. 그 이유는, 저온의 조건에서 형성된 박막은, 그 박막중에, 충분히 높은 Si-N 및 N-H결합밀도를 가지며, 전자트랩준위로 되는 댕글링결합을 발생하는 비교적 약한 Si-H결합을 많이 포함하지 않기 때문이다.
따라서, 이와같이 형성된 질화규소박막을 박막트랜지스터의 게이트절연막으로서 이용하면, 전자의 이동에 따른 트랜지스터 특성, 예를 들면, 역치전압의 시간의 경과에 따른 변화를 억제하는 것이 가능하다.
이와 관련하여, 박막의 원소결합상태는 반사적외선분석법에 의해 용이하게 검출될 수 있다는 것에 유의해야 한다.
제 5 도는 본 발명에 의한 마이크로파플라즈마강화 CVD장치의 또 다른 형태의 단면도이다. 본 실시예의 마이크로파플라즈마강화 CVD장치의 기본적인 구성은 상기 제 1실시예의 마이크로파플라즈마강화 CVD장치의 구성과 마찬가지이나, 이 두 장치간의 차이는, 플라즈마생성부에 가스를 공급하는 수단에 있다.
본 실시예의 마이크로파플라즈마강화 CVD장치의 마이크로파원(33), 전자호온 (2)등과 그들의 작용은 제 1실시예와 유사하므로, 그들의 상세한 설명은 여기서는 생략하고, 주로 플라즈마생성부에 가스를 공급하는 수단에 대해 설명한다.
제 5 도에 도시한 바와같이, 가스를 플라즈마생성부(3)에 공급하기 위한 수단은 가스공급기(32)과 가스분출판(31)으로 구성된다. 가스공급기(32)는 직경이 다른 2매의 대략 원통형상의 부재로 이루어진다. 이 2매의 부재는 막형성실(7)의 내벽을 따라 설치된다. 또, 가스공급기(32)는 막형성실(7)의 내벽을 2중으로 함으로써 가스공급기(32)를 형성해도 된다. 또한, 복수개의 관을 적당한 간격으로 배치함으로써 가스공급기(32)를 형성해도 된다. 또, 가스분출판(31)은 마이크로파를 투과시킬 수 있는 재료로 이루어져, 칸막이(1)상에 소정의 간격을 두고 배치된다. 가스분출판(31)은 다수의 구멍을 가지며, 이 구멍의 직경은 0.3mm 정도이나, 막형성시 공급되는 가스의 압력을 고려하여, 구멍의 수 및 직경은, 가스분출판(31)의 외주부로부터 중심을 향해 각 구멍으로부터 균일한 유속의 가스가 분출되도록 조정하는 것이 바람직하다. 예를 들면 구멍의 직경이 모두 동일한 경우에는, 가스분출판(31)의 외주부에 가까운 부분은 구멍의 수를 적게 하고, 외주부로부터 떨어져 있는 부분은 구멍의 수를 많게 한다. 즉, 막형성시의 막형성실(7)의 압력과 가스유량에 따라서, 칸막이(1)의 일단부로부터 중심을 향해서, 가스의 흐름에 대한 콘덕턴스가 다르므로, 이들 환경을 고려해서, 상기 구멍의 수 및 직경을 조정한다.
칸막이(1)와 가스분출판(31)사이의 간격은 약 0.5mm 이하인 것이 바람직하다. 그 이유는, 칸막이(1)와 가스분출판(31)사이의 간격이 약 0.5mm 이상인 경우는, 칸막이 (1)와 가스분출판(31)사이에 플라즈마가 생성되고, 가스분출판(31)의 구멍에 박막이 퇴적되어, 구멍의 직경이 변화하므로, 가스의 분출이 불균일하게 되기 때문이다. 상기 간격, 즉 공간의 압력을 막형성실(7)의 압력보다도 상대적으로 낮게 하더라도, 상기 공간에 플라즈마가 생성되는 것을 방지할 수 있다.
가스분출판(31)대신에, 그 가스분출판(31)의 구멍의 직경과 거의 같은 내경 및 그의 두께와 거의 같은 길이를 각각 가진 복수개의 파이프를 사용해도 된다.
가스공급기(32)와 가스분출판(31)과는, 가스공급기(32)에 의해 공급되는 가스 전체가 플라즈마생성부(3)에 도입되도록 연결한다. 또, 가스분출판(31)과 기판(8)사이의 거리는 100∼500mm로 하는 것이 바람직하다.
이와같은 구성에 의해서, 가스분출판(31)의 외주부와 연결되어 있는 가스공급기(32)로부터 일정압력으로 공급된 가스는, 가스분출판(31)상에 설치된 다수의 구멍으로부터, 균일한 유속분포로 분출된다는 것을 알 수 있다. 그 결과, 가스분출판(31)과 평행한 면을 플라즈마생성부(3)라고 가정하면, 그 면에는 일정유속을 가진 가스가 공급된다. 즉, 가스분출판(31)과 평행하게 배치된 기판(8)에는, 거의 일정한 유속의 가스가 공급되게 된다.
이와 관련하여, 발생된 플라즈마의 밀도가 불균일할 경우에는, 플라즈마의 밀도가 보다 높은 부분에서는 기판으로부터의 거리를 보다 짧게 하고, 플라즈마의 밀도가 낮은 부분에서는 거리를 보다 길게 하기 위하여, 피처리기판을 기준으로 해서 칸막이를 배치하면 된다.
플라즈마생성부(3)에서의 동작은 제 1실시예의 동작과 마찬가지이므로, 여기에서는 상세한 설명은 생략한다.
제 3 도는 제 2실시예에 의한 마이크로파플라즈마강화 CVD장치에 의하여 형성된 질화규소박막의 대표적인 특성에 대한 실험결과를 나타내는 그래프이다. 실험조건은 다음과 같다. 즉, 질소와 실란의 유량을 10 : 1, 압력을 1∼3m Torr, 마이크로파 출력을 1∼2KW로 설정하였다.
제 3a 도 내지 제 3d 도는, 각각 기판(8)으로서 투명유리기판을 사용한 실험에서 얻어진, 막두께분포특성, 저항률분포특성, 유전율분포특성 및 적외선흡수 스펙트럼특성을 각각 나타낸다. 제 3a 도 내지 제 3d 도의 세로축은 각각 두께, 굴절률, 저항률 및 흡수계수를 나타낸다. 한편, 제 3a 도 내지 제 3c 도의 가로축은 기판중심으로부터의 거리를 나타내며, 제 3d 도의 가로축은 흡수강도를 나타낸다. 이 그래프로부터, 박막은 투명유리기판의 중심으로부터 반경방향을 향해서 극히 넓은 범위에 걸쳐서 균일한 특성분포를 가지고 있는 것이 명백하다. 또 적외선 흡수 스펙트럼특성으로부터 알 수 있는 바와같이, 박막은 바람직한 화학량론적인 조성을 나타내는 충분히 높은 Si-N 및 N-H결합밀도를 가지며, 또한 치밀성이 높은 구조를 가지고 있다. 박막은, 박막형성시에 생성되는 실리콘의 댕글링결합의 형성요인이 되는 비교적 약한 Si-H결합을 가지지 않는다. 또, 댕글링결합은 결합자를 가지고 있지 않으며, 전자의 트랩준위를 형성하여 박막특성 또는 트랜지스터특성에 악영향을 준다. 따라서, 조밀한 원자구조를 유지하는 것이 가능하다.
본 실시예에 의하면, 실험결과로부터, Si-H결합과 N-H결합과의 흡수적분강도의 비가 0.1이하이다. 이 비의 값이 0.25이하이면, 박막을 트랜지스터의 게이트절연막으로 사용한 경우의 전자의 이동에 의해서 생기는 트랜지스터특성의 시간의 경과에 따른 변동을 억제할 수 있다.
제 2 도는 본 발명에 의해 형성한 박막을 사용한 박막트랜지스터(21)의 단면도를 나타낸다. 박막트랜지스터(21)는, 기판(10)상의 소정부위에 형성된 게이트전극(11)과, 기판(10)상의 넓은 영역에 걸쳐 상기 게이트 전극(11)에 덮도록 형성된 게이트절연막(12)과, 게이트절연막(12)상의 소정부위에 형성된 ITO막(20)과, 상기 ITO막(20) 부근의 상기 게이트전극(11)위쪽의 게이트절연막(12)상에 형성된 비정질 실리콘 i층(13)과, 비정질 실리콘 i층(13)상에 형성되고 개구부를 가지는 비정질 실리콘 n+층(19)과, 비정질 실리콘 n+층(19)의 일부분상에 형성된 드레인전극(16)과, 비정질 실리콘 i층(13) 및 비정질 실리콘 n+층(19)의 주변부의 일부를 덮는 동시에 ITO막(20)의 주변부의 일부를 덮도록 형성된 소스전극(15)으로 구성되어 있다.
다음에, 박막트랜지스터(21)의 제조방법에 대해서 설명한다. 기판(8)으로서 굴절률 1.52인 투명유리(10)를 사용하여, 홀더(9)에 고정하여 설치한다. 먼저, 기판(8)상의 소정부위에 크롬(Cr)등의 금속으로 이루어진 게이트전극(11)을 공지의 스퍼터링법을 사용해서 형성한다. 다음에, 게이트절연막(12)을 형성한다.
제 5 도의 제 2실시예에 도시한 전자사이클로트론공명 플라즈마강화 CVD장치에 의해서 게이트절연막(12)으로서 질화규소막을 형성한다. 이때, 질소가스 및 실란가스는 가스공급기(32)로부터 공급된다. 다음에, 질소플라즈마중에서 실란을 분해하여, 게이트전극(11)상에 게이트절연막(12)으로서 두께 3000∼4000Å의 질화 규소박막을 형성한다.
다음에, 가스공급기(32)로부터의 질소가스공급을 중지하고, 소정의 영역에 비정질 실리콘 i층(13) 및 비정질 실리콘 n+층(19)을 각각 두께 3000∼4000Å 및 두께 300∼400Å 연속적으로 형성한다. 비정질 실리콘 n층(19)의 도펀트으로서, 포스핀(PH3)을 가스공급기(32)로부터 공급한다. 다음에, 투명전극으로서 ITO막(20)을 공지의 양극산화법에 의해 소정의 영역에 형성한다. 그후, 비정질 실리콘 n+층(19)의 일부를 에칭법에 의해 제거하고, Al등의 금속을 이용해서 드레인전극(15) 및 소스전극(16)을 진공증착법 등으로 형성함으로 써, 박막트랜지스터가 완성될 수 있다.
게이트절연막(12)은, 상술한 바와같이, 이 제 2실시예에 도시된 전자사이클로트론 공명 플라즈마강화 CVD장치에 의해서 형성하고 있다. 즉, 전자사이클로트론공명 작용에 의해 활성도가 매우 높아진 플라즈마를, 자계를 활용해서 알맞게 조정된 에너지로 끄집어내서 기판(8)의 표면에 충돌시켜 게이트절연막(12)을 형성하고 있다. 따라서, 플라즈마의 높은 활성과 이온 및 전자의 기판에의 한정된 강도의 충돌에 의해 복합적인 효과를 얻을 수 있다. 이 복합적인 효과로 인하여, 박막형성 등의 표면처리 반응이 효율적으로 일어난다. 또한, 이 표면처리반응은 상온에서 일으킬 수 있다. 그 결과, 박막트랜지스터를 형성한 경우의 전자의 이동에 따라 생기는 트랜지스터특성의 시간의 경과에 따른 변동을 억제할 수 있다. 따라서, 상기 제 2실시예에 의한 플라즈마강화 CVD장치에 의한 박막형성방법에 의해서, 우수한 전기특성을 장기간동안 유지가능한 박막트랜지스터를 실현할 수 있다.
제 4 도는, 본 발명에 의해 형성된 게이트절연막을 포함하는 박막트랜지스터와 액정을 조합시켜 이루어진 대형화면 표시장치용의 액정표시패널의 일부파단사시도이다. 본 실시예의 대형화면 표시패널은 두 개의 평광판(26a), (26b)사이에 끼인 구조로 되어 있다. 이 대형화면 표시패널(27)은, 편광판(26b)상에, 투명유리(10), 박막트랜지스터(21), 전극(22), 액정(23), 컬러필터(24), 표면보호유리(25) 및 편광판(26a)을 공지의 방법으로 순차 적층한 구조를 가지고 있다.
상기 대형화면 표시패널(27)에 있어서, 화면의 크기는, 그위에 형성될 박막트랜지스터(21)의 형성가능영역에 의해 결정된다. 상술한 바와같이, 본 발명에 의한 마이크로파플라즈마강화 CVD장치내에 구비된 전자호온에 의하여 재료가스의 플라즈마를 퍼지게 할 수 있다. 따라서, 약 ø500mm의 영역에 박막트랜지스터를 형성할 수 있다. 즉, 약 20인치크기의 화면을 가지는 표시장치를 형성할 수 있다.

Claims (7)

  1. 마이크로파를 발생하는 마이크로파원과, 피처리부품상에 소망의 조성의 막을 플라즈마강화 CVD법에 의해 퇴적하기 위한 막형성실과, 상기 막형성실안으로 소망의 조성의 막을 형성하는데 필요한 가스를 공급하기 위한 가스공급수단과, 단면적이 막형성실을 향해서 증가하는 전자호온 및 개구부의 면적이 상기 피처리부품상에 막을 형성해야할 영역의 면적보다도 큰 상기 막형성실내의 개구부로 구성되어서, 상기 마이크로 파원에 의해 발생된 마이크로파를 전파함과 동시에, 상기 막형성실안으로 해당 마이크로파를 확대해서 방사하여 상기 가스공급수단을 통해 공급된 가스의 플라즈마를 발생시키기 위한 마이크로파방사 안내부와, 상기 플라즈마에 자장의 주된 방향이 상기 피처리부품의 면과 수직인 자장을 인가하여, 상기 방사된 마이크로파와 함께 전자사이클로트론공명을 일으키는 자장인가 수단과, 상기 막형성실을 진공을 하여 해당 막형성실의 내부압력을 소망의 Torr가 되도록 하기 위한 배기수단과, 발생된 플라즈마를 상기 막형성설내의 제한된 공간에서 유지함과 동시에 마이크로파를 투과시킬 수 있는 마이크로파 투과성 재질로 이루어진 칸막이를 구비한 마이크로파 플라즈마강화 CVD장치.
  2. 제 1 항에 있어서, 상기 가스공급수단은 가스도입수단과, 가스를 분출시키기 위한 복수개의 구멍을 지닌 가스분출수단으로 구성된 것을 특징으로 하는 마이크로파플라즈마강화 CVD장치.
  3. 제 2 항에 있어서, 상기 가스분출수단의 상기 구멍은, 박막을 형성해야 할 영역의 면적보다도 큰 면적에 걸쳐서 가스흐름분포가 거의 균일하게 되도록 배열되어, 가스흐름방향이 피처리부품면과 거의 수직이 되도록 막형성실에 가스를 분출하는 것을 특징으로 하는 마이크로파플라즈마강화 CVD장치.
  4. 제 2 항에 있어서, 상기 가스분출수단은 플라즈마가 발생되는 공간근방의 칸막이와 인접한 위치에 설치되는 것을 특징으로 하는 마이크로파플라즈마강화 CVD장치.
  5. 적외선흡수스펙트럼에 있어서의 Si-H흡수(2200cm-1) 적분강도(a)와 N-H흡수(3340cm-1) 적분강도(b)와의 비(a/b)가 0.25 이하인 SiNxHy(x+y
    Figure kpo00001
    4)로 이루어진 게이트절연막을 구비한 것을 특징으로 하는 박막트랜지스터.
  6. 제 5 항에 있어서, 복수의 박막이 기판상에 형성되어 있으며, 상기 박막트랜지스터는, 기판상의 소정부위에 형성된 게이트전극과, 게이트전극을 덮도록 기판상의 넓은 영역에 걸쳐 형성된 게이트절연막과, 상기 게이트절연막상의 소정부위에 형성된 ITO막과, 상기 게이트전극의 상부에 ITO막의 근방에 상기 게이트절연막상에 형성된 비정질 실리콘 i층과, 상기 비정질 실리콘 i층상에 형성되고 개구부를 가지는 비정질 실리콘 n+층과, 상기 비정질 실리콘 n+층의 일부분상에 형성된 드레인전극과, 상기 비정질 실리콘 i층 및 비정질 실리콘 n+층의 주변부의 일부를 덮는 동시에 상기 ITO막의 주변부의 일부를 덮도록 형성된 소스전극으로 구성된 것을 특징으로 하는 박막트랜지스터.
  7. 제 5 항 기재의 박막트랜지스터를, 액정구동용 트랜지스터로서 이용한 것을 특징으로 하는 액정표시장치.
KR1019910003382A 1990-02-28 1991-02-28 마이크로파플라즈마강화 cvd장치 및 박막트랜지스터, 그리고 그 응용장치 KR950013426B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2048566A JPH03250769A (ja) 1990-02-28 1990-02-28 大規模薄膜トランジスタおよびその製造方法
JP2-48566 1990-02-28
JP6700190 1990-03-19
JP2-67001 1990-03-19

Publications (2)

Publication Number Publication Date
KR920000109A KR920000109A (ko) 1992-01-10
KR950013426B1 true KR950013426B1 (ko) 1995-11-08

Family

ID=26388857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003382A KR950013426B1 (ko) 1990-02-28 1991-02-28 마이크로파플라즈마강화 cvd장치 및 박막트랜지스터, 그리고 그 응용장치

Country Status (2)

Country Link
US (1) US5272360A (ko)
KR (1) KR950013426B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002086B1 (ko) * 1993-04-16 1996-02-10 엘지전자주식회사 박막 트랜지스터의 제조방법
DE59506358D1 (de) * 1994-03-29 1999-08-12 Schott Glas Pcvd-verfahren und vorrichtung zur beschichtung von gewölbten substraten
US5612874A (en) * 1994-10-14 1997-03-18 Ford Motor Company Multiple ratio automatic transmission with solenoid operated valves for effecting pressure buildup
US6132550A (en) * 1995-08-11 2000-10-17 Sumitomo Electric Industries, Ltd. Apparatuses for desposition or etching
KR100198556B1 (ko) * 1995-11-22 1999-07-01 구자홍 박막트랜지스터의 구조 및 제조방법
US7129151B2 (en) * 2003-11-04 2006-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Planarizing method employing hydrogenated silicon nitride planarizing stop layer
TWI345836B (en) * 2007-06-12 2011-07-21 Au Optronics Corp Dielectric layer and thin film transistor,display planel,and electro-optical apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS6271276A (ja) * 1985-09-24 1987-04-01 Mitsubishi Electric Corp 薄膜トランジスタの製造方法
DE68917774T2 (de) * 1988-04-30 1995-03-16 Sharp Kk Dünnfilm-Halbleitervorrichtung und damit hergestellte Flüssigkristallanzeige.
US4933206A (en) * 1988-08-17 1990-06-12 Intel Corporation UV-vis characteristic writing in silicon nitride and oxynitride films

Also Published As

Publication number Publication date
KR920000109A (ko) 1992-01-10
US5272360A (en) 1993-12-21

Similar Documents

Publication Publication Date Title
US6091045A (en) Plasma processing apparatus utilizing a microwave window having a thinner inner area
US7709063B2 (en) Remote plasma apparatus for processing substrate with two types of gases
US6622650B2 (en) Plasma processing apparatus
JP4290234B2 (ja) 大表面基板の被覆用または処理用のリモートプラズマｃｖｄ方法およびそれを実施する装置
US5202095A (en) Microwave plasma processor
US8883269B2 (en) Thin film deposition using microwave plasma
US5803975A (en) Microwave plasma processing apparatus and method therefor
KR101096950B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
JP4382265B2 (ja) 酸化シリコン膜の形成方法及びその形成装置
JPH04362091A (ja) プラズマ化学気相成長装置
US20100078320A1 (en) Microwave plasma containment shield shaping
EP2087502B1 (en) Method for forming an amorphous silicon film by deposition from a plasma
KR20010030991A (ko) 박막 증착용 플라즈마의 이중 주파수 여기
JPH05156450A (ja) 基体をプラズマｃｖｄ被覆またはプラズマ処理するための方法及び装置
JPH05267177A (ja) 光学式化学蒸着システム
JPH03146674A (ja) 拡散プラズマによって補助された化学処理装置
JPH0987851A (ja) マイクロ波プラズマ処理装置及び処理方法
US6172322B1 (en) Annealing an amorphous film using microwave energy
EP1895565A1 (en) Plasma processing apparatus and method
KR950013426B1 (ko) 마이크로파플라즈마강화 cvd장치 및 박막트랜지스터, 그리고 그 응용장치
US5449880A (en) Process and apparatus for forming a deposited film using microwave-plasma CVD
JPH06295866A (ja) プラズマ反応装置
JP3295336B2 (ja) マイクロ波プラズマ処理装置およびプラズマ処理方法
JP2848755B2 (ja) プラズマｃｖｄ装置
JPS62294181A (ja) マイクロ波プラズマｃｖｄ法による機能性堆積膜の形成方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101027

Year of fee payment: 16

EXPY Expiration of term