JPH01288828A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は薄膜トランジスタに関し、特に液晶のアクテ
ィブマトリックス表示装置のスイッチング素子として用
いられる薄膜トランジスタに関するものである。

［従来の技術］ 近年、液晶等を用いて大容量の情報を表示する、スイッ
チング素子としての薄膜トランジスタ（ＴＰＴと称する
）をガラス等の絶縁性基板上にマトリックス状に形成し
たアクティブマトリックス基板が注目されている。

第３図はこの薄膜トランジスタを使用した液晶透過型の
アクティブマトリックス表示装置の概略断面図である。

以下、構成について図を参照して説明する。

バックライト３６の照射を受ける側において、偏光板１
８がその片面に形成された透明絶縁性基板としてのガラ
ス基板１が準備され、その反対面には表示絵素となる複
数の透明電極１１がマトリックス状に配置されて形成さ
れる。透明電極１１全体を覆うように液晶分子配向膜２
０が液晶の分子方位を揃えるために形成される。一方、
バックライト３６の照射を受ける側の反対側にはやはり
その片面に偏光板３４が形成されるガラス基板３２が準
備され、その反対面にはカラーフィルタ３０が透明電極
１１に対応した位置に対応した数量分形成される。カラ
ーフィルタ３０を覆うように透明電極２８がガラス基板
上に形成され、さらにその上全面に分子配向膜２４が形
成される。

このように形成されたガラス基板１２とガラス基板３２
とが対向するように配置され、その間の空間に正の誘電
異方性を有するツイステッドネスマティック型の液晶２
２がフレーム２６に囲まれて封入されることによってア
クティブマトリックス表示装置が構成されている。

以上のように構成されたアクティブマトリックス表示装
置の表示動作ついて簡単に説明する。

液晶２２に電圧が印加されていない状態においては、液
晶２２の分子方向は液晶分子配向膜２０によって所定方
向に配向されているので、液晶２２に入射した光は液晶
透過中に所定方向に偏光されて外部に透過する。ところ
が液晶電極１１のいずれかに電圧が印加されると対向す
る透明電極２８との間で液晶２２に電界が生じ、この部
分の液晶２２の液晶分子が電界方向に沿って配向変換さ
れるので、その透明電極に入射した光は偏光板３４の偏
光方向と異なってしまい、外部に透過しなくなる。この
表示動作をバックライト３６側と反対側、すなわち表示
面から見てみると透過電極１１に電圧が印加されている
とき（ＴＰＴがＯＮのとき）その絵素部分は暗状態とな
り、逆にＴＰＴがＯＦＦのときその絵素部分は明状態と
なりカラーフィルタの着色に応じた着色で表示されるこ
とになる。このような原理で画面全体にマトリックス状
に配置された極めて多くの絵素を個々に動作させること
によって所望の像あるいは情報を表示できるのである。

第４図はＴＰＴが設置される側のアクティブマトリック
ス基板の表示絵素に対応して配置された透明電極まわり
を示した概略平面図であり、第５図は第４図のｖ−■断
面図である。

以下、第４図および第５図を参照して、構成について説
明する。

ガラス基板１上にゲート電極２がゲートバス配線４２と
一体となってパターニングされて形成される。ゲート電
極２を覆うように窒化シリコン膜よりなるゲート絶縁膜
３がガラス基板１上に形成され、ゲート電極２に対応す
る位置であって、ゲート絶ｔｔ膜３上にアモルファスシ
リコン（ａ−Ｓｉ）よりなる半導体層５が所定形状にパ
ターニングされて形成される。半導体層としては、ａ−
Ｓｉ以外、ポリシリコン、テルル（Ｔｅ）、カドニウム
セレン（ＣｄＳｅ）等が用いられる。半導体層５の両端
には、ソース電極８およびドレイン電極１０が所定形状
にパターニングされて形成される。ドレイン電極１０は
ゲート絶縁膜上にマトリックス状に多数形成された透明
電極１１にそれぞれ接続される。一方、ソース電極８は
透明電極１１間に配列されたソースバス配線４２にそれ
ぞれ接続されて外部と導通をとる。このように、ゲート
電極２、ゲート絶縁膜３、半導体層５、ソース電極８お
よびドレイン電極１０は、アクティブマトリックス表示
装置のスイッチング素子として動作する薄膜トランジス
タをなしている。

以上のように構成されたアクティブマトリックス基板に
おいて、外部からゲートバス配線４０を介してゲート電
極２に所定電圧を印加することによって、ＴＰＴをＯＮ
させソースバス配線４２に印加されている電圧をａ−Ｓ
ｔ半導体層５を介して透明電極１１に印加するのである
。

［発明が解決しようとする課題］ 上記のような薄膜トランジスタは、スイッチング素子と
しての動作信頼性上そのしきい値電圧（ＶＴ　Ｍ）は低
く、かつ経時的に変動しないのが望ましい。現在、ＴＦ
Ｔのしきい値電圧に影響を与える因子については正確に
は解明されていないが、ゲート絶縁膜中またはゲート絶
縁膜と半導体層の界面への電荷の注入等もその一因とさ
れている。

第６図はＴＰＴのしきい値電圧へのゲート絶縁膜の影響
度を測定するためのエージング試験の概略構成図であり
、第７図はエージング試験の測定結果の一例を示す図で
ある。

以下、両図を参照して、その構成および測定結果につい
て説明する。

半導体基板５０上にタンタル膜５２を形成し、その上に
ＴＰＴのゲート絶縁膜に用いられる材質の絶縁膜５４、
ｎ−ａ−ＳＬよりなる半導体層５６、ｎ”ａ−８ｉより
なる半導体層５８およびチタン膜６０を順次形成し、所
定形状にパターニングすることによってＭＩＳ素子を形
成する。タンタル膜５２およびチタン膜６０は所定のバ
イアス電圧６２が印加される。タンタル膜５２、絶縁膜
５４およびチタン膜６０（半導体層５６．５８を含む）
はコンデンサを構成し、バイアス電圧６２の印加によっ
て電荷を蓄積する。このバイアス電圧とコンデンサの容
量比との関係が第７図に示されている。これによると、
コンデンサの容量のバイアス電圧依存性は試験前（実線
）と試験後（破線）とによって変化することが判明する
。この変化は絶縁膜５４に注入される電荷の量に基づく
ものと考えられる。このバイアス電圧依存性の変化量を
フラットバンド電圧変化量（ΔＶＦ［Ｓ）とする。

第８図は、エージング試験によるバイアス電圧とフラッ
トバンド電圧変化量との関係を示した図である。

図において、絶縁膜５４として酸化シリコン膜ＳｉＯｘ
および窒化シリコン膜Ｓ　ｉＮｘを用いた場合の測定結
果がそれぞれ示されている。フラットバンド電圧の変化
はＴＰＴのしきい値電圧の変動をもたらすものと考えら
れるので、ΔｖＦａは小さい方が、ＴＰＴの動作特性上
有利である。ＴＰＴのゲート電極に印加されるゲート電
圧は通常−２０〜２０Ｖの範囲であることから、エージ
ング試験の結果からはゲート絶縁膜として窒化シリコン
膜より酸化シリコン膜が好ましいことになる。

しかし、一方では酸化シリコン膜は窒化シリコン膜に比
べて誘電率が小さいため、ＴＦＴのしきい値電圧の制御
にとって必ずしも有利でないのである。

ＴＰＴのしきい値電圧ｖＴＨは、 Ｖ７　Ｈ−ＶＦ　Ｂ　＋Ｂ　　ｌ　Ｖｓ　［１＋２φＦ
　Ｉｓ　　ｌ＋２φＦｉｌ　　　　　　　　　・・・（
１）で示される。ここで ＶＦａ：フラットバンド電圧 φＦａ：フエルミレベル Ｖ５Ｂ：基板のバイアス電圧 Ｂ：基板効果係数 また基板効果係数Ｂは、 Ｂ−ＴｏＸ／εｇＸＸ　　２ｑｇ５ＮＢ　　−（２）で
示される。ここで、 ＴＯｘ：絶縁膜の膜厚 εｏｘ：絶縁膜の誘電率 ｑ：電子の電荷量 ε、：半導体の誘電率 Ｎ８：半導体の不純物密度 上記（１）（２）によると、しきい値電圧ｖＴ８は絶縁
膜の誘電率εｏｘが大きければ大きいほど、小さくなる
ことが示されている。したがってｖＴＨが小さいほど同
じゲート電圧に対してＴＰＴのＯＮ電流が大きくとれる
ので、動作特性上絶縁膜の誘電率が大きいほど有利であ
る。

以上の結果から、ＴＰＴの絶縁膜として、窒化シリコン
膜および酸化シリコン膜のいずれも十分な性質を有して
いるとは言えなった。

この発明はかかる課題を解決するためになされたもので
、動作信頼性が高い薄膜トランジスタを提供することを
目的とする。

［課題を解決するための手段］ この発明に係る薄膜トランジスタは、ゲート絶縁膜を２
層構造とし、半導体薄膜側の絶縁膜を他方の絶縁膜に比
べて電荷注入特性の低いものとしたものである。

［作用］ この発明においては、半導体薄膜側に電荷注入特性の低
い絶縁膜を形成するので経時的なしきい値電圧の変動が
減少する。

［実施例］ 第１図はこの発明の一実施例による薄膜トランジスタの
断面図であって、従来例の第５図に対応したものである
。

すなわち、この実施例による薄膜トランジスタも従来例
で示した第３図および第４図でのアクテイブマトリック
ス表示装置に適用され、同様の機能を有するものである
。以下、図を参照してその構成および製法について説明
する。

まず、ガラス基板１上に２０００Ａのタンタル（Ｔａ）
をスパッタリングによって全面に被着させ、写真製版技
術を用いてパターニングすることによって所定形状のゲ
ート電極２を形成する。次に、ゲート電極２を覆うよう
にガラス基板１上全゛面にプラズマＣＶＤ法によって、
４０００Ａ厚さのＳｉＮｘ膜３を形成し、さらにその上
にスパッタリングまたはプラズマＣＶＤにより５００人
厚さの５ｔｙｘ膜４を被着させる。このＳｉＮｘ膜３と
ＳｉＯｘの膜４の２層構造によってゲート絶縁膜が構成
される。

ここで、ＳｉＯｘ膜４はＴＦＴの動作時における電荷の
注入を防止する役目をなし、ＳｉＮｘ膜３は高誘電率絶
縁膜としてＴＰＴのしきい値電圧を低下させる役目を担
うものである。高誘電率絶、　　縁膜として酸化タンタ
ル膜も考えられるが、以下の理由で５ＬＮｘに比べて有
利とは言えない。

酸化タンタル膜の場合、ＣＶＤ法やスパッタリング法に
よって形成すると、これをパターニングする際５ｆＮｘ
膜に比べてエツチングが非常に困難である。一方陽極酸
化法によって形成すると、ＳｉＮｘ膜に比べて絶縁耐性
が低くリーク電流も多い。

次に、ＳｉＯｘ膜４上にプラズマＣＶＤ法によって、３
００人厚さのａ−Ｓｉ層および２００ＯＡ厚のＳｉＮｘ
膜を全面に連続的に形成する。これらを写真製版技術を
用いてパターニングし、絶縁膜６を形成する。さらにプ
ラズマＣＶＤ法によってリン（Ｐ）をドープしたａ−Ｓ
ｉ層を５００人厚で全面に形成し、これをパターニング
することによって先のリンドープのａ−Ｓｉ層の半導体
層とともに半導体層５および半導体層７，９を形成する
。続いて、スパッタリングによって３０００Ａ厚でチタ
ンまたはモリブデンを全面に形成し、これをパターニン
グすることによって、ソース電極８およびドレイン電極
１０を半導体層７，９のそれぞれに接続するように形成
する。最後に、インジウム錫酸化物（ＩＴＯ）が１００
ＯＡ厚さで全面に形成され、ドレイン電極１０に一部で
接続するようにパターニングされて透明電極１１が形成
される。以下、液晶配向膜、液晶の封入等の工程が続く
が公知であり、またこの発明の要部でないのでその説明
は省略する。

第２図はこの発明の他の実施例による薄膜トランジスタ
の断面図あって、゛従来例の第５図に対応したものであ
る。

この実施例と先の実施例との相違点は、ゲート電極２に
陽極酸化膜１２が形成されている点である。具体的には
ガラス基板１上に所定形状のタンタルよりなるゲート電
極２を形成した後、これを陽極として１６０Ｖの電圧を
印加し、１％酒石酸アンモニウム水溶液中に浸すことで
ゲート電極２表面が電気めっきされることによって形成
される。

このように形成された陽極酸化膜１２はピンホールが形
成されないので、ゲート電極２に対する絶ａｒＩＡの絶
縁特性の向上に寄与する。以下、絶縁膜６が形成されな
い点を除いて先の実施例と同様の製造方法に従って、Ｔ
ＰＴおよび透明電極が形成され、ＳｉＮｘ膜３および５
ｔｙｘ膜４よりなるゲート絶縁膜により、先の実施例と
同様の効果、同様の機能が発揮される。

なお、上記実施例では、ゲート絶縁膜としてＳｉＮｘ膜
および５ｔｙｘ膜を特定しているが、これらの膜に限定
するものではなく、電荷注入特性および誘電率を考慮し
た組合わせであれば、他の材質の膜であってもよいこと
は言うまでもない。

また、上記実施例では、薄膜トランジスタをアクティブ
マトリックス装置のスイッチング素子として用いている
が、必ずしもこれに限定するものではなく、動作信頼性
の向上が望まれる薄膜トランジスタの用途であれば、他
の装置にも適用できることは言うまでもない。

さらに、上記実施例では、ガラス基板側のゲート電極が
配置される逆スタガー型の薄膜トランジスタに適用され
ているが、ガラス基板側にソース／ドレイン電極が配置
されるスタガー型の薄膜トランジスタであっても同様に
適用できることは言うまでもない。

［発明の効果］ この発明は以上説明したとおり、ゲート絶縁膜を電荷注
入特性の異なった２層の絶縁膜で形成したので、しきい
値電圧の経時的変動の少ない信頼性の高い薄膜トランジ
スタとなる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による薄膜トランジスタの
断面図、第２図はこの発明の他の実施例による薄膜トラ
ンジスタの断面図、第３図は一般の薄膜トランジスタを
使用した液晶透過型のアクティブマトリックス表示装置
の概略断面図、第４図は第３図のアクティブマトリック
ス基板の表示絵素に対応して配置された透明電極まわり
を示した概略平面図、第５図は第４図のＶ−■断面図、
第６図は薄膜トランジスタのしきい値電圧へのゲート絶
縁膜の影響度を測定するるためのエージング試験の概略
構成図、第７図は第６図によるエージング試験のΔｐ１
定結定結−例を示す図、第８図はエージング試験による
バイアス電圧とフラットバンド電圧変化量との関係を示
した図である。 図において、２はゲート電極、３はＳ　ｉＮｘ膜、４は
５ｔｙｘ膜、５は半導体層、７は半導体層、８はソース
電極、９は半導体層、１０はドレイン電極である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 　第１および第２導電電極と、前記第１および第２導電
   電極との間に形成され、前記第１および第２導電電極の
   それぞれに接続される半導体薄膜と、前記半導体薄膜上
   に形成される制御絶縁膜と、前記制御絶縁膜上に形成さ
   れる制御電極とからなる薄膜トランジスタにおいて、 前記制御絶縁膜が、前記制御電極側の第１の絶縁膜と前
   記半導体薄膜側の第２の絶縁膜とからなり、前記第２の
   絶縁膜の電荷注入特性が、前記第１の絶縁膜の電荷注入
   特性より小さいことを特徴とする、薄膜トランジスタ。