CN101847662B - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN101847662B
CN101847662B CN201010155683.XA CN201010155683A CN101847662B CN 101847662 B CN101847662 B CN 101847662B CN 201010155683 A CN201010155683 A CN 201010155683A CN 101847662 B CN101847662 B CN 101847662B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
wiring layer
area
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010155683.XA
Other languages
English (en)
Other versions
CN101847662A (zh
Inventor
宫入秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101847662A publication Critical patent/CN101847662A/zh
Application granted granted Critical
Publication of CN101847662B publication Critical patent/CN101847662B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的薄膜晶体管包括：栅电极；以覆盖栅电极的方式设置的栅极绝缘层；在栅极绝缘层上以重叠于栅电极的方式设置的半导体层；设置在半导体层的一部分上的用来形成源区域及漏区域的杂质半导体层；以及设置在杂质半导体层上的布线层，其中源区域及漏区域的宽度小于半导体层的宽度，并且半导体层的宽度至少在源区域和漏区域之间被扩大。

Description

薄膜晶体管
技术领域
本发明涉及一种薄膜晶体管。特别涉及一种设置有薄膜晶体管的显示装置。
背景技术
近年来，由具有绝缘表面的衬底(例如，玻璃衬底)上的半导体薄膜(厚度是几nm至几百nm左右)构成的薄膜晶体管(下面称为TFT)受到注目。TFT已被广泛地应用于如IC(集成电路；Integrated Circuit)及电光装置那样的电子器件。尤其是，目前正在加快开发作为以液晶显示装置等为代表的图像显示装置的开关元件的TFT。在液晶显示装置等的图像显示装置中，使用非晶半导体膜的TFT或使用多晶半导体膜的TFT主要被用作开关元件。
使用非晶半导体膜的TFT的迁移率低。就是说，其电流驱动能力低。因此，当由使用非晶半导体膜的TFT形成保护电路时，为了充分防止静电破坏，需要形成尺寸大的晶体管，而这样就有了阻碍窄边框化的问题。再者，还有如下问题：由于形成尺寸大的晶体管，电连接到栅电极的扫描线和电连接到源电极或漏电极的信号线之间的寄生电容增大，而导致耗电量的增大。
另一方面，与使用非晶半导体膜的TFT相比，使用多晶半导体膜的TFT的迁移率高两位数以上，并可以在同一基板上形成液晶显示装置的像素部和其周边的驱动电路。然而，与使用非晶半导体膜的TFT相比，使用多晶半导体膜的TFT由于半导体膜的晶化及杂质元素的引入(掺杂)等而使制造工序变得复杂。因此，存在成品率低且成本高的问题。作为多晶半导体膜的形成方法，例如已知通过使用光学系统将脉冲振荡受激准分子激光束加工为线形并通过使用线形激光束对非晶半导体膜进行扫描及照射以实现结晶化的技术。
另外，作为图像显示装置的开关元件，除了使用非晶半导体膜的TFT或使用多晶半导体膜的TFT之外，还已知使用微晶半导体膜的TFT(参照专利文献1)。但是，使用微晶半导体膜的TFT难以获得充分的导通电流。因此，为了在使用非晶半导体膜或微晶半导体膜的TFT中获得充分的导通电流，已经进行了各种开发。
[专利文献1]日本专利申请公开2009-44134号公报
[专利文献]美国专利第4,409,134号
发明内容
本发明的一个方式的目的在于提供一种TFT，该TFT与现有技术相比导通电流大且场效应迁移率大。
本发明的一个方式的特征在于一种扩大了源极和漏极之间的半导体层的岛宽的TFT。
本发明可以充分增大TFT的导通电流。
本发明可以充分增大TFT的场效应迁移率。
附图说明
图1A和1B是说明TFT及显示装置的图；
图2A和2B是说明TFT及显示装置的图；
图3A和3B是说明TFT及显示装置的图；
图4A和4B是说明TFT及显示装置的图；
图5A和5B是说明TFT及显示装置的图；
图6A和6B是说明TFT及显示装置的图；
图7A和7B是说明TFT及显示装置的图；
图8是说明计算结果的图；
图9是说明计算结果的图；
图10是说明计算结果的图；
图11A至11C是说明TFT及显示装置的制造方法的图；
图12A至12C是说明TFT及显示装置的制造方法的图；
图13A至13C是说明TFT及显示装置的制造方法的图；
图14是说明TFT及显示装置的制造方法的图；
图15A和15B是说明TFT及显示装置的图；
图16是说明显示装置的图；
图17A和17B是说明显示装置的图；
图18A和18B是说明显示装置的图；
图19A和19B是说明电子设备的图；
图20是说明电子设备的图；
图21A至21C是说明电子设备的图。
具体实施方式
下面，关于本发明的实施方式将参照附图给予详细的说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员很容易理解：本发明的方式和细节可以在不脱离本发明的宗旨及其范围的条件下作各种各样的变换。因此，本发明不应该被解释为仅限于以下所示的实施方式的记载内容。此外，当借助附图说明本发明的结构时，在不同附图之间共同使用相同的附图标记来表示相同的部分。另外，也有如下情况：当表示相同的部分时使用相同的阴影线，而不特别附加附图标记。
实施方式1
在本实施方式中，参照附图说明本发明的一个方式的TFT。
本发明的一个方式是一种薄膜晶体管，包括：栅电极；以覆盖所述栅电极的方式设置的栅极绝缘层；在所述栅极绝缘层上以重叠于所述栅电极的方式设置的半导体层；设置在所述半导体层的一部分上的用来形成源区域及漏区域的杂质半导体层；以及设置在所述杂质半导体层上的布线层，其中所述源区域及所述漏区域的宽度小于所述半导体层的宽度，并且所述半导体层的宽度至少在所述源区域和所述漏区域之间被扩大。这里，栅电极由第一布线层形成，源电极及漏电极由第二布线层形成，以下同样。
本发明的一个方式是一种薄膜晶体管，包括：栅电极；以覆盖所述栅电极的方式设置的栅极绝缘层；在所述栅极绝缘层上以重叠于所述栅电极的方式设置的半导体层；设置在所述半导体层的一部分上的用来形成源区域及漏区域的杂质半导体层；以及设置在所述杂质半导体层上的布线层，其中所述源区域及所述漏区域的宽度小于所述半导体层的宽度，并且所述半导体层的宽度只在所述源区域和所述漏区域之间被扩大。
本发明的一个方式是一种薄膜晶体管，包括：栅电极；以覆盖所述栅电极的方式设置的栅极绝缘层；在所述栅极绝缘层上以重叠于所述栅电极的方式设置的半导体层；设置在所述半导体层的一部分上的用来形成源区域及漏区域的杂质半导体层；以及设置在所述杂质半导体层上的布线层，其中所述源区域及所述漏区域的宽度小于所述半导体层的宽度，所述半导体层的宽度至少在所述源区域和所述漏区域之间被扩大，并且所述源区域和所述漏区域之间的长度小于所述半导体层的被扩大的区域的长度。
本发明的一个方式是一种显示装置，包括：栅电极；以覆盖所述栅电极的方式设置的栅极绝缘层；在所述栅极绝缘层上以重叠于所述栅电极的方式设置的半导体层；设置在所述半导体层的一部分上的用来形成源区域及漏区域的杂质半导体层；以及设置在所述杂质半导体层上的布线层，其中所述源区域及所述漏区域的宽度小于所述半导体层的宽度，所述半导体层的宽度至少在所述源区域和所述漏区域之间被扩大，并且所述布线层设置在所述源区域和所述漏区域上，该布线层连接到选择性地形成的像素电极层。
本发明的一个方式是一种显示装置，包括：栅电极；以覆盖所述栅电极的方式设置的栅极绝缘层；在所述栅极绝缘层上以重叠于所述栅电极的方式设置的半导体层；设置在所述半导体层的一部分上的用来形成源区域及漏区域的杂质半导体层；以及设置在所述杂质半导体层上的布线层，其中所述源区域及所述漏区域的宽度小于所述半导体层的宽度，所述半导体层的宽度只在所述源区域和所述漏区域之间被扩大，并且所述布线层设置在所述源区域和所述漏区域上，该布线层连接到选择性地形成的像素电极层。
本发明的一个方式是一种显示装置，包括：栅电极；以覆盖所述栅电极的方式设置的栅极绝缘层；在所述栅极绝缘层上以重叠于所述栅电极的方式设置的半导体层；设置在所述半导体层的一部分上的用来形成源区域及漏区域的杂质半导体层；以及设置在所述杂质半导体层上的布线层，其中所述源区域及所述漏区域的宽度小于所述半导体层的宽度，所述半导体层的宽度至少在所述源区域和所述漏区域之间被扩大，所述源区域和所述漏区域之间的长度小于所述半导体层的被扩大的区域的长度，并且所述布线层设置在所述源区域和所述漏区域上，该布线层连接到选择性地形成的像素电极层。
图1A和1B示出本实施方式的TFT的一个例子。图1A示出截面图，图1B示出俯视图。另外，图1A是沿图1B中的线X-Y的截面图。
在图1A和1B所示的TFT中，以覆盖衬底100上的第一布线层102的方式设置有栅极绝缘层104，在栅极绝缘层104上设置有第一半导体层106，在第一半导体层106上设置有第二半导体层108，在第二半导体层108上隔着杂质半导体层110设置有第二布线层112(参照图1A)。这里，杂质半导体层110是为了实现第二半导体层108和第二布线层112的欧姆接触而设置的。第二布线层112构成源电极、漏电极及源布线。另外，所述TFT优选由保护层114覆盖。在将所述TFT用作显示装置的像素晶体管的情况下，如图1A和1B所示那样，在保护层114中设置开口部116，并且以通过开口部116连接到第二布线层112的方式设置像素电极层118，即可。
衬底100只要具有可以承受形成在衬底100上的薄膜(晶体硅等)的形成工序的程度的耐热性及耐药品性等即可，而不局限于特定的材料的衬底。具体而言，例如，可以举出玻璃衬底、石英衬底、不锈钢衬底及硅衬底。另外，在如图1A和图1B所示那样将TFT用于显示装置的情况下，作为衬底100使用具有透光性的衬底即可，例如，使用玻璃衬底或石英衬底即可。在衬底100是玻璃母板的情况下，采用第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)的衬底即可，但是不局限于此。
第一布线层102可以使用导电材料形成，既可以以单层形成，又可以层叠多个层形成。例如，可以使用Mo、Ti、Cr、Ta、W、Al、Cu、Nd或Sc等的金属材料或者以上述材料为主要成分的合金材料形成。另外，第一布线层102至少构成栅电极及栅布线。
栅极绝缘层104可以使用绝缘材料形成，既可以以单层形成，又可以层叠多个层形成。例如，可以使用氧化硅、氮化硅、氧氮化硅或者氮氧化硅形成。在第一半导体层106是结晶半导体层的情况下，至少与第一半导体层106接触的栅极绝缘层104优选是氧化硅层。在作为栅极绝缘层104形成氧化硅层的情况下，优选使用将四乙氧基硅烷(TEOS：Si(OC2H5)4)用作形成气体的氧化硅层来形成。
另外，氧氮化硅是指其组成中的氧含量大于氮含量的物质，优选的是在使用卢瑟福背散射法(RBS：Rutherford Backscattering Spectrometry)及氢前散射法(HFS：Hydrogen Forward Scattering)进行测量时，作为组成范围包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅及0.1原子％至10原子％的氢的物质。
另外，氮氧化硅是指其组成中的氮含量大于氧含量的物质，优选的是在使用RBS及HFS进行测量时，作为组成范围包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、10原子％至30原子％的氢的物质。注意，在将构成氧氮化硅或氮氧化硅的原子的总计设定为100原子％时，氮、氧、硅及氢的含量比率包括在上述范围内。
第一半导体层106优选使用结晶半导体形成。结晶半导体包括多晶半导体或微晶半导体等，但是优选使用不需要晶化工序的微晶半导体形成第一半导体层106。
在此，微晶半导体是指具有非晶体和晶体结构(包括单晶、多晶)的中间结构的半导体。微晶半导体是具有自由能稳定的第三状态的半导体，并且是具有短程有序和晶格畸变的结晶性的半导体，其中晶粒径是2nm以上且200nm以下，优选是10nm以上且80nm以下，更优选是20nm以上且50nm以下的柱状晶体或针状晶体在相对于衬底表面的法线方向上成长。因此，在柱状晶体或针状晶体的界面中有时形成有晶粒界面。
微晶半导体之一的微晶硅的拉曼光谱峰值比显示单晶硅的520cm-1更向低波数一侧移动。即，微晶硅的拉曼光谱峰值位于显示单晶硅的520cm-1和显示非晶硅的480cm-1之间。另外，使其包含至少1原子％或其以上的氢或卤族元素，以终止不饱和键(悬空键；dangling bond)。再者，通过使其包含如He、Ar、Kr或Ne等的稀有气体元素，来进一步促进晶格畸变，从而能够获得稳定性提高的优异的微晶半导体。例如，在美国专利4,409,134号说明书中公开关于这种微晶半导体的记载。
另外，通过将包含在第一半导体层106中的氧及氮浓度(利用二次离子质谱分析法得到的测定值)设定为低于1×1018cm-3，可以提高第一半导体层106的结晶性。
第二半导体层108以接触于第一半导体层106的方式设置，并且优选使用其载流子迁移率低于第一半导体层的材料设置。通过第二半导体层108可以降低截止电流。
例如，优选形成结晶半导体层作为第一半导体层106，并且形成具有非晶半导体和微小半导体晶粒的半导体层作为第二半导体层108。当TFT导通时流在第一半导体层106中的电流占优势，而当TFT截止时流在第二半导体层108中的电流占优势。另外，通过作为第二半导体层108采用“具有非晶半导体和微小半导体晶粒的半导体层”，可以防止导通电流的减少。因此，通过作为第一半导体层106采用结晶半导体层，并且作为第二半导体层108采用“具有非晶半导体和微小半导体晶粒的半导体层”，可以得到导通截止比高的TFT。
以上所说明的第二半导体层102的优选方式之一的“具有非晶半导体和微小半导体晶粒的半导体层”是如下半导体层：具有非晶半导体和微小半导体晶粒，与现有的非晶半导体相比，利用CPM(恒定光电流测量法，Constant photocurrentmethod)、光致发光光谱而测定出的乌尔巴赫端(Urbach edge)的能量少，并且缺陷吸收光谱量少。换言之，这种半导体层是具有高秩序性的半导体层，其中，其缺陷比现有的非晶半导体的缺陷少，且在其价电子带的带端(迁移率端)中的能级的尾(下端)的倾斜陡峭。
但是，第二半导体层108不局限于上述说明，而也可以使用非晶半导体形成。第二半导体层108至少由其载流子迁移率低于第一半导体层106的材料设置，即可，并且也可以使用非晶半导体、含有卤素的非晶半导体、或者含有氮的非晶半导体形成。作为非晶半导体，可以举出非晶硅。
第一半导体层106和第二半导体层108的界面区域优选具有微晶半导体区域和填充在该微晶半导体区域之间的非晶半导体。具体而言，第一半导体层106和第二半导体层108的界面区域由从第一半导体层106以凸状延伸的微晶半导体区域和与第二半导体层108相同的半导体形成。此时，因为在第一半导体层106和第二半导体层108的界面区域中具有锥形的微晶半导体区域，所以可以降低当对第二布线层112施加电压时的纵方向(膜厚度方向)的电阻(即第二半导体层108和由杂质半导体层110构成的源区或漏区之间的电阻)，而可以提高TFT的导通电流。另外，这里使用的界面区域是指在膜厚度方向上的界面附近的区域。
第一半导体层106和第二半导体层108的界面区域优选大部分由其头端从栅极绝缘层104向第二半导体层108变窄的凸状晶粒构成。或者，第一半导体层106和第二半导体层108的界面区域优选大部分由其头端从栅极绝缘层104向第二半导体层108变宽的凸状晶粒构成。
在第一半导体层106和第二半导体层108的界面区域中，在微晶半导体区域是其头端从栅极绝缘层104向第二半导体层108变窄的凸状晶粒时，第一半导体层106一侧的微晶半导体区域所占的比率高于第二半导体层108一侧。这是因为如下缘故：微晶半导体区域从第一半导体层106的表面向膜厚度方向成长，但是当在原料气体中氢流量小于硅烷流量时，或者当包含氮的原料气体的浓度高时，微晶半导体区域中的结晶成长受到抑制而使晶粒成为锥形，这样，通过淀积而形成的半导体膜的大部分成为非晶。
第二半导体层108用作缓和电场且降低截止电流的层。在此，说明通过加工如下半导体膜形成第二半导体层108的情况，在该半导体膜中，其缺陷比现有的非晶半导体少，其价电子带的带端(迁移率端)中的能级的尾(下端)的倾斜陡峭，并且具有高秩序性。这种半导体膜通过以如下方法形成可以抑制结晶成长：使优选包含氮的气体混合在上述结晶半导体膜的形成气体中，与结晶半导体膜的成膜条件相比，降低相对于沉积气体(例如，硅氧烷气体)的氢流量比，并且使用等离子体CVD法。另外，优选在第二半导体层108中包含1×1020cm-3至1×1021cm-3的氮。此时，氮优选以NH基或NH2基的状态存在。这是因为如下缘故：当半导体原子的悬空键由氮或NH基交联，或者由NH2基终止时容易使载流子流过。特别是，通过利用NH基交联相邻的两个硅原子的悬空键，而提高载流子迁移率并增大导通电流。另外，NH2基主要用于半导体内部的悬空键的终止。结果，可以降低起因于晶粒界或缺陷的陷阱能级密度，并且可以使势垒电位消失或将其降低。由此，载流子不容易散乱、被捕捉或者复合，其结果是使载流子迁移率得到提高，而可以使TFT得到充分高的电场效应迁移率和导通电流。
另外，通过使悬空键以氮原子或NH基交联或者以NH2基终止，而使形成在半导体的带隙中央附近的陷阱能级消失或者使其数目减少。因此，可以抑制起因于该陷阱能级的间接隧道电流(例如，Shockley Read Hall电流、Trap AssistedTunneling电流、Poole Frenkel电流)，并还可以降低截止电流。
通过设置上述说明的第二半导体层108，可以得到导通/截止比高的TFT。另外，此时，将稀释气体的流量设定为沉积性气体的10倍以上且2000倍以下，优选设定为50倍以上且200倍以下即可，并且优选使稀释气体的流量比小于当形成结晶半导体膜时的稀释气体流量比。
另外，通过降低上述界面区域的氧浓度，可以减少微晶半导体区域和非晶半导体区域的界面或晶粒之间的界面中的缺陷、以及阻碍载流子的迁移的键合。
或者，不局限于上述说明，也可以采用不具有第二半导体层108的结构。在此情况下，上述界面区域优选设置在第一半导体层106和杂质半导体层110之间。在该界面区域中，具有微晶半导体区域和填充在该微晶半导体区域之间的非晶半导体区域。微晶半导体区域由从第一半导体层106延伸的微晶半导体形成。此时，优选微晶半导体区域的比例比非晶半导体区域低。并且，在一对杂质半导体层110之间(源区域和漏区域之间)，即载流子流过的区域中，微晶半导体区域的比例优选为低。这是因为可以降低TFT的截止电流的缘故。并且，在上述界面区域中，由于当对第二布线层112施加电压时的纵方向(膜厚度方向)的电阻低，所以可以提高TFT的导通电流。
杂质半导体层110是用来实现第一半导体层106或第二半导体层108与第二布线层112的欧姆接触而设置的层，其可以通过将包含赋予一导电型的杂质元素的气体添加在形成气体中来形成。在形成导电型是n型的TFT的情况下，例如作为杂质元素可以添加磷，对氢化硅添加包含磷化氢等赋予n型导电型的杂质元素的气体即可。在形成导电型是p型的TFT的情况下，例如作为杂质元素添加硼即可，对氢化硅添加包含乙硼烷等赋予p型导电型的杂质元素的气体即可。另外，对于杂质半导体层110的结晶性没有特别的限制，可以为结晶半导体或非晶半导体，但是优选使用结晶半导体设置。这是因为通过使用结晶半导体设置杂质半导体层110，可以使导通电流提高的缘故。
第二布线层112可以利用导电材料以单层形成或者层叠多个层形成。例如，可以利用与第一布线层102相同的材料形成。
保护层114可以与栅极绝缘层104同样地形成，但是特别优选使用氮化硅形成。尤其是，为了防止悬浮在大气中的有机物、金属、水蒸气等的有可能成为污染源的物质侵入，优选采用致密的氮化硅层。
像素电极层118可以使用包含具有透光性的导电高分子(也称为导电聚合物)的导电组成物形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者上述两种以上的共聚物等。
像素电极层118也可以例如使用如下材料形成：包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下称为ITO)、铟锌氧化物或添加有氧化硅的铟锡氧化物等。
另外，图1A和1B所示的TFT由于在连接到第一布线层102的扫描线和连接到第二布线层112的信号线交叉的部分中，在扫描线和信号线之间设置有第一半导体层106、第二半导体层108(以下也将第一半导体层106或第二半导体层108简称为半导体层)及杂质半导体层110，所以可以降低产生于扫描线和信号线之间的寄生电容。这里，优选至少将设置在扫描线和信号线之间的第一半导体层106设置为超出与其重叠的扫描线，以便进一步降低产生在扫描线和信号线之间的寄生电容。
接下来，对图1A和1B至图6A和6B所示的TFT进行比较。在图1A和1B所示的TFT中，将源区域及漏区域的宽度表示为源漏宽W0，将半导体层的内侧的宽度表示为最小岛宽W1，并且将半导体层的外侧的宽度表示为最大岛宽W2(W0＜W1＜W2)。像这样，通过在源区域和漏区域之间扩大沟道形成区域，可以提高TFT的电场效应迁移率并增大导通电流。
在图1A和1B所示的TFT的半导体层中，只扩大了源区域和漏区域之间的沟道形成区域，而在图2A和2B所示的TFT中，半导体层的被扩大了的区域还在沟道长度方向上被扩大。将该重叠的部分称为偏移区域，并且将偏移区域的沟道长度方向的长度表示为L0。就是说，图2A和2B所示的TFT是将图1A和1B所示的TFT的半导体层的扩大区域在沟道长度方向上扩大了2L0的TFT。
图1A和1B图及2A和2B所示的TFT与图5A和5B所示的最小岛宽为W1的TFT相比，其电场效应迁移率高，并且导通电流大。
另外，当对图1A和1B、图2A和2B及图5A和5B所示的TFT的导通电流分别进行计算时，图2A和2B所示的TFT的导通电流最大，而图5A和5B所示的TFT的导通电流最小。
这里，对在将半导体层的扩大区域向沟道长度方向扩大了的TFT中的电流密度的分布进行计算。这里，将栅电压设定为15V，将漏电压设定为10V。至于半导体层的尺寸，将沟道长度方向设定为50μm，将与沟道长度垂直的方向设定为源漏宽W0＝10μm、最小岛宽W1＝20μm及最大岛宽W2＝30μm，在上述条件下观察了相对于偏移区域的沟道长度方向的长度L0的变化的电流密度分布的变化。另外，这里，为方便起见，假设第一半导体层106和第二半导体层108由单一非晶半导体层设置而进行计算。
另外，栅电压是指源电极的电位和栅电极的电位的电位差。漏电压是指源电极的电位和漏电极的电位的电位差。这里，栅电压及漏电压都以源电极的电位为基准。
图8表示在将偏移区域的沟道长度方向的长度L0设定为2μm左右时的电流密度的分布。图9表示在将偏移区域的沟道长度方向的长度L0设定为10μm左右时的电流密度的分布。图10表示在将偏移区域的沟道长度方向的长度L0设定为16μm左右时的电流密度的分布。在图8中，由于偏移区域的沟道长度方向的长度L0的长度短，电流密度高的区域扩大到半导体层外缘附近，所以不能确保能充分使电流流过的区域。另一方面，在图10中，由于电流不流到半导体层的外缘附近，所以不能充分有效地利用该区域。因此，可以说图9所示的TFT是最理想的。就是说，优选将半导体层的沟道长度方向的一半左右作为扩大区域。
另外，如图7B所示那样，通过将俯视图中的栅电极的形状加工为对应于半导体层的形状的形状，可以提高开口率。
另外，在图1A和1B、图2A和2B及图5A和5B所示的TFT中，由于第二半导体层的一部分(侧面)和布线层接触，所以该接触部分有可能成为使截止电流上升的一个原因。因此，布线层的至少与第二半导体层接触的部分优选使用功函数低的材料形成，特别优选使用氧化钇、钛或氮化钛形成。
另外，在上述参照的图1A和1B、图2A和2B及图5A和5B所示的TFT中，由于半导体层的整个面与栅电极重叠而被遮光，所以受光电流的影响小。但是，不局限于此，半导体层的整个面也可以如图3A和3B、图4A和4B及图6A和6B所示那样，不一定与栅电极重叠。
图3A和3B所示的TFT在衬底200上包括：第一布线层202；第一半导体层206；第二半导体层208；设置在第一布线层202和第一半导体层206之间且与该两者接触的栅极绝缘层204；以与第二半导体层208接触的方式设置的杂质半导体层210；以及以一部分与杂质半导体层210及第二半导体层208接触的方式设置的第二布线层212，其中由第一布线层202构成的栅电极与半导体层的一部分重叠。并且，与图1A和1B同样，图3A和3B表示如下一种方式：该TFT由保护层214覆盖，并且以通过设置在保护层214中的开口部216连接到第二布线层212的方式设置有像素电极层218。第二半导体层208以与第一半导体层206接触的方式设置，并且使用其载流子迁移率低于第一半导体层206的材料设置即可。
另外，衬底200相当于图1A和1B中的衬底100。第一布线层202相当于图1A和1B中的第一布线层102。栅极绝缘层204相当于图1A和1B中的栅极绝缘层104。第一半导体层206相当于图1A和1B中的第一半导体层106。第二半导体层208相当于图1A和1B中的第二半导体层108。杂质半导体层210相当于图1A和1B中的杂质半导体层110。第二布线层212相当于图1A和1B中的第二布线层112。保护层214相当于图1A和1B中的保护层114。开口部216相当于图1A和1B中的开口部116。像素电极层218相当于图1A和1B中的像素电极层118。
在图3A和3B所示的TFT的半导体层中，只扩大了在源区域和漏区域之间的沟道形成区域，而在图4A和4B所示的TFT中，半导体层的被扩大了的区域在沟道长度方向上也被扩大，半导体层的被扩大了的区域的一部分与源区域及漏区域重叠。将该重叠的部分称为偏移区域，并且与图2A和2B同样，该偏移区域在沟道长度方向上与源区域及漏区域分别重叠长度L0。就是说，图4A和4B所示的TFT是将图3A和3B所示的TFT的半导体层的扩大区域在沟道长度方向上扩大了2L0的TFT。
图3A和3B图及4A和4B所示的TFT比图6A和6B所示的最小岛宽为W1的TFT电场效应迁移率高，并且导通电流大。
另外，当对图3A和3B、图4A和4B及图6A和6B所示的TFT进行比较时，图4A和4B所示的TFT的导通电流最大，图6A和6B所示的TFT的导通电流最小。
这里，参照附图说明图1A和1B所示的TFT的制造方法。
首先，在衬底100上形成第一布线层102。作为衬底100，这里使用玻璃衬底(参照图11A)。
通过利用溅射法或真空蒸镀法在衬底100上形成导电层，利用光刻法或喷墨法等在该导电层上形成掩模，并且使用该掩模对导电层进行蚀刻，来可以形成第一布线层102(参照图11A)。或者，也可以通过利用喷墨法将包含Ag、Au或Cu等导电粒子的纳米膏喷射在衬底上且进行焙烧，来形成第一布线层102。另外，作为提高第一布线层102和衬底100的紧密性且防止构成第一布线层102的材料的扩散的阻挡层金属，也可以将上述金属材料的氮化物层设置在衬底100和第一布线层102之间。在此，通过在衬底100上形成导电层，且利用使用光掩模形成的抗蚀剂掩模对其进行蚀刻，来形成第一布线层102。
另外，因为要在后面的工序中在第一布线层102上形成半导体层及源极布线(信号线)，所以优选将其侧面加工为锥形形状，以防止产生在具有水平差的部分中的布线断开。可以通过该工序同时形成栅极布线(扫描线)。再者，还可以形成像素部所具有的电容线。注意，扫描线是指选择像素的布线。
接着，以覆盖第一布线层102的方式形成栅极绝缘层104，并且在栅极绝缘层104上依次层叠形成成为第一半导体层106的第一半导体膜150、成为第二半导体层108的第二半导体膜152及成为杂质半导体层110的杂质半导体膜154(参照图11B)。另外，优选至少连续形成成为栅极绝缘层104的膜、第一半导体膜150及第二半导体膜152。更优选连续形成到杂质半导体膜154。通过以不接触于大气的方式至少连续形成成为栅极绝缘层104的膜、第一半导体膜150及第二半导体膜152，可以不受到因大气成分或悬浮在大气中的杂质元素导致的污染而形成叠层膜的各层的界面。因此，可以降低TFT的电特性的不均匀性，而可以以高成品率制造可靠性高的TFT。
通过利用CVD法或溅射法等可以形成栅极绝缘层104。例如，以50nm以上，优选以50nm以上且400nm以下，更优选以150nm以上且300nm以下的厚度形成栅极绝缘层104。
另外，也可以在形成栅极绝缘层104之后且在形成第一半导体膜150之前，在栅极绝缘层104上形成用于提高紧密性或防止氧化的层。作为上述的以防止氧化等为目的而设置的层，例如可以举出氮化硅层夹着氧氮化硅层的叠层结构的层。
这里，可以通过等离子体CVD法等使用微晶硅形成第一半导体膜150。另外，第一半导体膜150的厚度是10nm以上且500nm以下即可。例如通过控制成膜工序中的硅烷流量和成膜时间可以调整微晶半导体膜的厚度。并且，优选当成膜时降低以氧或氮为代表的阻碍晶化的成分，并且增加相对于硅烷等的沉积气体的流量的氢等的稀释气体的流量。此时，将稀释气体流量设定为沉积气体流量的10倍以上且2000倍以下，优选设定为50倍以上且200倍以下，即可。通过以上述条件进行形成，形成所谓的微晶半导体层。
另外，本实施方式的结晶半导体层的载流子迁移率是非晶半导体层的载流子迁移率的大约2倍以上且20倍以下。因此，在由结晶半导体层形成的TFT中，与使用非晶半导体层形成的TFT相比，其Id-Vg曲线的上升部分的倾斜陡峭。在此，Id是漏电流，Vg是栅电压。另外，漏电流是指流在源电极和漏电极之间的电流。从而，将结晶半导体层用于沟道形成区域的TFT有优异的作为开关元件的响应性，并且其能够进行高速工作。通过作为显示装置的开关元件使用将结晶半导体层用于沟道形成区域的TFT，还可以缩小沟道形成区域的面积(即TFT的面积)。并且，也可以将驱动电路的一部分或全部一体地形成在与像素部相同的衬底上来形成系统型面板(system on panel)。
另外，通常，当不添加以价电子控制为目的的杂质元素时结晶半导体层也显示弱n型导电性。因此，也可以在形成用作TFT的沟道形成区域的结晶半导体层的同时或者在形成它之后，添加赋予p型的杂质元素(例如，硼)，以调整阈值电压Vth。作为赋予p型的杂质元素，典型地可以举出硼，并且优选通过使包含乙硼烷(化学式：B2H6)、三氟化硼(化学式：BF3)等的杂质元素的气体以1ppm至1000ppm，优选以1ppm至100ppm的比率包含在氢化硅中，而形成该结晶半导体层。并且，优选将结晶半导体层中的硼浓度例如设定为1×1014cm-3至6×1016cm-3。
另外，通过在形成第一半导体膜150之前，对等离子体CVD装置的反应室内进行排气且导入包含硅或锗的沉积气体，而去除反应室内的杂质元素，可以减少形成的膜的界面中的杂质元素，而可以提高TFT的电特性。
第二半导体膜152是成为第二半导体层108的膜。通过在等离子体CVD装置的反应室内混合包含硅的沉积气体和氢，并且利用辉光放电等离子体来形成第二半导体膜152。此时，通过与第一半导体膜150的成膜条件相比，减少相对于包含硅的沉积气体的氢流量且以降低结晶成长的条件进行成膜，而可以形成抑制第二半导体层108的半导体膜的结晶成长，并有助于降低截止电流的缓冲层。
在此，说明第二半导体层108由如下半导体形成的情况：其缺陷比现有的非晶半导体少，其价电子带的带端(迁移率端)中的能级的尾(下端)的倾斜陡峭且有高秩序性。这种半导体层以如下方法形成：通过将包含氮的气体混合在上述结晶半导体膜的形成气体中，优选与第一半导体膜150的成膜条件相比，降低相对于沉积气体的氢流量比，并且使用等离子体CVD法，而抑制第二半导体膜152中的结晶成长。此时，将稀释气体流量设定为沉积气体流量的10倍以上且2000倍以下，优选设定为50倍以上且200倍以下即可。
另外，在第二半导体膜152的成膜初期中，通过与第一半导体膜150的形成条件相比，减少相对于包含硅的沉积气体的氢流量，可以使微晶半导体区域残留在第二半导体层108中。或者，通过与上述条件相比进一步减少相对于包含硅的沉积气体的氢流量，可以将第二半导体层108形成为包括非晶半导体的层。或者，通过与上述条件相比进一步减少相对于包含硅的沉积气体的氢流量，并且混合包含氮的气体，可以将第二半导体层108的非晶半导体区域形成得大。
另外，在第二半导体膜152的成膜初期中，以第一半导体膜150为晶种，来在整个面上淀积膜。然后，部分地抑制结晶成长，而使锥形的微晶半导体区域成长(成膜中期)。进而，抑制锥形的微晶半导体区域的结晶成长，而形成在其上部分不包括微晶半导体区域的第二半导体膜152(成膜后期)。
杂质半导体层110可以通过形成杂质半导体膜154，并且对杂质半导体膜154进行蚀刻而形成。作为杂质半导体层110，在形成导电型是n型的TFT的情况下，对材料气体中作为杂质元素典型地添加磷即可，而例如可以通过对氢化硅添加包含磷化氢的气体来形成杂质半导体层110。或者，在形成导电型是p型的TFT的情况下，对材料气体中作为杂质元素例如添加硼即可，例如可以通过对氢化硅添加包含乙硼烷的气体来形成杂质半导体层110。杂质半导体层110既可以由结晶半导体形成，又可以由非晶半导体形成，但是优选由结晶半导体形成。将杂质半导体层110的厚度设定为能够使第二半导体层108和第二布线层112实现欧姆接触的厚度即可，而优选以大约2nm以上且60nm以下的厚度形成杂质半导体层110。通过将杂质半导体层110形成得尽可能地薄，可以提高处理能力。另外，在由结晶半导体形成杂质半导体层110的情况下，通过降低以氧或氮为代表的阻碍晶化的成分，并且增大相对于硅烷等的沉积气体的流量的氢等的稀释气体的流量，可以形成杂质半导体层110。此时，在由非晶半导体形成杂质半导体层110的情况下，将稀释气体的流量设定为沉积气体流量的1倍以上且10倍以下，优选设定为1倍以上且5倍以下即可，而在由结晶半导体形成杂质半导体层110的情况下，将稀释气体的流量设定为沉积气体流量的10倍以上且2000倍以下，优选设定为50倍以上且200倍以下即可。通过如上所述那样，形成所谓的微晶半导体层。
另外，如上所述，优选连续形成栅极绝缘层104至杂质半导体膜154(参照图11B)。通过使用多室型CVD装置，可以根据淀积的膜的种类配备反应室，而可以不接触于大气地连续形成多个不同种类的膜。
图14是表示具备多个反应室的多室等离子体CVD装置的一例的上截面的示意图。该装置具备公共室272、装载/卸载室270、第一反应室250a、第二反应室250b、第三反应室250c及第四反应室250d。当在装载/卸载室270的卡匣中嵌装衬底100时，公共室272的传送机构276将衬底100传送到各反应室。在公共室272和各反应室以及装载/卸载室之间配备有闸阀274，以避免在各反应室中进行的处理彼此干扰。根据所形成的薄膜的种类可以分别使用各反应室。例如，在第一反应室250a中形成绝缘膜，在第二反应室250b及第四反应室250d中形成半导体膜，并且在第三反应室250c中形成添加有赋予一种导电型的杂质元素的半导体膜。因为各薄膜的最适合的成膜温度不同，所以通过分别使用不同反应室，容易管理成膜温度，而可以以最适合的温度形成各薄膜。而且，由于可以重复形成相同种类的膜，因此可以去除与成膜履历有关的残留物所导致的不良影响。另外，既可以采用在一个反应室中形成一个膜的结构，又可以采用在一个反应室中形成如结晶半导体膜和非晶半导体膜那样多个膜的结构。
各反应室连接有作为排气单元的涡轮分子泵264和干燥泵266。排气单元不局限于这些真空泵的组合，只要能够排气到大约10-5Pa至10-1Pa的真空度，就可以使用其他真空泵。但是，第二反应室250b优选连接有低温泵268，以便使反应室内的压力到达大约10-5Pa以下。在这些排气单元和各反应室之间设置有蝶阀260和导电阀(conductance valve)262中的一方或双方。通过使用蝶阀260，可以遮断排气单元和反应室。并且，通过使用导电阀262，可以控制排气速度，而调节各反应室的压力。
此外，通过使用连接到第二反应室250b的低温泵268，也可以将反应室内的压力设定为低于10-5Pa的压力(优选是超高真空)。在本实施方式中，通过将反应室250b内的压力设定为低于10-5Pa，可以防止在半导体膜中混入氧等的大气成分。其结果，可以使包含在半导体膜中的氧浓度为1×1016cm-3以下。
气体供给单元258由填充有成膜气体的汽缸、停止阀及质量流量控制器等构成。气体供给单元258a连接到第一反应室250a且供给用来形成绝缘膜的气体。气体供给单元258b连接到第二反应室250b且供给用来形成半导体膜的气体。气体供给单元258c连接到第三反应室250c且供给例如添加有赋予n型导电型的杂质元素的半导体材料气体。气体供给单元258d连接到第四反应室250d，并且供给用来形成半导体膜的气体。气体供给单元258e供给Ar。气体供给单元258f供给用于反应室内的清洁的蚀刻气体(在此，NF3气体)。因为在所有反应室中使用Ar气体和用于清洁的蚀刻气体，所以优选将气体供给单元258e和气体供给单元258f连接到所有反应室。
另外，各反应室连接有用来产生等离子体的高频电力供给单元。在此，高频电力供应单元包括高频电源252和匹配器254。但是不局限于此，而高频电力供应单元也可以连接有微波产生部。作为产生的等离子体，例如可以举出RF等离子体、VHF等离子体及微波等离子体。另外，通过同时产生RF等离子体和VHF等离子体(双频率励磁；two frequency excitation)，可以提高淀积率，所以是优选的。
另外，在此使用的等离子体优选是脉冲调制等离子体(pulse modulationplasma)。通过使用脉冲调制等离子体，成膜时的淀积率提高，并且减少成膜时产生的微粒，而可以提高所形成的半导体膜的质量及厚度的均匀性。再者，可以减少在产生等离子体时的紫外线量，而可以减少形成的半导体膜中的缺陷数。
另外，也可以在同一反应室内连续形成结晶半导体膜、非晶半导体膜及添加有赋予一种导电型的杂质元素的杂质半导体膜。具体而言，将形成有栅极绝缘膜的衬底搬入到反应室内，并且在该反应室中连续形成结晶半导体膜、非晶半导体膜及添加有赋予一种导电型的杂质元素的半导体膜(杂质半导体膜)。通过在同一反应室内连续形成结晶半导体膜及非晶半导体膜，可以形成结晶畸变少的界面。因此，可以防止非意图的能级形成在界面中。另外，可以减少有可能混入到界面的大气成分。
另外，虽然未图示，但是图14所示的多室等离子体CVD装置也可以连接有预备室。通过在进行成膜之前在预备室中加热衬底，可以缩短各反应室中的直到成膜为止的加热时间，而可以提高处理能力。
另外，通过如上所述进行连续成膜，可以层叠形成多个膜而不使可能成为污染源的杂质元素污染界面。因此，可以降低TFT的电特性的不均匀性。
通过使用上述等离子体CVD装置，可以在各反应室中形成一种膜或其组成相似的多种膜，并且可以不暴露于大气地进行连续成膜。因此，可以层叠形成多个膜，而不使已形成的膜的残留物及悬浮在大气中的杂质元素污染界面。
优选使用氟自由基对等离子体CVD装置的反应室内进行清洁。并且，优选在成膜之前在反应室内形成保护膜。
另外，可以使用的装置不局限于上述图14所示的装置。例如，也可以使用设置有两个反应室的CVD装置。此时，在一方的反应室(第一反应室)中，作为形成气体使用正硅酸乙酯(TEOS：化学式Si(OC2H5)4)而形成氧化硅膜，并且在另一方的反应室(第二反应室)中，形成氮化硅膜、硅膜及包含一种导电型的杂质元素的硅膜，即可。或者，也可以使用只具有上述第二反应室的装置。
接着，在成为杂质半导体层110的杂质半导体膜154上形成抗蚀剂掩模156(参照图11C)。可以通过光刻法形成抗蚀剂掩模156。或者，也可以使用喷墨法等形成抗蚀剂掩模156。或者，既可以以降低成本为目的通过印刷法形成抗蚀剂掩模156，又可以在通过印刷法形成抗蚀剂掩模156之后进行激光加工。
接着，使用抗蚀剂掩模156对第一半导体膜150、第二半导体膜152及杂质半导体膜154进行蚀刻。通过该处理，将这些膜按每个元件分离，而形成第一半导体层106、第二半导体层158及杂质半导体层160(参照图12A)。然后，去除抗蚀剂掩模156。
另外，在该蚀刻处理中，优选以将层叠有第一半导体层106、第二半导体层158及杂质半导体层160的叠层体162形成为锥形的方式进行蚀刻。将锥形角设定为30°以上且90°以下，优选为40°以上且80°以下。通过将叠层体162形成为锥形，可以提高在后面的工序中形成在这些层上的层(例如，导电膜164)的覆盖性，而可以防止布线断开等。
接着，在叠层体162上形成导电膜164(参照图12B)。导电膜164通过使用溅射法或真空蒸镀法等形成即可。或者，也可以通过使用Ag、Au或Cu等的导电纳米膏且使用丝网印刷法或喷墨法等将其喷射且焙烧，而形成导电膜164。
接着，在导电膜164上形成抗蚀剂掩模166(参照图12C)。抗蚀剂掩模166可以与抗蚀剂掩模156同样通过光刻法或喷墨法形成。或者，既可以以降低成本为目的通过印刷法形成抗蚀剂掩模166，又可以在通过印刷法形成抗蚀剂掩模166之后进行激光加工。或者，也可以通过氧等离子体进行灰化，以便调整抗蚀剂掩模的尺寸。
接着，使用抗蚀剂掩模166对导电膜164进行蚀刻，并且对导电膜164进行图案形成，而形成第二布线层112。作为蚀刻，优选采用湿蚀刻。通过湿蚀刻，从抗蚀剂掩模166露出的部分的导电膜164受到各向同性蚀刻。其结果，导电层比抗蚀剂掩模166的侧面更向内缩退，而形成第二布线层112。该第二布线层112不仅构成TFT的源电极及漏电极，而且构成信号线。
接着，在形成有抗蚀剂掩模166的状态下，对第二半导体层158及杂质半导体层160进行蚀刻来形成背沟道部。由此，第二半导体层158受到蚀刻而其一部分残留，而形成第二半导体层108及杂质半导体层110。
在此，作为蚀刻优选采用干蚀刻，特别优选使用包含氧的气体进行干蚀刻。这是因为如下缘故：通过使用包含氧的气体，可以使抗蚀剂缩退且可以对杂质半导体层110和第二半导体层108进行蚀刻，而可以将杂质半导体层110和第二半导体层108形成为锥形。作为蚀刻气体，例如使用在四氟甲烷(化学式：CF4)中包含氧的蚀刻气体或在氯中包含氧的蚀刻气体。通过将杂质半导体层110和第二半导体层108形成为锥形，可以防止电场的集中，而可以减少截止电流。
第二半导体层108的一部分受到蚀刻而形成有凹部，优选使第二半导体层108的厚度为使重叠于凹部的第二半导体层108的至少一部分残留的厚度。重叠于杂质半导体层110的部分的第二半导体层108在形成源区域及漏区域的步骤中不受到蚀刻，并且该部分的厚度是大约80nm以上且500nm以下，优选是150nm以上且400nm以下，更优选是200nm以上且300nm以下。如上所述，通过将第二半导体层108的厚度设定得充分厚，可以防止杂质元素混入到第一半导体层106等。如此，第二半导体层108也用作第一半导体层106的保护层。
接着，去除抗蚀剂掩模166。
另外，通常，在到此为止的工序中产生的存在于背沟道部的残渣及用来去除抗蚀剂掩模166的抗蚀剂剥离液的成分等对电特性造成不良影响。因此，通过以去除这些为目的而在去除抗蚀剂掩模166之后进一步进行蚀刻、等离子体处理及清洗中的任一个或多个工序，可以制造电特性优异(例如，截止电流少)的TFT。
通过上述工序，可以形成图1A和图1B所示的底栅型TFT(参照图13A)。另外，图2A至图7B所示的底栅型TFT的制造工序也与上述制造工序相同。
接着，以覆盖如上所述那样制造的TFT的方式形成保护层114(参照图13B)。保护层114可以与栅极绝缘层104同样地形成。
另外，因为可以将图1A和1B所示的TFT用作像素晶体管，所以源电极和漏电极中的一方连接到像素电极。在图1A和1B所示的TFT中，源电极和漏电极中的一方通过设置在保护层114中的开口部116连接到像素电极层118。
像素电极层118可以通过使用溅射法等形成。在此，通过溅射法形成ITO即可。
与第二布线层112等同样，在整个面上形成像素电极层118之后使用抗蚀剂掩模等进行蚀刻，而对其进行图案形成，即可(参照图13C)。
另外，虽然未图示，但是也可以以像素电极层118的被形成面的平坦化为目的而利用旋涂法等来在保护层114和像素电极层118之间形成有机树脂层。
另外，虽然在上述说明中说明在同一工序中形成栅电极和扫描线，并且在同一工序中形成源电极及漏电极和信号线的情况，但是公开的发明不局限于此。也可以在不同工序中形成电极和连接到该电极的布线。
另外，虽然在本实施方式中说明了作为半导体材料使用硅的情况，但是不局限于此，半导体材料既可以使用氧化物半导体，又可以使用有机半导体。
另外，虽然在本实施方式中说明了反交错型的TFT，但是不局限于此，TFT也可以为共面型。
另外，虽然在本实施方式中作为半导体材料使用了硅，但是不局限于此，作为半导体材料，也可以使用锗。还可以使用GeH4、Ge2H6等的沉积气体而代替硅烷。
另外，TFT不局限于上述说明，也可以是U字形状(日本片假名“コ”字型或者马蹄型)。图15A和15B示出U字形状的TFT。
另外，截面结构与图1A和1B所示的结构同样。衬底300相当于图1A和1B中的衬底100。第一布线层302相当于图1A和1B中的第一布线层102。栅极绝缘层304相当于图1A和1B中的栅极绝缘层104。第一半导体层306相当于图1A和1B中的第一半导体层106。第二半导体层308相当于图1A和1B中的第二半导体层108。杂质半导体层310相当于图1A和1B中的杂质半导体层110。第二布线层312相当于图1A和1B中的第二布线层112。保护层314相当于图1A和1B中的保护层114。开口部316相当于图1A和1B中的开口部116。像素电极层318相当于图1A和1B中的像素电极层118。另外，虽然在图15A和15B中也与图1A和1B同样，在扫描线和信号线之间设置有半导体层，但是在图15A和15B中，扫描线的一部分被加工得很细而使扫描线和信号线之间的寄生电容进一步得到了降低。
通过将TFT形成为图15A所示的形状，可以扩大该TFT的最大岛宽，而可以增大导通电流。再者，可以降低电特性的不均匀性。在此情况下，由于电流流过由虚线围绕的区域，所以可以增大导通电流。
或者，也可以将TFT形成为图15B所示的形状。在此情况下也同样地，由于电流流过由虚线围绕的区域，所以可以增大导通电流。再者，由于可以缩小由第一布线层构成的栅电极的占有面积，所以可以提高开口率。
以上，如本实施方式所说明那样，通过部分地扩大半导体层的岛宽，可以增大导通电流而不增加第一布线层和第二布线层之间的寄生电容。因此，当将本实施方式的TFT用于像素TFT时，可以使像素高速工作。另外，由于可以缩小源漏宽而不改变半导体层的最大岛宽，所以可以降低第一布线层和第二布线层之间的寄生电容。因此，通过将本实施方式的TFT用于像素TFT，可以抑制布线延迟且使像素高速工作。
实施方式2
在本实施方式中，参照附图说明安装有实施方式1所说明的TFT的显示面板或发光面板的一个方式。
在本实施方式的显示装置或发光装置中，连接到像素部的信号线驱动电路及扫描线驱动电路既可以设置在不同的衬底(例如，半导体衬底或者SOI衬底等)上且连接，又可以在与像素电路同一衬底上形成。
另外，对于另行形成的情况下的连接方法没有特别的限制，可以使用已知的COG法、引线键合法或TAB法等。此外，只要可以实现电连接，就对于连接位置没有特别的限制。另外，也可以另行形成控制器、CPU及存储器等并将其连接到像素电路。
图16示出显示装置的框图。图16所示的显示装置包括：具有多个具备显示元件的像素的像素部400、选择各像素的扫描线驱动电路402及控制对被选择的像素的视频信号的输入的信号线驱动电路403。
另外，公开的发明之一的显示装置不局限于图16所示的方式。换言之，信号线驱动电路不局限于只具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关以外，信号线驱动电路还可以具有缓冲器、电平转移器、源极跟随器等的其他电路。此外，不需要必须设置移位寄存器及模拟开关，例如既可以具有如译码电路那样的能够选择信号线的其他电路而代替移位寄存器，又可以具有锁存器等而代替模拟开关。
图16所示的信号线驱动电路403包括移位寄存器404和模拟开关405。对移位寄存器404输入有时钟信号(CLK)和起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器404中产生时序信号，而其输入到模拟开关405。
另外，对模拟开关405供应视频信号(video signal)。模拟开关405根据被输入的时序信号对视频信号进行取样，然后供应给后级的信号线。
图16所示的扫描线驱动电路402包括移位寄存器406及缓冲器407。此外，也可以包括电平转移器。在扫描线驱动电路402中，通过对移位寄存器406输入时钟信号(CLK)及起始脉冲信号(SP)，而产生选择信号。产生了的选择信号在缓冲器407中被缓冲放大，并被供应给对应的扫描线。一行中的所有像素晶体管的栅极连接到一个扫描线。并且，由于当工作时需要使一行的像素晶体管同时导通，因此缓冲器407采用能够使大电流流过的结构。
当在全彩色的显示装置中，对对应于R(红)、G(绿)、B(蓝)的视频信号按顺序进行取样而供应给对应的信号线时，用来连接移位寄存器404和模拟开关405的端子数相当于用来连接模拟开关405和像素部400的信号线的端子数的1/3左右。因此，通过将模拟开关405形成在与像素部400相同的衬底上，与将模拟开关405形成在与像素部400不同的衬底上的情况相比，可以抑制用来连接另行形成的衬底的端子数，而可以抑制连接缺陷的发生概率，从而可以提高成品率。
此外，虽然图16的扫描线驱动电路402包括移位寄存器406和缓冲器407，但是不局限于此，也可以只利用移位寄存器406构成扫描线驱动电路402。
另外，图16所示的结构只表示显示装置的一个方式，而信号线驱动电路和扫描线驱动电路的结构不局限于此。
接着，参照图17A至图18B说明相当于显示装置的一个方式的液晶显示面板及发光面板的外观。图17A示出如下面板的俯视图：利用密封材料415将形成在第一衬底411上的具有结晶半导体层的TFT420及液晶元件423密封在第一衬底411和第二衬底416之间。图17B相当于图17A的沿K-L的截面图。图18A和图18B示出发光装置的情况。注意，在图18A和图18B中，只对与图17A和图17B不同的部分附上附图标记。
以围绕设置在第一衬底411上的像素部412和扫描线驱动电路414的方式设置有密封材料415。此外，在像素部412及扫描线驱动电路414上设置有第二衬底416。因此，使用第一衬底411、密封材料415以及第二衬底416与液晶层418或填充材料431一起密封像素部412及扫描线驱动电路414。另外，在与第一衬底411上的由密封材料415围绕的区域不同的区域中安装有信号线驱动电路413。此外，利用具有结晶半导体层的TFT在另行准备的衬底上设置信号线驱动电路413。另外，在本实施方式中说明将使用具有结晶半导体层的TFT而形成的信号线驱动电路413贴合到第一衬底411的情况，尤其是，优选采用使用单晶半导体构成的TFT形成信号线驱动电路，并且将其贴合到第一衬底411。图17B例示包括在信号线驱动电路413中的由结晶半导体层形成的TFT419。
设置在第一衬底411上的像素部412包括多个TFT，并且图17B例示包括在像素部412中的TFT420。另外，在本实施方式的发光装置中，TFT420既可以是驱动晶体管，又可以是电流控制晶体管，还可以是擦除晶体管。TFT420相当于在实施方式1中说明的使用结晶半导体层形成的TFT。
此外，液晶元件423所具有的像素电极422通过布线428电连接到TFT420。而且，液晶元件423的对置电极427设置在第二衬底416上。像素电极422、对置电极427以及液晶层418重叠的部分相当于液晶元件423。
发光元件430所具有的像素电极通过布线电连接到TFT420的源电极或漏电极。而且，在本实施方式中，发光元件430的公共电极和具有透光性的导电材料层电连接。另外，发光元件430的结构不局限于本实施方式所示的结构。可以根据从发光元件430取出光的方向、TFT420的极性等，决定发光元件430的结构。
另外，作为第一衬底411以及第二衬底416的材料，可以使用玻璃、金属(典型是不锈钢)、陶瓷或者塑料等。作为塑料，可以使用FRP(纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜等。或者，也可以采用具有使用PVF薄膜、聚酯薄膜夹住铝箔的结构的薄片。
另外，隔离物421是珠状隔离物，是为了在像素电极422和对置电极427之间确保一定距离(单元间隙)而设置的。注意，也可以使用通过选择性地对绝缘层进行蚀刻来得到的隔离物(支柱间隔物)。
另外，供应到另行形成的信号线驱动电路413、扫描线驱动电路414以及像素部412的各种信号(电位)从FPC417(柔性印刷电路)通过引导布线424及引导布线425而供给。
在本实施方式中，连接端子426由与液晶元件423所具有的像素电极422相同的导电层形成。此外，引导布线424及引导布线425由与布线428相同的导电层形成。
连接端子426和FPC417所具有的端子通过各向异性导电层429电连接。
注意，虽然未图示，但是本实施方式所示的液晶显示装置具有取向膜及偏振片，还可以具有颜色滤光片、遮光层等。
另外，作为位于发光元件430的光的取出方向上的衬底的第二衬底，使用透光衬底。在此情况下，利用使用玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜等的具有透光性的材料形成的衬底。在发光元件430的光的取出方向是第一衬底的方向的情况下，作为第一衬底使用透光衬底。
另外，作为填充材料431，可以使用氮、氩等的惰性气体、紫外线固化树脂或热固化树脂等，而可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)等。在此，例如使用氮，即可。
另外，也可以在发光元件的发射面上适当地设置偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板、λ/2板)或颜色滤光片等的光学薄膜。此外，也可以在偏振片或圆偏振片上设置反射防止层。
实施方式3
在本实施方式中，参照图19A至图21C说明安装有通过实施方式2所说明的方法制造的显示面板或显示装置作为显示部的电子设备。作为上述电子设备，例如可以举出影像拍摄装置如摄像机和数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航系统、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图19A和19B分别示出上述电子设备的一个例子。
图19A示出电视装置。通过将显示面板组装到框体中，可以完成图19A所示的电视装置。由通过实施方式2所说明的制造方法制造的显示面板形成主画面503，作为其它附属器件还具有扬声器部509、操作开关等。
如图19A所示那样，在框体501中组合有通过实施方式2所说明的制造方法制造的显示用面板502，并通过接收器505可以接收普通的电视广播，而且，可以通过调制解调器504连接到采用有线或无线方式的通讯网络，来进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。可以使用组合在框体中的开关或遥控器506来操作电视装置，并且还可以在该遥控器506中也提供有用于显示输出信息的显示部507。
另外，电视装置除了主画面503以外还可以附加有如下结构：使用第二显示面板形成副画面508，以显示频道或音量等。
图20示出电视装置的主要结构的框图。在显示面板520中形成有像素部521。信号线驱动电路522和扫描线驱动电路523也可以通过COG方式安装在显示面板520中。
作为其他外部电路的结构，在图像信号的输入一侧包括：放大由调谐器524接收的信号中的图像信号的图像信号放大电路525；将从图像信号放大电路525输出的信号转换为对应于红、绿、蓝的每一个颜色的颜色信号的图像信号处理电路526；以及将该图像信号转换为合适的输入规格的控制电路527等。控制电路527将信号分别输出到扫描线驱动电路523和信号线驱动电路522。在进行数字驱动的情况下，也可以采用如下结构，即在信号线一侧设置信号分割电路528，并将输入数字信号分割为整数个来供给。
由调谐器524接收的信号中的音频信号被发送到音频信号放大电路529，并且其输出经过音频信号处理电路530供给到扬声器533。控制电路531从输入部532接收接收站(接收频率)以及音量的控制信号，并且将信号传送到调谐器524及音频信号处理电路530。
当然，本发明的一个方式的显示装置不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、火车站或机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。因此，可以提高上述显示媒体的显示质量。
通过在主画面503和副画面508的一方或双方中使用通过实施方式2所说明的制造方法制造的显示面板或显示装置，可以提高电视装置的显示质量。
图19B所示的便携式计算机包括主体511、显示部512等。通过在显示部512中使用通过实施方式2所说明的制造方法制造的显示面板或显示装置，可以提高计算机的显示部的显示质量。
图21A至21C是移动电话的一个例子，图21A是正面图，图21B是后视图，图21C是在滑动两个外壳时的正面图。图21A至21C所示的移动电话由外壳541及外壳542两个外壳构成。图21A至21C所示的移动电话具有手机和便携式信息终端双方的功能，并且内置有计算机，除了进行声音对话以外，还可以处理各种各样的数据，即是所谓的智能手机(Smartphone)。
外壳541包括显示部543、扬声器544、麦克风545、操作键546、定位装置547、正面相机用透镜548、外部连接端子用插口549及耳机端子550等，外壳542包括键盘551、外部储存器插槽552、背面相机553、灯554等。天线内置在外壳541内。
另外，图21A至21C所示的移动电话，除了上述结构以外，还可以内置有非接触IC芯片、小型储存器件等。
相重合的外壳541和外壳542(图21A所示)可以滑动，通过滑动来如图21C那样展开。可以对显示部543安装通过实施方式2所说明的制造方法制造的显示面板或显示装置。另外，由于在相同的一面上备有显示部543和正面相机用透镜548，所以可以进行视频通话。此外，通过将显示部543用作取景器，并使用背面相机553及灯554可以进行静态图像及动态图像的摄影。
通过使用扬声器544及麦克风545，可以将图21A至21C所示的移动电话用作声音记录装置(录音装置)或声音再现装置。另外，可以利用操作键546进行电话的拨打和接收、电子邮件等的简单的信息输入操作、显示于显示部的画面的滚动操作、选择显示于显示部的信息等的光标移动操作等。
另外，当处理的信息较多时如制作文件、用作便携式信息终端等，使用键盘551是较方便的。再者，通过使相重合的框体541和框体542(参照图21A)滑动，可以如图21C那样展开。当用作便携式信息终端时，可以使用键盘551及定位装置547顺利进行鼠标操作。外部连接端子插口549可以与AC适配器及USB电缆等的各种电缆连接，并且可以进行充电及与个人计算机等的数据通信。另外，通过对外部存储器插槽552插入记录媒体，可以进行更大量的数据存储及转移。
框体542的背面(参照图21B)具备背面相机553及灯554，并且可以将显示部543用作取景器而进行静态图像及动态图像的摄影。
另外，除了上述功能结构之外，还可以具备红外线通信功能、USB端口、单波段电视(one-seg)接收功能、非接触IC芯片或耳机插口等。
本实施方式所说明的各种电子设备可以使用实施方式1所说明的TFT且通过实施方式2所说明的显示装置的制造方法制造。因此，可以制造显示部的显示质量高的电子设备而不增大制造成本。
本说明书根据2009年3月27日在日本专利局受理的日本专利申请编号2009-078763而制作，所述申请内容包括在本说明书中。

Claims (12)

1.一种薄膜晶体管，包括：
第一布线层；
覆盖所述第一布线层的栅极绝缘层；
在所述栅极绝缘层上的半导体层，该半导体层重叠于所述第一布线层并包括沟道形成区域；
设置在所述半导体层的一部分上且形成源区域及漏区域的杂质半导体层；以及
所述杂质半导体层上的第二布线层，该第二布线层用作源电极和漏电极，
其中，所述半导体层包括一对第一区域和第二区域，该一对第一区域中的每一个具有沿着沟道形成区域宽度方向的第一宽度，而该第二区域具有沿着所述沟道形成区域宽度方向的第二宽度，所述第二宽度大于所述第一宽度，
并且，所述第二区域设置在所述第一区域之间并与所述第二布线层相重叠。
2.根据权利要求1所述的薄膜晶体管，
其中所述半导体层包括结晶半导体层和包含非晶体的半导体层的叠层，
并且所述结晶半导体层的晶粒具有延伸到所述包含非晶体的半导体层的锥形。
3.根据权利要求1所述的薄膜晶体管，
其中所述半导体层的整个表面与所述第一布线层重叠。
4.一种薄膜晶体管，包括：
第一布线层；
覆盖所述第一布线层的栅极绝缘层；
在所述栅极绝缘层上的半导体层，该半导体层重叠于所述第一布线层并包括沟道形成区域；
设置在所述半导体层的一部分上并形成源区域及漏区域的杂质半导体层；以及
所述杂质半导体层上的第二布线层，该第二布线层用作源电极和漏电极，
其中，所述半导体层包括一对第一区域和第二区域，该一对第一区域中的每一个具有沿着沟道形成区域宽度方向的第一宽度，而该第二区域具有沿着所述沟道形成区域宽度方向的第二宽度，所述第二宽度大于所述第一宽度，
所述第二区域设置在所述第一区域之间并与所述第二布线层相重叠，
并且，所述源区域和所述漏区域之间的长度小于所述第二区域的长度。
5.根据权利要求4所述的薄膜晶体管，
其中所述半导体层包括结晶半导体层和包含非晶体的半导体层的叠层，
并且所述结晶半导体层的晶粒具有延伸到所述包含非晶体的半导体层的锥形。
6.根据权利要求4所述的薄膜晶体管，
其中所述半导体层的整个表面与所述第一布线层重叠。
7.一种显示装置，包括：
第一布线层；
覆盖所述第一布线层的栅极绝缘层；
在所述栅极绝缘层上的半导体层，该半导体层重叠于所述第一布线层并包括沟道形成区域；
设置在所述半导体层的一部分上且形成源区域及漏区域的杂质半导体层；以及
所述杂质半导体层上的第二布线层，该第二布线层用作源电极和漏电极，
其中，所述半导体层包括一对第一区域和第二区域，该一对第一区域中的每一个具有沿着沟道形成区域宽度方向的第一宽度，而该第二区域具有沿着所述沟道形成区域宽度方向的第二宽度，所述第二宽度大于所述第一宽度，
所述第二区域设置在所述第一区域之间并与所述第二布线层相重叠，
并且，所述第二布线层设置在所述源区域和所述漏区域上，选择性地形成的像素电极层连接到所述第二布线层。
8.根据权利要求7所述的显示装置，
其中所述半导体层包括结晶半导体层和包含非晶体的半导体层的叠层，
并且所述结晶半导体层的晶粒具有延伸到所述包含非晶体的半导体层的锥形。
9.根据权利要求7所述的显示装置，
其中所述半导体层的整个表面与所述第一布线层重叠。
10.一种显示装置，包括：
第一布线层；
覆盖所述第一布线层的栅极绝缘层；
在所述栅极绝缘层上的半导体层，该半导体层重叠于所述第一布线层并包括沟道形成区域；
设置在所述半导体层的一部分上且形成源区域及漏区域的杂质半导体层；以及
所述杂质半导体层上的第二布线层，该第二布线层用作源电极和漏电极，
其中，所述半导体层包括一对第一区域和第二区域，该一对第一区域中的每一个具有沿着沟道形成区域宽度方向的第一宽度，所述第二区域具有沿着所述沟道形成区域宽度方向的第二宽度，所述第二宽度大于所述第一宽度，
所述第二区域设置在所述第一区域之间并与所述第二布线层相重叠，
所述源区域和所述漏区域之间的长度小于所述第二区域的长度，
并且，所述第二布线层设置在所述源区域和所述漏区域上，选择性地形成的像素电极层连接到所述第二布线层。
11.根据权利要求10所述的显示装置，
其中所述半导体层包括结晶半导体层和包含非晶体的半导体层的叠层，
并且所述结晶半导体层的晶粒具有延伸到所述包含非晶体的半导体层的锥形。
12.根据权利要求10所述的显示装置，
其中所述半导体层的整个表面与所述第一布线层重叠。
CN201010155683.XA 2009-03-27 2010-03-26 薄膜晶体管 Expired - Fee Related CN101847662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-078763 2009-03-27
JP2009078763 2009-03-27

Publications (2)

Publication Number Publication Date
CN101847662A CN101847662A (zh) 2010-09-29
CN101847662B true CN101847662B (zh) 2015-04-01

Family

ID=42772194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010155683.XA Expired - Fee Related CN101847662B (zh) 2009-03-27 2010-03-26 薄膜晶体管

Country Status (4)

Country Link
US (1) US9312156B2 (zh)
JP (1) JP5690499B2 (zh)
KR (2) KR20100108232A (zh)
CN (1) CN101847662B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8735231B2 (en) 2010-08-26 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of dual-gate thin film transistor
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013168341A (ja) * 2012-02-17 2013-08-29 Seiko Epson Corp 有機ｅｌ装置および電子機器
JP6009182B2 (ja) * 2012-03-13 2016-10-19 株式会社半導体エネルギー研究所 半導体装置
KR101951260B1 (ko) 2012-03-15 2019-02-25 삼성디스플레이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 포함하는 표시 장치 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치
JP2013206994A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
JP6326752B2 (ja) * 2013-09-12 2018-05-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JP6219227B2 (ja) * 2014-05-12 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構及びステージの温度制御方法
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
CN104409509A (zh) * 2014-10-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管
TWI567805B (zh) * 2015-07-03 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製作方法
KR102341644B1 (ko) * 2015-08-04 2021-12-21 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR102567318B1 (ko) * 2015-12-30 2023-08-16 엘지디스플레이 주식회사 박막 트랜지스터 및 그를 이용한 내장형 게이트 구동부를 갖는 표시 장치
JP6654997B2 (ja) 2016-11-10 2020-02-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
CN108110013B (zh) * 2018-01-19 2021-01-08 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
CN101369539A (zh) * 2007-08-17 2009-02-18 株式会社半导体能源研究所 显示装置的制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JP2635885B2 (ja) * 1992-06-09 1997-07-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 薄膜トランジスタ及びアクティブマトリクス液晶表示装置
JPH08172202A (ja) * 1994-12-20 1996-07-02 Sharp Corp 薄膜トランジスタおよびその製造方法
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
JPH1187717A (ja) 1997-09-04 1999-03-30 Hitachi Ltd 半導体装置とアクティブマトリックス基板および液晶表示装置
US6323034B1 (en) * 1999-08-12 2001-11-27 Industrial Technology Research Institute Amorphous TFT process
JP4646368B2 (ja) 1999-08-31 2011-03-09 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP3420201B2 (ja) * 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
KR100494683B1 (ko) 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
JP2001343669A (ja) 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
JP4211250B2 (ja) 2000-10-12 2009-01-21 セイコーエプソン株式会社 トランジスタ及びそれを備える表示装置
KR20020042898A (ko) 2000-12-01 2002-06-08 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
JP4604440B2 (ja) 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
JP4357844B2 (ja) 2003-01-10 2009-11-04 シャープ株式会社 電磁波検出器
JP4221314B2 (ja) 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
WO2007086368A1 (ja) 2006-01-30 2007-08-02 Sharp Kabushiki Kaisha 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2009157574A1 (en) * 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
CN101369539A (zh) * 2007-08-17 2009-02-18 株式会社半导体能源研究所 显示装置的制造方法

Also Published As

Publication number Publication date
KR20100108232A (ko) 2010-10-06
US20100244034A1 (en) 2010-09-30
KR20170005881A (ko) 2017-01-16
KR101803718B1 (ko) 2017-12-28
CN101847662A (zh) 2010-09-29
JP5690499B2 (ja) 2015-03-25
JP2010251732A (ja) 2010-11-04
US9312156B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
CN101847662B (zh) 薄膜晶体管
CN101752427B (zh) 薄膜晶体管及显示装置
CN102246310B (zh) 薄膜晶体管及显示装置
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
CN102903759B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
JP5674267B2 (ja) 薄膜トランジスタ
JP5700637B2 (ja) トランジスタ
JP5700785B2 (ja) トランジスタ
CN101937932B (zh) 薄膜晶体管及其制造方法
CN101765917A (zh) 显示器件及具有该显示器件的电子设备及其制造方法
JP2012049517A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
CN102243992A (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
US9159841B2 (en) Method for manufacturing semiconductor device
JP2011192984A (ja) 薄膜トランジスタ及びその作製方法
JP5698950B2 (ja) 半導体装置の作製方法
CN101834140B (zh) 薄膜晶体管及该薄膜晶体管的制造方法
JP5752447B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150401

Termination date: 20210326