CN108110013B - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN108110013B CN108110013B CN201810053025.6A CN201810053025A CN108110013B CN 108110013 B CN108110013 B CN 108110013B CN 201810053025 A CN201810053025 A CN 201810053025A CN 108110013 B CN108110013 B CN 108110013B
- Authority
- CN
- China
- Prior art keywords
- substrate
- data line
- electrode
- width
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 131
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 208000010392 Bone Fractures Diseases 0.000 description 25
- 206010017076 Fracture Diseases 0.000 description 25
- 239000002184 metal Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了阵列基板及其制备方法、显示装置。该阵列基板包括：基板；设置在所述基板上的薄膜晶体管，所述薄膜晶体管包括栅极，所述栅极设置在所述基板上；有源层，所述有源层设置在所述栅极远离所述基板的一侧；源极和漏极，所述源极和所述漏极设置在所述有源层远离所述栅极的一侧；以及数据线，所述数据线与所述薄膜晶体管的所述源极或者所述漏极相连；其中，所述数据线的宽度，小于与其相连的所述源极或所述漏极的宽度。由此，该阵列基板中的薄膜晶体管可以有效避免源极或漏极存在的断裂现象，保障TFT的电学性能，防止TFT失效；并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置，可以大幅提高利用该TFT的显示装置的产品竞争力。
Description
技术领域
本发明涉及显示技术领域，具体地，涉及阵列基板及其制备方法、显示装置。
背景技术
随着科学技术的发展和集成电路技术的优化，显示技术也朝着高像素分辨率(PPI，pixelper inch)的方向发展。虽然影响显示装置真正实现高PPI显示的因素有多种，但其中较为重要的一方面影响因素，是诸如液晶显示装置(LCD)的阵列基板，或有机发光显示装置(OLED)的背板等基板的电路的走线结构，无法真正实现窄线宽化。具体的，为了实现对每一个像素单元的控制，需要在每个显示像素上设计诸如薄膜晶体管(TFT，Thin FilmTransistor)等开关结构，该开关结构还需要连接数据线、栅线等走线，以实现对每一个像素进行独立驱动，以便得到更好的画面质量。由于上述结构的透光率较小，因此走线结构处所占用的面积，实际无法用于显示。
因此，目前的阵列基板及其制备方法、显示装置仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
发明人发现，随着微纳加工技术的发展，单纯的制备线宽较窄的金属线，在加工技术上已不存在较大障碍。然而，目前的具有高PPI显示需求的显示装置中，例如LCD和OLED，普遍存在着TFT器件容易失效的问题。发明人经过深入研究以及大量实验发现，现有技术制备的TFT中，栅极在衬底上的投影，与源极或漏极在衬底上的投影具有重叠区域，由于该区域栅极的边缘侧壁段差较大，造成后续通过刻蚀形成的源极或漏极，在上述边缘侧壁处坡度较陡，由此存在断裂的风险，并且后续工艺形成的源极或漏极宽度较窄，进一步增加了断裂的风险，从而无法保障TFT的电学性能，造成TFT器件失效。这一问题在具有高PPI显示需求的显示装置中，表现的更为明显：通常情况下源漏极以及与其相连的数据线是通过同一构图工艺制备的，源漏极以及数据线实际为一条跨越有源层的金属线结构。虽然上述问题可以通过增加金属线的宽度，以便减缓上述风险，但金属线宽度的增加不利于高PPI显示装置的制备。为了进一步提高显示装置的PPI以及满足中小尺寸显示装置的市场需求，TFT的尺寸小型化、金属线细线化成为发展的趋势，由此，造成上述交叠区域处的源极或漏极发生断裂的风险更加严重，导致整个TFT失效，现有技术制备的TFT发生断裂的风险高达60％。因此，如果能够制备一种TFT，可以有效避免上述存在的断裂现象，保障TFT的电学性能，并且适用于小尺寸及中尺寸、高PPI的显示装置，将大幅提高利用该TFT的显示装置的产品竞争力。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括：基板；设置在所述基板上的薄膜晶体管，所述薄膜晶体管包括栅极，所述栅极设置在所述基板上；有源层，所述有源层设置在所述栅极远离所述基板的一侧；源极和漏极，所述源极和所述漏极设置在所述有源层远离所述栅极的一侧；以及数据线，所述数据线与所述薄膜晶体管的所述源极或者所述漏极相连；其中，所述数据线的宽度，小于与其相连的所述源极或所述漏极的宽度。由此，该阵列基板中的薄膜晶体管可以有效避免源极或漏极存在的断裂现象，保障TFT的电学性能，防止TFT失效；并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置，可以大幅提高利用该TFT的显示装置的产品竞争力。
根据本发明的实施例，与所述数据线相连的所述源极或所述漏极在所述基板上的投影，与所述栅极在所述基板上的投影具有重叠区域，所述重叠区域的所述源极或所述漏极的宽度，大于与其相连的所述数据线的宽度。由此，可以有效避免重叠区域的源极或漏极存在的断裂现象，同时不影响利用该阵列基板的显示装置的像素开口率。
根据本发明的实施例，所述重叠区域的所述源极或所述漏极的宽度为2～3微米，所述数据线的宽度为1.5～2.5微米。由此，可以有效避免重叠区域的源极或漏极存在的断裂现象，进一步提高TFT的性能。
根据本发明的实施例，所述重叠区域的所述源极或所述漏极的宽度为2.5～3微米，所述数据线的宽度为2微米。由此，可以有效避免重叠区域的源极或漏极存在的断裂现象，进一步提高TFT的性能。
根据本发明的实施例，与所述数据线相连的所述源极或所述漏极在所述基板上的投影，与所述栅极在所述基板上的投影具有重叠区域，所述重叠区域沿着所述数据线延伸方向的两个边缘，具有相等的长度。由此，可以进一步提高TFT的性能。
根据本发明的实施例，所述数据线以及与其相连的所述源极或所述漏极在所述基板上的投影，沿所述数据线延伸的方向上具有对称轴。由此，可以简便的使重叠区域的源极或漏极的宽度，大于与其相连的数据线的宽度，有效避免断裂现象，进一步提高TFT的性能。
根据本发明的实施例，与所述数据线相连的所述源极或所述漏极在所述基板上的投影，与所述栅极在所述基板上的投影之间具有重叠区域，所述栅极与所述重叠区域对应的侧壁为弧形。由此，可以令栅极边缘处的台阶边缘较为平滑，进一步减小重叠区域的源极或漏极发生断裂的风险。
根据本发明的实施例，与所述数据线相连的所述源极或者所述漏极的侧壁为弧形。由此，可以减小源极或漏极的接触角(taper angle：即源漏极刻蚀后所形成的形貌，具体为截面图上源漏极底边与其顶点所形成的夹角)，进一步减小重叠区域的源极或漏极发生断裂的风险。
在本发明的另一个方面，本发明提出了一种制备阵列基板的方法。根据本发明的实施例，所述阵列基板包括：基板；设置在所述基板上的薄膜晶体管，所述薄膜晶体管包括设置在所述基板上的栅极；设置在所述栅极远离所述基板的一侧的有源层；以及设置在所述有源层远离所述栅极的一侧的源极和漏极，所述薄膜晶体管的所述源极或者所述漏极与所述数据线相连，所述方法包括：控制所述数据线的宽度，小于与其相连的所述源极或所述漏极的宽度。该方法制备的阵列基板可以是前面描述的阵列基板，由此，可以具有前面描述的阵列基板所具有的全部特征以及优点，在此不再赘述。总的来说，该方法可以简便的制备得到阵列基板，其中的TFT可以有效避免源极或漏极存在的断裂现象，保障TFT的电学性能，防止TFT失效；并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置，可以大幅提高利用该TFT的显示装置的产品竞争力。
在本发明的又一个方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置可以具有前面描述的阵列基板所具有的全部特征以及优点，在此不再赘述。总的来说，该显示装置中的薄膜晶体管可以有效避免源极或漏极存在的断裂现象，保障TFT的电学性能，防止TFT失效；并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置，可以大幅提高利用该TFT的显示装置的产品竞争力。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的阵列基板的结构示意图；
图2显示了根据本发明一个实施例的阵列基板的部分结构示意图；
图3显示了根据本发明一个实施例的阵列基板的结构示意图；
图4显示了根据本发明一个实施例的阵列基板的部分结构示意图；
图5显示了现有技术阵列基板中薄膜晶体管的结构示意图；
图6显示了根据本发明一个实施例的阵列基板的结构示意图；
图7显示了根据本发明一个实施例的显示装置的结构示意图；以及
图8显示了根据本发明一些实施例的阵列基板的扫描电镜图。
附图标记说明：
100：基板；200：薄膜晶体管；210：栅极；220：有源层；230：源极；240：栅极绝缘层；250：绝缘层；10：数据线；1000：显示装置。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括：基板、设置在基板上的薄膜晶体管以及数据线。根据本发明的实施例，薄膜晶体管包括：栅极、有源层、源漏和漏极。根据本发明的实施例，栅极设置在基板上，有源层设置在栅极远离基板的一侧，源极和漏极设置在有源层远离栅极的一侧。根据本发明的实施例，数据线与薄膜晶体管的源极或者漏极相连，其中，数据线的宽度，小于与其相连的源极或者漏极的宽度。由此，该阵列基板中的薄膜晶体管可以有效避免源极或漏极存在的断裂现象，保障TFT的电学性能，防止TFT失效；并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置，可以大幅提高利用该TFT的显示装置的产品竞争力。具体的，数据线可以与薄膜晶体管的源极相连，其中，数据线的宽度小于与其相连的源极的宽度；或者，数据线可以与薄膜晶体管的漏极相连，其中，数据线的宽度小于与其相连的漏极的宽度。
为了便于说明，下面以数据线与薄膜晶体管的源极相连为例，进行详细说明：
根据本发明的实施例，参考图1(阵列基板的俯视结构图)以及图2(阵列基板的部分剖面结构图)，栅极210设置在基板100上，有源层220设置在栅极210远离基板100的一侧，源极230设置在有源层220远离栅极210的一侧。根据本发明的实施例，上述阵列基板中的薄膜晶体管还进一步包括栅极绝缘层240(如图2所示)，栅极绝缘层240设置在栅极210与有源层220之间，由此可以使栅极210与其他金属线绝缘。根据本发明的实施例，数据线10与薄膜晶体管200的源极230相连，其中，数据线10的宽度(如图1中所示出的A)，小于与其相连的源极230的宽度(如图1中所示出的B)。由此，该阵列基板中的薄膜晶体管可以有效避免源极或漏极存在的断裂现象，保障TFT的电学性能，防止TFT失效；并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置，可以大幅提高利用该TFT的显示装置的产品竞争力。
根据本发明的实施例，参考图3(阵列基板的俯视结构图)以及图4(阵列基板的部分剖面结构图)，与数据线10相连的源极230(包括230A以及230B)在基板100上的投影，与栅极210在基板100上的投影具有重叠区域(如图4中所示出的C区域)，重叠区域的源极(如图3中所示出的230A)的宽度(如图3中所示出的B’)，大于与其相连的数据线10的宽度(如图3中所示出的A’)。由此，可以有效避免重叠区域的源极或漏极存在的断裂现象，同时不影响利用该阵列基板的显示装置的像素开口率。
为了便于理解，下面对该阵列基板实现上述技术效果的原理进行详细说明：
参考图5，现有技术制备的阵列基板中的薄膜晶体管200，进一步包括栅极绝缘层240以及绝缘层250，如前所述，在基板100上设置的栅极210，由于其在重叠区域处(如图5中所示出的D)的边缘侧壁段差较大、台阶坡度陡，造成后续工艺形成的源极或者漏极存在断裂的风险，例如，以源极230与数据线10相连为例，现有技术中，数据线(图5中未示出)与薄膜晶体管200中的源极230同步形成，因此具有相同的宽度，通常为了提高显示效果线宽较窄，由此，在上述边缘侧壁处的源极230宽度较窄，造成断裂现象；并且该处工艺中源极的曝光量要稍大于数据线，造成该处源极线宽比设计值更小，进一步加重了断裂现象。具体的，如图5中所示出的E区域，源极230在栅极210的边缘侧壁处发生断裂，造成TFT器件失效。根据本发明的实施例，参考图3以及图4，通过对重叠区域的源极或漏极的宽度加大，使其大于与其相连的数据线10的宽度，由此，可以有效避免断裂的风险。
根据本发明的实施例，与数据线10相连的源极230在基板100上的投影，与栅极210在基板100上的投影之间具有重叠区域，栅极210与重叠区域对应的侧壁为弧形。即如图4中所示的C区域中，栅极210的边缘侧壁为弧形，由此可以令栅极210边缘处的台阶边缘较为平滑，进一步减缓侧壁的坡度，减小重叠区域的源极或漏极发生断裂的风险，进一步提高TFT的性能。根据本发明的实施例，为了进一步降低上述重叠区域发生断线的风险，除了将栅极的侧壁设置为弧形，还可以将与数据线相连的源极或者漏极的侧壁，也设置为弧形。由此，可以减小源极或漏极的接触角(taper angle：即源漏极刻蚀后所形成的形貌，具体为截面图上源漏极底边与其顶点所形成的夹角)。如前所述，通常情况下，数据线以及与其相连的源极或者漏极，是通过同一次构图工艺(如光刻工艺)而形成的。将源极或漏极的侧壁也设置为弧形，有利于在光刻时，进一步减小上述区域的金属结构(源漏极以及与其相连的数据线)发生断裂的风险。
根据本发明的实施例，上述基体100、栅极210、有源层220、源极230、漏极、数据线10、栅极绝缘层240、绝缘层250的具体形成材料、形成方式均不受特别限制，本领域技术人员可以根据实际需求进行选择。
根据本发明的实施例，参考图3，重叠区域的源极230的宽度(如图3中所示出的B’)以及与其相连的数据线10的宽度(如图3中所示出的A’)均不受特别限制，只需满足重叠区域的源极230的宽度大于与其相连的数据线10的宽度。例如，根据本发明的实施例，重叠区域的源极或漏极的宽度可以为2～3微米，数据线10的宽度可以为1.5～2.5微米。根据本发明的实施例，与重叠区域对应处的源极或漏极的宽度可以为2.5～3微米，数据线10的宽度可以为2微米。由此，可以有效避免重叠区域的源极或漏极存在的断裂现象，进一步提高TFT的性能。根据本发明实施例，与重叠区域对应处的源极或漏极的宽度过窄，容易发生断裂现象；与重叠区域对应处的源极或漏极的宽度过宽，一方面，不利于高PPI、小尺寸及中尺寸显示装置的制备，另一方面，宽度过宽，会显著增大耦合电容，进一步影响制备的TFT的性能，例如影响充电率。发明人经过大量实验发现，与重叠区域对应处的源极或漏极的宽度在上述宽度范围内，既不会发生断裂现象，又不会影响TFT的性能，并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置。
根据本发明的实施例，参考图6，与数据线10相连的源极230在基板100上的投影，与栅极210在基板100上的投影具有重叠区域，重叠区域沿着数据线10延伸方向的两个边缘，具有相等的长度，即如图5中所示出的长度B’以及长度F相等。由此，可以进一步提高TFT的性能。根据本发明的实施例，数据线10以及与其相连的源极230在基板100上的投影，沿数据线10延伸的方向上具有对称轴(如图5中所示出的L)。更具体的，当数据线10的宽度A’为2微米时，重叠区域的源极230的宽度B’可以为2.5微米，由于对称轴的存在，则宽度B’两侧的距离与距离A’相比，分别独立地超出0.25微米。由此，更好的对称性可以简化制备工艺，简便的使重叠区域的源极或漏极的宽度，大于与其相连的数据线500的宽度，有效避免断裂现象，进一步提高TFT的性能。
在本发明的另一个方面，本发明提出了一种制备阵列基板的方法。根据本发明的实施例，该阵列基板可以具有和前面描述的阵列基板相同的结构，在此不再赘述。例如，根据本发明的具体实施例，该方法制备的阵列基板可以包括：基板；设置在基板上的薄膜晶体管，薄膜晶体管包括设置在基板上的栅极；设置在栅极远离基板的一侧的有源层；以及设置在有源层远离栅极的一侧的源极和漏极，薄膜晶体管的源极或者漏极与数据线相连。该方法制备的阵列基板可以是前面描述的阵列基板，由此，可以具有前面描述的阵列基板所具有的全部特征以及优点，在此不再赘述。总的来说，该方法可以简便的制备得到阵列基板，其中的TFT可以有效避免源极或漏极存在的断裂现象，保障TFT的电学性能，防止TFT失效；并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置，可以大幅提高利用该TFT的显示装置的产品竞争力。
根据本发明的实施例，上述方法包括：控制数据线的宽度，小于与其相连的源极或漏极的宽度。根据本发明的实施例，数据线以及与其相连的源极或漏极，是通过同一次构图工艺形成的，即数据线以及与其相连的源极或漏极可以是同步形成的。该方法中，控制数据线的宽度，小于与其相连的源极或漏极的宽度，可以是通过设计构图工艺中掩膜板的形状而实现的。具体的，可以先形成一整层的金属层，然后令与数据线对应处的掩模板图案宽度，和与电极(源漏极)处对应的掩模板的宽度不同，从而在刻蚀后，可以使薄膜晶体管所在的区域中源极或漏极的宽度大于与其相连的数据线的宽度，为了进一步提升制备得到的阵列基板的性能，可以使上述重叠区域中的源极或漏极的宽度大于与其相连的数据线的宽度。由此，可以简便的使源极或漏极的宽度，大于与其相连的数据线的宽度，进一步提升该方法制备的阵列基板中的TFT的性能。
在本发明的又一个方面，参考图7，本发明提出了一种显示装置1000。根据本发明的实施例，该显示装置1000包括前面所述的阵列基板。由此，该显示装置1000可以具有前面描述的阵列基板所具有的全部特征以及优点，在此不再赘述。总的来说，该显示装置1000中的薄膜晶体管可以有效避免源极或漏极存在的断裂现象，保障TFT的电学性能，防止TFT失效；并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置，可以大幅提高利用该TFT的显示装置的产品竞争力。
下面将结合实施例对本发明的方案进行解释。本领域技术人员将会理解，下面的实施例仅用于说明本发明，而不应视为限定本发明的范围。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
下面以源极与数据线相连为例，通过方阻测试(RS)，对不同线宽的薄膜晶体管在刻蚀形成源极以及数据线的步骤中发生断裂现象(Step Open)的情况进行测试，具体如下：
(1)断裂现象发生比例
通常情况下，如需满足高PPI要求，则数据线以及源极或漏极的宽度需要小于3微米。以数据线宽度分别为1.5微米、2.0微米、2.5微米为例，更具体的，以编号1为例进行详细说明，编号1为在基板上形成阵列排布的20个相同结构的薄膜晶体管，该20个薄膜晶体管中与源极相连的数据线的宽度为1.5微米，源极的宽度做增大处理，然后对每个薄膜晶体管数据线处进行方阻测试。如该处的方阻测试结果获得的电阻值，与对应该宽度的金属线的电阻值(通过拟合计算1.5微米宽度同材料的金属丝宽度获得)相当，则确认该薄膜晶体管未发生断裂现象，TFT未失效。如该处方阻显著大于拟合计算结果，则判断该TFT失效。对同一编号的样品中，基板上的20个TFT均进行上述测试，统计该基板上发生断裂现象的概率，以反应制备阵列基板或是OLED背板时，发生TFT失效的概率。
通过方阻测试模拟断裂现象(Step Open)，实际测试结果如表1所示。其中，不同编号(编号1～6)的样品中，均包括阵列排布在一块基板上的20个TFT样品(漏极连接有数据线)，不同编号的样品，数据线的线宽不同，且源极进行增宽或不增宽处理。具体如表1所示：
表1
由表1可知，与源极相连的数据线的宽度为2.5微米时，源极的宽度增大和不增大时，发生断裂的概率均较低。当与源极相连的数据线的宽度为1.5微米时，对于编号4，源极的宽度也为1.5微米，发生断裂现象的比例为8.34％，而编号1中，由于源极的宽度的增大，发生断裂的比例为0％，即该基板上的20个TFT，均没有发生断裂现象。当与源极相连的数据线的宽度为2微米时，编号5中，源极的宽度也为2微米，发生断裂现象的比例为4.17％，而编号2中，由于源极的宽度的增大，则没有发生断裂现象。由此，通过增加与数据线相连的源极的宽度，可以有效避免发生断裂现象。
如图8所示，以编号1(如图8中的(c)所示)的电镜图和编号4(如图8中的(a)所示)的电镜图为例进行说明，其中，(b)为(a)的局部放大图，(d)为(c)的局部放大图。由图可知，编号1中的与数据线相连的源极的宽度不增大，源极发生了断裂现象，而编号4中的与数据线相连的源极的宽度进行了增大设计，则可以避免发生断裂现象。
(2)电学性能测试
如前所述，虽然增大源极宽度可以避免发生断裂现象，但如果源极宽度调节不恰当，可能会对TFT的电学性能造成影响。因此，对上述编号1～6分别进行电学性能相关的测试，测试结果如表2以及表3。
表2
由表2可知，对于编号1～3的样品，由于源极宽度的增大，均未发生断裂现象(StepOpen)，此时，由于源极宽度增加，电阻值与相应的编号4～6中的电阻值相比会减小，由此，可以提升器件的性能。
发明人发现，由于源极的宽度增大，使源极与栅极的重叠区域的面积也增大，进而增加了此处的交叠电容。因此，如宽度增大过度，可能会造成负载(Load)增加，导致充电率降低的问题。但通过对编号1～6的电学性能进行进一步的测试发现，在该实施例中，虽然栅极与源极交叠电容有小幅增加，但并不影响充电率。下面以分辨率为1600*2560，Pixel的长宽为22.5微米/67.5微米，数据线宽度分别为1.5微米，源极的宽度增大(编号1)或不增大(编号4)为例，进行详细说明：
表3
由表3可知，虽然编号1中，对源极的宽度进行加宽设计，但栅极与源极交叠电容的增幅极小(由编号4中的0.0051pF增大到编号1中的0.0083pF)，从而相对于数据线的负载(Load)、延迟时间等参数而言，增幅也极小，不足以影响充电率，可以忽略。具体的，编号1与编号4的充电率均可达到99.9％(目前基准98.5％)。
综上所述，对与数据线相连的源极或漏极进行加宽设计，可以有效避免源极或漏极存在的断裂现象，保障TFT的电学性能，防止TFT失效，同时也不影响器件的充电率；并且该TFT特别适用于中尺寸及小尺寸、高PPI的显示装置，可以大幅提高利用该TFT的显示装置的产品竞争力。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (9)
1.一种阵列基板，其特征在于，包括：
基板；
设置在所述基板上的薄膜晶体管，所述薄膜晶体管包括栅极，所述栅极设置在所述基板上；
有源层，所述有源层设置在所述栅极远离所述基板的一侧；
源极和漏极，所述源极和所述漏极设置在所述有源层远离所述栅极的一侧；以及
数据线，所述数据线与所述薄膜晶体管的所述源极或者所述漏极相连；
其中，所述数据线的宽度，小于与其相连的所述源极或所述漏极的宽度，与所述数据线相连的所述源极或所述漏极在所述基板上的投影，与所述栅极在所述基板上的投影之间具有重叠区域，所述栅极与所述重叠区域对应的侧壁为弧形。
2.根据权利要求1所述的阵列基板，其特征在于，与所述数据线相连的所述源极或所述漏极在所述基板上的投影，与所述栅极在所述基板上的投影具有重叠区域，所述重叠区域的所述源极或所述漏极的宽度，大于与其相连的所述数据线的宽度。
3.根据权利要求2所述的阵列基板，其特征在于，所述重叠区域的所述源极或所述漏极的宽度为2～3微米，所述数据线的宽度为1.5～2.5微米。
4.根据权利要求2所述的阵列基板，其特征在于，所述重叠区域的所述源极或所述漏极的宽度为2.5～3微米，所述数据线的宽度为2微米。
5.根据权利要求1所述的阵列基板，其特征在于，与所述数据线相连的所述源极或所述漏极在所述基板上的投影，与所述栅极在所述基板上的投影具有重叠区域，
所述重叠区域沿着所述数据线延伸方向的两个边缘，具有相等的长度。
6.根据权利要求1所述的阵列基板，所述数据线以及与其相连的所述源极或所述漏极在所述基板上的投影，沿所述数据线延伸的方向上具有对称轴。
7.根据权利要求1所述的阵列基板，其特征在于，与所述数据线相连的所述源极或者所述漏极的侧壁为弧形。
8.一种制备阵列基板的方法，其特征在于，所述阵列基板包括：基板；设置在所述基板上的薄膜晶体管，所述薄膜晶体管包括设置在所述基板上的栅极；设置在所述栅极远离所述基板的一侧的有源层；以及设置在所述有源层远离所述栅极的一侧的源极和漏极，所述薄膜晶体管的所述源极或者所述漏极与数据线相连，所述方法包括：
控制所述数据线的宽度，小于与其相连的所述源极或所述漏极的宽度，与所述数据线相连的所述源极或所述漏极在所述基板上的投影，与所述栅极在所述基板上的投影之间具有重叠区域，令所述栅极与所述重叠区域对应的侧壁为弧形。
9.一种显示装置，其特征在于，包括权利要求1～7任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810053025.6A CN108110013B (zh) | 2018-01-19 | 2018-01-19 | 阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810053025.6A CN108110013B (zh) | 2018-01-19 | 2018-01-19 | 阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108110013A CN108110013A (zh) | 2018-06-01 |
| CN108110013B true CN108110013B (zh) | 2021-01-08 |
Family
ID=62219607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810053025.6A Active CN108110013B (zh) | 2018-01-19 | 2018-01-19 | 阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108110013B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114556579A (zh) * | 2020-09-10 | 2022-05-27 | 京东方科技集团股份有限公司 | 显示基板和显示面板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267617A (ja) * | 1988-04-20 | 1989-10-25 | Seiko Epson Corp | 薄膜トランジスタ |
| KR100223901B1 (ko) * | 1996-10-11 | 1999-10-15 | 구자홍 | 액정 표시장치 및 제조방법 |
| US7372528B2 (en) * | 2003-06-09 | 2008-05-13 | Samsung Electronics Co., Ltd. | Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same |
| CN101592829A (zh) * | 2008-05-27 | 2009-12-02 | 上海广电Nec液晶显示器有限公司 | 液晶显示装置中的薄膜晶体管及其制造方法 |
| US9312156B2 (en) * | 2009-03-27 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| KR20110066670A (ko) * | 2009-12-11 | 2011-06-17 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| CN102799059B (zh) * | 2012-08-15 | 2014-10-15 | 京东方科技集团股份有限公司 | 灰阶掩膜版、阵列基板及其制备方法、显示装置 |
| CN104009045B (zh) * | 2014-05-29 | 2015-09-02 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN204028530U (zh) * | 2014-06-18 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种阵列基板和显示装置 |
| US9219083B1 (en) * | 2014-09-29 | 2015-12-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Array substrate and liquid crystal display panel |
| WO2016104253A1 (ja) * | 2014-12-25 | 2016-06-30 | シャープ株式会社 | 半導体装置 |
| TWI637504B (zh) * | 2017-01-25 | 2018-10-01 | 友達光電股份有限公司 | 畫素結構 |
-
2018
- 2018-01-19 CN CN201810053025.6A patent/CN108110013B/zh active Active
Non-Patent Citations (1)
| Title |
|---|
| 1.一种阵列基板，其特征在于，包括：;徐永先;《电子测试》;20160915;15-16+10 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108110013A (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102080065B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US10490109B2 (en) | Array substrate and testing method and manufacturing method thereof | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| KR101309777B1 (ko) | 박막 트랜지스터 기판 및 이를 포함하는 표시 장치 | |
| JP2004318063A (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
| US9613986B2 (en) | Array substrate and its manufacturing method, display device | |
| JP2002229068A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| US9733530B2 (en) | Liquid crystal display panel and method of manufacturing the same | |
| WO2018068298A1 (en) | Array substrate and repairing method thereof | |
| US20070291192A1 (en) | Thin film array panel | |
| US8350975B2 (en) | Array substrate and method for manufacturing the same | |
| US8178262B2 (en) | Method for fabricating color filter layer | |
| WO2018176754A1 (zh) | 阵列基板、显示面板及显示装置 | |
| US11177295B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US8148724B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| CN110764645B (zh) | 像素阵列基板 | |
| JP2005316356A (ja) | 薄膜トランジスタアレイとその製造方法 | |
| CN108110013B (zh) | 阵列基板及其制备方法、显示装置 | |
| JP2000330123A (ja) | 液晶表示装置 | |
| US10651205B2 (en) | Array substrate, display panel and display device | |
| US7990486B2 (en) | Liquid crystal display panel with line defect repairing mechanism and repairing method thereof | |
| US11996415B2 (en) | Display panel and method of manufacturing thereof | |
| CN102227678B (zh) | 液晶显示装置和液晶显示装置的tft基板的制造方法 | |
| KR20020078116A (ko) | 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법 | |
| US10700105B2 (en) | Array substrate and method for manufacturing the same, display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |