CN101527260B - 结晶半导体膜的形成方法、晶体管及显示装置的制造方法 - Google Patents

结晶半导体膜的形成方法、晶体管及显示装置的制造方法 Download PDF

Info

Publication number
CN101527260B
CN101527260B CN200810183703.7A CN200810183703A CN101527260B CN 101527260 B CN101527260 B CN 101527260B CN 200810183703 A CN200810183703 A CN 200810183703A CN 101527260 B CN101527260 B CN 101527260B
Authority
CN
China
Prior art keywords
layer
semiconductor film
film
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810183703.7A
Other languages
English (en)
Other versions
CN101527260A (zh
Inventor
鸟海聪志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101527260A publication Critical patent/CN101527260A/zh
Application granted granted Critical
Publication of CN101527260B publication Critical patent/CN101527260B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的在于提供不形成迁移层，或者可以使迁移层薄于现有的迁移层的结晶半导体膜的形成方法及应用该形成方法的薄膜晶体管的制造方法。其中在衬底上或在衬底上的绝缘膜上形成包含氢的半导体膜，对该包含氢的半导体膜在氢和/或稀有气体中进行表面波等离子体处理，以在该包含氢的半导体膜中产生晶核。通过使用等离子体CVD法使该晶核成长来形成结晶半导体膜。

Description

结晶半导体膜的形成方法、晶体管及显示装置的制造方法
技术领域
本发明涉及一种薄膜晶体管的制造方法。此外，本发明还涉及一种具有该薄膜晶体管的显示装置。
背景技术
近年来，由形成在具有绝缘表面的衬底(例如，玻璃衬底)上的半导体薄膜(厚度为几nm至几百nm左右)构成的薄膜晶体管引人注目。薄膜晶体管广泛地应用于如IC(集成电路)及电光装置那样的电子器件。尤其是正在加快开发作为以液晶显示装置或EL显示装置等为代表的图像显示装置的开光元件的薄膜晶体管。在采用通过以开关元件控制配置为矩阵状的像素电极的电位，来在屏幕上形成显示图案的方式的液晶显示装置(有源矩阵型液晶显示装置)中，具体而言，在选择了的像素电极和相对于该像素电极的相对电极之间施加电压，来实现配置在像素电极和相对电极之间的液晶层的取向变化，并且进行光学调制，该光学调制被观察者识别为显示图案。
这种有源矩阵型液晶显示装置的用途扩大，屏幕尺寸的大面积化、高清晰化以及高开口率化的要求越来越高。此外，高可靠性也被要求。
作为显示装置的开关元件，广泛地使用将非晶半导体膜或多晶半导体膜使用于沟道形成区域的薄膜晶体管，除此以外还有使用微晶半导体膜的薄膜晶体管。微晶半导体膜的载流子的迁移率高于非晶半导体膜的载流子的迁移率，所以具有优越的电特性。另外，与通过热晶化法或激光晶化法等进行结晶化的多晶半导体膜的形成相比，微晶半导体膜的形成的工序较简化，并具有制造工序上的限制小的优点。
已知通过等离子体CVD法等在衬底上或绝缘膜上形成微晶半导体膜，在离微晶半导体膜的被形成面有几nm至100nm左右的区域中形成IL(Incubation Layer；也称为迁移层)。该迁移层的结晶性低，因此迁移层的存在导致电特性降低的问题。尤其由于在反交错型薄膜晶体管中，在迁移层或迁移层附近电流流过，所以被要求可以抑制迁移层的发生地形成微晶半导体膜的技术。
作为如上述所说明那样的抑制迁移层的发生地形成结晶半导体膜的技术的一例，可以举出专利文献1所公开的技术。专利文献1所公开的技术是如下半导体薄膜的形成方法：在衬底的表面或其附近形成以构成半导体的元素为主要成分的层或薄膜，对该以构成半导体的元素为主要成分的层或薄膜进行蚀刻并产生晶核，使该晶核成而并使半导体膜成长，来形成结晶半导体膜。
专利文献1日本专利申请公开2002-299235号公报
根据现有的技术，可以认为能够在一定的程度上抑制迁移层的发生。然而，为了获得电特性良好的薄膜晶体管，需要使迁移层尽可能薄或形成没有迁移层的半导体薄膜。此外，一般而言，与非晶半导体膜的成膜相比结晶半导体膜的成膜需要更长时间，高产率被要求。由此，需要提高成膜速度。
此外，在结晶半导体膜中只抑制迁移层的发生是不够的。若在结晶半导体膜中具有悬空键，则由于起因于悬空键的缺陷能级被形成，而电特性降低。由此，需要终止结晶半导体膜中的悬空键。
发明内容
鉴于上述问题，本发明的目的在于提供能够抑制迁移层的发生，并且其产率高，且抑制悬空键的发生的结晶半导体膜的成膜方法。
此外，本发明的目的在于提供所形成的结晶半导体膜不受到成膜时的等离子体损害，并且对于所形成的结晶半导体膜的电荷不容易蓄积的结晶半导体膜的形成方法。
再者，提供适合于在大面积衬底上形成高均匀性的结晶半导体膜的成膜方法。
再者，本发明的目的在于提供其中混入的降低电特性的杂质元素等少的结晶半导体膜的成膜方法。
本发明在衬底上或绝缘膜上等的被形成面形成半导体膜，对该半导体膜进行使用表面波等离子体的等离子体处理而产生晶核，使该晶核成长来形成半导体膜。在此，通过使对形成在被形成面的半导体膜包含氢，将在所形成的结晶半导体膜中存在的悬空键终止。为了该半导体膜包含氢，优选预先在形成时的气体中包含氢，并且优选在用于等离子体处理的气体中包含氢。
本发明之一是如下结晶半导体膜的形成方法：形成包含氢的半导体膜，对该包含氢的半导体膜上，在包含氢和稀有气体的气体中进行表面波等离子体处理来产生半导体的晶核，并使该晶核成长。
在上述结构的本发明中，上述等离子体处理可以利用包含硅烷的氢气体或包含硅烷的稀有气体来进行。在对上述等离子体处理使用包含硅烷的氢气体的情况下，在形成的结晶半导体膜中进一步包含氢。
在上述结构的本发明中，表面波等离子体处理优选在超高真空中进行。通过在超高真空中进行表面波等离子体处理，可以防止杂质元素混入到结晶半导体膜中。
在上述结构的本发明中，利用表面波等离子体而形成的晶核优选使用等离子体CVD法来成长。通过对晶核的成长使用等离子体CVD法，等离子体进入到半导体膜中，可以向半导体膜的深度方向进展结晶成长。
本发明之一是如下薄膜晶体管的制造方法：形成栅电极，覆盖该栅电极地形成绝缘膜，在该绝缘膜上形成包含氢的半导体膜，对该包含氢的半导体膜上，在包含氢和稀有气体的气体中进行表面波等离子体处理来产生半导体的晶核，并使该晶核成长来形成半导体膜，在该半导体膜上形成杂质半导体膜、源电极及漏电极。
上述结构的本发明的薄膜晶体管的结晶半导体层没有迁移层，或者即使具有迁移层也迁移层极薄，因此与栅极绝缘层的界面附近的结晶性高。由此，使用该结晶半导体层的薄膜晶体管的迁移率高，因此，可以在与像素部同一个衬底上集成地形成驱动电路的一部分或整体以形成系统型面板(system on panel)。
此外，在显示装置中包括发光装置、液晶显示装置。发光元件设置在发光装置中，液晶元件设置在液晶显示装置中。发光元件具有由电流或电压控制亮度的元件，具体而言，该元件相当于有机EL(电致发光)及无机EL等。
此外，显示装置包括具有密封了显示元件的面板，以及包括控制器的IC等被安装在该面板上的模块。此外，本发明涉及相当于在制造显示装置的过程中显示元件完成之前的一个方式的元件衬底，该元件衬底的多个像素分别具备将电流供应到显示元件的元件。
此外，显示装置包括图像显示器件、发光器件、及光源(包括照明装置)。另外，安装有连接器如FPC(柔性印刷电路)或TAB(带式自动接合)胶带或TCP(带载封装)的模块、在TAB胶带或TCP的端部设置有印刷线路板的模块、或者通过COG(玻璃上芯片安装)方式在显示元件上直接安装有IC(集成电路)的模块都包括在显示装置中。
此外，“膜”是指整个表面上形成而不形成图案的。“层”是指使用抗蚀剂掩模等形成具有所希望的形状的图案的。然而，关于叠层膜的各层，有时没有特别地区别并使用膜和层。
通过采用本发明，可以不在结晶半导体膜中发生迁移层，或者可以使发生的迁移层的厚度比现有的迁移层的厚度薄，并且可以高产率地形成抑制了悬空键的产生的结晶半导体膜，而可以提高电特性。
此外，通过采用本发明，可以不受到等离子体损伤并形成结晶半导体膜。另外，除了结晶半导体膜以外，可以防止已形成了的其他薄膜(例如栅极绝缘层)受到等离子体损伤，还可以防止对衬底的等离子体损伤。再者，可以降低当形成结晶半导体膜时的电荷的蓄积。由此，可以防止栅极绝缘层的静电破坏，并可以防止由于栅极绝缘层的静电破坏导致的缺陷。从而，可以提高薄膜晶体管的成品率，并可以制造高可靠性的薄膜晶体管。
此外，即使使用大面积衬底也可以形成高均匀性的结晶半导体膜。
再者，通过采用本发明，可以抑制降低电特性的杂质元素等的混入。
附图说明
图1A-1至1B-4是说明本发明的结晶半导体膜的形成方法的一例的图；
图2是表示可以应用于本发明的高密度等离子体处理装置的结构的一例的图；
图3是表示可以应用于本发明的等离子体CVD装置的结构的一例的图；
图4是说明应用本发明的薄膜晶体管的结构的一例的图；
图5A至5C是说明本发明的薄膜晶体管的制造方法的一例的图；
图6A至6C是说明本发明的薄膜晶体管的制造方法的一例的图；
图7A和7B是说明本发明的薄膜晶体管的制造方法的一例的图；
图8是表示可以应用于本发明的等离子体CVD装置的结构的图；
图9A至9C是说明本发明的薄膜晶体管的制造方法的一例的图；
图10A和10B是说明本发明的薄膜晶体管的制造方法的一例的图；
图11是说明本发明的薄膜晶体管的制造方法的一例的图；
图12A至12C是说明本发明的薄膜晶体管的制造方法的一例的图；
图13A至13C是说明本发明的薄膜晶体管的制造方法的一例的图；
图14A-1至14B-2是说明用于本发明的多级灰度掩模的图；
图15是说明可以应用本发明的液晶显示装置的图；
图16是说明可以应用本发明的液晶显示装置的图；
图17是说明可以应用本发明的液晶显示装置的图；
图18是说明可以应用本发明的液晶显示装置的图；
图19是说明可以应用本发明的液晶显示装置的图；
图20是说明可以应用本发明的液晶显示装置的图；
图21是说明可以应用本发明的液晶显示装置的图；
图22是说明可以应用本发明的液晶显示装置的图；
图23是说明可以应用本发明的液晶显示装置的图；
图24是说明可以应用本发明的液晶显示装置的图；
图25是说明可以应用本发明的液晶显示装置的图；
图26是说明可以应用本发明的液晶显示装置的图；
图27是说明可以应用本发明的液晶显示装置的图；
图28是说明可以应用本发明的液晶显示装置的图；
图29A和29B是说明可以应用本发明的发光装置的图；
图30A至30C是说明可以应用本发明的发光装置的图；
图31是说明可以应用本发明的显示装置的结构的框图；
图32A和32B是说明本发明的液晶显示面板的俯视图及截面图；
图33A和33B是说明本发明的发光显示面板的俯视图及截面图；
图34A至34C是说明使用本发明的显示装置的电子设备的图；
图35A和35B是说明使用本发明的显示装置的电子设备的图；
图36是说明使用本发明的显示装置的电子设备的图。
具体实施方式
下面，参照附图而说明本发明的实施方式。但是，本发明不局限于以下说明。这是因为如下缘故：所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，当使用附图而说明本发明的结构时，在不同附图之间也共同使用表示相同部分的附图标记。此外，当表示同样部分时，有时使阴影线图案相同，且不特别附上附图标记。
实施方式1
在本实施方式中，将参照附图说明本发明的结晶半导体膜的形成方法。
图1A-1至1B-4是说明本发明的结晶半导体膜的形成方法的图。首先，在衬底100上或绝缘膜101上形成包含氢的半导体膜102(参照图1A-1及1B-1)。
绝缘膜101可以使用氧化硅、氮化硅、氧氮化硅或氮氧化硅来形成。在将绝缘膜101用作薄膜晶体管的栅极绝缘膜的情况下，优选使用成为它们的原料的气体，通过CVD法(包括等离子体CVD法)或溅射法等形成其厚度为10nm以上且110nm以下的绝缘膜101。
此外，氧氮化硅是指如下：在组成方面氧的含量比氮的含量多且当使用卢瑟福背散射光谱学法(RBS：Rutherford BackscatteringSpectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)测量时，作为浓度范围，其优选包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅、0.1原子％至10原子％的氢。另外，氮氧化硅是指如下：在组成方面氮的含量比氧的含量多且当使用RBS及HFS测量时，作为浓度范围，其优选包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、10原子％至30原子％的氢。然而，当将构成氧氮化硅或氮氧化硅的原子的总计为100原子％时，氮、氧、硅及氢的含有比率包含在上述范围内。
包含氢的半导体膜102可以通过CVD法(包括等离子体CVD法及热CVD法等)使用甲硅烷或乙硅烷等的氢化硅来形成。由于不容易通过溅射法使半导体膜102包含氢，所以优选使用CVD法。优选使用等离子体CVD法。在使用等离子体CVD法时可以在低温下形成包含氢的半导体膜102。因此，可以在形成了的膜中包含多量的氢。通过包含其流量为氢化硅的流量的1倍以上且20倍以下，优选为1倍以上且10倍以下，更优选为1倍以上且5倍以下的氢，可以形成包含氢的非晶半导体膜。另外，通过使用选自氦、氩、氪及氖中的一种或多种稀有气体元素稀释上述氢化硅，可以使利用等离子体CVD法来产生的等离子体稳定，所以是优选的。此外，可以使用热CVD法使包含氢的半导体膜102包含足够的氢。包含氢的半导体膜102的厚度为1nm以上且20nm以下，优选为1nm以上且15nm以下，更优选为3nm以上且5nm以下。
接着，对包含氢的半导体膜102进行等离子体处理(参照图1A-2及1B-2)。本发明的等离子体处理使用表面波等离子体来进行。通过使用表面波等离子体，可以防止绝缘膜101及包含氢的半导体膜102受到损伤。另外，产生的等离子体优选使用以微波激发了的高密度等离子体。这是因为可以通过使用高密度等离子体容易产生晶核。
图2表示用于本发明的等离子体处理的以微波激发了的高密度等离子体处理装置的结构的一例。
图2所示的高密度等离子体处理装置具有为了产生等离子体的处理室110。处理室110具有用来配置被处理物(在本发明中，相当于设置有包含氢的半导体膜102的衬底100)的载物台111、为了给处理室110排气而连接到真空泵的排气口114。处理室110的上部具有天线115、电介质板116、连接于微波产生部117的同轴波导管118。另外，在载物台111中设置温度控制部119，来可以控制被处理物的温度。此外，可以在电介质板116和被处理物之间设置簇射盘(showerplate)。或者，可以设置簇射管(shower pipe)代替簇射盘。
为了进行高密度等离子体处理，从气体供应部112供应预定的气体，来将气体引入到处理室110。使用微波产生部117产生频率为2.45GHz的微波，且将产生了的微波供应到同轴波导管118。微波从同轴波导管118及天线115穿过电介质板116而供应到处理室110内。通过使用微波将供应到处理室110的气体激发，来产生高密度等离子体。另外，通过使用温度控制部119，可以在加热被处理物的同时进行等离子体处理。
例如，过使用图2所示的高密度等离子体处理装置，还可以对被处理物表面进行氧化处理。在此，使用图2所示的高密度等离子体处理装置，对包含氢的半导体膜102进行等离子体处理，来产生半导体膜的晶核。
本发明的等离子体处理在氢和稀有气体的混合气体中进行。相对于引入到处理室110的氢的流量，将稀有气体的流量设定为大约50倍以上且100倍以下即可，例如氩的流量为500sccm，并且氢的流量为10sccm。对本发明的包含氢的半导体膜102的等离子体处理主要使用氢基来进行。
此外，在本发明的上述等离子体处理中，实施者可以在上述范围中适当地设定稀有气体的流量与氢的流量比。在相对于硅烷的流量将氢的流量设定为50倍左右的情况下，产生的等离子体的均匀性降低，但是成膜速度高。另一方面，在相对于硅烷的流量将氢的流量设定为100倍左右的情况下，成膜速度低，但是产生的等离子体的均匀性高。
此外，当微波产生时的电力例如为3800W即可。当等离子体处理时的处理室110的压力例如为150Pa即可。
注意，“高密度等离子体”是指在载物台111和电介质板116之间产生的等离子体中的电荷密度为1×1010cm-3以上，优选为1×1010cm-3以上且1×1015cm-3以下，更优选为1×1010cm-3以上且1×1013cm-3以下的等离子体。此外，可以在离电介质板116与被处理物相对的面有大约70mm至90mm的位置配置朗缪尔探针(Langmuir probe)来测量电荷密度。
如上所述，对包含氢的半导体膜102进行使用表面波等离子体来产生的高密度等离子体的处理，在半导体中产生晶核，而形成包含晶核的半导体膜104(参照图1A-3及1B-3)。
此外，包含晶核的半导体膜104也可以不具有作为膜的形态，而允许在包含晶核的半导体膜104的区域中衬底100或绝缘膜101的一部分被露出。此外，也可以使包含晶核的半导体膜104的一部分包含非晶半导体，而不通过等离子体处理使包含晶核的半导体膜104的整体成为结晶半导体膜。
接着，使包含晶核的半导体膜104的晶核成长，以形成半导体膜106(参照图1A-4及1B-4)。为了使包含晶核的半导体膜104的晶核成长来形成半导体膜106，优选使用等离子体CVD法。这是因为通过使用等离子体CVD法，可以向半导体膜的深度方向成长晶核。
图3表示平行平板型(电容耦合型)等离子体CVD装置的结构的一例作为等离子体CVD装置的一例。图3所示的等离子体CVD装置具有处理室120、载物台121、气体供应部122、簇射盘123、排气口124、上部电极125、下部电极126、交流电源127、温度控制部129。上部电极125和下部电极126之间的距离有大约20mm至80mm。
在使用图3所示的等离子体CVD装置来进行处理的情况下，从气体供应部122供应预定的气体。气体穿过簇射盘123引入到处理室120。通过使用连接于上部电极125和下部电极126的交流电源127施加高频电力，处理室120内的气体被激发，而产生等离子体。另外，使用连接于真空泵的排气口124排出处理室120内的气体。此外，通过使用温度控制部129，可以在加热被处理物的同时进行等离子体处理。
在图3所示的等离子体CVD装置中进行的成长结晶半导体膜的工序在硅烷和氢的混合气体中进行。在此，相对于引入到处理室120的硅烷的流量将氢的流量优选设定为大约50倍，例如优选氢的流量为400sccm，硅烷的流量为8sccm。更优选相对于硅烷的流量将氢的流量设定为大约100倍。与相对于硅烷的流量将氢的流量设定为大约50倍的情况相比，在相对于硅烷的流量将氢的流量设定为大约100倍的情况下进一步提高形成的结晶半导体膜的结晶性。
此外，等离子体处理时的条件例如如下条件即可：高频的等离子体产生时的频率为60MHz、电力为20W，等离子体处理时的处理室120的压力为100Pa、衬底100的温度为280℃。
此外，结晶半导体膜中的氧浓度为1×1020cm-3以下，优选为5×1018cm-3以下，更优选为1×1016cm-3以下，氮浓度及碳浓度为5×1018cm-3以下，优选为1×1018cm-3以下。这是因为这些杂质元素影响到电特性的缘故。在元件之间这些杂质元素混入的浓度不均匀，就发生阈值电压Vth的不均匀。由此，尽可能降低这些浓度，来可以将衬底内的阈值电压Vth的不均匀变小。
此外，从形成绝缘膜101的工序到形成成长了的半导体膜106的工序优选在真空装置内连续进行。
如上所述，可以形成本发明的结晶半导体膜。在应用本发明而形成的结晶半导体膜中，迁移层不发生，或者在迁移层发生的情况下也可以使发生的迁移层比使用现有的技术形成的迁移层薄。
此外，应用本发明来可以提高结晶半导体膜的形成的产率。
此外，通过应用本发明，可以使在结晶半导体膜中形成的悬空键终止并减少，而可以提高电特性。
此外，由于在本发明中使用表面波等离子体，因此可以以不受到损伤的方式形成结晶半导体膜。另外，除了结晶半导体膜以外，可以防止已形成了的其他薄膜(例如薄膜晶体管的栅极绝缘层)受到等离子体损伤，还可以防止对衬底的等离子体损伤。再者，可以降低对结晶半导体膜的电荷的蓄积。
此外，通过应用本发明，即使使用大面积衬底也可以形成高均匀性的结晶半导体膜。
再者，通过应用本发明，可以抑制降低电特性的杂质元素等的混入。
实施方式2
在本实施方式中，将参照附图说明应用实施方式1所说明的结晶半导体膜的形成方法的薄膜晶体管的制造方法。
图4表示本发明的薄膜晶体管的俯视图及截面图的一例。图4所示的薄膜晶体管在衬底200上具有栅电极层202，在栅电极层202上具有栅极绝缘层204，在栅极绝缘层204上具有结晶半导体层206，在结晶半导体层206上具有非晶半导体层208，在非晶半导体层208上的一部分具有源区及漏区210，在源区及漏区210上具有源电极及漏电极层212，在源电极及漏电极层212上具有绝缘层214。对各层进行图案形成为所希望的形状。将非晶半导体层208用作提高耐压并防止对结晶半导体层的杂质的进入的缓冲层。将绝缘层214用作保护层。
在图4所示的薄膜晶体管的截面图中，虽然未图示，但是可以接触于绝缘层214的源区及漏区210的侧面具有阶梯结构。换言之，也可以采用源区及漏区210的整个侧面和接触于绝缘层214的非晶半导体层208的侧面不位于同一平面上的结构。
注意，图4所示的薄膜晶体管是在液晶显示装置(液晶显示面板)中被设置为矩阵状的像素晶体管。薄膜晶体管的源电极及漏电极中的一方连接到源布线，而源电极及漏电极中的另一方通过设置在绝缘层214中的开口部216连接到像素电极层218。
注意，源电极及漏电极中的一方形成为如下：以U字形状(日本片假名“コ”字型或者马蹄型)围绕源电极及漏电极中的另一方。通过采用这种结构，可以扩大该薄膜晶体管的沟道宽度，并且可以确保足够的导通电流。此外，可以降低电特性的不均匀性。再者，提高可靠性。然而，本发明不局限于此，薄膜晶体管不用必须是U字形状(日本片假名“コ”字型或者马蹄型)。
接着，对图4所示的薄膜晶体管的制造方法参照附图进行说明。注意，具有结晶半导体的n型薄膜晶体管的载流子的迁移率高于具有结晶半导体的p型薄膜晶体管的载流子的迁移率。使形成在同一个衬底上的所有薄膜晶体管的极性一致，以抑制工序数目，这是优选的。因此，在此将说明n型薄膜晶体管的制造方法。
首先，在衬底200上形成栅电极层202。作为衬底200，可以使用通过熔化法、浮法(float method)制造的无碱玻璃衬底诸如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等、或者陶瓷衬底，还可以使用具有本制造工序的处理温度以上的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置绝缘层的衬底。换言之，作为衬底200，使用具有绝缘表面的衬底。在衬底200是母体玻璃的情况下，采用第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)等的衬底，即可。
通过将表面波等离子体应用于结晶半导体膜的形成，即使使用例如第八代以上的大面积衬底，也可以进行均匀的等离子体处理。使用大面积衬底来可以提高薄膜晶体管的处理量，而可以提高生产率。
栅电极层202可以通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或以这些金属材料为主要成分的合金材料来形成。在使用铝的情况下，当使用添加钽而合金化的Al-Ta合金时，可以抑制小丘的发生。此外，当使用添加钕而合金化的Al-Nd合金时，除了抑制小丘的发生以外，还可以形成电阻低的布线。此外，还可以使用以掺杂磷等杂质元素的多晶硅为代表的半导体层、AgPdCu合金膜。此外，也可以以单层形成或者以叠层形成。例如，优选采用：在铝层上层叠钼层的两层的叠层结构；在铜层上层叠钼层的两层的叠层结构；或者在铜层上层叠氮化钛层或氮化钽层的两层的叠层结构。通过在电阻低的层上层叠用作阻挡层的金属层，可以使电阻降低，并且防止金属元素从金属层扩散到半导体层。或者，也可以采用：由氮化钛层和钼层构成的两层的叠层结构；或者层叠钨层(大约50nm的厚度)、铝和硅的合金层(大约500nm的厚度)、以及氮化钛层(大约30nm的厚度)的三层的叠层结构。此外，当采用三层的叠层结构时，可以使用氮化钨层而代替第一导电层的钨，也可以使用铝和钛的合金层而代替第二导电层的铝和硅的合金层，也可以使用钛层而代替第三导电层的氮化钛层。例如，当在Al-Nd合金层上层叠形成钼层时，可以形成具有优越的耐热性且电阻低的导电层。
可以通过利用溅射法或真空蒸镀法在衬底200上形成导电层，利用光刻法或喷墨法在该导电层上形成掩模，并使用该掩模蚀刻导电层，来形成栅电极层202。另外，也可以利用喷墨法将银、金或铜等导电纳米膏喷射在衬底上，进行焙烧来形成栅电极层202。另外，作为用来提高栅电极层202和衬底200的密接性并且防止衬底200中包含的杂质元素扩散到绝缘层及半导体层的阻挡金属，也可以将上述金属材料的氮化物层设置在衬底200和栅电极层202之间。在此，在衬底200上形成导电层，通过使用光掩模形成的抗蚀剂掩模进行蚀刻，来形成栅电极层202。
另外，因为在栅电极层202上在以后的工序中形成半导体层以及源布线(信号线)，所以优选将其侧面加工为锥形，以便防止在具有水平差的部分发生的布线断开。此外，可以通过该工序同时形成栅布线(扫描线)。再者，也可以形成像素部具有的电容线。注意，扫描线是指赋予选择像素的信号电位的布线。
接着，覆盖栅电极层202地形成绝缘层，在该绝缘层上按顺序层叠形成结晶半导体膜、非晶半导体膜以及杂质半导体膜。将该绝缘层用作栅极绝缘膜，成为附图所示的栅极绝缘层204。优选至少连续形成栅极绝缘膜、结晶半导体膜以及非晶半导体膜。更优选地，直到杂质半导体膜为止连续形成。通过不接触于大气地至少连续形成栅极绝缘膜、结晶半导体膜以及非晶半导体膜，可以不受到大气成分或漂浮在大气中的杂质元素的污染地形成叠层膜的各层的界面。因此，可以降低薄膜晶体管的电特性的不均匀性，而可以高成品率地制造可靠性高的薄膜晶体管。
栅极绝缘层204可以通过利用CVD法或溅射法等且使用氧化硅、氮化硅、氧氮化硅或氮氧化硅形成。此外，栅极绝缘层204既可以以单层形成，又可以层叠这些来形成。作为栅极绝缘层204，优选从衬底一侧按顺序层叠氮化硅层或氮氧化硅层、氧化硅层或氧氮化硅层，来形成。这是因为如下缘故：氮化硅层及氮氧化硅层当衬底200包含杂质元素时防止这些杂质元素进入结晶半导体层206的效果高，尤其是，氧化硅层及氧氮化硅层与结晶半导体层206的界面特性良好。或者，作为栅极绝缘层204，也可以从衬底一侧按顺序层叠氧化硅层或氧氮化硅层、氮化硅层或氮氧化硅层、氧化硅层或氧氮化硅层，来形成。此外，也可以利用氧化硅层、氮化硅层、氧氮化硅层、或者氮氧化硅层的单层来形成栅极绝缘层204。再者，优选通过利用频率为1GHz以上的微波等离子体CVD装置来形成栅极绝缘层204。通过微波等离子体CVD装置形成的氧氮化硅层及氮氧化硅层因为膜质细致所以绝缘耐压性高，而可以提高薄膜晶体管的可靠性。
栅极绝缘层204优选具有两层结构，其中在氮氧化硅层上层叠形成氧氮化硅层。将栅极绝缘层204形成得使其厚度为50nm以上、优选为50nm以上且400nm以下、更优选为150nm以上且300nm以下。当使用氮氧化硅层时，可以防止包含在衬底200中的碱金属等混入到结晶半导体层206。此外，通过使用氧氮化硅层，可以防止当使用铝作为栅电极层202时会发生的小丘，还可以防止栅电极层202的氧化。
此外，在形成栅极绝缘层204之后，在形成成为结晶半导体层206的结晶半导体膜之前可以在栅极绝缘层204上形成为了提高结晶半导体膜的密接性且防止氧化的层。作为这种防止氧化的层，可以举出如以氮化硅层夹有氧氮化硅层的叠层结构的层。
将结晶半导体层206用作薄膜晶体管的沟道形成区域。结晶半导体膜的形成方法按照实施方式1所说明的方法。
此外，使用本发明的结晶半导体膜来形成的薄膜晶体管的场效应迁移率大致为1cm2/V·sec以上且20cm2/V·sec以下，它是使用非晶半导体层的薄膜晶体管的场效应迁移率的大约2倍以上且20倍以下。因此，与由非晶半导体层形成的薄膜晶体管相比，在由结晶半导体层形成的薄膜晶体管中，示出漏电流(Id)的栅电压(Vg)依赖性的Vg-Id曲线的上升的倾斜变得陡峭。在此，栅电压是指源电极的电位与栅电极的电位的电位差，而漏电流是指流过源电极及漏电极之间的电流。从而，对将结晶半导体层用于沟道形成区的薄膜晶体管来说，作为开关元件的响应性优越，且可以进行高速工作。当使用其沟道形成区由结晶半导体层形成的薄膜晶体管作为显示装置的开关元件时，可以缩小沟道形成区域的面积，即薄膜晶体管的面积。此外，也可以在与像素部同一个衬底上集成地形成驱动电路的一部分或整体，以形成系统型面板(system on panel)。
另外，本发明的结晶半导体层在很多情况下即使不添加以导电率控制为目的的杂质元素也显示较弱的n型导电性。因此，可以在与成膜同时或成膜之后将赋予p型的杂质元素(例如，硼)添加到用作薄膜晶体管的沟道形成区的结晶半导体层，来控制阈值电压Vth。作为赋予p型的杂质元素，代表有硼，并且通过以1ppm至1000ppm、优选为1ppm至100ppm的比例将B2H6、BF3等杂质气体混入到氢化硅来形成，即可。并且，将结晶半导体层中的硼的浓度例如设定为1×1014atoms/cm3至6×1016atoms/cm3，即可。
结晶半导体层206以2nm以上且60nm以下、优选为10nm以上且30nm以下的厚度形成。通过将结晶半导体层206的厚度设定为2nm以上且60nm以下，可以取得完全耗尽型薄膜晶体管。此外，例如可以以实施方式1所说明的形成成长了的半导体膜106的工序中的硅烷的流量和成膜时间来控制结晶半导体层206的厚度。
非晶半导体层208可以与实施方式1中的包含氢的半导体膜102同样地形成。此外，该非晶半导体层208的厚度为80nm以上且500nm以下，优选为150nm以上且400nm以下，更优选为200nm以上且300nm以下。
此外，与包含氢的半导体膜102不同，非晶半导体层208可以在氢或稀有气体中溅射非晶半导体来形成。
此外，关于非晶半导体层208，可以在对结晶半导体层206的表面通过等离子体CVD法或溅射法形成非晶半导体膜之后，对非晶半导体膜的表面在包含氢的气体中进行等离子体处理，使非晶半导体膜的表面氢化。
注意，以不包含赋予一种导电型的杂质元素诸如磷、硼等的方式形成非晶半导体层208。尤其是，为了控制阈值电压而添加到结晶半导体层206的硼、或者包含在源区及漏区210中的磷优选不混入到非晶半导体层208。或者，在非晶半导体层208中包含磷、硼等的情况下，进行调整以使磷、硼等的浓度为二次离子质谱分析技术(SIMS)中的检测下限以下。例如，在结晶半导体层206包含硼并且非晶半导体层208包含磷的情况下，在结晶半导体层206和非晶半导体层208之间形成PN结。此外，在非晶半导体层208包含硼并且源区及漏区210包含磷的情况下，导致在非晶半导体层208和源区及漏区210之间形成PN结。或者，通过硼和磷都混入到非晶半导体层208，发生复合中心，而成为发生漏电流的原因。通过使非晶半导体层208不包含这些杂质元素，可以降低漏电流。此外，通过在源区及漏区210和结晶半导体层206之间具有不包含杂质元素诸如磷及硼等的非晶半导体层208，可以防止杂质元素侵入到成为沟道形成区的结晶半导体层206、以及源区及漏区210。
此外，非晶半导体层208由包含氢的非晶半导体形成，即可。非晶半导体的能隙大于结晶半导体，并电阻高，且迁移率低。因此，优选的是，在形成的薄膜晶体管中，将形成在源区及漏区210和结晶半导体层206之间的非晶半导体层208用作高电阻区，而将结晶半导体层206用作沟道形成区域。由此，可以降低薄膜晶体管的截止电流。当将这种薄膜晶体管用于液晶显示装置的开关元件时，可以提高液晶显示装置的对比度。
当结晶半导体层206氧化时，该薄膜晶体管的迁移率降低，而亚阈值增大，所以薄膜晶体管的电特性降低(具体地，开关特性降低)。然而，通过覆盖结晶半导体层206的表面地形成非晶半导体层208，可以防止结晶半导体层具有的晶粒(尤其是表面)的氧化，并且可以防止薄膜晶体管的电特性降低。当非晶半导体层208与包含氢的半导体膜102相同地包含氢(更优选也包含氟)时，有效地防止氧穿过非晶半导体层208，而可以进一步提高防止结晶半导体层206的氧化的效果。
源区及漏区210可以通过形成杂质半导体层并且对该杂质半导体层进行蚀刻来形成。在形成其导电型为n型的薄膜晶体管作为源区及漏区210的情况下，典型地添加磷作为杂质元素即可，即可以对氢化硅添加PH3等包含赋予n型的导电型的杂质元素的气体来形成。此外，在形成p型薄膜晶体管的情况下，典型地添加硼作为杂质元素即可，即可以对氢化硅添加B2H6等包含赋予p型的导电型的杂质元素的气体。源区及漏区210可以由结晶半导体或非晶半导体形成。源区及漏区210以2nm以上且60nm以下的厚度形成。就是说，将其厚度设定为与结晶半导体层206相同程度的厚度，即可。当使源区及漏区210形成得薄时，可以提高处理量。
此外，在本发明中，如上所述，优选从栅极绝缘层到杂质半导体层连续形成。通过使用多室CVD装置，可以根据每个堆积的膜的种类配置反应室，并且以不接触于大气的方式连续形成多个种类不同的膜。下面说明可以应用于本发明的多室CVD装置的结构的一例。
图8是表示具备多个反应室的多室等离子体CVD装置的一例的上截面的示意图。该装置具备公共室273、装载/卸载室272、第一反应室250a、第二反应室250b、第三反应室250c及第四反应室250d。在装载/卸载室272的盒子中嵌装衬底，来以公共室273的传送机构276将衬底传送到各反应室。在公共室273和各反应室以及装载/卸载室272之间设置有闸阀275，以在各反应室中进行的处理互不干涉的方式构成。根据成膜的薄膜的种类可以分别使用各反应室。例如，在第一反应室250a中形成栅极绝缘膜等的绝缘膜，在第二反应室250b中形成包含氢的半导体膜而产生沟道形成区用的结晶半导体膜的晶核，在第四反应室250d中使结晶半导体膜的晶核成长而形成保护沟道形成区域用的结晶半导体膜的非晶半导体膜，在第三反应室250c中形成添加有赋予一导电型的杂质元素的半导体膜，该半导体膜是形成源区及漏区的。各薄膜的最适成膜温度不同，因此分别使用反应室，而容易管理成膜温度。再者，可以反复形成同样种类的膜，因此可以避免根据成膜履历的残留杂质的影响。
注意，既可以采用在一个反应室中形成一个膜的结构，又可以采用在一个反应室中形成多个膜如结晶半导体膜和非晶半导体膜的结构。
涡轮分子泵269和干燥泵270作为排气单元连接到各反应室。排气单元不局限于这些真空泵的组合，可以使用其它真空泵，只要是可以排气到大约10-5Pa至10-1Pa的真空度的泵。但是，低温泵271连接到第二反应室250b，以便在反应室内的压力达到大约10-5Pa以下。在这些排气单元和各反应室之间设置有蝶阀267和导电阀(conductancevalve)268中的一方或双方。使用蝶阀267来可以遮断排气单元和反应室之间。并且，使用导电阀268来可以控制排气速度并且调节各反应室的压力。
此外，通过使用连接于第二反应室250b的低温泵271，可以将反应室内的压力设定为低于10-5Pa的压力(优选为超高真空)。在本实施方式中，通过将反应室内的压力设定为低于10-5Pa，可以有效地防止在结晶半导体膜中混入氧等的大气成分。其结果，在结晶半导体膜中包含的氧浓度可以为1×1016cm-3以下。通过降低结晶半导体膜中的氧浓度，可以提高结晶性，并可以提高膜中的载流子的迁移率。
气体供应单元258由填充有用于成膜工序的气体的汽缸、截止阀以及质量流量控制器等构成。气体供应单元258g连接到第一反应室250a，供应用来形成栅极绝缘膜的气体。气体供应单元258i连接到第二反应室250b，供应结晶半导体膜及非晶半导体膜用的气体。气体供应单元258n连接到第三反应室250c，例如供应n型的导电型被赋予的半导体膜用的气体。气体供应单元258b连接到第四反应室250d，供应结晶半导体膜及非晶半导体膜用的气体。气体供应单元258a供应氩。气体供应单元258f供应用于反应室内的清洗的蚀刻气体(这里NF3气体)。这些连接到所有反应室。
用来形成等离子体的高频电力供应单元连接到各反应室。此外，高频电力供应单元包括高频电源254和匹配器256。另外，微波产生部117连接到第二反应室250b。这是因为如实施方式1所说明那样，对包含氢的半导体膜进行等离子体处理的缘故。
此外，在同一个反应室内，可以连续形成结晶半导体膜、非晶半导体膜、以及添加有赋予一导电型的杂质元素的杂质半导体膜。具体而言，将形成有栅极绝缘膜的衬底搬入反应室内，在此连续形成结晶半导体膜、非晶半导体膜、以及添加有赋予一导电型的杂质元素的半导体膜(杂质半导体膜)。通过在同一个反应室内连续形成结晶半导体膜及非晶半导体膜，可以形成结晶畸变少的界面。由此，可以防止在界面形成非意图的缺陷能级。另外，可以减少会混入到界面的大气成分(氮或氧等)。
此外，装置也可以连接有准备室。通过在准备室中预先加热衬底，可以缩短在各反应室中的直到形成膜的加热时间，而可以提高处理量。
此外，如上所述，通过连续成膜，可以形成各叠层膜的界面而不被有时成为污染源的杂质元素污染。由此，可以降低薄膜晶体管的电特性的不均匀性。
由于当使用上述的微波等离子体CVD装置时，可以在各反应室中形成一种膜或其组成类似的多种膜，并且可以在不暴露于大气的状态下连续成膜。因此，可以在界面不被已形成的膜的残留物及漂浮在大气中的杂质元素污染的状态下形成叠层膜。
利用氟基对微波等离子体CVD装置的反应室内部进行清洗。此外，通过将氟化碳、氟化氮、或氟引入到设置在反应室外侧的等离子体产生器中，进行离解，产生氟自由基，将其引入到反应室内，来进行氟自由基的引入。通过引入氟自由基，可以去除附着到反应室内墙等上的元素。
通过在利用氟自由基进行清洗之后，将大量的氢引入到反应室的内部，来使反应室内的残留的氟和氢起反应，从而可以降低残留氟的浓度。由此，可以减少对于后面在反应室的内墙上形成的保护膜的氟的混入量，并可以减薄保护膜的厚度。
接着，在第一反应室250a的内墙等上堆积氧氮化硅膜作为保护膜。在此，将第一反应室250a内的压力设定为1Pa以上且200Pa以下、优选为1Pa以上且100Pa以下，并且引入氦、氩、氙及氪等的稀有气体中的任何一种或多种气体作为等离子体点燃用气体。再者，除了上述稀有气体以外，还引入氢。尤其是，优选使用氦气体作为等离子体点燃用气体，更优选使用氦和氢的混合气体。
氦的离子化能量较高，即24.5eV。但是，由于准稳定状态位于大约20eV，因此在放电中可以以大约4eV进行离子化。由此，放电开始电压低，且容易维持放电。从而，可以均匀地维持所产生的等离子体且可以节省电力。
此外，也可以进一步引入氧气体作为等离子体点燃用气体。通过将氧气体与稀有气体一起引入到反应室内，可以容易进行等离子体的点燃。
接着，使连接到第一反应室250a的高频电源254的电源导通，并且在其输出为500W以上且6000W以下，优选为4000W以上且6000W以下的情况下产生等离子体。接着，将原料气体经过气体管引入到反应室内。具体而言，通过引入硅烷、一氧化二氮以及氨作为原料气体，在反应室的内墙、气体管、电介质板、以及支撑台的表面上形成氮氧化硅膜作为保护膜。注意，也可以引入氮作为原料气体，而代替氨。将保护膜形成为具有500nm以上且2000nm以下的厚度。
接着，在停止原料气体的供应，降低反应室内的压力，并使高频电源254的电源截止之后，将衬底放在反应室内的支撑台上。
接着，通过与上述保护膜相同的工序，在衬底上堆积氮氧化硅层作为栅极绝缘层204。
在将氮氧化硅层堆积得成为所希望的厚度之后，停止原料气体的供应，并降低反应室内的压力，而使高频电源254的电源截止。
接着，将反应室内的压力设定为1Pa以上且200Pa以下、优选为1Pa以上且100Pa以下，并且作为等离子体点燃用气体，引入氦、氩、氙以及氪等的稀有气体中的任何一种以上、作为原料气体的一氧化二氮、稀有气体以及硅烷。接着，使微波产生装置的电源导通，并且在微波产生装置的输出为500W以上且6000W以下，优选为4000W以上且6000W以下的情况下产生等离子体。接着，将原料气体经过气体管引入到反应室内，在衬底的氮氧化硅层上形成氧氮化硅层。
然后，停止原料气体的供应，降低反应室内的压力，并使高频电源254的电源截止，来结束成膜工序。
根据上述工序，可以以反应室的内墙的保护膜为氮氧化硅膜，并在衬底上连续形成氮氧化硅膜和氧氮化硅膜，而可以防止杂质元素混入到上层一侧的氧氮化硅膜中。通过采用利用能够产生微波的电源装置的微波等离子体CVD法形成这些膜，等离子体密度提高而形成细致的膜。由此，可以形成绝缘耐压性高的膜。当将这些膜用作薄膜晶体管的栅极绝缘层时，可以降低该薄膜晶体管的阈值电压的不均匀性。此外，可以减少在BT(Bias Temperature；偏压温度)试验中发生的故障的数量，而提高成品率。另外，对于静电的耐性提高，从而可以制造即使栅电压过度高也不容易破坏的薄膜晶体管。此外，在本发明中当产生半导体晶核时使用表面波等离子体，因此可以降低对结晶半导体膜的电荷的蓄积。由此，当形成栅极绝缘层时使用等离子体CVD法，并且当产生半导体晶核时使用表面波等离子体，来可以获得可靠性极高的薄膜晶体管。此外，可以制造随时间破坏少的薄膜晶体管。此外，也可以制造热载流子损伤少的薄膜晶体管。
在栅极绝缘层204是通过微波等离子体CVD装置形成的由氧氮化硅层构成的单层膜的情况下，采用上述保护膜的形成万法及氧氮化硅膜的形成方法。尤其是，当将相对于硅烷的一氧化二氮的流量比设定为100倍以上且300倍以下，优选为150倍以上且250倍以下时，可以形成绝缘耐压性高的氧氮化硅层。
接着，将说明通过微波等离子体CVD法形成的结晶半导体膜的成膜方法。首先，与上述绝缘层的形成同样，进行第二反应室250b内的清洗。接着，在第二反应室250b内堆积硅膜作为保护膜。作为硅膜，优选以大约0.2μm以上且0.4μm以下的厚度形成非晶半导体膜。在此，将反应室内的压力设定为1Pa以上且200Pa以下，优选为1Pa以上且100Pa以下，并且引入氦、氩、氙以及氪等的稀有气体中的任何一种或多种气体作为等离子体点燃用气体。此外，也可以与稀有气体一起引入氢。
接着，使微波产生装置的电源导通，并且在微波产生装置的输出为500W以上且6000W以下、优选为4000W以上且6000W以下的情况下产生等离子体。接着，将原料气体经过气体管引入到反应室内。具体而言，通过引入氢化硅气体和氢气体的混合气体作为原料气体，在反应室的内墙、气体管、电介质板以及支撑台的表面上形成硅膜作为保护膜。此外，可以通过利用选自氦、氩、氪以及氖中的一种或多种稀有气体稀释氢化硅气体以及氢气体。在此，将相对于氢化硅的氢的流量设定为1倍以上且200倍以下，优选为1倍以上且100倍以下，更优选为1倍以上且50倍以下。另外，将此时的保护膜的厚度设定为500nm以上且2000nm以下。注意，也可以在使微波产生装置的电源导通之前，对第二反应室250b内，除了上述稀有气体之外，还可以引入氢化硅气体以及氢气体。
接着，在停止原料气体的供应，降低反应室内的压力，并使微波产生装置的电源截止之后，将衬底引入到在第二反应室250b内的支撑台上。
接着，在衬底上(严格说在衬底上设置的绝缘膜上)形成包含氢的半导体膜。作为包含氢的半导体膜，使用非晶半导体膜。首先，相对于氢化硅的流量将氢气体的流量设定为1倍以上且20倍以下，优选为1倍以上且10倍以下，更优选为1倍以上且5倍以下。像这样，可以形成包含氢的半导体膜。或者，通过使用选自氦、氩、氪以及氖中的一种或多种稀有气体元素稀释氢化硅气体。通过由稀有气体稀释，可以使等离子体的产生稳定。
在将包含氢的半导体膜堆积得成为所希望的厚度之后，停止原料气体的供应，并降低第二反应室250b内的压力，而使微波产生装置的电源截止，来结束成膜工序。
接着，为了使半导体膜的晶核产生，进行表面波等离子体的等离子体处理。在此，表面波等离子体的等离子体处理在硅烷和氢的混合气体或硅烷和稀有气体的混合气体中进行。例如，相对于引入到第二反应室250b的硅烷的流量将氢和稀有气体的流量设定为大约50倍以上且100倍以下。例如，氩的流量为500sccm，并且硅烷的流量为10sccm。因此，在本发明中，对包含氢的半导体膜的等离子体处理主要使用氢基和稀有气体基来进行。包含氢的半导体膜的厚度为5nm以上且100nm以下，优选为5nm以上且20nm以下。
此外，在上述等离子体处理中，实施者可以在上述范围中适当地设定氢和稀有气体的流量与硅烷的流量比。在相对于硅烷的流量将氢和稀有气体的流量设定为50倍左右的情况下，所产生的等离子体的均匀性降低，但是成膜速度提高。另一方面，在相对于硅烷的流量将氢和稀有气体的流量设定为100倍左右的情况下，成膜速度降低，但是所产生的等离子体的均匀性提高。
如上所述，可以在包含氢的半导体膜中产生半导体的晶核。
接着，将上述所产生的晶核作为中心使结晶成长。
首先，与上述第二反应室250b同样，进行第四反应室250d内的清洗。接着，在第四反应室250d内堆积硅膜作为保护膜。作为硅膜，以大约0.2μm以上且0.4μm以下的厚度形成非晶半导体膜，即可。在此，将反应室内的压力设定为1Pa以上且200Pa以下，优选为1Pa以上且100Pa以下，并且引入氦、氩、氙以及氪等的稀有气体中的任何一种或多种气体作为等离子体点燃用气体。此外，也可以与稀有气体一起引入氢。
接着，使高频电源254的电源导通，并且在其输出为500W以上且6000W以下，优选为4000W以上且6000W以下的情况下产生等离子体。接着，将原料气体经过气体管引入到反应室内。具体而言，通过引入氢化硅气体以及氢气体作为原料气体，在反应室的内墙、气体管、电介质板以及支撑台的表面上形成硅膜作为保护膜。此外，可以通过利用选自氦、氩、氪以及氖中的一种或多种稀有气体元素稀释氢化硅气体以及氢气体，来形成硅膜。在此，将相对于氢化硅将氢的流量设定为5倍以上且200倍以下，优选为50倍以上且150倍以下，更优选为100倍。另外，将此时的保护膜的厚度设定为500nm以上且2000nm以下。注意，也可以在使高频电源254的电源导通之前，对反应室内，除了上述稀有气体之外，还可以引入氢化硅气体以及氢气体。
在成膜之后，停止原料气体的供应，降低反应室内的压力，并使高频电源254的电源截止，然后将衬底放在反应室内的支撑台上。
成长结晶半导体层的工序在硅烷和氢的混合气体中进行。例如，相对于引入到反应室的硅烷的流量将氢的流量设定为大约50倍。例如，氢的流量为400sccm，硅烷的流量为8sccm。更优选相对于硅烷的流量将氢的流量设定为大约100倍。与相对于硅烷的流量将氢的流量设定为大约50倍的情况相比，相对于硅烷的流量将氢的流量设定为大约100倍的情况下提高进一步形成的结晶半导体层的结晶性。
在此，使结晶半导体层成长为2nm以上且50nm以下的厚度，优选为10nm以上且30nm以下的厚度。
在将结晶半导体层成长得成为所希望的厚度之后，停止原料气体的供应，并降低反应室内的压力，并使高频电源254的电源截止，来结束结晶半导体层的成膜工序。
在形成结晶半导体层之后，利用等离子体CVD法以280℃以上且400℃以下的温度形成非晶半导体层。通过该成膜处理进一步将氢供应到结晶半导体层。换言之，通过在结晶半导体层上堆积非晶半导体层，可以将氢扩散到结晶半导体层而终结悬空键。
首先，降低反应室内的压力并调整原料气体的流量。具体而言，使氢气体的流量比结晶半导体层的成长条件低。代表地，引入其流量为氢化硅的流量的1倍以上且200倍以下、优选为1倍以上且100倍以下、更优选为1倍以上且50倍以下的氢气体。或者，也可以不将氢气体引入到反应室内而引入氢化硅气体。像这样，通过减少相对于氢化硅的氢的流量，可以提高非晶半导体层的成膜速度。或者，利用选自氦、氩、氪以及氖中的一种或多种稀有气体元素稀释氢化硅气体。接着，通过使微波产生装置的电源导通并在微波产生装置的输出为500W以上且6000W以下、优选为4000W以上且6000W以下的情况下产生等离子体，从而可以形成非晶半导体层。由于非晶半导体层的成膜速度比结晶半导体层高，因此可以将反应室内的压力设定得低。将此时的非晶半导体层的厚度设定为100nm以上且400nm以下。
在将非晶半导体层堆积为所希望的厚度之后，停止原料气体的供应，降低反应室内的压力，并使微波产生装置的电源截止，来结束非晶半导体层的成膜工序。
通过上述步骤，可以连续进行从栅极绝缘层到结晶半导体层上的非晶半导体层的成膜。
然后，在非晶半导体层上同样地形成杂质半导体层。
接着，在杂质半导体层上形成抗蚀剂掩模221(参照图5A)。抗蚀剂掩模221可以使用光刻法来形成。或者，也可以使用喷墨法来形成。
接着，通过利用抗蚀剂掩模221蚀刻结晶半导体层、非晶半导体层以及杂质半导体层。通过该处理，将结晶半导体层、非晶半导体层以及杂质半导体层根据每个元件分离(参照图5B)。然后，去除抗蚀剂掩模221。
注意，在该蚀刻处理中，优选进行蚀刻，以便使层叠有结晶半导体层、非晶半导体层以及杂质半导体层的叠层膜的侧面具有锥形形状。将锥形角设定为30°以上且90°以下，优选为40°以上且80°以下。通过使侧面具有锥形形状，也可以提高在后面的工序中形成在这些上的层(例如，布线层)的覆盖性。从而，可以防止在具有水平差的部分发生的布线断开等。
接着，在杂质半导体层以及栅极绝缘层204上形成导电层(参照图5C)。
这里形成的导电层可以通过利用铝、铜、钛、钕、钪、钼、铬、钽或钨等以单层或叠层形成。或者，也可以使用添加有防止小丘的元素的铝合金(可以用于栅电极层202的Al-Nd合金等)来形成。也可以使用添加有赋予一导电型的杂质元素的结晶硅。也可以采用如下叠层结构：利用钛、钽、钼、钨或这些元素的氮化物形成与杂质半导体层接触一侧的层，并且在其上形成铝或铝合金。再者，也可以采用如下叠层结构：利用钛、钽、钼、钨或这些元素的氮化物夹住铝或铝合金的上面以及下面。例如，作为导电层，优选采用利用钼层夹住铝层的三层的叠层结构。
导电层通过溅射法或真空蒸镀法等形成。此外，导电层也可以通过丝网印刷法或喷墨法等喷出银、金或铜等导电纳米膏且进行焙烧来形成。
接着，在该导电层上形成抗蚀剂掩模222(参照图6A)。抗蚀剂掩模222通过与抗蚀剂掩模221同样地利用光刻法或喷墨法形成。在此，也可以进行利用氧等离子体的灰化处理，以便调节抗蚀剂掩模的尺寸。
接着，利用抗蚀剂掩模222蚀刻导电层，来对导电层进行图案形成(参照图6B)。形成了图案的导电层被用作源电极及漏电极。当进行蚀刻时，优选利用湿蚀刻。通过湿蚀刻，这些导电层中的不被抗蚀剂掩模222覆盖的部分被各向同性地蚀刻。其结果，导电层后退，而形成源电极及漏电极层212。在该阶段中的源电极及漏电极层212的侧面与杂质半导体层的侧面不一致，而在源电极及漏电极层212的侧面的外侧形成杂质半导体层的侧面。通过上述步骤，除了源电极及漏电极层212以外，还形成信号线。
接着，通过在形成抗蚀剂掩模222的状态下，蚀刻杂质半导体层以及非晶半导体层，来形成“背沟道”部(参照图6C)。注意，以残存其一部分的方式蚀刻非晶半导体层，并且结晶半导体层206的表面由非晶半导体层覆盖。像这样，形成非晶半导体层208。
在此，优选蚀刻采用使用包含氧的气体的干蚀刻。由于使用包含氧的气体，可以一边使抗蚀剂后退一边蚀刻杂质半导体层和非晶半导体层，而可以将杂质半导体层的侧面和非晶半导体层的侧面形成为锥形形状。作为蚀刻气体，例如使用CF4中包含氧的蚀刻气体或氯中包含氧的蚀刻气体。将杂质半导体层的侧面和非晶半导体层的侧面形成为锥形形状来防止电场的集中，而可以降低截止电流。作为一例，在CF4气体和氧气体的流量比为45:55(sccm)、处理室内的压力为2.5Pa、处理室侧壁的温度为70℃、对线圈型电极施加500W的RF(13.56MHz)电力的条件下产生等离子体，对衬底一侧施加200W的RF(13.56MHz)电力，实际上施加负偏压，产生自偏压，来可以进行蚀刻。
由于形成源区及漏区，非晶半导体层208的一部分被蚀刻而具有凹部(背沟道部)，优选以重叠于凹部的区域中残存非晶半导体层208。在形成源区及漏区的工序中重叠于源区及漏区210的部分的非晶半导体层208不被蚀刻，该部分的厚度为大约80nm以上且500nm以下，优选为150nm以上且400nm以下，更优选为200nm以上且300nm以下。如上所述，通过使非晶半导体层208十分厚，可以防止对结晶半导体层206杂质物的混入等。如此，非晶半导体层208也用作结晶半导体层206的保护层。
接着，去除抗蚀剂掩模222(参照图7A)。
如上所述，通过在由结晶半导体层形成的薄膜晶体管中设置非晶半导体层208，可以防止蚀刻渣滓混入到结晶半导体层206。但是，在很多情况下，有如下问题：在源区及漏区之间的非晶半导体层208上附着或者堆积在蚀刻工序中发生的副生成物、抗蚀剂掩模的渣滓、以及会成为用于去除抗蚀剂掩模222的装置内的污染源的物质、剥离液的成分物质等，并且，由于通过这些的导通而在很多元件中截止电流增高，结果在同一个衬底上的元件之间的电特性变不均匀。
因此，以上述问题的解决为目的，进行干蚀刻。通过干蚀刻，可以使源区和漏区之间确保绝缘。作为蚀刻条件，使用在露出的非晶半导体层不发生损伤，并且对于该非晶半导体层的蚀刻速度低的条件。就是说，使用如下条件，即：对露出的非晶半导体层的表面几乎不给予损伤，并且非晶半导体层的厚度不减薄。作为蚀刻气体，使用形成背沟道部时所使用的气体(例如，氯气体)，即可。作为条件的一例，将气体的流量比设定为30sccm，将处理室内的压力设定为0.67Pa，将下部电极的温度设定为-10℃，将处理室侧壁的温度设定为大约80℃，对线圈型电极施加2000W的RF(13.56MHz)电力来产生等离子体，而对衬底一侧不施加电力(就是说0W)，进行三十秒钟的蚀刻，即可。此外，这里对蚀刻方法没有特别的限制，除了电感耦合型等离子体(ICP：Inductively Coupled Plasma)方式以外，还可以使用电容耦合型等离子体(CCP：Capacitively Coupled Plasma)方式、电子回旋共振等离子体(ECR：Electron Cyclotron Resonance)方式、反应离子蚀刻(RIE：Reactive Ion Etching)方式等。注意，温度是指下部电极温度。
通过如上所述进行蚀刻，可以去除存在于源区及漏区之间的非晶半导体层208上的渣滓等。在此，尤其是在剥离液中包含的烷基苯磺酸盐被认为增大漏电流。由此，优选使用可以去除烷基苯磺酸盐的蚀刻气体，例如可以举出氮气体或CF4气体。此外，该蚀刻工序根据需要来进行即可。
此外，如上所述，因为源电极及漏电极层212的侧面与源区及漏区210的侧面不一致，所以源电极和漏电极之间的距离充分大。从而，可以减少漏电流，而防止短路。此外，因为源电极及漏电极层212的侧面与源区及漏区210的侧面不一致，所以在源电极及漏电极层212的侧面、以及源区及漏区210的侧面不容易发生电场的集中。再者，通过具有高电阻区的非晶半导体层208，使栅极电极层202和源电极及漏电极层212之间的距离充分大。由此，可以抑制寄生电容的发生，并减少漏电流。因此，可以制造可靠性高、截止电流小、绝缘耐压性高的薄膜晶体管。
通过上述工序，可以形成本发明的沟道蚀刻型薄膜晶体管。
接着，覆盖源电极及漏电极层212、源区及漏区210、结晶半导体层206以及栅极绝缘层204地形成绝缘层214(参照图7B)。绝缘层214可以与栅极绝缘层204同样地形成。另外，绝缘层214优选是细致的氮化硅层，以防止漂浮在大气中的有机物、金属以及水蒸气等的有可能成为污染源的杂质的侵入。此外，优选将非晶半导体层208中的碳、氮以及氧的浓度设定为1×1019atoms/cm3以下、更优选为5×1018atoms/cm3以下。
注意，因为将图4所示的薄膜晶体管用作像素晶体管，所以源电极及漏电极中的一方连接到像素电极。在图4所示的薄膜晶体管中，源电极及漏电极中的一方通过设置在绝缘层214中的开口部216连接到像素电极218。
可以通过使用具有透光性的包含导电高分子(也称为导电聚合体)的导电组成物形成像素电极218。通过使用导电组成物而形成的像素电极218优选具有如下条件：薄层电阻为10000Ω/cm2以下，当波长为550nm时的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
另外，作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物质中的两种以上构成的共聚物等。
像素电极218可以使用例如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下，称为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等来形成。
像素电极218与源电极及漏电极212等同样，也可以在整个表面上形成之后使用抗蚀剂掩模等进行蚀刻，来形成图案。
此外，虽然未图示，但是也可以在绝缘层214和像素电极218之间具有通过旋涂法等形成的由有机树脂形成的绝缘层。
注意，虽然在上述说明中，表示了以同一个工序形成栅电极和扫描线，并且以同一个工序形成源电极及漏电极和信号线的情况，但是本发明不局限于此。也可以以不同工序形成电极和连接到该电极的布线。
如上本实施方式所说明，通过应用本发明，可以制造具有结晶半导体层的薄膜晶体管，该结晶半导体层是使悬空健终止、等离子体损伤不混入、杂质浓度低、具有良好的电特性的。此外，通过应用本发明，可以提高形成结晶半导体层的产率，由此可以提高形成薄膜晶体管的产率。再者，通过应用本发明，可以降低对结晶半导体层的电荷的蓄积，由此可以防止栅极绝缘层的绝缘破坏。此外，即使使用大面积衬底也可以形成高均匀性的结晶半导体层，由此可以降低衬底内的薄膜晶体管的不均匀性。
实施方式3
在本实施方式中，对应用实施方式1所说明的结晶半导体层的形成方法的薄膜晶体管的制造方法，并且与实施方式2不同的薄膜晶体管的制造方法进行说明。具体而言，将说明使用多级灰度掩模的薄膜晶体管的制造方法。
在此，多级灰度掩模是指可以以曝光区域、半曝光区域以及非曝光区域的三个阶段进行曝光的掩模。通过使用多级灰度掩模，可以以进行一次的曝光及显影的工序形成具有多个(代表为两种)厚度的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少光掩模的数量。
图14A-1及图14B-1是示出典型的多级灰度掩模的截面图。图14A-1表示灰度掩模300，图14B-1表示半色调掩模305。
图14A-1所示的灰度掩模300由在具有透光性的衬底301上使用遮光膜形成的遮光部302、以及根据遮光膜的图案设置的衍射光栅部303构成。
衍射光栅部303具有以用于曝光的光的分辨极限以下的间隔设置的槽缝、点或网眼等，来控制光的透光量。此外，设置在衍射光栅部303的槽缝、点或网眼既可以为周期性的，又可以为非周期性的。
具有透光性的衬底301可以使用石英等。构成遮光部302及衍射光栅部303的遮光膜使用金属膜来形成即可，优选使用铬或氧化铬等来设置。
在对灰度掩模300照射用于曝光的光的情况下，如图14A-2所示，重叠于遮光部302的区域的透光率为0％，不设置遮光部302及衍射光栅部303的区域的透光率为100％。此外，根据衍射光栅的槽缝、点或网眼的间隔等衍射光栅部303的透光率可以调整大约10％至70％的范围内。
图14B-1所示的半色调掩模305由在具有透光性的衬底306上使用半透光膜来形成的半透光部307、以及使用遮光部来形成的遮光部308构成。
半透光部307可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等来形成。遮光部308使用与灰度掩模的遮光部同样的金属膜来形成即可，优选使用铬或氧化铬等。
在对半色调掩模305照射用于曝光的光的情况下，如图14B-2所示，重叠于遮光部308的区域的透光率为0％，不设置遮光部308及半透光部307的区域的透光率为100％。此外，根据形成的材料等半透光部307的透光率可以调整为大约10％至70％的范围内。
通过使用多级灰度掩模进行曝光及显影，可以形成具有厚度不同的区域的第一抗蚀剂掩膜310。
首先，使用与实施方式2同样的方法取得直到杂质半导体层上的导电层形成的叠层体，而在杂质半导体层的形成之后不进行蚀刻。并且，在该叠层体上形成在所希望的地方具有凹部的抗蚀剂掩模310(参照图9A)。这种抗蚀剂掩模通过使用多级灰度掩模来形成。
接着，通过使用该抗蚀剂掩模310蚀刻结晶半导体层、非晶半导体层以及杂质半导体层。通过该处理，可以根据每个元件分离结晶半导体层、非晶半导体层以及杂质半导体层，并且使抗蚀剂掩模的凹部到达抗蚀剂掩模正下面的导电层。蚀刻可以利用干蚀刻或者湿蚀刻(参照图9B)。通过该处理形成抗蚀剂掩模331。
接着，通过利用该抗蚀剂掩模311蚀刻导电层，来对导电层进行图案形成(参照图9C)。形成了图案的导电层用作源电极或漏电极。这里，蚀刻利用湿蚀刻。
接着，蚀刻杂质半导体层及非晶半导体层的一部分，来分离源区和漏区。通过该工序，形成源区及漏区(参照图10A)。
在此，蚀刻采用使用包含氧的气体的干蚀刻。由于使用包含氧的气体，可以一边使抗蚀剂后退一边蚀刻杂质半导体层和非晶半导体层，而可以将杂质半导体层的侧面和非晶半导体层的侧面形成为锥形形状。作为蚀刻气体，例如使用CF4中包含氧的蚀刻气体或氯中包含氧的蚀刻气体。将杂质半导体层的侧面和非晶半导体层的侧面形成为锥形形状来防止电场集中，而可以降低截止电流。
接着，去除抗蚀剂掩模311(参照图10B)。
与实施方式2的制造方法同样在本实施方式的制造方法中，在抗蚀剂掩模311的去除之后优选进行干蚀刻，以便降低漏电流。
此外，虽然未图示，之后与上述其他制造方法同样，也可以覆盖源电极及漏电极层、源区及漏区、非晶半导体层、结晶半导体层、以及栅极绝缘层地形成绝缘层。再者，在该绝缘层中形成开口部，通过该开口部将源电极及漏电极的一方连接到像素电极即可。
此外，与图4同样，图11表示如上述那样制造的像素晶体管。与图4所示的像素晶体管不同，图11所示的像素晶体管在源电极及漏电极层下具有结晶半导体层、非晶半导体层以及杂质半导体层。
如本实施方式所说明，在应用利用多级灰度掩模的制造方法的情况下，如图11所示，成为在源电极及漏电极层下具有结晶半导体层、非晶半导体层以及杂质半导体层的结构。
如上所述，即使在利用多级灰度掩模的情况下，也可以应用本发明。通过利用多级灰度掩模，可以削减工序数量，并且通过应用本发明，可以以高成品率地制造电特性良好且可靠性高的薄膜晶体管。此外，制造的薄膜晶体管的电特性的不均匀性小。从而，将本发明应用于利用多级灰度掩模的薄膜晶体管的制造方法是非常有效的。
此外，以下也说明利用多级灰度掩模的另一个制造方法。
首先，与图9A同样，形成层叠到导电层的叠层体。并且，在该叠层体上形成抗蚀剂掩模320(参照图12A)。
接着，通过利用该抗蚀剂掩模蚀刻导电层、结晶半导体层、非晶半导体层以及杂质半导体层。通过该处理，这些叠层根据每个元件而分离。蚀刻可以采用干蚀刻或者湿蚀刻(参照图12B)。
接着，形成像素电极层321(参照图12C)，并且在该像素电极层321上形成抗蚀剂掩模322(参照图13A)。在此，典型地由铟锡氧化物(ITO)形成像素电极层321。通过利用该抗蚀剂掩模进行用来对像素电极层形成图案的蚀刻，并且蚀刻杂质半导体层及非晶半导体层的一部分，来分离源区和漏区(参照图13B)。然后，去除抗蚀剂掩模322。
在上述制造方法中与实施方式2的制造方法同样，在抗蚀剂掩模322的去除之后优选进行干蚀刻，以便降低漏电流。
实施方式4
本发明的薄膜晶体管可以应用于各种各样的方式的液晶显示装置。在本实施方式中，将说明应用如上述实施方式所说明的制造的薄膜晶体管的液晶显示装置。
首先，将说明VA(Vertical Alignment；垂直定向)方式的液晶显示装置。VA方式是当不施加电压时液晶分子的长轴垂直于面板表面的方式。在本实施方式中，尤其设法将像素分割为几个区域(亚像素)，使分子分别放倒向不同的方向。这种方法称为多畴(multi-domain)化或多畴设计。在下面的说明中，将说明进行了多畴设计的液晶显示装置。
图15是形成像素电极的衬底一侧的俯视图，而图16表示对应于图15中的切断线A-B的截面图。此外，图17是形成相对电极的衬底一侧的俯视图。
图16表示将衬底400和相对衬底的衬底401重叠，且注入液晶的情况。在衬底400上具有薄膜晶体管413、连接到薄膜晶体管413的源电极或漏电极层的像素电极410以及保持电容部415。在衬底401上具有相对电极419。
在衬底401中的隔离物420被形成的位置中具有遮光层417、第一着色层418A、第二着色层418B、第三着色层418C、相对电极419。通过采用在隔离物420被形成的位置中层叠形成着色层的结构，使用来控制液晶的定向的突起421的高度和隔离物420被形成的位置的高度不同。在像素电极410上具有定向膜423，在相对电极419上具有定向膜422。液晶层424设置在定向膜422和定向膜423之间。
在图16中，作为隔离物420，使用支柱间隔物(柱状间隔物)，但是本发明不局限于此，也可以使用珠状隔离物(球状间隔物)。此外，间隔物420也可以设置在衬底400具有的像素电极410上。
在衬底400上具有薄膜晶体管413、连接到薄膜晶体管413的像素电极410、保持电容部415。像素电极410和布线406在设置在绝缘层407以及绝缘层408中的开口部409中连接。绝缘层407覆盖薄膜晶体管413、布线406以及保持电容部415地设置。绝缘层408覆盖绝缘层407地设置。薄膜晶体管413可以应用上述实施方式所说明的制造方法来制造。此外，保持电容部415由以与薄膜晶体管413的栅电极及扫描线同一个工序形成的导电层、以与薄膜晶体管413的源电极及漏电极同一个工序同样地形成的导电层、以及夹在这些之间的薄膜晶体管413的栅极绝缘层构成。
通过使具有定向膜423的像素电极410、具有定向膜422的相对电极419以及夹在这些之间的液晶层424彼此重叠地设置，构成液晶元件。
图15表示衬底400一侧的俯视图。像素电极410通过使用与实施方式2中的像素电极层同样的材料来设置。像素电极410具有槽缝411。槽缝411用于液晶的定向的控制。
图15所示的薄膜晶体管414可以与薄膜晶体管413同样地形成。此外，连接到薄膜晶体管414的像素电极412可以使用与像素电极410同样的材料及方法来形成。此外，保持电容部416可以与保持电容部415同样地形成。薄膜晶体管413的源电极或漏电极及薄膜晶体管414的源电极或漏电极与布线405连接。该液晶面板的一个像素由像素电极410和像素电极412构成。像素电极410和像素电极412构成亚像素。
图17表示衬底401一侧的俯视图。在遮光层417上设置有相对电极419。相对电极419优选通过使用与像素电极410同样的材料形成。在相对电极419上设置有控制液晶的定向的突起421。此外，在重叠于遮光层417的预定位置中设置有隔离物420。注意，在图17中，只对遮光层417、间隔物420以及突起421进行阴线处理。
图18表示前面说明了的像素结构的等效电路图。薄膜晶体管413和薄膜晶体管414的栅极都连接到用作扫描线的布线402，它们的源极及漏极中的一方连接到布线405，它们的源极及漏极中的另一方通过保持电容部415或保持电容部416连接到布线403及布线404。在图18中，通过使用作电容线的布线403的电位和同样地用作电容线的布线404的电位不同，可以使液晶元件425和液晶元件426的工作不同。就是说，通过分别控制布线403和布线404的电位，可以扩大视野角。
当对设置有槽缝411的像素电极410施加电压(使像素电极410的电位和相对电极419的电位不同)时，在槽缝411的近旁产生电场应变，而产生倾斜电场。通过将该槽缝411和衬底401一侧的突起421交替配置，可以有效地产生倾斜电场，且控制液晶的定向，因此，根据位置使液晶定向的方向不同。就是说，通过进行多畴化可以扩大液晶面板的视野角。
接着，对于与上述不同方式的VA方式液晶显示装置，参照图19至图22进行说明。
图21是形成像素电极的衬底一侧的俯视图，而图19表示对应于图21所示的切断线C-D的截面结构。此外，图22是形成相对电极的衬底一侧的俯视图。在下面的说明中，将参照这些附图进行说明。
在图19至22所示的液晶显示装置的像素中，一个像素包括多个像素电极，并且每个像素电极与薄膜晶体管连接。就是说，是进行了多畴设计的像素。各薄膜晶体管以不同的栅极信号驱动。就是说，可以独立控制施加到各像素电极的信号(参照图20)。
像素电极434在开口部433中通过布线431连接到薄膜晶体管438。此外，像素电极436在开口部437中通过布线432连接到薄膜晶体管439。连接到薄膜晶体管438的栅电极的用作扫描线的布线428和连接到薄膜晶体管439的栅电极的用作扫描线的布线429彼此分离，以可以将不同的栅极信号提供到它们。另一方面，关于信号线，薄膜晶体管438和薄膜晶体管439共同使用布线430。薄膜晶体管438和薄膜晶体管439可以使用应用了上述实施方式的制造方法的薄膜晶体管。
此外，薄膜晶体管438连接有保持电容部440。薄膜晶体管439连接有保持电容部441。保持电容部440由布线391、布线431、夹在这些之间的绝缘层392构成。保持电容部441由布线391、布线432、夹在这些之间的绝缘层392构成。绝缘层392是用作薄膜晶体管438和薄膜晶体管439的栅极绝缘层的。
此外，开口部433及开口部437以贯穿覆盖薄膜晶体管438及薄膜晶体管439地设置的绝缘层392及绝缘层393的方式设置。
此外，布线391用作电容线，保持为一定电位(共同电位)。
像素电极434和像素电极436的形状不同(参照图21)，并且由槽缝435分离。具体地，以围绕V字型像素电极434的外侧的方式设置有像素电极436。通过使用薄膜晶体管438及薄膜晶体管439使施加到像素电极434和像素电极436的电压的时序不同，可以控制液晶的定向。图20表示该像素结构的等效电路图。通过将不同的栅极信号提供到布线428和布线429，可以使薄膜晶体管438和薄膜晶体管439的工作时序不同。
在相对于衬底390的衬底427上设置有遮光层442、着色层443、相对电极445。此外，在着色层443和相对电极445之间设置有平坦化层444，以防止液晶的定向无序。图22表示相对衬底一侧的俯视图。相对电极445是在不同的像素之间共同使用的，并且它设置有槽缝446。通过将该槽缝446和像素电极434及像素电极436一侧的槽缝435以互相咬合的方式配置，可以有效地产生倾斜电场，且控制液晶的定向。因此，可以根据第一液晶元件450和第二液晶元件451使液晶定向的方向不同，而可以扩大视野角。
通过使具有定向膜448的像素电极434、液晶层449、以及具有定向膜447的相对电极445重叠，设置第一液晶元件450。此外，通过使具有定向膜448的像素电极436、液晶层449、以及具有定向膜447的相对电极445重叠，设置第二液晶元件451。从而，在图19至22所示的像素结构中，采用在一个像素中设置有第一液晶元件450和第二液晶元件451的多畴结构。
本发明也可以应用于水平电场方式的液晶显示装置。水平电场方式是通过对于单元内的液晶分子在水平方向上施加电场驱动液晶元件来表现灰度的方式。通过水平电场方式，可以将视野角扩大为大约180度。在此，将参照图23及图24以下说明应用本发明的水平电场方式的液晶显示装置。
图23表示使形成有薄膜晶体管464以及与该薄膜晶体管464连接的像素电极462的衬底452和作为相对衬底的衬底453重叠并注入液晶的状态。衬底453包括遮光层465、着色层466以及平坦化层467。衬底452包括像素电极，而衬底453不包括像素电极。在衬底452和衬底453之间由于注入的液晶而设置有液晶层468。注意，衬底452具有定向膜395，衬底453具有定向膜396，定向膜395及定向膜396接触于液晶层468地设置。
衬底452具有共同电极456以及连接到共同电极456的用作电容线的布线454以及薄膜晶体管464。薄膜晶体管464可以使用应用上述实施方式(例如实施方式2)的制造方法的薄膜晶体管。共同电极456可以使用与实施方式2所示的像素电极层同样的材料。此外，共同电极456以区划为与像素形状大致相同的形状而设置。注意，在共同电极456及布线454上具有绝缘层455。绝缘层455设置在用作薄膜晶体管464的栅电极的布线457上，而用作薄膜晶体管464的栅极绝缘层。
在绝缘层455上形成薄膜晶体管464的源电极及漏电极、与它们连接的布线458以及布线459。布线458是在液晶显示装置中输入视频信号的信号线。布线458是在一个方向上延伸的布线，与此同时连接到薄膜晶体管464的源区及漏区中的一方，也用作薄膜晶体管464的源电极或漏电极。布线459连接到源电极及漏电极中的另一方，并且连接到像素电极462。
在布线458及布线459上设置有第二绝缘层460。此外，在第二绝缘层460上设置有像素电极462，该像素电极462在设置在第二绝缘层460中的开口部461中连接到布线459。像素电极462通过使用与实施方式2所示的像素电极层同样的材料来形成。
如上所述，在衬底452上设置有薄膜晶体管464、连接到薄膜晶体管464的像素电极462。此外，保持电容形成在共同电极456和像素电极462之间。
图24是表示像素电极的结构的平面图。在像素电极462中设置有槽缝463。通过利用槽缝463，可以控制液晶的定向。在此情况下，电场在共同电极456和像素电极462之间发生。在共同电极456和像素电极462之间具有绝缘层455，该绝缘层455的厚度大约为50nm以上且200nm以下，十分薄于其厚度大约为2μm以上且10μm以下的液晶层，所以在与衬底452平行的方向上(水平方向)发生电场。通过利用该电场，可以改变液晶的定向。通过利用该与衬底大体平行的方向上的电场，使液晶分子在水平方向上旋转。在此情况下，因为液晶分子在哪个状态下都水平，所以几乎没有根据看到的角度而引起的对比度等的变化，而可以实现广视野角。此外，因为共同电极456及像素电极462都是具有透光性的电极，所以可以提高开口率。
接着，将参照图25及26说明具有与上述不同的方式的水平电场方式的液晶显示装置。
图25和图26表示水平电场方式的液晶显示装置的像素结构的一例。图26是俯视图，而图25表示对应于图26所示的切断线G-H的截面结构。
图25表示使包括薄膜晶体管482及连接到薄膜晶体管482的像素电极481的衬底469和与衬底469相对的衬底470重叠并注入液晶的状态。在衬底470上设置有遮光层483、着色层485以及平坦化层486等。衬底469包括像素电极，而衬底470不包括像素电极。在衬底469和衬底470之间由于注入的液晶而设置有液晶层487。注意，衬底469包括定向膜473，衬底470包括定向膜475，定向膜473及定向膜475接触于液晶层487地设置。
衬底469包括保持为共同电位的布线474及应用上述实施方式(例如实施方式2)的制造方法的薄膜晶体管482。布线474可以在形成薄膜晶体管482的扫描线471的同时以相同的工序形成。此外，由与布线474相同的层构成的共同电极以区划为与像素电极的形状大致相同的形状而设置。
在绝缘层472上设置有连接到薄膜晶体管482的源电极及漏电极中的一方的布线477、布线478。此外，绝缘层472是用作薄膜晶体管482的栅极绝缘层的。布线477是在液晶显示装置中输入视频信号的信号线，在一个方向上延伸的布线，与此同时连接到薄膜晶体管482具有的源区及漏区中的一方，布线477也构成源电极及漏电极中的一方。布线478连接到源电极及漏电极中的另一方，并且连接到像素电极481。另外，薄膜晶体管482可以使用应用上述实施方式的制造方法的薄膜晶体管。
在布线477及布线478上设置第二绝缘层479。此外，在第二绝缘层479上形成像素电极481，该像素电极481在形成在第二绝缘层479中的开口部480中连接到布线478。像素电极481通过使用与实施方式2所说明的像素电极层同样的材料来形成。另外，如图26所示，设置像素电极481，以使水平电场发生在与梳子形电极之间，该梳子形电极与布线474同时形成。此外，设置像素电极481，以使其梳齿部分和与布线474同时形成的梳子形电极互相咬合。
当电位差发生在像素电极481的电位和布线474的电位之间时，在与衬底大致平行的方向上发生电场，并且可以通过利用该电场来控制液晶的定向。通过利用该电场使液晶分子在水平方向上旋转，可以控制液晶的定向。此时，因为液晶分子的长轴在哪个状态下都大致平行于衬底面，所以几乎没有根据看到的角度而引起的对比度等的变化。因此，可以实现广视野角。
通过上述工序，在衬底469上设置薄膜晶体管482以及与该薄膜晶体管482连接的像素电极481。保持电容通过设置布线474、电容电极476以及夹在这些之间的绝缘层472而形成。以与布线477等相同的层设置的电容电极476和像素电极481在开口部484中彼此连接。
此外，本发明也可以应用于TN方式的液晶显示装置。接着，将参照图27及图28以下说明应用本发明的TN型的液晶显示装置的方式。
图27和图28表示TN型的液晶显示装置的像素结构。图28是平面图，而图27表示对应于图28所示的切断线I-J的截面结构。在下面的说明中，参照图27及图28进行说明。
在衬底488上，像素电极493在开口部492中利用布线491与薄膜晶体管494连接。用作信号线的布线490与薄膜晶体管494连接。布线512用作扫描线。作为薄膜晶体管494，可以使用应用上述实施方式(例如实施方式2)的制造方法的薄膜晶体管。
像素电极493通过使用与实施方式2所示的像素电极层同样的材料来形成。
相对于衬底488的衬底489具有遮光层495、着色层496以及相对电极498。此外，在着色层496和相对电极498之间具有平坦化层497，以防止液晶的定向无序。液晶层499设置在像素电极493和相对电极498之间。另外，在液晶层499和像素电极493之间具有定向膜513，并且在液晶层499和相对电极498之间具有定向膜514。
通过使像素电极493、液晶层499以及相对电极498重叠，来形成液晶元件。
此外，也可以在衬底488上设置成为颜色滤光片的着色层、或者遮光层(黑矩阵)。此外，将偏振片贴到衬底488的与设置有薄膜晶体管等的表面相反的表面(背面)，而将偏振片贴到衬底489的与设置有相对电极498等的表面相反的表面(背面)。
相对电极498可以适当地使用与像素电极493同样的材料。
保持电容由布线515、布线516以及夹在这些之间的绝缘层517构成。
注意，在当前面说明时参照了的附图中，栅电极和扫描线以相同的层形成，所以附上相同的附图标记。同样地，对源电极或漏电极和信号线附上相同的附图标记。
通过上述工序，可以制造液晶显示装置。本实施方式的液晶显示装置包括的薄膜晶体管通过应用上述实施方式所说明的制造方法而制造。因此，可以得到上述实施方式所说明的薄膜晶体管的效果。再者，可以使液晶显示装置能够进行高速工作。
实施方式5
本发明不但可以应用于液晶显示装置，而且可以应用于发光装置。在本实施方式中，将参照图29A和29B及图30A至30C来说明应用了本发明的发光装置的制造工序。作为发光装置，使用利用电致发光的发光元件。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，载流子(电子及空穴)从一对电极分别注入到包含发光性的有机化合物的层中，而流过电流。而且，通过使这些载流子(电子及空穴)重新组合，发光性的有机化合物形成激发态，并且该载流子从激发态迁移基底态时发光。这种发光元件根据其机理而被称为电流激发型发光元件。
根据其元件结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有将发光材料的粒子分散在粘合剂中的发光层，并且其发光机理是利用施主能级和受主能级的施主-受主复合发光。薄膜型无机EL元件具有由电介质层夹住发光层并且由一对电极夹住其的结构，并且其发光机理是利用金属原子的内层电子跃迁的局部发光。
此外，在此，使用有机EL元件作为发光元件来说明。另外，使用应用上述实施方式2及实施方式3所说明的制造方法的薄膜晶体管作为控制发光元件的驱动的薄膜晶体管来进行说明。
如图29A所示，在衬底500上形成薄膜晶体管501及薄膜晶体管502。在图29A中，在薄膜晶体管501及薄膜晶体管502上具有用作保护层的绝缘层503，并且在绝缘层503上具有绝缘层504。绝缘层504是为了使上表面平坦化而设置的。绝缘层504优选通过使用丙烯、聚酰亚胺、或者聚酰胺等的有机树脂或者硅氧烷来形成。
在绝缘层504上具有导电层505。将导电层505用作像素电极。当驱动像素的薄膜晶体管是n型薄膜晶体管时，优选形成阴极作为像素电极，然而当驱动像素的薄膜晶体管是p型薄膜晶体管时，优选形成阳极。当作为像素电极形成阴极时，使用功函数小的材料例如Ca、Al、CaF、MgAg、AlLi等，即可。
接着，如图29B所示，在导电层505的侧面(端部)及绝缘层504上形成分隔壁506。分隔壁506具有开口部，并且在该开口部中，导电层505露出。分隔壁506通过使用有机树脂层、无机绝缘层或有机聚硅氧烷层来形成。特别优选的是，通过使用感光性的材料形成分隔壁506，并对导电层505上的分隔壁506进行曝光来形成开口部，以使该开口部的侧壁形成为具有连续曲率的倾斜面。
接着，形成发光层507，以使其在分隔壁506的开口部中与导电层505接触。发光层507既可以由单层构成，又可以由多层的叠层构成。
接着，覆盖发光层507地形成导电层508。导电层508被称为共同电极。在由形成阴极的材料形成导电层505的情况下，由形成阳极的材料形成导电层508。导电层508可以通过利用使用在实施方式2中作为像素电极层列举了的具有透光性的导电材料的透光导电层来形成。作为导电层508，也可以使用氮化钛层或者钛层。在图29B中，使用铟锡氧化物(ITO)作为导电层508。通过在分隔壁506的开口部中使导电层505、发光层507和导电层508重叠，来形成发光元件509。此后，优选在分隔壁506及导电层508上形成保护层510，以防止氧、氢、水分、或二氧化碳等侵入发光元件509。作为保护层510，可以使用氮化硅、氮氧化硅以及DLC等。
更优选的是，完成到图29B之后，利用气密性高且漏气少的保护薄膜(层压薄膜、紫外线固化树脂薄膜等)或者覆盖材料进一步进行封装(封入)，以防止暴露于空气。
接着，参照图30A至30C说明发光元件的结构。在此，举出驱动晶体管是n型薄膜晶体管的情况作为实例，将说明像素的截面结构。
对发光元件来说，为了取出发光，其阳极及阴极中的至少一方是透明即可。并且，在衬底上形成薄膜晶体管以及发光元件。例如发光元件有如下结构：从形成有薄膜晶体管及发光元件的衬底面取出发光的顶部发射结构；从与其相反一侧取出发光的底部发射结构；以及从衬底的双面取出发光的双面发射结构。本发明可以应用于上述发射结构中的哪一个。
图30A表示顶部发射结构的发光元件。图30A是在驱动晶体管521是n型薄膜晶体管且从发光元件522发射的光穿过阳极525一侧的情况下的像素的截面图。在图30A中，发光元件522的阴极523和驱动晶体管521电连接，并且在阴极523上按顺序层叠有发光层524以及阳极525。阴极523由功函数小且反射光的导电材料(例如Ca、Al、CaF、MgAg、AlLi等)形成，即可。并且，发光层524既可以由单层构成，又可以由多层的叠层构成。在由多层构成的情况下，例如，在阴极523上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、或者空穴注入层来形成。注意，不必须设置所有的这些层。阳极525由透过光的具有透光性的导电材料形成，例如也可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物或者添加有氧化硅的铟锡氧化物等具有透光性的导电层。
由阴极523和阳极525夹住发光层524的区域相当于发光元件522。在图30A所示的像素的情况下，从发光元件522发射的光如空心箭头所示发射到阳极525一侧。
图30B表示底部发射结构的发光元件。它是在驱动晶体管531是n型薄膜晶体管且从发光元件532发射的光发射到阴极533一侧的情况下的像素的截面图。在图30B中，在电连接到驱动晶体管531的具有透光性的导电层537上形成有发光元件532的阴极533，并且在阴极533上按顺序层叠有发光层534及阳极535。此外，在阳极535具有透光性的情况下，优选覆盖阳极535地形成有用来反射或遮蔽光的遮光层536。阴极533是与图30A的情况同样地由功函数小的材料形成的导电层即可，并且可以使用已知材料。但是，将其厚度设定为透过光的程度(优选为5nm以上且30nm以下左右)。例如，可以使用具有20nm的厚度的铝作为阴极533。并且，发光层534与图30A同样既可以由单层构成，又可以由多层的叠层构成。阳极535无需透过光，但是也可以与图30A同样地利用透光导电材料来形成。并且，作为遮光层536，例如可以使用反射光的金属膜等，但是不局限于此。例如，也可以使用添加有黑色颜料的树脂等。
由阴极533和阳极535夹住发光层534的区域相当于发光元件532。在图30B所示的像素中，从发光元件532发射的光如空心箭头所示发射到阴极533一侧。
图30C表示双面发射结构的发光元件。在图30C中，在电连接到驱动晶体管541且具有透光性的导电层547上形成有发光元件542的阴极543，并且在阴极543上按顺序层叠有发光层544及阳极545。阴极543与图30A的情况同样只要是功函数小的导电层就可以，并且可以使用已知材料。但是，将其厚度设定为透过光的程度。例如，可以使用以大约20nm的厚度形成的铝层作为阴极543。并且，发光层544与图30A同样既可以由单层构成，又可以由多层的叠层构成。阳极545可以与图30A同样地利用透光导电材料来形成。
阴极543、发光层544和阳极545彼此重叠的部分相当于发光元件542。在图30C所示的像素中，从发光元件542发射的光如空心箭头所示发射到阳极545一侧和阴极543一侧的双方。
注意，虽然在此说明了使用有机EL元件作为发光元件的情况，但是也可以使用无机EL元件作为发光元件。
注意，虽然在本实施方式中表示了控制发光元件的发光的薄膜晶体管(驱动晶体管)和发光元件电连接的实例，但是也可以在驱动晶体管和发光元件之间连接有电流控制晶体管。
注意，本实施方式所说明的发光装置不局限于图30A至30C所示的结构，而可以根据本发明的技术思想进行各种变形。
通过上述工序，可以制造发光装置。作为本实施方式的发光装置包括的薄膜晶体管，使用应用上述实施方式的制造方法的薄膜晶体管。因此，可以得到上述实施方式所说明的薄膜晶体管的效果。再者，可以使发光装置能够进行高速工作。
实施方式6
下面，参照附图而说明安装在实施方式4所说明的显示装置或实施方式5所说明的发光装置中的发光显示面板的一个方式。
在本发明的液晶显示装置或发光装置中，优选将连接到像素部的信号线驱动电路及扫描线驱动电路设置在另外的衬底(例如，半导体衬底或者SOI衬底等)上且连接。然而，也可以不另行设置而在与像素电路相同的衬底上形成。
注意，对于另行形成的衬底的连接方法没有特别的限制，可以使用已知的COG方法、引线键合方法、或TAB方法等。此外，若是可以实现电连接，对于连接位置没有特别的限制。另外，也可以另行形成控制器、CPU、及存储器等而连接到像素电路。
图31表示本发明的显示装置的框图。图31所示的显示装置包括具有多个具备显示元件的像素的像素部600、选择各像素的扫描线驱动电路602、控制对被选择的像素的视频信号的输入的信号线驱动电路603。
注意，本发明的显示装置不局限于图31所示的方式。换言之，在本发明中使用的信号线驱动电路不局限于只具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关以外，还可以具有缓冲器、电平转移器、源极跟随器等其他电路。此外，不一定要设置移位寄存器及模拟开关，例如既可以具有如译码电路的能够选择信号线的其他电路而代替移位寄存器，又可以具有锁存器等而代替模拟开关。
图31所示的信号线驱动电路603包括移位寄存器604以及模拟开关605。在移位寄存器604中输入有时钟信号(CLK)和起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器604中产生时序信号，而输入到模拟开关605。
此外，对模拟开关605供应视频信号(video signal)。模拟开关605根据被输入的时序信号对视频信号进行取样，然后供应给后级的信号线。
图31所示的扫描线驱动电路602包括移位寄存器606以及缓冲器607。此外，也可以包括电平转移器。在扫描线驱动电路602中，对移位寄存器606输入时钟信号(CLK)及起始脉冲信号(SP)，而产生选择信号。产生了的选择信号在缓冲器607中被缓冲放大，并被供应给对应的扫描线。设置在一条线的像素中的所有晶体管的栅极连接到一个扫描线。并且，由于当工作时需要使一条线的像素的晶体管同时导通，因此使缓冲器607具有能够流过大电流的结构。
在全彩色的显示装置中，在对对应于R(红)、G(绿)、B(蓝)的视频信号按顺序进行取样而供应给对应的信号线的情况下，用来连接移位寄存器604和模拟开关605的端子数相当于用来连接模拟开关605和像素部600的信号线的端子数的1/3左右。因此，通过将模拟开关605形成在与像素部600相同的衬底上，与将模拟开关605形成在与像素部600不同的衬底上的情况相比，可以抑制用来连接另行形成的衬底的端子数，并且抑制连接缺陷的发生几率，来可以提高成品率。
此外，虽然图31的扫描线驱动电路602包括移位寄存器606以及缓冲器607，但是本发明不局限于此，也可以只利用移位寄存器606构成扫描线驱动电路602。
注意，图31所示的结构只表示本发明的显示装置的一个方式，信号线驱动电路和扫描线驱动电路的结构不局限于此。
接着，将参照图32A和图32B以及图33A和图33B而说明相当于本发明的一个方式的液晶显示面板及发光显示面板的外观及截面。图32A表示如下面板的俯视图：利用密封材料645将形成在第一衬底641上的具有结晶半导体层的晶体管650及液晶元件653密封在与第二衬底646之间。图32B相当于图32A的M-N的截面图。图33A和33B表示发光装置的情况。注意，在图33A和33B中，只对不同于图32A和32B的部分附上附图标记。
以围绕形成在第一衬底641上的像素部642和扫描线驱动电路644的方式设置有密封材料645。此外，在像素部642及扫描线驱动电路644上设置有第二衬底646。因此，使用第一衬底641、密封材料645以及第二衬底646将像素部642及扫描线驱动电路644与液晶层648或填充材料661一起密封。另外，在与第一衬底641上的由密封材料645围绕的区域不同的区域中安装有信号线驱动电路643。此外，信号线驱动电路643是在另行准备的衬底上利用具有多晶半导体层的晶体管而设置的。注意，虽然在本实施方式中说明将使用具有多晶半导体层的晶体管的信号线驱动电路643贴到第一衬底641的情况，但是也可以采用使用单晶半导体的晶体管形成信号线驱动电路并贴合。图32B例示包括在信号线驱动电路643中的由多晶半导体层形成的晶体管649。
设置在第一衬底641上的像素部642包括多个晶体管，图32B例示包括在像素部642中的晶体管650。此外，扫描线驱动电路644也包括多个晶体管，图32B例示包括在扫描线驱动电路644中的晶体管649。注意，虽然在本实施方式中，说明在发光装置中晶体管650是驱动晶体管的情况，但是晶体管650既可以是电流控制晶体管，又可以是擦除晶体管。晶体管650相当于使用结晶半导体层的晶体管。
此外，液晶元件653所具有的像素电极652通过布线658电连接到晶体管650。而且，液晶元件653的相对电极657设置在第二衬底646上。像素电极652、相对电极657以及液晶层648重叠的部分相当于液晶元件653。
此外，发光元件660所具有的像素电极通过布线电连接到晶体管。而且，在本实施方式中，发光元件660的共同电极和具有透光性的导电材料层电连接。注意，发光元件660的结构不局限于本实施方式所示的结构。可以根据从发光元件660取出的光的方向、晶体管650的极性等，适当地改变发光元件660的结构。
此外，作为第一衬底641以及第二衬底646的材料，可以使用玻璃、金属(典型地是不锈钢)、陶瓷或者塑料等。作为塑料，可以使用FRP(纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜等。另外，也可以使用具有使用PVF薄膜、聚酯薄膜夹住铝箔的结构的薄片。
另外，隔离物651是珠状隔离物，为控制像素电极652和相对电极657之间的距离(单元间隙)而设置。此外，也可以使用通过选择性地蚀刻绝缘层来获得的隔离物(支柱间隔物)。
此外，供应到另行形成的信号线驱动电路643、扫描线驱动电路644以及像素部642的各种信号(电位)从FPC647(柔性印刷电路)通过引导布线654以及引导布线655供给。
在本实施方式中，连接端子656由与液晶元件653所具有的像素电极652相同的导电层形成。此外，引导布线654以及引导布线655由与布线658相同的导电层形成。
连接端子656通过各向异性导电层659电连接到FPC647所具有的端子。
注意，虽然未图示，但是本实施方式所示的液晶显示装置具有定向膜以及偏振片，还可以具有颜色滤光片、遮光层等。
在本实施方式中，连接端子656使用与发光元件660所具有的像素电极相同的导电层而设置。此外，引导布线655使用与布线658相同的导电层而设置。但是，不局限于此。
注意，位于从发光元件660取出光的方向上的衬底的第二衬底应该是透光衬底。在此情况下，使用由玻璃板、塑料板、聚酯薄膜或丙烯薄膜等具有透光性的材料构成的衬底。
此外，作为填充材料661，可以使用氮、氩等惰性气体，还可以使用紫外线固化树脂或热固化树脂等，而可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或者EVA(乙烯-醋酸乙烯酯)等。在此，例如使用氮即可。
此外，也可以在发光元件的发射表面上适当地设置偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板、λ/2板)或者颜色滤光片等光学薄膜。此外，也可以在偏振片或圆偏振片上设置反射防止层。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式7
如上述实施方式所说明，根据本发明可以制造有源矩阵型显示模块。注意，还安装有FPC的显示面板称为显示模块。在本实施方式中，说明将根据上述实施方式所说明的方法来制造的显示模块安装到显示部中的电子设备。作为这种电子设备，可以举出：影像拍摄装置诸如摄像机、数字相机等；头盔显示器(护目镜型显示器)；汽车导航系统；投影机；汽车立体声；个人计算机；便携式信息终端(移动计算机、移动电话、或电子书籍等)；等。图35A和35B表示它们的一例。
图35A表示电视装置。将应用本发明而制造的显示模块组装框体中来可以完成如图35A所示的电视装置。由应用实施方式2及实施方式3所说明的制造方法的显示面板形成主画面723，并且作为其他附属设备具备扬声器部729、操作开关等。
如图35A所示，将显示用面板722组装框体721中，可以由接收器725接收普通的电视广播。而且，也可以通过调制解调器724连接到采用有线或无线方式的通信网络，进行单方向或双方向的信息通信。可以使用组装框体中的开关或遥控操作机726来操作电视装置。并且，也可以在该遥控操作机726中设置有显示输出信息的显示部727。
另外，也可以在电视装置中，除了主画面723之外，还使用第二显示用面板形成子画面728，而附加显示频道、音量等的结构。在该结构中，也可以使用视角良好的液晶显示面板形成主画面723，而使用能够以低耗电量来显示的发光显示面板形成子画面728。另外，当利用液晶显示面板形成子画面时，具有能够一亮一灭的结构，而可以实现低耗电量化。
图36表示电视装置的结构的框图，该结构可以应用于图35A所示的电视装置。在显示面板750中形成有像素部751。如其他实施方式所说明地使信号线驱动电路752和扫描线驱动电路753连接即可。
作为其他外部电路的结构，在图像信号的输入一侧包括图像信号放大电路755、图像信号处理电路756、以及控制电路757等。该图像信号放大电路755放大由调谐器754接收的信号中的图像信号，并图像信号处理电路756将从图像信号放大电路755输出的信号转换为对应于红、绿、蓝各种颜色的颜色信号，且控制电路757将该图像信号转换为驱动器IC的输入规格。控制电路757将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以具有如下结构，即在信号线一侧设置信号分割电路758，并且将输入数字信号分割成m个(m是任意的整数)来供应。
由调谐器754接收的信号中的音频信号被传送到音频信号放大电路759，并且经过音频信号处理电路760从扬声器763输出。控制电路761从输入部762接收接收站(接收频率)、音量的控制信息，并且将信号传送到调谐器754以及音频信号处理电路760。
通过将本发明应用于上述所说明的电视装置，可以获得对比度高，显示不均匀性低，耗电量低的电视装置。
当然，本发明不局限于电视装置，而可以应用于各种各样的用途，诸如个人计算机的监视器；大面积的显示媒体如火车站、机场等的信息显示板或者街头上的广告显示板等。通过将本发明应用于这些，可以提高这些显示媒体的显示特性以及生产率等。
对主画面723、子画面728使用应用实施方式2及实施方式3所说明的薄膜晶体管的制造方法的显示面板或显示装置，可以提高电视装置的显示特性以及生产率。
此外，图35B所示的便携型的计算机具有主体731及显示部732等。通过对显示部732使用应用实施方式2及实施方式3所说明的薄膜晶体管的制造方法的显示面板或显示装置，可以提高计算机的生产率。
图34A至34C表示应用本发明的移动电话的一例，图34A是正面图，图34B是背面图，图34C是使两个框体滑动时的正面图。图34A至34C所示的移动电话由框体701及框体702的两个框体构成。移动电话图34A至34C所示的是具有移动电话和便携式信息终端的双方的功能，内置有计算机，除了声音通话以外还可以进行各种数据处理的所谓智能手机。
图34A至34C所示的移动电话由框体701及框体702构成。在框体701中具备显示部703、扬声器704、麦克风705、操作键706、定位装置707、表面相机用镜头708、外部连接端子插口709以及耳机端子710等，在框体702中具备键盘711、外部存储槽712、背面相机713、光灯714等。另外，天线内置在框体701中。
此外，除了上述结构以外，图34A至34C所示的移动电话还可以内置非接触IC芯片、小型存储器等。
互相重叠的框体701和框体702(示出于图34A)可以滑动，使它滑动如图34C所示那样展开。在显示部703中可以组装应用实施方式2及实施方式3所说明的薄膜晶体管的制造方法的显示面板或显示装置。因为在同一个面上具备显示部703和表面相机用镜头708，所以可以进行电视电话。此外，可以将显示部703用作取景器，且利用背面相机713及光灯714拍摄静态图像及动态图像。
通过使用扬声器704及麦克风705，可以作为声音记录器(录音器)或声音再现器使用图34A至34C所示的移动电话。此外，通过利用操作键706，可以进行电话的发送/接收操作、电子邮件等的简单的信息输入操作、显示在显示部的图像的卷动(scroll)操作、用来进行显示在显示部的信息的选择等的光标移动操作等。
此外，在诸如文件的制造、作为便携式信息终端的使用等要处理的信息很多的情况下，使用键盘711是很方便的。再者，互相重叠的框体701和框体702(图34A)滑动，如图34C所示那样展开。在作为便携式信息终端而使用的情况下，可以使用键盘711及定位装置707而进行顺利的光标操作。外部连接端子插口709可以连接到各种电缆如AC适配器及USB电缆等，并且可以充电以及进行与个人计算机等的数据通信。此外，对外部存储狭孔712插入记录媒质，因此可以对应于更大量的数据存储及移动。
框体702的背面(图34B)具备背面相机713及光灯714，将显示部703用作取景器，可以拍摄静态图像及动态图像。
此外，除了上述功能结构以外，还可以具备红外线通信功能、USB端口、地面数字电视广播(one segment television broadcast)接收功能、非接触IC芯片或耳机插口等。
本实施方式所说明的各种电子设备可以应用实施方式2及实施方式3所说明的薄膜晶体管的制造方法而制造，应用本发明来可以提高这些电子设备的显示特性及生产率等。
本说明书根据2007年12月3日在日本专利局受理的日本专利申请编号2007-312872而制作，所述申请内容包括在本说明书中。

Claims (14)

1.一种结晶半导体膜的形成方法，包括如下步骤：
形成包含氢的半导体膜；
对所述包含氢的半导体膜在包含氢和稀有气体的气体中进行表面波等离子体处理，以在所述包含氢的半导体膜中产生晶核；以及
使所述晶核成长。
2.根据权利要求1所述的结晶半导体膜的形成方法，其中所述表面波等离子体处理在超高真空中进行。
3.根据权利要求1所述的结晶半导体膜的形成方法，其中使用等离子体CVD法，以使所述晶核成长。
4.根据权利要求1所述的结晶半导体膜的形成方法，其中所述结晶半导体膜不包括迁移层。
5.根据权利要求1所述的结晶半导体膜的形成方法，其中所述结晶半导体膜的厚度为2nm至60nm。
6.根据权利要求1所述的结晶半导体膜的形成方法，其中所述表面波等离子体处理使用电荷密度为1×1010cm-3以上的等离子体。
7.一种薄膜晶体管的制造方法，包括如下步骤：
形成栅电极；
在所述栅电极上形成绝缘膜；
在所述绝缘膜上形成包含氢的半导体膜；
对所述包含氢的半导体膜在包含氢和稀有气体的气体中进行表面波等离子体处理，以在所述包含氢的半导体膜中产生晶核；
使所述晶核成长来形成结晶半导体膜；
在所述结晶半导体膜上形成包含杂质元素的半导体膜；以及
在所述包含杂质元素的半导体膜上形成源电极及漏电极。
8.根据权利要求7所述的薄膜晶体管的制造方法，其中所述表面波等离子体处理在超高真空中进行。
9.根据权利要求7所述的薄膜晶体管的制造方法，其中使用等离子体CVD法，以使所述晶核成长。
10.根据权利要求7所述的薄膜晶体管的制造方法，其中所述结晶半导体膜不包括迁移层。
11.根据权利要求7所述的薄膜晶体管的制造方法，其中所述结晶半导体膜的厚度为2nm至60nm。
12.根据权利要求7所述的薄膜晶体管的制造方法，其中所述表面波等离子体处理使用电荷密度为1×1010cm-3以上的等离子体。
13.根据权利要求7所述的薄膜晶体管的制造方法，其中使用包含PH3的氢化硅气体或包含B2H6的氢化硅气体形成所述包含杂质元素的半导体膜。
14.一种薄膜晶体管的制造方法，包括如下步骤：将像素电极连接到根据权利要求7所述的方法制造的薄膜晶体管的源电极或漏电极。
CN200810183703.7A 2007-12-03 2008-12-03 结晶半导体膜的形成方法、晶体管及显示装置的制造方法 Expired - Fee Related CN101527260B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-312872 2007-12-03
JP2007312872 2007-12-03
JP2007312872 2007-12-03

Publications (2)

Publication Number Publication Date
CN101527260A CN101527260A (zh) 2009-09-09
CN101527260B true CN101527260B (zh) 2012-09-05

Family

ID=40674454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810183703.7A Expired - Fee Related CN101527260B (zh) 2007-12-03 2008-12-03 结晶半导体膜的形成方法、晶体管及显示装置的制造方法

Country Status (5)

Country Link
US (1) US8591650B2 (zh)
JP (1) JP5517441B2 (zh)
KR (1) KR101543429B1 (zh)
CN (1) CN101527260B (zh)
TW (1) TWI489525B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
CN102246310B (zh) * 2008-12-11 2013-11-06 株式会社半导体能源研究所 薄膜晶体管及显示装置
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
JP5096437B2 (ja) * 2009-09-28 2012-12-12 株式会社ジャパンディスプレイイースト 有機ｅｌ表示装置
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2517245B1 (en) 2009-12-25 2019-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8343858B2 (en) * 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US9111775B2 (en) 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
WO2012176410A1 (ja) * 2011-06-21 2012-12-27 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板、並びに半導体膜の製造方法
JP5740270B2 (ja) * 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2014189671A1 (en) * 2013-05-24 2014-11-27 Applied Materials, Inc. Cobalt selectivity improvement in selective cobalt process sequence
JP2018147802A (ja) * 2017-03-08 2018-09-20 パイオニア株式会社 発光装置
JP7280985B2 (ja) * 2017-03-08 2023-05-24 パイオニア株式会社 発光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246886A (en) * 1991-06-28 1993-09-21 Canon Kabushiki Kaisha Process for depositing a silicon-containing polycrystalline film on a substrate by way of growing Ge-crystalline nucleus
CN1113032A (zh) * 1994-02-03 1995-12-06 株式会社半导体能源研究所 一种半导体器件的制造方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2968866A (en) * 1958-05-21 1961-01-24 Sylvania Electric Prod Method of producing thin wafers of semiconductor materials
US4251287A (en) * 1979-10-01 1981-02-17 The University Of Delaware Amorphous semiconductor solar cell
JPS5685792A (en) * 1979-12-14 1981-07-13 Citizen Watch Co Ltd Liquid crystal display unit
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
US4859553A (en) * 1987-05-04 1989-08-22 Xerox Corporation Imaging members with plasma deposited silicon oxides
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US5843225A (en) * 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US6171674B1 (en) * 1993-07-20 2001-01-09 Semiconductor Energy Laboratory Co., Ltd. Hard carbon coating for magnetic recording medium
JP3352191B2 (ja) 1993-12-08 2002-12-03 キヤノン株式会社 薄膜トランジスタの製造方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP2762968B2 (ja) 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JP3907726B2 (ja) * 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JPH10120491A (ja) 1996-10-17 1998-05-12 Matsushita Electric Ind Co Ltd 結晶膜の形成方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP3911971B2 (ja) * 1999-09-08 2007-05-09 松下電器産業株式会社 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
US6803585B2 (en) * 2000-01-03 2004-10-12 Yuri Glukhoy Electron-cyclotron resonance type ion beam source for ion implanter
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP2002206168A (ja) * 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
JP2002299235A (ja) 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd 半導体薄膜形成方法及び薄膜半導体装置
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
EP1445802A1 (en) * 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP2005123389A (ja) 2003-10-16 2005-05-12 Advanced Lcd Technologies Development Center Co Ltd プラズマ処理方法、プラズマ成膜方法、プラズマエッチング方法およびプラズマ処理装置
KR100752214B1 (ko) * 2003-10-16 2007-08-28 엘지.필립스 엘시디 주식회사 반투과형 액정표시소자의 제조방법
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US20050205880A1 (en) * 2004-03-19 2005-09-22 Aya Anzai Display device and electronic appliance
US7502040B2 (en) * 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
JP5013393B2 (ja) * 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
JP4597792B2 (ja) 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
CN101208457B (zh) * 2005-06-29 2010-12-29 欧瑞康太阳Ip股份公司（特吕巴赫） 制造平板基体的方法
JP4777717B2 (ja) 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
JP4873405B2 (ja) * 2006-03-24 2012-02-08 東京エレクトロン株式会社 プラズマ処理装置と方法
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
JP5503857B2 (ja) * 2007-09-14 2014-05-28 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246886A (en) * 1991-06-28 1993-09-21 Canon Kabushiki Kaisha Process for depositing a silicon-containing polycrystalline film on a substrate by way of growing Ge-crystalline nucleus
CN1113032A (zh) * 1994-02-03 1995-12-06 株式会社半导体能源研究所 一种半导体器件的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-299235A 2002.10.11

Also Published As

Publication number Publication date
KR101543429B1 (ko) 2015-08-10
TW200941556A (en) 2009-10-01
JP2009158950A (ja) 2009-07-16
US20090139447A1 (en) 2009-06-04
US8591650B2 (en) 2013-11-26
JP5517441B2 (ja) 2014-06-11
KR20090057908A (ko) 2009-06-08
TWI489525B (zh) 2015-06-21
CN101527260A (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
CN101383290B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
KR101452204B1 (ko) 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
CN101355089B (zh) 显示装置
CN101339960B (zh) 发光装置
CN101527320B (zh) 半导体装置
US8647933B2 (en) Method for manufacturing semiconductor device and display device
CN101847662B (zh) 薄膜晶体管
CN102007586B (zh) 薄膜晶体管及其制造方法
CN101369540B (zh) 半导体装置的制造方法
CN101339905B (zh) 半导体装置的制造方法
CN102246310B (zh) 薄膜晶体管及显示装置
KR20110029157A (ko) 박막 트랜지스터
CN101765917A (zh) 显示器件及具有该显示器件的电子设备及其制造方法
CN101452961A (zh) 薄膜晶体管、显示装置以及这些的制造方法
CN101834140A (zh) 薄膜晶体管及该薄膜晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20211203

CF01 Termination of patent right due to non-payment of annual fee