CN101527320B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101527320B
CN101527320B CN2008101837041A CN200810183704A CN101527320B CN 101527320 B CN101527320 B CN 101527320B CN 2008101837041 A CN2008101837041 A CN 2008101837041A CN 200810183704 A CN200810183704 A CN 200810183704A CN 101527320 B CN101527320 B CN 101527320B
Authority
CN
China
Prior art keywords
film
semiconductor film
resilient coating
impurity element
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101837041A
Other languages
English (en)
Other versions
CN101527320A (zh
Inventor
山崎舜平
宫入秀和
神保安弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101527320A publication Critical patent/CN101527320A/zh
Application granted granted Critical
Publication of CN101527320B publication Critical patent/CN101527320B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的目的在于：降低薄膜晶体管的截止电流；提高薄膜晶体管的电特性；提高使用薄膜晶体管的显示装置的图像质量。本发明提供一种薄膜晶体管，包括：在栅电极上隔着栅极绝缘膜设置在不到达该栅电极的端部的内侧区域的半导体膜；至少覆盖半导体膜的侧面的膜；以及形成在覆盖半导体膜的侧面的膜上的一对布线，其中，半导体膜中添加有用作供体的杂质元素。

Description

半导体装置
技术领域
本发明涉及一种薄膜晶体管及一种至少在像素部中使用薄膜晶体管的显示装置。
背景技术
近年来，使用形成在具有绝缘表面的衬底上的半导体薄膜(厚度为几十nm至几百nm左右)构成薄膜晶体管的技术引人注目。薄膜晶体管在诸如IC和电光学装置的电子装置中获得了广泛应用，特别地，正在加快开发作为显示装置的开关元件的薄膜晶体管。
作为图像显示装置的开关元件，使用将非晶半导体膜用于沟道形成区域的薄膜晶体管、将晶体粒径为100nm以上的多晶半导体膜用于沟道形成区域的薄膜晶体管等。作为形成多晶半导体膜的方法，已知的是利用光学系统将脉冲振荡的受激准分子激光束加工成线形并在将该加工后的线形激光束对非晶硅膜进行扫描的同时照射该非晶硅膜来使非晶硅膜结晶化的技术。
另外，作为图像显示装置的开关元件，使用将晶体粒径为小于100nm的微晶半导体膜用于沟道形成区域的薄膜晶体管(专利文献1及2)。
[专利文献1]日本专利申请公开H4-242724号公报
[专利文献2]日本专利申请公开2005-49832号公报
与将非晶半导体膜用于沟道形成区域的薄膜晶体管相比，将多晶半导体膜用于沟道形成区域的薄膜晶体管的电场效应迁移率高2数位，并且具有可以在同一个衬底上集成地形成半导体显示装置的像素部和其外围驱动电路的优点。然而，存在着以下问题：因为使半导体膜结晶化，所以步骤比利用非晶半导体膜的情况复杂，因此，成品率降低且成本增加。
另外，利用微晶半导体膜的反交错型薄膜晶体管具有栅极绝缘膜及微晶半导体膜的界面区域的结晶性低且薄膜晶体管的电特性不好的问题。
另外，与将非晶半导体膜用于沟道形成区域的反交错型薄膜晶体管相比，将微晶半导体膜用于沟道形成区域的反交错型薄膜晶体管可以提高导通电流，然而，截止电流也与此同时上升。利用截止电流高的薄膜晶体管的显示装置具有随着对比度的降低，功耗也增加的问题。
发明内容
鉴于上述问题，本发明的目的在于：降低薄膜晶体管的截止电流；提高薄膜晶体管的电特性；提高利用薄膜晶体管的显示装置的图像质量。
本发明的技术方案之一为一种薄膜晶体管，包括：栅电极上的隔着栅极绝缘膜设置在不到达该栅电极的端部的内侧区域的半导体膜；至少覆盖半导体膜的侧面的膜；以及形成在覆盖半导体膜的侧面的膜上的一对布线，其中，半导体膜中添加有用作供体的杂质元素。覆盖半导体膜的侧面的膜为非晶半导体膜或绝缘膜。另外，也可以以与覆盖半导体膜的侧面的膜接触的方式形成分别形成源区及漏区的添加有给予一导电类型的杂质元素的杂质半导体膜。
本发明的技术方案之一为一种薄膜晶体管，包括：栅电极上的隔着栅极绝缘膜设置在不到达该栅电极的端部的内侧区域的半导体膜；覆盖半导体膜的顶面及侧面的非晶半导体膜；以及非晶半导体膜上的分别形成源区及漏区的添加有给予一导电类型的杂质元素的杂质半导体膜，其中，半导体膜中添加有用作供体的杂质元素。另外，半导体膜的源区及漏区一侧的端部也可以与非晶半导体膜、杂质半导体膜重叠。另外，非晶半导体膜的端部也可以超出源区及漏区外侧。
而且，在上述发明中，也可以在半导体膜的顶面设置有与上述非晶半导体膜不同的非晶半导体膜。
本发明的技术方案之一为一种薄膜晶体管，包括：栅电极上的隔着栅极绝缘膜设置在不到达该栅电极的端部的内侧区域的半导体膜；形成在半导体膜上的非晶半导体膜；非晶半导体膜上的分别形成源区及漏区的添加有给予一导电类型的杂质元素的杂质半导体膜；覆盖半导体膜、非晶半导体膜、以及杂质半导体膜的侧面的绝缘膜；以及形成在绝缘膜上且与杂质半导体膜接触的一对布线，其中，半导体膜中添加有用作供体的杂质元素。
本发明的技术方案之一为一种薄膜晶体管，包括：栅电极上的隔着栅极绝缘膜设置在不到达该栅电极的端部的内侧区域的半导体膜；形成在半导体膜上的非晶半导体膜；覆盖半导体膜及非晶半导体膜的侧面的绝缘膜；绝缘膜上的分别形成源区及漏区的添加有给予一导电类型的杂质元素的杂质半导体膜；以及与杂质半导体膜接触的一对布线，其中，半导体膜中添加有用作供体的杂质元素。
另外，半导体膜的源区及漏区一侧的端部与绝缘膜重叠。
另外，上述半导体膜为非晶硅膜、非晶硅锗膜、非晶锗膜、微晶硅膜、微晶锗膜、微晶硅锗膜、多晶硅膜、多晶硅锗膜、或多晶锗膜。或者，上述半导体膜为添加有添加了用作供体的杂质元素元素的晶粒和覆盖晶粒的锗的半导体膜。
另外，用作供体的杂质元素为磷、砷、或锑。
另外，在此，添加到半导体膜中的用作供体的杂质元素的浓度为1×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为6×1015atoms/cm3以上且3×1018atoms/cm3以下，更优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。另外，用作供体的杂质元素的浓度取决于采用二次离子质谱法得到的浓度分布(浓度轮廓)的浓度。
另外，若将添加到半导体膜中的用作供体的杂质元素的峰浓度设定为低于6×1015atoms/cm3，尤其低于1×1015atoms/cm3，则因为用作供体的杂质元素的数量不足够，而不能期待电场效应迁移率及导通电流的上升。另外，若将添加到半导体膜中的用作供体的杂质元素的峰浓度设定为大于3×1018atoms/cm3，则阈值电压向栅极电压的负极侧偏移而不容易发挥薄膜晶体管的作用，因而，用作供体的杂质元素的浓度为1×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为6×1015atoms/cm3以上且3×1018atoms/cm3以下，更优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。
另外，本发明的技术方案之一为一种制造上述薄膜晶体管的方法。
另外，本发明的技术方案之一为一种具有连接到上述薄膜晶体管的像素电极的显示装置。
另外，本发明的技术方案之一为一种将上述薄膜晶体管用于像素部及驱动电路的显示装置。在本发明的薄膜晶体管中，由于与栅极绝缘膜接触地形成添加有电阻率低的供体的半导体膜，所以其电场效应迁移率和导通电流比利用非晶半导体膜的薄膜晶体管高，因此，可以在与像素部同一个衬底上集成地形成驱动电路的一部分或整体来形成系统型面板(system on panel)。
另外，作为显示装置包括发光装置或液晶显示装置。发光装置包括发光元件，液晶显示装置包括液晶元件。发光元件在其范畴内包括利用电流或电压控制亮度的元件，具体而言，包括有机EL(电致发光)及无机EL。
另外，显示装置包括处于密封有显示元件的状态的面板和处于在该面板上安装有包括控制器的IC等的状态的模块。而且，本发明的技术方案之一涉及一种相当于在制造该显示装置的过程中完成显示元件之前的一个方式的元件衬底，并且该元件衬底在多个像素分别安装有向显示元件供给电流或电压的单元。元件衬底可以为任何方式，具体而言，可以为只形成有显示元件的像素电极的状态，也可以为形成用作像素电极的导电膜之后且对其进行蚀刻形成像素电极之前的状态。
另外，本说明书中的显示装置是指图像显示装置、发光装置、或光源(包括照明装置)。另外，显示装置还包括在显示装置中配备有连接器诸如FPC(Flexible printed circuit：柔性印刷电路)、TAB(TapeAutomated Bonding：载带自动键合)胶带或TCP(Tape Carrier Package：载带封装)的模块；在TAB胶带或TCP的端部设置有印刷线路板的模块；以及以COG(Chip On Glass：玻璃上芯片)方式将IC(集成电路)直接安装到发光元件的模块。
根据本发明，通过在绝缘膜的表面上形成电阻率低的半导体膜，形成覆盖该半导体膜的侧面的非晶半导体膜或绝缘膜，并且在该非晶半导体膜或绝缘膜上设置一对布线，可以在降低薄膜晶体管的截止电流的同时提高导通电流及电场效应迁移率，因而，可以提高薄膜晶体管的电特性。另外，通过制造具有该薄膜晶体管的显示装置，可以提高显示装置的图像质量。
附图说明
图1A和1B为说明本发明的薄膜晶体管的截面图；
图2为说明本发明的薄膜晶体管的截面图；
图3为说明本发明的薄膜晶体管的截面图；
图4为说明本发明的薄膜晶体管的截面图；
图5为说明本发明的薄膜晶体管的截面图；
图6为说明本发明的薄膜晶体管的截面图；
图7为说明本发明的薄膜晶体管的截面图；
图8A至8C为本发明的薄膜晶体管的能带图；
图9A至9F为说明本发明的薄膜晶体管的截面图及等价电路图；
图10A至10C为说明本发明的显示装置的制造方法的截面图；
图11A至11C为说明本发明的显示装置的制造方法的截面图；
图12A至12C为说明本发明的显示装置的制造方法的截面图；
图13为说明本发明的显示装置的制造方法的俯视图；
图14A至14C为说明本发明的显示装置的制造方法的截面图；
图15A至15D为说明可应用于本发明的多级灰度掩模的图；
图16A至16C为说明本发明的显示装置的制造方法的截面图；
图17为说明本发明的显示装置的制造方法的俯视图；
图18A至18C为说明本发明的显示装置的制造方法的截面图；
图19A和19B为说明本发明的显示装置的制造方法的截面图；
图20A至20C为说明本发明的显示装置的制造方法的截面图；
图21A至21C为说明本发明的显示装置的制造方法的截面图；
图22A至22C为说明本发明的薄膜晶体管的制造步骤的截面图；
图23A至23C为说明本发明的薄膜晶体管的制造步骤的截面图；
图24A至24C为说明本发明的薄膜晶体管的制造步骤的截面图；
图25A至25D为说明本发明的薄膜晶体管的制造步骤的图；
图26为说明本发明的薄膜晶体管的制造步骤的截面图；
图27A至27D为说明可应用于本发明的多级灰度掩模的图；
图28为示出可应用于本发明的等离子体CVD装置的结构的图；
图29为示出可应用于本发明的等离子体CVD装置的结构的图；
图30A至30C为示出可应用于本发明的等离子体CVD装置的结构及成膜顺序的图；
图31A和31B为说明本发明的薄膜晶体管的截面图；
图32为说明本发明的显示装置的制造方法的截面图；
图33为说明本发明的显示装置的制造方法的俯视图；
图34为说明本发明的显示装置的制造方法的俯视图；
图35A和35B为说明本发明的显示装置的制造方法的俯视图及截面图；
图36A至36C为说明本发明的显示装置的立体图；
图37A至37D为说明使用本发明的显示装置的电子设备的立体图；
图38为说明使用本发明的显示装置的电子设备的框图；
图39A至39C为说明使用本发明的显示装置的电子设备的立体图；
图40A和40B为说明本发明的薄膜晶体管的截面图；
图41A和41B为说明本发明的薄膜晶体管的俯视图。
具体实施方式
下面，将参照附图说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。在不同附图中共通使用相同附图标记来表示以下说明的本发明的结构中的相同部分。
实施方式1
在此，使用图1A至图10C说明一种薄膜晶体管的结构，该薄膜晶体管与在将微晶半导体膜用于沟道形成区域的通常薄膜晶体管相比，电场效应迁移率及导通电流高，并且截止电流低。
在图1A所示的薄膜晶体管中，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a、52b，在栅极绝缘膜52b上形成添加有用作供体的杂质元素的半导体膜58，在添加有用作供体的杂质元素的半导体膜58上形成缓冲层42，在缓冲层42上形成添加有用作供体的杂质元素的一对源区及漏区72，在一对源区及漏区72上形成布线71a至71c。
在添加有用作供体的杂质元素的半导体膜58中以如下浓度添加有用作供体的杂质元素，1×1015atoms/cm3以上且3×1018atoms/cm3以下，优选为6×1015atoms/cm3以上且3×1018atoms/cm3以下，更优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。
作为添加有用作供体的杂质元素的半导体膜，有非晶硅膜、非晶硅锗膜、非晶锗膜、微晶硅膜、微晶硅锗膜、微晶锗膜、多晶硅膜、多晶硅锗膜、多晶锗膜等。另外，也可以使用硼作为成为受体的杂质元素，而代替用作供体的杂质元素。
通过将添加到半导体膜58中的用作供体的杂质元素的浓度设定在上述范围内，可以降低栅极绝缘膜52b及添加有用作供体的杂质元素的半导体膜58的界面的电阻，而可以制造电场效应迁移率高且导通电流高的薄膜晶体管。注意，若将添加到半导体膜58中的用作供体的杂质元素的峰浓度设定为低于6×1015atoms/cm3，优选低于1×1015atoms/cm3，则因为用作供体的杂质元素的数量不足够，所以不能期待薄膜晶体管的电场效应迁移率及导通电流的上升。另外，若将添加到半导体膜58中的用作供体的杂质元素的峰浓度设定为大于3×1018atoms/cm3，则阈值电压向栅极电压的负极侧偏移而不容易发挥薄膜晶体管的作用。因此，用作供体的杂质元素的浓度优选为1×1015atoms/cm3以上且3×1018atoms/cm3以下，更优选为6×1015atoms/cm3以上且3×1018atoms/cm3以下，更优选为1×1016atoms/cm3以上且3×1018atoms/cm3以下，更优选为3×1016atoms/cm3以上且3×1017atoms/cm3以下。
这里的微晶半导体膜是指包含具有非晶和结晶结构(包括单晶、多晶)的中间结构的半导体的膜。该半导体是具有在自由能方面很稳定的第三状态的半导体，并且是具有短程有序且具有晶格畸变的结晶半导体，其中粒径为0.5nm至20nm的柱状或针状结晶沿对于衬底表面的法线方向成长。另外，在多个微晶半导体之间存在非晶半导体。对于作为微晶半导体的典型例子的微晶硅而言，其拉曼光谱向比表示单晶硅的520cm-1低波数一侧偏移。亦即，微晶硅的拉曼光谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。另外，微晶硅包含至少1原子％的氢或卤，以终止悬空键。再者，通过添加稀有气体元素比如氦、氩、氪、氖等来进一步促进晶格畸变，可以获得稳定性提高的优良微晶半导体膜。例如在美国专利4,409,134号公开关于这种微晶半导体膜的记载。
以5nm以上且50nm以下，优选以5nm以上且20nm以下的厚度形成添加有用作供体的杂质元素的半导体膜58。
另外，优选将添加有用作供体的杂质元素的半导体膜58的氧浓度或氮浓度设定为低于用作供体的杂质元素的浓度的10倍，典型为低于3×1019atoms/cm3，更优选为低于3×1018atoms/cm3，并且优选将碳浓度设定为3×1018atoms/cm3以下。在半导体膜58为微晶半导体膜时，通过降低混入到半导体膜58中的氧、氮或碳的浓度，可以抑制微晶半导体膜中产生缺陷。再者，若在微晶半导体膜中有氧或氮，就不容易结晶。由此，在半导体膜58为微晶半导体膜时，通过使微晶半导体膜中的氧浓度或氮浓度成为较低并且添加用作供体的杂质元素，可以提高微晶半导体膜的结晶性。
另外，因为本实施方式的添加有用作供体的杂质元素的半导体膜58中添加有用作供体的杂质元素，所以通过在形成添加有用作供体的杂质元素的半导体膜58的同时或之后对添加有用作供体的杂质元素的半导体膜58添加成为受体的杂质元素，可以控制阈值电压。作为成为受体的杂质元素典型有硼，优选的是，将B2H6、BF3等的杂质气体以1ppm至1000ppm，优选以1ppm至100ppm的比例混入氢化硅中。并且，将硼的浓度优选设定为用作供体的杂质元素的十分之一左右，例如为1×1014atoms/cm3至6×1016atoms/cm3。
缓冲层42优选覆盖添加有用作供体的杂质元素的半导体膜58的侧面及顶面。而且，栅极绝缘膜52b和缓冲层42优选在添加有用作供体的杂质元素的半导体膜58的周围相接触。
另外，如图1B所示，也可以形成覆盖添加有用作供体的杂质元素的半导体膜58的顶面的第一缓冲层62和覆盖第一缓冲层62的顶面及侧面以及添加有用作供体的杂质元素的半导体膜58的侧面的第二缓冲层42a，而代替图1A中的缓冲层42。
作为缓冲层42、第一缓冲层62、第二缓冲层42a，使用非晶半导体膜。或者，使用添加有氟或氯的卤的非晶半导体膜。将缓冲层42、第二缓冲层42a的厚度设定为50nm至200nm。作为非晶半导体膜有非晶硅膜或包含锗的非晶硅膜等。
由于在添加有用作供体的杂质元素的半导体膜58及布线71a至71c之间有缓冲层42、第一缓冲层42a，因此添加有用作供体的杂质元素的半导体膜58及布线71a至71c不接触。而且，由于缓冲层42、第二缓冲层42a由非晶半导体膜形成，所以与添加有用作供体的杂质元素的半导体膜58相比，其能隙大，电阻率高，并且载流子迁移率低，即为添加有用作供体的杂质元素的半导体膜58的五分之一至十分之一。由此，在后面形成的薄膜晶体管中，缓冲层42、第二缓冲层42a用作高电阻区域，可以降低源区及漏区72和添加有用作供体的杂质元素的半导体膜58之间产生的泄漏电流。另外，可以降低截止电流。
在添加有用作供体的杂质元素的半导体膜58为微晶半导体膜时，通过在添加有用作供体的杂质元素的半导体膜58的表面上作为缓冲层42、第二缓冲层42a形成非晶半导体膜，进而，形成包含氢、氮或卤的非晶半导体膜，可以防止包含在添加有用作供体的杂质元素的半导体膜58中的晶粒的表面自然氧化。尤其，在微晶半导体膜中，在非晶半导体和微晶粒接触的区域中容易因局部应力而产生裂缝。当该裂缝接触氧时，晶粒被氧化而形成氧化硅。然而，通过在添加有用作供体的杂质元素的半导体膜58的表面上形成缓冲层42、第一缓冲层62，可以防止微晶粒氧化。由此，可以减少载流子被捕捉的缺陷或阻碍载流子行进的区域。
作为衬底50除了可以使用通过利用熔化法或浮法制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等；或陶瓷衬底以外，还可以使用具有可耐受本制造步骤中的处理温度的耐热性的塑料衬底等。另外，也可以使用在不锈钢合金等的金属衬底表面上设置绝缘膜的衬底。在衬底50为母玻璃的情况下，可以采用如下尺寸的衬底：第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。
栅电极51由金属材料形成。作为金属材料应用铝、铬、钛、钽、钼、铜等。例如，栅电极51优选由铝或铝和阻挡金属的叠层结构体形成。作为阻挡金属应用钛、钼、铬等的高熔点金属。优选设置阻挡金属，以便防止铝的小丘及氧化。
栅电极51以50nm以上且300nm以下的厚度形成。通过将栅电极51的厚度设定为50nm以上且100nm以下，可以防止后面形成的半导体膜、绝缘膜或布线破裂。另外，通过将栅电极51的厚度设定为150nm以上且300nm以下，可以降低栅电极51的电阻，而可以实现大面积化。
另外，由于在栅电极51上形成半导体膜或布线，所以为了防止破裂，优选将其端部加工为锥形。另外，虽然未图示，但是在该步骤中还可以同时形成连接到栅电极的布线或电容布线。
栅极绝缘膜52a及52b可以分别由厚度为50nm至150nm的氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜形成。在此示出形成氮化硅膜或氮氧化硅膜作为栅极绝缘膜52a并且形成氧化硅膜或氧氮化硅膜作为栅极绝缘膜52b而层叠它们的方式。另外，不使栅极绝缘膜具有两层结构，而可以采用氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜的单层形成栅极绝缘膜。
通过使用氮化硅膜或氮氧化硅膜形成栅极绝缘膜52a，衬底50和栅极绝缘膜52a的紧密力提高，因而，在使用玻璃衬底作为衬底50时，可以防止来自衬底50的杂质扩散到添加有用作供体的杂质元素的半导体膜58、缓冲层42、以及第二缓冲层42a中，并且可以防止栅电极51氧化。亦即，可以防止膜的剥离，并且可以提高后面形成的薄膜晶体管的电特性。另外，若栅极绝缘膜52a、52b的厚度分别为50nm以上，则可以缓和由栅电极51的凹凸导致的覆盖率的降低，因此是优选的。
在此，氧氮化硅膜是指其组成中的氧含量高于氮含量的膜，并且在使用卢瑟福背散射光谱学法(RBS：Rutherford BackscatteringSpectrometry)及氢前方散射法(HFS：Hydrogen Forward Scattering)进行测量的情况下，作为组成范围包含55原子％至65原子％的氧、1原子％至20原子％的氮、25原子％至35原子％的硅、以及0.1原子％至10原子％的氢。另外，氮氧化硅膜是指其组成中的氮含量高于氧含量的膜，并且在使用RBS、HFS进行测量的情况下，作为组成范围包含15原子％至30原子％的氧、20原子％至35原子％的氮、25原子％至35原子％的硅、15原子％至25原子％的氢。但是，在将构成氧氮化硅或氮氧化硅的原子的总计设定为100原子％时，氮、氧、硅及氢的含有比率包括在上述范围内。
在形成n沟道型薄膜晶体管的情况下，对由添加有给予一导电类型的杂质元素的杂质半导体膜形成的一对源区及漏区72作为典型的杂质元素添加磷，即对氢化硅添加PH3等的杂质气体即可。另外，在形成p沟道型薄膜晶体管的情况下，作为典型的杂质元素添加硼，即对氢化硅添加B2H6等的杂质气体即可。通过将磷或硼的浓度设定为1×1019atoms/cm3至1×1021atoms/cm3，可以获得与布线71a至71c的欧姆接触，而发挥源区及漏区的作用。一对源区及漏区72可以由微晶半导体膜或非晶半导体膜形成。一对源区及漏区72以2nm以上且50nm以下的厚度形成。通过减少一对源区及漏区72的厚度，可以提高生产率。
布线71a至71c优选由铝；铜；或添加有耐热性提高元素如铜、硅、钛、钕、锶、钼等或小丘防止元素的铝合金的单层或叠层形成。另外，也可以采用如下叠层结构，即使用钛、钽、钼、钨或这些元素的氮化物形成与添加有给予一导电类型的杂质元素的杂质半导体膜接触一侧的膜，并在其上形成铝或铝合金。而且，也可以采用使用钛、钽、钼、钨或这些元素的氮化物夹住铝或铝合金的上面及下面的叠层结构。在此，作为导电膜示出具有布线71a至71c的三层层叠的结构的导电膜：作为布线71a、71c使用钼膜并且作为布线71b使用铝膜的叠层结构；作为布线71a、71c使用钛膜并且作为布线71b使用铝膜的叠层结构。
另外，虽然图1A和1B所示的薄膜晶体管具有缓冲层42及第二缓冲层42a的侧面与布线71a至71c接触的结构，然而也可以采用如图2所示的结构，即缓冲层87不与布线71a至71c接触，并且布线71a至71c隔着一对源区及漏区88形成在缓冲层87上。这种薄膜晶体管可以使用利用多级灰度掩模的光刻步骤来形成。在实施方式4中对该步骤进行详细说明。
通过采用图2所示的结构，添加有用作供体的杂质元素的半导体膜58不与一对源区及漏区88以及布线71a至71c直接接触，因而可以降低薄膜晶体管的泄漏电流及截止电流。
另外，使用图3说明具有与图1A和1B及图2不同结构的薄膜晶体管。
在图3所示的薄膜晶体管中，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a、52b，在栅极绝缘膜52b上形成添加有用作供体的杂质元素的半导体膜58，在添加有用作供体的杂质元素的半导体膜58上形成缓冲层42，在缓冲层42上形成添加有用作供体的杂质元素的一对源区及漏区72。另外，绝缘膜67a覆盖添加有用作供体的杂质元素的半导体膜58、缓冲层42、以及一对源区及漏区72的侧面，并且在一对源区及漏区72以及绝缘膜67a上形成一对布线71a至71c。
可以使用与栅极绝缘膜52a、52b相同的膜形成绝缘膜67a。另外，可以使用有机树脂来形成。由于绝缘膜67a至少覆盖添加有用作供体的杂质元素的半导体膜58的侧面，所以添加有用作供体的杂质元素的半导体膜58与布线71a至71c不接触，因而可以降低泄漏电流及截止电流。另外，由于位于添加有用作供体的杂质元素的半导体膜58及一对源区及漏区72之间的缓冲层42由非晶半导体膜形成，所以与添加有用作供体的杂质元素的半导体膜58相比，缓冲层42的能隙大，电阻高，并且载流子迁移率低，即为添加有用作供体的杂质元素的半导体膜58的五分之一至十分之一。由此，在后面形成的薄膜晶体管中，缓冲层42用作高电阻区域，可以降低源区及漏区72和添加有用作供体的杂质元素的半导体膜58之间产生的泄漏电流。另外，可以降低截止电流。
另外，虽然图3所示的薄膜晶体管具有在缓冲层42上形成一对源区及漏区72并且绝缘膜67a覆盖一对源区及漏区72的顶面的一部分及侧面的结构，但还可以采用图4及图41A和41B所示的结构。绝缘膜67a覆盖添加有用作供体的杂质元素的半导体膜58及缓冲层42的侧面，并且在缓冲层42上将一个接触孔68a形成于绝缘膜67b的外围(参照图41A)。在此情况下，绝缘膜67a和绝缘膜67b被分离。另外，也可以形成一对接触孔68b、68c(参照图41B)。在此情况下，绝缘膜67a及绝缘膜67b没有分离而连接。另外，在绝缘膜67a上形成一对源区及漏区70，并且在接触孔68b、68c中与缓冲层42接触。另外，在一对源区及漏区70上形成一对布线71a至71c。
如图4所示，通过在绝缘膜67b的外围形成接触孔，被接触孔围绕的绝缘膜67b用作沟道保护膜，因而在使源区及漏区70分离时，对缓冲层不进行过蚀刻，而可以减少对于缓冲层的蚀刻损坏。另外，当形成一对接触孔时，绝缘膜67a及绝缘膜67b连接，并且绝缘膜67b的区域用作沟道保护膜，因而在使源区及漏区70分离时，对缓冲层不进行过蚀刻，而可以减少对于缓冲层的蚀刻损坏。在实施方式6说明这种薄膜晶体管的制造。
根据图4所示的结构，添加有用作供体的杂质元素的半导体膜58不与一对源区及漏区70以及布线71a至71c直接接触，因而可以降低薄膜晶体管的泄漏电流及截止电流。
另外，虽然在此示出了布线71a至71c的端部和一对源区及漏区70的端部不一致的方式，但可以代替采用如图5所示那样布线71a至71c的端部和一对源区及漏区72的端部一致的结构。
另外，使用图6示出栅极绝缘膜的层结构与上述薄膜晶体管不同的薄膜晶体管。
如图6所示，也可以形成三层栅极绝缘膜52a、52b、52c，而代替图1A至图5所示的薄膜晶体管的栅极绝缘膜52a、52b。作为第三层的栅极绝缘膜52c，可以形成厚度为1nm至5nm左右的氮化硅膜或氮氧化硅膜。
作为第三层的栅极绝缘膜形成的厚度为1nm至5nm左右的氮化硅膜或氮氧化硅膜的形成方法，可以采用等离子体CVD法。另外，利用高密度等离子体对栅极绝缘膜52b进行氮化处理，而可以在栅极绝缘膜52b的表面上形成氮化硅膜。也可以通过进行利用高密度等离子体的氮化处理，来获得包含更高浓度的氮的氮化硅膜。通过利用高频率的微波，例如1GHz或2.45GHz来产生高密度等离子体。由于以低电子温度为特征的高密度等离子体的活性种的动能低，所以与利用现有的等离子体处理时相比，可以形成等离子体损坏少且缺陷少的层。另外，由于可以减少栅极绝缘膜52b的表面上的粗度，所以可以提高载流子迁移率。
另外，可以如图7所示那样形成在栅极绝缘膜52b上分散添加有用作供体的杂质元素的晶粒60并且在添加有用作供体的杂质元素的晶粒60栅极绝缘膜52b上形成包含锗作为其主要成分的半导体膜61来代替图1A至图6所示的薄膜晶体管的添加有用作供体的杂质元素的半导体膜58。
在使用硅形成添加有用作供体的杂质元素的晶粒60时，由于以锗为主要成分的半导体膜61的电阻率较低，所以载流子在以锗为主要成分的半导体膜61中移动。由此获得具有其电阻率比添加有用作供体的杂质元素的半导体膜58低的半导体膜的薄膜晶体管。
接下来，在下文中示出如图1A至图7所示的在栅极绝缘膜上层叠添加有用作供体的杂质元素的半导体膜和缓冲层而形成的薄膜晶体管的工作机理。在此，作为添加有用作供体的杂质元素的半导体膜使用添加有磷的微晶硅膜并且作为缓冲层使用非晶硅膜进行说明。
图8A至8C示出本发明的薄膜晶体管的能带图，图9A、9C及9E示出薄膜晶体管的截面图，图9B、9D及9F示出等效电路。
图9A示出一种薄膜晶体管，其中层叠衬底20、栅电极21、栅极绝缘膜22、作为添加有用作供体的杂质元素的半导体膜的添加有磷的微晶硅膜23、作为缓冲层的非晶硅膜24、源区25S、漏区25D、源电极26S、漏电极26D。
图9B示出此时的等效电路。在此，电阻RSa主要表示源区25S及非晶硅膜24的电阻值，电阻RDa主要表示漏区25D及非晶硅膜24的电阻值，电阻Rac主要表示非晶硅膜24的电阻值，电阻Rμc主要表示添加有磷的微晶硅膜23的电阻值。
另外，图8A为图9A所示的栅电极21不被施加电压的状态的薄膜晶体管的带图，并且示出非晶硅膜24的费密能级Ef和栅电极的费密能级Efm相等的情况。
由于在作为本实施方式的添加有用作供体的杂质元素的半导体膜的添加有磷的微晶硅膜23中包含作为用作供体的杂质元素之一的磷，所以微晶硅膜为N型半导体，并且在添加有磷的微晶硅膜23中，费密能级Ef近似于传导带能级Ec。另外，添加有磷的微晶硅膜23为N型，非晶硅膜24为I型。另外，若将微晶硅膜的带隙(传导带的下端Ec和价电子带的上端Ev的能差)例如设定为1.4eV，并且将非晶硅的带隙例如设定为1.7eV，则在添加有磷的微晶硅膜23及非晶硅膜24的界面上形成NI接合，而在能带在添加有磷的微晶硅膜23及非晶硅膜24的界面附近弯曲的同时，添加有磷的微晶硅膜23的传导带的下端Ec位于非晶硅膜24的传导带的下端Ec的下方。
在此，图9C示出当对栅电极21施加正电压，将源电极26S作为接地电位，并且对漏电极26D施加正电压时的漏电流及载流子的路径。即，示出此时流过漏电极26D及源电极26S之间的载流子的路径。如图9C的虚线所示，漏电流的路径为漏电极26D、漏区25D、非晶硅膜24、添加有磷的微晶硅膜23中的栅极绝缘膜22的界面附近、非晶硅膜24、源区25S、源电极26S。亦即，流过漏电极26D及源电极26S之间的载流子的路径为源电极26S、源区25S、非晶硅膜24、微晶硅膜23中的栅极绝缘膜22的界面附近、非晶硅膜24、漏区25D、漏电极26D。
图9D示出此时的等效电路。在此，由于向源区25S及非晶硅膜24的界面施加正向偏压，所以电阻RSa为源区25S及非晶硅膜24的正向连接的电阻值，并且电阻低。另外，由于向漏区25D及非晶硅膜24的界面施加反向偏压并产生耗尽层，所以电阻RDa的电阻高。电阻Rμc为反转的添加有磷的微晶硅膜23的电阻值。在此，反转的添加有磷的微晶硅膜23是指通过对栅电极21施加电位，在与栅极绝缘膜22的界面产生传导电子的状态的添加有磷的微晶硅膜23。电阻RSa比电阻RDa及Rμc极小。
另外，图8B为图9C所示的状态的薄膜晶体管的带图，其中对栅电极21施加正电压，典型地施加以形成反转层的程度大的正电压。若对栅电极21施加正电压，则添加有磷的微晶硅膜23的能带弯曲，以形成传导带的下端Ec位于费密能级Ef下方的区域即反转层，并且在与栅极绝缘膜22的界面附近的添加有磷的微晶硅膜23中引起电子而提高传导电子密度。该反转层开始形成时的正电压与阈值电压Vth大致相等。
在此，在实际上的装置结构中，电阻RDa典型地由厚度为0.1μm至0.3μm左右的非晶硅膜形成。另一方面，电阻RμC典型地由长度为3μm至6μm左右的添加有磷的微晶硅膜形成。因此，沟道中的载流子的移动距离为非晶硅膜中的移动距离的10倍至30倍。通过将微晶硅膜的电阻RμC设定为比非晶硅膜的电阻Rac极小，可以实现薄膜晶体管的导通电流的上升及电场效应迁移率的提高。由此，通过对微晶硅膜添加用作供体的杂质元素，在此为磷，可以提高载流子浓度，而可以提高微晶硅膜的传导率。结果，可以提高导通电流。
另一方面，图9E示出当对栅电极21施加负电压，将源电极26S作为接地电位，并且对漏电极26D施加正电压时的漏电流及载流子的路径。即，示出此时流过漏电极26D及源电极26S之间的载流子的路径。如图9E的虚线所示，漏电流的路径为漏电极26D、漏区25D、非晶硅膜24的表面附近、源区25S、源电极26S。亦即，流过漏电极26D及源电极26S之间的载流子的路径为源电极26S、源区25S、非晶硅膜24的表面附近、漏区25D、漏电极26D。
图9F示出此时的等效电路。在此，由于向源区25S及非晶硅膜24的界面施加正向偏压，所以电阻RSa为源区25及非晶硅膜24的正向连接的电阻值，并且电阻低。另外，由于向漏区25D及非晶硅膜24的界面施加反向偏压并产生耗尽层，所以电阻RDa的电阻高。电阻Rac为非晶硅膜24的电阻值。电阻RSa比电阻RDa及Rμc极小。
另外，图8C为图9E所示的状态的薄膜晶体管的带图，其中对栅电极21施加负电压。若对栅电极21施加负电压，则从栅极绝缘膜22及添加有磷的微晶硅膜23的界面附近排斥电子，电子密度降低，而形成耗尽层。在此情况下，由于从传导带驱逐传导电子，所以在添加有磷的微晶硅膜23的与栅极绝缘膜22的界面，添加有用作供体的杂质元素的微晶硅膜23的传导带的下端Ec位于比费密能级Ef更上方，添加有磷的微晶硅膜23的表面被高电阻化而其电阻变成高于非晶硅膜24的电阻。由此，在对栅电极21施加负电压时，电子在非晶硅膜24中移动，而产生电流。在非晶硅膜24及漏区25D的界面附近，施加反偏压，形成耗尽层，而电阻RDa提高。然而，若在非晶硅膜24中包含缺陷、杂质元素或复合中心，则缺陷、杂质元素或复合中心成为泄漏路径(leakpath)，耗尽层不扩大，而产生截止电流。由此，非晶硅膜24与漏区25D的界面的接合完全，并且非晶硅膜24由杂质元素少、缺陷少而且复合中心少的膜形成。亦即，通过使用光电流值大且暗电流值小的非晶硅膜24形成薄膜晶体管，可以降低薄膜晶体管的泄漏电流。
另外，虽然在此使用添加有磷的微晶硅膜23作为添加有用作供体的杂质元素的半导体膜进行说明，但是，在使用其他的添加有用作供体的杂质元素的非晶硅膜、非晶锗膜、非晶硅锗膜、微晶锗膜、微晶硅锗膜、多晶硅膜、多晶锗膜、多晶硅锗膜时也通过同样地添加用作供体的杂质元素如磷、砷或锑等，其带隙比构成缓冲层的非晶硅小。由此，在添加有用作供体的杂质元素的半导体膜及缓冲层的界面形成NI接合，而在能带弯曲的同时，添加有用作供体的杂质元素的半导体膜的传导带的下端Ec位于缓冲层的传导带的下端Ec的下方。因此具有与上述同样的薄膜晶体管特性。
如本方式所示，通过在对栅电极施加正电压的情况下，将添加有用作供体的杂质元素的导电性高的半导体膜作为载流子的移动区域，并且在对栅电极施加负电压的情况下，将导电性低的非晶半导体膜作为载流子的移动区域，而获得ON/OFF比高的薄膜晶体管。亦即，可以获得导通电流及电场效应迁移率高且可以抑制截止电流的薄膜晶体管。
通过在栅极绝缘膜上设置电阻率低的膜，在此为添加有用作供体的杂质元素的半导体膜，可以提高薄膜晶体管的导通电流及电场效应迁移率，并且通过覆盖添加有用作供体的杂质元素的半导体膜的侧面地设置非晶半导体膜或绝缘膜，可以降低薄膜晶体管的截止电流。亦即，可以实现薄膜晶体管的高性能化。由此，可以提高显示装置的驱动频率，而可以充分地对应面板尺寸的大面积化或像素的高密度化。另外，由于本实施方式的薄膜晶体管为反交错型薄膜晶体管，所以其步骤数量少，而可以在大面积衬底上制造该薄膜晶体管。
实施方式2
在本实施方式中，使用图1A及图40说明实施方式1所示的薄膜晶体管的另一结构。在此虽然使用图1A进行说明，但是，可以将本实施方式适当地应用于实施方式1的其他附图所示的薄膜晶体管中。
在图1A中，用作源区及漏区的一对源区及漏区72的端部与添加有用作供体的杂质元素的半导体膜58的端部重叠。
另外，不仅该结构以外，还有如图40A所示的结构，其中用作源区及漏区的一对源区及漏区72的端部与添加有用作供体的杂质元素的半导体膜58大致一致。若图1A和图40A的虚线所示那样源区及漏区72的端部和添加有用作供体的杂质元素的半导体膜58的端部重叠或大致一致，则载流子的移动距离变短，因此可以提高导通电流。
另外，也可以采用如图40B所示的所谓的偏置(off-set)结构，其中用作源区及漏区的一对源区及漏区72的端部不与添加有用作供体的杂质元素的半导体膜58的端部重叠。通过采用这种结构，用作源区及漏区的一对源区及漏区72和添加有用作供体的杂质元素的半导体膜58的距离远离，因此形成在缓冲层42中的电场缓和，而可以降低截止电流。
实施方式3
在本实施方式中示出电场效应迁移率及导通电流高且截止电流低的薄膜晶体管的制造步骤。在此，作为代表例子示出实施方式1的图1B所示的薄膜晶体管的制造方法。
关于具有非晶半导体膜或微晶半导体膜的薄膜晶体管，n型薄膜晶体管具有比p型薄膜晶体管高的电场效应迁移率，因此更适合用于驱动电路。优选的是，在同一个衬底上形成同一极性的薄膜晶体管，以抑制制造步骤的数量。这里，使用n沟道型薄膜晶体管进行说明。
如图10A所示，在衬底50上形成栅电极51，并且在栅电极51上形成栅极绝缘膜52a、52b。
栅电极51通过溅射法、CVD法、镀敷法、印刷法、液滴喷射法等且使用用于实施方式1所示的栅电极51的金属材料形成。这里，在衬底50上通过溅射法形成钼膜作为导电膜，并利用通过使用第一光掩模形成的抗蚀剂掩模来蚀刻形成在衬底50上的导电膜，以形成栅电极51。
栅极绝缘膜52a、52b可以分别通过CVD法或溅射法等且利用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜形成。在此，示出形成氮化硅膜或氮氧化硅膜作为栅极绝缘膜52a并且形成氧化硅膜或氧氮化硅膜作为栅极绝缘膜52b来层叠它们的方式。
接着，在栅极绝缘膜52b上形成添加有用作供体的杂质元素的半导体膜45。添加有用作供体的杂质元素的半导体膜45通过等离子体CVD法或溅射法形成。而且，对通过等离子体CVD法或溅射法形成的半导体膜进行热处理来形成。作为热处理，有加热处理、激光束照射、灯光照射等。
在通过等离子体CVD法形成添加有用作供体的杂质元素的半导体膜45的情况下，在等离子体CVD装置的反应室内混合包含硅或锗的沉积气体、氢、包含用作供体的杂质元素的气体，并且利用辉光放电等离子体形成非晶半导体膜或微晶半导体膜。另外，在形成非晶半导体膜的情况下，可以通过混合包含硅或锗的沉积气体和包含用作供体的杂质元素的气体而不使用氢，并且利用辉光放电等离子体来形成非晶半导体膜。
在添加有用作供体的杂质元素的半导体膜45的制造步骤中，通过施加1MHz至30MHz，典型为13.56MHz、27.12MHz的高频电力；或者大于30MHz且小于300MHz左右的VHF带的高频电力，典型为60MHz来产生辉光放电等离子体。
作为包含硅或锗的沉积气体的代表例子，有SiH4、Si2H6、GeH4、Ge2H6等。作为包含用作供体的杂质元素的气体，可以使用包含磷、砷、锑等的气体。
另外，可以通过利用氦、氩、氖等溅射硅靶、锗靶、硅锗靶等来形成非晶硅膜、非晶硅锗膜、非晶锗膜等。此时，通过将包含用作供体的杂质元素的气体引入成膜室中，可以形成添加有用作供体的杂质元素的半导体膜。
另外，通过对上述添加有用作供体的杂质元素的非晶半导体膜或微晶半导体膜进行加热处理，可以形成添加有用作供体的杂质元素的晶体半导体膜。
另外，也可以形成不包含用作供体的杂质元素的半导体膜并且形成添加有用作供体的杂质元素的绝缘膜作为栅极绝缘膜52b，而代替添加有用作供体的杂质元素的半导体膜45。例如，可以使用添加有用作供体的杂质元素(磷、砷、或锑)的氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜等来形成。另外，在以叠层结构形成栅极绝缘膜52b的情况下，对与半导体膜45接触的层或与栅极绝缘膜52a接触的层添加用作供体的杂质元素。
作为形成添加有用作供体的杂质元素的绝缘膜作为栅极绝缘膜52b的方法，与绝缘膜的原料气体一起使用包含用作供体的杂质元素的气体来形成绝缘膜即可。例如，可以通过利用硅烷、臭氧水、以及磷化氢的等离子体CVD法形成添加有磷的氮化硅膜。另外，可以通过利用硅烷、一氧化二氮、臭氧水、以及磷化氢的等离子体CVD法形成添加有磷的氧氮化硅膜。
另外，也可以在形成栅极绝缘膜52b之前将包含用作供体的杂质元素的气体流入成膜装置的反应室中，以使杂质元素吸附到衬底50表面及反应室内壁。之后，通过在形成栅极绝缘膜52b之后形成半导体膜，半导体膜一边获取用作供体的杂质元素一边沉积，因此，可以形成添加有用作供体的杂质元素的半导体膜45。
另外，也可以在形成添加有用作供体的杂质元素的半导体膜45之前，将包含用作供体的杂质元素的气体流入成膜装置的反应室中，以使用作供体的杂质元素吸附到栅极绝缘膜52b及反应室内壁。之后，通过沉积半导体膜，半导体膜一边获取用作供体的杂质元素一边沉积，因此，可以形成添加有用作供体的杂质元素的半导体膜45。
另外，在作为添加有用作供体的杂质元素的半导体膜45形成微晶半导体膜的情况下，为了形成添加有用作供体的杂质元素的半导体膜45，也可以与包含硅或锗的沉积气体一起使用包含硅或锗的氟化气体。在此情况下，将氟化硅烷的流量设定为相对于硅烷的流量的0.1倍至50倍，优选为1倍至10倍。为了形成添加有用作供体的杂质元素的半导体膜45，若与包含硅或锗的沉积气体一起使用包含硅或锗的氟化气体，则氟自由基蚀刻微晶半导体膜的结晶成长地方的非晶半导体膜成分，因而产生结晶性高的结晶成长。亦即，可以形成结晶性高的微晶半导体膜。
另外，也可以通过在硅烷等气体中混合GeH4、GeF4等的氢化锗、氟化锗，来将能带宽度调节为0.9eV至1.1eV。当对硅添加锗时，可以改变薄膜晶体管的温度特性。
此外，在添加有用作供体的杂质元素的半导体膜45的成膜处理中，除了硅烷及氢之外，还可以将氦添加到反应气体中。氦具有在所有的气体中最高的离子化能量即24.5eV，并且在稍低于该离子化能量的大约20eV的能级中具有准稳定状态，因此在维持放电时，离子化的能量只需要其差值的大约4eV。因此，其放电开始电压也示出在所有的气体中最低的值。根据如上所述的特性，氦可以稳定地维持等离子体。另外，因为可以形成均匀的等离子体，所以即使堆积添加有用作供体的杂质元素的半导体膜的衬底的面积增大，也可以发挥实现等离子体密度的均匀化的效果。
在此，作为添加有用作供体的杂质元素的半导体膜45的一个方式，示出通过等离子体CVD法形成添加有磷的微晶硅膜的方式。
在等离子体CVD装置的反应室中混合包含硅或锗的沉积气体，这里为硅烷、氢及/或稀有气体，并且利用辉光放电等离子体形成微晶硅膜。将氢的流量相对于硅烷的流量稀释10倍至2000倍，优选为50倍至200倍，以形成微晶硅膜。衬底的加热温度为100℃至300℃、优选为120℃至220℃。另外，通过与上述原料气体一起使用磷化氢，可以形成添加有用作供体的杂质元素的微晶硅膜。在此，通过使用0.01％至5％的磷化氢(硅烷稀释或氢稀释)气体、硅烷、氢形成添加有磷的微晶硅膜。
接下来，形成第一缓冲层54。作为第一缓冲层54，可以通过使用包含硅或锗的沉积气体的等离子体CVD法形成非晶半导体膜。或者，可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素稀释包含硅或锗的沉积气体来形成非晶半导体膜。或者，可以使用硅烷气体的流量的1倍以上且10倍以下，更优选为1倍以上且5倍以下的流量的氢形成包含氢的非晶半导体膜。另外，也可以对上述氢化半导体膜或包含氢的非晶半导体膜添加氟或氯等的卤。
另外，第一缓冲层54可以使用硅靶、硅锗靶、锗靶等的半导体靶利用氢或稀有气体进行溅射来形成非晶半导体膜。
作为非晶半导体膜有非晶硅膜、非晶硅锗膜等。
第一缓冲层54的厚度为10nm至100nm，优选为30nm至50nm。
通过在添加有用作供体的杂质元素的半导体膜45的表面上作为第一缓冲层54形成非晶半导体膜，进而，形成包含氢、氮或卤的非晶半导体膜，在添加有用作供体的杂质元素的半导体膜45为微晶半导体膜的情况下，可以防止包含在微晶半导体膜中的晶粒的表面自然氧化。尤其在非晶半导体和微晶粒接触的区域容易因局部应力而产生裂缝。若该裂缝与氧接触，则晶粒被氧化而形成氧化硅。然而，通过在添加有用作供体的杂质元素的半导体膜45的表面上形成第一缓冲层54，可以防止微晶粒氧化。
另外，在形成添加有用作供体的杂质元素的半导体膜45之后，优选通过等离子体CVD法以300℃至400℃的温度形成第一缓冲层54。借助于该成膜处理，氢供给到半导体膜45中，而获得与使半导体膜45氢化时同等的效应。换言之，通过在添加有用作供体的杂质元素的半导体膜45上沉积第一缓冲层54，可以将氢扩散到添加有用作供体的杂质元素的半导体膜45中，来使悬空键终止。
接下来，在第一缓冲层54上涂敷抗蚀剂，通过利用第二光掩模的光刻步骤对该抗蚀剂进行曝光和显影，以形成抗蚀剂掩模。接着，使用该抗蚀剂掩模，如图10B所示那样对第一缓冲层54及添加有用作供体的杂质元素的半导体膜45进行蚀刻，来形成第一缓冲层62及添加有用作供体的杂质元素的半导体膜58。
接下来，如图10C所示，在第一缓冲层62及栅极绝缘膜52b上形成第二缓冲层41及添加有给予一导电类型的杂质元素的杂质半导体膜55。
第二缓冲层41可以与第一缓冲层54同样地形成。此时的第二缓冲层41有时在后面形成源区及漏区的工序中被部分地蚀刻，所以优选以此时其一部分留下的厚度形成第二缓冲层41。典型地说，优选以30nm以上且500nm以下，更优选为50nm以上且200nm以下的厚度形成。
在薄膜晶体管的外加电压高(例如15V左右)的显示装置中，典型为液晶显示装置，若将第一缓冲层54及第二缓冲层41形成为较厚，则漏极耐压提高，因此即便对薄膜晶体管施加高电压，也可以抑制薄膜晶体管退化。
第一缓冲层54及第二缓冲层41由非晶半导体膜形成或由包含氢或卤的非晶半导体膜形成，所以与添加有杂质元素的半导体膜58相比，其能隙大，电阻率高，并且迁移率低。由此，在后面形成的薄膜晶体管中，形成在源区及漏区和添加有用作供体的杂质元素的半导体膜58之间的第一缓冲层及第二缓冲层用作高电阻区域。由此，可以降低薄膜晶体管的截止电流。在将该薄膜晶体管用作显示装置的开关元件的情况下，可以提高显示装置的对比度。
对于添加有给予一导电类型的杂质元素的杂质半导体膜55而言，在形成n沟道型薄膜晶体管的情况下，作为典型的杂质元素添加磷，即对包含硅或锗的沉积气体添加PH3等的杂质气体即可。另外，在形成p沟道型薄膜晶体管的情况下，作为典型的杂质元素添加硼，即对包含硅或锗的沉积气体添加包含B2H6等的杂质元素的气体即可。通过将磷或硼的浓度设定为1×1019atoms/cm3至1×1021atoms/cm3，可以与后面形成的布线71a至71c进行欧姆接触，而发挥源区及漏区的作用。添加有给予一导电类型的杂质元素的杂质半导体膜55可以由微晶半导体膜或非晶半导体膜形成。添加有给予一导电类型的杂质元素的杂质半导体膜55以2nm以上且50nm以下的厚度形成。通过减少添加有给予一导电类型的杂质元素的杂质半导体膜的厚度，可以提高生产率。
接下来，在添加有给予一导电类型的杂质元素的杂质半导体膜55上形成抗蚀剂掩模。通过光刻技术形成抗蚀剂掩模。在此，使用第三光掩模对涂敷在添加有给予一导电类型的杂质元素的杂质半导体膜55上的抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。
接下来，通过使用抗蚀剂掩模对第二缓冲层41及添加有给予一导电类型的杂质元素的杂质半导体膜55进行蚀刻而分离，以如图11A所示那样形成第二缓冲层42及添加有给予一导电类型的杂质元素的杂质半导体膜63。之后，去除抗蚀剂掩模。
由于第二缓冲层42覆盖添加有用作供体的杂质元素的半导体膜58，所以可以防止在形成于第二缓冲层42上的源区及漏区和添加有用作供体的杂质元素的半导体膜58之间产生的泄漏电流。另外，可以防止在布线和添加有用作供体的杂质元素的半导体膜58之间产生的泄漏电流。
接下来，如图11B所示，在添加有给予一导电类型的杂质元素的杂质半导体膜63及栅极绝缘膜52b上形成导电膜65a至65c。导电膜65a至65c通过使用溅射法、CVD法、印刷法、液滴喷射法、蒸镀法等来形成。在此，作为导电膜示出具有导电膜65a至65c的三层层叠的结构的导电膜，即使用钼膜作为导电膜65a、65c，使用铝膜作为导电膜65b的叠层结构；或使用钛膜作为导电膜65a、65c，使用铝膜作为导电膜65b的叠层结构。导电膜65a至65c通过溅射法或真空蒸镀法形成。
导电膜65a至65c可以适当地使用实施方式1所示的布线71a至71c的金属材料来形成。
接下来，通过使用第四光掩模的光刻步骤在导电膜65c上形成抗蚀剂掩模。
接下来，通过使用抗蚀剂掩模对导电膜65a至65c进行蚀刻，以如图11C所示那样形成一对布线71a至71c(发挥源电极及漏电极的作用)。
接下来，使用抗蚀剂掩模对添加有给予一导电类型的杂质元素的杂质半导体膜63进行蚀刻而分离。结果，可以形成如图11C所示的一对源区及漏区72。另外，在该蚀刻步骤中，还蚀刻第二缓冲层42的一部分。将一部分被蚀刻而形成凹部的第二缓冲层示为第二缓冲层43。可以通过同一个步骤形成源区及漏区和缓冲层的凹部。通过将第二缓冲层43的凹部的深度设定为第二缓冲层43中的厚度最大的区域的二分之一至三分之一，可以使源区及漏区的距离远离，因此，可以降低源区及漏区之间的泄漏电流。之后，去除抗蚀剂掩模。
接下来，也可以在露出的第二缓冲层43不受到损伤且在对于该第二缓冲层43的蚀刻速度低的条件下进行干蚀刻。通过该步骤，可以去除源区及漏区之间的第二缓冲层43上的蚀刻残渣、抗蚀剂掩模的残渣、以及用来去除抗蚀剂掩模的装置内的污染源，而可以使源区和漏区之间可靠地绝缘。结果，可以降低薄膜晶体管的泄漏电流，而可以制造截止电流小且耐压高的薄膜晶体管。另外，使用氯气体作为蚀刻气体即可。
通过上述步骤可以形成沟道蚀刻型薄膜晶体管74。
接下来，如图12A所示，在布线71a至71c、源区及漏区72、第二缓冲层43、以及栅极绝缘膜52b上形成保护绝缘膜76。保护绝缘膜76可以与栅极绝缘膜52a、52b同样地形成。另外，保护绝缘膜76是为了防止悬浮在大气中的有机物、金属物、水蒸气等污染杂质的侵入而设置的，从而优选为致密的膜。另外，通过使用氮化硅膜作为保护绝缘膜76，可以将第二缓冲层43中的氧浓度抑制为5×1019atoms/cm3以下，优选为1×1019atoms/cm3以下，因此，可以防止第二缓冲层43氧化。
接下来，在保护绝缘膜76上形成绝缘膜101。在此，使用光敏性有机树脂形成绝缘膜101。接着，在使用第五光掩模使绝缘膜101感光之后进行显影，形成使保护绝缘膜76露出的绝缘膜102。接着，使用绝缘膜102对保护绝缘膜76进行蚀刻，形成使布线71c的一部分露出的接触孔111(参照图12B)。
接下来，如图12C所示，在接触孔111中形成像素电极77。在此，在绝缘膜102上形成导电膜，然后使用通过使用第六光掩模的光刻步骤形成的抗蚀剂掩模对导电膜进行蚀刻，以形成像素电极77。
作为像素电极77可以使用具有透光性的导电材料，诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、ITO、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
另外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极77。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，波长550nm处的透光率优选为70％以上。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或由上述物质中的两种以上构成的共聚物等。
在此，像素电极77是通过如下步骤来形成的，即在通过溅射法形成ITO膜之后在ITO上涂敷抗蚀剂，然后使用第六光掩模对抗蚀剂进行曝光及显影以形成抗蚀剂掩模，并且使用抗蚀剂掩模对ITO进行蚀刻。
另外，图12C相当于沿图13的Q-R切割的截面图。在图13中，省略源区及漏区72的端部露出到布线71c的端部的外侧的描述。另外，一方布线具有围绕另一方布线的形状(具体而言，U字型、C字型)。因此，由于可以增加载流子移动的区域的面积，所以可以增加电流量，而可以缩小薄膜晶体管的面积。另外，由于添加有用作供体的杂质元素的半导体膜58、栅极绝缘膜52a、52b、布线71a至71c重叠在栅电极上，所以栅电极的凹凸所引起的负面影响少，从而可以抑制覆盖度的降低及泄漏电流的产生。
再者，在液晶显示装置中，通过将与信号线连接的布线71a至71c用作源极，将与像素电极连接的布线71a至71c用作漏极，并且采用源极中的与漏极相对的区域比漏极中的与源极相对的区域大的U字型、C字型结构(即，俯视形状为源极隔着绝缘膜以曲线状围绕漏极的形状)，可以降低在栅电极(栅极布线)和漏极之间产生的寄生电容。因此，可以实现抑制漏电极侧的电压降的薄膜晶体管。另外，使用该结构的显示装置可以提高像素的响应速度。尤其是，形成于液晶显示装置的像素中的薄膜晶体管可以抑制漏电压的电压降，因此，可以上升液晶材料的响应速度。
通过上述步骤，可以形成可用于薄膜晶体管及显示装置的元件衬底。
另外，虽然在本实施方式中示出沟道蚀刻型薄膜晶体管进行说明，但是，也可以将本实施方式应用于沟道保护型薄膜晶体管。具体而言，可以在第二缓冲层上形成沟道保护膜，并且在沟道保护膜及第二缓冲层上设置一对杂质半导体膜。
根据本实施方式，可以制造高性能的薄膜晶体管。由此，可以提高显示装置的驱动频率，而可以充分对应于面板尺寸的大面积化、像素的高密度化。
实施方式4
在本实施方式中示出电场效应迁移率及导通电流高且截止电流低的薄膜晶体管的制造步骤。另外，示出采用其光掩模数比实施方式3少的工序制造薄膜晶体管的步骤。在此，作为代表例子示出实施方式1的图2所示的薄膜晶体管的制造方法。
与实施方式3同样地，如图14A所示，在衬底50上形成导电膜，在导电膜上涂敷抗蚀剂，使用通过使用第一光掩模的光刻步骤形成的抗蚀剂掩模对导电膜的一部分进行蚀刻，以形成栅电极51。接着，在栅电极51上形成栅极绝缘膜52a、52b。接着，通过使用第二光掩模的光刻步骤在栅极绝缘膜52b上形成添加有用作供体的杂质元素的半导体膜58及第一缓冲层62。接着，在该第一缓冲层62上按顺序形成第二缓冲层41、添加有给予一导电类型的杂质元素的杂质半导体膜55、以及导电膜65a至65c。接着，在导电膜65c上涂敷抗蚀剂。
作为抗蚀剂可以使用正型抗蚀剂或负型抗蚀剂。在此，使用正型抗蚀剂。
接下来，作为第三光掩模使用多级灰度掩模，对抗蚀剂照射光，使抗蚀剂曝光，以形成抗蚀剂掩模81。
在此，使用图15A至15D说明使用多级灰度掩模的曝光。
多级灰度掩模是指能够设定三个曝光水平的掩模，该三个曝光水平为曝光部分、中间曝光部分、以及未曝光部分。通过进行一次的曝光及显影步骤，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少光掩模的数量。
作为多级灰度掩模的代表例子，有如图15A所示的灰色调掩模159a、如图15C所示的半色调掩模159b。
如图15A所示，灰色调掩模159a由具有透光性的衬底163、形成在其上的遮光部164及衍射光栅165构成。在遮光部164中，光的透过率为0％。另一方面，衍射光栅165可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透过率。另外，周期性狭缝、点、网眼、以及非周期性狭缝、点、网眼都可以用于衍射光栅165。
作为具有透光性的衬底163，可以使用石英等的具有透光性的衬底。遮光部164及衍射光栅165可以使用铬、氧化铬等的吸收光的遮光材料形成。
在对灰色调掩模159a照射曝光光线的情况下，如图15B所示，在遮光部164中，光透过率166为0％，而在不设置有遮光部164及衍射光栅165的区域中，光透过率166为100％。另外，在衍射光栅165中，可以将光透过率调整为10％至70％的范围内。另外，衍射光栅165中的光透光率可以通过调整衍射光栅的狭缝、点、或网眼的间隔及栅距而控制。
如图15C所示，半色调掩模159b由具有透光性的衬底163、形成在其上的半透过部167及遮光部168构成。可以将MoSiN、MoSi、MoSiO、MoSiON、CrSi等用于半透过部167。遮光部168可以使用铬或氧化铬等的吸收光的遮光材料形成。
在对半色调掩模159b照射曝光光线的情况下，如图15D所示，在遮光部168中，光透过率169为0％，而在不设置有遮光部168及半透过部167的区域中，光透过率169为100％。另外，在半透过部167中，可以将光透过率调整为10％至70％的范围内。另外，半透过部167中的光透光率可以通过调整半透过部167的材料来控制。
通过在使用多级灰度掩模进行曝光之后进行显影，可以如图14A所示那样形成具有不同厚度的区域的抗蚀剂掩模81。
接下来，使用抗蚀剂掩模81对第二缓冲层41、添加有给予一导电类型的杂质元素的杂质半导体膜55、以及导电膜65a至65c进行蚀刻而分离。结果，可以形成如图14B所示的第二缓冲层42、添加有给予一导电类型的杂质元素的杂质半导体膜63、以及导电膜85a至85c。
接着，对抗蚀剂掩模81进行灰化处理。结果，抗蚀剂的面积缩小，其厚度变薄。此时，厚度薄的区域的抗蚀剂(与栅电极51的一部分重叠的区域)被去除，以如图14C所示，可以形成分离的抗蚀剂掩模86。
接下来，使用抗蚀剂掩模86对导电膜85a至85c进行蚀刻而分离。结果，可以形成如图16A所示的一对布线92a至92c。当使用抗蚀剂掩模86对导电膜85a至85c进行湿蚀刻时，导电膜85a至85c被各向同性地蚀刻。结果，可以形成其面积比抗蚀剂掩模86小的布线92a至92c。
接下来，如图16B所示，使用抗蚀剂掩模86对添加有给予一导电类型的杂质元素的杂质半导体膜63进行蚀刻，以形成一对源区及漏区88。另外，在该蚀刻步骤中，第二缓冲层42的一部分也被蚀刻。将一部分被蚀刻的第二缓冲层示为第二缓冲层87。另外，在第二缓冲层87上形成凹部。可以通过同一个步骤形成源区及漏区和第二缓冲层的凹部。在此，因为使用其面积小于抗蚀剂掩模81的抗蚀剂掩模86蚀刻第二缓冲层87的一部分，所以第二缓冲层87向源区及漏区88的外侧突出。另外，布线92a至92c的端部与源区及漏区88的端部不一致而彼此错开，并在布线92a至92c的端部的外侧形成源区及漏区88的端部。之后，去除抗蚀剂掩模86。
接下来，也可以在露出的缓冲层不受到损伤且对于该缓冲层的蚀刻速度低的条件下进行干蚀刻。通过该步骤，可以去除源区及漏区之间的缓冲层上的蚀刻残渣、抗蚀剂掩模的残渣、以及用来去除抗蚀剂掩模的装置内的污染源，而可以使源区和漏区之间可靠地绝缘。结果，可以降低薄膜晶体管的泄漏电流，而可以制造截止电流小且耐压高的薄膜晶体管。另外，使用氯气体作为蚀刻气体即可。
根据上述步骤，可以形成沟道蚀刻型的薄膜晶体管83。另外，可以使用两个光掩模来形成薄膜晶体管。
之后，经过与实施方式3相同的步骤，如图16C所示那样在布线92a至92c、源区及漏区88、第二缓冲层87、以及栅极绝缘膜52b上形成保护绝缘膜76、绝缘膜102，并且通过使用第四光掩模的光刻步骤形成接触孔。
接下来，在绝缘膜102上通过使用第五光掩模的光刻步骤形成像素电极77。另外，图16C相当于沿图17的U-V切割的截面图。
通过上述步骤，通过可以将其光掩模减少到比实施方式3少一个的步骤可以形成具有薄膜晶体管且可用于显示装置的元件衬底。
实施方式5
在本实施方式中，以下示出电场效应迁移率及导通电流高且截止电流低的薄膜晶体管的制造步骤。在此，示出实施方式1的图3所示的薄膜晶体管的制造方法作为代表例子。
与实施方式3相同，在衬底50上形成栅电极51及栅极绝缘膜52a、52b。接着，在栅极绝缘膜52b上形成添加有用作供体的杂质元素的半导体膜，在该半导体膜上按顺序层叠缓冲层以及添加有给予一导电类型的杂质元素的杂质半导体膜。接着，在添加有给予一导电类型的杂质元素的杂质半导体膜上形成抗蚀剂掩模56，对添加有给予一导电类型的杂质元素的杂质半导体膜、缓冲层、以及添加有用作供体的杂质元素的半导体膜进行蚀刻，以如图18A所示那样形成添加有用作供体的杂质元素的半导体膜58、缓冲层42、以及添加有给予一导电类型的杂质元素的杂质半导体膜63。
接下来，如图18B所示，在添加有给予一导电类型的杂质元素的杂质半导体膜63以及栅极绝缘膜52b上形成绝缘膜67。绝缘膜67可以适当地使用与栅极绝缘膜52a、52b相同的材料来形成。
接下来，在绝缘膜67上形成抗蚀剂掩模68。抗蚀剂掩模68是为了如下理由而设置的，即对绝缘膜67的一部分进行蚀刻，以防止后面形成的布线与添加有用作供体的杂质元素的杂质半导体膜58接触，并且形成与添加有给予一导电类型的杂质元素的杂质半导体膜63接触的绝缘膜。其形状优选为具有小于添加有给予一导电类型的杂质元素的杂质半导体膜63的顶面面积的开口部的形状。
接下来，使用抗蚀剂掩模68对绝缘膜67进行蚀刻，以如图18C所示那样形成覆盖添加有给予一导电类型的杂质元素的杂质半导体膜63的端部的绝缘膜67a。
接下来，如图19A所示，在绝缘膜67a及添加有给予一导电类型的杂质元素的杂质半导体膜63上与实施方式3同样地形成导电膜65a至65c，并且在导电膜65a至65c上形成抗蚀剂掩模66。
接下来，如图19B所示，使用抗蚀剂掩模66对导电膜65a至65c进行蚀刻来形成布线71a至71c。
接下来，使用抗蚀剂掩模66对添加有给予一导电类型的杂质元素的杂质半导体膜63进行蚀刻而分离。结果，可以形成如图20A所示那样的一对源区及漏区72。另外，在该蚀刻步骤中，还蚀刻缓冲层42的一部分。将其一部分被蚀刻的形成有凹部的缓冲层示为缓冲层73。
通过上述步骤，可以形成沟道蚀刻型薄膜晶体管31。因为有绝缘膜67a，所以添加有用作供体的杂质元素的半导体膜58和布线71a至71c彼此绝缘，因而可以降低在添加有用作供体的杂质元素的半导体膜58和布线71a至71c之间产生的泄漏电流。因此，可以形成截止电流低的薄膜晶体管。
接下来，如图20B所示，在布线71c及栅极绝缘膜52b上与实施方式3同样地形成保护绝缘膜76。接着，对保护绝缘膜76的一部分进行蚀刻来形成接触孔，同时使布线71c的一部分露出。接着，如图20C所示，与实施方式3同样地在接触孔中形成像素电极77。通过上述步骤，可以制造元件衬底。
通过上述步骤，可以制造具有截止电流低的薄膜晶体管的元件衬底。另外，通过使用该元件衬底，可以制造对比度高的显示装置。
实施方式6
接下来，以下示出如图4所示的可以降低泄漏电流的沟道保护型薄膜晶体管的制造步骤。
与实施方式3同样地在衬底50上形成栅电极51及栅极绝缘膜52a、52b。接着，经过与实施方式5相同的步骤，在栅极绝缘膜52b上形成添加有用作供体的杂质元素的半导体膜。接着，在该半导体膜上形成缓冲层。接着，在缓冲层上形成抗蚀剂掩模，对缓冲层及添加有用作供体的杂质元素的半导体膜进行蚀刻，以形成添加有用作供体的杂质元素的半导体膜58、缓冲层42。
接下来，在缓冲层42及栅极绝缘膜52b上形成如图18B所示的绝缘膜67。接着，在绝缘膜67上形成抗蚀剂掩模，并且使用抗蚀剂掩模对绝缘膜67进行蚀刻，以形成如图21A所示的绝缘膜67a、67b。另外，也可以在绝缘膜67b的周围形成一个接触孔。在此情况下，绝缘膜67a和绝缘膜67b被分离。另外，也可以形成一对接触孔。在此情况下，绝缘膜67a及绝缘膜67b彼此连接。结果，可以在缓冲层42上与覆盖缓冲层的端部的绝缘膜67a同样地形成用作后面的薄膜晶体管的沟道保护膜的绝缘膜67b。
接下来，在栅极绝缘膜52b、缓冲层42的露出部分、以及绝缘膜67a、67b上形成添加有给予一导电类型的杂质元素的杂质半导体膜69。添加有给予一导电类型的杂质元素的杂质半导体膜69可以与实施方式3所示的添加有给予一导电类型的杂质元素的杂质半导体膜55同样地形成。
接下来，在添加有给予一导电类型的杂质的杂质半导体膜69上形成导电膜65a至65c。接着，在导电膜65a至65c上形成抗蚀剂掩模66。
接着，如图21B所示，使用抗蚀剂掩模66对导电膜65a至65c进行蚀刻，以形成布线71a至71c。接着，使用抗蚀剂掩模66对添加有给予一导电类型的杂质元素的杂质半导体膜69进行蚀刻而分离。结果，可以形成如图21B所示的一对源区及漏区70。另外，在该蚀刻步骤中，还蚀刻绝缘膜67b的一部分。将一部分被蚀刻的形成有凹部的绝缘膜示为沟道保护膜67c。
通过上述步骤，可以形成沟道保护型薄膜晶体管32。因为有绝缘膜67a，所以添加有用作供体的杂质元素的半导体膜58和一对源区及漏区70彼此绝缘，因而，可以降低在添加有用作供体的杂质元素的半导体膜58和一对源区及漏区70之间产生的泄漏电流。因此，可以形成截止电流低的薄膜晶体管。另外，可以与形成用来降低泄漏电流的绝缘膜67a的同时形成沟道保护膜67c。
接下来，如图21C所示，通过形成保护绝缘膜76及隔着该保护绝缘膜76与布线71c接触的像素电极77，可以制造元件衬底。
通过上述步骤，可以制造具有截止电流低的薄膜晶体管的元件衬底。另外，通过使用该元件衬底，可以制造对比度高的显示装置。
实施方式7
接下来，以下示出如图5所示的可以降低泄漏电流的薄膜晶体管的制造步骤。
在形成实施方式3所示的图11C的布线71a至71c、实施方式4所示的图16B的布线92a至92c、实施方式5所示的图19B的布线71a至71c、或实施方式6所示的图4所示的布线71a至71c之后，去除抗蚀剂掩模66或86。接着，也可以以布线71a至71c或布线92a至92c为掩模对添加有给予一导电类型的杂质元素的杂质半导体膜进行蚀刻。结果，可以形成如图5所示的布线71a至71c或布线92a至92c与源区及漏区70、72、88的端部一致的薄膜晶体管。
实施方式8
接下来，以下示出如图7所示的可以降低泄漏电流的薄膜晶体管的制造步骤。
图7示出一种薄膜晶体管的方式，其中在栅极绝缘膜52b上分散添加有用作供体的杂质元素的晶粒60，并且在添加有用作供体的杂质元素的晶粒60及栅极绝缘膜52b上形成以锗为主要成分的半导体膜61而代替实施方式1至实施方式7所示的薄膜晶体管的添加有用作供体的杂质元素的半导体膜58。另外，形成覆盖以锗为主要成分的半导体膜61的顶面及侧面的缓冲层42a。与添加有用作供体的杂质元素且以硅为主要成分的晶粒相比，以锗为主要成分的半导体膜的迁移率高，因此，载流子在以锗为主要成分的半导体膜中移动。由此，可以在栅极绝缘膜52b上形成电阻率低的膜。
添加有用作供体的杂质元素的晶粒60是以如下步骤制造的，即与实施方式3同样地在栅极绝缘膜52b上形成添加有用作供体的杂质元素的微晶半导体膜或非晶半导体膜，接着将添加有用作供体的杂质元素的微晶半导体膜或非晶半导体膜暴露于等离子体。作为等离子体，对等离子体CVD装置的反应室中引入氢、氟、氟化物气体中的任一种以上并且施加高频电源来产生等离子体。
通过引入氟、氟化物气体、氢中的至少一种以上并施加高频电源，产生氢等离子体、氟等离子体。作为氢等离子体，对反应室中引入氢来产生等离子体。作为氟等离子体，对反应室中引入氟或氟化物气体来产生等离子体。作为氟化物气体，有HF、SiF4、SiHF3、SiH2F2、SiH3F、Si2F6、GeF4、GeHF3、GeH2F2、GeH3F、Ge2F6等。另外，除了氟、氟化物气体、氢以外，还可以对反应室中引入稀有气体来产生稀有气体等离子体。
通过使用氢等离子体、氟等离子体等，在等离子体中产生氢自由基、氟自由基。氢自由基与添加有用作供体的杂质元素的微晶半导体膜或非晶半导体膜的非晶成分起反应，使半导体膜的一部分晶化，并且对非晶成分进行蚀刻。另外，氟自由基对添加有用作供体的杂质元素的微晶半导体膜或非晶半导体膜的非晶成分进行蚀刻。由此，可以残留结晶性高的晶粒。另外，当在栅极绝缘层52b上形成添加有用作供体的杂质元素的非晶半导体膜时，对非晶成分进行蚀刻，并且使半导体膜的一部分晶化，而可以形成晶粒。因此，因为位于与栅极绝缘膜的界面的非晶成分也被等离子体蚀刻，所以在栅极绝缘膜上可以形成晶粒。
作为等离子体的产生方法，优选使用HF频带(3MHz至30MHz，典型为13.56MHz、27.12MHz)，或大于30MHz至300MHz左右的VHF频带的高频电力，典型为60MHz。另外，例如可以使用频率为1GHz或2.45GHz的高频等离子体。尤其通过使用13.56MHz的高频电力，可以提高等离子体的均匀性，而即使在第六代至第十代的大面积衬底上也可以将锗膜暴露于均匀性高的等离子体，因此适于大量生产。
接下来，通过在晶粒上形成以锗为主要成分的膜，可以提高以锗为主要成分的膜和晶粒的紧密性。再者，通过以晶粒作为晶核进行结晶成长，可以形成微晶锗膜作为以锗为主要成分的半导体膜61。
在通过CVD法形成以锗为主要成分的半导体膜61的情况下，在等离子体CVD装置的反应室中与包含锗的沉积气体一起引入氢并且施加高频电力，而产生等离子体，以形成非晶锗膜或微晶锗膜作为以锗为主要成分的半导体膜61。另外，通过与包含锗的沉积气体和氢一起使用包含硅的沉积气体，形成非晶硅锗膜或微晶硅锗膜。
另外，作为形成非晶锗膜作为以锗为主要成分的半导体膜61的一个方式，可以在反应室中通过使用包含锗的沉积气体的辉光放电等离子体形成非晶锗膜。或者，可以使用选自氦、氩、氪、氖的一种或多种的稀有气体元素稀释包含锗的沉积气体，通过辉光放电等离子体形成非晶锗膜。或者，可以通过使用包含锗的沉积气体的1倍以上且10倍以下，更优选为1倍以上且5倍以下的流量的氢的辉光放电等离子体，形成非晶锗膜。进而，通过与包含锗的沉积气体、氢一起使用包含硅的沉积气体，可以形成非晶硅锗膜作为以锗为主要成分的半导体膜61。
另外，作为形成微晶锗膜用作以锗为主要成分的半导体膜61的一个方式，在反应室中混合包含锗的沉积气体，在此为锗烷和氢及/或稀有气体，通过辉光放电等离子体形成微晶锗膜。锗烷被氢及/或稀有气体稀释为10倍至2000倍。由此，需要多量的氢及/或稀有气体。陈地的加热温度为100℃至400℃，优选为250℃至350℃。再者，通过与包含锗的沉积气体、氢一起使用包含硅的沉积气体，可以形成微晶硅锗膜作为以锗为主要成分的半导体膜61。
在以锗为主要成分的半导体膜61的形成步骤中，通过施加1MHz至30MHz，典型为13.56MHz、27.12MHz的高频电力，或大于30MHz至300MHz左右的VHF频带的高频电力，典型为60MHz来产生辉光放电等离子体。或者，例如可以使用频率为1GHz或2.45GHz的高频等离子体。
在上述添加有用作供体的杂质元素的晶粒及以锗为主要成分的半导体膜而代替实施方式3所示的添加有用作供体的杂质元素的半导体膜45及第一缓冲层54之后，通过与实施方式3相同的步骤，可以制造如图7所示的薄膜晶体管。另外，通过与实施方式4至实施方式7相同的步骤，可以形成薄膜晶体管。
实施方式9
在本实施方式中，以下示出电场效应迁移率及导通电流高并且截止电流低的薄膜晶体管的制造步骤。在此，以下示出图1B所示的薄膜晶体管的制造步骤。
如图22A所示，在衬底50上形成栅电极51、电容布线57，并且在栅电极51和电容布线57上形成栅极绝缘膜52a、52b。
接下来，在栅极绝缘膜52b上形成添加有用作供体的杂质元素的半导体膜45。在此，示出作为添加有用作供体的杂质元素的半导体膜45的一个方式形成包含磷的微晶硅膜的方式。
接下来，形成第一缓冲层54。作为第一缓冲层54可以形成非晶半导体膜。作为非晶半导体膜有非晶硅膜、非晶硅锗膜等。
将第一缓冲层54的厚度设定为10nm至100nm，优选为30nm至50nm。
通过在添加有用作供体的杂质元素的半导体膜45的表面上形成非晶半导体膜，进而，形成包含氢、氮或卤的非晶半导体膜作为第一缓冲层54，可以防止添加有用作供体的杂质元素的半导体膜45所包含的晶粒的表面的自然氧化。尤其是，在非晶半导体和微晶粒相接触的区域容易因局部应力而产生裂缝。若该裂缝与氧接触，则晶粒被氧化而形成氧化硅。然而，通过在添加有用作供体的杂质元素的半导体膜45的表面形成第一缓冲层54，可以防止微晶粒的氧化。
另外，在形成添加有用作供体的杂质元素的半导体膜45之后，优选通过等离子体CVD法以300℃至400℃的温度形成第一缓冲层54。借助于该成膜处理，氢供给到半导体膜45中，而获得与使半导体膜45氢化时同等的效应。换言之，通过在添加有用作供体的杂质元素的半导体膜45上沉积第一缓冲层54，可以将氢扩散到添加有用作供体的杂质元素的半导体膜45中，来使悬空键终止。
接下来，在第一缓冲层54上涂敷抗蚀剂，通过利用第二光掩模的光刻步骤对该抗蚀剂进行曝光和显影来形成抗蚀剂掩模。接着，使用该抗蚀剂掩模，如图22B所示那样对第一缓冲层54及添加有用作供体的杂质元素的半导体膜45进行蚀刻，来形成第一缓冲层62及添加有用作供体的杂质元素的半导体膜58。之后，去除抗蚀剂掩模(参照图22B)。另外，图22B相当于沿图25A的Q-R切割的截面图。
接下来，如图22C所示，在第一缓冲层62及栅极绝缘膜52b上形成第二缓冲层41及添加有给予一导电类型的杂质元素的杂质半导体膜55。
第二缓冲层41可以与第一缓冲层54同样形成。由于此时的第二缓冲层41有时在后面形成源区及漏区的工序中被部分地蚀刻，所以优选以此时其一部分留下的厚度形成缓冲层54。典型地说，优选以30nm以上且500nm以下的厚度，更优选为50nm以上且200nm以下的厚度形成。
在薄膜晶体管的外加电压高(例如15V左右)的显示装置，典型为液晶显示装置中，若将第一缓冲层54及第二缓冲层41形成为较厚，则耐压性提高，因此即便对薄膜晶体管施加高电压，也可以避免薄膜晶体管退化。
由于使用非晶半导体膜或包含氢或卤的非晶半导体膜形成第一缓冲层54及第二缓冲层41，所以与添加有杂质元素的半导体膜45相比，其能隙大，电阻率高，并且迁移率低，即为半导体膜45的五分之一至十分之一。由此，在后面形成的薄膜晶体管中，形成在源区及漏区和添加有用作供体的杂质元素的半导体膜45之间的第一缓冲层及第二缓冲层用作高电阻区域，并且添加有用作供体的杂质元素的半导体膜45用作沟道形成区域。因此，可以降低薄膜晶体管的截止电流。在将该薄膜晶体管用作显示装置的开关元件的情况下，可以提高显示装置的对比度。
添加有给予一导电类型的杂质元素的杂质半导体膜55在形成n沟道型的薄膜晶体管的情况下，作为典型的杂质元素添加磷，即在包含硅或锗的沉积气体中添加PH3等的杂质气体即可。另外，在形成p沟道型薄膜晶体管的情况下，作为典型的杂质元素添加硼，即在包含硅或锗的沉积气体中添加B2H6等的杂质元素的气体即可。
接下来，在添加有给予一导电类型的杂质元素的杂质半导体膜55上形成抗蚀剂掩模。抗蚀剂掩模通过光刻技术而形成。在此，使用第三光掩模对涂敷在添加有给予一导电类型的杂质元素的杂质半导体膜55上的抗蚀剂进行曝光及显影来形成抗蚀剂掩模。
接下来，使用抗蚀剂掩模对第二缓冲层41及添加有给予一导电类型的杂质元素的杂质半导体膜55进行蚀刻而分离，如图23A所示那样形成第二缓冲层42及添加有给予一导电类型的杂质元素的杂质半导体膜63。之后，去除抗蚀剂掩模。另外，图23A相当于沿图25B的Q-R切割的截面图。
通过第二缓冲层42覆盖添加有用作供体的杂质元素的半导体膜58，可以防止在形成于第二缓冲层42上的源区及漏区和半导体膜58之间产生泄漏电流。另外，可以防止在布线和半导体膜58之间产生泄漏电流。
接下来，如图23B所示，在添加有给予一导电类型的杂质元素的杂质半导体膜63及栅极绝缘膜52b上形成导电膜65a至65c。
导电膜65a至65c可以适当地使用作为上述实施方式所示的布线71a至71c举出的金属材料来形成。
接下来，通过使用第四光掩模的光刻步骤在导电膜65c上形成抗蚀剂掩模。
接下来，使用抗蚀剂掩模对导电膜65a至65c进行蚀刻，如图23C所示那样形成一对布线71a至71c(用作源电极及漏电极)。
接下来，使用抗蚀剂对添加有给予一导电类型的杂质元素的杂质半导体膜63进行蚀刻而分离。结果，可以形成如图23C所示的一对源区及漏区72。另外，在该蚀刻步骤中，第二缓冲层42的一部分也被蚀刻。将其一部分被蚀刻的形成有凹部的第二缓冲层示为第二缓冲层43。可以通过同一个步骤形成源区及漏区和缓冲层上的凹部。通过将第二缓冲层43上的凹部的深度设定为第二缓冲层43的厚度最大的区域的二分之一至三分之一，可以使源区及漏区的距离远离，因此，可以降低源区及漏区之间的泄漏电流。之后，去除抗蚀剂掩模。
接下来，也可以在露出的第二缓冲层43不受到损伤且对于该第二缓冲层43的蚀刻速度低的条件下进行干蚀刻。通过该步骤，可以去除源区及漏区之间的第二缓冲层43上的蚀刻残渣、抗蚀剂掩模的残渣、以及用来去除抗蚀剂掩模的装置内的污染源，而可以使源区和漏区之间可靠地绝缘。结果，可以降低薄膜晶体管的泄漏电流，而可以制造截止电流小且耐压性高的薄膜晶体管。另外，使用氯气体作为蚀刻气体即可。
另外，图23C相当于沿图25C的Q-R切割的截面图。从图25C可知，源区及漏区72的端部位于布线71c的端部的外侧。另外，布线的一方具有围绕布线的另一方的形状(具体而言，U字型、C字型)。由此，可以增加载流子移动的区域的面积，而可以增加电流量并且可以缩小薄膜晶体管的面积。另外，由于在栅电极上重叠有微晶半导体膜和布线，所以栅电极的凹凸所引起的负面影响少，从而可以抑制覆盖度的降低及泄漏电流的产生。
通过上述步骤，可以形成沟道蚀刻型的薄膜晶体管74。
接下来，如图24A所示，在布线71a至71c、源区及漏区72、第二缓冲层43、以及栅极绝缘膜52b上形成保护绝缘膜76。
接下来，在保护绝缘膜76上形成绝缘膜101。在此，使用光敏有机树脂形成绝缘膜101。接着，在使用第五光掩模使绝缘膜101感光之后进行显影，以形成使保护绝缘膜76露出的绝缘膜102。接着，使用绝缘膜102对保护绝缘膜76进行蚀刻，形成使布线71c的一部分露出的接触孔111、使电容布线57上的栅极绝缘膜52b的一部分露出的接触孔112(参照图24B)。
接下来，如图24C所示，在接触孔111、112中形成像素电极77。另外，也可以由电容布线57、栅极绝缘膜52a、52b、保护绝缘膜76、以及像素电极77形成电容元件105。在此，在绝缘膜102上形成导电膜，然后使用通过使用第六光掩模的光刻步骤形成的抗蚀剂掩模对导电膜进行蚀刻，以形成像素电极77。另外，图24C相当于沿图25D的Q-R切割的截面图。
通过上述步骤可以形成可以用于薄膜晶体管及显示装置的元件衬底。
由于在本实施方式中制造的薄膜晶体管的沟道形成区域由微晶半导体膜形成，所以可以提高显示装置的驱动频率，并且可以充分对应面板尺寸的大面积化和像素的高密度化。另外，可以在大面积衬底上制造该薄膜晶体管。
另外，在本实施方式中虽然示出沟道蚀刻型薄膜晶体管，但是也可以将本实施方式应用于沟道保护型薄膜晶体管中，具体而言，可以设置覆盖添加有用作供体的杂质元素的微晶半导体膜的缓冲层。
实施方式10
本实施方式示出上述实施方式中的半导体装置所包括的薄膜晶体管的栅电极及电容布线的形状不同的方式。由此，其他部分可以与上述实施方式同样进行，从而省略对与上述实施方式相同的部分及步骤或具有相同功能的部分及步骤的重复说明。
图26示出本实施方式的半导体装置。在图26中，薄膜晶体管的栅电极51a及电容布线57a的的端部具有台阶。像这样，若栅电极51a及电容布线57a的端部具有台阶，栅极绝缘膜及添加有用作供体的杂质元素的微晶半导体膜的覆盖率则提高。另外，还可以减少破裂，而可以提高成品率。
本实施方式示出使用多级灰度(高灰度)掩模进行曝光来形成用来形成栅电极51a及电容布线57a的抗蚀剂掩模的例子。作为抗蚀剂，可以使用正型抗蚀剂或负型抗蚀剂。在此，使用正型抗蚀剂。
多级灰度掩模是指能够设定三个曝光水平的掩模，该三个曝光水平为曝光部分、中间曝光部分、以及未曝光部分。通过进行一次的曝光及显影步骤，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少曝光掩模的数量。
作为多级灰度掩模的代表例子，有灰色调掩模和半色调掩模等。图27A至27C示出可应用于本发明的灰色调掩模265、266、267的例子。
图27A的灰色调掩模265具有衍射光栅部265a和遮光部265b，在遮光部265b的两侧以锯齿形设置有衍射光栅部265a。
图27B的灰色调掩模266具有衍射光栅部266a和遮光部266b，在遮光部266b的两侧以矩形从遮光部266b分支地设置有衍射光栅部266a。
图27C的灰色调掩模267具有衍射光栅部267a和遮光部267b，在遮光部267b的两侧以矩形与遮光部267b平行地设置有衍射光栅部267a。
灰色调掩模由形成在透光衬底(未图示)上的遮光部及衍射光栅部构成。在遮光部265b、266b、267b中的光透过率为0％，而在没有遮光部265b、266b、267b及衍射光栅部265a、266a、267a的区域中的光透过率为100％。另一方面，衍射光栅部265a、266a、267a可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透过率。周期性狭缝、点、网眼、以及非周期性狭缝、点、网眼都可以用于衍射光栅部。在衍射光栅部中，可以将光透过率调整为10％至70％的范围内。衍射光栅部中的光透过率可以通过调整衍射光栅的狭缝、点、或网眼的间隔及栅距而控制。
作为透光衬底可以使用石英等的透光衬底。遮光部及衍射光栅部可以使用铬或氧化铬等的吸收光的遮光材料来形成。
通过在使用多级灰度掩模如灰色调掩模265、266、267进行曝光之后进行显影，可以如图27D所示那样形成具有不相同的厚度区域的抗蚀剂掩模231。
通过使用具有厚度不同的区域的抗蚀剂掩模231对导电膜进行蚀刻，可以形成如图26所示的其端部具有台阶的栅电极51a及电容布线57a。由此，可以防止形成于栅电极51a及电容布线57a上的栅极绝缘膜因为栅电极51a及电容布线57a的陡峭的台阶而破裂。
另外，本实施方式虽然示出具有两段台阶的栅电极的例子，但是也可以有多段台阶如三段、四段。另外，本实施方式示出当形成栅电极及电容布线时使用多级灰度掩模的例子，但是，也可以应用于半导体装置的其他结构部分(半导体膜或其他布线等)。
本实施方式可以与上述实施方式适当地组合。
作为光掩模使用多级灰度掩模形成的抗蚀剂掩模成为具有多个厚度的形状，从而可以减少光掩模数量，并且减少对应的光刻步骤，因此，可以简化步骤。
实施方式11
在本实施方式中，使用图31A和31B示出实施方式1至实施方式8中的优选方式。
图31A为示出本发明的薄膜晶体管的一个方式的图，而图31B示出缓冲层42上方的放大图44。
在本发明中，在缓冲层42的上方有凹部。这是因为当对添加有给予一导电类型的杂质元素的杂质半导体膜进行蚀刻来形成一对源区及漏区72时，缓冲层的一部分也被蚀刻的缘故。在形成一对源区及漏区72的蚀刻步骤中，优选进行各向异性蚀刻。作为各向异性蚀刻，使用利用电子回旋共振(ECR)等离子体的反应离子束蚀刻(RIBE)或电感耦合型等离子体(ICP)蚀刻等即可。结果，缓冲层42的凹部的侧面42c相对于衬底表面的角度成为70°以上且90°以下，优选为80°以上且90°以下，而可以降低侧面42c受到的蚀刻损坏。
缓冲层42的凹部中的侧面42c为当对栅电极51施加正电压及负电压时载流子流过的区域。在该区域中，若因受蚀刻损坏而形成的缺陷较少，则当对栅电极51施加正电压时，载流子不容易在缺陷中捕捉而容易移动。因此，可以提高导通电流和电场效应迁移率，从而很优选。
通过采用上述结构，可以制造导通电流及电场效应迁移率提高了的薄膜晶体管。
实施方式12
在本实施方式中，以下示出在形成实施方式3至实施方式11所示的添加有用作供体的杂质元素的半导体膜45之前的步骤。在此，虽然典型使用实施方式3来说明，但是可以适当地应用于实施方式4至实施方式11。
如图10A所示，在衬底50上形成栅电极51，在栅电极51上形成栅极绝缘膜52a、52b。
接下来，对栅极绝缘膜52b的表面进行等离子体处理。典型地说，将栅极绝缘膜52b的表面暴露于氢等离子体、氨等离子体、氦等离子体、氩等离子体、氖等离子体等的等离子体。作为等离子体处理，在反应室中设置形成有栅极绝缘膜52b的衬底。另外，通过在将氢、氨、氦、氩、氖等的气体引入到反应室中，然后进行辉光放电，而产生氢等离子体、氨等离子体、氦等离子体、氩等离子体、氖等离子体等的等离子体，并且可以将栅极绝缘膜表面暴露于该等离子体。
通过将栅极绝缘膜52b的表面暴露于氢等离子体、氨等离子体、氦等离子体、氩等离子体、氖等离子体等的等离子体，可以减少栅极绝缘膜表面的缺陷。典型地说，可以使栅极绝缘膜52b的表面的悬空键终止。之后，通过形成添加有用作供体的杂质元素的半导体膜，可以减少栅极绝缘膜52b和添加有用作供体的杂质元素的半导体膜的界面的缺陷。结果，可以减少因为有缺陷而产生的载流子的捕捉，而可以提高导通电流。
实施方式13
在本实施方式中，以下示出可以用于上述实施方式中的成膜步骤的成膜装置及其中进行的衬底移动。
接下来，作为应用于本实施方式的成膜步骤的等离子体CVD装置的一例，示出适于形成栅极绝缘膜、添加有用作供体的杂质元素的半导体膜、缓冲层、添加有给予一导电类型的杂质元素的杂质半导体膜的结构的一例。
图28示出具备多个反应室的多室等离子体CVD装置的一例。该装置具有具备公共室423、装载/卸载室422、第一反应室400a、第二反应室400b、第三反应室400c、以及第四反应室400d的结构。设置在装载/卸载室422的盒子(cassette)的衬底由公共室423的搬送机构426搬入/搬出于各反应室，这是单片方式。在公共室423和每个室之间具备有闸阀425，以便防止在每个反应室中进行的处理彼此干扰。
每个反应室根据要形成的薄膜种类被区分。例如，在第一反应室400a中形成绝缘膜如栅极绝缘膜等，在第二反应室400b中形成添加有用作供体的杂质元素的半导体膜，在第三反应室400c中形成成为薄膜晶体管的高电阻区域的缓冲层，并且在第四反应室400d中形成要形成源极及漏极的添加有给予一导电类型的杂质元素的杂质半导体膜。当然，反应室的数量不局限于此，可以根据需要任意增减。
每个反应室连接有涡轮分子泵419和干燥泵420作为排气单元。排气单元不局限于这些真空泵的组合，只要能够排气到10-1Pa至10-5Pa左右的压力，就可以应用其它真空泵。在排气单元和每个反应室之间设置有蝶阀417，通过其可以遮断真空排气，并且通过导电阀418可以控制排气速度来调节每个反应室的压力。
另外，也可以将低温泵421与用来形成添加有用作供体的杂质元素的半导体膜的第二反应室400b联结，以在第二反应室400b中进行真空排气到超高真空。通过使用低温泵421，可以使反应室的压力成为低于10-5Pa的压力的超高真空。在本实施方式中，通过使反应室内成为低于10-5Pa的压力的超高真空，对降低添加有用作供体的杂质元素的半导体膜中的氧浓度及氮浓度很有效。结果，可以使包含在添加有用作供体的杂质元素的半导体膜45的氧浓度成为1×1016atoms/cm3以下。在添加有用作供体的杂质元素的半导体膜为微晶半导体膜的情况下，通过降低微晶半导体膜中的氧浓度及氮浓度，可以降低膜中的缺陷而提高结晶性，因此，可以提高载流子的迁移率。
气体供给单元408由填充用于工序的气体例如以硅烷或锗烷为代表的半导体材料气体或稀有气体等的气缸410、停止阀411、412、质量流量控制器413等构成。气体供给单元408g连接到第一反应室400a，并且供给用来形成栅极绝缘膜的气体。气体供给单元408i连接到第二反应室400b，并且供给添加有用作供体的杂质元素的半导体膜用的气体。气体供给单元408b连接到第三反应室400c，供给缓冲层用的气体。气体供给单元408n连接到第四反应室400d，例如供给n型半导体膜用的气体。另外，作为包含用作供体的杂质元素的气体之一的磷化氢还可以供给到第一反应室400a和第二反应室400b中。气体供给单元408a供给氢，而气体供给单元408f供给用于反应室内的清洗的蚀刻气体，并且这些单元作为各反应室的公共管线而构成。
每个反应室联结有用来形成等离子体的高频电力供给单元。高频电力供给单元包括高频电源404和匹配器406。
各反应室可以根据要形成的薄膜的种类而区别使用。每个薄膜具有最合适的成膜温度，因此可以通过分别使用各反应室容易管理成膜温度。而且，由于可以反复形成相同种类的膜，因此可以消除涉及成膜履历的残留杂质导致的影响。尤其，在采用添加有用作供体的杂质元素的半导体膜的情况下，可以避免该用作供体的杂质元素混入缓冲层中。结果，可以降低缓冲层中的杂质元素的浓度，并且可以降低薄膜晶体管的截止电流。
接下来，使用图29示出在同一个反应室内连续形成栅极绝缘膜、添加有用作供体的杂质元素的半导体膜、缓冲层、添加有给予一导电类型的杂质元素的杂质半导体膜的等离子体CVD装置的一个方式。
该装置具有具备公共室423、装载/卸载室422、准备室401、以及反应室400a的结构。设置在装载/卸载室422的盒子的衬底由公共室423的搬送机构426搬入/搬出于各反应室，这是单片方式。在公共室423和每个室之间具备有闸阀425，以便防止在每个反应室中进行的处理彼此干扰。
反应室400a连接有涡轮分子泵419和干燥泵420作为排气单元430。排气单元430不局限于这些真空泵的组合，只要能够排气到10-1Pa至10-5Pa左右的压力，就可以应用其它真空泵。在排气单元430和每个反应室之间设置有蝶阀417，通过其可以遮断真空排气，并且通过导电阀418可以控制排气速度来调节每个反应室的压力。另外，也可以将低温泵421与反应室400a联结。
气体供给单元408由填充用于工序的气体例如以硅烷或锗烷为代表的半导体材料气体或氢等的气缸410、停止阀411、412、质量流量控制器413等构成。气体供给单元408g、408i、408a、408n、408f连接到反应室400a。
反应室联结有用来形成等离子体的高频电力供给单元403。高频电力供给单元403包括高频电源404和匹配器406。
接下来，使用图30A至30C示出使用图29所示的等离子体CVD装置连续形成多个膜的工序。
图30A为简单示出图29所示的等离子体CVD装置的图，图30B为示出在形成有栅电极的衬底上连续形成栅极绝缘膜、添加有用作供体的杂质元素的半导体膜(在此示为n-μc-Si膜)的步骤的模式图。虚线剪头表示衬底的移动，而实线箭头表示成膜步骤的过程。
如图30B所示，使用氟自由基等对反应室400a的内壁进行清洗(S461)，去除反应室400a的残留杂质。接着，将与栅极绝缘膜相同的膜涂敷在反应室400a的内壁上(S462)。借助于该涂敷步骤，可以防止构成反应室400a的金属作为杂质混入栅极绝缘膜中。
接下来，将设置在装载/卸载室422的盒子的衬底如箭头a1所示那样由公共室423的搬送机构426搬入各反应室400a中。接着，在反应室400a中，在衬底上形成栅极绝缘膜，在此形成氧氮化硅膜(S463)。
接下来，将形成有栅极绝缘膜的衬底如箭头a2所示那样由公共室423的搬送机构426搬入准备室401中使衬底待机(S464)。之后，在使用氟自由基等对反应室400a的内壁进行清洗(S465)来去除反应室400a的残留杂质后，将非晶半导体膜涂敷在反应室400a的内壁上(S466)。借助于该清洗及涂敷，可以防止形成在反应室400a的内壁上的栅极绝缘膜的成分(氧、氮等)或构成反应室的金属作为杂质混入后面形成的添加有用作供体的杂质元素的半导体膜中。并且在添加有用作供体的杂质元素的半导体膜为微晶半导体膜的情况下，可以提高微晶半导体膜的结晶性。接着，将形成有栅极绝缘膜的衬底如箭头a3所示那样由公共室423的搬送机构426搬入反应室400a中，在反应室400a中形成添加有用作供体的杂质元素的半导体膜(S467)。在此，作为添加有用作供体的杂质元素的半导体膜，使用硅烷、氢、磷化氢作为原料气体来形成添加有磷的微晶硅膜。
接下来，将形成有添加有用作供体的杂质元素的半导体膜的衬底如箭头a2所示那样由公共室423的搬送机构426搬入准备室401而待机(S470)。之后，在使用氟自由基等对反应室400a的内壁进行清洗(S468)来去除反应室400a的残留杂质后，将非晶半导体膜涂敷在反应室400a的内壁上(S469)。借助于该清洗及涂敷，可以防止形成在反应室400a的内壁上的添加有用作供体的杂质元素的半导体膜的成分(磷)或构成反应室的金属作为杂质混入后面形成的非晶半导体膜中。由此，可以将非晶半导体膜用作高电阻区域。接着，将形成有栅极绝缘膜的衬底如箭头a3所示那样由公共室423的搬送机构426搬入反应室400a中，在反应室400a中作为第一缓冲层形成非晶半导体膜(S471)。在此，作为非晶半导体膜，使用硅烷、氢作为原料气体形成非晶硅膜。
接下来，将形成有第一缓冲层的衬底如箭头a4所示那样由公共室423的搬送机构426设置在装载/卸载室422的盒子。通过上述步骤，可以在形成有栅电极的衬底上连续形成栅极绝缘膜、添加有用作供体的杂质元素的半导体膜、以及第一缓冲层。接着，在使用氟自由基等对反应室400a的内壁进行清洗(S472)来去除反应室400a的残留杂质后，将与栅极绝缘膜相同的膜涂敷在反应室400a的内壁上(S473)。接下来，将设置在装载/卸载室422的盒子的另一衬底搬入反应室400a中，与上述步骤同样地从形成栅极绝缘膜(S463)开始连续形成栅极绝缘膜、添加有用作供体的杂质元素的半导体膜、以及第一缓冲层。
在将栅极绝缘膜、添加有用作供体的杂质元素的半导体膜、以及第一缓冲层形成在设置于装载/卸载室422的盒子的所有衬底上之后，将盒子从装载/卸载室422搬出并进入下一个步骤。
另外，在此，虽然在准备室401中使形成有栅极绝缘膜、n-μc-Si膜的衬底待机，但是也可以在装载/卸载室422中使其待机。通过这样做，可以实现等离子体CVD装置的简化，而可以实现成本的降低。
另外，作为n-μc-Si膜的形成方法，在此虽然在S467中使用磷化氢作为原料气体，但是通过代替在进行涂敷S466之后将磷化氢流入反应室内，使反应室的内壁吸附磷，然后将在准备室401中待机的衬底搬入反应室400a中并使用原料气体形成半导体膜，来在取入吸附在反应室内的磷的同时进行成膜，因此，可以形成添加有用作供体的杂质元素的半导体膜。
另外，当在S463中形成栅极绝缘膜时，通过在将磷化氢混入原料气体中来形成添加有磷的栅极绝缘膜之后，在S467中使用原料气体淀积半导体膜，来可以形成添加有用作供体的杂质元素的半导体膜。
接下来，使用图30C示出在形成为岛状的添加有用作供体的杂质元素的半导体膜及第一缓冲层上连续形成第二缓冲层及添加有给予一导电类型的杂质元素的杂质半导体膜(在此，示为n+a-Si膜)的步骤。虚线箭头表示衬底的移动，而实线箭头表示成膜步骤的过程。
如图30C所示，使用氟自由基等对反应室400a的内壁进行清洗(S481)来去除反应室400a中的残留杂质。接着，将与第二缓冲层相同的膜涂敷在反应室400a的内壁上(S482)。在此，形成非晶硅膜。通过该涂敷步骤，可以防止构成反应室400a的金属作为杂质混入栅极绝缘膜中。
接下来，将设置在装载/卸载室422中的盒子的衬底如箭头a1所示那样由公共室423的搬送机构426搬入反应室400a中。接着，在反应室400a中，在衬底上形成第二缓冲层，在此形成非晶硅膜(S483)。
接下来，在形成有第二缓冲层的衬底上形成添加有给予一导电类型的杂质元素的杂质半导体膜(在此，示为n+a-Si膜)(S484)。在此，由于非晶硅膜和n+a-Si膜的主要成分相同，并且在非晶硅中没有污染n+a-Si膜的物质，所以也可以在形成n+a-Si膜之前不进行涂敷步骤。
接下来，将形成有n+a-Si膜的衬底如箭头a4所示那样由公共室423的搬送机构426设置在装载/卸载室422的盒子。通过上述步骤，在形成有添加有用作供体的杂质元素的岛状半导体膜及第一缓冲层的衬底上连续形成第二缓冲层及n+a-Si膜。接着，使用氟自由基等对反应室400a的内壁进行清洗(S485)来去除反应室400a中的残留杂质，然后在反应室400a的内壁上涂敷与第二缓冲层相同的膜(S486)。接着，将设置在装载/卸载室422的盒子的另一衬底搬入反应室400a中，在形成第二缓冲层(S483)之后与上述步骤同样地连续形成第二缓冲层及n+a-Si膜。
将第二缓冲层及n+a-Si膜形成在设置于装载/卸载室422的盒子的所有衬底上，然后将盒子从装载/卸载室422中搬出并进入下一个步骤。
通过上述步骤，可以不暴露大气中地连续形成多个膜。另外，可以不混入污染物质地形成膜。
实施方式14
在本实施方式中，以下示出包括上述实施方式所示的薄膜晶体管的液晶显示装置作为显示装置的一个方式。在此，参照图32至图34说明VA(垂直取向)型液晶显示装置。VA型液晶显示装置是指控制液晶面板的液晶分子的排列的方式之一。VA型液晶显示装置是指当不施加电压时液晶分子朝向垂直于面板的方向的方式。在本实施方式中，特别设法将像素分为几个区域(子像素)，并且将分子分别放倒于不同方向上。将此称为多畴化、或者多畴设计。在以下说明中，将说明考虑了多畴设计的液晶显示装置。
图32及图33示出VA型液晶面板的像素结构。图33是衬底600的平面图，而图32示出对应于图33中的切断线Y-Z的截面结构。在以下说明中，参照这两个附图进行说明。
在该像素结构中，一个像素具有多个像素电极624、626，并且各像素电极624、626隔着平坦化膜622连接到薄膜晶体管628、629。各薄膜晶体管628、629由不同的栅极信号驱动。就是说，在多畴设计的像素中，独立控制施加到各像素电极624、626的信号。
像素电极624在接触孔623中通过布线618与薄膜晶体管628连接。此外，像素电极626在接触孔627中通过布线619与薄膜晶体管629连接。薄膜晶体管628的栅极布线602和薄膜晶体管629的栅极布线603彼此分离，以便能够提供不同的栅极信号。另一方面，薄膜晶体管628和薄膜晶体管629共同使用用作数据线的布线616。可以通过使用上述实施方式所示的方法，来制造薄膜晶体管628及薄膜晶体管629。
像素电极624和像素电极626具有不同的形状，并且被狭缝625彼此分离。像素电极626形成为围绕扩展为V字型的像素电极624的外侧。通过根据薄膜晶体管628及薄膜晶体管629使施加到像素电极624和像素电极626的电压时序不同，来控制液晶的取向。通过对栅极布线602和栅极布线603施加不同的栅极信号，可以使薄膜晶体管628及薄膜晶体管629的工作时序互不相同。此外，在像素电极624、626上形成有取向膜648。
在相对衬底601上形成有遮光膜632、着色膜636、相对电极640。此外，在着色膜636和相对电极640之间形成平坦化膜637，以便防止液晶取向的错乱。此外，在相对电极640上形成取向膜646。图34示出相对衬底一侧的结构。相对电极640是在不同的像素之间共同使用的电极并形成有狭缝641。通过互相咬合地配置该狭缝641和在像素电极624及像素电极626一侧的狭缝625，可以有效地产生倾斜电场来控制液晶的取向。由此，可以使液晶的取向方向根据位置不同，从而扩大视角。
这里，利用衬底、着色膜、遮光膜以及平坦化膜构成颜色滤光片。注意，也可以在衬底上不形成遮光膜以及平坦化膜中的任一方或者双方。
此外，着色膜具有使可见光的波长范围中的任意波长范围的光的成分优先透过的功能。通常，在很多情况下，组合使红色波长范围的光、蓝色波长范围的光、以及绿色波长范围的光分别优先透过的着色膜，用于颜色滤光片。然而，着色膜的组合不局限于这些。
通过使像素电极624、液晶层650、以及相对电极640重叠，形成第一液晶元件。此外，通过使像素电极626、液晶层650、以及相对电极640重叠，形成第二液晶元件。此外，采用在一个像素中设置有第一液晶元件和第二液晶元件的多畴结构。
注意，虽然在此示出VA型液晶显示装置作为液晶显示装置，但是可以将通过上述实施方式形成的元件衬底用于FFS型液晶显示装置、IPS型液晶显示装置、TN型液晶显示装置、以及其他液晶显示装置。
通过上述步骤，可以制造液晶显示装置。因为本实施方式的液晶显示装置利用截止电流小且电特性优良的反交错型薄膜晶体管，所以可以制造对比度高且可见度高的液晶显示装置。
实施方式15
在本实施方式中，以下示出包括上述实施方式所示的薄膜晶体管的发光装置作为显示装置的一个方式。在此，说明发光装置所包括的像素的结构。图35A表示像素的俯视图的一个方式，而图35B表示对应于图35A中的A-B的像素的截面结构的一个方式。
作为发光装置，在此使用包括利用电致发光的发光元件的显示装置来表示。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分。一般地，前者被称为有机EL元件，而后者被称为无机EL元件。另外，这里，作为薄膜晶体管的制造步骤，可以使用上述实施方式。
关于有机EL元件，通过将电压施加到发光元件，电子及空穴从一对电极分别注入到包含发光有机化合物的层中，而产生电流。并且，通过这些载流子(电子及空穴)复合，发光有机化合物形成激发态，并且当该激发态返回基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构，被分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件是具有将发光材料的粒子分散在粘结剂中的发光层的，其发光机理为利用供体能级和受体能级的供体-受体复合型发光。薄膜型无机EL元件具有以电介质层夹住发光层并且它被电极夹住的结构，其发光机理为利用金属离子的内壳层电子跃迁的定域型发光。注意，这里，使用有机EL元件作为发光元件进行说明。另外，虽然使用沟道蚀刻型薄膜晶体管作为用来控制对于第一电极的信号的输入的开关用薄膜晶体管、以及用来控制发光元件的驱动的驱动用薄膜晶体管，但是可以适当地使用沟道保护型薄膜晶体管。
在图35A及35B中，第一薄膜晶体管74a是用来控制对于第一电极的信号的输入的开关用薄膜晶体管，而第二薄膜晶体管74b相当于用来控制对于发光元件94的电流或电压的供给的驱动用薄膜晶体管。
第一薄膜晶体管74a的栅电极51a连接到扫描线，源极及漏极中的一方连接到用作信号线的布线71a至71c，并且源极及漏极中的另一方连接到第二薄膜晶体管74b的栅电极51b。第二薄膜晶体管74b的源极及漏极中的一方连接到电源线93a至93c，并且源极及漏极中的另一方连接到显示装置的第一电极79。通过利用第二薄膜晶体管74b的栅电极、栅极绝缘膜、以及电源线93a构成电容元件96，并且第一薄膜晶体管74a的源极及漏极中的另一方连接到电容元件96。
注意，电容元件96相当于在第一薄膜晶体管74a截止时保持第二薄膜晶体管74b的栅极-源极间电压或栅极-漏极间电压(以下称为栅极电压)的电容元件，并不一定需要设置。
在本实施方式中，可以通过使用上述实施方式所示的薄膜晶体管来形成第一薄膜晶体管74a及第二薄膜晶体管74b。此外，虽然在此第一薄膜晶体管74a及第二薄膜晶体管74b由n沟道型薄膜晶体管形成，也可以使用n沟道型薄膜晶体管形成第一薄膜晶体管74a且使用p沟道型薄膜晶体管形成第二薄膜晶体管74b。再者，还可以使用p沟道型薄膜晶体管形成第一薄膜晶体管74a及第二薄膜晶体管74b。
在第一薄膜晶体管74a及第二薄膜晶体管74b上形成保护绝缘膜76，在保护绝缘膜76上形成平坦化膜78，并且形成第一电极79，该第一电极79在形成于平坦化膜78以及保护绝缘膜76中的接触孔处连接到布线93f。平坦化膜78优选使用有机树脂如丙烯酸、聚酰亚胺、聚酰胺等、或者硅氧烷聚合物来形成。在接触孔中，由于第一电极79具有凹凸，所以设置覆盖该区域且具有开口部的分隔壁91。以在分隔壁91的开口部中与第一电极79接触的方式形成EL层92，以覆盖EL层92的方式形成第二电极93，并且以覆盖第二电极93及分隔壁91的方式形成保护绝缘膜95。
在此，示出顶部发射结构的发光元件94作为发光元件。因为顶部发射结构的发光元件94在第一薄膜晶体管74a、第二薄膜晶体管74b上也可以发光，所以可以增大发光面积。然而，如果EL层92的基底膜具有凹凸，在该凹凸上的膜厚度的分布不均匀，第二电极93及第一电极79短路而导致显示缺陷。因此，优选设置平坦化膜78。
由第一电极79及第二电极93夹住EL层92的区域相当于发光元件94。在采用图35B所示的像素的情况下，来自发光元件94的光如空心箭头所示那样发射到第二电极93一侧。
用作阴极的第一电极79只要是其功函数小且反射光的导电膜，就可以使用已知的材料。例如，优选使用Ca、Al、MgAg、AlLi等。EL层92既可以由单个层构成，又可以由多个层的叠层构成。在由多个层构成的情况下，在第一电极79上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不一定需要设置这些层的全部。用作阳极的第二电极93使用透过光的透光导电材料形成，例如也可以使用具有透光性的导电膜如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、ITO、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
在此，示出从与衬底相反一侧的面取出发光的顶部发射结构的发光元件，但是可以适当地应用从衬底一侧的面取出发光的底部发射结构的发光元件、从衬底一侧及与衬底相反一侧的面取出发光的双面发射结构的发光元件。
此外，虽然在此说明了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出控制发光元件的驱动的薄膜晶体管(驱动用薄膜晶体管)和发光元件电连接的一例，但是也可以采用在驱动用薄膜晶体管和发光元件之间连接有电流控制用薄膜晶体管的结构。
通过上述步骤，可以制造发光装置。本实施方式的发光装置使用截止电流小且电特性优良的反交错型薄膜晶体管，所以可以制造对比度高且可见度高的发光装置。
实施方式16
接着，以下示出本发明的显示装置的一个方式的显示面板的结构。
在图36A中示出另外仅形成信号线驱动电路6013且与形成在衬底6011上的像素部6012连接的显示面板的方式。像素部6012及扫描线驱动电路6014使用将微晶半导体膜用于沟道形成区域的薄膜晶体管而形成。通过由其电场效应迁移率高于将微晶半导体膜用于沟道形成区域的薄膜晶体管的晶体管形成信号线驱动电路，可以使信号线驱动电路的工作稳定，该信号线驱动电路的驱动频率需要高于扫描线驱动电路的驱动频率。注意，信号线驱动电路6013可以为将单晶半导体用于沟道形成区域的晶体管、将多晶半导体用于沟道形成区域的薄膜晶体管、或将SOI用于沟道形成区域的晶体管。电源的电位、各种信号等通过FPC6015分别供给给像素部6012、信号线驱动电路6013、扫描线驱动电路6014。再者，还可以在信号线驱动电路6013及FPC6015之间、或者在信号线驱动电路6013及像素部6012之间设置保护电路。保护电路由选自薄膜晶体管、二极管、电阻元件以及电容元件等中的一种或多种元件构成。
注意，也可以将信号线驱动电路及扫描线驱动电路都形成在与像素部相同的衬底上。
此外，在另外形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴合到形成有像素部的衬底上，也可以如贴合到FPC上。在图36B中表示另外仅形成信号线驱动电路6023且与形成在衬底6021上的像素部6022及扫描线驱动电路6024连接的显示装置面板的方式。像素部6022及扫描线驱动电路6024通过使用将微晶半导体膜用于沟道形成区域的薄膜晶体管而形成。信号线驱动电路6023通过FPC6025与像素部6022连接。电源的电位、各种信号等通过FPC6025分别供给给像素部6022、信号线驱动电路6023、扫描线驱动电路6024。再者，也可以在信号线驱动电路6023及FPC6025之间、或者在信号线驱动电路6023及像素部6022之间设置保护电路。
另外，也可以使用将微晶半导体膜用于沟道形成区域的薄膜晶体管在与像素部相同的衬底上仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分，另外形成其他部分且使它与像素部电连接。在图36C中表示将信号线驱动电路所具有的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并且将信号线驱动电路所具有的移位寄存器6033b另外形成在不同的衬底上，而彼此贴合的显示装置面板的方式。像素部6032及扫描线驱动电路6034使用将微晶半导体膜用于沟道形成区域的薄膜晶体管形成。信号线驱动电路所具有的移位寄存器6033b通过FPC6035与像素部6032连接。电源的电位、各种信号等通过FPC6035分别供给给像素部6032、信号线驱动电路、扫描线驱动电路6034。再者，也可以在信号线驱动电路6033及FPC6035之间、或者在信号线驱动电路6033及像素部6032之间设置保护电路。
如图36A至36C所示，可以在与像素部相同的衬底上使用将微晶半导体膜用于沟道形成区域的薄膜晶体管形成本实施方式的显示装置的驱动电路的一部分或全部。
注意，对另外形成的衬底的连接方法没有特别的限制，可以使用已知的COG方法、引线键合方法、或TAB方法等。此外，连接的位置只要能够电连接，就不限于图36A至36C所示的位置。另外，也可以另外形成控制器、CPU、存储器等而连接。
注意，在本发明中使用的信号线驱动电路包括移位寄存器和模拟开关。或者，除了移位寄存器和模拟开关之外，还可以包括缓冲器、电平转移器、源极跟随器等其他电路。另外，不需要一定设置移位寄存器和模拟开关，例如既可以使用像译码器电路那样的可以选择信号线的其他电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
实施方式17
可以将根据本发明而得到的显示装置等用于有源矩阵型显示装置面板。就是说，可以在将这些组装到显示部的所有的电子设备中实施本发明。
作为这种电子设备，可以举出影像拍摄装置如摄像机和数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图37A至37D示出其一例。
图37A表示电视装置。如图37A所示，可以将显示面板组装在框体中来完成电视装置。由显示面板形成主画面2003，作为其他附属器件还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图37A所示，在框体2001中组装利用显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过调制解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外形成的遥控装置2006进行，并且该遥控装置也可以设置有显示输出的信息的显示部2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示面板形成子画面2008，并显示频道或音量等。在这种结构中，也可以利用液晶显示面板形成主画面2003，并且利用发光显示面板形成子画面2008。另外，也可以采用如下结构：利用发光显示面板形成主画面2003，利用发光显示面板形成子画面2008，并且子画面能够点亮和熄灭。
图38示出电视装置的主要结构的框图。像素部921形成在显示面板900上。也可以采用COG方式将信号线驱动电路922和扫描线驱动电路923安装在显示面板900上。
作为其它外部电路的结构，在图像信号的输入一侧具有图像信号放大电路925、图像信号处理电路926、控制电路927等。其中，图像信号放大电路925放大调谐器924所接收的信号中的图像信号，图像信号处理电路926将从图像信号放大电路925输出的信号转换成对应于红、绿和蓝各种颜色的色信号，控制电路927将该图像信号转换成驱动器IC输入规格。控制电路927将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，可以采用如下结构：在信号线一侧设置信号分割电路928，并将输入数字信号划分成m个而供给。
由调谐器924接收的信号中的音频信号被发送到音频信号放大电路929，并其输出经过音频信号处理电路930供给到扬声器933。控制电路931从输入部932接收接收站(接收频率)或音量的控制信息，并将信号传送到调谐器924、音频信号处理电路930。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、火车站或机场等中的信息显示屏或街头上的广告显示屏等的大面积显示介质。
通过在主画面2003、子画面2008中应用上述实施方式所说明的显示装置，可以提高对比度等的图像质量提高了的电视装置的量产性。
图37B表示移动电话机2301的一例。该移动电话机2301包括显示部2302、操作部2303等而构成。通过在显示部2302中应用上述实施方式所说明的显示装置，可以提高对比度等的图像质量提高了的便携式电话机的量产性。
另外，图37C所示的移动计算机包括主体2401、显示部2402等。通过在显示部2402中应用上述实施方式所示的显示装置，可以提高对比度等的图像质量提高了的计算机的量产性。
图37D是桌上照明器具，包括照明部分2501、灯罩2502、可变臂2503、支柱2504、台2505和电源2506。通过对照明部分2501使用本发明的发光装置来制造桌上照明器具。注意，照明器具包括固定到天花板上的照明器具、挂在墙上的照明器具等。通过应用上述实施方式所示的显示装置，可以提高量产性，可以提供廉价的桌上照明器具。
图39A至39C为应用本发明的智能手机的结构的一例。图39A为正视图，图39B为后视图，图39C为展开图。智能手机由框体1001及1002的两个框体构成。智能手机是指除了进行声音通话以外还可以进行各种各样的数据处理的所谓的智能电话，其具有移动电话和便携式信息终端双方的功能并且安装有计算机。
智能手机有框体1001及1002的两个框体构成。框体1001具备显示部1101、扬声器1102、麦克风1103、操作键1104、定位装置1105、前面照相用透镜1106、外部连接端子插孔1107、耳机端子1008等，框体1002具备键盘1201、外部存储槽1202、后视摄像头1203、光灯1204等。另外，在框体1001中安装有天线。
另外，除了上述结构以外，还可以安装有非接触IC芯片、小型记录装置等。
彼此重叠的框体1001和框体1002(图39A)在滑动而如图39C那样展开。作为显示部1101可以组装上述实施方式所示的显示装置，其显示方向根据使用方式而适当地变化。由于在与显示部1101同一个表面上设置前面照相用透镜1106，所以可以进行电视电话。另外，使用显示部1101作为取景器，使用后视摄像头1203及光灯1204拍摄静态图像及动态图像。
扬声器1102及麦克风1103不局限于声音通话，还可以用于电视电话、录音、再现等的用途。操作键1104可以进行电话的发送和接受、电子邮件等的简单的信息输入、屏幕的蜗旋、指针移动等。
另外，在制造文件或作为便携式信息终端而使用等要处理的信息多时，若使用键盘1201就方便。再者，彼此重叠的框体1001和框体1002(图39A)在滑动而如图39C那样展开并可以用作便携式信息终端时，可以使用键盘1201和定位装置1105进行顺利的操作。外部连接端子插孔1107可以与AC整流器及各种各样的电缆如USB电缆等连接，并且可以与充电器及个人计算机等进行数据通讯。另外，通过将记录介质插入外部存储槽1202，可以对应大量数据的保存及移动。
框体1002的背面(图39B)具备后视摄像头1203及光灯1204，并且使用显示部1101作为取景器来拍摄静态图像及动态图像。
另外，除了上述功能结构以外，还可以具备红外线通讯功能、USB接口、接收电视one-segment功能、非接触IC芯片、耳机插孔等。
通过应用上述实施方式所示的显示装置，可以提高量产性。
本说明书根据2007年12月3日在日本专利局受理的日本专利申请编号2007-312933和2007年12月28日在日本专利局受理的日本专利申请编号3007-339412而制作，所述申请内容包括在本说明书中。

Claims (9)

1.一种包括薄膜晶体管的半导体装置，包括：
包括内侧区域和端部的栅电极；
形成在所述栅电极上的栅极绝缘膜；
形成在所述栅极绝缘膜上的半导体膜，该半导体膜重叠于所述内侧区域，并且不重叠于所述端部；
以覆盖所述半导体膜的顶面和侧面的方式形成的缓冲层；
所述缓冲层上的源区，
所述缓冲层上的漏区，
形成在所述源区和所述缓冲层上的源极布线；以及
形成在所述漏区和所述缓冲层上的漏极布线，
其中，所述半导体膜的侧面夹着所述缓冲层与所述源极布线及所述漏极布线中的任一个面对。
2.一种包括薄膜晶体管的半导体装置，包括：
包括内侧区域和端部的栅电极；
形成在所述栅电极上的栅极绝缘膜；
形成在所述栅极绝缘膜上的半导体膜，该半导体膜重叠于所述内侧区域，并且不重叠于所述端部；
以覆盖所述半导体膜的顶面及侧面的方式形成的缓冲层；
在所述缓冲层上的源区；
在所述缓冲层上的漏区；
形成在所述源区和所述缓冲层上的源极布线；以及
形成在所述漏区和所述缓冲层上的漏极布线，
其中，所述半导体膜的侧面夹着所述缓冲层与所述源极布线及所述漏极布线中的任一个面对，
并且，所述缓冲层为非晶半导体膜。
3.一种包括薄膜晶体管的半导体装置，包括：
包括内侧区域和端部的栅电极；
形成在所述栅电极上的栅极绝缘膜；
形成在所述栅极绝缘膜上的半导体膜，该半导体膜重叠于所述内侧区域，并且不重叠于所述端部；
形成在所述半导体膜上的第一缓冲层；
覆盖所述第一缓冲层的顶面和侧面以及所述半导体膜的侧面的第二缓冲层；
形成在所述第二缓冲层上的源区；
形成在所述第二缓冲层上的漏区；
形成在所述源区上的源极布线；以及
形成在所述漏区上的漏极布线，
其中，所述第一缓冲层和所述第二缓冲层的每个为非晶半导体膜，
并且，所述半导体膜的侧面夹着所述第二缓冲层与所述源极布线及所述漏极布线中的任一个面对。
4.一种包括薄膜晶体管的半导体装置，包括：
包括内侧区域和端部的栅电极；
形成在所述栅电极上的栅极绝缘膜；
形成在所述栅极绝缘膜上的半导体膜，该半导体膜重叠于所述内侧区域，并且不重叠于所述端部；
形成在所述半导体膜上的缓冲层；
以覆盖所述半导体膜的侧面及所述缓冲层的侧面的方式形成的绝缘膜；
形成在所述绝缘膜上的通过第一接触孔连接到所述缓冲层的源区；
形成在所述绝缘膜上的通过第二接触孔连接到所述缓冲层的漏区；
形成在所述源区上的源极布线；以及
形成在所述漏区上的漏极布线，
其中，所述缓冲层为非晶半导体膜，
并且，所述半导体膜的侧面夹着所述绝缘膜与所述源极布线及所述漏极布线中的任一个面对。
5.根据权利要求1-4中任一项所述的半导体装置，其中，所述半导体膜包含用作供体的杂质元素。
6.根据权利要求1-4中任一项所述的半导体装置，其中，所述半导体膜为选自以下组中的一种，即非晶硅膜、非晶硅锗膜、非晶锗膜、微晶硅膜、微晶硅锗膜、微晶锗膜、多晶硅膜、多晶硅锗膜、以及多晶锗膜。
7.根据权利要求1-4中任一项所述的半导体装置，其中，所述半导体膜包括：添加有杂质元素的晶粒；以及以覆盖所述晶粒的方式形成的添加有锗的第一半导体膜。
8.根据权利要求1-4中任一项所述的半导体装置，其中，杂质元素为磷、砷或锑中的任一种。
9.根据权利要求1-4中任一项所述的半导体装置，其中，所述半导体装置为显示装置。
CN2008101837041A 2007-12-03 2008-12-03 半导体装置 Expired - Fee Related CN101527320B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007312933 2007-12-03
JP2007-312933 2007-12-03
JP2007312933 2007-12-03
JP2007339412 2007-12-28
JP2007339412 2007-12-28
JP2007-339412 2007-12-28

Publications (2)

Publication Number Publication Date
CN101527320A CN101527320A (zh) 2009-09-09
CN101527320B true CN101527320B (zh) 2013-03-27

Family

ID=40674799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101837041A Expired - Fee Related CN101527320B (zh) 2007-12-03 2008-12-03 半导体装置

Country Status (5)

Country Link
US (2) US7994502B2 (zh)
JP (1) JP5498689B2 (zh)
KR (1) KR20090057933A (zh)
CN (1) CN101527320B (zh)
TW (1) TWI481029B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101479140B1 (ko) * 2008-03-13 2015-01-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP5475250B2 (ja) * 2008-05-28 2014-04-16 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP5590285B2 (ja) * 2009-03-06 2014-09-17 ソニー株式会社 表示装置
JP5470519B2 (ja) * 2009-07-24 2014-04-16 株式会社ブイ・テクノロジー 薄膜トランジスタ、その製造方法及び液晶表示装置
KR101627726B1 (ko) * 2009-08-14 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN110061144A (zh) * 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
KR20120091243A (ko) * 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190093705A (ko) 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8410486B2 (en) * 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN102254938B (zh) * 2010-10-21 2013-07-31 友达光电股份有限公司 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP6153296B2 (ja) * 2011-06-17 2017-06-28 株式会社半導体エネルギー研究所 半導体装置
WO2012172617A1 (ja) 2011-06-17 2012-12-20 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JPWO2012172617A1 (ja) * 2011-06-17 2015-02-23 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101947808B1 (ko) * 2012-02-29 2019-04-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
CN103489918A (zh) * 2012-06-08 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板及其制造方法
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
TWI550112B (zh) * 2015-04-10 2016-09-21 欣欣天然氣股份有限公司 光電轉換元件的基板的製造方法
CN105355593B (zh) * 2015-12-07 2018-07-10 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN105826398A (zh) * 2016-06-15 2016-08-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及制作方法
CN107591415B (zh) * 2017-08-29 2021-08-06 惠科股份有限公司 一种阵列基板及其制造方法
JP2019054143A (ja) * 2017-09-15 2019-04-04 株式会社東芝 接続構造およびその製造方法ならびにセンサ
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
CN113193049B (zh) * 2021-04-29 2024-04-26 Tcl华星光电技术有限公司 一种半导体器件及其制作方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644152A (en) * 1993-09-15 1997-07-01 Lsi Logic Corporation Conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure
US5909615A (en) * 1996-02-28 1999-06-01 International Business Machines Corporation Method for making a vertically redundant dual thin film transistor
JP2007305701A (ja) * 2006-05-10 2007-11-22 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
CN101078843A (zh) * 2006-05-23 2007-11-28 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法
CN101145561A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
CN101145562A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5892217A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS60160170A (ja) 1984-01-31 1985-08-21 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS6267872A (ja) 1985-09-20 1987-03-27 Toshiba Corp 非晶質シリコン薄膜トランジスタ
JPS63258072A (ja) 1987-04-15 1988-10-25 Nec Corp 電界効果トランジスタ
JPH0240055Y2 (zh) * 1987-09-30 1990-10-25
JPH0217647A (ja) * 1988-07-06 1990-01-22 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JPH0747876Y2 (ja) 1988-10-19 1995-11-01 富士ゼロックス株式会社 薄膜トラジスタ
JP2839529B2 (ja) 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5221631A (en) 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH05190857A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 薄膜トランジスタ
JPH05226656A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP2924441B2 (ja) * 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
JPH0855993A (ja) * 1994-08-12 1996-02-27 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH10270701A (ja) * 1997-03-27 1998-10-09 Advanced Display:Kk 薄膜トランジスタおよびその製法
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH11177094A (ja) * 1997-12-08 1999-07-02 Advanced Display Inc 半導体薄膜トランジスタおよび該半導体薄膜トランジスタを含む半導体薄膜トランジスタアレイ基板
TW405269B (en) * 1999-02-09 2000-09-11 Ind Tech Res Inst Manufacture method of thin film transistor
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3716755B2 (ja) * 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
US7205171B2 (en) 2004-02-11 2007-04-17 Au Optronics Corporation Thin film transistor and manufacturing method thereof including a lightly doped channel
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
TWI243484B (en) * 2004-12-10 2005-11-11 Au Optronics Corp Thin film transistor and method of making the same
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
JP4823989B2 (ja) * 2006-09-11 2011-11-24 北京京東方光電科技有限公司 Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644152A (en) * 1993-09-15 1997-07-01 Lsi Logic Corporation Conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure
US5909615A (en) * 1996-02-28 1999-06-01 International Business Machines Corporation Method for making a vertically redundant dual thin film transistor
JP2007305701A (ja) * 2006-05-10 2007-11-22 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
CN101078843A (zh) * 2006-05-23 2007-11-28 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法
CN101145561A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
CN101145562A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法

Also Published As

Publication number Publication date
US8558236B2 (en) 2013-10-15
CN101527320A (zh) 2009-09-09
JP2009177138A (ja) 2009-08-06
JP5498689B2 (ja) 2014-05-21
US7994502B2 (en) 2011-08-09
US20090140250A1 (en) 2009-06-04
US20110284856A1 (en) 2011-11-24
TWI481029B (zh) 2015-04-11
TW200941723A (en) 2009-10-01
KR20090057933A (ko) 2009-06-08

Similar Documents

Publication Publication Date Title
CN101527320B (zh) 半导体装置
JP7475566B1 (ja) 液晶表示装置
JP7558219B2 (ja) 発光表示装置
CN101425544B (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN101540342B (zh) 薄膜晶体管及显示装置
CN101404294B (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101521231B (zh) 薄膜晶体管及显示器件
CN101404295B (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101521233B (zh) 薄膜晶体管及显示装置
CN101369541B (zh) 半导体器件的制造方法
CN101339960B (zh) 发光装置
CN101369540B (zh) 半导体装置的制造方法
CN102007586B (zh) 薄膜晶体管及其制造方法
EP2073255B1 (en) Diode and display device comprising the diode
CN101452961B (zh) 薄膜晶体管、显示装置以及这些的制造方法
CN101540276B (zh) 等离子体处理装置以及半导体装置的制造方法
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
US8541785B2 (en) Display device
CN101419980B (zh) 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备
CN101350331A (zh) 显示装置的制造方法
CN102903759A (zh) 薄膜晶体管的制造方法及显示装置的制造方法
KR20090057929A (ko) 미결정 반도체막, 이 미결정 반도체막을 갖는 박막 트랜지스터, 및 광전 변환 장치의 제작 방법
CN101447412A (zh) 半导体装置的制造方法
JP2009177156A (ja) 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置
JP2009170896A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20201203