CN101447412A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101447412A
CN101447412A CNA2008101857079A CN200810185707A CN101447412A CN 101447412 A CN101447412 A CN 101447412A CN A2008101857079 A CNA2008101857079 A CN A2008101857079A CN 200810185707 A CN200810185707 A CN 200810185707A CN 101447412 A CN101447412 A CN 101447412A
Authority
CN
China
Prior art keywords
film
reative cell
semiconductor film
substrate
microcrystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101857079A
Other languages
English (en)
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101447412A publication Critical patent/CN101447412A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明“半导体装置的制造方法”为提高在成膜初期形成的微晶半导体膜的质量而在成膜速度慢而质量优良的成膜条件下形成基底绝缘膜界面附近的微晶半导体膜，然后以连续地或阶梯状地提高成膜速度来沉积微晶半导体膜。此外，在以成膜室的内侧具有空间的方式设置的反应室中通过化学气相沉积法形成所述微晶半导体膜。再者，在所述空间中引入密封气体来辅助使反应室的内部成为超高真空，并减少基底绝缘膜界面附近的微晶半导体膜中的杂质。

Description

半导体装置的制造方法
技术领域
本发明涉及具有由薄膜晶体管(以下也称为TFT)构成的电路的半导体装置及其制造方法。例如，本发明涉及作为部件安装有以液晶显示面板为代表的电光装置或具有有机发光元件的发光显示装置的电子设备。
在本说明书中，半导体装置指的是能够通过利用半导体特性而工作的所有装置，因此电光装置、发光显示装置等的显示装置、半导体电路以及电子设备都是半导体装置。
背景技术
近年来，通过使用形成在具有绝缘表面的衬底上的半导体薄膜(厚度大约为几nm至几百nm)构成薄膜晶体管(TFT)的技术引人注目。薄膜晶体管广泛地应用于电子装置如IC或电光装置，尤其是作为显示装置的开关元件，正在积极地进行研究开发。
现在，使用由非晶半导体膜构成的薄膜晶体管或由多晶半导体膜构成的薄膜晶体管等作为显示装置的开关元件。
关于由非晶半导体膜构成的薄膜晶体管，使用氢化非晶硅膜等的非晶半导体膜，因此对过程温度有一定的限制，从而不进行氢从膜中脱离的400℃以上的温度下的加热或因膜中的氢蒸发而产生表面粗糙的强度下的激光照射等。再有，氢化非晶硅膜是通过使氢与悬空键键合而消除悬空键以提高电特性的非晶硅膜。
此外，作为多晶半导体膜如多晶硅膜等的形成方法，已知如下技术：为了不发生表面粗糙，预先进行降低非晶硅膜中的氢浓度的脱氢化处理，然后，用光学系统将脉冲振荡受激准分子激光束加工为线形并用线形光束对经脱氢化的非晶硅膜边扫描边照射，以实现结晶化。
将多晶半导体膜用作沟道形成区的薄膜晶体管具有如下优点：与将非晶半导体膜用作沟道形成区的薄膜晶体管相比，其迁移率高两位数以上；并且可以在同一个衬底上一体形成显示装置的像素部和其外围驱动电路。然而，与将非晶半导体膜用作沟道形成区的情况相比，其工序由于半导体膜的结晶化步骤而被复杂化，这导致成品率的降低及成本的上升。
此外，在专利文献1中公开了其沟道形成区由晶体结构和非晶结构混合而成的半导体构成的FET(Field effect transistor，即场效应晶体管)。
另外，作为显示装置的开关元件，采用使用微晶半导体膜的薄膜晶体管(参照专利文献2及3)。
此外，作为现有的薄膜晶体管的制造方法，已知如下方法：在栅极绝缘膜上形成非晶硅膜，然后在其上形成金属膜并对该金属膜照射二极管激光，以将非晶硅膜改变为微晶硅膜(非专利文献1)。根据上述方法，形成在非晶硅膜上的金属膜用来将二极管激光的光能转换成热能的膜，该膜随后为完成薄膜晶体管制造而被去除。就是说，在上述方法中，非晶硅膜只通过来自金属膜的传导加热而被加热，以形成微晶硅膜。
[专利文献1]美国专利第5591987号
[专利文献2]日本专利申请公开H4-242724号公报
[专利文献3]日本专利申请公开2005-49832号公报
[非专利文献1]Toshiaki Arai等，SID 07 DIGEST，2007，p.1370-1373
除了通过将激光照射到非晶硅来形成微晶半导体膜的方法以外，还有通过等离子体CVD法来形成微晶半导体膜的方法。在该方法中，可以通过对硅烷气体进行氢稀释来形成微晶半导体膜。关于在栅电极上隔着栅极绝缘膜而设有半导体层的反交错型TFT结构，在成膜初期形成的半导体区域成为沟道形成区。因此，在成膜初期中形成的半导体区域的质量越优良，获得的TFT的电特性如高场效应迁移率等也就越优良。
然而，在通过等离子体CVD法形成微晶半导体膜的方法中，因氢稀释，即氢气流量的增大而造成成膜速度的降低。
若成膜速度慢，则成膜时间变长，因此有在成膜时包含在膜中的杂质变多的忧虑，该杂质降低TFT的电特性。
此外，若为提高微晶半导体膜的成膜速度而降低氢浓度，则成为沟道形成区的区域成为非晶半导体区域，这会导致薄膜晶体管的电特性降低。
另外，将微晶半导体膜用作沟道形成区的的反交错型TFT，与将非晶半导体膜用作沟道形成区的反交错型TFT相比，可以提高场效应迁移率。但是，有截止电流也随之提高的倾向。
发明内容
本发明提供一种质量优良的微晶半导体膜的制造方法，还提供一种半导体装置的制造方法，该半导体装置与将非晶硅膜用作沟道形成区的TFT相比提高场效应迁移率，并降低截止电流值。
为了提高在成膜初期形成的半导体区域的质量，在将栅极绝缘膜形成于栅电极上之后，在成膜速度低而质量优良的第一成膜条件下形成栅极绝缘膜界面附近的微晶半导体膜，然后改变为成膜速度高的第二成膜条件来形成微晶半导体膜。提高成膜速度的方法可以是阶梯状的或连续的。就是说，通过从衬底一侧向微晶半导体膜的生长方向阶梯状地或连续地增加成膜速度，来形成微晶半导体膜。此外，任一微晶半导体膜都在反应室中，通过等离子体CVD法形成，该反应室是在能够流过密封气体的成膜室中(内侧)占有空间而设置的。另外，作为密封气体，采用氢或从稀有气体选择一种或二者的组合。作为稀有气体，优选采用氩。再有，连续的成膜条件是指相对于经过时间成膜条件的变化平滑，而阶梯状的成膜条件是指相对于时间成膜条件阶梯状地减少或增加。例如，在作为成膜条件改变气体流量的情况下，当形成横轴表示时间、纵轴表示气体流量的图表时，前者的图表示出向右边升高或向右边降低的曲线或直线，而后者的图表示出向右边升高或向右边降低的阶梯状曲线。
本说明书所公开的发明结构是一种半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极；该栅电极上形成绝缘膜；在该绝缘膜上形成微晶半导体膜；接触于该微晶半导体膜而形成缓冲层，其中当形成微晶半导体膜时，阶梯状地或连续地改变成膜条件，使得与缓冲层的界面附近的第一区域的成膜速度高于与绝缘膜的界面附近的第二区域的成膜速度。再有，不必形成所述缓冲层，此时形成包含n型杂质元素的半导体膜，并将与该包含n型杂质元素的半导体膜的界面附近作为第一区域。
作为成膜速度低而质量优良的第一成膜条件，为了在成膜之前预先尽量减少真空室(反应室)中的氧、氮、及H2O等气体的残留，将到达最低压力降低到1×10-10Torr至1×10-7Torr(大约1×10-8Pa以上且1×10-5Pa以下)的超高真空(UHV)区域中，使具有高纯度的材料气体(反应气体)流入反应室中，并将成膜时的衬底温度设定在100℃以上且低于300℃的范围内。
再者，当将反应室设定为超高真空区域的真空度之际，在反应室的外侧设置成膜室以防止从空隙如反应室的外壁的粘合部的间隔等流入气体如氧、氮、H2O等。而且，设置成能够将由氢或稀有气体构成的密封气体引入到该成膜室中。反应室室壁的间隙等透过气体的部分是微细的，且由于将从成膜室到反应室泄漏的气体视为粘性流，将密封气体引入成膜室是有效的。当反应室关闭且设定为超高真空区域的真空度时，优选使密封气体不断地流过在反应室外侧的成膜室中。
此外，作为密封气体，采用几乎不给微晶半导体膜的形成带来影响且用真空泵排气速度高的气体即可。作为一例，采用氢或以氩为代表的稀有气体。
引入密封气体时的成膜室既可以具有压力大于大气压的气氛，又可以具有减压气氛。但是，在当将衬底传送到反应室时成膜室和反应室的气氛连续的情况下，需要将成膜室减压到高真空，所以优选地是，使成膜室的压力小于大气压，且尽可能地减少成膜室的容积。
本说明书所公开的另一发明是一种半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极；在该栅电极上形成绝缘膜；将衬底引入到反应室内；将材料气体(反应气体)引入到反应室内，并在衬底温度为100℃以上且低于300℃的第一成膜条件下形成微晶半导体膜；在衬底温度、电功率、材料气体(反应气体)流量或真空度中的至少一个条件与第一成膜条件不相同的第二成膜条件下，在与上述反应室相同的反应室内沉积微晶半导体膜；并在该微晶半导体膜上形成缓冲层。此时也可以不形成所述缓冲层，在此情况下，形成包含n型杂质元素的半导体膜，并将与该包含n型杂质元素的半导体膜的界面附近作为第一区域。
上述通过第一成膜条件而获得的微晶半导体膜是膜中的氧浓度为1×1017/cm3以下。当形成微晶半导体膜时，氧及氮阻碍结晶化并在被混入到半导体膜中时会用作施主，因此特别应该减少氧及氮。通过该第一成膜条件获得的微晶半导体膜的质量有助于后面形成的TFT的导通电流的增大及场效应迁移率的提高。
优选地是，在形成微晶半导体膜之前，预先通过对反应室进行烘烤(200℃至300℃)处理去除存在于反应室中的以水分为主要成分的残留气体，以设置成反应室内处于超高真空区域的真空度的压力环境。另外，也可在微晶半导体膜形成中加热(50℃至300℃)反应室内壁来促进成膜反应。
此外，作为第二成膜条件，只要是其成膜速度比第一成膜条件的成膜速度高的条件即可。例如，可通过采用与第一成膜条件不同的硅烷气体和氢气体的流量比，在能够形成微晶半导体膜的范围内降低氢浓度。另外，作为第二成膜条件，也可以采用比第一成膜条件的衬底温度高的衬底温度例如300℃以上，以提高成膜速度。另外，作为第二条件，采用比第一成膜条件大的电功率，以提高成膜速度。另外，还可以通过控制反应室的排气阀如传导阀(conductance valve)使得第二成膜条件的真空度与第一成膜条件的真空度不相同，以提高成膜速度。
另外，作为其成膜速度比第一成膜条件高的第二成膜条件，可以是重复如下步骤的成膜条件：在一定时间内引入高频电功率来对硅烷气体进行等离子体分解，然后在一定时间内中断高频电功率来停止产生等离子体。作为第一成膜条件，在第一成膜期间中连续地放电，作为第二成膜条件，通过如下方法使其成膜速度高于第一成膜条件：在第二成膜期间具有多个使高频电功率处于中断状态来停止放电的期间。微晶半导体膜的成膜时间包括在第一成膜条件下进行成膜的第一成膜期间以及在第二成膜条件下进行成膜的第二成膜期间。适当地选择放电时间和放电停止时间的成膜还被称为间断放电的等离子体CVD法。在此情况下，作为微晶半导体膜的第一成膜条件，采用使利用高频电功率的放电连续地作用于材料气体(反应气体)的连续放电等离子体CVD法；作为微晶半导体膜的第二成膜条件，在相同的反应室内采用使利用高频电功率的放电间断地作用于材料气体(反应气体)的间断放电(也可称为脉冲振荡)等离子体CVD法。这里，连续放电指通过波形在时间上连续的高频电功率产生的放电。
作为其成膜速度比第一成膜速度高的第二成膜条件，也可用比衬底温度高的温度对形成微晶半导体膜的反应室的内壁进行加热，来形成微晶半导体膜。若是第一成膜条件的衬底温度为100℃，则通过将反应室的内壁设定为150℃，在其温度比反应室内壁低的衬底的表面高效地形成微晶半导体膜。
优选的方式是，在将反应室的真空度设定为1×10-8Pa以上且低于1×10-5Pa之后，在引入衬底之前预先将氢气体或稀有气体引入到反应室中来产生等离子体，并去除存在于反应室中的以水分为主要成分的残留气体，来设置成使反应室中的氧浓度及氮浓度减少的环境。
也可以在将反应室的真空度设定为1×10-8Pa以上且低于1×10-5Pa之后，通过在引入衬底之前预先将硅烷气体流过到反应室中，并将连接到反应室的排气装置的氧改变为氧化硅，进一步减少反应室中的氧。此外，也可进行在引入衬底之前预先将硅烷气体流入反应室中，产生等离子体并在内壁上形成保护膜的处理(也称为预涂处理)，以防止当形成微晶半导体膜时混入金属元素如铝等。
第一成膜条件的成膜速度慢，所以尤其是在膜厚度厚时成膜时间变长，其结果是，杂质如氧及氮等容易混入到膜中。因此，如上述那样通过在引入衬底之前充分地减少反应室中的氧、氮及水分，即使成膜时间变长如氧及氮等杂质也几乎不混入到膜中。这对于提高后面形成的微晶半导体膜的质量是重要的。
再者，也可以在引入衬底之后，在形成微晶半导体膜之前预先进行氩等离子体处理等的稀有等离子体处理及氢等离子体处理以去除衬底上的吸附水，从而降低微晶半导体膜中的氧浓度及氮浓度。氧浓度优选设定为1×1017/cm3以下。
如此，在引入衬底之后充分地减少衬底含有的氧、氮、及水分，这对于提高后面形成的微晶半导体膜的质量也是重要的。
此外，即使将成膜初期的第一成膜条件改变为成膜后期的具有高成膜速度的第二成膜条件，也预先形成有微晶，因此能够以其为核而沉积质量高的微晶半导体膜。此外，通过预先形成微晶，可以提高成膜后期的成膜速度。
与只用第一成膜条件获得所希望的膜厚度的时间相比，通过以第一成膜条件进行成膜，然后在相同的反应室中以第二成膜条件进行成膜，可以缩短获得所希望的膜厚度的时间。此外，若只用第一成膜条件而使微晶半导体膜的膜厚度减薄，则后面层叠的缓冲层的影响变大，会有导致薄膜晶体管的场效应迁移率降低的可能性。
另外，上述通过第一成膜条件而获得的微晶半导体膜容易与氧起反应，因此通过将第一成膜条件改变为成膜速度高的第二成膜条件，可以保护栅极绝缘膜界面附近的膜。通过该第二成膜条件而获得的微晶半导体膜的质量有助于后面形成的TFT的截止电流的降低。
如上所述，通过将成膜条件改为两个阶段而获得的微晶半导体膜至少包括柱状结晶，该膜中的氧浓度为1×1017/cm3以下。另外，通过将成膜条件改为两个阶段而获得的微晶半导体膜的总厚度为5nm至100nm，优选在10nm至30nm的范围内。
初期成膜条件只要是形成质量优良的微晶半导体膜的条件即可，并不局限于将成膜条件改为两个阶段来形成微晶半导体膜，也可以将变成膜条件改为三个以上的阶段来进行成膜。再者，也可以连续地改变成膜条件。
与非晶半导体膜相比，上述微晶半导体膜容易与氧起反应，因此优选不暴露于大气地层叠不包含晶粒的缓冲层来保护的方式。缓冲层在与形成微晶半导体膜的反应室不同的反应室中形成，其衬底温度高于上述第一及第二成膜条件，例如300℃至400℃。缓冲层的形成厚度一般为30nm以上且400nm以下，优选40nm以上且300nm以下。另外，缓冲层使用其缺陷密度比上述微晶半导体膜高的非晶硅膜。通过将具有高缺陷密度的非晶硅膜用于缓冲层，有助于后面形成的TFT的截止电流的降低。
另外，上述微晶半导体膜因杂质混入而容易呈现n型导电性，因此优选将微量的三甲基硼气体等添加到材料气体中来调节成膜条件，以得到i型。通过将微量的三甲基硼气体等添加到以硅烷气体及氢气体为主的材料气体中，可以控制薄膜晶体管的阈值。
在本说明书中，微晶半导体膜指的是包括非晶和晶体结构(包括单晶、多晶)之间的结构的半导体的膜。该半导体是具有在自由能上稳定的第三状态的半导体，并是短程有序且有晶格畸变的晶态半导体，其中粒径为0.5nm至20nm的柱状或针状晶体在衬底表面的法线方向上生长。另外，微晶半导体和非晶半导体相混合。作为微晶半导体之典型例的微晶硅的拉曼光谱偏移到比表示单晶硅的520cm-1低的波数一侧。就是说，微晶硅的拉曼光谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。
另外，虽然在处理多个衬底的生产率方面不利，但可以在与形成微晶半导体膜的反应室相同的反应室中形成缓冲层。通过在相同的反应室中形成缓冲层，可以形成不在传送衬底时被浮游的污染杂质元素污染的叠层界面，因此可以降低薄膜晶体管特性的不均匀性。
在进行上述制造步骤之后，在缓冲层上形成包含n型杂质元素的半导体膜，在该包含n型杂质元素的半导体膜上形成源电极或漏电极，通过蚀刻包含n型杂质元素的半导体膜形成源区及漏区，而且通过以使与所述源区及所述漏区重叠的区域残留的方式蚀刻并去除所述缓冲层的一部分来制造薄膜晶体管。
在缓冲层中形成凹部，以降低上述源电极及漏电极之间的泄漏电流。
在缓冲层和源电极或漏电极之间，具有包含n型杂质元素的半导体膜(n+层)。另外，缓冲层设置在n+层和微晶半导体膜之间以不使n+层和微晶半导体膜接触。因而，在源电极的下方，n+层、缓冲层和微晶半导体膜相重叠。同样地，在漏电极的下方，n+层、缓冲层和微晶半导体膜相重叠。通过采用这种叠层结构并增加缓冲层的厚度，谋求耐压性的提高。另外，通过增加缓冲层的厚度，可以在缓冲层的一部分中形成凹部而不暴露容易氧化的微晶半导体膜。
如上述那样获得的薄膜晶体管导通时，在第一成膜条件下形成的质量高的微晶半导体膜中的栅极绝缘膜界面附近的区域被用作沟道形成区，而在截止时，通过蚀刻缓冲层的一部分而形成的凹部成为流过极微量的截止电流的途径。因此，与现有的由非晶硅单层构成的薄膜晶体管或由微晶硅单层构成的薄膜晶体管相比，可以增大导通电流与截止电流之比，可以说是其开关特性优良，从而可以提高显示面板的对比度。
根据本发明的制造方法，可以将所获得的薄膜晶体管的场效应迁移率设定为高于1且50以下，优选设定为3以上且10以下。因此，在通过本发明的制造方法获得的将微晶半导体膜用作沟道形成区的薄膜晶体管中，表示电流电压特性的曲线的上升部分的斜率大，作为开关元件的响应性优良，能够高速工作。
使用通过本发明的制造方法获得的薄膜晶体管的发光装置可以抑制薄膜晶体管的阈值的变动，从而有助于可靠性的提高。
另外，使用通过本发明的制造方法获得的薄膜晶体管的液晶显示装置可以增大场效应迁移率，因此可以提高驱动电路的驱动频率。由于可以使驱动电路高速工作，可以实现将帧频设定为4倍或者进行黑屏插入等。
附图说明
图1A至1D是说明本发明的制造方法的截面图；
图2A至2D是说明本发明的制造方法的截面图；
图3A至3C是说明本发明的制造方法的截面图；
图4是说明本发明的制造方法的俯视图；
图5是说明形成微晶半导体膜的工序的时序图之一例；
图6A和6B是示出等离子体CVD装置的截面图及示出供给密封气体时的气体流动的示意图；
图7A和7B是示出等离子体CVD装置的透视图及俯视图；
图8A至8D是说明可用于本发明的多灰度掩模的图；
图9A和9B是本发明的制造工序的截面图；
图10A至10C是本发明的制造工序的截面图；
图11A和11B是本发明的制造工序的截面图；
图12A至12C是本发明的制造工序的俯视图；
图13是说明一例液晶显示装置的示图；
图14是说明一例液晶显示装置的示图；
图15是说明一例液晶显示装置的示图；
图16是说明一例液晶显示装置的示图；
图17是说明一例液晶显示装置的示图；
图18是说明一例液晶显示装置的示图；
图19是说明一例液晶显示装置的示图；
图20是说明一例液晶显示装置的示图；
图21是说明一例液晶显示装置的示图；
图22是说明一例液晶显示装置的示图；
图23是说明液晶显示装置的示图；
图24是说明液晶显示装置的示图；
图25是说明一例液晶显示装置的示图；
图26是说明一例液晶显示装置的示图；
图27A和27B是说明一例发光装置的制造方法的截面图；
图28A至28C是说明可用于发光装置的像素的截面图；
图29A至29C是说明显示面板的透视图；
图30A至30D是说明使用发光装置或液晶显示装置的电子设备的透视图；
图31是说明使用发光装置的电子设备的示图；
图32是说明装置的结构的框图；
图33A和33B是说明显示面板的俯视图及截面图；
图34A和34B是说明显示面板的俯视图及截面图。
具体实施方式
下面，就本发明的实施方式进行说明。但是，所属技术领域的普通技术人员不难明白：本发明可以用多个不同形式来实施，其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定于本实施方式所记载的内容。
实施方式1
在本实施方式中，参照图1A至图7B说明用于液晶显示装置的薄膜晶体管的制造工序。图1A至图3C是示出薄膜晶体管的制造工序的截面图，而图4是一个像素中的薄膜晶体管及像素电极的连接区域的俯视图。另外，图5是示出微晶半导体膜的成膜方法的时序图。图6A和6B示出用来形成微晶半导体膜的反应室之一例。图7A和7B示出将图6A和6B所示的反应室在纵方向上层叠配置的等离子体CVD(化学气相沉积)装置之一例的透视图及俯视图。
就具有微晶半导体膜的薄膜晶体管而言，n型薄膜晶体管具有比p型薄膜晶体管高的迁移率，因此更适用于驱动电路。最好在同一衬底上形成同一极性的薄膜晶体管，以减少工序数。本例中，用n沟道型薄膜晶体管进行说明。
如图1A所示，在衬底50上形成栅电极51。衬底50可以使用通过熔融法或浮法制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等。当衬底50为母玻璃时，衬底的尺寸可以采用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm、或730mm×920mm)、第五代(1000mm×1200mm、或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm、或2450mm×3050mm)、第十代(2950mm×3400mm)等。
栅电极51通过使用钛、钼、铬、钽、钨、铝等的金属材料或其合金材料而形成。可以通过使用溅射法或真空蒸镀法在衬底50上形成导电膜，用光刻技术或喷墨法在该导电膜上形成掩模，并用该掩模蚀刻导电膜，以形成栅电极51。栅电极51还可以通过喷墨法将银、金、铜等的导电纳米膏喷射并焙烧而形成。另外，为了提高栅电极51的密接性，可以在衬底50和栅电极51之间设置上述金属材料的氮化物膜。这里，通过用第一光掩模形成的抗蚀剂掩模蚀刻形成在衬底50上的导电膜，以形成栅电极。
作为栅电极结构的具体例，可以在铝膜上层叠钼膜，以防止铝特有的小丘或电迁移。还可以采用铝膜夹在钼膜之间的三层结构。作为其他的栅电极结构，可以举出在铜膜上形成钼膜的叠层结构、在铜膜上形成氮化钛膜的叠层结构以及在铜膜上形成氮化钽膜的叠层结构。
由于在栅电极51上形成半导体膜及布线，所以优选将其端部加工为锥形以防止断裂。另外，在上述工序中还可以同时形成与栅电极连接的布线(未图示)。
然后，在栅电极51上依次形成栅极绝缘膜52a至52c。至此的工序结束时的截面图相当于图1A。
栅极绝缘膜52a至52c可以分别通过CVD法或溅射法等以氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜而形成。为了防止由形成在栅极绝缘膜中的针孔等导致的层间短路，优选使用不相同的绝缘层来形成多层结构。这里，示出依次层叠氮化硅膜、氧氮化硅膜、以及氮化硅膜作为栅极绝缘膜52a至52c的方式。
这里，氧氮化硅膜指的是在其组成上氧含量多于氮含量的物质，其包含氧、氮、Si及氢，其组成范围为如下：55原子.至65原子.的氧；1原子.至20原子.的氮；25原子.至35原子.的Si；以及0.1原子.至10原子.的氢。另一方面，氮氧化硅膜指的是在其组成上氮含量多于氧含量的物质，其包含氧、氮、Si及氢，其组成范围为如下：15原子.至30原子.的氧；20原子.至35原子.的氮；25原子.至35原子.的Si；以及15原子.至25原子.的氢。
栅极绝缘膜的第一层及第二层都厚于50nm。作为栅极绝缘膜的第一层，优选使用氮化硅膜或氮氧化硅膜，以防止杂质(例如碱金属等)从衬底扩散。此外，栅极绝缘膜的第一层不仅可以防止栅电极的氧化，而且还可以在将铝用作栅电极的情况下防止小丘。另外，与微晶半导体膜接触的栅极绝缘膜的第三层的厚度大于0nm且5nm以下，优选大约为1nm。栅极绝缘膜的第三层是为提高与微晶半导体膜的密接性而设的。
再者，优选使用可引入频率为1GHz以上的微波的等离子体CVD装置来形成栅极绝缘膜。通过微波等离子体CVD装置形成的氧氮化硅膜、氮氧化硅膜的耐压性高，从而可以提高薄膜晶体管的可靠性。
这里形成具有三层结构的栅极绝缘膜，但是在用作液晶显示装置的开关元件的情况下，由于进行交流驱动可以只由氮化硅膜的单层构成。
接着，在形成栅极绝缘膜之后，最好不接触于大气地将衬底传送到与形成栅极绝缘膜的反应室不相同的反应室208a中形成微晶半导体膜53。
下面，还参照图5说明形成微晶半导体膜53的工序。在图5中，以对反应室208a从大气压进行真空排气100的步骤为起始步骤，以时间序列分别示出后面进行的各种处理如预涂101、衬底搬入102、基底预处理103、成膜处理104、衬底搬出105、净化106。但是，不局限于从大气压排气到真空，也可将反应室208a一直保持为某个程度的真空度，这对于批量生产或短时间降低到真空度而言都是理想的。
在本实施方式中，将衬底搬入之前的反应室208a内的真空度设定为低于10-5Pa，即进行超高真空排气。这个步骤相当于图5中的真空排气100。在进行这种超高真空排气的情况下，优选同时利用涡轮分子泵和低温泵进行排气，再用低温泵进行真空排气。将两个涡轮分子泵串联进行真空排气也是有效的。另外，优选在反应室208a中设置烘烤用加热器来进行加热处理，以从反应室208a内壁脱气。此外，还使加热衬底的加热器工作来使温度稳定。衬底的加热温度为100℃至300℃，优选为120℃至220℃。
本例中，作为形成微晶半导体膜53的装置，假定为当从传送室到反应室208a传送衬底时成膜室204a和反应室208a之间的气氛为连续的装置。就是说，在反应室208a的外侧设置可保持减压气氛的室，即成膜室204a。将成膜室204a设置成能够引入由氢或稀有气体构成的密封气体。在本实施方式中，将氢用作该密封气体。作为这些气体，使用氢或稀有气体之外的元素(即，杂质元素)的浓度为10-7atoms以下的高纯度化气体，杂质优选为10-10atoms以下。作为将氢气中的杂质设定为10-7atoms以下的方法之一例，可举出使用JOHNSON MATTHEY公司的超纯度氢精制器等进行精制的方法。从形成了这种密封气体气氛的成膜室204a到反应室208a的氧、氮、水等的大气成分的流入量少。再有，当采用反应室208a与传送室邻接的结构时，通过将传送室设置成与成膜室204a相同的密封气体气氛也可以获得相同的效果。
在具有这种结构的形成微晶半导体膜53的装置的反应室208a中，在搬入衬底之前进行预涂101，以形成硅膜作为内壁覆盖膜。作为预涂101，通过引入氢或稀有气体产生等离子体以去除附着在反应室208a的内壁上的气体(氧及氮等的大气成分或用来使反应室208a净化的蚀刻气体)，然后流过硅烷气体，来产生等离子体。由于硅烷气体与氧或水分等起反应，所以通过流过硅烷气体来产生硅烷等离子体，可以去除反应室208a中的氧或水分。另外，通过进行预涂101，可以防止构成反应室208a的部件的金属元素作为杂质混入微晶半导体膜中。就是说，通过使用硅膜覆盖反应室208a内，可以防止反应室208a的内壁被等离子体蚀刻，并可以降低包含在后面形成的微晶半导体膜中的杂质浓度。预涂101包括用与将要沉积在衬底上的膜相同种类的膜覆盖反应室208a内壁的处理。再有，在进行预涂处理101时，将密封气体引入到成膜室204a。在此，引入密封气体之后的成膜室204a的压力为0.1Pa至100Pa左右。
在预涂101之后，进行衬底搬入102。成膜室204a在衬底搬入动作时中断密封气体的引入并提高真空度，以防止传送室及反应室208a的压力的提高。由于将要沉积微晶半导体膜的衬底存放在经真空排气的装载室中，因此即使搬入衬底也不会使反应室208a内的真空度显著恶化。在衬底搬入102之后，直到衬底搬出105连续引入密封气体。
接着，进行基底预处理103。基底预处理103是在形成微晶半导体膜时特别有效的处理，因此优选进行基底预处理103。就是说，当在玻璃衬底表面、绝缘膜的表面或非晶硅的表面上通过等离子体CVD法形成微晶半导体膜时，存在会在沉积初期阶段中由于杂质或晶格失配等而导致形成非晶层的可能性。为了尽量降低该非晶层的厚度或者如果可能的或去除该非晶层，优选进行基底预处理103。作为基底预处理，优选进行稀有气体等离子体处理或氢等离子体处理，或者进行这两种处理。作为稀有气体等离子体处理，优选使用质量数大的稀有气体元素如氩、氪或氙。这是因为通过溅射作用来去除附着在表面上的氧、氮、水分、有机物或金属元素等的杂质的缘故。氢等离子体处理对于通过利用氢原子团来去除吸附在表面上的上述杂质以及通过利用对绝缘膜的蚀刻作用形成干净的被成膜表面是有效的。另外，通过同时进行稀有气体等离子体处理和氢等离子体处理，可以起到促进微晶核生长的作用。
从促进微晶核生长的观点来看，如图5中的虚线107所示，在微晶半导体膜的成膜初期中继续提供氩等的稀有气体是有效的。
接着，在基底预处理103之后，进行形成微晶半导体膜的成膜处理104。在本实施方式中，在成膜速度低而质量良好的第一成膜条件下形成栅极绝缘膜界面附近的膜，然后改变到在成膜速度高的第二成膜条件下沉积膜。
第二成膜条件的成膜速度只要比第一成膜条件的成膜速度高即可，并无特别的限制。因此，可以通过频率为几十MHz至几百MHz的高频等离子体CVD法或频率为1GHz以上的微波等离子体CVD装置形成，一般而言，可以通过用氢稀释如SiH4或Si2H6等氢化硅来生成等离子体而进行成膜。除了氢化硅及氢以外，还可以用选自氦、氩、氪、氖中的一种或多种稀有气体元素来稀释，以形成微晶半导体膜。此时的相对于氢化硅的氢的流量比为12倍以上1000倍以下，优选为50倍以上200倍以下，更优选为100倍。另外，可以用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
在将氦添加到材料气体时，由于氦具有所有气体中最高的离子化能量，即24.5eV，其亚稳态位于比该离子化能量稍低的约20eV的能级，所以在放电持续期间中，为离子化而只需要约4eV的能量差。因此，放电开始电压值也是所有气体中的最低值。由于具有这样的特性，氦能够稳定地保持等离子体。另外，由于能够形成均匀的等离子体，即使沉积微晶半导体膜的衬底的面积增大，也可具有实现等离子体密度均匀化的作用。
还可以将碳的氢化物如CH4或C2H6等、氢化锗或氟化锗如GeH4或GeF4混合到硅烷等的气体中，以将能带宽度调整为1.5eV至2.4eV或0.9eV至1.1eV。通过将碳或锗加到硅中，可以改变TFT的温度特性。
这里，第一成膜条件设为：用氢和/或稀有气体将硅烷稀释为超过100倍且2000倍以下，衬底的加热温度为100℃至300℃，优选为120℃至220℃。为了使用氢使微晶半导体膜的生长表面惰性化，并促进微晶半导体膜的生长，优选在120℃至220℃的温度下成膜。
第一成膜条件结束后的截面图示出于图1B。在栅极绝缘膜52c上形成有成膜速度低而质量优良的微晶半导体膜23。该在第一成膜条件下获得的微晶半导体膜23的质量有助于后面形成的TFT的导通电流的增大及场效应迁移率的提高，因此重要的是充分地降低氧浓度，以将膜中的氧浓度设定为1×1017/cm3以下。另外，通过上述步骤，除了氧以外，还可以降低混入微晶半导体膜中的氮及碳的浓度。因此可以防止微晶半导体膜的n型化。
接着，通过改变为第二成膜条件来提高成膜速度，以形成微晶半导体膜53。此阶段的截面图相当于图1C。微晶半导体膜53的膜厚度可以为50nm至500nm(优选为100nm至250nm)。此外，在本实施方式中，微晶半导体膜53的成膜时间包括在第一成膜条件下进行成膜的第一成膜期间和在第二成膜条件下成膜的第二成膜期间。
本例中，第二成膜条件如下：通过使用氢和/或稀有气体将硅烷稀释为12倍以上100倍以下，衬底的加热温度为100℃至300℃，优选为120℃至220℃。通过降低成膜速度，呈现结晶性提高的倾向。
在本实施方式中，使用电容耦合型(平行平板型)CVD装置，将间隔(电极面与衬底表面的间隔)设定为20mm，第一成膜条件设为：反应室208a内的真空度为100Pa，衬底温度为100℃，以30W施加60MHz的高频电功率，并且用氢(流量400sccm)将硅烷气体(流量2sccm)稀释为200倍。在改变气体流量而提高成膜速度的第二成膜条件下，用氢(流量400sccm)将4sccm的硅烷气体稀释为100倍(其他条件与第一成膜条件相同)进行成膜。
接着，在通过第二成膜条件形成微晶半导体膜之后，停止硅烷或氢等材料气体及高频电功率的供给并将衬底搬出105。若继续对下一个衬底进行成膜处理，则返回到衬底搬入102的步骤来进行相同处理。
之后，在需要去除附着在反应室208a中的覆盖膜或粉末时，进行净化106。作为净化106，通过引入以NF3、SF6为代表的蚀刻气体进行等离子体蚀刻。另外，通过引入即使不利用等离子体也能够蚀刻的气体如ClF3来进行净化。净化106优选在衬底加热用加热器中断且温度降低后进行。这是为了抑制由蚀刻导致的反应副生成物的生成。在净化106结束之后，可将反应室208a的到达压力降低到1×10-8Pa至1×10-5Pa左右，并排出下一次成膜不需要的气体，然后再返回到预涂101，对下一个衬底进行上述同样的处理。
接着，在形成微晶半导体膜53之后，优选不与大气接触地传送衬底，在与形成微晶半导体膜53的反应室208a不同的反应室中形成缓冲层54。通过使形成缓冲层54的反应室与形成微晶半导体膜53的反应室不同，可以将形成微晶半导体膜53的反应室208a设置成在引入衬底之前处于超高真空的反应室，以能够尽量抑制杂质污染并缩短到达超高真空的时间。这在为达到超高真空而进行烘烤的情况下特别有效，因为需要较长时间才能使反应室208a内壁温度降低而成为稳定。另外，通过分别提供不相同的反应室，可以根据想要获得的膜而分别改变高频电功率的频率。
缓冲层54用包含氢、氮或卤素的非晶半导体膜形成。可使用氢形成包含氢的非晶半导体膜，氢的流量优选为氢化硅的流量的1倍以上10倍以下，更优选为1倍以上5倍以下。另外，通过使用上述氢化硅以及氮或氨，可以形成包含氮的非晶半导体膜。此外，通过使用上述氢化硅以及包含氟或氯的气体(F2、Cl2、HF、HCl等)，可以形成包含氟或氯的非晶半导体膜。再有，可以用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
此外，作为缓冲层54，也可以通过将非晶半导体用作靶材并用氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮或N2O包含在气氛中，可以形成包含氮的非晶半导体膜。另外，通过将包含氟或氯的气体(F2、Cl2、HF、HCl等)包含在气氛中，可以形成包含氟或氯的非晶半导体膜。
缓冲层54优选由不包含晶粒的非晶半导体膜构成。因此，在通过使用频率为几十MHz至几百MHz的高频等离子体CVD法或微波等离子体CVD法形成缓冲层54的情况下，最好对成膜条件进行控制，以形成不包含晶粒的非晶半导体膜。
在后续的源区及漏区的形成工序中，缓冲层54的一部分被蚀刻。此时，缓冲层54最好以其一部分残留的厚度形成，以不暴露微晶半导体膜53。一般而言，缓冲层54形成为具有30nm以上400nm以下的厚度，优选形成为40nm以上300nm以下的厚度。对于薄膜晶体管上施加电压高(例如大约为15V)的液晶显示装置为代表的显示装置，可通过将缓冲层54的厚度设定为上述范围内来提高漏极耐压性，从而即使高电压施加到薄膜晶体管也可以避免薄膜晶体管的退化。
再有，缓冲层54未添加赋予一种导电型的杂质元素如磷或硼等。为了防止杂质从添加有赋予一种导电型的杂质元素的半导体膜55扩散到微晶半导体膜53，将缓冲层54用作阻挡层。可以不设置缓冲层，但是若微晶半导体膜53与添加有赋予一种导电型的杂质元素的半导体膜55接触，则会有在后面的蚀刻工序或加热处理中杂质移动，从而难以控制阈值的问题。
通过在微晶半导体膜53的表面上形成缓冲层54，可以防止微晶半导体膜53中包含的晶粒表面的自然氧化。尤其是在非晶半导体和微晶粒接触的区域中，容易因局部应力而产生裂缝。当该裂缝与氧接触时晶粒被氧化，从而形成氧化硅。
作为非晶半导体膜的缓冲层54的能隙比微晶半导体膜53大(非晶半导体膜的能隙为1.6eV至1.8eV，而微晶半导体膜53的能隙为1.1eV至1.5eV)，其电阻高，而且其迁移率低，为微晶半导体膜53的1/5至1/10。因此，在后面形成的薄膜晶体管中，形成在源区及漏区和微晶半导体膜53之间的缓冲层用作高电阻区域，而微晶半导体膜53用作沟道形成区。因此，可以降低薄膜晶体管的截止电流。在将该薄膜晶体管用作显示装置的开关元件的情况下，可以提高显示装置的对比度。
优选地是，在微晶半导体膜53上，通过等离子体CVD法以300℃至400℃的温度形成缓冲层54。通过上述成膜处理，可以将氢提供给微晶半导体膜53，从而得到与使微晶半导体膜53氢化时相同的效果。就是说，通过在微晶半导体膜53上沉积缓冲层54，可以将氢扩散到微晶半导体膜53，从而进行悬空键的封端。
接着，在形成缓冲层54之后，优选不接触于大气地传送衬底，在与形成缓冲层54的反应室不同的反应室中形成添加有赋予一种导电型的杂质元素的半导体膜55。此阶段的截面图相当于图1D。通过在与形成缓冲层54的反应室不同的反应室中形成添加有赋予一种导电型的杂质元素的半导体膜55，可以防止赋予一种导电型的杂质元素在形成缓冲层时混入。
对于添加有赋予一种导电型的杂质元素的半导体膜55，在形成n沟道型薄膜晶体管时，可以添加磷作为典型的杂质元素，并可以将磷化氢(PH3)等的杂质气体添加到氢化硅中。另外，在形成p沟道型薄膜晶体管时，可以添加硼作为典型的杂质元素，并可以将B2H6等的杂质气体添加到氢化硅中。添加有赋予一种导电型的杂质元素的半导体膜55可以由微晶半导体或非晶半导体构成。添加有赋予一种导电型的杂质元素的半导体膜55的厚度为2nm以上50nm以下。通过减少添加有赋予一种导电型的杂质元素的半导体膜的厚度，可以提高生产率。
接着，如图2A所示，在添加有赋予一种导电型的杂质元素的半导体膜55上形成抗蚀剂掩模56。抗蚀剂掩模56通过使用光刻技术或喷墨法而形成。这里，通过使用第二光掩模，对涂敷在添加有赋予一种导电型的杂质元素的半导体膜55上的抗蚀剂进行曝光及显影，以形成抗蚀剂掩模56。
接着，通过使用抗蚀剂掩模56对微晶半导体膜53、缓冲层54以及添加有赋予一种导电型的杂质元素的半导体膜55进行蚀刻和分离，如图2B所示，形成微晶半导体膜61、缓冲层62及添加有赋予一种导电型的杂质元素的半导体膜63。然后，去除抗蚀剂掩模56。
微晶半导体膜61和缓冲层62的端部侧面倾斜，从而形成在缓冲层62上的源区及漏区与微晶半导体膜61之间的距离变长，而可以防止产生泄漏电流。并且可防止在源电极及漏电极与微晶半导体膜61之间产生泄漏电流。微晶半导体膜61和缓冲层62的端部侧面的倾斜角度为30°至90°，优选为45°至80°。通过采用上述角度，可以防止由台阶形状导致的源电极或漏电极的断裂。
接着，如图2C所示，形成导电膜65a至65c，覆盖添加有赋予一种导电型的杂质元素的半导体膜63及栅极绝缘膜52c。导电膜65a至65c优选由铝、铜或添加有铜、硅、钛、钕、钪、钼等的迁移防止元素、耐热性提高元素或小丘防止元素的铝合金的单层或叠层构成。另外，也可以采用如下叠层结构：通过使用钛、钽、钼、钨或这些元素的氮化物形成与添加有赋予一种导电型的杂质元素的半导体膜相接触一侧的膜，并在其上形成铝或铝合金。再者，也可以采用由钛、钽、钼、钨或这些元素的氮化物将铝或铝合金的上表面及下表面夹持叠层结构。本例中，示出导电膜65a至65c这三个层重叠的导电膜，并示出如下叠层导电膜：导电膜65a及65c由钼膜构成，而导电膜65b由铝膜构成；或者，导电膜65a及65c由钛膜构成，而导电膜65b由铝膜构成。导电膜65a至65c通过溅射法或真空蒸镀法形成。
接着，如图2D所示，在导电膜65a至65c上通过使用第三光掩模形成抗蚀剂掩模66，并蚀刻导电膜65a至65c的一部分，以形成一对源电极及漏电极71a至71c。通过对导电膜65a至65c进行湿蚀刻，导电膜65a至65c被各向同性地蚀刻。其结果是，可以形成其面积比抗蚀剂掩模66小的源电极及漏电极71a至71c。
然后，如图3A所示，通过使用抗蚀剂掩模66蚀刻添加有赋予一种导电型的杂质元素的半导体膜63，形成一对源区及漏区72。再者，在该蚀刻工序中，缓冲层62的一部分也被蚀刻。由于其一部分被蚀刻而形成有凹部的缓冲层被称为缓冲层73。可以以同一工序形成源区及漏区以及缓冲层的凹部。通过将缓冲层的凹部的深度设定为缓冲层的最厚区域的1/2至1/3，可以增加源区及漏区的距离，因此可以降低源区及漏区之间的泄漏电流。之后，去除抗蚀剂掩模66。
尤其是，抗蚀剂掩模在暴露于用于干蚀刻等的等离子体时变质，不能在抗蚀剂去除步骤中完全去除而残留有残渣，为防止这种情况出现，将缓冲层蚀刻50nm左右。在导电膜65a至65c的一部分的蚀刻处理及在形成源区及漏区72时的蚀刻处理这两次蚀刻处理中使用抗蚀剂掩模66，在采用干蚀刻作为该两次蚀刻处理的情况下容易残留残渣，因此将缓冲层的厚度形成到在残渣完全去除时能够进行剩余蚀刻的程度是有效的。另外，缓冲层73可以防止在干蚀刻时给微晶半导体膜61带来等离子体损伤。
接着，如图3B所示，形成绝缘膜76，该绝缘膜76覆盖源电极及漏电极71a至71c、源区及漏区72、缓冲层73、微晶半导体膜61以及栅极绝缘膜52c。绝缘膜76可以用与栅极绝缘膜52a至52c相同的成膜方法形成。再有，绝缘膜76是为防止浮游在大气中的有机物、金属物、水蒸气等的污染杂质侵入而设的，因此优选采用致密的膜。另外，通过将氮化硅膜用于绝缘膜76，可以将缓冲层73中的氧浓度设定为5×1019atoms/cm3以下，优选为1×1019atoms/cm3以下。
如图3B所示，源电极及漏电极71a至71c的端部与源区及漏区72的端部不一致且彼此错开，源电极及漏电极71a至71c的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。由此，可以制造高可靠性及高耐压的薄膜晶体管。
通过上述工序，可以形成薄膜晶体管74。
在本实施方式所示的薄膜晶体管中，在栅电极上层叠了栅极绝缘膜、微晶半导体膜、缓冲层、源区及漏区、源电极及漏电极，其中用作沟道形成区的微晶半导体膜的表面被缓冲层覆盖。另外，在缓冲层的一部分上形成凹部，且该凹部以外的区域被源区及漏区覆盖。就是说，通过在缓冲层中形成凹部，源区和漏区之间的距离增大，因此可以减少源区和漏区之间的泄漏电流。另外，因为通过蚀刻缓冲层的一部分而形成凹部，所以可以去除在形成源区及漏区的工序中产生的蚀刻残渣，从而可以避免由残渣导致的源区及漏区的泄漏电流(寄生沟道)的发生。
另外，在用作沟道形成区的微晶半导体膜和源区及漏区之间形成有缓冲层。并且，微晶半导体膜的表面被缓冲层覆盖。高电阻的缓冲层形成在微晶半导体膜和源区及漏区之间，因而可以减少薄膜晶体管中发生的泄漏电流，并可以抑制由于施加高电压而导致的退化。另外，缓冲层、微晶半导体膜、源区及漏区都形成在与栅电极重叠的区域上。因此，可以说是不受到栅电极的端部形状的影响的结构。在栅电极具有叠层结构的情况下，若在其下层中使用铝，则可能会在栅电极的侧面露出铝而产生小丘的可能性。但是通过采用源区及漏区不与栅电极端部重叠的结构，可以防止在与栅电极侧面重叠的区域中发生短路。另外，由于在微晶半导体膜的表面上形成有其表面被氢封端的非晶半导体膜作为缓冲层，所以可以防止微晶半导体膜的氧化，并可以防止在形成源区及漏区的工序中产生的蚀刻残渣混入微晶半导体膜。由此，可以获得电特性良好且耐压性良好的薄膜晶体管。
另外，由于使用微晶半导体膜形成沟道形成区，所以与非晶半导体膜相比其载流子密度较高。因此，可以缩小薄膜晶体管的沟道宽度，从而可以缩小薄膜晶体管的平面面积。
然后，通过在绝缘膜76上使用利用第四光掩模而形成的抗蚀剂掩模来蚀刻绝缘膜76的一部分，形成接触孔，并形成在该接触孔中与源电极或漏电极71c接触的像素电极77。再有，图3C相当于沿图4的点划线A-B的截面图。
参照图4可得知源区及漏区72的端部位于源电极及漏电极71c的端部的外侧。另外，缓冲层73的端部位于源电极及漏电极71c、源区及漏区72的端部的外侧。此外，源电极及漏电极中的一方具有包围源电极及漏电极中的另一方的形状(具体地说，U字形状、C字形状)。因此，可以增加载流子移动区域的面积，从而电流量可以增大，并可以缩小薄膜晶体管的面积。另外，由于微晶半导体膜、源电极及漏电极层叠在栅电极上，所以形成在栅电极上的微晶半导体膜的凹凸的影响少，从而可以抑制覆盖度的降低及泄漏电流的产生。再有，源电极及漏电极中的一方还用作源极布线或漏极布线。
另外，像素电极77可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料。
另外，可以用包含导电高分子(也称为导电聚合物)的导电组合物来形成像素电极77。最好，用导电组合物形成的像素电极的薄层电阻(sheet resistance)为10000Ω/□以下，波长550nm的透光率为70以上。另外，包含在导电组合物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭系统导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或这些两种以上的共聚物等。
本例中，作为像素电极77，在通过溅射法形成铟锡氧化物膜之后将抗蚀剂涂敷在铟锡氧化物膜上。接着，通过利用第五光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，用抗蚀剂掩模蚀刻铟锡氧化物膜，以形成像素电极77。
通过上述工序，能够形成可用于显示装置的元件衬底。
实施方式2
本实施方式示出适合于构成实施方式1所示的TFT的微晶半导体膜的形成的多室式等离子体CVD装置之一例。
图6A示出实施方式1所示的等离子体CVD装置之一例，其中在形成微晶半导体膜53的反应室208a的外侧设置有可保持减压气氛的处理室，即成膜室204a。
在图6A所示的本例中，反应室208a接地，附图标记205a表示高频电源，附图标记221表示具有中空结构且原料气体可经过的第一电极(上部电极、吹淋电极、高频电极)，附图标记225表示接地的第二电极(下部电极、接地电极)、附图标记206a表示反应室的供给系统，附图标记207a是反应室的排气系统，附图标记206c、207c表示反应室的阀门。此外，在图6A和6B中，在反应室的外壁上设置加热器226，并将反应室设置成热壁结构。或者，也可以将加热器设置在第一电极221上。从反应室的供给系统206a提供微晶半导体膜53的形成所需要的气体。
此外，附图标记209a是成膜室的供给系统，附图标记209c是成膜室的阀门。还设置有成膜室的排气系统，但未图示。从成膜室的供给系统提供密封气体。
此外，在反应室的侧面设置有窗口(未图示)，可以开关该窗口来从收纳有衬底的箱室中用机械手臂等传送机构将衬底传送到反应室中。
成膜过程为如下：如实施方式1所示，在进行预涂之后，衬底被传送到反应室中，使电源开关222导通，将高频电压施加到电极，来产生等离子体223。在该等离子体中生成的离子、自由基等的化学活性的激发种起反应而形成生成物即微晶半导体膜224。在进行基底预处理之后，在该成膜的过程中在处理室中的第一电极221、第二电极225、被处理衬底227上形成微晶半导体膜。
图6B示出将密封气体提供到成膜室204a中时的气体流动的示意图。成膜室204a中的密封气体231的一部分从反应室208a室壁的间隙等流入到反应室208a中。此外，气体还从相反的方向流过。反应室208a的室壁间隙等极窄，并且此时的气体流232是粘性流。就是说，从成膜室204a到反应室208a的气体流以密封气体231为主要成分。
也从成膜室的室壁间隙等的隙缝发生从大气到成膜室的气体流动233，同理氧、氮、H2O等也流入成膜室中。密封气体的流量及成膜室的压力之确定也须考虑气体流动233的影响。
图7A示出将图6A所示的反应室在纵方向上层叠配置的等离子体CVD装置之一例的透视图，而图7B示出其俯视图。
图7A及7B所示的成膜装置包括成膜室及传送室，其中在反应室204a、204b之间配置有传送室202b，并且邻接配置有传送室202a、202b。各成膜室中设有在纵方向上层叠配置的十个反应室208a、208b。各反应室208a、208b中设有提供成膜气体的供给系统206a、206b、将排气气体排气的排气系统207a、207b以及电源205a、205b。
本装置的特征在于：在各个成膜室204a、204b中，多个成膜室208a、208b的所有供给系统连接到一个供给源。同样地，本装置的特征还在于：多个反应室208a、208b的所有排气系统连接到一个排气口。根据本特征，虽然在本装置中在纵方向上层叠配置多个反应室208a、208b，但是容易配置供给系统206a、206b和排气系统207a、207b。此外，成膜室204a、204b中设有用来对各个成膜室的压力进行减压的排气系统(未图示)以及用来提供密封气体的供给系统209a、209b。通过控制反应室中的压力和成膜室中的压力，能够交替地进行成膜及反应室中的净化，高效地进行成膜。
在图7B中，将所要尺寸的具有绝缘表面的衬底安装到箱室201a、201b，该衬底例如为玻璃衬底、以塑料衬底为代表的树脂衬底等。作为衬底的传送方式，所图示的装置采用水平传送。但是，在使用具有第五代以后的平方米(meters square)衬底的情况下，也可以进行纵型传送，以减少传送机构的占有面积。在纵型传送中，在纵方向上配置衬底。
传送室202a、202b各自设有传送机构(机械臂)203a、203b。安装在箱室201a、201b的衬底由传送机构传送到各个成膜室204a、204b。然后，在成膜室204a、204b的反应室208a、208b中，对被传送衬底的被处理面进行预定的处理。此外，如图7B所示，设置有多个传送室，但是也可以只设置一个传送室。另外，还可以设置用来将密封气体提供给传送室的供给系统(未图示)。
在此例示了同时处理几十个衬底的成批式(batch type)装置，然而本发明也适用于在一次处理中处理一个衬底的单片式(single-wafertype)装置。但是，在任何情况下，在能够实现减压气氛的成膜室中设置反应室，并设置向成膜室提供密封气体的供给系统。
如图7A所示，通过利用具有多个反应室的成膜装置进行成膜，在多个衬底上以相同的条件同时形成膜。因此，可以减少衬底之间的不均匀，并可以提高成品率。此外，还可以提高生产率。
此外，若设置连接到图7A的传送室202b的、与各个成膜室204a、204b不同的成膜室，并在该成膜室的反应室中用同样的方法形成栅极绝缘膜，则能够以不使栅极绝缘膜和微晶半导体膜接触大气的方式传送衬底并进行连续形成。
实施方式3
在本实施方式中，说明通过用CVD法形成微晶半导体膜时使用的气体的选择方法及成膜方法，制造特性优良的薄膜晶体管的方法。
在一种方法中，通过使在实施方式1中在第一成膜条件下获得的微晶半导体膜23n型化，提高TFT的场效应迁移率。具体而言，当在第一成膜条件下形成微晶半导体膜时，添加n型杂质元素。作为此时使用的n型杂质元素，可以使用磷、砷、锑。特别是，最好使用廉价的磷作为磷化氢气体。
再者，通过将栅极绝缘膜表面暴露于磷化氢气体，在氮、氧附着到栅极绝缘膜表面(或与绝缘膜表面起反应)之前使磷附着(或起反应)，可以防止栅极绝缘膜的界面附近的微晶半导体膜23吸取大量的氮或多氧。
作为包含微量的磷化氢气体的气氛，可以使用如下的混合气体气氛：磷化氢气体和惰性气体(氩气体等)；硅烷气体和磷化氢气体；以及用氢稀释的硅烷气体和磷化氢气体等。尤其是，包含硅烷气体和磷化氢气体这二者的混合气体气氛可以有效地减少栅极绝缘膜的界面附近的微晶半导体膜23吸收的氮、氧。
此外，在形成微晶半导体膜23之前，不仅处理室中流过硅烷气体及磷化氢气体，还可以产生等离子体并在反应室的内壁上形成包含磷的微晶半导体膜。在反应室的内壁上形成含磷的微晶半导体膜，然后通过搬入衬底形成微晶半导体膜23，从而能够在成膜初期使微晶半导体膜23包含磷。此外，也可以在形成栅极绝缘膜之前在反应室的内壁上形成含磷的微晶半导体膜，然后搬入衬底形成栅极绝缘膜及微晶半导体膜23，从而能够在成膜初期使微晶半导体膜23包含磷。
此外，也可以控制各个流量，即将混合经氢稀释的硅烷气体和微量磷化氢气体的混合气体用作材料气体来产生等离子体，来形成经n型化的微晶半导体膜23，然后停止引入微量的磷化氢气体，并继续用经氢稀释的硅烷气体来形成微晶半导体膜23。在采用这种方法时，经n型化的微晶半导体膜23的磷浓度大致均匀地分布。此外，也可以阶梯状地改变磷化氢的流量而在经n型化的微晶半导体膜23的磷浓度中形成浓度梯度，以控制成使浓度峰值位于栅极绝缘膜的附近。
此时，微晶半导体膜23中的磷浓度为6×1015/cm3以上且3×1018/cm3以下。优选为3×1016/cm3以上且3×1017/cm3以下。
以上是在形成微晶半导体膜23过程中使用磷化氢气体的例子，但作为对微晶半导体膜23添加n型杂质元素的其他方法，采用如下方法也同样有效：只在搬入衬底之前，在形成微晶半导体膜23的反应室中流过磷化氢气体。
就是说，将氢或稀有气体引入到反应室中，并产生等离子体以去除附着于反应室内壁的气体(氧及氮等的大气成分或用于反应室净化的蚀刻气体)，然后将氢、硅烷气体、微量的磷化氢气体引入到反应室中。硅烷气体可以与反应室中的氧、水分等起反应。微量的磷化氢可以使后续形成的微晶半导体膜23中包含磷。
接着，通过将衬底搬入到反应室中来形成如实施方式1所示的微晶半导体膜23，可以使栅极绝缘膜界面附近的微晶半导体膜23包含磷而实现n型化。实际上，微晶半导体膜中的磷浓度随着离栅极绝缘膜界面的距离增大而减少。
以上述步骤使微晶半导体膜23被n型化，从而可以提高TFT的场效应迁移率。
实施方式4
在本实施方式中，示出进一步提高根据本发明形成的微晶半导体膜23的结晶性的方法。
作为提高微晶半导体膜23的结晶性的一种处理方法，举出如下方法：使用氟或包含氟元素的气体(典型地是，氢、硅、锗等的氟化物)，在此例中使用氟化硅烷气体，并通过辉光放电等离子体对微晶半导体膜23的表面进行处理。此时，通过辉光放电等离子体，从氟化硅烷产生氟原子团。这是因为氟原子团的反应性高，将比微晶半导体易蚀刻的非晶半导体选择性蚀刻。
此外，作为另一种处理方法，添加氟化硅烷气体作为当形成微晶半导体膜23时流过的气体。在此情况下，当形成微晶半导体膜23时，在氟原子团对易蚀刻的非晶半导体选择性地蚀刻的同时进行沉积。由此，成膜后的微晶半导体的结晶性提高。
这些提高结晶性的处理方法不仅在形成微晶半导体膜23时有效，而且在改成实施方式1所示的第二成膜条件而提高成膜速度来形成微晶半导体膜53时也有效。此外，在从第一成膜条件连续地改成第二成膜条件时也有效。
此外，在为形成微晶半导体膜23而将衬底搬入反应室之前，将氟化硅烷气体流入反应室中也有效。此时，在将衬底搬入反应室之前，引入包含氟化硅烷气体的气体并产生等离子体，然后使氟或氟化合物作为反应室内气体残留或附着在内壁上。这样残留的氟或氟化合物作用于衬底搬入到反应室中之后形成的微晶半导体膜23，从而可以提高结晶性。
本实施方式除了实施方式1之外还可以与实施方式3适当地组合。
实施方式5
下面，参照图8A至图12C说明与实施方式1不同的薄膜晶体管的制造方法。本例中，示出通过可将光掩模数比实施方式1削减的工艺来制造薄膜晶体管的工序。
如实施方式1中的图1A那样，在衬底50上形成导电膜，并在导电膜上涂敷抗蚀剂，通过使用第一光掩模的光刻工序形成的抗蚀剂掩模蚀刻导电膜的一部分，以形成栅电极51。然后，在栅电极51上依次形成栅极绝缘膜52a至52c。
接着，如实施方式1中的图1B那样，在第一成膜条件下形成微晶半导体膜23。接着，通过在相同的反应室中以第二成膜条件进行成膜，如实施方式1中的图1C那样形成微晶半导体膜53。然后，如实施方式1中的图1D那样，在微晶半导体膜53上依次形成缓冲层54、添加有赋予一种导电型的杂质元素的半导体膜55。
接着，在添加有赋予一种导电型的杂质元素的半导体膜55上形成导电膜65a至65c。然后，如图9A所示，在导电膜65a上涂敷抗蚀剂80。
抗蚀剂80可以使用正型抗蚀剂或负型抗蚀剂。本例中，使用正型抗蚀剂。
然后，用多灰度掩模59作为第二光掩模，将光照射到抗蚀剂80，对抗蚀剂80进行曝光。
本例中，用图8A至8D说明利用多灰度掩模59的曝光。
多灰度掩模指的是能够设定三个曝光等级的掩模，该三个曝光等级为曝光部分、中间曝光部分及未曝光部分。能够通过进行一次曝光及显影步骤形成具有多个(一般为两种)厚度区域的抗蚀剂掩模。因此，通过使用多灰度掩模，可以缩减光掩模个数。
作为多灰度掩模的典型例，可以举出如图8A所示的灰度掩模59a以及如图8C所示的半色调掩模59b。
如图8A所示，灰度掩模59a由具有透光性的衬底163、形成在其上的遮光部164以及衍射光栅165构成。在遮光部164中，光的透过率为
Figure A200810185707D0037150005QIETU
。另一方面，衍射光栅165可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透过率。周期性狭缝、点、网眼和非周期性狭缝、点、网眼都可用于衍射光栅165。
作为具有透光性的衬底163，可以使用石英等的具有透光性的衬底。遮光部164及衍射光栅165可以由铬或氧化铬等的吸收光的遮光材料形成。
曝光用光照射到灰度掩模59a时，如图8B所示，在遮光部164中光透过率166为，而在不设置有遮光部164及衍射光栅165的区域中光透过率166为。另外，在衍射光栅165中，可以将光透过率调整为
Figure A200810185707D0038150051QIETU
至
Figure A200810185707D0038150055QIETU
的范围内。可以通过调整衍射光栅的狭缝、点或网眼的间隔或栅距来调整衍射光栅165的光透过率。
如图8C所示，半色调掩模59b由具有透光性的衬底163、形成在其上的半透过部167及遮光部168构成。半透过部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以使用铬或氧化铬等吸收光的遮光材料形成。
曝光用光照射到半色调掩模59b时，如图8D所示，在遮光部168中光透过率169为
Figure A200810185707D0038150131QIETU
，而在不设置有遮光部168及半透过部167的区域中光透过率169为
Figure A200810185707D0038150126QIETU
。另外，在半透过部167中，可以将光透过率调整为
Figure A200810185707D0038150119QIETU
至
Figure A200810185707D0038150123QIETU
的范围内。半透过部167中的光透过率可以根据半透过部167的材料而调整。
通过在用多灰度掩模曝光之后进行显影，可以如图9B所示形成具有厚度不同的区域的抗蚀剂掩模81。
接着，通过使用抗蚀剂掩模81对微晶半导体膜53、缓冲层54、添加有赋予一种导电型的杂质元素的半导体膜55以及导电膜65a至65c进行蚀刻并使它们分离。其结果是，可以形成如图10A所示的微晶半导体膜61、缓冲层62、添加有赋予一种导电型的杂质元素的半导体膜63以及导电膜85a至85c。图10A相当于沿图12A的A-B线截取的截面图(但是，抗蚀剂掩模86除外)。
然后，对抗蚀剂掩模81进行灰化处理。其结果是，抗蚀剂的面积缩小，其厚度变薄。此时，厚度薄的区域的抗蚀剂(与栅电极51的一部分重叠的区域)被去除，由此如图10A所示，可以形成分离的抗蚀剂掩模86。
接着，用抗蚀剂掩模86对导电膜85a至85c进行蚀刻并使它们分离。本例中，通过干蚀刻分离导电膜85a至85c。其结果是，可以形成如图10B所示的一对源电极及漏电极92a至92c。通过用抗蚀剂掩模86对导电膜85a至85c进行湿蚀刻，导电膜85a至85c被各向同性地蚀刻。其结果是，可以形成其面积比抗蚀剂掩模86小的源电极及漏电极92a至92c。
然后，用抗蚀剂掩模86蚀刻添加有赋予一种导电型的杂质元素的半导体膜63，形成一对源区及漏区88。再有，在该蚀刻工序中，缓冲层62的一部分也被蚀刻。将其一部分被蚀刻的缓冲层称为缓冲层87。再有，在缓冲层87中形成凹部。可以以同一工序形成源区及漏区以及缓冲层的凹部。这里，由于缓冲层87的一部分被其面积比抗蚀剂掩模81小的抗蚀剂掩模86蚀刻，所以缓冲层87成为向源区及漏区88的外侧突出的形状。然后，去除抗蚀剂掩模86。另外，源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，在源电极及漏电极92a至92c的端部的外侧形成源区及漏区88的端部。
图10C相当于沿图12B的A-B线截取的截面图。如图12B所示，源区及漏区88的端部位于源电极及漏电极92c的端部的外侧。另外，缓冲层87的端部位于源电极及漏电极92c和源区及漏区88的端部的外侧。此外，源电极及漏电极中的一方具有部分地包围源电极及漏电极中的另一方的形状(具体地说，U字形状、C字形状)。因此，可以增加载流子移动区域的面积，因而电流量可以增大，并可以缩小薄膜晶体管的面积。另外，由于微晶半导体膜、源电极及漏电极重叠在栅电极上，所以栅电极的端部中的凹凸造成的负面影响少，并可以抑制覆盖度的降低及泄漏电流的产生。再有，源电极和漏电极中的一方还用作源极布线或漏极布线。
如图10C所示，源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，从而源电极及漏电极92a至92c的端部的距离增大，可以防止源电极和漏电极之间的泄漏电流或短路。由此，可以制造高可靠性及高耐压的薄膜晶体管。
通过上述工序，可以形成薄膜晶体管83。另外，可以通过使用两个光掩模来形成薄膜晶体管。
接着，如图11A所示，在源电极及漏电极92a至92c、源区及漏区88、缓冲层87、微晶半导体膜61以及栅极绝缘膜52b上形成绝缘膜76。绝缘膜76可用与栅极绝缘膜52a至52c相同的制造方法形成。
然后，通过用第三光掩模形成的抗蚀剂掩模蚀刻绝缘膜76的一部分，形成接触孔。接着，形成在该接触孔中与源电极或漏电极92c接触的像素电极77。本例中，通过在用溅射法形成铟锡氧化物膜之后将抗蚀剂涂敷在铟锡氧化物膜上来形成像素电极77。接着，用第四光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，用抗蚀剂掩模蚀刻铟锡氧化物膜，以最后形成像素电极77。再有，图11B相当于沿图12C的A-B线截取的截面图。
通过上述工序，可以用多灰度掩模来减少掩模数，形成可用于显示装置的元件衬底。
此外，本实施方式可以与实施方式1至3中的任何一个自由组合。
实施方式6
在本实施方式中，作为显示装置的一种形态，就设有上述实施方式所示的薄膜晶体管的液晶显示装置进行描述。
首先，对VA(Vertical Alignment：垂直取向)型液晶显示装置进行描述。VA是指一种控制液晶面板的液晶分子的排列的方式。VA型液晶显示装置具有在没有施加电压时液晶分子朝垂直于面板表面的方向排列的方式。在本实施方式中，特别地，将像素分成几个区域(子像素)，并分别将分子朝不同的方向推倒。这称为多区域(multi-domain)化或多区域设计。在下面的说明中，对考虑多区域设计的液晶显示装置进行说明。
图14及图15分别示出像素电极及相对电极。图14是形成有像素电极的衬底侧的平面图，并将沿图14所示的A-B线截取的截面结构示出于图13。图15是形成相对电极的衬底侧的平面图。下面，参照这些附图进行说明。
图13示出衬底600和相对衬底601重叠且注入了液晶的状态，在该衬底600上形成有TFT628、与TFT628连接的像素电极624以及保持电容部630，并在该相对衬底601上形成相对电极640等。
在相对衬底601的形成间隔物642的位置上，形成有遮光膜632、第一着色膜634、第二着色膜636、第三着色膜638以及相对电极640。通过该结构，用于控制液晶取向的突起644和间隔物642的高度彼此不同。在像素电极624上形成有取向膜648，同样地在相对电极640上形成有取向膜646。在此之间形成有液晶层650。
本例中示出的间隔物642是柱状间隔物，但是也可以分散的布置珠状间隔物。再者，也可以在形成在衬底600上的像素电极624上形成间隔物642。
在衬底600上形成有TFT628、与它连接的像素电极624以及保持电容部630。像素电极624通过贯穿覆盖TFT628、布线618、保持电容部630的绝缘膜620、覆盖绝缘膜620的第三绝缘膜622的接触孔623连接到布线618。作为TFT628，可以适当地使用上述实施方式所示的薄膜晶体管。另外，保持电容部630由与TFT628的栅极布线602同时形成的第一电容布线604、栅极绝缘膜606以及与布线616及618同时形成的第二电容布线617构成。
像素电极624、液晶层650以及相对电极640重叠，从而形成液晶元件。
图14示出衬底600上的结构。像素电极624用实施方式1所示的材料来形成。在像素电极624中设置有狭缝625。狭缝625用来控制液晶取向。
图14所示的TFT629、与它连接的像素电极626及保持电容部631可以分别与TFT628、像素电极624及保持电容部630同样地形成。TFT628和TFT629都连接到布线616。所述液晶面板的像素由像素电极624及像素电极626构成。像素电极624及像素电极626是子像素。
图15示出相对衬底侧的结构。在遮光膜632上形成有相对电极640。相对电极640优选使用与像素电极624同样的材料形成。在相对电极640上形成有用来控制液晶取向的突起644。另外，在与遮光膜632相一致的位置形成间隔物642。
图16示出上述像素结构的等效电路。TFT628和TFT629都连接到栅极布线602和布线616。在此情况下，通过使第一电容布线604和电容布线605的电位不相同，可以使液晶元件651和液晶元件652进行不同的工作。就是说，通过分别控制第一电容布线604和电容布线605的电位，来精密地控制液晶的取向并扩大视角。
当对设置有狭缝625的像素电极624施加电压时，在狭缝625附近发生电场的畸变(倾斜电场)。通过互相咬合地配置所述狭缝625和相对衬底601一侧的突起644，有效地产生倾斜电场来控制液晶的取向，从而根据其位置使液晶具有彼此不同的取向方向。就是说，通过进行多区域化来扩大液晶面板的视角。
参照图17至图20说明与上述不同的VA型液晶显示装置。
图17及图18示出VA型液晶面板的像素结构。图18是衬底600的平面图，而图17示出沿Y-Z线截取的截面结构。下面，参照上述两个附图进行说明。
在该像素结构中，一个像素具有多个像素电极，并且各个像素电极连接到TFT。各个TFT由不同的栅极信号驱动。就是说，在以多区域方式设计的像素中，具有独立地控制施加到各个像素电极的信号的结构。
像素电极624在接触孔623中用布线618连接到TFT628。像素电极626在接触孔627中用布线619连接到TFT629。TFT628的栅极布线602和TFT629的栅极布线603彼此分离，以能够提供不同的栅极信号。另一方面，TFT628和TFT629共用作为数据线的布线616。TFT628和TFT629可以适当使用实施方式1所示的薄膜晶体管。
像素电极624和像素电极626具有不同的形状，并且被狭缝625彼此分离。像素电极626被形成为围绕呈V字状扩展的像素电极624的外侧。通过使用TFT628及TFT629使施加到像素电极624和像素电极626的电压时序不相同，来控制液晶的取向。图20示出了该像素结构的等效电路。TFT628连接到栅极布线602，而TFT629连接到栅极布线603。通过对栅极布线602和栅极布线603施加不同的栅信号，可以使TFT628和TFT629的工作时序互不相同。此外，TFT628连接到第一液晶元件651，而TFT629连接到第二液晶元件652。另外，第一液晶元件651和第二液晶元件652的像素电极通过电容器和电容布线690相连接。
在相对衬底601上形成有遮光膜632、第二着色膜636、相对电极640。此外，第二着色膜636和相对电极640之间形成有平坦化膜637，以防止液晶取向的错乱。图19示出相对衬底侧的结构。不同的像素之间共同使用相对电极640，但在该相对电极640中形成有狭缝641。通过互相咬合地配置所述狭缝641和像素电极624及像素电极626一侧的狭缝625，可以有效地产生倾斜电场来控制液晶的取向。由此，可以根据其位置使液晶具有彼此不同的取向方向，从而扩大视角。
像素电极624、液晶层650和相对电极640相重叠，从而形成第一液晶元件。像素电极626、液晶层650和相对电极640相重叠，从而形成第二液晶元件。另外，采用在一个像素中设置有第一液晶元件和第二液晶元件的多区域化结构。
接着，说明横向电场方式的液晶显示装置。横向电场方式是指通过对单元内的液晶分子沿水平方向施加电场来驱动液晶而显示灰度的方式。通过横向电场方式，可以使视角增大到大约180度。以下，对采用横向电场方式的液晶显示装置进行说明。
图21示出衬底600和相对衬底601重叠且注入了液晶的状态，在该衬底600上形成有TFT628及与它连接的像素电极624a，而在该相对衬底601上形成有遮光膜632、第二着色膜636以及平坦化膜637等。由于像素电极形成在衬底600一侧，所以不在相对衬底601一侧设置像素电极。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上，形成有第一像素电极607、与第一像素电极607连接的电容布线604以及实施方式1所示的TFT628。第一像素电极607可以使用与实施方式1所示的像素电极77相同的材料。另外，第一像素电极607形成为大致分割成像素形状的形状。栅极绝缘膜606形成在第一像素电极607及电容布线604上。
在栅极绝缘膜606上，形成TFT628的布线616及618。布线616是在液晶面板中传送视频信号的数据线，并是沿一个方向延伸的布线，它与源区或漏区610连接而成为源极及漏极中一方的电极。布线618成为源区及漏区中另一方的电极，它是与第二像素电极624a连接的布线。
第二绝缘膜620形成在布线616及618上。另外，在绝缘膜620上，形成通过形成在绝缘膜620中的接触孔连接到布线618的第二像素电极624a。像素电极624a由与实施方式1所示的像素电极77相同的材料形成。
如上所述，在衬底600上形成TFT628以及与它连接的第二像素电极624a。再有，保持电容形成在第一像素电极607和第二像素电极624a之间。
图22是说明像素电极的结构的平面图。在像素电极624a中设置狭缝625。该狭缝625用来控制液晶的取向。在此情况下，电场在第一像素电极607和第二像素电极624a之间发生。在第一像素电极607和第二像素电极624a之间形成有栅极绝缘膜606，但是栅极绝缘膜606的厚度为50nm至200nm，该厚度与2μm至10μm的液晶层的厚度相比充分薄，因此在平行于衬底600的方向(水平方向)上发生电场。该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场使液晶分子水平地旋转。在此情况下，由于液晶分子在任何状态下均为水平，所以观看角度导致的对比度等的影响很少，从而扩大视角。而且，第一像素电极607和第二像素电极624a都是透光电极，因此可以提高开口率。
下面，说明另一例横向电场方式的液晶显示装置。
图23及图24示出IPS型液晶显示装置的像素结构。图24是平面图，而图23示出沿图24所示的A-B线截取的截面结构。下面，参照上述两个附图进行说明。
图23示出衬底600与相对衬底601重叠且注入了液晶的状态，在该衬底600上形成有TFT628及与它连接的像素电极624a。在相对衬底601上形成有遮光膜632、第二着色膜636以及平坦化膜637等。由于像素电极形成在衬底600一侧，所以不在相对衬底601一侧设置像素电极。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上，形成有公共电位线609及实施方式1所示的TFT628。公共电位线609可以与TFT628的栅极布线602同时形成。另外，第二像素电极624a形成为大致分割成像素形状的形状。
TFT628的布线616及618形成在栅极绝缘膜606上。布线616是在液晶面板中传送视频信号的数据线，是沿一个方向延伸的布线，并且与源区或漏区610连接而成为源极及漏极中一方的电极。布线618成为源极及漏极中另一方的电极，它是与第二像素电极624连接的布线。
第二绝缘膜620形成在布线616及618上。另外，在绝缘膜620上，形成通过绝缘膜620中形成的接触孔623连接到布线618的第二像素电极624a。像素电极624a由与实施方式1所示的像素电极77同样的材料构成。如图24所示，像素电极624a形成为与在形成公共电位线609时一同形成的梳形电极产生横向电场。而且，像素电极624a的梳齿部分和在形成公共电位线609时一同形成的梳形电极互相咬合。
在施加到像素电极624a的电位和公共电位线609的电位之间产生电场，由该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场使液晶分子在水平地旋转。在此情况下，由于液晶分子在任何状态下也处于水平，所以观看角度导致的对比度等的影响很少，能够增大视角。
如上所述，在衬底600上形成TFT628以及与它连接的像素电极624a。另外，保持电容通过在公共电位线609和电容电极615之间设置栅极绝缘膜606而形成。电容电极615和像素电极624a通过接触孔633连接。
下面，说明TN型液晶显示装置的方式。
图25及图26示出TN型液晶显示装置的像素结构。图26是平面图，而图25示出沿图26所示的A-B线截取的截面结构。下面，参照上述两个附图进行说明。
像素电极624通过接触孔623由布线618连接到TFT628。用作数据线的布线616与TFT628连接。TFT628可采用实施方式1所示的任何TFT。
像素电极624用实施方式1所示的像素电极77形成。
在相对衬底601上形成有遮光膜632、第二着色膜636以及相对电极640。并且，在第二着色膜636和相对电极640之间形成有平坦化膜637，以防止液晶的取向混乱。液晶层650形成在像素电极624和相对电极640之间。
像素电极624、液晶层650以及相对电极640相重叠，从而形成有液晶元件。
相对电极640可以适当使用与像素电极77相同的材料。
将偏振片贴合在与衬底600的形成有薄膜晶体管的面相反的面上，并将偏振片贴合在与相对衬底601的形成有相对电极640的面相反的面上。
通过上述工序，可以制造液晶显示装置。本实施方式的液晶显示装置使用截止电流小、电特性良好且可靠性高的薄膜晶体管，因此该液晶显示装置的对比度高且可见度高。
实施方式7
在本实施方式中，参照图9A至图11B、图27A和27B以及图28A至28C说明作为显示装置的一种形态的发光装置。本例中，用电致发光的发光元件来说明发光装置。利用电致发光的发光元件是以发光材料是有机化合物还是无机化合物来区分的。一般，前者称为有机EL元件而后者称为无机EL元件。
当电压施加到作为有机EL元件的发光元件时，电子和空穴从一对电极注入到包含发光有机化合物的层中，并流过电流。而且，通过那些载流子(电子和空穴)复合，发光有机化合物形成激发态，并且当该激发态返回基态时发出光。由于这种机制，将这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构，被分为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有将发光材料微粒分散在粘结剂中的发光层，其发光机制为利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有以电介质层夹持发光层再被电极夹持的结构，其发光机制为利用金属离子的内层电子跃迁的定域型发光。本例中，举出有机EL元件作为发光元件进行说明。另外，举出实施方式1的薄膜晶体管作为控制发光元件驱动的薄膜晶体管。使用根据实施方式1而获得的薄膜晶体管的发光装置可以抑制薄膜晶体管的阈值变动，从而可以实现可靠性的提高。尤其是，由于对用于发光装置的薄膜晶体管进行直流驱动，因此其栅极绝缘膜由三个层，即作为第一层的氮化硅膜、作为第二层的氧氮化硅膜、作为第三层的氮化硅膜构成的实施方式1的薄膜晶体管能够主要由作为第二层的氧氮化硅膜来抑制阈值的漂移。
通过图9A至图11B所示的步骤，如图27A和27B所示那样在衬底50上形成薄膜晶体管83，并在薄膜晶体管83上形成用作保护膜的绝缘膜87。另外，还在驱动电路12中形成薄膜晶体管84。薄膜晶体管84可以以与像素部11的薄膜晶体管83相同的工序形成。接着，在绝缘膜87上形成平坦化膜93，并在平坦化膜93上形成与薄膜晶体管83的源电极或漏电极连接的像素电极94。
平坦化膜93优选用丙烯、聚酰亚胺、聚酰胺等有机树脂或硅氧烷而形成。
在图27A中，因为像素部11的薄膜晶体管为n型，所以作为像素电极94优选使用阴极，与此相反，当像素部11的薄膜晶体管为p型时，优选使用阳极。具体而言，作为阴极可以使用功函数小的已知的材料如钙、铝、镁银合金、锂铝合金等。
其次，如图27B所示，在平坦化膜93及像素电极94的端部上形成间壁91。间壁91具有开口部，在该开口部中露出像素电极94。间壁91使用有机树脂膜、无机绝缘膜或有机聚硅氧烷而形成。，特别优选的方式是：使用感光性的材料，并在像素电极上形成开口部，该开口部的侧壁具有以连续的曲率形成的倾斜面。
其次，以在间壁91的开口部中以接触于像素电极94的方式形成发光层95。发光层95既可以由单层构成，又可以由多层的叠层构成。
以覆盖发光层95的方式，形成使用阳极材料的共同电极96。共同电极96可以用由在实施方式1中作为像素电极77举出的具有透光性的导电材料构成的透光导电膜形成。作为共同电极96，除上述透光导电膜之外，还可以使用氮化钛膜或钛膜。在图27B中，作为共同电极96使用铟锡氧化物。在间壁91的开口部中，像素电极94、发光层95共同电极96相重叠，从而形成有发光元件98。然后，优选在共同电极96及间壁91上形成保护膜97，以防止氧、氢、水分、二氧化碳等侵入到发光元件98中。作为保护膜97，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
再者，实际上当结束图27B的工序时，为了不被暴露于空气，优选由气密性高且脱气少的保护薄膜(层压薄膜、紫外线固化树脂薄膜等)或覆盖材料来封装(密封)。
接下来，对发光元件的结构将参照图28A至28C进行说明。在此，以驱动TFT为n型的情况为例，对像素的截面结构进行说明。
为了取出发光，发光元件的阳极和阴极中至少一个是透明的即可。在衬底上形成薄膜晶体管及发光元件。存在具有顶部发射结构、底部发射结构和双面发射结构的发光元件，其中顶部发射结构是从与衬底相对的表面发射光的结构，底部发射结构是从衬底一侧的表面发射光的结构，双面发射结构是从衬底一侧的表面和与衬底相对的表面发射光的结构。本发明的像素结构可用于具有任一种发射结构的发光元件。
对具有顶部发射结构的发光元件参照图28A进行说明。
在图28A中示出当驱动TFT7001为n型且从发光元件7002发射的光传输到阳极7005一侧时的像素的截面图。在图28A中，发光元件7002的阴极7003和驱动TFT7001电连接，并且在阴极7003上依次层叠有EL层7004、阳极7005。阴极7003只要是功函数小且反射光的导电膜，可以使用已知的材料。例如，优选使用钙、铝、氟化钙、镁银合金、锂铝合金等。EL层7004既可以由单独层构成，又可以由多层的叠层构成。在由多层构成的情况下，在阴极7003上依次层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。此外，不必一定设置所有的这些层。阳极7005用具有透光性的透光导电材料形成，例如可以使用具有透光性的导电膜如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
由阴极7003及阳极7005夹持EL层7004的区域相当于发光元件7002。在图28A所示的像素中，如空心箭头所示，从发光元件7002发射的光发射到阳极7005一侧。
接下来，对具有底部发射结构的发光元件将参照图28B进行说明。图28B示出当驱动TFT7011为n型且从发光元件7012发射的光发射到阴极7013一侧时的像素的截面图。在图28B中，在与驱动TFT7011电连接的透光导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上依次层叠有EL层7014、阳极7015。此外，在阳极7015具有透光性的情况下，以覆盖在阳极上的方式形成有用来反射光或遮光的屏蔽膜7016即可。与图28A相同，阴极7013只要求是功函数小的导电膜，可以使用已知的材料。此外，将其膜厚设定为透过光的膜厚(优选大约为5nm至30nm)。例如，可以使用膜厚为20nm的Al作为阴极7013。而且，与图28A相同，EL层7014既可以由单层构成，又可以由多层叠层而构成。阳极7015不必要透过光，但是可以与图28A相同，使用具有透光性的导电材料形成。屏蔽膜7016可以使用如反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色颜料的树脂等。
由阴极7013及阳极7015夹持EL层7014的区域相当于发光元件7012。在图28B所示的像素中，如空心箭头所示，从发光元件7012发射的光发射到阴极7013一侧。
接着，对具有双面发射结构的发光元件，使用图28C进行说明。在图28C中，在与驱动TFT7021电连接的透光导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上依次层叠有EL层7024、阳极7025。与图28A相同，阴极7023只要是功函数小的导电膜，可以使用已知的材料。此外，将其膜厚度设定为可透过光的膜厚。例如，可以使用膜厚为20nm的Al作为阴极7023。而且，与图28A相同，EL层7024既可以由单层构成，又可以由多层叠层而构成。与图28A相同，阳极7025可以用具有透光性的导电材料形成。
阴极7023、EL层7024、阳极7025重叠的部分相当于发光元件7022。在图28C所示的像素中，如空心箭头所示，发光元件7022发射的光同时发射到阳极7025一侧和阴极7023一侧。
本例中，对于以有机EL元件作为发光元件作了说明，但是也可以设置无机EL元件作为发光元件。
再有，虽然在本实施方式中示出控制发光元件驱动的薄膜晶体管(驱动TFT)与发光元件电连接的示例，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
再有，本实施方式所示的发光装置不限于图28A至28C所示的结构，基于本发明的技术思想可以实现各种各样的变形。
通过上述工序，可以制造发光装置。本实施方式的发光装置使用截止电流小、电特性良好且可靠性高的薄膜晶体管，因此该发光装置的对比度高且可见度高。
实施方式8
下面，示出作为本发明的显示装置的一种形态的显示面板的结构。
在图29A中示出仅信号线驱动电路6013另外形成且与形成在衬底6011上的像素部6012连接的显示面板的方式。像素部6012及扫描线驱动电路6014使用将微晶半导体膜用作沟道形成区的薄膜晶体管形成。通过用其迁移率高于将微晶半导体膜用作沟道形成区的薄膜晶体管的晶体管来形成信号线驱动电路，可以使信号线驱动电路的工作稳定，该信号线驱动电路的驱动频率被要求高于扫描线驱动电路的驱动频率。此外，信号线驱动电路6013可以为使用单晶半导体的薄膜晶体管、使用多晶半导体的薄膜晶体管或使用SOI的薄膜晶体管。电源的电位、各种信号等通过FPC6015分别提供给像素部6012、信号线驱动电路6013和扫描线驱动电路6014。
再有，也可以将信号线驱动电路及扫描线驱动电路与像素部形成在同一衬底上。
此外，在另外形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴合到形成有像素部的衬底上，例如也可以贴合到FPC上。图29B表示仅将信号线驱动电路6023另外形成并与形成在衬底6021上的像素部6022及扫描线驱动电路6024连接的显示装置面板的方式。像素部6022及扫描线驱动电路6024用将微晶半导体膜用作沟道形成区的薄膜晶体管形成。信号线驱动电路6023通过FPC6025连接到像素部6022。电源的电位、各种信号等通过FPC6025分别提供给像素部6022、信号线驱动电路6023和扫描线驱动电路6024。
另外，也可以在与像素部相同的衬底上，仅用将微晶半导体膜用作沟道形成区的薄膜晶体管形成信号线驱动电路的一部分或扫描线驱动电路的一部分，而其余部分另外形成并与像素部电连接。图29C表示将信号线驱动电路所具有的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并将信号线驱动电路所具有的移位寄存器6033b在不同的衬底上另外形成并彼此贴合的显示装置面板的方式。像素部6032及扫描线驱动电路6034使用将微晶半导体膜用作沟道形成区的薄膜晶体管而形成。信号线驱动电路具有的移位寄存器6033b通过FPC6035连接到像素部6032。电源的电位、各种信号等通过FPC6035分别提供给像素部6032、信号线驱动电路和扫描线驱动电路6034。
如图29A至29C所示，可以在与像素部相同的衬底上使用将微晶半导体膜用作沟道形成区的薄膜晶体管形成本发明的液晶显示装置的驱动电路的一部分或全部。
再有，对另外形成的衬底的连接方法并无特别限制，可以使用已知的COG方法、引线接合方法或TAB方法等。此外，只要能够电连接，连接的位置并不限于图29A至29C所示的位置。另外，也可以另外形成控制器、CPU、存储器等并加以连接。
此外，本发明使用的信号线驱动电路不限于具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外，还可以有缓冲器、电平转移电路、源极跟随器等其他电路。另外，不需要一定设置移位寄存器和模拟开关，例如既可用如译码器电路等可选择信号线的其他电路来代替移位寄存器，也可以用锁存器等代替模拟开关。
图32是示出本发明的显示装置的框图。图32所示的显示装置包括设有多个具备显示元件的像素的像素部701、选择各像素的扫描线驱动电路702以及控制视频信号输入到被选像素的信号线驱动电路703。
在图32中，信号线驱动电路703具有移位寄存器704、模拟开关705。移位寄存器704被输入有时钟信号(CLK)、起始脉冲信号(SP)。时钟信号(CLK)和起始脉冲信号(SP)一被输入，移位寄存器704中就生成定时信号，并输入到模拟开关705。
另外，将视频信号(video signal)提供给模拟开关705。根据被输入的定时信号，模拟开关705对视频信号进行取样，并供给后级的信号线。
接下来，对扫描线驱动电路702的结构进行说明。扫描线驱动电路702具有移位寄存器706、缓冲器707。此外，根据情况也可以具有电平转移电路。在扫描线驱动电路702中，通过对移位寄存器706输入时钟信号(CLK)及起始脉冲信号(SP)来生成选择信号。生成的选择信号在缓冲器707中被缓冲放大，并供给对应的扫描线。一条线上的像素的晶体管的栅极都连接到扫描线。而且，由于一条线上的像素的晶体管须同时导通，因此采用能够流过大电流的缓冲器707。
关于全彩色液晶显示装置，在将对应于R(红)、G(绿)、B(蓝)的视频信号依次进行取样而供给对应的信号线的情况下，用来连接移位寄存器704和模拟开关705的端子数相当于用来连接模拟开关705和像素部700的信号线的端子数的三分之一左右。因此，通过将模拟开关705形成在与像素部700相同的衬底上，与将模拟开关705形成在与像素部700不同的衬底上时相比，可以减少用来连接另外形成的衬底的端子数目，并且抑制连接不良的发生率，从而提高成品率。
图32所示的扫描线驱动电路702具有移位寄存器706及缓冲器707，但是扫描线驱动电路702也可仅由移位寄存器706构成。
图32所示的结构只是本发明的显示装置的一种形态，信号线驱动电路和扫描线驱动电路的结构不限于此。图32所示的电路由将微晶半导体膜用作沟道形成区的薄膜晶体管构成的显示装置能够使电路高速工作。例如，当对将非晶半导体膜用作沟道形成区的情况和将微晶半导体膜用作沟道形成区的情况进行比较时，将微晶半导体膜用作沟道形成区的情况下的薄膜晶体管的迁移率较高，因此可以提高驱动电路(例如扫描线驱动电路702的移位寄存器706)的驱动频率。由于能够使扫描线驱动电路702高速工作，因此能实现帧频的提高或黑屏插入等。
在提高帧频的情况下，优选按照图像的运动方向来产生画面数据。就是说，优选进行运动补偿来内插数据。如此，通过提高帧频并内插图像数据，可以改善动态图像的显示特性并可以进行平滑的显示。例如，通过将帧频设定为2倍(例如120Hz、100Hz)以上，更优选为4倍(例如480Hz、400Hz)以上，可以减少动态图像中的图像模糊或视觉残留。在此情况下，也使扫描线驱动电路702以提高的驱动频率工作，从而可以提高帧频。
在进行黑屏插入的情况下，采用能够将图像数据或成为黑色显示的数据提供给像素部700的方式。其结果是，成为与脉冲驱动类似的方式，并可以减少视觉残留。在此情况下，也使扫描线驱动电路702以提高的驱动频率工作，从而可以进行黑屏插入。
再者，通过增大扫描线驱动电路702的晶体管的沟道宽度，或者配置多个扫描线驱动电路等，可以实现更高的帧频。例如，可以将帧频设定为8倍(例如960Hz、800Hz)以上。在配置多个扫描线驱动电路的情况下，通过将用来驱动第偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动第奇数行的扫描线的扫描线驱动电路配置在相反的一侧，可以实现提高帧频。
通过使用将微晶半导体用作沟道形成区的薄膜晶体管构成图32所示的电路，可以缩小布局面积。由此，可以缩小作为显示装置之一例的液晶显示装置的边框。例如，对将非晶半导体膜用作沟道形成区的情况和将微晶半导体膜用作沟道形成区的情况进行比较后可知，将微晶半导体膜用作沟道形成区的薄膜晶体管的迁移率较高，因此可以缩小薄膜晶体管的沟道宽度。其结果是，可以实现液晶显示装置的窄边框化。
对将非晶半导体膜用作沟道形成区的情况与将微晶半导体膜用作沟道形成区的情况进行比较后可知，将微晶半导体膜用作沟道形成区的薄膜晶体管不容易退化。因此，在将微晶半导体膜用作沟道形成区的情况下，可以缩小薄膜晶体管的沟道宽度。或者，即使不配置针对退化的补偿用电路，也可以正常地工作。由此，可以缩小每个像素中薄膜晶体管的平面面积。
实施方式9
接下来，用图33A和33B对作为本发明的显示装置的一种形态的液晶显示面板的外观及截面进行说明。图33A是用密封剂4005将形成在第一衬底4001上的具有微晶半导体膜的薄膜晶体管4010及液晶元件4013密封在第一衬底4001与第二衬底4006之间的面板的俯视图，而图33B相当于沿图33A的线A-A′截取的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶4008一起由第一衬底4001、密封剂4005以及第二衬底4006密封。另外，在第一衬底4001上与由密封剂4005围绕的区域不同的区域上，装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。此外，虽然在本实施方式中，对将具有将多晶半导体膜用作沟道形成区的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可用将单晶半导体用作沟道形成区的薄膜晶体管形成信号线驱动电路并加以贴合。图33A和33B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图33B例示包含于像素部4002的薄膜晶体管4010。薄膜晶体管4010相当于将微晶半导体膜用作沟道形成区的薄膜晶体管。
另外，液晶元件4013所具有的像素电极4030通过布线4040与薄膜晶体管4010电连接。液晶元件4013的相对电极4031形成在第二衬底4006上。像素电极4030、相对电极4031以及液晶4008相重叠的部分相当于液晶元件4013。
此外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(一般为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics，即玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯树脂薄膜。另外，也可以采用由PVF薄膜或聚酯薄膜夹持铝箔的薄片。
另外，球状的隔离物4035是为控制像素电极4030和相对电极4031之间的距离(单元间隙)而设置的。此外，也可以使用通过选择性地蚀刻绝缘膜而获得的隔离物。
此外，另外形成的信号线驱动电路4003设置在衬底4017上。另外，提供给扫描线驱动电路4004或像素部4002的各种信号及电位，通过引导布线4014及引导布线4015从FPC4018馈送。
在本实施方式中，连接端子4016由与液晶元件4013具有的像素电极4030相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4040相同的导电膜形成。
连接端子4016通过各向异性导电膜4019与FPC4018具有的端子电连接。
再有，本实施方式所示的液晶显示装置具有取向膜、偏振片(未图示)，并且还可以具有滤色片。
图33A和33B示出一例另外形成信号线驱动电路4003并安装到第一衬底4001的结构，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并加以安装，也可以仅另外形成信号线驱动电路的一部分或扫描线驱动电路的一部分并加以安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式10
接下来，用图34A和34B对作为本发明的显示装置的一种形态的发光显示面板的外观及截面进行说明。图34A是表示用密封剂将形成在第一衬底上的使用微晶半导体膜的薄膜晶体管及发光元件密封在第一衬底与第二衬底之间的面板的俯视图，图34B相当于沿图34A的线A-A′截取的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004之上设有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与填料4007一起由第一衬底4001、密封剂4005及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域上，装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。此外，虽然在本实施方式中，对将具有将多晶半导体膜用作沟道形成区的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以使用将单晶半导体用作沟道形成区的薄膜晶体管形成信号线驱动电路并加以贴合。图34B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图34B例示了包含于像素部4002的薄膜晶体管4010。再有，在本实施方式中，虽然假定了薄膜晶体管4010为驱动TFT，但是薄膜晶体管4010既可以为电流控制用TFT，也可以为擦除用TFT。薄膜晶体管4010相当于将微晶半导体膜用作沟道形成区的薄膜晶体管。
另外，发光元件4011具有的像素电极4030与用作薄膜晶体管4010的源电极或漏电极的布线4040连接。而且在本实施方式中，发光元件4011的具有透光性的导电膜4012以在像素电极4030上夹持发光层的方式形成。再有，发光元件4011的结构不局限于本实施方式所示的结构。可以根据从发光元件4011取出光的方向或薄膜晶体管4010的极性等，适当改变发光元件4011的结构。
此外，另外形成的信号线驱动电路4003设置在衬底4017上。另外，提供给扫描线驱动电路4004或像素部4002的各种信号及电位(在图34B所示的截面图中未图示)，通过引导布线4014及引导布线4015从FPC4018馈送。
在本实施方式中，连接端子4016由与发光元件4011具有的像素电极4030相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4040相同的导电膜形成。
连接端子4016通过各向异性导电膜4019电连接到FPC4018具有的端子。
位于从发光元件4011取出光的方向的衬底须透明。在此情况下，使用具有透光性的材料如玻璃板、塑料板、聚酯薄膜或丙烯薄膜。
另外，作为填料4007除了氮或氩等惰性的气体之外，还可以使用紫外线固化树脂或热固化树脂，即可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，用氮作为填料。
另外，若有需要，也可以在发光元件的射出表面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、以及滤色片等的光学膜。另外，也可以在偏振片或圆偏振片上设抗反射膜。例如，也可以进行利用表面的凹凸来扩散反射光并降低眩光的抗眩光处理。
再有，图34A和34B示出一例另外形成信号线驱动电路4003并安装到第一衬底4001的结构，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并加以安装，也可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并加以安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式11
根据本发明而获得的显示装置等可用于有源矩阵型显示装置模块。换句话说，其显示部分装有上述模块的所有电子设备均可以实施本发明。
作为这种电子设备，可以举出影像拍摄装置如摄像机或数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图30A至30D示出了其中的一例。
图30A表示电视装置。如图30A所示，可以将显示模块组装在框体中来完成电视装置。安装到含有FPC的显示面板也称为显示模块。由显示模块形成主屏幕2003，作为其他附属装置还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图30A所示，在框体2001中组装利用了显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过调制解调器2004连接到有线或无线方式的通信网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通信。电视装置的操作可以由组装在框体中的开关或另外提供的遥控装置2006进行，并且该遥控装置2006中也可设有显示输出信息的显示部分2007。
另外，电视装置还可以附加有如下结构：除了主屏幕2003以外，使用第二显示用面板来形成辅助屏幕2008，并显示频道或音量等。在这种结构中，也可以用液晶显示面板形成主屏幕2003，并用发光显示面板形成辅助屏幕2008。另外，也可以采用如下结构：用发光显示面板形成主屏幕2003，用发光显示面板形成辅助屏幕2008，并且辅助屏幕2008可闪亮。
图31是电视装置的主要结构的框图。在显示面板900上形成有像素部921。可以采用COG方法将信号线驱动电路922和扫描线驱动电路923安装在显示面板900上。
作为其他外部电路的结构，在视频信号的输入一侧设有视频信号放大电路925、视频信号处理电路926、控制电路927等。其中，视频信号放大电路925放大调谐器924所接收信号中的视频信号，视频信号处理电路926将从视频信号放大电路925输出的信号转换成对应于红、绿和蓝各种颜色的颜色信号，控制电路927将该视频信号转换成驱动器IC的输入规格。控制电路927将信号输出到扫描线侧和信号线侧。在进行数字驱动的情况下，可以采用如下结构：在信号线一侧设置信号分割电路928，并将输入数字信号划分成m个而馈送。
由调谐器924接收的信号中的音频信号被发送到音频信号放大电路929，并经音频信号处理电路930提供给扬声器933。控制电路931从输入部932接收所接收台站(接收频率)或音量的控制信息，并将信号传送到调谐器924和音频信号处理电路930。
当然，本发明不局限于电视装置，还适合于各种用途如个人计算机的监视器、铁路的车站或飞机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。
图30B表示一例移动电话机2301。该移动电话机2301包含显示部2302、操作部2303等而构成。可将上述实施方式所说明的显示装置用作显示部2302，以提高量产性。
另外，图30C所示的便携型计算机包括主体2401、显示部2402等。可将上述实施方式所示的显示装置用作显示部2402，以提高量产性。
图30D是桌用照明灯具，其包括照明部分2501、灯罩2502、可变臂2503、支柱2504、基座2505和电源2506。用实施方式7所示的发光装置作为照明部分2501来制造桌用照明灯具。再有，照明灯具包括固定到天花板上的照明灯和壁挂照明灯等。可采用实施方式7所示的显示装置，以提高量产性，并可提供廉价的桌用照明灯。
本说明书根据2007年11月27日在日本专利局受理的日本专利申请编号2007-305294而制作，所述申请内容包括在本说明书中。

Claims (18)

1.一种半导体装置的制造方法，包括如下步骤：
将衬底置放到反应室中，所述反应室设在成膜室中，在所述反应室和所述成膜室之间具有空间；
将密封气体送入所述空间中；
将反应气体送入所述反应室中；以及
通过等离子体增强化学气相沉积法，在所述反应室中将半导体膜形成在所述衬底上。
2.根据权利要求1所述的半导体装置的制造方法，其中，在形成所述半导体膜的过程中，将氟或含氟气体送入所述反应室中。
3.根据权利要求1所述的半导体装置的制造方法，其中，在形成所述半导体膜的过程中，将磷化氢送入所述反应室中。
4.根据权利要求1所述的半导体装置的制造方法，还包括如下步骤：在将所述衬底置放到所述反应室中之前，将氟或包含氟的气体送入所述反应室中，并产生等离子体。
5.根据权利要求1所述的半导体装置的制造方法，还包括如下步骤：在将所述衬底置放到所述反应室中之前，将磷化氢送入所述反应室中，并产生等离子体。
6.根据权利要求1所述的半导体装置的制造方法，其中：
所述密封气体包含氢气和稀有气体中的至少一种，并且
除氢气和稀有气体之外的元素浓度为10-7atoms％以下。
7.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在形成所述栅极绝缘膜之后，将所述衬底置放到反应室中，所述反应室设在成膜室中，在所述反应室和所述成膜室之间具有空间；
将密封气体送入所述空间中；
将反应气体送入所述反应室中；以及
通过等离子体增强化学气相沉积法，在所述反应室中将微晶半导体膜形成在所述栅极绝缘膜上，
其中，在形成所述微晶半导体膜的过程中，从所述衬底侧朝所述微晶半导体膜的生长方向阶梯状地或连续地增加成膜速度。
8.根据权利要求7所述的半导体装置的制造方法，其中，在形成所述微晶半导体膜的过程中，将氟或含氟气体送入所述反应室中。
9.根据权利要求7所述的半导体装置的制造方法，其中，在形成所述微晶半导体膜的过程中，将磷化氢送入所述反应室中。
10.根据权利要求7所述的半导体装置的制造方法，还包括如下步骤：在将所述衬底置放到所述反应室中之前，将氟或含氟气体送入所述反应室中，并产生等离子体。
11.根据权利要求7所述的半导体装置的制造方法，还包括如下步骤：在将所述衬底置放到所述反应室中之前，将磷化氢送入所述反应室中，并产生等离子体。
12.根据权利要求7所述的半导体装置的制造方法，其中：
所述密封气体包含氢气和稀有气体中的至少一种，并且
除氢气和稀有气体之外的元素浓度为10-7atoms％以下。
13.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在形成所述栅极绝缘膜之后，将所述衬底置放到反应室中，所述反应室设在成膜室中，在所述反应室和所述成膜室之间具有空间；
将密封气体送入所述空间中，并将反应气体送入所述反应室中；
通过等离子体增强化学气相沉积法，在所述反应室中将微晶半导体膜形成在所述栅极绝缘膜上；
在所述微晶半导体膜上形成缓冲层，所述缓冲层包括含氢、氮或卤素的非晶半导体膜；以及
在所述缓冲层上形成半导体膜，所述半导体膜包含赋予一种导电型的杂质元素，
其中，在形成所述微晶半导体膜的过程中，从所述衬底侧朝所述微晶半导体膜的生长方向阶梯状地或连续地增加成膜速度。
14.根据权利要求13所述的半导体装置的制造方法，其中，在形成所述微晶半导体膜的过程中，将氟或含氟气体送入所述反应室中。
15.根据权利要求13所述的半导体装置的制造方法，其中，在形成所述微晶半导体膜的过程中，将磷化氢送入所述反应室中。
16.根据权利要求13所述的半导体装置的制造方法，还包括如下步骤：在将所述衬底置放到所述反应室中之前，将氟或含氟气体送入所述反应室中，并产生等离子体。
17.根据权利要求13所述的半导体装置的制造方法，还包括如下步骤：在将所述衬底置放到所述反应室中之前，将磷化氢送入所述反应室中，并产生等离子体。
18.根据权利要求13所述的半导体装置的制造方法，其中：
所述密封气体包含氢气和稀有气体中的至少一种，并且
除氢气和稀有气体之外的元素浓度为10-7atoms％以下。
CNA2008101857079A 2007-11-27 2008-11-27 半导体装置的制造方法 Pending CN101447412A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007305294A JP2009130229A (ja) 2007-11-27 2007-11-27 半導体装置の作製方法
JP2007305294 2007-11-27

Publications (1)

Publication Number Publication Date
CN101447412A true CN101447412A (zh) 2009-06-03

Family

ID=40670101

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101857079A Pending CN101447412A (zh) 2007-11-27 2008-11-27 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20090137103A1 (zh)
JP (1) JP2009130229A (zh)
KR (1) KR20090054902A (zh)
CN (1) CN101447412A (zh)
TW (1) TWI521564B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102312220A (zh) * 2010-06-29 2012-01-11 株式会社半导体能源研究所 半导体装置的制造方法
CN102598283A (zh) * 2009-09-04 2012-07-18 株式会社半导体能源研究所 半导体器件及其制造方法
CN103187262A (zh) * 2011-12-27 2013-07-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN104576750A (zh) * 2014-12-02 2015-04-29 信利（惠州）智能显示有限公司 薄膜晶体管结构
CN111876752A (zh) * 2020-08-03 2020-11-03 中国科学院长春光学精密机械与物理研究所 一种mocvd装置及半导体材料生产设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20130009978A (ko) * 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
TWI512981B (zh) * 2010-04-27 2015-12-11 Semiconductor Energy Lab 微晶半導體膜的製造方法及半導體裝置的製造方法
US8410486B2 (en) * 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8916425B2 (en) * 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5786860B2 (ja) * 2010-07-30 2015-09-30 ソニー株式会社 照明装置および表示装置
JP5948040B2 (ja) 2010-11-04 2016-07-06 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法及び半導体装置の作製方法
JP2012186158A (ja) * 2011-02-14 2012-09-27 Semiconductor Energy Lab Co Ltd 照明装置及び発光装置の作製方法及び製造装置
US8945418B2 (en) * 2011-11-16 2015-02-03 The United States Of America, As Represented By The Secretary Of The Navy Melt stabilization and vapor-phase synthesis of cesium germanium halides
JP5541274B2 (ja) * 2011-12-28 2014-07-09 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP6325229B2 (ja) * 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
JP6219227B2 (ja) * 2014-05-12 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構及びステージの温度制御方法
JP6219229B2 (ja) * 2014-05-19 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構
CN104409509A (zh) * 2014-10-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管
JP6716450B2 (ja) * 2016-12-28 2020-07-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668973A (en) * 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
FR2594119B1 (fr) * 1986-02-10 1988-06-03 Europ Propulsion Installation pour l'infiltration chimique en phase vapeur d'un materiau refractaire autre que le carbone
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6296735B1 (en) * 1993-05-03 2001-10-02 Unaxis Balzers Aktiengesellschaft Plasma treatment apparatus and method for operation same
CH687987A5 (de) * 1993-05-03 1997-04-15 Balzers Hochvakuum Verfahren zur Erhoehung der Beschichtungsrate in einem Plasmaentladungsraum und Plasmakammer.
US5648293A (en) * 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
KR0164922B1 (ko) * 1994-02-21 1999-02-01 모리시다 요이치 반도체제조장치, 가스공급장치 및 배가스처리장치와 공압기기의 대기개방방법
EP0717435A1 (en) * 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH10147877A (ja) * 1996-11-19 1998-06-02 Kokusai Electric Co Ltd ガスクリーニング方法
US20030143410A1 (en) * 1997-03-24 2003-07-31 Applied Materials, Inc. Method for reduction of contaminants in amorphous-silicon film
TW460943B (en) * 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
US6703290B2 (en) * 1999-07-14 2004-03-09 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
JP2001168030A (ja) * 1999-12-08 2001-06-22 Japan Science & Technology Corp 薄膜形成方法及び薄膜堆積装置
DE10064942A1 (de) * 2000-12-23 2002-07-04 Aixtron Ag Verfahren zum Abscheiden insbesondere kristalliner Schichten
JP2002359250A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタ形成方法
EP1421606A4 (en) * 2001-08-06 2008-03-05 Genitech Co Ltd PLASMA ACTIVE ATOMIC LAYER (PEALD) DEPOSITION APPARATUS AND METHOD OF FORMING THIN FILM USING SAID APPARATUS
US6869641B2 (en) * 2002-07-03 2005-03-22 Unaxis Balzers Ltd. Method and apparatus for ALD on a rotary susceptor
JP2004193396A (ja) * 2002-12-12 2004-07-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP3947100B2 (ja) * 2002-12-20 2007-07-18 株式会社フィズケミックス 多層膜処理装置及び多層膜処理方法
JP3683572B2 (ja) * 2003-05-07 2005-08-17 株式会社コーテック Ｃｖｄ用反応容器
TWI395996B (zh) * 2003-07-14 2013-05-11 Semiconductor Energy Lab 半導體裝置及顯示裝置
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
US20090321849A1 (en) * 2006-05-23 2009-12-31 Nec Corporation Semiconductor device, integrated circuit, and semiconductor manufacturing method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598283A (zh) * 2009-09-04 2012-07-18 株式会社半导体能源研究所 半导体器件及其制造方法
US9130041B2 (en) 2009-09-04 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102598283B (zh) * 2009-09-04 2016-05-18 株式会社半导体能源研究所 半导体器件及其制造方法
CN105810753A (zh) * 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
US9537012B2 (en) 2009-09-04 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor layer
CN102312220A (zh) * 2010-06-29 2012-01-11 株式会社半导体能源研究所 半导体装置的制造方法
CN102312220B (zh) * 2010-06-29 2015-07-08 株式会社半导体能源研究所 半导体装置的制造方法
CN103187262A (zh) * 2011-12-27 2013-07-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN103187262B (zh) * 2011-12-27 2017-06-20 株式会社半导体能源研究所 半导体装置及其制造方法
CN104576750A (zh) * 2014-12-02 2015-04-29 信利（惠州）智能显示有限公司 薄膜晶体管结构
CN111876752A (zh) * 2020-08-03 2020-11-03 中国科学院长春光学精密机械与物理研究所 一种mocvd装置及半导体材料生产设备

Also Published As

Publication number Publication date
KR20090054902A (ko) 2009-06-01
US20090137103A1 (en) 2009-05-28
TW200947525A (en) 2009-11-16
JP2009130229A (ja) 2009-06-11
TWI521564B (zh) 2016-02-11

Similar Documents

Publication Publication Date Title
CN101369540B (zh) 半导体装置的制造方法
CN101369541B (zh) 半导体器件的制造方法
CN101447412A (zh) 半导体装置的制造方法
CN101425544B (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN101452906B (zh) 半导体器件及其制造方法
CN101378082B (zh) 显示装置以及显示装置的制造方法
CN101350331B (zh) 显示装置的制造方法
CN101339960B (zh) 发光装置
CN101527320B (zh) 半导体装置
CN101339905B (zh) 半导体装置的制造方法
CN101339342B (zh) 液晶显示装置
US7910929B2 (en) Semiconductor device
CN101369587B (zh) 显示装置
CN101404295B (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101369539B (zh) 显示装置的制造方法
CN101551559B (zh) 显示装置及其制造方法
CN101452961B (zh) 薄膜晶体管、显示装置以及这些的制造方法
CN101355037A (zh) 显示装置及其制造方法
CN101404294A (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
JP5496500B2 (ja) 半導体装置の作製方法
JP2009127981A (ja) クリーンルーム、成膜方法、および半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090603