TWI521564B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI521564B
TWI521564B TW097144900A TW97144900A TWI521564B TW I521564 B TWI521564 B TW I521564B TW 097144900 A TW097144900 A TW 097144900A TW 97144900 A TW97144900 A TW 97144900A TW I521564 B TWI521564 B TW I521564B
Authority
TW
Taiwan
Prior art keywords
semiconductor film
reaction chamber
substrate
film
gas
Prior art date
Application number
TW097144900A
Other languages
English (en)
Other versions
TW200947525A (en
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW200947525A publication Critical patent/TW200947525A/zh
Application granted granted Critical
Publication of TWI521564B publication Critical patent/TWI521564B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Description

半導體裝置的製造方法
本發明係關於具有由薄膜電晶體(以下也稱為TFT)構成的電路的半導體裝置及其製造方法。例如，本發明關於作為部件安裝有以液晶顯示面板為代表的電光裝置或具有有機發光元件的發光顯示裝置的電子設備。
注意，在本發明說明中，半導體裝置指的是能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、發光顯示裝置等的顯示裝置、半導體電路、以及電子設備都是半導體裝置。
近年來，藉由使用形成在具有絕緣表面的基板上的半導體薄膜(厚度大約為幾nm至幾百nm)構成薄膜電晶體(TFT)的技術引人注目。薄膜電晶體廣泛地使用於電子裝置如IC或電光裝置，尤其是作為顯示裝置的開關元件，正在積極地進行研究開發。
現在，使用由非晶半導體膜構成的薄膜電晶體、或由多晶半導體膜構成的薄膜電晶體等作為顯示裝置的開關元件。
關於由非晶半導體膜構成的薄膜電晶體，使用氫化非晶矽膜等的非晶半導體膜，因此對過程溫度有一定的限制，從而不進行氫從膜中脫離的400℃以上的溫度下的加熱、或因膜中的氫蒸發而產生表面粗糙的強度下的雷射照射、等等。注意，氫化非晶矽膜是藉由使氫與懸空鍵結合而消除懸空鍵以提高電特性的非晶矽膜。
此外，作為多晶半導體膜如多晶矽膜等的形成方法，已知如下技術：為了不發生表面粗糙，預先進行降低非晶矽膜中的氫濃度的脫氫化處理，然後，藉由使用光學系統將脈衝振盪受激準分子雷射光束加工為線形並藉由使用線形光束對被脫氫化了的非晶矽膜進行掃描及照射，以實現結晶化。
將多晶半導體膜用於通道形成區域的薄膜電晶體具有如下優點：與將非晶半導體膜用於通道形成區域的薄膜電晶體相比，其遷移率高兩位數以上；以及可以在同一個基板上一體形成顯示裝置的像素部和其週邊驅動電路。然而，與將非晶半導體膜用於通道形成區域的情況相比，其步驟由於半導體膜的結晶化步驟而被複雜化，這導致成品率的降低及成本的上升。
此外，在專利文獻1中公開了其通道形成區域由混合了結晶結構和非晶結構而成的半導體構成的FET(Field effect transistor，即場效應電晶體)。
另外，作為顯示裝置的開關元件，採用使用微晶半導體膜的薄膜電晶體(參照專利文獻2及3)。
此外，作為現有的薄膜電晶體的製造方法，已知如下方法：在閘極絕緣膜上形成非晶矽膜，然後在其上形成金屬膜並對該金屬膜照射二極體雷射，以將非晶矽膜改變為微晶矽膜(非專利文獻1)。根據上述方法，形成在非晶矽膜上的金屬膜是用來將二極體雷射的光能轉換成熱能的膜，該膜後面應該被去除，以完成薄膜電晶體。就是說，在上述方法中，非晶矽膜只因來自金屬膜的傳導加熱而被加熱，以形成微晶矽膜。
[專利文獻1]美國專利第5591987號
[專利文獻2]日本專利申請公開H4-242724號公報
[專利文獻3]日本專利申請公開2005-49832號公報
[非專利文獻1]Toshiaki Arai等，SID 07 DIGEST，2007，p.1370-1373
除了藉由將雷射照射到非晶矽形成微晶半導體膜的方法以外，還有藉由電漿CVD法形成微晶半導體膜的方法。在該方法中，可以藉由對矽烷氣體進行氫稀釋來形成微晶半導體膜。關於在閘電極上隔著閘極絕緣膜具有半導體層的反交錯型TFT結構，在沈積初期中形成的半導體區域成為通道形成區域。因此，在沈積初期中形成的半導體區域的品質越優良，可獲得具有越優良的電特性如高場效應遷移率等的TFT。
然而，在藉由電漿CVD法形成微晶半導體膜的方法中，因氫稀釋，即氫氣體流量的增大而造成沈積速度的降低。
若沈積速度慢，則沈積時間變長，因此有在沈積時包含在膜中的雜質變多的憂慮，該雜質降低TFT的電特性。
此外，當為提高微晶半導體膜的沈積速度而降低氫濃度時，成為通道形成區域的區域成為非晶半導體區域，這會導致薄膜電晶體的電特性降低。
另外，將微晶半導體膜用於通道形成區域的的反交錯型TFT，與將非晶半導體膜用於通道形成區域的反交錯型TFT相比，可以提高場效應遷移率。但是，有截止電流也提高的傾向。
本發明提供一種品質優良的微晶半導體膜的製造方法，還提供一種半導體裝置的製造方法，該半導體裝置與將非晶矽膜用於通道形成區域的TFT相比提高場效應遷移率，且降低截止電流值。
為了提高在沈積初期形成的半導體區域的品質，在將閘極絕緣膜形成於閘電極上之後，在沈積速度低而品質優良的第一沈積條件下形成閘極絕緣膜介面附近的微晶半導體膜，然後改變為沈積速度高的第二沈積條件來形成微晶半導體膜。提高沈積速度的方法可以是樓梯狀的或逐漸的。就是說，藉由從基板一側向微晶半導體膜的生長方向樓梯狀地或逐漸地增高沈積速度，來形成微晶半導體膜。此外，任一微晶半導體膜都在反應室中，藉由電漿CVD法形成，該反應室是在能夠流過密封氣體的沈積室中(內側)具有空間地設置的。另外，作為密封氣體，採用選自氫及稀有氣體中之一或這些的組合。作為稀有氣體，最好採用氬。注意，逐漸的沈積條件是指相對於經過時間沈積條件的變化平滑的條件，而樓梯狀的沈積條件是指相對於時間沈積條件樓梯狀地減少或增加的條件。例如，在作為沈積條件改變氣體流量的情況下，當形成橫軸表示時間，縱軸表示氣體流量的圖表時，前者的圖表示出向右邊升高或向右邊降低的曲線或直線，而後者的圖表示出向右邊降低的樓梯狀。
本發明說明所公開的發明結構是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘電極；該閘電極上形成絕緣膜；在該絕緣膜上形成微晶半導體膜；接觸於該微晶半導體膜上形成緩衝層，其中當形成微晶半導體膜時，樓梯狀地或逐漸地改變沈積條件，使得與緩衝層的介面附近的第一區域的沈積速度高於與絕緣膜的介面附近的第二區域的沈積速度。注意，不必須形成所述緩衝層。此時，形成包含n型雜質元素的半導體膜，並且將與該包含n型雜質元素的半導體膜的介面附近作為第一區域。
作為沈積速度低而品質優良的第一沈積條件，為了在沈積之前預先儘量減少真空室(反應室)中的氧、氮、及H2 O等的殘留氣體，將到達最低壓力降低到1×10-10 Torr至1×10-7 Torr(大約1×10-8 Pa以上且1×10-5 Pa以下)的超高真空(UHV)區域中，使具有高純度的材料氣體(反應氣體)流過在反應室中，並將沈積時的基板溫度設定為100℃以上且低於300℃的範圍內。
再者，當將反應室設定為超高真空區域的真空度之際，在反應室的外側設置沈積室以防止從空隙如反應室的外壁的黏合部的間隔等流入氣體如氧、氮、H2 O等。而且，設置為能夠將由氫、或稀有氣體構成的密封氣體引入到該沈積室中。反應室的牆壁中的空隙等的氣體透過的部分微細，所以當將從沈積室到反應室洩漏的氣體成為黏性流時，將密封氣體引入到沈積室很有效。當反應室關閉且設定為超高真空區域的真空度時，最好使密封氣體不斷地流過在反應室的外側的沈積室中。
此外，作為密封氣體，採用幾乎不給微晶半導體膜的形成帶來影響且使用真空泵的排氣速度高的氣體即可。作為其一例，採用氫或以氬為代表的稀有氣體。
引入密封氣體時的沈積室既可以具有壓力大於大氣壓的氣氛，又可以具有減壓氣氛。但是，在當將基板傳送到反應室時沈積室和反應室的氣氛連續的情況下，需要將沈積室減壓到高真空，所以最好地是，使沈積室的壓力小於大氣壓，且盡可能地減少沈積室的容積。
本發明說明所公開的其他發明結構是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘電極；在該閘電極上形成絕緣膜；將基板引入到反應室內；將材料氣體(反應氣體)引入到反應室內，並在基板溫度為100℃以上且低於300℃的第一沈積條件下形成微晶半導體膜；在基板溫度、電力、材料氣體(反應氣體)流量、或真空度中的至少一個條件與第一沈積條件不相同的第二沈積條件下，在與上述反應室相同的反應室內堆積微晶半導體膜；以及在該微晶半導體膜上形成緩衝層。此時也可以不形成所述緩衝層，在此情況下，形成包含n型雜質元素的半導體膜，並將與該包含n型雜質元素的半導體膜的介面附近作為第一區域。
上述藉由第一沈積條件而獲得的微晶半導體膜是膜中的氧濃度為1×1017 /cm3 以下。當形成微晶半導體膜時，氧及氮阻礙結晶化並在被混入到半導體膜中時會用作施主，因此應該減少氧及氮。該藉由第一沈積條件而獲得的微晶半導體膜的品質有助於後面形成的TFT的導通電流的增大及場效應遷移率的提高。
最好地是，在形成微晶半導體膜之前，預先藉由對反應室進行烘烤(200℃至300℃)處理去除存在於反應室中的以水分為主要成分的殘留氣體，以將反應室內處於超高真空區域的真空度的壓力環境。另外，也可以正在形成微晶半導體膜時加熱(50℃至300℃)反應室內壁來促進沈積反應。
此外，作為第二沈積條件，只要是其沈積速度比第一沈積條件的沈積速度高的條件，即可。例如，藉由採用與第一沈積條件不相同的矽烷氣體和氫氣體的流量比，在能夠形成微晶半導體膜的範圍內降低氫濃度，即可。另外，作為第二沈積條件，也可以採用比第一沈積條件的基板溫度高的基板溫度例如300℃以上，以提高沈積速度。另外，作為第二條件，採用比第一沈積條件大的電力，以提高沈積速度。另外，還可以藉由控制反應室的排氣閥如導閥使得第二沈積條件的真空度與第一沈積條件的真空度不相同，以提高沈積速度。
另外，作為其沈積速度比第一沈積條件高的第二沈積條件，可以採用反復如下步驟的沈積條件：在一定時間內引入高頻電力來對矽烷氣體進行電漿分解，然後在一定時間內截止高頻電力來停止產生電漿。作為第一沈積條件，在第一沈積期間中連續地放電，作為第二沈積條件，藉由如下方法使其沈積速度高於第一沈積條件：在第二沈積期間中具有多個使高頻電力處於截止狀態來停止放電的期間。微晶半導體膜的沈積時間包括在第一沈積條件下進行沈積的第一沈積期間、以及在第二沈積條件下進行沈積的第二沈積期間。適當地選擇放電時間和放電停止時間的沈積還被稱為間斷放電的電漿CVD法。在此情況下，作為微晶半導體膜的第一沈積條件，採用使利用高頻電力的放電連續地作用於材料氣體(反應氣體)的連續放電電漿CVD法，作為微晶半導體膜的第二沈積條件，在相同的反應室內採用使利用高頻電力的放電間斷地作用於材料氣體(反應氣體)的間斷放電(也可稱為脈衝振盪)電漿CVD法。這裏，連續放電指的是藉由利用其波形在時間上連續的高頻電力而產生的放電。
作為其沈積速度比第一沈積速度高的第二沈積條件，也可以以比基板溫度的高的溫度對形成微晶半導體膜的反應室的內壁進行加熱，來形成微晶半導體膜。若是第一沈積條件的基板溫度為100℃，則藉由將反應室的內壁設定為150℃，來在其溫度比反應室內壁低的基板的表面上高效地形成微晶半導體膜。
最好地是，在將反應室的真空度設定為1×10-8 Pa以上且低於1×10-5 Pa之後，在引入基板之前預先將氫氣體或稀有氣體引入到反應室中來產生電漿，並去除存在於反應室中的以水分為主要成分的殘留氣體，來成為減少反應室中的氧濃度及氮濃度的環境。
也可以在將反應室的真空度設定為1×10-8 Pa以上且低於1×10-5 Pa之後，藉由在引入基板之前預先將矽烷氣體流過到反應室中，並將連接到反應室的排氣裝置的氧改變為氧化矽，進一步減少反應室中的氧。此外，也可以在引入基板之前預先將矽烷氣體流過到反應室中，來產生電漿並對內壁進行形成保護膜的處理(也稱為預塗處理)，以使防止當形成微晶半導體膜時混入金屬元素如鋁等。
第一沈積條件的沈積速度慢，所以尤其是在膜厚度厚時沈積時間變長。其結果是，雜質如氧及氮等容易混入到膜中。因此，如上所述那樣藉由在引入基板之前充分地減少反應室中的氧、氮及水分，即使沈積時間變長也雜質如氧及氮等幾乎不混入到膜中。這是在提高後面形成的微晶半導體膜的品質的方面上重要的。
再者，也可以在引入基板之後，在形成微晶半導體膜之前預先進行氬電漿處理等的稀有電漿處理及氫電漿處理以去除基板上的吸附水，來降低微晶半導體膜中的氧濃度及氮濃度。氧濃度最好設定為1×1017 /cm3 以下。
像這樣，在引入之後充分地減少基板所具有的氧、氮、及水分也是在提高後面形成的微晶半導體膜的品質的方面上重要的。
此外，即使將沈積初期的第一沈積條件改變為沈積後期的具有高沈積速度的第二沈積條件，也預先形成有微晶，因此可以以其為核堆積品質高的微晶半導體膜。此外，藉由預先形成微晶，可以提高沈積後期的沈積速度。
與只以第一沈積條件獲得所希望的膜厚度的時間相比，藉由以第一沈積條件進行沈積，然後在相同的反應室中以第二沈積條件進行沈積，可以縮短獲得所希望的膜厚度的時間。此外，當只以第一沈積條件減薄微晶半導體膜的膜厚度時，後面層疊的緩衝層的影響變大，這會導致薄膜電晶體的場效應遷移率的降低。
另外，上述藉由第一沈積條件而獲得的微晶半導體膜容易與氧起反應，因此藉由將第一沈積條件改變為沈積速度高的第二沈積條件，可以保護閘極絕緣膜介面附近的膜。藉由該第二沈積條件而獲得的微晶半導體膜的品質有助於後面形成的TFT的截止電流的降低。
如上所述，藉由以兩個階段改變沈積條件而獲得的微晶半導體膜至少包括柱狀結晶，該膜中的氧濃度為1×1017 /cm3 以下。另外，藉由以兩個階段改變沈積條件而獲得的微晶半導體膜的總厚度為5nm至100nm，最好在10nm至30nm的範圍內。
只要初期沈積條件是形成品質優良的微晶半導體膜的條件，就不局限於以兩個階段改變沈積條件來形成微晶半導體膜，也可以以三個以上的階段改變沈積條件來進行沈積。再者，也可以逐漸地改變沈積條件。
與非晶半導體膜相比，上述微晶半導體膜容易與氧起反應，因此最好還不暴露於大氣地層疊不包含晶粒的緩衝層來保護。關於緩衝層，在與形成微晶半導體膜的反應室不相同的反應室中形成，其基板溫度高於上述第一及第二沈積條件，例如300℃至400℃，典型地說，以30nm以上且400nm以下，最好以40nm以上且300nm以下的厚度形成緩衝層。另外，緩衝層使用其缺陷密度比上述微晶半導體膜高的非晶矽膜。藉由將具有高缺陷密度的非晶矽膜用於緩衝層，有助於後面形成的TFT的截止電流的降低。
另外，上述微晶半導體膜因雜質混入而容易呈現n型導電性，因此最好將微量的三甲基硼氣體等添加到材料氣體來調節沈積條件，以得到i型。藉由將微量的三甲基硼氣體等添加到以矽烷氣體及氫氣體為主的材料氣體，可以控制薄膜電晶體的閾值。
在本發明說明中，微晶半導體膜指的是包括非晶和結晶結構(包括單晶、多晶)的中間結構的半導體的膜。該半導體是具有在自由能方面上穩定的第三狀態的半導體，並是短程有序且晶格畸變的結晶半導體，其中粒徑為0.5nm至20nm的柱狀或針狀結晶在相對於基板表面的法線方向上生長。另外，微晶半導體和非晶半導體混合在一起。作為微晶半導體的典型例子的微晶矽的拉曼光譜偏移到比表示單晶矽的520cm-1 低的波數一側。就是說，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1 和表示非晶矽的480cm-1 之間。
另外，雖然在處理多個基板的生產率方面不利，但是也可以在與形成微晶半導體膜的反應室相同的反應室中形成緩衝層。藉由在相同的反應室中形成緩衝層，可以形成疊層介面，而不在傳送基板時被浮游的污染雜質元素污染，因此可以降低薄膜電晶體特性的不均勻性。
在進行上述製造步驟之後，在緩衝層上形成包含n型雜質元素的半導體膜，在該包含n型雜質元素的半導體膜上形成源電極或汲電極，藉由蝕刻包含n型雜質元素的半導體膜形成源區及汲區，而且藉由以使與所述源區及所述汲區重疊的區域殘留的方式蝕刻並去除所述緩衝層的一部分來製造薄膜電晶體。
在緩衝層中形成凹部，以降低上述源電極及汲電極之間的洩漏電流。
在緩衝層和源電極或汲電極之間，具有包含n型雜質元素的半導體膜(n+層)。另外，緩衝層設置在n+層和微晶半導體膜之間以不使n+層和微晶半導體膜接觸。因而，在源電極的下方，n+層、緩衝層、以及微晶半導體膜重疊。與此同樣，在汲電極的下方，n+層、緩衝層、以及微晶半導體膜重疊。藉由採用這種疊層結構並增加緩衝層的厚度，謀求耐壓性的提高。另外，藉由增加緩衝層的厚度，可以在緩衝層的一部分中形成凹部而不暴露容易氧化的微晶半導體膜。
關於如上所述那樣獲得的薄膜電晶體，在導通工作時，在第一沈積條件下形成的品質高的微晶半導體膜中的閘極絕緣膜介面附近的區域被用作通道形成區域，而在截止時，藉由蝕刻緩衝層的一部分而形成的凹部成為流過極微量的截止電流的途徑。因此，與現有的由非晶矽單層構成的薄膜電晶體或由微晶矽單層構成的薄膜電晶體相比，可以增大截止電流和導通電流的比，可以說是其開關特性優良，從而可以實現提高顯示面板的對比度。
根據本發明的製造方法，可以將所獲得的薄膜電晶體的場效應遷移率設定為高於1且50以下，最好設定為3以上且10以下。因此，在根據本發明的製造方法而獲得的將微晶半導體膜用於通道形成區域的薄膜電晶體中，表示電流電壓特性的曲線的上升部分的斜率大，作為開關元件的回應性優良，而且能夠進行高速工作。
使用根據本發明的製造方法而獲得的薄膜電晶體的發光裝置可以抑制薄膜電晶體的閾值的變動，從而有助於可靠性的提高。
另外，使用根據本發明的製造方法而獲得的薄膜電晶體的液晶顯示裝置可以增大場效應遷移率，因此可以提高驅動電路的驅動頻率。由於可以使驅動電路進行高速工作，所以可以實現將幀頻率設定為4倍或者進行黑屏插入等。
下面，關於本發明的實施方式給予說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明可以以多個不同形式來實施，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施方式所記載的內容中。
實施方式1
在本實施方式中，參照圖1A至圖7B說明用於液晶顯示裝置的薄膜電晶體的製造步驟。圖1A至圖3C是示出薄膜電晶體的製造步驟的截面圖，而圖4是一個像素中的薄膜電晶體及像素電極的連接區域的俯視圖。另外，圖5是示出微晶半導體膜的沈積方法的時序圖。圖6A和6B示出用來形成微晶半導體膜的反應室的一個例子。圖7A和7B示出將圖6A和6B所示的反應室在縱方向上層疊配置的電漿CVD(化學氣相沈積)裝置的一個例子的透視圖及俯視圖。
關於具有微晶半導體膜的薄膜電晶體，n型薄膜電晶體具有比p型薄膜電晶體高的遷移率，因此更適合用於驅動電路。最好地是，在同一基板上形成同一極性的薄膜電晶體，以減少步驟數。這裏，使用n通道型薄膜電晶體進行說明。
如圖1A所示，在基板50上形成閘電極51。基板50可以使用藉由利用熔融法或浮法而製造的無堿玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等。當基板50為母玻璃時，基板的尺寸可以採用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm、或730mm×920mm)、第五代(1000mm×1200mm、或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm、或2450mm×3050mm)、第十代(2950mm×3400mm)等。
閘電極51藉由使用鈦、鉬、鉻、鉭、鎢、鋁等的金屬材料或其合金材料而形成。可以藉由使用濺射法或真空蒸鍍法在基板50上形成導電膜，在該導電膜上藉由使用光刻技術或噴墨法形成掩模，並使用該掩模蝕刻導電膜，以形成閘電極51。閘電極51還可以藉由使用噴墨法將銀、金、銅等的導電奈米膏噴射並焙燒而形成。另外，為了提高閘電極51的密接性，可以在基板50和閘電極51之間設置上述金屬材料的氮化物膜。這裏，藉由使用第一光掩模而形成的抗蝕劑掩模蝕刻形成在基板50上的導電膜，以形成閘電極。
作為閘電極結構的具體例子，可以在鋁膜上層疊鉬膜，以防止鋁特有的小丘或電遷移。還可以採用鋁膜被夾在鉬膜之間的三層結構。作為閘電極結構的其他例子，可以舉出在銅膜上形成有鉬膜的疊層結構、在銅膜上形成有氮化鈦膜的疊層結構、以及在銅膜上形成有氮化鉭膜的疊層結構。
由於在閘電極51上形成半導體膜及佈線，所以最好將其端部加工為錐形以防止斷裂。雖然未圖示，但是在上述步驟中還可以同時形成與閘電極連接的佈線。
然後，在閘電極51上依次形成閘極絕緣膜52a至52c。此時的截面圖相當於圖1A。
閘極絕緣膜52a至52c可以藉由使用CVD法或濺射法等以氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜而形成。為了防止由形成在閘極絕緣膜中的針孔等導致的層間短路，最好使用不相同的絕緣層來形成多層結構。這裏，示出依次層疊氮化矽膜、氧氮化矽膜、以及氮化矽膜作為閘極絕緣膜52a至52c的方式。
這裏，氧氮化矽膜指的是在其組成上氧含量多於氮含量的物質，其包含氧、氮、Si及氫，其組成範圍為如下：55原子%至65原子%的氧；1原子%至20原子%的氮；25原子%至35原子%的Si；以及0.1原子%至10原子%的氫。另一方面，氮氧化矽膜指的是在其組成上氮含量多於氧含量的物質，其包含氧、氮、Si及氫，其組成範圍為如下：15原子%至30原子%的氧；20原子%至35原子%的氮；25原子%至35原子%的Si；以及15原子%至25原子%的氫。
閘極絕緣膜的第一層及第二層都厚於50nm。作為閘極絕緣膜的第一層，最好使用氮化矽膜或氮氧化矽膜，以防止雜質(例如鹼金屬等)從基板擴散。此外，閘極絕緣膜的第一層不僅可以防止閘電極的氧化，而且還可以在將鋁用作閘電極的情況下防止小丘。另外，與微晶半導體膜接觸的閘極絕緣膜的第三層的厚度大於0nm且5nm以下，最好大約為1nm。閘極絕緣膜的第三層是為了提高與微晶半導體膜的密接性的。
再者，最好使用可引入頻率為1GHz以上的微波的電漿CVD裝置形成閘極絕緣膜。藉由使用微波電漿CVD裝置而形成的氧氮化矽膜、氮氧化矽膜的耐壓性高，從而可以提高薄膜電晶體的可靠性。
這裏，雖然形成具有三層結構的閘極絕緣膜，但是在用作液晶顯示裝置的開關元件的情況下，由於進行交流驅動而可以只由氮化矽膜的單層構成。
接著，最好地是，在形成閘極絕緣膜之後，不接觸於大氣地傳送基板，以在與形成閘極絕緣膜的反應室不相同的反應室208a中形成微晶半導體膜53。
下面，還參照圖5說明形成微晶半導體膜53的步驟。在圖5中，以對反應室208a從大氣壓進行真空排氣100的步驟為起始步驟，以時間序列的方式分別示出後面進行的各種處理如預塗101、基板搬入102、基底預處理103、沈積處理104、基板搬出105、淨化106。但是，不局限於從大氣壓排氣到真空，從批量生產或以短時間降低到達真空度的觀點來看，反應室208a最好一直保持為一定程度的真空度。
在本實施方式中，將基板搬入之前的反應室208a內的真空度設定為低於10-5 Pa，即進行超高真空排氣。這個步驟相當於圖5中的真空排氣100。在進行這種超高真空排氣的情況下，最好同時利用低溫泵，利用渦輪分子泵進行排氣，並利用低溫泵進行真空排氣。以兩個渦輪分子泵串聯的方式進行真空排氣也是有效的。另外，最好在反應室208a中設置烘烤用加熱器來進行加熱處理，以從反應室208a內壁脫氣。此外，還使加熱基板的加熱器工作來使溫度穩定。基板的加熱溫度為100℃至300℃，最好為120℃至220℃。
在此，作為形成微晶半導體膜53的裝置，假定為如下裝置，即當從傳送室到反應室208a傳送基板時沈積室204a和反應室208a的氣氛連續。就是說，在反應室208a的外側設置可保持減壓氣氛的室，即沈積室204a。將沈積室204a設定為能夠引入由氫、或稀有氣體構成的密封氣體。在本實施方式中，將氫用作該密封氣體。作為這種氣體，使用氫或稀有氣體之外的元素(即，雜質元素)的濃度為10-7 atoms%以下的高純度化氣體，雜質最好為10-10 atoms%以下。作為將氫氣體中的雜質設定為10-7 atoms%以下的方法的一個例子，可舉出使用JOHNSON MATTHEY公司的超純度氫精製器等精製的方法。氧、氮、水等的大氣成分從成為這種密封氣體氣氛的沈積室204a流入到反應室208a的分量少。注意，當採用反應室208a與傳送室鄰接的結構時，藉由此時將傳送室處於與沈積室204a相同的密封氣體氣氛也可以獲得相同的效果。
在具有這種結構的形成微晶半導體膜53的裝置的反應室208a中，在搬入基板之前進行預塗101，以形成矽膜作為內壁覆蓋膜。作為預塗101，藉由引入氫或稀有氣體產生電漿以去除附著在反應室208a的內壁上的氣體(氧及氮等的大氣成分、或用來使反應室208a淨化的蝕刻氣體)，然後流過矽烷氣體，來產生電漿。由於矽烷氣體與氧或水分等起反應，所以藉由流過矽烷氣體來產生矽烷電漿，可以去除反應室208a中的氧或水分。另外，藉由進行預塗101，可以防止構成反應室208a的部件的金屬元素作為雜質混入微晶半導體膜中。就是說，藉由使用矽膜覆蓋反應室208a內，可以防止反應室208a中被電漿蝕刻，並可以降低包含在後面形成的微晶半導體膜中的雜質濃度。預塗101包括使用與將要堆積在基板上的膜相同種類的膜覆蓋反應室208a內壁的處理。注意，在進行預塗處理101時，將密封氣體引入到沈積室204a。在此，引入密封氣體之後的沈積室204a的壓力為0.1Pa至100Pa左右。
在預塗101之後，進行基板搬入102。沈積室204a在基板搬入工作時中斷密封氣體的引入並提高真空度，以防止傳送室及反應室208a的壓力的提高。由於將要堆積微晶半導體膜的基板存儲在被進行了真空排氣的裝載室中，因此即使搬入基板也不會使反應室208a內的真空度顯著惡化。在基板搬入102之後，直到基板搬入105連續引入密封氣體。
接著，進行基底預處理103。基底預處理103是在形成微晶半導體膜時特別有效的處理，因此最好進行基底預處理103。就是說，當在玻璃基板表面、絕緣膜的表面、或非晶矽的表面上藉由電漿CVD法形成微晶半導體膜時，有時會在堆積初期階段中由於雜質或晶格失配等而導致形成非晶層。為了儘量降低該非晶層的厚度或者如果可能的或去除該非晶層，最好進行基底預處理103。作為基底預處理，最好進行稀有氣體電漿處理或氫電漿處理，或者進行這兩種處理。作為稀有氣體電漿處理，最好使用質量數大的稀有氣體元素如氬、氪、或氙。這是因為藉由利用濺射效果去除附著在表面上的氧、氮、水分、有機物、或金屬元素等的雜質的緣故。氫電漿處理是對於藉由利用氫自由基去除吸附在表面上的上述雜質、以及藉由利用對絕緣膜的蝕刻作用形成乾淨的被形沈積表面有效的。另外，藉由進行稀有氣體電漿處理及氫電漿處理，可以起到促進微晶核產生的作用。
從促進微晶核產生的觀點來看，如圖5中的虛線107所示，在微晶半導體膜的沈積初期中繼續提供氬等的稀有氣體是有效的。
在進行基底預處理103之後，進行形成微晶半導體膜的沈積處理104。在本實施方式中，在沈積速度低而品質良好的第一沈積條件下形成閘極絕緣膜介面附近的膜，然後在沈積速度高的第二沈積條件下堆積膜。
只要第二沈積條件的沈積速度比第一沈積條件的沈積速度高，就沒有特別的限制。因此，可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD裝置形成，典型地說，可以藉由使用氫稀釋氫化矽如SiH4 或Si2 H6 來實現電漿產生而形成。除了氫化矽及氫以外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素來稀釋，以形成微晶半導體膜。此時的相對於氫化矽的氫的流量比為12倍以上1000倍以下，最好為50倍以上200倍以下，更最好為100倍。另外，可以使用SiH2 Cl2 、SiH Cl3 、SiC14 、SiF4 等代替氫化矽。
在將氦添加到材料氣體中的情況下，由於氦的離子化能量在所有氣體中最高，即24.5eV，其亞穩態位於比該離子化能量稍微低的約20eV的能級，所以在放電持續期間中，為離子化而只需要其差異的4eV左右。因此，放電開始電壓值也在所有氣體中最低。由於上述特徵，氦能夠穩定地保持電漿。另外，由於能夠形成均勻的電漿，所以即使堆積微晶半導體膜的基板的面積增大，也可以起到實現電漿密度的均勻化的作用。
還可以將碳的氫化物如CH4 或C2 H6 等、氫化鍺或氟化鍺如GeH4 或GeF4 混合到矽烷等的氣體中，以將能帶寬度調整為1.5eV至2.4eV、或0.9eV至1.1eV。藉由將碳或鍺添加到矽中，可以改變TFT的溫度特性。
這裏，第一沈積條件如下：藉由使用氫及/或稀有氣體將矽烷稀釋為超過100倍且2000倍以下，基板的加熱溫度為100℃至300℃，最好為120℃至220℃。為了使用氫使微晶半導體膜的生長表面惰性化，並促進微晶半導體膜的生長，最好在120℃至220℃的溫度下沈積。
將在第一沈積條件下沈積之後的截面圖示出於圖1B。在閘極絕緣膜52c上形成有沈積速度低而品質優良的微晶半導體膜23。該在第一沈積條件下獲得的微晶半導體膜23的品質有助於後面形成的TFT的導通電流的增大及場效應遷移率的提高，因此重要的是充分地降低氧濃度，以將膜中的氧濃度設定為1×1017 /cm3 以下。另外，藉由上述步驟，除了氧以外，還可以降低混入微晶半導體膜中的氮及碳的濃度。因此可以防止微晶半導體膜的n型化。
接著，藉由改變為第二沈積條件來提高沈積速度，以形成微晶半導體膜53。此時的截面圖相當於圖1C。微晶半導體膜53的膜厚度可以為50nm至500nm(最好為100nm至250nm)。此外，在本實施方式中，微晶半導體膜53的沈積時間包括在第一沈積條件下進行沈積的第一沈積期間、以及在第二沈積條件下沈積的第二沈積期間。
這裏，第二沈積條件如下：藉由使用氫及/或稀有氣體將矽烷稀釋為12倍以上100倍以下，基板的加熱溫度為100℃至300℃，最好為120℃至220℃。藉由降低沈積速度，呈現結晶性提高的傾向。
在本實施方式中，使用電容耦合型(平行平板型)CVD裝置，將間隔(電極面和基板表面的間隔)設定為20mm，第一沈積條件如下：反應室208a內的真空度為100Pa，基板溫度為100℃，以30W施加60MHz的高頻電力，並且藉由利用氫(流量400sccm)將矽烷氣體(流量2sccm)稀釋為200倍。藉由改變氣體流量而提高沈積速度的第二沈積條件如下：藉由利用氫(流量400sccm)將4sccm的矽烷氣體稀釋為100倍(其他條件與第一沈積條件相同)。
接著，在藉由第二沈積條件形成微晶半導體膜之後，停止矽烷或氫等材料氣體及高頻電力的供給來進行基板搬出105。在對下一個基板繼續進行沈積處理的情況下，回到基板搬入102的步驟來進行同一處理。
之後，在需要去除附著在反應室208a中的覆蓋膜或粉末的情況下，進行淨化106。作為淨化106，藉由引入以NF3 、SF6 為代表的蝕刻氣體進行電漿蝕刻。另外，藉由引入即使不利用電漿也能夠蝕刻的氣體如ClF3 來進行。淨化106最好在基板加熱用加熱器截止且溫度降低了的狀態下進行。這是為了抑制由蝕刻導致的反應副產生物的產生。在進行淨化106之後，將反應室208a的到達壓力降低到1×10-8 Pa至1×10-5 Pa左右，並排出為下一次的沈積不一定需要的氣體，然後再次回到預塗101，對下一個基板進行上述同樣的處理，即可。
接著，在形成微晶半導體膜53之後，最好不接觸於大氣地傳送基板，來在與形成微晶半導體膜53的反應室208a不相同的反應室中形成緩衝層54。藉由使形成緩衝層54的反應室與形成微晶半導體膜53的反應室不同，可以將形成微晶半導體膜53的反應室208a用作在引入基板之前處於超高真空的反應室，從而可以儘量抑制雜質污染並縮短到達超高真空的時間。在為到達超高真空而進行烘烤的情況下，為得到反應室208a內壁溫度降低且處於穩定的狀態而需要較長時間，因此是特別有效的。另外，藉由分別提供不相同的反應室，可以根據想要獲得的膜而分別改變高頻電力的頻率。
緩衝層54藉由使用包含氫、氮、或鹵素的非晶半導體膜而形成。藉由使用氫，其流量為氫化矽的流量的1倍以上10倍以下，最好為1倍以上5倍以下，可以形成包含氫的非晶半導體膜。另外，藉由使用上述氫化矽、以及氮或氨，可以形成包含氮的非晶半導體膜。此外，藉由使用上述氫化矽、以及包含氟或氯的氣體(F2 、Cl2 、HF、HCl等)，可以形成包含氟或氯的非晶半導體膜。另外，可以使用SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等代替氫化矽。
此外，作為緩衝層54，也可以藉由將非晶半導體用作靶並使用氫或稀有氣體進行濺射來形成非晶半導體膜。此時，藉由將氨、氮、或N2 O包含在氣氛中，可以形成包含氮的非晶半導體膜。另外，藉由將包含氟或氯的氣體(F2 、Cl2 、HF、HCl等)包含在氣氛中，可以形成包含氟或氯的非晶半導體膜。
緩衝層54最好由不包含晶粒的非晶半導體膜構成。因此，在藉由使用頻率為幾十MHz至幾百MHz的高頻電漿CVD法或微波電漿CVD法形成緩衝層54的情況下，最好控制沈積條件，以形成不包含晶粒的非晶半導體膜。
在後面形成源區及汲區的步驟中，緩衝層54的一部分被蝕刻。因此，緩衝層54最好形成為在上述情況下其一部分殘留的厚度，以不暴露微晶半導體膜53。典型地說，緩衝層54最好形成為具有30nm以上400nm以下，最好為40nm以上300nm以下的厚度。在薄膜電晶體的施加電壓高(例如大約為15V)的顯示裝置，典型地為液晶顯示裝置中，藉由將緩衝層54的厚度設定為上述範圍內，可以提高汲耐壓性，從而即使高電壓被施加到薄膜電晶體也可以避免薄膜電晶體的退化。
另外，緩衝層54不添加有賦予一種導電型的雜質元素如磷或硼等。為了防止雜質從添加有賦予一種導電型的雜質元素的半導體膜55擴散到微晶半導體膜53，將緩衝層54用作阻擋層。可以不設置緩衝層，但是若微晶半導體膜53和添加有賦予一種導電型的雜質元素的半導體膜55接觸，則會有在後面的蝕刻步驟或加熱處理中雜質移動，從而難以控制閾值的問題。
藉由在微晶半導體膜53的表面上形成緩衝層54，可以防止包含在微晶半導體膜53中的晶粒表面的自然氧化。尤其是在非晶半導體和微晶粒接觸的區域中，容易因局部應力而產生裂縫。當該裂縫與氧接觸時晶粒被氧化，從而形成氧化矽。
作為非晶半導體膜的緩衝層54的能隙比微晶半導體膜53大(非晶半導體膜的能隙為1.6eV至1.8eV，而微晶半導體膜53的能隙為1.1eV至1.5eV)，其電阻高，而且其遷移率低，即微晶半導體膜53的1/5至1/10。因此，在後面形成的薄膜電晶體中，形成在源區及汲區和微晶半導體膜53之間的緩衝層用作高電阻區域，而微晶半導體膜53用作通道形成區域。因此，可以降低薄膜電晶體的截止電流。在將該薄膜電晶體用作顯示裝置的開關元件的情況下，可以提高顯示裝置的對比度。
最好地是，在微晶半導體膜53上，藉由電漿CVD法以300℃至400℃的溫度形成緩衝層54。藉由上述沈積處理，可以將氫提供給微晶半導體膜53，從而得到與使微晶半導體膜53氫化時相同的效果。就是說，藉由在微晶半導體膜53上堆積緩衝層54，可以將氫擴散到微晶半導體膜53，從而對懸空鍵封端。
接著，在形成緩衝層54之後，最好不接觸於大氣地傳送基板，來在與形成緩衝層54的反應室不相同的反應室中形成添加有賦予一種導電型的雜質元素的半導體膜55。此時的截面圖相當於圖1D。藉由在與形成緩衝層54的反應室不相同的反應室中形成添加有賦予一種導電型的雜質元素的半導體膜55，可以防止賦予一種導電型的雜質元素在形成緩衝層時混入。
關於添加有賦予一種導電型的雜質元素的半導體膜55，在形成n通道型薄膜電晶體的情況下，可以添加磷作為典型的雜質元素，並可以將磷化氫(PH3 )等的雜質氣體添加到氫化矽中。另外，在形成p通道型薄膜電晶體的情況下，可以添加硼作為典型的雜質元素，並可以將B2 H6 等的雜質氣體添加到氫化矽中。添加有賦予一種導電型的雜質元素的半導體膜55可以由微晶半導體或非晶半導體構成。添加有賦予一種導電型的雜質元素的半導體膜55的厚度為2nm以上50nm以下。藉由減少添加有賦予一種導電型的雜質元素的半導體膜的厚度，可以提高生產率。
接著，如圖2A所示，在添加有賦予一種導電型的雜質元素的半導體膜55上形成抗蝕劑掩模56。抗蝕劑掩模56藉由使用光刻技術或噴墨法而形成。這裏，藉由使用第二光掩模，對塗敷在添加有賦予一種導電型的雜質元素的半導體膜55上的抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模56。
接著，藉由使用抗蝕劑掩模56對微晶半導體膜53、緩衝層54、以及添加有賦予一種導電型的雜質元素的半導體膜55進行蝕刻和分離，如圖2B所示那樣形成微晶半導體膜61、緩衝層62、及添加有賦予一種導電型的雜質元素的半導體膜63。然後，去除抗蝕劑掩模56。
微晶半導體膜61和緩衝層62的端部側面傾斜，從而形成在緩衝層62上的源區及汲區和微晶半導體膜61之間的距離變長，而可以防止產生洩汲電流。還可以防止在源電極及汲電極和微晶半導體膜61之間產生洩汲電流。微晶半導體膜61和緩衝層62的端部側面的傾斜角度為30° 至90° ，最好為45° 至80° 。藉由採用上述角度，可以防止由臺階形狀導致的源電極或汲電極的斷裂。
接著，如圖2C所示，覆蓋添加有賦予一種導電型的雜質元素的半導體膜63及閘極絕緣膜52c地形成導電膜65a至65c。導電膜65a至65c最好由鋁、銅、或添加有銅、矽、鈦、釹、鈧、鉬等的遷移防止元素、耐熱性提高元素或小丘防止元素的鋁合金的單層或疊層構成。還可以採用如下疊層結構：藉由使用鈦、鉭、鉬、鎢或這些元素的氮化物形成與添加有賦予一種導電型的雜質元素的半導體膜接觸一側的膜，並在其上形成鋁或鋁合金。再者，可以採用如下疊層結構：鋁或鋁合金的上表面及下表面由鈦、鉭、鉬、鎢或這些元素的氮化物夾住。這裏，示出導電膜65a至65c這三個層重疊的導電膜，並示出如下疊層導電膜：導電膜65a及65c由鉬膜構成，且導電膜65b由鋁膜構成；或者，導電膜65a及65c由鈦膜構成，且導電膜65b由鋁膜構成。導電膜65a至65c藉由濺射法或真空蒸鍍法而形成。
接著，如圖2D所示，在導電膜65a至65c上藉由使用第三光掩模形成抗蝕劑掩模66，並蝕刻導電膜65a至65c的一部分，以形成一對源電極及汲電極71a至71c。藉由對導電膜65a至65c進行濕蝕刻，導電膜65a至65c被各向同性地蝕刻。其結果是，可以形成其面積比抗蝕劑掩模66小的源電極及汲電極71a至71c。
然後，如圖3A所示，藉由使用抗蝕劑掩模66蝕刻添加有賦予一種導電型的雜質元素的半導體膜63，形成一對源區及汲區72。再者，在該蝕刻步驟中，緩衝層62的一部分也被蝕刻。由於其一部分被蝕刻而形成有凹部的緩衝層被稱為緩衝層73。可以以同一步驟形成源區及汲區、以及緩衝層的凹部。藉由將緩衝層的凹部的深度設定為緩衝層的最厚區域的1/2至1/3，可以增加源區及汲區的距離，因此可以降低源區及汲區之間的洩汲電流。之後，去除抗蝕劑掩模66。
將緩衝層蝕刻50nm左右，以防止如下情況：尤其是，抗蝕劑掩模在暴露於用於乾蝕刻等的電漿時變質，不能在抗蝕劑去除步驟中完全去除，從而殘留著殘渣。在導電膜65a至65c的一部分的蝕刻處理及在形成源區及汲區72時的蝕刻處理這兩次蝕刻處理中使用抗蝕劑掩模66，在採用乾蝕刻作為該兩次蝕刻處理的情況下容易殘留殘渣，因此以在完全去除殘渣時能夠過蝕刻的程度將緩衝層形成得厚是有效的。另外，緩衝層73可以防止在乾蝕刻時給微晶半導體膜61帶來電漿損傷。
接著，如圖3B所示，形成絕緣膜76，該絕緣膜76覆蓋源電極及汲電極71a至71c、源區及汲區72、緩衝層73、微晶半導體膜61、以及閘極絕緣膜52c。絕緣膜76可以以與閘極絕緣膜52a至52c相同的沈積方法形成。注意，絕緣膜76是為防止浮游在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入而提供的，因此最好採用緻密的膜。另外，藉由將氮化矽膜用於絕緣膜76，可以將緩衝層73中的氧濃度設定為5×1019 atoms/cm3 以下，最好為1×1019 atoms/cm3 以下。
如圖3B所示，源電極及汲電極71a至71c的端部與源區及汲區72的端部不一致且彼此錯開，源電極及汲電極71a至71c的端部的距離增大，從而可以防止源電極及汲電極之間的洩汲電流或短路。由此，可以製造高可靠性及高耐壓的薄膜電晶體。
藉由上述步驟，可以形成薄膜電晶體74。
在本實施方式所示的薄膜電晶體中，在閘電極上層疊了閘極絕緣膜、微晶半導體膜、緩衝層、源區及汲區、源電極及汲電極，其中用作通道形成區域的微晶半導體膜的表面被緩衝層覆蓋。另外，在緩衝層的一部分中形成有凹部，而且該凹部以外的區域被源區及汲區覆蓋。就是說，由於形成在緩衝層中的凹部而在源區及汲區之間的距離增大，因此可以減少源區及汲區之間的洩汲電流。另外，因為藉由蝕刻緩衝層的一部分形成凹部，所以可以去除在形成源區及汲區的步驟中產生的蝕刻殘渣，從而可以避免由殘渣導致的源區及汲區的洩汲電流(寄生通道)。
另外，在用作通道形成區域的微晶半導體膜和源區及汲區之間形成有緩衝層。微晶半導體膜的表面被緩衝層覆蓋。高電阻的緩衝層形成在微晶半導體膜和源區及汲區之間，因而可以減少產生在薄膜電晶體中的洩漏電流，並可以抑制由於施加高電壓而導致的退化。另外，緩衝層、微晶半導體膜、源區及汲區都形成在與閘電極重疊的區域上。因此，可以說是不受到閘電極的端部形狀的影響的結構。在閘電極具有疊層結構的情況下，若在其下層中使用鋁，則可能會在閘電極的側面露出鋁而產生小丘，但是藉由採用源區及汲區還不重疊於閘電極端部的結構，可以防止在與閘電極側面重疊的區域中發生短路。另外，由於在微晶半導體膜的表面上形成有其表面被氫封端的非晶半導體膜作為緩衝層，所以可以防止微晶半導體膜的氧化，並可以防止在形成源區及汲區的步驟中產生的蝕刻殘渣混入微晶半導體膜。由此，可以獲得電特性良好且耐壓性良好的薄膜電晶體。
另外，由於使用微晶半導體膜形成通道形成區域，所以其載流子密度與非晶半導體膜相比高。從而，可以縮小薄膜電晶體的通道寬度，從而可以縮小薄膜電晶體的平面面積。
然後，藉由在絕緣膜76上使用利用第四光掩模而形成的抗蝕劑掩模蝕刻絕緣膜76的一部分，形成接觸孔，並形成在該接觸孔中與源電極或汲電極71c接觸的像素電極77。注意，圖3C相當於沿圖4的虛線A-B的截面圖。
參照圖4可得知源區及汲區72的端部位於源電極及汲電極71c的端部的外側。另外，緩衝層73的端部位於源電極及汲電極71c、源區及汲區72的端部的外側。此外，源電極及汲電極中的一方具有包圍源電極及汲電極中的另一方的形狀(具體地說，U字形狀、C字形狀)。因此，可以增加載流子移動的區域的面積，從而電流量可以增大，並可以縮小薄膜電晶體的面積。另外，由於微晶半導體膜、源電極及汲電極層疊在閘電極上，所以形成在閘電極上的微晶半導體膜的凹凸的影響少，從而可以抑制覆蓋度的降低及洩漏電流的產生。此外，源電極及汲電極中的一方還用作源極佈線或汲極佈線。
另外，像素電極77可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等的具有透光性的導電材料。
另外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極77。最好地是，藉由使用導電組成物而形成的像素電極的薄層電阻(sheet resistance)為10000Ω/□以下，波長550nm中的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率為0.1Ω‧cm以下。
作為導電高分子，可以使用所謂的π電子共軛系統導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或這些兩種以上的共聚物等。
這裏，作為像素電極77，在藉由濺射法形成銦錫氧化物膜之後將抗蝕劑塗敷在銦錫氧化物膜上。接著，藉由利用第五光掩模對抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模。然後，使用抗蝕劑掩模蝕刻銦錫氧化物膜，以形成像素電極77。
藉由上述步驟，可以形成可使用於顯示裝置的元件基板。
實施方式2
本實施方式示出適合於構成實施方式1所示的TFT的微晶半導體膜的形成的多室式電漿CVD裝置的一個例子。
圖6A示出實施方式1所示的電漿CVD裝置的一個例子，其中在形成微晶半導體膜53的反應室208a的外側設置有可保持減壓氣氛的處理室，即沈積室204a。
在圖6A中，反應室208a接地，並且附圖標記205a表示高頻電源，附圖標記221表示具有中空結構且原料氣體可經過的第一電極(上部電極、吹淋電極、高頻電極)，附圖標記225表示接地的第二電極(下部電極、接地電極)、附圖標記206a表示反應室的供給系統，附圖標記207a是反應室的排氣系統，附圖標記206c、207c表示反應室的閥門。此外，在圖6A和6B中，在反應室的外壁上設置加熱器226，並使反應室具有熱壁結構。或者，也可以將加熱器設置在第一電極221中。從反應室的供給系統206a提供微晶半導體膜53的形成所需要的氣體。
此外，附圖標記209a是沈積室的供給系統，附圖標記209c是沈積室的閥門。還設置有沈積室的排氣系統，但是沒有圖示出。從沈積室的供給系統提供密封氣體。
此外，在反應室的側面設置有視窗(未圖示)，可以開關該視窗來從收納有基板的盒子室中使用機械手臂等傳送機構將基板傳送到反應室中。
沈積過程為如下：如實施方式1所示，在進行預塗之後，基板被傳送到反應室中，使電源開關222導通，將高頻電壓施加到電極，來產生電漿223。在該電漿中產生的離子、自由基等的化學活性的激發種起反應來形成產生物的微晶半導體膜224。在進行基底預處理之後，在該沈積過程中將微晶半導體膜形成在處理室中的第一電極221、第二電極225、被處理基板227上。
圖6B示出將密封氣體提供到沈積室204a中時的氣體流動的模式圖。沈積室204a中的密封氣體231的一部分從反應室208a的牆壁之間等流過到反應室208a中。此外，氣體還從相反的方向流過。反應室208a的牆壁之間等極窄，並且此時的氣體流動232是黏性流。就是說，從沈積室204a到反應室208a的氣體流動以密封氣體231為主要成分。
從沈積室的牆壁之間等的空隙也產生從大氣中到沈積室的氣體流動233，並且氧、氮、H2 O等以相同的理論流過到沈積室中。考慮到其影響決定密封氣體的流量及沈積室的壓力。
圖7A示出將圖6A所示的反應室在縱方向上層疊配置的電漿CVD裝置的一個例子的透視圖，而圖7B示出其俯視圖。
圖7A及7B所示的沈積裝置包括沈積室及傳送室，其中在沈積室204a、204b之間配置有傳送室202b，並且鄰接配置有傳送室202a、202b。各個沈積室包括在縱方向上層疊配置的十個反應室208a、208b。各個反應室208a、208b包括提供沈積氣體的供給系統206a、206b、將排氣氣體排氣的排氣系統207a、207b、以及電源205a、205b。
本裝置的特徵在於：在各個沈積室204a、204b中，多個沈積室208a、208b的所有供給系統連接到一個供給源。同樣地，本裝置的特徵還在於：多個反應室208a、208b的所有排氣系統連接到一個排氣口。根據本特徵，雖然在本裝置中在縱方向上層疊配置多個反應室208a、208b，但是可以容易配置供給系統206a、206b和排氣系統207a、207b。此外，沈積室204a、204b設置有用來對各個沈積室的壓力進行減壓的排氣系統(未圖示)以及用來提供密封氣體的供給系統209a、209b。藉由控制反應室中的壓力和沈積室中的壓力，可以交替進行沈積及反應室中的淨化，從而高效地進行沈積。
在圖7B中，將所希望的尺寸的具有絕緣表面的基板安裝到盒子室201a、201b，該基板例如為玻璃基板、以塑膠基板為代表的樹脂基板等。作為基板的傳送方式，所圖示的裝置採用水準傳送。但是，在使用具有第五代以後的平方米的基板的情況下，也可以進行縱型傳送，以減少傳送機構的佔有面積。在縱型傳送中，在縱方向上配置基板。
傳送室202a、202b的各個包括傳送機構(機械手臂)203a、203b。安裝在盒子室201a、201b的基板由傳送機構傳送到各個沈積室204a、204b。然後，在沈積室204a、204b的反應室208a、208b中，對被傳送的基板的被處理面進行預定的處理。此外，在圖7B中設置多個傳送室，但是也可以設置只一個傳送室。另外，雖然沒有圖示出，還可以設置用來將密封氣體提供給傳送室的供給系統。
在此例示了同時處理幾十個基板的間歇式(batch type)裝置，然而本發明也可以使用於在一次處理中處理一個基板的單片式(single-wafer type)裝置。但是，在任何情況下，在能夠實現減壓氣氛的沈積室中設置反應室，而在沈積室中設置用來提供密封氣體的供給系統。
如圖7A所示，藉由利用具有多個反應室的沈積裝置進行沈積，在多個基板上以相同的條件同時形沈積。因此，可以減少基板之間的不均勻，並可以提高成品率。此外，還可以提高生產率。
此外，當設置連接到圖7A的傳送室202b且與各個沈積室204a、204b不同的沈積室，並在該沈積室中的反應室中採用同樣的方法形成閘極絕緣膜時，以不使閘極絕緣膜和微晶半導體膜接觸於大氣的方式傳送基板並進行連續形成。
實施方式3
在本實施方式中，說明根據當藉由CVD法形成微晶半導體膜時使用的氣體的選擇方法、以及沈積方法，製造特性優良的薄膜電晶體的方法。
作為一個方式，藉由使在實施方式1中在第一沈積條件下獲得的微晶半導體膜23n型化，提高TFT的場效應遷移率。具體而言，當在第一沈積條件下形成微晶半導體膜時，添加n型雜質元素。作為此時使用的n型雜質元素，可以使用磷、砷、銻。尤其，作為磷化氫氣體最好使用廉價的磷。
再者，藉由將閘極絕緣膜表面暴露於磷化氫氣體，在氮、氧附著到閘極絕緣膜表面(或與絕緣膜表面起反應)之前，使磷附著(或起反應)，來可以防止閘極絕緣膜的介面附近的微晶半導體膜23吸收多氮、以及多氧。
作為包含微量的磷化氫的氣氛，可以使用如下混合氣體氣氛：磷化氫氣體和惰性氣體(氬氣體等)；矽烷氣體和磷化氫氣體；使用氫進行稀釋的矽烷氣體和磷化氫氣體等。尤其是，包含矽烷氣體和磷化氫氣體的雙方的混合氣體氣氛可以高效地減少閘極絕緣膜的介面附近的微晶半導體膜23所吸收的氮、氧。
此外，在形成微晶半導體膜23之前，除了處理室中流過矽烷氣體及磷化氫氣體之外，還可以產生電漿並在反應室的內壁上形成包含磷的微晶半導體膜。在反應室的內壁上形成包含磷的微晶半導體膜，然後藉由搬入基板形成微晶半導體膜23，來可以在沈積初期使微晶半導體膜23包含磷。此外，也可以在形成閘極絕緣膜之前在反應室的內壁上形成包含磷的微晶半導體膜，然後搬入基板形成閘極絕緣膜及微晶半導體膜23，以在沈積初期使微晶半導體膜23包含磷。
此外，也可以控制各個流量，即將混合使用氫進行了稀釋的矽烷氣體和微量的磷化氫氣體的混合氣體用作材料氣體來產生電漿，來形成n型化了的微晶半導體膜23，然後停止引入微量的磷化氫氣體，然後繼續採用使用氫進行了稀釋的矽烷氣體形成微晶半導體膜23。在採用這種方法的情況下，幾乎均勻地分佈n型化了的微晶半導體膜23的磷濃度。此外，也可以樓梯狀地改變磷化氫的流量來在n型化了的微晶半導體膜23的磷濃度中形成濃度梯度，以控制為使濃度峰值位於閘極絕緣膜的附近。
此時，微晶半導體膜23中的磷濃度為6×1015 /cm3 以上且3×1018 /cm3 以下。最好為3×1016 /cm3 以上且3×1017 /cm3 以下。
以上示出了在形成微晶半導體膜23時使用磷化氫氣體的例子。作為對微晶半導體膜23添加n型雜質元素的其他方法，如下方法也有效：只在搬入基板之前，在形成微晶半導體膜23的反應室中流過磷化氫氣體。
就是說，將氫或稀有氣體引入到反應室中產生電漿，並去除附著到反應室的內壁的氣體(氧及氮等的大氣成分、或用於反應室的淨化的蝕刻氣體)，然後將氫、矽烷氣體、微量的磷化氫氣體引入到反應室中。矽烷氣體可以與反應室中的氧、水分等起反應。微量的磷化氫可以使後面要形成的微晶半導體膜23包含磷。
接著，藉由將基板搬入到反應室中來形成如實施方式1所示的微晶半導體膜23，可以使閘極絕緣膜介面附近的微晶半導體膜23包含磷而實現n型化。實際上，微晶半導體膜中的磷濃度隨著離閘極絕緣膜介面的距離增大而減少。
藉由以上述步驟使微晶半導體膜23n型化，可以提高TFT的場效應遷移率。
實施方式4
在本實施方式中，示出進一步提高根據本發明形成的微晶半導體膜23的結晶性的方法。
作為提高微晶半導體膜23的結晶性的一種處理方法，舉出如下方法：使用氟、或包含氟元素的氣體(典型地是，氫、矽、鍺等的氟化物)，在此使用氟化矽烷氣體，並藉由輝光放電電漿對微晶半導體膜23的表面進行處理。此時，藉由輝光放電電漿，從氟化矽烷產生氟化自由基。氟化自由基的反應性高，這是因為對與微晶半導體相比容易被蝕刻的非晶半導體選擇性地進行蝕刻的緣故。
此外，作為另一種處理方法，添加氟化矽烷氣體作為當形成微晶半導體膜23時流過的氣體。在此情況下，當形成微晶半導體膜23時，在氟化自由基對容易被蝕刻的非晶半導體選擇性地進行蝕刻的同時進展堆積。由此，形成後的微晶半導體的結晶性提高。
這種提高結晶性的處理方法不僅在形成微晶半導體膜23時有效，而且在改變為實施方式1所示的第二沈積條件提高沈積速度來形成微晶半導體膜53時也有效。此外，在從第一沈積條件逐漸地改變成第二沈積條件時也有效。
此外，在為形成微晶半導體膜23將基板搬入到反應室中之前，將氟化矽烷氣體流過到反應室中也有效。此時，在將基板搬入到反應室中之前，引入包含氟化矽烷氣體的氣體產生電漿，然後使氟或氟化合物殘留作為反應室中的氣體或使它附著到內壁。這樣殘留的氟或氟化合物作用於基板搬入到反應室中之後形成的微晶半導體膜23，來可以提高結晶性。
本實施方式除了實施方式1之外還可以與實施方式3適當地組合。
實施方式5
下面，參照圖8A至圖12C說明與實施方式1不相同的薄膜電晶體的製造方法。這裏，示出藉由採用其光掩模個數比實施方式1少的過程製造薄膜電晶體的步驟。
與實施方式1所示的圖1A同樣地，在基板50上形成導電膜，並且在導電膜上塗敷抗蝕劑，藉由使用第一光掩模的光刻步驟形成的抗蝕劑掩模蝕刻導電膜的一部分，以形成閘電極51。然後，在閘電極51上依次形成閘極絕緣膜52a至52c。
接著，與實施方式1所示的圖1B同樣地，在第一沈積條件下形成微晶半導體膜23。接著，藉由在相同的反應室中以第二沈積條件進行沈積，與實施方式1中的圖1C同樣地形成微晶半導體膜53。然後，與實施方式1中的圖1D同樣地，在微晶半導體膜53上依次形成緩衝層54、添加有賦予一種導電型的雜質元素的半導體膜55。
接著，在添加有賦予一種導電型的雜質元素的半導體膜55上形成導電膜65a至65c。然後，如圖9A所示，在導電膜65a上塗敷抗蝕劑80。
抗蝕劑80可以使用正型抗蝕劑或負型抗蝕劑。這裏，使用正型抗蝕劑。
然後，藉由使用多灰度掩模59作為第二光掩模，將光照射到抗蝕劑80，以對抗蝕劑80進行曝光。
這裏，參照圖8A至8D說明利用多灰度掩模59的曝光。
多灰度掩模指的是能夠設定三個曝光水準的掩模，該三個曝光水準為曝光部分、中間曝光部分、以及未曝光部分。藉由進行一次的曝光及顯影步驟，可以形成具有多個(典型為兩種)厚度區域的抗蝕劑掩模。因此，藉由使用多灰度掩模，可以縮減光掩模個數。
作為多灰度掩模的典型例子，可以舉出如圖8A所示的灰度掩模59a、以及如圖8C所示的半色調掩模59b。
如圖8A所示，灰度掩模59a由具有透光性的基板163、形成在其上的遮光部164、以及衍射光柵165構成。在遮光部164中，光的透過率為0%。另一方面，衍射光柵165可以藉由將狹縫、點、網眼等的光透過部的間隔設定為用於曝光的光的解析度限度以下的間隔來控制光的透過率。週期性狹縫、點、網眼、以及非週期性狹縫、點、網眼都可以用於衍射光柵165。
作為具有透光性的基板163，可以使用石英等的具有透光性的基板。遮光部164及衍射光柵165可以由鉻或氧化鉻等的吸收光的遮光材料構成。
將光照射到灰度掩模59a的情況下，如圖8B所示，在遮光部164中，光透過率166為0%，而在不設置有遮光部164及衍射光柵165的區域中，光透過率166為100%。另外，在衍射光柵165中，可以將光透過率調整為10%至70%的範圍內。可以藉由調整衍射光柵的狹縫、點、或網眼的間隔或柵距而調整衍射光柵165中的光透過率。
如圖8C所示，半色調掩模59b由具有透光性的基板163、形成在其上的半透過部167、以及遮光部168構成。半透過部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以使用鉻或氧化鉻等的吸收光的遮光材料形成。
在將曝光光線照射到半色調掩模59b的情況下，如圖8D所示，在遮光部168中，光透過率169為0%，而在不設置有遮光部168及半透過部167的區域中，光透過率169為100%。另外，在半透過部167中，可以將光透過率調整為10%至70%的範圍內。半透過部167中的光透過率可以根據半透過部167的材料而調整。
藉由在使用多灰度掩模進行曝光之後進行顯影，可以如圖9B所示那樣地形成具有厚度不同的區域的抗蝕劑掩模81。
接著，藉由使用抗蝕劑掩模81對微晶半導體膜53、緩衝層54、添加有賦予一種導電型的雜質元素的半導體膜55、以及導電膜65a至65c進行蝕刻並使它們分離。其結果是，可以形成如圖10A所示那樣的微晶半導體膜61、緩衝層62、添加有賦予一種導電型的雜質元素的半導體膜63、以及導電膜85a至85c。圖10A相當於沿圖12A的A-B線的截面圖(但是，抗蝕劑掩模86除外)。
然後，對抗蝕劑掩模81進行灰化處理。其結果是，抗蝕劑的面積縮小，其厚度變薄。此時，厚度薄的區域的抗蝕劑(與閘電極51的一部分重疊的區域)被去除，由此如圖10A所示，可以形成被分離的抗蝕劑掩模86。
接著，藉由使用抗蝕劑掩模86，對導電膜85a至85c進行蝕刻並使它們分離。在此，藉由乾蝕刻分離導電膜85a至85c。其結果是，可以形成如圖10B所示那樣的一對源電極及汲電極92a至92c。藉由使用抗蝕劑掩模86對導電膜85a至85c進行濕蝕刻，導電膜85a至85c的端部被各向同性地蝕刻。其結果是，可以形成其面積比抗蝕劑掩模86小的源電極及汲電極92a至92c。
然後，藉由使用抗蝕劑掩模86，蝕刻添加有賦予一種導電型的雜質元素的半導體膜63，形成一對源區及汲區88。此外，在該蝕刻步驟中，緩衝層62的一部分也被蝕刻。將其一部分被蝕刻的緩衝層稱為緩衝層87。另外，在緩衝層87中形成有凹部。可以以同一步驟形成源區及汲區、以及緩衝層的凹部。這裏，由於緩衝層87的一部分被其面積比抗蝕劑掩模81小的抗蝕劑掩模86蝕刻，所以緩衝層87向源區及汲區88的外側突出。然後，去除抗蝕劑掩模86。另外，源電極及汲電極92a至92c的端部與源區及汲區88的端部不一致且彼此錯開，且在源電極及汲電極92a至92c的端部的外側形成源區及汲區88的端部。
圖10C相當於沿圖12B的A-B線的截面圖。如圖12B所示，源區及汲區88的端部位於源電極及汲電極92c的端部的外側。另外，緩衝層87的端部位於源電極及汲電極92c、源區及汲區88的端部的外側。此外，源電極及汲電極中的一方具有部分地包圍源電極及汲電極中的另一方的形狀(具體地說，U字形狀、C字形狀)。因此，可以增加載流子移動的區域的面積，從而電流量可以增大，並可以縮小薄膜電晶體的面積。另外，由於微晶半導體膜、源電極及汲電極重疊在閘電極上，所以閘電極的端部中的凹凸所引起的負面影響少，而可以抑制覆蓋度的降低及洩汲電流的產生。此外，源電極及汲電極中的一方還用作源極佈線或汲極佈線。
如圖10C所示，源電極及汲電極92a至92c的端部與源區及汲區88的端部不一致且彼此錯開，從而源電極及汲電極92a至92c的端部的距離增大，從而可以防止源電極及汲電極之間的洩汲電流或短路。由此，可以製造高可靠性及高耐壓的薄膜電晶體。
藉由上述步驟，可以形成薄膜電晶體83。另外，藉由使用兩個光掩模，可以形成薄膜電晶體。
接著，如圖11A所示，在源電極及汲電極92a至92c、源區及汲區88、緩衝層87、微晶半導體膜61、以及閘極絕緣膜52b上形成絕緣膜76。絕緣膜76可以藉由與閘極絕緣膜52a至52c相同的製造方法形成。
然後，藉由使用利用第三光掩模而形成的抗蝕劑掩模蝕刻絕緣膜76的一部分，形成接觸孔。接著，形成在該接觸孔中與源電極或汲電極92c接觸的像素電極77。這裏，作為像素電極77，在藉由濺射法形成銦錫氧化物膜之後將抗蝕劑塗敷在銦錫氧化物膜上。接著，藉由利用第四光掩模對抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模。然後，使用抗蝕劑掩模蝕刻銦錫氧化物膜，以形成像素電極77。圖11B相當於沿圖12C的A-B線的截面圖。
藉由上述步驟，可以使用多灰度掩模來減少掩模個數，並可以形成能夠使用於顯示裝置的元件基板。
此外，本實施方式可以與實施方式1至3中的任何一個自由地組合。
實施方式6
在本實施方式中，示出具有實施方式所示的薄膜電晶體的液晶顯示裝置作為顯示裝置的一個方式。
首先，對VA(Vertical Alignment：垂直對準)型液晶顯示裝置進行描述。VA型液晶顯示裝置是指一種控制液晶面板的液晶分子的排列的方式。VA型液晶顯示裝置是當沒有施加電壓時液晶分子朝垂直於面板表面的方向的方式。在本實施方式中，特別地，將像素分成幾個區域(子像素)，並分別將分子向不同的方向推倒。這稱為多區域(multi-domain)化或多區域設計。在下面的說明中，對考慮多區域設計的液晶顯示裝置進行說明。
圖14及圖15分別示出像素電極及相對電極。圖14是形成有像素電極的基板一側的平面圖，並將沿圖14所示的A-B線的截面結構示出於圖13。圖15是形成相對電極的基板一側的平面圖。下面，參照這些附圖進行說明。
圖13示出基板600和相對基板601重疊且注入了液晶的狀態，在該基板600上形成有TFT628、與TFT628連接的像素電極624、以及保持電容部630，並在該相對基板601上形成相對電極640等。
在相對基板601的形成間隔物642的位置上，形成有遮光膜632、第一著色膜634、第二著色膜636、第三著色膜638、以及相對電極640。藉由該結構，用於控制液晶對準的突起644和間隔物642的高度彼此不同。在像素電極624上形成有對準膜648，與此同樣地在相對電極640上形成有對準膜646。在此之間形成有液晶層650。
至於間隔物642，這裏示出柱狀間隔物，但是也可以散佈珠狀間隔物。再者，可以在形成在基板600上的像素電極624上形成間隔物642。
在基板600上形成有TFT628、與它連接的像素電極624、以及保持電容部630。像素電極624藉由貫穿覆蓋TFT628、佈線618、保持電容部630的絕緣膜620、覆蓋絕緣膜620的第三絕緣膜622的接觸孔623連接到佈線618。作為TFT628，可以適當地使用上述實施方式所示的薄膜電晶體。另外，保持電容部630由與TFT628的閘極佈線602同時形成的第一電容佈線604、閘極絕緣膜606、以及與佈線616及618同時形成的第二電容佈線617構成。
像素電極624、液晶層650、以及相對電極640重疊，從而形成液晶元件。
圖14示出基板600上的結構。像素電極624藉由使用實施方式1所示的材料來形成。在像素電極624中設置有狹縫625。狹縫625是為了控制液晶對準的。
圖14所示的TFT629、與它連接的像素電極626及保持電容部631可以與TFT628、像素電極624及保持電容部630同樣地形成。TFT628和TFT629都連接到佈線616。所述液晶面板的像素由像素電極624及像素電極626構成。像素電極624及像素電極626是子像素。
圖15示出相對基板一側的結構。在遮光膜632上形成有相對電極640。相對電極640最好使用與像素電極624同樣的材料形成。在相對電極640上形成有用來控制液晶對準的突起644。另外，根據遮光膜632的位置形成有間隔物642。
圖16示出上述像素結構的等效電路。TFT628和TFT629都連接到閘極佈線602、佈線616。在此情況下，藉由使第一電容佈線604和電容佈線605的電位不相同，可以使液晶元件651和液晶元件652進行不同的工作。就是說，藉由分別控制第一電容佈線604和電容佈線605的電位，來精密地控制液晶的對準並且擴大視角。
當對設置有狹縫625的像素電極624施加電壓時，在狹縫625附近發生電場的應變(傾斜電場)。藉由互相咬合地配置所述狹縫625和相對基板601一側的突起644，有效地產生傾斜電場來控制液晶的對準，從而根據其位置使液晶具有彼此不同的對準方向。就是說，藉由進行多區域化來擴大液晶面板的視角。
參照圖17至圖20說明與上述不同的VA型液晶顯示裝置。
圖17及圖18示出VA型液晶面板的像素結構。圖18是基板600的平面圖，而圖17示出沿Y-Z線的截面結構。下面，參照上述兩個附圖進行說明。
在該像素結構中，一個像素具有多個像素電極，並且各個像素電極連接到TFT。各個TFT由不同的閘極信號驅動。就是說，在以多區域方式設計的像素中，具有獨立控制施加到各個像素電極的信號的結構。
像素電極624在接觸孔623中使用佈線618連接到TFT628。像素電極626在接觸孔627中使用佈線619連接到TFT629。TFT628的閘極佈線602和TFT629的閘極佈線603彼此分離，以便能夠提供不同的閘極信號。另一方面，TFT628和TFT629共同使用用作資料線的佈線616。可以適當地使用實施方式1所示的薄膜電晶體作為TFT628和TFT629。
像素電極624和像素電極626具有不同的形狀，並且被狹縫625彼此分離。像素電極626被形成為圍繞呈V字狀擴展的像素電極624的外側。藉由使用TFT628及TFT629使施加到像素電極624和像素電極626的電壓時序不相同，來控制液晶的對準。圖20示出了該像素結構的等效電路。TFT628連接到閘極佈線602，而TFT629連接到閘極佈線603。藉由對閘極佈線602和閘極佈線603施加不同的閘信號，可以使TFT628和TFT629的工作時序互不相同。此外，TFT628連接到第一液晶元件651，而TFT629連接到第二液晶元件652。另外，第一液晶元件651及第二液晶元件652的像素電極藉由電容器連接到電容佈線690。
在相對基板601上形成有遮光膜632、第二著色膜636、相對電極640。此外，第二著色膜636和相對電極640之間形成有平坦化膜637，以便防止液晶對準的錯亂。圖19示出相對基板一側的結構。不同的像素共同使用相對電極640，並且在該相對電極640中形成有狹縫641。藉由互相咬合地配置所述狹縫641和像素電極624及像素電極626一側的狹縫625，可以有效地產生傾斜電場來控制液晶的對準。由此，可以根據其位置使液晶具有彼此不同的對準方向，從而擴大視角。
像素電極624、液晶層650、以及相對電極640重疊，從而形成有第一液晶元件。像素電極626、液晶層650、以及相對電極640重疊，從而形成有第二液晶元件。另外，採用在一個像素中設置有第一液晶元件及第二液晶元件的多區域化結構。
下面，示出橫向電場方式的液晶顯示裝置。橫向電場方式是指藉由對單元內的液晶分子沿水準方向施加電場來驅動液晶以便顯示灰度的方式。藉由橫向電場方式，可以使視角增大到大約180度。在下面的說明中，對採用橫向電場方式的液晶顯示裝置進行說明。
圖21示出基板600和相對基板601重疊且注入了液晶的狀態，在該基板600上形成有TFT628及與它連接的像素電極624a，而在該相對基板601上形成有遮光膜632、第二著色膜636、以及平坦化膜637等。由於像素電極形成在基板600一側，所以不在相對基板601一側設置有像素電極。在基板600和相對基板601之間形成有液晶層650。
在基板600上，形成有第一像素電極607、與第一像素電極607連接的電容佈線604、以及實施方式1所示的TFT628。第一像素電極607可以使用與實施方式1所示的像素電極77相同的材料。另外，第一像素電極607形成為大致分割成像素形狀的形狀。閘極絕緣膜606形成在第一像素電極607及電容佈線604上。
在閘極絕緣膜606上，形成TFT628的佈線616及618。佈線616是在液晶面板中傳送視頻信號的資料線，並是沿一個方向延伸的佈線，並且它與源區或汲區610連接而成為源極及汲極中的一方電極。佈線618成為源區及汲區中的另一方電極，並且它是與第二像素電極624a連接的佈線。
絕緣膜620形成在佈線616及618上。另外，在絕緣膜620上，形成藉由形成在絕緣膜620中的接觸孔連接到佈線618的第二像素電極624a。像素電極624a由與實施方式1所示的像素電極77相同的材料形成。
如上所述，在基板600上形成TFT628、以及與它連接的第二像素電極624a。另外，保持電容形成在第一像素電極607和第二像素電極624a之間。
圖22是示出像素電極的結構的平面圖。在像素電極624a中設置狹縫625。該狹縫625用來控制液晶的對準。在此情況下，電場發生在第一像素電極607和第二像素電極624a之間。在第一像素電極607和第二像素電極624a之間形成有閘極絕緣膜606，但是閘極絕緣膜606的厚度為50nm至200nm，該厚度與2μm至10μm的液晶層的厚度相比充分薄，因此在平行於基板600的方向(水準方向)上發生電場。該電場控制液晶的對準。藉由利用該大致平行於基板的方向的電場使液晶分子在水準方向上旋轉。在此情況下，由於液晶分子在任何狀態下也處於水準，所以根據觀看角度的對比度等的影響很少，從而擴大視角。而且，第一像素電極607和第二像素電極624a都是透光電極，因此可以提高開口率。
下面，示出橫向電場方式的液晶顯示裝置的其他例子。
圖23及圖24示出IPS型液晶顯示裝置的像素結構。圖24是平面圖，而圖23示出沿圖24所示的A-B線的截面結構。下面，參照上述兩個附圖進行說明。
圖23示出基板600和相對基板601重疊且注入了液晶的狀態，在該基板600上形成有TFT628及與它連接的像素電極624a，而在該相對基板601上形成有遮光膜632、第二著色膜636、以及平坦化膜637等。由於像素電極形成在基板600一側，所以不在相對基板601一側設置有像素電極。在基板600和相對基板601之間形成有液晶層650。
在基板600上，形成有公共電位線609、以及實施方式1所示的TFT628。公共電位線609可以與TFT628的閘極佈線602同時形成。另外，第二像素電極624a形成為大致分割成像素形狀的形狀。
TFT628的佈線616及618形成在閘極絕緣膜606上。佈線616是在液晶面板中傳送視頻信號的資料線，並是沿一個方向延伸的佈線，並且它與源區或汲區610連接而成為源極及汲極中的一方電極。佈線618成為源極及汲極中的另一方電極，它是與第二像素電極624連接的佈線。
第二絕緣膜620形成在佈線616及618上。另外，在絕緣膜620上，形成藉由形成在絕緣膜620中的接觸孔623連接到佈線618的第二像素電極624a。像素電極624a由與實施方式1所示的像素電極77同樣的材料構成。如圖24所示，像素電極624a形成為與在形成公共電位線609時一同形成的梳形電極產生橫向電場。而且，像素電極624a的梳齒部分和在形成公共電位線609時一同形成的梳形電極互相咬合。
當在施加到像素電極624a的電位和公共電位線609的電位之間產生電場時，該電場控制液晶的對準。藉由利用該大致平行於基板的方向的電場使液晶分子在水準方向上旋轉。在此情況下，由於液晶分子在任何狀態下也處於水準，所以根據觀看角度的對比度等的影響很少，從而增大視角。
如上所述，在基板600上形成TFT628、以及與它連接的像素電極624a。另外，保持電容藉由在公共電位線609和電容電極615之間設置閘極絕緣膜606而形成。電容電極615和像素電極624a藉由接觸孔633連接。
下面，示出TN型液晶顯示裝置的方式。
圖25及圖26示出TN型液晶顯示裝置的像素結構。圖26是平面圖，而圖25示出沿圖26所示的A-B線的截面結構。下面，參照上述兩個附圖進行說明。
像素電極624在接觸孔623中藉由佈線618連接到TFT628。用作資料線的佈線616與TFT628連接。TFT628可以使用實施方式1所示的任何TFT。
像素電極624藉由使用實施方式1所示的像素電極77而形成。
在相對基板601上形成有遮光膜632、第二著色膜636、以及相對電極640。而且，在第二著色膜636和相對電極640之間形成有平坦化膜637，以防止液晶的對準混亂。液晶層650形成在像素電極624和相對電極640之間。
像素電極624、液晶層650、以及相對電極640重疊，從而形成有液晶元件。
相對電極640可以適當地使用與像素電極77相同的材料。
將偏振片貼合在與基板600的形成有薄膜電晶體的面相反一側的面上，並將偏振片貼合在與相對基板601的形成有相對電極640的面相反一側的面上。
藉由上述步驟，可以製造液晶顯示裝置。本實施方式的液晶顯示裝置使用截止電流少、電特性良好、以及可靠性高的薄膜電晶體，因此該液晶顯示裝置的對比度高且可見度高。
實施方式7
在本實施方式中，參照圖9A至圖11B、圖27A和27B、以及圖28A至28C說明發光裝置作為顯示裝置的一個方式。這裏，以利用電致發光的發光元件示出發光裝置。利用電致發光的發光元件是以發光材料是有機化合物還是無機化合物來區分的。一般，前者稱為有機EL元件而後者稱為無機EL元件。
關於有機EL元件，當電壓施加到發光元件時，電子和電洞從一對電極注入到包含發光有機化合物的層中，並產生電流。而且，藉由那些載流子(電子和電洞)複合，發光有機化合物形成激發態，並且當該激發態返回基態時發出光。由於這種機制，將這種發光元件被稱為電流激發發光元件。
無機EL元件根據其元件結構，被分為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有將發光材料的粒子分散在黏結劑中的發光層，其發光機制為利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有以電介質層夾住發光層並且它被電極夾住的結構，其發光機制為利用金屬離子的內殼層電子躍遷的定域型發光。這裏，舉出有機EL元件作為發光元件進行說明。另外，舉出實施方式1的薄膜電晶體作為控制發光元件的驅動的薄膜電晶體。使用根據實施方式1而獲得的薄膜電晶體的發光裝置可以抑制薄膜電晶體的閾值的變動，從而可以實現可靠性的提高。尤其是，對用於發光裝置的薄膜電晶體進行直流驅動，因此其閘極絕緣膜由三個層，即作為第一層的氮化矽膜、作為第二層的氧氮化矽膜、作為第三層的氮化矽膜構成的實施方式1的薄膜電晶體能夠主要以作為第二層的氧氮化矽膜抑制閾值的漂移。
藉由圖9A至圖11B所示的步驟，如圖27A和27B所示那樣在基板50上形成薄膜電晶體83，並在薄膜電晶體83上形成用作保護膜的絕緣膜87。另外，還在驅動電路12中形成薄膜電晶體84。薄膜電晶體84可以以與像素部11的薄膜電晶體83相同的步驟形成。接著，在絕緣膜87上形成平坦化膜93，並在平坦化膜93上形成與薄膜電晶體83的源電極或汲電極連接的像素電極94。
平坦化膜93最好使用丙烯、聚醯亞胺、聚醯胺等有機樹脂、或矽氧烷而形成。
在圖27A中，因為像素部11的薄膜電晶體為n型，所以作為像素電極94最好使用陰極，與此相反，當像素部11的薄膜電晶體為p型時，最好使用陽極。具體而言，作為陰極可以使用功函數小的已知的材料如鈣、鋁、鎂銀合金、鋰鋁合金等。
其次，如圖27B所示，在平坦化膜93及像素電極94的端部上形成隔離牆91。隔離牆91具有開口部，在該開口部中露出像素電極94。隔離牆91使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷而形成。尤其是，最好使用感光性的材料，並在像素電極上形成開口部，該開口部的側壁具有以連續的曲率形成的傾斜面。
其次，以在隔離牆91的開口部中接觸於像素電極94的方式形成發光層95。發光層95既可以由單獨層構成，又可以由多層的疊層構成。
以覆蓋發光層95的方式，形成使用陽極材料的共同電極96。共同電極96可以藉由使用由在實施方式1中作為像素電極77舉出的具有透光性的導電材料構成的透光導電膜而形成。作為共同電極96，上述透光導電膜之外，還可以使用氮化鈦膜或鈦膜。在圖27B中，作為共同電極96使用銦錫氧化物。在隔離牆91的開口部中，藉由像素電極94、發光層95、共同電極96重疊，形成有發光元件98。然後，最好在共同電極96及隔離牆91上形成保護膜97，以便防止氧、氫、水分、二氧化碳等侵入到發光元件98中。作為保護膜97，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
再者，實際上當結束圖27B的步驟時，為了不被暴露於空氣，最好由氣密性高且脫氣少的保護薄膜(層壓薄膜、紫外線硬化樹脂薄膜等)或覆蓋材料來封裝(密封)。
接下來，對發光元件的結構將參照圖28A至28C進行說明。在此，舉出驅動TFT為n型的情況作為一例，對像素的截面結構進行說明。
為了取出發光，發光元件的陽極和陰極中的至少一個是透明的即可。在基板上形成薄膜電晶體及發光元件。存在具有頂部發射結構、底部發射結構和雙面發射結構的發光元件，其中頂部發射結構是從與基板相對的表面取出發射的光的結構，底部發射結構是從基板一側的表面取出發射的光的結構，雙面發射結構是從基板一側的表面和與基板相對的表面取出發射的光的結構。本發明的像素結構可以使用於具有任一種發射結構的發光元件。
對具有頂部發射結構的發光元件參照圖28A進行說明。
在圖28A中示出當驅動TFT7001為n型且從發光元件7002發射的光傳輸到陽極7005一側時的像素的截面圖。在圖28A中，發光元件7002的陰極7003和驅動TFT7001電連接，並且在陰極7003上按順序層疊有EL層7004、陽極7005。陰極7003只要是功函數小且反射光的導電膜，可以使用已知的材料。例如，最好使用鈣、鋁、氟化鈣、鎂銀合金、鋰鋁合金等。EL層7004既可以由單獨層構成，又可以由多層的疊層構成。在由多層構成的情況下，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。此外，不需要一定設置所有的這些層。陽極7005使用透過光的透光導電材料而形成，例如也可以使用具有透光性的導電膜如含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
由陰極7003及陽極7005夾有EL層7004的區域相當於發光元件7002。在圖28A所示的像素中，如空心箭頭所示，從發光元件7002發射的光發射到陽極7005一側。
接下來，對具有底部發射結構的發光元件將參照圖28B進行說明。圖28B示出當驅動TFT7011為n型且從發光元件7012發射的光發射到陰極7013一側時的像素的截面圖。在圖28B中，在與驅動TFT7011電連接的透光導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有EL層7014、陽極7015。此外，在陽極7015具有透光性的情況下，可以以覆蓋陽極上的方式形成有用來反射光或遮光的遮罩膜7016。與圖28A相同，陰極7013只要是功函數小的導電膜，可以使用已知的材料。此外，將其膜厚度設定為透過光的膜厚度(最好大約為5nm至30nm)。例如，可以使用膜厚度為20nm的Al作為陰極7013。而且，與圖28A相同，EL層7014既可以由單獨層構成，又可以由多層的疊層構成。陽極7015不必要透過光，但是與圖28A相同，可以使用具有透光性的導電材料而形成。遮罩膜7016可以使用如反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加黑色顏料的樹脂等。
由陰極7013及陽極7015夾有EL層7014的區域相當於發光元件7012。在圖28B所示的像素中，如空心箭頭所示，從發光元件7012發射的光發射到陰極7013一側。
其次，對具有雙面發射結構的發光元件，使用圖28C進行說明。在圖28C中，在與驅動TFT7021電連接的透光導電膜7027上形成有發光元件7022的陰極7023，在陰極7023上按順序層疊有EL層7024、陽極7025。與圖28A相同，陰極7023只要是功函數小的導電膜，可以使用已知的材料。此外，將其膜厚度設定為透過光的膜厚度。例如，可以使用膜厚度為20nm的Al作為陰極7023。而且，與圖28A相同，EL層7024既可以由單獨層構成，又可以由多層的疊層構成。與圖28A相同，陽極7025可以使用透過光的具有透光性的導電材料而形成。
陰極7023、EL層7024、陽極7025重疊的部分相當於發光元件7022。在圖28C所示的像素中，如空心箭頭所示，從發光元件7022發射的光發射到陽極7025一側和陰極7023一側的雙方。
這裏，說明瞭有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，雖然在本實施方式中示出控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的一例，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
注意，本實施方式所示的發光裝置不限於圖28A至28C所示的結構，而基於本發明的技術思想可以實現各種各樣的變形。
藉由上述步驟，可以製造發光裝置。本實施方式的發光裝置使用截止電流少，電特性良好，且可靠性高的薄膜電晶體，因此該發光裝置的對比度高且可見度高。
實施方式8
下面，示出作為本發明的顯示裝置的一個方式的顯示面板的結構。
在圖29A中示出另外僅形成信號線驅動電路6013且與形成在基板6011上的像素部6012連接的顯示面板的方式。像素部6012及掃描線驅動電路6014使用將微晶半導體膜用於通道形成區域的薄膜電晶體而形成。藉由由其遷移率高於將微晶半導體膜用於通道形成區域的薄膜電晶體的電晶體形成信號線驅動電路，可以使信號線驅動電路的工作穩定，該信號線驅動電路的驅動頻率被要求高於掃描線驅動電路的驅動頻率。此外，信號線驅動電路6013可以為使用單晶半導體的薄膜電晶體、使用多晶半導體的薄膜電晶體、或使用SOI的薄膜電晶體。電源的電位、各種信號等藉由FPC6015分別供給給像素部6012、信號線驅動電路6013、掃描線驅動電路6014。
注意，也可以將信號線驅動電路及掃描線驅動電路都形成在與像素部相同的基板上。
此外，在另外形成驅動電路的情況下，不一定需要將形成有驅動電路的基板貼合到形成有像素部的基板上，例如也可以貼合到FPC上。在圖29B中表示另外僅形成信號線驅動電路6023且與形成在基板6021上的像素部6022及掃描線驅動電路6024連接的顯示裝置面板的方式。像素部6022及掃描線驅動電路6024藉由使用將微晶半導體膜用於通道形成區域的薄膜電晶體而形成。信號線驅動電路6023藉由FPC6025連接到像素部6022。電源的電位、各種信號等藉由FPC6025分別供給給像素部6022、信號線驅動電路6023、掃描線驅動電路6024。
另外，也可以使用將微晶半導體膜用於通道形成區域的薄膜電晶體在與像素部相同的基板上僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分，另外形成其他部分且與像素部電連接。在圖29C中表示將信號線驅動電路所具有的類比開關6033a形成在與像素部6032、掃描線驅動電路6034相同的基板6031上，並且將信號線驅動電路所具有的移位暫存器6033b另外形成在不同的基板上，來彼此貼合的顯示裝置面板的方式。像素部6032及掃描線驅動電路6034使用將微晶半導體膜用於通道形成區域的薄膜電晶體而形成。信號線驅動電路所具有的移位暫存器6033b藉由FPC6035連接到像素部6032。電源的電位、各種信號等藉由FPC6035分別供給給像素部6032、信號線驅動電路、掃描線驅動電路6034。
如圖29A至29C所示，可以在與像素部相同的基板上使用將微晶半導體膜用於通道形成區域的薄膜電晶體形成本發明的液晶顯示裝置的驅動電路的一部分或全部。
注意，對另外形成的基板的連接方法沒有特別的限制，可以使用已知的COG方法、引線鍵合方法、或TAB方法等。此外，連接的位置只要是能夠電連接，就不限於圖29A至29C所示的位置。另外，也可以另外形成控制器、CPU、記憶體等來連接。
此外，在本發明中使用的信號線驅動電路不局限於僅具有移位暫存器和類比開關的方式。除了移位暫存器和類比開關之外，還可以具有緩衝器、電平轉移電路、源極跟隨器等其他電路。另外，不需要一定設置移位暫存器和類比開關，例如既可以使用如解碼器電路的可以選擇信號線的其他電路代替移位暫存器，又可以使用鎖存器等代替類比開關。
圖32示出本發明的顯示裝置的框圖。圖32所示的顯示裝置包括具有多個具備顯示元件的像素的像素部701、選擇每個像素的掃描線驅動電路702、以及控制視頻信號輸入到被選擇的像素的信號線驅動電路703。
在圖32中信號線驅動電路703具有移位暫存器704、類比開關705。移位暫存器704輸入有時鐘信號(CLK)、起始脈衝信號(SP)。當輸入時鐘信號(CLK)和起始脈衝信號(SP)時，在移位暫存器704中產生定時信號，而輸入到類比開關705。
另外，將視頻信號(video signal)供給給類比開關705。根據被輸入的定時信號，類比開關705對視頻信號進行取樣，並供給給後級的信號線。
接下來，對掃描線驅動電路702的結構進行說明。掃描線驅動電路702具有移位暫存器706、緩衝器707。此外，根據情況也可以具有電平轉移電路。在掃描線驅動電路702中，藉由對移位暫存器706輸入時鐘信號(CLK)及起始脈衝信號(SP)產生選擇信號。產生了的選擇信號在緩衝器707中被緩衝放大，而供給給對應的掃描線。一條線上的像素所具有的電晶體的閘極連接到掃描線。而且，需要使一條線上的像素的電晶體同時導通，因此採用能夠流過大電流的緩衝器707。
關於全彩色液晶顯示裝置，在將對應於R(紅)、G(綠)、B(藍)的視頻信號按順序進行取樣而供給給對應的信號線的情況下，用來連接移位暫存器704和類比開關705的端子數目相當於用來連接類比開關705和像素部700的信號線的端子數目的三分之一左右。因此，藉由將類比開關705形成在與像素部700相同的基板上，與將類比開關705形成在與像素部700不同的基板上時相比，可以減少用來連接另外形成的基板的端子數目，並且抑制連接不良的發生幾率，來可以提高成品率。
圖32所示的掃描線驅動電路702具有移位暫存器706及緩衝器707，但是掃描線驅動電路702也可以由移位暫存器706構成。
圖32所示的結構只是本發明的顯示裝置的一個方式，信號線驅動電路和掃描線驅動電路的結構不局限於此。圖32所示的電路由將微晶半導體膜用於通道形成區域的薄膜電晶體構成的顯示裝置能夠使電路進行高速工作。例如，當對將非晶半導體膜用於通道形成區域的情況和將微晶半導體膜用於通道形成區域的情況進行比較時，將微晶半導體膜用於通道形成區域的情況下的薄膜電晶體的遷移率較高，因此可以提高驅動電路(例如掃描線驅動電路702的移位暫存器706)的驅動頻率。由於能夠使掃描線驅動電路702進行高速工作，所以可以實現幀頻率的提高或黑屏插入等。
在提高幀頻率的情況下，最好與圖像的運動方向相應地產生螢幕的資料。就是說，最好進行運動補償來內插資料。像這樣，藉由提高幀頻率並內插圖像資料，可以改善動態圖像的顯示特性並可以進行平滑的顯示。例如，藉由將幀頻率設定為2倍(例如120Hz、100Hz)以上，更最好為4倍(例如480Hz、400Hz)以上，可以減少動態圖像中的圖像模糊或視覺殘留。在此情況下，藉由還以提高驅動頻率的方式使掃描線驅動電路702工作，可以提高幀頻率。
在進行黑屏插入的情況下，採用能夠將圖像資料或成為黑色顯示的資料提供給像素部700的方式。其結果是，成為與脈衝驅動類似的方式，並可以減少視覺殘留。在此情況下，藉由還以提高驅動頻率的方式使掃描線驅動電路702工作，可以進行黑屏插入。
再者，藉由增大掃描線驅動電路702的電晶體的通道寬度，或者配置多個掃描線驅動電路等，可以實現更高的幀頻率。例如，可以將幀頻率設定為8倍(例如960Hz、800Hz)以上。在配置多個掃描線驅動電路的情況下，藉由將用來驅動第偶數行的掃描線的掃描線驅動電路配置在一側，並將用來驅動第奇數行的掃描線的掃描線驅動電路配置在相反的一側，可以實現提高幀頻率。
藉由使用將微晶半導體用於通道形成區域的薄膜電晶體構成圖32所示的電路，可以縮小佈局面積。由此，可以縮小作為顯示裝置的一個例子的液晶顯示裝置的邊框。例如，當對將非晶半導體膜用於通道形成區域的情況和將微晶半導體膜用於通道形成區域的情況進行比較時，將微晶半導體膜用於通道形成區域的薄膜電晶體的遷移率較高，因此可以縮小薄膜電晶體的通道寬度。其結果是，可以實現液晶顯示裝置的窄邊框化。
當對將非晶半導體膜用於通道形成區域的情況和將微晶半導體膜用於通道形成區域的情況進行比較時，在將微晶半導體膜用於通道形成區域的情況下不容易退化。因此，在將微晶半導體膜用於通道形成區域的情況下，可以縮小薄膜電晶體的通道寬度。或者，即使不配置對退化的補償用電路，也可以正常地工作。由此，可以縮小每一個像素中薄膜電晶體的平面面積。
實施方式9
接下來，對相當於本發明的顯示裝置的一個方式的液晶顯示面板的外觀及截面，使用圖33A和33B進行說明。圖33A是藉由使用密封劑4005將形成在第一基板4001上的具有微晶半導體膜的薄膜電晶體4010及液晶元件4013密封在第一基板4001與第二基板4006之間的面板的俯視圖，而圖33B相當於沿圖33A的A-A'的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封劑4005。另外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶4008一起由第一基板4001、密封劑4005、以及第二基板4006密封。另外，在第一基板4001上的與由密封劑4005圍繞的區域不同的區域中安裝有在另外準備的基板上由多晶半導體膜形成的信號線驅動電路4003。此外，雖然在本實施方式中，對將具有將多晶半導體膜用於通道形成區域的薄膜電晶體的信號線驅動電路貼合到第一基板4001的一例進行說明，但是也可以使用將單晶半導體用於通道形成區域的薄膜電晶體形成信號線驅動電路並貼合。圖33A和33B例示包含於信號線驅動電路4003的由多晶半導體膜形成的薄膜電晶體4009。
設置在第一基板4001上的像素部4002和掃描線驅動電路4004具有多個薄膜電晶體，圖33B例示包含於像素部4002的薄膜電晶體4010。薄膜電晶體4010相當於將微晶半導體膜用於通道形成區域的薄膜電晶體。
另外，液晶元件4013所具有的像素電極4030藉由佈線4040與薄膜電晶體4010電連接。液晶元件4013的相對電極4031形成在第二基板4006上。像素電極4030、相對電極4031、以及液晶4008重疊的部分相當於液晶元件4013。
此外，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(代表為不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics，即纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯樹脂薄膜。另外，也可以採用由PVF薄膜或聚酯薄膜夾有鋁箔的薄片。
另外，球狀的隔離物4035是為控制像素電極4030和相對電極4031之間的距離(單元間隙)而設置的。此外，也可以使用藉由選擇性地蝕刻絕緣膜而獲得的隔離物。
此外，另外形成的信號線驅動電路4003設置在基板4017上。另外，供給給掃描線驅動電路4004或像素部4002的各種信號及電位，藉由引導佈線4014及引導佈線4015從FPC4018供給。
在本實施方式中，連接端子4016由與液晶元件4013所具有的像素電極4030相同的導電膜形成。另外，引導佈線4014、引導佈線4015由與佈線4040相同的導電膜形成。
連接端子4016與FPC4018所具有的端子藉由各向異性導電膜4019電連接。
注意，雖然未圖示，本實施方式所示的液晶顯示裝置具有對準膜、偏振片，進而還可以具有顏色濾光片。
注意，圖33A和33B示出另外形成信號線驅動電路4003並安裝到第一基板4001的一例，但是本實施方式不局限於該結構。既可以另外形成掃描線驅動電路並安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。
本實施方式可以與其他實施方式所記載的結構組合而實施。
實施方式10
接下來，對相當於本發明的顯示裝置的一個方式的發光顯示面板的外觀及截面，使用圖34A和34B進行說明。圖34A是藉由使用密封劑將形成在第一基板上的使用微晶半導體膜的薄膜電晶體及發光元件密封在第一基板與第二基板之間的面板的俯視圖，圖34B相當於沿圖34A的A-A'的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封劑4005。另外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與填料4007一起由第一基板4001、密封劑4005、以及第二基板4006密封。另外，在第一基板4001上的與由密封劑4005圍繞的區域不同的區域中安裝有在另外準備的基板上由多晶半導體膜形成的信號線驅動電路4003。此外，雖然在本實施方式中，對將具有將多晶半導體膜用於通道形成區域的薄膜電晶體的信號線驅動電路貼合到第一基板4001的一例進行說明，但是也可以使用將單晶半導體用於通道形成區域的薄膜電晶體形成信號線驅動電路並貼合。圖34B例示包含於信號線驅動電路4003的由多晶半導體膜形成的薄膜電晶體4009。
設置在第一基板4001上的像素部4002和掃描線驅動電路4004具有多個薄膜電晶體，圖34B例示包含於像素部4002的薄膜電晶體4010。此外，在本實施方式中，雖然假定了薄膜電晶體4010為驅動TFT，但是薄膜電晶體4010既可以為電流控制TFT，又可以為擦除TFT。薄膜電晶體4010相當於將微晶半導體膜用於通道形成區域的薄膜電晶體。
另外，發光元件4011所具有的像素電極4030與用作薄膜電晶體4010的源電極或汲電極的佈線4040連接。在本實施方式中，發光元件4011的具有透光性的導電膜4012以在像素電極4030上夾有發光層的方式形成。此外，發光元件4011的結構不局限於本實施方式所示的結構。根據從發光元件4011取出的光的方向或薄膜電晶體4010的極性等，可以適當地改變發光元件4011的結構。
此外，另外形成的信號線驅動電路4003設置在基板4017上。另外，供給給掃描線驅動電路4004或像素部4002的各種信號及電位，雖然在圖34B所示的截面圖中未圖示，但是藉由引導佈線4014及引導佈線4015從FPC4018供給。
在本實施方式中，連接端子4016由與發光元件4011所具有的像素電極4030相同的導電膜形成。另外，引導佈線4014、引導佈線4015由與佈線4040相同的導電膜形成。
連接端子4016藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
位於從發光元件4011取出光的方向的基板必須為透明。在此情況下，使用具有透光性的材料如玻璃板、塑膠板、聚酯薄膜或丙烯薄膜。
另外，作為填料4007除了氮或氬等惰性的氣體之外，還可以使用紫外線硬化樹脂或熱硬化樹脂，即可以使用PVC(聚氯乙烯)、丙烯、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施方式中作為填料使用氮。
另外，若有需要，也可以在發光元件的射出表面上適當地設置諸如偏振片、圓偏振片(包括橢圓偏振片)、相位差板(λ/4片、λ/2片)、以及顏色濾光片等的光學膜。另外，也可以在偏振片或圓偏振片上提供抗反射膜。例如，可以執行抗眩光處理，該處理是利用表面的凹凸來可以擴散反射光並降低眩光的。
此外，圖34A和34B示出另外形成信號線驅動電路4003並安裝到第一基板4001的一例，但是本實施方式不局限於該結構。既可以另外形成掃描線驅動電路並安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。
本實施方式可以與其他實施方式所記載的結構組合而實施。
實施方式11
根據本發明而獲得的顯示裝置等可以用於主動矩陣型顯示裝置模組。換句話說，其顯示部分安裝有上述模組的所有電子設備均可以實施本發明。
作為這種電子設備，可以舉出影像拍攝裝置如攝像機或數位照相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航、投影機、汽車音響、個人電腦、可攜式資訊終端(行動電腦、行動電話或電子書藉等)等。圖30A至30D示出了其一例。
圖30A表示電視裝置。如圖30A所示，可以將顯示模組組裝在框體中來完成電視裝置。將安裝了FPC的顯示面板還稱為顯示模組。由顯示模組形成主畫面2003，作為其他附屬裝置還具有揚聲器部分2009、操作開關等。如上所述，可以完成電視裝置。
如圖30A所示，在框體2001中組裝利用了顯示元件的顯示用面板2002，並且可以由接收機2005接收普通的電視廣播，而且藉由數據機2004連接到有線或無線方式的通訊網絡，從而還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間，或者在接收者之間)的資訊通訊。電視裝置的操作可以由組裝在框體中的開關或另外提供的遙控裝置2006進行，並且該遙控裝置2006也可以設置有顯示輸出資訊的顯示部分2007。
另外，電視裝置還可以附加有如下結構：除了主畫面2003以外，使用第二顯示用面板形成輔助畫面2008，並顯示頻道或音量等。在這種結構中，也可以使用液晶顯示面板形成主畫面2003，並使用發光顯示面板形成輔助畫面2008。另外，也可以採用如下結構：使用發光顯示面板形成主畫面2003，使用發光顯示面板形成輔助畫面2008，並且輔助畫面2008能夠點亮和熄滅。
圖31是電視裝置的主要結構的框圖。在顯示面板900上形成有像素部921。可以採用COG方法將信號線驅動電路922和掃描線驅動電路923安裝在顯示面板900上。
作為其他外部電路的結構，在視頻信號的輸入一側具有視頻信號放大電路925、視頻信號處理電路926、控制電路927等。其中，視頻信號放大電路925放大調諧器924所接收信號中的視頻信號，視頻信號處理電路926將從視頻信號放大電路925輸出的信號轉換成對應於紅、綠和藍各種顏色的顏色信號，控制電路927將該視頻信號轉換成驅動器IC輸入規格。控制電路927將信號輸出到掃描線側和信號線側。在進行數位驅動的情況下，可以採用如下結構：在信號線一側設置信號分割電路928，並將輸入數位信號劃分成m個而供給。
由調諧器924接收的信號中的音頻信號被發送到音頻信號放大電路929，並經音頻信號處理電路930供給到揚聲器933。控制電路931從輸入部932接收接收站(接收頻率)或音量的控制資訊，並將信號傳送到調諧器924和音頻信號處理電路930。
當然，本發明不局限於電視裝置，還可以使用於各種用途如個人電腦的監視器、鐵路的車站或飛機場等中的資訊顯示幕、街頭上的廣告顯示幕等大面積顯示媒體。
圖30B表示行動電話機2301的一例。該行動電話機2301包括顯示部2302、操作部2303等而構成。在顯示部2302中，使用上述實施方式所說明的顯示裝置，而可以提高量產性。
另外，圖30C所示的便攜型電腦包括主體2401、顯示部2402等。藉由對顯示部2402使用上述實施方式所示的顯示裝置，可以提高量產性。
圖30D是桌照明燈，其包括照明部分2501、燈罩2502、可變臂2503、支座2504、基座2505和電源2506。對於照明部分2501，使用實施方式7所示的發光裝置來製造桌照明燈。此外，照明燈包括固定到天花板上的照明燈和壁掛照明燈等。藉由使用實施方式7所示的顯示裝置，可以提高量產性，並可以提供廉價的桌照明燈。
本發明說明根據2007年11月27日在日本專利局受理的日本專利申請編號2007-305294而製作，所述申請內容包括在本發明說明中。
11．．．像素部
12．．．驅動電路
23．．．微晶半導體膜
50．．．基板
51．．．閘電極
52a．．．閘極絕緣膜
52b．．．閘極絕緣膜
52c．．．閘極絕緣膜
53．．．微晶半導體膜
54．．．緩衝層
55．．．半導體膜
56．．．抗蝕劑掩模
61．．．微晶半導體膜
62．．．緩衝層
63．．．半導體膜
65a．．．導電膜
65b．．．導電膜
65c．．．導電膜
66．．．抗蝕劑掩模
71a．．．汲電極
71b．．．汲電極
71c．．．汲電極
72．．．汲區
73．．．緩衝層
74．．．薄膜電晶體
76．．．絕緣膜
77．．．像素電極
80．．．抗蝕劑
81．．．抗蝕劑掩模
83．．．薄膜電晶體
84．．．薄膜電晶體
85a．．．導電膜
85b．．．導電膜
85c．．．導電膜
86．．．抗蝕劑掩模
87．．．緩衝層
88．．．汲區
91．．．隔離牆
92a．．．汲電極
92b．．．汲電極
92c．．．汲電極
93．．．平坦化膜
94．．．像素電極
95．．．發光層
96．．．共同電極
97．．．保護膜
98．．．發光元件
100．．．真空排氣
101．．．預塗
102．．．基板搬入
103．．．基底預處理
104．．．沈積處理
105．．．基板搬出
106．．．淨化
107．．．虛線
163．．．基板
164．．．遮光部
165．．．衍射光柵
166．．．光透過率
167．．．半透過部
168．．．遮光部
169．．．光透過率
201a．．．盒子室
201b．．．盒子室
202a．．．傳送室
202b．．．傳送室
203a．．．傳送機構
203b．．．傳送機構
204a．．．沈積室
204b．．．沈積室
205a．．．電源
205b．．．電源
206a．．．供給系統
206b．．．供給系統
206c．．．閥門
207a．．．排氣系統
207b．．．排氣系統
207c．．．閥門
208a．．．反應室
208b．．．反應室
209a．．．供給系統
209b．．．供給系統
209c．．．閥門
221．．．第一電極
222．．．電源開關
223．．．電漿
224．．．微晶半導體膜
225．．．第二電極
226．．．加熱器
227．．．被處理基板
231．．．密封氣體
232．．．氣體流動
233．．．氣體流動
600．．．基板
601．．．相對基板
602．．．閘極佈線
603．．．閘極佈線
604．．．第一電容佈線
605．．．電容佈線
606．．．閘極絕緣膜
607．．．第一像素電極
609．．．公共電位線
610．．．汲區
615．．．電容電極
616．．．佈線
617．．．第二電容佈線
618．．．佈線
619．．．佈線
620．．．絕緣膜
622．．．第三絕緣膜
623．．．接觸孔
624．．．像素電極
624a．．．像素電極
625．．．狹縫
626．．．像素電極
627．．．接觸孔
628．．．薄膜電晶體(TFT)
629．．．薄膜電晶體(TFT)
630．．．保持電容部
631．．．保持電容部
632．．．遮光膜
633．．．接觸孔
634．．．第一著色膜
636．．．第二著色膜
637．．．平坦化膜
638．．．第三著色膜
640．．．相對電極
641．．．狹縫
642．．．間隔物
644．．．突起
646．．．對準膜
648．．．對準膜
650．．．液晶層
651．．．液晶元件
652．．．液晶元件
690．．．電容佈線
701．．．像素部
702．．．掃描線驅動電路
703．．．信號線驅動電路
704．．．移位暫存器
705．．．類比開關
706．．．移位暫存器
707．．．緩衝器
900．．．顯示面板
921．．．像素部
922．．．信號線驅動電路
923．．．掃描線驅動電路
924．．．放大調諧器
925．．．視頻信號放大電路
926．．．視頻信號處理電路
927．．．控制電路
928．．．信號分割電路
929．．．音頻信號放大電路
930．．．音頻信號處理電路
931．．．控制電路
932．．．輸入部
933．．．揚聲器
2001．．．框體
2002．．．顯示用面板
2003．．．主畫面
2004．．．數據機
2005．．．接收機
2006．．．遙控裝置
2007．．．顯示部分
2008．．．輔助畫面
2009．．．揚聲器部分
2301．．．行動電話機
2302．．．顯示部
2303．．．操作部
2401．．．主體
2402．．．顯示部
2501．．．照明部分
2502．．．燈罩
2503．．．可變臂
2504．．．支座
2505．．．基座
2506．．．電源
4001．．．第一基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封劑
4006．．．第二基板
4007．．．填料
4008．．．液晶
4009．．．薄膜電晶體
4010．．．薄膜電晶體
4011．．．發光元件
4012．．．導電膜
4013．．．液晶元件
4014．．．引導佈線
4015．．．引導佈線
4016．．．連接端子
4017．．．基板
4018．．．FPC
4019．．．各向異性導電膜
4030．．．像素電極
4031．．．相對電極
4035．．．隔離物
4040．．．佈線
6011．．．基板
6012．．．像素部
6013．．．信號線驅動電路
6014．．．掃描線驅動電路
6015．．．FPC
6021．．．基板
6022．．．像素部
6023．．．信號線驅動電路
6024．．．掃描線驅動電路
6025．．．FPC
6031．．．基板
6032．．．像素部
6033a．．．類比開關
6033b．．．移位暫存器
6034．．．掃描線驅動電路
6035．．．FPC
7001．．．驅動TFT
7002．．．發光元件
7003．．．陰極
7004．．．EL層
7005．．．陽極
7011．．．驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．EL層
7015．．．陽極
7016．．．遮罩膜
7017．．．透光導電膜
7021．．．驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．EL層
7025．．．陽極
7027．．．透光導電膜
在附圖中：
圖1A至1D是說明本發明的製造方法的截面圖；
圖2A至2D是說明本發明的製造方法的截面圖；
圖3A至3C是說明本發明的製造方法的截面圖；
圖4是說明本發明的製造方法的俯視圖；
圖5是示出說明形成微晶半導體膜的步驟的時序圖的一個例子的圖；
圖6A和6B是示出電漿CVD裝置的截面圖及示出供給密封氣體時的氣體流動的模式圖；
圖7A和7B是示出電漿CVD裝置的透視圖及俯視圖；
圖8A至8D是說明可使用於本發明的多灰度掩模的圖；
圖9A和9B是本發明的製造步驟的截面圖；
圖10A至10C是本發明的製造步驟的截面圖；
圖11A和11B是本發明的製造步驟的截面圖；
圖12A至12C是本發明的製造步驟的俯視圖；
圖13是說明液晶顯示裝置的一個例子的圖；
圖14是說明液晶顯示裝置的一個例子的圖；
圖15是說明液晶顯示裝置的一個例子的圖；
圖16是說明液晶顯示裝置的一個例子的圖；
圖17是說明液晶顯示裝置的一個例子的圖；
圖18是說明液晶顯示裝置的一個例子的圖；
圖19是說明液晶顯示裝置的一個例子的圖；
圖20是說明液晶顯示裝置的一個例子的圖；
圖21是說明液晶顯示裝置的一個例子的圖；
圖22是說明液晶顯示裝置的一個例子的圖；
圖23是說明液晶顯示裝置的圖；
圖24是說明液晶顯示裝置的圖；
圖25是說明液晶顯示裝置的一個例子的圖；
圖26是說明液晶顯示裝置的一個例子的圖；
圖27A和27B是說明發光裝置的製造方法的一個例子的截面圖；
圖28A至28C是說明可使用於發光裝置的像素的截面圖；
圖29A至29C是說明顯示面板的透視圖；
圖30A至30D是說明使用發光裝置或液晶顯示裝置的電子設備的透視圖；
圖31是說明使用發光裝置的電子設備的圖；
圖32是說明裝置的結構的框圖；
圖33A和33B是說明顯示面板的俯視圖及截面圖；
圖34A和34B是說明顯示面板的俯視圖及截面圖。
23．．．微晶半導體膜
50．．．基板
51．．．閘電極
52a．．．閘極絕緣膜
52b．．．閘極絕緣膜
52c．．．閘極絕緣膜
53．．．微晶半導體膜
54．．．緩衝層
55．．．半導體膜

Claims (12)

  1. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘電極；在所述閘電極上形成閘極絕緣膜；在形成所述閘極絕緣膜之後，將所述基板設置在反應室中，所述反應室是關閉的，除了氣體供給系統的出口及第一排氣系統的入口之外，且所述反應室是提供在沈積室中，所述反應室與所述沈積室之間具有空間；將密封氣體供給給所述空間中；將反應氣體供給給所述反應室中；藉由電漿激發化學氣相沈積法，在所述反應室中將微晶半導體膜形成在所述閘極絕緣膜上；經由所述第一排氣系統排出所述反應氣體；且經由第二排氣系統排出所述密封氣體，其中，當形成所述微晶半導體膜時，從所述基板一側向所述微晶半導體膜的生長方向樓梯狀地或逐漸地增高沈積速度。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中當形成所述微晶半導體膜時，將氟或包含氟的氣體供給給所述反應室中。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中當形成所述微晶半導體膜時，將磷化氫供給給所述反應室中。
  4. 如申請專利範圍第1項之半導體裝置的製造方法， 還包括如下步驟：在將所述基板設置在所述反應室中之前，將氟或包含氟的氣體供給給所述反應室中，並產生電漿。
  5. 如申請專利範圍第1項之半導體裝置的製造方法，還包括如下步驟：在將所述基板設置在所述反應室中之前，將磷化氫供給給所述反應室中，並產生電漿。
  6. 如申請專利範圍第1項之半導體裝置的製造方法，其中所述密封氣體至少包含氫氣體和稀有氣體中的一種，並且其中所述氫氣體和所述稀有氣體之外的元素濃度為10-7atoms%以下。
  7. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘電極；在所述閘電極上形成閘極絕緣膜；在形成所述閘極絕緣膜之後，將所述基板設置在反應室中，所述反應室是關閉的，除了氣體供給系統的出口及第一排氣系統的入口之外，且所述反應室是提供在沈積室中，所述反應室與所述沈積室之間具有空間；將密封氣體供給給所述空間中，並將反應氣體供給給所述反應室中；藉由電漿激發化學氣相沈積法，在所述反應室中將微晶半導體膜形成在所述閘極絕緣膜上；將緩衝層形成在所述微晶半導體膜上，所述緩衝層包括包含氫、氮、或鹵素的非晶半導體膜；經由所述第一排氣系統排出所述反應氣體；且 經由第二排氣系統排出所述密封氣體，將半導體膜形成在所述緩衝層上，所述半導體膜包含賦予一種導電型的雜質元素，其中，當形成所述微晶半導體膜時，從所述基板一側向所述微晶半導體膜的生長方向樓梯狀地或逐漸地增高沈積速度。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中當形成所述微晶半導體膜時，將氟或包含氟的氣體供給給所述反應室中。
  9. 如申請專利範圍第7項之半導體裝置的製造方法，其中當形成所述微晶半導體膜時，將磷化氫供給給所述反應室中。
  10. 如申請專利範圍第7項之半導體裝置的製造方法，還包括如下步驟：在將所述基板設置在所述反應室中之前，將氟或包含氟的氣體供給給所述反應室中，並產生電漿。
  11. 如申請專利範圍第7項之半導體裝置的製造方法，還包括如下步驟：在將所述基板設置在所述反應室中之前，將磷化氫供給給所述反應室中，並產生電漿。
  12. 如申請專利範圍第7項之半導體裝置的製造方法，其中所述密封氣體至少包含氫氣體和稀有氣體中的一種，並且其中所述氫氣體和所述稀有氣體之外的元素濃度為10-7atoms%以下。
TW097144900A 2007-11-27 2008-11-20 半導體裝置的製造方法 TWI521564B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007305294A JP2009130229A (ja) 2007-11-27 2007-11-27 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
TW200947525A TW200947525A (en) 2009-11-16
TWI521564B true TWI521564B (zh) 2016-02-11

Family

ID=40670101

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097144900A TWI521564B (zh) 2007-11-27 2008-11-20 半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US20090137103A1 (zh)
JP (1) JP2009130229A (zh)
KR (1) KR20090054902A (zh)
CN (1) CN101447412A (zh)
TW (1) TWI521564B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041144B1 (ko) 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
WO2011027723A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102443297B1 (ko) 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20130009978A (ko) * 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
TWI512981B (zh) 2010-04-27 2015-12-11 Semiconductor Energy Lab 微晶半導體膜的製造方法及半導體裝置的製造方法
US8410486B2 (en) * 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8778745B2 (en) * 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916425B2 (en) * 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5786860B2 (ja) * 2010-07-30 2015-09-30 ソニー株式会社 照明装置および表示装置
US8895116B2 (en) 2010-11-04 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of crystalline semiconductor film and manufacturing method of semiconductor device
US9722212B2 (en) * 2011-02-14 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Lighting device, light-emitting device, and manufacturing method and manufacturing apparatus thereof
US8945418B2 (en) * 2011-11-16 2015-02-03 The United States Of America, As Represented By The Secretary Of The Navy Melt stabilization and vapor-phase synthesis of cesium germanium halides
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5541274B2 (ja) * 2011-12-28 2014-07-09 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP6325229B2 (ja) * 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
JP6219227B2 (ja) * 2014-05-12 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構及びステージの温度制御方法
JP6219229B2 (ja) * 2014-05-19 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構
CN104409509A (zh) * 2014-10-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管
CN104576750A (zh) * 2014-12-02 2015-04-29 信利（惠州）智能显示有限公司 薄膜晶体管结构
JP6716450B2 (ja) * 2016-12-28 2020-07-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN111876752A (zh) * 2020-08-03 2020-11-03 中国科学院长春光学精密机械与物理研究所 一种mocvd装置及半导体材料生产设备

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668973A (en) * 1978-06-19 1987-05-26 Rca Corporation Semiconductor device passivated with phosphosilicate glass over silicon nitride
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
FR2594119B1 (fr) * 1986-02-10 1988-06-03 Europ Propulsion Installation pour l'infiltration chimique en phase vapeur d'un materiau refractaire autre que le carbone
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6296735B1 (en) * 1993-05-03 2001-10-02 Unaxis Balzers Aktiengesellschaft Plasma treatment apparatus and method for operation same
CH687987A5 (de) * 1993-05-03 1997-04-15 Balzers Hochvakuum Verfahren zur Erhoehung der Beschichtungsrate in einem Plasmaentladungsraum und Plasmakammer.
US5648293A (en) * 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
KR0164922B1 (ko) * 1994-02-21 1999-02-01 모리시다 요이치 반도체제조장치, 가스공급장치 및 배가스처리장치와 공압기기의 대기개방방법
EP0717435A1 (en) * 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH10147877A (ja) * 1996-11-19 1998-06-02 Kokusai Electric Co Ltd ガスクリーニング方法
US20030143410A1 (en) * 1997-03-24 2003-07-31 Applied Materials, Inc. Method for reduction of contaminants in amorphous-silicon film
TW460943B (en) * 1997-06-11 2001-10-21 Applied Materials Inc Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
US6703290B2 (en) * 1999-07-14 2004-03-09 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
JP2001168030A (ja) * 1999-12-08 2001-06-22 Japan Science & Technology Corp 薄膜形成方法及び薄膜堆積装置
DE10064942A1 (de) * 2000-12-23 2002-07-04 Aixtron Ag Verfahren zum Abscheiden insbesondere kristalliner Schichten
JP2002359250A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタ形成方法
EP1421606A4 (en) * 2001-08-06 2008-03-05 Genitech Co Ltd PLASMA ACTIVE ATOMIC LAYER (PEALD) DEPOSITION APPARATUS AND METHOD OF FORMING THIN FILM USING SAID APPARATUS
US6869641B2 (en) * 2002-07-03 2005-03-22 Unaxis Balzers Ltd. Method and apparatus for ALD on a rotary susceptor
JP2004193396A (ja) * 2002-12-12 2004-07-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP3947100B2 (ja) * 2002-12-20 2007-07-18 株式会社フィズケミックス 多層膜処理装置及び多層膜処理方法
JP3683572B2 (ja) * 2003-05-07 2005-08-17 株式会社コーテック Ｃｖｄ用反応容器
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
US20090321849A1 (en) * 2006-05-23 2009-12-31 Nec Corporation Semiconductor device, integrated circuit, and semiconductor manufacturing method

Also Published As

Publication number Publication date
JP2009130229A (ja) 2009-06-11
KR20090054902A (ko) 2009-06-01
CN101447412A (zh) 2009-06-03
US20090137103A1 (en) 2009-05-28
TW200947525A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
TWI521564B (zh) 半導體裝置的製造方法
TWI469222B (zh) 半導體裝置製造方法
TWI447915B (zh) 半導體裝置的製造方法
JP7526854B2 (ja) 半導体装置
TWI520344B (zh) 顯示裝置及其製造方法
US7910929B2 (en) Semiconductor device
TWI479566B (zh) 半導體裝置的製造方法
TWI506677B (zh) 顯示裝置的製造方法
TWI491045B (zh) 顯示裝置
TWI446543B (zh) 薄膜電晶體以及具有該薄膜電晶體之顯示裝置
TWI481029B (zh) 半導體裝置
TWI450322B (zh) 電漿處理設備及製造半導體裝置之方法
TWI479572B (zh) 半導體裝置及顯示裝置的製造方法
US8242562B2 (en) Film deposition apparatus
KR101399608B1 (ko) 반도체 장치의 제작방법
JP5496500B2 (ja) 半導体装置の作製方法
JP2009127981A (ja) クリーンルーム、成膜方法、および半導体装置の作製方法
JP2024150626A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees