JP4646368B2 - 液晶表示装置の作製方法 - Google Patents
液晶表示装置の作製方法 Download PDFInfo
- Publication number
- JP4646368B2 JP4646368B2 JP2000260550A JP2000260550A JP4646368B2 JP 4646368 B2 JP4646368 B2 JP 4646368B2 JP 2000260550 A JP2000260550 A JP 2000260550A JP 2000260550 A JP2000260550 A JP 2000260550A JP 4646368 B2 JP4646368 B2 JP 4646368B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- film
- shaped semiconductor
- semiconductor layer
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は活性層として半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で形成された半導体装置及びその作製方法に関する。具体的には、レーザーアニールによる半導体膜の結晶化に関する。
【０００２】
【従来の技術】
近年、活性層として半導体膜を用いたＴＦＴの開発が進められ、結晶質半導体膜として多結晶シリコン膜（ポリシリコン膜）を用いたＴＦＴが注目されている。特に、液晶表示装置（液晶ディスプレイ）やＥＬ（エレクトロルミネッセンス）表示装置（ＥＬディスプレイ）においては、画素をスイッチングする素子やその画素を制御するための駆動回路を形成する素子として用いられる。
【０００３】
ポリシリコン膜を得る手段としては、非晶質シリコン膜（アモルファスシリコン膜）を結晶化させてポリシリコン膜とする技術が一般的である。特に、最近ではレーザー光を用いてアモルファスシリコン膜を結晶化する方法が注目されている。本明細書中では、非晶質半導体膜をレーザー光で結晶化し、結晶質半導体膜を得る手段をレーザー結晶化という。
【０００４】
レーザー結晶化は、半導体膜の瞬間的な加熱が可能であり、ガラス基板やプラスチック基板等の耐熱性の低い基板上に形成された半導体膜のアニール手段として有効な技術である。また、従来の電熱炉を用いた加熱手段（以下、ファーネスアニールという）に比べて格段にスループットが高い。
【０００５】
レーザー光にも様々な種類があるが、一般的にはパルス発振型のエキシマレーザーを発振源とするレーザー光（以下、エキシマレーザー光という）を用いたレーザー結晶化が用いられている。エキシマレーザーは出力が大きく、高周波数での繰り返し照射が可能であるという利点を有し、さらにエキシマレーザー光はシリコン膜に対しての吸収係数が高いという利点を有する。
【０００６】
現在、最も注目されている問題はレーザー光で結晶化された結晶質半導体膜の結晶粒径を如何に大きくするかである。当然のことながら、一つの結晶粒（グレインともいう）が大きくなれば、ＴＦＴの特にチャネル形成領域を横切る結晶粒界の数が減る。そのため、電界効果移動度やしきい値電圧といったＴＦＴの代表的な電気特性のばらつきを改善することが可能となる。
【０００７】
また、各結晶粒の内部は、比較的きれいな結晶性を維持しており、上述のＴＦＴの諸特性を向上させるためには、一つの結晶粒の内部に完全にチャネル形成領域が収まるようにしてＴＦＴを形成することが望ましい。
【０００８】
しかしながら、現在の技術では結晶粒径の十分に大きな結晶質半導体膜を得ることは困難であり、実験的に得られたという報告はあるものの、実用化レベルには達していないのが現状である。
【０００９】
【発明が解決しようとする課題】
本発明は、上記問題点を解決するための技術であり、結晶粒径の大きい結晶質半導体膜を得るためのレーザーアニール方法を提供し、そのようなレーザーアニール方法を用いた半導体装置の作製方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明の要旨は、非晶質半導体膜をレーザー結晶化する際に非晶質半導体膜の形状変化を用い、結晶質半導体膜の結晶粒径を従来の結晶質半導体膜の結晶粒径よりも大きくする点にある。そして、結晶粒径を大きくすることで、理想的にはその中にチャネル形成領域が収まるようにＴＦＴを形成する。
【００１１】
非晶質半導体膜の形状変化とは、非晶質半導体膜に設けられた凸部（突起部）、凹部もしくは孔部を指す場合もあるし、非晶質半導体膜の形状が連続的もしくは段階的に変化する領域を指す場合もある。勿論、凹部や凸部は矩形状、半円状、楕円状または三角形状であっても良い。
【００１２】
また、本発明を実施する際、非晶質半導体膜をパターニングして島状に加工された半導体膜（以下、島状半導体膜という）とした後で結晶化することが好ましい。パターニングする前の状態（成膜直後の状態）の非晶質半導体膜は凸部、凹部もしくは孔部のいずれを形成するにおいてもパターニングが必要である。その点、島状にパターニングした後であれば、後に活性層となる島状半導体膜を形成すると同時に凸部、凹部もしくは孔部を形成することが可能である。
【００１３】
また、非晶質半導体膜の結晶化に用いるレーザー光の発振源となるレーザーとしては、エキシマレーザー（代表的にはＫｒＦレーザーもしくはＸｅＣｌレーザー）、固体レーザー（代表的にはＮｄ：ＹＡＧレーザーもしくはルビーレーザー）、ガスレーザー（代表的にはアルゴンレーザーもしくはヘリウム・ネオンレーザー）、金属蒸気レーザー（代表的には銅蒸気レーザーもしくはヘリウム・カドミウムレーザー）または半導体レーザーを用いることができる。
【００１４】
また、これらのレーザーから発するレーザー光はパルス発振または連続発振のどちらの手段で発生させたものであっても良い。
【００１５】
なお、Ｎｄ：ＹＡＧレーザーのように基本波（第１高調波：波長１０６４ｎｍ）の波長が長いレーザー光を用いる場合は、第２高調波（波長５３２ｎｍ）、第３高調波（波長３５５ｎｍ）もしくは第４高調波（２６６ｎｍ）を用いるのが好ましい。これらの高調波は非線形結晶（非線形素子）を用いて得ることができる。また、公知のＱスイッチ方式を用いても良い。
【００１６】
【発明の実施の形態】
本発明の実施の形態について図１を用いて説明する。図１（Ａ）において、１０１は非晶質半導体膜をパターニングして得た島状半導体膜である。島状半導体膜１０１は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１０２が設けられている。この領域１０２は島状半導体膜１０１に凸部１０３を形成するような形状で形成される。即ち、完成したＴＦＴの活性層には、チャネル形成領域またはチャネル形成領域の近傍に凸部（凹部であっても良い）が形成されることになる。ここで近傍とは、チャネル形成領域の端部から１μm以内の範囲を指す。
【００１７】
図１（Ｂ）は、図１（Ａ）の状態に対してエキシマレーザー光１０４を照射している様子である。エキシマレーザー光１０４は、被照射面における断面形状が線状（厳密には細長い長方形状）となるように光学系で加工されている。勿論、断面形状は矩形であっても構わないが、線状にした方がスループットは向上する。図１（Ｂ）では矢印で示す方向に線状のエキシマレーザー光１０４が走査され、島状半導体膜１０１の結晶化が行われる。
【００１８】
このとき、前述の凸部１０３がレーザー結晶化の際に結晶成長の起点となって（結晶核となって）結晶粒の拡大に寄与する。理論的にどのような機構で結晶化が進行するのかは現状では不明であるが、結晶核が規定されることにより結晶成長を阻害する原因となる不規則な核発生が抑制された結果と考えられる。
【００１９】
図１（Ｃ）において、１０５で示されるのはレーザー結晶化により形成された結晶質半導体膜でなる島状半導体膜である。このとき、１０２で囲まれた領域は凸部１０３によって結晶核の位置が規定されているため、他の領域（島状半導体膜１０５の領域１０２以外の領域）に比べて結晶粒径の大きい領域となる。
【００２０】
即ち、凸部１０３を意図的に設けることで、結晶核の位置を任意に規定することができるため、所望の位置に結晶粒径の大きい結晶粒を形成することが可能となる。この現象を用いれば、ＴＦＴ形成後にチャネル形成領域となる領域の結晶粒径を十分に大きくすることが可能となり、チャネル形成領域に含まれる結晶粒界の数を制御することができる。
【００２１】
理想的には一つの結晶粒内に一つのチャネル形成領域を形成しうるように設計し、チャネル形成領域内の結晶粒界の数を０本にすることも可能である。個々の結晶粒の内部は実質的に単結晶と見なせる程に結晶性が高いため、ＴＦＴの電気特性を改善することが可能である。具体的には、サブスレッショルド係数（Ｓ値）を従来以上に小さくでき、電界効果移動度（モビリティ）を従来以上に高めることが可能である。
【００２２】
【実施例】
〔実施例１〕
本実施例では具体的に画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同時に作製する方法について説明する。説明には図２〜図６を用いる。
【００２３】
図２（Ａ）において、基板２０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。また、石英基板や結晶化ガラス基板を用いても良い。
【００２４】
そして、基板２０１のＴＦＴを形成する表面に、基板２０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜２０２を形成する。本実施例ではプラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜２０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜２０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。
【００２５】
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜２０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。一方、酸化窒化水素化シリコン膜２０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００２６】
また、酸化窒化シリコン膜２０２ａは基板を中心に考えて、その内部応力が引張り応力となるように形成する。酸化窒化水素化シリコン膜２０２ｂも同様な方向に内部応力を持たせるが、酸化窒化シリコン膜２０２ａよりも絶対値で比較して小さい応力となるようにする。
【００２７】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質半導体膜２０３を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。このとき、下地膜２０２と非晶質半導体膜２０３とは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜２０２ａと酸化窒化水素化シリコン膜２０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜２０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００２８】
そして、まず非晶質構造を有する半導体層２０３から、図２（Ｂ）で示すように島状半導体膜２０４〜２０８を形成する。図５（Ａ）はこの状態における島状半導体膜２０４、２０５の上面図であり、同様に図６（Ａ）は島状半導体膜２０８の上面図を示す。
【００２９】
このとき図５（Ａ）に示すように島状半導体膜２０４、２０５の各々の「ＴＦＴ完成後のチャネル形成領域」を含む領域５０１、５０２には、レーザー結晶化時の結晶成長の起点となる凸部５０３、５０４が形成される。また同様に、図６（Ａ）に示すように島状半導体膜２０８の「ＴＦＴ完成後のチャネル形成領域」を含む領域６０１a、６０１bには、レーザー結晶化時の結晶成長の起点となる凸部６０２a、６０２bが形成される。
【００３０】
勿論、島状半導体膜２０６、２０７においても図５（Ａ）と同様にして凸部が形成されているが説明は省略する。
【００３１】
次に、このような島状半導体膜２０４〜２０８に対して結晶化の工程を行う。
本実施例ではＸｅＣｌを励起ガスとして用いたエキシマレーザー光（波長３０８ｎｍ）によって島状半導体膜２０４〜２０８のレーザー結晶化を行う。本実施例では、島状半導体膜２０４〜２０８のレーザー結晶化に際し、図７に示すレーザー装置を用いる。特徴的な点は、レーザー光を島状半導体膜の表面及び裏面に対して照射する点にある。
【００３２】
図７（Ａ）に示すレーザー装置は、レーザー７０１、レーザー７０１を発振源とするレーザー光を線状に加工する光学系８０１、透光性基板を固定するステージ７０２を有し、ステージ７０２にはヒータ７０３とヒータコントローラー７０４が具備されて、基板を室温〜５５０℃の範囲の温度に保持することができる。また、ステージ７０２上には反射体７０５が設けられ、その上に島状半導体膜が形成された基板７０６が設置される。
【００３３】
また、図７（Ｂ）に示すようにステージ７０２に設置された基板７０６は、反応室７０７に設置され、レーザー７０１を発振源とする線状のレーザー光が照射される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることができ、半導体膜を汚染させることなく１００〜５５０℃まで加熱することができる。
【００３４】
また、ステージ７０２はガイドレール７０８に沿って反応室内を移動することができ、基板の全面に線状のレーザー光を照射することができる。レーザー光は基板７０６の上面に設けられた図示されていない石英製の窓から入射する。また、図７（Ｂ）ではこの反応室７０７にトランスファー室７０９、中間室７１０、ロード・アンロード室７１１が接続され、各部屋（室）は仕切弁７１２、７１３で分離されている。
【００３５】
ロード・アンロード室７１１には複数の基板を保持することが可能なカセット７１４が設置され、トランスファー室７０９に設けられた搬送ロボット７１５により基板が搬送される。基板７０６'は搬送中の基板を表す。このような構成とすることによりレーザーアニールを減圧下または不活性ガス雰囲気中で連続して処理することができる。
【００３６】
次に、レーザー光を線状にする光学系８０１の構成について図８を用いて説明する。図８（Ａ）は光学系８０１を側面から見た図であり、図８（Ｂ）は光学系８０１を上面から見た図である。
【００３７】
レーザー７０１を発振源とするレーザー光はシリンドリカルレンズアレイ８０２により縦方向に分割される。この分割されたレーザー光はシリンドリカルレンズ８０３によりさらに横方向に分割される。即ち、レーザー光はシリンドリカルレンズアレイ８０２、８０３によって最終的にはマトリクス状に分割されることになる。
【００３８】
そして、レーザー光はシリンドリカルレンズ８０４により一旦集光される。その際、シリンドリカルレンズ８０４の直後にシリンドリカルレンズ８０５を通る。その後、ミラー８０６で反射され、シリンドリカルレンズ８０７を通った後、照射面８０８に達する。
【００３９】
このとき、照射面８０８に投影されたレーザー光は線状の照射面を示す。即ち、シリンドリカルレンズ８０７を透過したレーザー光の断面形状は線状になっていることを意味する。この線状に加工されたレーザー光の幅方向（短い方向）の均質化は、シリンドリカルレンズアレイ８０２、シリンドリカルレンズ８０４及びシリンドリカルレンズ８０７で行われる。また、上記レーザー光の長手方向（長い方向）の均質化は、シリンドリカルレンズアレイ８０３及びシリンドリカルレンズ８０５で行われる。
【００４０】
また、ここで説明した光学系以外にも、特開平１０−０６４８４２号公報に記載された光学系を用いても良い。
【００４１】
次に、基板上に形成された被処理膜の表面及び裏面からレーザー光を照射するための構成について図９を用いて説明する。図９に示したのは、図７における基板７０６と反射体７０５との位置関係を示す図である。９０１は透光性基板であり、その表面（薄膜または素子が形成される側の面）には絶縁膜９０２、非晶質半導体膜（または微結晶半導体膜）９０３が形成されている。また、透光性基板９０１の下にはレーザー光を反射させるための反射体９０４が配置される。
【００４２】
本実施例では非晶質半導体膜を結晶化するにあたって、レーザー光を非晶質半導体膜の表面（上に薄膜が重ねられていく面）及び裏面（表面とは反対側の面）に同時に照射し、且つ、その表面に照射されたレーザー光（以下、第一次レーザー光という）の実効エネルギー強度と裏面に照射されるレーザー光（以下、第二次レーザー光という）の実効エネルギー強度とを異なるものとする。
【００４３】
即ち、第一次レーザー光の実効エネルギー強度を（Ｉ0）とし、第二次レーザー光の実効エネルギー強度を（Ｉ0'）とした時、実効エネルギー強度比（Ｉ0'／Ｉ0）に「０＜Ｉ0'／Ｉ0＜１」または「１＜Ｉ0'／Ｉ0」の関係が成り立つようにレーザー光を照射する。勿論、Ｉ0・Ｉ0'≠０である。このとき、実効エネルギー強度比（Ｉ0'／Ｉ0）は０．２〜０．９（好ましくは０．３〜０．７）とすることが好ましい。
【００４４】
なお、本明細書中において、「実効エネルギー強度」とはレーザー光が非晶質半導体膜の表面または裏面に達した時に有するエネルギー強度であり、透過時や反射時のエネルギー損失（エネルギーの減衰）を考慮したエネルギー強度（ここでは、単位は密度：ｍＪ／ｃｍ2で表す）と定義する。測定することはできないが、レーザー光の経路に存在する媒質が判れば反射率や透過率の計算から容易に求めることができる。
【００４５】
透光性基板９０１はガラス基板、石英基板、結晶化ガラス基板若しくはプラスチック基板が用いられる。この透光性基板９０１自体で第二次レーザー光の実効エネルギー強度を調節することが可能である。また、絶縁膜９０２は酸化シリコン膜や窒化酸化シリコン膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜を用いれば良く、この絶縁膜９０２で第二次レーザー光の実効エネルギー強度を調節しても良い。また、非晶質半導体膜９０３はアモルファスシリコン膜の他に、アモルファスシリコンゲルマニウム膜などの化合物半導体膜も含む。
【００４６】
また、反射体９０４は表面（レーザー光の反射面）に金属膜を形成した基板であっても良いし、金属元素でなる基板であっても良い。この場合、金属膜としては如何なる材料を用いても良い。代表的には、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）のいずれかの元素を含む金属膜を用いる。例えば、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）を用いても良い。
【００４７】
さらに、この反射体９０４は透光性基板９０１に接して設けても良いし、離して設けても良い。また、反射体９０４を配置する代わりに、基板９０１の裏面（表面の反対側の面）に直接上述のような金属膜を形成し、そこでレーザー光を反射させることも可能である。いずれにしても、この反射体９０４の反射率で第二次レーザー光の実効エネルギー強度を調節することができる。また、反射体９０４を透光性基板９０１と離して設置する場合、その隙間に充填する気体（ガス）や離した距離で第二次レーザー光の実効エネルギー強度を制御することも可能である。
【００４８】
そして、図８で説明した光学系８０１を経由して線状に加工されたレーザー光が、非晶質半導体膜９０３に照射される。この線状に加工されたレーザー光の照射はレーザー光を走査することによって行われる。
【００４９】
いずれにしても、シリンドリカルレンズ８０７を透過して非晶質半導体膜９０３の表面に照射される第一次レーザー光９０５と、反射体９０４で一旦反射されて非晶質半導体膜９０３の裏面に照射される第二次レーザー光９０６との実効エネルギー強度比（Ｉ0'／Ｉ0）が、０＜Ｉ0'／Ｉ0＜１または１＜Ｉ0'／Ｉ0の関係を満たす。このためには、反射体９０４のレーザー光に対する反射率は２０〜８０％であることが好ましい。
【００５０】
また、シリンドリカルレンズ８０７を透過したレーザー光は、集光される過程で基板表面に対して４５〜９０°の入射角を持つ。そのため、第二次レーザー光９０６は非晶質半導体膜９０３の裏面側にも回り込んで照射される。また、反射体９０４の反射面に起伏部を設けてレーザー光を乱反射させることで、第二次レーザー光９０６をさらに効率良く得ることができる。
【００５１】
以上のような構成のレーザー装置及びレーザー照射方法を用いて非晶質半導体膜２０４〜２０８の結晶化を行い、結晶質半導体膜でなる島状半導体膜２０９〜２１３が形成される。このとき、図５（Ｂ）において、５０５、５０６で示された領域は、本発明の効果により他の領域に比べて結晶粒径の大きな領域となる。また、図６（Ｂ）においても同様に、６０３a、６０３bで示された領域は、本発明の効果により他の領域に比べて結晶粒径の大きな領域となる。
【００５２】
また、照射するレーザーエネルギー密度が高い場合、島状半導体膜全体が内側に向かって０．１〜０．５μm程小さくなる現象が見られる。これはレーザー光の照射により島状半導体膜が溶融した際、膜の緻密化もしくは表面張力により収縮したためと予測される。この現象を積極的に用いれば、島状半導体膜２０４〜２０８に結晶成長の起点として設けられていた凸部を島状半導体膜２０９〜２１３の形成と同時に除去することも可能である。
【００５３】
次に、この島状半導体膜２０９〜２１３を覆って、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層２１４を形成する。この状態で島状半導体膜に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体膜の全面に添加しても良い。
【００５４】
半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期表の第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるためには有効である。
【００５５】
次に、レジストマスク２１５ａ〜２１５ｅを形成し、ｎ型を付与する不純物元素を島状半導体膜２１０、２１２、２１３に選択的に添加する。ｎ型を付与する不純物元素としては、周期表の１５族に属する元素、代表的にはリン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を用いる。
【００５６】
形成された不純物領域は低濃度ｎ型不純物領域２１６、２１７として、このリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域２１６、２１７に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域２１８は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）が添加される（図２（Ｄ））。
【００５７】
次に、添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。レーザー活性化の方法による場合、エキシマレーザー光を用いれば良い。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。この工程は、マスク層２１４を残して行っても良いし、除去してから行っても良い。
【００５８】
図２（Ｅ）において、ゲート絶縁膜２１９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜から形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜２１９はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５９】
そして、図２（Ｅ）に示すように、ゲート絶縁膜２１９上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、例えば、導電性の窒化物金属膜から成る導電層（Ａ）２２０と金属膜から成る導電層（Ｂ）２２１とを積層した構造とすると良い。
【００６０】
導電層（Ｂ）２２１はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）２２０は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）２２０はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。
【００６１】
また、導電層（Ｂ）２２１は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすることが好ましい。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００６２】
導電層（Ａ）２２０は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）２２１は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。Ｗをゲート電極とする場合には、Ｗをターゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスと窒素（Ｎ2）ガスを導入して導電層（Ａ）２２０を窒化タングステン（ＷＮ）で５０nmの厚さに形成し、導電層（Ｂ）２２１をＷで２５０nmの厚さに形成する。その他の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。
【００６３】
いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００６４】
一方、導電層（Ａ）２２０にＴａＮ膜を、導電層（Ｂ）２２１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られる。
【００６５】
なお、図示しないが、導電層（Ａ）２２０の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）２２０または導電層（Ｂ）２２１が微量に含有するアルカリ金属元素がゲート絶縁膜２１９に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）２２１は抵抗率を１０〜５０μΩcmの範囲とすることが好ましい。
【００６６】
次に、フォトマスクを用い、フォトリソグラフィーの技術を使用してレジストマスク２２２ａ〜２２２ｆを形成し、導電層（Ａ）２２０と導電層（Ｂ）２２１とを一括でエッチングしてゲート電極２２３〜２２７と容量配線２２８を形成する。ゲート電極２２３〜２２７と容量配線２２８は、導電層（Ａ）から成る２２３ａ〜２２７ａと、導電層（Ｂ）から成る２２３ｂ〜２２７ｂとが一体として形成されている（図３（Ａ））。
【００６７】
また、この状態における島状半導体膜２０９、２１０とゲート電極２２３、２２４との位置関係を図５（Ｃ）に示す。同様に島状半導体膜２１３とゲート電極２２７、容量配線２２８の関係を図６（Ｃ）に示す。図５（Ｃ）および図６（Ｃ）において、ゲート絶縁膜２１９は省略する。
【００６８】
導電層（Ａ）および導電層（Ｂ）をエッチングする方法は実施者が適宣選択すれば良いが、前述のようにＷを主成分とする材料で形成されている場合には、高速でかつ精度良くエッチングを実施するために高密度プラズマを用いたドライエッチング法を適用することが望ましい。高密度プラズマを得る方法として、マイクロ波プラズマや誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング装置を用いると良い。
【００６９】
例えば、ＩＣＰエッチング装置を用いたＷのエッチング法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この時、基板が置かれたステージには２０Ｗの高周波電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異方性のエッチングを行うことができる。ＩＣＰエッチング装置を使用することにより、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速度を得ることができる。また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しオーバーエッチングをすると良い。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜２１９）の選択比は２．５〜３であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなる。
【００７０】
そして、画素ＴＦＴのｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）を行う。ゲート電極２２３〜２２７をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加すればよい。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。このようにして、図３（Ｂ）に示すように島状半導体膜に低濃度ｎ型不純物領域２２９〜２３３を形成する。
【００７１】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う（ｎ+ドープ工程）。まず、フォトマスクを用い、レジストマスク２３４ａ〜２３４ｄを形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ型不純物領域２３５〜２４０を形成する。ｎ型を付与する不純物元素にはリン（Ｐ）を用い、その濃度が１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）を用いたイオンドープ法で行う（図３（Ｃ））。
【００７２】
次に、ｐチャネル型ＴＦＴを形成する島状半導体膜２０９、２１１にソース領域およびドレイン領域とする高濃度ｐ型不純物領域２４２、２４３を形成する。ここでは、ゲート電極２２３、２２５をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体膜２１０、２１２、２１３は、レジストマスク２４１ａ〜２４１ｃによって全面を被覆しておく。
【００７３】
高濃度ｐ型不純物領域２４２、２４３はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図３（Ｄ））。
【００７４】
この高濃度ｐ型不純物領域２４２、２４３には、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域２４２ａ、２４３ａには１×１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領域２４２ｂ、２４３ｂには１×１０16〜５×１０19atoms／cm3の濃度でリンが含まれるが、この工程で添加するボロン（Ｂ）の濃度を、含まれるリンの濃度の１．５から３倍とすることでｐチャネル型ＴＦＴのソース領域およびドレイン領域として問題なく機能させることができる。
【００７５】
その後、図４（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から保護絶縁膜２４４を形成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜２４４は無機絶縁物材料から形成する。また、保護絶縁膜２４４の膜厚は１００〜２００ｎｍとする。
【００７６】
ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００７７】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程は電熱炉を用いるファーネスアニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。ファーネスアニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うことが好ましく、本実施例では５５０℃で４時間の熱処理を行う。また、基板２０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を用いる（図４（Ｂ））。
【００７８】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体膜のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。また、基板２０１の耐熱性が許せば３００〜４５０℃の加熱処理により下地膜２０２の酸化窒化水素化シリコン膜２０２ｂ、保護絶縁膜２４４の酸化窒化シリコン膜の水素をに拡散させて島状半導体膜を水素化しても良い。
【００７９】
活性化および水素化の工程が終了したら、有機絶縁物からなる層間絶縁膜２４５を１．０〜２．０μｍの平均厚を有して形成する。有機絶縁物としては、ポリイミド、アクリル樹脂、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【００８０】
層間絶縁膜を有機絶縁物で形成することにより、表面を良好に平坦化させることができる。また、有機絶縁物は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としての効果は弱いので、本実施例のように、保護絶縁膜２４４として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いることが好ましい。
【００８１】
その後、フォトマスクを用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機絶縁物から成る層間絶縁膜２４５をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜２４４をエッチングする。さらに、島状半導体膜との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜２１９をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００８２】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、フォトマスクによりレジストマスクを形成し、エッチングによってソース配線２４６〜２５０とドレイン配線２５１〜２５３を形成する。ドレイン配線２５４は隣接する画素のドレイン配線を示す。ここで、ドレイン配線２５３は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して配線とする。
【００８３】
図５（Ｄ）はこの状態における島状半導体膜２０９、２１０、ゲート電極２２３、２２４、ソース配線２４６、２４７およびドレイン配線２５１の上面図を示す。ソース配線２４６、２４７は図示されていない層間絶縁膜および保護絶縁膜に設けられたコンタクトホールによって、島状半導体膜２０９、２１０と各々５０７、５０８で接続している。また、ドレイン配線２５１は５０８、５０９で島状半導体膜２０９、２１０と接続している。
【００８４】
同様に、図６（Ｄ）では島状半導体膜２１３、ゲート電極２２７、容量配線２２８、ソース配線２５０およびドレイン配線（画素電極）２５３の上面図を示し、ソース配線２５０はコンタクト部６０４で、ドレイン配線２５３はコンタクト部６０５で各々島状半導体膜２１３と接続している。
【００８５】
この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。また、このような熱処理により保護絶縁膜２４４や、下地膜２０２に存在する水素を島状半導体膜２０９〜２１３に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜２０９〜２１３中の欠陥密度を１０16/cm3以下とすることが望ましく、そのためには水素を５×１０18〜５×１０19atoms/cm3程度付与することが好ましい。（図４（Ｃ））。
【００８６】
こうして同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ３００、第１のｎチャネル型ＴＦＴ３０１、第２のｐチャネル型ＴＦＴ３０２、第２のｎチャネル型ＴＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００８７】
駆動回路の第１のｐチャネル型ＴＦＴ３００には、島状半導体膜２０９にチャネル形成領域３０６、高濃度ｐ型不純物領域から成るソース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ、３０８ｂを有した構造となっている。
【００８８】
第１のｎチャネル型ＴＦＴ３０１には、島状半導体膜２１０にチャネル形成領域３０９、ゲート電極２２４と重なるＬＤＤ領域３１０、ソース領域３１２、ドレイン領域３１１を有している。このＬＤＤ領域において、ゲート電極２２４と重なるＬＤＤ領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとする。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【００８９】
駆動回路の第２のｐチャネル型ＴＦＴ３０２は同様に、島状半導体膜２１１にチャネル形成領域３１３、高濃度ｐ型不純物領域から成るソース領域３１４ａ、３１４ｂ、ドレイン領域３１５ａ、３１５ｂを有した構造となっている。
【００９０】
第２のｎチャネル型ＴＦＴ３０３には、島状半導体膜２１２にチャネル形成領域３１６、ゲート電極２２６と一部が重なるＬＤＤ領域３１７、３１８、ソース領域３２０、ドレイン領域３１９が形成されている。このＴＦＴのゲート電極２２６と重なるＬＤＤ領域の長さも０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとする。また、ゲート電極と重ならないＬＤＤ領域のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．０〜２．０μｍとする。
【００９１】
画素ＴＦＴ３０４には、島状半導体膜２１３にチャネル形成領域３２１、３２２、ＬＤＤ領域３２３〜３２５、ソースまたはドレイン領域３２６〜３２８を有している。ＬＤＤ領域のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線２２８と、ゲート絶縁膜と同じ層に形成された絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２８に接続する半導体層３２９とから保持容量３０５が形成されている。図４（Ｃ）では画素ＴＦＴ３０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００９２】
図１０は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図４（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ３０４のゲート電極２２７は、図示されていないゲート絶縁膜を介してその下の島状半導体膜２１３と交差している。図示はしていないが、島状半導体膜には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、６０４はソース配線２５０とソース領域３２６とのコンタクト部、６０５はドレイン配線２５３とドレイン領域３２８とのコンタクト部である。保持容量３０５は、画素ＴＦＴ３０４のドレイン領域３２８と電気的に接続された半導体層３２９がゲート絶縁膜を介して容量配線２２８と重なる領域で形成されている。
【００９３】
以上のようにしてアクティブマトリクス基板が完成する。本実施例に従って作製されたアクティブマトリクス基板は、画素部および駆動回路の仕様に応じて適切な構造のＴＦＴを配置している。そのため、このアクティブマトリクス基板を用いた電気光学装置の動作性能と信頼性を向上させることを可能としている。
【００９４】
なお、本実施例では画素ＴＦＴ３０４に電気的に接続されたドレイン配線２５３をそのまま画素電極として用いており、反射型液晶表示装置に対応した構造となっている。しかし、ドレイン配線２５３に電気的に接続されるように透明導電膜でなる画素電極を形成することで透過型液晶表示装置にも対応できる。
【００９５】
また、本実施例は本発明を用いた半導体装置の作製工程の一例であり、本実施例に示した材料や数値範囲に限定する必要はない。さらに、ＬＤＤ領域の配置なども実施者が適宜決定すれば良い。
【００９６】
〔実施例２〕
本実施例では実施例１に従って作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１１（Ａ）に示すように、図４（Ｃ）の状態のアクティブマトリクス基板にパターニングにより樹脂材料でなるスペーサ４０１a〜４０１fを形成する。なお、スペーサとして公知の球状シリカ等を散布して用いることもできる。
【００９７】
本実施例では、樹脂材料でなるスペーサ４０１a〜４０１fとしてＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。
【００９８】
また、形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さＨを１．２〜５μｍとし、平均半径Ｌ１を５〜７μｍ、平均半径Ｌ１と底部の半径Ｌ２との比を１対１．５とする。このとき側面のテーパー角は±１５°以下とする。
【００９９】
スペーサ４０１a〜４０１fの配置は任意に決定しても良いが、好ましくは、図１１（Ａ）で示すように、画素部においてはドレイン配線２５３（画素電極）のコンタクト部６０５と重ねてその部分を覆うように形成すると良い。コンタクト部６０５は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、コンタクト部６０５にスペーサ用の樹脂を充填することでディスクリネーションなどを防止することができる。
【０１００】
その後、配向膜４０２を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。画素部に設けたスペーサ４０１a〜４０１fの端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにすることが好ましい。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上において、少なくともソース配線およびドレイン配線上にもスペーサ４０１ａ〜４０１ｅを形成しておくと、ラビング工程におけるスペーサとしての本来の役割と、静電気からＴＦＴを保護する効果を得ることができる。
【０１０１】
対向基板４０３には、遮光膜４０４、透明導電膜でなる対向電極４０５および配向膜４０６を形成する。遮光膜４０４はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材４０７で貼り合わせる。シール材４０７にはフィラー４０８が混合されていて、このフィラー４０８とスペーサ４０１a〜４０１fによって均一な間隔を持って対向基板とアクティブマトリクス基板とが貼り合わせられる。
【０１０２】
その後、両基板の間に液晶４０９を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す無しきい値反強誘電性混合液晶を用いることもできる。無しきい値反強誘電性混合液晶にはＶ字型の電気光学応答特性を示すものもある。詳細は「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thresholdless antiferroelectricity in liquid crystals and its application to displays,671-673,J.Mater.Chem.6(4),1996」、または米国特許第5,594,569号を参照すれば良い。
【０１０３】
このようにして図１１（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。図１１ではスペーサ４０１a〜４０１eを駆動回路のＴＦＴ上の少なくともソース配線およびドレイン配線上にに分割して形成したが、その他に、駆動回路の全面を覆って形成しても差し支えない。
【０１０４】
図１２はアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。画素部１２００の周辺に駆動回路として走査信号駆動回路１２０１と画像信号駆動回路１２０２が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路１２０３も付加されていても良い。
【０１０５】
そして、これらの駆動回路は接続配線１２１１によって外部入出力端子１２１０と接続されている。画素部１２００では走査信号駆動回路１２０１から延在するゲート配線群１２０４と画像信号駆動回路１２０２から延在するソース配線群１２０５がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ３０４と保持容量３０５が設けられている。
【０１０６】
画素部において設けられるスペーサ１２０６は、図１１で示したスペーサ４０１fに対応するもので、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすると良い。また、駆動回路部に設けるスペーサ１２０７〜１２０９はその全面を覆うように設けても良いし、図１１で示したように各ＴＦＴのソースおよびドレイン配線の位置にあわせて複数個に分割して設けても良い。
【０１０７】
シール材４０７は、基板２０１上の画素部１２００および走査信号制御回路１２０１、画像信号制御回路１２０２、その他の信号処理回路１２０３の外側であって、外部入出力端子１２１０よりも内側に形成する。
【０１０８】
このようなアクティブマトリクス型液晶表示装置の構成を図１３の斜視図を用いて説明する。図１３においてアクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部１２００と、走査信号駆動回路１２０１と、画像信号駆動回路１２０２とその他の信号処理回路１２０３とで構成される。
【０１０９】
画素部１２００には画素ＴＦＴ３０４と保持容量３０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１２０１と、画像信号駆動回路１２０２はそれぞれゲート配線２２７とソース配線２５０で画素ＴＦＴ３０４に接続している。また、フレキシブルプリントサーキット（Flexible Printed Circuit：ＦＰＣ）１２１３が外部入力端子１２１０に接続していて画像信号などを入力するのに用いる。フレキシブルプリントサーキット１２１３は補強用樹脂剤１２１２で接着強度を高めて固定されている。そして接続配線１２１１でそれぞれの駆動回路に接続している。また、対向基板４０３には図示していないが、遮光膜、カラーフィルター、透明電極等が設けられている。
【０１１０】
このような構成の液晶表示装置は、実施例１で示したアクティブマトリクス基板を用いて形成することができる。例えば、図４（Ｃ）の構造のアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例１で述べたように画素電極として透明導電膜を用いたアクティブマトリクス基板を用いれば透過型の液晶表示装置を得ることができる。
【０１１１】
〔実施例３〕
本実施例では、実施例１と異なる光学系を有するレーザー装置によって島状半導体膜のレーザー結晶化工程を行う例について説明する。具体的には実施例１で用いた光学系のように反射体を用いず、光学系の途中で分光した二系統のレーザー光を非晶質半導体膜の表面及び裏面から照射する例を示す。なお、レーザー装置の基本的な構成は図７とほぼ同様であるが、ステージ７０２に少なくともレーザー光を透過する窓がついていることが必要である。
【０１１２】
本実施例で用いる光学系の構成について図１４を用いて説明する。図１４（Ａ）は光学系を側面から見た図である。レーザー１４０１を発振源とするレーザー光はシリンドリカルレンズアレイ１４０２により縦方向に分割される。この分割されたレーザー光はシリンドリカルレンズ１４０３によりさらに横方向に分割される。こうしてレーザー光はシリンドリカルレンズアレイ１４０２、１４０３によってマトリクス状に分割される。
【０１１３】
そして、レーザー光はシリンドリカルレンズ１４０４により一旦集光される。
その際、シリンドリカルレンズ１４０４の直後にシリンドリカルレンズ１４０５を通る。ここまでは図８に示した光学系と同様である。
【０１１４】
その後、レーザー光はハーフミラー１４０６に入射し、ここでレーザー光は第一次レーザー光１４０７と第二次レーザー光１４０８とに分光される。そして、第一次レーザー光１４０７はミラー１４０９、１４１０で反射され、シリンドリカルレンズ１４１１を通った後、非晶質半導体膜１４１６bの表面に達する。
【０１１５】
また、ハーフミラー１４０６で分光された第二次レーザー光１４０８はミラー１４１２、１４１３、１４１４で反射され、シリンドリカルレンズ１４１５を通った後、基板１４１６aを透過して非晶質半導体膜１４１６bの裏面に達する。
【０１１６】
このとき、実施形態１と同様に基板の照射面に投影されたレーザー光は線状の照射面を示す。また、この線状に加工されたレーザー光の幅方向（短い方向）の均質化は、シリンドリカルレンズアレイ１４０２、シリンドリカルレンズ１４０４及びシリンドリカルレンズ１４１５で行われる。また、上記レーザー光の長手方向（長い方向）の均質化は、シリンドリカルレンズアレイ１４０３、シリンドリカルレンズ１４０５及びシリンドリカルレンズ１４０９で行われる。
【０１１７】
いずれにしても、シリンドリカルレンズ１４１１を透過して非晶質半導体膜１４１６bの表面に照射される第一次レーザー光と、シリンドリカルレンズ１４１５を透過して非晶質半導体膜１４１６bの裏面に照射される第二次レーザー光との実効エネルギー強度比（Ｉ0'／Ｉ0）が、０＜Ｉ0'／Ｉ0＜１または１＜Ｉ0'／Ｉ0の関係を満たすことが好ましい。
【０１１８】
本実施例では基板１４１６aとしてガラス基板（ここで用いるレーザー光の透過率が約５０％の材料でなるもの）を用いることで、上述の関係式を満たすようにしている。勿論、基板以外にも基板１４１６a上に設けた絶縁膜（図示せず）や、基板１４１６aを設置するステージ（図示せず）の透過率や界面の反射率を調節して第二次レーザー光の実効エネルギー強度を減衰させても良い。
【０１１９】
また、第二次レーザー光１４０８の光路において、任意の場所にバリアブルアッテネーター等の減光フィルターを設けて、第二次レーザー光１４０８の実効エネルギー強度を減衰させることも可能であるし、逆に第一次レーザー光１４０７の光路において、任意の場所に減光フィルターを設けて、第一次レーザー光１４０７の実効エネルギー強度を減衰させることも可能である。
【０１２０】
以上のように本実施例の光学系を実施例１の図７で示したようなレーザー装置に組み込んで、島状半導体膜の結晶化を行えば良い。こうして形成されたアクティブマトリクス基板は、実施例２に従って液晶表示装置とすることができる。
【０１２１】
〔実施例４〕
本実施例では、非晶質半導体膜をレーザー結晶化する際の島状半導体膜の形状について図１５を用いて説明する。
【０１２２】
図１５（Ａ）に示す島状半導体膜１５０１の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１５０２が最も細くなるように、段階的に形状が変化するように形成された場合である。この場合、１５０３で示される凸部が結晶成長の起点となる。
【０１２３】
また、図１５（Ｂ）に示す島状半導体膜１５０４の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１５０２が最も細くなるように、連続的に形状が変化するように形成された場合である。
【０１２４】
なお、本実施例に示す島状半導体膜の形状は、実施例１に示した島状半導体膜の変形例であり、その他の構成に関しては実施例１に従えば良い。従って、実施例２の液晶表示装置を作製する際にも本実施例は実施することができる。また、実施例３の光学系を用いたレーザー結晶化を行うこともできる。
【０１２５】
〔実施例５〕
本実施例では、非晶質半導体膜をレーザー結晶化する際の島状半導体膜の形状について図１６を用いて説明する。
【０１２６】
図１６（Ａ）に示す島状半導体膜１６０１の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６０２内に凸部１６０３が形成された場合である。この凸部１６０３は島状半導体膜１６０１の形成と同時に形成すれば良い。この場合、凸部１６０３が結晶成長の起点となる。
【０１２７】
なお、凸部１６０３は島状半導体膜１６０１を挟んで二カ所に設けられているが、位置や個数に制限はない。但し、多く設けると、チャネル形成領域内の結晶粒界の本数が増えてしまうため、できるだけ少なくすることが望ましい。
【０１２８】
図１６（Ａ）の場合、二つの凸部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内に一本の結晶粒界１６０４が形成される。しかしながら、キャリアが流れる方向とほぼ同じ方向に形成されるため、実質的にキャリアの移動の妨げとはなりにくい。
【０１２９】
次に、図１６（Ｂ）に示す島状半導体膜１６０５の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６０６内に一カ所だけ凸部１６０７が形成された場合である。この凸部１６０７は島状半導体膜１６０５の形成と同時に形成すれば良い。この場合、凸部１６０７を結晶成長の起点とする結晶粒の面積がチャネル形成領域の面積よりも大きければ、結晶粒界の存在しないチャネル形成領域を形成することが可能である。
【０１３０】
次に、図１６（Ｃ）に示す島状半導体膜１６０８の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６０９の外に凸部１６１０が形成された場合である。この凸部１６１０は島状半導体膜１６０８の形成と同時に形成すれば良い。なお、凸部１６１０は領域１６０８を囲むように四カ所に設けられているが、位置や個数に制限はない。
【０１３１】
また、図１６（Ｃ）の場合、四つの凸部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内に十字型の結晶粒界１６１１が形成される。しかしながら、キャリアが流れる方向とほぼ垂直な方向に形成される結晶粒界（チャネル幅方向に形成される結晶粒界）は一本であるため、隣接するＴＦＴ間の電気特性（特にしきい値電圧または電界効果移動度）におけるバラツキの要因とはなりにくい。
【０１３２】
なお、本明細書中においてチャネル幅方向とは、図１６（Ｃ）において領域１６０９内で島状半導体膜１６０８を横切るように結晶粒界が形成されている方向を指す。即ち、紙面において上から下（または下から上）に向かう方向を指す。
【０１３３】
次に、図１６（Ｄ）に示す島状半導体膜１６１２の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６１３の外に二つの凸部１６１４が形成された場合である。この場合、二つの凸部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内を斜めに横切る結晶粒界１６１５が形成される。しかしながら、キャリアの流れを妨げる結晶粒界は一本であるため、隣接するＴＦＴ間の電気特性におけるバラツキの要因とはなりにくい。
【０１３４】
次に、図１６（Ｅ）に示す島状半導体膜１６１６の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６１７の外に一カ所だけ凸部１６１８が形成された場合である。この凸部１６１８は島状半導体膜１６１６の形成と同時に形成すれば良い。この場合、凸部１６１８を結晶成長の起点とする結晶粒の面積がチャネル形成領域の面積よりも大きければ、結晶粒界の存在しないチャネル形成領域を形成することが可能である。
【０１３５】
本実施例に示す島状半導体膜の形状は、実施例１に示した島状半導体膜の変形例であり、その他の構成に関しては実施例１に従えば良い。従って、実施例２の液晶表示装置を作製する際にも本実施例は実施することができる。また、実施例３の光学系を用いたレーザー結晶化を行うこともできる。
【０１３６】
〔実施例６〕
本実施例では、非晶質半導体膜をレーザー結晶化する際の島状半導体膜の形状について図１７を用いて説明する。
【０１３７】
図１７（Ａ）に示す島状半導体膜１７０１の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７０２内に凹部１７０３が形成された場合である。この凹部１７０３は島状半導体膜１７０１の形成と同時に形成すれば良い。この場合、凹部１７０３が結晶成長の起点となる。
【０１３８】
なお、凹部１７０３は島状半導体膜１７０１を挟んで二カ所に設けられているが、位置や個数に制限はない。但し、多く設けると、チャネル形成領域内の結晶粒界の本数が増えてしまうため、できるだけ少なくすることが望ましい。
【０１３９】
図１７（Ａ）の場合、二つの凹部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内に一本の結晶粒界１７０４が形成される。しかしながら、キャリアが流れる方向とほぼ平行に形成されるため、実質的にキャリアの移動の妨げとはなりにくい。
【０１４０】
次に、図１７（Ｂ）に示す島状半導体膜１７０５の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７０６内に一カ所だけ凹部１７０７が形成された場合である。この凹部１７０７は島状半導体膜１７０５の形成と同時に形成すれば良い。この場合、凹部１７０７を結晶成長の起点とする結晶粒の面積がチャネル形成領域の面積よりも大きければ、結晶粒界の存在しないチャネル形成領域を形成することが可能である。
【０１４１】
次に、図１７（Ｃ）に示す島状半導体膜１７０８の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７０９の外に凹部１７１０が形成された場合である。この凹部１７１０は島状半導体膜１７０８の形成と同時に形成すれば良い。なお、凹部１７１０は領域１７０８を囲むように四カ所に設けられているが、位置や個数に制限はない。
【０１４２】
また、図１７（Ｃ）の場合、四つの凹部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内に十字型の結晶粒界１７１１が形成される。しかしながら、キャリアが流れる方向とほぼ垂直に形成される結晶粒界は一本であるため、隣接するＴＦＴ間の電気特性（特にしきい値電圧または電界効果移動度）におけるバラツキの要因とはなりにくい。
【０１４３】
次に、図１７（Ｄ）に示す島状半導体膜１７１２の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７１３の外に二つの凹部１７１４が形成された場合である。この場合、二つの凹部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内を斜めに横切る結晶粒界１７１５が形成される。しかしながら、キャリアの流れを妨げる結晶粒界は一本であるため、隣接するＴＦＴ間の電気特性におけるバラツキの要因とはなりにくい。
【０１４４】
次に、図１７（Ｅ）に示す島状半導体膜１７１６の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７１７の外に一カ所だけ凹部１７１８が形成された場合である。この凹部１７１８は島状半導体膜１７１６の形成と同時に形成すれば良い。この場合、凹部１７１８を結晶成長の起点とする結晶粒の面積がチャネル形成領域の面積よりも大きければ、結晶粒界の存在しないチャネル形成領域を形成することが可能である。
【０１４５】
本実施例に示す島状半導体膜の形状は、実施例１に示した島状半導体膜の変形例であり、その他の構成に関しては実施例１に従えば良い。従って、実施例２の液晶表示装置を作製する際にも本実施例は実施することができる。また、実施例３の光学系を用いたレーザー結晶化を行うこともできる。
【０１４６】
〔実施例７〕
実施例１〜６では、本発明を液晶表示装置に対して用いた例を示しているが、本発明はＴＦＴを用いる半導体装置であれば如何なるものにも実施することが可能である。
【０１４７】
具体的には、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置やアクティブマトリクス型のＥＣ（エレクトロクロミクス）表示装置を作製する場合に、活性層となる半導体膜のレーザー結晶化工程において本発明を実施することが可能である。
【０１４８】
さらに、ＩＣやＬＳＩに使われるＳＲＡＭの負荷トランジスタを形成する際に本発明を実施することもできるし、ＩＣやＬＳＩの上に三次元構造でＴＦＴを形成する場合においても本発明は有効である。
【０１４９】
本発明はレーザー結晶化工程の部分の発明であるので、その他の部分は公知のＴＦＴ作製プロセスが適用できる。従って、アクティブマトリクス型ＥＬ表示装置やアクティブマトリクス型ＥＣ表示装置を作製する場合には、公知の技術に本発明を用いれば良い。勿論、図２〜４で説明した作製工程を参考にして作製することも可能である。
【０１５０】
ここで、本発明を用いてＥＬ表示装置を作製した場合について図１８を用いて説明する。図１８（Ａ）は本発明を用いたＥＬ表示装置の上面図である。図１８（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【０１５１】
このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてシーリング材（ハウジング材ともいう）１８を設ける。なお、シーリング材１８は素子部を囲めるような凹部を持つ金属板やガラス板を用いても良いし、紫外線硬化樹脂を用いても良い。シーリング材１８として素子部を囲めるような凹部を持つ金属板を用いた場合、接着剤１９によって基板１０に固着させ、基板１０との間に密閉空間を形成する。このとき、ＥＬ素子は完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。
【０１５２】
さらに、シーリング材１８と基板１０との間の空隙２０には不活性ガス（アルゴン、ヘリウム、窒素等）を充填しておいたり、酸化バリウム等の乾燥剤を設けておくことが望ましい。これによりＥＬ素子の水分等による劣化を抑制することが可能である。
【０１５３】
また、図１８（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１５４】
本発明は、駆動回路用ＴＦＴ２２の活性層２４、画素部用ＴＦＴ２３の活性層２５となる半導体層の形成に際して用いることができる。また、半導体層の形成以外のプロセスについては公知の技術を用いれば良い。
【０１５５】
本発明を用いて半導体層を形成し、それを活性層とする駆動回路用ＴＦＴ２２、画素部用ＴＦＴ２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）２６の上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１５６】
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１５７】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。
勿論、単色発光のＥＬ表示装置とすることもできる。
【０１５８】
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９と陰極３０を連続成膜するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１５９】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料３２を介してＦＰＣ１７に接続される。
【０１６０】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６１】
また、配線１６はシーリング材１８と基板１０との間を隙間（但し接着剤１９で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１６２】
以上のような構成でなるＥＬ表示装置において、本発明を用いることができる。本発明を用いることで、ＴＦＴの活性層となる半導体層の結晶性が向上するため、ＴＦＴの電気特性（特にサブスレッショルド係数または電界効果移動度）が向上する。そのため、画質の良好な画像を表示することが可能となる。
【０１６３】
〔実施例８〕
本発明は、アクティブマトリクス型液晶表示装置やアクティブマトリクス型ＥＬ表示装置などの電気光学装置を表示ディスプレイとして有する電子装置（電子機器ともいう）に対して実施することが可能である。電子装置としては、パーソナルコンピュータ、プロジェクター、デジタルカメラ、ビデオカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステム、ゲーム機、画像再生装置（ＤＶＤプレーヤー等）、音楽再生装置（ＣＤプレーヤー、ＭＤプレーヤー等）などが上げられる。
【０１６４】
図１９（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示部２００３、キーボード２００４で構成される。本発明は表示部２００３の作製に際して実施することができる。
【０１６５】
図１９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示部２１０２の作製に際して実施することができる。
【０１６６】
図１９（Ｂ）はゴーグル型ディスプレイであり、本体２２０１、表示部２２０２、アーム部２２０３から成っている。本発明は表示部２２０２の作製に際して実施することができる。。
【０１６７】
図１９（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電気回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示部２３０３、本体２３０１に組み込まれた表示部２３０２で構成される。表示部２３０３と本体２３０１に組み込まれた表示部２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示部２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示部２３０２、２３０３の作製に際して実施することができる。また、表示部２３０３は従来のＣＲＴを用いることもできる。
【０１６８】
図１９（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いる画像再生装置であり、本体２４０１、表示部２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示部２４０２の作製に際して実施することができる。
【０１６９】
図１９（Ｅ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示部２５０２の作製に際して実施することができる。
【０１７０】
次に、本発明を実施して作製した液晶表示装置を用いたプロジェクターの例を図２０に示す。
【０１７１】
図２０（Ａ）はフロント型プロジェクターであり、光学エンジン（光源光学系および表示装置を含むシステム）２６０１、スクリーン２６０２で構成される。
また、図２０（Ｂ）はリア型プロジェクターであり、本体２７０１、光学エンジン２７０２、ミラー２７０３、スクリーン２７０４で構成される。
【０１７２】
なお、図２０（Ｃ）に、図２０（Ａ）および図２０（Ｂ）における光学エンジン２６０１、２７０２の構造の一例を示す。光学エンジン２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。本発明は液晶表示装置２８０８に用いることができる。
【０１７３】
図２０（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２０（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。
【０１７４】
また、図２０（Ｄ）は図２０（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２０（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１７５】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などの作製に際して実施することもできる。。このように本発明の適用範囲はきわめて広く、あらゆる分野の電子装置の作製に際して実施することができる。
【０１７６】
〔実施例９〕
本発明の効果について実験結果に基づいて説明する。まず基板として１．１ｍｍ厚の石英基板を用意し、２００ｎｍ厚の窒化酸化シリコン膜（ＳｉＯＮ膜）を設け、その上にアモルファスシリコン膜を成膜した。さらに、アモルファスシリコン膜をパターニングして島状半導体膜とした。このとき、島状半導体膜は図１５（Ｂ）に示すように連続的に形状が変化する部分を有するように形成した。
【０１７７】
次に、実施例１において図９を用いて説明した構成に従って島状半導体膜のレーザー結晶化を行った。このとき、反射体としては、シリコン基板上に窒化タングステン膜を形成したものを用いた。また、反射体と石英基板との間には１５０μmの隙間を空けた。
【０１７８】
この状態で島状半導体膜に対して室温、大気雰囲気中でエキシマレーザー光を照射した。エキシマレーザー光は光学系により断面形状を線状（０．４ｍｍ×１６０ｍｍ）に変形し、基板の一端から他端まで走査した。また、走査速度は１ｍｍ／ｓとし、エネルギー密度は３５３ｍＪ／ｃｍ2、パルス幅は３０ｎｓ、繰り返し周波数は３０Ｈｚ、重ね合わせ率は９０％とした。これにより一カ所に２０ショットのレーザー光を照射することができた。
【０１７９】
ここで本実施例に従って結晶化させたポリシリコン膜のＳＥＭ写真を図２１に示す。なお、図２１はセコ・エッチング後の状態である。このセコ・エッチングはフッ化水素酸溶液５０ｃｃと水２５ｃｃと１．１４ｇのクロム酸カリウム（二価）とを加えた室温のエッチャントを用いた。
【０１８０】
その結果、図２１のＳＥＭ（Scanning Electron Microscopy）により観察した写真に示すように、島状半導体膜の形状が連続的に変化する部分において、大きな粒径の結晶が確認された。この結果は本発明の効果を立証するものと考える。
【０１８１】
【発明の効果】
本発明によれば、非晶質半導体膜をレーザー光により結晶化する際、結晶成長の起点となる結晶核の位置を制御することが可能となり、所望の位置に結晶粒径の十分に大きい結晶粒を形成することができる。
【０１８２】
その結果、ＴＦＴの活性層（島状半導体膜）のうち、少なくともチャネル形成領域の内部に含まれる結晶粒界の本数を１本、望ましくは０本とすることが可能となり、結晶粒界に起因するＴＦＴの電気特性の低下やバラツキを改善することが可能である。
【０１８３】
さらに、ＴＦＴで形成された半導体装置及びその半導体装置を用いた電子装置の性能を大幅に向上させうる。
【図面の簡単な説明】
【図１】 レーザー結晶化の様子を示す図。
【図２】 アクティブマトリクス型液晶表示装置の作製工程を示す図。
【図３】 アクティブマトリクス型液晶表示装置の作製工程を示す図。
【図４】 アクティブマトリクス型液晶表示装置の作製工程を示す図。
【図５】 ＣＭＯＳ回路の作製工程を示す図。
【図６】 画素ＴＦＴの作製工程を示す図。
【図７】 レーザー装置の構成を示す図。
【図８】 レーザー装置の光学系の構成を示す図。
【図９】 レーザーアニールの方法を示す図。
【図１０】 画素構造を示す図。
【図１１】 アクティブマトリクス型液晶表示装置の断面構造を示す図。
【図１２】 アクティブマトリクス型液晶表示装置の上面構造を示す図。
【図１３】 アクティブマトリクス型液晶表示装置の斜視図。
【図１４】 レーザー装置の光学系の構成を示す図。
【図１５】 島状半導体膜の形状を示す図。
【図１６】 島状半導体膜の形状を示す図。
【図１７】 島状半導体膜の形状を示す図。
【図１８】 アクティブマトリクス型ＥＬ表示装置の構造を示す図。
【図１９】 電子装置の一例を示す図。
【図２０】 プロジェクターの一例を示す図。
【図２１】 島状半導体膜の結晶粒を示すＳＥＭ写真。
【発明の属する技術分野】
本発明は活性層として半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で形成された半導体装置及びその作製方法に関する。具体的には、レーザーアニールによる半導体膜の結晶化に関する。
【０００２】
【従来の技術】
近年、活性層として半導体膜を用いたＴＦＴの開発が進められ、結晶質半導体膜として多結晶シリコン膜（ポリシリコン膜）を用いたＴＦＴが注目されている。特に、液晶表示装置（液晶ディスプレイ）やＥＬ（エレクトロルミネッセンス）表示装置（ＥＬディスプレイ）においては、画素をスイッチングする素子やその画素を制御するための駆動回路を形成する素子として用いられる。
【０００３】
ポリシリコン膜を得る手段としては、非晶質シリコン膜（アモルファスシリコン膜）を結晶化させてポリシリコン膜とする技術が一般的である。特に、最近ではレーザー光を用いてアモルファスシリコン膜を結晶化する方法が注目されている。本明細書中では、非晶質半導体膜をレーザー光で結晶化し、結晶質半導体膜を得る手段をレーザー結晶化という。
【０００４】
レーザー結晶化は、半導体膜の瞬間的な加熱が可能であり、ガラス基板やプラスチック基板等の耐熱性の低い基板上に形成された半導体膜のアニール手段として有効な技術である。また、従来の電熱炉を用いた加熱手段（以下、ファーネスアニールという）に比べて格段にスループットが高い。
【０００５】
レーザー光にも様々な種類があるが、一般的にはパルス発振型のエキシマレーザーを発振源とするレーザー光（以下、エキシマレーザー光という）を用いたレーザー結晶化が用いられている。エキシマレーザーは出力が大きく、高周波数での繰り返し照射が可能であるという利点を有し、さらにエキシマレーザー光はシリコン膜に対しての吸収係数が高いという利点を有する。
【０００６】
現在、最も注目されている問題はレーザー光で結晶化された結晶質半導体膜の結晶粒径を如何に大きくするかである。当然のことながら、一つの結晶粒（グレインともいう）が大きくなれば、ＴＦＴの特にチャネル形成領域を横切る結晶粒界の数が減る。そのため、電界効果移動度やしきい値電圧といったＴＦＴの代表的な電気特性のばらつきを改善することが可能となる。
【０００７】
また、各結晶粒の内部は、比較的きれいな結晶性を維持しており、上述のＴＦＴの諸特性を向上させるためには、一つの結晶粒の内部に完全にチャネル形成領域が収まるようにしてＴＦＴを形成することが望ましい。
【０００８】
しかしながら、現在の技術では結晶粒径の十分に大きな結晶質半導体膜を得ることは困難であり、実験的に得られたという報告はあるものの、実用化レベルには達していないのが現状である。
【０００９】
【発明が解決しようとする課題】
本発明は、上記問題点を解決するための技術であり、結晶粒径の大きい結晶質半導体膜を得るためのレーザーアニール方法を提供し、そのようなレーザーアニール方法を用いた半導体装置の作製方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明の要旨は、非晶質半導体膜をレーザー結晶化する際に非晶質半導体膜の形状変化を用い、結晶質半導体膜の結晶粒径を従来の結晶質半導体膜の結晶粒径よりも大きくする点にある。そして、結晶粒径を大きくすることで、理想的にはその中にチャネル形成領域が収まるようにＴＦＴを形成する。
【００１１】
非晶質半導体膜の形状変化とは、非晶質半導体膜に設けられた凸部（突起部）、凹部もしくは孔部を指す場合もあるし、非晶質半導体膜の形状が連続的もしくは段階的に変化する領域を指す場合もある。勿論、凹部や凸部は矩形状、半円状、楕円状または三角形状であっても良い。
【００１２】
また、本発明を実施する際、非晶質半導体膜をパターニングして島状に加工された半導体膜（以下、島状半導体膜という）とした後で結晶化することが好ましい。パターニングする前の状態（成膜直後の状態）の非晶質半導体膜は凸部、凹部もしくは孔部のいずれを形成するにおいてもパターニングが必要である。その点、島状にパターニングした後であれば、後に活性層となる島状半導体膜を形成すると同時に凸部、凹部もしくは孔部を形成することが可能である。
【００１３】
また、非晶質半導体膜の結晶化に用いるレーザー光の発振源となるレーザーとしては、エキシマレーザー（代表的にはＫｒＦレーザーもしくはＸｅＣｌレーザー）、固体レーザー（代表的にはＮｄ：ＹＡＧレーザーもしくはルビーレーザー）、ガスレーザー（代表的にはアルゴンレーザーもしくはヘリウム・ネオンレーザー）、金属蒸気レーザー（代表的には銅蒸気レーザーもしくはヘリウム・カドミウムレーザー）または半導体レーザーを用いることができる。
【００１４】
また、これらのレーザーから発するレーザー光はパルス発振または連続発振のどちらの手段で発生させたものであっても良い。
【００１５】
なお、Ｎｄ：ＹＡＧレーザーのように基本波（第１高調波：波長１０６４ｎｍ）の波長が長いレーザー光を用いる場合は、第２高調波（波長５３２ｎｍ）、第３高調波（波長３５５ｎｍ）もしくは第４高調波（２６６ｎｍ）を用いるのが好ましい。これらの高調波は非線形結晶（非線形素子）を用いて得ることができる。また、公知のＱスイッチ方式を用いても良い。
【００１６】
【発明の実施の形態】
本発明の実施の形態について図１を用いて説明する。図１（Ａ）において、１０１は非晶質半導体膜をパターニングして得た島状半導体膜である。島状半導体膜１０１は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１０２が設けられている。この領域１０２は島状半導体膜１０１に凸部１０３を形成するような形状で形成される。即ち、完成したＴＦＴの活性層には、チャネル形成領域またはチャネル形成領域の近傍に凸部（凹部であっても良い）が形成されることになる。ここで近傍とは、チャネル形成領域の端部から１μm以内の範囲を指す。
【００１７】
図１（Ｂ）は、図１（Ａ）の状態に対してエキシマレーザー光１０４を照射している様子である。エキシマレーザー光１０４は、被照射面における断面形状が線状（厳密には細長い長方形状）となるように光学系で加工されている。勿論、断面形状は矩形であっても構わないが、線状にした方がスループットは向上する。図１（Ｂ）では矢印で示す方向に線状のエキシマレーザー光１０４が走査され、島状半導体膜１０１の結晶化が行われる。
【００１８】
このとき、前述の凸部１０３がレーザー結晶化の際に結晶成長の起点となって（結晶核となって）結晶粒の拡大に寄与する。理論的にどのような機構で結晶化が進行するのかは現状では不明であるが、結晶核が規定されることにより結晶成長を阻害する原因となる不規則な核発生が抑制された結果と考えられる。
【００１９】
図１（Ｃ）において、１０５で示されるのはレーザー結晶化により形成された結晶質半導体膜でなる島状半導体膜である。このとき、１０２で囲まれた領域は凸部１０３によって結晶核の位置が規定されているため、他の領域（島状半導体膜１０５の領域１０２以外の領域）に比べて結晶粒径の大きい領域となる。
【００２０】
即ち、凸部１０３を意図的に設けることで、結晶核の位置を任意に規定することができるため、所望の位置に結晶粒径の大きい結晶粒を形成することが可能となる。この現象を用いれば、ＴＦＴ形成後にチャネル形成領域となる領域の結晶粒径を十分に大きくすることが可能となり、チャネル形成領域に含まれる結晶粒界の数を制御することができる。
【００２１】
理想的には一つの結晶粒内に一つのチャネル形成領域を形成しうるように設計し、チャネル形成領域内の結晶粒界の数を０本にすることも可能である。個々の結晶粒の内部は実質的に単結晶と見なせる程に結晶性が高いため、ＴＦＴの電気特性を改善することが可能である。具体的には、サブスレッショルド係数（Ｓ値）を従来以上に小さくでき、電界効果移動度（モビリティ）を従来以上に高めることが可能である。
【００２２】
【実施例】
〔実施例１〕
本実施例では具体的に画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同時に作製する方法について説明する。説明には図２〜図６を用いる。
【００２３】
図２（Ａ）において、基板２０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。また、石英基板や結晶化ガラス基板を用いても良い。
【００２４】
そして、基板２０１のＴＦＴを形成する表面に、基板２０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜２０２を形成する。本実施例ではプラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜２０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜２０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。
【００２５】
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜２０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。一方、酸化窒化水素化シリコン膜２０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００２６】
また、酸化窒化シリコン膜２０２ａは基板を中心に考えて、その内部応力が引張り応力となるように形成する。酸化窒化水素化シリコン膜２０２ｂも同様な方向に内部応力を持たせるが、酸化窒化シリコン膜２０２ａよりも絶対値で比較して小さい応力となるようにする。
【００２７】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質半導体膜２０３を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。このとき、下地膜２０２と非晶質半導体膜２０３とは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜２０２ａと酸化窒化水素化シリコン膜２０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜２０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００２８】
そして、まず非晶質構造を有する半導体層２０３から、図２（Ｂ）で示すように島状半導体膜２０４〜２０８を形成する。図５（Ａ）はこの状態における島状半導体膜２０４、２０５の上面図であり、同様に図６（Ａ）は島状半導体膜２０８の上面図を示す。
【００２９】
このとき図５（Ａ）に示すように島状半導体膜２０４、２０５の各々の「ＴＦＴ完成後のチャネル形成領域」を含む領域５０１、５０２には、レーザー結晶化時の結晶成長の起点となる凸部５０３、５０４が形成される。また同様に、図６（Ａ）に示すように島状半導体膜２０８の「ＴＦＴ完成後のチャネル形成領域」を含む領域６０１a、６０１bには、レーザー結晶化時の結晶成長の起点となる凸部６０２a、６０２bが形成される。
【００３０】
勿論、島状半導体膜２０６、２０７においても図５（Ａ）と同様にして凸部が形成されているが説明は省略する。
【００３１】
次に、このような島状半導体膜２０４〜２０８に対して結晶化の工程を行う。
本実施例ではＸｅＣｌを励起ガスとして用いたエキシマレーザー光（波長３０８ｎｍ）によって島状半導体膜２０４〜２０８のレーザー結晶化を行う。本実施例では、島状半導体膜２０４〜２０８のレーザー結晶化に際し、図７に示すレーザー装置を用いる。特徴的な点は、レーザー光を島状半導体膜の表面及び裏面に対して照射する点にある。
【００３２】
図７（Ａ）に示すレーザー装置は、レーザー７０１、レーザー７０１を発振源とするレーザー光を線状に加工する光学系８０１、透光性基板を固定するステージ７０２を有し、ステージ７０２にはヒータ７０３とヒータコントローラー７０４が具備されて、基板を室温〜５５０℃の範囲の温度に保持することができる。また、ステージ７０２上には反射体７０５が設けられ、その上に島状半導体膜が形成された基板７０６が設置される。
【００３３】
また、図７（Ｂ）に示すようにステージ７０２に設置された基板７０６は、反応室７０７に設置され、レーザー７０１を発振源とする線状のレーザー光が照射される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることができ、半導体膜を汚染させることなく１００〜５５０℃まで加熱することができる。
【００３４】
また、ステージ７０２はガイドレール７０８に沿って反応室内を移動することができ、基板の全面に線状のレーザー光を照射することができる。レーザー光は基板７０６の上面に設けられた図示されていない石英製の窓から入射する。また、図７（Ｂ）ではこの反応室７０７にトランスファー室７０９、中間室７１０、ロード・アンロード室７１１が接続され、各部屋（室）は仕切弁７１２、７１３で分離されている。
【００３５】
ロード・アンロード室７１１には複数の基板を保持することが可能なカセット７１４が設置され、トランスファー室７０９に設けられた搬送ロボット７１５により基板が搬送される。基板７０６'は搬送中の基板を表す。このような構成とすることによりレーザーアニールを減圧下または不活性ガス雰囲気中で連続して処理することができる。
【００３６】
次に、レーザー光を線状にする光学系８０１の構成について図８を用いて説明する。図８（Ａ）は光学系８０１を側面から見た図であり、図８（Ｂ）は光学系８０１を上面から見た図である。
【００３７】
レーザー７０１を発振源とするレーザー光はシリンドリカルレンズアレイ８０２により縦方向に分割される。この分割されたレーザー光はシリンドリカルレンズ８０３によりさらに横方向に分割される。即ち、レーザー光はシリンドリカルレンズアレイ８０２、８０３によって最終的にはマトリクス状に分割されることになる。
【００３８】
そして、レーザー光はシリンドリカルレンズ８０４により一旦集光される。その際、シリンドリカルレンズ８０４の直後にシリンドリカルレンズ８０５を通る。その後、ミラー８０６で反射され、シリンドリカルレンズ８０７を通った後、照射面８０８に達する。
【００３９】
このとき、照射面８０８に投影されたレーザー光は線状の照射面を示す。即ち、シリンドリカルレンズ８０７を透過したレーザー光の断面形状は線状になっていることを意味する。この線状に加工されたレーザー光の幅方向（短い方向）の均質化は、シリンドリカルレンズアレイ８０２、シリンドリカルレンズ８０４及びシリンドリカルレンズ８０７で行われる。また、上記レーザー光の長手方向（長い方向）の均質化は、シリンドリカルレンズアレイ８０３及びシリンドリカルレンズ８０５で行われる。
【００４０】
また、ここで説明した光学系以外にも、特開平１０−０６４８４２号公報に記載された光学系を用いても良い。
【００４１】
次に、基板上に形成された被処理膜の表面及び裏面からレーザー光を照射するための構成について図９を用いて説明する。図９に示したのは、図７における基板７０６と反射体７０５との位置関係を示す図である。９０１は透光性基板であり、その表面（薄膜または素子が形成される側の面）には絶縁膜９０２、非晶質半導体膜（または微結晶半導体膜）９０３が形成されている。また、透光性基板９０１の下にはレーザー光を反射させるための反射体９０４が配置される。
【００４２】
本実施例では非晶質半導体膜を結晶化するにあたって、レーザー光を非晶質半導体膜の表面（上に薄膜が重ねられていく面）及び裏面（表面とは反対側の面）に同時に照射し、且つ、その表面に照射されたレーザー光（以下、第一次レーザー光という）の実効エネルギー強度と裏面に照射されるレーザー光（以下、第二次レーザー光という）の実効エネルギー強度とを異なるものとする。
【００４３】
即ち、第一次レーザー光の実効エネルギー強度を（Ｉ0）とし、第二次レーザー光の実効エネルギー強度を（Ｉ0'）とした時、実効エネルギー強度比（Ｉ0'／Ｉ0）に「０＜Ｉ0'／Ｉ0＜１」または「１＜Ｉ0'／Ｉ0」の関係が成り立つようにレーザー光を照射する。勿論、Ｉ0・Ｉ0'≠０である。このとき、実効エネルギー強度比（Ｉ0'／Ｉ0）は０．２〜０．９（好ましくは０．３〜０．７）とすることが好ましい。
【００４４】
なお、本明細書中において、「実効エネルギー強度」とはレーザー光が非晶質半導体膜の表面または裏面に達した時に有するエネルギー強度であり、透過時や反射時のエネルギー損失（エネルギーの減衰）を考慮したエネルギー強度（ここでは、単位は密度：ｍＪ／ｃｍ2で表す）と定義する。測定することはできないが、レーザー光の経路に存在する媒質が判れば反射率や透過率の計算から容易に求めることができる。
【００４５】
透光性基板９０１はガラス基板、石英基板、結晶化ガラス基板若しくはプラスチック基板が用いられる。この透光性基板９０１自体で第二次レーザー光の実効エネルギー強度を調節することが可能である。また、絶縁膜９０２は酸化シリコン膜や窒化酸化シリコン膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜を用いれば良く、この絶縁膜９０２で第二次レーザー光の実効エネルギー強度を調節しても良い。また、非晶質半導体膜９０３はアモルファスシリコン膜の他に、アモルファスシリコンゲルマニウム膜などの化合物半導体膜も含む。
【００４６】
また、反射体９０４は表面（レーザー光の反射面）に金属膜を形成した基板であっても良いし、金属元素でなる基板であっても良い。この場合、金属膜としては如何なる材料を用いても良い。代表的には、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）のいずれかの元素を含む金属膜を用いる。例えば、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）を用いても良い。
【００４７】
さらに、この反射体９０４は透光性基板９０１に接して設けても良いし、離して設けても良い。また、反射体９０４を配置する代わりに、基板９０１の裏面（表面の反対側の面）に直接上述のような金属膜を形成し、そこでレーザー光を反射させることも可能である。いずれにしても、この反射体９０４の反射率で第二次レーザー光の実効エネルギー強度を調節することができる。また、反射体９０４を透光性基板９０１と離して設置する場合、その隙間に充填する気体（ガス）や離した距離で第二次レーザー光の実効エネルギー強度を制御することも可能である。
【００４８】
そして、図８で説明した光学系８０１を経由して線状に加工されたレーザー光が、非晶質半導体膜９０３に照射される。この線状に加工されたレーザー光の照射はレーザー光を走査することによって行われる。
【００４９】
いずれにしても、シリンドリカルレンズ８０７を透過して非晶質半導体膜９０３の表面に照射される第一次レーザー光９０５と、反射体９０４で一旦反射されて非晶質半導体膜９０３の裏面に照射される第二次レーザー光９０６との実効エネルギー強度比（Ｉ0'／Ｉ0）が、０＜Ｉ0'／Ｉ0＜１または１＜Ｉ0'／Ｉ0の関係を満たす。このためには、反射体９０４のレーザー光に対する反射率は２０〜８０％であることが好ましい。
【００５０】
また、シリンドリカルレンズ８０７を透過したレーザー光は、集光される過程で基板表面に対して４５〜９０°の入射角を持つ。そのため、第二次レーザー光９０６は非晶質半導体膜９０３の裏面側にも回り込んで照射される。また、反射体９０４の反射面に起伏部を設けてレーザー光を乱反射させることで、第二次レーザー光９０６をさらに効率良く得ることができる。
【００５１】
以上のような構成のレーザー装置及びレーザー照射方法を用いて非晶質半導体膜２０４〜２０８の結晶化を行い、結晶質半導体膜でなる島状半導体膜２０９〜２１３が形成される。このとき、図５（Ｂ）において、５０５、５０６で示された領域は、本発明の効果により他の領域に比べて結晶粒径の大きな領域となる。また、図６（Ｂ）においても同様に、６０３a、６０３bで示された領域は、本発明の効果により他の領域に比べて結晶粒径の大きな領域となる。
【００５２】
また、照射するレーザーエネルギー密度が高い場合、島状半導体膜全体が内側に向かって０．１〜０．５μm程小さくなる現象が見られる。これはレーザー光の照射により島状半導体膜が溶融した際、膜の緻密化もしくは表面張力により収縮したためと予測される。この現象を積極的に用いれば、島状半導体膜２０４〜２０８に結晶成長の起点として設けられていた凸部を島状半導体膜２０９〜２１３の形成と同時に除去することも可能である。
【００５３】
次に、この島状半導体膜２０９〜２１３を覆って、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層２１４を形成する。この状態で島状半導体膜に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体膜の全面に添加しても良い。
【００５４】
半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期表の第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるためには有効である。
【００５５】
次に、レジストマスク２１５ａ〜２１５ｅを形成し、ｎ型を付与する不純物元素を島状半導体膜２１０、２１２、２１３に選択的に添加する。ｎ型を付与する不純物元素としては、周期表の１５族に属する元素、代表的にはリン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を用いる。
【００５６】
形成された不純物領域は低濃度ｎ型不純物領域２１６、２１７として、このリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域２１６、２１７に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域２１８は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）が添加される（図２（Ｄ））。
【００５７】
次に、添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。レーザー活性化の方法による場合、エキシマレーザー光を用いれば良い。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。この工程は、マスク層２１４を残して行っても良いし、除去してから行っても良い。
【００５８】
図２（Ｅ）において、ゲート絶縁膜２１９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜から形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜２１９はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５９】
そして、図２（Ｅ）に示すように、ゲート絶縁膜２１９上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、例えば、導電性の窒化物金属膜から成る導電層（Ａ）２２０と金属膜から成る導電層（Ｂ）２２１とを積層した構造とすると良い。
【００６０】
導電層（Ｂ）２２１はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）２２０は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）２２０はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。
【００６１】
また、導電層（Ｂ）２２１は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすることが好ましい。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００６２】
導電層（Ａ）２２０は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）２２１は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。Ｗをゲート電極とする場合には、Ｗをターゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスと窒素（Ｎ2）ガスを導入して導電層（Ａ）２２０を窒化タングステン（ＷＮ）で５０nmの厚さに形成し、導電層（Ｂ）２２１をＷで２５０nmの厚さに形成する。その他の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。
【００６３】
いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００６４】
一方、導電層（Ａ）２２０にＴａＮ膜を、導電層（Ｂ）２２１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られる。
【００６５】
なお、図示しないが、導電層（Ａ）２２０の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）２２０または導電層（Ｂ）２２１が微量に含有するアルカリ金属元素がゲート絶縁膜２１９に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）２２１は抵抗率を１０〜５０μΩcmの範囲とすることが好ましい。
【００６６】
次に、フォトマスクを用い、フォトリソグラフィーの技術を使用してレジストマスク２２２ａ〜２２２ｆを形成し、導電層（Ａ）２２０と導電層（Ｂ）２２１とを一括でエッチングしてゲート電極２２３〜２２７と容量配線２２８を形成する。ゲート電極２２３〜２２７と容量配線２２８は、導電層（Ａ）から成る２２３ａ〜２２７ａと、導電層（Ｂ）から成る２２３ｂ〜２２７ｂとが一体として形成されている（図３（Ａ））。
【００６７】
また、この状態における島状半導体膜２０９、２１０とゲート電極２２３、２２４との位置関係を図５（Ｃ）に示す。同様に島状半導体膜２１３とゲート電極２２７、容量配線２２８の関係を図６（Ｃ）に示す。図５（Ｃ）および図６（Ｃ）において、ゲート絶縁膜２１９は省略する。
【００６８】
導電層（Ａ）および導電層（Ｂ）をエッチングする方法は実施者が適宣選択すれば良いが、前述のようにＷを主成分とする材料で形成されている場合には、高速でかつ精度良くエッチングを実施するために高密度プラズマを用いたドライエッチング法を適用することが望ましい。高密度プラズマを得る方法として、マイクロ波プラズマや誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング装置を用いると良い。
【００６９】
例えば、ＩＣＰエッチング装置を用いたＷのエッチング法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この時、基板が置かれたステージには２０Ｗの高周波電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異方性のエッチングを行うことができる。ＩＣＰエッチング装置を使用することにより、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速度を得ることができる。また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しオーバーエッチングをすると良い。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜２１９）の選択比は２．５〜３であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなる。
【００７０】
そして、画素ＴＦＴのｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）を行う。ゲート電極２２３〜２２７をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加すればよい。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。このようにして、図３（Ｂ）に示すように島状半導体膜に低濃度ｎ型不純物領域２２９〜２３３を形成する。
【００７１】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う（ｎ+ドープ工程）。まず、フォトマスクを用い、レジストマスク２３４ａ〜２３４ｄを形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ型不純物領域２３５〜２４０を形成する。ｎ型を付与する不純物元素にはリン（Ｐ）を用い、その濃度が１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）を用いたイオンドープ法で行う（図３（Ｃ））。
【００７２】
次に、ｐチャネル型ＴＦＴを形成する島状半導体膜２０９、２１１にソース領域およびドレイン領域とする高濃度ｐ型不純物領域２４２、２４３を形成する。ここでは、ゲート電極２２３、２２５をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体膜２１０、２１２、２１３は、レジストマスク２４１ａ〜２４１ｃによって全面を被覆しておく。
【００７３】
高濃度ｐ型不純物領域２４２、２４３はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図３（Ｄ））。
【００７４】
この高濃度ｐ型不純物領域２４２、２４３には、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域２４２ａ、２４３ａには１×１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領域２４２ｂ、２４３ｂには１×１０16〜５×１０19atoms／cm3の濃度でリンが含まれるが、この工程で添加するボロン（Ｂ）の濃度を、含まれるリンの濃度の１．５から３倍とすることでｐチャネル型ＴＦＴのソース領域およびドレイン領域として問題なく機能させることができる。
【００７５】
その後、図４（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から保護絶縁膜２４４を形成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜２４４は無機絶縁物材料から形成する。また、保護絶縁膜２４４の膜厚は１００〜２００ｎｍとする。
【００７６】
ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００７７】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程は電熱炉を用いるファーネスアニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。ファーネスアニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うことが好ましく、本実施例では５５０℃で４時間の熱処理を行う。また、基板２０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を用いる（図４（Ｂ））。
【００７８】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体膜のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。また、基板２０１の耐熱性が許せば３００〜４５０℃の加熱処理により下地膜２０２の酸化窒化水素化シリコン膜２０２ｂ、保護絶縁膜２４４の酸化窒化シリコン膜の水素をに拡散させて島状半導体膜を水素化しても良い。
【００７９】
活性化および水素化の工程が終了したら、有機絶縁物からなる層間絶縁膜２４５を１．０〜２．０μｍの平均厚を有して形成する。有機絶縁物としては、ポリイミド、アクリル樹脂、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【００８０】
層間絶縁膜を有機絶縁物で形成することにより、表面を良好に平坦化させることができる。また、有機絶縁物は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としての効果は弱いので、本実施例のように、保護絶縁膜２４４として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いることが好ましい。
【００８１】
その後、フォトマスクを用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機絶縁物から成る層間絶縁膜２４５をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜２４４をエッチングする。さらに、島状半導体膜との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜２１９をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００８２】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、フォトマスクによりレジストマスクを形成し、エッチングによってソース配線２４６〜２５０とドレイン配線２５１〜２５３を形成する。ドレイン配線２５４は隣接する画素のドレイン配線を示す。ここで、ドレイン配線２５３は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して配線とする。
【００８３】
図５（Ｄ）はこの状態における島状半導体膜２０９、２１０、ゲート電極２２３、２２４、ソース配線２４６、２４７およびドレイン配線２５１の上面図を示す。ソース配線２４６、２４７は図示されていない層間絶縁膜および保護絶縁膜に設けられたコンタクトホールによって、島状半導体膜２０９、２１０と各々５０７、５０８で接続している。また、ドレイン配線２５１は５０８、５０９で島状半導体膜２０９、２１０と接続している。
【００８４】
同様に、図６（Ｄ）では島状半導体膜２１３、ゲート電極２２７、容量配線２２８、ソース配線２５０およびドレイン配線（画素電極）２５３の上面図を示し、ソース配線２５０はコンタクト部６０４で、ドレイン配線２５３はコンタクト部６０５で各々島状半導体膜２１３と接続している。
【００８５】
この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。また、このような熱処理により保護絶縁膜２４４や、下地膜２０２に存在する水素を島状半導体膜２０９〜２１３に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜２０９〜２１３中の欠陥密度を１０16/cm3以下とすることが望ましく、そのためには水素を５×１０18〜５×１０19atoms/cm3程度付与することが好ましい。（図４（Ｃ））。
【００８６】
こうして同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ３００、第１のｎチャネル型ＴＦＴ３０１、第２のｐチャネル型ＴＦＴ３０２、第２のｎチャネル型ＴＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００８７】
駆動回路の第１のｐチャネル型ＴＦＴ３００には、島状半導体膜２０９にチャネル形成領域３０６、高濃度ｐ型不純物領域から成るソース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ、３０８ｂを有した構造となっている。
【００８８】
第１のｎチャネル型ＴＦＴ３０１には、島状半導体膜２１０にチャネル形成領域３０９、ゲート電極２２４と重なるＬＤＤ領域３１０、ソース領域３１２、ドレイン領域３１１を有している。このＬＤＤ領域において、ゲート電極２２４と重なるＬＤＤ領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとする。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【００８９】
駆動回路の第２のｐチャネル型ＴＦＴ３０２は同様に、島状半導体膜２１１にチャネル形成領域３１３、高濃度ｐ型不純物領域から成るソース領域３１４ａ、３１４ｂ、ドレイン領域３１５ａ、３１５ｂを有した構造となっている。
【００９０】
第２のｎチャネル型ＴＦＴ３０３には、島状半導体膜２１２にチャネル形成領域３１６、ゲート電極２２６と一部が重なるＬＤＤ領域３１７、３１８、ソース領域３２０、ドレイン領域３１９が形成されている。このＴＦＴのゲート電極２２６と重なるＬＤＤ領域の長さも０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとする。また、ゲート電極と重ならないＬＤＤ領域のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．０〜２．０μｍとする。
【００９１】
画素ＴＦＴ３０４には、島状半導体膜２１３にチャネル形成領域３２１、３２２、ＬＤＤ領域３２３〜３２５、ソースまたはドレイン領域３２６〜３２８を有している。ＬＤＤ領域のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線２２８と、ゲート絶縁膜と同じ層に形成された絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２８に接続する半導体層３２９とから保持容量３０５が形成されている。図４（Ｃ）では画素ＴＦＴ３０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００９２】
図１０は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図４（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ３０４のゲート電極２２７は、図示されていないゲート絶縁膜を介してその下の島状半導体膜２１３と交差している。図示はしていないが、島状半導体膜には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、６０４はソース配線２５０とソース領域３２６とのコンタクト部、６０５はドレイン配線２５３とドレイン領域３２８とのコンタクト部である。保持容量３０５は、画素ＴＦＴ３０４のドレイン領域３２８と電気的に接続された半導体層３２９がゲート絶縁膜を介して容量配線２２８と重なる領域で形成されている。
【００９３】
以上のようにしてアクティブマトリクス基板が完成する。本実施例に従って作製されたアクティブマトリクス基板は、画素部および駆動回路の仕様に応じて適切な構造のＴＦＴを配置している。そのため、このアクティブマトリクス基板を用いた電気光学装置の動作性能と信頼性を向上させることを可能としている。
【００９４】
なお、本実施例では画素ＴＦＴ３０４に電気的に接続されたドレイン配線２５３をそのまま画素電極として用いており、反射型液晶表示装置に対応した構造となっている。しかし、ドレイン配線２５３に電気的に接続されるように透明導電膜でなる画素電極を形成することで透過型液晶表示装置にも対応できる。
【００９５】
また、本実施例は本発明を用いた半導体装置の作製工程の一例であり、本実施例に示した材料や数値範囲に限定する必要はない。さらに、ＬＤＤ領域の配置なども実施者が適宜決定すれば良い。
【００９６】
〔実施例２〕
本実施例では実施例１に従って作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１１（Ａ）に示すように、図４（Ｃ）の状態のアクティブマトリクス基板にパターニングにより樹脂材料でなるスペーサ４０１a〜４０１fを形成する。なお、スペーサとして公知の球状シリカ等を散布して用いることもできる。
【００９７】
本実施例では、樹脂材料でなるスペーサ４０１a〜４０１fとしてＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。
【００９８】
また、形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さＨを１．２〜５μｍとし、平均半径Ｌ１を５〜７μｍ、平均半径Ｌ１と底部の半径Ｌ２との比を１対１．５とする。このとき側面のテーパー角は±１５°以下とする。
【００９９】
スペーサ４０１a〜４０１fの配置は任意に決定しても良いが、好ましくは、図１１（Ａ）で示すように、画素部においてはドレイン配線２５３（画素電極）のコンタクト部６０５と重ねてその部分を覆うように形成すると良い。コンタクト部６０５は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、コンタクト部６０５にスペーサ用の樹脂を充填することでディスクリネーションなどを防止することができる。
【０１００】
その後、配向膜４０２を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。画素部に設けたスペーサ４０１a〜４０１fの端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにすることが好ましい。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上において、少なくともソース配線およびドレイン配線上にもスペーサ４０１ａ〜４０１ｅを形成しておくと、ラビング工程におけるスペーサとしての本来の役割と、静電気からＴＦＴを保護する効果を得ることができる。
【０１０１】
対向基板４０３には、遮光膜４０４、透明導電膜でなる対向電極４０５および配向膜４０６を形成する。遮光膜４０４はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材４０７で貼り合わせる。シール材４０７にはフィラー４０８が混合されていて、このフィラー４０８とスペーサ４０１a〜４０１fによって均一な間隔を持って対向基板とアクティブマトリクス基板とが貼り合わせられる。
【０１０２】
その後、両基板の間に液晶４０９を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す無しきい値反強誘電性混合液晶を用いることもできる。無しきい値反強誘電性混合液晶にはＶ字型の電気光学応答特性を示すものもある。詳細は「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thresholdless antiferroelectricity in liquid crystals and its application to displays,671-673,J.Mater.Chem.6(4),1996」、または米国特許第5,594,569号を参照すれば良い。
【０１０３】
このようにして図１１（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。図１１ではスペーサ４０１a〜４０１eを駆動回路のＴＦＴ上の少なくともソース配線およびドレイン配線上にに分割して形成したが、その他に、駆動回路の全面を覆って形成しても差し支えない。
【０１０４】
図１２はアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。画素部１２００の周辺に駆動回路として走査信号駆動回路１２０１と画像信号駆動回路１２０２が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路１２０３も付加されていても良い。
【０１０５】
そして、これらの駆動回路は接続配線１２１１によって外部入出力端子１２１０と接続されている。画素部１２００では走査信号駆動回路１２０１から延在するゲート配線群１２０４と画像信号駆動回路１２０２から延在するソース配線群１２０５がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ３０４と保持容量３０５が設けられている。
【０１０６】
画素部において設けられるスペーサ１２０６は、図１１で示したスペーサ４０１fに対応するもので、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすると良い。また、駆動回路部に設けるスペーサ１２０７〜１２０９はその全面を覆うように設けても良いし、図１１で示したように各ＴＦＴのソースおよびドレイン配線の位置にあわせて複数個に分割して設けても良い。
【０１０７】
シール材４０７は、基板２０１上の画素部１２００および走査信号制御回路１２０１、画像信号制御回路１２０２、その他の信号処理回路１２０３の外側であって、外部入出力端子１２１０よりも内側に形成する。
【０１０８】
このようなアクティブマトリクス型液晶表示装置の構成を図１３の斜視図を用いて説明する。図１３においてアクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部１２００と、走査信号駆動回路１２０１と、画像信号駆動回路１２０２とその他の信号処理回路１２０３とで構成される。
【０１０９】
画素部１２００には画素ＴＦＴ３０４と保持容量３０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１２０１と、画像信号駆動回路１２０２はそれぞれゲート配線２２７とソース配線２５０で画素ＴＦＴ３０４に接続している。また、フレキシブルプリントサーキット（Flexible Printed Circuit：ＦＰＣ）１２１３が外部入力端子１２１０に接続していて画像信号などを入力するのに用いる。フレキシブルプリントサーキット１２１３は補強用樹脂剤１２１２で接着強度を高めて固定されている。そして接続配線１２１１でそれぞれの駆動回路に接続している。また、対向基板４０３には図示していないが、遮光膜、カラーフィルター、透明電極等が設けられている。
【０１１０】
このような構成の液晶表示装置は、実施例１で示したアクティブマトリクス基板を用いて形成することができる。例えば、図４（Ｃ）の構造のアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例１で述べたように画素電極として透明導電膜を用いたアクティブマトリクス基板を用いれば透過型の液晶表示装置を得ることができる。
【０１１１】
〔実施例３〕
本実施例では、実施例１と異なる光学系を有するレーザー装置によって島状半導体膜のレーザー結晶化工程を行う例について説明する。具体的には実施例１で用いた光学系のように反射体を用いず、光学系の途中で分光した二系統のレーザー光を非晶質半導体膜の表面及び裏面から照射する例を示す。なお、レーザー装置の基本的な構成は図７とほぼ同様であるが、ステージ７０２に少なくともレーザー光を透過する窓がついていることが必要である。
【０１１２】
本実施例で用いる光学系の構成について図１４を用いて説明する。図１４（Ａ）は光学系を側面から見た図である。レーザー１４０１を発振源とするレーザー光はシリンドリカルレンズアレイ１４０２により縦方向に分割される。この分割されたレーザー光はシリンドリカルレンズ１４０３によりさらに横方向に分割される。こうしてレーザー光はシリンドリカルレンズアレイ１４０２、１４０３によってマトリクス状に分割される。
【０１１３】
そして、レーザー光はシリンドリカルレンズ１４０４により一旦集光される。
その際、シリンドリカルレンズ１４０４の直後にシリンドリカルレンズ１４０５を通る。ここまでは図８に示した光学系と同様である。
【０１１４】
その後、レーザー光はハーフミラー１４０６に入射し、ここでレーザー光は第一次レーザー光１４０７と第二次レーザー光１４０８とに分光される。そして、第一次レーザー光１４０７はミラー１４０９、１４１０で反射され、シリンドリカルレンズ１４１１を通った後、非晶質半導体膜１４１６bの表面に達する。
【０１１５】
また、ハーフミラー１４０６で分光された第二次レーザー光１４０８はミラー１４１２、１４１３、１４１４で反射され、シリンドリカルレンズ１４１５を通った後、基板１４１６aを透過して非晶質半導体膜１４１６bの裏面に達する。
【０１１６】
このとき、実施形態１と同様に基板の照射面に投影されたレーザー光は線状の照射面を示す。また、この線状に加工されたレーザー光の幅方向（短い方向）の均質化は、シリンドリカルレンズアレイ１４０２、シリンドリカルレンズ１４０４及びシリンドリカルレンズ１４１５で行われる。また、上記レーザー光の長手方向（長い方向）の均質化は、シリンドリカルレンズアレイ１４０３、シリンドリカルレンズ１４０５及びシリンドリカルレンズ１４０９で行われる。
【０１１７】
いずれにしても、シリンドリカルレンズ１４１１を透過して非晶質半導体膜１４１６bの表面に照射される第一次レーザー光と、シリンドリカルレンズ１４１５を透過して非晶質半導体膜１４１６bの裏面に照射される第二次レーザー光との実効エネルギー強度比（Ｉ0'／Ｉ0）が、０＜Ｉ0'／Ｉ0＜１または１＜Ｉ0'／Ｉ0の関係を満たすことが好ましい。
【０１１８】
本実施例では基板１４１６aとしてガラス基板（ここで用いるレーザー光の透過率が約５０％の材料でなるもの）を用いることで、上述の関係式を満たすようにしている。勿論、基板以外にも基板１４１６a上に設けた絶縁膜（図示せず）や、基板１４１６aを設置するステージ（図示せず）の透過率や界面の反射率を調節して第二次レーザー光の実効エネルギー強度を減衰させても良い。
【０１１９】
また、第二次レーザー光１４０８の光路において、任意の場所にバリアブルアッテネーター等の減光フィルターを設けて、第二次レーザー光１４０８の実効エネルギー強度を減衰させることも可能であるし、逆に第一次レーザー光１４０７の光路において、任意の場所に減光フィルターを設けて、第一次レーザー光１４０７の実効エネルギー強度を減衰させることも可能である。
【０１２０】
以上のように本実施例の光学系を実施例１の図７で示したようなレーザー装置に組み込んで、島状半導体膜の結晶化を行えば良い。こうして形成されたアクティブマトリクス基板は、実施例２に従って液晶表示装置とすることができる。
【０１２１】
〔実施例４〕
本実施例では、非晶質半導体膜をレーザー結晶化する際の島状半導体膜の形状について図１５を用いて説明する。
【０１２２】
図１５（Ａ）に示す島状半導体膜１５０１の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１５０２が最も細くなるように、段階的に形状が変化するように形成された場合である。この場合、１５０３で示される凸部が結晶成長の起点となる。
【０１２３】
また、図１５（Ｂ）に示す島状半導体膜１５０４の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１５０２が最も細くなるように、連続的に形状が変化するように形成された場合である。
【０１２４】
なお、本実施例に示す島状半導体膜の形状は、実施例１に示した島状半導体膜の変形例であり、その他の構成に関しては実施例１に従えば良い。従って、実施例２の液晶表示装置を作製する際にも本実施例は実施することができる。また、実施例３の光学系を用いたレーザー結晶化を行うこともできる。
【０１２５】
〔実施例５〕
本実施例では、非晶質半導体膜をレーザー結晶化する際の島状半導体膜の形状について図１６を用いて説明する。
【０１２６】
図１６（Ａ）に示す島状半導体膜１６０１の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６０２内に凸部１６０３が形成された場合である。この凸部１６０３は島状半導体膜１６０１の形成と同時に形成すれば良い。この場合、凸部１６０３が結晶成長の起点となる。
【０１２７】
なお、凸部１６０３は島状半導体膜１６０１を挟んで二カ所に設けられているが、位置や個数に制限はない。但し、多く設けると、チャネル形成領域内の結晶粒界の本数が増えてしまうため、できるだけ少なくすることが望ましい。
【０１２８】
図１６（Ａ）の場合、二つの凸部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内に一本の結晶粒界１６０４が形成される。しかしながら、キャリアが流れる方向とほぼ同じ方向に形成されるため、実質的にキャリアの移動の妨げとはなりにくい。
【０１２９】
次に、図１６（Ｂ）に示す島状半導体膜１６０５の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６０６内に一カ所だけ凸部１６０７が形成された場合である。この凸部１６０７は島状半導体膜１６０５の形成と同時に形成すれば良い。この場合、凸部１６０７を結晶成長の起点とする結晶粒の面積がチャネル形成領域の面積よりも大きければ、結晶粒界の存在しないチャネル形成領域を形成することが可能である。
【０１３０】
次に、図１６（Ｃ）に示す島状半導体膜１６０８の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６０９の外に凸部１６１０が形成された場合である。この凸部１６１０は島状半導体膜１６０８の形成と同時に形成すれば良い。なお、凸部１６１０は領域１６０８を囲むように四カ所に設けられているが、位置や個数に制限はない。
【０１３１】
また、図１６（Ｃ）の場合、四つの凸部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内に十字型の結晶粒界１６１１が形成される。しかしながら、キャリアが流れる方向とほぼ垂直な方向に形成される結晶粒界（チャネル幅方向に形成される結晶粒界）は一本であるため、隣接するＴＦＴ間の電気特性（特にしきい値電圧または電界効果移動度）におけるバラツキの要因とはなりにくい。
【０１３２】
なお、本明細書中においてチャネル幅方向とは、図１６（Ｃ）において領域１６０９内で島状半導体膜１６０８を横切るように結晶粒界が形成されている方向を指す。即ち、紙面において上から下（または下から上）に向かう方向を指す。
【０１３３】
次に、図１６（Ｄ）に示す島状半導体膜１６１２の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６１３の外に二つの凸部１６１４が形成された場合である。この場合、二つの凸部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内を斜めに横切る結晶粒界１６１５が形成される。しかしながら、キャリアの流れを妨げる結晶粒界は一本であるため、隣接するＴＦＴ間の電気特性におけるバラツキの要因とはなりにくい。
【０１３４】
次に、図１６（Ｅ）に示す島状半導体膜１６１６の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１６１７の外に一カ所だけ凸部１６１８が形成された場合である。この凸部１６１８は島状半導体膜１６１６の形成と同時に形成すれば良い。この場合、凸部１６１８を結晶成長の起点とする結晶粒の面積がチャネル形成領域の面積よりも大きければ、結晶粒界の存在しないチャネル形成領域を形成することが可能である。
【０１３５】
本実施例に示す島状半導体膜の形状は、実施例１に示した島状半導体膜の変形例であり、その他の構成に関しては実施例１に従えば良い。従って、実施例２の液晶表示装置を作製する際にも本実施例は実施することができる。また、実施例３の光学系を用いたレーザー結晶化を行うこともできる。
【０１３６】
〔実施例６〕
本実施例では、非晶質半導体膜をレーザー結晶化する際の島状半導体膜の形状について図１７を用いて説明する。
【０１３７】
図１７（Ａ）に示す島状半導体膜１７０１の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７０２内に凹部１７０３が形成された場合である。この凹部１７０３は島状半導体膜１７０１の形成と同時に形成すれば良い。この場合、凹部１７０３が結晶成長の起点となる。
【０１３８】
なお、凹部１７０３は島状半導体膜１７０１を挟んで二カ所に設けられているが、位置や個数に制限はない。但し、多く設けると、チャネル形成領域内の結晶粒界の本数が増えてしまうため、できるだけ少なくすることが望ましい。
【０１３９】
図１７（Ａ）の場合、二つの凹部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内に一本の結晶粒界１７０４が形成される。しかしながら、キャリアが流れる方向とほぼ平行に形成されるため、実質的にキャリアの移動の妨げとはなりにくい。
【０１４０】
次に、図１７（Ｂ）に示す島状半導体膜１７０５の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７０６内に一カ所だけ凹部１７０７が形成された場合である。この凹部１７０７は島状半導体膜１７０５の形成と同時に形成すれば良い。この場合、凹部１７０７を結晶成長の起点とする結晶粒の面積がチャネル形成領域の面積よりも大きければ、結晶粒界の存在しないチャネル形成領域を形成することが可能である。
【０１４１】
次に、図１７（Ｃ）に示す島状半導体膜１７０８の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７０９の外に凹部１７１０が形成された場合である。この凹部１７１０は島状半導体膜１７０８の形成と同時に形成すれば良い。なお、凹部１７１０は領域１７０８を囲むように四カ所に設けられているが、位置や個数に制限はない。
【０１４２】
また、図１７（Ｃ）の場合、四つの凹部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内に十字型の結晶粒界１７１１が形成される。しかしながら、キャリアが流れる方向とほぼ垂直に形成される結晶粒界は一本であるため、隣接するＴＦＴ間の電気特性（特にしきい値電圧または電界効果移動度）におけるバラツキの要因とはなりにくい。
【０１４３】
次に、図１７（Ｄ）に示す島状半導体膜１７１２の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７１３の外に二つの凹部１７１４が形成された場合である。この場合、二つの凹部を起点として成長した結晶粒がぶつかりあって、チャネル形成領域内を斜めに横切る結晶粒界１７１５が形成される。しかしながら、キャリアの流れを妨げる結晶粒界は一本であるため、隣接するＴＦＴ間の電気特性におけるバラツキの要因とはなりにくい。
【０１４４】
次に、図１７（Ｅ）に示す島状半導体膜１７１６の形状は、「ＴＦＴ完成後のチャネル形成領域」を含む領域１７１７の外に一カ所だけ凹部１７１８が形成された場合である。この凹部１７１８は島状半導体膜１７１６の形成と同時に形成すれば良い。この場合、凹部１７１８を結晶成長の起点とする結晶粒の面積がチャネル形成領域の面積よりも大きければ、結晶粒界の存在しないチャネル形成領域を形成することが可能である。
【０１４５】
本実施例に示す島状半導体膜の形状は、実施例１に示した島状半導体膜の変形例であり、その他の構成に関しては実施例１に従えば良い。従って、実施例２の液晶表示装置を作製する際にも本実施例は実施することができる。また、実施例３の光学系を用いたレーザー結晶化を行うこともできる。
【０１４６】
〔実施例７〕
実施例１〜６では、本発明を液晶表示装置に対して用いた例を示しているが、本発明はＴＦＴを用いる半導体装置であれば如何なるものにも実施することが可能である。
【０１４７】
具体的には、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置やアクティブマトリクス型のＥＣ（エレクトロクロミクス）表示装置を作製する場合に、活性層となる半導体膜のレーザー結晶化工程において本発明を実施することが可能である。
【０１４８】
さらに、ＩＣやＬＳＩに使われるＳＲＡＭの負荷トランジスタを形成する際に本発明を実施することもできるし、ＩＣやＬＳＩの上に三次元構造でＴＦＴを形成する場合においても本発明は有効である。
【０１４９】
本発明はレーザー結晶化工程の部分の発明であるので、その他の部分は公知のＴＦＴ作製プロセスが適用できる。従って、アクティブマトリクス型ＥＬ表示装置やアクティブマトリクス型ＥＣ表示装置を作製する場合には、公知の技術に本発明を用いれば良い。勿論、図２〜４で説明した作製工程を参考にして作製することも可能である。
【０１５０】
ここで、本発明を用いてＥＬ表示装置を作製した場合について図１８を用いて説明する。図１８（Ａ）は本発明を用いたＥＬ表示装置の上面図である。図１８（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【０１５１】
このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてシーリング材（ハウジング材ともいう）１８を設ける。なお、シーリング材１８は素子部を囲めるような凹部を持つ金属板やガラス板を用いても良いし、紫外線硬化樹脂を用いても良い。シーリング材１８として素子部を囲めるような凹部を持つ金属板を用いた場合、接着剤１９によって基板１０に固着させ、基板１０との間に密閉空間を形成する。このとき、ＥＬ素子は完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。
【０１５２】
さらに、シーリング材１８と基板１０との間の空隙２０には不活性ガス（アルゴン、ヘリウム、窒素等）を充填しておいたり、酸化バリウム等の乾燥剤を設けておくことが望ましい。これによりＥＬ素子の水分等による劣化を抑制することが可能である。
【０１５３】
また、図１８（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１５４】
本発明は、駆動回路用ＴＦＴ２２の活性層２４、画素部用ＴＦＴ２３の活性層２５となる半導体層の形成に際して用いることができる。また、半導体層の形成以外のプロセスについては公知の技術を用いれば良い。
【０１５５】
本発明を用いて半導体層を形成し、それを活性層とする駆動回路用ＴＦＴ２２、画素部用ＴＦＴ２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）２６の上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１５６】
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１５７】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。
勿論、単色発光のＥＬ表示装置とすることもできる。
【０１５８】
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９と陰極３０を連続成膜するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１５９】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料３２を介してＦＰＣ１７に接続される。
【０１６０】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６１】
また、配線１６はシーリング材１８と基板１０との間を隙間（但し接着剤１９で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１６２】
以上のような構成でなるＥＬ表示装置において、本発明を用いることができる。本発明を用いることで、ＴＦＴの活性層となる半導体層の結晶性が向上するため、ＴＦＴの電気特性（特にサブスレッショルド係数または電界効果移動度）が向上する。そのため、画質の良好な画像を表示することが可能となる。
【０１６３】
〔実施例８〕
本発明は、アクティブマトリクス型液晶表示装置やアクティブマトリクス型ＥＬ表示装置などの電気光学装置を表示ディスプレイとして有する電子装置（電子機器ともいう）に対して実施することが可能である。電子装置としては、パーソナルコンピュータ、プロジェクター、デジタルカメラ、ビデオカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステム、ゲーム機、画像再生装置（ＤＶＤプレーヤー等）、音楽再生装置（ＣＤプレーヤー、ＭＤプレーヤー等）などが上げられる。
【０１６４】
図１９（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示部２００３、キーボード２００４で構成される。本発明は表示部２００３の作製に際して実施することができる。
【０１６５】
図１９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示部２１０２の作製に際して実施することができる。
【０１６６】
図１９（Ｂ）はゴーグル型ディスプレイであり、本体２２０１、表示部２２０２、アーム部２２０３から成っている。本発明は表示部２２０２の作製に際して実施することができる。。
【０１６７】
図１９（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電気回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示部２３０３、本体２３０１に組み込まれた表示部２３０２で構成される。表示部２３０３と本体２３０１に組み込まれた表示部２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示部２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示部２３０２、２３０３の作製に際して実施することができる。また、表示部２３０３は従来のＣＲＴを用いることもできる。
【０１６８】
図１９（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いる画像再生装置であり、本体２４０１、表示部２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示部２４０２の作製に際して実施することができる。
【０１６９】
図１９（Ｅ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示部２５０２の作製に際して実施することができる。
【０１７０】
次に、本発明を実施して作製した液晶表示装置を用いたプロジェクターの例を図２０に示す。
【０１７１】
図２０（Ａ）はフロント型プロジェクターであり、光学エンジン（光源光学系および表示装置を含むシステム）２６０１、スクリーン２６０２で構成される。
また、図２０（Ｂ）はリア型プロジェクターであり、本体２７０１、光学エンジン２７０２、ミラー２７０３、スクリーン２７０４で構成される。
【０１７２】
なお、図２０（Ｃ）に、図２０（Ａ）および図２０（Ｂ）における光学エンジン２６０１、２７０２の構造の一例を示す。光学エンジン２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。本発明は液晶表示装置２８０８に用いることができる。
【０１７３】
図２０（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２０（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。
【０１７４】
また、図２０（Ｄ）は図２０（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２０（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１７５】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などの作製に際して実施することもできる。。このように本発明の適用範囲はきわめて広く、あらゆる分野の電子装置の作製に際して実施することができる。
【０１７６】
〔実施例９〕
本発明の効果について実験結果に基づいて説明する。まず基板として１．１ｍｍ厚の石英基板を用意し、２００ｎｍ厚の窒化酸化シリコン膜（ＳｉＯＮ膜）を設け、その上にアモルファスシリコン膜を成膜した。さらに、アモルファスシリコン膜をパターニングして島状半導体膜とした。このとき、島状半導体膜は図１５（Ｂ）に示すように連続的に形状が変化する部分を有するように形成した。
【０１７７】
次に、実施例１において図９を用いて説明した構成に従って島状半導体膜のレーザー結晶化を行った。このとき、反射体としては、シリコン基板上に窒化タングステン膜を形成したものを用いた。また、反射体と石英基板との間には１５０μmの隙間を空けた。
【０１７８】
この状態で島状半導体膜に対して室温、大気雰囲気中でエキシマレーザー光を照射した。エキシマレーザー光は光学系により断面形状を線状（０．４ｍｍ×１６０ｍｍ）に変形し、基板の一端から他端まで走査した。また、走査速度は１ｍｍ／ｓとし、エネルギー密度は３５３ｍＪ／ｃｍ2、パルス幅は３０ｎｓ、繰り返し周波数は３０Ｈｚ、重ね合わせ率は９０％とした。これにより一カ所に２０ショットのレーザー光を照射することができた。
【０１７９】
ここで本実施例に従って結晶化させたポリシリコン膜のＳＥＭ写真を図２１に示す。なお、図２１はセコ・エッチング後の状態である。このセコ・エッチングはフッ化水素酸溶液５０ｃｃと水２５ｃｃと１．１４ｇのクロム酸カリウム（二価）とを加えた室温のエッチャントを用いた。
【０１８０】
その結果、図２１のＳＥＭ（Scanning Electron Microscopy）により観察した写真に示すように、島状半導体膜の形状が連続的に変化する部分において、大きな粒径の結晶が確認された。この結果は本発明の効果を立証するものと考える。
【０１８１】
【発明の効果】
本発明によれば、非晶質半導体膜をレーザー光により結晶化する際、結晶成長の起点となる結晶核の位置を制御することが可能となり、所望の位置に結晶粒径の十分に大きい結晶粒を形成することができる。
【０１８２】
その結果、ＴＦＴの活性層（島状半導体膜）のうち、少なくともチャネル形成領域の内部に含まれる結晶粒界の本数を１本、望ましくは０本とすることが可能となり、結晶粒界に起因するＴＦＴの電気特性の低下やバラツキを改善することが可能である。
【０１８３】
さらに、ＴＦＴで形成された半導体装置及びその半導体装置を用いた電子装置の性能を大幅に向上させうる。
【図面の簡単な説明】
【図１】 レーザー結晶化の様子を示す図。
【図２】 アクティブマトリクス型液晶表示装置の作製工程を示す図。
【図３】 アクティブマトリクス型液晶表示装置の作製工程を示す図。
【図４】 アクティブマトリクス型液晶表示装置の作製工程を示す図。
【図５】 ＣＭＯＳ回路の作製工程を示す図。
【図６】 画素ＴＦＴの作製工程を示す図。
【図７】 レーザー装置の構成を示す図。
【図８】 レーザー装置の光学系の構成を示す図。
【図９】 レーザーアニールの方法を示す図。
【図１０】 画素構造を示す図。
【図１１】 アクティブマトリクス型液晶表示装置の断面構造を示す図。
【図１２】 アクティブマトリクス型液晶表示装置の上面構造を示す図。
【図１３】 アクティブマトリクス型液晶表示装置の斜視図。
【図１４】 レーザー装置の光学系の構成を示す図。
【図１５】 島状半導体膜の形状を示す図。
【図１６】 島状半導体膜の形状を示す図。
【図１７】 島状半導体膜の形状を示す図。
【図１８】 アクティブマトリクス型ＥＬ表示装置の構造を示す図。
【図１９】 電子装置の一例を示す図。
【図２０】 プロジェクターの一例を示す図。
【図２１】 島状半導体膜の結晶粒を示すＳＥＭ写真。
Claims (5)
- 半導体膜をパターニングして、平面形状に凸部または凹部を有する島状半導体層を形成し、
前記島状半導体層に、レーザーを照射して前記島状半導体層を結晶化し、
前記島状半導体層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、ゲート電極を形成し、
前記ゲート電極上に、絶縁層を形成し、
前記絶縁層に、前記島状半導体層に達するコンタクトホールを形成し、
前記絶縁層上に、前記コンタクトホールを介して前記島状半導体層と電気的に接続する配線を形成し、
前記配線上に、樹脂スペーサを形成し、
前記凸部または前記凹部は、前記島状半導体層のソース領域となる部分とドレイン領域となる部分との間の領域に形成され、
前記配線と前記コンタクトホールとが重なる領域であるコンタクト部において、前記樹脂スペーサは前記コンタクト部を充填していることを特徴とする液晶表示装置の作製方法。 - 半導体膜をパターニングして、チャネル形成領域となる部分が最も細くなるように連続的に形状が変化する平面形状を有する島状半導体層を形成し、
前記島状半導体層に、レーザーを照射して前記島状半導体層を結晶化し、
前記島状半導体層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、ゲート電極を形成し、
前記ゲート電極上に、絶縁層を形成し、
前記絶縁層に、前記島状半導体層に達するコンタクトホールを形成し、
前記絶縁層上に、前記コンタクトホールを介して前記島状半導体層と電気的に接続する配線を形成し、
前記配線上に、樹脂スペーサを形成し、
前記配線と前記コンタクトホールとが重なる領域であるコンタクト部において、前記樹脂スペーサは前記コンタクト部を充填していることを特徴とする液晶表示装置の作製方法。 - 請求項１又は請求項２において、
前記島状半導体層、前記ゲート絶縁層、及び前記ゲート電極からなる構造体はトランジスタであり、
前記トランジスタ、前記樹脂スペーサ、及び前記配線は、画素部及び駆動回路部に複数形成され、
前記樹脂スペーサを形成した後に、前記樹脂スペーサ上に配向膜を形成し、
前記配向膜にラビング処理を施すことを特徴とする液晶表示装置の作製方法。 - 請求項１乃至請求項３のいずれか一において、
前記半導体膜は透光性基板上に形成され、
前記レーザーの照射の際、前記透光性基板の下側に反射体を設け、前記島状半導体層の上側から前記レーザーを照射するとともに、前記島状半導体層の上側から照射する前記レーザーの一部を前記反射体に反射させて前記島状半導体層の下側からも前記レーザーを照射することを特徴とする液晶表示装置の作製方法。 - 請求項４において、
前記反射体は、前記透光性基板の下側に直接形成された金属膜であることを特徴とする液晶表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260550A JP4646368B2 (ja) | 1999-08-31 | 2000-08-30 | 液晶表示装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-244251 | 1999-08-31 | ||
| JP24425199 | 1999-08-31 | ||
| JP2000260550A JP4646368B2 (ja) | 1999-08-31 | 2000-08-30 | 液晶表示装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001144302A JP2001144302A (ja) | 2001-05-25 |
| JP2001144302A5 JP2001144302A5 (ja) | 2007-10-25 |
| JP4646368B2 true JP4646368B2 (ja) | 2011-03-09 |
Family
ID=26536642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000260550A Expired - Fee Related JP4646368B2 (ja) | 1999-08-31 | 2000-08-30 | 液晶表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4646368B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US6692999B2 (en) * | 2001-06-26 | 2004-02-17 | Fujitsu Limited | Polysilicon film forming method |
| JP5201614B2 (ja) * | 2001-07-23 | 2013-06-05 | 株式会社日本製鋼所 | レーザ光の照射方法及びその装置 |
| TW552645B (en) | 2001-08-03 | 2003-09-11 | Semiconductor Energy Lab | Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device |
| US7351300B2 (en) * | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
| JP4584953B2 (ja) * | 2001-08-30 | 2010-11-24 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4663615B2 (ja) * | 2001-08-30 | 2011-04-06 | シャープ株式会社 | 半導体装置 |
| US6700096B2 (en) * | 2001-10-30 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment |
| US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TWI272666B (en) * | 2002-01-28 | 2007-02-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| TWI261358B (en) * | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| KR100979926B1 (ko) | 2002-03-05 | 2010-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체소자 및 그것을 사용한 반도체장치 |
| JP2006100661A (ja) * | 2004-09-30 | 2006-04-13 | Sony Corp | 薄膜半導体装置の製造方法 |
| JP4896588B2 (ja) * | 2005-05-31 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2006129816A1 (en) | 2005-05-31 | 2006-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Communication system and authentication card |
| US9312156B2 (en) | 2009-03-27 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| TW201919130A (zh) * | 2017-11-13 | 2019-05-16 | 友達光電股份有限公司 | 畫素結構、半導體結構的製造方法及半導體元件的製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997045827A1 (en) * | 1996-05-28 | 1997-12-04 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
| JP2000068520A (ja) * | 1997-12-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 |
| JP2000122071A (ja) * | 1998-10-13 | 2000-04-28 | Toshiba Corp | 液晶表示素子及び液晶表示素子の製造方法 |
| JP2001005006A (ja) * | 1999-06-17 | 2001-01-12 | Nec Corp | 液晶表示パネル及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334576A (ja) * | 1989-06-30 | 1991-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH10289876A (ja) * | 1997-04-16 | 1998-10-27 | Hitachi Ltd | レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器 |
-
2000
- 2000-08-30 JP JP2000260550A patent/JP4646368B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997045827A1 (en) * | 1996-05-28 | 1997-12-04 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
| JP2000068520A (ja) * | 1997-12-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 |
| JP2000122071A (ja) * | 1998-10-13 | 2000-04-28 | Toshiba Corp | 液晶表示素子及び液晶表示素子の製造方法 |
| JP2001005006A (ja) * | 1999-06-17 | 2001-01-12 | Nec Corp | 液晶表示パネル及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144302A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3897965B2 (ja) | レーザー装置及びレーザーアニール方法 | |
| US7179698B2 (en) | Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device | |
| US6624013B2 (en) | Method for manufacturing a semiconductor device | |
| US7476937B2 (en) | Semiconductor device and method of fabricating the same | |
| US7498212B2 (en) | Laser annealing method and semiconductor device fabricating method | |
| US8859353B2 (en) | Semiconductor device and fabrication method thereof | |
| US8227806B2 (en) | Active matrix display in which LDD regions in the driver circuit and the storage capacitor in the pixel section have the same dopant concentration | |
| JP4646368B2 (ja) | 液晶表示装置の作製方法 | |
| JP2001085703A (ja) | 半導体装置の作製方法 | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| JP4558748B2 (ja) | 半導体装置の作製方法及び表示装置の作製方法 | |
| US7679131B1 (en) | Semiconductor device, manufacturing method thereof, and electronic device | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| JP4637333B2 (ja) | 半導体装置の作製方法 | |
| JP4919530B2 (ja) | 半導体装置の作製方法 | |
| JP3920065B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3902101B2 (ja) | 半導体装置の作製方法 | |
| JP3920066B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4776746B2 (ja) | 半導体装置の作製方法 | |
| JP3942855B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2002203863A (ja) | 薄膜トランジスタ及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4646368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |