JP2001085703A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP2001085703A JP2001085703A JP2000205764A JP2000205764A JP2001085703A JP 2001085703 A JP2001085703 A JP 2001085703A JP 2000205764 A JP2000205764 A JP 2000205764A JP 2000205764 A JP2000205764 A JP 2000205764A JP 2001085703 A JP2001085703 A JP 2001085703A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- shape
- forming
- region
- crystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】島状のパターンに形成された半導体領域を、単
結晶または単結晶と見なせる領域として形成すると共
に、ＴＦＴの諸特性を安定化させることのできる積層構
造を同時に実現させることを目的とする。 【解決手段】ガラス基板１００１上に絶縁膜１００２が
形成され、その上に島状半導体層１００３が形成され
る。光学系１１００により、シリンドリカルレンズ１０
０５を通過したレーザー光は線状レーザー光として島状
半導体層１００３に照射される。島状半導体層１００３
には、シリンドリカルレンズ１００５を通過して直接島
状半導体層１００３に照射する直達レーザー光成分１０
０６と、絶縁膜１００２と基板１００１を透過して反射
板１００４で反射して再度基板１００１と絶縁膜１００
２を透過して島状半導体層１００３へ照射される拡散レ
ーザー光成分１００７がある。
結晶または単結晶と見なせる領域として形成すると共
に、ＴＦＴの諸特性を安定化させることのできる積層構
造を同時に実現させることを目的とする。 【解決手段】ガラス基板１００１上に絶縁膜１００２が
形成され、その上に島状半導体層１００３が形成され
る。光学系１１００により、シリンドリカルレンズ１０
０５を通過したレーザー光は線状レーザー光として島状
半導体層１００３に照射される。島状半導体層１００３
には、シリンドリカルレンズ１００５を通過して直接島
状半導体層１００３に照射する直達レーザー光成分１０
０６と、絶縁膜１００２と基板１００１を透過して反射
板１００４で反射して再度基板１００１と絶縁膜１００
２を透過して島状半導体層１００３へ照射される拡散レ
ーザー光成分１００７がある。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁表面を有する
基板上に形成する結晶構造を有する半導体膜の作製方
法、並びに該半導体膜を活性層に用いた半導体装置の作
製方法に関する。特に、結晶質半導体層で活性層を形成
した薄膜トランジスタの作製方法に関する。尚、本明細
書において半導体装置とは、半導体特性を利用すること
で機能しうる装置全般を指し、薄膜トランジスタを用い
て形成されるアクティブマトリクス型の液晶表示装置に
代表される電気光学装置、およびそのような電気光学装
置を搭載した電子機器は半導体装置の範疇とする。
基板上に形成する結晶構造を有する半導体膜の作製方
法、並びに該半導体膜を活性層に用いた半導体装置の作
製方法に関する。特に、結晶質半導体層で活性層を形成
した薄膜トランジスタの作製方法に関する。尚、本明細
書において半導体装置とは、半導体特性を利用すること
で機能しうる装置全般を指し、薄膜トランジスタを用い
て形成されるアクティブマトリクス型の液晶表示装置に
代表される電気光学装置、およびそのような電気光学装
置を搭載した電子機器は半導体装置の範疇とする。
【０００２】
【従来の技術】ガラスなどの透光性を有する絶縁基板上
に非晶質半導体層を形成し、レーザーアニール法や熱ア
ニール法などで結晶化させた結晶質半導体層を活性層と
した薄膜トランジスタ（Thin Film Transistor:以下、
ＴＦＴと記す）が開発されている。絶縁基板には、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなど
のガラス基板が多くの場合用いられている。このような
ガラス基板は石英基板と比べ耐熱性は劣るものの市販価
格は安価であることから、大面積基板を容易に製造でき
る利点を有している。
に非晶質半導体層を形成し、レーザーアニール法や熱ア
ニール法などで結晶化させた結晶質半導体層を活性層と
した薄膜トランジスタ（Thin Film Transistor:以下、
ＴＦＴと記す）が開発されている。絶縁基板には、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなど
のガラス基板が多くの場合用いられている。このような
ガラス基板は石英基板と比べ耐熱性は劣るものの市販価
格は安価であることから、大面積基板を容易に製造でき
る利点を有している。
【０００３】レーザーアニール法はガラス基板の温度を
あまり上昇させず、非晶質半導体層にのみ高いエネルギ
ーを与えて結晶化させることができる結晶化技術として
知られている。特に、短波長の光を大出力が得られるエ
キシマレーザーはこの用途において最も適していると考
えられている。エキシマレーザーを用いたレーザーアニ
ール法は、レーザービームを被照射面においてスポット
状や線状となるように光学系で加工し、その加工された
レーザー光で被照射面を走査すること（レーザー光の照
射位置を被照射面に対して相対的に移動させる）により
行う。例えば、線状レーザー光を用いたエキシマレーザ
ーアニール法は、その長手方向と直角な方向だけの走査
で被照射面全体をレーザーアニールすることも可能であ
り、生産性に優れることからＴＦＴを用いる液晶表示装
置の製造技術として主流となりつつある。その技術は一
枚のガラス基板上に画素部を形成する画素ＴＦＴと、画
素部の周辺に設けられる駆動回路のＴＦＴを形成したモ
ノシリック型の液晶表示装置を可能とした。
あまり上昇させず、非晶質半導体層にのみ高いエネルギ
ーを与えて結晶化させることができる結晶化技術として
知られている。特に、短波長の光を大出力が得られるエ
キシマレーザーはこの用途において最も適していると考
えられている。エキシマレーザーを用いたレーザーアニ
ール法は、レーザービームを被照射面においてスポット
状や線状となるように光学系で加工し、その加工された
レーザー光で被照射面を走査すること（レーザー光の照
射位置を被照射面に対して相対的に移動させる）により
行う。例えば、線状レーザー光を用いたエキシマレーザ
ーアニール法は、その長手方向と直角な方向だけの走査
で被照射面全体をレーザーアニールすることも可能であ
り、生産性に優れることからＴＦＴを用いる液晶表示装
置の製造技術として主流となりつつある。その技術は一
枚のガラス基板上に画素部を形成する画素ＴＦＴと、画
素部の周辺に設けられる駆動回路のＴＦＴを形成したモ
ノシリック型の液晶表示装置を可能とした。
【０００４】しかし、レーザーアニール法で作製される
結晶質半導体層は複数の結晶粒が集合して形成され、そ
の結晶粒の位置と大きさはランダムなものであった。ガ
ラス基板上に作製されるＴＦＴは、素子分離のために、
結晶質半導体層を島状のパターンに分離して形成してい
る。その場合において、結晶粒の位置や大きさを指定し
て形成することはできなかった。結晶粒の界面（結晶粒
界）には、非晶質構造や結晶欠陥などに起因する再結合
中心や捕獲中心や結晶粒界におけるポテンシャル準位の
影響により、キャリアの電流輸送特性が低下させる原因
があった。しかし、結晶の性質がＴＦＴの特性に重大な
影響を及ぼすチャネル形成領域を、結晶粒界の影響を排
除して単一の結晶粒で形成することは殆ど不可能であっ
た。そのため結晶質シリコン膜を活性層とするＴＦＴ
は、単結晶シリコン基板に作製されるＭＯＳトランジス
タの特性と同等なものは今日まで得られていない。
結晶質半導体層は複数の結晶粒が集合して形成され、そ
の結晶粒の位置と大きさはランダムなものであった。ガ
ラス基板上に作製されるＴＦＴは、素子分離のために、
結晶質半導体層を島状のパターンに分離して形成してい
る。その場合において、結晶粒の位置や大きさを指定し
て形成することはできなかった。結晶粒の界面（結晶粒
界）には、非晶質構造や結晶欠陥などに起因する再結合
中心や捕獲中心や結晶粒界におけるポテンシャル準位の
影響により、キャリアの電流輸送特性が低下させる原因
があった。しかし、結晶の性質がＴＦＴの特性に重大な
影響を及ぼすチャネル形成領域を、結晶粒界の影響を排
除して単一の結晶粒で形成することは殆ど不可能であっ
た。そのため結晶質シリコン膜を活性層とするＴＦＴ
は、単結晶シリコン基板に作製されるＭＯＳトランジス
タの特性と同等なものは今日まで得られていない。
【０００５】このような問題点を解決するために、結晶
粒を大きく成長させる試みがなされている。例え
ば、「"High-Mobility Poly-Si Thin-Film Transistors
Fabricated by a Novel Excimer Laser Crystallizati
on Method", K.Shimizu, O.Sugiuraand M.Matumura, IE
EE Transactions on Electron Devices vol.40, No.1,
pp112-117,1993」には、基板上にＳｉ／ＳｉＯ2／Ｓｉ
の３層構造の膜を形成し、エキシマレーザー光をその膜
側と基板側の両側から照射するデュアルビームレーザー
アニール法についての報告がある。その方法によれば、
ある所定のエネルギー強度でレーザー光を照射すること
により結晶粒の大粒形化を図ることができることが示さ
れている。
粒を大きく成長させる試みがなされている。例え
ば、「"High-Mobility Poly-Si Thin-Film Transistors
Fabricated by a Novel Excimer Laser Crystallizati
on Method", K.Shimizu, O.Sugiuraand M.Matumura, IE
EE Transactions on Electron Devices vol.40, No.1,
pp112-117,1993」には、基板上にＳｉ／ＳｉＯ2／Ｓｉ
の３層構造の膜を形成し、エキシマレーザー光をその膜
側と基板側の両側から照射するデュアルビームレーザー
アニール法についての報告がある。その方法によれば、
ある所定のエネルギー強度でレーザー光を照射すること
により結晶粒の大粒形化を図ることができることが示さ
れている。
【０００６】
【発明が解決しようとする課題】モノシリック型の液晶
表示装置は、画像表示を行う画素部と駆動回路が同一の
基板上に形成されている。画素部には画素ＴＦＴと保持
容量が設けられおり、駆動回路にはＣＭＯＳ回路を基本
として形成されるシフトレジスタ回路、レベルシフタ回
路、バッファ回路、サンプリング回路などから構成され
ている。しかし、画素ＴＦＴと駆動回路のＴＦＴとでは
動作条件が同一でなく、従ってＴＦＴに要求される特性
は少なからず異なっている。例えば、画素ＴＦＴはスイ
ッチ素子として機能するものであり、液晶に電圧を印加
して駆動させるものである。液晶は交流で駆動させるの
で、フレーム反転駆動と呼ばれる方式が多く採用されて
いる。この方式では消費電力を低く抑えるために、画素
ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動
作時に流れるドレイン電流）を十分低くすることであ
る。一方、制御回路のバッファ回路は高い駆動電圧が印
加されるため、高電圧が印加されても壊れないように耐
圧を高めておく必要がある。また電流駆動能力を高める
ために、オン電流値（ＴＦＴがオン動作時に流れるドレ
イン電流）を十分確保する必要がある。
表示装置は、画像表示を行う画素部と駆動回路が同一の
基板上に形成されている。画素部には画素ＴＦＴと保持
容量が設けられおり、駆動回路にはＣＭＯＳ回路を基本
として形成されるシフトレジスタ回路、レベルシフタ回
路、バッファ回路、サンプリング回路などから構成され
ている。しかし、画素ＴＦＴと駆動回路のＴＦＴとでは
動作条件が同一でなく、従ってＴＦＴに要求される特性
は少なからず異なっている。例えば、画素ＴＦＴはスイ
ッチ素子として機能するものであり、液晶に電圧を印加
して駆動させるものである。液晶は交流で駆動させるの
で、フレーム反転駆動と呼ばれる方式が多く採用されて
いる。この方式では消費電力を低く抑えるために、画素
ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動
作時に流れるドレイン電流）を十分低くすることであ
る。一方、制御回路のバッファ回路は高い駆動電圧が印
加されるため、高電圧が印加されても壊れないように耐
圧を高めておく必要がある。また電流駆動能力を高める
ために、オン電流値（ＴＦＴがオン動作時に流れるドレ
イン電流）を十分確保する必要がある。
【０００７】また、ＴＦＴにおいて重要な特性パラメー
タであるしきい値電圧（以下、Ｖthと記す）を所定の範
囲内に制御するためには、チャネル形成領域の価電子制
御の他に、活性層に密接して絶縁膜で形成する下地膜や
ゲート絶縁膜および層間絶縁膜の荷電欠陥密度を低減さ
ることや、その内部応力のバランスを考慮する必要があ
つた。このような要求に対して、酸化シリコン膜や酸化
窒化シリコン膜などのシリコンを構成元素として含む材
料が適していた。
タであるしきい値電圧（以下、Ｖthと記す）を所定の範
囲内に制御するためには、チャネル形成領域の価電子制
御の他に、活性層に密接して絶縁膜で形成する下地膜や
ゲート絶縁膜および層間絶縁膜の荷電欠陥密度を低減さ
ることや、その内部応力のバランスを考慮する必要があ
つた。このような要求に対して、酸化シリコン膜や酸化
窒化シリコン膜などのシリコンを構成元素として含む材
料が適していた。
【０００８】このように、モノシリック型の液晶表示装
置の性能向上を図るには、活性層を形成する結晶質半導
体層の結晶粒の大粒形化によりＴＦＴの性能を向上を図
るのみでは不十分であり、活性層とその上方および下方
に形成する下地膜やゲート絶縁膜および層間絶縁膜の諸
特性をも考慮する必要があった。
置の性能向上を図るには、活性層を形成する結晶質半導
体層の結晶粒の大粒形化によりＴＦＴの性能を向上を図
るのみでは不十分であり、活性層とその上方および下方
に形成する下地膜やゲート絶縁膜および層間絶縁膜の諸
特性をも考慮する必要があった。
【０００９】本発明はこのような問題点を解決するため
の技術であり、島状のパターンに形成された半導体領域
を、単結晶または単結晶と見なせる領域として形成する
と共に、ＴＦＴの諸特性を安定化させることのできる積
層構造を同時に実現させることを目的とする。さらに、
同一の基板上に複数の機能回路が形成されるモノシリッ
ク型の液晶表示装置に代表される半導体装置において、
その機能回路が要求する仕様に応じて適切な性能のＴＦ
Ｔを配置することを可能とし、その動作特性や信頼性を
大幅に向上させることを目的とする。
の技術であり、島状のパターンに形成された半導体領域
を、単結晶または単結晶と見なせる領域として形成する
と共に、ＴＦＴの諸特性を安定化させることのできる積
層構造を同時に実現させることを目的とする。さらに、
同一の基板上に複数の機能回路が形成されるモノシリッ
ク型の液晶表示装置に代表される半導体装置において、
その機能回路が要求する仕様に応じて適切な性能のＴＦ
Ｔを配置することを可能とし、その動作特性や信頼性を
大幅に向上させることを目的とする。
【００１０】
【課題を解決するための手段】ガラスなどの基板上に形
成した非晶質半導体層から結晶質半導体層を形成する方
法にレーザーアニール法を用いる。本発明のレーザーア
ニール法は、パルス発振型または連続発光型のエキシマ
レーザーやアルゴンレーザーをその光源とし、光学系に
て線状に形成されたレーザー光を、半導体層の下地膜と
接する第１の表面と、その反対側の第２の表面の両方か
ら照射する。
成した非晶質半導体層から結晶質半導体層を形成する方
法にレーザーアニール法を用いる。本発明のレーザーア
ニール法は、パルス発振型または連続発光型のエキシマ
レーザーやアルゴンレーザーをその光源とし、光学系に
て線状に形成されたレーザー光を、半導体層の下地膜と
接する第１の表面と、その反対側の第２の表面の両方か
ら照射する。
【００１１】図３（Ａ）はこのようなレーザーアニール
装置の構成を示す図である。レーザーアニール装置は、
レーザー発振器１２０１、光学系１１００、基板を固定
するステージ１２０２を有し、ステージ１２０２にはヒ
ーター１２０３とヒーターコントローラー１２０４が付
加されて、基板を１００〜４５０℃まで加熱することが
できる。ステージ１２０２上には反射板１２０５が設け
られ、その上に基板１２０６を設置する。図３（Ａ）の
ような構成のレーザーアニール装置の構成において、基
板１２０６の保持方法を図３（Ｂ）を用いて説明する。
ステージ１２０２に保持された基板１２０６は、反応室
１２１３に設置されレーザー光が照射される。反応室内
は図示されていない排気系またはガス系により減圧状態
または不活性ガス雰囲気とすることができ、半導体膜を
汚染させることなく１００〜４５０℃まで加熱すること
ができる。ステージ１２０２はガイドレール１２１６に
沿って反応室内を移動することができ、基板の全面に線
状レーサー光を照射させることができる。レーザー光は
基板１２０６の上面に設けられた図示されていない石英
製の窓から入射する。また、図３（Ｂ）ではこの反応室
１２１３にトランスファー室１２１０、中間室１２１
１、ロード・アンロード室１２１２が接続し、仕切弁１
２１７、１２１８で分離されている。ロード・アンロー
ド室１２１２には複数の基板を保持することが可能なカ
セット１２１４が設置され、トランスファー室１２１０
に設けられた搬送ロボット１２１５により基板が搬送さ
れる。基板１２０６は搬送中の基板を表す。このような
構成とすることによりレーザーアニールを減圧下または
不活性ガス雰囲気中で連続して処理することができる。
装置の構成を示す図である。レーザーアニール装置は、
レーザー発振器１２０１、光学系１１００、基板を固定
するステージ１２０２を有し、ステージ１２０２にはヒ
ーター１２０３とヒーターコントローラー１２０４が付
加されて、基板を１００〜４５０℃まで加熱することが
できる。ステージ１２０２上には反射板１２０５が設け
られ、その上に基板１２０６を設置する。図３（Ａ）の
ような構成のレーザーアニール装置の構成において、基
板１２０６の保持方法を図３（Ｂ）を用いて説明する。
ステージ１２０２に保持された基板１２０６は、反応室
１２１３に設置されレーザー光が照射される。反応室内
は図示されていない排気系またはガス系により減圧状態
または不活性ガス雰囲気とすることができ、半導体膜を
汚染させることなく１００〜４５０℃まで加熱すること
ができる。ステージ１２０２はガイドレール１２１６に
沿って反応室内を移動することができ、基板の全面に線
状レーサー光を照射させることができる。レーザー光は
基板１２０６の上面に設けられた図示されていない石英
製の窓から入射する。また、図３（Ｂ）ではこの反応室
１２１３にトランスファー室１２１０、中間室１２１
１、ロード・アンロード室１２１２が接続し、仕切弁１
２１７、１２１８で分離されている。ロード・アンロー
ド室１２１２には複数の基板を保持することが可能なカ
セット１２１４が設置され、トランスファー室１２１０
に設けられた搬送ロボット１２１５により基板が搬送さ
れる。基板１２０６は搬送中の基板を表す。このような
構成とすることによりレーザーアニールを減圧下または
不活性ガス雰囲気中で連続して処理することができる。
【００１２】図２（Ａ）、（Ｂ）は図３（Ａ）で示した
レーザーアニール装置の光学系構成を説明する図であ
る。レーザー発振器１１０１にはエキシマレーザーやア
ルゴンレーザーなどを適用する。図２（Ａ）は光学系１
１００を側面から見た図であり、レーザー発振器１１０
１から出たレーザー光はシリンドリカルレンズアレイ１
１０２により縦方向に分割される。この分割されたレー
ザー光はシリンドリカルレンズ１１０４により、一旦集
光された後広がって、ミラー１１０７で反射され、その
後、シリンドリカルレンズ１１０８により照射面１１０
９で線状レーザー光となるようにする。これにより、線
状レーザー光の幅方向のエネルギー分布の均一化を図る
ことができる。また、図２（Ｂ）は光学系１１００を上
面から見た図であり、レーザー発振器１１０１から出た
レーザー光はシリンドリカルレンズアレイ１１０２によ
り横方向に分割される。その後、シリンドリカルレンズ
１１０５により、レーザー光は照射面１１０９で一つに
合成される。これにより、線状レーザー光の長手方向の
エネルギー分布の均一化を図ることができる。
レーザーアニール装置の光学系構成を説明する図であ
る。レーザー発振器１１０１にはエキシマレーザーやア
ルゴンレーザーなどを適用する。図２（Ａ）は光学系１
１００を側面から見た図であり、レーザー発振器１１０
１から出たレーザー光はシリンドリカルレンズアレイ１
１０２により縦方向に分割される。この分割されたレー
ザー光はシリンドリカルレンズ１１０４により、一旦集
光された後広がって、ミラー１１０７で反射され、その
後、シリンドリカルレンズ１１０８により照射面１１０
９で線状レーザー光となるようにする。これにより、線
状レーザー光の幅方向のエネルギー分布の均一化を図る
ことができる。また、図２（Ｂ）は光学系１１００を上
面から見た図であり、レーザー発振器１１０１から出た
レーザー光はシリンドリカルレンズアレイ１１０２によ
り横方向に分割される。その後、シリンドリカルレンズ
１１０５により、レーザー光は照射面１１０９で一つに
合成される。これにより、線状レーザー光の長手方向の
エネルギー分布の均一化を図ることができる。
【００１３】さらに、図１は本発明に関わるレーザーア
ニール法の概念を説明する図である。ガラスなどの基板
１００１上に絶縁膜１００２が形成され、その上に島状
半導体層１００３が形成されている。絶縁膜１００２は
酸化シリコン膜や窒化シリコン膜、酸化窒化シリコン
膜、およびアルミニウムを成分とする絶縁膜などを適用
し、これらの膜単体か若しくは適宣組み合わせて用い
る。そして、図２（Ａ）、（Ｂ）で説明した光学系１１
００により、シリンドリカルレンズ１１０８と同等の機
能を有するシリンドリカルレンズ１００５を通過したレ
ーザー光は線状レーザー光として島状半導体層１００３
に照射される。島状半導体層１００３には、シリンドリ
カルレンズ１００５を通過して直接島状半導体層１００
３の第２の表面から照射する直達レーザー光成分１００
６と、絶縁膜１００２と基板１００１を透過して、反射
板１００４で反射して、再度基板１００１と絶縁膜１０
０２を透過して島状半導体層１００３の第１の表面から
照射される拡散レーザー光成分１００７がある。いずれ
にしても、シリンドリカルレンズ１００５を通過したレ
ーザー光は、集光される過程で基板表面に対し、４５〜
９０°の入射角を持つので、反射板１００４で反射する
レーザー光は、島状半導体層１００３の内側の方向にも
反射する。反射板１００４はアルミニウムなどで反射表
面を形成する。この反射表面を鏡面にしておくと、２４
０〜３２０nmの波長範囲で約９０％の正反射率が得られ
る。また、材質をアルミニウムとして、その表面に数１
００nmの微細な凹凸形状を形成しておくと、拡散反射率
（積分反射率―正反射率）は５０〜７０％が得られる。
ニール法の概念を説明する図である。ガラスなどの基板
１００１上に絶縁膜１００２が形成され、その上に島状
半導体層１００３が形成されている。絶縁膜１００２は
酸化シリコン膜や窒化シリコン膜、酸化窒化シリコン
膜、およびアルミニウムを成分とする絶縁膜などを適用
し、これらの膜単体か若しくは適宣組み合わせて用い
る。そして、図２（Ａ）、（Ｂ）で説明した光学系１１
００により、シリンドリカルレンズ１１０８と同等の機
能を有するシリンドリカルレンズ１００５を通過したレ
ーザー光は線状レーザー光として島状半導体層１００３
に照射される。島状半導体層１００３には、シリンドリ
カルレンズ１００５を通過して直接島状半導体層１００
３の第２の表面から照射する直達レーザー光成分１００
６と、絶縁膜１００２と基板１００１を透過して、反射
板１００４で反射して、再度基板１００１と絶縁膜１０
０２を透過して島状半導体層１００３の第１の表面から
照射される拡散レーザー光成分１００７がある。いずれ
にしても、シリンドリカルレンズ１００５を通過したレ
ーザー光は、集光される過程で基板表面に対し、４５〜
９０°の入射角を持つので、反射板１００４で反射する
レーザー光は、島状半導体層１００３の内側の方向にも
反射する。反射板１００４はアルミニウムなどで反射表
面を形成する。この反射表面を鏡面にしておくと、２４
０〜３２０nmの波長範囲で約９０％の正反射率が得られ
る。また、材質をアルミニウムとして、その表面に数１
００nmの微細な凹凸形状を形成しておくと、拡散反射率
（積分反射率―正反射率）は５０〜７０％が得られる。
【００１４】このようにして、レーザー光は基板１００
１の第２の表面と第１の表面から照射され、この基板１
００１上に形成された島状半導体層１００３は両面から
レーザーアニールされることになる。レーザーアニール
法では、照射するレーザー光の条件を最適なものとする
ことにより半導体膜を瞬時に加熱して溶融させ、結晶核
の発生密度とその結晶核からの結晶成長を制御しようと
している。エキシマレーザーの発振パルス幅は数nsec〜
数百nsec、例えば３０nsecであるので、パルス発振周波
数を３０Ｈｚとして照射すると、そのレーザー光が照射
された領域の半導体層はパルスレーザー光により瞬時に
加熱され、その加熱時間よりも遥かに長い時間冷却され
る。
１の第２の表面と第１の表面から照射され、この基板１
００１上に形成された島状半導体層１００３は両面から
レーザーアニールされることになる。レーザーアニール
法では、照射するレーザー光の条件を最適なものとする
ことにより半導体膜を瞬時に加熱して溶融させ、結晶核
の発生密度とその結晶核からの結晶成長を制御しようと
している。エキシマレーザーの発振パルス幅は数nsec〜
数百nsec、例えば３０nsecであるので、パルス発振周波
数を３０Ｈｚとして照射すると、そのレーザー光が照射
された領域の半導体層はパルスレーザー光により瞬時に
加熱され、その加熱時間よりも遥かに長い時間冷却され
る。
【００１５】基板上に形成された半導体層に対して、一
方の面のみからのレーザー光の照射では、片側しか加熱
されないので、加熱溶融と冷却固化のサイクルは急峻な
ものとなり、結晶核の発生密度を制御できたとしても十
分な結晶成長は期待できない。しかし、半導体層の両方
の面からレーザー光を照射するとこの加熱溶融と冷却固
化のサイクルが緩やかなものとなり、冷却固化の過程で
結晶成長に許容される時間が相対的に長くなることによ
り、充分な結晶成長を得ることができる。
方の面のみからのレーザー光の照射では、片側しか加熱
されないので、加熱溶融と冷却固化のサイクルは急峻な
ものとなり、結晶核の発生密度を制御できたとしても十
分な結晶成長は期待できない。しかし、半導体層の両方
の面からレーザー光を照射するとこの加熱溶融と冷却固
化のサイクルが緩やかなものとなり、冷却固化の過程で
結晶成長に許容される時間が相対的に長くなることによ
り、充分な結晶成長を得ることができる。
【００１６】エキシマレーザー光の波長では、レーザー
光は半導体層の最表面のみ吸収されて熱に変換される。
例えば、波長３０８nmのＸｅＣｌエキシマレーザー光の
場合、シリコン層の表面から２０nmまでの領域で殆どが
吸収され発熱する。その後、その領域から内側のシリコ
ン層に熱伝導することで、シリコン層全体がアニールさ
れる。つまり、レーザー光が照射されている間は、常に
シリコン層の表面温度が他の領域と比較して高くなる。
この事は、レーザーアニールにおける熱伝導シミュレー
ションから得られる結果から推測することができる。
光は半導体層の最表面のみ吸収されて熱に変換される。
例えば、波長３０８nmのＸｅＣｌエキシマレーザー光の
場合、シリコン層の表面から２０nmまでの領域で殆どが
吸収され発熱する。その後、その領域から内側のシリコ
ン層に熱伝導することで、シリコン層全体がアニールさ
れる。つまり、レーザー光が照射されている間は、常に
シリコン層の表面温度が他の領域と比較して高くなる。
この事は、レーザーアニールにおける熱伝導シミュレー
ションから得られる結果から推測することができる。
【００１７】ここで、表側からの片面からレーザー光を
照射した場合と、表側と裏側の両面からレーザー光が照
射された時において、シリコン層に吸収されて熱に変換
されるエネルギーが同じ場合を仮定する。図２６にシリ
コン層の深さ方向におけるレーザー光強度分布のシミュ
レーション結果を、片面照射と両面照射のそれぞれの場
合について示す。両面照射の場合には、表側照射強度と
裏側照射強度の比が３：１の場合を示している。図２６
に示すように、レーザー光が照射される温度上昇過程に
おいて、両面照射の場合、レーザー光を吸収して発熱す
る領域が、表面側と下地界面側の２つになる。つまり、
発熱する領域を実効的に拡大することができる。このた
め、片面照射と比較してアブレーションが発生しにくく
なる（エキシマレーザー光を半導体層に照射する場合、
あるレーザーエネルギー密度以上でアブレーションが発
生することが知られている）。つまり、両面照射では、
半導体層にアブレーションを発生させることなく実効的
に高いエネルギー密度で半導体層を加熱することができ
る。
照射した場合と、表側と裏側の両面からレーザー光が照
射された時において、シリコン層に吸収されて熱に変換
されるエネルギーが同じ場合を仮定する。図２６にシリ
コン層の深さ方向におけるレーザー光強度分布のシミュ
レーション結果を、片面照射と両面照射のそれぞれの場
合について示す。両面照射の場合には、表側照射強度と
裏側照射強度の比が３：１の場合を示している。図２６
に示すように、レーザー光が照射される温度上昇過程に
おいて、両面照射の場合、レーザー光を吸収して発熱す
る領域が、表面側と下地界面側の２つになる。つまり、
発熱する領域を実効的に拡大することができる。このた
め、片面照射と比較してアブレーションが発生しにくく
なる（エキシマレーザー光を半導体層に照射する場合、
あるレーザーエネルギー密度以上でアブレーションが発
生することが知られている）。つまり、両面照射では、
半導体層にアブレーションを発生させることなく実効的
に高いエネルギー密度で半導体層を加熱することができ
る。
【００１８】本発明は、このようなレーザーアニール法
（デュアルビームレーザーアニール法）を適用して、島
状半導体層を単結晶または単結晶と見なせる領域を形成
し、そのような島状半導体層をＴＦＴの活性層に用い
て、さらに各回路の機能に応じた構造を有するＴＦＴを
有する半導体装置を作製する。
（デュアルビームレーザーアニール法）を適用して、島
状半導体層を単結晶または単結晶と見なせる領域を形成
し、そのような島状半導体層をＴＦＴの活性層に用い
て、さらに各回路の機能に応じた構造を有するＴＦＴを
有する半導体装置を作製する。
【００１９】従って、上記問題点を解決するために本発
明の構成は、基板に密接して下地膜を形成する第１の工
程と、前記下地膜上に、該下地膜に接する第１の表面
と、その反対側に第２の表面を有する第１形状の非晶質
半導体層を形成する第２の工程と、前記第１形状の非晶
質半導体層の第２の表面に第１のレーザー光を照射し
て、かつ、前記第１形状の非晶質半導体層の周辺の領域
より入射して、前記基板を透過して反射板にて反射した
第２のレーザー光を前記第１の表面から照射して、第１
形状の結晶質半導体層を形成する第３の工程と、前記第
１形状の結晶質半導体層のゲート電極と重なる領域、若
しくはチャネル形成領域を形成する領域において、該第
１形状の結晶質半導体層の端部から１μｍ以上除去し
て、第２形状の結晶質半導体層を形成する第４の工程
と、前記第２形状の結晶質半導体層に、一導電型の不純
物領域を形成する第５の工程と、前記第２形状の結晶質
半導体層に、水素を添加する第６の工程とを有すること
を特徴としている。
明の構成は、基板に密接して下地膜を形成する第１の工
程と、前記下地膜上に、該下地膜に接する第１の表面
と、その反対側に第２の表面を有する第１形状の非晶質
半導体層を形成する第２の工程と、前記第１形状の非晶
質半導体層の第２の表面に第１のレーザー光を照射し
て、かつ、前記第１形状の非晶質半導体層の周辺の領域
より入射して、前記基板を透過して反射板にて反射した
第２のレーザー光を前記第１の表面から照射して、第１
形状の結晶質半導体層を形成する第３の工程と、前記第
１形状の結晶質半導体層のゲート電極と重なる領域、若
しくはチャネル形成領域を形成する領域において、該第
１形状の結晶質半導体層の端部から１μｍ以上除去し
て、第２形状の結晶質半導体層を形成する第４の工程
と、前記第２形状の結晶質半導体層に、一導電型の不純
物領域を形成する第５の工程と、前記第２形状の結晶質
半導体層に、水素を添加する第６の工程とを有すること
を特徴としている。
【００２０】また、他の発明の構成は、基板に密接して
下地膜を形成する第１の工程と、前記下地膜上に、該下
地膜に接する第１の表面と、その反対側に第２の表面を
有する第１形状の非晶質半導体層を形成する第２の工程
と、前記第１形状の非晶質半導体層に半導体の結晶化を
助長する元素を導入する第３の工程と、前記第１形状の
非晶質半導体層の第２の表面に第１のレーザー光を照射
して、かつ、前記第１形状の非晶質半導体層の周辺の領
域より入射して、前記基板を透過して反射板にて反射し
た第２のレーザー光を前記第１の表面から照射して、第
１形状の結晶質半導体層を形成する第４の工程と、前記
第１形状の結晶質半導体層のゲート電極と重なる領域、
若しくはチャネル形成領域を形成する領域において、該
第１形状の結晶質半導体層の端部から１μｍ以上除去し
て、第２形状の結晶質半導体層を形成する第５の工程
と、前記第２形状の結晶質半導体層に、一導電型の不純
物領域を形成する第６の工程と、前記第２形状の結晶質
半導体層に、水素を添加する第７の工程とを有すること
を特徴としている。
下地膜を形成する第１の工程と、前記下地膜上に、該下
地膜に接する第１の表面と、その反対側に第２の表面を
有する第１形状の非晶質半導体層を形成する第２の工程
と、前記第１形状の非晶質半導体層に半導体の結晶化を
助長する元素を導入する第３の工程と、前記第１形状の
非晶質半導体層の第２の表面に第１のレーザー光を照射
して、かつ、前記第１形状の非晶質半導体層の周辺の領
域より入射して、前記基板を透過して反射板にて反射し
た第２のレーザー光を前記第１の表面から照射して、第
１形状の結晶質半導体層を形成する第４の工程と、前記
第１形状の結晶質半導体層のゲート電極と重なる領域、
若しくはチャネル形成領域を形成する領域において、該
第１形状の結晶質半導体層の端部から１μｍ以上除去し
て、第２形状の結晶質半導体層を形成する第５の工程
と、前記第２形状の結晶質半導体層に、一導電型の不純
物領域を形成する第６の工程と、前記第２形状の結晶質
半導体層に、水素を添加する第７の工程とを有すること
を特徴としている。
【００２１】また、他の発明の構成は、基板に密接して
下地膜を形成する第１の工程と、前記下地膜上に非晶質
半導体層を形成する第２の工程と、前記非晶質半導体層
に該非晶質半導体の結晶化を助長する元素を導入し、加
熱処理により結晶質半導体膜を形成する第３の工程と、
前記下地膜上に、該下地膜に接する第１の表面と、その
反対側に第２の表面を有する第１形状の結晶質半導体層
を形成する第４の工程と、前記第１形状の結晶質半導体
層の第２の表面に第１のレーザー光を照射して、かつ、
前記第１形状の結晶質半導体層の周辺の領域より入射し
て、前記基板を透過して反射板にて反射した第２のレー
ザー光を前記第１の表面から照射する第５の工程と、前
記第１形状の結晶質半導体層のゲート電極と重なる領
域、若しくはチャネル形成領域を形成する領域におい
て、該第１形状の結晶質半導体層の端部から１μｍ以上
除去して、第２形状の結晶質半導体層を形成する第６の
工程と、前記第２形状の結晶質半導体層に、一導電型の
不純物領域を形成する第７の工程と、前記第２形状の結
晶質半導体層に、水素を添加する第８の工程とを有する
ことを特徴としている。
下地膜を形成する第１の工程と、前記下地膜上に非晶質
半導体層を形成する第２の工程と、前記非晶質半導体層
に該非晶質半導体の結晶化を助長する元素を導入し、加
熱処理により結晶質半導体膜を形成する第３の工程と、
前記下地膜上に、該下地膜に接する第１の表面と、その
反対側に第２の表面を有する第１形状の結晶質半導体層
を形成する第４の工程と、前記第１形状の結晶質半導体
層の第２の表面に第１のレーザー光を照射して、かつ、
前記第１形状の結晶質半導体層の周辺の領域より入射し
て、前記基板を透過して反射板にて反射した第２のレー
ザー光を前記第１の表面から照射する第５の工程と、前
記第１形状の結晶質半導体層のゲート電極と重なる領
域、若しくはチャネル形成領域を形成する領域におい
て、該第１形状の結晶質半導体層の端部から１μｍ以上
除去して、第２形状の結晶質半導体層を形成する第６の
工程と、前記第２形状の結晶質半導体層に、一導電型の
不純物領域を形成する第７の工程と、前記第２形状の結
晶質半導体層に、水素を添加する第８の工程とを有する
ことを特徴としている。
【００２２】上記本発明の構成は、ｐチャネル型ＴＦＴ
とｎチャネル型ＴＦＴとを同一の基板上に有する半導体
装置の作製方法においても好適に適用できる。
とｎチャネル型ＴＦＴとを同一の基板上に有する半導体
装置の作製方法においても好適に適用できる。
【００２３】
【発明の実施の形態】[実施形態１]本発明の実施形態を
図４を用いて説明する。図４（Ａ）において、基板４０
１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸
ガラスなどの無アルカリガラス基板を用いる。例えば、
コーニング社の#７０５９ガラスや#１７３７ガラス基な
どを好適に用いることができる。その他に、ポリエチレ
ンテレフタレート（ＰＥＴ）、ポリエチレンナフタレー
ト（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など
光学的異方性を有しないプラスチック基板を用いること
ができる。ガラス基板を用いる場合には、ガラス歪み点
よりも１０〜２０℃程度低い温度であらかじめ熱処理し
ておいても良い。基板４０１のＴＦＴを形成する一主表
面に密接させて、基板４０１からの不純物拡散を防ぐた
めに、酸化シリコン膜、窒化シリコン膜または酸化窒化
シリコン膜などの下地膜４０２を形成する。例えば、プ
ラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製され
る酸化窒化シリコン膜４０２ａを１０〜２００nm（好ま
しくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作
製される酸化窒化水素化シリコン膜４０２ｂを５０〜２
００nm（好ましくは１００〜１５０nm）の厚さに積層形
成する。
図４を用いて説明する。図４（Ａ）において、基板４０
１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸
ガラスなどの無アルカリガラス基板を用いる。例えば、
コーニング社の#７０５９ガラスや#１７３７ガラス基な
どを好適に用いることができる。その他に、ポリエチレ
ンテレフタレート（ＰＥＴ）、ポリエチレンナフタレー
ト（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など
光学的異方性を有しないプラスチック基板を用いること
ができる。ガラス基板を用いる場合には、ガラス歪み点
よりも１０〜２０℃程度低い温度であらかじめ熱処理し
ておいても良い。基板４０１のＴＦＴを形成する一主表
面に密接させて、基板４０１からの不純物拡散を防ぐた
めに、酸化シリコン膜、窒化シリコン膜または酸化窒化
シリコン膜などの下地膜４０２を形成する。例えば、プ
ラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製され
る酸化窒化シリコン膜４０２ａを１０〜２００nm（好ま
しくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作
製される酸化窒化水素化シリコン膜４０２ｂを５０〜２
００nm（好ましくは１００〜１５０nm）の厚さに積層形
成する。
【００２４】酸化窒化シリコン膜は従来型の平行平板型
のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコ
ン膜４０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SC
CM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度
３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm
2、放電周波数６０MHzとした。一方、酸化窒化水素化シ
リコン膜４０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０
SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温
度４００℃、反応圧力２０Pa、放電電力密度０．４１W/
cm2、放電周波数６０MHzとした。これらの膜は、基板温
度を変化させ、反応ガスの切り替えのみで連続して形成
することもできる。このような下地膜は、内部応力が基
板に対して引張応力を有するように形成しておくと、し
きい値電圧（Ｖｔｈ）を安定化させる上で望ましい。ま
た、その内部応力は４００〜６００℃の熱処理において
変化しないことが望ましい。
のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコ
ン膜４０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SC
CM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度
３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm
2、放電周波数６０MHzとした。一方、酸化窒化水素化シ
リコン膜４０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０
SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温
度４００℃、反応圧力２０Pa、放電電力密度０．４１W/
cm2、放電周波数６０MHzとした。これらの膜は、基板温
度を変化させ、反応ガスの切り替えのみで連続して形成
することもできる。このような下地膜は、内部応力が基
板に対して引張応力を有するように形成しておくと、し
きい値電圧（Ｖｔｈ）を安定化させる上で望ましい。ま
た、その内部応力は４００〜６００℃の熱処理において
変化しないことが望ましい。
【００２５】このようにして作製した酸化窒化シリコン
膜４０２ａは、密度が９．２８×１０22/cm3であり、フ
ッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフ
ッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。
膜４０２ａは、密度が９．２８×１０22/cm3であり、フ
ッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフ
ッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。
【００２６】次に、２５〜８０nm（好ましくは３０〜６
０nm）の厚さで非晶質構造を有する非晶質半導体層４０
３を、プラズマＣＶＤ法やスパッタ法などの公知の方法
で形成する。例えば、プラズマＣＶＤ法で非晶質シリコ
ン膜を５５nmの厚さに形成する。非晶質構造を有する半
導体膜には、非晶質半導体層や微結晶半導体膜があり、
非晶質シリコンゲルマニウム膜などの非晶質構造を有す
る化合物半導体膜を適用しても良い。また、下地膜１０
２と非晶質半導体層４０３とは両者を連続形成すること
も可能である。例えば、前述のように酸化窒化シリコン
膜４０２ａと酸化窒化水素化シリコン膜４０２ｂをプラ
ズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、
Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り
替えれば、一旦大気雰囲気に晒すことなく連続形成でき
る。その結果、酸化窒化水素化シリコン膜４０２ｂの表
面の汚染を防ぐことが可能となり、作製するＴＦＴの特
性バラツキやしきい値電圧の変動を低減させることがで
きる。
０nm）の厚さで非晶質構造を有する非晶質半導体層４０
３を、プラズマＣＶＤ法やスパッタ法などの公知の方法
で形成する。例えば、プラズマＣＶＤ法で非晶質シリコ
ン膜を５５nmの厚さに形成する。非晶質構造を有する半
導体膜には、非晶質半導体層や微結晶半導体膜があり、
非晶質シリコンゲルマニウム膜などの非晶質構造を有す
る化合物半導体膜を適用しても良い。また、下地膜１０
２と非晶質半導体層４０３とは両者を連続形成すること
も可能である。例えば、前述のように酸化窒化シリコン
膜４０２ａと酸化窒化水素化シリコン膜４０２ｂをプラ
ズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、
Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り
替えれば、一旦大気雰囲気に晒すことなく連続形成でき
る。その結果、酸化窒化水素化シリコン膜４０２ｂの表
面の汚染を防ぐことが可能となり、作製するＴＦＴの特
性バラツキやしきい値電圧の変動を低減させることがで
きる。
【００２７】そして、図４（Ｂ）に示すように非晶質半
導体半導体層４０３から、第１の形状を有する島状半導
体層４０４を形成する。第１の形状は、正方形、長方
形、または任意の多角形とすることができるが、中心部
から端部までの距離が５０μm以下の領域を有するよう
にする。これは、レーザーアニールの工程において、レ
ーザー光を島状半導体層４０３の周辺の領域から基板へ
入射させ、基板の下側に置いた反射板で反射したレーザ
ー光を再び島状半導体層４０３の第１の表面に入射させ
て、結晶化を有効に行わせる目的おいて限定される値で
ある。一辺がこの値以上であると、島状半導体層４０３
の内側まで前記反射したレーザー光が入射しなくなり、
結晶化が良好に行われなくなる。
導体半導体層４０３から、第１の形状を有する島状半導
体層４０４を形成する。第１の形状は、正方形、長方
形、または任意の多角形とすることができるが、中心部
から端部までの距離が５０μm以下の領域を有するよう
にする。これは、レーザーアニールの工程において、レ
ーザー光を島状半導体層４０３の周辺の領域から基板へ
入射させ、基板の下側に置いた反射板で反射したレーザ
ー光を再び島状半導体層４０３の第１の表面に入射させ
て、結晶化を有効に行わせる目的おいて限定される値で
ある。一辺がこの値以上であると、島状半導体層４０３
の内側まで前記反射したレーザー光が入射しなくなり、
結晶化が良好に行われなくなる。
【００２８】次に、結晶化を図４（Ｃ）に示すように、
レーザーアニール法により行う。結晶化のためにはま
ず、非晶質半導体層が含有する水素を放出させておくこ
とが望ましく、４００〜５００℃で１時間程度の熱処理
を行い含有する水素量を５atomic％以下にしておくと良
い。レーザーアニール法は、パルス発振型または連続発
光型のエキシマレーザーやアルゴンレーザーをその光源
とする。その装置の構成および概念はは、前述の様に図
１と図３で説明したものと同様なものを適用する。
レーザーアニール法により行う。結晶化のためにはま
ず、非晶質半導体層が含有する水素を放出させておくこ
とが望ましく、４００〜５００℃で１時間程度の熱処理
を行い含有する水素量を５atomic％以下にしておくと良
い。レーザーアニール法は、パルス発振型または連続発
光型のエキシマレーザーやアルゴンレーザーをその光源
とする。その装置の構成および概念はは、前述の様に図
１と図３で説明したものと同様なものを適用する。
【００２９】レーザーアニール条件は実施者が適宣選択
するものであるが、例えば、エキシマレーザーのパルス
発振周波数３０Ｈｚとし、レーザーエネルギー密度を１
００〜５００mJ/cm2(代表的には３００〜３５０mJ/cm2)
として、線幅１００〜１０００μm、例えば線幅４００
μmの線状ビームを照射する。この線幅は島状半導体層
４０４よりも大きいので、１パルスの線状ビームで、少
なくとも一つの島状半導体層４０４の第２の表面の全面
と、島状半導体層４０４の周辺を照射することができ
る。島状半導体層４０４の周辺にある入射角θを持って
照射された光の一部は基板の下側の反射板に達し、そこ
で反射角θ'を持って反射された光の一部は島状半導体
層４０４の第１の表面に照射される。また、線状ビーム
を走査しながら複数回照射しても良い。この時の線状ビ
ームの重ね合わせ率（オーバーラップ率）を５０〜９８
％として行うと良い。実際には照射パルス数を２０〜４
０パルスとすると良い。レーザービームの形状は面状と
しても同様に処理することができる。
するものであるが、例えば、エキシマレーザーのパルス
発振周波数３０Ｈｚとし、レーザーエネルギー密度を１
００〜５００mJ/cm2(代表的には３００〜３５０mJ/cm2)
として、線幅１００〜１０００μm、例えば線幅４００
μmの線状ビームを照射する。この線幅は島状半導体層
４０４よりも大きいので、１パルスの線状ビームで、少
なくとも一つの島状半導体層４０４の第２の表面の全面
と、島状半導体層４０４の周辺を照射することができ
る。島状半導体層４０４の周辺にある入射角θを持って
照射された光の一部は基板の下側の反射板に達し、そこ
で反射角θ'を持って反射された光の一部は島状半導体
層４０４の第１の表面に照射される。また、線状ビーム
を走査しながら複数回照射しても良い。この時の線状ビ
ームの重ね合わせ率（オーバーラップ率）を５０〜９８
％として行うと良い。実際には照射パルス数を２０〜４
０パルスとすると良い。レーザービームの形状は面状と
しても同様に処理することができる。
【００３０】このような、レーザーアニール方法におい
て、島状半導体層４０４の周辺にある入射角θを持って
照射された光は、基板４０１を通過する過程で約５０％
減衰する。反射板の正反射率を９０％としても、実際に
島状半導体層４０４の第１の表面に照射されるレーザー
光は、直達レーザー光の１５〜３０％程度であると考え
られる。しかし、この程度の強度の拡散レーザー光によ
っても島状半導体層４０４は十分に加熱される。その結
果、直達レーザー光と拡散レーザー光によって溶融され
た半導体層の冷却過程は緩やかなものとなり、結晶成長
を十分成し遂げさせることが可能となる。
て、島状半導体層４０４の周辺にある入射角θを持って
照射された光は、基板４０１を通過する過程で約５０％
減衰する。反射板の正反射率を９０％としても、実際に
島状半導体層４０４の第１の表面に照射されるレーザー
光は、直達レーザー光の１５〜３０％程度であると考え
られる。しかし、この程度の強度の拡散レーザー光によ
っても島状半導体層４０４は十分に加熱される。その結
果、直達レーザー光と拡散レーザー光によって溶融され
た半導体層の冷却過程は緩やかなものとなり、結晶成長
を十分成し遂げさせることが可能となる。
【００３１】これは、図３（Ａ）で示すステージ１２０
２に設けられたヒーター１２０３によっても基板を１０
０〜４５０℃までの加熱ができるが、拡散レーザー光に
よる半導体層の加熱はこの温度以上の効果がある。
２に設けられたヒーター１２０３によっても基板を１０
０〜４５０℃までの加熱ができるが、拡散レーザー光に
よる半導体層の加熱はこの温度以上の効果がある。
【００３２】また、島状半導体層４０４の内側まで拡散
レーザー光を効果的に入射させるには、反射板をアルミ
ニウムとして、その表面に数１００nmの微細な凹凸形状
を形成して、拡散反射率を５０〜７０％としておくと有
効である。これは、微細な凹凸形状の表面によりレーザ
ー光の散乱角が大きくなるためである。
レーザー光を効果的に入射させるには、反射板をアルミ
ニウムとして、その表面に数１００nmの微細な凹凸形状
を形成して、拡散反射率を５０〜７０％としておくと有
効である。これは、微細な凹凸形状の表面によりレーザ
ー光の散乱角が大きくなるためである。
【００３３】このようにしてレーザーアニールを施す結
果、図４（Ｃ）に示すように島状半導体層４０４は、非
晶質構造から結晶質構造へ遷移することにより緻密化し
て１〜１５％程度収縮する（図中の点線はアニール前の
島状半導体層の大きさを示す）。そして、結晶構造を有
する島状半導体層４０５が形成される。この島状半導体
層４０５の周辺部には収縮による歪みが蓄積した領域４
０６ができる。この歪みが蓄積した領域４０６には多数
の捕獲中心や再結合中心などの欠陥準位があるので、少
なくともＴＦＴのチャネル形成領域などに使用すること
は適切でない。そのために、特開平８−２２８００６号
公報には、このような島状半導体層の周辺の歪みが蓄積
した領域を除去して新たな形状の島状半導体層を形成す
る技術が開示されている。従って、図４（Ｄ）に示すよ
うに、歪みが蓄積した領域４０６をエッチングして除去
して島状半導体層４０７を形成する（図中の点線で示す
４０８はエッチングで除去した領域を示す）。
果、図４（Ｃ）に示すように島状半導体層４０４は、非
晶質構造から結晶質構造へ遷移することにより緻密化し
て１〜１５％程度収縮する（図中の点線はアニール前の
島状半導体層の大きさを示す）。そして、結晶構造を有
する島状半導体層４０５が形成される。この島状半導体
層４０５の周辺部には収縮による歪みが蓄積した領域４
０６ができる。この歪みが蓄積した領域４０６には多数
の捕獲中心や再結合中心などの欠陥準位があるので、少
なくともＴＦＴのチャネル形成領域などに使用すること
は適切でない。そのために、特開平８−２２８００６号
公報には、このような島状半導体層の周辺の歪みが蓄積
した領域を除去して新たな形状の島状半導体層を形成す
る技術が開示されている。従って、図４（Ｄ）に示すよ
うに、歪みが蓄積した領域４０６をエッチングして除去
して島状半導体層４０７を形成する（図中の点線で示す
４０８はエッチングで除去した領域を示す）。
【００３４】その後、島状半導体層４０７は、３〜１０
０％の水素を含む雰囲気中で３００〜４５０℃の加熱処
理、或いは、プラズマによって生成された水素を含む雰
囲気中で２００〜４５０℃の加熱処理によって、残留す
る欠陥を中和することができる。このようにして作製さ
れた島状半導体層４０７は、ＴＦＴの活性層として好適
に用いることができる。
０％の水素を含む雰囲気中で３００〜４５０℃の加熱処
理、或いは、プラズマによって生成された水素を含む雰
囲気中で２００〜４５０℃の加熱処理によって、残留す
る欠陥を中和することができる。このようにして作製さ
れた島状半導体層４０７は、ＴＦＴの活性層として好適
に用いることができる。
【００３５】[実施形態２]本発明の他の実施形態を図５
を用いて説明する。図５（Ａ）において、基板５０１、
下地膜５０２、非晶質半導体層５０３は実施形態１と同
様にして作製する。そして、図５（Ｂ）に示すように非
晶質半導体半導体層５０３から、第１の形状を有する島
状半導体層５０４を形成する。そして、重量換算で５〜
１００ｐｐｍの触媒元素を含む水溶液をスピンコート法
で塗布して触媒元素を含有する層５０５を形成する。触
媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、
鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛
（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）などである。この触媒元素を含有する
層５０５は、スピンコート法の他にスパッタ法や真空蒸
着法によって上記触媒元素の層を１〜５nmの厚さに形成
しても良い。
を用いて説明する。図５（Ａ）において、基板５０１、
下地膜５０２、非晶質半導体層５０３は実施形態１と同
様にして作製する。そして、図５（Ｂ）に示すように非
晶質半導体半導体層５０３から、第１の形状を有する島
状半導体層５０４を形成する。そして、重量換算で５〜
１００ｐｐｍの触媒元素を含む水溶液をスピンコート法
で塗布して触媒元素を含有する層５０５を形成する。触
媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、
鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛
（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）などである。この触媒元素を含有する
層５０５は、スピンコート法の他にスパッタ法や真空蒸
着法によって上記触媒元素の層を１〜５nmの厚さに形成
しても良い。
【００３６】この状態の基板に対して、実施形態１と同
様にしてレーザーアニールを施す。その結果、直達レー
ザー光および拡散レーザー光により一旦溶融状態を経て
形成される結晶構造を有する島状半導体層５０６中には
触媒元素が１×１０17〜１×１０19atoms/cm3程度の濃
度で含まれている。触媒元素は結晶化において半導体層
中にシリサイドを形成しながら拡散し、その過程で半導
体層の結晶化を促進させる効果があり、実施形態１と比
較してより結晶性の高い結晶質半導体層を形成すること
を可能とする。しかし、この場合でも島状半導体層５０
６は、非晶質構造から結晶質構造へ遷移することにより
緻密化して収縮する（図中の点線はアニール前の島状半
導体層の大きさを示す）ので、この島状半導体層５０６
の周辺部には収縮による歪みが蓄積した領域５０７がで
きる。従って、この場合でも図５（Ｄ）に示すように、
歪みが蓄積した領域５０７をエッチングして除去して第
２の形状を有する島状半導体層５０８を形成する（図中
の点線で示す５０９はエッチングで除去した領域を示し
ている）。
様にしてレーザーアニールを施す。その結果、直達レー
ザー光および拡散レーザー光により一旦溶融状態を経て
形成される結晶構造を有する島状半導体層５０６中には
触媒元素が１×１０17〜１×１０19atoms/cm3程度の濃
度で含まれている。触媒元素は結晶化において半導体層
中にシリサイドを形成しながら拡散し、その過程で半導
体層の結晶化を促進させる効果があり、実施形態１と比
較してより結晶性の高い結晶質半導体層を形成すること
を可能とする。しかし、この場合でも島状半導体層５０
６は、非晶質構造から結晶質構造へ遷移することにより
緻密化して収縮する（図中の点線はアニール前の島状半
導体層の大きさを示す）ので、この島状半導体層５０６
の周辺部には収縮による歪みが蓄積した領域５０７がで
きる。従って、この場合でも図５（Ｄ）に示すように、
歪みが蓄積した領域５０７をエッチングして除去して第
２の形状を有する島状半導体層５０８を形成する（図中
の点線で示す５０９はエッチングで除去した領域を示し
ている）。
【００３７】その後、島状半導体層５０８は、３〜１０
０％の水素を含む雰囲気中で３００〜４５０℃の加熱処
理、或いは、プラズマによって生成された水素を含む雰
囲気中で２００〜４５０℃の加熱処理によって、残留す
る欠陥を中和することができる。このようにして作製さ
れた島状半導体層５０８は、ＴＦＴの活性層として好適
に用いることができる。
０％の水素を含む雰囲気中で３００〜４５０℃の加熱処
理、或いは、プラズマによって生成された水素を含む雰
囲気中で２００〜４５０℃の加熱処理によって、残留す
る欠陥を中和することができる。このようにして作製さ
れた島状半導体層５０８は、ＴＦＴの活性層として好適
に用いることができる。
【００３８】[実施形態３]ＴＦＴの活性層とする結晶構
造を有する島状半導体層の作製方法は、レーザーアニー
ル法のみから作製されるものではなく、本発明に関わる
レーザーアニール法と熱アニール法を併用させても良
い。特に、熱アニール法による結晶化は、特開平７−１
３０６５２号公報で開示される触媒元素を用いる結晶化
法にも応用すると、６００℃以下の温度で結晶化を実現
でき、このようにして作製された結晶質半導体層を本発
明に関わるレーザーアニール法で処理すると高品質の結
晶質半導体層を得ることができる。このような実施形態
を図６を用いて説明する。
造を有する島状半導体層の作製方法は、レーザーアニー
ル法のみから作製されるものではなく、本発明に関わる
レーザーアニール法と熱アニール法を併用させても良
い。特に、熱アニール法による結晶化は、特開平７−１
３０６５２号公報で開示される触媒元素を用いる結晶化
法にも応用すると、６００℃以下の温度で結晶化を実現
でき、このようにして作製された結晶質半導体層を本発
明に関わるレーザーアニール法で処理すると高品質の結
晶質半導体層を得ることができる。このような実施形態
を図６を用いて説明する。
【００３９】図６（Ａ）において、基板６０１には実施
形態１で示したガラス基板を好適に用いることができ
る。その他、下地膜６０２、非晶質半導体層６０３は実
施形態１と同様にして作製する。そして、この状態で実
施形態２と同様にして触媒元素を含有する層６０４を非
晶質半導体層６０３上に形成する。その後、まず４００
〜５００℃で１時間程度の熱処理を行い、非晶質半導体
層の含有水素量を５atomic％以下にする。そして、ファ
ーネスアニール炉を用い、窒素雰囲気中において５５０
〜６００℃で１〜８時間、好ましくは５５０℃で４時間
の熱アニールを行う。以上の工程により結晶質シリコン
膜から成る結晶質半導体層を得ることができる（図示せ
ず）。この熱アニールによって作製された結晶質半導体
層は、光学顕微鏡観察により巨視的に観察すると局所的
に非晶質領域が残存していることが観察されることがあ
り、このような場合、同様にラマン分光法では４８０cm
-1にブロードなピークを持つ非晶質成分が観測される。
しかし、このような非晶質領域は本発明のレーザーアニ
ール法により容易に除去することが可能であり、良質な
結晶質半導体層を得ることができる。
形態１で示したガラス基板を好適に用いることができ
る。その他、下地膜６０２、非晶質半導体層６０３は実
施形態１と同様にして作製する。そして、この状態で実
施形態２と同様にして触媒元素を含有する層６０４を非
晶質半導体層６０３上に形成する。その後、まず４００
〜５００℃で１時間程度の熱処理を行い、非晶質半導体
層の含有水素量を５atomic％以下にする。そして、ファ
ーネスアニール炉を用い、窒素雰囲気中において５５０
〜６００℃で１〜８時間、好ましくは５５０℃で４時間
の熱アニールを行う。以上の工程により結晶質シリコン
膜から成る結晶質半導体層を得ることができる（図示せ
ず）。この熱アニールによって作製された結晶質半導体
層は、光学顕微鏡観察により巨視的に観察すると局所的
に非晶質領域が残存していることが観察されることがあ
り、このような場合、同様にラマン分光法では４８０cm
-1にブロードなピークを持つ非晶質成分が観測される。
しかし、このような非晶質領域は本発明のレーザーアニ
ール法により容易に除去することが可能であり、良質な
結晶質半導体層を得ることができる。
【００４０】そこで、上述の熱アニールが施された結晶
質半導体層から第１の形状を有する島状半導体層６０５
を形成する。結晶質半導体層は、非晶質構造から結晶質
構造へ遷移することにより緻密化して収縮するので、そ
の膜厚は非晶質半導層６０３の厚さ（図中の点線６０６
で示す）よりも１〜１５％程度薄くなる（図６
（Ｂ））。
質半導体層から第１の形状を有する島状半導体層６０５
を形成する。結晶質半導体層は、非晶質構造から結晶質
構造へ遷移することにより緻密化して収縮するので、そ
の膜厚は非晶質半導層６０３の厚さ（図中の点線６０６
で示す）よりも１〜１５％程度薄くなる（図６
（Ｂ））。
【００４１】この状態の基板に対して、実施形態１と同
様にしてレーザーアニールを施す。その結果、直達レー
ザー光および拡散レーザー光により一旦溶融状態を経て
新に結晶構造を有する島状半導体層６０７が形成され
る。この場合でも島状半導体層６０５は、結晶性が高ま
ることにより僅かに緻密化して収縮する（図中の点線は
レーザーアニール前の島状半導体層６０５の大きさを示
す）ので、この島状半導体層６０７の周辺部には収縮に
よる歪みが蓄積した領域６０８ができてしまう。また、
島状半導体層６０７中には触媒元素が１×１０17〜１×
１０19atoms/cm3程度の濃度で含まれている。この場合
でも図６（Ｄ）に示すように、歪みが蓄積した領域６０
８をエッチングして除去して第２の形状を有する島状半
導体層６０９を形成する（図中の点線で示す６１０はエ
ッチングで除去した領域を示す）。
様にしてレーザーアニールを施す。その結果、直達レー
ザー光および拡散レーザー光により一旦溶融状態を経て
新に結晶構造を有する島状半導体層６０７が形成され
る。この場合でも島状半導体層６０５は、結晶性が高ま
ることにより僅かに緻密化して収縮する（図中の点線は
レーザーアニール前の島状半導体層６０５の大きさを示
す）ので、この島状半導体層６０７の周辺部には収縮に
よる歪みが蓄積した領域６０８ができてしまう。また、
島状半導体層６０７中には触媒元素が１×１０17〜１×
１０19atoms/cm3程度の濃度で含まれている。この場合
でも図６（Ｄ）に示すように、歪みが蓄積した領域６０
８をエッチングして除去して第２の形状を有する島状半
導体層６０９を形成する（図中の点線で示す６１０はエ
ッチングで除去した領域を示す）。
【００４２】その後、同様に島状半導体層６０９は、３
〜１００％の水素を含む雰囲気中で３００〜４５０℃の
加熱処理、或いは、プラズマによって生成された水素を
含む雰囲気中で２００〜４５０℃の加熱処理を施すと良
い。
〜１００％の水素を含む雰囲気中で３００〜４５０℃の
加熱処理、或いは、プラズマによって生成された水素を
含む雰囲気中で２００〜４５０℃の加熱処理を施すと良
い。
【００４３】[実施形態４]図７で説明する実施形態は、
レーザーアニール法において半導体層に温度勾配をもた
せて結晶化させることにより、より良質な結晶質半導体
層を形成する方法である。図７（Ａ）において、基板７
０１は実施形態１と同様なものを用いることができる。
レーザーアニール法において半導体層に温度勾配をもた
せて結晶化させることにより、より良質な結晶質半導体
層を形成する方法である。図７（Ａ）において、基板７
０１は実施形態１と同様なものを用いることができる。
【００４４】この基板７０１のＴＦＴを形成する表面
に、透光性でかつ絶縁性を有し、熱伝導性の優れる熱伝
導層７０２を形成する。熱伝導層７０２の厚さは５０〜
５００nmとし、熱伝導率は１０Wm-1K-1以上であること
が必要である。このような材料として、アルミニウムの
酸化物（酸化アルミニウム（Ａｌ2Ｏ3）は可視光におい
て透光性を有し、熱伝導率が２０Wm-1K-1であり適して
いる。また、酸化アルミニウムは化学量論比に限定され
るものでなく、熱伝導率特性と内部応力などの特性を制
御するために、他の元素を添加しても良い。例えば、酸
化アルミニウムに窒素を含ませて、酸化窒化アルミニウ
ム（ＡｌＮxＯ1-x：０．０２≦ｘ≦０．５）を用いても
良いし、アルミニウムの窒化物（ＡｌＮx）を用いるこ
とも可能である。また、シリコン（Ｓｉ）、酸素
（Ｏ）、窒素（Ｎ）とＭ（Ｍはアルミニウム（Ａｌ）ま
たは希土類元素から選ばれた少なくとも一種）を含む化
合物を用いることができる。例えば、ＡｌＳｉＯＮやＬ
ａＳｉＯＮなどを好適に用いることができる。その他
に、窒化ホウ素なども適用することができる。上記の酸
化物、窒化物、および化合物はいずれもスパッタ法で形
成することができる。これは所望の組成のターゲットを
用い、アルゴン（Ａｒ）や窒素などの不活性ガスを用い
てスパッタすることにより形成できる。また、熱伝導度
が１０００Wm-1K-1に達する薄膜ダイアモンド層やＤＬ
Ｃ（Diamond Like Carbon）層を設けても良い。
に、透光性でかつ絶縁性を有し、熱伝導性の優れる熱伝
導層７０２を形成する。熱伝導層７０２の厚さは５０〜
５００nmとし、熱伝導率は１０Wm-1K-1以上であること
が必要である。このような材料として、アルミニウムの
酸化物（酸化アルミニウム（Ａｌ2Ｏ3）は可視光におい
て透光性を有し、熱伝導率が２０Wm-1K-1であり適して
いる。また、酸化アルミニウムは化学量論比に限定され
るものでなく、熱伝導率特性と内部応力などの特性を制
御するために、他の元素を添加しても良い。例えば、酸
化アルミニウムに窒素を含ませて、酸化窒化アルミニウ
ム（ＡｌＮxＯ1-x：０．０２≦ｘ≦０．５）を用いても
良いし、アルミニウムの窒化物（ＡｌＮx）を用いるこ
とも可能である。また、シリコン（Ｓｉ）、酸素
（Ｏ）、窒素（Ｎ）とＭ（Ｍはアルミニウム（Ａｌ）ま
たは希土類元素から選ばれた少なくとも一種）を含む化
合物を用いることができる。例えば、ＡｌＳｉＯＮやＬ
ａＳｉＯＮなどを好適に用いることができる。その他
に、窒化ホウ素なども適用することができる。上記の酸
化物、窒化物、および化合物はいずれもスパッタ法で形
成することができる。これは所望の組成のターゲットを
用い、アルゴン（Ａｒ）や窒素などの不活性ガスを用い
てスパッタすることにより形成できる。また、熱伝導度
が１０００Wm-1K-1に達する薄膜ダイアモンド層やＤＬ
Ｃ（Diamond Like Carbon）層を設けても良い。
【００４５】この上に島状の絶縁層７０３を形成する。
島状の絶縁層７０３の熱伝導率は１０Wm-1K-1未満であ
る材料を用いる。このような材料として、酸化シリコン
膜や窒化シリコン膜などを選択することができるが、好
ましくは酸化窒化シリコン膜で形成すると良い。酸化窒
化シリコン膜は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを
原料ガスとして作製する。この原料ガスにＯ2を添加し
ても良い。作製条件は限定されないが、この島状の絶縁
膜７０３としての酸化窒化シリコン膜は膜厚を５０〜５
００nmとし、含有酸素濃度を５５atomic％以上７０atom
ic％未満とし、かつ、含有窒素濃度を１atomic％以上２
０atomic％未満となるようにする。このような組成とし
て酸化窒化シリコン膜の内部応力が低減すると共に固定
電荷密度を減少させておく。
島状の絶縁層７０３の熱伝導率は１０Wm-1K-1未満であ
る材料を用いる。このような材料として、酸化シリコン
膜や窒化シリコン膜などを選択することができるが、好
ましくは酸化窒化シリコン膜で形成すると良い。酸化窒
化シリコン膜は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを
原料ガスとして作製する。この原料ガスにＯ2を添加し
ても良い。作製条件は限定されないが、この島状の絶縁
膜７０３としての酸化窒化シリコン膜は膜厚を５０〜５
００nmとし、含有酸素濃度を５５atomic％以上７０atom
ic％未満とし、かつ、含有窒素濃度を１atomic％以上２
０atomic％未満となるようにする。このような組成とし
て酸化窒化シリコン膜の内部応力が低減すると共に固定
電荷密度を減少させておく。
【００４６】次に、２５〜８０nm（好ましくは３０〜６
０nm）の厚さで非晶質構造を有する半導体膜７０４を、
プラズマＣＶＤ法やスパッタ法などの公知の方法で形成
する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を
５５nmの厚さに形成した。非晶質構造を有する半導体膜
としては、非晶質半導体層や微結晶半導体膜があり、非
晶質シリコンゲルマニウム膜などの非晶質構造を有する
化合物半導体膜を適用しても良い。その後、非晶質構造
を有する半導体膜７０４から第１の形状を有する島状半
導体層７０５を形成する。この島状半導体層７０５は、
島状の絶縁層７０３を覆って、端部が熱伝導層７０２と
接するように形成すると良い（図６（Ｂ））。
０nm）の厚さで非晶質構造を有する半導体膜７０４を、
プラズマＣＶＤ法やスパッタ法などの公知の方法で形成
する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を
５５nmの厚さに形成した。非晶質構造を有する半導体膜
としては、非晶質半導体層や微結晶半導体膜があり、非
晶質シリコンゲルマニウム膜などの非晶質構造を有する
化合物半導体膜を適用しても良い。その後、非晶質構造
を有する半導体膜７０４から第１の形状を有する島状半
導体層７０５を形成する。この島状半導体層７０５は、
島状の絶縁層７０３を覆って、端部が熱伝導層７０２と
接するように形成すると良い（図６（Ｂ））。
【００４７】そして、デュアルビームレーザーアニール
法を使用して島状半導体層７０５を結晶化させる。この
過程において、島状半導体層７０５の端部が熱伝導層７
０２と接する領域は急激に冷却されることにより、この
領域において最初に結晶核が生成され、この領域では微
細な結晶粒が形成される。一方、島状の絶縁層７０３上
にある半導体層は加熱と冷却の温度変化が比較的おだや
かなものとなり、この領域にある半導体層は熱伝導層７
０２に近い端部から比較的緩やかに結晶粒が成長し、島
状の絶縁層７０３上のほぼ全面に渡って単一の結晶粒を
成長させることができる。
法を使用して島状半導体層７０５を結晶化させる。この
過程において、島状半導体層７０５の端部が熱伝導層７
０２と接する領域は急激に冷却されることにより、この
領域において最初に結晶核が生成され、この領域では微
細な結晶粒が形成される。一方、島状の絶縁層７０３上
にある半導体層は加熱と冷却の温度変化が比較的おだや
かなものとなり、この領域にある半導体層は熱伝導層７
０２に近い端部から比較的緩やかに結晶粒が成長し、島
状の絶縁層７０３上のほぼ全面に渡って単一の結晶粒を
成長させることができる。
【００４８】その結果、図７（Ｃ）に示すように島状半
導体層７０５は、非晶質構造から結晶質構造へ遷移する
ことにより緻密化して１〜１５％程度収縮する（図中の
点線はアニール前の島状半導体層の大きさを示す）。そ
して、結晶構造を有する島状半導体層７０６が形成され
る。この島状半導体層７０６の周辺部には収縮による歪
みが蓄積する領域７０７ができる。この歪みが蓄積する
領域７０７には多数の捕獲中心や再結合中心などの欠陥
準位があるので、少なくともＴＦＴのチャネル形成領域
などに使用することは適切でない。最後に、図７（Ｄ）
に示すように、歪みが蓄積する領域７０７をエッチング
して除去して第２の形状を有する島状半導体層７０８を
形成する（図中の点線で示す７０９はエッチングで除去
した領域を示す）。
導体層７０５は、非晶質構造から結晶質構造へ遷移する
ことにより緻密化して１〜１５％程度収縮する（図中の
点線はアニール前の島状半導体層の大きさを示す）。そ
して、結晶構造を有する島状半導体層７０６が形成され
る。この島状半導体層７０６の周辺部には収縮による歪
みが蓄積する領域７０７ができる。この歪みが蓄積する
領域７０７には多数の捕獲中心や再結合中心などの欠陥
準位があるので、少なくともＴＦＴのチャネル形成領域
などに使用することは適切でない。最後に、図７（Ｄ）
に示すように、歪みが蓄積する領域７０７をエッチング
して除去して第２の形状を有する島状半導体層７０８を
形成する（図中の点線で示す７０９はエッチングで除去
した領域を示す）。
【００４９】その後、同様に島状半導体層７０８は、３
〜１００％の水素を含む雰囲気中で３００〜４５０℃の
加熱処理、或いは、プラズマによって生成された水素を
含む雰囲気中で２００〜４５０℃の加熱処理を施すと良
い。以上のように本実施形態では、下地膜に熱伝導層を
設け、半導体層の温度勾配を利用する方法を、実施形態
１で説明したレーザーアニール法に適用する例を示した
が、このような方法は実施形態２または実施形態３と組
み合わせて実施しても良い。
〜１００％の水素を含む雰囲気中で３００〜４５０℃の
加熱処理、或いは、プラズマによって生成された水素を
含む雰囲気中で２００〜４５０℃の加熱処理を施すと良
い。以上のように本実施形態では、下地膜に熱伝導層を
設け、半導体層の温度勾配を利用する方法を、実施形態
１で説明したレーザーアニール法に適用する例を示した
が、このような方法は実施形態２または実施形態３と組
み合わせて実施しても良い。
【００５０】
【実施例】［実施例１］本発明の実施例を図８〜図１０
を用いて説明する。ここでは、画素部の画素ＴＦＴおよ
び保持容量と、画素部の周辺に設けられる駆動回路のｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴとを同時に作製
する方法について工程に従って説明する。
を用いて説明する。ここでは、画素部の画素ＴＦＴおよ
び保持容量と、画素部の周辺に設けられる駆動回路のｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴとを同時に作製
する方法について工程に従って説明する。
【００５１】図８（Ａ）において、基板１０１にはコー
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、結晶化や活性化の
工程をレーザーアニール法のみで行う場合には、ポリエ
チレンテレフタレート（ＰＥＴ）、ポリエチレンナフタ
レート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）
など光学的異方性を有しないプラスチック基板を用いる
ことができる。ガラス基板を用いる場合には、ガラス歪
み点よりも１０〜２０℃程度低い温度であらかじめ熱処
理しておいても良い。そして、基板１０１のＴＦＴを形
成する表面に、基板１０１からの不純物拡散を防ぐため
に、酸化シリコン膜、窒化シリコン膜または酸化窒化シ
リコン膜などの下地膜１０２を形成する。例えば、プラ
ズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される
酸化窒化シリコン膜１０２ａを１０〜２００nm（好まし
くは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製
される酸化窒化水素化シリコン膜１０２ｂを５０〜２０
０nm（好ましくは１００〜１５０nm）の厚さに積層形成
する。
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、結晶化や活性化の
工程をレーザーアニール法のみで行う場合には、ポリエ
チレンテレフタレート（ＰＥＴ）、ポリエチレンナフタ
レート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）
など光学的異方性を有しないプラスチック基板を用いる
ことができる。ガラス基板を用いる場合には、ガラス歪
み点よりも１０〜２０℃程度低い温度であらかじめ熱処
理しておいても良い。そして、基板１０１のＴＦＴを形
成する表面に、基板１０１からの不純物拡散を防ぐため
に、酸化シリコン膜、窒化シリコン膜または酸化窒化シ
リコン膜などの下地膜１０２を形成する。例えば、プラ
ズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される
酸化窒化シリコン膜１０２ａを１０〜２００nm（好まし
くは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製
される酸化窒化水素化シリコン膜１０２ｂを５０〜２０
０nm（好ましくは１００〜１５０nm）の厚さに積層形成
する。
【００５２】酸化窒化シリコン膜は従来の平行平板型の
プラズマＣＶＤ法を用いて形成する。酸化窒化シリコン
膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCC
M、Ｎ 2Ｏを２０SCCMとして反応室に導入し、基板温度３
２５℃、反応圧力４０Pa、放電電力密度０．４１W/c
m2、放電周波数６０MHzとした。一方、酸化窒化水素化
シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２
０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板
温度４００℃、反応圧力２０Pa、放電電力密度０．４１
W/cm2、放電周波数６０MHzとした。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。
プラズマＣＶＤ法を用いて形成する。酸化窒化シリコン
膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCC
M、Ｎ 2Ｏを２０SCCMとして反応室に導入し、基板温度３
２５℃、反応圧力４０Pa、放電電力密度０．４１W/c
m2、放電周波数６０MHzとした。一方、酸化窒化水素化
シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２
０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板
温度４００℃、反応圧力２０Pa、放電電力密度０．４１
W/cm2、放電周波数６０MHzとした。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。
【００５３】また、酸化窒化シリコン膜１０２ａは基板
を中心に考えて、その内部応力が引張り応力となるよう
に形成する。酸化窒化水素化シリコン膜１０２ｂも同様
な方向に内部応力を持たせるが、酸化窒化シリコン膜１
０２ａよりも絶対値で比較して小さい応力となりように
する。
を中心に考えて、その内部応力が引張り応力となるよう
に形成する。酸化窒化水素化シリコン膜１０２ｂも同様
な方向に内部応力を持たせるが、酸化窒化シリコン膜１
０２ａよりも絶対値で比較して小さい応力となりように
する。
【００５４】次に、２５〜８０nm（好ましくは３０〜６
０nm）の厚さで非晶質構造を有する半導体層１０３を、
プラズマＣＶＤ法やスパッタ法などの公知の方法で形成
する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を
５５nmの厚さに形成する。非晶質構造を有する半導体膜
には、非晶質半導体層や微結晶半導体膜があり、非晶質
シリコンゲルマニウム膜などの非晶質構造を有する化合
物半導体膜を適用しても良い。また、下地膜１０２と非
晶質半導体層１０３とは両者を連続形成することも可能
である。例えば、前述のように酸化窒化シリコン膜１０
２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣ
ＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、
Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれ
ば、一旦大気雰囲気に晒すことなく連続形成できる。そ
の結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚
染を防ぐことが可能となり、作製するＴＦＴの特性バラ
ツキやしきい値電圧の変動を低減させることができる。
０nm）の厚さで非晶質構造を有する半導体層１０３を、
プラズマＣＶＤ法やスパッタ法などの公知の方法で形成
する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を
５５nmの厚さに形成する。非晶質構造を有する半導体膜
には、非晶質半導体層や微結晶半導体膜があり、非晶質
シリコンゲルマニウム膜などの非晶質構造を有する化合
物半導体膜を適用しても良い。また、下地膜１０２と非
晶質半導体層１０３とは両者を連続形成することも可能
である。例えば、前述のように酸化窒化シリコン膜１０
２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣ
ＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、
Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれ
ば、一旦大気雰囲気に晒すことなく連続形成できる。そ
の結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚
染を防ぐことが可能となり、作製するＴＦＴの特性バラ
ツキやしきい値電圧の変動を低減させることができる。
【００５５】そして、まず非晶質構造を有する半導体層
１０３から、図８（Ｂ）で点線で示すように第１の形状
を有する島状半導体層１０４〜１０８を形成する。図１
１（Ａ）はこの状態における島状半導体層１０４、１０
５の上面図であり、同様に図１２（Ａ）は島状半導体層
１０８の上面図を示す。図１１および図１２において、
島状半導体層は長方形とし一辺が５０μm以下となるよ
うに形成するが、島状半導体層の形状は任意なものとす
ることが可能で、好ましくはその中心部から端部までの
最小距離が５０μm以下となるような形態であればどの
ような多角形、或いは円形とすることもできる。
１０３から、図８（Ｂ）で点線で示すように第１の形状
を有する島状半導体層１０４〜１０８を形成する。図１
１（Ａ）はこの状態における島状半導体層１０４、１０
５の上面図であり、同様に図１２（Ａ）は島状半導体層
１０８の上面図を示す。図１１および図１２において、
島状半導体層は長方形とし一辺が５０μm以下となるよ
うに形成するが、島状半導体層の形状は任意なものとす
ることが可能で、好ましくはその中心部から端部までの
最小距離が５０μm以下となるような形態であればどの
ような多角形、或いは円形とすることもできる。
【００５６】次に、このような島状半導体層１０４〜１
０８に対して結晶化の工程を行う。結晶化の工程は、実
施形態１〜４で説明したいずれの方法を適用することも
可能である。いずれにしても、本発明に関わるデュアル
ビームレーザーアニール法を適用することにより、新に
図８（Ｂ）の実線で示す結晶質シリコン膜から成る島状
半導体層１０９〜１１３が形成される。この場合も同様
に、非晶質シリコン膜の結晶化に伴って膜が緻密化し、
１〜１５％程度収縮する。従って、このような結晶質シ
リコン膜から成る島状半導体層は、基板を中心に考えて
引張り応力を有している。また、島状半導体層１０９〜
１１３の周辺の領域には、この収縮により歪みが蓄積し
た領域１１４が形成される。図１１（Ｂ）および図１２
（Ｂ）は、それぞれこの状態の島状半導体層１０９、１
１０および１１３の上面図を示す。同図中で点線で示す
領域１０４、１０５、１０８は元々あった島状半導体層
１０４、１０５、１０８の大きさを示す。
０８に対して結晶化の工程を行う。結晶化の工程は、実
施形態１〜４で説明したいずれの方法を適用することも
可能である。いずれにしても、本発明に関わるデュアル
ビームレーザーアニール法を適用することにより、新に
図８（Ｂ）の実線で示す結晶質シリコン膜から成る島状
半導体層１０９〜１１３が形成される。この場合も同様
に、非晶質シリコン膜の結晶化に伴って膜が緻密化し、
１〜１５％程度収縮する。従って、このような結晶質シ
リコン膜から成る島状半導体層は、基板を中心に考えて
引張り応力を有している。また、島状半導体層１０９〜
１１３の周辺の領域には、この収縮により歪みが蓄積し
た領域１１４が形成される。図１１（Ｂ）および図１２
（Ｂ）は、それぞれこの状態の島状半導体層１０９、１
１０および１１３の上面図を示す。同図中で点線で示す
領域１０４、１０５、１０８は元々あった島状半導体層
１０４、１０５、１０８の大きさを示す。
【００５７】このような歪みが蓄積した領域１１４にか
かってＴＦＴのゲート電極が形成されると、この部分は
前述のように多数の欠陥準位があり、また結晶性も良好
でないのでＴＦＴの特性を劣化させる原因となる。例え
ば、オフ電流値（ＴＦＴのオフ状態で流れる電流値）が
増大したり、この領域に電流が集中して局部的に発熱し
たりする。従って、図８（Ｃ）で示すように、このよう
な歪みが蓄積した領域１１４が除去されるように第２の
形状の島状半導体層１１５〜１１９を形成する。図中点
線で示す１１４'は歪みが蓄積した領域１１４が存在し
ていた領域であり、その領域より内側に第２の形状の島
状半導体層１１５〜１１９を形成する状態を示してい
る。この第２の形状の島状半導体層１１５〜１１９の形
状は任意な形状のものとすれば良い。図１１（Ｃ）には
この状態における島状半導体層１１５、１１４の上面図
を示す。また、同様に図１２（Ｃ）には島状半導体層１
１９の上面図を示す。
かってＴＦＴのゲート電極が形成されると、この部分は
前述のように多数の欠陥準位があり、また結晶性も良好
でないのでＴＦＴの特性を劣化させる原因となる。例え
ば、オフ電流値（ＴＦＴのオフ状態で流れる電流値）が
増大したり、この領域に電流が集中して局部的に発熱し
たりする。従って、図８（Ｃ）で示すように、このよう
な歪みが蓄積した領域１１４が除去されるように第２の
形状の島状半導体層１１５〜１１９を形成する。図中点
線で示す１１４'は歪みが蓄積した領域１１４が存在し
ていた領域であり、その領域より内側に第２の形状の島
状半導体層１１５〜１１９を形成する状態を示してい
る。この第２の形状の島状半導体層１１５〜１１９の形
状は任意な形状のものとすれば良い。図１１（Ｃ）には
この状態における島状半導体層１１５、１１４の上面図
を示す。また、同様に図１２（Ｃ）には島状半導体層１
１９の上面図を示す。
【００５８】その後、この島状半導体層１１５〜１１９
を覆って、プラズマＣＶＤ法またはスパッタ法により５
０〜１００nmの厚さの酸化シリコン膜によるマスク層１
３７を形成する。
を覆って、プラズマＣＶＤ法またはスパッタ法により５
０〜１００nmの厚さの酸化シリコン膜によるマスク層１
３７を形成する。
【００５９】この状態で島状半導体層に対し、ＴＦＴの
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０16〜５×１０17atoms／cm3程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法を用いることができるが、大
面積基板を処理するにはイオンドープ法が適している。
イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスと
して用いホウ素（Ｂ）を添加する。このような不純物元
素の注入は必ずしも必要でなく省略しても差し支えない
が、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範
囲内に収めるために好適に用いる手法である。
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０16〜５×１０17atoms／cm3程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法を用いることができるが、大
面積基板を処理するにはイオンドープ法が適している。
イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスと
して用いホウ素（Ｂ）を添加する。このような不純物元
素の注入は必ずしも必要でなく省略しても差し支えない
が、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範
囲内に収めるために好適に用いる手法である。
【００６０】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層１１６、１１８に選択的に添加する。そのた
め、あらかじめレジストマスク１２０ａ〜１２０ｅを形
成した。ｎ型を付与する不純物元素としては、リン
（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン
（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いた
イオンドープ法を適用した。形成された不純物領域は低
濃度ｎ型不純物領域１２１、１２２として、このリン
（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲
とすれば良い。本明細書中では、ここで形成された不純
物領域１２１、１２２に含まれるｎ型を付与する不純物
元素の濃度を（ｎ-）と表す。また、不純物領域１２３
は、画素マトリクス回路の保持容量を形成するための半
導体層であり、この領域にも同じ濃度でリン（Ｐ）を添
加した（図８（Ｄ））。
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層１１６、１１８に選択的に添加する。そのた
め、あらかじめレジストマスク１２０ａ〜１２０ｅを形
成した。ｎ型を付与する不純物元素としては、リン
（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン
（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いた
イオンドープ法を適用した。形成された不純物領域は低
濃度ｎ型不純物領域１２１、１２２として、このリン
（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲
とすれば良い。本明細書中では、ここで形成された不純
物領域１２１、１２２に含まれるｎ型を付与する不純物
元素の濃度を（ｎ-）と表す。また、不純物領域１２３
は、画素マトリクス回路の保持容量を形成するための半
導体層であり、この領域にも同じ濃度でリン（Ｐ）を添
加した（図８（Ｄ））。
【００６１】次に、添加した不純物元素を活性化させる
工程を行う。活性化は、窒素雰囲気中で５００〜６００
℃で１〜４時間の熱処理や、レーザー活性化の方法によ
り行うことができる。また、両者を併用して行っても良
い。レーザー活性化の方法による場合、ＫｒＦエキシマ
レーザー光（波長２４８nm）を用い、線状ビームを形成
して、発振周波数５〜５０Ｈｚ、エネルギー密度１００
〜５００mJ/cm2として線状ビームのオーバーラップ割合
を８０〜９８％として走査して、島状半導体層が形成さ
れた基板全面を処理した。尚、レーザー光の照射条件に
は何ら限定される事項はなく、実施者が適宣決定すれば
良い。マスク層１３７はこの段階でフッ酸などの溶液で
エッチング除去する。
工程を行う。活性化は、窒素雰囲気中で５００〜６００
℃で１〜４時間の熱処理や、レーザー活性化の方法によ
り行うことができる。また、両者を併用して行っても良
い。レーザー活性化の方法による場合、ＫｒＦエキシマ
レーザー光（波長２４８nm）を用い、線状ビームを形成
して、発振周波数５〜５０Ｈｚ、エネルギー密度１００
〜５００mJ/cm2として線状ビームのオーバーラップ割合
を８０〜９８％として走査して、島状半導体層が形成さ
れた基板全面を処理した。尚、レーザー光の照射条件に
は何ら限定される事項はなく、実施者が適宣決定すれば
良い。マスク層１３７はこの段階でフッ酸などの溶液で
エッチング除去する。
【００６２】図８（Ｅ）において、ゲート絶縁膜１２７
はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４
０〜１５０nmとしてシリコンを含む絶縁膜で形成する。
例えば、１２０nmの厚さで酸化窒化シリコン膜から形成
すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて
作製された酸化窒化シリコン膜は、膜中の固定電荷密度
が低減されているのでこの用途に対して好ましい材料と
なる。勿論、ゲート絶縁膜１２７はこのような酸化窒化
シリコン膜に限定されるものでなく、他のシリコンを含
む絶縁膜を単層または積層構造として用いても良い。い
ずれにしても、ゲート絶縁膜１２７は基板を中心に考え
圧縮応力となるように形成する。
はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４
０〜１５０nmとしてシリコンを含む絶縁膜で形成する。
例えば、１２０nmの厚さで酸化窒化シリコン膜から形成
すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて
作製された酸化窒化シリコン膜は、膜中の固定電荷密度
が低減されているのでこの用途に対して好ましい材料と
なる。勿論、ゲート絶縁膜１２７はこのような酸化窒化
シリコン膜に限定されるものでなく、他のシリコンを含
む絶縁膜を単層または積層構造として用いても良い。い
ずれにしても、ゲート絶縁膜１２７は基板を中心に考え
圧縮応力となるように形成する。
【００６３】そして、図８（Ｅ）に示すように、ゲート
絶縁膜１２７上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。このような耐熱性導電性
材料を用い、例えば、導電性の窒化物金属膜から成る導
電層（Ａ）１２４と金属膜から成る導電層（Ｂ）１２５
とを積層した構造とすると良い。導電層（Ｂ）１２５は
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良く、導電層（Ａ）１２４は窒化タン
タル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタ
ン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成
する。また、導電層（Ａ）１２４はタングステンシリサ
イド、チタンシリサイド、モリブデンシリサイドを適用
しても良い。導電層（Ｂ）１２５は低抵抗化を図るため
に含有する不純物濃度を低減させることが好ましく、特
に酸素濃度に関しては３０ppm以下とすると良かった。
例えば、タングステン（Ｗ）は酸素濃度を３０ppm以下
とすることで２０μΩcm以下の比抵抗値を実現すること
ができた。
絶縁膜１２７上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。このような耐熱性導電性
材料を用い、例えば、導電性の窒化物金属膜から成る導
電層（Ａ）１２４と金属膜から成る導電層（Ｂ）１２５
とを積層した構造とすると良い。導電層（Ｂ）１２５は
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良く、導電層（Ａ）１２４は窒化タン
タル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタ
ン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成
する。また、導電層（Ａ）１２４はタングステンシリサ
イド、チタンシリサイド、モリブデンシリサイドを適用
しても良い。導電層（Ｂ）１２５は低抵抗化を図るため
に含有する不純物濃度を低減させることが好ましく、特
に酸素濃度に関しては３０ppm以下とすると良かった。
例えば、タングステン（Ｗ）は酸素濃度を３０ppm以下
とすることで２０μΩcm以下の比抵抗値を実現すること
ができた。
【００６４】導電層（Ａ）１２４は１０〜５０nm（好ま
しくは２０〜３０nm）とし、導電層（Ｂ）１２５は２０
０〜４００nm（好ましくは２５０〜３５０nm）とすれば
良い。Ｗをゲート電極とする場合には、Ｗをターゲット
としたスパッタ法で、アルゴン（Ａｒ）ガスと窒素（Ｎ
2）ガスを導入して導電層（Ａ）１２５を窒化タングス
テン（ＷＮ）で５０nmの厚さに形成し、導電層（Ｂ）１
２４をＷで２５０nmの厚さに形成する。その他の方法と
して、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて
熱ＣＶＤ法で形成することもできる。いずれにしてもゲ
ート電極として使用するためには低抵抗化を図る必要が
あり、Ｗ膜の抵抗率は２０μΩcm以下にすることが望ま
しい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図
ることができるが、Ｗ中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。このことよ
り、スパッタ法による場合、純度９９．９９９９％のＷ
ターゲットを用い、さらに成膜時に気相中からの不純物
の混入がないように十分配慮してＷ膜を形成することに
より、抵抗率９〜２０μΩcmを実現することができる。
しくは２０〜３０nm）とし、導電層（Ｂ）１２５は２０
０〜４００nm（好ましくは２５０〜３５０nm）とすれば
良い。Ｗをゲート電極とする場合には、Ｗをターゲット
としたスパッタ法で、アルゴン（Ａｒ）ガスと窒素（Ｎ
2）ガスを導入して導電層（Ａ）１２５を窒化タングス
テン（ＷＮ）で５０nmの厚さに形成し、導電層（Ｂ）１
２４をＷで２５０nmの厚さに形成する。その他の方法と
して、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて
熱ＣＶＤ法で形成することもできる。いずれにしてもゲ
ート電極として使用するためには低抵抗化を図る必要が
あり、Ｗ膜の抵抗率は２０μΩcm以下にすることが望ま
しい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図
ることができるが、Ｗ中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。このことよ
り、スパッタ法による場合、純度９９．９９９９％のＷ
ターゲットを用い、さらに成膜時に気相中からの不純物
の混入がないように十分配慮してＷ膜を形成することに
より、抵抗率９〜２０μΩcmを実現することができる。
【００６５】一方、導電層（Ａ）１２４にＴａＮ膜を、
導電層（Ｂ）１２５にＴａ膜を用いる場合には、同様に
スパッタ法で形成することが可能である。ＴａＮ膜はＴ
ａをターゲットとしてスパッタガスにＡｒと窒素との混
合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを
用いる。また、これらのスパッタガス中に適量のＸｅや
Ｋｒを加えておくと、形成する膜の内部応力を緩和して
膜の剥離を防止することができる。α相のＴａ膜の抵抗
率は２０μΩcm程度でありゲート電極に使用することが
できるが、β相のＴａ膜の抵抗率は１８０μΩcm程度で
あり、ゲート電極とするには不向きであった。ＴａＮ膜
はα相に近い結晶構造を持つので、この上にＴａ膜を形
成すればα相のＴａ膜が容易に得られた。尚、図示しな
いが、導電層（Ａ）１２４の下に２〜２０nm程度の厚さ
でリン（Ｐ）をドープしたシリコン膜を形成しておくこ
とは有効である。これにより、その上に形成される導電
膜の密着性向上と酸化防止を図ると同時に、導電層
（Ａ）１２４または導電層（Ｂ）１２５が微量に含有す
るアルカリ金属元素がゲート絶縁膜１２７に拡散するの
を防ぐことができる。いずれにしても、導電層（Ｂ）１
２５は抵抗率を１０〜５０μΩcmの範囲ですることが好
ましい。
導電層（Ｂ）１２５にＴａ膜を用いる場合には、同様に
スパッタ法で形成することが可能である。ＴａＮ膜はＴ
ａをターゲットとしてスパッタガスにＡｒと窒素との混
合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを
用いる。また、これらのスパッタガス中に適量のＸｅや
Ｋｒを加えておくと、形成する膜の内部応力を緩和して
膜の剥離を防止することができる。α相のＴａ膜の抵抗
率は２０μΩcm程度でありゲート電極に使用することが
できるが、β相のＴａ膜の抵抗率は１８０μΩcm程度で
あり、ゲート電極とするには不向きであった。ＴａＮ膜
はα相に近い結晶構造を持つので、この上にＴａ膜を形
成すればα相のＴａ膜が容易に得られた。尚、図示しな
いが、導電層（Ａ）１２４の下に２〜２０nm程度の厚さ
でリン（Ｐ）をドープしたシリコン膜を形成しておくこ
とは有効である。これにより、その上に形成される導電
膜の密着性向上と酸化防止を図ると同時に、導電層
（Ａ）１２４または導電層（Ｂ）１２５が微量に含有す
るアルカリ金属元素がゲート絶縁膜１２７に拡散するの
を防ぐことができる。いずれにしても、導電層（Ｂ）１
２５は抵抗率を１０〜５０μΩcmの範囲ですることが好
ましい。
【００６６】次に、フォトマスクを用い、フォトリソグ
ラフィーの技術を使用してレジストマスク１２６ａ〜１
２６ｆを形成し、導電層（Ａ）１２４と導電層（Ｂ）１
２５とを一括でエッチングしてゲート電極１２８〜１３
２と容量配線１３３を形成する。ゲート電極１２８〜１
３２と容量配線１３３は、導電層（Ａ）から成る１２８
ａ〜１３２ａと、導電層（Ｂ）から成る１２８ｂ〜１３
２ｂとが一体として形成されている（図９（Ａ））。ま
た、この状態における島状半導体層１１５、１１６とゲ
ート絶縁膜１２８、１２９との位置関係を図１１（Ｄ）
に示す。同様に島状半導体層１１９とゲート電極１３
２、容量配線１３３の関係を図１２（Ｄ）に示す。図１
１（Ｄ）および図１２（Ｄ）において、ゲート絶縁膜１
２７は省略して示す。
ラフィーの技術を使用してレジストマスク１２６ａ〜１
２６ｆを形成し、導電層（Ａ）１２４と導電層（Ｂ）１
２５とを一括でエッチングしてゲート電極１２８〜１３
２と容量配線１３３を形成する。ゲート電極１２８〜１
３２と容量配線１３３は、導電層（Ａ）から成る１２８
ａ〜１３２ａと、導電層（Ｂ）から成る１２８ｂ〜１３
２ｂとが一体として形成されている（図９（Ａ））。ま
た、この状態における島状半導体層１１５、１１６とゲ
ート絶縁膜１２８、１２９との位置関係を図１１（Ｄ）
に示す。同様に島状半導体層１１９とゲート電極１３
２、容量配線１３３の関係を図１２（Ｄ）に示す。図１
１（Ｄ）および図１２（Ｄ）において、ゲート絶縁膜１
２７は省略して示す。
【００６７】導電層（Ａ）および導電層（Ｂ）をエッチ
ングする方法は実施者が適宣選択すれば良いが、前述の
ようにＷを主成分とする材料で形成されている場合に
は、高速でかつ精度良くエッチングを実施するために高
密度プラズマを用いたドライエッチング法を適用するこ
とが望ましい。高密度プラズマを得る方法として、マイ
クロ波プラズマや誘導結合プラズマ（Inductively Coup
led Plasma：ＩＣＰ）エッチング装置を用いると良い。
例えば、ＩＣＰエッチング装置を用いたＷのエッチング
法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反
応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１
Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波
（１３．５６MHz）電力を印加する。この時、基板が置
かれたステージには２０Ｗの高周波電力が印加され、自
己バイアスで負電位に帯電することにより、正イオンが
加速されて異方性のエッチングを行うことができる。Ｉ
ＣＰエッチング装置を使用することにより、Ｗなどの硬
い金属膜も２〜５nm／秒のエッチング速度を得ることが
できる。また、残渣を残すことなくエッチングするため
には、１０〜２０％程度の割合でエッチング時間を増し
オーバーエッチングをすると良い。しかし、この時に下
地とのエッチングの選択比に注意する必要がある。例え
ば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜１
２７）の選択比は２．５〜３であるので、このようなオ
ーバーエッチング処理により、酸化窒化シリコン膜が露
出した面は２０〜５０nm程度エッチングされて実質的に
薄くなった。
ングする方法は実施者が適宣選択すれば良いが、前述の
ようにＷを主成分とする材料で形成されている場合に
は、高速でかつ精度良くエッチングを実施するために高
密度プラズマを用いたドライエッチング法を適用するこ
とが望ましい。高密度プラズマを得る方法として、マイ
クロ波プラズマや誘導結合プラズマ（Inductively Coup
led Plasma：ＩＣＰ）エッチング装置を用いると良い。
例えば、ＩＣＰエッチング装置を用いたＷのエッチング
法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反
応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１
Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波
（１３．５６MHz）電力を印加する。この時、基板が置
かれたステージには２０Ｗの高周波電力が印加され、自
己バイアスで負電位に帯電することにより、正イオンが
加速されて異方性のエッチングを行うことができる。Ｉ
ＣＰエッチング装置を使用することにより、Ｗなどの硬
い金属膜も２〜５nm／秒のエッチング速度を得ることが
できる。また、残渣を残すことなくエッチングするため
には、１０〜２０％程度の割合でエッチング時間を増し
オーバーエッチングをすると良い。しかし、この時に下
地とのエッチングの選択比に注意する必要がある。例え
ば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜１
２７）の選択比は２．５〜３であるので、このようなオ
ーバーエッチング処理により、酸化窒化シリコン膜が露
出した面は２０〜５０nm程度エッチングされて実質的に
薄くなった。
【００６８】そして、画素ＴＦＴのｎチャネル型ＴＦＴ
にＬＤＤ領域を形成するために、ｎ型を付与する不純物
元素添加の工程（ｎ--ドープ工程）を行った。ゲート電
極１２８〜１３２をマスクとして自己整合的にｎ型を付
与する不純物元素をイオンドープ法で添加した。ｎ型を
付与する不純物元素として添加するリン（Ｐ）の濃度は
１×１０16〜５×１０19atoms／cm3の濃度範囲で添加す
る。このようにして、図９（Ｂ）に示すように島状半導
体層に低濃度ｎ型不純物領域１３４〜１３９を形成す
る。
にＬＤＤ領域を形成するために、ｎ型を付与する不純物
元素添加の工程（ｎ--ドープ工程）を行った。ゲート電
極１２８〜１３２をマスクとして自己整合的にｎ型を付
与する不純物元素をイオンドープ法で添加した。ｎ型を
付与する不純物元素として添加するリン（Ｐ）の濃度は
１×１０16〜５×１０19atoms／cm3の濃度範囲で添加す
る。このようにして、図９（Ｂ）に示すように島状半導
体層に低濃度ｎ型不純物領域１３４〜１３９を形成す
る。
【００６９】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行った（ｎ+ドープ工程）。まず、フ
ォトマスクを用い、レジストのマスク１４０ａ〜１４０
ｄを形成し、ｎ型を付与する不純物元素を添加して高濃
度ｎ型不純物領域１４１〜１４６を形成した。ｎ型を付
与する不純物元素にはリン（Ｐ）を用い、その濃度が１
×１０20〜１×１０21atoms／cm3の濃度範囲となるよう
にフォスフィン（ＰＨ3）を用いたイオンドープ法で行
った（図９（Ｃ））。
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行った（ｎ+ドープ工程）。まず、フ
ォトマスクを用い、レジストのマスク１４０ａ〜１４０
ｄを形成し、ｎ型を付与する不純物元素を添加して高濃
度ｎ型不純物領域１４１〜１４６を形成した。ｎ型を付
与する不純物元素にはリン（Ｐ）を用い、その濃度が１
×１０20〜１×１０21atoms／cm3の濃度範囲となるよう
にフォスフィン（ＰＨ3）を用いたイオンドープ法で行
った（図９（Ｃ））。
【００７０】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層１１５、１１７にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域１４８、１４９を形成
する。ここでは、ゲート電極１２８、１３０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。このとき、ｎチャネ
ル型ＴＦＴを形成する島状半導体膜１１６、１１８、１
１９は、フォトマスクを用いてレジストマスク１４７ａ
〜１４７ｃを形成し全面を被覆しておく。高濃度ｐ型不
純物領域１４８、１４９はジボラン（Ｂ2Ｈ6）を用いた
イオンドープ法で形成する。この領域のボロン（Ｂ）濃
度は３×１０20〜３×１０21atoms／cm3となるようにす
る（図９（Ｄ））。この高濃度ｐ型不純物領域１４８、
１４９には、前工程においてリン（Ｐ）が添加されてい
て、高濃度ｐ型不純物領域１４８ａ、１４９ａには１×
１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不
純物領域１４８ｂ、１４９ｂには１×１０16〜５×１０
19atoms／cm3の濃度で含有しているが、この工程で添加
するボロン（Ｂ）の濃度を１．５から３倍となるように
することにより、ｐチャネル型ＴＦＴのソース領域およ
びドレイン領域として機能する上で何ら問題はなかっ
た。
状半導体層１１５、１１７にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域１４８、１４９を形成
する。ここでは、ゲート電極１２８、１３０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。このとき、ｎチャネ
ル型ＴＦＴを形成する島状半導体膜１１６、１１８、１
１９は、フォトマスクを用いてレジストマスク１４７ａ
〜１４７ｃを形成し全面を被覆しておく。高濃度ｐ型不
純物領域１４８、１４９はジボラン（Ｂ2Ｈ6）を用いた
イオンドープ法で形成する。この領域のボロン（Ｂ）濃
度は３×１０20〜３×１０21atoms／cm3となるようにす
る（図９（Ｄ））。この高濃度ｐ型不純物領域１４８、
１４９には、前工程においてリン（Ｐ）が添加されてい
て、高濃度ｐ型不純物領域１４８ａ、１４９ａには１×
１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不
純物領域１４８ｂ、１４９ｂには１×１０16〜５×１０
19atoms／cm3の濃度で含有しているが、この工程で添加
するボロン（Ｂ）の濃度を１．５から３倍となるように
することにより、ｐチャネル型ＴＦＴのソース領域およ
びドレイン領域として機能する上で何ら問題はなかっ
た。
【００７１】その後、図１０（Ａ）に示すように、ゲー
ト電極およびゲート絶縁膜上から保護絶縁膜１５０を形
成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても保護絶縁膜１５
０は無機絶縁物材料から形成する。保護絶縁膜１５０の
膜厚は１００〜２００nmとする。ここで、酸化シリコン
膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ
酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯ
Ｓ）とＯ2とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm2で放電させて形成することができ
る。酸化窒化シリコン膜を用いる場合には、プラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒
化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸
化窒化シリコン膜で形成すれば良い。この場合の作製条
件は反応圧力２０〜２００Pa、基板温度３００〜４００
℃とし、高周波（６０MHz）電力密度０．１〜１．０W/c
m2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ
2から作製される酸化窒化水素化シリコン膜を適用して
も良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳ
ｉＨ4、ＮＨ3から作製することが可能である。このよう
な保護絶縁膜は、基板を中心に考えて圧縮応力となるよ
うに形成する。
ト電極およびゲート絶縁膜上から保護絶縁膜１５０を形
成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても保護絶縁膜１５
０は無機絶縁物材料から形成する。保護絶縁膜１５０の
膜厚は１００〜２００nmとする。ここで、酸化シリコン
膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ
酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯ
Ｓ）とＯ2とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm2で放電させて形成することができ
る。酸化窒化シリコン膜を用いる場合には、プラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒
化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸
化窒化シリコン膜で形成すれば良い。この場合の作製条
件は反応圧力２０〜２００Pa、基板温度３００〜４００
℃とし、高周波（６０MHz）電力密度０．１〜１．０W/c
m2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ
2から作製される酸化窒化水素化シリコン膜を適用して
も良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳ
ｉＨ4、ＮＨ3から作製することが可能である。このよう
な保護絶縁膜は、基板を中心に考えて圧縮応力となるよ
うに形成する。
【００７２】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ppm以下、好
ましくは０．１ppm以下の窒素雰囲気中で４００〜７０
０℃、代表的には５００〜６００℃で行うものであり、
本実施例では５５０℃で４時間の熱処理を行った。ま
た、基板１０１に耐熱温度が低いプラスチック基板を用
いる場合にはレーザーアニール法を適用することが好ま
しい（図１０（Ｂ））。
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ppm以下、好
ましくは０．１ppm以下の窒素雰囲気中で４００〜７０
０℃、代表的には５００〜６００℃で行うものであり、
本実施例では５５０℃で４時間の熱処理を行った。ま
た、基板１０１に耐熱温度が低いプラスチック基板を用
いる場合にはレーザーアニール法を適用することが好ま
しい（図１０（Ｂ））。
【００７３】活性化の工程の後、さらに、３〜１００％
の水素を含む雰囲気中で、３００〜４５０℃で１〜１２
時間の熱処理を行い、島状半導体層を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体層にある１０16〜１０18/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。また、３００〜４５０℃の加熱処理に
より、下地膜１０２の酸化窒化水素化シリコン膜１０２
ｂ、保護絶縁膜１５０の酸化窒化シリコン膜の水素を拡
散させて島状半導体層を水素化しても良い。
の水素を含む雰囲気中で、３００〜４５０℃で１〜１２
時間の熱処理を行い、島状半導体層を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体層にある１０16〜１０18/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。また、３００〜４５０℃の加熱処理に
より、下地膜１０２の酸化窒化水素化シリコン膜１０２
ｂ、保護絶縁膜１５０の酸化窒化シリコン膜の水素を拡
散させて島状半導体層を水素化しても良い。
【００７４】活性化および水素化の工程が終了したら、
有機絶縁物材料からなる層間絶縁膜１５１を１．０〜
２．０μmの平均厚を有して形成する。有機樹脂材料と
しては、ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用する
ことができる。例えば、基板に塗布後、熱重合するタイ
プのポリイミドを用いる場合には、クリーンオーブンを
用い、３００℃で焼成して形成する。また、アクリルを
用いる場合には、２液性のものを用い、主材と硬化剤を
混合した後、スピナーを用いて基板全面に塗布した後、
ホットプレートを用い、８０℃で６０秒の予備加熱を行
い、さらにクリーンオーブンを用い、２５０℃で６０分
焼成して形成することができる。
有機絶縁物材料からなる層間絶縁膜１５１を１．０〜
２．０μmの平均厚を有して形成する。有機樹脂材料と
しては、ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用する
ことができる。例えば、基板に塗布後、熱重合するタイ
プのポリイミドを用いる場合には、クリーンオーブンを
用い、３００℃で焼成して形成する。また、アクリルを
用いる場合には、２液性のものを用い、主材と硬化剤を
混合した後、スピナーを用いて基板全面に塗布した後、
ホットプレートを用い、８０℃で６０秒の予備加熱を行
い、さらにクリーンオーブンを用い、２５０℃で６０分
焼成して形成することができる。
【００７５】層間絶縁膜を有機絶縁物材料で形成するこ
とにより、表面を良好に平坦化させることができる。ま
た、有機樹脂材料は一般に誘電率が低いので、寄生容量
を低減することができる。しかし、吸湿性があり保護膜
としては適さないので、本実施例のように、保護絶縁膜
１５０として形成した酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜などと組み合わせて用いる必要が
ある。
とにより、表面を良好に平坦化させることができる。ま
た、有機樹脂材料は一般に誘電率が低いので、寄生容量
を低減することができる。しかし、吸湿性があり保護膜
としては適さないので、本実施例のように、保護絶縁膜
１５０として形成した酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜などと組み合わせて用いる必要が
ある。
【００７６】その後、フォトマスクを用い、所定のパタ
ーンのレジストマスクを形成し、それぞれの島状半導体
膜に形成されたソース領域またはドレイン領域に達する
コンタクトホールを形成する。コンタクトホールの形成
はドライエッチング法により行う。この場合、エッチン
グガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材
料から成る層間絶縁膜をまずエッチングし、その後、続
いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１４
６をエッチングする。さらに、島状半導体層との選択比
を高めるために、エッチングガスをＣＨＦ3に切り替え
てゲート絶縁膜をエッチングすることにより、良好にコ
ンタクトホールを形成することができる。
ーンのレジストマスクを形成し、それぞれの島状半導体
膜に形成されたソース領域またはドレイン領域に達する
コンタクトホールを形成する。コンタクトホールの形成
はドライエッチング法により行う。この場合、エッチン
グガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材
料から成る層間絶縁膜をまずエッチングし、その後、続
いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１４
６をエッチングする。さらに、島状半導体層との選択比
を高めるために、エッチングガスをＣＨＦ3に切り替え
てゲート絶縁膜をエッチングすることにより、良好にコ
ンタクトホールを形成することができる。
【００７７】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、フォトマスクによりレジストマスク
パターンを形成し、エッチングによってソース配線１５
２〜１５６とドレイン配線１５７〜１６１を形成する。
ドレイン配線１６２は隣接する画素のドレイン配線を示
す。ここで、ドレイン配線１６１は画素電極として機能
するものである。図示していないが、本実施例ではこの
電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状
半導体層のソースまたはドレイン領域を形成する半導体
膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミ
ニウム（Ａｌ）を３００〜４００nmの厚さで形成して配
線とした。
空蒸着法で形成し、フォトマスクによりレジストマスク
パターンを形成し、エッチングによってソース配線１５
２〜１５６とドレイン配線１５７〜１６１を形成する。
ドレイン配線１６２は隣接する画素のドレイン配線を示
す。ここで、ドレイン配線１６１は画素電極として機能
するものである。図示していないが、本実施例ではこの
電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状
半導体層のソースまたはドレイン領域を形成する半導体
膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミ
ニウム（Ａｌ）を３００〜４００nmの厚さで形成して配
線とした。
【００７８】図１１（Ｅ）はこの状態における島状半導
体層１１５、１１６、ゲート電極１２８、１２９、ソー
ス配線１５２、１５３およびドレイン配線１５７、１５
８の上面図を示す。ソース配線１５２、１５３は図示さ
れていない層間絶縁膜および保護絶縁膜に設けられたコ
ンタクトホールによって、島状半導体層１１５、１１６
とそれぞれ２３０、２３３で接続している。また、ドレ
イン配線１５７、１５８は２３１、２３２で島状半導体
層１１５、１１６と接続している。同様に、図１２
（Ｅ）では島状半導体層１１９、ゲート電極１３２、容
量配線１３３、ソース配線１５６およびドレイン配線１
６１の上面図を示すし、ソース配線１５６はコンタクト
部２３４で、ドレイン配線１６１はコンタクト部２３５
でそれぞれ島状半導体層１１９と接続している。いづれ
にしても、第１の形状を有する島状半導体層の内側の領
域に、歪みが残留している領域を除去して、第２の形状
を有する島状半導体層を形成し、ＴＦＴを形成する。
体層１１５、１１６、ゲート電極１２８、１２９、ソー
ス配線１５２、１５３およびドレイン配線１５７、１５
８の上面図を示す。ソース配線１５２、１５３は図示さ
れていない層間絶縁膜および保護絶縁膜に設けられたコ
ンタクトホールによって、島状半導体層１１５、１１６
とそれぞれ２３０、２３３で接続している。また、ドレ
イン配線１５７、１５８は２３１、２３２で島状半導体
層１１５、１１６と接続している。同様に、図１２
（Ｅ）では島状半導体層１１９、ゲート電極１３２、容
量配線１３３、ソース配線１５６およびドレイン配線１
６１の上面図を示すし、ソース配線１５６はコンタクト
部２３４で、ドレイン配線１６１はコンタクト部２３５
でそれぞれ島状半導体層１１９と接続している。いづれ
にしても、第１の形状を有する島状半導体層の内側の領
域に、歪みが残留している領域を除去して、第２の形状
を有する島状半導体層を形成し、ＴＦＴを形成する。
【００７９】この状態で水素化処理を行うとＴＦＴの特
性向上に対して好ましい結果が得られた。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃で
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。また、この
ような熱処理により保護絶縁膜１４６や、下地膜１０２
に存在する水素を島状半導体膜１１５〜１１９に拡散さ
せ水素化をすることもできる。いずれにしても、島状半
導体層１１５〜１１９中の欠陥密度を１０16/cm3以下と
することが望ましく、そのために水素を5×１０18〜５
×１０19atoms/cm3程度付与すれば良かった（図１０
（Ｃ））。このような処理を加えられた島状半導体層は
僅かに存在する結晶粒界も不活性なものとなり、実質的
に単結晶と見なせる領域が形成された。
性向上に対して好ましい結果が得られた。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃で
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。また、この
ような熱処理により保護絶縁膜１４６や、下地膜１０２
に存在する水素を島状半導体膜１１５〜１１９に拡散さ
せ水素化をすることもできる。いずれにしても、島状半
導体層１１５〜１１９中の欠陥密度を１０16/cm3以下と
することが望ましく、そのために水素を5×１０18〜５
×１０19atoms/cm3程度付与すれば良かった（図１０
（Ｃ））。このような処理を加えられた島状半導体層は
僅かに存在する結晶粒界も不活性なものとなり、実質的
に単結晶と見なせる領域が形成された。
【００８０】こうして同一の基板上に、駆動回路のＴＦ
Ｔと画素部の画素ＴＦＴとを有した基板を完成させるこ
とができる。駆動回路には第１のｐチャネル型ＴＦＴ２
００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャ
ネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０
３、画素部には画素ＴＦＴ２０４、保持容量２０５が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
Ｔと画素部の画素ＴＦＴとを有した基板を完成させるこ
とができる。駆動回路には第１のｐチャネル型ＴＦＴ２
００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャ
ネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０
３、画素部には画素ＴＦＴ２０４、保持容量２０５が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
【００８１】駆動回路の第１のｐチャネル型ＴＦＴ２０
０には、島状半導体膜１１５にチャネル形成領域２０
６、高濃度ｐ型不純物領域から成るソース領域２０７
ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有し
たシングルドレインの構造を有している。第１のｎチャ
ネル型ＴＦＴ２０１には、島状半導体膜１１６にチャネ
ル形成領域２０９、ゲート電極１１９と重なるＬＤＤ領
域２１０、ソース領域２１２、ドレイン領域２１１を有
している。このＬＤＤ領域において、ゲート電極１１９
と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の
長さは０．５〜３．０μm、好ましくは１．０〜２．０
μmとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の
長さをこのようにすることにより、ドレイン領域近傍に
発生する高電界を緩和して、ホットキャリアの発生を防
ぎ、ＴＦＴの劣化を防止することができる。駆動回路の
第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導体
膜１１７にチャネル形成領域２１３、高濃度ｐ型不純物
領域から成るソース領域２１４ａ、２１４ｂ、ドレイン
領域２１５ａ，２１５ｂを有したシングルドレインの構
造を有している。第２のｎチャネル型ＴＦＴ２０３に
は、島状半導体膜１１８にチャネル形成領域２１６、ゲ
ート電極１２１と一部が重なるＬＤＤ領域２１７、２１
８、ソース領域２２０、ドレイン領域２１９が形成され
ている。このＴＦＴのゲート電極と重なるＬovの長さも
０．５〜３．０μm、好ましくは１．０〜２．０μmとし
た。また、ゲート電極と重ならないＬＤＤ領域をＬoff
として、このチャネル長方向の長さは０．５〜４．０μ
ｍ、好ましくは１．０〜２．０μmとした。画素ＴＦＴ
２０４には、島状半導体膜１１９にチャネル形成領域２
２１、２２２、ＬＤＤ領域２２３〜２２５、ソースまた
はドレイン領域２２６〜２２８を有している。ＬＤＤ領
域（Ｌoff）のチャネル長方向の長さは０．５〜４．０
μm、好ましくは１．５〜２．５μmである。さらに、容
量配線１２３と、ゲート絶縁膜と同じ材料から成る絶縁
膜と、画素ＴＦＴ２０４のドレイン領域２２８に接続す
る半導体層２２９とから保持容量２０５が形成されてい
る。図１０（Ｃ）では画素ＴＦＴ２０４をダブルゲート
構造としたが、シングルゲート構造でも良いし、複数の
ゲート電極を設けたマルチゲート構造としても差し支え
ない。
０には、島状半導体膜１１５にチャネル形成領域２０
６、高濃度ｐ型不純物領域から成るソース領域２０７
ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有し
たシングルドレインの構造を有している。第１のｎチャ
ネル型ＴＦＴ２０１には、島状半導体膜１１６にチャネ
ル形成領域２０９、ゲート電極１１９と重なるＬＤＤ領
域２１０、ソース領域２１２、ドレイン領域２１１を有
している。このＬＤＤ領域において、ゲート電極１１９
と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の
長さは０．５〜３．０μm、好ましくは１．０〜２．０
μmとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の
長さをこのようにすることにより、ドレイン領域近傍に
発生する高電界を緩和して、ホットキャリアの発生を防
ぎ、ＴＦＴの劣化を防止することができる。駆動回路の
第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導体
膜１１７にチャネル形成領域２１３、高濃度ｐ型不純物
領域から成るソース領域２１４ａ、２１４ｂ、ドレイン
領域２１５ａ，２１５ｂを有したシングルドレインの構
造を有している。第２のｎチャネル型ＴＦＴ２０３に
は、島状半導体膜１１８にチャネル形成領域２１６、ゲ
ート電極１２１と一部が重なるＬＤＤ領域２１７、２１
８、ソース領域２２０、ドレイン領域２１９が形成され
ている。このＴＦＴのゲート電極と重なるＬovの長さも
０．５〜３．０μm、好ましくは１．０〜２．０μmとし
た。また、ゲート電極と重ならないＬＤＤ領域をＬoff
として、このチャネル長方向の長さは０．５〜４．０μ
ｍ、好ましくは１．０〜２．０μmとした。画素ＴＦＴ
２０４には、島状半導体膜１１９にチャネル形成領域２
２１、２２２、ＬＤＤ領域２２３〜２２５、ソースまた
はドレイン領域２２６〜２２８を有している。ＬＤＤ領
域（Ｌoff）のチャネル長方向の長さは０．５〜４．０
μm、好ましくは１．５〜２．５μmである。さらに、容
量配線１２３と、ゲート絶縁膜と同じ材料から成る絶縁
膜と、画素ＴＦＴ２０４のドレイン領域２２８に接続す
る半導体層２２９とから保持容量２０５が形成されてい
る。図１０（Ｃ）では画素ＴＦＴ２０４をダブルゲート
構造としたが、シングルゲート構造でも良いし、複数の
ゲート電極を設けたマルチゲート構造としても差し支え
ない。
【００８２】図１３は画素部のほぼ一画素分を示す上面
図である。図中に示すＡ−Ａ'断面が図１０（Ｃ）に示
す画素部の断面図に対応している。画素ＴＦＴ２０４
は、ゲート配線を兼ねるゲート電極１３２は、図示され
ていないゲート絶縁膜を介してその下の島状半導体層１
１９と交差している。図示はしていないが、島状半導体
層には、ソース領域、ドレイン領域、ＬＤＤ領域が形成
されている。また、２３４はソース配線１５６とソース
領域２２６とのコンタクト部、２３５はドレイン配線１
６１とドレイン領域２２８とのコンタクト部である。保
持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２
８から延在する半導体層２２９とゲート絶縁膜を介して
容量配線１３３が重なる領域で形成されている。
図である。図中に示すＡ−Ａ'断面が図１０（Ｃ）に示
す画素部の断面図に対応している。画素ＴＦＴ２０４
は、ゲート配線を兼ねるゲート電極１３２は、図示され
ていないゲート絶縁膜を介してその下の島状半導体層１
１９と交差している。図示はしていないが、島状半導体
層には、ソース領域、ドレイン領域、ＬＤＤ領域が形成
されている。また、２３４はソース配線１５６とソース
領域２２６とのコンタクト部、２３５はドレイン配線１
６１とドレイン領域２２８とのコンタクト部である。保
持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２
８から延在する半導体層２２９とゲート絶縁膜を介して
容量配線１３３が重なる領域で形成されている。
【００８３】以上のような工程を経て本発明に関わるデ
ュアルビームレーザーアニール法から形成された島状半
導体層は単結晶構造を有している。このような島状半導
体層を用いて、画素ＴＦＴおよび駆動回路が要求する仕
様に応じて各回路を構成するＴＦＴの構造を最適化する
ことにより、半導体装置の動作性能と信頼性を向上させ
ることを可能としている。さらにゲート電極は耐熱性を
有する導電性材料で形成することによりＬＤＤ領域やソ
ース領域およびドレイン領域の活性化を容易としてい
る。そして、このようなアクティブマトリクス基板で高
品質な表示装置を実現することができる。本実施例で作
製したアクティブマトリクス基板からは、反射型の液晶
表示装置を作製することができる。
ュアルビームレーザーアニール法から形成された島状半
導体層は単結晶構造を有している。このような島状半導
体層を用いて、画素ＴＦＴおよび駆動回路が要求する仕
様に応じて各回路を構成するＴＦＴの構造を最適化する
ことにより、半導体装置の動作性能と信頼性を向上させ
ることを可能としている。さらにゲート電極は耐熱性を
有する導電性材料で形成することによりＬＤＤ領域やソ
ース領域およびドレイン領域の活性化を容易としてい
る。そして、このようなアクティブマトリクス基板で高
品質な表示装置を実現することができる。本実施例で作
製したアクティブマトリクス基板からは、反射型の液晶
表示装置を作製することができる。
【００８４】［実施例２］本発明において、デュアルビ
ームレーザーアニール法を適用する上で、アニールする
島状半導体層の大きさは、好適には中心部から端部まで
の距離が５０μｍ以下の領域を有するようにする。しか
しながら、回路特性上ＴＦＴのチャネル幅を５０μｍ以
上とする要求も有り得る。本実施例では、そのような場
合にも本発明の効果が十分得られる島状半導体層の構成
例を示す。
ームレーザーアニール法を適用する上で、アニールする
島状半導体層の大きさは、好適には中心部から端部まで
の距離が５０μｍ以下の領域を有するようにする。しか
しながら、回路特性上ＴＦＴのチャネル幅を５０μｍ以
上とする要求も有り得る。本実施例では、そのような場
合にも本発明の効果が十分得られる島状半導体層の構成
例を示す。
【００８５】図１４は、実施例１で図８〜図１０を用い
て説明したアクティブマトリクス基板の駆動回路のＴＦ
Ｔにおいて、図１０（Ｃ）に対応する上面図を示してい
る。複数に分割されて形成された第２の形状を有する島
状半導体層１１５ａ〜１１５ｃ、１１６ａ〜１１６ｃは
それぞれ間隙を持って形成されている。第１の形状の島
状半導体層をこのように間隙をもって形成しておくこと
で、デュアルビームレーザーアニール法による結晶化の
工程で、直達レーザー光と拡散レーザー光を有効に利用
することができる。即ち、外側に位置する島状半導体層
１１５ａ、１１５ｃ、１１６ａ、１１６ｃと中央部に位
置する島状半導体層１１５ｂ、１１６ｂのいずれも同等
な結晶性を有する結晶質半導体層を形成することができ
る。図１４（Ａ）では、このような島状半導体層上にゲ
ート電極１２８、１２９とソース配線１５２、１５３、
ドレイン配線１５７、１５８が形成されている様子を示
している。そして、歪みが蓄積している領域１１４は、
ゲート電極と島状半導体層がかさなるチャネル形成領域
およびその周辺の領域以外にはそのまま残してある。こ
のように、少なくともチャネル形成領域以外の部分につ
いて歪みが蓄積している領域１１４を残存させたままＴ
ＦＴを作製しても、前述のような特性が劣化する原因と
はならない。このような構成は、また、実施例１で作製
したそれぞれのＴＦＴにも適用することができる。勿
論、島状半導体層を分割する数に制限はなく、また、ｐ
チャネル型ＴＦＴとｎチャネル型ＴＦＴとでその数を異
ならせることも可能である。このようなＴＦＴにより、
ＣＭＯＳ回路の基本形態であるインバータ回路をはじめ
としてさまざまな回路を形成することが可能である。
て説明したアクティブマトリクス基板の駆動回路のＴＦ
Ｔにおいて、図１０（Ｃ）に対応する上面図を示してい
る。複数に分割されて形成された第２の形状を有する島
状半導体層１１５ａ〜１１５ｃ、１１６ａ〜１１６ｃは
それぞれ間隙を持って形成されている。第１の形状の島
状半導体層をこのように間隙をもって形成しておくこと
で、デュアルビームレーザーアニール法による結晶化の
工程で、直達レーザー光と拡散レーザー光を有効に利用
することができる。即ち、外側に位置する島状半導体層
１１５ａ、１１５ｃ、１１６ａ、１１６ｃと中央部に位
置する島状半導体層１１５ｂ、１１６ｂのいずれも同等
な結晶性を有する結晶質半導体層を形成することができ
る。図１４（Ａ）では、このような島状半導体層上にゲ
ート電極１２８、１２９とソース配線１５２、１５３、
ドレイン配線１５７、１５８が形成されている様子を示
している。そして、歪みが蓄積している領域１１４は、
ゲート電極と島状半導体層がかさなるチャネル形成領域
およびその周辺の領域以外にはそのまま残してある。こ
のように、少なくともチャネル形成領域以外の部分につ
いて歪みが蓄積している領域１１４を残存させたままＴ
ＦＴを作製しても、前述のような特性が劣化する原因と
はならない。このような構成は、また、実施例１で作製
したそれぞれのＴＦＴにも適用することができる。勿
論、島状半導体層を分割する数に制限はなく、また、ｐ
チャネル型ＴＦＴとｎチャネル型ＴＦＴとでその数を異
ならせることも可能である。このようなＴＦＴにより、
ＣＭＯＳ回路の基本形態であるインバータ回路をはじめ
としてさまざまな回路を形成することが可能である。
【００８６】また、図１４（Ｂ）は第２の形状を有する
島状半導体層１１５、１１６のそれそれの内側に少なく
とも一つの間隙１４０１を設けた例であり、このような
間隙１４０１を予め第１の形状を有する島状半導体層に
形成しておき、デュアルビームレーザーアニール法によ
る結晶化を行うことにより、同様に直達レーザー光と拡
散レーザー光を有効に利用することができる。図１４
（Ｂ）では、このような島状半導体層上にゲート電極１
２８、１２９とソース配線１５２、１５３、ドレイン配
線１５７、１５８が形成されている様子を示し、歪みが
蓄積している領域１１４は、ゲート電極と島状半導体層
がかさなるチャネル形成領域およびその周辺の領域以外
にはそのまま残して形成しても良い。
島状半導体層１１５、１１６のそれそれの内側に少なく
とも一つの間隙１４０１を設けた例であり、このような
間隙１４０１を予め第１の形状を有する島状半導体層に
形成しておき、デュアルビームレーザーアニール法によ
る結晶化を行うことにより、同様に直達レーザー光と拡
散レーザー光を有効に利用することができる。図１４
（Ｂ）では、このような島状半導体層上にゲート電極１
２８、１２９とソース配線１５２、１５３、ドレイン配
線１５７、１５８が形成されている様子を示し、歪みが
蓄積している領域１１４は、ゲート電極と島状半導体層
がかさなるチャネル形成領域およびその周辺の領域以外
にはそのまま残して形成しても良い。
【００８７】［実施例３］実施例１では、駆動回路の第
１のｎチャネル型ＴＦＴ２０１と第２のｎチャネル型Ｔ
ＦＴ２０３のＬＤＤ領域のすべてまたは一部をゲート電
極と重なるように形成するいわゆるＧＯＬＤ（Gate-dra
in Overlapped LDD）構造で形成した。しかし、工程を
簡略化し、より低コストで製造するためにはＧＯＬＤ構
造を省いて、前記ｎチャネル型ＴＦＴをＬＤＤ構造で作
製する方法もある。ＧＯＬＤ構造ではｎチャネル型ＴＦ
Ｔにおいてホットキャリアによる劣化を防止することが
できるが、ＬＤＤ構造としても、そのＬＤＤ領域のチャ
ネル長方向の長さを適切なものとすることにより、ホッ
トキャリアによる劣化を抑止することができる。
１のｎチャネル型ＴＦＴ２０１と第２のｎチャネル型Ｔ
ＦＴ２０３のＬＤＤ領域のすべてまたは一部をゲート電
極と重なるように形成するいわゆるＧＯＬＤ（Gate-dra
in Overlapped LDD）構造で形成した。しかし、工程を
簡略化し、より低コストで製造するためにはＧＯＬＤ構
造を省いて、前記ｎチャネル型ＴＦＴをＬＤＤ構造で作
製する方法もある。ＧＯＬＤ構造ではｎチャネル型ＴＦ
Ｔにおいてホットキャリアによる劣化を防止することが
できるが、ＬＤＤ構造としても、そのＬＤＤ領域のチャ
ネル長方向の長さを適切なものとすることにより、ホッ
トキャリアによる劣化を抑止することができる。
【００８８】駆動回路の第１のｎチャネル型ＴＦＴ２０
１と第２のｎチャネル型ＴＦＴ２０３をＬＤＤ構造のＴ
ＦＴとするためには、実施例１において図８〜図１０を
用いて説明した工程において、図８（Ｄ）で説明する工
程を省略すれば良い。そのような工程で作製されるアク
ティブマトリクス基板を図１５に示す。
１と第２のｎチャネル型ＴＦＴ２０３をＬＤＤ構造のＴ
ＦＴとするためには、実施例１において図８〜図１０を
用いて説明した工程において、図８（Ｄ）で説明する工
程を省略すれば良い。そのような工程で作製されるアク
ティブマトリクス基板を図１５に示す。
【００８９】図１５において、駆動回路の第１のｐチャ
ネル型ＴＦＴ２００には、島状半導体膜１１５にチャネ
ル形成領域２０６、高濃度ｐ型不純物領域から成るソー
ス領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２
０８ｂを有したシングルドレインの構造を有している。
第１のｎチャネル型ＴＦＴ２０１には、島状半導体膜１
１６にチャネル形成領域２０９、ゲート電極１２９と重
ならないＬＤＤ領域２１０ｂ、ソース領域２１２、ドレ
イン領域２１１を有している。このＬＤＤ領域のチャネ
ル長方向の長さは１．０〜４．０μm、好ましくは２．
０〜３．０μmとした。ｎチャネル型ＴＦＴにおけるＬ
ＤＤ領域の長さをこのようにすることにより、ドレイン
領域近傍に発生する高電界を緩和して、ホットキャリア
の発生を防ぎ、ＴＦＴの劣化を防止することができる。
駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、
島状半導体膜１１７にチャネル形成領域２１３、高濃度
ｐ型不純物領域から成るソース領域２１４ａ、２１４
ｂ、ドレイン領域２１５ａ，２１５ｂを有したシングル
ドレインの構造を有している。第２のｎチャネル型ＴＦ
Ｔ２０３には、島状半導体膜１１８にチャネル形成領域
２１６、ＬＤＤ領域２１７ｂ、２１８ｂ、ソース領域２
２０、ドレイン領域２１９が形成されている。このＴＦ
ＴのＬＤＤの長さも１．０〜４．０μmとして形成し
た。画素ＴＦＴ２０４には、島状半導体膜１１９にチャ
ネル形成領域２２１、２２２、ＬＤＤ領域２２３〜２２
５、ソースまたはドレイン領域２２６〜２２８を有して
いる。ＬＤＤ領域のチャネル長方向の長さは０．５〜
４．０μm、好ましくは１．５〜２．５μmである。さら
に、容量配線１３３と、ゲート絶縁膜と同じ材料から成
る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に
接続する半導体層２２９とから保持容量２０５が形成さ
れている。
ネル型ＴＦＴ２００には、島状半導体膜１１５にチャネ
ル形成領域２０６、高濃度ｐ型不純物領域から成るソー
ス領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２
０８ｂを有したシングルドレインの構造を有している。
第１のｎチャネル型ＴＦＴ２０１には、島状半導体膜１
１６にチャネル形成領域２０９、ゲート電極１２９と重
ならないＬＤＤ領域２１０ｂ、ソース領域２１２、ドレ
イン領域２１１を有している。このＬＤＤ領域のチャネ
ル長方向の長さは１．０〜４．０μm、好ましくは２．
０〜３．０μmとした。ｎチャネル型ＴＦＴにおけるＬ
ＤＤ領域の長さをこのようにすることにより、ドレイン
領域近傍に発生する高電界を緩和して、ホットキャリア
の発生を防ぎ、ＴＦＴの劣化を防止することができる。
駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、
島状半導体膜１１７にチャネル形成領域２１３、高濃度
ｐ型不純物領域から成るソース領域２１４ａ、２１４
ｂ、ドレイン領域２１５ａ，２１５ｂを有したシングル
ドレインの構造を有している。第２のｎチャネル型ＴＦ
Ｔ２０３には、島状半導体膜１１８にチャネル形成領域
２１６、ＬＤＤ領域２１７ｂ、２１８ｂ、ソース領域２
２０、ドレイン領域２１９が形成されている。このＴＦ
ＴのＬＤＤの長さも１．０〜４．０μmとして形成し
た。画素ＴＦＴ２０４には、島状半導体膜１１９にチャ
ネル形成領域２２１、２２２、ＬＤＤ領域２２３〜２２
５、ソースまたはドレイン領域２２６〜２２８を有して
いる。ＬＤＤ領域のチャネル長方向の長さは０．５〜
４．０μm、好ましくは１．５〜２．５μmである。さら
に、容量配線１３３と、ゲート絶縁膜と同じ材料から成
る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に
接続する半導体層２２９とから保持容量２０５が形成さ
れている。
【００９０】本実施例の工程においても実施例２で説明
したＴＦＴの構成を採用することができる。そして、本
実施例で作製したアクティブマトリクス基板からは、反
射型の液晶表示装置を作製することができる。
したＴＦＴの構成を採用することができる。そして、本
実施例で作製したアクティブマトリクス基板からは、反
射型の液晶表示装置を作製することができる。
【００９１】［実施例４］実施例１で作製したアクティ
ブマトリクス基板はそのまま反射型の液晶表示装置に適
用することができる。一方、透過型の液晶表示装置とす
る場合には画素部の各画素に設ける画素電極を透明電極
で形成すれば良い。本実施例では透過型の液晶表示装置
に対応するアクティブマトリクス基板の作製方法につい
て図１６を用いて説明する。
ブマトリクス基板はそのまま反射型の液晶表示装置に適
用することができる。一方、透過型の液晶表示装置とす
る場合には画素部の各画素に設ける画素電極を透明電極
で形成すれば良い。本実施例では透過型の液晶表示装置
に対応するアクティブマトリクス基板の作製方法につい
て図１６を用いて説明する。
【００９２】アクティブマトリクス基板は実施例１と同
様に作製する。図１６（Ａ）では、ソース配線とドレイ
ン配線は導電性の金属膜をスパッタ法や真空蒸着法で形
成する。これは、Ｔｉ膜を５０〜１５０nmの厚さで形成
し、島状半導体層のソースまたはドレイン領域を形成す
る半導体膜とコンタクトを形成し、そのＴｉ膜上に重ね
てアルミニウム（Ａｌ）を３００〜４００nmの厚さで形
成し、さらにＴｉ膜または窒化チタン（ＴｉＮ）膜を１
００〜２００nmの厚さで形成して３層構造とした。その
後、透明導電膜を全面に形成し、フォトマスクを用いた
パターニング処理およびエッチング処理により画素電極
１７１を形成する。画素電極１６４は、層間絶縁膜１５
１上に形成され、画素ＴＦＴ２０４のドレイン配線１６
３と重なる部分を設け、接続構造を形成している。
様に作製する。図１６（Ａ）では、ソース配線とドレイ
ン配線は導電性の金属膜をスパッタ法や真空蒸着法で形
成する。これは、Ｔｉ膜を５０〜１５０nmの厚さで形成
し、島状半導体層のソースまたはドレイン領域を形成す
る半導体膜とコンタクトを形成し、そのＴｉ膜上に重ね
てアルミニウム（Ａｌ）を３００〜４００nmの厚さで形
成し、さらにＴｉ膜または窒化チタン（ＴｉＮ）膜を１
００〜２００nmの厚さで形成して３層構造とした。その
後、透明導電膜を全面に形成し、フォトマスクを用いた
パターニング処理およびエッチング処理により画素電極
１７１を形成する。画素電極１６４は、層間絶縁膜１５
１上に形成され、画素ＴＦＴ２０４のドレイン配線１６
３と重なる部分を設け、接続構造を形成している。
【００９３】図１６（Ｂ）では最初に層間絶縁膜１５１
上に透明導電膜を形成し、パターニング処理およびエッ
チング処理をして画素電極１６６を形成した後、ドレイ
ン配線１６５を画素電極１６６と重なる部分を設けて形
成した例である。ドレイン配線１６５はＴｉ膜を５０〜
１５０nmの厚さで形成し、島状半導体層のソースまたは
ドレイン領域を形成する半導体膜とコンタクトを形成
し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３０
０〜４００nmの厚さで形成して設ける。この構成にする
と、画素電極１６６はドレイン配線１６５を形成するＴ
ｉ膜のみと接触することになる。その結果、図１６
（Ａ）の構成と比較して透明導電膜材料とＡｌとが反応
するのを確実に防止できる。
上に透明導電膜を形成し、パターニング処理およびエッ
チング処理をして画素電極１６６を形成した後、ドレイ
ン配線１６５を画素電極１６６と重なる部分を設けて形
成した例である。ドレイン配線１６５はＴｉ膜を５０〜
１５０nmの厚さで形成し、島状半導体層のソースまたは
ドレイン領域を形成する半導体膜とコンタクトを形成
し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３０
０〜４００nmの厚さで形成して設ける。この構成にする
と、画素電極１６６はドレイン配線１６５を形成するＴ
ｉ膜のみと接触することになる。その結果、図１６
（Ａ）の構成と比較して透明導電膜材料とＡｌとが反応
するのを確実に防止できる。
【００９４】透明導電膜の材料は、酸化インジウム（Ｉ
ｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―Ｓ
ｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して
熱安定性にも優れているので、図１６（Ａ）の構造にお
けるドレイン配線１６３の端面で接触するＡｌとの腐蝕
反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適し
た材料であり、さらに可視光の透過率や導電率を高める
ためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：
Ｇａ）などを用いることができる。
ｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―Ｓ
ｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して
熱安定性にも優れているので、図１６（Ａ）の構造にお
けるドレイン配線１６３の端面で接触するＡｌとの腐蝕
反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適し
た材料であり、さらに可視光の透過率や導電率を高める
ためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：
Ｇａ）などを用いることができる。
【００９５】このようにして、透過型の液晶表示装置に
対応したアクティブマトリクス基板を完成させることが
できる。本実施例では、実施例１と同様な工程として説
明したが、このような構成は実施例２や実施例３で示す
アクティブマトリクス基板に適用することができる。
対応したアクティブマトリクス基板を完成させることが
できる。本実施例では、実施例１と同様な工程として説
明したが、このような構成は実施例２や実施例３で示す
アクティブマトリクス基板に適用することができる。
【００９６】［実施例５］非晶質構造を有する島状半導
体層から本発明に関わるデュアルビームレーザーアニー
ル法で結晶構造を有する島状半導体層を作製する方法に
おいて、実施形態２または実施形態３の方法により作製
された結晶構造を有する島状半導体層には、該島状半導
体層中には微量（１×１０17〜１×１０19atoms/cm3程
度）の触媒元素が残留する。勿論、そのような状態でも
ＴＦＴを完成させることが可能であるが、残留する触媒
元素を少なくともチャネル形成領域から除去する方がよ
り好ましかった。この触媒元素を除去する手段の一つに
リン（Ｐ）によるゲッタリング作用を利用する手段があ
る。
体層から本発明に関わるデュアルビームレーザーアニー
ル法で結晶構造を有する島状半導体層を作製する方法に
おいて、実施形態２または実施形態３の方法により作製
された結晶構造を有する島状半導体層には、該島状半導
体層中には微量（１×１０17〜１×１０19atoms/cm3程
度）の触媒元素が残留する。勿論、そのような状態でも
ＴＦＴを完成させることが可能であるが、残留する触媒
元素を少なくともチャネル形成領域から除去する方がよ
り好ましかった。この触媒元素を除去する手段の一つに
リン（Ｐ）によるゲッタリング作用を利用する手段があ
る。
【００９７】この目的におけるリン（Ｐ）によるゲッタ
リング処理は、図１０（Ｂ）で説明した活性化工程で同
時に行うことができる。この様子を図１７で説明する。
ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不
純物領域の不純物濃度と同程度でよく、活性化工程の熱
アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル
型ＴＦＴのチャネル形成領域から触媒元素をその濃度で
リン（Ｐ）を含有する不純物領域へ偏析させることがで
きる（図１７で示す矢印の方向）。その結果その不純物
領域には触媒元素が偏析し、その濃度は１×１０17〜１
×１０19atoms/cm3程度となった。このようにして作製
したＴＦＴはオフ電流値が下がり、結晶性が良いことか
ら高い電界効果移動度が得られ、良好な特性を達成する
ことができる。
リング処理は、図１０（Ｂ）で説明した活性化工程で同
時に行うことができる。この様子を図１７で説明する。
ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不
純物領域の不純物濃度と同程度でよく、活性化工程の熱
アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル
型ＴＦＴのチャネル形成領域から触媒元素をその濃度で
リン（Ｐ）を含有する不純物領域へ偏析させることがで
きる（図１７で示す矢印の方向）。その結果その不純物
領域には触媒元素が偏析し、その濃度は１×１０17〜１
×１０19atoms/cm3程度となった。このようにして作製
したＴＦＴはオフ電流値が下がり、結晶性が良いことか
ら高い電界効果移動度が得られ、良好な特性を達成する
ことができる。
【００９８】［実施例６］本実施例では実施例１で作製
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。まず、
図１８（Ａ）に示すように、図１０（Ｃ）の状態のアク
ティブマトリクス基板に柱状スペーサ１６８から成るス
ペーサを形成する。スペーサは数μｍの粒子を散布して
設ける方法でも良いが、ここでは基板全面に樹脂膜を形
成した後これをパターニングして形成する方法を採用し
た。このようなスペーサの材料に限定はないが、例え
ば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布し
た後、露光と現像処理によって所定のパターンに形成す
る。さらにクリーンオーブンなどで１５０〜２００℃で
加熱して硬化させる。このようにして作製されるスペー
サは露光と現像処理の条件によって形状を異ならせるこ
とができるが、好ましくは、柱状スペーサ１６８の形状
は柱状で頂部が平坦な形状となるようにすると、対向側
の基板を合わせたときに液晶表示パネルとしての機械的
な強度を確保することができる。形状は円錐状、角錐状
など特別の限定はないが、例えば円錐状としたときに具
体的には、高さＨを１．２〜５μｍとし、平均半径Ｌ１
を５〜７μｍ、平均半径Ｌ１と底部の半径Ｌ２との比を
１対１．５とする。このとき側面のテーパー角は±１５
°以下とする。
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。まず、
図１８（Ａ）に示すように、図１０（Ｃ）の状態のアク
ティブマトリクス基板に柱状スペーサ１６８から成るス
ペーサを形成する。スペーサは数μｍの粒子を散布して
設ける方法でも良いが、ここでは基板全面に樹脂膜を形
成した後これをパターニングして形成する方法を採用し
た。このようなスペーサの材料に限定はないが、例え
ば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布し
た後、露光と現像処理によって所定のパターンに形成す
る。さらにクリーンオーブンなどで１５０〜２００℃で
加熱して硬化させる。このようにして作製されるスペー
サは露光と現像処理の条件によって形状を異ならせるこ
とができるが、好ましくは、柱状スペーサ１６８の形状
は柱状で頂部が平坦な形状となるようにすると、対向側
の基板を合わせたときに液晶表示パネルとしての機械的
な強度を確保することができる。形状は円錐状、角錐状
など特別の限定はないが、例えば円錐状としたときに具
体的には、高さＨを１．２〜５μｍとし、平均半径Ｌ１
を５〜７μｍ、平均半径Ｌ１と底部の半径Ｌ２との比を
１対１．５とする。このとき側面のテーパー角は±１５
°以下とする。
【００９９】柱状スペーサの配置は任意に決定すれば良
いが、好ましくは、図１８（Ａ）で示すように、画素部
においてはドレイン配線１６１（画素電極）のコンタク
ト部２３５と重ねてその部分を覆うように柱状スペーサ
１６８を形成すると良い。コンタクト部２３５は平坦性
が損なわれこの部分では液晶がうまく配向しなくなるの
で、このようにしてコンタクト部２３５にスペーサ用の
樹脂を充填する形で柱状スペーサ１６８を形成すること
でディスクリネーションなどを防止することができる。
いが、好ましくは、図１８（Ａ）で示すように、画素部
においてはドレイン配線１６１（画素電極）のコンタク
ト部２３５と重ねてその部分を覆うように柱状スペーサ
１６８を形成すると良い。コンタクト部２３５は平坦性
が損なわれこの部分では液晶がうまく配向しなくなるの
で、このようにしてコンタクト部２３５にスペーサ用の
樹脂を充填する形で柱状スペーサ１６８を形成すること
でディスクリネーションなどを防止することができる。
【０１００】その後、配向膜１６９を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用いる。配向
膜を形成した後、ラビング処理を施して液晶分子がある
一定のプレチルト角を持って配向するようにした。画素
部に設けた柱状スペーサ１６８の端部からラビング方向
に対してラビングされない領域が２μm以下となるよう
にした。また、ラビング処理では静電気の発生がしばし
ば問題となるが、駆動回路のＴＦＴ上であって、少なく
ともソース配線およびドレイン配線上にもスペーサ１６
７ａ〜１６７ｅを形成しておくと、ラビング工程におけ
るスペーサとしての本来の役割と、静電気からＴＦＴを
保護する効果を得ることができる。
晶表示素子の配向膜にはポリイミド樹脂を用いる。配向
膜を形成した後、ラビング処理を施して液晶分子がある
一定のプレチルト角を持って配向するようにした。画素
部に設けた柱状スペーサ１６８の端部からラビング方向
に対してラビングされない領域が２μm以下となるよう
にした。また、ラビング処理では静電気の発生がしばし
ば問題となるが、駆動回路のＴＦＴ上であって、少なく
ともソース配線およびドレイン配線上にもスペーサ１６
７ａ〜１６７ｅを形成しておくと、ラビング工程におけ
るスペーサとしての本来の役割と、静電気からＴＦＴを
保護する効果を得ることができる。
【０１０１】対向側の対向基板１７０には、遮光膜１７
１、透明導電膜１７２および配向膜１７３を形成する。
遮光膜１７１はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００
nmの厚さで形成する。そして、画素部と駆動回路が形成
されたアクティブマトリクス基板と対向基板とをシール
剤１７４で貼り合わせる。シール剤１７４にはフィラー
１７５が混入されていて、このフィラー１７５とスペー
サ１６７、１６８によって均一な間隔を持って２枚の基
板が貼り合わせられる。その後、両基板の間に液晶材料
１７６を注入し、封止剤（図示せず）によって完全に封
止する。液晶材料には公知の液晶材料を用いれば良い。
例えば、ＴＮ液晶の他に、電場に対して透過率が連続的
に変化する電気光学応答性を示す、無しきい値反強誘電
性混合液晶を用いることもできる。この無しきい値反強
誘電性混合液晶には、Ｖ字型の電気光学応答特性を示す
ものもある。このようにして図１８（Ｂ）に示すアクテ
ィブマトリクス型液晶表示装置が完成する。
１、透明導電膜１７２および配向膜１７３を形成する。
遮光膜１７１はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００
nmの厚さで形成する。そして、画素部と駆動回路が形成
されたアクティブマトリクス基板と対向基板とをシール
剤１７４で貼り合わせる。シール剤１７４にはフィラー
１７５が混入されていて、このフィラー１７５とスペー
サ１６７、１６８によって均一な間隔を持って２枚の基
板が貼り合わせられる。その後、両基板の間に液晶材料
１７６を注入し、封止剤（図示せず）によって完全に封
止する。液晶材料には公知の液晶材料を用いれば良い。
例えば、ＴＮ液晶の他に、電場に対して透過率が連続的
に変化する電気光学応答性を示す、無しきい値反強誘電
性混合液晶を用いることもできる。この無しきい値反強
誘電性混合液晶には、Ｖ字型の電気光学応答特性を示す
ものもある。このようにして図１８（Ｂ）に示すアクテ
ィブマトリクス型液晶表示装置が完成する。
【０１０２】図１８ではスペーサ１６７を駆動回路のＴ
ＦＴ上の少なくともソース配線およびドレイン配線上に
もスペーサ１６７ａ〜１６７ｅに分割して形成したが、
その他に、駆動回路の全面を覆って形成しても差し支え
ない。
ＦＴ上の少なくともソース配線およびドレイン配線上に
もスペーサ１６７ａ〜１６７ｅに分割して形成したが、
その他に、駆動回路の全面を覆って形成しても差し支え
ない。
【０１０３】図１９はアクティブマトリクス基板の上面
図を示し、画素部および駆動回路部とスペーサおよびシ
ール剤の位置関係を示す上面図である。画素部７００の
周辺に駆動回路として走査信号駆動回路７０１と画像信
号駆動回路７０２が設けられている。さらに、その他Ｃ
ＰＵやメモリーなどの信号処理回路７０３も付加されて
いても良い。そして、これらの駆動回路は接続配線７１
１によって外部入出力端子７１０と接続されている。画
素部７００では走査信号駆動回路７０１から延在するゲ
ート配線群７０４と画像信号駆動回路７０２から延在す
るソース配線群７０５がマトリクス状に交差して画素を
形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容
量２０５が設けられている。
図を示し、画素部および駆動回路部とスペーサおよびシ
ール剤の位置関係を示す上面図である。画素部７００の
周辺に駆動回路として走査信号駆動回路７０１と画像信
号駆動回路７０２が設けられている。さらに、その他Ｃ
ＰＵやメモリーなどの信号処理回路７０３も付加されて
いても良い。そして、これらの駆動回路は接続配線７１
１によって外部入出力端子７１０と接続されている。画
素部７００では走査信号駆動回路７０１から延在するゲ
ート配線群７０４と画像信号駆動回路７０２から延在す
るソース配線群７０５がマトリクス状に交差して画素を
形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容
量２０５が設けられている。
【０１０４】画素部において設けられる柱状スペーサ７
０６は、図１８で示した柱状スペーサ１６８に対応する
もので、すべての画素に対して設けても良いが、マトリ
クス状に配列した画素の数個から数十個おきに設けても
良い。即ち、画素部を構成する画素の全数に対するスペ
ーサの数の割合は２０〜１００％とすると良い。また、
駆動回路部に設けるスペーサ７０７、７０８、７０９は
その全面を覆うように設けても良いし、図１８で示した
ように各ＴＦＴのソースおよびドレイン配線の位置にあ
わせて複数個に分割して設けても良い。
０６は、図１８で示した柱状スペーサ１６８に対応する
もので、すべての画素に対して設けても良いが、マトリ
クス状に配列した画素の数個から数十個おきに設けても
良い。即ち、画素部を構成する画素の全数に対するスペ
ーサの数の割合は２０〜１００％とすると良い。また、
駆動回路部に設けるスペーサ７０７、７０８、７０９は
その全面を覆うように設けても良いし、図１８で示した
ように各ＴＦＴのソースおよびドレイン配線の位置にあ
わせて複数個に分割して設けても良い。
【０１０５】シール剤１７４は、基板１０１上の画素部
７００および走査信号制御回路７０１、画像信号制御回
路７０２、その他の信号処理回路７０３の外側であっ
て、外部入出力端子７１０よりも内側に形成する。
７００および走査信号制御回路７０１、画像信号制御回
路７０２、その他の信号処理回路７０３の外側であっ
て、外部入出力端子７１０よりも内側に形成する。
【０１０６】このようなアクティブマトリクス型液晶表
示装置の構成を図２０の斜視図を用いて説明する。図２
０においてアクティブマトリクス基板は、ガラス基板１
０１上に形成された、画素部７００と、走査信号駆動回
路７０１と、画像信号駆動回路７０２とその他の信号処
理回路７０３とで構成される。画素部７００には画素Ｔ
ＦＴ２０４と保持容量２０５が設けられ、画素部の周辺
に設けられる駆動回路はＣＭＯＳ回路を基本として構成
されている。走査信号駆動回路７０１と、画像信号駆動
回路７０２はそれぞれゲート配線１３２とソース配線１
５６で画素ＴＦＴ２０４に接続している。また、フレキ
シブルプリント配線板（Flexible Printed Circuit：Ｆ
ＰＣ）７１３が外部入力端子７１０に接続していて画像
信号などを入力するのに用いる。フレキシブルプリント
配線板７１３は補強樹脂７１２で接着強度を高めて固定
されている。そして接続配線７１１でそれぞれの駆動回
路に接続している。また、対向基板１７５には図示して
いないが、遮光膜や透明電極が設けられている。
示装置の構成を図２０の斜視図を用いて説明する。図２
０においてアクティブマトリクス基板は、ガラス基板１
０１上に形成された、画素部７００と、走査信号駆動回
路７０１と、画像信号駆動回路７０２とその他の信号処
理回路７０３とで構成される。画素部７００には画素Ｔ
ＦＴ２０４と保持容量２０５が設けられ、画素部の周辺
に設けられる駆動回路はＣＭＯＳ回路を基本として構成
されている。走査信号駆動回路７０１と、画像信号駆動
回路７０２はそれぞれゲート配線１３２とソース配線１
５６で画素ＴＦＴ２０４に接続している。また、フレキ
シブルプリント配線板（Flexible Printed Circuit：Ｆ
ＰＣ）７１３が外部入力端子７１０に接続していて画像
信号などを入力するのに用いる。フレキシブルプリント
配線板７１３は補強樹脂７１２で接着強度を高めて固定
されている。そして接続配線７１１でそれぞれの駆動回
路に接続している。また、対向基板１７５には図示して
いないが、遮光膜や透明電極が設けられている。
【０１０７】このような構成の液晶表示装置は、実施例
１〜５で示したアクティブマトリクス基板を用いて形成
することができる。例えば、実施例１〜３で示すアクテ
ィブマトリクス基板を用いれば反射型の液晶表示装置が
得られ、実施例４で示すアクティブマトリクス基板を用
いると透過型の液晶表示装置を得ることができる。
１〜５で示したアクティブマトリクス基板を用いて形成
することができる。例えば、実施例１〜３で示すアクテ
ィブマトリクス基板を用いれば反射型の液晶表示装置が
得られ、実施例４で示すアクティブマトリクス基板を用
いると透過型の液晶表示装置を得ることができる。
【０１０８】［実施例７］本実施例では、本発明をアク
ティブマトリクス型有機エレクトロルミネッセンス（有
機ＥＬ）材料を用いた表示装置（有機ＥＬ表示装置）に
適用した例を図２２で説明する。図２１（Ａ）はガラス
基板上に表示領域とその周辺に駆動回路を設けたアクテ
ィブマトリクス型有機ＥＬ表示装置の回路図を示す。こ
の有機ＥＬ表示装置は、基板上に設けられた表示領域１
１、Ｘ方向周辺駆動回路１２、Ｙ方向周辺駆動回路１３
から成る。この表示領域１１は、スイッチ用ＴＦＴ３
０、保持容量３２、電流制御用ＴＦＴ３１、有機ＥＬ素
子３３、Ｘ方向信号線１８ａ、１８ｂ、電源線１９ａ、
１９ｂ、Ｙ方向信号線２０ａ、２０ｂ、２０ｃなどによ
り構成される。
ティブマトリクス型有機エレクトロルミネッセンス（有
機ＥＬ）材料を用いた表示装置（有機ＥＬ表示装置）に
適用した例を図２２で説明する。図２１（Ａ）はガラス
基板上に表示領域とその周辺に駆動回路を設けたアクテ
ィブマトリクス型有機ＥＬ表示装置の回路図を示す。こ
の有機ＥＬ表示装置は、基板上に設けられた表示領域１
１、Ｘ方向周辺駆動回路１２、Ｙ方向周辺駆動回路１３
から成る。この表示領域１１は、スイッチ用ＴＦＴ３
０、保持容量３２、電流制御用ＴＦＴ３１、有機ＥＬ素
子３３、Ｘ方向信号線１８ａ、１８ｂ、電源線１９ａ、
１９ｂ、Ｙ方向信号線２０ａ、２０ｂ、２０ｃなどによ
り構成される。
【０１０９】図２１（Ｂ）はほぼ一画素分の上面図を示
している。スイッチ用ＴＦＴ３０は図１０（Ｃ）に示す
ｎチャネル型ＴＦＴ２０４と同様にして形成し、電流制
御用ＴＦＴ３１はｐチャネル型ＴＦＴ２００と同様にし
て形成すると良い。
している。スイッチ用ＴＦＴ３０は図１０（Ｃ）に示す
ｎチャネル型ＴＦＴ２０４と同様にして形成し、電流制
御用ＴＦＴ３１はｐチャネル型ＴＦＴ２００と同様にし
て形成すると良い。
【０１１０】図２２は図２１（Ｂ）におけるＢ−Ｂ'断
面図であり、スイッチ用ＴＦＴ３０、保持容量３２、電
流制御用ＴＦＴ３１および有機ＥＬ素子部の断面図を示
している。図２２において、島状半導体層４３、４４は
実施形態１〜４の方法で作製する。そして、基板４０上
に下地膜４１、４２、ゲート絶縁膜４５、保護絶縁膜４
６、ゲート電極４７、４８、容量配線４９、ソースおよ
びドレイン配線１８ａ、１９ａ、５１、５２、層間絶縁
膜５０は実施例１と同様にして作製する。そして、その
上に層間絶縁膜５０と同様にして、第２の層間絶縁膜５
３を形成し、さらにドレイン配線５２に達するコンタク
トホールを形成した後、透明導電膜から成る画素電極５
４を形成する。有機ＥＬ素子部は、この画素電極５４と
その画素電極上と第２の層間絶縁膜５３上に渡って形成
された有機ＥＬ層５５と、その上に形成されたＭｇＡｇ
化合物からなる第１の電極５６、Ａｌから成る第２の電
極５７により形成されている。そして、図示しないがカ
ラーフィルターを設ければカラー表示をすることも可能
である。いずれにしても、実施例１〜５で示したアクテ
ィブマトリクス基板の作製方法を応用」すれば容易にア
クティブマトリクス型有機ＥＬ表示装置を作製すること
ができる。
面図であり、スイッチ用ＴＦＴ３０、保持容量３２、電
流制御用ＴＦＴ３１および有機ＥＬ素子部の断面図を示
している。図２２において、島状半導体層４３、４４は
実施形態１〜４の方法で作製する。そして、基板４０上
に下地膜４１、４２、ゲート絶縁膜４５、保護絶縁膜４
６、ゲート電極４７、４８、容量配線４９、ソースおよ
びドレイン配線１８ａ、１９ａ、５１、５２、層間絶縁
膜５０は実施例１と同様にして作製する。そして、その
上に層間絶縁膜５０と同様にして、第２の層間絶縁膜５
３を形成し、さらにドレイン配線５２に達するコンタク
トホールを形成した後、透明導電膜から成る画素電極５
４を形成する。有機ＥＬ素子部は、この画素電極５４と
その画素電極上と第２の層間絶縁膜５３上に渡って形成
された有機ＥＬ層５５と、その上に形成されたＭｇＡｇ
化合物からなる第１の電極５６、Ａｌから成る第２の電
極５７により形成されている。そして、図示しないがカ
ラーフィルターを設ければカラー表示をすることも可能
である。いずれにしても、実施例１〜５で示したアクテ
ィブマトリクス基板の作製方法を応用」すれば容易にア
クティブマトリクス型有機ＥＬ表示装置を作製すること
ができる。
【０１１１】［実施例８］本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置並びにＥ
Ｌ型表示装置は様々な電気光学装置に用いることができ
る。そして、そのような電気光学装置を表示媒体として
組み込んだ電子機器全てに本発明を適用することがでで
きる。電子機器としては、パーソナルコンピュータ、デ
ジタルカメラ、ビデオカメラ、携帯情報端末（モバイル
コンピュータ、携帯電話、電子書籍など）、ナビゲーシ
ョンシステムなどが上げられる。
アクティブマトリクス基板および液晶表示装置並びにＥ
Ｌ型表示装置は様々な電気光学装置に用いることができ
る。そして、そのような電気光学装置を表示媒体として
組み込んだ電子機器全てに本発明を適用することがでで
きる。電子機器としては、パーソナルコンピュータ、デ
ジタルカメラ、ビデオカメラ、携帯情報端末（モバイル
コンピュータ、携帯電話、電子書籍など）、ナビゲーシ
ョンシステムなどが上げられる。
【０１１２】図２３（Ａ）は携帯情報端末であり、本体
２２０１、画像入力部２２０２、受像部２２０３、操作
スイッチ２２０４、表示装置２２０５で構成される。本
発明は表示装置２２０５やその他の信号制御回路に適用
することができる。
２２０１、画像入力部２２０２、受像部２２０３、操作
スイッチ２２０４、表示装置２２０５で構成される。本
発明は表示装置２２０５やその他の信号制御回路に適用
することができる。
【０１１３】このような携帯型情報端末は、屋内はもと
より屋外で使用されることも多い。長時間の使用を可能
とするためにはバックライト使用せず、外光を利用する
反射型の液晶表示装置が低消費電力型として適している
が、周囲が暗い場合にはバックライトを設けた透過型の
液晶表示装置が適している。このような背景から反射型
と透過型の両方の特徴を兼ね備えたハイブリット型の液
晶表示装置が開発されているが、本発明はこのようなハ
イブリット型の液晶表示装置にも適用できる。表示装置
２２０５はタッチパネル３００２、液晶表示装置３００
３、ＬＥＤバックライト３００４により構成されてい
る。タッチパネル３００２は携帯型情報端末の操作を簡
便にするために設けている。タッチパネル３００２の構
成は、一端にＬＥＤなどの発光素子３１００を、他の一
端にフォトダイオードなどの受光素子３２００が設けら
れ、その両者の間に光路が形成されている。このタッチ
パネル３００２を押して光路を遮ると受光素子３２００
の出力が変化するので、この原理を用いて発光素子と受
光素子を液晶表示装置上でマトリクス状に配置させるこ
とにより、入力媒体として機能させることができる。
より屋外で使用されることも多い。長時間の使用を可能
とするためにはバックライト使用せず、外光を利用する
反射型の液晶表示装置が低消費電力型として適している
が、周囲が暗い場合にはバックライトを設けた透過型の
液晶表示装置が適している。このような背景から反射型
と透過型の両方の特徴を兼ね備えたハイブリット型の液
晶表示装置が開発されているが、本発明はこのようなハ
イブリット型の液晶表示装置にも適用できる。表示装置
２２０５はタッチパネル３００２、液晶表示装置３００
３、ＬＥＤバックライト３００４により構成されてい
る。タッチパネル３００２は携帯型情報端末の操作を簡
便にするために設けている。タッチパネル３００２の構
成は、一端にＬＥＤなどの発光素子３１００を、他の一
端にフォトダイオードなどの受光素子３２００が設けら
れ、その両者の間に光路が形成されている。このタッチ
パネル３００２を押して光路を遮ると受光素子３２００
の出力が変化するので、この原理を用いて発光素子と受
光素子を液晶表示装置上でマトリクス状に配置させるこ
とにより、入力媒体として機能させることができる。
【０１１４】図２３（Ｂ）はハイブリット型の液晶表示
装置の画素部の構成であり、画素ＴＦＴ２０４および保
持容量２０５上の層間絶縁膜上にドレイン配線１７７と
画素電極１７８が設けられている。このような構成は、
実施例４を適用すれば形成することができる。ドレイン
配線はＴｉ膜とＡｌ膜の積層構造として画素電極を兼ね
る構成としている。画素電極１７７は実施例４で説明し
た透明導電膜材料を用いて形成する。液晶表示装置３０
０３をこのようなアクティブマトリクス基板から作製す
ることで携帯型情報端末に好適に用いることができる。
装置の画素部の構成であり、画素ＴＦＴ２０４および保
持容量２０５上の層間絶縁膜上にドレイン配線１７７と
画素電極１７８が設けられている。このような構成は、
実施例４を適用すれば形成することができる。ドレイン
配線はＴｉ膜とＡｌ膜の積層構造として画素電極を兼ね
る構成としている。画素電極１７７は実施例４で説明し
た透明導電膜材料を用いて形成する。液晶表示装置３０
０３をこのようなアクティブマトリクス基板から作製す
ることで携帯型情報端末に好適に用いることができる。
【０１１５】図２４（Ａ）はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
２００１、画像入力部２００２、表示装置２００３、キ
ーボード２００４で構成される。本発明は表示装置２０
０３やその他の信号処理回路を形成することができる。
あり、マイクロプロセッサやメモリーなどを備えた本体
２００１、画像入力部２００２、表示装置２００３、キ
ーボード２００４で構成される。本発明は表示装置２０
０３やその他の信号処理回路を形成することができる。
【０１１６】図２４（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明は表示装置２１０２やその他
の信号制御回路に適用することができる。
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明は表示装置２１０２やその他
の信号制御回路に適用することができる。
【０１１７】図２４（Ｃ）はゴーグル型ディスプレイで
あり、本体２９０１、表示装置２９０２、アーム部２９
０３から成っている。本発明は表示装置２９０２やその
他図示されていない信号制御回路に適用することができ
る。
あり、本体２９０１、表示装置２９０２、アーム部２９
０３から成っている。本発明は表示装置２９０２やその
他図示されていない信号制御回路に適用することができ
る。
【０１１８】図２４（Ｄ）はテレビゲームまたはビデオ
ゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路
２３０８、記録媒体２３０４などが搭載された本体２３
０１、コントローラ２３０５、表示装置２３０３、本体
２３０１に組み込まれた表示装置２３０２で構成され
る。表示装置２３０３と本体２３０１に組み込まれた表
示装置２３０２とは、同じ情報を表示しても良いし、前
者を主表示装置とし、後者を副表示装置として記録媒体
２３０４の情報を表示したり、機器の動作状態を表示し
たり、或いはタッチセンサーの機能を付加して操作盤と
することもできる。また、本体２３０１とコントローラ
２３０５と表示装置２３０３とは、相互に信号を伝達す
るために有線通信としても良いし、センサ部２３０６、
２３０７を設けて無線通信または光通信としても良い。
本発明は、表示装置２３０２、２３０３に適用すること
ができる。表示装置２３０３は従来のＣＲＴを用いるこ
ともできる。
ゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路
２３０８、記録媒体２３０４などが搭載された本体２３
０１、コントローラ２３０５、表示装置２３０３、本体
２３０１に組み込まれた表示装置２３０２で構成され
る。表示装置２３０３と本体２３０１に組み込まれた表
示装置２３０２とは、同じ情報を表示しても良いし、前
者を主表示装置とし、後者を副表示装置として記録媒体
２３０４の情報を表示したり、機器の動作状態を表示し
たり、或いはタッチセンサーの機能を付加して操作盤と
することもできる。また、本体２３０１とコントローラ
２３０５と表示装置２３０３とは、相互に信号を伝達す
るために有線通信としても良いし、センサ部２３０６、
２３０７を設けて無線通信または光通信としても良い。
本発明は、表示装置２３０２、２３０３に適用すること
ができる。表示装置２３０３は従来のＣＲＴを用いるこ
ともできる。
【０１１９】図２４（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカー部２
４０３、記録媒体２４０４、操作スイッチ２４０５で構
成される。尚、記録媒体にはＤＶＤ（Digital Versatil
e Disc）やコンパクトディスク（ＣＤ）などを用い、音
楽プログラムの再生や映像表示、ビデオゲーム（または
テレビゲーム）やインターネットを介した情報表示など
を行うことができる。本発明は表示装置２４０２やその
他の信号制御回路に好適に利用することができる。
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカー部２
４０３、記録媒体２４０４、操作スイッチ２４０５で構
成される。尚、記録媒体にはＤＶＤ（Digital Versatil
e Disc）やコンパクトディスク（ＣＤ）などを用い、音
楽プログラムの再生や映像表示、ビデオゲーム（または
テレビゲーム）やインターネットを介した情報表示など
を行うことができる。本発明は表示装置２４０２やその
他の信号制御回路に好適に利用することができる。
【０１２０】図２４（Ｆ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本発明は表示装置２５０２やその他の信号制御回路
に適用することができる。
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本発明は表示装置２５０２やその他の信号制御回路
に適用することができる。
【０１２１】図２５（Ａ）はフロント型プロジェクター
であり、光源光学系および表示装置２６０１、スクリー
ン２６０２で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図２５（Ｂ）は
リア型プロジェクターであり、本体２７０１、光源光学
系および表示装置２７０２、ミラー２７０３、スクリー
ン２７０４で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。
であり、光源光学系および表示装置２６０１、スクリー
ン２６０２で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図２５（Ｂ）は
リア型プロジェクターであり、本体２７０１、光源光学
系および表示装置２７０２、ミラー２７０３、スクリー
ン２７０４で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。
【０１２２】なお、図２５（Ｃ）に、図２５（Ａ）およ
び図２５（Ｂ）における光源光学系および表示装置２６
０１、２７０２の構造の一例を示す。光源光学系および
表示装置２６０１、２７０２は光源光学系２８０１、ミ
ラー２８０２、２８０４〜２８０６、ダイクロイックミ
ラー２８０３、ビームスプリッター２８０７、液晶表示
装置２８０８、位相差板２８０９、投射光学系２８１０
で構成される。投射光学系２８１０は複数の光学レンズ
で構成される。図２５（Ｃ）では液晶表示装置２８０８
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図２５（Ｃ）中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、ＩＲフィルムなどを設けても良い。ま
た、図２５（Ｄ）は図２５（Ｃ）における光源光学系２
８０１の構造の一例を示した図である。本実施例では、
光源光学系２８０１はリフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子
２８１５、集光レンズ２８１６で構成される。尚、図２
５（Ｄ）に示した光源光学系は一例であって図示した構
成に限定されるものではない。
び図２５（Ｂ）における光源光学系および表示装置２６
０１、２７０２の構造の一例を示す。光源光学系および
表示装置２６０１、２７０２は光源光学系２８０１、ミ
ラー２８０２、２８０４〜２８０６、ダイクロイックミ
ラー２８０３、ビームスプリッター２８０７、液晶表示
装置２８０８、位相差板２８０９、投射光学系２８１０
で構成される。投射光学系２８１０は複数の光学レンズ
で構成される。図２５（Ｃ）では液晶表示装置２８０８
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図２５（Ｃ）中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、ＩＲフィルムなどを設けても良い。ま
た、図２５（Ｄ）は図２５（Ｃ）における光源光学系２
８０１の構造の一例を示した図である。本実施例では、
光源光学系２８０１はリフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子
２８１５、集光レンズ２８１６で構成される。尚、図２
５（Ｄ）に示した光源光学系は一例であって図示した構
成に限定されるものではない。
【０１２３】また、ここでは図示しなかったが、本発明
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施例１〜５の技術を用いて実現す
ることができる。
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施例１〜５の技術を用いて実現す
ることができる。
【０１２４】[実施例９]図２７は非晶質シリコンから成
る島状半導体層をレーザーアニール法により結晶化させ
た試料の走査型電子顕微鏡写真を示している。図２７
（Ａ）は島状半導体層の表側からレーザー光を照射した
試料であり、図２７（Ｂ）は表側と裏側の両面から照射
した試料の写真を示している。試料表面はセコ液（主成
分（体積比）ＨＦ：Ｈ2Ｏ＝６７：３３、添加剤Ｋ2Ｃｒ
2Ｏ7）で表面をエッチング処理してある。このエッチン
グ処理は、結晶粒と結晶粒界のエッチング速度の差を利
用したもので、結晶粒を顕在化させるために行った。
る島状半導体層をレーザーアニール法により結晶化させ
た試料の走査型電子顕微鏡写真を示している。図２７
（Ａ）は島状半導体層の表側からレーザー光を照射した
試料であり、図２７（Ｂ）は表側と裏側の両面から照射
した試料の写真を示している。試料表面はセコ液（主成
分（体積比）ＨＦ：Ｈ2Ｏ＝６７：３３、添加剤Ｋ2Ｃｒ
2Ｏ7）で表面をエッチング処理してある。このエッチン
グ処理は、結晶粒と結晶粒界のエッチング速度の差を利
用したもので、結晶粒を顕在化させるために行った。
【０１２５】レーザーアニール条件は、波長３０８nmの
エキシマレーザー光を用い、光強度３７０mJ/cm2、繰り
返し周波数３０Hzで２０回同じ場所を照射した。両面か
らレーザー光を照射するデュアルレーザーアニール法で
は、島状半導体層の裏側、即ちガラス基板の下方にＡｌ
の反射板を設けた。この反射板はミラーポリッシュされ
たシリコンウエハーの表面にスパッタ法でＡｌ膜を形成
したものを用いた。
エキシマレーザー光を用い、光強度３７０mJ/cm2、繰り
返し周波数３０Hzで２０回同じ場所を照射した。両面か
らレーザー光を照射するデュアルレーザーアニール法で
は、島状半導体層の裏側、即ちガラス基板の下方にＡｌ
の反射板を設けた。この反射板はミラーポリッシュされ
たシリコンウエハーの表面にスパッタ法でＡｌ膜を形成
したものを用いた。
【０１２６】平均粒径は図２７（Ａ）において０．０５
〜０．２μmであり、図２７（Ｂ）では０．３〜１．５
μmである。明らかに後者の方が粒径が大きく、デュア
ルビームレーザーアニール法の優位性を確認することが
できる。
〜０．２μmであり、図２７（Ｂ）では０．３〜１．５
μmである。明らかに後者の方が粒径が大きく、デュア
ルビームレーザーアニール法の優位性を確認することが
できる。
【０１２７】
【発明の効果】本発明を用いて、島状のパターンに形成
された非晶質半導体領域を結晶化させることにより、結
晶粒の大型化を図ることができる。このような島状半導
体層を用いて、画素ＴＦＴおよび駆動回路が要求する仕
様に応じて各回路を構成するＴＦＴの構造を最適化する
ことにより、半導体装置の動作性能と信頼性を向上させ
ることを可能としている。
された非晶質半導体領域を結晶化させることにより、結
晶粒の大型化を図ることができる。このような島状半導
体層を用いて、画素ＴＦＴおよび駆動回路が要求する仕
様に応じて各回路を構成するＴＦＴの構造を最適化する
ことにより、半導体装置の動作性能と信頼性を向上させ
ることを可能としている。
【図１】 本発明に関わるレーザーアニール法の概念を
説明する図。
説明する図。
【図２】 レーザーアニール装置の光学系の構成を説明
する図。
する図。
【図３】 レーザーアニール装置の光学系の構成を説明
する図。
する図。
【図４】 本発明の島状半導体層の作製工程を説明する
図。
図。
【図５】 本発明の島状半導体層の作製工程を説明する
図。
図。
【図６】 本発明の島状半導体層の作製工程を説明する
図。
図。
【図７】 本発明の島状半導体層の作製工程を説明する
図。
図。
【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
示す断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
を示す断面図。
【図１１】 駆動回路のＴＦＴの作製工程を示す上面
図。
図。
【図１２】 画素ＴＦＴの作製工程を示す上面図。
【図１３】 画素部の画素を示す上面図。
【図１４】 ＴＦＴの構造を説明する上面図。
【図１５】 画素ＴＦＴ、駆動回路のＴＦＴの構成を示
す断面図。
す断面図。
【図１６】 画素ＴＦＴ、駆動回路のＴＦＴの構成を示
す断面図。
す断面図。
【図１７】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
を示す断面図。
【図１８】 アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。
製工程を示す断面図。
【図１９】 液晶表示装置の入出力端子、配線、回路配
置、スペーサ、シール剤の配置を説明する上面図。
置、スペーサ、シール剤の配置を説明する上面図。
【図２０】 液晶表示装置の構造を示す斜視図。
【図２１】 アクティブマトリクス型ＥＬ表示装置の構
成を示す図。
成を示す図。
【図２２】 アクティブマトリクス型ＥＬ表示装置の画
素部の構成を示す断面図。
素部の構成を示す断面図。
【図２３】 半導体装置の一例を示す図。
【図２４】 半導体装置の一例を示す図。
【図２５】 投影型液晶表示装置の構成を示す図。
【図２６】 シリコン層の深さ方向におけるレーザー光
強度分布のシミュレーション結果を示すグラフ。
強度分布のシミュレーション結果を示すグラフ。
【図２７】 レーザーアニール法で結晶化したシリコン
膜の電子顕微鏡写真。
膜の電子顕微鏡写真。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/268 Ｇ０２Ｆ 1/136 ５００ Ｈ０１Ｌ 29/78 ６１８Ｇ ６２７Ｃ
Claims (10)
- 【請求項１】基板に密接して下地膜を形成する第１の工
程と、前記下地膜上に、該下地膜に接する第１の表面
と、その反対側に第２の表面を有する第１形状の非晶質
半導体層を形成する第２の工程と、前記第１形状の非晶
質半導体層の第２の表面に第１のレーザー光を照射し
て、かつ、前記第１形状の非晶質半導体層の周辺の領域
より入射して、前記基板を透過して反射板にて反射した
第２のレーザー光を前記第１の表面から照射して、第１
形状の結晶質半導体層を形成する第３の工程と、前記第
１形状の結晶質半導体層のゲート電極と重なる領域、若
しくはチャネル形成領域を形成する領域において、該第
１形状の結晶質半導体層の端部から１μｍ以上除去し
て、第２形状の結晶質半導体層を形成する第４の工程
と、前記第２形状の結晶質半導体層に、一導電型の不純
物領域を形成する第５の工程と、前記第２形状の結晶質
半導体層に、水素を添加する第６の工程とを有すること
を特徴とする半導体装置の作製方法。 - 【請求項２】基板に密接して下地膜を形成する第１の工
程と、前記下地膜上に、該下地膜に接する第１の表面
と、その反対側に第２の表面を有する第１形状の非晶質
半導体層を形成する第２の工程と、前記第１形状の非晶
質半導体層に半導体の結晶化を助長する元素を導入する
第３の工程と、前記第１形状の非晶質半導体層の第２の
表面に第１のレーザー光を照射して、かつ、前記第１形
状の非晶質半導体層の周辺の領域より入射して、前記基
板を透過して反射板にて反射した第２のレーザー光を前
記第１の表面から照射して、第１形状の結晶質半導体層
を形成する第４の工程と、前記第１形状の結晶質半導体
層のゲート電極と重なる領域、若しくはチャネル形成領
域を形成する領域において、該第１形状の結晶質半導体
層の端部から１μｍ以上除去して、第２形状の結晶質半
導体層を形成する第５の工程と、前記第２形状の結晶質
半導体層に、一導電型の不純物領域を形成する第６の工
程と、前記第２形状の結晶質半導体層に、水素を添加す
る第７の工程とを有することを特徴とする半導体装置の
作製方法。 - 【請求項３】基板に密接して下地膜を形成する第１の工
程と、前記下地膜上に非晶質半導体層を形成する第２の
工程と、前記非晶質半導体層に該非晶質半導体の結晶化
を助長する元素を導入し、加熱処理により結晶質半導体
膜を形成する第３の工程と、前記下地膜上に、該下地膜
に接する第１の表面と、その反対側に第２の表面を有す
る第１形状の結晶質半導体層を形成する第４の工程と、
前記第１形状の結晶質半導体層の第２の表面に第１のレ
ーザー光を照射して、かつ、前記第１形状の結晶質半導
体層の周辺の領域より入射して、前記基板を透過して反
射板にて反射した第２のレーザー光を前記第１の表面か
ら照射する第５の工程と、前記第１形状の結晶質半導体
層のゲート電極と重なる領域、若しくはチャネル形成領
域を形成する領域において、該第１形状の結晶質半導体
層の端部から１μｍ以上除去して、第２形状の結晶質半
導体層を形成する第６の工程と、前記第２形状の結晶質
半導体層に、一導電型の不純物領域を形成する第７の工
程と、前記第２形状の結晶質半導体層に、水素を添加す
る第８の工程とを有することを特徴とする半導体装置の
作製方法。 - 【請求項４】ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴ
とを同一の基板上に有する半導体装置の作製方法におい
て、前記基板に密接して下地膜を形成する第１の工程
と、前記下地膜上に、該下地膜に接する第１の表面と、
その反対側に第２の表面を有する複数の第１形状の非晶
質半導体層を形成する第２の工程と、前記第１形状の非
晶質半導体層の第２の表面に第１のレーザー光を照射し
て、かつ、前記第１形状の非晶質半導体層の周辺の領域
より入射して、前記基板を透過して反射板にて反射した
第２のレーザー光を前記第１の表面から照射して、複数
の第１形状の結晶質半導体層を形成する第３の工程と、
前記第１形状の結晶質半導体層のゲート電極と重なる領
域、若しくはチャネル形成領域を形成する領域におい
て、該第１形状の結晶質半導体層の端部から１μｍ以上
除去して、複数の第２形状の結晶質半導体層を複数個形
成する第４の工程と、少なくとも、前記複数の第２形状
の結晶質半導体層から選択された一つに、一導電型の不
純物領域を形成する第５の工程と、少なくとも、前記複
数の第２形状の結晶質半導体層から選択された他の一つ
に、一導電型とは逆の導電型の不純物領域を形成する第
６の工程と、前記複数の第２形状の結晶質半導体層に、
水素を添加する第７の工程とを有することを特徴とする
半導体装置の作製方法。 - 【請求項５】ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴ
とを同一の基板上に有する半導体装置の作製方法におい
て、前記基板に密接して下地膜を形成する第１の工程
と、前記下地膜上に、該下地膜に接する第１の表面と、
その反対側に第２の表面を有する複数の第１形状の非晶
質半導体層を形成する第２の工程と、前記第１形状の非
晶質半導体層に半導体の結晶化を助長する元素を導入す
る第３の工程と、前記第１形状の非晶質半導体層の第２
の表面に第１のレーザー光を照射して、かつ、前記第１
形状の非晶質半導体層の周辺の領域より入射して、前記
基板を透過して反射板にて反射した第２のレーザー光を
前記第１の表面から照射して、複数の第１形状の結晶質
半導体層を形成する第４の工程と、前記第１形状の結晶
質半導体層のゲート電極と重なる領域、若しくはチャネ
ル形成領域を形成する領域において、該第１形状の結晶
質半導体層の端部から１μｍ以上除去して、複数の第２
形状の結晶質半導体層を複数個形成する第５の工程と、
少なくとも、前記複数の第２形状の結晶質半導体層から
選択された一つに、一導電型の不純物領域を形成する第
６の工程と、少なくとも、前記複数の第２形状の結晶質
半導体層から選択された他の一つに、一導電型とは逆の
導電型の不純物領域を形成する第７の工程と、前記複数
の第２形状の結晶質半導体層に、水素を添加する第８の
工程とを有することを特徴とする半導体装置の作製方
法。 - 【請求項６】ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴ
とを同一の基板上に有する半導体装置の作製方法におい
て、基板に密接して下地膜を形成する第１の工程と、前
記下地膜上に非晶質半導体層を形成する第２の工程と、
前記非晶質半導体層に該非晶質半導体の結晶化を助長す
る元素を導入し、加熱処理により結晶質半導体膜を形成
する第３の工程と、前記下地膜上に、該下地膜に接する
第１の表面と、その反対側に第２の表面を有する複数の
第１形状の結晶質半導体層を形成する第４の工程と、前
記複数の第１形状の結晶質半導体層の第２の表面に第１
のレーザー光を照射して、かつ、前記第１形状の結晶質
半導体層の周辺の領域より入射して、前記基板を透過し
て反射板にて反射した第２のレーザー光を前記第１の表
面から照射する第５の工程と、前記第１形状の結晶質半
導体層のゲート電極と重なる領域、若しくはチャネル形
成領域を形成する領域において、該第１形状の結晶質半
導体層の端部から１μｍ以上除去して、複数の第２形状
の結晶質半導体層を形成する第６の工程と、少なくと
も、前記複数の第２形状の結晶質半導体層から選択され
た一つに、一導電型の不純物領域を形成する第７の工程
と、少なくとも、前記複数の第２形状の結晶質半導体層
から選択された他の一つに、一導電型とは逆の導電型の
不純物領域を形成する第８の工程と、前記第２形状の結
晶質半導体層に、水素を添加する第９の工程とを有する
ことを特徴とする半導体装置の作製方法。 - 【請求項７】請求項１乃至請求項６において、少なくと
も前記チャネル形成領域には、5×１０18〜５×１０19a
toms/cm3の水素が含まれていることを特徴とする半導体
装置の作製方法。 - 【請求項８】請求項２または請求項３および請求項５ま
たは請求項６において、少なくとも前記高濃度ｎ型不純
物領域において、前記触媒元素が１×１０17〜１×１０
19atoms/cm3の濃度で含有していることを特徴とする半
導体装置の作製方法。 - 【請求項９】請求項１乃至請求項６において、前記反射
板の前記レーザー光に対する拡散反射率が、５０〜７０
％であることを特徴とする半導体装置の作製方法。 - 【請求項１０】請求項１乃至請求項９のいずれか一項に
おいて、前記半導体装置は、有機エレクトロルミネッセ
ンス材料を用いた表示装置、パーソナルコンピュータ、
ビデオカメラ、携帯型情報端末、デジタルカメラ、デジ
タルビデオディスクプレーヤー、ゴーグル型ディスプレ
イ、電子遊技機器、プロジェクターであることを特徴と
する半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000205764A JP4683696B2 (ja) | 1999-07-09 | 2000-07-06 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19679099 | 1999-07-09 | ||
| JP11-196790 | 1999-07-09 | ||
| JP2000205764A JP4683696B2 (ja) | 1999-07-09 | 2000-07-06 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001085703A true JP2001085703A (ja) | 2001-03-30 |
| JP2001085703A5 JP2001085703A5 (ja) | 2009-01-08 |
| JP4683696B2 JP4683696B2 (ja) | 2011-05-18 |
Family
ID=26509982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000205764A Expired - Fee Related JP4683696B2 (ja) | 1999-07-09 | 2000-07-06 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4683696B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020094514A (ko) * | 2001-06-12 | 2002-12-18 | 삼성전자 주식회사 | 저온 다결정 실리콘 박막 형성 방법 |
| JP2003262850A (ja) * | 2001-12-27 | 2003-09-19 | Toto Ltd | 光学式タッチパネル装置 |
| JP2004004611A (ja) * | 2002-03-20 | 2004-01-08 | Seiko Epson Corp | 配線基板、電子装置、電気光学装置、並びに電子機器 |
| JP2004004610A (ja) * | 2002-03-20 | 2004-01-08 | Seiko Epson Corp | 配線基板、電子装置、電気光学装置、並びに電子機器 |
| JP2006309254A (ja) * | 2002-03-20 | 2006-11-09 | Seiko Epson Corp | 配線基板、電子装置、及び電子機器 |
| US7148508B2 (en) | 2002-03-20 | 2006-12-12 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| JP2007184562A (ja) * | 2005-12-30 | 2007-07-19 | Samsung Electronics Co Ltd | 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法 |
| US7332431B2 (en) | 2002-10-17 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP2008225509A (ja) * | 2002-12-31 | 2008-09-25 | Lg Display Co Ltd | 有機エレクトロルミネセンス素子とその製造方法 |
| US7453101B2 (en) | 2002-05-15 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with organic compound layer |
| JP2009206521A (ja) * | 2001-08-03 | 2009-09-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR100947536B1 (ko) * | 2003-06-03 | 2010-03-12 | 삼성전자주식회사 | 박막 트랜지스터-액정표시장치 |
| US8507334B2 (en) * | 2001-08-27 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of laser irradiation, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| KR101317002B1 (ko) | 2010-07-16 | 2013-10-11 | 파나소닉 액정 디스플레이 주식회사 | 결정성 반도체막의 제조 방법 및 결정성 반도체막의 제조 장치 |
| US8952876B2 (en) | 2010-01-27 | 2015-02-10 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
-
2000
- 2000-07-06 JP JP2000205764A patent/JP4683696B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020094514A (ko) * | 2001-06-12 | 2002-12-18 | 삼성전자 주식회사 | 저온 다결정 실리콘 박막 형성 방법 |
| US8767782B2 (en) | 2001-08-03 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device |
| JP2009206521A (ja) * | 2001-08-03 | 2009-09-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US10488671B2 (en) | 2001-08-27 | 2019-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of laser irradiation, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| US9910285B2 (en) | 2001-08-27 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of laser irradiation, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| US9564323B2 (en) | 2001-08-27 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of laser irradiation, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| US8722521B2 (en) | 2001-08-27 | 2014-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of laser irradiation, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| US8507334B2 (en) * | 2001-08-27 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of laser irradiation, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| JP2003262850A (ja) * | 2001-12-27 | 2003-09-19 | Toto Ltd | 光学式タッチパネル装置 |
| US7529102B2 (en) | 2002-03-20 | 2009-05-05 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| JP2006309254A (ja) * | 2002-03-20 | 2006-11-09 | Seiko Epson Corp | 配線基板、電子装置、及び電子機器 |
| US7696519B2 (en) | 2002-03-20 | 2010-04-13 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| JP2004004611A (ja) * | 2002-03-20 | 2004-01-08 | Seiko Epson Corp | 配線基板、電子装置、電気光学装置、並びに電子機器 |
| JP2004004610A (ja) * | 2002-03-20 | 2004-01-08 | Seiko Epson Corp | 配線基板、電子装置、電気光学装置、並びに電子機器 |
| US7148508B2 (en) | 2002-03-20 | 2006-12-12 | Seiko Epson Corporation | Wiring substrate, electronic device, electro-optical device, and electronic apparatus |
| US7453101B2 (en) | 2002-05-15 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with organic compound layer |
| US7332431B2 (en) | 2002-10-17 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP2008225509A (ja) * | 2002-12-31 | 2008-09-25 | Lg Display Co Ltd | 有機エレクトロルミネセンス素子とその製造方法 |
| KR100947536B1 (ko) * | 2003-06-03 | 2010-03-12 | 삼성전자주식회사 | 박막 트랜지스터-액정표시장치 |
| JP2007184562A (ja) * | 2005-12-30 | 2007-07-19 | Samsung Electronics Co Ltd | 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法 |
| US8952876B2 (en) | 2010-01-27 | 2015-02-10 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
| US8716113B2 (en) | 2010-07-16 | 2014-05-06 | Panasonic Corporation | Crystalline semiconductor film manufacturing method and crystalline semiconductor film manufacturing apparatus |
| KR101317002B1 (ko) | 2010-07-16 | 2013-10-11 | 파나소닉 액정 디스플레이 주식회사 | 결정성 반도체막의 제조 방법 및 결정성 반도체막의 제조 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4683696B2 (ja) | 2011-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844249B2 (en) | Method for manufacturing a semiconductor device using laser light | |
| US7476937B2 (en) | Semiconductor device and method of fabricating the same | |
| US9786787B2 (en) | Semiconductor device and fabrication method thereof | |
| US9236400B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
| JP4683696B2 (ja) | 半導体装置の作製方法 | |
| JP4646368B2 (ja) | 液晶表示装置の作製方法 | |
| JP4683761B2 (ja) | 半導体装置の作製方法 | |
| JP2000150904A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| JP2001053285A (ja) | 半導体装置及びその作製方法 | |
| JP4986333B2 (ja) | 半導体装置の作製方法 | |
| JP2001077374A (ja) | 半導体装置およびその作製方法 | |
| JP4637333B2 (ja) | 半導体装置の作製方法 | |
| JP2001326363A (ja) | 半導体装置及びその作製方法 | |
| JP4583654B2 (ja) | 半導体装置の作製方法 | |
| JP2001320053A (ja) | 半導体装置およびその作製方法 | |
| JP2002198377A (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP2002198378A (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP2002203863A (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP2002208598A (ja) | 薄膜トランジスタ及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |