KR20020094514A - 저온 다결정 실리콘 박막 형성 방법 - Google Patents
저온 다결정 실리콘 박막 형성 방법 Download PDFInfo
- Publication number
- KR20020094514A KR20020094514A KR1020010032779A KR20010032779A KR20020094514A KR 20020094514 A KR20020094514 A KR 20020094514A KR 1020010032779 A KR1020010032779 A KR 1020010032779A KR 20010032779 A KR20010032779 A KR 20010032779A KR 20020094514 A KR20020094514 A KR 20020094514A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- substrate
- forming
- laser beam
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000001788 irregular Effects 0.000 claims 1
- 238000007711 solidification Methods 0.000 abstract description 2
- 230000008023 solidification Effects 0.000 abstract description 2
- 229920000642 polymer Polymers 0.000 abstract 2
- 238000007789 sealing Methods 0.000 abstract 1
- 230000001429 stepping effect Effects 0.000 description 12
- 238000001723 curing Methods 0.000 description 10
- 230000001133 acceleration Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/80855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/80859—Localised curing of parts of the bonding area
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
액정표시장치의 저온 다결정 박막 형성 방법이 개시된다. 본 발명에서는 레이져 장치를 기판 위로 이동시키면서 빔을 조사하는 저온 다결정 실리콘 박막 형성에 있어서, 기판을 스테이지 진행 방향으로 복수로 설치하여 1회 스테이지 진행시 복수의 기판에 걸쳐 실제 레이져 빔 조사가 이루어지도록 하는 것을 특징으로 한다. 본 발명은 스탭핑이 많은 순차 주변 경화(SLS) 방식에서 특히 유용하게 사용될 수 있으나, 기판의 크기 확대에 따라 스탭핑 작업 수가 늘어나는 라인 빔 방식에도 적용될 수 있다.
Description
본 발명은 박막트랜지스터 액정표시장치(TFT LCD)의 판넬 형성 방법에 관한 것으로, 보다 상세하게는 기판에 저온 다결정 실리콘 박막을 형성하는 방법에 관한 것이다.
TFT LCD를 형성하기 위해 표시장치의 화면를 이루는 개개 화소에 트렌지스터를 형성한다. 이때 트랜지스터 형성을 위한 반도체층으로 실리콘 박막을 사용한다. 한편 반도체층이 적층되는 기판은 통상 유리로 이루어진다. 유리는 고온에서 연화, 변형되므로 높은 온도의 공정에는 적합하지 않다. 따라서 유리 기판에 적층되는 반도체층은 적층 온도가 낮은 비정질 실리콘층 혹은 전도성이 낮은 상태의 마이크로 결정(미세결정)이나 입도가 고르지 않은 다결정으로 이루어지게 된다.
그러나, 이렇게 형성되는 비정질, 미세결정 혹은 다결정 실리콘은 캐리어의 이동도가 낮아 동작 속도가 낮다. 따라서 표시부의 화소에 형성되는 스위칭용 박막트랜지스터에 사용될 뿐 표시부 구동을 위한 구동 회로의 트랜지스터로 사용되기 어렵다. 반면 반도체층인 실리콘 박막을 고른 다결정질로 형성할 경우, 구동회로를 구성하는 트랜지스터 소자로 이용이 가능하고 소모 전력도 줄일 수 있다. 구동회로를 유리 기판에 표시부와 함께 형성할 경우 기판의 단자에 별도의 구동회로용 집적회로를 부착시켜야 하는 부담이 없으므로 판넬 형성을 위한 모듈 공정 부담과 비용을 줄일 수 있다. 따라서, 기판에 입도와 전도성이 양호한 다결정 실리콘 박막을 형성하여 구동회로를 표시부 트랜지스터 형성과 함께 형성할 수 있는 다결정화 방법이 여러 가지로 모색되고 있다.
기판에 다결정 실리콘을 형성시키는 다결정화 방법의 하나로 기판에 먼저 도전성이 떨어지는 실리콘 박막을 형성하고, 이 박막에 부분적으로 짧은 시간 동안 고온 분위기를 형성하여 유리 기판의 평면 상태를 열화시키지 않으면서 실리콘 박막을 양호한 상태의 도전성과 입도를 가진 다결정 실리콘으로 전화시키는 방법이 있다. 이런 방법을 위해서 비정질 실리콘 박막 등에 순간적인 고온을 작용시킬 수있는 레이져 장치가 사용할 수 있다.
레이져 장치는 좁은 영역에 빔을 집중시키게 되므로 넓은 면적의 액정 판넬에 적층된 비정질 실리콘 박막을 동시에 다결정질로 변화시킬 수 없다. 그러나 하나의 점으로 레이져 광을 출력할 경우, 판넬의 전체를 레이져 광으로 처리하는 것은 너무 많은 시간이 소모된다. 따라서, 통상 레이져 광을 하나의 선분형태로 출력하여 이 선분이 판넬면을 스캔(scanning)하도록 하되, 레이져 빔이 이루는 선분의 길이를 20 내지 30 cm 정도로 운영하는 라인 빔(line beam) 방식을 가장 많이 사용하게 된다.
그러나, 라인 빔 방식에서는 수십 마이크로 메터 정도의 피치(pitch) 이동마다 한 번씩 레이져 광을 조사하므로 스캐닝 속도가 낮아 공정의 애로가 발생할 수 있다. 따라서, 최근에는 라인 빔이 이루는 선분의 크기는 1 내지 2 cm 정도로 작지만 레이져 광 조사마다 움직이는 거리 (pptr:per pulse translation distance)가 수 mm가 되어 결과적으로 단위 판넬 처리 속도를 높일 수 있는 순차 주변 경화 (SLS:Sequential Lateral Solidification) 방식 사용이 점차 확대된다.
그런데, 종래의 라인 빔 방식의 레이져 스캐닝을 살펴보면, 도1과 같이 라인 빔(12)의 길이가 20 내지 30 cm이므로 하나의 기판(10)에 대해 1회 또는 2회 좌우로 스캔하는 것으로 전면적을 처리할 수 있다. 따라서 라인 빔(12)을 상하로 움직이는 조작은 없거나 1회로 이루어지고, 상하 이동, 즉, 스탭핑에 소요되는 시간이 크기 않다. 그러나, 순차 주변 경화 방식의 경우 레이져 빔(22)의 길이가 1 내지 2 cm로 작아 도2에서 예상할 수 있는 바와 같이 많은 수의 상하 이동 조작을 하게 된다. 따라서, 상하 이동 조작에 드는 시간이 많아진다. 또한, 레이져 빔(22)을 횡 방향으로 한 번 이동시키 것을 1 스테이지라 하면, 스캔 속도가 빨라지면서 단위 스테이지 내에서 레이져 빔(22)의 이동을 가속, 감속하는데 소요되는 시간 비율도 높아져 단위 기판(10)을 레이져 빔(22)으로 처리하는 데 드는 시간이 증가한다.
도3은 1 스테이지를 진행하는 데 사용되는 레이져 빔 가속 시간(t1), 레이져 빔 조사가 이루어지는 실공정 시간(t2), 레이져 빔 감속 시간(t3)을 레이져 빔의 스캐닝 속도와 관련지어 작성한 그래프이다. 도2 및 도3을 참조하면서 레이져 빔의 좌우 1회 왕복에 의해 1 주기를 형성하는 시간을 살펴보면, 우선, 각 스테이지별로 가속, 실공정, 감속 시간 (t1,t2,t3)이 있다. 실공정 시간에는 기판(10)에서 레이져 빔(22) 조사와 함께 스캐닝이 일정 속도로 이루어지고, 가속 및 감속 시간에는 기판(10)이 놓인 작업대(20)의 기판(10) 바깥쪽 주변부에서 레이져 빔(22) 조사 없이 스캐닝 속도가 가속, 감속 된다. 각 스테이지는 1주기에 2회 (Ⅰ,Ⅴ) 이루어지므로 2×(t1+t2+t3)의 시간이 산입된다. 레이져 빔의 각 방향 전환에 사용되는 시간이 tR이라면 방향 전환은 4번 (Ⅱ,Ⅳ,Ⅵ,Ⅷ) 이루어지므로 4×tR이 산입된다. 상하방향의 이동이 두번 (Ⅲ,Ⅶ)이루어지며 이때 소요되는 스탭핑 시간이 tS이므로 2×tS가 산입된다. 따라서, 순차 주변 경화 방식의 레이져 빔 이동의 1 주기 T1에 드는 시간은 아래 수학식 1과 같이 된다.
그리고, 수학식 1에서 나타나듯이 가속, 감속 시간, 스탭핑 시간 tS, 방향전환 시간 tR이 커지면 라인 빔 방식에 대한 순차 주변 경화 방식의 이점을 충분히 거두기 어렵다는 문제가 있다. 따라서, 실 공정 시간을 제외한 이들 부수 공정 시간을 줄이는 방법이 요청된다.
본 발명의 목적은 상술한 종래의 저온 다결정 실릴콘 박막 형성 방법에서의, 특히, 순차 주변 경화 방식에서의 문제점을 개선하기 위한 것으로, 순차 주변 경화 방식의 다결정화 공정에서 가속, 감속 시간, 스탭핑 시간 tS, 방향전환 시간 tR의 상대적 비중을 줄일 수 있는 저온 다결정 실리콘 박막 형성 방법을 제공하는 것을 목적으로 한다.
도1은 종래의 라인 빔 방식의 레이져 스캐닝을 나타내기 위한 개략적 개념도,
도2는 종래의 순차 주변 경화 방식의 레이져 스캐닝을 나타내기 위한 개략적 개념도,
도3은 종래의 레이져 빔 스캐닝의 한 스테이지에서 시간에 따른 스캐닝 속도의 변화를 나타내는 그래프,
도4는 본 발명의 순차 주변 경화 방식의 레이져 스캐닝을 나타내기 위한 개념도이다.
상기 목적을 달성하기 위한 본 발명의 방법은, 레이져 장치를 기판 위로 이동시키면서 빔을 조사하는 저온 다결정 실리콘 박막 형성에 있어서, 기판을 스테이지 진행 방향으로 복수로 설치하여 1회 스테이지 진행시 복수의 기판에 걸쳐 실제 레이져 빔 조사가 이루어지도록 하는 것을 특징으로 한다.
본 발명은 통상 좌우 방향의 레이져 빔 스캐닝을 전제하는 것이나, 레이져 빔 스캐닝이 상하 방향으로 이루어지고, 스탭핑이 좌우 방향으로 이루어질 경우, 기판을 상하 방향으로 연속되도록 배치하고 레이져 빔 스캐닝을 실시하면 된다.
본 발명은 스탭핑이 많은 순차 주변 경화(SLS) 방식에서 특히 유용하게 사용될 수 있으나, 기판의 크기 확대에 따라 스탭핑 작업 수가 늘어나는 라인 빔 방식에도 적용될 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 상세히 설명하기로 한다.
도4는 본 발명 방법의 일 실시예를 개념적으로 설명하기 위한 도면으로, 두 장의 기판(111,112)이 공정 작업대(120)에 횡으로 나란히 배치된 상태 및 순차 주변 경화 방식의 레이져 빔(122)의 이동 경로를 나타낸 것이다.
우선, 기판(111,112)에 비정질 실리콘 박막을 형성하고, 저온 다결정화 작업에 이르기 까지의 공정을 살펴보면, 우선, 기판에 실리콘 산화막으로 블로킹층을 형성할 수 있다. 블로킹층은 필수적인 것은 아니나 비정질 실리콘 박막을 적층하고 다결정화 시키는 후속 공정에 도움이 될 수 있다. 또한, 유리 기판의 불순물이 반도체층으로 확산되는 것을 억제할 수 있다. 비정질 실리콘 박막은 CVD 장치에서 저압 혹은 플라즈마 환경으로, 소오스 가스로 사일렌이나 디사일렌(Si2H6)가스를 공급하면서 형성한다. 이때, 온도는 통상 400도씨 이하로 한다. 기타 스퍼터링을 비정질 실리콘 박막 형성에 사용할 수 있다.
비정질 실리콘 박막이 형성되면 기판(111,112)을 작업대(120)에 놓고 레이져 빔(122) 스캐닝을 실시한다. 레이져 빔 처리에 앞서 비정질 실리콘 박막 위에 얇게 실리콘 산화막을 형성할 수 있다. 실리콘 산화막은 표면을 고르게 하여 레이져 빔 스캐닝에 의한 실리콘 다결정화에서 결정 상태가 고르게 형성되도록 작용할 수 있다.
도4를 참조하면, 1 스테이지(Ⅰ)에서 연속으로 횡으로 2매 배열된기판(111,112)에 대해 좌에서 우로 레이져 빔(122) 스캐닝을 실시한다. 이때 레이져 빔(122) 스캐닝 작업에서 레이져 빔(122)의 스캔 각도는 다양하게 변화시키면서 실시할 수 있다. 그리고, 레이져 빔(122)을 기판 위쪽에서만 조사하지 않고, 두 경로로 분리하여 혹은 두 개의 발생 장치를 이용하여 기판에 대해 기판 양쪽면에서 두 개의 레이져 빔을 동시에 작용시킬 수 있다.
기판은 사이 간격이 거의 없으므로 실 공정시간에 사용되는 시간은 종래의 기판 1매 스캐닝에서 사용된 t2의 두배가 된다. 그러나, 레이져 장치의 감속과 가속에 사용된 시간 t1, t3는 변하지 않는다. 그리고, 작업대(120)의 우측 단부에서 방향전환시간 tR에 걸쳐 레이져 장치의 방향전환을 실시한다(Ⅱ). 우측 단부에서 상에서 하로 이동하는 스탭핑 시간 tS가 소요된다(Ⅲ). 다시 방향전환시간 tR에 걸쳐 레이져 장치 방향전환을 실시한다(Ⅳ). 우에서 좌로 레이져 빔 스캐닝을 실시한다(Ⅴ). 좌에서 우로 이루어지는 스캐닝 스테이지와 동일한 시간이 소요된다. 작업대의 좌측 단부에서 멈춘 레이져 장치는 방향 전환되고(Ⅵ), 일 단 아래로 스탭핑된 후(Ⅶ) 다시 방향 전환된다(Ⅷ). 이상의 과정을 통해 레이져 장치의 1회 동작 주기가 완성된다. 이때 소요되는 주기 T2는 다음의 수학식2에 의해 얻어진다.
기판이 한장만 배치된 종래의 경우와 기판이 횡으로 두장이 배치된 본 방법 실시예의 경우를 비교하면, 액정 판넬 기판의 상하 방향으로의 크기는 동일하므로필요한 스탭핑의 갯수, 혹은, 기판 전체를 레이져 스캐닝 처리하기 위해 필요한 주기 수는 동일하다. 결과적으로 본 발명의 실시예에서 한 장의 유리 기판을 처리하는데 사용된 실질적 주기 시간은 T2/2가 된다. 이런 결과는 기판의 비정질 실리콘 박막을 다결정 실리콘 박막으로 전환시키는 데 소요되는 t2를 제외한 4회의 방향전환시간, 2회의 스탭핑시간 및 각 1회의 가속시간, 감속시간을 횡으로 배열된 기판의 수자인 2로 나눈 것이 된다.
기판 전체를 처리하기 위해 10 내지 20 주기 시간이 필요함을 고려하면, 본 발명의 방법에 따라 절약되는 공정 주기 시간은 그 배수만큼 증가된다. 종래의 1개 기판 처리 방식과 본 발명 실시예의 2개 기판 횡배열 방식에서 방향전환시간 tR에 대해 0.1초, 스탭핑 시간 tS에 대해 0.5초, 가속 및 감속 시간에 대해 0.25초, 실 공정 시간에 1.4초를 예시하여 대입하여 소요시간을 알아보았다. 그 결과, 기판 1매씩 진행한 경우 순차 주변 경화 방식의 레이져 빔 스캐닝 작업에 46초가, 2매의 기판을 횡으로 배열하여 진행한 경우 레이져 빔 스캐닝 작업에 37초가 소요되었다.
본 발명에 따르면, 스캐닝 속도가 고속이고 스탭핑이 다수 회 이루어지는 순차 주변 경화 방식의 레이져 빔 스캐닝에 있어서, 전체 공정 시간 가운데 기판의 비정질 실리콘 박막에 레이져를 조사하여 다결정화 시키는 실 공정 시간을 제외한 부수적 공정 시간의 비율을 줄일 수 있다.
Claims (7)
- 기판에 실리콘 박막을 형성하여 기판을 제공하는 단계, 레이져 빔 조사 장치를 기판 위에서 일 방향으로 이동시키면서 레이져 빔을 조사하여 기판 상의 실리콘 박막을 다결정화 시키는 스캐닝 단계와, 상기 일 방향과 다른 방향으로 상기 레이져 장치를 단순 이동시키는 스탭핑 단계를 포함하는 저온 다결정 실리콘 박막 형성 방법에 있어서,상기 기판을 제공하는 단계에서 상기 스캐닝 단계에서의 일 방향과 동일한 방향으로 기판을 복수 개 연속으로 설치하여 상기 스캐닝 단계가 상기 복수 개의 기판 전체에 대해 연속으로 이루어지도록 하는 것을 특징으로 하는 저온 다결정 실리콘 박막 형성 방법.
- 제 1 항에 있어서,상기 저온 다결정 실리콘 박막 형성 방법은 순차 주변 경화(SLS:Sequential Lateral Solidification) 방식으로 이루어지는 것을 특징으로 하는 저온 다결정 실리콘 박막 형성 방법.
- 제 1 항에 있어서,기판에 실리콘 박막을 형성하는 과정은 CVD 혹은 스퍼터링 방법을 이용하여 이루어지는 것을 특징으로 하는 저온 다결정 실리콘 박막 형성 방법.
- 제 1 항에 있어서,상기 실리콘 박막은 비정질 실리콘, 미세결정 실리콘, 입도가 고르지 않은 다결정 실리콘으로 이루어지는 것을 특징으로 하는 저온 다결정 실리콘 박막 형성 방법.
- 제 1 항에 있어서,기판에 실리콘 박막을 형성하여 기판을 제공하는 단계에서 상기 실리콘 박막 형성에 이어 실리콘 산화막을 더 형성하는 것을 특징으로 하는 저온 다결정 실리콘 박막 형성 방법.
- 제 1 항에 있어서,기판에 실리콘 박막을 형성하기 전에 기판에 실리콘 산화막을 더 형성하는 것을 특징으로 하는 저온 다결정 실리콘 박막 형성 방법.
- 제 1 항에 있어서,상기 레이져 빔을 기판의 상부와 하부 양면에서 조사하는 것을 특징으로 하는 저온 다결정 실리콘 박막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010032779A KR20020094514A (ko) | 2001-06-12 | 2001-06-12 | 저온 다결정 실리콘 박막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010032779A KR20020094514A (ko) | 2001-06-12 | 2001-06-12 | 저온 다결정 실리콘 박막 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020094514A true KR20020094514A (ko) | 2002-12-18 |
Family
ID=27708712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010032779A KR20020094514A (ko) | 2001-06-12 | 2001-06-12 | 저온 다결정 실리콘 박막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020094514A (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11149094A (ja) * | 1997-11-18 | 1999-06-02 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法 |
| JPH11214700A (ja) * | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| KR20000001170A (ko) * | 1998-06-09 | 2000-01-15 | 구본준, 론 위라하디락사 | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법 |
| KR20000066392A (ko) * | 1999-04-16 | 2000-11-15 | 구본준 | 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법 |
| JP2001085703A (ja) * | 1999-07-09 | 2001-03-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR20010039230A (ko) * | 1999-10-29 | 2001-05-15 | 구본준 | 액정표시패널의 제조방법 |
-
2001
- 2001-06-12 KR KR1020010032779A patent/KR20020094514A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11149094A (ja) * | 1997-11-18 | 1999-06-02 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法 |
| JPH11214700A (ja) * | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| KR20000001170A (ko) * | 1998-06-09 | 2000-01-15 | 구본준, 론 위라하디락사 | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법 |
| KR20000066392A (ko) * | 1999-04-16 | 2000-11-15 | 구본준 | 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법 |
| JP2001085703A (ja) * | 1999-07-09 | 2001-03-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR20010039230A (ko) * | 1999-10-29 | 2001-05-15 | 구본준 | 액정표시패널의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509212B1 (en) | Method for laser-processing semiconductor device | |
| US6066516A (en) | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices | |
| CN1218404C (zh) | 半导体器件 | |
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| CN1540720B (zh) | 射束照射装置、射束照射方法及半导体装置的制作方法 | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| KR20070094527A (ko) | 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치 | |
| JPH06289431A (ja) | 薄膜トランジスタの形成方法とアクティブマトリクス表示素子 | |
| US6723590B1 (en) | Method for laser-processing semiconductor device | |
| JP3026520B2 (ja) | 液晶表示装置の製造装置 | |
| US7491972B1 (en) | Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device | |
| JPH06252048A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPH1041244A (ja) | レーザ処理装置及び半導体装置の製造方法 | |
| JPWO2010032519A1 (ja) | 母基板及びその製造方法、並びにデバイス基板 | |
| KR20020094514A (ko) | 저온 다결정 실리콘 박막 형성 방법 | |
| US20110057193A1 (en) | Flat-panel display semiconductor process for efficient manufacturing | |
| JPH06252398A (ja) | 薄膜集積回路およびその製造方法 | |
| WO2016014173A1 (en) | Scanned pulse anneal apparatus and methods | |
| JP3550805B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4365757B2 (ja) | 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 | |
| CN100380578C (zh) | 用于通过激光束使半导体结晶化的装置 | |
| JP2775457B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH06208133A (ja) | 液晶ディスプレイ基板の製造方法 | |
| JPH02222154A (ja) | 薄膜トランジスタの作製方法 | |
| KR100956459B1 (ko) | 비정질 실리콘의 결정화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |