KR100956459B1 - 비정질 실리콘의 결정화 방법 - Google Patents

비정질 실리콘의 결정화 방법 Download PDF

Info

Publication number
KR100956459B1
KR100956459B1 KR1020020087762A KR20020087762A KR100956459B1 KR 100956459 B1 KR100956459 B1 KR 100956459B1 KR 1020020087762 A KR1020020087762 A KR 1020020087762A KR 20020087762 A KR20020087762 A KR 20020087762A KR 100956459 B1 KR100956459 B1 KR 100956459B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
neck
layer
crystallization
silicon
Prior art date
Application number
KR1020020087762A
Other languages
English (en)
Other versions
KR20040061495A (ko
Inventor
송영진
류명관
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020020087762A priority Critical patent/KR100956459B1/ko
Publication of KR20040061495A publication Critical patent/KR20040061495A/ko
Application granted granted Critical
Publication of KR100956459B1 publication Critical patent/KR100956459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 비정질 실리콘의 결정화 방법에 관한 것으로, 소정의 베이스층상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층을 선택적으로 제거하여 비정질 실리콘층의 단면적이 줄어들다가 늘어나는 형태의 목을 형성하는 단계; 상기 비정질 실리콘층이 선택적으로 제거된 부분에 절연층을 형성하는 단계; 및 레이저 스캔으로 상기 비정질 실리콘층을 일측에서부터 결정화시키되 상기 목으로부터는 단결정화가 진행되도록 하는 단계를 포함하는 것을 특징으로 하며, 글래스 기판상에 단결정 실리콘 영역을 형성할 수 있으므로 TFT 특성 향상 및 균일도(Uniformity) 증가를 얻을 수 있는 효과가 있는 것이다.

Description

비정질 실리콘의 결정화 방법{METHOD FOR CRYSTALLIZATION OF AMORPHOUS SILICON}
도 1 내지 도 4는 본 발명의 실시예1에 따른 비정질 실리콘의 결정화 방법을 도시한 공정별 평면도.
도 5 내지 도 8은 본 발명의 실시예2에 따른 비정질 실리콘의 결정화 방법을 도시한 공정별 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
100,200; 글래스 기판 110,220; 비정질 실리콘층
120,210; 절연층
본 발명은 비정질 실리콘의 결정화 방법에 관한 것으로, 보다 상세하게는 성장 블로커를 이용하여 비정질 실리콘을 결정화할 수 있는 비정질 실리콘의 결정화 방법에 관한 것이다.
일반적으로 평판 디스플레이 장치의 일종인 액정 디스플레이 장치(LCD)는 관련 기술의 많은 발전으로 인하여 컴퓨터 모니터 또는 벽걸이형 TV 등에 널리 사용 되고 있다. 특히, 스위칭 소자로서 박막트랜지스터(TFT)를 사용하는 TFT-LCD는 비정질 실리콘(Amorphous Silicon)을 반도체층으로 하는 TFT를 이용하고 있다. 그렇지만, 구동속도와 선명도 향상 및 구동회로 집적을 통한 생산성 향상을 위해서 이동도가 낮은 비정질 실리콘 TFT를 이동도가 높은 결정질 실리콘(Crystal Silicon) TFT로 대체하려는 연구가 활발하게 진행되고 있다.
TFT의 반도체층으로 결정질 실리콘층을 형성하는 방법은 통상 글래스 기판상에 비정질 실리콘층을 형성한 후에 결정화를 위한 열처리 공정을 진행하는 것이다. 종래 결정화 공정으로는 노(Furnace) 등에서 가열하는 고상결정화 (SPC; solid phase crystallization) 방식이 있었다. SPC 방식은 균일하게 결정화할 수 있는 장점이 있다. 그러나, 열처리 온도가 약 1,000℃ 정도로 매우 높아 글래스 소재로 된 기판이 변형된다는 단점이 있다.
따라서, 이의 해결을 위하여 비정질 실리콘의 광흡수가 높은 엑시머 레이저(Excimer Laser)를 이용하여 열처리하는 엑시머 레이저 어닐링(ELA; excimer laser annealing) 방식이 제안된 바 있었다.
종래 비정질 실리콘의 결정화 방법의 하나인 엑시머 레이저 어닐링(ELA) 방식은 글래스 기판에 열전달이 적어 어닐링에 유리하다. 왜냐하면, 엑시머 레이저는 빔 사이즈(Beam size)가 크고 단파장의 펄스이므로 비정질 실리콘층 표면에서 광에너지가 흡수되기 때문이다.
그러나, 종래 기술에 따른 비정질 실리콘의 결정화 방법에 있어서는 다음과 같은 문제점이 있었다.
종래 기술에 있어서, 엑시머 레이저 빔의 에너지는 위치에 따라 그 강도가 불균일하다. 따라서, 고에너지 부분으로 어닐링된 비정질 실리콘은 쉽게 결정화가 이루어지지만, 저에저지 부분으로 어닐링된 비정질 실리콘은 결정화가 되지 않거나 결정화가 되더라도 그레인(Grain) 사이즈가 달라지게 된다. 이러한 경우 결정화된 부분과 그렇지 않은 부분과의 전기적 특성 차이로 인해 동작특성이 달라지게 되어 소자의 신뢰성이 떨어지는 문제점이 있었다.
비록 레이저 빔의 파워(Power)와 스캔 속도(Scan Rate) 조정으로 그레인 사이즈를 조절할 수 있지만, 수많은 TFT 채널층 영역이 동일한 숫자의 입계(Grain Boundary)를 거치도록 제어하기가 어렵다는 문제점이 있었다.
이에 본 발명은 상기 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 비정질 실리콘층에 성장 블로커(Growth Blocker)를 형성하여 결정질 실리콘으로 용이하게 결정화 할 수 있는 비정질 실리콘의 결정화 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 실시예1에 따른 비정질 실리콘의 결정화 방법은, 소정의 베이스층상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층을 선택적으로 제거하여 비정질 실리콘층의 단면적이 줄어들다가 늘어나는 형태의 목을 형성하는 단계; 상기 비정질 실리콘층이 선택적으로 제거된 부분에 절연층을 형성하는 단계; 및 레이저 스캔으로 상기 비정질 실리콘층을 일측에서부터 결정화시키되 상기 목으로부터는 단결정화가 진행되도록 하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시예2에 따른 비정질 실리콘의 결정화 방법은, 소정의 베이스층상에 절연층을 형성하는 단계; 상기 절연층을 선택적으로 제거하여 제거된 부분의 단면적이 줄어들다가 늘어나는 형태의 목을 지닌 절연층 패턴을 형성하는 단계; 상기 절연층이 선택적으로 제거된 부분에 비정질 실리콘층을 형성하는 단계; 및 레이저 스캔으로 상기 비정질 실리콘층을 일측에서부터 결정화시키되 상기 목으로부터는 단결정화가 진행되도록 하는 단계를 포함하는 것을 특징으로 한다.
상기 절연층은 실리콘의 결정 성장 블로커인 것을 특징으로 하며, 상기 목의 폭은 실리콘의 결정화시 형성되는 평균 그레인 사이즈와 동일하거나 작은 것을 특징으로 한다.
본 발명에 의하면, 글래스 기판상에 단결정 실리콘 영역을 형성할 수 있게 된다.
(실시예)
이하, 본 발명에 따른 비정질 실리콘의 결정화 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 1 내지 도 4는 본 발명의 실시예1에 따른 비정질 실리콘의 결정화 방법을 도시한 공정별 평면도이고, 도 5 내지 도 8은 본 발명의 실시예2에 따른 비정질 실리콘의 결정화 방법을 도시한 공정별 평면도이다.
본 발명의 실시예1에 따른 비정질 실리콘의 결정화 방법은, 도 1에 도시된 바와 같이, 먼저 소정의 베이스층, 예를 들어, 글래스 기판(100) 상에 비정질 실리 콘층(110)을 형성한다.
그런다음, 도 2에 도시된 바와 같이, 상기 비정질 실리콘층(110)을 선택적으로 제거하여 비정질 실리콘의 단면적이 줄어들다가 늘어나는 형태를 지닌 목(A1)을 형성한다. 상기 선택적으로 제거된 비정질 실리콘(110a)에 형성된 목(A1)의 폭은 실리콘의 결정화시 형성되는 평균 그레인 사이즈와 동일하거나 작게 형성하도록 한다.
이어서, 도 3에 도시된 바와 같이, 상기 비정질 실리콘이 선택적으로 제거된 부분에 실리콘산화물(Silicon Oxide)와 같은 절연물을 채워넣어 절연층(120)을 형성한다. 상기 절연층(120)은 후속하는 결정화 공정에서 성장 블로커(Growth Blocker) 역할을 담당하며, 또한 레이저로부터 상기 목(A1)의 파괴를 방지하는 역할을 담당한다.
다음으로, 도 4에 도시된 바와 같이, 레이저 스캔(Laser Scan)으로 상기 비정질 실리콘(110a)을 상기 목(A1)으로부터 결정화시킨다. 레이저 스캔에 의해 실리콘의 결정화 진행시 형성된 많은 수의 실리콘 그레인(Silicon Grain)들이 레이저 스캔 방향과 평행하게 성장해 나간다.
이때, 앞서 형성한 목(A1)에 의해 실리콘 그레인들은 성장을 멈추게 되지만, 상기 목(A1)을 통과한 그레인은 계속적으로 성장해 나간다. 이때, 상기 목(A1)의 폭은 실리콘의 평균 그레인 사이즈와 동일하거나 작으므로 하나의 그레인만이 통과하 게 된다. 따라서, 상기 목(A1)을 중심으로 하부 영역(C1)은 다결정 (Polycrystal) 실리콘 영역이지만, 상부 영역(B1)은 단결정 (Single Crystal) 실리콘 영역으로 된다.
한편, 상기 목(A1)의 수를 다수개를 형성하게 되면, 레이저 스캔을 통한 결정화시 첫번째 목에서 단결정 영역이 형성되지 않더라도 이후의 목을 통과하면서 단결정 실리콘 영역을 얻을 수 있다.
본 발명의 실시예2에 따른 비정질 실리콘의 결정화 방법은, 도 5에 도시된 바와 같이, 먼저 소정의 베이스층, 예를 들어, 글래스 기판(200) 상에 실리콘산화물(Silicon Oxide)과 같은 절연물로 절연층(210)을 형성한다.
그런다음, 도 6에 도시된 바와 같이, 상기 절연층(210)을 선택적으로 제거하여 절연층 패턴(210a)을 형성하고 이와 동시에 제거된 부분의 단면적이 줄어들다가 늘어나는 형태의 목(A2)을 형성한다. 상기 목(A2)의 폭은 후속하는 실리콘의 결정화시 형성되는 평균 그레인 사이즈와 동일하거나 작게 형성하도록 한다.
상기 절연층 패턴(210a)은 후속하는 비정질 실리콘의 결정화 공정에서 결정의 성장 블로커(Growth Blocker) 역할을 담당하게 되고, 또한 레이저로부터 상기 목(A2)의 파괴를 방지하는 역할을 담당한다.
이어서, 도 7에 도시된 바와 같이, 상기 절연층(210)이 선택적으로 제거된 부분에 비정질 실리콘을 채워넣어 비정질 실리콘층(220)을 형성한다.
다음으로, 도 8에 도시된 바와 같이, 레이저 스캔으로 상기 비정질 실리콘층(220)을 상기 목(A2)으로부터 결정화시킨다. 레이저 스캔에 의해 실리콘의 결정화 진행시 형성된 많은 수의 실리콘 그레인(Silicon Grain)들이 레이저 스캔 방향과 평행하게 성장해 나간다.
이때, 앞서 형성한 목(A2)에 의해 실리콘 그레인들은 성장을 멈추게 되지만, 상기 목(A2)을 통과한 그레인은 계속적으로 성장해 나간다. 이때, 상기 목(A2)의 폭은 실리콘의 평균 그레인 사이즈와 동일하거나 작으므로 하나의 그레인만이 통과하게 된다. 따라서, 상기 목(A2)을 중심으로 하부 영역(C2)은 다결정 (Polycrystal) 실리콘 영역이지만, 상부 영역(B2)은 단결정 (Single Crystal) 실리콘 영역으로 된다.
한편, 상기 목(A2)의 수를 다수개를 형성하게 되면, 레이저 스캔을 통한 결정화시 첫번째 목에서 단결정 영역이 형성되지 않더라도 이후의 목을 통과하면서 단결정 실리콘 영역을 얻을 수 있다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가 진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 비정질 실리콘의 결정화 방법에 의하면, 예를 들어 글래스 기판상에 단결정 실리콘 영역을 형성할 수 있으므로 TFT 특성 향상 및 균일도(Uniformity) 증가를 얻을 수 있는 효과가 있다.

Claims (12)

  1. 소정의 베이스층상에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층을 선택적으로 제거하여 비정질 실리콘층의 단면적이 줄어들다가 늘어나는 형태의 목을 형성하는 단계;
    상기 비정질 실리콘층이 선택적으로 제거된 부분에 절연층을 형성하는 단계; 및
    레이저 스캔으로 상기 비정질 실리콘층을 일측에서부터 결정화시키되 상기 목으로부터는 단결정화가 진행되도록 하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  2. 제1항에 있어서,
    상기 베이스층은 글래스 기판인 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  3. 제1항에 있어서,
    상기 절연층은 실리콘산화물로 형성하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  4. 제1항에 있어서,
    상기 절연층은 실리콘의 결정 성장 블로커인 것을 특징으로 하는 비정질 실 리콘의 결정화 방법.
  5. 제1항에 있어서,
    상기 목의 폭은 실리콘의 결정화시 형성되는 평균 그레인 사이즈와 동일하거나 작은 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  6. 제1항에 있어서,
    상기 목은 다수개인 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  7. 소정의 베이스층상에 절연층을 형성하는 단계;
    상기 절연층을 선택적으로 제거하여 제거된 부분의 단면적이 줄어들다가 늘어나는 형태의 목을 지닌 절연층 패턴을 형성하는 단계;
    상기 절연층이 선택적으로 제거된 부분에 비정질 실리콘층을 형성하는 단계; 및
    레이저 스캔으로 상기 비정질 실리콘층을 일측에서부터 결정화시키되 상기 목으로부터는 단결정화가 진행되도록 하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  8. 제7항에 있어서,
    상기 절연층은 실리콘산화물로 형성하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  9. 제7항에 있어서,
    상기 절연층 패턴은 실리콘의 결정 성장 블로커인 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  10. 제7항에 있어서,
    상기 목의 폭은 실리콘의 결정화시 형성되는 평균 그레인 사이즈와 동일하거나 작은 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  11. 제7항에 있어서,
    상기 목은 다수개인 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  12. 제7항에 있어서,
    상기 베이스층은 글래스 기판인 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
KR1020020087762A 2002-12-31 2002-12-31 비정질 실리콘의 결정화 방법 KR100956459B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087762A KR100956459B1 (ko) 2002-12-31 2002-12-31 비정질 실리콘의 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087762A KR100956459B1 (ko) 2002-12-31 2002-12-31 비정질 실리콘의 결정화 방법

Publications (2)

Publication Number Publication Date
KR20040061495A KR20040061495A (ko) 2004-07-07
KR100956459B1 true KR100956459B1 (ko) 2010-05-07

Family

ID=37353037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087762A KR100956459B1 (ko) 2002-12-31 2002-12-31 비정질 실리콘의 결정화 방법

Country Status (1)

Country Link
KR (1) KR100956459B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818285B1 (ko) * 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
KR101032347B1 (ko) * 2007-10-29 2011-05-02 삼성전자주식회사 단결정 실리콘 로드 구조체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250775A (ja) * 2000-03-06 2001-09-14 Sanyo Electric Co Ltd 半導体基板及び半導体装置及び半導体基板の製造方法及び半導体基板の製造治具及び半導体装置の製造治具
KR20020036926A (ko) * 2000-11-11 2002-05-17 주승기 실리콘 박막 결정화 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250775A (ja) * 2000-03-06 2001-09-14 Sanyo Electric Co Ltd 半導体基板及び半導体装置及び半導体基板の製造方法及び半導体基板の製造治具及び半導体装置の製造治具
KR20020036926A (ko) * 2000-11-11 2002-05-17 주승기 실리콘 박막 결정화 방법

Also Published As

Publication number Publication date
KR20040061495A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
US7365358B2 (en) Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US6020224A (en) Method for making thin film transistor
KR100621501B1 (ko) 반도체막의 레이저 어닐 방법
US6903368B2 (en) Thin-film transistor device, its manufacturing process, and image display using the device
JP4443646B2 (ja) 多結晶半導体膜の製造方法
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
EP1860699A1 (en) Display having thin fim transistors with channel region of varying crystal state
KR100956459B1 (ko) 비정질 실리콘의 결정화 방법
US7083676B2 (en) Method of laser crystallization
KR100713895B1 (ko) 다결정막의 형성방법
US20060276013A1 (en) Sequential lateral solidification mask
JPH10199808A (ja) シリコン膜の結晶化方法
KR20030056248A (ko) 레이저를 이용한 실리콘 박막의 결정화 방법
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
JPH09293872A (ja) 薄膜トランジスタの製造方法
KR20030015617A (ko) 결정질 실리콘의 제조방법
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
KR0175389B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
WO2010126001A1 (ja) 結晶質膜の製造方法および製造装置
US7649206B2 (en) Sequential lateral solidification mask
KR19990029923A (ko) 플랫 패널의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 10