JPWO2010032519A1 - 母基板及びその製造方法、並びにデバイス基板 - Google Patents

母基板及びその製造方法、並びにデバイス基板 Download PDF

Info

Publication number
JPWO2010032519A1
JPWO2010032519A1 JP2010529670A JP2010529670A JPWO2010032519A1 JP WO2010032519 A1 JPWO2010032519 A1 JP WO2010032519A1 JP 2010529670 A JP2010529670 A JP 2010529670A JP 2010529670 A JP2010529670 A JP 2010529670A JP WO2010032519 A1 JPWO2010032519 A1 JP WO2010032519A1
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
region
substrate
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010529670A
Other languages
English (en)
Other versions
JP5451625B2 (ja
Inventor
陽介 藤川
陽介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010529670A priority Critical patent/JP5451625B2/ja
Publication of JPWO2010032519A1 publication Critical patent/JPWO2010032519A1/ja
Application granted granted Critical
Publication of JP5451625B2 publication Critical patent/JP5451625B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、母基板上にパネル基板を効率よく配置しつつ、捨て基板領域を低減できる母基板及びその製造方法、並びに、母基板に形成されたパネル基板からなるデバイス基板を提供する。本発明の母基板は、複数のパネル基板を備えた母基板であって、上記母基板は、主面に形成されたシリコン薄膜を備え、上記パネル基板は、トランジスタ形成領域と端部領域とを各々備え、上記トランジスタ形成領域は、上記シリコン薄膜が多結晶化されてなり、上記端部領域は、各パネル基板の外縁に設けられ、少なくとも一つのパネル基板は、上記端部領域において、上記トランジスタ形成領域におけるシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域を有する母基板である。

Description

本発明は、母基板及びその製造方法、並びにデバイス基板に関する。より詳しくは、複数のパネル基板を備えた母基板及びその製造方法、並びに該母基板に形成されたパネル基板からなるデバイス基板に関するものである。
現在、フラットパネルディスプレイやフラットパネルディテクター等に使用される表示セルは、母基板と呼ばれる大型の基板を用いて、この母基板から一度に複数の表示セルを切り出す方法により製造されるのが一般的である。例えば、フラットパネルディスプレイとなる表示セルとして代表的な存在である液晶セルは、デバイス基板となるパネル基板が複数配置された母基板（以下、第１の母基板とも称す。）と、カラーフィルタ（ＣＦ）基板となるパネル基板が複数配置された母基板（以下、第２の母基板とも称す。）とを、各々のパネル基板が対向するようにシール材にて貼り合わせ、この状態の母基板から各パネル基板を切り分けて複数のセルを形成し、得られたセルに真空注入法等により液晶を注入している。
上記のような方法により得られる液晶セルにおいて、デバイス基板は、近年の液晶セルの額縁領域への小型化の要望に伴って、多結晶シリコン薄膜からなる薄膜トランジスタを含むモノリシック回路を備えた構造をとることが多い。このような構成を有するデバイス基板は、例えば、以下のようにして形成される。
まず、第１の母基板の主面に、非晶質のシリコン薄膜を形成する。次いで、このシリコン薄膜をレーザアニールによって多結晶化する。そして、得られた多結晶シリコン薄膜を所望の形状にパターニングして、さらに必要な他の材料等の加工を行う。これにより、第１の母基板の主面には、薄膜トランジスタを含むモノリシック回路を備えた複数のパネル基板が形成される。
レーザアニールする工程では、例えば、所定の範囲を線状に照射できるエキシマレーザが用いられる。この工程において、一度に照射できるレーザ光の照射範囲（レーザ光の一端から他端までの寸法、以下、レーザ長と称す。）は、第１の母基板の幅よりも大きいことが最も理想的であるが、エキシマレーザは、装置の機構上の都合や高価になることを理由として、レーザ長に上限がある。現在のところ、比較的安価な装置で一般的に使用されているレーザ長の最大値は、およそ３００ｍｍである。
一方、第１の母基板の寸法は、年々拡大する傾向にあり、例えば、７３０ｍｍ×９２０ｍｍ程度のガラス基板が第１の母基板としてすでに市販されている。このような第１の母基板の大型化にエキシマレーザ装置の大型化が追いつけず、レーザ長よりも第１の母基板の幅の方が大きいことがある。
そこでこのような場合には、例えば、パネル基板がマトリクス状に配列された第１の母基板であれば、エキシマレーザと第１の母基板とをパネル基板が配列される行方向又は列方向に沿って相対的に移動させ、第１の母基板の所望の箇所又は主面全体をエキシマレーザに複数回スキャンさせている。これによりシリコン薄膜は、必要な箇所のみ又は全面が多結晶化される。
しかしながら必要な箇所のみのシリコン薄膜をレーザアニールする方法（例えば、特許文献１参照。）では、第１の母基板上に多数のパネル基板を形成するときに、作業工程が煩雑で時間がかかるという問題があった。
また母基板の全面をレーザアニールする方法では、多結晶化が不要な領域にもレーザ照射を行うため、時間がかかるという問題があった。
更に、いずれの方法においても、母基板の主面をレーザが複数回スキャンすることから、エキシマレーザが母基板の一端から他端まで移動した領域を第１のレーザ照射領域、次のレーザ照射が行われた領域を第２のレーザ照射領域とすると、第１のレーザ照射領域と第２のレーザ照射領域との間には、レーザ継ぎ領域と呼ばれる多重にレーザ照射された重なり領域や、全くレーザ照射されない非晶質のシリコン薄膜のままの領域が生じる。
レーザ継ぎ領域については、シリコン薄膜の結晶化を当業者が意図したとおりには管理できず、また、上記した第１、第２のレーザ照射領域は、平均結晶粒径、結晶粒径の分布、結晶の表面ラフネス等の結晶化度合いが大きく異なるため、移動度の高い薄膜トランジスタの形成には適さない領域とされている。このようにレーザ継ぎ領域は、パネル基板の形成には適さない領域であることから、レーザ継ぎ領域の幅が大きくなると、母基板上に配列できるパネル基板の数が制限され、レーザ継ぎ領域を含めた利用できない無駄な領域（以下、捨て基板領域と称す。）が大きくなる。
また上述のように、エキシマレーザのレーザ長には上限があることから、パネル基板の寸法によっては、レーザ長が僅かに不足してしまい、母基板上において、１回のレーザ照射によりアニールできるパネル基板の行数（列数）が減じてしまうことがある。上記した例であれば、第１、第２のレーザ照射領域において、各レーザ照射領域に含まれるパネル基板の数が制限される。したがって、母基板全体に配置できるパネル基板の個数が減り、その結果、製造コストが上昇してしまうという不都合がある。
そこで、レーザ光の照射範囲を広げる手法として、光源から出た光を鏡等を用いて分光し、より広い範囲にレーザ光を照射する方法が開示されている（例えば、特許文献２及び３参照。）。しかしながらこの方法では、レーザ光の照射装置を改良する必要が生じる。また、分光した第１のレーザ光の照射領域と第２のレーザ光の照射領域との間には、やはり上記した捨て基板領域が存在するため、捨て基板領域を低減して母基板を効率良く利用するという点で工夫の余地があった。
特開昭６３−１１９８９号公報 特開平１１−１８６１６３号公報 特開２０００−１２４６０号公報
本発明は、上記現状に鑑みてなされたものであり、母基板上にパネル基板を効率よく配置しつつ、捨て基板領域を低減できる母基板及びその製造方法、並びに、該母基板に形成されたパネル基板からなるデバイス基板を提供することを目的とするものである。
本発明者は、複数のパネル基板を備えた母基板及びその製造方法について種々検討したところ、少なくとも一つのパネル基板において、端部領域が、トランジスタ形成領域を形成するシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜が形成された領域を有するようにすることで、母基板上に効率よくパネル基板を配置しつつ、捨て基板領域を低減できることを見いだし、上記課題を見事に解決することができることに想到し、本発明に到達したものである。また、レーザアニールする工程では、レーザと母基板とを相対的に移動させて所定の領域のシリコン薄膜を多結晶化させてトランジスタ形成領域を形成するとともに、少なくとも一つの端部領域において、トランジスタ形成領域を形成するシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域が形成されるようにレーザアニールすることで、母基板上に効率よくパネル基板を配置しつつ、捨て基板領域を低減できることを見いだし、上記課題を見事に解決することができることに想到し、本発明に到達したものである。更に、上記母基板に形成されたパネル基板からなるデバイス基板は、端部領域において、トランジスタ形成領域を形成するシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域を有することを見いだし、本発明に到達したものである。
すなわち、本発明は、複数のパネル基板を備えた母基板であって、上記母基板は、主面に形成されたシリコン薄膜を備え、上記パネル基板は、トランジスタ形成領域と端部領域とを各々備え、上記トランジスタ形成領域は、上記シリコン薄膜が多結晶化されてなり、上記端部領域は、各パネル基板の外縁に設けられ、少なくとも一つのパネル基板は、上記端部領域において、上記トランジスタ形成領域におけるシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域を有する母基板である。これにより、母基板上に効率よくパネル基板を配置しつつ、捨て基板領域を低減できることからコストの低減が図れる。
また本発明は、トランジスタ形成領域と端部領域とを有するパネル基板を複数備えた母基板の製造方法であって、基板の主面にシリコン薄膜を堆積する工程と、上記シリコン薄膜を所定の領域毎にレーザアニールする工程とを備え、上記レーザアニールする工程は、レーザと上記母基板とを相対的に移動させて所定の領域における上記シリコン薄膜を多結晶化させて上記トランジスタ形成領域を形成するとともに、少なくとも一つの上記端部領域において、上記トランジスタ形成領域を形成するシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域が形成されるようにレーザアニールする母基板の製造方法である。この製造方法によると、母基板上に効率よくパネル基板を配置しつつ、捨て基板領域を低減できることからコストの低減が図れる。
更に本発明は、トランジスタ形成領域と端部領域とを備えたデバイス基板であって、シリコン薄膜が多結晶化されてなるトランジスタ形成領域と、上記デバイス基板の外縁に設けられた端部領域とを備え、上記端部領域は、上記トランジスタ形成領域を形成するシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域を有するデバイス基板である。このデバイス基板は、上記した本発明の母基板のパネル基板からなるものである。
上記母基板において、上記パネル基板は、上記端部領域の配列方向が揃うようにマトリクス状に配置されており、第１の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第１のパネル基板と、上記第１の結晶プロファイルとは異なる第２の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第２のパネル基板とを有するものであってもよい。
上記トランジスタ形成領域におけるシリコン薄膜の結晶プロファイルは、上記第１の結晶プロファイルと同一であってもよい。
上記トランジスタ形成領域は、上記シリコン薄膜からなるモノリシック回路を含むものであってもよい。
上記端部領域には、上記シリコン薄膜からなる製造工程管理マーク及び／又は評価専用パターンが形成されていてもよい。この製造工程管理マーク及び／又は評価専用パターンは、上記第１の結晶プロファイルを有するシリコン薄膜にて形成された製造工程管理マーク及び／又は評価専用パターンと、上記第２の結晶プロファイルを有するシリコン薄膜にて形成された製造工程管理マーク及び／又は評価専用パターンとを含むものであってもよい。
上記トランジスタ形成領域におけるシリコン薄膜の結晶プロファイルと、端部領域におけるシリコン薄膜の結晶プロファイルとは、平均結晶粒径、結晶粒径の分布、及び、結晶の表面ラフネスから選ばれる少なくとも１つが異なるものであってもよい。
上記第１の結晶プロファイルと上記第２の結晶プロファイルとは、平均結晶粒径、結晶粒径の分布、及び、結晶の表面ラフネスから選ばれる少なくとも１つが異なるものであってもよい。上記第１の結晶プロファイルは多結晶質であり、上記第２の結晶プロファイルは不安定な結晶質及び／又は非晶質であってもよい。
上記パネル基板は、矩形状の表示領域を含むトランジスタ形成領域と、上記パネル基板の外縁における１辺に形成された端部領域とを備えるものであってもよい。
上記母基板の製造方法において、上記レーザアニールする工程は、上記パネル基板が上記母基板の主面にマトリクス状に配置されるように、行方向又は列方向に沿って上記母基板と上記レーザとを相対移動させ、上記パネル基板が、第１の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第１のパネル基板と、上記第１の結晶プロファイルとは異なる第２の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第２のパネル基板とを有するようにレーザアニールしてもよい。このとき、上記レーザアニールする工程は、上記トランジスタ形成領域におけるシリコン薄膜の結晶プロファイルと上記第１の結晶プロファイルとが同一となるようにレーザアニールするものであってもよい。
上記母基板の製造方法は、上記端部領域におけるシリコン薄膜をパターニングして、製造工程管理マーク及び／又は評価専用パターンを形成する工程を更に含むものであってもよい。パターニングされる上記シリコン薄膜は、不安定に結晶化されたシリコン薄膜及び／又は非晶質のシリコン薄膜であってもよい。
上記母基板の製造方法において、上記レーザは、エキシマレーザであることが好ましい。
上記デバイス基板において、上記端部領域には、不安定に結晶化されたシリコン薄膜又は非晶質のシリコン薄膜からなる製造工程管理マーク及び／又は評価専用パターンが形成されていてもよい。
なお、本発明において、端部領域とは、パネル基板の端部に設けられる領域であり、モノリシック回路が存在しない領域が含まれ、例えば、接続用端子を形成するための端子領域が含まれる。端部領域は、一般に、額縁領域とも呼ばれる。
以下に本発明を詳述する。
本発明の母基板は、複数のパネル基板を備える。母基板とは、例えば、液晶セル等を構成するデバイス基板やＣＦ基板を切り出すための大型の基板であり、ガラス基板等が用いられる。以下、母基板として、液晶セルのデバイス基板を形成するための母基板、すなわち上記した第１の母基板を例に挙げて説明する。なお、本発明においては、母基板上に配置された複数の基板をパネル基板、このパネル基板を割断や切り出し等により母基板から切り離したものをデバイス基板と称す。
図１は、本発明により得られるデバイス基板を用いた液晶セルの構成を示す斜視図であり、図２は、図１に示した液晶セルの平面図である。ここでは、デバイス基板とＣＦ基板との大きさが異なり、デバイス基板の外縁における一辺にのみ端部領域としての端子領域が設けられた３辺フリー構造の液晶セルを例に挙げて説明する。３辺フリー構造を有する液晶セルは、外付けされる回路部材の点数を少なくすることが可能であるため液晶セルの小型化を図るのに好適であり、また、接続の信頼性やコスト面で有利とされている。
図１及び図２において、液晶セル１００は、各種回路が形成されたデバイス基板（ＴＦＴ側基板）１１０とＣＦ層を備えたＣＦ基板１２０とを備える。両基板は、膜面同士が対向するように配置され、所定の間隙を保持するようにシール材１３０を介して固定される。シール材１３０は、液晶セル１００の４辺に沿うように液晶セル１００の端部から所定の位置に１ｍｍ程度の線幅で形成される。両基板の間におけるシール材１３０で囲まれた空間には、液晶（図示せず）が挟持されている。液晶は、例えば、真空注入法を利用して封入され、封止樹脂１４０にて封入される。真空注入法によって液晶が封入された液晶セル１００は、シール材１３０の一部に切り欠けがあり、封止樹脂１４０で液晶が封入されていることが特徴である。なお、近年では、シール材１３０が切り欠けを有しない滴下注入法も実用化されている。
デバイス基板１１０は、トランジスタ形成領域１１１と端子領域１１２とを備える。トランジスタ形成領域１１１は、シリコン薄膜が多結晶化されてなる活性層を備えた薄膜トランジスタを有する。上記薄膜トランジスタは、良好な素子特性を有するため、画像表示を行う表示領域１１３を構成する画素アレイのみではなく、多様なモノリシック回路を形成できる。モノリシック回路としては、例えば、ゲートドライバ回路１１４やソースドライバ回路１１５が挙げられるが、これらの回路のみならず、電源回路等の他の回路１１６も形成することができる。モノリシック回路を含むデバイス基板１１０は、上記の３辺フリー構造と組み合わせることで、より小型で軽量な液晶セル（表示セル）を形成できる。
端子領域１１２は、接続用端子（以下、端子と称す。）１１７を形成するための領域である。端子１１７は、上記モノリシック回路と、該モノリシック回路に駆動電源を供給する外部駆動回路（図示せず）とを配線１１８を介して接続するためのものである。図１及び図２において、端子領域１１２は、ＣＦ基板１２０よりも大きく形成されたデバイス基板１１０の外縁における１辺に形成されている。端子領域１１２には、端子１１７の他に、製造工程管理マーク１５１や評価専用パターン（ＴＥＧ、Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）１５２が配置されることがある。このような評価専用パターンとしては、電気的特性を評価するもの、薄膜の膜厚を評価するもの、寸法精度を評価するもの、光学的な特性を評価するもの等が挙げられる。
製造工程管理マーク１５１は、例えば、液晶セルの品種名やバーコード、位置確認マーク等をシリコン薄膜、金属薄膜等を用いてパターニングしたものであり、液晶セルを液晶表示装置等に組み立てる時に、読み取り装置にてマークの形状が読み取られ、その品番等が確認される。図１及び図２においては、製造工程管理マーク１５１として品番がパターニングされている。
ＴＥＧ１５２は、端子領域１１２におけるシリコン薄膜、金属薄膜等をパターニングして、トランジスタ形成領域１１１の素子の評価を行うためのものである。シリコン薄膜をパターニングしたＴＥＧ１５２を形成すれば、トランジスタ形成領域１１１におけるシリコン薄膜と同じ結晶化度合いを有することから、ＴＥＧ１５２の結晶化度を調べることで、トランジスタ形成領域１１１に含まれる薄膜トランジスタが良好に多結晶化されているかどうかを判定できる。
製造工程管理マーク１５１及びＴＥＧ１５２は、両方が形成されていてもよいし、いずれか一方のみが形成されていてもよい。
上記構成を有するデバイス基板１１０は、上述のように、第１の母基板を用いて形成される。図３（ａ）は、本発明における第１の母基板及びその製造方法を説明するための平面模式図であり、図３（ｂ）は、第１の母基板に配置されるパネル基板の模式図である。図３（ａ）において、第１の母基板３０１は、主面に形成されたシリコン薄膜（図示せず）を備え、複数のパネル基板３０２がマトリクス状に配置されている。図３（ｂ）に示すパネル基板３０２は、図１、図２に示すデバイス基板１１０を形成するためのものであり、各々のパネル基板３０２は、トランジスタ形成領域１１１及び端子領域１１２を形成するためのトランジスタ形成領域３０３及び端子領域３０４を備える。
トランジスタ形成領域３０３は、シリコン薄膜が多結晶化されてなり、画素アレイや、ゲートドライバ回路、ソースドライバ回路等のモノリシック回路を含む。トランジスタ形成領域３０３を形成するシリコン薄膜は、表示特性に影響を与えるものであるため、全てのパネル基板３０２についてシリコン薄膜を均一に多結晶化する必要がある。
端子領域３０４は、パネル基板３０２の外縁に設けられる。トランジスタ形成領域３０３及び端子領域３０４は、シリコン薄膜のレーザアニール後に各種部材が形成され、第１の母基板３０１からの切り離し前の段階においては、上記トランジスタ形成領域１１１及び端子領域１１２と同様の構成となる。
ここで本発明においては、複数配置されたパネル基板３０２のうち少なくとも１つは、端子領域３０４において、トランジスタ形成領域３０３を形成するシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域が形成される必要がある。
これは以下の理由による。
まず本発明者は、上記した液晶セル等の表示セルにおいては、図１及び図２に示すように、一般に、端子領域１１２には、モノリシック回路は形成されず、端子１１７、製造工程管理マーク１５１、ＴＥＧ１５２等で占められていることが多いことに着目した。例えば、電源回路やセンサー機能を内蔵した液晶セル１００であれば、トランジスタ形成領域１１１により多くの回路がモノリシックに形成されるため、外部への信号の引き出し本数が増え、これにより端子領域１１２の多くが端子１１７で占められる傾向が強くなる。
上記のように液晶セル１００の端子領域１１２にモノリシック回路が形成されないのであれば、図３に示すパネル基板３０２においても、端子領域３０４におけるシリコン薄膜は、必ずしも全てのパネル基板３０２について同じ結晶化度合いを有する必要はなく、また、良好に多結晶化させる必要性も無く、更に端的に言えばアニールする必要すら無いということを想到するに至った。
そしてこのことに基づき、本発明者は、パネル基板３０２を備えた第１の母基板３０１の製造工程において、パネル基板３０２の端子領域３０４を上記したレーザ継ぎ領域として利用できることに想到し、端子領域３０４が従来のレーザ継ぎ領域に含まれるように第１の母基板３０１上にパネル基板３０２を配置することで、パネル基板３０２を効率良く配置でき、これにより上記課題をみごとに解決できることを見いだした。
以下に、本発明におけるパネル基板３０２を備えた第１の母基板３０１の製造方法の一例について説明する。
まず、第１の母基板３０１の主面にシリコン薄膜を堆積する工程を行う。シリコン薄膜の堆積は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の従来公知の方法が適用される。堆積されたシリコン薄膜は、非晶質のシリコン薄膜である。
次に、堆積されたシリコン薄膜を所定の領域毎にレーザアニールする工程を行う。この工程では、図３（ａ）に示すように、所定の範囲を線状に照射できるレーザ３０５を用いて、第１の母基板３０１を複数回スキャンさせてレーザ照射を行う。このようなレーザ照射を行うレーザ３０５としては、エキシマレーザ光源を有するエキシマレーザが好適である。レーザ３０５と第１の母基板３０１とは、パネル基板３０２が配列される行方向又は列方向に沿って相対的に移動させてレーザアニールを行えばよいが、ここでは、第１の母基板３０１の側を固定して、レーザ３０５を矢印Ａ方向に移動させながらレーザアニールを行う例を挙げて説明する。
図３（ａ）において、レーザ３０５が第１の母基板３０１の一端から他端まで移動した領域をレーザ照射領域とすると、第１の母基板３０１には、第１〜第４の４つのレーザ照射領域Ｒ１〜Ｒ４があり、各レーザ照射領域Ｒ１〜Ｒ４には、２行６列、すなわち１２個のパネル基板３０２が含まれる。
図３（ｃ）は、レーザ照射領域Ｒ１〜Ｒ４におけるレーザ照射の状態を示す模式図である。ここで、例えば、第１のレーザ照射領域Ｒ１にレーザ照射を行うに際し、１行目のパネル基板３０２は、トランジスタ形成領域３０３及び端子領域３０４の全てについてレーザ照射を行い、一方、２行目のパネル基板３０２は、トランジスタ形成領域３０３のみにレーザ照射を行い、端子領域３０４にはレーザ照射を行わないようにする。
これにより、第１のレーザ照射領域Ｒ１には、図３（ｃ）に示すように、全面が多結晶化されたパネル基板３０２ａと、トランジスタ形成領域３０３のみが多結晶化されたパネル基板３０２ｂとが存在する。すなわち、１行目にある６個のパネル基板３０２は全て、トランジスタ形成領域３０３ａと端子領域３０４ａとが多結晶化されたパネル基板３０２ａとなり、２行目にある６個のパネル基板３０２は、トランジスタ形成領域３０３ｂは多結晶化されるが、端子領域３０４ｂは、非結晶のままのパネル基板３０２ｂとなる。
次に、第２のレーザ照射領域Ｒ２においても第１のレーザ照射領域Ｒ１と同様にレーザ照射を行う。このとき、第１のレーザ照射領域Ｒ１と第２のレーザ照射領域Ｒ２との間には、レーザ継ぎ領域ＲＧが生じる。ここでは、第１のレーザ照射領域Ｒ１において２行目に配列されたパネル基板３０２ｂの端子領域３０４ｂを、レーザ継ぎ領域ＲＧの一部として利用する。
レーザ継ぎ領域ＲＧは、上記のようにシリコン薄膜の結晶化を当業者が意図したとおりには管理できず、また、パネル基板３０２のトランジスタ形成領域３０３とは、その結晶化度合いが、平均結晶粒径、結晶粒径の分布、結晶の表面ラフネス等において大きく異なるものである。本発明においては、このレーザ継ぎ領域ＲＧにパネル基板３０２ｂの端部領域（ここでは端子領域３０４ｂ）が含まれるようにパネル基板３０２を配置するのであるが、パネル基板３０２ｂの端子領域３０４ｂには、上述のようにモノリシック回路は形成されず、端子１１７の他には製造工程管理マーク１５１やＴＥＧ１５２を設けるだけである。したがって、端子領域３０４ｂは、トランジスタ形成領域３０３ｂと同程度に結晶化されていなくても特に問題はない。
第３のレーザ照射領域Ｒ３、第４のレーザ照射領域Ｒ４についても、上記第１、第２のレーザ照射領域Ｒ１、Ｒ２と同様にレーザ照射を行う。上記工程により、第１の母基板３０１上には、４８個のパネル基板３０２が形成される。
上記のように、パネル基板３０２の少なくとも一部の端部領域、具体的には、各レーザ照射領域Ｒ１〜Ｒ４の間に設けられたパネル基板３０２ｂの端子領域３０４ｂをレーザ継ぎ領域ＲＧの少なくとも一部として利用することで、隣接するレーザ照射領域間におけるパネル基板３０２の行間Ｄ１を従来よりも狭くできる。そしてこれにより、第１の母基板３０１上にパネル基板３０２を有効に配列でき、場合によっては、第１の母基板３０１から製造できるパネル基板３０２の数を製造管理の不都合を伴うことなく増やすことができる。なお、端部領域としては、上記した端子領域３０４だけでなく、例えば、隣接するレーザ照射領域Ｒ１〜Ｒ４において端子領域３０４と対向する位置に形成されたモノリシック回路が存在しない額縁領域等も適用できる。
また、レーザ照射領域間におけるパネル基板３０２の行間Ｄ１を従来よりも狭くできることで、別途必要とされていた第１の母基板３０１に生じる無駄な捨て基板領域も低減できる。更にパネル基板３０２を効率良く配置できれば、従来は捨て基板領域となっていた領域に他の回路を形成すること等により、第１の母基板３０１の有効利用を図ることもできる。
またレーザ３０５としてエキシマレーザを用いる場合には、上述のようにレーザ長には上限があるため、従来は、レーザ長が僅かに不足してしまい、第１の母基板３０１上において、１回のレーザ照射によりアニールできるパネル基板３０２の行数（列数）が減じてしまう場合があった。しかしながら本発明においては、パネル基板３０２の端部領域をレーザ継ぎ領域ＲＧの一部として利用することで、同じレーザ長のエキシマレーザを使用しても、従来よりも一度に多くの行数のパネル基板３０２に対してレーザ照射を行える場合がある。
更に端部領域（上記例であれば端子領域３０４ｂ）にレーザ照射をしなくてよいことから、レーザ長が同じレーザ３０５であれば、より大きなサイズのパネル基板３０２へのレーザ照射が可能となるため、パネル基板３０２の大型化にも好適に対応できる。ただし、パネル基板３０２の行間のスペースは、例えば静電気対策として好適に用いられているショートリング（端子同士を捨て基板領域にて短絡させる配線）の形成領域として利用されるので、完全になくなることはない。
上記構成を有する第１の母基板３０１は、上述のように少なくとも一つのパネル基板３０２において、トランジスタ形成領域３０３を形成するシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜が形成された領域を有する端部領域（端子領域３０４）を備える。
結晶プロファイルが異なるとは、例えば、平均結晶粒径、結晶粒径の分布、結晶の表面ラフネス、結晶粒の成長方向等が異なることを言う。又は、第１の結晶プロファイルが多結晶質であり、第２の結晶プロファイルが非晶質であるものを言う。ただし、トランジスタ形成領域においては、一般に、移動度が大きく耐圧の良好な薄膜トランジスタを得るために、端部領域（端子領域３０４）よりも、多結晶シリコンの平均結晶粒径が大きく、結晶粒径の分布が小さく、結晶の表面ラフネスが小さいこと等が望まれる。
なお、従来の第１の母基板では、後述のように、配置された全てのパネル基板において、端子領域のシリコン薄膜の結晶プロファイルは同じであり、かつ、端部領域のシリコン薄膜とトランジスタ形成領域を形成するシリコン薄膜とについてもその結晶プロファイルは同じである。
本発明においては、第１の母基板３０１上に複数配置されたパネル基板３０２のうち、第１の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第１のパネル基板と、上記第１の結晶プロファイルとは異なる第２の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第２のパネル基板とを有するものであってもよい。
図３（ａ）〜（ｃ）に示す例であれば、第１のパネル基板とは、各レーザ照射領域Ｒ１〜Ｒ４において第１列目に含まれるパネル基板３０２ａであり、第２のパネル基板とは各レーザ照射領域Ｒ１〜Ｒ４において第２列目に含まれるパネル基板３０２ｂである。
第１の結晶プロファイルと第２の結晶プロファイルとが異なるとは、上記のように、平均結晶粒径、結晶粒径の分布、結晶の表面ラフネス、結晶粒の成長方向等が異なることを言う。又は、第１の結晶プロファイルが多結晶質であり、第２の結晶プロファイルが非晶質であるものを言う。このような結晶プロファイルは、例えば、第１の結晶プロファイルは１度のレーザアニールが行われたものであり、一方、第２の結晶プロファイルはレーザアニールが行われていないもの、２度以上のレーザアニールが行われたもの等により得られる。
トランジスタ形成領域３０３におけるシリコン薄膜の結晶プロファイルは、第１の結晶プロファイルと同一であってもよい。図３（ｃ）に示す例であれば、トランジスタ形成領域３０３ａ、３０３ｂは、端部領域としての端子領域３０４ａの結晶プロファイルと同一である。
上記レーザアニール工程が行われた第１の母基板３０１には、従来公知の手法により多結晶化されたシリコン薄膜をパターニングし、さらに必要な他の材料の形成及び加工を施す。これにより、トランジスタ形成領域３０３には、画素アレイや薄膜トランジスタを含むモノリシック回路が形成される。
本発明においては、上記工程により作製されたパネル基板３０２の端部領域、例えば、端子領域３０４に、製造工程管理マーク及び／又はＴＥＧを形成する工程を更に含んでいてもよい。製造工程管理マーク及び／又はＴＥＧは、上記図１、図２において説明した製造工程管理マーク１５１、ＴＥＧ１５２と同じ構成を有するものであり、それぞれ端子領域３０４におけるシリコン薄膜をパターニングして形成することができる。
本発明においては、端部領域、例えば端子領域３０４である場合には、特に端子領域３０４ｂにおけるシリコン薄膜は、不安定に結晶化されたシリコン薄膜又は非晶質のシリコン薄膜であるため、このシリコン薄膜からなる製造工程管理マーク、ＴＥＧもまた不安定に結晶化されたシリコン薄膜又は非晶質のシリコン薄膜である。なお、ここでいう「不安定に結晶化される」又は「不安定な結晶」とは、「管理されずに成り行きでレーザアニールされる」又は「管理されずに成り行きのレーザアニールで生成された結晶」を指している。
ここで、本発明者は、製造工程管理マーク１５１やＴＥＧ１５２に関して、以下のような発想を行った。
製造工程管理マーク１５１は、例えば、品種名やバーコード、位置確認マーク等がシリコン薄膜、金属薄膜等を用いてパターニングされたものであり、読み取り装置にてマークの形状が読み取られる。読み取り装置では、マークの形状を読み取るだけであるので、マークが形成される材質については、何ら影響を与えるものではない。したがって、不均一な多結晶シリコン薄膜、非晶質のシリコン薄膜、又は、均一な多結晶シリコン薄膜のいずれでパターニングされたマークであっても形状は同一であるので、マークとして機能上なんら不都合は生じない。
一方、ＴＥＧ１５２は、薄膜トランジスタが良好に多結晶化されているかどうかを調べるために用いることができる。例えば、上記した例であれば、端子領域３０４ａに形成されたＴＥＧ１５２と、端子領域３０４ｂに形成されたＴＥＧ１５２とは、いずれも見かけ上は正常にパターニングされている。しかし、端子領域３０４ａに形成されたＴＥＧ１５２は、トランジスタ形成領域３０３ａにおけるシリコン薄膜の結晶プロファイルと同一の結晶プロファイルを有するため良好に多結晶化されているものの、端子領域３０４ｂに形成されたＴＥＧ１５２は、トランジスタ形成領域３０３ｂにおけるシリコン薄膜の結晶プロファイルとは異なるため、トランジスタが良好に形成されたか否かを評価するＴＥＧとはならない。したがって、このような場合には、端子領域３０４ａに形成されたＴＥＧ１５２を評価することによってデバイスの評価や管理の目的を達することはできる。
なお、上記端子領域３０４（３０４ａ、３０４ｂ）において、製造工程管理マーク１５１やＴＥＧ１５２は、いずれか一方のみが形成されてもよいし、両方が形成されていてもよい。また、製造工程管理マーク１５１やＴＥＧ１５２は、端部領域としてのモノリシック回路が存在しない額縁領域に形成されていてもよい。
上記のように、パネル基板３０２ｂの端部領域（端子領域３０４ｂ）をレーザ継ぎ領域ＲＧとして利用するには、第１の母基板３０１において、パネル基板３０２を端部領域（端子領域３０４）の配列方向が揃うようにマトリクス状に配置することが好ましい。パネル基板３０４をこのような配列とすることで、トランジスタ形成領域３０３と端子領域３０４との結晶プロファイルが異なるようにシリコン薄膜を容易に多結晶化できる。
上記のように形成されたパネル基板３０２を備えた第１の母基板３０１は、パネル基板３０２と同じ数のＣＦ基板が形成された母基板（図示せず）と、各パネル基板が対向するようにシール材にて貼り合わせ、所望のセルが得られるように割断する。これにより上記構成を有する複数の液晶セル１００を形成できる。
図４は、従来の母基板の製造方法におけるレーザアニール工程を示す平面模式図である。レーザ３０５及びシリコン薄膜が堆積された第１の母基板３０１の構成は、上記図３（ａ）と同様である。上記図３（ａ）と同様に、レーザ３０５を矢印Ａ方向に移動させてシリコン薄膜を多結晶化させる。ここでは、各レーザ照射領域Ｒ１〜Ｒ３は、全てのパネル基板３０２についてトランジスタ形成領域３０３と端子領域３０４との全面をレーザアニールして多結晶化している。各レーザ照射領域Ｒ１〜Ｒ３の間には、レーザ継ぎ領域ＲＧが設けられているが、本発明におけるパネル基板３０２とは異なり、レーザ継ぎ領域ＲＧに端部領域である端子領域３０４は含まれていない。
図３（ａ）と図４とを比較すると明らかなように、隣接するレーザ照射領域間において、本発明におけるパネル基板３０２の行間Ｄ１は従来のパネル基板３０２の行間Ｄ２よりも狭くなっている。このようにレーザ照射領域間におけるパネル基板３０２の行間を狭くすることで、図３（ａ）に示す第１の母基板３０１には、図４に示す第１の母基板３０１よりもより多くのパネル基板３０２を配置できる。
このように本発明においては、同一サイズの第１の母基板３０１から製造できるパネル基板３０２の数を製造工程管理の不都合を伴うことなく増やすことができるため、製造コストの低減が図れる。
なお上記説明では、各レーザ照射領域Ｒ１〜Ｒ４において、２行目に配置されたパネル基板３０２ｂの端部領域（端子領域３０４ｂ）のみをレーザ継ぎ領域ＲＧとして利用したが、本発明はこれに限定されるものではなく、少なくとも１つの端部領域（端子領域３０４ｂ）がレーザ継ぎ領域ＲＧとして利用されていれば良く、また、全ての端部領域（端子領域３０４ｂ）がレーザ継ぎ領域ＲＧとして利用されていてもよい。
また上記説明では、端部領域である端子領域３０４ｂにはレーザアニールしないようにしたが、レーザを２度当てするなどして、端子領域３０４ｂにおけるシリコン薄膜の結晶化度をトランジスタ形成領域３０３ｂにおけるシリコン薄膜の結晶化度よりも高くしてもよい。また、端子領域３０４ｂの一部のみをレーザアニールしてもよい。
更にレーザ３０５の種類によっては、レーザ３０５の一端から他端まで、レーザ強度が一定ではないものがある。図３（ｄ）は、レーザ強度の分布を示すグラフとパネル基板の模式図である。例えば、このグラフに示すように、レーザ強度にバラツキがあるレーザ３０５を用いる場合には、レーザ強度が劣る領域Ｓは端部領域である端子領域３０４ｂに、レーザ強度の安定した領域Ｆはトランジスタ形成領域３０３ｂに、それぞれレーザ照射を行うようにする。これにより、トランジスタ形成領域３０３ｂにおける結晶化度を高めるとともに、レーザ３０５の照射領域の有効利用が図れる。なお、レーザ強度が劣る領域Ｓのレーザを端子領域３０４ｂに２度当てすることも可能である。
また上記説明では、第１の母基板３０１の側を固定してレーザ３０５をパネル基板３０２が配列される列方向（矢印Ａ方向）に沿って移動させてレーザアニールを行ったが、本発明は、これに限定されるものではなく、第１の母基板３０１とレーザ３０５とが相対的に移動するものであれば良い。したがって、第１の母基板３０１の側を移動させ、レーザ３０５の側を固定しても良く、又は、第１の母基板３０１とレーザ３０５とを共に移動させてレーザアニールを行ってもよい。
また上記説明では、レーザ３０５を１つ用いてレーザアニールする工程を説明したが、本発明者はこれに限定されるものではなく、複数のレーザを用いても良く、レーザ長の異なるレーザを組み合わせて用いてレーザアニールしてもよい。
また上記説明では、パネル基板３０２として、矩形状の表示領域を含むトランジスタ形成領域３０３と、パネル基板３０２の外縁における１辺に形成された端子領域３０４とを備えた３辺フリー構造の例を挙げて説明したが、本発明は、これに限定されるものではなく、２辺フリー構造や１辺フリー構造を有するパネル基板についても適用可能である。
また上記説明では、端部領域として端子領域を例に挙げて説明したが、本発明においては、端部領域は、モノリシック回路が存在しない額縁領域であってもよく、この領域と端部領域との両方であってもよい。端部領域がモノリシック回路の存在しない額縁領域である例としては、例えば、図３（ｅ）に示すように、レーザ照射領域Ｒ１、Ｒ３は、図３（ａ）と同様であるが、レーザ照射領域Ｒ２、Ｒ４において、レーザ継ぎ領域ＲＧに、パネル基板３０２のトランジスタ形成領域３０３の一部が含まれるものが挙げられる。
また上記説明では、第１の母基板３０１上に複数のパネル基板３０２を配置する例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、大型のパネル基板を有する液晶表示装置等を作製する時には、第１の母基板上に１個のパネル基板が配置されるようにして、上記方法を適用することにより、トランジスタ形成領域と端部領域との結晶プロファイルが異なる本発明のパネル基板を作製することもできる。
また上記説明では、第１の母基板と第２の母基板とを貼り合わせた後、パネル基板を切り出して表示セルを形成する例を挙げて説明したが、本発明はこれに限定されるものではなく、第１の母基板から直接にパネル基板を切り出すことも可能である。
更に、上記説明では、フラットパネルディスプレイとなる表示セルとして代表的な存在である液晶セルを例に挙げて説明したが、本発明はこれに限定されるものではなく、本発明の趣旨を逸脱しない範囲で変形することが可能である。例えば、ＥＬ表示装置、フラットパネルディテクター等に使用される表示セルにも適用可能である。
本発明によれば、パネル基板の端子領域の少なくとも一部をレーザ継ぎ領域として利用することで、母基板上にパネル基板を効率良く配置でき、捨て基板領域を低減できる。
本発明により得られるデバイス基板を備えた液晶セルの構成を示す斜視図である。 図１に示したパネル基板の構成を示す平面図である。 （ａ）及び（ｃ）は、本発明における第１の母基板及びその製造方法を説明するための平面模式図であり、（ｂ）は、パネル基板の平面模式図であり、（ｄ）は、パネル基板におけるレーザ強度分布を示す模式図であり、（ｅ）は、（ａ）とは別のレーザ照射例を説明する平面模式図である。 従来の第１の母基板及びその製造方法を説明するための平面模式図である。 実施形態１における母基板上のシリコン薄膜の結晶化処理を説明するための斜視図である。 比較実施形態における母基板上のシリコン薄膜の結晶化処理を説明するための斜視図である。
以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態に限定されるものではない。
実施形態１
実施形態１においては、第１の母基板をレーザアニールする工程について具体例を挙げて説明する。図５は、実施形態１に係る複数のパネル基板５０２を備えた第１の母基板５０１の構成を示す斜視図である。図５において、パネル基板５０２は、レーザアニールによりシリコン薄膜を結晶化した後に行なわれる各種工程を経てパターニングされた回路５５０や端子５５７の位置等を概念的に示したものである。第１の母基板５０１上のシリコン薄膜がアニールされる際には、ゲートドライバ回路等の具体的な回路５５０はまだパターニングされていないため、第１の母基板５０１上に示されるパネル基板５０２は、結晶化工程後に行なわれる各種工程を経てパターニングされる回路の位置等を概念的に図示したものである。
図５において、レーザ５０５はエキシマレーザであり、レーザ長ＲＬを有する。第１の母基板５０１は、０．７ｍｍ程度の厚みを有するガラス基板である。第１の母基板５０１の主面には、シリコン薄膜５０６が堆積されており、パネル基板５０２が所定の間隔で行列状に配置されている。具体的には、６行×６列＝３６個のパネル基板５０２が配置されている。
第１の母基板５０１に堆積されたシリコン薄膜５０６を結晶化処理する工程では、レーザ５０５を矢印Ａ方向に移動させて第１の母基板５０１の主面をスキャンする処理を行を変えて複数回行う。ここでは、３回スキャンを行い、シリコン薄膜５０６を多結晶化する。
具体的には、１回目のレーザ照射を第１の母基板５０１上のシリコン薄膜５０６に対して実行する。続いて２回目のレーザ照射を行うが、このとき、１回目のレーザ照射領域Ｒ１と２回目のレーザ照射領域Ｒ２との間に生成されるレーザ継ぎ領域ＲＧに関して、以下の関係が成立するようにする。
Ｄ１＜Ｄ２
ＲＧ＝Ｄ２≦Ｔ＋Ｄ１
ここで、Ｔ：パネル基板の端子長
Ｄ１：本実施形態における隣接するレーザ照射領域間のパネル基板の行間
Ｄ２：比較実施形態における隣接するレーザ照射領域間のパネル基板の行間
である。
Ｔ、Ｄ１、及び、Ｄ２は、一般には数ｍｍ程度である。レーザ継ぎ領域ＲＧは、レーザ照射の不安定照射部としたり、または、レーザ照射を実行しない領域として設定できる。
３回目のレーザ照射の際も同様であり、２回目のレーザ照射領域Ｒ２と３回目のレーザ照射領域Ｒ３との間の領域に生成されるレーザ継ぎ領域ＲＧについても、上記と同様の関係が成立するようにする。
なお、３回目のレーザ照射領域Ｒ３において、基板端部側の領域Ｒはレーザ継ぎ領域ではないが、この領域Ｒは第１の母基板５０１の端部とともにレーザ照射が不安定になるレーザ照射領域に設定したり、レーザ照射を行なわない設定とすることができる。
上記のようにレーザアニールを行うと、第１の母基板５０１上に行列状に配列されたパネル基板５０２は、いずれもそのパネル基板５０２内の画素やモノリシック回路が形成される予定領域のシリコン薄膜は正常に多結晶化され、第１の結晶プロファイルを示す。
しかしながら端部領域である端子領域５０４に注視すると、端子領域５０４のシリコン薄膜が正常に多結晶化され第１の結晶プロファイルを示すパネル基板５０２（Ａ、Ｃ、Ｅ）と、端子領域５０４のシリコン薄膜が不安定に多結晶化され第２の結晶プロファイルを示すパネル基板５０２（Ｂ、Ｄ、Ｆ）とが混在することが明らかである。なおパネル基板５０２Ｂ、パネル基板５０２Ｄ、及び、パネル基板５０２Ｆの端子領域５０４をアニールしない場合は、これらのパネル基板５０２の端子領域５０４に堆積されたシリコン薄膜は、非晶質となる。
言い換えれば、第１の母基板５０１の上に行列状に配置された特定の行（列）のパネル基板５０２の端子領域５０４に含まれるシリコン薄膜は、上記のように、平均結晶粒径が小さくてもよく、また平均結晶粒径がばらついてもよく、又は、表面ラフネスが大きくてもよく、端的には非晶質のままであっても問題がないので、この端部領域である端子領域５０４をレーザ継ぎ領域ＲＧとして利用することを本発明の特徴としている。また、端部領域としては、モノリシック回路が存在しない額縁領域であってもよい。
このように本発明のパネル基板を備えた母基板の製造方法においては、１回目のレーザ照射領域Ｒ１と２回目のレーザ照射領域Ｒ２との間のレーザ継ぎ領域ＲＧ、２回目のレーザ照射領域Ｒ２と３回目のレーザ照射領域Ｒ３との間のレーザ継ぎ領域ＲＧのように、ｎ回目のレーザ照射領域と（ｎ＋１）回目のレーザ照射領域との間におけるレーザ継ぎ領域ＲＧは、パネル基板５０２の端部領域、ここでは端子領域５０４を含んでいる。すなわち、レーザ継ぎ領域ＲＧを捨て基板領域のみで構成するのではなく、パネル基板５０２の端子領域５０４を含めて構成しているため、捨て基板領域を大きくする必要が無く、第１の母基板５０１が無駄になることが無い。最良の場合では、実質的に端子領域５０４のみでレーザ継ぎ領域ＲＧとすることができ、ショートリング形成領域としての捨て基板領域を除いては、パネル基板５０２とパネル基板５０２の間の捨て基板領域が不要となる。
また、３回目のレーザ照射領域Ｒ３において、基板端部側の領域Ｒについては、第１の母基板５０１上の６行目のパネル基板５０２の端子領域５０４をレーザ照射領域に含ませていないので、１回のレーザ照射範囲（レーザ長ＲＬ）が短くてもアニールできるパネル基板５０２の行（列）数は減じることがない。これは換言すれば、装置上、レーザ長は最大ＲＬとされていても、レーザ長は実質（ＲＬ＋Ｔ）として扱うことができるということである。これにより、パネル基板５０２の寸法に左右されることもあるが、最良の場合では、このレーザ長（ＲＬ＋Ｔ）の範囲で一度にレーザ照射できるパネル基板５０２の行（列）数を増やすことができるという利点を奏する。
上記のような構成とすることにより、最良の場合は、第１の母基板５０１上に配置できるパネル基板５０２の個数を増やし、またレーザ照射回数を増やすことなく、効率良く結晶化処理を行うことができる。その結果、製造コストを下げることができるという効果を奏する。
このように本発明においては、第１の母基板５０１上の所定の位置の行または列に属するパネル基板５０２（Ｂ、Ｄ、Ｅ）の端部領域、ここでは端子領域５０４のシリコン薄膜は、不安定にレーザ照射されたりレーザ照射されない領域としている。そして、この不均一な多結晶シリコン薄膜や非晶質のシリコン薄膜をパターニングして、製造工程管理マーク５５１又はＴＥＧ５５２の一部と成すことを特徴としている。このような製造工程管理マーク５５１やＴＥＧ５５２は、第１の母基板５０１上の全てのパネル基板５０２に対して形成される。
本実施形態における第１の母基板５０１においては、
（１）端子領域５０４に配置されている製造工程管理マーク５５１やＴＥＧ５５２の一部を構成するシリコン薄膜が均一に多結晶されているパネル基板５０２（Ａ、Ｃ、Ｅ）と、
（２）端子領域５０４に配置されている製造工程管理マーク５５１やＴＥＧ５５２の一部を構成するシリコン薄膜が不均一に多結晶化されたり、又は、非晶質であるパネル基板５０２（Ｂ、Ｄ、Ｆ）とが混在することになる。
なお、ＴＥＧ５５２を構成する薄膜トランジスタのシリコン薄膜が良好に多結晶化されないＴＥＧ５５２（Ｂ、Ｄ、Ｆ）は、見かけ上は正常にパターニングされるが、実態は測定に値するＴＥＧ５５２とはならない。ここで、第１の母基板５０１に配置されている他のパネル基板５０２は複数個存在しており、そのパネル基板５０２に属するＴＥＧ５５２（Ａ、Ｃ、Ｅ）を構成するシリコン薄膜は、良好に多結晶化されていることに着目すれば、これらのＴＥＧ５５２（Ａ、Ｃ、Ｅ）を評価することによってデバイスの評価や管理の目的を達することはできる。
比較実施形態
図６は、従来の母基板の製造方法におけるレーザアニール工程を示す平面模式図である。レーザ６０５及びシリコン薄膜６０６が堆積された第１の母基板６０１の構成は、上記図５と同様である。
しかし、レーザ６０５が第１の母基板６０１の膜面を複数回スキャンするときには、第１の母基板６０１上に配置されている全てのパネル基板６０２について同一のレーザアニールが施こされるようする。
具体的には、レーザ６０５を矢印Ａ方向に移動させて第１の母基板６０１の主面をスキャンする処理を行を変えて複数回行う。ここでは、第１の母基板６０１の側を固定し、レーザ６０５を矢印Ａ方向に移動させて、３回スキャンを行い、シリコン薄膜６０６を多結晶化する。各レーザ照射領域Ｒ１〜Ｒ３の間には、レーザ継ぎ領域ＲＧが設けられている。
そして、各回毎のレーザ照射領域Ｒ１〜Ｒ３では、各領域に含まれる全てのパネル基板６０２を構成するトランジスタ形成領域６６１と端子領域６０４の全面が多結晶化される。
上記のように、従来は、レーザの照射幅（レーザ長）ＲＬとして、パネル基板６０２のトランジスタ形成領域６０３の長さと端子領域６０４の長さとを足した長さ、すなわちパネル基板６０２の全てを含む長さが必要であった。
また図５と図６とを比較すると明らかなように、本発明における第１の母基板５０１においては、従来の第１の母基板６０１に比べて、レーザ照射領域間のパネル基板の行間が狭くなっている。これにより、本発明においては、従来あった捨て基板領域を低減でき、第１の母基板５０１上において効率良くパネル基板５０２を配置できることが明らかである。また第１の母基板５０１上に配置できるパネル基板の間隔を短くすることが出来るので、不良が発生し易い第１の母基板５０１の周辺部（第１の母基板５０１の外縁）を避けて、第１の母基板５０１の中央寄りにパネル基板を配置することが可能となる。したがって第１の母基板５０１に配置することが出来るパネル基板の数を増やすことができなかったとしても、上記不良が発生し易い第１の母基板５０１の周辺部を避けたことによって、パネル基板の製造歩留まりを改善させる効果を奏する。
本願は、２００８年９月１８日に出願された日本国特許出願２００８−２３９１６７号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
１００ 液晶セル
１１０ デバイス基板
１１１、３０３、３０３ａ、３０３ｂ、５０３、６０３ トランジスタ形成領域
１１２、３０４、３０４ａ、３０４ｂ、５０４、６０４ 端子領域
１１３ 表示領域
１１４ ゲートドライバ回路
１１５ ソースドライバ回路
１１６、５５０ 回路
１１７、５５７ 端子
１１８ 配線
１２０ ＣＦ基板
１３０ シール材
１４０ 封止樹脂
１５１、５５１ 製造工程管理マーク
１５２、５５２ ＴＥＧ
３０１、５０１ 第１の母基板
３０２、３０２ａ、３０２ｂ、５０２、６０２ パネル基板
３０５、５０５、６０５ レーザ
５０６、６０６ シリコン薄膜
Ｒ１〜Ｒ４ レーザ照射領域
ＲＧ レーザ継ぎ領域
ＲＬ レーザ長

Claims (18)

  1. 複数のパネル基板を備えた母基板であって、
    該母基板は、主面に形成されたシリコン薄膜を備え、
    該パネル基板は、トランジスタ形成領域と端部領域とを各々備え、
    該トランジスタ形成領域は、該シリコン薄膜が多結晶化されてなり、
    該端部領域は、各パネル基板の外縁に設けられ、
    少なくとも一つのパネル基板は、該端部領域において、該トランジスタ形成領域におけるシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域を有することを特徴とする母基板。
  2. 前記パネル基板は、前記端部領域の配列方向が揃うようにマトリクス状に配置されており、
    第１の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第１のパネル基板と、該第１の結晶プロファイルとは異なる第２の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第２のパネル基板とを有することを特徴とする請求項１記載の母基板。
  3. 前記トランジスタ形成領域におけるシリコン薄膜の結晶プロファイルは、前記第１の結晶プロファイルと同一であることを特徴とする請求項２記載の母基板。
  4. 前記トランジスタ形成領域は、前記シリコン薄膜からなるモノリシック回路を含むことを特徴とする請求項１〜３のいずれかに記載の母基板。
  5. 前記端部領域には、前記シリコン薄膜からなる製造工程管理マーク及び／又は評価専用パターンが形成されていることを特徴とする請求項１〜４のいずれかに記載の母基板。
  6. 前記製造工程管理マーク及び／又は評価専用パターンは、
    前記第１の結晶プロファイルを有するシリコン薄膜にて形成された製造工程管理マーク及び／又は評価専用パターンと、
    前記第２の結晶プロファイルを有するシリコン薄膜にて形成された製造工程管理マーク及び／又は評価専用パターンとを含むことを特徴とする請求項５記載の母基板。
  7. 前記トランジスタ形成領域におけるシリコン薄膜の結晶プロファイルと、端部領域におけるシリコン薄膜の結晶プロファイルとは、平均結晶粒径、結晶粒径の分布、及び、結晶の表面ラフネスから選ばれる少なくとも１つが異なることを特徴とする請求項１〜６のいずれかに記載の母基板。
  8. 前記第１の結晶プロファイルと前記第２の結晶プロファイルとは、平均結晶粒径、結晶粒径の分布、及び、結晶の表面ラフネスから選ばれる少なくとも１つが異なることを特徴とする請求項２〜６のいずれかに記載の母基板。
  9. 前記第１の結晶プロファイルは多結晶質であり、前記第２の結晶プロファイルは不安定な結晶質及び／又は非晶質であることを特徴とする請求項２〜６のいずれかに記載の母基板。
  10. 前記パネル基板は、
    矩形状の表示領域を含むトランジスタ形成領域と、
    該パネル基板の外縁における１辺に形成された端部領域とを備えることを特徴とする請求項１〜９のいずれかに記載の母基板。
  11. トランジスタ形成領域と端部領域とを有するパネル基板を複数備えた母基板の製造方法であって、
    基板の主面にシリコン薄膜を堆積する工程と、
    該シリコン薄膜を所定の領域毎にレーザアニールする工程とを備え、
    該レーザアニールする工程は、
    レーザと該母基板とを相対的に移動させて所定の領域における該シリコン薄膜を多結晶化させて該トランジスタ形成領域を形成するとともに、
    少なくとも一つの該端部領域において、該トランジスタ形成領域を形成するシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域が形成されるようにレーザアニールすることを特徴とする母基板の製造方法。
  12. 前記レーザアニールする工程は、
    前記パネル基板が前記母基板の主面にマトリクス状に配置されるように、行方向又は列方向に沿って前記母基板と前記レーザとを相対移動させ、
    該パネル基板が、
    第１の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第１のパネル基板と、該第１の結晶プロファイルとは異なる第２の結晶プロファイルを有するシリコン薄膜を含む端部領域を備えた第２のパネル基板とを有するようにレーザアニールすることを特徴とする請求項１１記載の母基板の製造方法。
  13. 前記レーザアニールする工程は、
    前記トランジスタ形成領域におけるシリコン薄膜の結晶プロファイルと前記第１の結晶プロファイルとが同一となるようにレーザアニールすることを特徴とする請求項１２記載の母基板の製造方法。
  14. 前記端部領域におけるシリコン薄膜をパターニングして、製造工程管理マーク及び／又は評価専用パターンを形成する工程を更に含むことを特徴とする請求項１１〜１３のいずれかに記載の母基板の製造方法。
  15. パターニングされる前記シリコン薄膜は、不安定に結晶化されたシリコン薄膜及び／又は非晶質のシリコン薄膜であることを特徴とする請求項１４記載の母基板の製造方法。
  16. 前記レーザは、エキシマレーザであることを特徴とする請求項１１〜１４記載のいずれかに母基板の製造方法。
  17. トランジスタ形成領域と端部領域とを備えたデバイス基板であって、
    シリコン薄膜が多結晶化されてなるトランジスタ形成領域と、
    該デバイス基板の外縁に設けられた端部領域とを備え、
    該端部領域は、該トランジスタ形成領域を形成するシリコン薄膜の結晶プロファイルとは異なる結晶プロファイルを有するシリコン薄膜を含む領域を有することを特徴とするデバイス基板。
  18. 前記端部領域には、不安定に結晶化されたシリコン薄膜又は非晶質のシリコン薄膜からなる製造工程管理マーク及び／又は評価専用パターンが形成されていることを特徴とする請求項１７記載のデバイス基板。
JP2010529670A 2008-09-18 2009-06-09 母基板及びその製造方法 Expired - Fee Related JP5451625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010529670A JP5451625B2 (ja) 2008-09-18 2009-06-09 母基板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008239167 2008-09-18
JP2008239167 2008-09-18
PCT/JP2009/060549 WO2010032519A1 (ja) 2008-09-18 2009-06-09 母基板及びその製造方法、並びにデバイス基板
JP2010529670A JP5451625B2 (ja) 2008-09-18 2009-06-09 母基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010032519A1 true JPWO2010032519A1 (ja) 2012-02-09
JP5451625B2 JP5451625B2 (ja) 2014-03-26

Family

ID=42039364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010529670A Expired - Fee Related JP5451625B2 (ja) 2008-09-18 2009-06-09 母基板及びその製造方法

Country Status (7)

Country Link
US (1) US8471257B2 (ja)
EP (1) EP2328169A1 (ja)
JP (1) JP5451625B2 (ja)
CN (1) CN102089862A (ja)
BR (1) BRPI0918640A2 (ja)
RU (1) RU2476954C2 (ja)
WO (1) WO2010032519A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841372B1 (ko) * 2006-12-19 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터 및 이의 제조방법
KR101900915B1 (ko) * 2011-10-14 2018-09-27 삼성디스플레이 주식회사 표시 장치
JP6744155B2 (ja) * 2016-06-30 2020-08-19 日本電産サンキョー株式会社 搬送システム
KR20180063936A (ko) 2016-12-02 2018-06-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6885134B2 (ja) * 2017-03-24 2021-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6311989A (ja) 1987-04-03 1988-01-19 セイコーエプソン株式会社 電気光学的表示装置
JPH0221612A (ja) * 1988-07-11 1990-01-24 Hitachi Ltd 写真処理方法
RU2008713C1 (ru) * 1992-03-04 1994-02-28 Малое научно-производственное объединение "ЭЛО" Цветная жидкокристаллическая дисплейная панель с активной матрицей
SE500851C2 (sv) 1993-04-28 1994-09-19 Medevelop Ab Protessystem för rehabilitering av tandlöshet
JPH11186163A (ja) 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd 薄膜形成方法および薄膜形成装置
JP2000012460A (ja) 1998-06-24 2000-01-14 Matsushita Electric Ind Co Ltd 薄膜の形成方法および薄膜形成装置
US6336089B1 (en) * 1998-09-22 2002-01-01 Michael Everding Interactive digital phonetic captioning program
JP2000231122A (ja) * 1999-02-12 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2001044133A (ja) * 1999-08-02 2001-02-16 Sharp Corp レーザ照射方法及び半導体装置の製造方法
JP2001053282A (ja) * 1999-08-11 2001-02-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその検査方法
JP3937692B2 (ja) * 2000-06-15 2007-06-27 セイコーエプソン株式会社 アレイ基板の検査方法、アレイ基板の製造方法、アレイ基板及び電気光学装置
JP3783532B2 (ja) * 2000-07-24 2006-06-07 セイコーエプソン株式会社 薄膜装置、トランジスタアレイ基板、電気光学装置および薄膜装置の製造方法
JP2003271067A (ja) * 2002-03-18 2003-09-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、および電子機器
JP2005276996A (ja) 2004-03-24 2005-10-06 Hitachi Ltd 平面表示装置の製造方法
JP4674092B2 (ja) * 2005-01-21 2011-04-20 株式会社 日立ディスプレイズ 表示装置の製造方法
JP2008028303A (ja) * 2006-07-25 2008-02-07 Hitachi Displays Ltd 平面表示装置の製造方法
JP5085902B2 (ja) 2006-08-24 2012-11-28 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP4925884B2 (ja) 2007-03-26 2012-05-09 花王株式会社 吸収性物品の携帯用包装構造

Also Published As

Publication number Publication date
CN102089862A (zh) 2011-06-08
RU2011115083A (ru) 2012-10-27
US20110140110A1 (en) 2011-06-16
RU2476954C2 (ru) 2013-02-27
EP2328169A1 (en) 2011-06-01
JP5451625B2 (ja) 2014-03-26
WO2010032519A1 (ja) 2010-03-25
BRPI0918640A2 (pt) 2015-12-01
US8471257B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
US7192852B2 (en) Method for fabricating image display device
US7199397B2 (en) AMOLED circuit layout
US7368204B2 (en) Mask for laser crystallization and crystallization method using the same
JP4008716B2 (ja) フラットパネル表示装置およびその製造方法
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP5451625B2 (ja) 母基板及びその製造方法
KR20000076458A (ko) 레이저 조사장치
JP2003318111A (ja) レーザアニール処理方法、レーザアニール処理方法に用いられる遮蔽マスク、及びレーザアニール処理装置
JP2004054168A (ja) 画像表示装置
US20060289870A1 (en) Thin film transistor substrate and production method thereof
CN1306559C (zh) 包括具有不同结晶度的半导体薄膜的半导体器件及其基片和制作方法、以及液晶显示器及其制造方法
JPH08201846A (ja) レーザーアニール法及び液晶表示装置
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
JPH08340118A (ja) 薄膜半導体装置の製造方法
CN100437940C (zh) 非晶硅晶化设备及方法
US20220212291A1 (en) Laser crystallization apparatus
CN213366530U (zh) 激光退火装置
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
US7585709B2 (en) Display panels and fabrication methods thereof
JPH1116834A (ja) 非単結晶薄膜のレーザー結晶化方法
JP2003324109A (ja) 薄膜トランジスタパネルの製造方法
Fechner et al. 300-W XeCl excimer laser annealing and sequential lateral solidification in low-temperature polysilicon technology
CN101655645A (zh) 用于依序侧向结晶技术的掩膜及激光结晶方法
JPH10125599A (ja) シリコン薄膜の結晶化方法
US20120154257A1 (en) Display device and method of crystallizing the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5451625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees