JP4008716B2 - フラットパネル表示装置およびその製造方法 - Google Patents

フラットパネル表示装置およびその製造方法 Download PDF

Info

Publication number
JP4008716B2
JP4008716B2 JP2002028954A JP2002028954A JP4008716B2 JP 4008716 B2 JP4008716 B2 JP 4008716B2 JP 2002028954 A JP2002028954 A JP 2002028954A JP 2002028954 A JP2002028954 A JP 2002028954A JP 4008716 B2 JP4008716 B2 JP 4008716B2
Authority
JP
Japan
Prior art keywords
display device
pixel
flat panel
panel display
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002028954A
Other languages
English (en)
Other versions
JP2003228301A (ja
Inventor
伸夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002028954A priority Critical patent/JP4008716B2/ja
Priority to TW091124564A priority patent/TWI240416B/zh
Priority to US10/280,848 priority patent/US7145623B2/en
Priority to KR1020020069619A priority patent/KR100730329B1/ko
Priority to CNB021513694A priority patent/CN1267768C/zh
Priority to EP02258650A priority patent/EP1335241A3/en
Publication of JP2003228301A publication Critical patent/JP2003228301A/ja
Application granted granted Critical
Publication of JP4008716B2 publication Critical patent/JP4008716B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜有機ＥＬ素子（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｅｌｅｍｅｎｔ）やＬＣ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ）を用いたフラットパネル表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
薄膜有機ＥＬ表示装置や液晶表示装置（ＬＣＤ）等のフラットパネル（平板状）表示装置は、ＣＲＴ（ｃａｔｈｏｄｅ−ｒａｙ ｔｕｂｅ）に代わる表示装置として期待が高まっている。薄膜有機ＥＬ表示装置や液晶表示装置は、スイッチング素子として各画素内にＴＦＴ（薄膜トランジスタ）を備え高速応答や低消費電力化に優れるアクティブマトリクス型が主流となっている。アクティブマトリクス型フラットパネル表示装置では、基板上でマトリクス状に配置される多数の画素のそれぞれにＴＦＴを作り込む必要がある。表示画面の大型化や低価格化のためには、高価な石英ガラス基板ではなく、安価で大型化が容易なガラス基板上に画素ＴＦＴを形成する必要がある。
【０００３】
ガラス基板上に形成するＴＦＴとしては、アモルファスシリコン（ａ−Ｓｉ）でチャネル領域を形成したキャリア移動度が０．５ｃｍ2／Ｖｓ程度のａ−Ｓｉ−ＴＦＴと、低温ポリシリコン製造プロセスを用いてチャネル領域のａ−Ｓｉ層をポリ（多結晶）シリコン（ｐ−Ｓｉ）化したキャリア移動度が１２０ｃｍ2／Ｖｓ程度のｐ−Ｓｉ−ＴＦＴとがある。アクティブマトリクス型フラットパネル表示装置で高速応答性や大画面化、あるいは高開口率化を実現するには、キャリア移動度の高いｐ−Ｓｉ−ＴＦＴを用いるのが望ましい。
【０００４】
低温ポリシリコン製造プロセスを用いてｐ−Ｓｉ−ＴＦＴを形成する方法として、パルス発振エキシマレーザをａ−Ｓｉ層に照射してｐ−Ｓｉ層を形成するエキシマレーザ結晶化方法がある。図１５を用いてエキシマレーザ結晶化方法について説明する。図１５は、ＸｅＣｌエキシマパルスレーザ１０２から射出されたパルスレーザ光Ｌ１０をガラス基板１００上面に照射している状態を示す斜視図である。不図示のＸ−Ｙステージに載置されたガラス基板１００上面にはシリコン酸化膜（ＳｉＯ2膜）１０４が形成され、その上にａ−Ｓｉ層１０６が形成されている。
【０００５】
エキシマパルスレーザ１０２から射出されたパルスレーザ光Ｌ１０は、反射鏡１０８でほぼ直角に折り曲げられて投射光学系１１０に入射し、細長い長方形の投射面を有する発散光線束となってａ−Ｓｉ層１０６を照射するようになっている。不図示のＸ−Ｙステージをステップ・アンド・リピート方式で移動させながら、ガラス基板１００上面のａ−Ｓｉ層１０６に順次パルスレーザ光Ｌ１０を照射することによりａ−Ｓｉ層１０６全面をｐ−Ｓｉ層１１２に変えることができる。
【０００６】
エキシマパルスレーザ１０２からは、例えば３００パルス／ｓｅｃ（秒）、パルス幅ＰＷ＝３０ｎｓ（ナノ秒）、波長λ＝３０８ｎｍ（ナノメートル）、パワー変動が±１０％以下のパルスレーザ光Ｌ１０が射出される。単一パルスによる溶融（メルト）領域（ａ−Ｓｉ層１０６上のパルスレーザ光Ｌ１０の投射面）Ａは、例えばＷ×Ｌ＝２７．５ｃｍ×０．４ｍｍの大きさを有している。１パルス当たりの相対移動距離は例えばＬ方向に２０μｍ／パルス（９５％オーバーラップ）である。レーザ光とＸ−Ｙステージとの相対走査速度は例えば６ｍｍ／ｓｅｃである。
【０００７】
このように、エキシマレーザ結晶化の場合は、ａ−Ｓｉ層１０６が堆積されたガラス基板１００上に細長い線状光線束をビームスポットの単軸方向（図１５のＬ方向）へ約９５％程度でオーバラップさせつつレーザパルス毎にステップ的に走査し、ガラス基板１００上のａ−Ｓｉ層１０６全面を多結晶化しｐ−Ｓｉ層１１２に変換している。
【発明が解決しようとする課題】
上述のとおり、エキシマレーザ結晶化方法を用いると、基板上で一度に広い幅Ｗで多結晶化できる。ところが、各画素内に配置されるＴＦＴの形成領域は、ＬＣＤにあっては画素開口率を高くする観点からできるだけ小さいほうが好ましく、薄膜有機ＥＬ表示装置にあっては有機ＥＬ素子の発光領域を大きくする観点からできるだけ小さい方が好ましい。すなわち、低温ポリシリコン製造プロセスにおいて、ガラス基板上のａ−Ｓｉ層を多結晶化すべき領域は限定されている。ところが、エキシマレーザ結晶化方法では基板上の広範囲のａ−Ｓｉ層を一度に多結晶化するので、ＴＦＴを形成しない多結晶化の不要な領域までレーザ光が照射される反面、レーザ光とＸ−Ｙステージとの相対走査速度が低いため多結晶化のスループットが上げられないという問題を有している。
【０００８】
本発明の目的は、基板上に形成した半導体層を結晶化して画素のスイッチング素子を形成する際、結晶化のスループットを高くすることができるフラットパネル表示装置およびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的は、マトリクス状に配置された複数の画素の各画素に対応してスイッチング素子が設けられたフラットパネル表示装置であって、複数行毎に組となった画素群の１つの行の画素を列番号の増える方向に横切る多結晶化領域に、前記画素群の残りの行の画素に対応する前記スイッチング素子が同一列毎に集約して配置されていることを特徴とするフラットパネル表示装置によって達成される。
【００１０】
【発明の実施の形態】
本発明の一実施の形態によるフラットパネル表示装置およびその製造方法について図１乃至図１４を用いて説明する。本実施の形態では、ガラス基板上に作り込むＴＦＴの形成領域のａ−Ｓｉ層を多結晶化する際のスループットを高くするために、ＣＷラテラル結晶化方法を用いている。
【００１１】
ＣＷラテラル結晶化方法について図１を用いて説明する。図１は、ＣＷ（連続波発振）固体レーザ２から射出された連続光のレーザ光Ｌ１をガラス基板１上面に照射している状態を示す斜視図である。不図示のＸ−Ｙステージに載置されたガラス基板１上面にはシリコン酸化膜（ＳｉＯ2膜）４が形成され、その上にａ−Ｓｉ層６が形成されている。
【００１２】
ＣＷ固体レーザ２から射出されたレーザ光Ｌ１は、反射鏡８でほぼ直角に折り曲げられて投射光学系１０に入射し、楕円や長方形の投射面を有する平行光線束に整形されてａ−Ｓｉ層６を照射するようになっている。不図示のＸ−Ｙステージをステップ・アンド・リピート方式で移動させながら、ガラス基板１上面のａ−Ｓｉ層６に順次レーザ光Ｌ１を照射することによりａ−Ｓｉ層６の任意の位置をｐ−Ｓｉ層１２に変化させることができる。
【００１３】
ＣＷ固体レーザ２からは、波長λ＝５３２ｎｍ、パワー変動が±１％以下の連続発振レーザ光Ｌ１が射出される。溶融（メルト）幅（ａ−Ｓｉ層６上のレーザ光Ｌ１のビームスポットの幅）ｌは、レーザ光のパワーに依存して２０〜１５０μｍである。レーザ光とＸ−Ｙステージとの相対走査速度は２０ｃｍ／ｓｅｃ〜２ｍ／ｓｅｃである。
【００１４】
ＣＷラテラル結晶化方法では、例えば長さ１５０μｍ程度の幅の狭い線状光線束をａ−Ｓｉ層６が堆積されたガラス基板１上でビームスポットの単軸方向（図１のｌ方向に直交する方向）に連続して走査し、ａ−Ｓｉ層６を多結晶化させる。ＣＷラテラル結晶化方法では連続発振させてレーザ光を射出するため、エキシマレーザ結晶化方法のパルス発振レーザ光に比べてレーザ光パワーは低下する。このためａ−Ｓｉを溶融できる領域幅は狭くなるが、逆に、多結晶化が不要な領域にレーザ光を照射してしまうこともなくなる。従って、ＣＷラテラル結晶化方法では、ＴＦＴを形成しない領域のａ−Ｓｉ層６のレーザ照射を省くことにより多結晶化のスループットを上げることができる。なお、ＣＷラテラル結晶化方法で結晶化させる対象の薄膜はａ−Ｓｉ膜に限らず、ｐ−Ｓｉ膜あるいはアモルファス状態や多結晶状態のＧｅ（ゲルマニウム）やＳｉＧｅのような半導体膜一般もＣＷラテラル結晶化の対象とすることができる。
【００１５】
ＣＷ固体レーザを用いるＣＷラテラル結晶化方法によれば、キャリア移動度が１２０〜６００ｃｍ2／Ｖｓに至るＴＦＴがガラス基板上で容易に得られることが明らかとなっている。ＣＷラテラル結晶化技術については、「Ａ．Ｈａｒａ，ｅｔ ａｌ．，ＡＭ−ＬＣＤ '０１，ｐ．２２７，２００１」および「Ｆ．Ｔａｋｅｕｃｈｉ，ｅｔ ａｌ．，ＡＭ−ＬＣＤ'０１，ｐ．２５１，２００１」に示されている。
【００１６】
本実施の形態は、各画素のＴＦＴを複数まとめて所定領域に配置し、当該配置領域のａ−Ｓｉ層を上記のＣＷラテラル結晶化方法を用いて多結晶化する点に特徴を有している。連続発振レーザ光の走査距離を短くして多結晶化のスループットを高くするために、各画素のＴＦＴは、以下に説明する実施例１乃至６に示すような配置領域に集約されている。各実施例に共通して、ＣＷラテラル結晶化方法でのレーザ光の走査距離が短くなるようにＴＦＴの配置領域が最適化されている。
【００１７】
本実施の形態によるフラットパネル表示装置およびその製造方法について、以下具体的に実施例を用いて説明する。
［実施例１］
本実施例ではフラットパネル表示装置としてＬＣＤを用いている。本実施例のＬＣＤの構成および製造方法を図２および図３を用いて説明する。図２は、絶縁性基板からなるＴＦＴ基板（アレイ基板）上にｍ行ｎ列のマトリクス状に配置された複数の画素Ｐｍｎのうち隣接する１６画素Ｐ１１〜Ｐ４４の等価回路を示している。各画素Ｐｍｎには画素電極Ｐｅが形成されている。各画素電極Ｐｅと、図示を省略した対向基板側に形成された共通電極との間に液晶を挟んで液晶容量が形成される。各画素Ｐｍｎ領域は、例えば縦方向の長さがｌで横方向の幅がｗ（ｌ＞ｗ）の長方形に画定されている。
【００１８】
図示は省略したが、ＴＦＴ基板の画素形成領域に隣接する基板周辺領域には、例えば低温ポリシリコン製造プロセスを用いた周辺回路が画素形成領域と一体的に形成されている。周辺回路の一部としてゲートバスライン駆動回路やデータバスライン駆動回路（共に不図示）が形成されている。不図示のゲートバスライン駆動回路からは、図２の横方向に互いに平行に延びる複数のゲートバスラインＬｇ１、Ｌｇ２、Ｌｇ３・・・が引き出されて配線されている。また、不図示のデータバスライン駆動回路からは、各ゲートバスラインＬｇと絶縁膜を介して交差して、図２の縦方向に互いに平行に延びる複数のデータバスラインＬｄ１、Ｌｄ２、Ｌｄ３・・・が引き出されて配線されている。
【００１９】
図２に示すように、４本のゲートバスラインＬｇ１〜Ｌｇ４は図２右方に示す縦矢印で示す範囲Ｘ近傍に集約されて配置されている。範囲Ｘは、画素Ｐ２ｎ（第２行目の画素）と画素Ｐ３ｎ（第３行目の画素）との境界近傍で両画素にほぼ均等にまたがっている。
【００２０】
範囲Ｘ内には、４本のゲートバスラインＬｇ１〜Ｌｇ４のいずれかに接続されるＴＦＴ１１〜４４が形成されている。ＴＦＴｍｎは画素Ｐｍｎ用のスイッチング素子として用いられる。例えば図２を縦方向にみて第１列の画素Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１の画素電極Ｐｅは、順にＴＦＴ１１、ＴＦＴ２１、ＴＦＴ３１、ＴＦＴ４１のソース電極にそれぞれ接続されている。
【００２１】
ＴＦＴ１１、ＴＦＴ２１、ＴＦＴ３１、ＴＦＴ４１のドレイン電極はデータバスラインＬｄ１に接続されている。ＴＦＴ１１のゲート電極はゲートバスラインＬｇ１に接続され、ＴＦＴ２１のゲート電極はゲートバスラインＬｇ２に接続され、ＴＦＴ３１のゲート電極はゲートバスラインＬｇ３に接続され、ＴＦＴ４１のゲート電極はゲートバスラインＬｇ４に接続されている。
【００２２】
図示は省略したが上記と同様にして、複数のゲートバスラインＬｇｍとＴＦＴｍｎは行番号順に４つ１組に集約され、少なくともＴＦＴｍｎは、４行毎に組となった画素Ｐ群のほぼ中央を横切る範囲Ｘ内にそれぞれ集約されて配置されている。
【００２３】
図３は、図２の等価回路に基づきデータバスラインＬｄ１とゲートバスラインＬｇ１〜Ｌｇ４の交差位置近傍に形成されたＴＦＴ１１〜ＴＦＴ４１のパターンレイアウトを示している。図３において図１および図２に示した構成要素と同一の構成要素には同一の符号を付している。図１および図２を参照しつつ図３を用いて本実施例によるＬＣＤの製造方法について説明する。
【００２４】
まず、例えば厚さ０．７ｍｍのガラス基板１上にプラズマＣＶＤ（ＰＥ−ＣＶＤ）法を用いて厚さ４００ｎｍのシリコン酸化膜４を形成する。次いで、厚さ１００ｎｍのａ−Ｓｉ層を全面に堆積する。次いで、図１に示したＣＷラテラル結晶化方法を用いてレーザ光照射を行い、チャネル領域を含む領域を集約した結晶化領域のａ−Ｓｉ層６をｐ−Ｓｉ層１２に変える。
【００２５】
多結晶化させる所定領域は、図２および図３に示す範囲Ｘを幅として図２および図３の横方向に延びる領域となる。したがって、範囲Ｘの幅をレーザ光の照射幅としてＸ−Ｙステージをレーザ光に対して相対的に図２および図３の横方向に走査してレーザ光を範囲Ｘのａ−Ｓｉ層６に照射することにより、図２および図３に示すＴＦＴ形成領域を含む最小の結晶化領域だけが多結晶化される。
【００２６】
不図示のＸ−Ｙステージをステップ・アンド・リピート動作させて順次レーザ光を照射することにより、行番号順に４つ１組に集約されて、４行毎に組となった画素群のほぼ中央を横切る範囲Ｘ内に集約配置される複数のＴＦＴｍｎ形成領域のａ−Ｓｉ層６を多結晶化できる。
【００２７】
レーザパワーは例えば４Ｗである。図１の光学系は、シリンドリカルレンズを２枚組み合わせ、投射面で線状ビームスポットが形成されるように調整されている。レーザ光とＸ−Ｙステージとの相対走査速度は２ｍ／ｓｅｃである。多結晶化幅となる範囲Ｘは本例では５０μｍとしている。当該範囲ＸのＴＦＴは、画素ＴＦＴとして必要な移動度１２０ｃｍ2／Ｖｓが得られた。
【００２８】
画素サイズが１５０μｍ角を１画素として、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の光の三原色に対応するサブ画素を上記画素Ｐｍｎとすると、画素Ｐｍｎは、長さｌ＝１５０μｍで幅ｗ＝５０μｍの長方形となる。本実施例は、長方形画素Ｐｍｎの短辺に平行にＴＦＴ形成領域を集約させて選択的に多結晶化を行っている。こうすることにより、長方形画素Ｐｍｎの長辺に平行にＴＦＴ形成領域を集約させて選択的に多結晶化を行う場合より多くのＴＦＴを短距離で集約できるので結晶化のスループットをさらに向上させることができる。
【００２９】
以上のようにして所定領域のａ−Ｓｉ層６を多結晶化してｐ−Ｓｉ層１２を形成したら、図３に示すように、ｐ−Ｓｉ層１２をパターニングしてアイランド化し、各ＴＦＴｍｎのチャネルｃｈおよびソース／ドレイン領域を形成する。次に、ｐ−Ｓｉ層に所定の導電型が得られるように不純物をイオンドーピングしてからアニールする。次に、プラズマＣＶＤ法等を用いてシリコン酸化膜等を成膜してゲート絶縁膜を形成する。次に、スパッタ法等を用いてゲート形成金属層を成膜してパターニングし、ゲート電極を兼ねるゲートバスラインＬｇｍを形成する。次に、ゲートバスラインＬｇｍをマスクとしてｐ−Ｓｉ層１２に上記と逆の導電型の不純物をイオンドーピングしてアニール処理を行い、所定の導電型のソース領域とドレイン領域を自己整合的に形成する。次に、プラズマＣＶＤ法等を用いてＳｉＮ膜等からなる層間絶縁膜を形成する。次に、ソース／ドレイン領域上の層間絶縁膜を開口してコンタクトホールＨを形成する。次に、層間絶縁膜上に、ソース／ドレイン電極形成材料を成膜してパターニングし、コンタクトホールＨを介してドレイン領域に接続されるデータバスラインＬｄｎを形成し、同時にコンタクトホールＨを介してソース領域に接続されるソース電極を形成する。以上の工程を経て、図３に示すようなＴＦＴｍｎが形成されたアクティブマトリクス型表示装置用基板が完成する。この後、対向基板と貼り合わせて両基板間に液晶を封止して液晶表示装置が完成する。
【００３０】
後述する比較例１の図４に示す従来のＬＣＤのＴＦＴのレイアウトでは、多結晶化幅となる範囲Ｘを画素毎に設ける必要があり、このためＣＷラテラル結晶化のレーザ光照射を少なくとも１５０μｍピッチで行わなければならない。これに対し本実施の形態によれば、連続発振レーザ光の走査が効率的になるように各画素のＴＦＴを集約配置してから当該集約領域のａ−Ｓｉ層をＣＷラテラル結晶化方法により多結晶化するので、４画素行毎に１回の割合のレーザ光走査（走査ピッチは６００μｍ）で済む。これにより、ＣＷラテラル結晶化方法でのレーザ光の走査距離が短くなるので多結晶化のスループットを高くすることができる。
【００３１】
本実施例では４画素行毎に１回の割合のレーザ光走査としたが、これに限らず、２画素行毎に１回の割合のレーザ光走査（走査ピッチは３００μｍ）や３画素行毎に１回の割合のレーザ光走査（走査ピッチは４５０μｍ）としてもよい。また、８画素行毎に１回の割合のレーザ光走査（走査ピッチは１２００μｍ）として、走査ピッチを広げて実質的に１回当たりのレーザ光走査で多結晶化される画素数を増やして、多結晶化のスループットをさらに向上させることもできる。
【００３２】
なお、全画素サイズが同一の透過型ＬＣＤや、ガラス基板側に光を取り出す形式で全画素サイズが同一の有機ＥＬ表示装置では、範囲Ｘが重なる画素と重ならない画素とで有効表示領域の面積が異なってくる。したがって、これらの表示装置では、開口率や発光領域面積が異なる画素が生じる。これにより表示むらが生じる場合には、開口率や発光領域面積が同一になるように画素サイズを変えればよい。これに対し、反射型ＬＣＤやガラス基板の反対側に光を取り出す形式の有機ＥＬ表示装置では画素電極裏面側にＴＦＴやバスラインが隠れるので、範囲Ｘが重なる画素と重ならない画素とで有効表示領域の面積が異なることはない。
【００３３】
本実施例ではガラス基板を例にとって説明したが、本実施例の適用できる基板はガラス基板に限られるものではない。プラスチックや石英のような透明基板を用いたフラットパネルにも本実施例は適用可能である。また、反射型ＬＣＤおよびガラス基板の反対側へ光を取り出す形式の有機ＥＬ表示装置に対するシリコン基板やアルミニウム基板、あるいはスチール等の金属基板のような不透明な基板を用いたフラットパネル表示装置にも本実施例はもちろん適用可能である。
【００３４】
［比較例１］
図４は実施例１に対する比較例として従来のＬＣＤのＴＦＴ基板側の等価回路を示している。図４は、絶縁性基板からなるＴＦＴ基板上にｍ行ｎ列のマトリクス状に配置された複数の画素Ｐｍｎのうち隣接する１６画素Ｐ１１〜Ｐ４４を示している。各画素Ｐｍｎには画素電極Ｐｅが形成されている。各画素電極Ｐｅと、図示を省略した対向基板側に形成された共通電極との間に液晶を挟んで液晶容量が形成される。各画素Ｐｍｎ領域は、例えば縦方向の長さがｌ（例えば、１５０μｍ）で横方向の幅がｗ（例えば、５０μｍ）の長方形に画定されている。
【００３５】
不図示のゲートバスライン駆動回路からは、図４の横方向に互いに平行に延びる複数のゲートバスラインＬｇ１、Ｌｇ２、Ｌｇ３・・・が引き出されて配線されている。また、不図示のデータバスライン駆動回路からは、各ゲートバスラインＬｇと絶縁膜を介して交差して、図４の縦方向に互いに平行に延びる複数のデータバスラインＬｄ１、Ｌｄ２、Ｌｄ３・・・が引き出されて配線されている。
【００３６】
図４に示すように、ゲートバスラインＬｇｍとデータバスラインＬｄｎとで画定された領域が画素領域となる。また、ゲートバスラインＬｇｍとデータバスラインＬｄｎとの交差領域近傍に各画素ＰｍｎのＴＦＴｍｎが形成されている。
この従来のＴＦＴのレイアウトでは、ＣＷラテラル結晶化に利用する多結晶化幅となる範囲Ｘを画素毎に設ける必要があり、このためＣＷラテラル結晶化のレーザ光照射は少なくとも１５０μｍピッチで行わなければならない。
【００３７】
［実施例２］
本実施例もフラットパネル表示装置としてＬＣＤを用いている。本実施例のＬＣＤの構成について図５および図６を用いて説明する。図５は、絶縁性基板からなるＴＦＴ基板上にｍ行ｎ列のマトリクス状に配置された複数の画素Ｐｍｎのうち隣接する１６画素Ｐ１１〜Ｐ４４の等価回路を示している。各画素Ｐｍｎには画素電極Ｐｅが形成されている。各画素電極Ｐｅと、図示を省略した対向基板側に形成された共通電極との間に液晶を挟んで液晶容量が形成される。各画素Ｐｍｎ領域は、例えば縦方向の長さがｌで横方向の幅がｗ（ｌ＞ｗ）の長方形に画定されている。図６は、図５の等価回路に基づきデータバスラインＬｄ１とゲートバスラインＬｇ１〜Ｌｇ４の交差位置近傍に形成されたＴＦＴ１１〜ＴＦＴ４１のパターンレイアウトを示している。図５および図６において、図１乃至図３に示した構成要素と同一の構成要素には同一の符号を付してその説明は省略する。
【００３８】
本実施例によるＬＣＤは実施例１と同様に、４本のゲートバスラインＬｇ１〜Ｌｇ４が図５および図６右方に示す縦矢印で示す範囲Ｘ近傍に集約されて配置されている。同様にして他の複数のゲートバスラインＬｇｍとＴＦＴｍｎは行番号順に４つ１組に集約されて、少なくともＴＦＴｍｎは、４行毎に組となった画素群のほぼ中央を横切る範囲Ｘ内にそれぞれ集約されて配置されている。
【００３９】
本実施例が実施例１と異なるのは、４つ１組のＴＦＴ（例えば、図５および図６に示す領域内ではＴＦＴ１１、ＴＦＴ２１、ＴＦＴ３１、ＴＦＴ４１）を幅ｗ内でゲートバスラインＬｇに沿って一列に配置している点にある。本例では図６に示すように、各ゲートバスラインＬｇとそれらに対応するＴＦＴのゲート電極とを不図示の層間絶縁膜に形成したコンタクトホールＨ’を介して接続配線１５、１６、１７でそれぞれ接続してゲートバスラインＬｇに沿って複数のＴＦＴを一列に配置している。これにより図５および図６に示す領域内では範囲Ｘは、画素Ｐ３ｎ（第３行目の画素）内だけになり、実施例１の範囲Ｘと比較して半分以下の多結晶化幅にすることができる。範囲Ｘを狭くすることにより、より低パワーのレーザ出力で多結晶化が可能になる。したがって、レーザビームを分割して基板上に同時照射できるように図１に示す構成を変更すれば、より多結晶化のスループットを上げることができる。
【００４０】
［実施例３］
本実施例もフラットパネル表示装置としてＬＣＤを用いている。本実施例のＬＣＤの構成について図７および図８を用いて説明する。図７は、絶縁性基板からなるＴＦＴ基板上にｍ行ｎ列のマトリクス状に配置された複数の画素Ｐｍｎのうち隣接する１２画素Ｐ１１〜Ｐ３４の等価回路を示している。図８は、図７の等価回路に基づきデータバスラインＬｄ１とゲートバスラインＬｇ１〜Ｌｇ３の交差位置近傍に形成されたＴＦＴ１１〜ＴＦＴ３１のパターンレイアウトを示している。図７および図８において、図１乃至図６に示した構成要素と同一の構成要素には同一の符号を付してその説明は省略する。
【００４１】
本実施例によるＬＣＤは、３本のゲートバスラインＬｇ１〜Ｌｇ３が図７および図８右方に示す縦矢印で示す範囲Ｘ近傍に集約されて配置されている。同様にして他の複数のゲートバスラインＬｇｍとＴＦＴｍｎは行番号順に３つ１組に集約され、少なくともＴＦＴｍｎは、３行毎に組となった画素群の行番号の最も小さい画素Ｐを横切る範囲Ｘ内にそれぞれ集約されて配置されている。本実施例では、複数画素のＴＦＴをデータバスラインＬｄに沿って１画素内で一列に集約配置している。本実施例によっても、実施例１と同様に結晶化のスループットを向上させるできる。
【００４２】
［実施例４］
本実施例もフラットパネル表示装置としてＬＣＤを用いている。本実施例のＬＣＤの構成について図９を用いて説明する。図９は、絶縁性基板からなるＴＦＴ基板上にｍ行ｎ列のマトリクス状に配置された複数の画素Ｐｍｎのうち隣接する１２画素Ｐ１１〜Ｐ３４の等価回路を示している。図９において、図１乃至図８に示した構成要素と同一の構成要素には同一の符号を付してその説明は省略する。
【００４３】
一般にＬＣＤは、各画素Ｐｍｎの画素電極Ｐｅと不図示の対向電極との間に液晶を挟んで液晶容量を構成するが、当該液晶容量に充電した電荷の減衰時間を長くするため、当該液晶容量に並列に蓄積容量を接続している。図９は、いわゆる独立構造型の蓄積容量を備えた画素構造を示している。
【００４４】
図９に示すように、２本のゲートバスラインＬｇ１、Ｌｇ２は図９右方に示す縦矢印で示す範囲Ｘに集約されて配置されている。範囲Ｘは、画素Ｐ１ｎ（第１行目の画素）と画素Ｐ２ｎ（第２行目の画素）との境界近傍で両画素にほぼ均等にまたがっている。
【００４５】
範囲Ｘ内には、２本のゲートバスラインＬｇ１、Ｌｇ２のいずれかに接続されるＴＦＴ１１〜２４が形成されている。例えば図９を縦方向にみて第１列の画素Ｐ１１、Ｐ２１の画素電極Ｐｅは、順にＴＦＴ１１、ＴＦＴ２１のソース電極にそれぞれ接続されている。
【００４６】
ＴＦＴ１１およびＴＦＴ２１のドレイン電極はデータバスラインＬｄ１に接続されている。ＴＦＴ１１のゲート電極はゲートバスラインＬｇ１に接続され、ＴＦＴ２１のゲート電極はゲートバスラインＬｇ２に接続されている。
【００４７】
図示は省略したが上記と同様にして、複数のゲートバスラインＬｇｍとＴＦＴｍｎは行番号順に２つ１組に集約されて、少なくともＴＦＴｍｎは、２行毎に組となった画素Ｐｍｎのほぼ中央を横切る範囲Ｘ内にそれぞれ集約されて配置されている。
【００４８】
また、絶縁膜を介して各画素Ｐｍｎの画素電極Ｐｅと対向して蓄積容量を形成する蓄積容量バスラインＬｃｓ１、Ｌｃｓ２も、範囲Ｘに集約されて配線されている。蓄積容量バスラインＬｃｓ１は、絶縁膜を介して第１行に配置された各画素Ｐ１ｎの画素電極Ｐｅとで画素毎に蓄積容量を形成している。蓄積容量バスラインＬｃｓ２は、絶縁膜を介して第２行に配置された各画素Ｐ２ｎの画素電極Ｐｅとで画素毎に蓄積容量を形成している。
【００４９】
図示は省略したが上記と同様にして、蓄積容量バスラインＬｃｓｍは行番号順に２つ１組にまとめられ、２行毎に組となった画素Ｐｍｎのほぼ中央を横切る範囲Ｘに集約配置されている。このように蓄積容量バスラインＬｃｓを範囲Ｘに沿って形成することにより、蓄積容量バスラインＬｃｓ直下のシリコン層も多結晶化させることができる。
【００５０】
本実施例では２画素行毎に１回の割合のレーザ光走査（走査ピッチは３００μｍ）となるが、これに限らず、３画素行毎に１回の割合のレーザ光走査（走査ピッチは４５０μｍ）以上にして、走査ピッチを広げて実質的に１回当たりのレーザ光走査で多結晶化される画素数を増やして、多結晶化のスループットをさらに向上させることもできる。
【００５１】
［比較例２］
図１０は実施例４に対する比較例として従来のＬＣＤのＴＦＴ基板側の等価回路を示している。図１０は、蓄積容量バスラインＬｃｓを付加した点以外は図４に示す等価回路と同様である。図４の横方向に互いに平行に延びる複数のゲートバスラインＬｇ１、Ｌｇ２、Ｌｇ３・・・が引き出されて配線されている。また、ゲートバスラインＬｇ１、Ｌｇ２、Ｌｇ３・・・にそれぞれ隣接して蓄積容量バスラインＬｃｓ１、Ｌｃｓ２、Ｌｃｓ３・・・が形成されている。この従来のＬＣＤでは、ＣＷラテラル結晶化に利用する多結晶化幅となる範囲Ｘを画素毎に設ける必要がある。このためＣＷラテラル結晶化のレーザ光照射を少なくとも長方形画素Ｐの長辺ｌを１走査ピッチとして行わなければならないので、多結晶化のスループットを向上させることができない。
【００５２】
［実施例５］
本実施例もフラットパネル表示装置としてＬＣＤを用いている。本実施例のＬＣＤの構成について図１１を用いて説明する。図１１は、前段のゲートバスラインｌｇを蓄積容量として利用するいわゆるＣｓ−ｏｎ−Ｇａｔｅ構造のＬＣＤを示している。
【００５３】
本実施例によるＬＣＤは実施例４と同様に、２本のゲートバスラインＬｇ１、Ｌｇ２と、それらに接続されるＴＦＴが図１１右方に示す縦矢印で示す範囲Ｘ内に集約されて配置されている。同様にして他の複数のゲートバスラインＬｇｍとＴＦＴｍｎは行番号順に２つ１組に集約されて、２行毎に組となった画素Ｐｍｎのほぼ中央を横切る範囲Ｘ内にそれぞれ集約されて配置されている。
【００５４】
本実施例が実施例４と異なるのは、独立した蓄積容量バスラインを設ける代わりに、前段のゲートバスラインＬｇを蓄積容量バスラインとして利用する点と、２つ１組のＴＦＴ（例えば、図１１ではＴＦＴ１１とＴＦＴ２１）を幅ｗ内でゲートバスラインＬｇに沿って一列に配置している点にある。これにより範囲Ｘは、画素Ｐ２ｎ（第２行目の画素）内だけになり、実施例４の範囲Ｘと比較して半分以下の多結晶化幅にすることができる。範囲Ｘを狭くすることにより、より低パワーのレーザ出力で多結晶化が可能になる。したがって、レーザビームを分割して基板上に同時照射できるように図４に示す構成を変更すれば、より多結晶化のスループットを上げることができる。
【００５５】
［比較例３］
図１２は実施例５に対する比較例として従来のＬＣＤのＴＦＴ基板側の等価回路を示している。図１２は、独立した蓄積容量バスラインに代えて、次段のゲートバスラインＬｇを蓄積容量バスラインとして利用した点以外は図１０に示す等価回路と同様である。図１２の横方向に互いに平行に延びる複数のゲートバスラインＬｇ１、Ｌｇ２、Ｌｇ３・・・が引き出されて配線されている。また、各画素Ｐの画素電極Ｐｅは次段のゲートバスラインＬｇとで蓄積容量を構成している。この従来のＬＣＤでは、ＣＷラテラル結晶化に利用する多結晶化幅となる範囲Ｘを画素毎に設ける必要がある。このため少なくとも長方形画素Ｐの長辺ｌを１走査ピッチとしてＣＷラテラル結晶化のレーザ光照射をする必要があり多結晶化のスループットを向上させることができない。
【００５６】
［実施例６］
本実施例は、フラットパネル表示装置として薄膜有機ＥＬ表示装置を用いている。本実施例の薄膜有機ＥＬ表示装置の構成について図１３を用いて説明する。図１３は、絶縁性基板上にｍ行ｎ列のマトリクス状に配置された複数の画素Ｐｍｎのうち隣接する１２画素Ｐ１１〜Ｐ３４の等価回路を示している。基板上には互いに絶縁膜を介して交差する複数のデータバスラインＬｄｎとアドレスバスラインＬａｍが配線されている。また、アドレスバスラインＬａｍに平行に電源線Ｖｄｄが配線されている。各画素ＰｍｎにはＴＦＴ３０およびＴＦＴ３４が形成されている。ＴＦＴ３０のゲート電極はアドレスバスラインＬａ１に接続されている。ＴＦＴ３０のソース／ドレイン電極の一方はデータバスラインＬｄ１に接続され、他方は容量３２を介して電源線Ｖｄｄに接続されると共にＴＦＴ３４のゲート電極に接続されている。ＴＦＴ３４のソース／ドレイン電極の一方は電源線に接続され他方はダイオード３６のアノード側に接続されている。ダイオード３６のカソード側は接地されている。
【００５７】
例えば画素Ｐ１１についてみると、アドレスバスラインＬａ１が選択されて例えばｎ−ｃｈＴＦＴ３０がオン状態になると、電源線ＶｄｄとデータバスラインＬｄ１の電位差で容量３２が充電される。容量３２の充電に伴いｎ−ｃｈＴＦＴ３４のゲート電極電位が上昇してＴＦＴ３４がオン状態になると、電源線Ｖｄｄからダイオード３６に電流が流れて発光が開始される。
【００５８】
本実施例による薄膜有機ＥＬ表示装置は、２本のアドレスバスラインＬａ１、Ｌａ２が図１３右方に示す縦矢印で示す範囲Ｘ内に集約されて配置されている。同様にして他の複数のアドレスバスラインＬａｍとＴＦＴ３０、３４は行番号順に２つ１組に集約されて、２行毎に組となった画素Ｐｍｎのほぼ中央を横切る範囲Ｘ内にそれぞれ集約されて配置されている。
【００５９】
本実施例では２画素分の４つのＴＦＴ３０、３４を幅ｗ内でアドレスバスラインＬａに沿って一列に配置している。これにより図１３に示す領域内では範囲Ｘは、画素Ｐ２ｎ（第２行目の画素）内だけになり、より低パワーのレーザ出力で多結晶化が可能になるとともに、多結晶化のスループットを上げることができる。
【００６０】
［比較例４］
図１４は実施例６に対する比較例として従来の薄膜有機ＥＬ表示装置の等価回路を示している。従来の薄膜有機ＥＬ表示装置では、ＣＷラテラル結晶化に利用する多結晶化幅となる範囲Ｘを画素毎に設ける必要がある。このため少なくとも長方形画素Ｐの長辺ｌを１走査ピッチとしてＣＷラテラル結晶化のレーザ光照射をする必要があり多結晶化のスループットを向上させることができない。
【００６１】
以上説明したように本実施の形態によれば、ｐ−Ｓｉ−ＴＦＴを用いたアクティブマトリクス型のＬＣＤや薄膜有機ＥＬ表示装置において、ＣＷラテラル結晶化方法を適用してａ−Ｓｉ層を多結晶化するのに要する時間を短縮して製造コストを低減しつつ、高いキャリア移動度が得られ特性ばらつきの小さい画素ＴＦＴを形成することができるようになる。
【００６２】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態の実施例１乃至５に示した発明は、透過型ＬＣＤや、反射型ＬＣＤ、あるいは半透過型ＬＣＤに適用することができる。
【００６３】
以上説明した実施の形態によるフラットパネル表示装置およびその製造方法は、以下のようにまとめられる。
（付記１）
各画素に対応してスイッチング素子が設けられたフラットパネル表示装置であって、
所定の領域に、異なる前記画素に対応する前記スイッチング素子が集約して配置されていること
を特徴とするフラットパネル表示装置。
【００６４】
（付記２）
付記１記載のフラットパネル表示装置において、
前記所定の領域の長方形画素領域の短辺に沿って前記スイッチング素子が集約されていること
を特徴とするフラットパネル表示装置。
【００６５】
（付記３）
付記１記載のフラットパネル表示装置において、
前記所定の領域の複数の前記スイッチング素子が、一列に配置されていること
を特徴とするフラットパネル表示装置。
【００６６】
（付記４）
付記１記載のフラットパネル表示装置において、
前記画素毎にさらに蓄積容量が形成され、
前記蓄積容量は、前記スイッチング素子と共に集約されていること
を特徴とするフラットパネル表示装置。
【００６７】
（付記５）
付記１乃至４のいずれか１項に記載のフラットパネル表示装置において、
前記各画素は対向基板との間に液晶層を有し、
前記各画素には反射型画素電極が形成され、
前記スイッチング素子は、前記反射型画素電極の光反射面の裏面側に配置されていること
を特徴とするフラットパネル表示装置。
【００６８】
（付記６）
付記１乃至４のいずれか１項に記載のフラットパネル表示装置において、
前記各画素は対向基板との間に有機ＥＬ素子が形成され、
前記スイッチング素子は、前記有機ＥＬ素子の光射出側と反射側に配置されていること
を特徴とするフラットパネル表示装置。
【００６９】
（付記７）
半導体層を結晶化してスイッチング素子のチャネル領域を形成するフラットパネル表示装置の製造方法において、
前記チャネル領域を含む領域を集約した結晶化領域を設け、
前記結晶化領域の前記半導体層を選択的に結晶化すること
を特徴とするフラットパネル表示装置の製造方法。
【００７０】
（付記８）
付記７記載のフラットパネル表示装置の製造方法において、
前記半導体層の結晶化は、ＣＷラテラル結晶化方法を用いること
を特徴とするフラットパネル表示装置の製造方法。
【００７１】
【発明の効果】
以上の通り、本発明によれば、ＣＷラテラル結晶化方法を用いて基板上に形成した半導体層を結晶化してスイッチング素子を形成する際の結晶化のスループットを高くすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるＣＷラテラル結晶化方法について説明する図である。
【図２】本発明の一実施の形態によるフラットパネル表示装置の実施例１の構成および製造方法を示す図である。
【図３】本発明の一実施の形態によるフラットパネル表示装置の実施例１の構成および製造方法を示す図である。
【図４】比較例１として従来のフラットパネル表示装置の構成を示す図である。
【図５】本発明の一実施の形態によるフラットパネル表示装置の実施例２の構成を示す図である。
【図６】本発明の一実施の形態によるフラットパネル表示装置の実施例２の構成を示す図である。
【図７】本発明の一実施の形態によるフラットパネル表示装置の実施例３の構成を示す図である。
【図８】本発明の一実施の形態によるフラットパネル表示装置の実施例３の構成を示す図である。
【図９】本発明の一実施の形態によるフラットパネル表示装置の実施例４の構成を示す図である。
【図１０】比較例２として従来のフラットパネル表示装置の構成を示す図である。
【図１１】本発明の一実施の形態によるフラットパネル表示装置の実施例５の構成を示す図である。
【図１２】比較例３として従来のフラットパネル表示装置の構成を示す図である。
【図１３】本発明の一実施の形態によるフラットパネル表示装置の実施例６の構成を示す図である。
【図１４】比較例４として従来のフラットパネル表示装置の構成を示す図である。
【図１５】エキシマレーザ結晶化方法について説明する図である。
【符号の説明】
１、１００ ガラス基板
２ 固体レーザ
４ シリコン酸化膜
６、１０６ ａ−Ｓｉ層
８、１０８ 反射鏡
１０、１１０ 投射光学系
１２、１１２ ｐ−Ｓｉ層
１５、１６、１７ 接続配線
３２ 容量
３６ ダイオード
１０２ エキシマパルスレーザ
Ｈ コンタクトホール
Ｌ１ 連続発振レーザ光
Ｌ１０ パルスレーザ光
Ｌａｍ アドレスバスライン
Ｌｃｓｍ 蓄積容量バスライン
Ｌｄｎ データバスライン
Ｌｇｍ ゲートバスライン
Ｐｅ 画素電極
Ｐｍｎ 画素
Ｖｄｄ 電源線
Ｘ 多結晶化範囲

Claims (6)

  1. マトリクス状に配置された複数の画素の各画素に対応してスイッチング素子が設けられたフラットパネル表示装置であって、
    複数行毎に組となった画素群の１つの行の画素を列番号の増える方向に横切る多結晶化領域に、前記画素群の残りの行の画素に対応する前記スイッチング素子が同一列毎に集約して配置されていること
    を特徴とするフラットパネル表示装置。
  2. 請求項１記載のフラットパネル表示装置において、
    前記多結晶化領域は、長方形画素領域の短辺に沿って前記スイッチング素子が集約されていること
    を特徴とするフラットパネル表示装置。
  3. 請求項１記載のフラットパネル表示装置において、
    前記多結晶化領域の複数の前記スイッチング素子が、一列に配置されていること
    を特徴とするフラットパネル表示装置。
  4. 半導体層を多結晶化してスイッチング素子のチャネル領域を形成し、マトリクス状に配置された複数の画素の各画素に対応して前記スイッチング素子を設けるフラットパネル表示装置の製造方法において、
    複数行毎に組となった画素群の１つの行の画素を列番号の増える方向に横切る多結晶化領域に、前記画素群の残りの行の画素に対応する前記スイッチング素子の前記チャネル領域を同一列毎に集約して配置し、
    前記多結晶化領域の前記半導体層を選択的に多結晶化すること
    を特徴とするフラットパネル表示装置の製造方法。
  5. 請求項４記載のフラットパネル表示装置の製造方法において、
    前記半導体層の多結晶化は、ＣＷラテラル結晶化方法を用いること
    を特徴とするフラットパネル表示装置の製造方法。
  6. 請求項１乃至３のいずれか１項に記載のフラットパネル表示装置において、
    前記残りの行の画素には前記スイッチング素子が配置されていないこと
    を特徴とするフラットパネル表示装置。
JP2002028954A 2002-02-06 2002-02-06 フラットパネル表示装置およびその製造方法 Expired - Lifetime JP4008716B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002028954A JP4008716B2 (ja) 2002-02-06 2002-02-06 フラットパネル表示装置およびその製造方法
TW091124564A TWI240416B (en) 2002-02-06 2002-10-23 Flat panel display and method of manufacturing the same
US10/280,848 US7145623B2 (en) 2002-02-06 2002-10-25 Flat panel display having concentrated switching element arrangement and method of manufacturing the same
KR1020020069619A KR100730329B1 (ko) 2002-02-06 2002-11-11 플랫 패널 표시 장치 및 그 제조 방법
CNB021513694A CN1267768C (zh) 2002-02-06 2002-11-21 平板显示器以及制造平板显示器的方法
EP02258650A EP1335241A3 (en) 2002-02-06 2002-12-16 Flat panel display using liquid crystal cells or organic electroluminescent elements and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002028954A JP4008716B2 (ja) 2002-02-06 2002-02-06 フラットパネル表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003228301A JP2003228301A (ja) 2003-08-15
JP4008716B2 true JP4008716B2 (ja) 2007-11-14

Family

ID=27606484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002028954A Expired - Lifetime JP4008716B2 (ja) 2002-02-06 2002-02-06 フラットパネル表示装置およびその製造方法

Country Status (6)

Country Link
US (1) US7145623B2 (ja)
EP (1) EP1335241A3 (ja)
JP (1) JP4008716B2 (ja)
KR (1) KR100730329B1 (ja)
CN (1) CN1267768C (ja)
TW (1) TWI240416B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577795B1 (ko) * 2003-12-30 2006-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘막 형성방법
JP4120591B2 (ja) * 2004-01-16 2008-07-16 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電気泳動表示装置
CN100414354C (zh) * 2004-04-28 2008-08-27 鸿富锦精密工业（深圳）有限公司 低温多晶硅显示装置及其制作方法
US7199397B2 (en) * 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
TWI293713B (en) 2004-07-02 2008-02-21 Au Optronics Corp Display panel and fabrication method thereof
US7352006B2 (en) * 2004-09-28 2008-04-01 Goldeneye, Inc. Light emitting diodes exhibiting both high reflectivity and high light extraction
KR101326133B1 (ko) * 2005-03-10 2013-11-06 삼성디스플레이 주식회사 평판 표시 장치 제조 시스템
TWI274949B (en) * 2005-07-08 2007-03-01 Ind Tech Res Inst Display module
JP2006191125A (ja) * 2006-01-27 2006-07-20 Ftl:Kk Ｓｏｉウェーハの製造方法
WO2007085979A2 (en) * 2006-01-27 2007-08-02 Koninklijke Philips Electronics N.V. Electronic device comprising multiple device elements
JP2007220598A (ja) * 2006-02-20 2007-08-30 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2006203250A (ja) * 2006-04-05 2006-08-03 Ftl:Kk ３次元半導体デバイスの製造方法
JP4404072B2 (ja) 2006-06-21 2010-01-27 エプソンイメージングデバイス株式会社 液晶パネル
TWI290658B (en) * 2006-10-16 2007-12-01 Au Optronics Corp Transflective liquid crystal display
WO2008142911A1 (en) 2007-05-18 2008-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011515833A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のためのフラッシュ光アニーリング
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100964230B1 (ko) * 2008-08-27 2010-06-17 삼성모바일디스플레이주식회사 평판표시장치 및 그 제조방법
US8462287B2 (en) * 2008-08-28 2013-06-11 Sharp Kabushiki Kaisha Active matrix substrate and display device using the same
KR101056239B1 (ko) * 2009-04-17 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101758297B1 (ko) 2010-06-04 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20130014181A (ko) * 2011-07-29 2013-02-07 삼성디스플레이 주식회사 평판 표시 장치 및 이를 제조하는 방법
KR102279353B1 (ko) * 2014-12-01 2021-07-20 엘지디스플레이 주식회사 표시패널
CN108828860B (zh) * 2018-06-22 2021-07-16 惠科股份有限公司 显示面板及显示装置
JP2020080290A (ja) * 2018-11-14 2020-05-28 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531588Y2 (ja) * 1975-11-28 1980-07-28
JPS6194382A (ja) 1984-10-09 1986-05-13 ゼロツクス　コーポレーシヨン ２端子薄膜光検知器
JP2562131B2 (ja) 1986-03-20 1996-12-11 富士通株式会社 マトリツクスパネル表示装置
EP0283290B1 (en) * 1987-03-18 1994-09-21 Matsushita Electric Industrial Co., Ltd. Video projector
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
JPH0333724A (ja) 1989-06-30 1991-02-14 Hitachi Ltd 液晶表示装置
JP2714993B2 (ja) * 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
JPH06289431A (ja) 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JPH0792501A (ja) 1993-07-30 1995-04-07 A G Technol Kk 画像表示用の基板とその製造方法、およびｔｆｔ表示素子
JP3688786B2 (ja) 1995-07-24 2005-08-31 富士通ディスプレイテクノロジーズ株式会社 トランジスタマトリクス装置
US6011531A (en) 1996-10-21 2000-01-04 Xerox Corporation Methods and applications of combining pixels to the gate and data lines for 2-D imaging and display arrays
JP3844640B2 (ja) 1999-08-31 2006-11-15 シャープ株式会社 半導体装置の製造方法
US6414665B2 (en) * 1998-11-04 2002-07-02 International Business Machines Corporation Multiplexing pixel circuits
EP1017108B1 (en) 1998-12-25 2009-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices and methods of manufacturing the same
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP2000326049A (ja) * 1999-05-20 2000-11-28 Sumitomo Durez Co Ltd 鋳型用粘結剤組成物
JP4776766B2 (ja) 1999-10-26 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6524877B1 (en) 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP3809573B2 (ja) * 2000-06-09 2006-08-16 株式会社日立製作所 表示装置
US6737672B2 (en) 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
KR20030067467A (ko) 2003-08-14
US7145623B2 (en) 2006-12-05
KR100730329B1 (ko) 2007-06-19
JP2003228301A (ja) 2003-08-15
EP1335241A2 (en) 2003-08-13
US20030147019A1 (en) 2003-08-07
CN1267768C (zh) 2006-08-02
EP1335241A3 (en) 2003-10-22
TWI240416B (en) 2005-09-21
CN1437171A (zh) 2003-08-20

Similar Documents

Publication Publication Date Title
JP4008716B2 (ja) フラットパネル表示装置およびその製造方法
US6919933B2 (en) Display device and method of manufacturing the same
US5477073A (en) Thin film semiconductor device including a driver and a matrix circuit
US6602744B1 (en) Process for fabricating thin film semiconductor device
KR101230299B1 (ko) 박막 트랜지스터 표시판
US8207050B2 (en) Laser mask and crystallization method using the same
US20050244996A1 (en) Method for fabricating image display device
US8106409B2 (en) Thin film transistor array panel
US6759628B1 (en) Laser annealing apparatus
CN100555632C (zh) 制造显示装置的方法
US6451636B1 (en) Semiconductor device and display device having laser-annealed semiconductor element
US7291862B2 (en) Thin film transistor substrate and production method thereof
CN102379041A (zh) 薄膜晶体管阵列器件、有机el显示装置以及薄膜晶体管阵列器件的制造方法
JP2007183656A (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
JPH08264802A (ja) 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JPH0659278A (ja) 液晶表示装置及びその製造方法
JPH08201846A (ja) レーザーアニール法及び液晶表示装置
JPH07302907A (ja) アクティブマトリクス表示素子およびその製造方法
KR101100875B1 (ko) 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법
JP3501895B2 (ja) アクティブマトリクス型表示装置
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
KR20060089833A (ko) 결정화용 마스크, 그를 이용하여 형성한 박막 트랜지스터표시판 및 그의 형성 방법
JP2003209118A6 (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
KR100466054B1 (ko) 액티브매트릭스표시장치
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4008716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

EXPY Cancellation because of completion of term