CN102007585A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102007585A
CN102007585A CN2009801138069A CN200980113806A CN102007585A CN 102007585 A CN102007585 A CN 102007585A CN 2009801138069 A CN2009801138069 A CN 2009801138069A CN 200980113806 A CN200980113806 A CN 200980113806A CN 102007585 A CN102007585 A CN 102007585A
Authority
CN
China
Prior art keywords
semiconductor layer
film transistor
gas
layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801138069A
Other languages
English (en)
Other versions
CN102007585B (zh
Inventor
宫入秀和
大力浩二
惠木勇司
神保安弘
伊佐敏行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102007585A publication Critical patent/CN102007585A/zh
Application granted granted Critical
Publication of CN102007585B publication Critical patent/CN102007585B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

一种薄膜晶体管包括：在具有绝缘表面的衬底上的覆盖栅电极的栅极绝缘层；与该栅极绝缘层接触并在非晶结构中包含多个晶体区域的构成沟道形成区域的半导体层；形成源区及漏区的包含赋予一导电类型的杂质元素的半导体层；以及由位于该半导体层和包含赋予一种导电类型的该杂质元素的半导体层之间的包括非晶半导体的缓冲层。上述晶体区域具有倒锥形或倒金字塔形的晶粒，这些晶粒从远离栅极绝缘层与半导体层之间的界面的位置沿半导体层被沉积的方向大致放射状地生长。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及薄膜晶体管及其制造方法、以及使用该薄膜晶体管的半导体装置及显示装置。
背景技术
薄膜晶体管(以下也表示为“TFT”)已在液晶显示器的技术领域中被广泛地应用。TFT是一种场效应晶体管，它是根据形成沟道的半导体膜很薄的事实来命名的。现在，使用非晶硅或多晶硅作为该半导体薄膜来制造TFT的技术已被付诸应用。
长期以来，与非晶硅或多晶硅相同，被称为“微晶硅”的半导体材料是公知的，并且也存在与场效应晶体管有关的微晶硅的报告(例如，参照专利文献1：美国专利No.5,591,987)。然而，直到现在，使用微晶硅的TFT已被埋没在非晶硅晶体管与多晶硅晶体管之间；因此，使用微晶硅的TFT的实用存在延迟，且其报告仅见于学术界层次(例如，参照非专利文献1：Toshiaki Arai等人，“SID’07论文集”2007，第1370-1373页)。
可以通过等离子体CVD法利用等离子体(弱电离等离子体)使源气分解而在诸如玻璃之类的具有绝缘表面的衬底上形成微晶硅膜；然而，因为反应在非平衡状态下进行，所以认为难以控制晶核生成或晶体生长。
对微晶硅进行了各种研究。根据一种假说，微晶硅的生长机理如下：首先，其中原子随机聚集的非晶相的一部分在衬底上生长，之后晶核开始生长(参照非专利文献2：Hiroyuki Fujiwara等人，“日本应用物理期刊(Jpn.J.Appl.Phys.)”第41卷，2002，第2821-2828页)。在非专利文献2中，因为当微晶硅的核开始生长时，在非晶表面上观察到特异的硅-氢键，所以认为可以利用形成微晶硅膜时所使用的氢气浓度来控制微晶硅核的密度。
另外，还考虑了诸如氧、氮的杂质元素对微晶硅膜的生长表面造成的影响。有如下发现：通过降低杂质浓度，微晶硅膜的晶粒的粒径增大，因此缺陷密度(尤其是，电荷缺陷密度)降低(参照非专利文献3：ToshihiroKamei等人，“日本应用物理期刊(Jpn.J.Appl.Phys.)”第37卷，1998，第L265-L268页)。
此外，存在为了改善TFT的工作特性而需要提高微晶硅膜的纯度的观点，并且已报告了其中氧、氮、碳浓度分别为5×1016cm-3、2×1018cm-3、1×1018cm-3且有效迁移率提高的报告(参照非专利文献4：C.-H.Lee等人，“国际电子器件会议技术论文集(Int.Electron Devices Meeting Tech.Digest)”，2006，第295-298页)。另外，已报告了其中等离子体CVD法的沉积温度为150℃、氧浓度被降低到1×1016cm-3、且有效迁移率被提高的微晶半导体膜(参照非专利文献5：Czang-Ho等人，“应用物理快报(Appl.Phys.Lett)”，第89卷，2006，第252101页)。
发明公开
然而，在通过在形成非晶硅膜之后设置由金属材料形成的光热转换层并执行激光辐照而形成微晶硅膜的方法中，可以提高结晶度；但是从生产率方面来看，相比通过激光退火形成的多晶硅膜并无优势。
在微晶硅的生长模型中，当微晶硅核开始生长时在非晶表面观察到特异的硅-氢键的研究结果是有效的；但是，无法直接控制核生成位置和核生成密度。
另外，即使通过谋求提高微晶硅膜的纯度并降低杂质浓度，可以得到晶粒的粒径增大且缺陷密度(尤其是电荷缺陷密度)降低的微晶硅膜，也仅表示微晶硅膜的物理性质值的变化，而不一定改善TFT等的元件特性。半导体元件是有意控制流过半导体中的电子或空穴导致的载流子流而进行工作的；然而，除非考虑到该载流子流动的位置而改善该位置处的微晶硅膜的质量，否则没有效果。
鉴于上述描述，本发明的一个实施例的目的在于控制微晶半导体膜或包含晶粒的半导体膜的质量，以改善以TFT为代表的半导体元件的工作特性。本发明的一个实施例的另一目的在于通过控制微晶半导体膜或包含晶粒的半导体膜的形成过程来改善以TFT为代表的半导体元件的特性。此外，本发明的一个实施例的另一目的在于提高薄膜晶体管的导通电流并降低其截止电流。
本发明的一个实施例为：在非晶结构中包含多个晶体区域的半导体层中，通过控制作为晶体区域开始生长的起点的晶核的生成位置和生成密度，控制该半导体层的质量。本发明的另一个实施例为：在将非晶结构中包含多个晶体区域的半导体层用作沟道形成区的薄膜晶体管中，根据载流子流过的区域控制作为晶体区域开始生长的起点的晶核的生成位置和生成密度。
以可以生成微晶半导体的混合比使用半导体材料气体(例如，氢化硅气体、氟化硅气体或氯化硅气体)和稀释气体作为反应气体来形成非晶结构中包含多个晶体区域的半导体层。将该反应气体引入降低了氧浓度的超高真空反应室内，并维持预定压力以生成辉光放电等离子体。由此，在放置于反应室内的衬底上沉积膜。在沉积初期阶段中将阻碍晶核生成的杂质元素包含在反应室中并开始膜的沉积，并通过降低该杂质元素的浓度而生成晶核，并且基于该核形成晶体区域。
作为阻碍晶核生成的杂质，优选使用氮或氮化物。在将氮包含在半导体层中的情况下，通过SIMS测量的该半导体层中的氮浓度为1×1020cm-3至1×1021cm-3。通过SIMS测量的栅极绝缘层和半导体层之间的界面附近的氮的峰值浓度为3×1020cm-3至1×1021cm-3，并且通过使氮浓度从该界面附近沿半导体层的厚度方向逐渐降低，而控制作为晶体区域开始生长的起点的核的生成位置和核生成密度。
注意，作为抑制晶核生成的杂质元素，选择在硅中不捕获载流子的杂质元素(例如，氮)。另一方面，降低生成硅的悬空键的杂质元素(例如，氧)的浓度。就是说，优选通过SIMS测量的氧浓度小于或等于5×1018cm-3。
本发明的一个实施例的薄膜晶体管具有在非晶结构中包含多个晶体区域的半导体层，以及在该半导体层上的包括非晶半导体的缓冲层。该缓冲层被设置在半导体层与栅极绝缘层接触的面的相反侧，即设置在所谓的背沟道侧。就是说，该缓冲层设置在形成源区及漏区的包含赋予一导电类型的杂质元素的一对半导体层之间，以使在非晶结构中包含多个晶体区域的半导体层的晶体区域被掩埋，并使半导体层不在背沟道侧露出。
注意，在本说明书中，浓度是通过二次离子质谱分析法(以下称为SIMS)测量的。然而，当描述其他测量法时，不局限于此。
注意，本说明书中的导通电流是指当晶体管处于导通状态时流过源电极和漏电极之间的电流。
另外，截止电流是指当晶体管处于截止状态时流过源电极和漏电极之间的电流。例如，在N型晶体管中，截止电流是当栅极电压比晶体管的阈值电压低时流过源电极和漏电极之间的电流。
在非晶结构中包含多个晶体区域的半导体层中，可以控制晶体区域的产生密度和产生位置。通过将这种半导体层用作薄膜晶体管的沟道形成区域，可以提高导通电流。另外，通过在该半导体层上设置缓冲层，可以降低薄膜晶体管的截止电流。
附图简述
在附图中：
图1是说明薄膜晶体管的示例的视图；
图2是说明薄膜晶体管中包括的半导体层的视图；
图3A至3C是说明薄膜晶体管的制造方法的示例的视图；
图4A至4C是说明薄膜晶体管的制造方法的示例的视图；
图5A至5C是说明薄膜晶体管的制造方法的示例的视图；
图6是说明可应用于薄膜晶体管的制造方法的装置的视图；
图7是示出薄膜晶体管的制造方法的示例的视图；
图8A和8B是说明薄膜晶体管的制造方法的示例的视图；
图9是示出薄膜晶体管的制造方法的示例的视图；
图10是示出薄膜晶体管的制造方法的示例的视图；
图11是示出薄膜晶体管的制造方法的示例的视图；
图12是说明薄膜晶体管的示例的视图；
图13A至13C是说明薄膜晶体管的制造方法的示例的视图；
图14A至14C是说明薄膜晶体管的制造方法的示例的视图；
图15A至15C是说明薄膜晶体管的制造方法的示例的视图；
图16A至16C是说明薄膜晶体管的制造方法的示例的视图；
图17是说明电子设备等的视图；
图18是说明电子设备等的视图；
图19是说明电子设备等的视图；
图20A是说明电子设备等的平面图，而20B是说明电子设备等的横截面图；
图21A至21C是分别说明电子设备等的视图；
图22A至22D是分别说明电子设备等的视图；
图23是电子设备的框图；
图24A至24C是说明电子设备的视图；
图25是示出通过示例1得到的样品的横截面的图像；
图26是示出通过示例1得到的样品的在厚度方向上的氧浓度、氮浓度、硅浓度、氢浓度及氟浓度的曲线图；
图27是将图25和图26叠加而示出的曲线图；
图28是示出通过示例1得到的样品中的包含晶粒的半导体层的平面的图像；
图29是示出通过示例2得到的薄膜晶体管的电特性的曲线图；
图30A和30B是通过示例2得到的薄膜晶体管的横截面的图像；
图31是描述在示例3中获得的电子束衍射图的点的图；
图32A和32B是在图31的点1及点2中获得的电子束衍射图；
图33A和33B是在图31的点3及点4中获得的电子束衍射图；
图34A和34B是在图31的点5及点6中获得的电子束衍射图；
图35是示出与图26进行比较的样品的截面的图像、以及示出通过实施例1获得的样品的厚度方向的氧浓度、氮浓度、硅浓度、氢浓度及氟浓度的曲线图。
实施本发明的最佳方式
下面，将参照附图详细说明本发明的实施例。注意，所属技术领域的普通技术人员可以很容易地理解，本发明不限于以下说明，且其形式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种形式。因此，本发明不应该被解释为受限于以下实施例的描述内容。注意，在参照附图对本发明进行描述时，在不同附图中使用相同的附图标记来表示相同的部分。另外，相同阴影图案应用于相似部分，且有时不通过附图标记特别注释相似部分。
实施例1
在本实施例中，将参照附图描述薄膜晶体管的方式的示例。
图1是根据本实施例的薄膜晶体管的俯视图及横截面图。图1所示的薄膜晶体管包括衬底100上的栅电极层102、覆盖栅电极层102的栅极绝缘层104、设置在栅极绝缘层104上并与其接触的半导体层106、半导体层106上的缓冲层108、以及设置在缓冲层108上并与其接触的源区及漏区110。另外，该薄膜晶体管还包括设置在源区及漏区110上并与其接触的布线层112。布线层112形成源电极及漏电极。该薄膜晶体管在布线层112上包括用作保护膜的绝缘层114。另外，各个层被图案化为所希望的形状。
注意，图1所示的薄膜晶体管可以应用于设置在液晶显示装置的像素部中的像素晶体管。由此，在图1所示的示例中，在绝缘层114中设置有开口部，且在绝缘层114上设置像素电极层116，从而像素电极层116与布线层112之一相互连接。
另外，源电极和漏电极之一被形成为U字形状(反C字形状或马蹄形状)，并包围源电极和漏电极中的另一个。源电极和漏电极之间的距离被保持大致恒定(参照图1)。
薄膜晶体管的源电极及漏电极具有上述形状，藉此可以增大该薄膜晶体管的沟道宽度，从而增大电流量。另外，可以减少电特性的变化。再者，可以抑制因制造工艺中的掩模图案未对准而导致的可靠性降低。然而，本发明不局限于此，源电极和漏电极之一不一定具有U字形状。
在此，对作为图1所示的薄膜晶体管的主要特征之一的半导体层106进行描述。半导体层106用作薄膜晶体管的沟道形成区域。在半导体层106中，包括晶体半导体的晶粒分散存在于具有非晶结构的半导体层中(参照图2)。
半导体层106包括第一区域120和第二区域122。第一区域120具有非晶结构。第二区域122具有分散存在的多个晶粒121和在多个晶粒121之间的非晶结构。第一区域120设置在栅极绝缘层104上并与其接触，并且具有离第一区域120和栅极绝缘层104之间的界面的厚度t1。第二区域122设置在第一区域120上并与其接触，并且具有厚度t2。就是说，晶粒121的核生成位置在半导体层106的厚度方向上被控制，以便其位于离第一区域120和栅极绝缘层104之间的界面t1的位置处。晶粒121的核生长位置由包含在半导体层106中的抑制结晶化的杂质元素的浓度(例如氮浓度)控制。
晶粒121的形状为倒锥形或倒金字塔形。该“倒锥形或倒金字塔形”由(i)由多个平面构成的底和(ii)连接所述底的外周的线和存在于所述底外部的顶点构成，其中该顶点位于衬底一侧。换言之，如随后示例中所描述，“倒锥形或倒金字塔形”是从背离栅极绝缘层104和半导体层106的界面的位置沿半导体层106沉积的方向大致放射状生长的晶粒121的形状。晶粒从分散形成的每个晶核在半导体层的形成期间沿晶向生长，从而沿与晶体生长方向垂直的面的面内方向扩展。半导体层具有此类晶粒，藉此使其导通电流比非晶半导体的导通电流高。另外，晶粒121中包含单晶或双晶。在此，具有倒锥形或倒金字塔形的晶粒121的侧面的晶面方向对齐，从而侧面平直(图2)。由此可以认为，晶粒121比包括多个晶体的形式更接近于单晶或包括双晶的形式。与包括多个晶体的情况相比，在包括双晶的形式的情况下，悬空键的数量少；因此缺陷数量少且导通电流值小。此外，与包括多个晶体的情况相比，晶界数量少且导通电流值大。注意，晶粒121可包括多个晶体。
注意，术语“双晶”是指两个不同晶粒在晶粒界面处以极好的一致性彼此接合。即，“双晶”具有晶格在晶粒界面处连续排列，从而源于晶体缺陷等的陷阱能级难以形成的结构。据此，可以认为在具有这种晶体结构的区域中实际上不存在晶界。
注意，作为抑制晶核生成的杂质元素，选择在硅中不捕获载流子的杂质元素(例如，氮)。另一方面，降低生成硅的悬空键的杂质元素(例如，氧)的浓度。由此，优选降低氧浓度而不降低氮浓度。具体而言，优选通过SIMS测得的氧浓度小于或等于5×1018cm-3。
另外，在栅极绝缘层104的表面上存在有氮的情况下形成半导体层106。在此，因为氮浓度决定核生成位置，所以氮浓度很重要。当在存在氮的栅极绝缘层104上形成半导体层106时，首先形成第一区域120，然后形成第二区域122。在此，第一区域120和第二区域122之间的界面的位置取决于氮浓度。当通过SIMS测得的氮浓度大于等于1×1020cm-3且小于等于1×1021cm-3、优选大于等于2×1020cm-3且小于等于7×1020cm-3时，晶核生成，从而第二区域122形成。就是说，在作为晶粒121开始生长的起点的晶核生成位置中，通过SIMS测得的氮浓度大于等于1×1020cm-3且小于等于1×1021cm-3、优选大于等于2×1020cm-3且小于等于7×1020cm-3。换言之，在具有倒锥形或倒金字塔形的晶粒121的顶点处，通过SIMS测得的氮浓度大于等于1×1020cm-3且小于等于1×1021cm-3、优选大于等于2×1020cm-3且小于等于7×1020cm-3。
另外，氮浓度随着离栅极绝缘层104与半导体层106之间的界面的距离的增加而逐渐下降。从栅极绝缘层104与半导体层106之间的界面起，氮浓度优选在离栅极绝缘层104与半导体层106之间的界面大于等于25nm且小于等于40nm的范围内减少一个数位，更优选在大于等于30nm且小于等于35nm的范围内减少一个数位。
如上所述，晶粒是分散而存在的。为了使晶粒分散存在，需要控制晶核的生成密度。氮浓度设定在上述范围内，藉此可控制晶核的生成密度，且晶粒可分散存在。
注意，当抑制晶核生成的杂质元素以高浓度(通过SIMS测得的杂质元素的浓度约大于等于1×1020cm-3)存在时，晶体生长也被抑制；因此，只对其上形成了半导体层106的表面添加要包含在半导体层106中的氮，或只在半导体层106形成初期引入氮。
另外，在半导体层106上形成缓冲层108。通过具有缓冲层108，可以降低截止电流。
接下来，将对图1所示的薄膜晶体管的制造方法进行描述。与p沟道薄膜晶体管相比，n沟道薄膜晶体管的载流子迁移率高。另外，优选在同一衬底上形成的所有薄膜晶体管的极性一致，因为这样可以减少制造步骤。由此，在本实施例中，将对n沟道薄膜晶体管的制造方法进行描述。
首先，在衬底100上形成栅电极层102(参照图3A)。
作为衬底100，除了可以使用玻璃衬底、陶瓷衬底以外，还可以使用具有可承受本制造工艺中的处理温度的耐热性的塑料衬底等。在衬底不需要透光性的情况下，可使用其中在诸如不锈钢合金等的金属衬底表面上设置绝缘层的衬底。作为玻璃衬底，可以使用利用钡硼硅玻璃、铝硼硅玻璃或铝硅玻璃等形成的无碱玻璃衬底。在衬底100为母体玻璃的情况下，不仅可以使用第一代(例如，320mm×400mm)至第七代(例如，1870mm×2200mm)、第八代(例如，2200mm×2400mm)的衬底，还可以使用第一代至第九代(例如，2400mm×2800mm)、第十代(例如，2950mm×3400mm)的衬底。
可以通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或以这些金属材料为主要成分的合金材料以单层或叠层方式形成栅电极层102。在使用铝的情况下，优选使用其中铝与添加的钽合金化的Al-Ta合金，因为它可以抑制小丘的产生。此外，更优选使用其中铝与添加的钕合金化的Al-Nd合金，因为它可以抑制电阻并且抑制小丘的产生。替代地，也可以使用AgPdCu合金或以诸如磷的杂质元素掺杂的多晶硅为代表的半导体。例如，在铝层上层叠钼层的双层结构、在铜层上层叠钼层的双层结构、或者在铜层上层叠氮化钛层或氮化钽层的双层结构是优选的。当在低电阻的层上层叠起阻挡层作用的金属层时，可以降低电阻，并且可以防止金属元素从金属层扩散到半导体层中。替代地，也可以采用包括氮化钛层和钼层的双层结构或者其中层叠了厚度为50nm的钨层、厚度为500nm的铝和硅的合金层、以及厚度为30nm的氮化钛层的三层结构。在采用三层结构的情况下，可以使用氮化钨层代替第一导电层的钨层；使用铝-钛合金层代替第二导电层的铝-硅合金层；或可以使用钛层代替第三导电层的氮化钛层。例如，当在Al-Nd合金层上层叠钼层时，可以形成具有优越的耐热性和低电阻的导电层。
可以通过溅射法或真空蒸镀法等使用上述材料在衬底100上形成导电层，通过光刻法或喷墨法等在该导电层上形成抗蚀剂掩模，并使用该抗蚀剂掩模蚀刻导电层，来形成栅电极层102。替代地，也可以通过喷墨法将银、金或铜等的导电纳米浆料喷射在衬底上并进行烘焙导电浆料来形成栅电极层102。注意，可以在衬底100和栅电极层102之间设置任一种上述金属材料的氮化物层。在此，在衬底100上形成导电层，然后利用使用光掩模形成的抗蚀剂掩模进行蚀刻。
注意，优选将栅电极层102的侧面形成为锥形。这是为了在后面的工序中将半导体层及布线层等形成在栅电极层102上时，防止在阶梯状部分处形成缺陷。为了将栅电极层102的侧面形成为锥形，可在使抗蚀剂掩模缩小的同时进行蚀刻。例如，通过在蚀刻气体(例如，氯气)中包含氧气，可以在使抗蚀剂掩模缩小的同时进行蚀刻。
通过形成栅电极层102的工序，可以同时形成栅极布线(扫描线)。而且，还可以同时形成像素部中包括的电容器线。注意，“扫描线”是指选择像素的布线，“电容器线”是指连接至像素中的储能电容器的一个电极的布线。然而，不局限于此，也可以分别形成栅电极层102及栅极布线与电容器布线中的一者或二者。
接下来，形成栅极绝缘层104以覆盖栅电极层102(参照图3B)。可以通过CVD法或溅射法等使用氧化硅、氮化硅、氧氮化硅或氮氧化硅以单层或叠层方式形成栅极绝缘层104。另外，优选使用高频率(1GHz左右)的微波等离子体CVD装置形成栅极绝缘层104。当通过具有高频率的微波等离子体CVD装置形成栅极绝缘层104时，可以提高栅电极与漏电极或源电极之间的耐电压；因此，可获得高可靠性的薄膜晶体管。另外，通过使用氧氮化硅形成栅极绝缘层104，从而可抑制晶体管的阈值电压的波动。
例如，氧氮化硅中的氧含量大于氮含量，且在使用卢瑟福背散射质谱测量法(RBS)及氢前向散射法(HFS)进行测量的情况下，氧氮化硅包括组分范围为50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅、以及0.1原子％至10原子％的氢。另外，氮氧化硅中的氮含量大于氧含量，且在使用RBS及HFS进行测量时，氮氧化硅优选包含浓度范围为5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、10原子％至30原子％的氢。注意，在将氧氮化硅或氮氧化硅中包含的原子总数定义为100原子％时，氮、氧、硅及氢的百分比落在上述范围内。
注意，在使用氮化硅形成栅极绝缘层104的情况下，通过在栅极绝缘层104上形成薄的氧氮化硅层，可以抑制在薄膜晶体管的工作初期产生的退化。在此，将氧氮化硅层形成得极薄，即可大于等于1nm。该厚度优选为大于等于1nm且小于等于3nm。
接下来，对半导体层106的形成方法进行描述。优选将半导体层106形成为大于等于2nm且小于等于60nm的厚度，更优选为大于等于10nm且小于等于30nm的厚度。
另外，如上所述，半导体层106包括倒锥形或倒金字塔形的晶粒。例如，通过降低半导体层106中的氧浓度且使氮浓度高于氧浓度，并且根据晶粒的生长方向上逐渐降低氮浓度，可以形成倒锥形或倒金字塔形的晶粒同时控制晶粒的核生成。在此，优选氮浓度比氧浓度高一个数位以上。更具体地说，通过SIMS测量的栅极绝缘层104和半导体层106之间的界面处的氧浓度小于等于5×1018cm-3，氮浓度大于等于1×1020cm-3且小于等于1×1021cm-3。另外，将氧浓度抑制得较低且使氮浓度高于氧浓度来形成倒锥形或倒金字塔形的晶粒。
将氧浓度抑制得较低而使氮浓度高于氧浓度的一种方法是在形成半导体层106之前使栅极绝缘层104的表面上存在大量氮的方法。为了使栅极绝缘层104的表面上存在大量氮，在形成栅极绝缘层104之后且在形成半导体层106之前，利用由包含氮的气体生成的等离子体对栅极绝缘层104的表面进行处理。在此，作为包含氮的气体，例如可以举出氨、氮、氯化氮、氟化氮等。
或者，将氧浓度抑制得较低而使氮浓度高于氧浓度的另一方法是使与半导体层106接触的栅极绝缘层104中包含高浓度的氮的方法。因此，需要使用氮化硅形成栅极绝缘层104。注意，将在实施例2中描述该方法。
或者，将氧浓度抑制得较低而使氮浓度高于氧浓度的另一方法是使用包含高浓度氮的膜覆盖用来形成半导体层106的处理室的内壁的方法。作为包含高浓度氮的材料，例如可以举出氮化硅。注意，也可以与栅极绝缘层104同时形成覆盖处理室内壁的包含高浓度氮的膜，这样可以简化工序，所以是优选的。另外，在此情况下，栅极绝缘层104和半导体层106在同一处理室中形成；因此，可以将制造装置小型化。注意，将在实施例3中对该方法进行描述。
将氧浓度保持低且使氮浓度高于氧浓度的另一方法是将用来形成半导体层106的气体中包含的氧浓度保持较低并使氮浓度高的方法。此时，只对在将成为半导体层106的膜的形成初期使用的气体供给氮。替代地，逐渐减少要供给的氮量。注意，将在实施例4中描述该方法。
为了将氧浓度保持较低而使氮浓度高于氧浓度，可以使用上述方法中的任一种或其组合。在本实施例中，栅极绝缘层104具有其中氧氮化硅层层叠在氮化硅层上的结构。将栅极绝缘层104暴露于氨中，藉此为栅极绝缘层104的表面提供氮。
在此，对形成栅极绝缘层104、半导体层106、以及源区及漏区110的示例进行详细说明。通过CVD法等形成这些层。另外，栅极绝缘层104具有其中氧氮化硅层设置在氮化硅层上的叠层结构。通过采用这种结构，氮化硅层可以防止包含在衬底中的不利地影响电特性的元素(在衬底为玻璃的情况下为诸如钠的元素)进入半导体层106等中。图6是示出用于形成这些层的CVD装置的示意图。
图6所示的等离子体CVD装置161连接至气体供应装置150及排气装置151。
图6所示的等离子体CVD装置161包括处理室141、载物台142、气体供应部143、簇射极板(shower plate)144、排气口145、上部电极146、下部电极147、交流电源148、以及温度控制部149。
处理室141由具有刚性的材料形成，且其内部可以抽成真空。处理室141设置有上部电极146和下部电极147。注意，在图6示出了电容耦合型(平行板型)的结构；然而，还可以应用诸如电感耦合型等其他结构，只要通过施加两种以上的不同高频功率可以在处理室141中产生等离子体。
在使用图6所示的等离子体CVD装置进行处理时，从气体供应部143引入预定气体。被引入的气体经过簇射极板144被引入到处理室141中。连接至上部电极146和下部电极147的交流电源148施加高频功率，使处理室141内的气体被激发，藉此产生等离子体。另外，通过连接于真空泵的排气口145排出处理室141内的气体。另外，通过温度控制部149，可以在加热被处理物的同时进行等离子体处理。
气体供应装置150包括填充有反应气体的汽缸152、压力调节阀153、停止阀154、以及质量流量控制器155。处理室141包括在上部电极146和衬底100之间的被加工成板状并设置有多个孔的簇射极板。被引入上部电极146的反应气体经过内部的中空结构从这些孔引入处理室141内。
连接于处理室141的排气装置151具有进行抽真空和在使反应气体流动的情况下控制处理室141内的压力以使其保持预定水平的功能。排气装置151的结构包括蝶阀156、导气阀(conductance valve)157、涡轮分子泵158、干燥泵159等。在并联配置蝶阀156和导气阀157的情况下，关闭蝶阀156并使导气阀157工作，从而控制反应气体的排气速度并将处理室141中的压力保持在预定范围内。此外，通过打开传导性高的蝶阀156，可以进行抽高真空。
另外，在对处理室141抽超高真空直到其压力低于10-5Pa的情况下，优选同时使用低温泵160。替代地，在进行排气到超高真空作为极限真空度时，可将处理室141的内壁抛光成镜面，且处理室141可设置烘焙用加热器以减少从内壁的气体释放。
注意，如图6所示，当执行预涂处理以形成(沉积)膜以覆盖整个处理室141时，可以防止附着在处理室141内壁的杂质元素或形成处理室141内壁的杂质元素混入元件中。在本实施例中，作为预涂处理，可形成以硅为主要成分的膜。例如，可形成非晶硅膜等。注意，优选该膜不包含氧。
将参照图7说明从形成栅极绝缘膜104直到形成包含作为供体的杂质元素的半导体层109(也称为包含赋予一导电型的杂质元素的半导体层)的步骤。注意，以在氮化硅层上层叠氧氮化硅层的方式来形成栅极绝缘层104。
首先，在CVD装置的处理室141内加热形成有栅电极层102的衬底，并且将用来形成氮化硅层的源气体引入处理室141内(图7的“预处理A1”)。在此，作为示例，引入源气并使其稳定化，从而将SiH4的流量设定为40sccm，H2的流量设定为500sccm，N2的流量设定为550sccm，NH3的流量设定为140sccm，并且处理室141内的压力为100Pa、衬底温度为280℃。然后进行370W的等离子体放电，藉此形成约110nm厚度的氮化硅层。之后，只停止SiH4的引入，并且在几秒后停止等离子体放电(图7中的SiNx层的形成B1)。这是因为若在SiH4存在于处理室141内的状态下停止等离子体放电，则形成以硅为主要成分的粒状物或粉状物，这导致生产率降低。注意，可使用N2气体或NH3气体。在使用它们的混合气体的情况下，适当地调节流量。另外，适当地调节H2气体的引入及流量，而当不需要时也可以不引入氢气。
接下来，排出用来形成氮化硅层的源气，并且将用来形成氧氮化硅层的源气引入处理室141内(图7中的气体置换C1)。在此，作为示例，引入源气并使其稳定，其中SiH4的流量为30sccm且N2O的流量为1200sccm，并且执行50W的等离子体放电，其中处理室141内的压力为40Pa、衬底温度为280℃，以形成约110nm厚度的氧氮化硅层。之后，与氮化硅层同样地，只停止SiH4的引入，并且在几秒后停止等离子体放电(图7中的SiOxNy层的形成D1)。
通过上述工序，可以形成栅极绝缘层104。在形成栅极绝缘层104之后，从处理室141取出衬底100(图7中的卸载E1)。
在从处理室141取出衬底100之后，例如将NF3气体引入处理室141中，以进行处理室141内部的清洗(图7的清洗处理F1)。之后，在处理室141中进行形成非晶硅层的处理(图7的预涂处理G1)。虽然非晶硅层与稍后形成的缓冲层107以同样的方式形成，但处理室141内可以引入或不引入氢。通过该处理，在处理室141内壁上形成非晶硅层。替代地，也可以使用氮化硅进行预涂处理。这种情况下的处理与形成栅极绝缘层104的处理相似。之后，将衬底100传送到处理室141内(图7的装载H1)。
接下来，对栅极绝缘层104的表面供给氮。在此，通过将栅极绝缘层104暴露于氨气体，而对栅极绝缘层104的表面供给氮(图7的冲洗处理I1)。另外，也可以在氨气体中包含氢。在此，作为示例，处理室141内的压力为20Pa至30Pa左右，衬底温度为280℃，处理时间为60秒。注意，虽然在本工序的处理中只执行对氨气体的暴露；然而，还可以进行等离子体处理。之后，排出在上述处理中使用的氨气或氨气和氢气，并将用来形成半导体层105的源气引入处理室141内(图7的气体置换J1)。
接下来，在供给了氮的栅极绝缘层104的整个表面上形成半导体层105。在后面的工序中，半导体层105被图案化成为半导体层106。首先，将用来形成半导体层105的源气引入处理室141内。在此，作为示例，通过引入源气并使其稳定，其中SiH4的流量为10sccm，H2的流量为1500sccm，并且执行50W的等离子体放电，其中处理室141内的压力为280Pa、衬底温度为280℃，以形成约50nm厚度的半导体层。之后，与上述的氮化硅层等的形成相同的方式，只停止SiH4的引入，并且在几秒后停止等离子体放电(图7中的半导体层的形成K1)。之后，排出这些气体，引入用来形成将成为缓冲层107的硅层的气体(图7的气体置换L1)。注意，不局限于此，不一定需要进行气体置换。
在上述示例中，在用来形成半导体层105的源气中，H2的流量与SiH4的流量之比约为150∶1。由此，硅是逐渐沉积的。
对本实施例中的栅极绝缘层104的表面供给氮。如上所述，氮抑制硅的晶核生成。由此，在形成膜的初期阶段中不生成硅的晶核。在形成膜的初期阶段中形成的该层是图2所示的第一区域120。半导体层105在恒定条件下形成，即第一区域120和第二区域122在相同条件下形成。如上所述，对栅极绝缘层104的表面供给氮以在该表面上形成半导体层105，藉此形成含氮的半导体层(图2所示的第一区域120)。在降低氮浓度的同时形成半导体层105。当氮浓度小于或等于恒定值时，产生晶核。之后，晶核生长，从而形成晶粒121。
接下来，在半导体层105的整个表面上形成缓冲层107。在后面的工序中，缓冲层107被图案化成为缓冲层108。在此，缓冲层107由非晶半导体形成。首先，将用来形成缓冲层107的源气引入处理室141内。在此，作为示例，引入源气并使其稳定以使SiH4的流量为280sccm、H2的流量为300sccm，并且将处理室141内的压力设定为170Pa、将衬底温度设定为280℃。然后进行60W的等离子体放电，以形成约150nm厚度的半导体层。之后，以与上述的氮化硅层等的形成相似的方式，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图7中的a-Si层的形成M1)。之后，排出这些气体，并引入用来形成包含作为供体的杂质元素的半导体层109的气体(图7的气体置换N1)。
接下来，在缓冲层107的整个表面上形成包含作为供体的杂质元素的半导体层109。在后面的工序中，包含作为供体的杂质元素的半导体层109被图案化成为源区及漏区110。首先，将用来形成包含作为供体的杂质元素的半导体层109的源气引入处理室141内。在此，作为示例，引入源气并使其稳定，以使SiH4的流量为100sccm，其中PH3被H2稀释到0.5体积％的混合气体的流量为170sccm，并且处理室141内的压力为280Pa、衬底温度为280℃。进行60W的等离子体放电，藉此形成约50nm厚度的半导体层。之后，以与上述氮化硅层等的形成相同的方式，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图7中的杂质半导体层的形成O1)。之后，排出这些气体(图7的排气P1)。
如上所说明，可以进行直到形成包含作为供体的杂质元素的半导体层109的步骤(参照图4A)。
接下来，在包含作为供体的杂质元素的半导体层109上形成导电层111。
可以以铝、铜、钛、钕、钪、钼、铬、钽或钨等的单层或叠层的方式形成导电层111。也可以使用添加有防止小丘的产生的元素的铝合金(例如可以用于栅电极层102的Al-Nd合金等)形成导电层111。或者，也可以使用添加有作为供体的杂质元素的晶体硅。导电层111可具有其中与添加有作为供体的杂质元素的晶体硅接触一侧的层由钛、钽、钼、钨或这些元素的氮化物形成、并且在其上形成了铝或铝合金而成的叠层结构。再者，导电层111可具有其中使用钛、钽、钼、钨或这些元素的氮化物夹住铝或铝合金的上面及下面而成的叠层结构。例如，导电层111优选具有铝层夹在钼层之间的三层结构。
通过使用CVD法、溅射法或真空蒸镀法形成导电层111。另外，也可以通过使用丝网印刷法或喷墨法等喷射银、金或铜等的导电纳米浆料并进行烘焙来形成导电层111。
接下来，在导电层111上形成第一抗蚀剂掩模131(参照图4B)。第一抗蚀剂掩模131具有厚度不同的两个区域，并且可以使用多级灰度掩模形成。通过使用多级灰度掩模，要使用的光掩模的数量减少且制造工序数减少，所以是优选的。在本实施例中，可以在形成半导体层105、缓冲层107、半导体层109、以及导电层111的图案的工序和将半导体层109分离成源区和漏区的工序中使用利用多级灰度掩模形成的抗蚀剂掩模。
多级灰度掩模是可以以多级光强进行曝光的掩模，典型地说，以三级光强进行曝光以提供曝光区域、半曝光区域以及未曝光区域。若使用多级灰度掩模，一次曝光及显影工艺允许形成具有多种(典型为两种)厚度的抗蚀剂掩模。由此，通过使用多级灰度掩模，可以减少光掩模的数量。
图8A-1及8B-1是典型的多级灰度掩模的横截面图。图8A-1表示灰色调掩模180，且图8B-1表示半色调掩模185。
图8A-1所示的灰色调掩模180包括在具有透光性的衬底181上使用遮光膜形成的遮光部182以及利用遮光膜的图案设置的衍射光栅部183。
衍射光栅部183具有以小于用于曝光的光的分辨率极限的间隔设置的狭缝、点或网格等，藉此控制光的透过量。注意，设置在衍射光栅部183处的狭缝、点或网格既可周期性地或非周期性地设置。
作为具有透光性的衬底181，可以使用石英衬底等。可使用金属膜、优选使用铬、氧化铬等形成遮光部182及衍射光栅部183的遮光膜。
在对灰色调掩模180照射用来曝光的光的情况下，如图8A-2所示，与遮光部182重叠的区域的透光率为0％，而未设置遮光部182或衍射光栅部183的区域的透光率为100％。另外，衍射光栅部183处的透光率基本在10％至70％的范围内，这可以根据衍射光栅的狭缝、点或网格的间隔等来调整。
图8B-1所示的半色调掩模185包括在具有透光性的衬底186上使用半透光膜形成的半透光部187以及使用遮光膜形成的遮光部188。
可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜形成半透光部187。可使用与灰色调掩模的遮光膜相同的金属形成遮光部188，优选使用铬或氧化铬等。
在对半色调掩模185照射用来曝光的光的情况下，如图8B-2所示，与遮光部188重叠的区域的透光率为0％，而未设置遮光部188或半透光部187的区域的透光率为100％。另外，半透光部187中的透光率大致在10％至70％的范围内，这可以根据要形成的材料的种类或厚度等来调整。
通过使用多级灰度掩模进行曝光及显影，可以形成包括不同厚度的区域的抗蚀剂掩模。
接下来，使用第一抗蚀剂掩模131对半导体层105、缓冲层107、包含作为供体的杂质元素的半导体层109以及导电层111进行蚀刻。通过该工序，半导体层105、缓冲层107、包含作为供体的杂质元素的半导体层109以及导电层111被分离到各个元件中(参照图4C)。
在此，缩小第一抗蚀剂掩模131以形成第二抗蚀剂掩模132。执行利用氧等离子体的灰化来缩小抗蚀剂掩模。
接下来，使用第二抗蚀剂掩模132对导电层111进行蚀刻以形成布线层112(参照图5A)。布线层112构成源电极及漏电极。优选通过湿法蚀刻进行导电层111的蚀刻。通过湿法蚀刻，选择性地蚀刻导电层，使导电层的侧面比第二抗蚀剂掩模132更向内缩小，而形成布线层112。由此，布线层112的侧面与被蚀刻的包含作为供体的杂质元素的半导体层109的侧面不对齐，且源区及漏区110的侧面在布线层112的侧面外侧形成。布线层112不仅起到源电极及漏电极的作用，而且还起到信号线的作用。但是，不局限于此，也可以分别设置信号线和布线层112。
接下来，在形成有第二抗蚀剂掩模132的状态下对缓冲层107的一部分及包含作为供体的杂质元素的半导体层109进行蚀刻，以形成缓冲层108以及源区和漏区110(参照图5B)。
接下来，优选在形成有第二抗蚀剂掩模132的状态下进行干法蚀刻。在此，设置干法蚀刻条件以使不对露出的缓冲层108造成损伤并且相对于缓冲层108的蚀刻速度低。即，采用几乎不对暴露出的缓冲层108的表面造成损伤并且几乎不减少缓冲层108的暴露厚度的条件。作为蚀刻气体可以使用Cl2气体等。另外，对于蚀刻方法没有特别限制，可以使用ICP方法、CCP方法、ECR方法、反应性离子蚀刻(RIE：Reactive Ion Etching)方法等。
这里可使用的干法蚀刻条件的示例如下：Cl2气体的流量为100sccm，反应室内的压力为0.67Pa，下部电极温度为-10℃，对上部电极的线圈施加2000W的RF(13.56MHz)功率来产生等离子体，不对衬底100侧施加功率(即无偏置0W)；因此进行三十秒的蚀刻。反应室内壁的温度优选为80℃左右。
接下来，优选在形成有第二抗蚀剂掩模132的状态下进行等离子体处理。在此，优选例如利用水等离子体进行等离子体处理。
通过在反应空间引入以水蒸气(H2O蒸气)为代表的以水为主要成分的气体以产生等离子体，可以进行水等离子体处理。借助于水等离子体可以去除第二抗蚀剂掩模132。另外，当通过进行水等离子体处理或暴露于大气中后进行水等离子体处理，在露出的缓冲层108上形成氧化物膜。
注意，在不使用水等离子体处理的情况下，可在不对缓冲层108的露出区造成损伤并且缓冲层108的蚀刻速度低的条件下进行干法蚀刻。
如上所述，在形成一对源区及漏区110之后，在不对缓冲层108造成损伤的条件下进一步进行干法蚀刻，藉此可以去除存在于露出的缓冲层108上的残渣等杂质元素。另外，通过进行干法蚀刻接着进行水等离子体处理，也可以去除第二抗蚀剂掩模132。通过进行水等离子体处理，可以使源区和漏区之间可靠地绝缘，并且降低完成的薄膜晶体管的截止电流并提高导通电流，且可以减少电特性的不均匀性。
注意，等离子体处理等工序不局限于上述顺序。在去除第二抗蚀剂掩模132之后，可进行无偏置的蚀刻或等离子体处理。
如上所说明，可以制造根据本实施例的薄膜晶体管(参照图5B)。根据本实施例的薄膜晶体管可以应用于设置在以液晶显示装置为代表的显示装置的像素中的开关晶体管。因此，形成具有开口的绝缘层114以覆盖该薄膜晶体管，并且形成像素电极层116以连接于利用该开口部中布线层112形成的源电极或漏电极(参照图5C)。可以通过光刻法形成该开口。之后，在绝缘层114上设置像素电极层116以通过该开口连接。因此，可以制造图1所示的设置在显示装置的像素中的开关晶体管。
另外，可以以与栅极绝缘层104相同的方式形成绝缘层114。致密的氮化硅膜优选用作绝缘层114，以便防止大气中浮动的有机物、金属或水蒸气等会成为污染源的杂质元素进入。
另外，可以使用包含具有透光性的导电高分子(也称为导电聚合物)的导电组成物形成像素电极层116。优选的是，像素电极层116的薄层电阻小于或等于10000Ω/cm2，并且在波长为550nm时的透光率大于或等于70％。另外，包含在导电组成物中的导电高分子的电阻率优选小于或等于0.1Ω·cm。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者这些的两种以上的共聚物等。
此外，可以使用包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下表示为ITO)、铟锌氧化物或添加有氧化硅的铟锡氧化物等形成像素电极层116。
可通过光刻法蚀刻像素电极层116，以与布线层112等同样的方式图案化。
注意，虽然未图示，但是也可以在绝缘层114和像素电极层116之间形成通过旋涂法等使用有机树脂形成的绝缘层。
因此，如本实施例所示，可以得到导通电流高的薄膜晶体管。
实施例2
在本实施例中，将对与实施例1不同的制造图1所示薄膜晶体管的制造方法进行说明。在本实施例中，以与实施例1同样的方式形成包含具有倒锥形或倒金字塔形的晶粒的半导体层。但是，使半导体层包含氮的方法与实施例1中描述的方法不同。
在本实施例中，通过使用氮化硅形成与半导体层接触的栅极绝缘层，半导体层的氮浓度受控制，且形成包含具有倒锥形或倒金字塔形的晶粒的半导体层。以下将参照图9说明从形成栅极绝缘层104直到形成包含作为供体的杂质元素的半导体层109的步骤。
首先，在CVD装置的处理室141内加热形成有栅电极层102的衬底，并且将用来形成氮化硅层的源气引入处理室141内(图9的预处理A2)。在此，作为示例，引入源气并使其稳定，以使SiH4的流量为40sccm，H2的流量为500sccm，N2的流量为550sccm，NH3的流量为140sccm，并且将在处理室141内的压力为100Pa、衬底温度为280℃。然后进行370W的等离子体放电，藉此形成约300nm厚度的氮化硅层。之后，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图9的SiNx层的形成B2)。注意，可使用N2气体或NH3气体。在混合使用它们的混合气体的情况下，优选适当地调节其流量。另外，适当地调节H2气体的引入及流量，而当不需要时也不一定引入它。
接下来，排出用来形成氮化硅层的源气，将用来形成半导体层105的源气引入处理室141内(图9的气体置换C2)。
接下来，在栅极绝缘层104的整个表面上形成半导体层105。在后面的工序中，半导体层105被图案化成为半导体层106。首先，将用来形成半导体层105的源气引入处理室141内。在此，作为示例，引入源气并使其稳定，以使SiH4的流量为10sccm，H2的流量为1500sccm，并且处理室141内的压力为280Pa，衬底温度为280℃。然后进行50W的等离子体放电，以形成约50nm厚度的半导体层。之后，以与上述的氮化硅层等的形成同样的方式，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图9的半导体层的形成D2)。之后，排出这些气体，引入用来形成缓冲层107的气体(图9的气体置换E2)。注意，不局限于此，不一定要进行气体置换。
在上述示例中，在用来形成半导体层105的源气中，H2的流量与SiH4的流量之比为150∶1。由此，硅是逐渐沉积的。
在本实施例中，因为栅极绝缘层104中至少与半导体层105接触的最上层由氮化硅形成，所以在栅极绝缘层104的表面上存在大量的氮。如上所述，氮抑制硅的晶核生成。由此，在形成膜的初期阶段，硅的晶核未生成。在形成膜的初期阶段中形成的该层成为图2所示的第一区域120。半导体层105是在固定条件下形成的，即第一区域120和第二区域122在相同的条件下形成。如上所述，通过对栅极绝缘层104的表面供给氮并且在该表面上形成半导体层105，形成包含氮的半导体层(图2所示的第一区域120)。在降低氮浓度的同时形成该半导体层105。当氮浓度小于或等于恒定值时，晶核产生。之后，晶核生长，从而形成晶粒121。注意，在成为晶粒121开始生长的起点的晶核生成位置，通过SIMS测量的氮浓度大于或等于1×1020cm-3且小于或等于1×1021cm-3，优选大于或等于2×1020cm-3且小于或等于7×1020cm-3。
注意，在此，作为抑制晶核生成的杂质元素，选择在硅中不捕获载流子的杂质元素(例如，氮)。另一方面，降低生成硅的悬空键的杂质元素(例如，氧)的浓度。由此，优选不降低氮浓度地降低氧浓度。具体而言，优选通过SIMS测量的氧浓度小于或等于5×1018cm-3。
接下来，在半导体层105的整个表面上形成缓冲层107。缓冲层107在后面的工序中被图案化成为缓冲层108的层。在此，缓冲层107由非晶半导体形成。首先，将用来形成缓冲层107的源气引入处理室141内。在此，作为示例，引入源气并使其稳定，以使SiH4的流量为280sccm，H2的流量为300sccm，并且处理室141内的压力为170Pa、衬底温度为280℃。然后进行60W的等离子体放电，以形成约150nm厚度的缓冲层。之后，以与上述的氮化硅层等的形成同样的方式，仅停止SiH4的引入，并且几秒后停止等离子体放电(图9的a-Si层的形成F2)。之后，排出这些气体，并引入用来形成包含作为供体的杂质元素的半导体层109的气体(图9的气体置换G2)。
接下来，在缓冲层107的整个表面上形成包含作为供体的杂质元素的半导体层109。包含作为供体的杂质元素的半导体层109在后面的工序中被图案化成为源区及漏区110。首先，将用来形成包含作为供体的杂质元素的半导体层109的源气引入处理室141内。在此，作为示例，引入源气并使其稳定，以使SiH4的流量为100sccm，其中PH3被H2稀释到0.5体积％的混合气体的流量为170sccm，并且处理室141内的压力为280Pa、衬底温度为280℃。然后进行60W的等离子体放电，以形成约50nm厚度的包含作为供体的杂质元素的半导体层。之后，以与上述氮化硅层等的形成同样的方式，仅停止SiH4的引入，并且几秒后停止等离子体放电(图9的杂质半导体层的形成H2)。之后，排出这些气体(图9的排气I2)。
如上所说明，通过使用氮化硅形成与半导体层接触的栅极绝缘层的至少最上层，可以将氧浓度抑制得较低而使氮浓度高于氧浓度，从而可以形成包含具有倒锥形或倒金字塔形的晶粒的半导体层。
实施例3
在本实施例中，将对图1所示的与实施例1及实施例2不同的薄膜晶体管的制造方法进行说明。在本实施例中，与实施例1及实施例2同样地形成包含具有倒锥形或倒金字塔形的晶粒的半导体层。然而，使半导体层包含氮的方法与实施例1和2中所描述的方法不同。
在本实施例中，在形成半导体层之前进行处理室141内的清洗，之后使用氮化硅层覆盖反应室内壁而使半导体层包含氮，将氧浓度抑制得较低而使氮浓度高于氧浓度。以下将参照图10说明从形成栅极绝缘层104直到形成包含作为供体的杂质元素的半导体层109的步骤。
首先，在CVD装置的处理室141内加热形成有栅电极层102的衬底，并且将用来形成氮化硅层的源气引入处理室141内(图10的预处理A3)。在此，作为示例，引入源气并使其稳定，以使SiH4的流量为40sccm，H2的流量为500sccm，N2的流量为550sccm，NH3的流量为140sccm的源气并使它稳定，并且处理室141内的压力为100Pa、衬底温度为280℃。然后进行370W的等离子体放电，以形成约110nm厚度的氮化硅层。之后，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图10的SiNx层的形成B3)。注意，可使用N2气体或NH3气体。在使用它们的混合气体时，适当地调节其流量。另外，适当地调节H2气体的引入及流量，而当不需要时不引入它也可以。
接下来，排出用来形成氮化硅层的源气，并且将用来形成氧氮化硅层的源气引入处理室141内(图10的气体置换C3)。在此，作为示例，引入源气并使它稳定，以使SiH4的流量为30sccm，N2O的流量为1200sccm，并且处理室141内的压力为40Pa、衬底温度为280℃。然后进行50W的等离子体放电，以形成约110nm厚度的氧氮化硅层。之后，以与氮化硅层同样的方式，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图10的SiOxNy层的形成D3)。
通过上述工序，可以形成栅极绝缘层104。在形成栅极绝缘层104之后，从处理室141取出衬底100(图10的卸载E3)。
在从处理室141取出衬底100之后，将NF3气体引入处理室141，以进行处理室141内的清洗(图10的清洗处理F3)。之后，以与形成栅极绝缘层104的情况相似的方式，进行形成氮化硅层的处理(图10的预涂处理G3)。通过该处理，用氮化硅层覆盖处理室141的内壁。之后，将衬底100传送到处理室141中，并且将用来形成半导体层105的源气引入处理室141内(图10的装载H3)。
接下来，在栅极绝缘层104的整个表面上形成半导体层105。半导体层105在后面的工序中被图案化成为半导体层106。首先，将用来形成半导体层105的源气引入处理室141内。在此，作为示例，引入源气并使它稳定，以使SiH4的流量为10sccm，H2的流量为1500sccm，并且处理室141内的压力为280Pa、衬底温度为280℃。然后进行50W的等离子体放电，以形成约50nm厚度的半导体层。之后，以与上述的氮化硅层等的形成同样的方式，仅停止SiH4的供给，并且在几秒后停止等离子体放电(图10的半导体层的形成I3)。之后，排出这些气体，引入用来形成缓冲层107的气体(图10的气体置换J3)。注意，不局限于此，不一定要进行气体置换。
在上述示例中，在用来形成半导体层105的源气中，H2的流量与SiH4的流量之比为150∶1，因此硅是逐渐沉积的。
从处理室141内壁上所形成的氮化硅层对本实施例中的栅极绝缘层104的表面供给氮。如上所述，氮抑制硅晶核的生成。由此，在形成半导体层105的初期阶段，硅的晶核未生成。在形成半导体层105的初期阶段中形成的该层为图2所示的第一区域120。半导体层105在恒定条件下形成，即第一区域120和第二区域122在相同的条件下形成。通过如上所述那样对栅极绝缘层104的表面供给氮以在该表面上形成半导体层105，形成包含氮的半导体层(图2所示的第一区域120)。在降低氮浓度的同时形成该半导体层105。当氮浓度小于或等于一定值时，晶核产生。之后，晶核生长，从而形成晶粒121。
接下来，在半导体层105的整个表面上形成缓冲层107。缓冲层107在后面的工序中被图案化成为缓冲层108。在此，缓冲层107由非晶半导体形成。首先，将用来形成缓冲层107的源气引入处理室141内。在此，作为示例，引入源气并使它稳定，以使SiH4的流量为280sccm，H2的流量为300sccm，并且处理室141内的压力为170Pa、衬底温度为280℃。然后进行60W的等离子体放电，以形成约150nm厚度的半导体层。之后，以与上述的氮化硅层等的形成同样的方式，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图10的a-Si层的形成K3)。之后，排出这些气体，并引入用来形成包含作为供体的杂质元素的半导体层109的气体(图10的气体置换L3)。
接下来，在缓冲层107的整个表面上形成包含作为供体的杂质元素的半导体层109。包含作为供体的杂质元素的半导体层109在后面的工序中被图案化成为源区及漏区110。首先，将用来形成包含作为供体的杂质元素的半导体层109的源气引入处理室141内。在此，作为示例，引入源气并使它稳定，以使SiH4的流量为100sccm，其中PH3被H2稀释到0.5体积％的混合气体的流量为170sccm，并且处理室141内的压力为280Pa、衬底温度为280℃。然后进行60W的等离子体放电，以形成约50nm厚度的半导体层。之后，以与上述氮化硅层等的形成同样的方式，仅停止SiH4的供给，并且在几秒后停止等离子体放电(图10的包含作为供体的杂质元素的半导体层的形成M3)。之后，排出这些气体(图10中的排气N3)。
如上所述，通过至少正好在形成半导体层105之前使用氮化硅层覆盖处理室141的内壁，可以将氧浓度抑制得较低而使氮浓度高于氧浓度，从而可以形成包含具有倒锥形或倒金字塔形的晶粒的半导体层。
另外，通过使用氮化硅层覆盖处理室141的内壁，也可以防止构成处理室141的内壁的元素等混入半导体层中。
注意，在上述说明中，通过在氮化硅层上层叠氧氮化硅层形成栅极绝缘层104；所以描述了在形成栅极绝缘层104之后进行清洗处理和预涂处理的方式。但是，本实施例也可以与实施例2组合来实施。就是说，也可以使用氮化硅形成栅极绝缘层104，并且该栅极绝缘层104的形成步骤兼作为预涂处理。通过栅极绝缘层104的形成兼作为预涂处理，工序得到简化，且可以提高产量。
实施例4
在本实施例中，将对与实施例1至实施例3不同的半导体装置的制造方法进行说明。在本实施例中，以与实施例1相似的方式形成包含具有倒锥形或倒金字塔形的晶粒的半导体层。但是，使半导体层包含氮的方法与实施例1和2中描述的方法不同。
在本实施例中，通过将氮混入到半导体层的形成初期的气体中，可以将氧浓度抑制得较低而使氮浓度高于氧浓度。以下将参照图11说明从形成栅极绝缘层104直到形成包含作为供体的杂质元素的半导体层109的步骤。
首先，在CVD装置的处理室141内加热形成有栅电极层102的衬底，并且将用来形成氮化硅层的源气引入处理室141内(图11的预处理A4)。在此，作为示例，引入源气并使它稳定，以使SiH4的流量为40sccm，H2的流量为500sccm，N2的流量为550sccm，NH3的流量为140sccm，处理室141内的压力为100Pa、衬底温度为280℃。然后进行370W的等离子体放电，以形成约110nm厚度的氮化硅层。之后，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图11的SiNx层的形成B4)。注意，可使用N2气体或NH3气体。在混合使用它们的情况下，优选适当地调节其流量。注意，适当地调节H2气体的引入及流量，而当不需要时不一定要引入它。
接下来，排出用来形成氮化硅层的源气，并且将用来形成氧氮化硅层的源气引入处理室141内(图11的气体置换C4)。在此，作为示例，引入源气并使其稳定，以使SiH4的流量为30sccm，N2O的流量为1200sccm，处理室141内的压力为40Pa、衬底温度为280℃。然后进行50W的等离子体放电，以形成约110nm厚度的氧氮化硅层。之后，以与氮化硅层同样的方式，仅停SiH4的引入，并且在几秒后停止等离子体放电(图11的SiOxNy层的形成D4)。之后，排出这些气体，并引入用来形成半导体层105的气体(图11的气体置换E4)。
接下来，在栅极绝缘层104的整个表面上形成半导体层105。半导体层105在后面的工序中被图案化成为半导体层106。在此，作为示例，引入源气并使它稳定，以使SiH4的流量为10sccm，H2的流量为1500sccm，N2的流量为1000sccm，并且处理室141内的压力为280Pa、衬底温度为280℃，然后进行50W的等离子体放电，之后仅将N2的流量设定为0并使半导体层生长，以形成约50nm厚度的半导体层。之后，以与上述的氮化硅层等的形成同样的方式仅停止SiH4的引入，并且在几秒后停止等离子体放电(图11的半导体层的形成F4)。之后，排出这些气体，引入用来形成缓冲层107的气体(图11的气体置换G4)。注意，也可以使用NH3而代替N2。注意，不局限于此，不一定要进行气体置换。
在上述示例中，在用来形成半导体层105的源气中，H2的流量与SiH4的流量之比为150∶1；因此硅是逐渐沉积的。
在本实施例中，半导体层105的形成初期所使用的气体包含氮。如上所述，氮抑制硅晶核的生成。由此，在形成膜的初期阶段，硅晶核不生成。在膜形成初期阶段形成的该层成为图2所示的第一区域120。如上所述，通过使在半导体层105的形成初期所使用的气体包含氮，而形成包含氮的半导体层(图2所示的第一区域120)。在降低氮浓度的同时形成该半导体层105。当氮浓度小于或等于恒定值时，晶核产生。之后，晶核生长，从而形成晶粒121。
接下来，在半导体层105的整个表面上形成缓冲层107。缓冲层107在后面的工序中被图案化成为缓冲层108。在此，缓冲层107由非晶半导体形成。首先，将用来形成缓冲层107的源气引入处理室141内。在此，作为示例，引入源气并使它稳定，以使SiH4的流量为280sccm，H2的流量为300sccm，并且处理室141内的压力为170Pa、衬底温度为280℃。然后进行60W的等离子体放电，以形成约150nm厚度的半导体层。之后，以与上述的氮化硅层等的形成同样的方式，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图11的a-Si层的形成H4)。之后，排出这些气体，引入用来形成包含作为供体的杂质元素的半导体层109的气体(图11的气体置换I4)。
接下来，在缓冲层107的整个表面上形成包含作为供体的杂质元素的半导体层109。包含作为供体的杂质元素的半导体层109在后面的工序中被图案化成为源区及漏区110。首先，将用来形成包含作为供体的杂质元素的半导体层109的源气引入处理室141内。在此，作为示例，引入源气并使它稳定，以使SiH4的流量为100sccm，其中PH3被H2稀释到0.5体积％的混合气体的流量为170sccm，并且处理室141内的压力为280Pa、衬底温度为280℃。然后进行60W的等离子体放电，以形成约50nm厚度的半导体层。之后，以与上述的氮化硅层等的形成同样的方式，仅停止SiH4的引入，并且在几秒后停止等离子体放电(图11的杂质半导体层的形成J4)。之后，排出这些气体(图11中的排气K4)。
如上所说明，通过将氮包含在半导体层的形成初期的气体中，可以将氧浓度抑制得较低而使氮浓度高于氧浓度，因此可以形成包含具有倒锥形或倒金字塔形的晶粒的半导体层。
实施例5
在本实施例中，将参照附图说明薄膜晶体管的方式的示例。在本实施例中，在不使用多级灰度掩模的情况下形成薄膜晶体管。
图12示出根据本实施例的薄膜晶体管的俯视图及横截面图。图12所示的薄膜晶体管包括衬底200上的栅电极层202、覆盖栅电极层202的栅极绝缘层204、设置在栅极绝缘层204上并与其接触的半导体层206、设置在半导体层206上并与其接触的缓冲层208。薄膜晶体管包括设置在缓冲层208的一部分上并与其接触的源区及漏区210，以及设置在栅极绝缘层204和源区及漏区210上并与其接触的布线层212。布线层212形成源电极及漏电极。此外，在布线层212上包括用作保护膜的绝缘层214。注意，各个层被图案化成为所希望的形状。
注意，图12所示的薄膜晶体管可以按照与图1所示的薄膜晶体管相似的方式应用于设置在液晶显示装置的像素部中的像素晶体管。由此，在图12的示例中，在绝缘层214中设置开口，在绝缘层214上设置像素电极层216，以使像素电极层216和布线层212彼此连接。
另外，将源电极及漏电极之一形成为U字型形状(反C形状)并使其包围源电极及漏电极中的另一者。源电极和漏电极之间的距离保持几乎恒定(参照图12)。
通过将薄膜晶体管的源电极及漏电极形成为上述形状，可以使该薄膜晶体管的沟道宽度增大，从而增加电流量。另外，可以减少电特性的不均匀性。再者，可以抑制因制造工序中的掩模图案未对准而导致的可靠性的降低。然而，本发明不局限于此，且源电极及漏电极中的一者不一定具有U字型形状。
本实施例中的半导体层206具有与实施例1中的半导体层106相似的特征，并且可以使用与半导体层106相似的材料及方法形成。替代地，半导体层206也可以如实施例2至实施例4所说明那样形成。因此，在本实施例中，省略半导体层206的形成的详细说明。
接着，对图12所示的薄膜晶体管的制造方法进行说明。与p沟道薄膜晶体管相比，n沟道薄膜晶体管的载流子迁移率高。优选使形成在同一衬底上的所有薄膜晶体管具有相同极性，因为这样可以减少工序数。由此，在本实施例中，对n沟道薄膜晶体管的制造方法进行说明。
首先，在衬底200上形成栅电极层202(参照图13A)。
作为衬底200，可以使用与实施例1中的衬底100相似的衬底。
栅电极层202可以使用与实施例1中的栅电极层102相似的材料及方法形成。
接下来，形成栅极绝缘层204以覆盖栅电极层202(参照图13B)。栅极绝缘层204可以以与实施例1中的栅极绝缘层104相似的材料及方法形成。
在此，可以对栅极绝缘层204进行供给氮的处理(参照图13C)。作为供给氮的处理，可以举出实施例1所说明的将栅极绝缘层204暴露于NH3气体的处理为例。
接下来，在栅极绝缘层204上形成半导体层205、缓冲层207及包含作为供体的杂质元素的半导体层209(参照图14A)。之后，在包含作为供体的杂质元素的半导体层209上形成第一抗蚀剂掩模231(参照图14B)。
半导体层205可以与实施例1中的半导体层105相似的方式形成。缓冲层207可以与实施例1中的缓冲层107相似地形成。包含作为供体的杂质元素的半导体层209可以与实施例1中的包含作为供体的杂质元素的半导体层109相似地形成。
注意，半导体层205可以通过实施例2至实施例4所说明的任一种方法形成。
接下来，使用第一抗蚀剂掩模231蚀刻缓冲层207及包含作为供体的半导体层209，来形成岛状的半导体层(参照图14C)。之后，去除第一抗蚀剂掩模231(参照图15A)。
接下来，形成导电层211以覆盖被蚀刻的半导体层205、缓冲层207、以及包含作为供体的杂质元素的半导体层209(参照图15B)。导电层211可以以与导电层111相似的材料及方法形成。之后，在导电层211上形成第二抗蚀剂掩模232(参照图15C)。
接下来，使用第二抗蚀剂掩模232对导电层211进行蚀刻，以形成布线层212(参照图16A)。布线层212形成源电极及漏电极。优选使用湿法蚀刻进行导电层211的蚀刻。通过湿法蚀刻选择性地蚀刻导电层，并且使导电层的侧面比第二抗蚀剂掩模232更向内缩小，而形成布线层212。由此，布线层212的侧面和被蚀刻的包含作为供体的杂质元素的半导体层209的侧面未对齐，从而源区及漏区的侧面在布线层212的侧面外侧形成。布线层212不仅起到源电极及漏电极的作用，而且还起到信号线的作用。但是，不局限于此，也可以分别设置信号线和布线层212。
接下来，使用第二抗蚀剂掩模232蚀刻岛状半导体层的缓冲层207的上部和包含作为供体的杂质元素的半导体层209(参照图16B)。到此为止，形成半导体层206、缓冲层208、以及源区及漏区210。
接下来，利用与实施例1相似的方式形成的第二抗蚀剂掩模232，以不对缓冲层208造成损伤、并且对于缓冲层208的蚀刻速度低的条件进行干法蚀刻。再者，通过水等离子体处理去除第二抗蚀剂掩模232。
通过上述工序，可以制造根据本实施例的薄膜晶体管。根据本实施例的薄膜晶体管可以与实施例1所说明的薄膜晶体管相似地应用于在以液晶显示装置为代表的显示装置的像素中设置的开关晶体管。因此，形成绝缘层214以覆盖该薄膜晶体管。在绝缘层214中形成开口，该开口到达由布线层212构成的源电极及漏电极。该开口可以通过光刻法形成。之后，当在绝缘层214上形成像素电极层216以使它通过该开口与布线层212连接时，可以制造图12所示的在显示装置的像素中设置的开关晶体管。
注意，绝缘层214可以与实施例1中的绝缘层114相似地形成。另外，像素电极层216可以与实施例1中的像素电极层116相似地形成。
虽然未图示，但是也可以在绝缘层214和像素电极层216之间形成通过旋涂法等使用有机树脂膜形成的绝缘层。
如本实施例所说明，在不使用多级灰度掩模的情况下，可以得到导通电流高且截止电流低的薄膜晶体管。
实施例6
在本实施例中，以下将说明包括实施例5所示的薄膜晶体管的液晶显示装置作为显示装置的一个方式。在此，参照图17至图19说明VA(垂直取向)型液晶显示装置。VA型是指控制液晶面板的液晶分子的取向的方式之一。在VA型液晶显示装置中，当不施加电压时，液晶分子垂直于面板的方向。在本实施例中，特别设计将像素分为几个区域(子像素)，以使分子在各自区域中以不同方向取向。将此称为多畴或多畴设计。在以下说明中，将说明具有多畴设计的液晶显示装置。
图17及图18示出VA型液晶显示装置的像素结构。图18是本本实施例所示的像素结构的平面图，而图17示出沿图18中的线Y-Z所取的横截面结构。在以下说明中，参照图17及18进行说明。
在本实施例所示的像素结构中，设置在衬底250上的一个像素包括多个像素电极，并且各像素电极经由平坦化膜258及绝缘层257连接到薄膜晶体管。各薄膜晶体管由不同的栅极信号驱动。具体说，在多畴设计的像素中，施加到各像素电极的信号被独立控制。
像素电极260经由开口259中的布线255与薄膜晶体管264连接。此外，像素电极262经由开口部263中的布线256与薄膜晶体管265连接。薄膜晶体管264的栅电极252和薄膜晶体管265的栅电极253彼此分离，以便能够向它们提供不同的栅极信号。另一方面，薄膜晶体管264和薄膜晶体管265共同使用用作数据线的布线254。可以通过实施例5所示的方法来制造薄膜晶体管264及薄膜晶体管265。
像素电极260和像素电极262具有不同的形状，并且通过狭缝261彼此分离。像素电极262被形成为包围扩展为V字型的像素电极260。通过薄膜晶体管264及薄膜晶体管265使施加到像素电极260和像素电极262的电压时序不同来控制液晶的取向。当对栅电极252和栅电极253提供不同的栅极信号时，可以使薄膜晶体管264及薄膜晶体管265的工作时序互不相同。此外，在像素电极260及像素电极262上形成有取向膜272。
对置衬底251设置有遮光膜266、着色膜267、对置电极269。此外，在着色膜267和对置电极269之间形成平坦化膜268，以防止液晶的取向无序。此外，在对置电极269上形成有取向膜271。图19示出对置衬底251侧的像素结构。对置电极269在不同的像素之间共同使用，并且具有狭缝270。当该狭缝270和像素电极260及像素电极262的狭缝261交替地设置时，可以产生倾斜电场，从而可控制液晶的取向。因此，可以使液晶的取向方向根据位置而改变，从而扩大视角。
这里，衬底、着色膜、遮光膜以及平坦化膜形成滤色片。注意，不一定在衬底上形成遮光膜以及平坦化膜中的任一者或者二者。
此外，着色膜具有使可见光的波长范围中的预定波长范围的光优先透过的功能。通常，将优先使红色波长范围的光透过的着色膜、优先使蓝色波长范围的光透过的着色膜、以及优先使绿色波长范围的光透过的着色膜组合用于滤色片。然而，着色膜的组合不限于上述组合。
通过将液晶层273夹置在像素电极260和对置电极269之间，形成第一液晶元件。此外，通过将液晶层273夹置在像素电极262和对置电极269之间，形成第二液晶元件。这是一个像素中包括第一液晶元件和第二液晶元件的多畴结构。
注意，虽然在此描述VA型液晶显示装置作为液晶显示装置，但本发明不限于此。就是说，可以将通过使用实施例5所示的薄膜晶体管形成的元件衬底用于FFS型液晶显示装置、IPS型液晶显示装置、TN型液晶显示装置、或其他液晶显示装置。
另外，虽然在本实施例中使用实施例5中所制造的薄膜晶体管，但是也可以使用实施例1中所制造的薄膜晶体管。
如上所说明，可以制造液晶显示装置。因为将导通电流高且截止电流低的薄膜晶体管用作本实施例的液晶显示装置，所以可以制造图像质量良好(例如高对比度)且功耗低的液晶显示装置。
实施例7
在本实施例中，作为显示装置的一个方式，将对包括实施例5所示的薄膜晶体管的发光显示装置进行说明。在此，将对发光显示装置所包括的像素的结构示例进行说明。图20A示出像素的平面图，图20B示出沿图20A中的线A-B所取的横截面结构。
在本实施例中，描述了使用利用电致发光的发光元件的发光显示装置。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物来大致分类。一般而言，前者被称为有机EL元件，后者被称为无机EL元件。另外，虽然在此利用实施例5作为薄膜晶体管的制造方法，但是不局限于此，也可以采用实施例1中所描述的制造方法。
在有机EL元件中，通过对发光元件施加电压，从一对电极将电子及空穴分别注入到包含发光性有机化合物的层中，从而电流流过。因此，通过这些载流子(电子及空穴)的复合，发光性有机化合物处于激发态，而当发光性有机化合物从激发态回到基态时发光。由于这种机理，上述发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构被分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光材料颗粒分散在粘合剂中的发光层，并且其发光机理是利用供体能级和受体能级的供体-受体复合型发光。薄膜型无机EL元件具有发光层夹在电介质层之间且夹在电介质层之间的发光层进一步夹在电极之间的结构，并且其发光机理是利用金属离子内层电子跃迁的局部存在型发光。注意，这里使用有机EL元件作为发光元件进行说明。
在图20A及20B中，第一薄膜晶体管281a对应于用来控制对于像素电极的信号的输入的开关薄膜晶体管，第二薄膜晶体管281b对应于用来控制对于发光元件282的电流或电压的供给的驱动薄膜晶体管。
在第一薄膜晶体管281a中，栅电极连接到扫描线283a，源区及漏区中的一者连接到信号线284a，源区及漏区的另一者通过布线284b连接到第二薄膜晶体管281b的栅电极283b。另外，在第二薄膜晶体管281b中，源区及漏区中的一者连接到电源线285a，源区及漏区的另一者通过布线285b连接到发光元件的像素电极(阴极288)。第二薄膜晶体管281b的栅电极、栅极绝缘膜、以及电源线285a形成电容器280，而第一薄膜晶体管281a的源电极及漏电极中的另一者连接到电容器280。
注意，当第一薄膜晶体管281a截止时，电容器280对应于用于保持第二薄膜晶体管281b的栅电极和源电极之间的电位差或栅电极和漏电极之间的电位差(下面称为栅电压)的电容器，并且不一定要设置电容器280。
在本实施例中，虽然第一薄膜晶体管281a及第二薄膜晶体管281b是n沟道型薄膜晶体管，但是这些晶体管中的一者或二者也可以是p沟道型薄膜晶体管形成。
在第一薄膜晶体管281a及第二薄膜晶体管281b上形成有绝缘层286，在绝缘层286上形成有平坦化膜287，在平坦化膜287及绝缘层286中形成有开口，通过该开口形成了连接到布线285b的阴极288。平坦化膜287优选使用诸如丙烯酸树脂、聚酰亚胺、聚酰胺等有机树脂或硅氧烷聚合物来形成。在该开口中，阴极288具有凹凸，所以设置覆盖该阴极288的凹凸区域且具有开口的隔离壁291。形成EL层289以使其通过隔离壁291的开口中与阴极288接触，形成阳极290以覆盖EL层289，并且形成保护绝缘膜292以覆盖阳极290及隔离壁291。
在此，示出顶部发射(top emission)结构的发光元件282作为发光元件。因为具有顶部发射结构的发光元件282可以取出第一薄膜晶体管281a及第二薄膜晶体管281b重叠的区域中的发光，因此可以获得较广的发光面积。然而，当EL层289的基底具有凹凸，则在该凹凸部分中的厚度分布不均匀，阳极290和阴极288之间出现短路从而导致显示缺陷。从而，优选设置平坦化膜287。设置平坦化膜287可以提高产量。
在阴极288和阳极290之间置入EL层289的区域对应于发光元件282。在图20A和20B示出的像素的情况下，从发光元件282发射的光如图20B的空心箭头所示那样发射到阳极290侧。
作为阴极288，可以使用任何已知的导电膜，只要它是功函数小且反射光的导电膜。例如，优选使用Ca、Al、MgAg、AlLi等。EL层289既可以由单独层形成，又可以由多层的叠层结构形成。在使用层叠多层的结构的情况下，在阴极288上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，无需设置发光层以外的层，例如电子注入层、电子传输层、空穴传输层、空穴注入层等所有层，根据需要适当地设置必要的层即可。阳极290使用透过光的透光导电材料形成，例如可以使用具有透光性的导电膜，诸如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、ITO、铟锌氧化物、或添加有氧化硅的铟锡氧化物等。
虽然在此示出从与衬底相反一侧的面取出发光的顶部发射结构的发光元件，但本发明不限于此。就是说，也可以采用具有从衬底一侧的面取出发光的底部发射(bottom emission)结构的发光元件、具有从衬底一侧及与衬底相反一侧的面取出发光的双面发射(dual emission)结构的发光元件。
虽然在此描述了有机EL元件作为发光元件，但是也可以采用无机EL元件作为发光元件。
注意，虽然在本实施例中示出控制发光元件的驱动的薄膜晶体管(驱动薄膜晶体管)和发光元件连接的示例，但是也可以在驱动薄膜晶体管和发光元件之间连接用于控制电流的薄膜晶体管。
如上所述，可以制造发光显示装置。因为在本实施例的发光显示装置中将导通电流高且截止电流低的薄膜晶体管作为像素晶体管使用，所以可以制造图像质量良好(例如高对比度)且低功耗的发光显示装置。
实施例8
接下来，将对显示装置所包括的显示面板的结构示例进行说明。
图21A表示显示面板的一种方式，其中另行形成信号线驱动电路303以使其与形成在衬底301上的像素部302连接。设置有像素部302、保护电路306、以及扫描线驱动电路304的元件衬底通过使用实施例1等所示的薄膜晶体管而形成。信号线驱动电路303可由使用单晶半导体的晶体管、使用多晶半导体的晶体管、或使用绝缘体上硅(SOI)的晶体管形成。使用SOI的晶体管包括其中单晶半导体层设置在玻璃衬底上的晶体管。电源的电位及各种信号等通过FPC 305输入到像素部302、信号线驱动电路303、扫描线驱动电路304的每一个。保护电路306也可设置有从具有另一结构的薄膜晶体管、二极管、电阻元件及电容器等中选择的一个或多个元件。
注意，也可以将信号线驱动电路及扫描线驱动电路二者形成在与像素部的像素晶体管相同的同一衬底上。
此外，当另行形成驱动电路时，并不需要将设置有驱动电路的衬底附连到设置有像素部的衬底上，例如也可以附连到FPC上。图21B示出利用另行形成的信号线驱动电路313将设置有形成在衬底311上的像素部312、保护电路316、以及扫描线驱动电路314的元件衬底连接至FPC 315的显示面板的一种方式。像素部312、保护电路316以及扫描线驱动电路314通过使用上述实施例1所说明的薄膜晶体管来形成。信号线驱动电路313通过FPC 315及保护电路316与像素部312连接。电源的电位及各种信号等通过FPC 315输入到像素部312、信号线驱动电路313、以及扫描线驱动电路314中的每一个。
另外，也可以通过使用上述实施例所示的任一种薄膜晶体管在与像素部相同的同一个衬底上形成信号线驱动电路的一部分或扫描线驱动电路的一部分，其他部分可另行形成并与像素部电连接。图21C示出显示面板的该方式，其中将信号线驱动电路所包括的模拟开关323a形成在与形成有像素部322及扫描线驱动电路324的衬底相同的衬底321上，且将信号线驱动电路所包括的移位寄存器323b另行形成在不同的衬底上并附连至衬底321。像素部322、保护电路326及扫描线驱动电路324分别通过使用上述实施例所示的任一薄膜晶体管来形成。信号线驱动电路中所包括的移位寄存器323b通过模拟开关323a及保护电路326与像素部322连接。电源的电位及各种信号等通过FPC 325输入到像素部322、信号线驱动电路、扫描线驱动电路324中的每一个。
如图21A至21C所示，在本实施例的显示装置中，可以在与像素部相同的同一个衬底上形成信号线驱动电路和扫描线驱动电路的一部分或全部。为其一部分或全部形成在与像素部相同的同一个衬底上的信号线驱动电路和扫描线驱动电路所设置的薄膜晶体管也可以如上述实施例所说明地形成。注意，显示装置的结构不局限于上述说明。在不必要的情况下也可以不设置保护电路。
注意，另行形成的衬底的连接方法没有特别的限制，且可以使用已知的COG方式、引线键合方式、或者TAB方式等。此外，连接的位置只要是能够电连接，就不局限于图21A至21C所示的位置。也可以另行形成并连接控制器、CPU、存储器等。
注意，信号线驱动电路包括移位寄存器和模拟开关。除了移位寄存器和模拟开关之外，还可以包括诸如缓冲器、电平移动电路、源极跟随器等另一电路。注意，不一定要设置移位寄存器和模拟开关，而且例如可以使用诸如译码器电路的可以选择信号线的不同电路代替移位寄存器，且可以使用锁存器等代替模拟开关。
实施例9
可以将由上述实施例的薄膜晶体管形成的元件衬底、以及使用该元件衬底的显示装置等应用于有源矩阵型显示装置面板。再者，该元件衬底和显示装置可以通过包含到显示部分中而应用于电子设备。
此类电子设备的示例可包括诸如摄像机和数字照相机等照相机、头戴式显示器(护目镜型显示器)、汽车导航系统、投影机、汽车音响、个人计算机、便携式信息终端(诸如移动计算机、蜂窝电话或电子书阅读器等)。图22A至22D示出了这些设备的示例。
图22A表示电视装置。可以将应用上述实施例的显示面板组装在框体中来完成电视装置。由显示面板形成主屏333，并设置作为其他附属器件的扬声器部339及操作开关等。
如图22A所示那样，利用显示元件的显示面板332被组装到框体331中。除了通过接收机335接收普通的电视广播之外，还可以通过经由调制解调器334连接到有线或无线通信网络，从而进行单向(从发射机到接收机)或双向(在发射机和接收机之间，或者在接收机之间)的信息通信。电视装置的操作可以由组装在框体中的开关或遥控装置336进行。该遥控装置336也可以设置有用于显示输出信息的显示部337，且显示部337也可设置有实施例1等的薄膜晶体管。另外，除了主屏333之外，该电视装置可包括使用第二显示面板形成的子屏338，用来显示频道或音量等。在该结构中，实施例1等的薄膜晶体管可应用于主屏333及子屏338中的一者或二者。
图23是示出电视装置的主结构的框图。显示面板设置有像素部371。信号线驱动电路372和扫描线驱动电路373也可以通过COG方法安装在显示面板上。
作为另一外部电路，在图像信号的输入侧设置有：放大由调谐器374接收的信号中的图像信号的图像信号放大电路375；将从图像信号放大电路375输出的信号转换为对应于红、绿、蓝的每一个颜色的颜色信号的图像信号处理电路376；以及将该图像信号转换为驱动器IC的输入规范的控制电路377等。控制电路377对扫描线侧和信号线一侧均输出信号。在进行数字驱动的情况下，也可以采用其中在信号线一侧设置信号分割电路378而使得输入数字信号分割成m个要输入的分段。
由调谐器374接收的信号中的音频信号被发送到音频信号放大电路379，其输出通过音频信号处理电路380输入到扬声器383。控制电路381从输入部382接收接收站(接收频率)或音量的控制信息，并且将信号发送到调谐器374和音频信号处理电路380。
当然，本发明不限于电视装置，还可以应用于个人计算机的监视器、或诸如火车站或飞机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。
如上所述，通过将实施例1等所说明的薄膜晶体管应用于主屏333及子屏338的一者或二者，可以制造图像质量高且功耗低的电视装置。
图22B表示蜂窝电话341的示例。该便携式电话机341包括显示部342、操作部343等。通过将上述实施例1等所说明的薄膜晶体管应用于显示部342，可以提高图像质量且降低功耗。
图22C所示的便携型计算机包括主体351、显示部352等。通过对显示部352应用实施例1等所说明的薄膜晶体管，可以提高图像质量且降低功耗。
图22D表示台灯，其包括照明部361、灯罩362、可调节臂(adjustablearm)363、支柱364、底座365、以及电源366等。通过将上述实施例所说明的发光装置应用于照明部361来形成该台灯。通过将实施例1等所说明的薄膜晶体管应用于照明部361，可以降低其功耗。
图24A至24C表示蜂窝电话的结构示例，将具有实施例1等所示的薄膜晶体管的元件衬底及具有该元件衬底的显示装置应用于该蜂窝电话的显示部分。图24A是前视图，图24B是后视图，图24C是展开图。图24A至24B中示出的蜂窝电话由框体394及框体385的两个框体构成。图24A至24C所示的蜂窝电话具有蜂窝电话和便携式信息终端的双重功能，且内置有计算机，除了进行声音对话外还可以执行各种各样的数据处理，也称为智能手机(Smartphone)。
框体394包括显示部386、扬声器387、话筒388、操作键389、定位装置390、前置摄像头391、外部连接端子插孔392、耳机端子393等，而框体385包括键盘395、外部储存器插槽396、背面照相机397、灯398等。此外，天线内置在框体394内。
除上述结构之外，还可以内置有非接触式IC芯片、或小型储存器件等。
在图24A中，框体394和框体385相重合，框体394和框体385滑动，则蜂窝电话如图24C那样展开。在显示部分386中，可包含实施例1等中的显示装置，且其显示方向根据使用方式适当地变化。注意，由于前置摄像头391设置在与显示部386相同的平面上，所以蜂窝电话可以用作视频电话。通过将显示部386用作取景器，可以利用背面照相机397以及灯398拍摄静态图像以及动态图像。
除了声音通话之外，扬声器387和话筒388可以用于视频通话、声音的录音以及播放等用途。利用操作键389可以进行电话的拨打和接收、诸如电子邮件等简单的信息输入、屏幕滚动、以及指针移动等。
如果需要处理的信息较多，如制作文件、用作便携式信息终端等，则使用键盘395是较方便的。通过使相重合的框体394和框体385(图24A)滑动，可以使蜂窝电话如图24C那样展开，从而蜂窝电话可以用作信息终端。另外，通过使用键盘395及定位装置390，可顺利地进行指针操作。AC适配器以及USB电缆等的各种电缆可以与外部连接端子插口392连接，并通过该插口392可以进行充电及与个人计算机等的数据通信。此外，通过向外部存储器插槽396中插入记录媒体，可以存储和移动大量的数据。
在框体385的背面(图24B)，设置了背面照相机397及灯398，并且可以将显示部386用作取景器来拍摄静态图像以及动态图像。
此外，除了上述结构之外，蜂窝电话还可以具有红外通信功能、USB端口、数字电视广播接收功能、非接触IC芯片或耳机插口等。
通过将实施例1等所说明的薄膜晶体管应用于像素，可以提高图像质量且降低功耗。
示例1
在本示例中，将对层叠有栅极绝缘层、半导体层、以及缓冲层的样品的制造工序以及所制造的样品的测量结果进行说明。
首先，对样品的制造方法进行说明。
在同一个处理室内，在衬底上形成栅极绝缘层、半导体层、以及缓冲层。使用玻璃衬底作为衬底。
首先，将衬底传送到等离子体CVD装置的处理室，并在衬底上形成厚度300nm的氧氮化硅层作为栅极绝缘层。在此，RF电源频率为13.56MHz，RF电源电力为50W，温度为280℃，硅烷流量与一氧化二氮流量之比为1∶40，并且压力为40Pa。
然后，将衬底从处理室移动到等离子体CVD装置的外部，以通过氟自由基清洁处理室内部。之后，将衬底再传送到等离子体CVD装置的处理室内。
接下来，进行将氮供给到处理室内的处理。作为将氮供给到处理室内的处理，以流量1000sccm提供NH3气体60秒。由此，NH3附着于处理室内壁。注意，使用100体积百分比的NH3作为NH3气体。
接着，在栅极绝缘层上形成厚度为50nm的微晶硅膜作为半导体层。在此，RF电源频率为13.56MHz，RF电源的功率为50W，温度为280℃，硅烷流量与氢流量之比为1∶150，并且压力为280Pa。
接下来，在半导体层上形成厚度为100nm的非晶硅膜作为缓冲层。在此，RF电源频率为13.56MHz，RF电源的功率为60W，温度为280℃，硅烷流量与氢流量之比为14∶15，并且压力为170Pa。
之后，在STEM(扫描透射电子显微镜，下面被称为STEM)的观察下，在缓冲层上形成导电层，以便防止样品的充电。在此，形成碳膜作为导电层。
关于如上所述制造的样品的横截面，获得STEM图像。图25示出该图像。
由图25可知，在从绝缘层400表面沿生长方向10nm至15nm左右的半导体层401的区域中不存在硅晶粒。半导体层401的区域对应于实施例1所示的图2中的第一区域120。另外，在从绝缘层400表面沿生长方向10nm至15nm的区域到缓冲层404之间的以虚线403包围的区域中所示，可观察到硅晶粒。该硅晶粒具有倒锥形或倒金字塔形状，其中顶点在绝缘层400一侧，且其宽度随着接近于缓冲层404一侧而变宽。该硅晶粒对应于实施例1所示的图2中的晶粒121。
另外，通过SIMS测量上述样品的氧浓度、氮浓度、氟浓度、硅浓度、以及氢浓度。图26示出其结果。
根据图26，随着接近于缓冲层404，半导体层的氮浓度降低。而且，倒锥形状或到金字塔形状的硅晶粒的顶点由通过SIMS测量的氮的浓度大于或等于1×1020cm-3且小于或等于3×1020cm-3的区域形成。如上所述，通过将半导体层中的氮浓度降低到一定浓度(通过SIMS测量的氮的浓度大于或等于1×1020cm-3且小于或等于1×1021cm-3，优选大于或等于2×1020cm-3且小于或等于7×1020cm-3)，可以生成晶核。
图27示出通过STEM拍摄的上述样品的截面的STEM图像(图25)，其中将上述样品的SIMS分布(图26)交迭。缓冲层404在深度大约为100nm至140nm的区域中形成。包含被虚线403包围的区域的半导体层在深度大约为140nm至190nm的区域中形成。绝缘层400在深度大约为190nm至220nm的区域中形成。
注意，图35示出通过常规示例制造的样品的截面的STEM图像，该STEM图像与图26进行比较，其中它们的SIMS分布交迭。图35所示的样品在不进行将NH3提供到处理室内的工序的情况下制造。在该样品的制造方法中，仅该方面与图26所示的样品不同。在图35所示的STEM图像中，柱状的结晶完全随机地形成，并且毗邻的晶粒彼此接触。另外，与图35相比，图26中的氮浓度从绝缘层和半导体层之间的界面沿缓冲层的方向(生长方向)逐渐降低。就是说，通过在本示例中说明的方法，可以在半导体层中产生晶核并控制晶体生长。注意，氟的浓度也低。
另外，图28示出其中观察到上述样品的包括晶粒的层的平面度的STEM图像。如图28所示，根据平面度的STEM图像，发现存在有第一部分405或第二部分407那样的黑色斑点状的部分(电子束难以透过的部分)和第三部分409那样的白色斑点状的部分(电子束容易透过的部分)。因此，可以认为在半导体层中混合了原子密度高的部分和原子密度低的部分。
示例2
在本示例中，制造了图12所示的薄膜晶体管以示出所制造的薄膜晶体管的电特性的测量结果和该薄膜晶体管的截面的STEM图像。
首先，对薄膜晶体管的制造工序进行说明。如图13A所示那样，在衬底200上形成栅电极层202。在此使用玻璃衬底作为衬底200。另外，在通过以氩溅射钼靶形成厚度为150nm的钼膜之后，通过光刻法蚀刻该钼膜形成栅电极层202。之后，去除抗蚀剂掩模。
接下来，如图13B及图14A所示，在栅电极层202和衬底200上按顺序形成栅极绝缘层204、半导体层205、缓冲层207、以及包含作为供体的杂质元素的半导体层209。
形成厚度300nm的氮化硅层作为栅极绝缘层204。在此，RF电源频率为13.56MHz，RF电源功率为370W，温度为280℃，硅烷流量、氢流量、氮流量、氨流量之比为4∶50∶55∶14，并且压力为100Pa。通过该工序，氮化硅膜也在等离子CVD装置的处理室内壁上形成。
另外，形成厚度30nm的微晶硅膜作为半导体层205。在此，RF电源频率为60MHz，RF电源功率为50W，温度为280℃，硅烷流量与氢流量之比为1∶150，并且压力为280Pa。注意，通过该步骤，与获取形成在等离子体CVD装置的处理室内壁上的氮化硅膜所包含的氮的同时形成微晶硅膜，可以使微晶硅膜包含氮。
注意，形成厚度为80nm的非晶硅膜作为缓冲层207。在此，RF电源频率为13.56MHz，RF电源功率为60W，温度为280℃，硅烷流量与氢流量之比为14∶15，并且压力为170Pa。
形成厚度为50nm的添加有磷的非晶硅膜作为包含作为供体的杂质元素的半导体层209。在此，RF电源频率为13.56MHz，RF电源电力为60W，温度为280℃，硅烷流量与0.5体积百分比的磷化氢(以H2将PH3稀释到0.5％)流量之比为10∶17，并且压力为170Pa。
接着，在包含作为供体的杂质元素的半导体层209上涂敷抗蚀剂，然后如图14B所示，通过光刻法形成第一抗蚀剂掩模231，并且通过使用第一抗蚀剂掩模231蚀刻半导体层205、缓冲层207、以及包含作为供体的杂质元素的半导体层209，以形成图14C所示的岛状半导体层。这里，使用平行平板型RIE(reactive ion etching；反应离子蚀刻)设备蚀刻半导体层205、缓冲层207、以及包含作为供体的杂质元素的半导体层209，其中ICP(感应耦合等离子体)功率为150W，偏压功率为40W，压力为1.0Pa，用作蚀刻气体的氯气的流量为100sccm，以及蚀刻时间为103秒。然后，去除第一抗蚀剂掩模231。
接下来，如图15B所示，形成导电层211以覆盖经蚀刻的半导体层205、缓冲层207、以及包含作为供体的杂质元素的半导体层209。在此，通过以氩溅射钼靶，形成厚度为300nm的钼层。
接着，在导电层211上涂敷抗蚀剂，然后如图15C所示通过光刻法形成第二抗蚀剂掩模232，并且使用该第二抗蚀剂掩模232对导电层211进行湿法蚀刻，以如图16A所示那样形成布线层212。
接着，使用第二抗蚀剂掩模232蚀刻包含作为供体的杂质元素的半导体层209，以形成如图16B所示的一对源区及漏区210。注意，岛状的缓冲层的表面的一部分也被蚀刻从而成为缓冲层208。这里，使用平行平板型RIE设备蚀刻缓冲层和杂质半导体层，其中ICP功率为150W，偏压功率为40W，压力为1.0Pa，用作蚀刻气体的氯气的流量为100sccm，以及蚀刻时间为44秒。然后，去除抗蚀剂掩模。替代地，如实施例1及实施例5所说明，可在该阶段进行水等离子体处理等。在该阶段中进行水等离子体处理的情况下，通过该工序可以去除第二抗蚀剂掩模232。
接着，通过将氯等离子体照射到缓冲层208的表面，去除残留在缓冲层208的背沟道部中的杂质。这里，源功率为2000W，压力为0.67Pa，用作蚀刻气体的氯气的流量为100sccm，蚀刻时间为30秒。
接下来，将以等离子体放电气化的水生成的自由基照射缓冲层208、一对源区及漏区210、以及布线层212的露出部(包括背沟道部)。通过该工序，可以氧化缓冲层208的表面，并通过封端缓冲层的表面的悬空键而恢复由于等离子体造成的损伤，因此可以减少截止电流并提高导通电流。注意，对上述所说明的背沟道部进行的处理不一定在这些条件下执行，且可以适当地进行。
接着，形成厚度为30nm的氮化硅层作为保护绝缘层。这里，RF电源频率为13.56MHz，RF电源电力为150W，温度为280℃，硅烷流量、氨流量、氮流量、氢流量的比为2∶22∶45∶45，并且压力为160Pa。
接着，在保护绝缘层上涂敷抗蚀剂之后，通过光刻法形成抗蚀剂掩模，使用该抗蚀剂掩模对保护绝缘层的一部分进行干法蚀刻，以暴露布线层212。这里，使用平行平板型RIE设备，ICP功率为475W，偏压功率为300W，压力为5.5Pa，通过引入流量为50sccm的CHF3及流量为100sccm的氦产生等离子体。然后蚀刻保护绝缘层及栅极绝缘层204，其中以流量为7.5sccm的CHF3及流量为142.5sccm的氦作为蚀刻气体，蚀刻时间为154秒。然后，去除抗蚀剂掩模。注意，在该蚀刻工序中，在使布线层212和栅电极层202相互接触的部分中，可对保护绝缘层及栅极绝缘层204的一部分进行干法蚀刻以露出栅电极层202。
接着，在保护绝缘层上形成导电层。这里，通过溅射法形成厚度为50nm的ITO膜作为导电层。注意，不一定形成该ITO膜。
通过上述步骤，制造图12所示的薄膜晶体管。
测量如上述说明所制造的薄膜晶体管的电特性。图29示出其结果。注意，在此薄膜晶体管的沟道长度为6μm，沟道宽度为25μm。另外，以实线示出漏极电压为1V的电流-电压特性及场效应迁移率，并以虚线示出当漏极电压为14V时的电流-电压特性及场效应迁移率。最大场效应迁移率为1.4cm2/V·s。另外，当栅电压为20V时的导通电流大于或等于1×10-6A，并且当栅电压为-20V时的导通电流小于或等于1×10-10A。因此，可以认为在本示例中制造的薄膜晶体管具有高导通电流和低截止电流。
接下来，图30A和30B示出在本示例中形成的薄膜晶体管的截面的STEM图像。
图30A是薄膜晶体管的沟道蚀刻部附近的STEM图像。此时的放大率为13000倍。图30B示出被图30A的虚线411包围的区域的放大图。注意此时的放大率为300000倍。
栅极绝缘层413由氮化硅层形成，在栅极绝缘层413上形成微晶硅膜作为半导体层415，并且在半导体层415上形成非晶硅膜作为缓冲层417。形成添加有磷的非晶硅膜作为包含作为供体的杂质元素的半导体层419。在包含作为供体的杂质元素的半导体层419上形成钼层作为导电层421。另外，在以虚线423示出的区域中，观测到倒锥形或倒金字塔形的硅晶粒，其顶点在栅极绝缘层413一侧且朝缓冲层417的方向向上方扩大。
不例3
在本示例中，将示出在示例1中参照图25说明的被虚线403包围的部分的电子束衍射图像。
图31示出如上述说明所制造的晶粒的电子显微镜图像(TEM图像)。参照图31，可以估计晶粒的顶点的角度约为63°。
图32A至34B示出在图31所示的位置1至6取得的电子束衍射图像。图32A中的电子束衍射图像在图31中的位置1处取得；图32B中的电子束衍射图像在图31中的位置2处取得；图33A中的电子束衍射图像在图31中的位置3处取得；图33B中的电子束衍射图像在图31中的位置4处取得；图34A中的电子束衍射图像在图31中的位置5处取得；图34B中的电子束衍射图像在图31中的位置6处取得。
根据这些电子束衍射图像，各个面取向不同。例如，对图32B所示的电子束衍射图像和图33C所示的电子束衍射图像进行比较，这些的面的取向明显不同，也可以说包括图32B中获得的区域(位置2)的晶体和包括图33A中获得的区域(位置3)的晶体均近似于单晶。另外，从晶体的形状还可以看出，包括图32B中获得的区域(位置2)的晶体和包括图33A中获得的区域(位置3)的晶体形成双晶。
另外，位置6处取得的电子束衍射图像表明具有优先取向的德拜-谢乐环(Debye-Scherrer ring)。然而，这是因为取得电子束衍射图像的分析区域狭小的缘故，可以认为位置6的部分具有非晶结构。
根据图31至34B可知，被虚线403包围的部分中存在的晶粒近似于单晶，并且该晶粒中包含双晶。另外，由在位置6取得的电子束衍射图像可知，该部分具有非晶结构。因此，作为图31所示的半导体层，在绝缘层上形成非晶结构中包含多个晶体区域且构成沟道形成区域的半导体层。该晶体区域具有从远离绝缘层和半导体层的界面的位置沿半导体层被沉积的方向在不到达与半导体层接触的层的区域内以大致放射状生长的倒锥形或倒金字塔形。该晶体区域近似于单晶，该单晶在晶粒中包含双晶。
本申请基于2008年4月18日向日本专利局提交的日本专利申请S/N2008-109446，该申请的内容通过引用包括在本说明书中。

Claims (17)

1.一种用于制造薄膜晶体管的方法，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极；
在所述栅电极上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成包括非晶半导体的缓冲层；
在所述缓冲层上形成包含赋予一导电类型的杂质元素的源区及漏区；以及
在所述源区及漏区上分别形成源电极及漏电极，
其中形成所述半导体层的步骤包括：
将混合有半导体源气和稀释气体的气体引入反应室中；
在所述反应室中产生辉光放电等离子体；
沉积所述半导体层以允许所述半导体层包含阻碍所述半导体层中的晶核生成的杂质元素；以及
在沉积大于或等于5nm且小于或等于20nm的厚度的所述半导体层之后生成所述晶核，
其中所述半导体层在非晶结构中包含多个晶体区域。
2.如权利要求1所述的用于制造薄膜晶体管的方法，其特征在于，还包括以下步骤：
在将所述半导体源气和所述稀释气体引入所述反应室中之前，引入包含阻碍所述晶核的生成的所述杂质元素的气体，以使所述杂质元素保留在所述反应室中；以及
从所述反应室排出包含所述杂质元素的所述气体。
3.如权利要求1所述的用于制造薄膜晶体管的方法，其特征在于，
所述栅极绝缘层包含阻碍所述晶核的生成的所述杂质元素。
4.如权利要求1所述的用于制造薄膜晶体管的方法，其特征在于，还包括：
在形成所述半导体层之前，在所述栅极绝缘层上形成包含阻碍所述晶核的生成的所述杂质元素的绝缘层的步骤。
5.如权利要求1所述的用于制造薄膜晶体管的方法，其特征在于，
所述半导体源气为氢化硅气体、氟化硅气体或氯化硅气体，并且所述稀释气体为氢气。
6.如权利要求1所述的用于制造薄膜晶体管的方法，其特征在于，
阻碍所述晶核的生成的所述杂质元素为氮。
7.一种用于制造薄膜晶体管的方法，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极；
在所述栅电极上形成栅极绝缘层；
在所述栅极绝缘层上形成第一半导体层；
在所述第一半导体层上形成包括非晶半导体的缓冲层；
在所述缓冲层上形成包含赋予一导电类型的杂质元素的第二半导体层；
在所述第二半导体层上形成源电极及漏电极；
通过干法蚀刻去除未被所述源电极及漏电极覆盖的所述第一半导体层的一部分及所述第二半导体层的一部分；以及
对通过所述去除露出的所述第一半导体层的表面进行等离子体处理，
其中形成所述第一半导体层的所述步骤包括：
将氢化硅气体、氟化硅气体或氯化硅气体与氢气引入反应室中；
在所述反应室中产生辉光放电等离子体；以及
沉积所述第一半导体层以使所述第一半导体层在沉积初期阶段包含阻碍晶核生成的杂质元素，
其中所述第一半导体层在非晶结构中包含多个晶体区域。
8.如权利要求7所述的用于制造薄膜晶体管的方法，其特征在于，还包括以下步骤：
在将所述氢化硅气体、所述氟化硅气体或所述氯化硅气体与所述氢气引入所述反应室中之前，将包含阻碍所述晶核的生成的所述杂质元素的气体引入所述反应室中，以使所述杂质元素保留在所述反应室中；以及
从所述反应室排出包含所述杂质元素的所述气体。
9.如权利要求7所述的用于制造薄膜晶体管的方法，其特征在于，
所述栅极绝缘层包含阻碍所述晶核的生成的所述杂质元素。
10.如权利要求7所述的用于制造薄膜晶体管的方法，其特征在于，还包括：
在形成所述第一半导体层之前，在所述栅极绝缘层上形成包含阻碍所述晶核的生成的所述杂质元素的绝缘层。
11.如权利要求7所述的用于制造薄膜晶体管的方法，其特征在于，
阻碍所述晶核的生成的所述杂质元素为氮。
12.一种薄膜晶体管，包括：
具有绝缘表面的衬底上的栅电极；
所述栅电极上的栅极绝缘层；
在所述栅极绝缘层上并与其接触的第一半导体层，其中所述第一半导体层以多个晶体区域分散在非晶结构中的状态存在；
在所述第一半导体层上的具有非晶结构的第二半导体层；以及
在所述第二半导体层上的源区及漏区，所述源区及漏区包含赋予一导电类型的杂质元素，
其中所述晶体区域具有倒锥形或倒金字塔形的晶粒，所述晶粒的顶点位于所述栅极绝缘层一侧。
13.如权利要求12所述的薄膜晶体管，其特征在于，
在所述第一半导体层中，通过二次离子质谱分析法测量的氧浓度小于或等于5×1018cm-3，并且通过二次离子质谱分析法测量的氮浓度的范围为1×1020cm-3至1×1021cm-3。
14.如权利要求13所述的薄膜晶体管，其特征在于，
在所述第一半导体层中，通过二次离子质谱分析法测量的氮的峰值浓度的范围为3×1020cm-3至1×1021cm-3，并且所述氮浓度随着离所述栅极绝缘层的距离增加而下降。
15.如权利要求13所述的薄膜晶体管，其特征在于，
所述顶点位于所述第一半导体层中的氮浓度大于或等于1×1020cm-3且小于或等于3×1020cm-3的区域中。
16.如权利要求12所述的薄膜晶体管，其特征在于，
所述倒锥形或倒金字塔形的晶粒为单晶。
17.如权利要求12所述的薄膜晶体管，其特征在于，
所述晶粒包含双晶。
CN2009801138069A 2008-04-18 2009-04-14 薄膜晶体管及其制造方法 Expired - Fee Related CN102007585B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-109446 2008-04-18
JP2008109446 2008-04-18
PCT/JP2009/057816 WO2009128553A1 (en) 2008-04-18 2009-04-14 Thin film transistor and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN102007585A true CN102007585A (zh) 2011-04-06
CN102007585B CN102007585B (zh) 2013-05-29

Family

ID=41199239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801138069A Expired - Fee Related CN102007585B (zh) 2008-04-18 2009-04-14 薄膜晶体管及其制造方法

Country Status (6)

Country Link
US (1) US8138032B2 (zh)
JP (1) JP5464894B2 (zh)
KR (1) KR101635625B1 (zh)
CN (1) CN102007585B (zh)
TW (1) TWI521713B (zh)
WO (1) WO2009128553A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847149A (zh) * 2018-07-03 2018-11-20 芜湖通全电子电器科技创业有限公司 一种3d立体led广告装置
CN111430386A (zh) * 2020-04-01 2020-07-17 京东方科技集团股份有限公司 光电探测器、显示基板及光电探测器的制作方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140017840A1 (en) * 2004-03-11 2014-01-16 Epistar Corporation Nitride-based light-emitting device
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5371341B2 (ja) * 2007-09-21 2013-12-18 株式会社半導体エネルギー研究所 電気泳動方式の表示装置
KR101455317B1 (ko) * 2008-04-18 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
US8053294B2 (en) * 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP5377061B2 (ja) * 2008-05-09 2013-12-25 株式会社半導体エネルギー研究所 光電変換装置
EP2291856A4 (en) * 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5498762B2 (ja) * 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
US8344378B2 (en) * 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8299467B2 (en) * 2009-12-28 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and fabrication method thereof
JP5752446B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
JP5752447B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
CN102096228B (zh) * 2010-12-17 2012-07-04 湖南创图视维科技有限公司 一种显示系统和显示方法
KR102105287B1 (ko) 2012-08-01 2020-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102800692A (zh) * 2012-08-09 2012-11-28 深圳市华星光电技术有限公司 具有大通道宽度的薄膜晶体管构造及薄膜晶体管基板电路
JP6204012B2 (ja) 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
KR102103958B1 (ko) * 2013-05-29 2020-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20170003674A (ko) * 2014-05-27 2017-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10644098B2 (en) * 2018-02-22 2020-05-05 Texas Instruments Incorporated Precision capacitor
US11862668B2 (en) * 2021-07-02 2024-01-02 Micron Technology, Inc. Single-crystal transistors for memory devices
CN113540389B (zh) * 2021-07-19 2024-02-02 昆山梦显电子科技有限公司 一种oled阳极的制备方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5771126A (en) 1980-10-21 1982-05-01 Semiconductor Energy Lab Co Ltd Semiamorhous semiconductor
JPS5892217A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
JPH01144682A (ja) * 1987-11-30 1989-06-06 Nec Corp 薄膜トランジスタの製造方法
JP2650946B2 (ja) 1988-03-04 1997-09-10 株式会社日立製作所 薄膜電界効果素子
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
DE69120574T2 (de) 1990-03-27 1996-11-28 Toshiba Kawasaki Kk Ohmscher Kontakt-Dünnschichttransistor
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JP3123722B2 (ja) * 1991-10-03 2001-01-15 キヤノン株式会社 薄膜半導体トランジスターの製造方法及び薄膜トランジスター
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH0794749A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001102587A (ja) * 1999-09-28 2001-04-13 Toshiba Corp 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP4748954B2 (ja) * 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP3887364B2 (ja) * 2003-09-19 2007-02-28 株式会社東芝 半導体装置の製造方法
JP2005123466A (ja) * 2003-10-17 2005-05-12 Sharp Corp シリコン系薄膜光電変換装置の製造方法およびその方法により製造されたシリコン系薄膜光電変換装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US20060079100A1 (en) * 2004-03-15 2006-04-13 Sharp Laboratories Of America, Inc. High density plasma grown silicon nitride
US7288284B2 (en) * 2004-03-26 2007-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Post-cleaning chamber seasoning method
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
JP4286741B2 (ja) 2004-07-26 2009-07-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
KR100643493B1 (ko) * 2004-09-23 2006-11-10 삼성전자주식회사 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치
KR100566675B1 (ko) * 2004-12-14 2006-03-31 삼성전자주식회사 반도체 장치와 그 제조 방법
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US20070295399A1 (en) * 2005-12-16 2007-12-27 Bp Corporation North America Inc. Back-Contact Photovoltaic Cells
JP5102454B2 (ja) * 2006-03-03 2012-12-19 富士フイルム株式会社 チタノセン系化合物、感光性組成物、及び感光性転写シート
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101455317B1 (ko) * 2008-04-18 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847149A (zh) * 2018-07-03 2018-11-20 芜湖通全电子电器科技创业有限公司 一种3d立体led广告装置
CN111430386A (zh) * 2020-04-01 2020-07-17 京东方科技集团股份有限公司 光电探测器、显示基板及光电探测器的制作方法
CN111430386B (zh) * 2020-04-01 2023-11-10 京东方科技集团股份有限公司 光电探测器、显示基板及光电探测器的制作方法
US11894398B2 (en) 2020-04-01 2024-02-06 Boe Technology Group Co., Ltd. Photodetector, display substrate, and method of manufacturing photodetector

Also Published As

Publication number Publication date
CN102007585B (zh) 2013-05-29
TW201001714A (en) 2010-01-01
TWI521713B (zh) 2016-02-11
US8138032B2 (en) 2012-03-20
US20100096631A1 (en) 2010-04-22
WO2009128553A1 (en) 2009-10-22
KR101635625B1 (ko) 2016-07-01
JP5464894B2 (ja) 2014-04-09
JP2009278082A (ja) 2009-11-26
KR20100135885A (ko) 2010-12-27

Similar Documents

Publication Publication Date Title
CN102007585B (zh) 薄膜晶体管及其制造方法
CN102007586B (zh) 薄膜晶体管及其制造方法
CN102077331B (zh) 薄膜晶体管
CN101540342B (zh) 薄膜晶体管及显示装置
KR101452204B1 (ko) 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
CN102077354B (zh) 薄膜晶体管、半导体装置及电子设备
US8525170B2 (en) Thin film transistor and manufacturing method thereof
CN101521231B (zh) 薄膜晶体管及显示器件
CN101527320B (zh) 半导体装置
CN101521233B (zh) 薄膜晶体管及显示装置
US8124972B2 (en) Thin film transistor
CN101425544A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN101667599A (zh) 薄膜晶体管
CN101527260A (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
KR20090113196A (ko) 박막 트랜지스터의 제작 방법
US8053294B2 (en) Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130529

Termination date: 20190414